JP2002366088A - プラズマディスプレイパネル表示装置 - Google Patents
プラズマディスプレイパネル表示装置Info
- Publication number
- JP2002366088A JP2002366088A JP2001176470A JP2001176470A JP2002366088A JP 2002366088 A JP2002366088 A JP 2002366088A JP 2001176470 A JP2001176470 A JP 2001176470A JP 2001176470 A JP2001176470 A JP 2001176470A JP 2002366088 A JP2002366088 A JP 2002366088A
- Authority
- JP
- Japan
- Prior art keywords
- elapsed time
- discharge
- value
- voltage
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 プラズマディスプレイパネル（ＰＤＰ）の放
電時のＰＤＰ内劣化による誤放電を改善し、映像の品位
を維持する。 【解決手段】 ＰＤＰ装置の放電セルの駆動電圧値を、
該セルの放電累積経過時間に対するサスティン電圧経時
変化低減曲線に対応させて設定したサスティン電圧軽減
曲線に合致するようにマイクロコンピュータ等の演算制
御手段を用いて制御することにより、ＰＤＰの放電の累
積経過時間によるサスティン電圧低下に伴う、誤放電或
いは誤消灯を防止し、映像の品位を維持する。
電時のＰＤＰ内劣化による誤放電を改善し、映像の品位
を維持する。 【解決手段】 ＰＤＰ装置の放電セルの駆動電圧値を、
該セルの放電累積経過時間に対するサスティン電圧経時
変化低減曲線に対応させて設定したサスティン電圧軽減
曲線に合致するようにマイクロコンピュータ等の演算制
御手段を用いて制御することにより、ＰＤＰの放電の累
積経過時間によるサスティン電圧低下に伴う、誤放電或
いは誤消灯を防止し、映像の品位を維持する。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビ映像等を表
示するプラズマディスプレイパネルを用いた表示装置に
係わり、特にプラズマディスプレイパネル内の放電によ
るプラズマディスプレイパネル劣化に伴う誤放電を改善
した表示装置に関する。
示するプラズマディスプレイパネルを用いた表示装置に
係わり、特にプラズマディスプレイパネル内の放電によ
るプラズマディスプレイパネル劣化に伴う誤放電を改善
した表示装置に関する。
【０００２】
【従来の技術】薄型でテレビ映像等を表示できるものと
して、プラズマディスプレイパネル（以下ＰＤＰと省略
する）を用いたプラズマディスプレイパネル表示装置
（以下ＰＤＰ表示装置と略す）がある。ＰＤＰ表示装置
は大画面表示に適しており、ＴＶ等の表示装置として注
目されている。
して、プラズマディスプレイパネル（以下ＰＤＰと省略
する）を用いたプラズマディスプレイパネル表示装置
（以下ＰＤＰ表示装置と略す）がある。ＰＤＰ表示装置
は大画面表示に適しており、ＴＶ等の表示装置として注
目されている。
【０００３】ＰＤＰは、Ｎｅ（ネオン）やＸｅ（キセノ
ン）等の希ガスの放電によって生じる紫外線による蛍光
体の励起発光現象を利用したものである。図４にＡＣ型
ＰＤＰのパネル構造の一例である斜視図を示す。図４に
おいて、１００はＰＤＰ、１０１は表示面側の基板とな
るガラス基板、１０２はガラス基板１０１上に形成され
た表示電極で互いに相対して対をなす表示電極群である
Ｘ表示電極１０２ｘとＹ表示電極１０２ｙとからなり、
各表示電極は透明電極１０２ａと抵抗値を低くする金属
補助電極１０２ｂとからなる。１０３は表示電極１０２
を覆う誘電体層、１０４は表示電極１０２と誘電体層１
０３を覆う薄いＭｇＯの保護膜である。１２１はガラス
基板１０１に対向して配置された背面側のガラス基板、
１２５はガラス基板１２１上に形成されたストライプ状
のアドレス電極、１２２はアドレス電極に隣接するよう
に形成された隔壁である。１２３はアドレス電極１２５
を覆うように塗布された蛍光体で、１画素をなす３つの
隣接するアドレス電極に対応して赤（Ｒ），緑（Ｇ），
青（Ｂ）色の蛍光体が塗り分けてあり、図４に示すよう
な放電セルがマトリックス状に配置されている。１２４
は、表示電極側基板と蛍光体側基板の間の隔壁１２２で
囲まれた放電空間である。この放電空間にはＮｅやＸｅ
の希ガスが封入されている。なお、１０５はガラス基板
１０１と表示電極１０２と誘電体層１０３とＭｇＯの保
護膜１０４とからなる前面側基板である。
ン）等の希ガスの放電によって生じる紫外線による蛍光
体の励起発光現象を利用したものである。図４にＡＣ型
ＰＤＰのパネル構造の一例である斜視図を示す。図４に
おいて、１００はＰＤＰ、１０１は表示面側の基板とな
るガラス基板、１０２はガラス基板１０１上に形成され
た表示電極で互いに相対して対をなす表示電極群である
Ｘ表示電極１０２ｘとＹ表示電極１０２ｙとからなり、
各表示電極は透明電極１０２ａと抵抗値を低くする金属
補助電極１０２ｂとからなる。１０３は表示電極１０２
を覆う誘電体層、１０４は表示電極１０２と誘電体層１
０３を覆う薄いＭｇＯの保護膜である。１２１はガラス
基板１０１に対向して配置された背面側のガラス基板、
１２５はガラス基板１２１上に形成されたストライプ状
のアドレス電極、１２２はアドレス電極に隣接するよう
に形成された隔壁である。１２３はアドレス電極１２５
を覆うように塗布された蛍光体で、１画素をなす３つの
隣接するアドレス電極に対応して赤（Ｒ），緑（Ｇ），
青（Ｂ）色の蛍光体が塗り分けてあり、図４に示すよう
な放電セルがマトリックス状に配置されている。１２４
は、表示電極側基板と蛍光体側基板の間の隔壁１２２で
囲まれた放電空間である。この放電空間にはＮｅやＸｅ
の希ガスが封入されている。なお、１０５はガラス基板
１０１と表示電極１０２と誘電体層１０３とＭｇＯの保
護膜１０４とからなる前面側基板である。
【０００４】図４において、駆動回路（図示せず）によ
り先ずアドレス電極１２５とＹ表示電極１０２ｙに印加
（これをアドレス駆動と称す）して種火放電をさせ、次
にＸ表示電極１０２ｘとＹ表示電極１０２ｙに電圧（以
下この電圧をサスティン電圧と称する）を印加（これを
主放電駆動と称す）して放電を維持する。このような電
極への印加による放電空間１２４での放電により紫外線
が発生し、この紫外線が蛍光体１２３を励起して赤，
緑，青色の光を発生させ、透明な表示電極側のガラス基
板を通って光が出射する。なお、対をなすＸ表示電極１
０２ｘとＹ表示電極１０２ｙとの間の放電は、主放電或
いはサスティン放電と呼ばれる。
り先ずアドレス電極１２５とＹ表示電極１０２ｙに印加
（これをアドレス駆動と称す）して種火放電をさせ、次
にＸ表示電極１０２ｘとＹ表示電極１０２ｙに電圧（以
下この電圧をサスティン電圧と称する）を印加（これを
主放電駆動と称す）して放電を維持する。このような電
極への印加による放電空間１２４での放電により紫外線
が発生し、この紫外線が蛍光体１２３を励起して赤，
緑，青色の光を発生させ、透明な表示電極側のガラス基
板を通って光が出射する。なお、対をなすＸ表示電極１
０２ｘとＹ表示電極１０２ｙとの間の放電は、主放電或
いはサスティン放電と呼ばれる。
【０００５】
【発明が解決しようとする課題】図５は、図４の前面側
基板１０５を９０°回転させ放電時のＰＤＰ内の状態を
図示したものである。図５において、図４に同一な部分
には同一符号を付して説明を省略する。ＰＤＰは前述し
たように放電を利用しているため、図５に示すように放
電によってＰＤＰ内のＭｇＯの保護膜１０４が活性化さ
れるが、その活性化に伴い、ＰＤＰ内の主放電を起こさ
せる最低のサスティン電圧（これを以下、放電開始電圧
と称す）が放電の累積経過時間により変化し、その変化
は放電開始電圧が累積経過時間に伴い低下するものであ
るということが発明者等の検討で新たに判明した。ここ
で、ＭｇＯの保護膜１０４の活性化とは、Ｘ表示電極１
０２ｘとＹ表示電極１０２ｙとの間の放電開始電圧が累
積経過時間により低い電圧で駆動可能となることであ
る。この放電開始電圧の降下に対し、ＰＤＰ駆動回路の
放電開始のための印加電圧値は略一定である為、放電し
た累積経過時間が長くなると誤放電が発生しやすくな
る。
基板１０５を９０°回転させ放電時のＰＤＰ内の状態を
図示したものである。図５において、図４に同一な部分
には同一符号を付して説明を省略する。ＰＤＰは前述し
たように放電を利用しているため、図５に示すように放
電によってＰＤＰ内のＭｇＯの保護膜１０４が活性化さ
れるが、その活性化に伴い、ＰＤＰ内の主放電を起こさ
せる最低のサスティン電圧（これを以下、放電開始電圧
と称す）が放電の累積経過時間により変化し、その変化
は放電開始電圧が累積経過時間に伴い低下するものであ
るということが発明者等の検討で新たに判明した。ここ
で、ＭｇＯの保護膜１０４の活性化とは、Ｘ表示電極１
０２ｘとＹ表示電極１０２ｙとの間の放電開始電圧が累
積経過時間により低い電圧で駆動可能となることであ
る。この放電開始電圧の降下に対し、ＰＤＰ駆動回路の
放電開始のための印加電圧値は略一定である為、放電し
た累積経過時間が長くなると誤放電が発生しやすくな
る。
【０００６】以下、誤放電について図を用いて詳細に説
明する。図６にＰＤＰのＸ、Ｙ表示電極間への印加電圧
であるサスティン電圧と駆動回路の安定した出力電圧と
の関係の一例を示す。図６は、ＰＤＰのサスティン電圧
の上限値と下限値の変化を縦軸に、ＰＤＰの放電累積経
過時間を横軸として概念的に示したものである。以下こ
のサスティン電圧低減曲線をサスティン電圧経時変化低
減曲線と称する。ＰＤＰの上限値３は、ＰＤＰを構成す
る所望セル以外の任意のセルの誤点灯がないようにでき
る最大値であり、下限値４はＰＤＰを構成する任意の所
望セルが点灯できる最低値である。ここで以後、上限値
３を誤放電電圧値３と下限値４を誤消灯電圧値４と称す
る。
明する。図６にＰＤＰのＸ、Ｙ表示電極間への印加電圧
であるサスティン電圧と駆動回路の安定した出力電圧と
の関係の一例を示す。図６は、ＰＤＰのサスティン電圧
の上限値と下限値の変化を縦軸に、ＰＤＰの放電累積経
過時間を横軸として概念的に示したものである。以下こ
のサスティン電圧低減曲線をサスティン電圧経時変化低
減曲線と称する。ＰＤＰの上限値３は、ＰＤＰを構成す
る所望セル以外の任意のセルの誤点灯がないようにでき
る最大値であり、下限値４はＰＤＰを構成する任意の所
望セルが点灯できる最低値である。ここで以後、上限値
３を誤放電電圧値３と下限値４を誤消灯電圧値４と称す
る。
【０００７】従来、ＰＤＰ表示装置の駆動回路によるＰ
ＤＰへの印加電圧である初期電圧設定値１（ＶS1）は、
ＰＤＰの初期状態のサスティン電圧範囲２内で誤放電お
よび誤消灯が発生しないように設定している。しかし、
図６に示すように累積経過時間がｔ１時間を経過する
と、ＰＤＰの誤放電電圧値３は駆動回路の初期電圧設定
値１と等しい電圧値となってしまうため、ｔ１累積経過
時間以降では、選択されてなく本来放電してはならない
セルが放電する誤放電により映像の品位が低下する。
ＤＰへの印加電圧である初期電圧設定値１（ＶS1）は、
ＰＤＰの初期状態のサスティン電圧範囲２内で誤放電お
よび誤消灯が発生しないように設定している。しかし、
図６に示すように累積経過時間がｔ１時間を経過する
と、ＰＤＰの誤放電電圧値３は駆動回路の初期電圧設定
値１と等しい電圧値となってしまうため、ｔ１累積経過
時間以降では、選択されてなく本来放電してはならない
セルが放電する誤放電により映像の品位が低下する。
【０００８】本発明の目的は、上記した課題を解決し、
累積経過時間によって生じる誤放電を改善するプラズマ
ディスプレイパネル表示装置を提供することにある。
累積経過時間によって生じる誤放電を改善するプラズマ
ディスプレイパネル表示装置を提供することにある。
【０００９】
【課題を解決するための手段】上記した課題を解決する
ために、本発明は、基板間に放電セルをマトリクス状に
配置した表示面を有し、該セルに駆動パルスを印加して
放電させることにより表示を行うプラズマディスプレイ
パネル表示装置であって、 前記駆動パルスを前記セル
に印加する累積経過時間を演算する演算手段と、前記累
積経過時間に基づいて前記駆動パルスのパルス値を制御
する制御手段とを有するように構成する。
ために、本発明は、基板間に放電セルをマトリクス状に
配置した表示面を有し、該セルに駆動パルスを印加して
放電させることにより表示を行うプラズマディスプレイ
パネル表示装置であって、 前記駆動パルスを前記セル
に印加する累積経過時間を演算する演算手段と、前記累
積経過時間に基づいて前記駆動パルスのパルス値を制御
する制御手段とを有するように構成する。
【００１０】また、基板間に放電セルをマトリクス状に
配置した表示面を有し、駆動回路により該セルに駆動パ
ルスを印加して放電させることにより表示を行うプラズ
マディスプレイパネル表示装置であって、前記駆動回路
に駆動電圧を供給する出力電圧が可変の電源と、前記セ
ルの放電の累積経過時間をカウントするカウンタと、前
記累積経過時間に基づく駆動電圧軽減曲線を記憶する記
憶手段と、前記カウンタと前記記憶手段とにより前記可
変電源を制御する演算制御手段を備え、前記演算制御手
段は、前記カウンタからの前記累積経過時間に基づい
て、前記記憶手段に記憶されている前記駆動電圧軽減曲
線から該累積経過時間に対応する値を算出し、該算出値
により前記駆動電圧が所定の電圧値となるように前記可
変電源を制御するように構成する。
配置した表示面を有し、駆動回路により該セルに駆動パ
ルスを印加して放電させることにより表示を行うプラズ
マディスプレイパネル表示装置であって、前記駆動回路
に駆動電圧を供給する出力電圧が可変の電源と、前記セ
ルの放電の累積経過時間をカウントするカウンタと、前
記累積経過時間に基づく駆動電圧軽減曲線を記憶する記
憶手段と、前記カウンタと前記記憶手段とにより前記可
変電源を制御する演算制御手段を備え、前記演算制御手
段は、前記カウンタからの前記累積経過時間に基づい
て、前記記憶手段に記憶されている前記駆動電圧軽減曲
線から該累積経過時間に対応する値を算出し、該算出値
により前記駆動電圧が所定の電圧値となるように前記可
変電源を制御するように構成する。
【００１１】
【発明の実施の形態】以下、図を用いて本発明の実施の
形態について詳細に説明する。
形態について詳細に説明する。
【００１２】本発明は、ＰＤＰの放電の累積経過時間に
よるサスティン電圧低下に伴う誤放電を防ぐため、駆動
回路の印加電圧値を、ＰＤＰ駆動累積経過時間に対する
サスティン電圧経時変化低減曲線に対応させて設定した
サスティン電圧軽減曲線に合致するように、マイクロコ
ンピュータ等の演算制御手段を用いて制御する。これに
より誤放電の発生を防ぎ、映像の品位を維持することが
出来る。
よるサスティン電圧低下に伴う誤放電を防ぐため、駆動
回路の印加電圧値を、ＰＤＰ駆動累積経過時間に対する
サスティン電圧経時変化低減曲線に対応させて設定した
サスティン電圧軽減曲線に合致するように、マイクロコ
ンピュータ等の演算制御手段を用いて制御する。これに
より誤放電の発生を防ぎ、映像の品位を維持することが
出来る。
【００１３】図３にサスティン電圧軽減曲線の一例を示
す。５はサスティン電圧軽減曲線、ＶS1はサスティン電
圧の初期設定値、ＶS2は累積経過時間T51からT52までの
サスティン電圧の設定値、ＶS3は累積経過時間T52からT
53までのサスティン電圧の設定値、ＶS4は累積経過時間
T53以降のサスティン電圧の設定値である。図６に同一
な部分には同一符号を付して説明を省略する。
す。５はサスティン電圧軽減曲線、ＶS1はサスティン電
圧の初期設定値、ＶS2は累積経過時間T51からT52までの
サスティン電圧の設定値、ＶS3は累積経過時間T52からT
53までのサスティン電圧の設定値、ＶS4は累積経過時間
T53以降のサスティン電圧の設定値である。図６に同一
な部分には同一符号を付して説明を省略する。
【００１４】図３において、サスティン電圧軽減曲線５
に示すように、誤放電電圧値３と誤消灯電圧値４の間
で、累積経過時間に対して階段状にサスティン電圧値を
低減して誤放電の発生を防ぐ。なお、累積経過時間とし
ては、以下の説明では、ＰＤＰの駆動回路の駆動時間の
累積値を用いる。
に示すように、誤放電電圧値３と誤消灯電圧値４の間
で、累積経過時間に対して階段状にサスティン電圧値を
低減して誤放電の発生を防ぐ。なお、累積経過時間とし
ては、以下の説明では、ＰＤＰの駆動回路の駆動時間の
累積値を用いる。
【００１５】図１は、本発明による一実施の形態である
ＰＤＰ表示装置を示すブロック構成図である。
ＰＤＰ表示装置を示すブロック構成図である。
【００１６】図１において、１１は演算制御手段である
マイクロコンピュ−タ（以下ＣＰＵと称す）、１２はＰ
ＤＰ駆動回路の駆動累積経過時間を計測するカウンタ、
１３はサスティン電圧軽減曲線を記憶するメモリ、２０
は電源、１６はＣＰＵ１１により制御されるＰＤＰ１７
の駆動回路である。
マイクロコンピュ−タ（以下ＣＰＵと称す）、１２はＰ
ＤＰ駆動回路の駆動累積経過時間を計測するカウンタ、
１３はサスティン電圧軽減曲線を記憶するメモリ、２０
は電源、１６はＣＰＵ１１により制御されるＰＤＰ１７
の駆動回路である。
【００１７】電源２０は、電圧制御部１４と電圧出力部
１５とからなる。電圧制御部１４は、駆動回路１６に印
加する電圧出力部１５の電源出力電圧値が所望の値とな
るように制御するパルス列のディジタル信号をＣＰＵ１
１から受けて、内部のＤＡ変換器（図示せず）でアナロ
グ信号に変換して直流電圧を再生し、電圧出力部１５の
基準電圧値として出力する。電圧出力部１５は、電圧制
御部１４からの基準電圧値を受けて、電源出力が所望の
電源出力電圧値となるように制御して出力する。駆動回
路１６は、電源２０の電圧出力部１５から電源出力が印
加され、ほぼ印加された電源出力電圧値までのパルス形
状の駆動出力をＰＤＰ１７に出力する。ＰＤＰ１７は、
駆動回路１６により表示の駆動制御がなされるが、駆動
回路１６は、表示のオン、オフをＣＰＵ１１により制御
されている。そこで、表示のオン時間の累積経過時間
を、ＣＰＵ１１を介してカウンタ１２で計測すれば累積
経過時間を得ることができる。
１５とからなる。電圧制御部１４は、駆動回路１６に印
加する電圧出力部１５の電源出力電圧値が所望の値とな
るように制御するパルス列のディジタル信号をＣＰＵ１
１から受けて、内部のＤＡ変換器（図示せず）でアナロ
グ信号に変換して直流電圧を再生し、電圧出力部１５の
基準電圧値として出力する。電圧出力部１５は、電圧制
御部１４からの基準電圧値を受けて、電源出力が所望の
電源出力電圧値となるように制御して出力する。駆動回
路１６は、電源２０の電圧出力部１５から電源出力が印
加され、ほぼ印加された電源出力電圧値までのパルス形
状の駆動出力をＰＤＰ１７に出力する。ＰＤＰ１７は、
駆動回路１６により表示の駆動制御がなされるが、駆動
回路１６は、表示のオン、オフをＣＰＵ１１により制御
されている。そこで、表示のオン時間の累積経過時間
を、ＣＰＵ１１を介してカウンタ１２で計測すれば累積
経過時間を得ることができる。
【００１８】カウンタ１２は、演算制御機能を有するコ
ントロ−ラ１２０１と、経過時間を計測する計測部１２
０２と、経過時間を記憶する記憶部１２０３とからな
る。
ントロ−ラ１２０１と、経過時間を計測する計測部１２
０２と、経過時間を記憶する記憶部１２０３とからな
る。
【００１９】コントロ−ラ１２０１は、ＣＰＵ１１から
の経過時間計測指示により、計測部１２０２で経過時間
の計測を指示し、所定の時間間隔で定期的に計測値を、
記憶部１２０３に記憶されている累積経過時間に加算し
て、新たな累積経過時間として記憶部１２０３に記憶さ
せ、計測部１２０２をクリアして計測を継続する。コン
トロ−ラ１２０１は、ＣＰＵ１１からの経過時間計測停
止指示を受けたら、計測部１２０２で経過時間の計測を
停止し、計測値を記憶部１２０３の累積経過時間に加算
して、新たな累積経過時間として記憶部１２０３に記憶
させ、計測部１２０２をクリアする。また、コントロ−
ラ１２０１は、ＣＰＵ１１から累積経過時間の要求があ
れば、累積経過時間を記憶部１２０３から読み出し、送
信する。なお、コントロ−ラ１２０１の制御処理は、簡
単であり、処理フロ−等を用いた説明を省略する。ま
た、記憶部１２０３は電源が遮断されても記憶内容が消
去されないように、例えば、電池でバックアップされて
いる、または、不揮発性メモリで構成されている。
の経過時間計測指示により、計測部１２０２で経過時間
の計測を指示し、所定の時間間隔で定期的に計測値を、
記憶部１２０３に記憶されている累積経過時間に加算し
て、新たな累積経過時間として記憶部１２０３に記憶さ
せ、計測部１２０２をクリアして計測を継続する。コン
トロ−ラ１２０１は、ＣＰＵ１１からの経過時間計測停
止指示を受けたら、計測部１２０２で経過時間の計測を
停止し、計測値を記憶部１２０３の累積経過時間に加算
して、新たな累積経過時間として記憶部１２０３に記憶
させ、計測部１２０２をクリアする。また、コントロ−
ラ１２０１は、ＣＰＵ１１から累積経過時間の要求があ
れば、累積経過時間を記憶部１２０３から読み出し、送
信する。なお、コントロ−ラ１２０１の制御処理は、簡
単であり、処理フロ−等を用いた説明を省略する。ま
た、記憶部１２０３は電源が遮断されても記憶内容が消
去されないように、例えば、電池でバックアップされて
いる、または、不揮発性メモリで構成されている。
【００２０】上記で、コントロ−ラ１２０１は、所定の
時間間隔で定期的に計測値を記憶部１２０３の累積経過
時間に加算して、新たな累積経過時間として記憶部１２
０３に記憶させるとしたが、これは、予測不可能な停電
があっても差し支えないようにするもので、時間精度の
高い短い時間間隔で行う必要はなく、例えば、略１分毎
とか略５分毎に記憶させればよい。
時間間隔で定期的に計測値を記憶部１２０３の累積経過
時間に加算して、新たな累積経過時間として記憶部１２
０３に記憶させるとしたが、これは、予測不可能な停電
があっても差し支えないようにするもので、時間精度の
高い短い時間間隔で行う必要はなく、例えば、略１分毎
とか略５分毎に記憶させればよい。
【００２１】図２は、駆動回路の電圧設定に関するフロ
−チャ−トである。図１，図２と図３とを用いて、ＰＤ
Ｐ表示装置の駆動回路の電圧設定の動作について説明す
る。
−チャ−トである。図１，図２と図３とを用いて、ＰＤ
Ｐ表示装置の駆動回路の電圧設定の動作について説明す
る。
【００２２】ステップ２１（以下ステップをＳと略す）
で駆動回路の印加電圧の設定を開始する。まず、Ｓ２２
で、ＣＰＵ１１はカウンタ１２から現在の駆動累積経過
時間をリ−ドする。次に、Ｓ２３で、ＣＰＵ１１はメモ
リ１３に予め記憶されているサスティン電圧軽減曲線か
ら現在の駆動累積経過時間ｔに対応するサスティン電圧
ＶSを算出する。例えば、現在の駆動累積経過時間ｔが
図３におけるT51からT52の間であれば、サスティン電圧
ＶSはＶS2と算出されることになる。Ｓ２４で、ＣＰＵ
１１は、前記算出したサスティン電圧が電源２０の電圧
出力部１５から駆動回路１６に出力されるように、パル
ス列のディジタル信号を電源２０に出力する。これを受
けて、電源２０の電圧制御部１４は直流電圧に変換し、
電圧出力部１５の基準電圧とし、電圧出力部１５は駆動
回路１６への出力電圧が、例えば、ＶS2となるように制
御する。このようにして、駆動回路の電圧設定を終了す
る（Ｓ２５）。
で駆動回路の印加電圧の設定を開始する。まず、Ｓ２２
で、ＣＰＵ１１はカウンタ１２から現在の駆動累積経過
時間をリ−ドする。次に、Ｓ２３で、ＣＰＵ１１はメモ
リ１３に予め記憶されているサスティン電圧軽減曲線か
ら現在の駆動累積経過時間ｔに対応するサスティン電圧
ＶSを算出する。例えば、現在の駆動累積経過時間ｔが
図３におけるT51からT52の間であれば、サスティン電圧
ＶSはＶS2と算出されることになる。Ｓ２４で、ＣＰＵ
１１は、前記算出したサスティン電圧が電源２０の電圧
出力部１５から駆動回路１６に出力されるように、パル
ス列のディジタル信号を電源２０に出力する。これを受
けて、電源２０の電圧制御部１４は直流電圧に変換し、
電圧出力部１５の基準電圧とし、電圧出力部１５は駆動
回路１６への出力電圧が、例えば、ＶS2となるように制
御する。このようにして、駆動回路の電圧設定を終了す
る（Ｓ２５）。
【００２３】以上、説明したように、本発明によれば、
サスティン電圧軽減曲線５に示すように、誤放電電圧値
３と誤消灯電圧値４の間で、累積経過時間に対して階段
状にサスティン電圧値を低減して誤放電の発生を防ぐこ
とができる。なお、図３では、サスティン電圧軽減曲線
５を階段状としたが、これに限定されるものではなく、
例えば、各階段変化を直線の傾斜線としてもよく、同等
の効果を得ることができる。
サスティン電圧軽減曲線５に示すように、誤放電電圧値
３と誤消灯電圧値４の間で、累積経過時間に対して階段
状にサスティン電圧値を低減して誤放電の発生を防ぐこ
とができる。なお、図３では、サスティン電圧軽減曲線
５を階段状としたが、これに限定されるものではなく、
例えば、各階段変化を直線の傾斜線としてもよく、同等
の効果を得ることができる。
【００２４】
【発明の効果】以上、実施の形態で述べたように、本発
明によれば、駆動回路の印加電圧値を、ＰＤＰの放電の
累積経過時間に対するサスティン電圧経時変化低減曲線
に対応させて設定したサスティン電圧軽減曲線に合致す
るようにマイクロコンピュータ等の演算制御手段を用い
て制御することにより、ＰＤＰの放電の累積経過時間に
よるサスティン電圧低下に伴う誤放電を防ぐことが可能
となり、映像の品位を維持するプラズマディスプレイパ
ネル表示装置を提供できる。
明によれば、駆動回路の印加電圧値を、ＰＤＰの放電の
累積経過時間に対するサスティン電圧経時変化低減曲線
に対応させて設定したサスティン電圧軽減曲線に合致す
るようにマイクロコンピュータ等の演算制御手段を用い
て制御することにより、ＰＤＰの放電の累積経過時間に
よるサスティン電圧低下に伴う誤放電を防ぐことが可能
となり、映像の品位を維持するプラズマディスプレイパ
ネル表示装置を提供できる。
【図１】本発明によるＰＤＰ表示装置の一実施の形態の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明によるＰＤＰ表示装置の駆動回路の電圧
設定のシーケンスを示すフロ−チャ−トである。
設定のシーケンスを示すフロ−チャ−トである。
【図３】本発明によるＰＤＰ表示装置のサスティン電圧
軽減曲線の一例を示す図である。
軽減曲線の一例を示す図である。
【図４】ＡＣ型ＰＤＰのパネル構造の一例を示す斜視図
である。
である。
【図５】ＰＤＰの放電メカニズムを示す構成図である。
【図６】累積経過時間とサスティン電圧経時変化低減曲
線の関係を示す図である。
線の関係を示す図である。
１…初期電圧設定値、２…サスティン電圧範囲、３…誤
放電電圧値、４…誤消灯電圧値、 ５…サスティン電圧
軽減曲線、１１…マイクロコンピュータ、１２…累積経
過時間カウンタ、１３…メモリ、１４…電圧制御部、
１５…電圧出力部、１６…駆動回路、１７…ＰＤＰ、２
０…電源、１００…ＰＤＰ、１０1…前面ガラス基板、
１０２…表示電極、１０３…誘電体層、１０４…保護膜
（ＭｇＯ膜）、１０５…ＰＤＰ前面側基板、１２１…ガ
ラス基板、１２２…隔壁、１２３…蛍光体、１２４…放
電空間、１２５…アドレス電極、１２０１…コントロ−
ラ、 １２０２…計測部、 １２０３…記憶部。
放電電圧値、４…誤消灯電圧値、 ５…サスティン電圧
軽減曲線、１１…マイクロコンピュータ、１２…累積経
過時間カウンタ、１３…メモリ、１４…電圧制御部、
１５…電圧出力部、１６…駆動回路、１７…ＰＤＰ、２
０…電源、１００…ＰＤＰ、１０1…前面ガラス基板、
１０２…表示電極、１０３…誘電体層、１０４…保護膜
（ＭｇＯ膜）、１０５…ＰＤＰ前面側基板、１２１…ガ
ラス基板、１２２…隔壁、１２３…蛍光体、１２４…放
電空間、１２５…アドレス電極、１２０１…コントロ−
ラ、 １２０２…計測部、 １２０３…記憶部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須藤 雅俊 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立情映テック内 (72)発明者 川合 雅英 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立情映テック内 Ｆターム(参考） 5C058 AA11 BA01 BB03 BB11 5C080 AA05 BB05 CC03 DD09 FF07 HH05 JJ02 JJ05 JJ06 JJ07
Claims (6)
- 【請求項１】基板間に放電セルをマトリクス状に配置し
た表示面を有し、該セルに駆動パルスを印加して放電さ
せることにより表示を行うプラズマディスプレイパネル
表示装置であって、 前記駆動パルスを前記セルに印加する累積経過時間を演
算する演算手段と、 前記累積経過時間に基づいて前記駆動パルスのパルス値
を制御する制御手段とを有することを特徴とするプラズ
マディスプレイパネル表示装置。 - 【請求項２】前記制御手段は、前記累積経過時間が予め
設定された時間と判断されたときに、前記パルス値を変
化させるように構成することを特徴とする請求項１に記
載のプラズマディスプレイパネル表示装置。 - 【請求項３】前記制御手段は、前記累積経過時間に応じ
て前記パルス値を徐々に小さな値に変化させるように構
成することを特徴とする請求項１乃至請求項２に記載の
プラズマディスプレイパネル表示装置。 - 【請求項４】前記演算手段は、前記セルに前記駆動パル
スを印加する時間を計測する計測部と、累積経過時間を
記憶する記憶部と、該記憶部に既に記憶されている累積
経過時間と前記計測部からの印加時間とから該記憶部に
記憶させる累積経過時間を算出する算出手段とにより構
成されることを特徴とする請求項１に記載のプラズマデ
ィスプレイパネル表示装置。 - 【請求項５】基板間に放電セルをマトリクス状に配置し
た表示面を有し、駆動回路により該セルに駆動パルスを
印加して放電させることにより表示を行うプラズマディ
スプレイパネル表示装置であって、 前記駆動回路に駆動電圧を供給する出力電圧が可変の電
源と、 前記セルの放電の累積経過時間をカウントするカウンタ
と、 前記累積経過時間に基づく駆動電圧軽減曲線を記憶する
記憶手段と、 前記カウンタと前記記憶手段とにより前記可変電源を制
御する演算制御手段を備え、 前記演算制御手段は、前記カウンタからの前記累積経過
時間に基づいて、前記記憶手段に記憶されている前記駆
動電圧軽減曲線から該累積経過時間に対応する値を算出
し、該算出値により前記駆動電圧が所定の電圧値となる
ように前記可変電源を制御するように構成したことを特
徴とするプラズマディスプレイパネル表示装置。 - 【請求項６】前記カウンタは、前記セルの放電の経過時
間をカウントする計測部と、前記計測部での計測値を記
憶する記憶部と、前記記憶部に記憶されている計測値に
前記計測部による計測値を加算して新たな計測値として
前記記憶部に記憶させる演算部とからなることを特徴と
する請求項５に記載のプラズマディスプレイパネル表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001176470A JP2002366088A (ja) | 2001-06-12 | 2001-06-12 | プラズマディスプレイパネル表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001176470A JP2002366088A (ja) | 2001-06-12 | 2001-06-12 | プラズマディスプレイパネル表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002366088A true JP2002366088A (ja) | 2002-12-20 |
Family
ID=19017449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001176470A Pending JP2002366088A (ja) | 2001-06-12 | 2001-06-12 | プラズマディスプレイパネル表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002366088A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091437A (ja) * | 2004-09-24 | 2006-04-06 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
| WO2008105159A1 (ja) * | 2007-02-27 | 2008-09-04 | Panasonic Corporation | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| US8013808B2 (en) | 2006-02-24 | 2011-09-06 | Panasonic Corporation | Method of driving plasma display panel, and plasma display device |
-
2001
- 2001-06-12 JP JP2001176470A patent/JP2002366088A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091437A (ja) * | 2004-09-24 | 2006-04-06 | Pioneer Electronic Corp | プラズマディスプレイ装置 |
| US8013808B2 (en) | 2006-02-24 | 2011-09-06 | Panasonic Corporation | Method of driving plasma display panel, and plasma display device |
| WO2008105159A1 (ja) * | 2007-02-27 | 2008-09-04 | Panasonic Corporation | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| JP5104758B2 (ja) * | 2007-02-27 | 2012-12-19 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| US8358255B2 (en) | 2007-02-27 | 2013-01-22 | Panasonic Corporation | Plasma display device and driving method of plasma display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100706827B1 (ko) | 플라즈마 표시장치 및 그의 구동방법 | |
| JP4710906B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP4507470B2 (ja) | プラズマディスプレイパネル表示装置 | |
| JPWO2007099905A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| US7990344B2 (en) | Plasma display panel driving method having a high temperature and low temperature driving mode and plasma display device thereof | |
| JP4816136B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP2002366088A (ja) | プラズマディスプレイパネル表示装置 | |
| JP4811053B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| KR100679440B1 (ko) | 교류형 플라즈마표시패널의 구동방법 | |
| US8077120B2 (en) | Plasma display panel driving method and plasma display device | |
| JP2006195461A (ja) | プラズマディスプレイ装置及びプラズマディスプレイ装置の駆動方法 | |
| JP2003140601A (ja) | プラズマディスプレイの駆動方法 | |
| JPH07219474A (ja) | 平面表示装置及びその駆動方法 | |
| JP2004240101A (ja) | ディスプレイ装置、ディスプレイ装置の駆動方法 | |
| JP2007148411A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JP2006284795A (ja) | プラズマディスプレイパネルの駆動方法および装置 | |
| JP2005123957A (ja) | 映像信号処理装置、映像信号処理方法 | |
| KR100364713B1 (ko) | 에이디에스 방식 피디피의 구동방법_ | |
| US20050104808A1 (en) | Plasma display panel and method of driving the same | |
| KR100612300B1 (ko) | 플라즈마 표시 패널 및 그의 구동장치 및 구동방법 | |
| KR100726997B1 (ko) | 플라즈마 디스플레이 패널의 구동 제어 장치 | |
| JPH09244574A (ja) | プラズマ・ディスプレイ・パネルの駆動装置 | |
| JP2010197904A (ja) | ディスプレイ装置の輝度制御方法 | |
| JP2008209683A (ja) | プラズマディスプレイ装置の駆動方法 | |
| JP2008096802A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
| RD01 | Notification of change of attorney |
Effective date: 20060418 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080825 |
|
| A02 | Decision of refusal |
Effective date: 20091006 Free format text: JAPANESE INTERMEDIATE CODE: A02 |