JP2002359256A

JP2002359256A - Field effect compound semiconductor device

Info

Publication number: JP2002359256A
Application number: JP2001164908A
Authority: JP
Inventors: Shunei Yoshikawa; 俊英吉川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-05-31
Filing date: 2001-05-31
Publication date: 2002-12-13
Anticipated expiration: 2021-05-31
Also published as: JP4663156B2

Abstract

PROBLEM TO BE SOLVED: To enhance on-breakdown voltage of a GaN compound semiconductor device, and to improve the I-V characteristics. SOLUTION: A field effect compound semiconductor device comprises a GaN protective layer 4, made of an Aly Ga1-y N (0<=y<=1) and y<x) which is of the same conductivity type as that of a running carrier and provided on an upper part of a carrier supply layer 3 made of an Alx Ga1-x N (0<x<=1), and a gate electrode 6 and source/drain electrode 7 formed on the layer 4, in such a manner that electrodes are covered with an SiN film 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は電界効果型化合物半
導体装置に関するものであり、特に、キャリア走行層と
してナイトライド系III-Ｖ族化合物半導体を用いたＨＥ
ＭＴ（高電子移動度トランジスタ）タイプの化合物半導
体装置における特性安定化のための保護膜構造に特徴の
ある電界効果型化合物半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field-effect compound semiconductor device, and more particularly to an HE using a nitride III-V compound semiconductor as a carrier transit layer.
The present invention relates to a field effect compound semiconductor device characterized by a protective film structure for stabilizing characteristics in an MT (high electron mobility transistor) type compound semiconductor device.

【０００２】[0002]

【従来の技術】近年、サファイア、ＳｉＣ、ＧａＮ、も
しくは、Ｓｉ等を基板に使用して、ＡｌＧａＮ／ＧａＮ
を結晶成長しＧａＮを電子走行層とする電子デバイスの
開発が活発である。2. Description of the Related Art In recent years, sapphire, SiC, GaN, or Si has been used as a substrate for AlGaN / GaN.
There is an active development of electronic devices in which GaN is crystal-grown and GaN is used as an electron transit layer.

【０００３】この様な電子デバイスの電子走行層として
用いられるＧａＮは、電子移動度がＧａＡｓに比べて小
さいものの、バンドギャップが３．４ｅＶとＧａＡｓの
１．４ｅＶに比べて大きいため、ＧａＡｓ系電子デバイ
スでは不可能な高耐圧での動作が期待されている。[0003] Although GaN used as an electron transit layer of such an electronic device has a smaller electron mobility than GaAs, it has a band gap of 3.4 eV and is larger than 1.4 eV of GaAs. The device is expected to operate at a high withstand voltage that cannot be achieved by devices.

【０００４】例えば、現在携帯電話の基地局用アンプで
は５０Ｖの高電圧動作が求められており、高耐圧性能が
必須となっているが、現状のＧａＡｓ系電子デバイスで
は１２Ｖでの駆動が限界であるため、５０Ｖの電圧を降
下して使用しているのが現状であり、そのために効率が
低下したり、或いは、歪みが発生するという問題があ
る。For example, a high-voltage operation of 50 V is currently required for an amplifier for a base station of a cellular phone, and a high withstand voltage performance is indispensable. However, the current GaAs-based electronic device has a limit of driving at 12 V. For this reason, the current situation is that the voltage of 50 V is used after being dropped, which causes a problem that the efficiency is reduced or distortion occurs.

【０００５】ここで、図７を参照して、従来のＧａＮ系
ＨＥＭＴを説明する。図７（ａ）参照まず、Ｃ面を主面とするサファイア基板４１上に、通常
のＭＯＣＶＤ法（有機金属気相成長法）を用いて、厚さ
が３μｍのｉ型ＧａＮ電子走行層４２、厚さが３ｎｍの
ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ層４３、厚さが２５ｎｍで、Ｓ
ｉドーピング濃度が２×１０¹⁸ｃｍ^-3のｎ型Ａｌ_0.25Ｇ
ａ_0.75Ｎ電子供給層４４、及び、厚さが５ｎｍのｉ型Ａ
ｌ_0.25Ｇａ_0.75Ｎ保護層４５を順次堆積させる。Here, a conventional GaN-based HEMT will be described with reference to FIG. Referring to FIG. 7A, a 3 μm-thick i-type GaN electron transit layer 42 having a thickness of 3 μm is formed on a sapphire substrate 41 having a C-plane as a main surface by using a normal MOCVD method (metal organic chemical vapor deposition). I-type Al _0.25 Ga _0.75 N layer 43 having a thickness of 3 nm;
n-type Al _0.25 G with i-doping concentration of 2 × 10 ¹⁸ cm ^-3
a _0.75 N electron supply layer 44 and 5 nm thick i-type A
The l _0.25 Ga _0.75 N protective layer 45 is sequentially deposited.

【０００６】次いで、全面に、ＣＶＤ法を用いて厚さが
２０ｎｍのＳｉＮ膜４６を堆積したのち、ゲート形成領
域に開口部を設けてＮｉ／Ａｕからなるゲート電極４７
を形成するとともに、ソース・ドレインコンタクト領域
に開口部を設けてＴｉ／Ａｕからなるソース電極４８及
びドレイン電極４９を形成することによって、ＧａＮ系
ＨＥＭＴの基本構造が完成する。Then, a 20-nm-thick SiN film 46 is deposited on the entire surface by CVD, and an opening is formed in the gate formation region to form a gate electrode 47 made of Ni / Au.
And an opening is provided in the source / drain contact region to form a source electrode 48 and a drain electrode 49 made of Ti / Au, thereby completing the basic structure of the GaN-based HEMT.

【０００７】図７（ｂ）参照図７（ａ）は、上述のＧａＮ系のバンドダイヤグラムで
あり、ＧａＮやＡｌＧａＮ等のＧａＮ系半導体において
はｃ軸方向に分極しており、ｉ型ＧａＮ電子走行層４２
／ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ層４３の界面のｉ型Ａｌ_0.25
Ｇａ_0.75Ｎ層４３側に格子不整合に起因するピエゾ効果
によって、例えば、１×１０¹³ｃｍ^-2の正の分極電荷が
現れるため、ｉ型ＧａＮ電子走行層４２のｉ型ＧａＮ電
子走行層４２／ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ層４３の界面の
近傍に約１×１０¹³ｃｍ^-2の電子が誘起され、二次元電
子ガス層５０を構成する。FIG. 7A is a GaN-based band diagram described above. In a GaN-based semiconductor such as GaN or AlGaN, the GaN-based semiconductor is polarized in the c-axis direction, and the i-type GaN electron transport is performed. Layer 42
/ I-type Al _0.25 Ga _0.75 i-type interface of the N layer 43 Al _0.25
For example, a positive polarization charge of 1 × 10 ¹³ cm ⁻² appears on the Ga _0.75 N layer 43 side due to a piezo effect due to lattice mismatch, so that the i-type GaN electron transit layer 42 of the i-type GaN electron transit layer 42 Electrons of about 1 × 10 ¹³ cm ⁻² are induced near the interface of the / i-type Al _0.25 Ga _0.75 N layer 43 to form the two-dimensional electron gas layer 50.

【０００８】この様なｉ型ＧａＮ電子走行層４２におけ
る二次元電子ガス層５０の電子移動度は１０００〜１５
００程度であるが、二次元電子ガスの濃度が約１×１０
¹³ｃｍ^-2とＧａＡｓ系の二次元電子ガスの濃度に比べて
１桁以上大きいので、ＧａＡｓ系ＨＥＭＴと同程度の電
流駆動特性を得ることができるとともに、禁制帯幅が広
いので高耐圧特性が得られる。因に、現在、電流オフ時
の耐圧として２００Ｖを越える値が報告されている。The electron mobility of the two-dimensional electron gas layer 50 in such an i-type GaN electron transit layer 42 is 1000 to 15
00, but the concentration of the two-dimensional electron gas is about 1 × 10
¹³ cm ^{-2, which} is at least one order of magnitude higher than the concentration of the GaAs-based two-dimensional electron gas, can provide current drive characteristics comparable to those of GaAs-based HEMTs. can get. Incidentally, a value exceeding 200 V has been reported as the withstand voltage when the current is turned off.

【０００９】また、ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ保護層４５
を設けることによって、ゲート電極へのトンネル電流を
低減し、少しでも耐圧を向上させることができる。The i-type Al _0.25 Ga _0.75 N protective layer 45
, The tunnel current to the gate electrode can be reduced, and the withstand voltage can be slightly improved.

【００１０】[0010]

【発明が解決しようとする課題】しかし、従来のＧａＮ
系ＨＥＭＴにおいては、電流オンの時の耐圧が２０Ｖそ
こそこであり、高電圧動作ができないという課題が浮上
しているが、これはＧａＮ系デバイスの基本的特性から
見て、従来のＧａＡｓ系のＦＥＴとは異なり、イオン化
衝突ではなく表面の問題で起きていると考えられる。However, the conventional GaN
In the system HEMT, the withstand voltage when the current is turned on is about 20 V, and the problem that high-voltage operation cannot be performed has been raised. However, in view of the basic characteristics of the GaN-based device, this problem is caused by the conventional GaAs-based FET. Unlike this, it is thought to be caused by surface problems rather than ionization collisions.

【００１１】即ち、ＧａＮ系半導体は禁制帯幅が広いの
で、イオン化衝突によるオン時のブレークダウンが本質
的に発生しにくいものであり、且つ、実際に測定したＩ
−Ｖ特性の振る舞いからみてもイオン化衝突ではないと
考えられる。That is, since the GaN-based semiconductor has a wide band gap, breakdown at the time of ON due to ionization collision is essentially unlikely to occur, and the actually measured I
Judging from the behavior of the -V characteristic, it is considered that this is not ionization collision.

【００１２】また、この様なＧａＮ系ＨＥＭＴにおいて
は、高ゲート電圧動作下においてＩ−Ｖ特性に大きなヒ
ステリシスが見られ、高周波領域における相互コンダク
タンスｇ_mが低下し電流駆動ができなくなるという課題
があるので、この様子を図８を参照して説明する。[0012] In such a GaN-based HEMT, the high gate voltage operating under observed large hysteresis in the I-V characteristic, there is a problem that the mutual conductance g _m becomes impossible to current drive decreases in a high frequency region Therefore, this situation will be described with reference to FIG.

【００１３】図８（ａ）参照図８（ａ）は、上述の構造のＧａＮ系ＨＥＭＴにおい
て、ゲート幅Ｗ_gをＷ_g＝４０μｍにするとともにＳｉ
Ｎ膜を除去した場合のＩ−Ｖ特性図であり、高ゲート電
圧動作下においてＩ−Ｖ特性に大きなヒステリシスが見
られる。FIG. 8A shows a GaN-based HEMT having the above-described structure, in which the gate width W _{g is set} to W _g = 40 μm and the Si width is set to 40 μm.
FIG. 11 is an IV characteristic diagram when the N film is removed, and a large hysteresis is seen in the IV characteristic under a high gate voltage operation.

【００１４】図８（ｂ）参照図８（ｂ）は、図７（ａ）に示したＧａＮ系ＨＥＭＴに
おいて、ゲート幅Ｗ_gをＷ_g＝４０μｍにした場合のＩ
−Ｖ特性図であり、高ゲート電圧動作下においてＩ−Ｖ
特性に大きなヒステリシスが見られ、ヒステリシスに関
してはＳｉＮ膜を設けても格別の改善は得られないこと
が理解される。FIG. 8 (b) FIG. 8 (b) shows the GaN HEMT shown in FIG. 7 (a) when the gate width W _g is W _g = 40 μm.
FIG. 9 is a graph showing a −V characteristic under an operation of a high gate voltage.
It is understood that a large hysteresis is observed in the characteristics, and no particular improvement in hysteresis can be obtained even if the SiN film is provided.

【００１５】これは、ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ保護層４
５の表面側に現れる負のピエゾ電荷がＩ−Ｖ特性に影響
を与えるためと考えられ、ＳｉＮ膜を設けることによっ
て、負のピエゾ電荷が表面側から内部に追いやられるこ
とによって多少特性は改善されるが、依然として問題に
なる。なお、表面保護膜として、ＳｉＮ膜の代わりにＳ
ｉＯ₂膜を設けても事情は同じである。This is because the i-type Al _0.25 Ga _0.75 N protective layer 4
It is considered that the negative piezo charge appearing on the surface side of No. 5 affects the IV characteristics, and the characteristics are somewhat improved by disposing the negative piezo charge from the surface side to the inside by providing the SiN film. But still a problem. In addition, instead of the SiN film, S
The situation is the same even if the iO ₂ film is provided.

【００１６】したがって、本発明は、ＧａＮ系化合物半
導体装置のオン耐圧を高めるとともに、Ｉ−Ｖ特性を改
善することを目的とする。Accordingly, an object of the present invention is to increase the on-breakdown voltage of a GaN-based compound semiconductor device and improve the IV characteristics.

【００１７】[0017]

【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。図１参照上述の目的を達成するために、本発明においては、Ａｌ
_xＧａ_1-xＮ（０＜ｘ≦１）をキャリア供給層３とし、
ＧａＮをキャリア走行層２とした電界効果型化合物半導
体装置において、キャリア供給層３の上部に走行キャリ
アと同導電のＡｌ_yＧａ_1-yＮ（０≦ｙ≦１、且つ、ｙ
＜ｘ）からなるＧａＮ系保護層４を設け、前記ＧａＮ系
保護層４上にゲート電極６及びソース・ドレイン電極７
を形成するとともに、前記各電極間をＳｉＮ膜５で被覆
したことを特徴とする。FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. See FIG. 1. In order to achieve the above-mentioned object, in the present invention, Al
_x Ga _1-x N (0 <x ≦ 1) is used as the carrier supply layer 3;
In the field effect type compound semiconductor device using GaN as the carrier traveling layer 2, Al _y Ga _1-y N (0 ≦ y ≦ 1, y
A GaN-based protective layer 4 of <x), and a gate electrode 6 and a source / drain electrode 7 on the GaN-based protective layer 4.
And the space between the electrodes is covered with a SiN film 5.

【００１８】この様に、キャリア供給層３上にＧａＮ系
保護層４を配置することによって、ピエゾ電荷によって
バンドを持ち上げてトンネル電流を低減しショットキー
特性を向上することができ、且つ、ＧａＮ系保護層４を
走行キャリアと同導電にすることによって、ピエゾ電荷
によって持ち上げられすぎた界面ポテンシャルを持ち下
げて導通性能を改善するともに、界面近傍に誘起される
ホールを相殺してスクリーニングすることができ、さら
に、Ａｌに起因する表面トラップの影響を排除すること
ができ、それによって、安定なＩ−Ｖ特性を得ることが
できる。なお、この場合のスクリーニングの定義とはＧ
ａＮ系保護層４を使わない場合のＡｌＧａＮ/ ＧａＮ−
ＦＥＴ構造の場合の最大電流密度を１００とした場合
に、ＧａＮ系保護層４を使用しても８０以上の最大電流
密度を出せるようにする意味である。As described above, by disposing the GaN-based protective layer 4 on the carrier supply layer 3, it is possible to raise the band by the piezo charge, reduce the tunnel current, improve the Schottky characteristic, and improve the GaN-based property. By making the protective layer 4 the same conductivity as the traveling carrier, it is possible to improve the conduction performance by lowering the interfacial potential that has been excessively lifted by the piezo charge, and to perform screening by canceling holes induced near the interface. Further, it is possible to eliminate the influence of surface traps caused by Al, thereby obtaining a stable IV characteristic. The definition of screening in this case is G
AlGaN / GaN- without using aN-based protective layer 4
This means that when the maximum current density in the case of the FET structure is set to 100, a maximum current density of 80 or more can be obtained even when the GaN-based protective layer 4 is used.

【００１９】特に、ＳｉＮ膜５を設けることによって、
界面近傍に誘起されるホールをさらに内部に追いやるこ
とができ、それによって、ヒステリシス特性が発生する
ことを防止することができるとともに、ピエゾ電荷によ
って持ち上げられた界面ポテンシャルを持ち下げること
ができ、それによって、フェルミ準位を相対的に挙げる
ので、電流密度を大きくすることができる。また、Ｇａ
Ｎ系保護層４を走行キャリアと同導電型とすることによ
って、ソース・ドレイン電極７のオーミック性を高める
ことができる。In particular, by providing the SiN film 5,
Holes induced near the interface can be further driven to the inside, thereby preventing the occurrence of hysteresis characteristics and lowering the interface potential lifted by the piezo charge. Since the Fermi level is relatively high, the current density can be increased. Also, Ga
By making the N-type protection layer 4 the same conductivity type as the traveling carrier, the ohmic properties of the source / drain electrodes 7 can be improved.

【００２０】なお、この場合のＧａＮ系保護層４は、Ａ
ｌ_yＧａ_1-yＮ（０≦ｙ≦１、且つ、ｙ＜ｘ）である
が、より好適には、ｙ≦０．１が望ましい。また、この
場合の基板１としては、サファイア基板、ＧａＮ基板、
或いは、ＳｉＣ基板のいずれでも良い。In this case, the GaN protective layer 4 is made of A
l _y Ga _1-y N (0 ≦ y ≦ 1 and y <x), and more preferably, y ≦ 0.1. In this case, the substrate 1 is a sapphire substrate, a GaN substrate,
Alternatively, any of SiC substrates may be used.

【００２１】この場合、キャリア供給層３、キャリア走
行層２、或いは、ＧａＮ系保護層４の少なくとも一つ
に、Ｉｎを添加しても良いものであり、Ｉｎの添加によ
って禁制帯幅が小さくなるがキャリアの移動度が高ま
る。In this case, In may be added to at least one of the carrier supply layer 3, the carrier transit layer 2, or the GaN-based protective layer 4, and the addition of In reduces the forbidden band width. However, the mobility of the carrier is increased.

【００２２】また、ＧａＮ系保護層４の層厚は、１０ｎ
ｍ以下にすることが望ましく、それによってＧａＮ系保
護層４を流れるリーク電流の発生やショットキー電極の
耐圧を高めることができる。The thickness of the GaN-based protective layer 4 is 10 n
m or less, whereby the generation of leakage current flowing through the GaN-based protective layer 4 and the withstand voltage of the Schottky electrode can be increased.

【００２３】また、ＧａＮ系保護層４のドーピング濃度
が、１×１０¹⁷ｃｍ^-2以上であることが望ましく、それ
によって、界面近傍に誘起されるホールを相殺してスク
リーニングすることができる。Further, the doping concentration of the GaN-based protective layer 4 is desirably 1 × 10 ¹⁷ cm ⁻² or more, whereby screening induced by canceling holes induced near the interface can be performed.

【００２４】この場合、シート濃度としてスクリーニン
するためには、キャリア供給層３との界面に発生するピ
エゾ電荷の２０〜８０％のシート濃度であれば良く、シ
ート濃度が低すぎればスクリーニング効果が得られず、
一方、シート濃度が高すぎると、逆方向耐圧ＢＶ_gdが低
下して、所期の高耐圧特性が得られなくなる。In this case, in order to screen as the sheet concentration, the sheet concentration needs to be 20 to 80% of the piezo charge generated at the interface with the carrier supply layer 3, and if the sheet concentration is too low, the screening effect is not obtained. I ca n’t get it,
On the other hand, if the sheet concentration is too high, the reverse breakdown voltage BV _gd decreases, and the desired high breakdown voltage characteristics cannot be obtained.

【００２５】この様なシート濃度を得るためには、キャ
リア供給層３との界面側に、導電型決定不純物を原子層
ドーピングすれば良く、ｎ型の場合にはＳｉ，Ｓ，Ｓｅ
のいずれか１つを用いれば良い。In order to obtain such a sheet concentration, it suffices that the conductivity type determining impurity is doped on the interface side with the carrier supply layer 3 by atomic layer doping. In the case of n type, Si, S, Se is used.
Any one of the above may be used.

【００２６】また、ＧａＮ系保護層４を走行キャリアと
同導電型の層とアンドープ層との二層構造で構成しても
良く、それによって、最表面をアンドープ層にすること
ができるので、Ｉ−Ｖ特性をより安定化することができ
る。Further, the GaN-based protective layer 4 may have a two-layer structure of a layer of the same conductivity type as the traveling carrier and an undoped layer, whereby the outermost surface can be an undoped layer. -V characteristics can be further stabilized.

【００２７】また、ＧａＮ系保護層４とＡｌ_xＧａ_1-x
Ｎ（０＜ｘ≦１）からなるキャリア供給層３との間にＡ
ｌ_zＧａ_1-zＮ（ｚ＞ｘ）を挿入しても良く、Ａｌ_zＧ
ａ_1- _zＮ（ｚ＞ｘ）をエッチングストッパ層とすること
によって、加工特性が高まる。Further, the GaN-based protective layer 4 and Al _x Ga _{1 -x}
A between the carrier supply layer 3 made of N (0 <x ≦ 1)
l _z Ga _1-z N (z> x) may be inserted, and Al _z G
By using a ₁ _-zN (z> x) as the etching stopper layer, processing characteristics are improved.

【００２８】[0028]

【発明の実施の形態】ここで、図２及び図３を参照し
て、本発明の第１の実施の形態のＧａＮ系ＨＥＭＴを説
明する。図２（ａ）参照まず、Ｃ面を主面とするサファイア基板１１上に、通常
のＭＯＣＶＤ法を用いて、厚さが、例えば、３μｍのｉ
型ＧａＮ電子走行層１２、厚さが、例えば、２ｎｍのｉ
型Ａｌ_0.25Ｇａ_0.75Ｎ層１３、厚さが、例えば、２５ｎ
ｍで、Ｓｉドーピング濃度が、例えば、２×１０¹⁸ｃｍ
^-3のｎ型Ａｌ_0.25Ｇａ_0.75Ｎ電子供給層１４、及び、厚
さが１０ｎｍ以下、例えば、５ｎｍで、Ｓｉドーピング
濃度が、例えば、２×１０¹⁸ｃｍ^-3のｎ型ＧａＮ保護層
１５を順次堆積させる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A GaN-based HEMT according to a first embodiment of the present invention will now be described with reference to FIGS. First, as shown in FIG. 2A, an i-layer having a thickness of, for example, 3 μm
Type GaN electron transit layer 12 having a thickness of, for example, 2 nm
Type Al _0.25 Ga _0.75 N layer 13 having a thickness of, for example, 25 n
m, the Si doping concentration is, for example, 2 × 10 ¹⁸ cm
^-3 n-type Al _0.25 Ga _0.75 N electron supply layer 14 and an n-type GaN protective layer 15 having a thickness of 10 nm or less, for example, 5 nm, and a Si doping concentration of, for example, 2 × 10 ¹⁸ cm ^−3. Deposit sequentially.

【００２９】次いで、全面に、ＣＶＤ法を用いて厚さが
２０ｎｍのＳｉＮ膜１６を堆積したのち、ゲート形成領
域に開口部を設けてＮｉ／Ａｕからなるゲート電極１７
を形成するとともに、ソース・ドレインコンタクト領域
に開口部を設けてＴｉ／Ａｕからなるソース電極１８及
びドレイン電極１９を形成することによって、ＧａＮ系
ＨＥＭＴの基本構造が完成する。なお、この場合、ｎ型
ＧａＮ保護層１５の膜厚が１０ｎｍを越えるとリーク電
流が発生し、ショットキー電極であるゲート電極１７に
耐圧がなくなる。また、図においては、単体のＨＥＭＴ
として説明しているが、集積化する場合には、イオン注
入或いはメサエッチングによって素子分離を行えば良
い。Next, after depositing a 20 nm-thick SiN film 16 on the entire surface by the CVD method, an opening is provided in the gate formation region to form a gate electrode 17 made of Ni / Au.
Is formed, and an opening is provided in the source / drain contact region to form the source electrode 18 and the drain electrode 19 made of Ti / Au, thereby completing the basic structure of the GaN-based HEMT. In this case, if the thickness of the n-type GaN protective layer 15 exceeds 10 nm, a leak current occurs, and the breakdown voltage of the gate electrode 17 serving as a Schottky electrode is lost. In the figure, a single HEMT
However, in the case of integration, element isolation may be performed by ion implantation or mesa etching.

【００３０】図２（ｂ）参照図２（ｂ）は、上述のＧａＮ系ＨＥＭＴのバンドダイヤ
グラムであり、ＧａＮやＡｌＧａＮ等のＧａＮ系半導体
においてはｃ軸方向に分極しており、ｉ型ＧａＮ電子走
行層１２／ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ層１３の界面のｉ型
Ａｌ_0.25Ｇａ_0. ₇₅Ｎ層１３側に格子不整合に起因するピ
エゾ効果によって、例えば、１×１０¹³ｃｍ^-2の正の分
極電荷が現れるため、ｉ型ＧａＮ電子走行層１２のｉ型
Ａｌ_0.25Ｇａ_0.75Ｎ層１３との界面の近傍に約１×１０
¹³ｃｍ^-2の電子が誘起され、二次元電子ガス層２０を構
成する。FIG. 2B is a band diagram of the GaN-based HEMT described above. In a GaN-based semiconductor such as GaN or AlGaN, the GaN-based semiconductor is polarized in the c-axis direction, and is an i-type GaN electron. by piezoelectric effect due to lattice mismatch in the i-type Al _0.25 Ga _0. ₇₅ N layer 13 side of the interface of the running layer 12 / i-type Al _0.25 Ga _0.75 N layer 13, for example, a positive 1 × 10 ¹³ cm ^-2 About 1 × 10 5 near the interface between the i-type GaN electron transit layer 12 and the i-type Al _0.25 Ga _0.75 N layer 13.
Electrons of ¹³ cm ^-2 are induced to form the two-dimensional electron gas layer 20.

【００３１】図３（ａ）参照図３（ａ）は、ゲート幅Ｗ_gをＷ_g＝４０μｍにした場
合のＩ−Ｖ特性図であり、従来のＧａＮ系ＨＥＭＴにお
けるｉ型Ａｌ_0.25Ｇａ_0.75Ｎ保護層をｎ型ＧａＮ保護層
に置き換えた結果、良好な特性が得られたことが確認さ
れた。FIG. 3A is an IV characteristic diagram in the case where the gate width W _{g is set} to W _g = 40 μm, and shows i-type Al _0.25 Ga _0.75 N in a conventional GaN-based HEMT. As a result of replacing the protective layer with an n-type GaN protective layer, it was confirmed that good characteristics were obtained.

【００３２】これは、図２（ｂ）に示すように、保護層
としてｎ型ＧａＮ層を用いた結果、ｎ型層の電子により、ｎ型ＧａＮ保護層１５とｎ型Ａ
ｌ_0.25Ｇａ_0.75Ｎ電子供給層１４との界面に誘起される
ホール２１をスクリーニングして、このホール２１がデ
バイス特性に影響を与えないようにしたため、ソース電極１８及びドレイン電極１９のオーミック性
が向上するため、表面がＧａＮ層になるので、Ａｌに起因する表面トラ
ップの影響が解消されるため、表面がＧａＮ層になるので、ＡｌＧａＮに比べてエッ
チング耐性が高まるので、加工ダメージが表面に導入さ
れにくくなるため、と考えられる。This is because the n-type GaN layer is used as the protective layer as shown in FIG.
Since the holes 21 induced at the interface with the l _0.25 Ga _0.75 N electron supply layer 14 were screened to prevent the holes 21 from affecting the device characteristics, the ohmic properties of the source electrode 18 and the drain electrode 19 were improved. Therefore, since the surface becomes a GaN layer, the influence of surface traps caused by Al is eliminated, and the surface becomes a GaN layer. Thus, the etching resistance is higher than that of AlGaN, so that processing damage is introduced to the surface. It is considered to be difficult.

【００３３】また、ｎ型Ａｌ_0.25Ｇａ_0.75Ｎ電子供給層
１４の伝導帯のバンド端が持ち上がることによって、フ
ェルミ準位が相対的に下がることになり、それによって
二次元電子ガスの濃度が低下して通電が低下するが、そ
の代わり、相互コンダクタンスｇ_mの高周波領域におけ
る低下を防止するという効果も得られる。In addition, when the band edge of the conduction band of the n-type Al _0.25 Ga _0.75 N electron supply layer 14 is raised, the Fermi level is relatively lowered, thereby lowering the concentration of the two-dimensional electron gas. energization Te is decreased, but instead, there is also an effect of preventing a decrease in the high frequency region of the transconductance g _m.

【００３４】図３（ｂ）参照図３（ｂ）は、本発明の第１の実施の形態において、Ｓ
ｉＮ膜１６を設けない場合のＩ−Ｖ特性図を参考として
示したものであり、Ｖ_gdを４段階に分けて印加した場合
の特性曲線を合わせて表示している。図から明らかなよ
うに、本来重なるはずの同じゲート電圧における特性曲
線が、ゲート電圧が大きくなるほどずれており、安定し
たＩ−Ｖ特性が得られていないことが理解される。Referring to FIG. 3B, FIG. 3B shows the first embodiment of the present invention.
This is shown with reference to an IV characteristic diagram when the iN film 16 is not provided, and also shows a characteristic curve when V _gd is applied in four stages. As is apparent from the figure, the characteristic curves at the same gate voltage that should originally overlap are shifted as the gate voltage increases, and it is understood that stable IV characteristics are not obtained.

【００３５】図４（ａ）参照図４（ａ）は、本発明の第１の実施の形態におけるｎ型
ＧａＮ保護層１５のドーピング濃度を１０¹⁹ｃｍ^-3に高
めた場合の逆方向耐圧ＢＶ_gdの特性図であり、逆方向耐
圧ＢＶ_gdが１Ｖ以下に低下していることが確認された。
なお、この場合は、ゲート−ドレイン間のショットキー
バリアダイオード特性として見ている。FIG. 4A shows a reverse breakdown voltage BV when the doping concentration of the n-type GaN protective layer 15 in the first embodiment of the present invention is increased to 10 ¹⁹ cm ^−3. It is a characteristic diagram of _gd , and it was confirmed that the reverse breakdown voltage BV _gd was reduced to 1 V or less.
In this case, the characteristics are regarded as Schottky barrier diode characteristics between the gate and the drain.

【００３６】図４（ｂ）参照図４（ｂ）は、ｎ型ＧａＮ保護層のドーピング濃度を１
０¹⁹ｃｍ^-3にした場合のバンドダイヤグラムであり、５
×１０¹⁸ｃｍ^-3の場合に比べて、ｎ型ＧａＮ保護層１５
とｎ型Ａｌ_0.25Ｇａ_0.75Ｎ電子供給層１４との界面ポテ
ンシャルが持ち下げられ、ショットキー特性が低下した
ためと考えられる。FIG. 4 (b) shows the case where the doping concentration of the n-type GaN protective layer is 1
0 ¹⁹ cm ^-3 band diagram, 5
As compared with the case of × 10 ¹⁸ cm ⁻³ , the n-type GaN protection layer 15
It is considered that the interface potential between the n-type Al _0.25 Ga _0.75 N electron supply layer 14 was lowered and the Schottky characteristics were lowered.

【００３７】したがって、高耐圧を得るためには、ピエ
ゾ電界に起因して界面に発生するホールを完全にスクリ
ーニングしただけではだめであり、ピエゾ電荷の２０〜
８０％を補償するようにｎ型ＧａＮ保護層１５のドーピ
ング量を設定する必要があり、それによって、５０Ｖの
順方向耐圧と２００Ｖの逆方向耐圧を実現することがで
きる。Therefore, in order to obtain a high breakdown voltage, it is not sufficient to completely screen holes generated at the interface due to the piezo electric field.
It is necessary to set the doping amount of the n-type GaN protective layer 15 so as to compensate for 80%, whereby a forward withstand voltage of 50 V and a reverse withstand voltage of 200 V can be realized.

【００３８】次に、図５を参照して、本発明の第２の実
施の形態のＧａＮ系ＨＥＭＴを説明する。図５参照図５は、本発明の第２の実施の形態のＧａＮ系ＨＥＭＴ
の概略的断面図であり、ｎ型ＧａＮ保護層１５の上に厚
さが、例えば、５ｎｍのｉ型ＧａＮ保護層３１を設けた
以外は、上記の第１の実施の形態と全く同様である。Next, a GaN-based HEMT according to a second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a GaN-based HEMT according to a second embodiment of the present invention.
Is a schematic cross-sectional view of the first embodiment, except that an i-type GaN protective layer 31 having a thickness of, for example, 5 nm is provided on the n-type GaN protective layer 15. .

【００３９】この様に、本発明の第２の実施の形態にお
いては、デバイスの動作特性に影響を与える導電領域を
最表面から遠ざけているので、表面状態に起因する悪影
響をより低減することができ、それによって、耐圧をよ
り高めることが可能になる。As described above, in the second embodiment of the present invention, since the conductive region affecting the operation characteristics of the device is located farther from the outermost surface, it is possible to further reduce the adverse effects caused by the surface state. It is possible to further increase the breakdown voltage.

【００４０】次に、図６を参照して、本発明の第３の実
施の形態のＧａＮ系ＨＥＭＴを説明する。図６参照図６は、本発明の第３の実施の形態のＧａＮ系ＨＥＭＴ
の概略的断面図であり、まず、Ｃ面を主面とするサファ
イア基板１１上に、通常のＭＯＣＶＤ法を用いて、厚さ
が、例えば、３μｍのｉ型ＧａＮ電子走行層１２、厚さ
が、例えば、２ｎｍのｉ型Ａｌ_0.25Ｇａ_0.75Ｎ層１３、
厚さが、例えば、２５ｎｍで、Ｓｉドーピング濃度が、
例えば、２×１０¹⁸ｃｍ^-3のｎ型Ａｌ_0.25Ｇａ_0.75Ｎ電
子供給層１４、厚さが、例えば、２ｎｍで、Ｓｉドーピ
ング濃度が、例えば、１×１０¹⁹ｃｍ^-3のｎ型ＡｌＮ層
３２、及び、厚さが１０ｎｍ以下、例えば、５ｎｍで、
Ｓｉドーピング濃度が、例えば、２×１０¹⁸ｃｍ^-3のｎ
型ＧａＮ保護層１５を順次堆積させる。Next, a GaN-based HEMT according to a third embodiment of the present invention will be described with reference to FIG. FIG. 6 shows a GaN-based HEMT according to a third embodiment of the present invention.
First, an i-type GaN electron transit layer 12 having a thickness of, for example, 3 μm is formed on a sapphire substrate 11 having a C-plane as a main surface by a normal MOCVD method. For example, a 2 nm i-type Al _0.25 Ga _0.75 N layer 13,
The thickness is, for example, 25 nm, and the Si doping concentration is
For example, an n-type Al _0.25 Ga _0.75 N electron supply layer 14 of 2 × 10 ¹⁸ cm ⁻³ , an n-type AlN layer having a thickness of, for example, 2 nm and a Si doping concentration of, for example, 1 × 10 ¹⁹ cm ⁻³ 32 and a thickness of 10 nm or less, for example 5 nm,
The Si doping concentration is, for example, 2 × 10 ¹⁸ cm ⁻³ n
Type GaN protective layers 15 are sequentially deposited.

【００４１】次いで、ゲート形成領域のｎ型ＧａＮ保護
層１５を等方性エッチングしたのち、ｎ型ＡｌＮ層３２
を選択的にエッチングして、ゲートリセス部を形成し、
次いで、全面に、ＣＶＤ法を用いて厚さが２０ｎｍのＳ
ｉＮ膜１６を堆積したのち、ゲート形成領域に開口部を
設けてＮｉ／Ａｕからなるゲート電極１７を形成すると
ともに、ソース・ドレインコンタクト領域に開口部を設
けてＴｉ／Ａｕからなるソース電極１８及びドレイン電
極１９を形成することによって、ＧａＮ系ＨＥＭＴの基
本構造が完成する。この場合、ｎ型ＡｌＮ層３２はゲー
トリセス部を形成する際の選択エッチング除去層として
機能する。Next, after the n-type GaN protective layer 15 in the gate formation region is isotropically etched, the n-type AlN layer 32 is formed.
Is selectively etched to form a gate recess,
Next, a 20 nm-thick S
After depositing the iN film 16, an opening is formed in the gate forming region to form a gate electrode 17 made of Ni / Au, and an opening is formed in the source / drain contact region to form a source electrode 18 made of Ti / Au. By forming the drain electrode 19, the basic structure of the GaN-based HEMT is completed. In this case, the n-type AlN layer 32 functions as a selective etching removal layer when forming a gate recess.

【００４２】この本発明の第３の実施の形態において
は、ゲートリセス構造を採用しているので、ｎ型ＧａＮ
保護層１５を介したリーク電流が発生することがなく、
それによって、耐圧をさらに高めることが可能になる。In the third embodiment of the present invention, since the gate recess structure is employed, the n-type GaN
No leakage current occurs through the protective layer 15,
This makes it possible to further increase the breakdown voltage.

【００４３】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載された構成・条件に
限られるものではなく、各種の変更が可能である。例え
ば、上記の実施の形態においては、保護層として均一に
ドープしたｎ型ＧａＮ層を用いているが、Ｓｉ，Ｓｅ，
Ｓ等のｎ型不純物をプレーナードープ（原子層ドーピン
グ）しても良いものであり、例えば、界面前後５ｎｍの
シートドーピング濃度を３．５×１０¹²ｃｍ^-2程度とす
れば良い。The embodiments of the present invention have been described above. However, the present invention is not limited to the configurations and conditions described in each embodiment, and various modifications are possible. For example, in the above embodiment, a uniformly doped n-type GaN layer is used as the protective layer, but Si, Se,
An n-type impurity such as S may be planar-doped (atomic layer doping). For example, the sheet doping concentration at 5 nm before and after the interface may be about 3.5 × 10 ¹² cm ⁻² .

【００４４】また、保護層はｎ型ＧａＮ層に限られるも
のではなく、Ａｌ組成比ｙがｙ≦０．１であるならば、
ｎ型Ａｌ_yＧａ_1-yＮ層を用いても良いものである。The protective layer is not limited to the n-type GaN layer. If the Al composition ratio y satisfies y ≦ 0.1,
An n-type Al _y Ga _1-y N layer may be used.

【００４５】また、上記の第３の実施の形態において
は、エッチングストッパ層としてＡｌＮ層を用いている
が、ＡｌＮ層に限られるものではなく、電子供給層とな
るＡｌ _xＧａ_1-xＮ層よりＡｌ組成比ｚが大きな、ｚ＞
ｘのＡｌ_zＧａ_1-zＮ層を用いても良いものである。In the third embodiment,
Uses an AlN layer as an etching stopper layer
Is not limited to the AlN layer, but serves as an electron supply layer.
Al _xGa_1-xAl composition ratio z is larger than N layer, z>
x of Al_zGa_1-zAn N layer may be used.

【００４６】また、上記の各実施の形態においては、電
子供給層をＡｌ_0.25Ｇａ_0.75Ｎ層で構成しているが、こ
の場合のＡｌ組成比ｘはｘ＝０．２５に限られるもので
はなく、ｘ＝０．１０〜０．４０の範囲を用いることが
望ましい。In each of the above embodiments, the electron supply layer is formed of an Al _0.25 Ga _0.75 N layer, but the Al composition ratio x in this case is not limited to x = 0.25. , X = 0.10 to 0.40.

【００４７】また、上記の各実施の形態においては、電
子供給層をｎ型ＡｌＧａＮ層で構成しているが、必ずし
もドーピング層である必要はなく、ＧａＮ系ＨＥＭＴに
おいては結晶構造に起因する分極によって発生するピエ
ゾ電荷によって二次元電子ガスを誘起しているのでアン
ドープ層を用いても良いものである。In each of the above embodiments, the electron supply layer is formed of an n-type AlGaN layer. However, the electron supply layer does not necessarily have to be a doping layer. In a GaN-based HEMT, polarization is caused by a crystal structure. Since the two-dimensional electron gas is induced by the generated piezo charges, an undoped layer may be used.

【００４８】また、上記の各実施の形態においては、電
子走行層をＧａＮ層で、電子供給層をＡｌＧａＮ層で、
保護層をＧａＮ層で構成しているが、この様な構成に限
られるものではなく、電子走行層、電子供給層、或い
は、保護層の少なくとも一層にＩｎを添加しても良いも
のである。In each of the above embodiments, the electron transit layer is a GaN layer, the electron supply layer is an AlGaN layer,
Although the protective layer is formed of the GaN layer, the present invention is not limited to such a structure, and In may be added to at least one of the electron transit layer, the electron supply layer, and the protective layer.

【００４９】例えば、電子走行層にＩｎを添加してＩｎ
ＧａＮにした場合には、電子の移動度が高くなり、ま
た、保護層にＩｎを添加してＩｎＧａＮにした場合に
は、禁制帯幅は小さくなるので、保護層／電子供給層の
界面ポテンシャルをＧａＮ層の場合に比べて持ち下げる
ことができる。For example, adding In to the electron transit layer
In the case of GaN, the mobility of electrons increases, and when In is added to the protective layer to form InGaN, the forbidden band width decreases. Therefore, the interface potential of the protective layer / electron supply layer is reduced. It can be lowered as compared with the case of the GaN layer.

【００５０】また、上記の各実施の形態においては、基
板としてサファイアを用いているが、サファイアに限ら
れるものではなく、ＳｉＣ基板或いはＧａＮ基板を用い
ても良いものであり、特に、ＳｉＣはサファイアに比べ
て熱伝導性に優れるので、高電圧動作を伴う携帯電話の
基地局用アンプに適するものである。In each of the above embodiments, sapphire is used as a substrate. However, the present invention is not limited to sapphire, and a SiC substrate or a GaN substrate may be used. It is more suitable for a base station amplifier of a mobile phone with a high voltage operation because of its superior thermal conductivity as compared with that of the above.

【００５１】また、上記の各実施の形態においては、ｎ
チャネル型ＨＥＭＴとして説明しているが、ｐチャネル
型ＨＥＭＴにも適用されることはいうまでもないことで
あり、その場合には各層における導電型を反転させれば
良い。In each of the above embodiments, n
Although described as a channel type HEMT, it is needless to say that the present invention is also applied to a p-channel type HEMT, in which case the conductivity type in each layer may be inverted.

【００５２】ここで、再び、図１を参照して、本発明の
詳細な構成の特徴点を説明する。図１参照（付記１）Ａｌ_xＧａ_1-xＮ（０＜ｘ≦１）をキャリ
ア供給層３とし、ＧａＮをキャリア走行層２とした電界
効果型化合物半導体装置において、キャリア供給層３の
上部に走行キャリアと同導電のＡｌ_yＧａ_1-yＮ（０≦
ｙ≦１、且つ、ｙ＜ｘ）からなるＧａＮ系保護層４を設
け、前記ＧａＮ系保護層４上にゲート電極６及びソース
・ドレイン電極７を形成するとともに、前記各電極間を
ＳｉＮ膜５で被覆したことを特徴とする電界効果型化合
物半導体装置。（１）（付記２）上記キャリア供給層、キャリア走行層２、
或いは、ＧａＮ系保護層４の少なくとも一つに、Ｉｎを
添加したことを特徴とする付記１記載の電界効果型化合
物半導体装置。（２）（付記３）上記ＧａＮ系保護層４の層厚が、１０ｎｍ
以下であることを特徴とする付記１または２に記載の電
界効果型化合物半導体装置。（付記４）上記ＧａＮ系保護層４のドーピング濃度
が、１×１０¹⁷ｃｍ^-2以上であることを特徴とする付記
１乃至３のいずれか１に記載の電界効果型化合物半導体
装置。（付記５）上記ＧａＮ系保護層４のドーピング濃度
が、上記キャリア供給層３との界面に発生するピエゾ電
荷の２０〜８０％のシート濃度であることを特徴とする
付記１乃至３のいずれか１に記載の電界効果型化合物半
導体装置。（３）（付記６）上記ＧａＮ系保護層４の導電型がｎ型であ
り、キャリア供給層３との界面側に、Ｓｉ，Ｓ，Ｓｅの
いずれか１つからなる原子層ドーピングを行ったことを
特徴とする付記５記載の電界効果型化合物半導体装置。（付記７）上記ＧａＮ系保護層４が、走行キャリアと
同導電型の層とアンドープ層との二層構造からなり、前
記走行キャリアと同導電型の層が上記キャリア供給層３
に接するとともに、前記アンドープ層がＳｉＮ膜５に接
することを特徴とする付記１乃至６のいずれか１に記載
の電界効果型化合物半導体装置。（４）（付記８）上記ＧａＮ系保護層４とＡｌ_xＧａ_1-xＮ
（０＜ｘ≦１）からなるキャリア供給層３との間に、Ａ
ｌ_zＧａ_1-zＮ（ｚ＞ｘ）を挿入したことを特徴とする
付記１乃至７のいずれか１に記載の電界効果型化合物半
導体装置。（５）Here, the features of the detailed configuration of the present invention will be described with reference to FIG. 1 again. See FIG. 1 (Supplementary Note 1) In the field-effect compound semiconductor device in which Al _x Ga ₁ -xN (0 <x ≦ 1) is used as the carrier supply layer 3 and GaN is used as the carrier transit layer 2, the upper part of the carrier supply layer 3 is used. the traveling carrier and Doshirubeden _{_{Al y Ga 1-y N (}} 0 ≦
a GaN-based protective layer 4 made of y ≦ 1 and y <x) is provided, a gate electrode 6 and a source / drain electrode 7 are formed on the GaN-based protective layer 4, and a SiN film 5 is formed between the electrodes. A field-effect compound semiconductor device, characterized by being coated with: (1) (Appendix 2) The carrier supply layer, carrier traveling layer 2,
Alternatively, the field-effect compound semiconductor device according to Appendix 1, wherein In is added to at least one of the GaN-based protective layers 4. (2) (Appendix 3) The thickness of the GaN-based protective layer 4 is 10 nm.
3. The field-effect compound semiconductor device according to Supplementary Note 1 or 2, wherein: (Supplementary Note 4) The field-effect compound semiconductor device according to any one of Supplementary notes 1 to 3, wherein a doping concentration of the GaN-based protective layer 4 is 1 × 10 ¹⁷ cm ⁻² or more. (Supplementary note 5) Any one of Supplementary notes 1 to 3, wherein the doping concentration of the GaN-based protective layer 4 is a sheet concentration of 20 to 80% of a piezo charge generated at an interface with the carrier supply layer 3. 2. The field-effect compound semiconductor device according to 1. (3) (Supplementary Note 6) The conductivity type of the GaN-based protective layer 4 is n-type, and an atomic layer doping made of any one of Si, S, and Se is performed on the interface side with the carrier supply layer 3. 6. The field-effect compound semiconductor device according to claim 5, wherein (Supplementary Note 7) The GaN-based protective layer 4 has a two-layer structure of a layer of the same conductivity type as the traveling carrier and an undoped layer, and the layer of the same conductivity type as the traveling carrier is the carrier supply layer 3.
And the undoped layer is in contact with the SiN film 5. 7. The field-effect compound semiconductor device according to claim 1, wherein (4) (Supplementary Note 8) The GaN-based protective layer 4 and Al _x Ga ₁ -xN
(0 <x ≦ 1) between the carrier supply layer 3 and A
8. The field-effect compound semiconductor device according to any one of supplementary notes 1 to 7, wherein l _z Ga _{1 -zN} (z> x) is inserted. (5)

【００５３】[0053]

【発明の効果】本発明によれば、Ａｌ_xＧａ_1-xＮキャ
リア供給層上に設ける保護層としてドープトＡｌ_yＧａ
_1-yＮ層（ｙ＜ｘ）を用いるともに、表面をＳｉＮ膜で
覆っているので、Ｉ−Ｖ特性を安定にすることができる
とともに、順方向耐圧及び逆方向耐圧を高めることがで
き、それによって、高電圧動作が可能になるので、携帯
電話システムの高機能化・高出力化に寄与するところが
大きい。According to the present invention, a doped Al _y Ga is used as a protective layer provided on an Al _x Ga ₁ -xN carrier supply layer.
_{Since the 1-y} N layer (y <x) is used and the surface is covered with the SiN film, the IV characteristics can be stabilized, and the forward breakdown voltage and the reverse breakdown voltage can be increased. This enables high-voltage operation, which greatly contributes to higher functionality and higher output of the mobile phone system.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図２】本発明の第１の実施の形態のＧａＮ系ＨＥＭＴ
の説明図である。FIG. 2 is a GaN-based HEMT according to the first embodiment of the present invention;
FIG.

【図３】本発明の第１の実施の形態のＧａＮ系ＨＥＭＴ
のＩ−Ｖ特性図である。FIG. 3 is a GaN-based HEMT according to the first embodiment of the present invention;
5 is an IV characteristic diagram of FIG.

【図４】本発明の第１の実施の形態のＧａＮ系ＨＥＭＴ
の逆方向耐圧ＢＶ_gdの説明図である。FIG. 4 is a GaN-based HEMT according to the first embodiment of the present invention;
FIG. 4 is an explanatory diagram of a reverse breakdown voltage BV _gd of FIG.

【図５】本発明の第２の実施の形態のＧａＮ系ＨＥＭＴ
の概略的断面図である。FIG. 5 is a GaN-based HEMT according to a second embodiment of the present invention.
It is a schematic sectional drawing of.

【図６】本発明の第３の実施の形態のＧａＮ系ＨＥＭＴ
の概略的断面図である。FIG. 6 shows a GaN-based HEMT according to a third embodiment of the present invention.
It is a schematic sectional drawing of.

【図７】従来のＧａＮ系ＨＥＭＴの説明図である。FIG. 7 is an explanatory diagram of a conventional GaN-based HEMT.

【図８】従来のＧａＮ系ＨＥＭＴのＩ−Ｖ特性図であ
る。FIG. 8 is an IV characteristic diagram of a conventional GaN-based HEMT.

【符号の説明】[Explanation of symbols]

１基板２キャリア走行層３キャリア供給層４ＧａＮ系保護層５ＳｉＮ膜６ゲート電極７ソース・ドレイン電極１１サファイア基板１２ｉ型ＧａＮ電子走行層１３ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ層１４ｎ型Ａｌ_0.25Ｇａ_0.75Ｎ電子供給層１５ｎ型ＧａＮ保護層１６ＳｉＮ膜１７ゲート電極１８ソース電極１９ドレイン電極２０二次元電子層２１ホール３１ｉ型ＧａＮ保護層３２ｎ型ＡｌＮ層４１サファイア基板４２ｉ型ＧａＮ電子走行層４３ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ層４４ｎ型Ａｌ_0.25Ｇａ_0.75Ｎ電子供給層４５ｉ型Ａｌ_0.25Ｇａ_0.75Ｎ保護層４６ＳｉＮ膜４７ゲート電極４８ソース電極４９ドレイン電極５０二次元電子層Reference Signs List 1 substrate 2 carrier traveling layer 3 carrier supply layer 4 GaN-based protective layer 5 SiN film 6 gate electrode 7 source / drain electrode 11 sapphire substrate 12 i-type GaN electron traveling layer 13 i-type Al _0.25 Ga _0.75 N layer 14 n-type Al _0.25 Ga _0.75 N electron supply layer 15 n-type GaN protective layer 16 SiN film 17 gate electrode 18 source electrode 19 drain electrode 20 two-dimensional electron layer 21 hole 31 i-type GaN protective layer 32 n-type AlN layer 41 sapphire substrate 42 i-type GaN electron Run layer 43 i-type Al _0.25 Ga _0.75 N layer 44 n-type Al _0.25 Ga _0.75 N electron supply layer 45 i-type Al _0.25 Ga _0.75 N protective layer 46 SiN film 47 gate electrode 48 source electrode 49 drain electrode 50 two-dimensional electron layer

Claims

【特許請求の範囲】[Claims]

【請求項１】Ａｌ_xＧａ_1-xＮ（０＜ｘ≦１）をキャ
リア供給層とし、ＧａＮをキャリア走行層とした電界効
果型化合物半導体装置において、前記キャリア供給層の
上部に走行キャリアと同導電の第一導電型のＡｌ_yＧａ
_1-yＮ（０≦ｙ≦１、且つ、ｙ＜ｘ）からなるＧａＮ系
保護層を設け、前記ＧａＮ系保護層上にゲート電極及び
ソース・ドレイン電極を形成するとともに、前記各電極
間をＳｉＮ膜で被覆したことを特徴とする電界効果型化
合物半導体装置。1. A field effect compound semiconductor device using Al _x Ga ₁ -xN (0 <x ≦ 1) as a carrier supply layer and GaN as a carrier traveling layer, wherein a traveling carrier is formed on the carrier supplying layer. Al _y Ga of the first conductivity type of the same conductivity
_A GaN-based protective layer made of _1-yN (0 ≦ y ≦ 1, y <x) is provided, and a gate electrode and a source / drain electrode are formed on the GaN-based protective layer. A field-effect compound semiconductor device characterized by being coated with a SiN film.

【請求項２】上記キャリア供給層、キャリア走行層、
或いは、ＧａＮ系保護層の少なくとも一つに、Ｉｎを添
加したことを特徴とする請求項１記載の電界効果型化合
物半導体装置。2. The carrier supply layer, the carrier traveling layer,
2. The field effect compound semiconductor device according to claim 1, wherein In is added to at least one of the GaN-based protective layers.

【請求項３】上記ＧａＮ系保護層のドーピング濃度
が、上記キャリア供給層との界面に発生するピエゾ電荷
の２０〜８０％のシート濃度であることを特徴とする請
求項１または２に記載の電界効果型化合物半導体装置。3. The GaN-based protective layer according to claim 1, wherein a doping concentration of the GaN-based protective layer is a sheet concentration of 20 to 80% of a piezo charge generated at an interface with the carrier supply layer. Field-effect compound semiconductor device.

【請求項４】上記ＧａＮ系保護層が、走行キャリアと
同導電型の層とアンドープ層との二層構造からなり、前
記走行キャリアと同導電型の層が上記キャリア供給層に
接するとともに、前記アンドープ層がＳｉＮ膜に接する
ことを特徴とする請求項１乃至３のいずれか１項に記載
の電界効果型化合物半導体装置。4. The GaN-based protective layer has a two-layer structure of a layer of the same conductivity type as a traveling carrier and an undoped layer, and the layer of the same conductivity type as the traveling carrier contacts the carrier supply layer. 4. The field-effect compound semiconductor device according to claim 1, wherein the undoped layer is in contact with the SiN film.

【請求項５】上記ＧａＮ系保護層とＡｌ_xＧａ_1-xＮ
（０＜ｘ≦１）からなるキャリア供給層との間にＡｌ_z
Ｇａ_1-zＮ（ｚ＞ｘ）を挿入したことを特徴とする請求
項１乃至３のいずれか１項に記載の電界効果型化合物半
導体装置。5. The GaN-based protective layer and Al _x Ga ₁ -xN
(0 <x ≦ 1) between the carrier supply layer and Al _z
4. The field-effect compound semiconductor device according to claim 1, wherein Ga _{1 -zN} (z> x) is inserted.