JP2002353283A - Semiconductor chip distinguishing method and semiconductor chip bonding apparatus - Google Patents
Semiconductor chip distinguishing method and semiconductor chip bonding apparatusInfo
- Publication number
- JP2002353283A JP2002353283A JP2001161277A JP2001161277A JP2002353283A JP 2002353283 A JP2002353283 A JP 2002353283A JP 2001161277 A JP2001161277 A JP 2001161277A JP 2001161277 A JP2001161277 A JP 2001161277A JP 2002353283 A JP2002353283 A JP 2002353283A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- circuit pattern
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体チップの識別
方法および半導体チップのボンディング装置に関する。
詳しくは、半導体チップの片側に設けられたテスト用回
路パターンを有するモニタチップを、個々の半導体チッ
プの識別用として用いることで、特に特殊な形状をした
半導体チップであっても、容易にその良否を識別できる
ようにしたものである。またこの良否の識別を応用する
ことで、リードフレームへの半導体チップのボンディン
グを正確に行えるようにしたものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip identification method and a semiconductor chip bonding apparatus.
Specifically, a monitor chip having a test circuit pattern provided on one side of a semiconductor chip is used for identification of each semiconductor chip, so that even a specially shaped semiconductor chip can be easily evaluated for its quality. Can be identified. Further, by applying the pass / fail identification, the semiconductor chip can be accurately bonded to the lead frame.
【０００２】[0002]
【従来の技術】新しい半導体チップを量産する時は、製
造プロセスや組み込むべき論理回路などが設計通りとな
っているかどうかを判定している。そのために使用され
るのが、テストパターンであり、テスト用のロジック回
路である。2. Description of the Related Art When a new semiconductor chip is mass-produced, it is determined whether or not a manufacturing process and a logic circuit to be incorporated are as designed. For this purpose, a test pattern and a test logic circuit are used.
【０００３】一般にはこのテストパターンやテスト用ロ
ジック回路は半導体チップ内に同時に形成し、テストパ
ターンやテスト用ロジック回路に計測用プローブを当て
てその良否を判定したり、形成されたパターンが設計値
通りの幅を有しているかなどの判定に用いられる。In general, the test pattern and the test logic circuit are simultaneously formed in a semiconductor chip, and a test probe is applied to the test pattern and the test logic circuit to judge whether the test pattern or the test logic circuit is good or not. It is used to determine whether or not it has the same width.
【０００４】しかし、ラインセンサのように、幅が１ｍ
ｍ以下の細長い半導体チップの場合には、特に計測用プ
ローブを当てるスペースがないなどの理由のために、こ
のような特殊な形状をした半導体チップの場合には、半
導体チップ内に形成されるテストパターンやテスト用ロ
ジック回路と同じパターンやロジック回路を半導体チッ
プとは別の領域の半導体ウエハー上に形成することが行
われている。However, like a line sensor, the width is 1 m.
In the case of a semiconductor chip with a special shape such as a narrow semiconductor chip of m or less, especially because there is no space for the measurement probe, the test formed in the semiconductor chip 2. Description of the Related Art A pattern and a logic circuit which are the same as a pattern and a test logic circuit are formed on a semiconductor wafer in a region different from a semiconductor chip.
【０００５】以下、このような別の領域に形成された個
所をモニタチップと呼称すれば、このモニタチップは図
６のように半導体ウエハー１２上に形成された多数の半
導体チップ１４の片側、図では左側にモニタチップ１８
が設けられる。このモニタチップ１８上に形成されるテ
ストパターンやロジック回路（以下これらをテスト回路
とし、そこに形成されたパターンを回路パターンと称す
る）などは半導体チップ１４内のものよりも拡大して形
成され、計測用プローブを当てるに十分なスペースとな
されると共に、撮像装置などで回路パターンを容易に認
識できる大きさとなるように形成される。Hereinafter, a portion formed in such another area will be referred to as a monitor chip. This monitor chip is formed on one side of a large number of semiconductor chips 14 formed on a semiconductor wafer 12 as shown in FIG. Then on the left is the monitor chip 18
Is provided. The test patterns and logic circuits formed on the monitor chip 18 (hereinafter referred to as test circuits, and the patterns formed thereon are referred to as circuit patterns) are formed larger than those in the semiconductor chip 14. The space is formed so as to have a sufficient space for the measurement probe and a size that allows the circuit pattern to be easily recognized by an imaging device or the like.
【０００６】そして１つのモニタチップに１つのテスト
回路が宛われ、１つの半導体チップ内に例えば５つのテ
スト回路が設けられているときには、１つの半導体チッ
プの良否を判断するには、５つの半導体チップの左側に
それぞれ設けられた５つのモニタチップが使用されるこ
とになる。これらのモニタチップを使用したテストの結
果、満足すべき状態となったときには、次工程へと移行
する。When one test circuit is addressed to one monitor chip and, for example, five test circuits are provided in one semiconductor chip, five semiconductors are used to determine the quality of one semiconductor chip. Five monitor chips respectively provided on the left side of the chip will be used. If a satisfactory state is obtained as a result of the test using these monitor chips, the process proceeds to the next step.
【０００７】[0007]
【発明が解決しようとする課題】ところで、このような
テストを繰り返した場合でも半導体チップ１４個々で
は、その製造ラインで不良が発生することがある。その
ような場合には半導体チップ１４の上面にインクを塗っ
たりして良品と区別し、このバッドマークを例えばリー
ドフレーム（後述する）などにボンディングするときの
識別マークに使用している。By the way, even when such a test is repeated, a defect may occur on the individual semiconductor chip 14 on its manufacturing line. In such a case, ink is applied to the upper surface of the semiconductor chip 14 to distinguish it from non-defective products, and this bad mark is used as an identification mark for bonding to a lead frame (described later), for example.
【０００８】しかし、上述したように幅が１ｍｍ以下の
細長い半導体チップ１４であるときには、その半導体チ
ップ１４の上面にバッドマークさえも付けることが難し
い。仮り付けることができても、半導体ウエハー１２の
歩留り悪化や、工程追加の製造コストアップとなってし
まう。そのため、従来では半導体ウエハー１２上におけ
る不良品（半導体チップ）の座標をメモリし、この座標
を常に監視しながら、不良品の半導体チップを除いてボ
ンディングするようにしている。However, when the semiconductor chip 14 has a width of 1 mm or less as described above, it is difficult to even make a bad mark on the upper surface of the semiconductor chip 14. Even if it can be temporarily attached, the yield of the semiconductor wafer 12 is deteriorated, and the manufacturing cost is increased due to additional steps. For this reason, conventionally, the coordinates of defective products (semiconductor chips) on the semiconductor wafer 12 are stored in memory, and the coordinates are constantly monitored, and bonding is performed except for defective semiconductor chips.
【０００９】ところが、この座標監視のみでは不良品で
ある半導体チップを誤って摘んでリードフレームにボン
ディングしてしまうことがある。それは次のような理由
に基づく。上述した半導体ウエハー１２は図７のよう
に、粘着シート２０に貼られた状態でダイシングされて
半導体チップ１４に個片化されると共に、半導体チップ
１４をリードフレームなどにボンディングするときには
粘着シート２０を固定した環状の固定フレーム２２がボ
ンディング装置の所定位置に載置固定される。However, only the coordinate monitoring may mistakenly pick a defective semiconductor chip and bond it to the lead frame. It is based on the following reasons. The semiconductor wafer 12 described above is diced in a state of being attached to the adhesive sheet 20 as shown in FIG. The fixed annular fixing frame 22 is placed and fixed at a predetermined position of the bonding apparatus.
【００１０】固定フレーム２２を載置するときには、半
導体チップ１４同士を整列させた状態で載置する。この
載置状態では図８および図９のように半導体チップ１４
と１４との間はダイシングされたときと同じで、隙間な
く配置されている。これではコレットホルダなどのボン
ディング手段によって個々の半導体チップ１４を摘み上
げることができない。When the fixed frame 22 is placed, the semiconductor chips 14 are placed in an aligned state. In this mounted state, as shown in FIGS.
And 14 are the same as when dicing, and are arranged without a gap. In this case, the individual semiconductor chips 14 cannot be picked up by a bonding means such as a collet holder.
【００１１】そこで、粘着シート２０を放射状に架張し
て、図１０および図１１のように半導体チップ１４、１
４間の間隔を広くして、ボンディング手段が目的の半導
体チップ１４を確実に摘み上げられるようにしている。
この粘着シート２０の架張時、均等に架張されないと
き、または固定フレーム２２に対する半導体ウエハー１
２の貼り付け位置が悪かったときには半導体チップ１４
の整列状態が狂ってしまう。さらにボンディングを進め
ていくと、粘着シート２０上のチップ数が少なくなり、
架張のバランスが悪くなってしまう。つまり半導体ウエ
ハーを載置した移動テーブルの基準軸（ｘ、ｙ軸）と、
半導体ウエハーにおける半導体チップ１４の整列軸
（Ｘ、Ｙ）とが一致しなくなってしまう。半導体チップ
１４を摘み上げるためには目的の半導体チップがボンデ
ィング手段の真下にくるように移動テーブルのｘ軸およ
びｙ軸を制御する必要がある。Therefore, the adhesive sheet 20 is stretched radially so that the semiconductor chips 14 and 1 as shown in FIGS.
The distance between the four is widened so that the bonding means can reliably pick up the target semiconductor chip 14.
When the adhesive sheet 20 is stretched, when it is not stretched uniformly, or when the semiconductor wafer 1
When the bonding position of No. 2 is bad, the semiconductor chip 14
Is out of alignment. As the bonding proceeds further, the number of chips on the adhesive sheet 20 decreases,
The balance of the stretching becomes worse. In other words, the reference axes (x, y axes) of the moving table on which the semiconductor wafer is placed,
The alignment axis (X, Y) of the semiconductor chip 14 on the semiconductor wafer does not match. In order to pick up the semiconductor chip 14, it is necessary to control the x-axis and the y-axis of the moving table so that the target semiconductor chip is directly below the bonding means.
【００１２】一方、半導体チップ１４の配列ピッチは１
ｍｍもないため、整列が狂うと移動テーブルに対する半
導体チップ１４の二次元座標位置（Ｘ、Ｙ）も狂うこと
になる。その結果、目的の半導体チップとは前後する半
導体チップを摘み上げてしまうことがあり、良品の半導
体チップをボンディングできなかったり、不良品である
半導体チップをボンディングしてしまうようなミスを犯
してしまう。On the other hand, the arrangement pitch of the semiconductor chips 14 is 1
Since there is no mm, if the alignment is incorrect, the two-dimensional coordinate position (X, Y) of the semiconductor chip 14 with respect to the moving table will also be incorrect. As a result, a semiconductor chip that is adjacent to the target semiconductor chip may be picked up, making a mistake such that a good semiconductor chip cannot be bonded or a defective semiconductor chip is bonded. .
【００１３】一旦半導体チップをボンディングしてしま
うと、爾後にボンディングされた半導体チップが良品で
あるか、不良品であるかを識別できないので、このボン
ディングミスが発生しないようにすることは製造ライン
において非常に重要な問題である。このようなことを考
慮すると、半導体ウエハーの座標データのみで半導体チ
ップの良品および不良品を判断して、半導体チップをボ
ンディングしない方が好ましい。Once a semiconductor chip has been bonded, it cannot be determined whether the subsequently bonded semiconductor chip is a good product or a defective product. This is a very important issue. In consideration of such a situation, it is preferable not to bond semiconductor chips by determining non-defective and defective semiconductor chips based only on the coordinate data of the semiconductor wafer.
【００１４】そこで、この発明はこのような従来の課題
を解決したものであって、特に特殊な形状をした半導体
チップをボンディングするときでも、半導体チップに隣
接して設けられているモニタチップを活用することで、
その良否を的確に判別できる半導体チップ判別方法およ
び半導体チップ判別装置を提案するものである。The present invention has been made to solve such a conventional problem. In particular, the present invention utilizes a monitor chip provided adjacent to a semiconductor chip even when bonding a specially shaped semiconductor chip. by doing,
A semiconductor chip discriminating method and a semiconductor chip discriminating device capable of accurately discriminating the quality of the semiconductor chip are proposed.
【００１５】[0015]
【課題を解決するための手段】上述の課題を解決するた
め、請求項１に記載したこの発明に係る半導体チップの
識別方法では、半導体ウエハー上に形成された多数の半
導体チップに対し、そのテストパターンなどを形成した
１以上のモニタチップが上記半導体チップに関連して設
けられ、上記モニタチップにはそれぞれ異なる回路パタ
ーンが形成されており、このモニタチップに形成された
上記回路パターンと、上記半導体チップとの位置関係を
対応付けることによって、上記モニタチップを用いて上
記半導体チップの位置を識別するようにしたことを特徴
とする。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, a method of identifying a semiconductor chip according to the present invention is directed to a method of testing a large number of semiconductor chips formed on a semiconductor wafer. One or more monitor chips on which a pattern or the like is formed are provided in association with the semiconductor chip, and different circuit patterns are formed on the monitor chips, respectively. The position of the semiconductor chip is identified using the monitor chip by associating the position with the chip.
【００１６】また請求項５に記載したこの発明に係る半
導体チップのボンディング装置では、複数の半導体チッ
プと、これら半導体チップの片側に設けられたテスト用
のモニタチップとからなる半導体ウエハーと、載置され
た上記半導体ウエハーを半導体チップの取り出し位置ま
で移動させる移動テーブルと、上記半導体チップを１個
づつ取り出してリードフレーム上にボンディングするボ
ンディング手段と、このボンディング手段に設けられた
撮像手段と、上記移動テーブルを駆動するテーブル駆動
手段と、このテーブル駆動手段を制御するマイコンで構
成された制御手段と、上記半導体チップの良否データを
含めた半導体チップのアドレスデータおよび上記モニタ
チップの回路パターン情報を記憶したマップデータ送出
手段とを有し、上記撮像手段で上記モニタチップの回路
パターンを撮像したものと、上記マップデータ送出手段
より得られた登録回路パターンとを照合して上記半導体
チップの取り出し位置が制御されることを特徴とする。According to a fifth aspect of the present invention, there is provided a semiconductor chip bonding apparatus comprising: a semiconductor wafer including a plurality of semiconductor chips; A moving table for moving the semiconductor wafer to a take-out position of a semiconductor chip, bonding means for taking out the semiconductor chips one by one and bonding them on a lead frame, imaging means provided in the bonding means; Table driving means for driving the table, control means including a microcomputer for controlling the table driving means, and address data of the semiconductor chip including pass / fail data of the semiconductor chip and circuit pattern information of the monitor chip are stored. Having map data sending means. And those obtained by imaging the circuit pattern of the monitoring chip by the imaging means, and collates the registration circuit pattern obtained from the map data delivery unit, characterized in that the take-out position of the semiconductor chip is controlled.
【００１７】この発明では、テスト回路用として使用さ
れるモニタチップを、半導体チップの良否を識別するた
めのチップとしても利用する。つまり、半導体チップに
アドレスをふり、このアドレスと半導体チップの片側に
置かれたモニタチップの回路パターンとを対応付けてお
く。そして検査の結果、半導体チップの良品と不良品の
区別をマップ化する。In the present invention, the monitor chip used for the test circuit is also used as a chip for discriminating the quality of the semiconductor chip. That is, an address is assigned to the semiconductor chip, and this address is associated with the circuit pattern of the monitor chip placed on one side of the semiconductor chip. Then, as a result of the inspection, the distinction between good and defective semiconductor chips is mapped.
【００１８】そして、良品である半導体チップのみその
アドレスと、そのアドレスに関連した回路パターンの種
類をマップデータとして送出する。このアドレスを受け
て移動テーブルのｘ、ｙ軸を制御して、目的の半導体チ
ップの摘み上げる位置に移動テーブルをセットする。そ
の状態でモニタチップの回路パターンを撮像する。Then, only the address of the non-defective semiconductor chip and the type of the circuit pattern associated with the address are transmitted as map data. In response to the address, the x and y axes of the moving table are controlled to set the moving table at a position where the target semiconductor chip is picked up. In this state, the circuit pattern of the monitor chip is imaged.
【００１９】一方アドレスに関連した回路パターンの種
類を示す情報に基づいて、予め保存された回路パターン
を読み出しておく。そして撮像したパターン画像とこの
回路パターンを照合する。照合結果が一致していれば、
ボンディング手段の直下にある半導体チップは目的の半
導体チップであるものと判断してこれを摘み上げてリー
ドフレームにボンディングする。On the other hand, a circuit pattern stored in advance is read out based on information indicating the type of the circuit pattern related to the address. Then, the circuit pattern is compared with the captured pattern image. If the matching result matches,
The semiconductor chip immediately below the bonding means is determined to be the target semiconductor chip, and is picked up and bonded to the lead frame.
【００２０】これに対して、照合結果が不一致であると
きは、一致するまでパターン画像との照合処理が行わ
れ、現在位置からの照合一致位置までを算出して移動テ
ーブルのｘ軸とｙ軸を制御する。これによって最終的に
は目的の半導体チップが置かれた位置（Ｘ、Ｙ）まで移
動テーブルが動くことになるから、目的の半導体チップ
（良品の半導体チップ）のみを正しく識別して摘み上げ
ることができるようになる。On the other hand, when the collation results are not coincident, the collation processing with the pattern image is performed until the coincidence is obtained, the distance from the current position to the collation matching position is calculated, and the x-axis and the y-axis Control. As a result, the moving table eventually moves to the position (X, Y) where the target semiconductor chip is placed. Therefore, it is possible to correctly identify and pick up only the target semiconductor chip (good semiconductor chip). become able to.
【００２１】[0021]
【発明の実施の形態】続いて、この発明に係る半導体チ
ップの識別方法および半導体チップのボンディング装置
の一実施形態を図面を参照して詳細に説明する。図１は
この発明に係るボンディング装置３０の実施の形態を示
すもので、移動テーブル３２を有する。移動テーブル３
２はその上面にダイシングされた半導体ウエハー１２が
載置固定されると共に、この移動テーブル３２はテーブ
ル駆動部３４を制御することで、ｘ軸とｙ軸方向に自在
に移動できるようになされている。実施の形態では数１
０ｍｍ単位で移動できるように構成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a method for identifying a semiconductor chip and a semiconductor chip bonding apparatus according to the present invention will be described in detail with reference to the drawings. FIG. 1 shows an embodiment of a bonding apparatus 30 according to the present invention, which has a moving table 32. Moving table 3
Reference numeral 2 denotes a table on which the diced semiconductor wafer 12 is mounted and fixed, and the movable table 32 can be freely moved in the x-axis and y-axis directions by controlling a table driving unit 34. . Equation 1 in the embodiment
It is configured to be movable in units of 0 mm.
【００２２】テーブル駆動部３４はマイコンで構成され
た制御部３６から出力された制御データに基づいて制御
される。制御部３６からの指令に基づいて、マップデー
タ送出手段３８から移動テーブル３２をどの方向にどれ
だけ移動させるからのテーブル制御データと、ボンディ
ングすべき半導体チップに関連した回路パターンの種別
を示すパターンデータがそれぞれこの制御部３６に供給
される。The table driver 34 is controlled based on control data output from a controller 36 constituted by a microcomputer. Table control data for moving the moving table 32 in which direction and how much from the map data transmitting means 38 based on a command from the control unit 36, and pattern data indicating the type of circuit pattern related to the semiconductor chip to be bonded Are supplied to the control unit 36, respectively.
【００２３】図２はマップデータの一例を示す。この実
施の形態では、半導体チップ１４のアドレスが半導体ウ
エハー１２の整列軸（Ｘ、Ｙ）を基準にして割り振られ
ている。アドレスの割り振り方の一例を図１１に示す。
また、これらのアドレスに対して半導体チップ１４の片
側に設けられたモニタチップ１８に番号を付す。そして
そのときのモニタチップ１８上に形成された回路パター
ンをＡ〜Ｅとする。つまりこの例ではテスト回路が５回
路で構成されている場合である。FIG. 2 shows an example of the map data. In this embodiment, addresses of the semiconductor chips 14 are assigned with reference to the alignment axis (X, Y) of the semiconductor wafer 12. FIG. 11 shows an example of how to allocate addresses.
Also, numbers are assigned to these addresses on the monitor chip 18 provided on one side of the semiconductor chip 14. The circuit patterns formed on the monitor chip 18 at that time are denoted by A to E. That is, in this example, the test circuit is composed of five circuits.
【００２４】そして、その検査結果とハンドリング（ボ
ンディング）可能な半導体チップであるかどうかのデー
タが、例えば図２のようにマップ化されてメモリされて
いる。図２では、半導体チップ１４の半導体ウエハー１
２上における座標位置Ｘ、Ｙ（アドレス）の他に、この
半導体チップ１４に関連したモニタチップ１８Ａ〜１８
Ｅの回路パターンの種別を表す情報Ａｉ〜Ｅｉが記憶さ
れている。ここに、１８Ａ１，１８Ａ２、・・・は同じ
回路パターンを有するモニタチップである。他のモニタ
チップ１８Ｂ〜１８Ｅも同じである。The inspection result and data indicating whether the semiconductor chip can be handled (bonded) are mapped and stored as shown in FIG. 2, for example. In FIG. 2, the semiconductor wafer 1 of the semiconductor chip 14 is shown.
In addition to the coordinate positions X and Y (address) on the monitor chip 2, the monitor chips 18A to 18 related to the semiconductor chip 14
Information Ai to Ei indicating the type of the circuit pattern of E is stored. Here, 18A1, 18A2,... Are monitor chips having the same circuit pattern. The same applies to the other monitor chips 18B to 18E.
【００２５】そして、このマップには検査結果である良
否の情報も同時に記憶されている。この良否情報の代わ
りに、良品のみの半導体チップだけをマップ化してもよ
い。このようなマップを使用してマップデータ送出手段
３８から、次にハンドリングできる半導体チップのアド
レスがテーブル制御データとして制御部３６に送出され
る。これと同時にその半導体チップの隣に位置するモニ
タチップの回路パターンの種別を表す情報（例えばパタ
ーンがＡであるというデータ）がパターン種別データと
して制御部３６に送出される。In this map, information on the acceptability as the inspection result is also stored. Instead of this pass / fail information, only semiconductor chips of non-defective products may be mapped. Using such a map, the address of the semiconductor chip that can be handled next is sent to the control unit 36 as table control data from the map data sending unit 38. At the same time, information (for example, data indicating that the pattern is A) indicating the type of the circuit pattern of the monitor chip located next to the semiconductor chip is sent to the control unit 36 as pattern type data.
【００２６】一方、移動テーブル３２の上面側には半導
体チップをボンディングするためのコレットホルダ４０
が位置する。コレットホルダ４０としては、コレットを
用いて目的の半導体チップを摘み上げ、図示はしないリ
ードフレームのダイボンディング面に載置するような一
連の動作を行う周知の手段が採用されている。On the other hand, a collet holder 40 for bonding a semiconductor chip is provided on the upper surface side of the moving table 32.
Is located. As the collet holder 40, a well-known means for performing a series of operations such as picking up a target semiconductor chip using a collet and placing the semiconductor chip on a die bonding surface of a lead frame (not shown) is employed.
【００２７】コレットホルダ４０が半導体チップを摘み
上げる位置の真上には撮像手段４２が取り付けられてい
る。この撮像手段４２はＣＣＤなどを使用した小型のビ
デオカメラであって、モニタチップ１８に形成された回
路パターンを撮像するためのものである。Immediately above the position where the collet holder 40 picks up the semiconductor chip, an imaging means 42 is attached. The image pickup means 42 is a small-sized video camera using a CCD or the like, and is for picking up an image of a circuit pattern formed on the monitor chip 18.
【００２８】撮像手段４２で撮像された回路パターン画
像は画像処理部４４に供給される。画像処理部４４には
マップデータ送出手段３８から送出された回路パターン
の種別を示すパターン種別データが制御部３６を介して
供給されている。画像処理部４４にはモニタチップ１８
に形成された全ての回路パターン情報がメモリ手段４６
にメモリされ、パターン種別データに基づいて対応する
回路パターン情報が参照用回路パターン画像としてメモ
リ手段４６より読み出される。The circuit pattern image picked up by the image pickup means 42 is supplied to an image processing section 44. The image processing unit 44 is supplied with the pattern type data indicating the type of the circuit pattern sent from the map data sending unit 38 via the control unit 36. The image processing unit 44 includes the monitor chip 18
All the circuit pattern information formed in the memory means 46
The corresponding circuit pattern information is read out from the memory means 46 as a reference circuit pattern image based on the pattern type data.
【００２９】そして、撮像手段４２で撮像された回路パ
ターン画像（撮像パターン画像）との照合が行われる。
移動テーブル３２の現在位置で半導体ウエハー１２上の
モニタチップ１８を撮像すると、図３のような撮像パタ
ーン画像が得られる。Then, collation with the circuit pattern image (captured pattern image) captured by the image capturing means 42 is performed.
When the monitor chip 18 on the semiconductor wafer 12 is imaged at the current position of the moving table 32, an image pattern image as shown in FIG. 3 is obtained.
【００３０】ここで、例えばモニタチップ１８Ａが画面
の中心部となるように移動テーブル３２が制御されたと
き、モニタチップ１８Ａと同じ回路パターン（検索パタ
ーン）となされた前後するモニタチップ１８Ａが撮像さ
れないように、撮像手段４２の撮像倍率が選定されてい
るものとする。例えば図３鎖線図示の領域が撮像領域と
なるように選定されている。Here, for example, when the moving table 32 is controlled so that the monitor chip 18A is located at the center of the screen, the monitor chip 18A before and after the same circuit pattern (search pattern) as the monitor chip 18A is not imaged. Thus, it is assumed that the imaging magnification of the imaging unit 42 is selected. For example, the region shown by the chain line in FIG. 3 is selected to be the imaging region.
【００３１】画像処理部４６では参照用パターン画像
と、実際に撮像手段４２で撮像して得た撮像パターン画
像との照合処理が行われる。照合結果、回路パターンが
一致しているときは、その照合結果が制御部３６に送出
され、移動テーブル３２が目的の位置に正しく移動し、
撮像中心の真下には摘み上げるべき目的の半導体チップ
１４（その整列座標は（Ｘ１，Ｙ１））が存在するもの
として、その位置で半導体チップの摘み上げるような処
理が行われる。In the image processing section 46, a collation process is performed between the reference pattern image and the captured pattern image actually obtained by the imaging means 42. If the collation result and the circuit pattern match, the collation result is sent to the control unit 36, and the moving table 32 is correctly moved to a target position.
Assuming that the target semiconductor chip 14 to be picked up (the alignment coordinates thereof are (X1, Y1)) exists immediately below the imaging center, a process of picking up the semiconductor chip at that position is performed.
【００３２】これに対して、移動テーブル３２のｘ、ｙ
軸と、半導体ウエハー１２の整列軸Ｘ、Ｙ軸とが一致し
ていないときには、移動テーブル３２を目的の座標位置
まで移動したとしても、図４のように撮像中心の真下に
は目的の半導体チップ（Ｘ１，Ｙ１）が位置していない
ことになる。図では、撮像中心の真下に半導体チップ１
４（その整列座標は（Ｘ１，Ｙ３））が位置し、その隣
のモニタチップもモニタチップ１８Ｃが位置するように
制御されている場合である。On the other hand, x, y of the moving table 32
When the axis does not coincide with the alignment axes X and Y of the semiconductor wafer 12, even if the moving table 32 is moved to the target coordinate position, as shown in FIG. (X1, Y1) is not located. In the figure, the semiconductor chip 1 is located just below the imaging center.
4 (the aligned coordinates are (X1, Y3)) and the monitor chip adjacent thereto is also controlled so that the monitor chip 18C is positioned.
【００３３】このような場合には、参照用パターン画像
と同じ回路パターン画像が存在するかどうかを判断し、
同じ回路パターン画像が同じ撮像領域に存在するときに
は参照用パターン画像に対する撮像パターン画像との位
置ずれが算出される。その算出結果に基づいて移動テー
ブル３２の（ｘ、ｙ）軸が微調整されて目的の回路パタ
ーン画像が撮像中心にくるように制御される。そして撮
像中心に目的の回路パターン画像が存在したとき、半導
体チップを摘み上げる作業が実行される。In such a case, it is determined whether or not the same circuit pattern image as the reference pattern image exists.
When the same circuit pattern image exists in the same imaging region, a positional shift between the reference pattern image and the captured pattern image is calculated. Based on the calculation result, the (x, y) axis of the moving table 32 is finely adjusted, and the target circuit pattern image is controlled so as to be located at the center of imaging. Then, when the target circuit pattern image exists at the center of the imaging, an operation of picking up the semiconductor chip is performed.
【００３４】図５はこのような検索作業およびホールデ
ィング作業などの一連の作業を遂行するためのこの発明
に係る半導体チップの識別方法の実施の形態を示す。制
御部３６にはこれらの作業手順を実行するための制御プ
ログラムを内蔵したメモリ手段（ＲＯＭなど）４８が設
けられている。FIG. 5 shows an embodiment of a semiconductor chip identification method according to the present invention for performing a series of operations such as a search operation and a holding operation. The control unit 36 is provided with a memory means (ROM or the like) 48 containing a control program for executing these work procedures.
【００３５】図５のように、まず半導体ウエハー１２を
固定するための固定フレーム２２を移動テーブル３２に
セットして、半導体ウエハー１２の整列軸（Ｘ、Ｙ）が
移動テーブル３２の基準軸（ｘ、ｙ）に一致するように
アライメント調整される（ステップ５１）。その後、粘
着シート２０を架張する処理が行われる。次に、マップ
データ送出手段３８に対してボンディングすべき半導体
チップをリクエストする（ステップ５２）。As shown in FIG. 5, first, the fixed frame 22 for fixing the semiconductor wafer 12 is set on the moving table 32, and the alignment axis (X, Y) of the semiconductor wafer 12 is set to the reference axis (x , Y) is adjusted (step 51). Thereafter, a process of stretching the adhesive sheet 20 is performed. Next, a request for a semiconductor chip to be bonded is made to the map data transmitting means 38 (step 52).
【００３６】マップデータ送出手段３８からはテーブル
制御データ（半導体チップのアドレス）と、パターン種
別データが送出される（ステップ５３）。テーブル制御
データは移動テーブル３２の（ｘ、ｙ）軸制御データに
変換され、変換された（ｘ、ｙ）軸制御データに基づい
てテーブル駆動部３４が駆動されて、移動テーブル３２
は指定された座標位置に制御される（ステップ５４、５
５）。また受信したパターン種別データが画像処理部４
４に送出される（ステップ５６）。The table control data (address of the semiconductor chip) and the pattern type data are transmitted from the map data transmitting means 38 (step 53). The table control data is converted to the (x, y) axis control data of the moving table 32, and the table driving unit 34 is driven based on the converted (x, y) axis control data, so that the moving table 32
Is controlled to the designated coordinate position (steps 54 and 5
5). The received pattern type data is stored in the image processing unit 4.
4 (step 56).
【００３７】この状態でモニタチップ１８の回路パター
ンの解析が行われる。そのため、所定の倍率でモニタチ
ップ１８に対する撮像が開始され（ステップ５７）、撮
像した撮像パターン画像が画像処理部４４に送られて、
指定された参照用パターン画像との照合処理が実行され
る（ステップ５８）。そして、参照用パターン画像に一
致する撮像パターン画像を有する半導体チップのアドレ
ス（座標位置）を算出する（ステップ５９）。算出され
たアドレス情報に基づいて移動テーブル３２の座標位置
が微調整される（ステップ６０）。微調整が済むと半導
体チップのハンドリングが行われる（ステップ６１）。
以上のような処理が全ての半導体チップ（良品のみ）に
対して行われ（ステップ６２）、全ての半導体チップの
ボンディングが終了すると、次の半導体ウエハーに対す
るボンディング処理に遷移することになる（ステップ６
３、６４）。In this state, the circuit pattern of the monitor chip 18 is analyzed. Therefore, imaging of the monitor chip 18 is started at a predetermined magnification (step 57), and the captured image pattern image is sent to the image processing unit 44,
A matching process with the designated reference pattern image is executed (step 58). Then, the address (coordinate position) of the semiconductor chip having the captured pattern image that matches the reference pattern image is calculated (step 59). The coordinate position of the moving table 32 is finely adjusted based on the calculated address information (step 60). After the fine adjustment, handling of the semiconductor chip is performed (step 61).
The above processing is performed on all the semiconductor chips (only non-defective products) (step 62). When the bonding of all the semiconductor chips is completed, the processing shifts to the bonding processing for the next semiconductor wafer (step 6).
3, 64).
【００３８】このように常にモニタチップ１８の回路パ
ターンを基準にして目的の半導体チップを探索する作業
を行えば、移動テーブル３２の基準軸（ｘ、ｙ）と、半
導体ウエハーの整列軸（Ｘ、Ｙ）が一致していない場合
であっても、不良品である半導体チップを誤ってリード
フレームにボンディングするような作業ミスを確実に一
掃できる。したがって図１１に示すように良品と不良品
が混在する半導体チップであっても、良品のみ正しくピ
ックアップできる。As described above, if the operation for searching for the target semiconductor chip is always performed with reference to the circuit pattern of the monitor chip 18, the reference axis (x, y) of the moving table 32 and the alignment axis (X, y) of the semiconductor wafer can be obtained. Even when Y) does not match, it is possible to reliably wipe out an operation error such as incorrectly bonding a defective semiconductor chip to a lead frame. Therefore, as shown in FIG. 11, even a semiconductor chip in which good and defective products coexist, only good products can be correctly picked up.
【００３９】[0039]
【発明の効果】以上説明したようにこの発明では、半導
体チップの識別方法によれば、半導体チップに隣接する
モニタチップの回路パターンの違いを巧みに利用して半
導体チップを識別するようにしたものである。これによ
れば、半導体チップが特殊な形状であって、この半導体
チップからではその良否などを識別できないようなとき
でも、これを確実に識別できる特徴を有する。As described above, according to the present invention, according to the method for identifying a semiconductor chip, the semiconductor chip is identified by skillfully utilizing a difference in circuit pattern of a monitor chip adjacent to the semiconductor chip. It is. According to this, even when the semiconductor chip has a special shape and its quality cannot be identified from the semiconductor chip, the semiconductor chip has a characteristic that the semiconductor chip can be surely identified.
【００４０】したがってこの半導体チップ識別方法を利
用して、半導体チップのボンディング装置を構成すれ
ば、モニタチップを半導体チップの良否を判別するチッ
プとして活用できるので、不良品である半導体チップを
誤ってリードフレームなどにボンディングする作業ミス
を一掃できる。Therefore, if a semiconductor chip bonding apparatus is configured by using this semiconductor chip identification method, the monitor chip can be used as a chip for judging the quality of the semiconductor chip, so that a defective semiconductor chip is erroneously read. This eliminates mistakes in the work of bonding to a frame or the like.
【図１】この発明に係る半導体チップのボンディング装
置の実施の形態を示す要部の構成図である。FIG. 1 is a configuration diagram of a main part showing an embodiment of a semiconductor chip bonding apparatus according to the present invention.
【図２】マップデータの一例を示す図である。FIG. 2 is a diagram illustrating an example of map data.
【図３】撮像領域の説明図である（その１）。FIG. 3 is an explanatory diagram of an imaging region (part 1).
【図４】撮像領域の説明図である（その２）。FIG. 4 is an explanatory diagram of an imaging region (part 2).
【図５】ボンディング処理例を示すフローチャートであ
る。FIG. 5 is a flowchart illustrating an example of a bonding process.
【図６】特殊な形状をなす半導体チップの説明図であ
る。FIG. 6 is an explanatory diagram of a semiconductor chip having a special shape.
【図７】半導体チップと固定フレームとの関係を示す図
である。FIG. 7 is a diagram showing a relationship between a semiconductor chip and a fixed frame.
【図８】半導体チップとモニタチップとの関係を示す拡
大図である。FIG. 8 is an enlarged view showing a relationship between a semiconductor chip and a monitor chip.
【図９】間隔拡張前の半導体ウエハーの一部断面図であ
る。FIG. 9 is a partial cross-sectional view of a semiconductor wafer before a gap is extended.
【図１０】間隔拡張後の半導体ウエハーの一部断面図で
ある。FIG. 10 is a partial cross-sectional view of the semiconductor wafer after the interval is extended.
【図１１】その一部拡大図である。FIG. 11 is a partially enlarged view of FIG.
１２・・・半導体ウエハー、１４・・・半導体チップ、
２０・・・粘着シート、２２・・・固定フレーム、１８
・・・モニタチップ、３０・・・ボンディング装置、３
２・・・移動テーブル、３６・・・制御部、３８・・・
マップデータ送出手段、４０・・・コレットホルダ、４
２・・・撮像手段、４４・・・画像処理部12 ... semiconductor wafer, 14 ... semiconductor chip,
20: adhesive sheet, 22: fixed frame, 18
... Monitor chip, 30 ... Bonding device, 3
2 ... moving table, 36 ... control unit, 38 ...
Map data sending means, 40 ... Collet holder, 4
2 ... imaging means, 44 ... image processing unit
Claims (8)
導体チップに対し、そのテストパターンなどを形成した
１以上のモニタチップが上記半導体チップに関連して設
けられ、 上記モニタチップにはそれぞれ異なる回路パターンが形
成されており、 このモニタチップに形成された上記回路パターンと、上
記半導体チップとの位置関係を対応付けることによっ
て、上記モニタチップを用いて上記半導体チップの位置
を識別するようにしたことを特徴とする半導体チップの
識別方法。1. A plurality of semiconductor chips formed on a semiconductor wafer, one or more monitor chips having test patterns formed thereon are provided in association with the semiconductor chips, and the monitor chips have different circuits. A pattern is formed, and by associating the circuit pattern formed on the monitor chip with the positional relationship with the semiconductor chip, the position of the semiconductor chip is identified using the monitor chip. Characteristic semiconductor chip identification method.
半導体チップにアドレスをふり、当該アドレスと上記モ
ニタチップ上に形成された回路パターンとを対応付ける
ことで、 この回路パターンに基づいてボンディングすべき上記半
導体チップを識別することを特徴とする請求項１記載の
半導体チップの識別方法。2. An address is assigned to a plurality of semiconductor chips arranged on the semiconductor chip, and the address is associated with a circuit pattern formed on the monitor chip, so that bonding is performed based on the circuit pattern. 2. The method for identifying a semiconductor chip according to claim 1, wherein the semiconductor chip is identified.
数のモニタチップを撮像したときに得られるパターン画
像と、登録されている上記アドレスに関連した回路パタ
ーンとを照合することで、 特定の半導体チップを識別するようにしたことを特徴と
する請求項２記載の半導体チップの識別方法。3. A specific semiconductor device by comparing a pattern image obtained when a plurality of monitor chips formed of the plurality of circuit patterns are imaged with a circuit pattern associated with the registered address. 3. The method for identifying a semiconductor chip according to claim 2, wherein the chip is identified.
フレームにボンディングするか否かの判定情報として使
用することを特徴とする請求項１記載の半導体チップの
識別方法。4. The semiconductor chip identification method according to claim 1, wherein said identification is used as information for determining whether to bond said semiconductor chip to a lead frame.
ップの片側に設けられたテスト用のモニタチップとから
なる半導体ウエハーと、 載置された上記半導体ウエハーを半導体チップの取り出
し位置まで移動させる移動テーブルと、 上記半導体チップを１個づつ取り出してリードフレーム
上にボンディングするボンディング手段と、 このボンディング手段に設けられた撮像手段と、 上記移動テーブルを駆動するテーブル駆動手段と、 このテーブル駆動手段を制御するマイコンで構成された
制御手段と、 上記半導体チップの良否データを含めた半導体チップの
アドレスデータおよび上記モニタチップの回路パターン
情報を記憶したマップデータ送出手段とを有し、 上記撮像手段で上記モニタチップの回路パターンを撮像
したものと、上記マップデータ送出手段より得られた登
録回路パターンとを照合して上記半導体チップの取り出
し位置が制御されることを特徴とする半導体チップのボ
ンディング装置。5. A semiconductor wafer comprising a plurality of semiconductor chips, a test monitor chip provided on one side of these semiconductor chips, and a moving table for moving the mounted semiconductor wafer to a position where the semiconductor chips are taken out. Bonding means for taking out the semiconductor chips one by one and bonding them on a lead frame; imaging means provided in the bonding means; table driving means for driving the moving table; and controlling the table driving means. Control means constituted by a microcomputer; and map data sending means storing address data of the semiconductor chip including pass / fail data of the semiconductor chip and circuit pattern information of the monitor chip. Image of the circuit pattern of And collating the registration circuit pattern obtained from Pudeta delivery means semiconductor chip bonding apparatus characterized by the take-out position of the semiconductor chip is controlled.
半導体チップにアドレスをふり、当該アドレスと上記モ
ニタチップ上に形成された回路パターンとを対応付ける
ことで、 この回路パターンに基づいてボンディングすべき上記半
導体チップを識別することを特徴とする請求項５記載の
半導体チップのボンディング装置。6. An address is assigned to a plurality of semiconductor chips arranged on the semiconductor chip, and the address is associated with a circuit pattern formed on the monitor chip, so that bonding is performed based on the circuit pattern. 6. The semiconductor chip bonding apparatus according to claim 5, wherein the semiconductor chip is identified.
数のモニタチップを撮像したときに得られるパターン画
像と、登録されている上記アドレスに関連した回路パタ
ーンとを照合することで、 特定の半導体チップを識別するようにしたことを特徴と
する請求項６記載の半導体チップのボンディング装置。7. A specific semiconductor device by collating a pattern image obtained when a plurality of monitor chips configured with the plurality of circuit patterns are imaged with a circuit pattern associated with the registered address. 7. The semiconductor chip bonding apparatus according to claim 6, wherein the chip is identified.
フレームにボンディングするか否かの判定情報として使
用することを特徴とする請求項５記載の半導体チップの
ボンディング装置。8. The semiconductor chip bonding apparatus according to claim 5, wherein the identification is used as information for determining whether to bond the semiconductor chip to a lead frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161277A JP2002353283A (en) | 2001-05-29 | 2001-05-29 | Semiconductor chip distinguishing method and semiconductor chip bonding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161277A JP2002353283A (en) | 2001-05-29 | 2001-05-29 | Semiconductor chip distinguishing method and semiconductor chip bonding apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353283A true JP2002353283A (en) | 2002-12-06 |
Family
ID=19004580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161277A Pending JP2002353283A (en) | 2001-05-29 | 2001-05-29 | Semiconductor chip distinguishing method and semiconductor chip bonding apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353283A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100366A2 (en) | 2003-05-01 | 2004-11-18 | Checkpoint Systems, Inc. | Lc resonant circuit with amplification device |
| WO2006002335A1 (en) * | 2004-06-24 | 2006-01-05 | Checkpoint Systems, Inc. | Die attach area cut-on-fly method and apparatus |
| EP1950791A1 (en) | 2004-06-24 | 2008-07-30 | Checkpoint Systems, Inc. | Bonding machine for applying transponders and method |
-
2001
- 2001-05-29 JP JP2001161277A patent/JP2002353283A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100366A2 (en) | 2003-05-01 | 2004-11-18 | Checkpoint Systems, Inc. | Lc resonant circuit with amplification device |
| WO2006002335A1 (en) * | 2004-06-24 | 2006-01-05 | Checkpoint Systems, Inc. | Die attach area cut-on-fly method and apparatus |
| AU2005258234B2 (en) * | 2004-06-24 | 2008-05-01 | Checkpoint Systems, Inc. | Die attach area cut-on-fly method and apparatus |
| EP1950791A1 (en) | 2004-06-24 | 2008-07-30 | Checkpoint Systems, Inc. | Bonding machine for applying transponders and method |
| US7709294B2 (en) | 2004-06-24 | 2010-05-04 | Checkpoint Systems, Inc. | Die attach area cut-on-fly method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021380A (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| KR102215915B1 (en) | Die bonding apparatus and manufacturing method of semiconductor device | |
| US5777485A (en) | Probe method and apparatus with improved probe contact | |
| US20090046921A1 (en) | Pick and place machine with improved component pick up inspection | |
| JP4896136B2 (en) | Pick and place machine with improved component pick image processing | |
| WO1998001745A9 (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| JPH06342833A (en) | Method of aligning probe device | |
| KR102219591B1 (en) | Apparatus for manufacturing semiconductor and method of manufacturing semiconductor device | |
| JP7225337B2 (en) | Semiconductor manufacturing equipment and semiconductor device manufacturing method | |
| CN111656504A (en) | Die picking method and device | |
| KR20220089639A (en) | Die bonding apparatus and manufacturing method of semiconductor device | |
| US7345254B2 (en) | Die sorting apparatus and method | |
| JP2002353283A (en) | Semiconductor chip distinguishing method and semiconductor chip bonding apparatus | |
| JPH0737946A (en) | Probe device | |
| KR20000041236A (en) | Pre-alignment device of wafer probe system | |
| JP2010192817A (en) | Pickup method and pickup device | |
| JP2990134B2 (en) | Semiconductor chip, semiconductor testing device, and semiconductor device testing method | |
| TWI823297B (en) | Die bonding device and method for manufacturing semiconductor device | |
| JP3295496B2 (en) | Processing device and method | |
| JP5329030B2 (en) | Semiconductor chip mounting machine and mounting system | |
| JPS6399541A (en) | Semiconductor wafer prober apparatus | |
| JPH11295036A (en) | Method and apparatus for judging direction of electronic component | |
| JPH04196546A (en) | Die bonding apparatus | |
| JPH0713994B2 (en) | Semiconductor manufacturing equipment | |
| KR100348829B1 (en) | Image recognition method for preventing reverse input of lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060530 |