JP2002350894A - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display deviceInfo
- Publication number
- JP2002350894A JP2002350894A JP2001152932A JP2001152932A JP2002350894A JP 2002350894 A JP2002350894 A JP 2002350894A JP 2001152932 A JP2001152932 A JP 2001152932A JP 2001152932 A JP2001152932 A JP 2001152932A JP 2002350894 A JP2002350894 A JP 2002350894A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- display device
- crystal display
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、携帯端末から大型
モニタまで、幅広いサイズにおいて高性能、コンパク
ト、低コストが要求されるアクティブマトリクス型液晶
表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device which requires high performance, compactness and low cost in a wide range of sizes from a portable terminal to a large monitor.
【０００２】[0002]
【従来の技術】近年、微細加工技術、材料技術、及び高
密度実装技術等の進歩、及びマルチメディア機器の急速
な普及によって、幅広い画面サイズで、またＡＶ機器、
ＯＡ機器、車載機器、情報通信機器等、様々な用途にお
いて液晶表示装置を採用する割合は急速に拡大してお
り、ＣＲＴに代替できるキーデバイスとしてエレクトロ
ニクス業界全体の注目を集めている。2. Description of the Related Art In recent years, advances in fine processing technology, material technology, high-density packaging technology, and the rapid spread of multimedia devices have led to a wide range of screen sizes, AV devices,
The adoption rate of the liquid crystal display device in various applications such as OA equipment, in-vehicle equipment, and information communication equipment is rapidly increasing, and the electronics industry as a whole is attracting attention as a key device that can be substituted for CRT.
【０００３】かかる環境下において、液晶表示装置特有
の効果である薄型軽量をさらに進行させることで、ＣＲ
Ｔでは実現困難であった商品領域であった携帯情報端末
からノートＰＣへの適用、あるいはＤＩＮ規格対応のカ
ーナビゲーションシステム、モニタ一体型ビデオムービ
等へのさらなる展開のみならず、パーソナルコンピュー
タのＰＣモニタや大型テレビ等、ＣＲＴの主力商品領域
にさえ展開することが考えられる。この場合、大画面
化、高い均一表示特性の確保、コンパクト性の確保、低
コストといった技術的要素を高い次元でバランスをとる
ようにすることが重点課題となっている。特に、表示品
質においてＣＲＴを完全に上回ることがＣＲＴ代替の大
前提であると考えられている。Under such an environment, the thin and light weight, which is an effect unique to the liquid crystal display device, is further promoted, and the CR
In addition to the application of portable information terminals to notebook PCs, which was a product area that was difficult to implement in the T, and further development to DIN standard-compliant car navigation systems, monitor-integrated video movies, etc., personal computer PC monitors It is conceivable that even the main product area of CRTs, such as televisions and large televisions, will be developed. In this case, it is an important task to balance technical elements such as enlargement of a screen, securing of high uniform display characteristics, securing of compactness, and low cost on a high level. In particular, it is considered that the display quality completely exceeds that of the CRT is a major premise of the CRT replacement.
【０００４】まず、従来のアクティブマトリクス型液晶
表示装置について、図５を参照しながら説明する。図５
は従来のアクティブマトリクス型液晶表示装置における
画素の平面レイアウトを示す図である。図５において、
１はゲート電極を、２ａ及び２ｂはソース電極を、３は
画素電極を、それぞれ示している。First, a conventional active matrix type liquid crystal display device will be described with reference to FIG. FIG.
FIG. 2 is a diagram showing a planar layout of pixels in a conventional active matrix type liquid crystal display device. In FIG.
1 indicates a gate electrode, 2a and 2b indicate source electrodes, and 3 indicates a pixel electrode.
【０００５】また、４は蓄積容量電極を示しており、５
に示すドレイン電極との間で層間絶縁膜を介して容量を
形成している。この容量は蓄積容量又は補助容量と呼ば
れ、オフ状態である期間中の画素電位を保つためのもの
である。[0005] Reference numeral 4 denotes a storage capacitor electrode;
Are formed via an interlayer insulating film with the drain electrode shown in FIG. This capacitance is called a storage capacitance or an auxiliary capacitance, and is for maintaining the pixel potential during the off-state.
【０００６】ドレイン電極５は、画素−ドレイン電極間
の第１コンタクトホール６にて画素電極３と接続されて
いる。一方、７は半導体層を示しており、８ａ及び８ｂ
はｉ層からなるチャネル部を、９ａ、９ｂ、９ｃ及び９
ｄはｎ-層からなるＬＤＤ（Lightly Doped Drain）部
を、１０ａ及び１０ｂはソース電極２ａと、ドレイン電
極５と、半導体層７とを接続するため層間絶縁膜に開け
た第２コンタクトホールを、それぞれ示している。[0006] The drain electrode 5 is connected to the pixel electrode 3 through a first contact hole 6 between the pixel and the drain electrode. On the other hand, 7 indicates a semiconductor layer, and 8a and 8b
Represents a channel portion made of an i-layer by 9a, 9b, 9c and 9
d is an LDD (Lightly Doped Drain) portion made of an n - layer, 10a and 10b are second contact holes formed in an interlayer insulating film for connecting the source electrode 2a, the drain electrode 5, and the semiconductor layer 7, Each is shown.
【０００７】次に、図６は従来のアクティブマトリクス
型液晶表示装置における画素の断面レイアウトを示す図
である。なお、図６は図５におけるＡ−Ｂ間の断面を示
したものであるが、液晶を充填した状態で対向基板も含
めて説明することとする。FIG. 6 is a diagram showing a sectional layout of a pixel in a conventional active matrix type liquid crystal display device. Although FIG. 6 shows a cross section taken along the line AB in FIG. 5, the description will be made including the counter substrate in a state where liquid crystal is filled.
【０００８】図６において、１１はボトムゲート型低温
ポリシリコンＴＦＴを有する側のＴＦＴガラス基板であ
る。基本構成は図５とほぼ同様であり、７は半導体層を
示し、トップゲート型低温ポリシリコンＴＦＴの場合に
は、ＴＦＴガラス基板１１の上に最下層の電極として形
成されている。In FIG. 6, reference numeral 11 denotes a TFT glass substrate on the side having a bottom gate type low-temperature polysilicon TFT. The basic configuration is almost the same as that of FIG. 5. Reference numeral 7 denotes a semiconductor layer. In the case of a top gate type low-temperature polysilicon TFT, it is formed on the TFT glass substrate 11 as an electrode of the lowermost layer.
【０００９】また、１２はゲート絶縁膜を示しており、
ＣＶＤで形成したＳｉＯ2等を用いることが多い。１は
ゲート電極を示しており、ＴａやＭｏ、Ａｌ等の金属を
用いることが一般的である。Reference numeral 12 denotes a gate insulating film.
Often, SiO 2 or the like formed by CVD is used. Reference numeral 1 denotes a gate electrode, which generally uses a metal such as Ta, Mo, or Al.
【００１０】さらに、１３はゲート電極１とドレイン電
極５との間にある層間絶縁膜を示しており、ＣＶＤで形
成したＳｉＯ2やＳｉＮｘ等を用いることが多い。な
お、ソース電極２ａ及び２ｂはドレイン電極５と同一層
であるが、図６に示す断面には現れないことから図示さ
れていない。この層間絶縁膜１３が蓄積容量電極４とド
レイン電極５に挟まれて蓄積容量を形成している。蓄積
容量の役割は上述した通りである。Reference numeral 13 denotes an interlayer insulating film between the gate electrode 1 and the drain electrode 5, which is often made of SiO 2 or SiNx formed by CVD. Although the source electrodes 2a and 2b are the same layer as the drain electrode 5, they are not shown because they do not appear in the cross section shown in FIG. This interlayer insulating film 13 is sandwiched between the storage capacitor electrode 4 and the drain electrode 5 to form a storage capacitor. The role of the storage capacity is as described above.
【００１１】次に、第２コンタクトホール１０ｂは、ゲ
ート絶縁膜１２と層間絶縁膜１３を貫通したもので、半
導体層のドレイン側とドレイン電極５を接続している。
そして、１４はＴＦＴ表面を保護するパッシベイション
膜であり、ＣＶＤで形成したＳｉＮｘ等を用いることが
多い。パッシベイション膜１４の上には、スピンコート
工法等で塗布した平坦化膜１５が形成され、表面段差を
低減する役割を担っている。表面段差を小さくすること
で、後述するラビング工法による配向性を向上させ、均
一な液晶制御をすることができるからである。Next, the second contact hole 10b penetrates the gate insulating film 12 and the interlayer insulating film 13, and connects the drain side of the semiconductor layer to the drain electrode 5.
Reference numeral 14 denotes a passivation film that protects the TFT surface, and often uses SiNx or the like formed by CVD. A flattening film 15 applied by a spin coating method or the like is formed on the passivation film 14 and plays a role in reducing a surface step. This is because by reducing the surface step, the orientation by the rubbing method described later can be improved, and uniform liquid crystal control can be performed.
【００１２】また、第１コンタクトホール６は、パッシ
ベイション膜１４と平坦化膜１５を貫通し、画素電極３
ａ及び３ｂをドレイン電極５に接続するためのものであ
る。この時、画素電極３ａは当段画素の画素電極、画素
電極３ｂは次段画素の画素電極としている。The first contact hole 6 penetrates through the passivation film 14 and the flattening film 15 so that the pixel electrode 3
a and 3b are connected to the drain electrode 5. At this time, the pixel electrode 3a is the pixel electrode of the current pixel, and the pixel electrode 3b is the pixel electrode of the next pixel.
【００１３】一方、１６は対向ガラス基板を示してお
り、１７がＩＴＯ等の透明導電性薄膜からなる対向電極
を、１８がＣｒや黒色樹脂にからなる不要光遮光のため
のブラックマトリクスを、１９がカラー表示のためのＲ
ＧＢ色層を、それぞれ示している。On the other hand, 16 is a counter glass substrate, 17 is a counter electrode made of a transparent conductive thin film such as ITO, 18 is a black matrix made of Cr or black resin for shielding unnecessary light, and 19 is a black matrix. Is R for color display
Each of the GB color layers is shown.
【００１４】ＴＦＴガラス基板１１及び対向ガラス基板
１６それぞれの表面には、２０ａ及び２０ｂで示した配
向膜が形成されており、表面に布等の物理的な摩擦によ
る微小な溝を形成し、液晶分子を一定方向に規制するた
めのラビング処理を実施した後、貼り合わされて液晶が
充填されることによって、基本的な液晶表示装置として
構成されることになる。On the surfaces of the TFT glass substrate 11 and the counter glass substrate 16, alignment films 20a and 20b are formed, and fine grooves are formed on the surface by physical friction of cloth or the like. After a rubbing process for regulating molecules in a certain direction is performed, the rubbing process is performed, and the liquid crystal is filled to form a basic liquid crystal display device.
【００１５】[0015]
【発明が解決しようとする課題】しかしながら、上述し
たような従来のアクティブマトリクス型液晶表示装置に
おいては、当段のゲート電極と次段の画素電極を完全に
重畳させずに、ゲート電極幅の中間点程度までしか画素
電極と重畳していない構成となっている。これは、当段
のゲート電極と次段の画素電極を完全に重畳させてしま
うと、当段の画素電極と次段の画素電極との平面距離が
小さくなってしまい、画素電極間の短絡不良、とりわけ
致命的となる２画素連続の画素欠陥が増加してしまうと
いう歩留まり課題を発生させてしまうという問題があっ
たからである。However, in the conventional active matrix type liquid crystal display device as described above, the gate electrode at the current stage and the pixel electrode at the next stage are not completely overlapped with each other, and the intermediate width of the gate electrode is reduced. The configuration is such that the pixel electrode is superimposed only up to the point. This is because if the gate electrode of this stage and the pixel electrode of the next stage are completely overlapped, the plane distance between the pixel electrode of this stage and the pixel electrode of the next stage will be small, and short-circuit failure between the pixel electrodes will occur. In particular, there is a problem that a yield problem that a fatal pixel defect of two consecutive pixels increases increases.
【００１６】また、次段画素との２次元方向、あるいは
３次元方向共に寄生容量が大きくなってしまい、隣接画
素間の横電界で表示信号の干渉を引き起こす原因となる
危険性を有するためでもある。Further, the parasitic capacitance becomes large in the two-dimensional direction or the three-dimensional direction with respect to the next pixel, and there is a danger that a horizontal electric field between adjacent pixels causes display signal interference. .
【００１７】反面、このように当段のゲート電極と次段
の画素電極を完全に重畳しないような中間的な重畳構造
をとることによって、当段のゲート電極と次段の画素電
極との間において斜め方向の直流電界が、ＴＦＴガラス
基板表面に漏洩発生してしまうという新たな問題が生じ
ている。なぜなら、一般的に画素電極は対向電極に対し
て、ほぼ正負対称の交流電位を有することになるのに対
し、ゲート電極はＴＦＴ素子を一定期間オン状態にさせ
るためのパルス信号であるため、実効的にはほぼ直流電
位を有することになると考えられるからである。On the other hand, by adopting an intermediate overlapping structure in which the gate electrode of the current stage and the pixel electrode of the next stage are not completely overlapped, a gap between the gate electrode of the current stage and the pixel electrode of the next stage is obtained. In this case, there is a new problem that a DC electric field in an oblique direction leaks to the surface of the TFT glass substrate. This is because the pixel electrode generally has a positive / negative symmetrical AC potential with respect to the counter electrode, whereas the gate electrode is a pulse signal for turning on the TFT element for a certain period of time. This is because it is considered that it will have a substantially DC potential.
【００１８】したがって、従来のトップゲート型低温ポ
リシリコンＴＦＴを用いたアクティブマトリクス型液晶
表示装置においては、このような定常的な直流電界がＴ
ＦＴガラス基板表面に漏洩することを回避することはで
きない。よって、かかる直流電界の影響を受ける領域に
おいては、液晶分子が通常の画素電極直上部分とは異な
る振る舞いをしてしまう、リバースチルトディスクリネ
ーションと呼ばれる現象を生じてしまうことになる。Therefore, in a conventional active matrix type liquid crystal display device using a top gate type low temperature polysilicon TFT, such a steady DC electric field is generated by T
Leakage to the surface of the FT glass substrate cannot be avoided. Therefore, in a region affected by such a DC electric field, a phenomenon called reverse tilt disclination occurs in which liquid crystal molecules behave differently from a portion immediately above a normal pixel electrode.
【００１９】リバースチルトディスクリネーションが生
じると、液晶表示装置の光学的な透過特性の劣化を引き
起こすことになる。具体的に表示品質に対する影響とし
て説明すると、表示画面を白から黒に、又はその逆に切
り替えた瞬間に、残像が残っているように直流電界がか
かっている部分に光抜けが発生したり、あるいは漏洩電
界の強度が強い場合においては、表示画面の切替時のみ
ならず、連続黒表示の場合においても定常的に光抜けが
発生する場合が起こり得る。When reverse tilt disclination occurs, the optical transmission characteristics of the liquid crystal display device deteriorate. Specifically, as an effect on the display quality, at the moment when the display screen is switched from white to black, or vice versa, light leakage occurs in a portion where a DC electric field is applied so that an afterimage remains, Alternatively, when the intensity of the leakage electric field is high, not only when the display screen is switched but also when continuous black display is performed, light leakage may occur steadily.
【００２０】かかる光抜けは、表示特性上、定量的には
コントラストの低下となって現れ、視覚的には微小な光
抜けが画面全体に広がった、一種のザラツキ感を生じさ
せることによって著しく表示品位を低下させる原因とな
る。Such light leakage appears quantitatively as a decrease in contrast in terms of display characteristics. Visually, minute light leakage spreads over the entire screen, causing a kind of grainy feeling. It may cause the quality to deteriorate.
【００２１】また、定常的な直流電界がかかることで、
液晶表示装置を長時間連続使用した場合において、液晶
中の不純物イオンが実効直流電位を有するゲート電極付
近に集められることになり、表示ムラの発生要因の一つ
となり得る。Further, by applying a steady DC electric field,
When the liquid crystal display device is used continuously for a long time, impurity ions in the liquid crystal are collected near the gate electrode having an effective DC potential, which may be one of the causes of display unevenness.
【００２２】さらに、常に表示電位が変化する動画では
なく、文字や固定されたパターンを長時間表示するよう
な特殊映像の場合においては、表示していた映像が切り
替え後にも残ったように見える焼き付き現象の原因とも
なってしまう。Furthermore, in the case of a special image in which characters or fixed patterns are displayed for a long time, instead of a moving image in which the display potential constantly changes, the displayed image appears to remain after switching. It also causes the phenomenon.
【００２３】本発明は、上述したような課題を解決する
ために、トップゲート型低温ポリシリコンＴＦＴを用い
た場合であっても、直流電界漏れを最小限にすることが
でき、表示画質を一定の水準で保持することができるア
クティブマトリクス型液晶表示装置を提供することを目
的とする。According to the present invention, in order to solve the above-mentioned problems, even when a top gate type low-temperature polysilicon TFT is used, the DC electric field leakage can be minimized and the display image quality can be kept constant. It is an object of the present invention to provide an active matrix type liquid crystal display device capable of maintaining the level of the liquid crystal display device.
【００２４】[0024]
【課題を解決するための手段】上記目的を達成するため
に本発明にかかるアクティブマトリクス型液晶表示装置
は、画素電極の下層に平坦化膜を持つトップゲート型低
温ポリシリコンＴＦＴを用いたアクティブマトリクス型
液晶表示装置であって、ボトムゲート型低温ポリシリコ
ンＴＦＴを構成する中間層に位置する当段電極が、当段
画素におけるゲート電極と重畳するような形状を有する
ことを特徴とする。In order to achieve the above object, an active matrix type liquid crystal display device according to the present invention comprises an active matrix type using a top gate type low temperature polysilicon TFT having a flattening film below a pixel electrode. -Type liquid crystal display device, wherein a current-stage electrode located in an intermediate layer constituting a bottom-gate low-temperature polysilicon TFT has a shape that overlaps with a gate electrode in a current-stage pixel.
【００２５】かかる構成により、対向電極に対して、絶
縁膜を介してはいるものの実質的には剥き出し状態とな
っていた当段のゲート電極が、中間層の当段電極によっ
て電気的にシールドされることになることから、斜め方
向への直流電界漏れが緩和されるとともに、最上層にお
ける画素電極及びシールドの対象となるゲート電極の両
方に対して、絶縁膜を介した３次元構造をとることがで
きるようになる。With this configuration, the gate electrode at this stage, which is in an exposed state with respect to the counter electrode through the insulating film, is electrically shielded by the intermediate electrode at this stage. Therefore, DC electric field leakage in the oblique direction is reduced, and a three-dimensional structure with an insulating film interposed between both the pixel electrode in the uppermost layer and the gate electrode to be shielded is adopted. Will be able to
【００２６】また、本発明にかかるアクティブマトリク
ス型液晶表示装置は、当段画素におけるゲート電極と重
畳させる中間層に位置する当段電極が、ドレイン電極で
あることが好ましい。当段のドレイン電極からシールド
電極を引き出すことで、従来の画素レイアウトについて
大幅に変更することなく、比較的容易に当段のゲート電
極を電気的にシールドすることができるからである。Further, in the active matrix type liquid crystal display device according to the present invention, it is preferable that a current-stage electrode located in an intermediate layer overlapping a gate electrode in the current-stage pixel is a drain electrode. By drawing out the shield electrode from the drain electrode at this stage, the gate electrode at this stage can be electrically shielded relatively easily without significantly changing the conventional pixel layout.
【００２７】また、本発明にかかるアクティブマトリク
ス型液晶表示装置は、当段画素におけるゲート電極と重
畳させる中間層に位置する当段電極が、ソース電極であ
ることが好ましい。左右に配したソース電極からシール
ド電極を引き出すことで、従来電気的にシールドするこ
とが困難であった画素電極におけるコーナー部の電界を
完全にシールドすることができるからである。In the active matrix type liquid crystal display device according to the present invention, it is preferable that a current-stage electrode located in an intermediate layer overlapping a gate electrode in the current-stage pixel is a source electrode. By drawing out the shield electrodes from the source electrodes arranged on the left and right, it is possible to completely shield the electric field at the corners of the pixel electrode, which has conventionally been difficult to electrically shield.
【００２８】[0028]
【発明の実施の形態】（実施の形態１）以下、本発明の
実施の形態１にかかるアクティブマトリクス型液晶表示
装置について、図面を参照しながら説明する。図１は本
発明の実施の形態１にかかるアクティブマトリクス型液
晶表示装置における画素の平面レイアウトを示す図であ
る。また、図２は、本実施の形態にかかるアクティブマ
トリクス型液晶表示装置における画素の断面レイアウト
を示す図である。なお、図２は図１におけるＡ−Ｂ間の
断面を示したものであるが、液晶を充填した状態で対向
基板も含めたものとして説明する。Embodiment 1 Hereinafter, an active matrix type liquid crystal display device according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a planar layout of pixels in the active matrix liquid crystal display device according to the first embodiment of the present invention. FIG. 2 is a diagram showing a cross-sectional layout of a pixel in the active matrix liquid crystal display device according to the present embodiment. Although FIG. 2 shows a cross section taken along line AB in FIG. 1, the description will be made on the assumption that the liquid crystal is filled and the counter substrate is included.
【００２９】なお、図１及び図２に示す本実施の形態に
かかるアクティブマトリクス型液晶表示装置は、基本的
には図５及び図６に示した従来のアクティブマトリクス
型液晶表示装置と同じ構成であるので、同一部分には同
一符号を付してその詳細な説明を省略する。The active matrix type liquid crystal display device according to the present embodiment shown in FIGS. 1 and 2 has basically the same configuration as the conventional active matrix type liquid crystal display device shown in FIGS. 5 and 6. Therefore, the same portions are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００３０】図１において、１はゲート電極を、２はソ
ース電極を、３は画素電極を、それぞれ示している。ま
た、４は蓄積容量電極を示しており、ドレイン電極５と
の間で層間絶縁膜を介して容量を形成している。ドレイ
ン電極５は、第１コンタクトホール６にて画素電極３と
接続されている。In FIG. 1, 1 indicates a gate electrode, 2 indicates a source electrode, and 3 indicates a pixel electrode. Reference numeral 4 denotes a storage capacitor electrode, which forms a capacitor with the drain electrode 5 via an interlayer insulating film. The drain electrode 5 is connected to the pixel electrode 3 through a first contact hole 6.
【００３１】一方、７は半導体層を示しており、８ａ及
び８ｂがｉ層からなるチャネル部を、９ａ、９ｂ、９
ｃ、及び９ｄがｎ-層からなるＬＤＤ部を、１０がソー
ス電極２と半導体層５を接続するために層間絶縁膜に開
けた第２コンタクトホールを、それぞれ示している。On the other hand, reference numeral 7 denotes a semiconductor layer, and 8a and 8b denote channel portions made of an i-layer, 9a, 9b, 9
Reference characters c and 9d denote an LDD portion composed of an n − layer, and reference numeral 10 denotes a second contact hole formed in the interlayer insulating film for connecting the source electrode 2 and the semiconductor layer 5.
【００３２】本実施の形態１においては、半導体層７は
Ｌ字型に折れ曲がった形状とし、２つのゲート電極１が
互いに直交する方向で配置されている。すなわち、半導
体層７の形状に合わせて、一方のゲート電極１はゲート
配線に沿って平行に、もう一方のゲート電極１はゲート
配線に対して下側垂直に突き出た形にしている。ドレイ
ン電極５からは、ゲート電極１の全幅をシールドするよ
うに電極が延ばされており、ゲート電極１に突き当たっ
たところで画素の中央から左右方向にソース電極２と短
絡しない最小距離まで接近配置することができるように
なっている。In the first embodiment, the semiconductor layer 7 has an L-shaped bent shape, and the two gate electrodes 1 are arranged in directions orthogonal to each other. That is, in accordance with the shape of the semiconductor layer 7, one gate electrode 1 is formed so as to protrude in parallel with the gate wiring, and the other gate electrode 1 is protruded vertically downward with respect to the gate wiring. An electrode is extended from the drain electrode 5 so as to shield the entire width of the gate electrode 1. When the electrode abuts on the gate electrode 1, it is arranged close to the source electrode 2 in the left-right direction from the center of the pixel to a minimum distance that does not cause a short circuit. You can do it.
【００３３】図２において、１１はＴＦＴガラス基板を
示している。基本構成としては図１とほぼ同様であり、
７は半導体層を、１２はゲート絶縁膜を、１はゲート電
極を、１３はゲート電極１とソース電極２及びドレイン
電極５との間にある層間絶縁膜を、それぞれ示してい
る。In FIG. 2, reference numeral 11 denotes a TFT glass substrate. The basic configuration is almost the same as FIG.
7 denotes a semiconductor layer, 12 denotes a gate insulating film, 1 denotes a gate electrode, and 13 denotes an interlayer insulating film between the gate electrode 1 and the source electrode 2 and the drain electrode 5.
【００３４】また、第２コンタクトホール１０ｂは、ゲ
ート絶縁膜１２と層間絶縁膜１３を貫通し、半導体層の
ドレイン側とドレイン電極５を接続している。１４はパ
ッシベーション膜を示しており、その上には平坦化膜１
５が形成され、表面段差を低減している。The second contact hole 10b penetrates through the gate insulating film 12 and the interlayer insulating film 13, and connects the drain side of the semiconductor layer and the drain electrode 5. Reference numeral 14 denotes a passivation film, on which a planarizing film 1 is formed.
5 are formed, and the surface step is reduced.
【００３５】さらに、第１コンタクトホール６は、パッ
シベイション膜１４と平坦化膜１５を貫通し、画素電極
３ａ及び３ｂをドレイン電極５に接続するためのもので
ある。この時、画素電極３ａは当段画素の画素電極を、
画素電極３ｂは次段画素の画素電極を示している。Further, the first contact hole 6 penetrates through the passivation film 14 and the flattening film 15 to connect the pixel electrodes 3 a and 3 b to the drain electrode 5. At this time, the pixel electrode 3a is the pixel electrode of the current pixel,
The pixel electrode 3b indicates the pixel electrode of the next pixel.
【００３６】一方、１６は対向ガラス基板を示してお
り、１７は透明導電性薄膜を、１８はブラックマトリク
スを、１９ａ、１９ｂ、及び１９ｃはＲＧＢ色層を、２
０ａ及び２０ｂは配向膜を、それぞれ示している。On the other hand, 16 is a counter glass substrate, 17 is a transparent conductive thin film, 18 is a black matrix, 19a, 19b and 19c are RGB color layers, 2
Reference numerals 0a and 20b denote alignment films, respectively.
【００３７】本実施の形態１においては、ドレイン電極
５がそのままゲート電極１の方向に延ばされ、当該画素
におけるゲート電極１の右端の部分まで重畳するような
構成となっている。この時、対向ガラス基板１６側のブ
ラックマトリクス１８は、ゲート電極１及びドレイン電
極５の位置と水平方向において同じ位置となっているこ
とから、画素の開口率が低下するということはない。In the first embodiment, the drain electrode 5 extends in the direction of the gate electrode 1 as it is, and overlaps the right end of the gate electrode 1 in the pixel. At this time, the black matrix 18 on the side of the opposing glass substrate 16 is located at the same position in the horizontal direction as the positions of the gate electrode 1 and the drain electrode 5, so that the aperture ratio of the pixel does not decrease.
【００３８】以上のように本実施の形態１によれば、ゲ
ート電極１について、ドレイン電極５における左右上部
のコーナーを除いて、ほぼ全面的にシールドすることが
できることから、次段の画素電極３ｂとの斜め方向の直
流電界を液晶層へ漏洩することを低減することが可能と
なる。As described above, according to the first embodiment, the gate electrode 1 can be shielded almost entirely except for the upper right and left corners of the drain electrode 5, so that the pixel electrode 3b at the next stage can be shielded. It is possible to reduce the leakage of the DC electric field in the oblique direction to the liquid crystal layer.
【００３９】（実施の形態２）以下、本発明の実施の形
態２にかかるアクティブマトリクス型液晶表示装置につ
いて、図面を参照しながら説明する。図３は、本発明の
実施の形態２にかかるアクティブマトリクス型液晶表示
装置における画素の平面レイアウトを示す図である。ま
た、図４は、本発明の実施の形態２にかかるアクティブ
マトリクス型液晶表示装置における画素の断面レイアウ
トを示す図である。なお図４は図３におけるＡ−Ｂ間の
断面を示したものであるが、液晶を充填した状態で対向
基板も含めたものとして説明する。(Embodiment 2) Hereinafter, an active matrix type liquid crystal display device according to Embodiment 2 of the present invention will be described with reference to the drawings. FIG. 3 is a diagram illustrating a planar layout of pixels in the active matrix liquid crystal display device according to the second embodiment of the present invention. FIG. 4 is a diagram showing a cross-sectional layout of a pixel in the active matrix liquid crystal display device according to the second embodiment of the present invention. Although FIG. 4 shows a cross section taken along the line AB in FIG. 3, the description will be made assuming that the liquid crystal is filled and the counter substrate is included.
【００４０】なお、図３及び図４に示す本実施の形態２
にかかるアクティブマトリクス型液晶表示装置は、基本
的には図５及び図６に示した従来のアクティブマトリク
ス型液晶表示装置、及び図１及び図２に示した本発明の
実施の形態１にかかるアクティブマトリクス型液晶表示
装置と同じ構成であるので、同一部分には同一符号を付
してその詳細な説明を省略する。The second embodiment shown in FIG. 3 and FIG.
The active matrix type liquid crystal display device according to the present invention basically comprises the conventional active matrix type liquid crystal display device shown in FIGS. 5 and 6, and the active matrix type liquid crystal display device according to the first embodiment of the present invention shown in FIGS. Since the configuration is the same as that of the matrix type liquid crystal display device, the same portions are denoted by the same reference numerals and detailed description thereof will be omitted.
【００４１】図３において、１はゲート電極を、２はソ
ース電極を、３は画素電極を、それぞれ示している。４
は蓄積容量電極を示しており、ドレイン電極５との間で
層間絶縁膜を介して容量を形成している。ドレイン電極
５は、第１コンタクトホール６によって画素電極３と接
続されている。In FIG. 3, 1 indicates a gate electrode, 2 indicates a source electrode, and 3 indicates a pixel electrode. 4
Indicates a storage capacitor electrode, and a capacitor is formed between the storage capacitor electrode and the drain electrode 5 via an interlayer insulating film. The drain electrode 5 is connected to the pixel electrode 3 through the first contact hole 6.
【００４２】一方、７は半導体層を、８ａ及び８ｂはｉ
層からなるチャネル部を、９ａ、９ｂ、９ｃ、及び９ｄ
はｎ-層からなるＬＤＤ部を、１０はソース電極２と半
導体層５を接続するために層間絶縁膜に開けた第２コン
タクトホールを、それぞれ示している。On the other hand, 7 is a semiconductor layer, and 8a and 8b are i
The channel portion composed of the layers is denoted by 9a, 9b, 9c, and 9d.
Denotes an LDD portion composed of an n − layer, and 10 denotes a second contact hole formed in an interlayer insulating film for connecting the source electrode 2 and the semiconductor layer 5.
【００４３】本実施の形態２においては、半導体層７は
水平方向に直線的な形状としており、ゲート電極１にお
ける２つの櫛形状部分が互いに平行する方向に配置され
ている。ゲート電極１における２つの櫛形状部分は、ゲ
ート配線に対し上方向垂直に突き出た形としている。両
サイドのソース電極２ａ及び２ｂからは、ソース配線に
垂直にゲート電極１の上端辺をシールドするように電極
が延ばされており、画素中央の部分で互いに短絡しない
最小距離まで接近配置できるようになっている。In the second embodiment, the semiconductor layer 7 has a linear shape in the horizontal direction, and two comb-shaped portions of the gate electrode 1 are arranged in a direction parallel to each other. The two comb-shaped portions of the gate electrode 1 are formed to project vertically upward from the gate wiring. From the source electrodes 2a and 2b on both sides, electrodes are extended so as to shield the upper end side of the gate electrode 1 perpendicularly to the source wiring, so that the electrodes can be arranged close to each other at a minimum distance where they are not short-circuited at the center of the pixel. It has become.
【００４４】図４において、１１はＴＦＴガラス基板を
示している。基本構成は図３とほぼ同様であり、７は半
導体層を、１２はゲート絶縁膜を、１はゲート電極を、
１３はゲート電極１とソース電極２及びドレイン電極５
との間にある層間絶縁膜を、それぞれ示している。In FIG. 4, reference numeral 11 denotes a TFT glass substrate. The basic configuration is almost the same as that of FIG. 3, 7 is a semiconductor layer, 12 is a gate insulating film, 1 is a gate electrode,
Reference numeral 13 denotes a gate electrode 1, a source electrode 2, and a drain electrode 5.
Are shown, respectively.
【００４５】第２コンタクトホール１０は、ゲート絶縁
膜１２と層間絶縁膜１３を貫通し、半導体層のドレイン
側とドレイン電極５を接続している。１４はパッシベイ
ション膜を示しており、その上には平坦化膜１５が形成
され、表面段差を低減している。第１コンタクトホール
６は、パッシベイション膜１４と平坦化膜１５を貫通
し、画素電極３ａ及び３ｂをドレイン電極５に接続する
ためのものである。この時、画素電極３ａは当段画素の
画素電極を、画素電極３ｂは次段画素の画素電極を、そ
れぞれ示している。The second contact hole 10 penetrates through the gate insulating film 12 and the interlayer insulating film 13 and connects the drain side of the semiconductor layer to the drain electrode 5. Reference numeral 14 denotes a passivation film, on which a flattening film 15 is formed to reduce a surface step. The first contact hole 6 penetrates the passivation film 14 and the flattening film 15 and connects the pixel electrodes 3 a and 3 b to the drain electrode 5. At this time, the pixel electrode 3a indicates the pixel electrode of the current pixel, and the pixel electrode 3b indicates the pixel electrode of the next pixel.
【００４６】一方、１６は対向ガラス基板を示してお
り、１７透明導電性薄膜を、１８はブラックマトリクス
を、１９ａ、１９ｂ、１９ｃはＲＧＢ色層を、２０ａ及
び２０ｂは配向膜を、それぞれ示している。On the other hand, 16 indicates an opposite glass substrate, 17 indicates a transparent conductive thin film, 18 indicates a black matrix, 19a, 19b and 19c indicate RGB color layers, and 20a and 20b indicate alignment films, respectively. I have.
【００４７】本実施の形態２においては、ドレイン電極
５は従来のままであり、図３に示すように、ソース電極
１からシールド電極として両サイドのソース電極２ａ及
び２ｂを延ばしている点に特徴を有する。図４に示す断
面図では、ちょうどゲート電極１の左端を跨ぐように半
幅分程度重畳してシールドするようにソース電極２ｂが
延ばされていることがわかる。The second embodiment is characterized in that the drain electrode 5 is the same as the conventional one, and the source electrodes 2a and 2b on both sides are extended as shield electrodes from the source electrode 1 as shown in FIG. Having. In the cross-sectional view shown in FIG. 4, it can be seen that the source electrode 2 b extends so as to overlap and shield by about a half width just over the left end of the gate electrode 1.
【００４８】このような構成とすることによって、ソー
ス電極２ａ及び２ｂでゲート電極１について、中央部を
除いて、ほぼ全面的にシールドすることができることか
ら、配向制御が不十分になりやすい画素のコーナー部を
重点に、直流電界を液晶層へ漏洩することを低減するこ
とが可能となる。With such a configuration, the gate electrodes 1 can be shielded almost entirely except for the central portion by the source electrodes 2a and 2b, so that the control of the pixels in which the alignment control is likely to be insufficient is achieved. Leakage of the DC electric field into the liquid crystal layer can be reduced by focusing on the corners.
【００４９】[0049]
【発明の効果】以上のように本発明にかかるアクティブ
マトリクス型液晶表示装置によれば、次段画素電極と当
段ゲート電極間の斜め方向の直流電界を層間縦方向の電
界のみに限定するべく、中間層の当段電極で当段ゲート
電極をシールドする構成とするため、斜め方向の直流電
界緩和によるリバースチルトディスクリネーションの防
止と表示画面のムラ、焼き付き不良解消の両方を同時に
達成することが可能となる。As described above, according to the active matrix type liquid crystal display device of the present invention, the DC electric field in the oblique direction between the next-stage pixel electrode and the gate electrode in this stage is limited to only the electric field in the vertical direction between layers. In order to prevent the reverse tilt disclination by relaxing the DC electric field in the oblique direction and to eliminate the unevenness of the display screen and the burn-in defect simultaneously, the configuration is such that the current-stage gate electrode is shielded by the current-stage electrode of the intermediate layer. Becomes possible.
【００５０】また、本発明にかかるアクティブマトリク
ス型液晶表示装置によれば、シールド用の電極として、
近接してすでに存在している当段のドレイン電極を流用
することで、歩留まり率の低下等の副作用を最小限に
し、所望の電界緩和を達成することが可能となる。Further, according to the active matrix type liquid crystal display device of the present invention, as the shield electrode,
By diverting the drain electrode of the present stage that is already present in the vicinity, it is possible to minimize side effects such as a decrease in the yield rate and to achieve a desired electric field relaxation.
【００５１】さらに、本発明にかかるアクティブマトリ
クス型液晶表示装置によれば、シールド用の電極とし
て、画素電極に対して左右両側に存在するソース電極両
方を流用することが可能となり、配向性等の観点から最
も液晶制御の困難な画素コーナー部分をシールドするこ
とができ、より大きな効果が期待できる。Further, according to the active matrix type liquid crystal display device of the present invention, it is possible to divert both the source electrodes existing on the left and right sides with respect to the pixel electrode as the shield electrode, and to improve the orientation and the like. From the viewpoint, it is possible to shield a pixel corner portion where liquid crystal control is most difficult, and a greater effect can be expected.
【図１】 本発明の実施の形態１にかかるアクティブマ
トリクス型液晶表示装置における画素の平面図FIG. 1 is a plan view of a pixel in an active matrix liquid crystal display device according to a first embodiment of the present invention.
【図２】 本発明の実施の形態１にかかるアクティブマ
トリクス型液晶表示装置における画素の断面図FIG. 2 is a sectional view of a pixel in the active matrix liquid crystal display device according to the first embodiment of the present invention;
【図３】 本発明の実施の形態１にかかるアクティブマ
トリクス型液晶表示装置における画素の平面図FIG. 3 is a plan view of a pixel in the active matrix liquid crystal display device according to the first embodiment of the present invention;
【図４】 本発明の実施の形態１にかかるアクティブマ
トリクス型液晶表示装置における画素の断面図FIG. 4 is a sectional view of a pixel in the active matrix liquid crystal display device according to the first embodiment of the present invention;
【図５】 従来のアクティブマトリクス型液晶表示装置
における画素の平面図FIG. 5 is a plan view of a pixel in a conventional active matrix liquid crystal display device.
【図６】 従来のアクティブマトリクス型液晶表示装置
における画素の断面図FIG. 6 is a sectional view of a pixel in a conventional active matrix type liquid crystal display device.
１ ゲート電極 ２ａ、２ｂ ソース電極 ３ 画素電極 ４ 蓄積容量電極 ５ ドレイン電極 ６ 第１コンタクトホール ７ 半導体層 ８ａ、８ｂ チャネル ９ａ、９ｂ、９ｃ、９ｄ ＬＤＤ領域 １０ 第２コンタクトホール １１ ＴＦＴガラス基板 １２ ゲート絶縁膜 １３ 層間絶縁膜 １４ パッシベーション膜 １５ 平坦化膜 １６ 対向ガラス基板 １７ 対向電極 １８ ブラックマトリクス １９、１９ａ、１９ｂ、１９ｃ ＲＧＢ色層 ２０ａ、２０ｂ 配向膜 DESCRIPTION OF SYMBOLS 1 Gate electrode 2a, 2b Source electrode 3 Pixel electrode 4 Storage capacitor electrode 5 Drain electrode 6 First contact hole 7 Semiconductor layer 8a, 8b Channel 9a, 9b, 9c, 9d LDD region 10 Second contact hole 11 TFT glass substrate 12 Gate Insulating film 13 Interlayer insulating film 14 Passivation film 15 Flattening film 16 Counter glass substrate 17 Counter electrode 18 Black matrix 19, 19a, 19b, 19c RGB color layer 20a, 20b Alignment film
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA13 GA29 JA25 JA26 JA37 JA41 JA46 JB57 JB67 KA04 KB24 KB25 NA01 NA26 PA01 PA09 5C094 AA25 BA03 BA43 CA19 DA15 EA04 EA07 5F110 AA06 AA30 BB01 CC01 DD02 EE28 GG02 GG13 GG23 GG35 HL14 HM15 HM19 NN73 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 GA13 GA29 JA25 JA26 JA37 JA41 JA46 JB57 JB67 KA04 KB24 KB25 NA01 NA26 PA01 PA09 5C094 AA25 BA03 BA43 CA19 DA15 EA04 EA07 5F110 AA06 AA30 BB01 CC01 DD02 EE28 GG23GG13GG13GG13GG13GG13GG HM19 NN73
Claims (3)
ゲート型低温ポリシリコンＴＦＴを用いたアクティブマ
トリクス型液晶表示装置であって、 前記ボトムゲート型低温ポリシリコンＴＦＴを構成する
中間層に位置する当段電極が、当段画素におけるゲート
電極と重畳するような形状を有することを特徴とするア
クティブマトリクス型液晶表示装置。1. An active matrix liquid crystal display device using a top-gate low-temperature polysilicon TFT having a planarization film below a pixel electrode, wherein the active-gate liquid crystal display device is located in an intermediate layer constituting the bottom-gate low-temperature polysilicon TFT. An active matrix type liquid crystal display device, wherein the current electrode has a shape that overlaps with the gate electrode of the current pixel.
させる中間層に位置する前記当段電極が、ドレイン電極
である請求項１記載のアクティブマトリクス型液晶表示
装置。2. The active matrix type liquid crystal display device according to claim 1, wherein the current-stage electrode located in an intermediate layer overlapping a gate electrode in the current-stage pixel is a drain electrode.
させる中間層に位置する前記当段電極が、ソース電極で
ある請求項１記載のアクティブマトリクス型液晶表示装
置。3. The active matrix type liquid crystal display device according to claim 1, wherein the current-stage electrode located in an intermediate layer overlapping a gate electrode in the current-stage pixel is a source electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001152932A JP2002350894A (en) | 2001-05-22 | 2001-05-22 | Active matrix type liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001152932A JP2002350894A (en) | 2001-05-22 | 2001-05-22 | Active matrix type liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002350894A true JP2002350894A (en) | 2002-12-04 |
Family
ID=18997534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001152932A Pending JP2002350894A (en) | 2001-05-22 | 2001-05-22 | Active matrix type liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002350894A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013088554A (en) * | 2011-10-17 | 2013-05-13 | Japan Display Central Co Ltd | Liquid crystal display device |
-
2001
- 2001-05-22 JP JP2001152932A patent/JP2002350894A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013088554A (en) * | 2011-10-17 | 2013-05-13 | Japan Display Central Co Ltd | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107255895B (en) | Array substrate, liquid crystal display device and driving method | |
| JP2859093B2 (en) | Liquid crystal display | |
| USRE45188E1 (en) | Electric field driving device and electronic apparatus | |
| JP3231638B2 (en) | Liquid crystal display device and driving method thereof | |
| US7460203B2 (en) | Liquid crystal display device | |
| US20090009671A1 (en) | Electric field driving device, liquid crystal device and electronic apparatus | |
| US20010048500A1 (en) | Fringe field switching mode liquid crystal display | |
| US20070182872A1 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| US7224414B2 (en) | Active matrix liquid crystal display device | |
| JP2003186038A (en) | Thin film transistor substrate for liquid crystal display device | |
| US20110019142A1 (en) | Display device and electronic apparatus | |
| TWI432854B (en) | Liquid crystal display device and manufacturing method thereof | |
| KR101689462B1 (en) | Display device | |
| JP3877798B2 (en) | Liquid crystal display | |
| JP3542023B2 (en) | Liquid crystal display | |
| JP4213356B2 (en) | Liquid crystal display | |
| US20150055043A1 (en) | Liquid crystal display device | |
| US7542122B2 (en) | IPS mode liquid crystal display device and manufacturing method thereof | |
| JPH0973064A (en) | Liquid crystal display device | |
| JP2001166321A (en) | Liquid crystal display device | |
| JP2002350894A (en) | Active matrix type liquid crystal display device | |
| US20030103183A1 (en) | Liquid crystal display | |
| US20050146663A1 (en) | Vertically aligned mode liquid crystal display | |
| JP2006154120A (en) | Electrooptical device, and electronic appliance | |
| KR20170039801A (en) | Display substrate and Liquid crystal display apparatus including the same |