JP2002342267A - Timing control method - Google Patents

Timing control method

Info

Publication number
JP2002342267A
JP2002342267A JP2001146525A JP2001146525A JP2002342267A JP 2002342267 A JP2002342267 A JP 2002342267A JP 2001146525 A JP2001146525 A JP 2001146525A JP 2001146525 A JP2001146525 A JP 2001146525A JP 2002342267 A JP2002342267 A JP 2002342267A
Authority
JP
Japan
Prior art keywords
access
microcomputer
slave device
bus
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001146525A
Other languages
Japanese (ja)
Inventor
Yutaka Asai
豊 浅井
Masahiro Fukuda
正宏 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001146525A priority Critical patent/JP2002342267A/en
Publication of JP2002342267A publication Critical patent/JP2002342267A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Information Transfer Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a device, constituted of a microcomputer and a slave device connected to the bus of the microcomputer capable of flexibly facilitating countermeasures, even for feature expansion of a device due to the extension of the slave device, by variably controlling the access time of the slave device. SOLUTION: This device is provided with a microcomputer 101 and a salve device 102 or 103, connected to the bus of the microcomputer is provided with the microcomputer for ending the bus access according to an access response signal, in response to an external access and the slave device connected to the bus of the microcomputer which is not provided with any access response signal, in response to access from the microcomputer and a timer 105 arranged between the computer and the salve device to be stated with an access start signal from the microcomputer as a trigger. When a timer value, which counts up at the rising of a clock signal form the microcomputer 101, is compared with the set information of an external terminal A106 by a comparator 106, and when those values are made coincident, the bus access ending timing is decided, and an access response signal DTACK to the microcomputer is outputted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、マイコンと該マイ
コンのバスに接続されたスレーブデバイスとで構成され
た装置において、マイコンからスレーブデバイスへのア
クセスタイム及びサイクルタイム（リカバリタイム）を
可変制御するタイミング制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus comprising a microcomputer and a slave device connected to a bus of the microcomputer, which variably controls an access time and a cycle time (recovery time) from the microcomputer to the slave device. The present invention relates to a timing control method.

【０００２】[0002]

【従来の技術】近年、移動体通信端末に代表される装置
においては、益々高付加価値な機能が求められており、
ＳＤメモリカードや画像等を制御するスレーブデバイス
をマイコンのバスに接続した機器構成となっている。こ
れらのスレーブデバイスは、各々アクセスタイム、サイ
クルタイム（リカバリタイム）が異なるが、マイコンと
スレーブデバイスとの間のアクセスタイムやサイクルタ
イム（リカバリタイム）は固定されている。また、各ス
レーブデバイスのアドレス空間も固定されている。2. Description of the Related Art In recent years, devices represented by mobile communication terminals have been required to have increasingly higher added value functions.
The device configuration is such that a slave device for controlling an SD memory card and an image is connected to a bus of a microcomputer. These slave devices have different access times and cycle times (recovery times), but the access time and cycle time (recovery time) between the microcomputer and the slave devices are fixed. The address space of each slave device is also fixed.

【０００３】以下に、従来のマイコンとスレーブデバイ
スのアクセスタイム、サイクルタイム（リカバリタイ
ム）及びアドレス空間の制御方法について図面を用いて
説明する。図１５はマイコンとＳＤメモリカード制御デ
バイス及び画像制御デバイスを使用した装置の構成図で
ある。図１５において、１０１はマイコン、１０２はＳ
Ｄメモリカード制御デバイスであるＳＤ＿ＬＳＩ、１０
３は画像制御デバイスである画像ＬＳＩ、１０４はマイ
コンとこれらのスレーブデバイスの間に配置されたアク
セスタイム、サイクルタイム（リカバリタイム）及びア
ドレス空間を制御する制御回路である。Hereinafter, a conventional method for controlling the access time, cycle time (recovery time) and address space of a microcomputer and a slave device will be described with reference to the drawings. FIG. 15 is a configuration diagram of an apparatus using a microcomputer, an SD memory card control device, and an image control device. In FIG. 15, 101 is a microcomputer, 102 is S
SD memory card control device SD_LSI, 10
Reference numeral 3 denotes an image LSI which is an image control device; and 104, a control circuit which controls an access time, a cycle time (recovery time) and an address space arranged between the microcomputer and these slave devices.

【０００４】図１６はマイコン１０１からＳＤ＿ＬＳＩ
１０２及び画像ＬＳＩ１０３に対してアクセスをしたと
きのタイミングチャートである。図１６を用いて制御回
路１０４の動作を説明する。マイコン１０１が出力する
チップセレクト信号ＣＳ１が期間Ｔ１で有効になると、
制御回路１０４においてマイコン１０１の上位アドレス
のデコード結果に従い、ＳＤ＿ＬＳＩ１０２に対するチ
ップセレクト信号ＣＳ１０が期間Ｔ２で有効になりＳＤ
＿ＬＳＩ１０２のサイクルタイム（リカバリタイム）が
確保される。その後、制御回路１０４よりマイコン１０
１に対するバス応答信号ＤＴＡＣＫが期間Ｔ３で出力さ
れ、ＳＤ＿ＬＳＩ１０２に対するアクセスタイミングが
確保される。[0004] FIG.
6 is a timing chart when accessing the image LSI 102 and the image LSI 103. The operation of the control circuit 104 will be described with reference to FIG. When the chip select signal CS1 output from the microcomputer 101 becomes valid in the period T1,
In accordance with the decoding result of the upper address of the microcomputer 101 in the control circuit 104, the chip select signal CS10 for the SD_LSI 102 becomes valid in the period T2,
The cycle time (recovery time) of the _LSI 102 is secured. After that, the control circuit 104
1, the bus response signal DTACK for 1 is output in the period T3, and the access timing to the SD_LSI 102 is secured.

【０００５】同様にマイコン１０１が出力するチップセ
レクト信号ＣＳ１が期間Ｔ１で有効になると、制御回路
１０４においてマイコン１０１の上位アドレスのデコー
ド結果に従い、画像ＬＳＩ１０３に対するチップセレク
ト信号ＣＳ１１が期間Ｔ３で有効になり画像ＬＳＩ１０
３のサイクルタイム（リカバリタイム）が確保される。
その後、制御回路１０４よりマイコン１０１に対するバ
ス応答信号ＤＴＡＣＫが期間Ｔ５で出力され、画像ＬＳ
Ｉ１０３に対するアクセスタイミングが確保される。Similarly, when the chip select signal CS1 output from the microcomputer 101 becomes valid during the period T1, the chip select signal CS11 for the image LSI 103 becomes valid during the period T3 in the control circuit 104 according to the decoding result of the upper address of the microcomputer 101. Image LSI10
A cycle time (recovery time) of 3 is secured.
Thereafter, the bus response signal DTACK to the microcomputer 101 is output from the control circuit 104 in the period T5, and the image LS
Access timing for I103 is secured.

【０００６】以上のように、マイコン１０１からＳＤ＿
ＬＳＩ１０２及び画像ＬＳＩ１０３に対してアクセスす
る制御回路１０４において、アクセスタイム、サイクル
タイム（リカバリタイム）及びアドレスデコードがハー
ドウェアにより固定的に制御される。[0006] As described above, the microcomputer 101 outputs SD_
In the control circuit 104 that accesses the LSI 102 and the image LSI 103, the access time, the cycle time (recovery time), and the address decoding are fixedly controlled by hardware.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、マイコ
ンとスレーブデバイスであるＳＤ＿ＬＳＩ、画像ＬＳＩ
等で構成された装置では、各々のスレーブデバイスに対
するアクセスタイム、サイクルタイム（リカバリタイ
ム）及びアドレスデコードが固定されているため、機能
拡張されたスレーブデバイスに対するアクセスタイム、
サイクルタイム（リカバリタイム）の仕様が変わったと
きに柔軟な対応が難しくなる。また、各スレーブデバイ
スのアドレス空間が拡張されたときにおいても柔軟な対
応が難しくなる。However, a microcomputer and a slave device SD_LSI, an image LSI
The access time, the cycle time (recovery time) and the address decode for each slave device are fixed in the device configured as described above.
When the specification of the cycle time (recovery time) changes, it becomes difficult to respond flexibly. Also, when the address space of each slave device is expanded, it is difficult to flexibly cope with it.

【０００８】本発明は上記従来技術の問題を解決するも
ので、マイコンとマイコンのバスに接続されたスレーブ
デバイスとで構成された装置において、スレーブデバイ
スのアクセスタイムを可変制御することで、スレーブデ
バイスの増設による装置の機能拡張にも柔軟な対応が可
能なタイミング制御方法を提供することを目的とする。The present invention solves the above-mentioned problem of the prior art. In an apparatus composed of a microcomputer and a slave device connected to a bus of the microcomputer, the access time of the slave device is variably controlled so that the slave device is controlled. It is an object of the present invention to provide a timing control method capable of flexibly coping with a function expansion of a device by adding a device.

【０００９】本発明は、さらに、マイコンとマイコンの
バスに接続されたスレーブデバイスとで構成された装置
において、スレーブデバイスのサイクルタイム（リカバ
リタイム）を可変制御することで、スレーブデバイスの
増設による装置の機能拡張にも柔軟な対応が可能なタイ
ミング制御方法を提供することを目的とする。The present invention further provides an apparatus comprising a microcomputer and a slave device connected to a bus of the microcomputer, wherein the cycle time (recovery time) of the slave device is variably controlled to increase the number of slave devices. It is an object of the present invention to provide a timing control method capable of flexibly coping with the function expansion of the above.

【００１０】本発明は、また、マイコンとマイコンのバ
スに接続されたスレーブデバイスとで構成された装置に
おいて、スレーブデバイスのアドレス空間を可変制御す
ることで、スレーブデバイスの増設による装置の機能拡
張にも柔軟な対応が可能なタイミング制御方法を提供す
ることを目的とする。The present invention is also directed to a device comprising a microcomputer and a slave device connected to a bus of the microcomputer, which variably controls an address space of the slave device, thereby expanding the function of the device by adding a slave device. Another object of the present invention is to provide a timing control method capable of flexibly responding.

【００１１】[0011]

【課題を解決するための手段】上記課題を解決するため
に、請求項１に係る発明は、外部アクセスに対するアク
セス応答信号によりバスアクセスを終了するマイコン
（マイコン１０１）から、該マイコンのバスに接続さ
れ、該マイコンからのアクセス開始信号に対してアクセ
ス応答信号を出力しないスレーブデバイス（ＳＤ＿ＬＳ
Ｉ１０２、画像ＬＳＩ１０３）に対するアクセスタイム
を制御するタイミング制御方法において、前記バスアク
セスの終了タイミングを示す値（設定値”５”）を外部
端子（外部端子１０６）に予め設定し、前記アクセス開
始信号をトリガとして前記値までカウントしたのち、前
記マイコンに対するアクセス応答信号（バス応答信号Ｄ
ＴＡＣＫ）を出力する、ことを特徴とする。請求項１に
係る発明によれば、マイコンに対するアクセス応答信号
を外部端子に設定された値に基づいて自在に可変して、
スレーブデバイスに対するアクセスタイムを制御するこ
とができる。According to a first aspect of the present invention, there is provided an apparatus for connecting a microcomputer (microcomputer 101) which terminates bus access by an access response signal to an external access to a bus of the microcomputer. Slave device (SD_LS) that does not output an access response signal in response to an access start signal from the microcomputer.
I102, an image LSI 103), a timing control method for controlling an access time to the bus access end timing (set value “5”) is set in an external terminal (external terminal 106) in advance, and the access start signal is set in the external terminal (external terminal 106). After counting up to the value as a trigger, an access response signal to the microcomputer (a bus response signal D
TACK) is output. According to the first aspect of the present invention, the access response signal to the microcomputer is freely varied based on the value set in the external terminal,
The access time to the slave device can be controlled.

【００１２】請求項２に係る発明は、外部アクセスに対
するアクセス応答信号によりバスアクセスを終了するマ
イコン（マイコン１０１）から、該マイコンのバスに接
続され、該マイコンからのアクセス開始信号に対してア
クセス応答信号を出力しないスレーブデバイス（ＳＤ＿
ＬＳＩ１０２、画像ＬＳＩ１０３）に対するアクセスタ
イムを制御するタイミング制御方法において、前記バス
アクセスの終了タイミングを示す値（設定値”５”）を
前記マイコンからプログラマブルレジスタ（プログラマ
ブルレジスタＡ１０８）に予め設定し、前記アクセス開
始信号をトリガとして前記値までカウントしたのち、前
記マイコンに対するアクセス応答信号（バス応答信号Ｄ
ＴＡＣＫ）を出力する、ことを特徴とする。請求項２に
係る発明によれば、マイコンに対するアクセス応答信号
をマイコン制御可能なプログラマブルレジスタに設定さ
れた値に基づいて自在に可変して、スレーブデバイスに
対するアクセスタイムを制御することができる。According to a second aspect of the present invention, a microcomputer (microcomputer 101) that terminates bus access by an access response signal to an external access is connected to a bus of the microcomputer and responds to an access start signal from the microcomputer by an access response signal. Slave device that does not output signals (SD_
In the timing control method for controlling the access time to the LSI 102 and the image LSI 103, a value (set value “5”) indicating the end timing of the bus access is set in advance in the programmable register (programmable register A108) from the microcomputer. After counting up to the above value using the start signal as a trigger, an access response signal (bus response signal D) to the microcomputer is given.
TACK) is output. According to the second aspect of the present invention, the access time to the slave device can be controlled by freely changing the access response signal to the microcomputer based on the value set in the programmable register which can be controlled by the microcomputer.

【００１３】請求項３に係る発明は、外部アクセスに対
するアクセス応答信号によりバスアクセスを終了するマ
イコン（マイコン１０１）から、該マイコンのバスに接
続され、該マイコンからのアクセス開始信号に対してア
クセス応答信号を出力しないスレーブデバイス（ＳＤ＿
ＬＳＩ１０２、画像ＬＳＩ１０３）に対するサイクルタ
イムを制御するタイミング制御方法において、前記スレ
ーブデバイスへのアクセス開始タイミングを示す値（設
定値”２”）を外部端子（外部端子２０６）に予め設定
し、前記アクセス開始信号をトリガとして前記値までカ
ウントしたのち、前記スレーブデバイスに対するアクセ
ス開始信号（チップセレクト信号ＣＳ１０）を出力す
る、ことを特徴とする。請求項３に係る発明によれば、
スレーブデバイスに対するアクセス開始信号を外部端子
に設定された値に基づいて自在に可変して、スレーブデ
バイスに対するサイクルタイムを制御することができ
る。According to a third aspect of the present invention, a microcomputer (microcomputer 101) that terminates bus access by an access response signal to an external access is connected to a bus of the microcomputer and responds to an access start signal from the microcomputer. Slave device that does not output signals (SD_
In the timing control method for controlling the cycle time for the LSI 102 and the image LSI 103), a value (set value “2”) indicating the start timing of access to the slave device is set in an external terminal (external terminal 206) in advance and the access start is started. After counting up to the value with a signal as a trigger, an access start signal (chip select signal CS10) for the slave device is output. According to the invention according to claim 3,
The cycle time for the slave device can be controlled by freely changing the access start signal for the slave device based on the value set in the external terminal.

【００１４】請求項４に係る発明は、外部アクセスに対
するアクセス応答信号によりバスアクセスを終了するマ
イコン（マイコン１０１）から、該マイコンのバスに接
続され、該マイコンからのアクセス開始信号に対してア
クセス応答信号を出力しないスレーブデバイス（ＳＤ＿
ＬＳＩ１０２、画像ＬＳＩ１０３）に対するサイクルタ
イムを制御するタイミング制御方法において、前記スレ
ーブデバイスへのアクセス開始タイミングを示す値（設
定値”２”）を前記マイコンからプログラマブルレジス
タ（プログラマブルレジスタＢ２０８）に予め設定し、
前記アクセス開始信号をトリガとして前記値までカウン
トしたのち、前記スレーブデバイスに対するアクセス開
始信号（チップセレクト信号ＣＳ１０）を出力する、こ
とを特徴とする。請求項４に係る発明によれば、スレー
ブデバイスに対するアクセス開始信号をマイコン制御可
能なプログラマブルレジスタに設定された値に基づいて
自在に可変して、スレーブデバイスに対するサイクルタ
イムを制御することができる。According to a fourth aspect of the present invention, a microcomputer (microcomputer 101) that terminates bus access by an access response signal to an external access is connected to a bus of the microcomputer and responds to an access start signal from the microcomputer by an access response signal. Slave device that does not output signals (SD_
In the timing control method for controlling the cycle time for the LSI 102 and the image LSI 103), a value (set value “2”) indicating the access start timing to the slave device is set in advance in the programmable register (programmable register B208) from the microcomputer.
After counting up to the value with the access start signal as a trigger, an access start signal (chip select signal CS10) for the slave device is output. According to the invention according to claim 4, the cycle time for the slave device can be controlled by freely changing the access start signal for the slave device based on the value set in the programmable register that can be controlled by the microcomputer.

【００１５】請求項５に係る発明は、外部アクセスに対
するアクセス応答信号によりバスアクセスを終了するマ
イコン（マイコン１０１）から、該マイコンのバスに接
続され、該マイコンからのアクセス開始信号に対してア
クセス応答信号を出力しないスレーブデバイス（ＳＤ＿
ＬＳＩ１０２、画像ＬＳＩ１０３）に対するアクセスタ
イム及びサイクルタイムを制御するタイミング制御方法
において、前記バスアクセスの終了タイミングを示す第
１の値（設定値”５”）を外部端子（外部端子１０６）
に予め設定し、前記アクセス開始信号をトリガとして前
記第１の値までカウントしたのち、前記マイコンに対す
るアクセス応答信号（バス応答信号ＤＴＡＣＫ）を出力
するとともに、前記スレーブデバイスへのアクセス開始
タイミングを示す第２の値（設定値”２”）を外部端子
（外部端子２０６）に予め設定し、前記アクセス開始信
号をトリガとして前記第２の値までカウントしたのち、
前記スレーブデバイスに対するアクセス開始信号（チッ
プセレクト信号ＣＳ１０）を出力する、ことを特徴とす
る。請求項５に係る発明によれば、マイコンに対するア
クセス応答信号を外部端子に設定された値に基づいて自
在に可変して、スレーブデバイスに対するアクセスタイ
ムを制御するとともに、スレーブデバイスに対するアク
セス開始信号を外部端子に設定された値に基づいて自在
に可変して、スレーブデバイスに対するサイクルタイム
を制御することができる。According to a fifth aspect of the present invention, a microcomputer (microcomputer 101) that terminates bus access by an access response signal to an external access is connected to a bus of the microcomputer and responds to an access start signal from the microcomputer by an access response signal. Slave device that does not output signals (SD_
In the timing control method for controlling the access time and the cycle time for the LSI 102 and the image LSI 103), a first value (set value “5”) indicating the end timing of the bus access is set to an external terminal (external terminal 106).
After counting up to the first value using the access start signal as a trigger, an access response signal (bus response signal DTACK) to the microcomputer is output, and a second timing indicating the access start timing to the slave device is output. After setting a value of 2 (set value “2”) to an external terminal (external terminal 206) in advance and counting to the second value using the access start signal as a trigger,
Outputting an access start signal (chip select signal CS10) to the slave device. According to the invention according to claim 5, the access response signal to the microcomputer is freely varied based on the value set in the external terminal to control the access time to the slave device, and to change the access start signal to the slave device to the external device. The cycle time for the slave device can be controlled by freely changing the value based on the value set in the terminal.

【００１６】請求項６に係る発明は、外部アクセスに対
するアクセス応答信号によりバスアクセスを終了するマ
イコン（マイコン１０１）から、該マイコンのバスに接
続され、該マイコンからのアクセス開始信号に対してア
クセス応答信号を出力しないスレーブデバイス（ＳＤ＿
ＬＳＩ１０２、画像ＬＳＩ１０３）に対するアクセスタ
イム及びサイクルタイムを制御するタイミング制御方法
において、前記バスアクセスの終了タイミングを示す第
１の値（設定値”５”）を外部端子（外部端子１０６）
に予め設定し、前記アクセス開始信号をトリガとして前
記第１の値までカウントしたのち、前記マイコンに対す
るアクセス応答信号（バス応答信号ＤＴＡＣＫ）を出力
するとともに、前記スレーブデバイスへのアクセス開始
タイミングを示す第２の値（設定値”２”）を前記マイ
コンからプログラマブルレジスタ（プログラマブルレジ
スタＢ２０８）に予め設定し、前記アクセス開始信号を
トリガとして前記第２の値までカウントしたのち、前記
スレーブデバイスに対するアクセス開始信号（チップセ
レクト信号ＣＳ１０）を出力する、ことを特徴とする。
請求項６に係る発明によれば、マイコンに対するアクセ
ス応答信号を外部端子に設定された値に基づいて自在に
可変して、スレーブデバイスに対するアクセスタイムを
制御するとともに、スレーブデバイスに対するアクセス
開始信号をマイコン制御可能なプログラマブルレジスタ
に設定された値に基づいて自在に可変して、スレーブデ
バイスに対するサイクルタイムを制御することができ
る。According to a sixth aspect of the present invention, a microcomputer (microcomputer 101) that terminates bus access by an access response signal to external access is connected to a bus of the microcomputer and responds to an access start signal from the microcomputer by an access response signal. Slave device that does not output signals (SD_
In the timing control method for controlling the access time and the cycle time for the LSI 102 and the image LSI 103), a first value (set value “5”) indicating the end timing of the bus access is set to an external terminal (external terminal 106).
After counting up to the first value using the access start signal as a trigger, an access response signal (bus response signal DTACK) to the microcomputer is output, and a second timing indicating the access start timing to the slave device is output. 2 is set in advance in the programmable register (programmable register B208) from the microcomputer, the access start signal is used as a trigger to count to the second value, and then the access start signal to the slave device is set. (Chip select signal CS10).
According to the invention according to claim 6, the access response signal to the microcomputer is variably changed based on the value set in the external terminal to control the access time to the slave device and to change the access start signal to the slave device to the microcomputer. The cycle time for the slave device can be controlled by freely changing the value based on the value set in the controllable programmable register.

【００１７】請求項７に係る発明は、外部アクセスに対
するアクセス応答信号によりバスアクセスを終了するマ
イコン（マイコン１０１）から、該マイコンのバスに接
続され、該マイコンからのアクセス開始信号に対してア
クセス応答信号を出力しないスレーブデバイス（ＳＤ＿
ＬＳＩ１０２、画像ＬＳＩ１０３）に対するアクセスタ
イム及びサイクルタイムを制御するタイミング制御方法
において、前記バスアクセスの終了タイミングを示す第
１の値（設定値”５”）を前記マイコンからプログラマ
ブルレジスタ（プログラマブルレジスタＡ１０８）に予
め設定し、前記アクセス開始信号をトリガとして前記第
１の値までカウントしたのち、前記マイコンに対するア
クセス応答信号（バス応答信号ＤＴＡＣＫ）を出力する
とともに、前記スレーブデバイスへのアクセス開始タイ
ミングを示す第２の値（設定値”２”）を外部端子（外
部端子２０６）に予め設定し、前記アクセス開始信号を
トリガとして前記第２の値までカウントしたのち、前記
スレーブデバイスに対するアクセス開始信号（チップセ
レクト信号ＣＳ１０）を出力する、ことを特徴とする。
請求項７に係る発明によれば、マイコンに対するアクセ
ス応答信号をマイコン制御可能なプログラマブルレジス
タに設定された値に基づいて自在に可変して、スレーブ
デバイスに対するアクセスタイムを制御するとともに、
スレーブデバイスに対するアクセス開始信号を外部端子
に設定された値に基づいて自在に可変して、スレーブデ
バイスに対するサイクルタイムを制御することができ
る。According to a seventh aspect of the present invention, a microcomputer (microcomputer 101) that terminates bus access by an access response signal to external access is connected to a bus of the microcomputer and responds to an access start signal from the microcomputer. Slave device that does not output signals (SD_
In the timing control method for controlling the access time and the cycle time for the LSI 102 and the image LSI 103), a first value (set value “5”) indicating the end timing of the bus access is transferred from the microcomputer to a programmable register (programmable register A108). After presetting and counting up to the first value by using the access start signal as a trigger, an access response signal (bus response signal DTACK) to the microcomputer is output, and a second signal indicating an access start timing to the slave device is output. (Set value “2”) is set in advance to an external terminal (external terminal 206), the access start signal is used as a trigger to count up to the second value, and then an access start signal to the slave device (chip select signal) CS1 ) To the, characterized in that.
According to the invention according to claim 7, the access time to the slave device is controlled by freely changing the access response signal to the microcomputer based on the value set in the programmable register controllable by the microcomputer.
The cycle time for the slave device can be controlled by freely changing the access start signal for the slave device based on the value set in the external terminal.

【００１８】請求項８に係る発明は、外部アクセスに対
するアクセス応答信号によりバスアクセスを終了するマ
イコン（マイコン１０１）から、該マイコンのバスに接
続され、該マイコンからのアクセス開始信号に対してア
クセス応答信号を出力しないスレーブデバイス（ＳＤ＿
ＬＳＩ１０２、画像ＬＳＩ１０３）に対するアクセスタ
イム及びサイクルタイムを制御するタイミング制御方法
において、前記バスアクセスの終了タイミングを示す第
１の値（設定値”５”）を前記マイコンからプログラマ
ブルレジスタ（プログラマブルレジスタＡ１０８）に予
め設定し、前記アクセス開始信号をトリガとして前記第
１の値までカウントしたのち、前記マイコンに対するア
クセス応答信号（バス応答信号ＤＴＡＣＫ）を出力する
とともに、前記スレーブデバイスへのアクセス開始タイ
ミングを示す第２の値（設定値”２”）を前記マイコン
からプログラマブルレジスタ（プログラマブルレジスタ
Ｂ２０８）に予め設定し、前記アクセス開始信号をトリ
ガとして前記第２の値までカウントしたのち、前記スレ
ーブデバイスに対するアクセス開始信号（チップセレク
ト信号ＣＳ１０）を出力する、ことを特徴とする。請求
項８に係る発明によれば、マイコンに対するアクセス応
答信号をマイコン制御可能なプログラマブルレジスタに
設定された値に基づいて自在に可変して、スレーブデバ
イスに対するアクセスタイムを制御するとともに、スレ
ーブデバイスに対するアクセス開始信号をマイコン制御
可能なプログラマブルレジスタに設定された値に基づい
て自在に可変して、スレーブデバイスに対するサイクル
タイムを制御することができる。According to the invention, a microcomputer (microcomputer 101) that terminates bus access by an access response signal to an external access is connected to a bus of the microcomputer and responds to an access start signal from the microcomputer by an access response signal. Slave device that does not output signals (SD_
In the timing control method for controlling the access time and the cycle time for the LSI 102 and the image LSI 103), a first value (set value “5”) indicating the end timing of the bus access is transferred from the microcomputer to a programmable register (programmable register A108). After presetting and counting up to the first value by using the access start signal as a trigger, an access response signal (bus response signal DTACK) to the microcomputer is output, and a second signal indicating an access start timing to the slave device is output. Is set in advance in the programmable register (programmable register B208) from the microcomputer, and the access start signal is used as a trigger to count up to the second value. And it outputs the access start signal (chip select signal CS10) that, characterized in that. According to the invention according to claim 8, the access response signal to the microcomputer is freely varied based on the value set in the programmable register controllable by the microcomputer to control the access time to the slave device and to control the access time to the slave device. The cycle time for the slave device can be controlled by freely changing the start signal based on the value set in the programmable register that can be controlled by the microcomputer.

【００１９】請求項９に係る発明は、請求項１乃至請求
項８の何れか１項記載のタイミング制御方法において、
前記スレーブデバイスのアドレス空間を決定するために
外部端子に予め設定された値と、前記マイコンのアドレ
スとの一致により前記スレーブデバイスに対するアクセ
ス開始信号を出力し、前記スレーブデバイスのアドレス
空間を制御する、ことを特徴とする。請求項９に係る発
明によれば、スレーブデバイスに対するアクセスタイム
及び／又はサイクルタイムに加え、スレーブデバイスの
アドレス空間を外部端子に設定された値に基づいて自在
に可変制御することができる。According to a ninth aspect of the present invention, in the timing control method according to any one of the first to eighth aspects,
A value preset in an external terminal for determining the address space of the slave device and an access start signal for the slave device are output by matching the address of the microcomputer, and controlling the address space of the slave device. It is characterized by the following. According to the ninth aspect, in addition to the access time and / or cycle time for the slave device, the address space of the slave device can be freely variably controlled based on the value set in the external terminal.

【００２０】請求項１０に係る発明によれば、請求項１
乃至請求項８の何れか１項記載のタイミング制御方法に
おいて、前記スレーブデバイスのアドレス空間を決定す
るために前記マイコンからプログラマブルレジスタに予
め設定された値と、前記マイコンのアドレスとの一致に
より前記スレーブデバイスに対するアクセス開始信号を
出力し、前記スレーブデバイスのアドレス空間を制御す
る、ことを特徴とする。請求項１０に係る発明によれ
ば、スレーブデバイスに対するアクセスタイム及び／又
はサイクルタイムに加え、スレーブデバイスのアドレス
空間をマイコン制御可能なプログラマブルレジスタに設
定された値に基づいて自在に可変制御することができ
る。According to the tenth aspect, the first aspect is provided.
9. The timing control method according to claim 8, wherein a value preset in a programmable register from the microcomputer for determining an address space of the slave device matches the address of the microcomputer. Outputting an access start signal to the device to control an address space of the slave device. According to the tenth aspect, in addition to the access time and / or the cycle time for the slave device, the address space of the slave device can be freely variably controlled based on the value set in the programmable register which can be controlled by the microcomputer. it can.

【００２１】[0021]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。 （実施の形態１）図１は、本発明の実施の形態１を示し
ており、マイコンとマイコンのバスに接続されたスレー
ブデバイスとを備えた装置のブロック図である。図１に
おいて、１０１は外部アクセスに対するアクセス応答信
号によりバスアクセスを終了するマイコン、１０２はマ
イコン１０１のバスに接続され、マイコンからのアクセ
ス開始信号に対してアクセス応答信号を出力しないＳＤ
メモリカード制御デバイスであるＳＤ＿ＬＳＩ、１０３
はマイコン１０１のバスに接続され、マイコンからのア
クセス開始信号に対してアクセス応答信号を出力しない
画像制御デバイスである画像ＬＳＩ、１０４はマイコン
とこれらのスレーブデバイスの間に配置されたアクセス
タイム、サイクルタイム（リカバリタイム）及び後述す
るアドレス空間を制御する制御回路、１０５はマイコン
からのアクセス開始を示すチップセレクト信号ＣＳ１を
トリガとしてマイコンが出力するクロック信号に基づい
て時間管理を行うタイマ、１０６は外部端子Ａ、１０７
はコンパレータＡである。Embodiments of the present invention will be described below in detail with reference to the drawings. Embodiment 1 FIG. 1 shows Embodiment 1 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. In FIG. 1, reference numeral 101 denotes a microcomputer which terminates bus access by an access response signal to external access, and 102 denotes an SD which is connected to a bus of the microcomputer 101 and does not output an access response signal in response to an access start signal from the microcomputer
SD_LSI 103 as a memory card control device
Is an image control device which is connected to a bus of the microcomputer 101 and does not output an access response signal in response to an access start signal from the microcomputer. Reference numeral 104 denotes an access time and a cycle arranged between the microcomputer and these slave devices. A control circuit for controlling a time (recovery time) and an address space to be described later; 105, a timer for performing time management based on a clock signal output from the microcomputer triggered by a chip select signal CS1 indicating start of access from the microcomputer; Terminal A, 107
Is a comparator A.

【００２２】図２は図１に示した装置の動作を示してお
り、マイコン１０１からＳＤ＿ＬＳＩ１０２に対してア
クセスしたときのタイミングチャートである。図２を用
いて制御回路１０４、タイマ１０５、外部端子Ａ１０６
及びコンパレータＡ１０７の動作とともに一連の動作を
説明する。マイコン１０１が出力するチップセレクト信
号ＣＳ１が期間Ｔ１で有効になり制御回路１０４におい
てマイコン１０１の上位アドレスのデコード結果が一致
したときに、ＳＤ＿ＬＳＩ１０２に対するチップセレク
ト信号ＣＳ１０が期間Ｔ２で有効になる。また、マイコ
ン１０１が出力するチップセレクト信号ＣＳ１をトリガ
としてマイコン１０１が出力するクロック信号ＣＬＫに
従ってタイマ１０５が時間管理を行う。タイマ１０５の
スタート値を０としてクロック信号ＣＬＫの立ち上がり
毎に１づつカウントアップされるタイマ値と、外部端子
Ａ１０６の設定情報とが、コンパレータＡ１０７で常に
比較される。タイマ値と外部端子Ａ１０６の設定情報の
一致により、コンパレータの比較信号が”Ｈ”になる
と、制御回路１０４がマイコン１０１に対するバス応答
信号ＤＴＡＣＫを有効にする。FIG. 2 shows the operation of the apparatus shown in FIG. 1, and is a timing chart when the microcomputer 101 accesses the SD_LSI 102. 2, the control circuit 104, the timer 105, and the external terminal A106
A series of operations will be described together with the operation of the comparator A107. When the chip select signal CS1 output from the microcomputer 101 becomes valid in the period T1 and the control circuit 104 matches the decoding result of the upper address of the microcomputer 101, the chip select signal CS10 for the SD_LSI 102 becomes valid in the period T2. Further, the timer 105 performs time management in accordance with the clock signal CLK output from the microcomputer 101 using the chip select signal CS1 output from the microcomputer 101 as a trigger. The timer A, which is counted up by one every time the clock signal CLK rises with the start value of the timer 105 set to 0, and the setting information of the external terminal A106 are constantly compared by the comparator A107. When the comparison signal of the comparator becomes “H” due to the coincidence between the timer value and the setting information of the external terminal A 106, the control circuit 104 enables the bus response signal DTACK to the microcomputer 101.

【００２３】図２に示したタイミングチャートでは、外
部端子Ａ１０６の設定情報”５”が設定されており、期
間Ｔ６でマイコン１０１へのバス応答信号ＤＴＡＣＫが
有効になる。従って、外部端子Ａ１０６の設定情報を変
えることで、マイコン１０１に対するバス応答信号ＤＴ
ＡＣＫの有効タイミングが変わり、マイコン１０１から
ＳＤ＿ＬＳＩ１０２へのアクセスタイミングを可変的に
制御することができる。尚、外部端子Ａ１０６の設定情
報を例えば２ビットで構成すれば４通りのアクセスタイ
ムの設定が可能となる。以上のようにマイコン１０１か
らスレーブデバイスへのアクセスタイムを外部端子Ａ１
０６の設定情報に従い可変的に制御することができる。In the timing chart shown in FIG. 2, the setting information "5" of the external terminal A106 is set, and the bus response signal DTACK to the microcomputer 101 becomes valid in the period T6. Therefore, by changing the setting information of the external terminal A106, the bus response signal DT to the microcomputer 101 is changed.
The valid timing of the ACK changes, and the access timing from the microcomputer 101 to the SD_LSI 102 can be variably controlled. If the setting information of the external terminal A106 is constituted by, for example, 2 bits, four types of access times can be set. As described above, the access time from the microcomputer 101 to the slave device is determined by the external terminal A1.
06 can be variably controlled according to the setting information.

【００２４】（実施の形態２）図３は本発明の実施の形
態２を示しており、マイコンとマイコンのバスに接続さ
れたスレーブデバイスを備えた装置のブロック図であ
る。図３において、１０１から１０５及び１０７は図１
で示した部分と同じである。１０８はマイコン１０１の
バスに接続されたプログラマブルレジスタＡである。図
３に示した装置は、実施の形態１における外部端子Ａ１
０６に代えてプログラマブルレジスタＡ１０８を用いた
ものである。実施の形態１の動作を実現するために、マ
イコン１０１より事前にプログラマブルレジスタＡ１０
８に設定された情報”５”とタイマ１５の値とを、コン
パレータＡ１０７により比較し、一致したタイミングで
マイコン１０１へのバス応答信号ＤＴＡＣＫを有効にす
る。尚、プログラマブルレジスタＡ１０８の設定情報を
例えば２ビットで構成すれば４通りのアクセスタイムの
設定が可能となる。以上のようにマイコン１０１からス
レーブデバイスへのアクセスタイムをプログラマブルレ
ジスタＡ１０８の設定情報に従い可変的に制御すること
ができる。(Embodiment 2) FIG. 3 shows Embodiment 2 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. In FIG. 3, 101 to 105 and 107 correspond to FIG.
It is the same as the part shown by. Reference numeral 108 denotes a programmable register A connected to the bus of the microcomputer 101. The device shown in FIG. 3 corresponds to the external terminal A1 according to the first embodiment.
In this embodiment, a programmable register A108 is used in place of 06. In order to realize the operation of the first embodiment, the microcomputer 101
The information "5" set to 8 and the value of the timer 15 are compared by the comparator A107, and the bus response signal DTACK to the microcomputer 101 is made valid at the same timing. If the setting information of the programmable register A108 is constituted by, for example, 2 bits, four types of access times can be set. As described above, the access time from the microcomputer 101 to the slave device can be variably controlled according to the setting information of the programmable register A108.

【００２５】（実施の形態３）図４は本発明の実施の形
態３を示しており、マイコンとマイコンのバスに接続さ
れたスレーブデバイスを備えた装置のブロック図であ
る。図４において、１０１から１０５は図１に示した部
分と同じである。２０６は外部端子Ｂ、２０７はコンパ
レータＢである。図５は図４に示した装置においてマイ
コン１０１からＳＤ＿ＬＳＩ１０２に対してアクセスし
たときのタイミングチャートである。図５を用いて制御
回路１０４、タイマ１０５、外部端子Ｂ２０６及びコン
パレータＢ２０７の動作とともに一連の動作を説明す
る。マイコン１０１が出力するチップセレクト信号ＣＳ
１が期間Ｔ１で有効になり、制御回路１０４においてマ
イコン１０１の上位アドレスのデコード結果が一致した
とき、ＳＤ＿ＳＩ１０２に対するチップセレクト信号Ｃ
Ｓ１０を有効にする準備を行う。また、マイコン１０１
が出力するチップセレクト信号ＣＳ１をトリガとしてマ
イコン１０１が出力するクロック信号ＣＬＫに従ってタ
イマ１０５が時間管理を行う。タイマ１０５のスタート
値を０としてクロック信号ＣＬＫの立ち上がり毎に１づ
つカウントアップされるタイマ値と、外部端子Ｂ２０６
の設定情報とが、コンパレータＢ２０７で常に比較さ
れ、タイマ値と外部端子Ｂ２０６の設定情報が一致した
とき、ＳＤ＿ＬＳＩ１０２に対するチップセレクト信号
ＣＳ１０が有効になる。(Embodiment 3) FIG. 4 shows Embodiment 3 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. In FIG. 4, reference numerals 101 to 105 are the same as those shown in FIG. 206 is an external terminal B, and 207 is a comparator B. FIG. 5 is a timing chart when the microcomputer 101 accesses the SD_LSI 102 in the apparatus shown in FIG. A series of operations together with the operations of the control circuit 104, the timer 105, the external terminal B206, and the comparator B207 will be described with reference to FIG. Chip select signal CS output by microcomputer 101
1 becomes valid in the period T1, and when the decoding result of the upper address of the microcomputer 101 in the control circuit 104 matches, the chip select signal C for the SD_SI 102
A preparation for enabling S10 is made. Also, the microcomputer 101
The timer 105 performs time management according to the clock signal CLK output from the microcomputer 101 using the chip select signal CS1 output from the microcomputer 105 as a trigger. A timer value that is counted up by one at every rising edge of the clock signal CLK with the start value of the timer 105 being 0, and an external terminal B206
Is constantly compared by the comparator B207, and when the timer value matches the setting information of the external terminal B206, the chip select signal CS10 for the SD_LSI 102 becomes valid.

【００２６】図５に示したタイミングチャートでは、外
部端子Ｂ２０６の設定情報”２”が設定されており、期
間Ｔ３でＳＤ＿ＬＳＩ１０２へのチップセレクト信号Ｃ
Ｓ１０が有効になる。外部端子Ｂ２０６の設定情報によ
りマイコン１０１から制御回路１０４、コンパレータＢ
２０７を介してＳＤ＿ＬＳＩ１０２へのサイクルタイム
（リカバリタイム）を可変的に制御することができる。
尚、外部端子Ｂ２０６の設定情報を例えば２ビットで構
成すれば４通りのサイクルタイム（リカバリタイム）の
設定が可能となる。以上のようにマイコン１０１からス
レーブデバイスのサイクルタイム（リカバリタイム）を
外部端子Ｂ２０６の設定情報に従い可変的に制御するこ
とができる。In the timing chart shown in FIG. 5, the setting information "2" of the external terminal B206 is set, and the chip select signal C to the SD_LSI 102 in the period T3.
S10 becomes effective. The microcomputer 101 sends the control circuit 104 and the comparator B
The cycle time (recovery time) to the SD_LSI 102 can be variably controlled via the 207.
If the setting information of the external terminal B206 is constituted by, for example, 2 bits, four types of cycle times (recovery times) can be set. As described above, the microcomputer 101 can variably control the cycle time (recovery time) of the slave device according to the setting information of the external terminal B206.

【００２７】（実施の形態４）図６は本発明の実施の形
態４を示しており、マイコンとマイコンのバスに接続さ
れたスレーブデバイスを備えた装置のブロック図であ
る。図６において、１０１から１０５は図１に示した部
分と同じである。２０７は図４に示した部分と同じであ
る。２０８はマイコン１０１のバスに接続されたプログ
ラマブルレジスタＢである。図６に示した装置は、実施
の形態３における外部端子Ｂ２０６に代えてプログラマ
ブルレジスタＢ２０８を用いたものである。実施の形態
３の動作を実現するために、マイコン１０１より事前に
プログラマブルレジスタＢ２０８に設定された情報”
２”とタイマ１０５の値とを、コンパレータＢ２０７に
より比較し、一致したタイミングでＳＤ＿ＬＳＩ１０２
へのチップセレクト信号ＣＳ１０を有効にする。以上の
ようにマイコン１０１からスレーブデバイスのサイクル
タイム（リカバリタイム）をプログラマブルレジスタＢ
２０８の設定情報に従い可変的に制御することができ
る。(Embodiment 4) FIG. 6 shows Embodiment 4 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. 6, reference numerals 101 to 105 are the same as those shown in FIG. 207 is the same as that shown in FIG. Reference numeral 208 denotes a programmable register B connected to the bus of the microcomputer 101. The device shown in FIG. 6 uses a programmable register B208 instead of the external terminal B206 in the third embodiment. In order to realize the operation of the third embodiment, information set in advance in the programmable register B208 by the microcomputer 101 "
2 ”and the value of the timer 105 are compared by the comparator B207, and the SD_LSI 102
To enable the chip select signal CS10. As described above, the microcomputer 101 sets the cycle time (recovery time) of the slave device to the programmable register B.
It can be variably controlled in accordance with the setting information of 208.

【００２８】（実施の形態５）図７は本発明の実施の形
態５を示しており、マイコンとマイコンのバスに接続さ
れたスレーブデバイスを備えた装置のブロック図であ
る。図７において、１０１から１０６は図１に示した部
分と同じである。２０６は図４に示した部分と同じであ
る。３０７は制御回路１０４からの値と外部端子Ａ１０
６及び外部端子Ｂ２０６の各設定情報を比較するコンパ
レータＣである。図８は図７に示した装置においてマイ
コン１０１からＳＤ＿ＬＳＩ１０２に対してアクセスし
たときのタイミングチャートである。図８を用いて制御
回路１０４、タイマ１０５、外部端子Ａ１０６、外部端
子Ｂ２０６及びコンパレータＣ３０７の動作とともに一
連の動作を説明する。マイコン１０１が出力するチップ
セレクト信号ＣＳ１が期間Ｔ１で有効になり、制御回路
１０４においてマイコン１０１の上位アドレスのデコー
ド結果が一致したとき、ＳＤ＿ＬＳＩ１０２に対するチ
ップセレクト信号ＣＳ１０を有効にする準備を行う。ま
た、マイコン１０１が出力するチップセレクト信号ＣＳ
１をトリガとしてマイコン１０１が出力するクロック信
号ＣＬＫに従ってタイマ１０５が時間管理を行う。タイ
マ１０５のスタート値を０としてクロック信号ＣＬＫの
立ち上がり毎に１づつカウントアップされるタイマ値
と、外部端子Ｂ２０６の設定情報が、コンパレータＣ３
０７で常に比較され、タイマ値と外部端子Ｂ２０６の設
定情報が一致したとき、ＳＤ＿ＬＳＩ１０２に対するチ
ップセレクト信号ＣＳ１０が有効になる。さらにタイマ
１０５で１づつカウントアップされるタイマ値と、外部
端子Ａ１０６の設定情報とが、コンパレータＣ３０７で
常に比較され、タイマ値と外部端子Ａ１０６の設定情報
が一致したとき、マイコン１０１に対するバス応答信号
ＤＴＡＣＫ信号が有効になる。(Embodiment 5) FIG. 7 shows Embodiment 5 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. In FIG. 7, reference numerals 101 to 106 are the same as those shown in FIG. 206 is the same as the part shown in FIG. 307 is a value from the control circuit 104 and the external terminal A10
6 and a comparator C for comparing each set information of the external terminal B206. FIG. 8 is a timing chart when the microcomputer 101 accesses the SD_LSI 102 in the apparatus shown in FIG. A series of operations together with the operations of the control circuit 104, the timer 105, the external terminal A106, the external terminal B206, and the comparator C307 will be described with reference to FIG. When the chip select signal CS1 output from the microcomputer 101 becomes valid in the period T1 and the control circuit 104 matches the decoding result of the upper address of the microcomputer 101, the chip select signal CS10 for the SD_LSI 102 is prepared to be valid. Also, a chip select signal CS output by the microcomputer 101
The timer 105 performs time management according to the clock signal CLK output from the microcomputer 101 with 1 as a trigger. The start value of the timer 105 is set to 0 and the timer value counted up by one at every rising edge of the clock signal CLK and the setting information of the external terminal B206 are compared with the comparator C3.
07, and when the timer value matches the setting information of the external terminal B206, the chip select signal CS10 for the SD_LSI 102 becomes valid. Further, the timer value incremented by one by the timer 105 and the setting information of the external terminal A106 are constantly compared by the comparator C307. When the timer value matches the setting information of the external terminal A106, a bus response signal to the microcomputer 101 is output. The DTACK signal becomes valid.

【００２９】図８に示したタイミングチャートでは、外
部端子Ｂ２０６の設定情報”２”が設定されており期間
Ｔ３でＳＤ＿ＬＳＩ１０２へのチップセレクト信号ＣＳ
１０が有効になる。また外部端子Ａ１０６の設定情報”
５”が設定されており期間Ｔ６でマイコン１０１へのバ
ス応答信号ＤＴＡＣＫが有効になる。外部端子Ｂ２０６
及び外部端子Ａ１０６の各設定情報によりマイコン１０
１から制御回路１０４、コンパレータＣ３０７を介して
ＳＤ＿ＬＳＩ１０２へのサイクルタイム（リカバリタイ
ム）及びアクセスタイムを可変的に制御することができ
る。尚、外部端子Ｂ２０６及び外部端子Ａ１０６の各設
定情報を例えばそれぞれ２ビットで構成すれば４通りの
サイクルタイム（リカバリタイム）と４通りのアクセス
タイムの設定が可能となる。以上のようにマイコン１０
１からスレーブデバイスのサイクルタイム（リカバリタ
イム）及びアクセスタイムを外部端子Ｂ２０６及び外部
端子Ａ１０６の各設定情報に従い可変的に制御すること
ができる。In the timing chart shown in FIG. 8, the setting information "2" of the external terminal B206 is set, and the chip select signal CS to the SD_LSI 102 in the period T3.
10 becomes effective. Also, the setting information of the external terminal A106 ”
5 "is set, and the bus response signal DTACK to the microcomputer 101 becomes valid in the period T6. The external terminal B206
And microcomputer 10 according to each setting information of external terminal A106.
1 can variably control the cycle time (recovery time) and access time to the SD_LSI 102 via the control circuit 104 and the comparator C307. If each setting information of the external terminal B206 and the external terminal A106 is composed of, for example, 2 bits, four types of cycle times (recovery times) and four types of access times can be set. As described above, the microcomputer 10
From 1, the cycle time (recovery time) and access time of the slave device can be variably controlled according to the setting information of the external terminal B206 and the external terminal A106.

【００３０】（実施の形態６）図９は本発明の実施の形
態６を示しており、マイコンとマイコンのバスに接続さ
れたスレーブデバイスを備えた装置のブロック図であ
る。図９において、１０１から１０６は図１に示した部
分と同じである。２０８は図６に示した部分と同じであ
る。３０７は図７に示した部分と同じである。図９に示
した装置は、実施の形態５における外部端子Ｂ２０６に
代えて実施の形態４で説明したプログラマブルレジスタ
Ｂ２０８を用いたものである。図９に示した装置におい
て、外部端子Ａ１０６の設定情報によりスレーブデバイ
スのアクセスタイミングが決定され、マイコン１０１よ
り事前にプログラマブルレジスタＢ２０８に設定された
情報によりサイクルタイム（リカバリタイム）が決定さ
れる。以上のようにマイコン１０１からスレーブデバイ
スのアクセスタイム及びサイクルタイム（リカバリタイ
ム）を外部端子Ａ１０６及びプログラマブルレジスタＢ
２０８の各設定情報に従い可変的に制御することができ
る。(Embodiment 6) FIG. 9 shows Embodiment 6 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. In FIG. 9, reference numerals 101 to 106 are the same as those shown in FIG. 208 is the same as the portion shown in FIG. 307 is the same as the part shown in FIG. The device shown in FIG. 9 uses the programmable register B208 described in the fourth embodiment instead of the external terminal B206 in the fifth embodiment. In the device shown in FIG. 9, the access timing of the slave device is determined based on the setting information of the external terminal A106, and the cycle time (recovery time) is determined based on the information previously set in the programmable register B208 by the microcomputer 101. As described above, the access time and the cycle time (recovery time) of the slave device are transferred from the microcomputer 101 to the external terminal A106 and the programmable register B.
It can be variably controlled in accordance with each setting information of 208.

【００３１】（実施の形態７）図１０は本発明の実施の
形態７を示しており、マイコンとマイコンのバスに接続
されたスレーブデバイスを備えた装置のブロック図であ
る。図１０において、１０１から１０５は図１に示した
部分と同じである。１０８は図３に示した部分と同じで
ある。２０６は図４に示した部分と同じである。３０７
は図７に示した部分と同じである。図１０に示した装置
は、実施の形態５における外部端子Ａ１０６に代えて実
施の形態３で説明したプログラマブルレジスタＡ１０８
を用いたものである。図１０に示した装置において、マ
イコン１０１より事前にプログラマブルレジスタＡ１０
８に設定された情報によりスレーブデバイスのアクセス
タイミングが決定され、外部端子Ｂ２０６の設定情報に
よりスレーブデバイスのサイクルタイム（リカバリタイ
ム）が決定される。以上のようにマイコン１０１からス
レーブデバイスのアクセスタイム及びサイクルタイム
（リカバリタイム）を外部端子Ｂ２０６及びプログラマ
ブルレジスタＡ１０８の各設定情報に従い可変的に制御
することができる。(Embodiment 7) FIG. 10 shows Embodiment 7 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. In FIG. 10, reference numerals 101 to 105 are the same as those shown in FIG. 108 is the same as the portion shown in FIG. 206 is the same as the part shown in FIG. 307
Are the same as those shown in FIG. The device shown in FIG. 10 includes a programmable register A108 described in the third embodiment instead of the external terminal A106 in the fifth embodiment.
Is used. 10. In the device shown in FIG.
The access timing of the slave device is determined by the information set to 8 and the cycle time (recovery time) of the slave device is determined by the setting information of the external terminal B206. As described above, the microcomputer 101 can variably control the access time and the cycle time (recovery time) of the slave device according to the setting information of the external terminal B 206 and the programmable register A 108.

【００３２】（実施の形態８）図１１は本発明の実施の
形態８を示しており、マイコンとマイコンのバスに接続
されたスレーブデバイスを備えた装置のブロック図であ
る。図１１において、１０１から１０５は図１に示した
部分と同じである。１０８は図３に示した部分と同じで
ある。２０８は図６に示した部分と同じである。３０７
は図７に示した部分と同じである。図１１に示した装置
は、実施の形態５における外部端子Ａ１０６に代えて実
施の形態２で説明したプログラマブルレジスタＡ１０８
を用いたものである。また、実施の形態５における外部
端子Ｂ２０６に代えて実施の形態４で説明したプログラ
マブルレジスタＢ２０８を用いたものである。図１１に
示した装置において、マイコン１０１より事前にプログ
ラマブルレジスタＡ１０８に設定された情報によりスレ
ーブデバイスのアクセスタイミングが決定され、マイコ
ン１０１より事前にプログラマブルレジスタＢ２０８に
設定された情報によりスレーブデバイスのサイクルタイ
ム（リカバリタイム）が決定される。以上のようにマイ
コン１０１からスレーブデバイスのアクセスタイム及び
サイクルタイム（リカバリタイム）をプログラマブルレ
ジスタＡ１０８及びプログラマブルレジスタＢ２０８の
各設定情報に従い可変的に制御することができる。(Eighth Embodiment) FIG. 11 shows an eighth embodiment of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. 11, reference numerals 101 to 105 are the same as those shown in FIG. 108 is the same as the portion shown in FIG. 208 is the same as the portion shown in FIG. 307
Are the same as those shown in FIG. The device shown in FIG. 11 includes a programmable register A108 described in the second embodiment instead of the external terminal A106 in the fifth embodiment.
Is used. Further, the programmable register B208 described in the fourth embodiment is used instead of the external terminal B206 in the fifth embodiment. In the device shown in FIG. 11, the access timing of the slave device is determined by the information previously set in the programmable register A108 by the microcomputer 101, and the cycle time of the slave device is determined by the information previously set in the programmable register B208 by the microcomputer 101. (Recovery time) is determined. As described above, the access time and the cycle time (recovery time) of the slave device can be variably controlled from the microcomputer 101 according to the setting information of the programmable register A 108 and the programmable register B 208.

【００３３】（実施の形態９）図１２は本発明の実施の
形態９を示しており、マイコンとマイコンのバスに接続
されたスレーブデバイスを備えた装置のブロック図であ
る。図１２において、１０１から１０５は図１に示した
部分と同じである。１０８は図３に示した部分と同じで
ある。２０８は図６に示した部分と同じである。３０７
は図７に示した部分と同じである。３０６はＳＤ＿ＬＳ
Ｉ１０２及び画像ＬＳＩ１０３へのチップセレクト信号
ＣＳ１０及びＣＳ１１のアドレスを決めるための外部端
子Ｃ、４０７はマイコン１０１のアドレスと外部端子Ｃ
３０６の設定情報とを比較するコンパレータＤである。
図１３は、マイコン１０１のアドレスＡ１９〜Ａ１６と
外部端子Ｃ３０６の設定情報とを比較するコンパレータ
Ｄの構成を示す。図１３においてＡｄｒ１９〜Ａｄｒ１
６は外部端子Ｃ３０６の設定情報であり、各々の４ビッ
トはマイコン１０１のアドレスＡ１９〜Ａ１６に排他的
論理和回路（ＥＸ−ＯＲ）に接続されている。Ａｄｒ１
９〜Ａｄｒ１６に設定された情報”１”若しくは”０”
とマイコン１０１のアドレスＡ１９〜Ａ１６が各々一致
すれば、ＥＸ−ＯＲの出力は”０”となる。ＥＸ−ＯＲ
の４つの出力が全て”０”ならばＯＲゲートで出力され
るスレーブへのチップセレクト信号ＣＳ１０が”Ｌ”レ
ベルとなり有効になる。以上のようにマイコン１０１か
らスレーブデバイスのアクセスタイム、サイクルタイム
（リカバリタイム）及びチップセレクト信号をプログラ
マブルレジスタＡ１０８、プログラマブルレジスタＢ２
０８及び外部端子Ｃ３０６の各設定情報に従い可変的に
制御することができる。(Embodiment 9) FIG. 12 shows Embodiment 9 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. 12, reference numerals 101 to 105 are the same as those shown in FIG. 108 is the same as the portion shown in FIG. 208 is the same as the portion shown in FIG. 307
Are the same as those shown in FIG. 306 is SD_LS
External terminals C and 407 for determining the addresses of the chip select signals CS10 and CS11 to the I102 and the image LSI 103 are the address of the microcomputer 101 and the external terminal C.
A comparator D compares the setting information 306 with the setting information.
FIG. 13 shows a configuration of a comparator D that compares addresses A19 to A16 of the microcomputer 101 with setting information of the external terminal C306. In FIG. 13, Adr19 to Adr1
Reference numeral 6 denotes setting information of the external terminal C306. Each of the four bits is connected to an address A19 to A16 of the microcomputer 101 and connected to an exclusive OR circuit (EX-OR). Adr1
Information “1” or “0” set in 9 to Adr16
And the addresses A19 to A16 of the microcomputer 101 match, the output of the EX-OR becomes "0". EX-OR
If all four outputs are "0", the chip select signal CS10 to the slave output from the OR gate becomes "L" level and becomes valid. As described above, the access time, cycle time (recovery time), and chip select signal of the slave device are transmitted from the microcomputer 101 to the programmable registers A108 and B2.
08 and the external terminal C306.

【００３４】（実施の形態１０）図１４は本発明の実施
の形態１０を示しており、マイコンとマイコンのバスに
接続されたスレーブデバイスを備えた装置のブロック図
である。図１４において、１０１から１０５は図１に示
した部分と同じである。１０８は図３に示した部分と同
じである。２０８は図６に示した部分と同じである。３
０７は図７に示した部分と同じである。４０７は図１２
に示した部分と同じである。３０８はＳＤ＿ＬＳＩ１０
２及び画像ＬＳＩ１０３へのチップセレクト信号ＣＳ１
０及びＣＳ１１のアドレスを決めるためのプログラマブ
ルレジスタＣである。図１４に示した装置は、実施の形
態９における外部端子Ｃ３０６に代えてプログラマブル
レジスタＣ３０８を用いたものである。以上のようにマ
イコン１０１からスレーブデバイスのアクセスタイム、
サイクルタイム（リカバリタイム）及びアドレス空間を
プログラマブルレジスタＡ１０８、プログラマブルレジ
スタＢ２０８及びプログラマブルレジスタＣ３０８の各
設定情報に従い可変的に制御することができる。(Embodiment 10) FIG. 14 shows Embodiment 10 of the present invention and is a block diagram of an apparatus including a microcomputer and a slave device connected to a bus of the microcomputer. In FIG. 14, reference numerals 101 to 105 are the same as those shown in FIG. 108 is the same as the portion shown in FIG. 208 is the same as the portion shown in FIG. 3
07 is the same as the part shown in FIG. 407 is FIG.
Are the same as those shown in FIG. 308 is SD_LSI10
2 and a chip select signal CS1 to the image LSI 103
This is a programmable register C for determining addresses of 0 and CS11. The device shown in FIG. 14 uses a programmable register C308 instead of the external terminal C306 in the ninth embodiment. As described above, the access time of the slave device from the microcomputer 101,
The cycle time (recovery time) and the address space can be variably controlled according to the setting information of the programmable registers A108, B208 and C308.

【００３５】[0035]

【発明の効果】以上の説明から明らかなように、本発明
では、マイコンからスレーブデバイスへのアクセスタイ
ムを可変制御することができ種々のアクセスタイムのス
レーブデバイスで構成された装置に対して最適な設定で
制御することができる。また、スレーブデバイスのアク
セスタイムの仕様が変更になった場合においても回路変
更を行うことなく柔軟に対応することができる。As is apparent from the above description, according to the present invention, the access time from the microcomputer to the slave device can be variably controlled, and the present invention is optimal for an apparatus composed of slave devices having various access times. Can be controlled by settings. Further, even when the specification of the access time of the slave device is changed, it is possible to flexibly respond without changing the circuit.

【００３６】また、本発明では、マイコンからスレーブ
デバイスへのサイクルタイム（リカバリタイム）を可変
制御することができ種々のサイクルタイム（リカバリタ
イム）のスレーブデバイスで構成された装置に対して最
適な設定で制御することができる。また、スレーブデバ
イスのサイクルタイム（リカバリタイム）の仕様が変更
になった場合においても回路変更を行うことなく柔軟に
対応することができる。Further, according to the present invention, the cycle time (recovery time) from the microcomputer to the slave device can be variably controlled, and the optimum setting can be made for an apparatus constituted by slave devices having various cycle times (recovery times). Can be controlled by Further, even when the specification of the cycle time (recovery time) of the slave device is changed, it is possible to flexibly cope without changing the circuit.

【００３７】また、本発明では、マイコンからスレーブ
デバイスへのアドレス空間をを可変制御することができ
種々のアドレス空間をもったスレーブデバイスで構成さ
れた装置に対して最適な設定で制御することができる。
また、スレーブデバイスのアドレス空間の仕様が変更に
なった場合においても回路変更を行うことなく柔軟に対
応することができる。Further, according to the present invention, the address space from the microcomputer to the slave device can be variably controlled, so that it is possible to control the device constituted by slave devices having various address spaces with optimum settings. it can.
Further, even when the specification of the address space of the slave device is changed, it is possible to flexibly cope without changing the circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の形態における外部端子を用いた
マイコンからスレーブデバイスへのアクセスタイムのタ
イミング制御方法を実施するためのブロック図。FIG. 1 is a block diagram for implementing a timing control method of an access time from a microcomputer to a slave device using an external terminal according to an embodiment of the present invention.

【図２】図１に示したブロック図のアクセス動作を示す
タイミングチャート。FIG. 2 is a timing chart showing an access operation of the block diagram shown in FIG. 1;

【図３】本発明の実施の形態におけるプログラマブルレ
ジスタを用いたマイコンからスレーブデバイスへのアク
セスタイムのタイミング制御方法を実施するためのブロ
ック図。FIG. 3 is a block diagram for implementing a timing control method of access time from a microcomputer to a slave device using a programmable register according to the embodiment of the present invention.

【図４】本発明の実施の形態における外部端子を用いた
マイコンからスレーブデバイスへのサイクルタイム（リ
カバリタイム）のタイミング制御方法を実施するための
ブロック図。FIG. 4 is a block diagram for implementing a timing control method of a cycle time (recovery time) from a microcomputer to a slave device using an external terminal according to the embodiment of the present invention.

【図５】図４に示したブロック図のアクセス動作を示す
タイミングチャート。FIG. 5 is a timing chart showing an access operation of the block diagram shown in FIG. 4;

【図６】本発明の実施の形態におけるプログラマブルレ
ジスタを用いたマイコンからスレーブデバイスへのサイ
クルタイム（リカバリタイム）のタイミング制御方法を
実施するためのブロック。FIG. 6 is a block for implementing a timing control method of a cycle time (recovery time) from a microcomputer to a slave device using a programmable register according to an embodiment of the present invention.

【図７】本発明の実施の形態における外部端子を用いた
マイコンからスレーブデバイスへのアクセスタイム及び
サイクルタイム（リカバリタイム）のタイミング制御方
法を実施するためのブロック図。FIG. 7 is a block diagram for implementing a timing control method of an access time from a microcomputer to a slave device and a cycle time (recovery time) using an external terminal according to the embodiment of the present invention;

【図８】図７に示したブロック図のアクセス動作を示す
タイミングチャート。FIG. 8 is a timing chart showing an access operation of the block diagram shown in FIG. 7;

【図９】本発明の実施の形態における外部端子及びプロ
グラマブルレジスタを用いたマイコンからスレーブデバ
イスへのアクセスタイム及びサイクルタイム（リカバリ
タイム）のタイミング制御方法を実施するためのブロッ
ク図。FIG. 9 is a block diagram for implementing a timing control method of an access time from a microcomputer to a slave device and a cycle time (recovery time) using an external terminal and a programmable register according to the embodiment of the present invention.

【図１０】本発明の実施の形態におけるプログラマブル
レジスタ及び外部端子を用いたマイコンからスレーブデ
バイスへのアクセスタイム及びサイクルタイム（リカバ
リタイム）のタイミング制御方法を実施するためのブロ
ック図。FIG. 10 is a block diagram for implementing a timing control method of an access time from a microcomputer to a slave device and a cycle time (recovery time) using a programmable register and an external terminal according to the embodiment of the present invention.

【図１１】本発明の実施の形態におけるプログラマブル
レジスタ用いたマイコンからスレーブデバイスへのアク
セスタイム及びサイクルタイム（リカバリタイム）のタ
イミング制御方法を実施するためのブロック図。FIG. 11 is a block diagram for implementing a timing control method of an access time from a microcomputer using a programmable register to a slave device and a cycle time (recovery time) according to the embodiment of the present invention.

【図１２】本発明の実施の形態におけるプログラマブル
レジスタ及び外部端子を用いたマイコンからスレーブデ
バイスへのアクセスタイム、サイクルタイム（リカバリ
タイム）のタイミング制御方法及びアドレス空間の可変
制御を実施するためのブロック図。FIG. 12 is a block diagram showing a timing control method of an access time and a cycle time (recovery time) from a microcomputer to a slave device using a programmable register and an external terminal according to an embodiment of the present invention, and a block for performing variable control of an address space; FIG.

【図１３】図１２に示したアドレス空間の可変制御を実
施するためのブロック図。FIG. 13 is a block diagram for implementing variable control of the address space shown in FIG. 12;

【図１４】本発明の実施の形態におけるプログラマブル
レジスタを用いたマイコンからスレーブデバイスへのア
クセスタイム、サイクルタイム（リカバリタイム）のタ
イミング制御方法及びアドレス空間の可変制御を実施す
るためのブロック図。FIG. 14 is a block diagram for implementing a timing control method of an access time from a microcomputer to a slave device using a programmable register and a cycle time (recovery time) and a variable control of an address space according to an embodiment of the present invention.

【図１５】従来のマイコンからスレーブデバイスへのア
クセスタイム、スレーブタイム（リカバリタイム）のタ
イミング制御方法を実施するためのブロック図。FIG. 15 is a block diagram for implementing a conventional timing control method of access time from a microcomputer to a slave device and slave time (recovery time).

【図１６】図１５に示したブロック図のアクセス動作を
示すタイミングチャート。16 is a timing chart showing the access operation of the block diagram shown in FIG.

【符号の説明】[Explanation of symbols]

１０１ マイコン １０２ ＳＤ＿ＬＳＩ １０３ 画像ＬＳＩ １０４ 制御回路 １０５ タイマ １０６ 外部端子Ａ １０７ コンパレータＡ １０８ プログラマブルレジスタＡ ２０６ 外部端子Ｂ ２０７ コンパレータＢ ２０８ プログラマブルレジスタＢ ３０６ 外部端子Ｃ ３０７ コンパレータＣ ３０８ プログラマブルレジスタＣ ４０７ コンパレータＤ 101 microcomputer 102 SD_LSI 103 image LSI 104 control circuit 105 timer 106 external terminal A 107 comparator A 108 programmable register A 206 external terminal B 207 comparator B 208 programmable register B 306 external terminal C 307 comparator C 308 programmable register C 407 comparator D

フロントページの続き Ｆターム(参考） 5B062 CC01 EE10 FF01 5B077 AA18 AA33 FF03 GG05 GG16 GG25 Continuation of the front page F term (reference) 5B062 CC01 EE10 FF01 5B077 AA18 AA33 FF03 GG05 GG16 GG25

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】 外部アクセスに対するアクセス応答信号
によりバスアクセスを終了するマイコンから、該マイコ
ンのバスに接続され、該マイコンからのアクセス開始信
号に対してアクセス応答信号を出力しないスレーブデバ
イスに対するアクセスタイムを制御するタイミング制御
方法において、 前記バスアクセスの終了タイミングを示す値を外部端子
に予め設定し、前記アクセス開始信号をトリガとして前
記値までカウントしたのち、前記マイコンに対するアク
セス応答信号を出力する、ことを特徴とするタイミング
制御方法。An access time from a microcomputer which terminates a bus access by an access response signal to an external access to a slave device which is connected to a bus of the microcomputer and does not output an access response signal in response to an access start signal from the microcomputer. In the timing control method for controlling, a value indicating the end timing of the bus access is preset in an external terminal, and after counting up to the value with the access start signal as a trigger, outputting an access response signal to the microcomputer. Characteristic timing control method. 【請求項２】 外部アクセスに対するアクセス応答信号
によりバスアクセスを終了するマイコンから、該マイコ
ンのバスに接続され、該マイコンからのアクセス開始信
号に対してアクセス応答信号を出力しないスレーブデバ
イスに対するアクセスタイムを制御するタイミング制御
方法において、 前記バスアクセスの終了タイミングを示す値を前記マイ
コンからプログラマブルレジスタに予め設定し、前記ア
クセス開始信号をトリガとして前記値までカウントした
のち、前記マイコンに対するアクセス応答信号を出力す
る、ことを特徴とするタイミング制御方法。2. A microcomputer, which ends a bus access by an access response signal to an external access, sets an access time to a slave device connected to a bus of the microcomputer and not outputting an access response signal in response to an access start signal from the microcomputer. In the timing control method for controlling, a value indicating the end timing of the bus access is set in advance in the programmable register from the microcomputer, the access start signal is used as a trigger to count up to the value, and an access response signal to the microcomputer is output. And a timing control method. 【請求項３】 外部アクセスに対するアクセス応答信号
によりバスアクセスを終了するマイコンから、該マイコ
ンのバスに接続され、該マイコンからのアクセス開始信
号に対してアクセス応答信号を出力しないスレーブデバ
イスに対するサイクルタイムを制御するタイミング制御
方法において、 前記スレーブデバイスへのアクセス開始タイミングを示
す値を外部端子に予め設定し、前記アクセス開始信号を
トリガとして前記値までカウントしたのち、前記スレー
ブデバイスに対するアクセス開始信号を出力する、こと
を特徴とするタイミング制御方法。3. The cycle time for a slave device which is connected to a bus of the microcomputer and which does not output an access response signal in response to an access start signal from the microcomputer, from a microcomputer which terminates bus access by an access response signal for external access. In the timing control method for controlling, a value indicating an access start timing to the slave device is set in an external terminal in advance, the access start signal is used as a trigger to count up to the value, and then an access start signal to the slave device is output. And a timing control method. 【請求項４】 外部アクセスに対するアクセス応答信号
によりバスアクセスを終了するマイコンから、該マイコ
ンのバスに接続され、該マイコンからのアクセス開始信
号に対してアクセス応答信号を出力しないスレーブデバ
イスに対するサイクルタイムを制御するタイミング制御
方法において、 前記スレーブデバイスへのアクセス開始タイミングを示
す値を前記マイコンからプログラマブルレジスタに予め
設定し、前記アクセス開始信号をトリガとして前記値ま
でカウントしたのち、前記スレーブデバイスに対するア
クセス開始信号を出力する、ことを特徴とするタイミン
グ制御方法。4. A cycle time for a slave device which is connected to a bus of the microcomputer and which does not output an access response signal in response to an access start signal from the microcomputer, from a microcomputer which terminates bus access in response to an access response signal for external access. In the timing control method for controlling, after a value indicating an access start timing to the slave device is set in advance in the programmable register from the microcomputer and the access start signal is counted as the trigger to the value, an access start signal to the slave device is set. A timing control method. 【請求項５】 外部アクセスに対するアクセス応答信号
によりバスアクセスを終了するマイコンから、該マイコ
ンのバスに接続され、該マイコンからのアクセス開始信
号に対してアクセス応答信号を出力しないスレーブデバ
イスに対するアクセスタイム及びサイクルタイムを制御
するタイミング制御方法において、 前記バスアクセスの終了タイミングを示す第１の値を外
部端子に予め設定し、前記アクセス開始信号をトリガと
して前記第１の値までカウントしたのち、前記マイコン
に対するアクセス応答信号を出力するとともに、前記ス
レーブデバイスへのアクセス開始タイミングを示す第２
の値を外部端子に予め設定し、前記アクセス開始信号を
トリガとして前記第２の値までカウントしたのち、前記
スレーブデバイスに対するアクセス開始信号を出力す
る、ことを特徴とするタイミング制御方法。5. A microcomputer which terminates bus access in response to an access response signal to an external access from a microcomputer which is connected to a bus of the microcomputer and which does not output an access response signal in response to an access start signal from the microcomputer. In the timing control method for controlling a cycle time, a first value indicating the end timing of the bus access is preset in an external terminal, and the access start signal is used as a trigger to count up to the first value. An access response signal, and a second signal indicating an access start timing to the slave device.
A preset value is set in an external terminal, an access start signal to the slave device is output after counting up to the second value by using the access start signal as a trigger. 【請求項６】 外部アクセスに対するアクセス応答信号
によりバスアクセスを終了するマイコンから、該マイコ
ンのバスに接続され、該マイコンからのアクセス開始信
号に対してアクセス応答信号を出力しないスレーブデバ
イスに対するアクセスタイム及びサイクルタイムを制御
するタイミング制御方法において、 前記バスアクセスの終了タイミングを示す第１の値を外
部端子に予め設定し、前記アクセス開始信号をトリガと
して前記第１の値までカウントしたのち、前記マイコン
に対するアクセス応答信号を出力するとともに、前記ス
レーブデバイスへのアクセス開始タイミングを示す第２
の値を前記マイコンからプログラマブルレジスタに予め
設定し、前記アクセス開始信号をトリガとして前記第２
の値までカウントしたのち、前記スレーブデバイスに対
するアクセス開始信号を出力する、ことを特徴とするタ
イミング制御方法。6. A microcomputer which terminates bus access in response to an access response signal to an external access from a microcomputer which is connected to a bus of the microcomputer and which does not output an access response signal in response to an access start signal from the microcomputer. In the timing control method for controlling a cycle time, a first value indicating the end timing of the bus access is preset in an external terminal, and the access start signal is used as a trigger to count up to the first value. An access response signal, and a second signal indicating an access start timing to the slave device.
Is preset in the programmable register from the microcomputer, and the access start signal is used as a trigger to trigger the second
And outputting an access start signal to the slave device after counting up to the value of (1). 【請求項７】 外部アクセスに対するアクセス応答信号
によりバスアクセスを終了するマイコンから、該マイコ
ンのバスに接続され、該マイコンからのアクセス開始信
号に対してアクセス応答信号を出力しないスレーブデバ
イスに対するアクセスタイム及びサイクルタイムを制御
するタイミング制御方法において、前記バスアクセスの
終了タイミングを示す第１の値を前記マイコンからプロ
グラマブルレジスタに予め設定し、前記アクセス開始信
号をトリガとして前記第１の値までカウントしたのち、
前記マイコンに対するアクセス応答信号を出力するとと
もに、前記スレーブデバイスへのアクセス開始タイミン
グを示す第２の値を外部端子に予め設定し、前記アクセ
ス開始信号をトリガとして前記第２の値までカウントし
たのち、前記スレーブデバイスに対するアクセス開始信
号を出力する、ことを特徴とするタイミング制御方法。7. A microcomputer which terminates bus access in response to an access response signal to an external access from a microcomputer which is connected to a bus of the microcomputer and which does not output an access response signal in response to an access start signal from the microcomputer. In the timing control method for controlling a cycle time, a first value indicating an end timing of the bus access is set in advance in a programmable register from the microcomputer, and after counting up to the first value with the access start signal as a trigger,
After outputting an access response signal to the microcomputer, presetting a second value indicating an access start timing to the slave device to an external terminal in advance, and counting the second value using the access start signal as a trigger, Outputting an access start signal to the slave device. 【請求項８】 外部アクセスに対するアクセス応答信号
によりバスアクセスを終了するマイコンから、該マイコ
ンのバスに接続され、該マイコンからのアクセス開始信
号に対してアクセス応答信号を出力しないスレーブデバ
イスに対するアクセスタイム及びサイクルタイムを制御
するタイミング制御方法において、 前記バスアクセスの終了タイミングを示す第１の値を前
記マイコンからプログラマブルレジスタに予め設定し、
前記アクセス開始信号をトリガとして前記第１の値まで
カウントしたのち、前記マイコンに対するアクセス応答
信号を出力するとともに、前記スレーブデバイスへのア
クセス開始タイミングを示す第２の値を前記マイコンか
らプログラマブルレジスタに予め設定し、前記アクセス
開始信号をトリガとして前記第２の値までカウントした
のち、前記スレーブデバイスに対するアクセス開始信号
を出力する、ことを特徴とするタイミング制御方法。8. A microcomputer which terminates bus access in response to an access response signal to an external access from a microcomputer which is connected to a bus of the microcomputer and which does not output an access response signal in response to an access start signal from the microcomputer. In a timing control method for controlling a cycle time, a first value indicating an end timing of the bus access is preset from the microcomputer to a programmable register,
After counting up to the first value using the access start signal as a trigger, an access response signal to the microcomputer is output, and a second value indicating an access start timing to the slave device is previously stored in the programmable register from the microcomputer. Setting, counting up to the second value using the access start signal as a trigger, and then outputting an access start signal to the slave device. 【請求項９】 請求項１乃至請求項８の何れか１項記載
のタイミング制御方法において、前記スレーブデバイス
のアドレス空間を決定するために外部端子に予め設定さ
れた値と、前記マイコンのアドレスとの一致により前記
スレーブデバイスに対するアクセス開始信号を出力し、
前記スレーブデバイスのアドレス空間を制御する、こと
を特徴とするタイミング制御方法。9. The timing control method according to claim 1, wherein a value preset in an external terminal for determining an address space of the slave device and an address of the microcomputer are determined. Output an access start signal to the slave device by the match of
A timing control method for controlling an address space of the slave device. 【請求項１０】 請求項１乃至請求項８の何れか１項記
載のタイミング制御方法において、前記スレーブデバイ
スのアドレス空間を決定するために前記マイコンからプ
ログラマブルレジスタに予め設定された値と、前記マイ
コンのアドレスとの一致により前記スレーブデバイスに
対するアクセス開始信号を出力し、前記スレーブデバイ
スのアドレス空間を制御する、ことを特徴とするタイミ
ング制御方法。10. The timing control method according to claim 1, wherein a value preset in a programmable register from the microcomputer to determine an address space of the slave device, the timing control method comprising: And outputting an access start signal to the slave device in accordance with the address of the slave device to control an address space of the slave device. 【請求項１１】 請求項１乃至請求項１０の何れか１項
記載のタイミング制御方法を実施してスレーブデバイス
に対するアクセスタイム、サイクルタイム及びアドレス
空間を可変することを特徴とする端末装置。11. A terminal device, characterized in that an access time, a cycle time, and an address space for a slave device are varied by implementing the timing control method according to any one of claims 1 to 10. 【請求項１２】 請求項１乃至請求項１０の何れか１項
記載のタイミング制御方法を実施してスレーブデバイス
に対するアクセスタイム、サイクルタイム及びアドレス
空間を可変することを特徴とする基地局装置。12. A base station apparatus, wherein an access time to a slave device, a cycle time, and an address space are varied by implementing the timing control method according to claim 1. Description: 【請求項１３】 請求項１乃至請求項１０の何れか１項
記載のタイミング制御方法を実施してスレーブデバイス
に対するアクセスタイム、サイクルタイム及びアドレス
空間を可変することを特徴とする製造又は検査装置。13. A manufacturing or inspecting apparatus, characterized in that an access time, a cycle time, and an address space for a slave device are varied by implementing the timing control method according to any one of claims 1 to 10.
JP2001146525A 2001-05-16 2001-05-16 Timing control method Pending JP2002342267A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001146525A JP2002342267A (en) 2001-05-16 2001-05-16 Timing control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001146525A JP2002342267A (en) 2001-05-16 2001-05-16 Timing control method

Publications (1)

Publication Number Publication Date
JP2002342267A true JP2002342267A (en) 2002-11-29

Family

ID=18992162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001146525A Pending JP2002342267A (en) 2001-05-16 2001-05-16 Timing control method

Country Status (1)

Country Link
JP (1) JP2002342267A (en)

Similar Documents

Publication Publication Date Title
TWI679539B (en) Master-slave system, command execution method and data access method
RU2352980C2 (en) Compatibility of single-wire and three-wire buses
US7047335B2 (en) Method for receiving user defined frame information structure (FIS) types in a serial-ATA (SATA) system
JP2008539499A (en) Dynamic I2C slave device address decoder
US8364944B2 (en) Methods of operating memory devices and electronic systems having memory devices
US7778093B2 (en) Memory control circuit capable of dynamically adjusting deglitch windows, and related method
CN111782027A (en) DDR memory operation frequency adjusting method and device
US6748464B2 (en) Semiconductor device comprising CPU and peripheral circuit wherein control unit performs wait cycle control that makes peripheral circuit wait a predetermined time before responding to CPU
US8140797B2 (en) Integrated circuit and method of securing access to an on-chip memory
CN112309452A (en) Method and related device for automatically calibrating data receiving window of foreground
CN111124972A (en) Chip extension method, system and storage medium based on same I2C address
US6215722B1 (en) Command latency circuit for programmable SLDRAM and latency control method therefor
JP2002342267A (en) Timing control method
US7315928B2 (en) Apparatus and related method for accessing page mode flash memory
US6550015B1 (en) Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead
US20180151232A1 (en) Memory control circuit and method thereof
KR20040110316A (en) Circuit for generating a internal clock signal and a method for the same
JPH1185724A (en) Cpu mode switch circuit
CN112905234B (en) Processing device and data access method thereof
CN108170367B (en) Memory control circuit and method thereof
CN217428138U (en) Firewall device
JP4547821B2 (en) Exclusive control circuit for different period sequencer
CN115333667B (en) Method for adjusting time sequence and communication system
US6850561B1 (en) Predictable updating of a baud divisor of an asynchronous serial port during data reception
US20200387454A1 (en) Memory device, electronic device, and associated read method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324