JP2002342091A - プログラム作成装置 - Google Patents

プログラム作成装置

Info

Publication number
JP2002342091A
JP2002342091A JP2001148724A JP2001148724A JP2002342091A JP 2002342091 A JP2002342091 A JP 2002342091A JP 2001148724 A JP2001148724 A JP 2001148724A JP 2001148724 A JP2001148724 A JP 2001148724A JP 2002342091 A JP2002342091 A JP 2002342091A
Authority
JP
Japan
Prior art keywords
address
program
instructions
unit
object program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001148724A
Other languages
English (en)
Inventor
Shoichi Kitagami
尚一 北上
Akinari Fukui
昭也 福井
Kazuya Takahashi
一也 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001148724A priority Critical patent/JP2002342091A/ja
Priority to US09/971,683 priority patent/US6938248B2/en
Publication of JP2002342091A publication Critical patent/JP2002342091A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G06F8/44—Encoding
    • G06F8/443—Optimisation
    • G06F8/4432—Reducing the energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

(57)【要約】 【課題】 ソフトウェアを改良することによって、消費
電力を低減したり誤動作やノイズの発生を抑制し得るプ
ログラム作成装置を得る。 【解決手段】 アセンブラ９は、アセンブリソースプロ
グラムＡＰ１に基づいて相対オブジェクトプログラムＯ
Ｐ１を作成する。次に、アセンブラ９は、ＣＰＵ２にお
ける演算結果に影響を与えない範囲でアセンブリソース
プログラムＡＰ１に含まれる命令の順序を入れ替えて、
他のアセンブリソースプログラムＡＰ２を作成し、その
アセンブリソースプログラムＡＰ２に基づいて相対オブ
ジェクトプログラムＯＰ２を作成する。次に、アセンブ
ラ９は、複数の相対オブジェクトプログラムＯＰ１，Ｏ
Ｐ２について、各命令間のハミング距離の最大値をそれ
ぞれ求め、ハミング距離の最大値が最小のものを、正式
な相対オブジェクトプログラムとして決定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はプログラム作成装
置に関するものであり、特に、ソフトウェアの開発支援
ツールに関する。
【０００２】
【従来の技術】一般的に、マイクロコンピュータ（以下
「マイコン」と称す）を用いたシステムを開発する場合
には、マイコンを動作させるソフトウェアを開発するた
めの環境（開発サポートツール）が必要とされる。開発
サポートツールには、プログラムを作成するためのクロ
スツールと、作成したプログラムを実際にシステム内に
組み込んで、そのプログラムをデバックするためのエミ
ュレータとがある。クロスツールによるプログラムの作
成では、一般的に、Ｃ言語やアセンブリ言語等の高級言
語を用いてソースプログラムが記述され、そのソースプ
ログラムは、マイコンが理解できる機械語を用いたオブ
ジェクトプログラムに翻訳（コンパイル）される。オブ
ジェクトプログラムは複数の命令を含んでおり、これら
の複数の命令は、それぞれアドレスが割り当てられて、
マイコンのメモリ内に記憶される。マイコンは、メモリ
内に記憶された複数の命令を順番に読み出すことによ
り、オブジェクトプログラムを実行する。ソースプログ
ラムからオブジェクトプログラムへのコンパイルの仕方
を工夫することで、同じソースプログラムを使用した場
合であっても、マイコンの性能を上げることができる。
これは開発支援ツールの性能を表す一つの指標であり、
一般に「コンパイル性能」と呼ばれている。
【０００３】ところで、マイコンは複数のＣＭＯＳトラ
ンジスタを用いて構成されているが、ＣＭＯＳトランジ
スタにおいては、出力負荷を「Ｈ」から「Ｌ」あるいは
「Ｌ」から「Ｈ」にドライブする際、即ちスイッチング
の際に電流が流れ、電力が消費される。そして、ＣＭＯ
Ｓトランジスタにおける電力の消費量は、スイッチング
の回数に比例して増加する。また、スイッチングの際に
急激な電流変化が生じるため、それに起因して誤動作や
ノイズが発生する。特に、同時にスイッチングするアド
レスバスやデータバスの本数が多いと、急激に大量の電
流が流れる。その結果、過渡的にグランド電位や電源電
位の変動が生じ、マイコンの誤動作や性能の低下を引き
起こす。また、ノイズが発生すると、マイコン自身の誤
動作や性能の低下が生じるのみならず、バスラインや電
源ラインを通して外部にノイズが伝わったりもする。
【０００４】また、上記の通りマイコンは、メモリ内に
記憶された複数の命令を順次読み出すことにより、オブ
ジェクトプログラムを実行する。具体的には、ＣＰＵが
アドレスバスを介してメモリ内のアドレスを指定し、そ
のアドレスからデータバスを介して命令を取り込んで、
その命令を実行する。マイコンでは、アドレスバスやデ
ータバスのスイッチング時に大量の電流が流れるため、
これらのバスのスイッチング動作が、マイコンの消費電
力やノイズの大きさに与える影響が大きい。例えばデー
タバスは、マイコンを用いたシステムの共通信号線とし
て周辺機器等にも接続されており、また信号線長も長い
ため、容量性負荷が大きい。このため、データバスがス
イッチングする際には大きな電流が流れることになる。
従って、アドレスバスやデータバスの電位が変化する回
数を少なくできれば、それだけ消費電力を低減したりノ
イズの発生を抑制することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来、
マイコンの消費電力を低減したり誤動作やノイズの発生
を抑制するための対策は、マイコンのアーキテクチャや
ハードウェアを工夫することによって行われており、ソ
フトウェア的な観点からは対策が行われていないという
問題があった。
【０００６】本発明はかかる問題を解決するために成さ
れたものであり、ハードウェアには手を加えることな
く、ソフトウェアを改良することによって、消費電力を
低減したり誤動作やノイズの発生を抑制し得るプログラ
ム作成装置を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】この発明のうち請求項１
に記載のプログラム作成装置は、複数の命令を含むオブ
ジェクトプログラムが記憶された記憶部と、記憶部から
データバスを介して取り込んだオブジェクトプログラム
に基づいて演算を実行する演算部とを有するデータ処理
装置が使用するオブジェクトプログラムを作成するため
のプログラム作成装置であって、与えられたソースプロ
グラムに基づいてオブジェクトプログラムを作成するプ
ログラム作成部を備え、プログラム作成部は、複数の命
令の順序を入れ替えることによって得られる複数の等価
なオブジェクトプログラムのうち、連続する２つの命令
間のハミング距離の最大値が最小のものを、正式なオブ
ジェクトプログラムとして決定することを特徴とするも
のである。
【０００８】また、この発明のうち請求項２に記載のプ
ログラム作成装置は、請求項１に記載のプログラム作成
装置であって、プログラム作成部による複数の命令の順
序の入れ替えは、オブジェクトプログラムのうち、少な
くとも、頻繁に繰り返して実行される箇所に対して行わ
れることを特徴とするものである。
【０００９】また、この発明のうち請求項３に記載のプ
ログラム作成装置は、請求項１に記載のプログラム作成
装置であって、プログラム作成部による複数の命令の順
序の入れ替えは、オブジェクトプログラムのうち、少な
くとも、ノイズに敏感な回路の動作に関する箇所に対し
て行われることを特徴とするものである。
【００１０】また、この発明のうち請求項４に記載のプ
ログラム作成装置は、２n以下で２n -1よりも大きいｍ個
の命令（ｎ及びｍは自然数）を含むオブジェクトプログ
ラムが記憶された記憶部と、ｋ（ｋはｎよりも大きい自
然数）本のアドレスバスを介して記憶部内のｋビットの
アドレスを順に指定することによって記憶部から順に読
み出されたｍ個の命令に基づいて演算を実行する演算部
とを有するデータ処理装置が使用するオブジェクトプロ
グラムを作成するためのプログラム作成装置であって、
与えられたソースプログラムに基づいてオブジェクトプ
ログラムを作成するプログラム作成部と、プログラム作
成部によって作成されたオブジェクトプログラムに含ま
れるｍ個の命令に対して、連続するｍ個のアドレスを割
り当てるアドレス割り当て部とを備え、アドレス割り当
て部は、連続するｍ個のアドレスの途中でアドレスの最
上位桁の値が変化する場合、最上位桁の値が共通するよ
うに、アドレスを割り当て直すことを特徴とするもので
ある。
【００１１】また、この発明のうち請求項５に記載のプ
ログラム作成装置は、請求項４に記載のプログラム作成
装置であって、アドレス割り当て部は、アドレスを割り
当て直すにあたり、最下位ビットよりも（ｎ−１）ビッ
ト上位のビットよりも上位側の全てのビットの値が共通
するように、アドレスを割り当てることを特徴とするも
のである。
【００１２】また、この発明のうち請求項６に記載のプ
ログラム作成装置は、複数の命令を含むオブジェクトプ
ログラムが記憶された記憶部と、アドレスバスを介して
記憶部内のアドレスを順に指定することによって記憶部
から順に読み出された複数の命令に基づいて演算を実行
する演算部とを有するデータ処理装置が使用するオブジ
ェクトプログラムを作成するためのプログラム作成装置
であって、与えられたソースプログラムに基づいてオブ
ジェクトプログラムを作成するプログラム作成部と、プ
ログラム作成部によって作成されたオブジェクトプログ
ラムに含まれる複数の命令に対して、連続する複数のア
ドレスを割り当てるアドレス割り当て部とを備え、アド
レス割り当て部は、連続する複数のアドレスの途中でア
ドレスの最上位桁の値が変化する場合、その変化直後の
アドレスが割り当てられている命令のアドレスを、その
次のアドレス以降のアドレスに割り当て直すことを特徴
とするものである。
【００１３】また、この発明のうち請求項７に記載のプ
ログラム作成装置は、複数の命令を含むオブジェクトプ
ログラムが記憶された記憶部と、アドレスバスを介して
記憶部内のアドレスを順に指定することによって記憶部
から順に読み出された複数の命令に基づいて演算を実行
する演算部とを有するデータ処理装置が使用するオブジ
ェクトプログラムを作成するためのプログラム作成装置
であって、与えられたソースプログラムに基づいてオブ
ジェクトプログラムを作成するプログラム作成部と、プ
ログラム作成部によって作成されたオブジェクトプログ
ラムに含まれる複数の命令に対して、連続する複数のア
ドレスを割り当てるアドレス割り当て部とを備え、アド
レス割り当て部は、連続する複数のアドレスの途中でア
ドレスの最上位桁の値が変化する場合、その変化直前の
アドレスにアクセスした後、その変化直後のアドレスに
アクセスする前に、所定のアドレスへアクセスすること
を指示する、専用命令を挿入するように、アドレスを割
り当て直すことを特徴とするものである。
【００１４】また、この発明のうち請求項８に記載のプ
ログラム作成装置は、複数の命令を含むオブジェクトプ
ログラムが記憶された記憶部と、アドレスバスを介して
記憶部内のアドレスを順に指定することによって記憶部
から順に読み出された複数の命令に基づいて演算を実行
する演算部とを有するデータ処理装置が使用するオブジ
ェクトプログラムを作成するためのプログラム作成装置
であって、与えられたソースプログラムに基づいてオブ
ジェクトプログラムを作成するプログラム作成部と、プ
ログラム作成部によって作成されたオブジェクトプログ
ラムに含まれる複数の命令に対して、アドレスをそれぞ
れ割り当てるアドレス割り当て部とを備え、複数の命令
には、一の命令から他の命令への分岐を指示する分岐命
令が含まれており、アドレス割り当て部は、分岐元のア
ドレスと分岐先のアドレスとの間のハミング距離が所定
の基準値よりも大きい場合、分岐元のアドレスにアクセ
スした後、分岐先のアドレスにアクセスする前に、所定
のアドレスへアクセスすることを指示する、専用命令を
挿入するように、アドレスを割り当て直すことを特徴と
するものである。
【００１５】また、この発明のうち請求項９に記載のプ
ログラム作成装置は、複数の命令を含むオブジェクトプ
ログラムが記憶された記憶部と、アドレスバスを介して
記憶部内のアドレスを順に指定することによって記憶部
から順に読み出された複数の命令に基づいて演算を実行
する演算部とを有するデータ処理装置が使用するオブジ
ェクトプログラムを作成するためのプログラム作成装置
であって、与えられたソースプログラムに基づいてオブ
ジェクトプログラムを作成するプログラム作成部と、プ
ログラム作成部によって作成されたオブジェクトプログ
ラムに含まれる複数の命令に対して、アドレスをそれぞ
れ割り当てるアドレス割り当て部とを備え、複数の命令
には、データの参照を必要とする所定の命令が含まれて
おり、アドレス割り当て部は、所定の命令のアドレスと
データのアドレスとの間のハミング距離が所定の基準値
よりも大きい場合、所定の命令のアドレスにアクセスし
た後、データのアドレスにアクセスする前に、所定のア
ドレスへアクセスすることを指示する、専用命令を挿入
するように、アドレスを割り当て直すことを特徴とする
ものである。
【００１６】また、この発明のうち請求項１０に記載の
プログラム作成装置は、複数の命令を含むオブジェクト
プログラムが記憶された記憶部と、アドレスバスを介し
て記憶部内のアドレスを順に指定することによって記憶
部から順に読み出された複数の命令に基づいて演算を実
行する演算部とを有するデータ処理装置が使用するオブ
ジェクトプログラムを作成するためのプログラム作成装
置であって、与えられたソースプログラムに基づいてオ
ブジェクトプログラムを作成するプログラム作成部と、
プログラム作成部によって作成されたオブジェクトプロ
グラムに含まれる複数の命令に対して、アドレスをそれ
ぞれ割り当てるアドレス割り当て部とを備え、複数の命
令には、データの参照を必要とする所定の命令が含まれ
ており、アドレス割り当て部は、所定の命令のアドレス
とデータのアドレスとの間のハミング距離が所定の基準
値よりも大きい場合、ハミング距離が所定の基準値以下
になるように、所定の命令及びデータの少なくとも一方
のアドレスを割り当て直すことを特徴とするものであ
る。
【００１７】また、この発明のうち請求項１１に記載の
プログラム作成装置は、請求項４〜１０のいずれか一つ
に記載のプログラム作成装置であって、アドレス割り当
て部によるアドレスの割り当て直しは、オブジェクトプ
ログラムのうち、少なくとも、頻繁に繰り返して実行さ
れる箇所に対して行われることを特徴とするものであ
る。
【００１８】また、この発明のうち請求項１２に記載の
プログラム作成装置は、請求項４〜１０のいずれか一つ
に記載のプログラム作成装置であって、アドレス割り当
て部によるアドレスの割り当て直しは、オブジェクトプ
ログラムのうち、少なくとも、他の箇所よりも高速で動
作する箇所に対して行われることを特徴とするものであ
る。
【００１９】また、この発明のうち請求項１３に記載の
プログラム作成装置は、請求項４〜１０のいずれか一つ
に記載のプログラム作成装置であって、アドレス割り当
て部によるアドレスの割り当て直しは、オブジェクトプ
ログラムのうち、少なくとも、ノイズに敏感な回路の動
作に関する箇所に対して行われることを特徴とするもの
である。
【００２０】また、この発明のうち請求項１４に記載の
プログラム作成装置は、複数の命令を含むオブジェクト
プログラムが記憶された記憶部と、記憶部からデータバ
スを介して取り込んだオブジェクトプログラムに基づい
て演算を実行する演算部とを有するデータ処理装置が使
用するオブジェクトプログラムを作成するためのプログ
ラム作成装置であって、複数の命令の順序を入れ替える
ことによって得られる複数の等価なオブジェクトプログ
ラムのうち、同時にスイッチングされるデータバスの本
数が最も少なくなるものを、正式なオブジェクトプログ
ラムとして決定することを特徴とするものである。
【００２１】また、この発明のうち請求項１５に記載の
プログラム作成装置は、複数の命令を含むオブジェクト
プログラムが記憶された記憶部と、アドレスバスを介し
て記憶部内のアドレスを順に指定することによって記憶
部から順に読み出された複数の命令に基づいて演算を実
行する演算部とを有するデータ処理装置が使用するオブ
ジェクトプログラムを作成するためのプログラム作成装
置であって、オブジェクトプログラムに含まれる複数の
命令に対してアドレスを割り当てた後、同時にスイッチ
ングされるアドレスバスの本数が少なくなるように、ア
ドレスを割り当て直すことを特徴とするものである。
【００２２】
【発明の実施の形態】実施の形態１．図１は、マイコン
の構成の一部を模式的に示すブロック図である。データ
処理装置であるマイコン１は、演算を実行するための演
算部であるＣＰＵ２と、オブジェクトプログラムやその
他のデータが記憶された記憶部であるメモリ３とを備え
ている。オブジェクトプログラムは複数の命令を含んで
おり、これらの複数の命令は、それぞれアドレスが割り
当てられて、メモリ３内に記憶されている。ＣＰＵ２と
メモリ３とは、それぞれ１６本のアドレスバス４及びデ
ータバス５によって互いに接続されている。ここでは、
オブジェクトプログラムに含まれる各命令、及びメモリ
３内のアドレスが、それぞれ２進数１６ビットのディジ
タルデータで表されている場合を想定している。マイコ
ン１は、メモリ３内に記憶された複数の命令を順番に読
み出すことにより、オブジェクトプログラムを実行す
る。具体的に、ＣＰＵ２は、アドレスバス４を介してメ
モリ３内のアドレスを指定し、そのアドレスからデータ
バス５を介して命令を取り込んで、その命令を実行す
る。
【００２３】図２は、プログラムを作成するためのクロ
スツール６ａを模式的に示すブロック図である。エディ
タ７によって、Ｃ言語を用いて記述されたＣソースプロ
グラムが作成される。Ｃソースプログラムは、Ｃコンパ
イラ８によって、アセンブラ言語を用いて記述されたア
センブリソースプログラムに翻訳される。アセンブリソ
ースプログラムは、アセンブラ９によって、相対オブジ
ェクトプログラムに翻訳される。ここで、「相対オブジ
ェクトプログラム」は、分岐先の番地等のメモリ空間の
配置情報が相対情報によって記述されている状態のオブ
ジェクトプログラムである。リンカ１０によって、複数
の相対オブジェクトプログラムが結合されるとともに、
メモリ３内でのアドレスが各命令に割り当てられて、最
終的なオブジェクトプログラムが作成される。作成され
たオブジェクトプログラムは、マイコン１のメモリ３内
に記憶される。
【００２４】また、図３は、他のクロスツール６ｂを模
式的に示すブロック図である。Ｃソースプログラムをコ
ンパイルしてアセンブリソースプログラムを得るのでは
なく、エディタ７によってアセンブリソースプログラム
が直接作成されている。
【００２５】以下、図２に示したクロスツール６ａを用
いる場合を例にとり、本実施の形態１に係るプログラム
の作成について説明する。図４は、エディタ７によって
作成されたＣソースプログラムを示す図である。図４に
示したＣソースプログラムは、Ｃコンパイラ８によっ
て、アセンブリソースプログラムにコンパイルされる。
アセンブリソースプログラムは、アセンブラ９によって
相対オブジェクトプログラムにコンパイルされる。
【００２６】図５は、本実施の形態１に係るアセンブラ
９の処理を説明するためのフローチャートである。ま
ず、ステップＳＰ１Ａにおいて、アセンブラ９は、Ｃコ
ンパイラ８によって作成されたアセンブリソースプログ
ラム（アセンブリソースプログラムＡＰ１）に基づい
て、相対オブジェクトプログラムＯＰ１を作成する。図
６は、アセンブリソースプログラムＡＰ１及び相対オブ
ジェクトプログラムＯＰ１を示す図である。
【００２７】図５に戻り、次に、ステップＳＰ１Ｂにお
いて、アセンブラ９は、ＣＰＵ２における演算結果に影
響を与えない範囲でアセンブリソースプログラムＡＰ１
に含まれる命令の順序を入れ替えて、他のアセンブリソ
ースプログラムＡＰ２を作成する。図６を参照して、ｓ
ａ及びｓｂから成る組とｓｃ及びｓｄから成る組とを入
れ替えても演算結果は異ならないため、アセンブラ９
は、これらの組を入れ替えて、アセンブリソースプログ
ラムＡＰ２を作成する。
【００２８】図５に戻り、次に、ステップＳＰ１Ｃにお
いて、アセンブラ９は、作成したアセンブリソースプロ
グラムＡＰ２に基づいて相対オブジェクトプログラムＯ
Ｐ２を作成する。図７は、作成されたアセンブリソース
プログラムＡＰ２及び相対オブジェクトプログラムＯＰ
２を示す図である。相対オブジェクトプログラムＯＰ１
に基づいて作成したオブジェクトプログラムをＣＰＵ２
が実行しても、相対オブジェクトプログラムＯＰ２に基
づいて作成したオブジェクトプログラムをＣＰＵ２が実
行しても、その演算結果は等しいものとなる。この意味
で、相対オブジェクトプログラムＯＰ１と相対オブジェ
クトプログラムＯＰ２とは互いに等価であるといえる。
【００２９】次に、ステップＳＰ１Ｄにおいて、アセン
ブラ９は、これまでに作成した複数の相対オブジェクト
プログラムＯＰ１，ＯＰ２について、各命令間のハミン
グ距離の最大値をそれぞれ求める。図６を参照して、相
対オブジェクトプログラムＯＰ１におけるハミング距離
の最大値は、４行目の命令と５行目の命令との間の
「９」である。また、図７を参照して、相対オブジェク
トプログラムＯＰ２におけるハミング距離の最大値は、
２行目の命令と３行目の命令との間、及び５行目の命令
と６行目の命令との間の「５」である。従って、アセン
ブラ９は、相対オブジェクトプログラムＯＰ１における
ハミング距離の最大値は「９」であり、相対オブジェク
トプログラムＯＰ２におけるハミング距離の最大値は
「５」であると決定する。
【００３０】図５に戻り、次に、ステップＳＰ１Ｅにお
いて、アセンブラ９は、互いに等価な複数の相対オブジ
ェクトプログラムＯＰ１，ＯＰ２の中から、正式な相対
オブジェクトプログラムを一つ決定する。具体的には、
アセンブラ９は、ハミング距離の最大値が最小のもの
を、正式な相対オブジェクトプログラムとして決定す
る。この例の場合、アセンブラ９は、相対オブジェクト
プログラムＯＰ２を正式な相対オブジェクトプログラム
として決定する。
【００３１】このように本実施の形態１に係るプログラ
ムの作成によれば、アセンブラ９は、互いに等価な複数
の相対オブジェクトプログラムＯＰ１，ＯＰ２を作成
し、その中から、ハミング距離の最大値が最小のもの
を、正式な相対オブジェクトプログラムとして決定す
る。従って、同時にスイッチングするデータバス５の本
数を削減できるため、急激な電流変化に起因するマイコ
ンの誤動作やノイズの発生を抑制することができる。
【００３２】なお、以上の説明では、命令の実行によっ
てバスが使用されるサイクルを省略したが、基本的に上
記の効果に影響するものではない。
【００３３】また、以上の説明では、Ｃ言語を用いて記
述されたＣソースプログラムに基づいてアセンブリソー
スプログラムが作成される場合について説明したが、ア
センブリソースプログラムは、図３に示したようにエデ
ィタ７によって直接作成されてもよく、あるいは、他の
高級言語を用いて記述されたプログラムに基づいて作成
されてもよい。
【００３４】実施の形態２．上記実施の形態１では、命
令の順序を入れ替えて互いに等価な複数の相対オブジェ
クトプログラムを作成し、その中でハミング距離の最大
値が最小のものを正式な相対オブジェクトプログラムと
して決定する発明について説明した。本実施の形態２に
係るプログラムの作成では、上記実施の形態１に係る発
明を、少なくとも、一つのプログラム中で頻繁に繰り返
して実行される箇所に対して適用する。例えばサブルー
チンのように、同じプログラムが何回も繰り返して実行
される箇所に適用する。もちろん、プログラムの全体に
対して適用してもよい。
【００３５】このように本実施の形態２に係るプログラ
ムの作成によれば、少なくとも実行される頻度が高い部
分のプログラムに対して上記実施の形態１に係る発明を
適用することにより、マイコンの誤動作やノイズの発生
を効率的に抑制することができる。
【００３６】実施の形態３．上記実施の形態１では、命
令の順序を入れ替えて互いに等価な複数の相対オブジェ
クトプログラムを作成し、その中でハミング距離の最大
値が最小のものを正式な相対オブジェクトプログラムと
して決定する発明について説明した。本実施の形態２に
係るプログラムの作成では、上記実施の形態１に係る発
明を、プログラムのうち、少なくとも、他の部分よりも
高速で動作する部分に対して適用する。プログラムに
は、常に高速で動作しているのではなく、通常はスタン
バイ状態にあるか低速で動作している状態にあるが、何
らかのイベントによって一時的に高速で動作する状態に
なり、処理が終了するとまた元の状態に戻る部分を含む
ものがある。通常、プログラムが高速で動作すると消費
電力も大きいため、高速で動作する部分のプログラムが
アドレス変化の大きいアドレスを含んでいる場合は、そ
の消費電力はさらに大きくなる。そこで、本実施の形態
３では、高速で動作する部分のプログラムに対して、上
記実施の形態１に係る発明を適用する。もちろん、プロ
グラムの全体に対して適用してもよい。
【００３７】このように本実施の形態３に係るプログラ
ムの作成によれば、少なくとも高速で動作する部分のプ
ログラムに対して上記実施の形態１に係る発明を適用す
ることにより、マイコンの消費電力を効率的に抑制する
ことができる。
【００３８】実施の形態４．上記実施の形態１では、命
令の順序を入れ替えて互いに等価な複数の相対オブジェ
クトプログラムを作成し、その中でハミング距離の最大
値が最小のものを正式な相対オブジェクトプログラムと
して決定する発明について説明した。本実施の形態４に
係るプログラムの作成では、上記実施の形態１に係る発
明を、プログラムのうち、少なくとも、ノイズに敏感な
回路の動作に関する部分に対して適用する。マイコンの
中には、ＡＤ変換器等のようなアナログ回路を内蔵する
種類のものがある。また、マイコンの外部にアナログＩ
Ｃが接続された種類のものもある。一般的にアナログ回
路はノイズの影響を受けやすく、例えばＡＤ変換器がノ
イズの影響を受けると、ＡＤ変換の精度が悪化する。そ
こで、本実施の形態４では、ノイズの影響を受けやすい
回路の動作に関する部分のプログラムに対して、上記実
施の形態１に係る発明を適用する。もちろん、プログラ
ムの全体に対して適用してもよい。
【００３９】このように本実施の形態４に係るプログラ
ムの作成によれば、少なくともノイズの影響を受けやす
い回路の動作に関する部分のプログラムに対して上記実
施の形態１に係る発明を適用することにより、マイコン
の性能の低下を効率的に抑制することができる。
【００４０】実施の形態５．上記の通り、オブジェクト
プログラムは複数の命令を含んでおり、これらの複数の
命令は、リンカ１０によってそれぞれアドレスが割り当
てられて、メモリ３内に記憶されている。また、ＣＰＵ
２は、アドレスバス４を介してメモリ３内のアドレスを
指定し、そのアドレスから命令を読み出して、その命令
を実行する。そして、メモリ３内に記憶された複数の命
令を順番に読み出すことにより、オブジェクトプログラ
ムを実行する。従って、オブジェクトプログラムに含ま
れる複数の命令をメモリ３内のどのアドレスに割り当て
るかによって、ＣＰＵ２がメモリ３内のアドレスを指定
する際にアドレスバス４の電位が変化するパターンが異
なってくる。本実施の形態５では、アドレスバス４の電
位変化が大きくなることのないよう、オブジェクトプロ
グラムの複数の命令に割り当てられるメモリ３内のアド
レスを、リンカ１０によって調整する。
【００４１】図８は、本実施の形態５に係るリンカ１０
の処理を説明するためのフローチャートである。まず、
ステップＳＰ２Ａにおいて、リンカ１０は、作成したオ
ブジェクトプログラムに含まれる複数の命令に対して、
メモリ３内のアドレスを割り当てる。厳密には、先頭の
命令に対してメモリ３内のアドレスが割り当てられ、２
番目以降の命令のアドレスは、先頭の命令のアドレスに
連続するように自動的に割り当てられる。図９は、ステ
ップＳＰ２Ａによって割り当てられたアドレスビットＡ
Ｂ１を示す図である。ここでは、命令ａ〜命令ｈの８個
の命令によってオブジェクトプログラムが構成されてい
る場合の例を示している。例えば、命令ｄには、メモリ
３内の「0111 1111 1111 1111」というアドレスが割り
当てられ、命令ｅには、メモリ３内の「1000 0000 0000
0000」というアドレスが割り当てられている。
【００４２】図８に戻り、次に、ステップＳＰ２Ｂにお
いて、リンカ１０は、命令ａ〜命令ｈが割り当てられた
全てのアドレスに関して、ＭＳＢ（Most Significant B
it）が「０」のアドレスと「１」のアドレスとが両方と
も存在するか否かを判定する。
【００４３】ステップＳＰ２Ｂにおける判定の結果が
「ＹＥＳ」である場合はステップＳＰ２Ｃに進み、リン
カ１０は、先頭の命令ａのアドレスを割り当て直す。２
番目以降の命令ｂ〜命令ｈの各アドレスは、先頭の命令
ａのアドレスに連続するように自動的に割り当てられ
る。図９に示したアドレスビットＡＢ１の場合は、ＭＳ
Ｂが「０」のものと「１」のものとが両方とも存在する
ため、アドレスが割り当て直されることになる。そし
て、ステップＳＰ２Ｂにおける判定の結果が「ＮＯ」と
なるまで、ステップＳＰ２Ｃ及びステップＳＰ２Ｂにお
ける動作が繰り返される。
【００４４】ステップＳＰ２Ｂにおける判定の結果が
「ＮＯ」である場合は、ステップＳＰ２Ｄに進み、リン
カ１０は、そのアドレスを正式なアドレスとして決定す
る。図１０は、正式なアドレスとして決定されたアドレ
スビットＡＢ２を示す図である。命令ａ〜命令ｈのＭＳ
Ｂは全て「１」である。
【００４５】アドレスビットＡＢ１のハミング距離の最
大値は、ＭＳＢが「０」の最後の命令である命令ｄと、
ＭＳＢが「１」の最初の命令である命令ｅとの間の「１
６」であるのに対して、アドレスビットＡＢ２のハミン
グ距離の最大値は「３」である。
【００４６】このように本実施の形態５に係るプログラ
ムの作成によれば、リンカ１０は、一つのオブジェクト
プログラムに含まれる複数の命令に対して割り当てられ
た複数のアドレスの中に、ＭＳＢが「０」のものと
「１」のものとが両方とも存在する場合、そのアドレス
を、ＭＳＢが「０」のものと「１」のものとの一方のみ
が存在するように変更して、その変更後のアドレスを正
式なアドレスとして決定する。従って、同時にスイッチ
ングするアドレスバス４の本数を削減できるため、急激
な電流変化に起因するマイコンの誤動作やノイズの発生
を抑制することができる。
【００４７】なお、以上の説明では、命令の実行によっ
てバスが使用されるサイクルを省略したが、基本的に上
記の効果に影響するものではない。
【００４８】また、以上の説明では、リンカ１０は、一
つのオブジェクトプログラムに含まれる複数の命令の各
ＭＳＢの値が共通するように、各命令にアドレスを割り
当てた。しかしながら、ＭＳＢの値ではなく最上位桁の
値が共通するように（換言すれば、連続する複数のアド
レスの途中で桁上がり又は桁下がりが生じないよう
に）、アドレスを割り当ててもよい。例えば、一の命令
のアドレスが「0000 11111111 1111」であり、次の命令
のアドレスが「0001 0000 0000 0000」である場合は、
桁上がりが生じている。なお、この場合の「最上位桁」
とは、ＭＳＢよりも３ビット下位の桁となる。
【００４９】さらに、以上の説明では、リンカ１０は、
一つのオブジェクトプログラムに含まれる複数の命令の
ＭＳＢが共通するように、各命令にアドレスを割り当て
た。しかしながら、例えば一つのオブジェクトプログラ
ムに８（＝２n：ｎは３）個の命令が含まれる場合に、
図１０に示したように、ＬＳＢ（Least SignificantBi
t）よりも２（＝ｎ−１）ビット上位のビットよりも上
位側の全てのビットの値が共通するようにアドレスを割
り当てることにより、同時にスイッチングするアドレス
バス４の本数を最大限削減することができる。
【００５０】実施の形態６．上記実施の形態５では、Ｍ
ＳＢが「０」のものと「１」のものとの一方のみが存在
するように割り当てられたアドレスを、正式なアドレス
として決定する発明について説明した。本実施の形態６
に係るプログラムの作成では、上記実施の形態２と同様
の趣旨に基づき、上記実施の形態５に係る発明を、少な
くとも、一つのプログラム中で頻繁に繰り返して実行さ
れる箇所に対して適用する。もちろん、プログラムの全
体に対して適用してもよい。
【００５１】このように本実施の形態６に係るプログラ
ムの作成によれば、少なくとも実行される頻度が高い部
分のプログラムに対して上記実施の形態５に係る発明を
適用することにより、マイコンの誤動作やノイズの発生
を効率的に抑制することができる。
【００５２】実施の形態７．上記実施の形態５では、Ｍ
ＳＢが「０」のものと「１」のものとの一方のみが存在
するように割り当てられたアドレスを、正式なアドレス
として決定する発明について説明した。本実施の形態７
に係るプログラムの作成では、上記実施の形態３と同様
の趣旨に基づき、上記実施の形態５に係る発明を、プロ
グラムのうち、少なくとも、他の部分よりも高速で動作
する部分に対して適用する。もちろん、プログラムの全
体に対して適用してもよい。
【００５３】このように本実施の形態７に係るプログラ
ムの作成によれば、少なくとも高速で動作する部分のプ
ログラムに対して上記実施の形態５に係る発明を適用す
ることにより、マイコンの消費電力を効率的に抑制する
ことができる。
【００５４】実施の形態８．上記実施の形態５では、Ｍ
ＳＢが「０」のものと「１」のものとの一方のみが存在
するように割り当てられたアドレスを、正式なアドレス
として決定する発明について説明した。本実施の形態８
に係るプログラムの作成では、上記実施の形態４と同様
の趣旨に基づき、上記実施の形態５に係る発明を、プロ
グラムのうち、少なくとも、ノイズに敏感な回路の動作
に関する部分に対して適用する。もちろん、プログラム
の全体に対して適用してもよい。
【００５５】このように本実施の形態８に係るプログラ
ムの作成によれば、少なくともノイズの影響を受けやす
い回路の動作に関する部分のプログラムに対して上記実
施の形態５に係る発明を適用することにより、マイコン
の性能の低下を効率的に抑制することができる。
【００５６】実施の形態９．本実施の形態９では、上記
実施の形態５と同様の趣旨に基づき、アドレスバス４の
電位変化が大きくなることのないよう、オブジェクトプ
ログラムの複数の命令に割り当てられるメモリ３内のア
ドレスを、リンカ１０によって調整する。
【００５７】図１１は、本実施の形態９に係るリンカ１
０の処理を説明するためのフローチャートである。ま
ず、ステップＳＰ３Ａにおいて、リンカ１０は、作成し
たオブジェクトプログラムに含まれる複数の命令に対し
て、メモリ３内のアドレスを割り当てる。厳密には、先
頭の命令に対してメモリ３内のアドレスが割り当てら
れ、２番目以降の命令のアドレスは、先頭の命令のアド
レスに連続するように自動的に割り当てられる。
【００５８】次に、ステップＳＰ３Ｂにおいて、リンカ
１０は、命令ａ〜命令ｈが割り当てられた全てのアドレ
スに関して、ＭＳＢが「０」のアドレスと「１」のアド
レスとが両方とも存在するか否かを判定する。
【００５９】ステップＳＰ３Ｂにおける判定の結果が
「ＹＥＳ」である場合はステップＳＰ３Ｃに進み、リン
カ１０は、所定の命令以降の命令のアドレスを割り当て
直す。ここでいう「所定の命令」とは、ＭＳＢが「０」
の最後の命令（図９に示したアドレスビットＡＢ１では
命令ｄがこれに相当する）である。上記所定の命令の新
たなアドレスとしては、「1000 0000 0000 0001」以降
の任意のアドレスを割り当てればよい。望ましくは、
「0111 1111 1111 1111」のアドレスと上位ビットが共
通するアドレスに割り当てるとよい。命令ｅ〜命令ｈの
各アドレスは、命令ｄのアドレスに連続するように自動
的に割り当てられる。
【００６０】次に、ステップＳＰ３Ｄにおいて、リンカ
１０は、「0111 1111 1111 1111」のアドレスに、命令
ｄの新たなアドレスへのジャンプ命令を挿入する。
【００６１】次に、ステップＳＰ３Ｅにおいて、リンカ
１０は、そのアドレスを正式なアドレスとして決定す
る。また、ステップＳＰ３Ｂにおける判定の結果が「Ｎ
Ｏ」である場合もステップＳＰ３Ｅに進み、リンカ１０
は、そのアドレスを正式なアドレスとして決定する。図
１２は、正式なアドレスとして決定されたアドレスビッ
トＡＢ３を示す図である。命令ｄの新たなアドレスとし
ては「1111 1111 0000 0000」が割り当てられており、
「0111 1111 1111 1111」のアドレスには、命令ｄの新
たなアドレスへのジャンプ命令が挿入されている。
【００６２】図９に示したアドレスビットＡＢ１のハミ
ング距離の最大値は、ＭＳＢが「０」の最後の命令であ
る命令ｄと、ＭＳＢが「１」の最初の命令である命令ｅ
との間の「１６」であるのに対して、アドレスビットＡ
Ｂ３のハミング距離の最大値は、ＭＳＢが「０」の最後
のアドレスと、命令ｄの新たなアドレスとの間の「９」
である。
【００６３】このように本実施の形態９に係るプログラ
ムの作成によれば、リンカ１０は、一つのオブジェクト
プログラムに含まれる複数の命令に対して割り当てられ
た複数のアドレスの中に、ＭＳＢが「０」のものと
「１」のものとが両方とも存在する場合、ハミング距離
が小さくなるように、所定の命令以降の命令のアドレス
を割り当て直し、その所定の命令の新たなアドレスへの
ジャンプ命令を挿入して、正式なアドレスとして決定す
る。従って、同時にスイッチングするアドレスバス４の
本数を削減できるため、急激な電流変化に起因するマイ
コンの誤動作やノイズの発生を抑制することができる。
【００６４】なお、以上の説明では、命令の実行によっ
てバスが使用されるサイクルを省略したが、基本的に上
記の効果に影響するものではない。
【００６５】また、マイコンでは通常パイプライン処理
が行われているため、命令が実行されるまでには数サイ
クルかかり、その間バスが使用されていない場合には、
次の命令が先読みされる。本実施の形態９ではパイプラ
イン処理がなされていない場合について説明したが、パ
イプライン処理が行われるマイコンについても、パイプ
ライン処理を想定した箇所に分岐命令を挿入することに
よって、本実施の形態９に係る発明を適用できるのはい
うまでもない。
【００６６】実施の形態１０．上記実施の形態９では、
所定の命令以降の命令のアドレスが割り当て直されると
ともに、ジャンプ命令が挿入されたアドレスを、正式な
アドレスとして決定する発明について説明した。本実施
の形態１０に係るプログラムの作成では、上記実施の形
態２と同様の趣旨に基づき、上記実施の形態９に係る発
明を、少なくとも、一つのプログラム中で頻繁に繰り返
して実行される箇所に対して適用する。もちろん、プロ
グラムの全体に対して適用してもよい。
【００６７】このように本実施の形態１０に係るプログ
ラムの作成によれば、少なくとも実行される頻度が高い
部分のプログラムに対して上記実施の形態９に係る発明
を適用することにより、マイコンの誤動作やノイズの発
生を効率的に抑制することができる。
【００６８】実施の形態１１．上記実施の形態９では、
所定の命令以降の命令のアドレスが割り当て直されると
ともに、ジャンプ命令が挿入されたアドレスを、正式な
アドレスとして決定する発明について説明した。本実施
の形態１１に係るプログラムの作成では、上記実施の形
態３と同様の趣旨に基づき、上記実施の形態９に係る発
明を、プログラムのうち、少なくとも、他の部分よりも
高速で動作する部分に対して適用する。もちろん、プロ
グラムの全体に対して適用してもよい。
【００６９】このように本実施の形態１１に係るプログ
ラムの作成によれば、少なくとも高速で動作する部分の
プログラムに対して上記実施の形態９に係る発明を適用
することにより、マイコンの消費電力を効率的に抑制す
ることができる。
【００７０】実施の形態１２．上記実施の形態９では、
所定の命令以降の命令のアドレスが割り当て直されると
ともに、ジャンプ命令が挿入されたアドレスを、正式な
アドレスとして決定する発明について説明した。本実施
の形態１２に係るプログラムの作成では、上記実施の形
態４と同様の趣旨に基づき、上記実施の形態９に係る発
明を、プログラムのうち、少なくとも、ノイズに敏感な
回路の動作に関する部分に対して適用する。もちろん、
プログラムの全体に対して適用してもよい。
【００７１】このように本実施の形態１２に係るプログ
ラムの作成によれば、少なくともノイズの影響を受けや
すい回路の動作に関する部分のプログラムに対して上記
実施の形態９に係る発明を適用することにより、マイコ
ンの性能の低下を効率的に抑制することができる。
【００７２】実施の形態１３．本実施の形態１３では、
上記実施の形態５と同様の趣旨に基づき、アドレスバス
４の電位変化が大きくなることのないよう、オブジェク
トプログラムの複数の命令に割り当てられるメモリ３内
のアドレスを、リンカ１０によって調整する。
【００７３】図１３は、本実施の形態１３に係るリンカ
１０の処理を説明するためのフローチャートである。ま
ず、ステップＳＰ４Ａにおいて、リンカ１０は、作成し
たオブジェクトプログラムに含まれる複数の命令に対し
て、メモリ３内のアドレスを割り当てる。厳密には、先
頭の命令に対してメモリ３内のアドレスが割り当てら
れ、２番目以降の命令のアドレスは、先頭の命令のアド
レスに連続するように自動的に割り当てられる。
【００７４】次に、ステップＳＰ４Ｂにおいて、リンカ
１０は、命令ａ〜命令ｈが割り当てられた全てのアドレ
スに関して、ＭＳＢが「０」のアドレスと「１」のアド
レスとが両方とも存在するか否かを判定する。
【００７５】ステップＳＰ４Ｂにおける判定の結果が
「ＹＥＳ」である場合はステップＳＰ４Ｃに進み、リン
カ１０は、所定の命令以降の命令のアドレスを１個ずつ
繰り下げる。ここでいう「所定の命令」とは、ＭＳＢが
「０」の最後の命令（図９に示したアドレスビットＡＢ
１では命令ｄがこれに相当する）である。具体的に、リ
ンカ１０は、命令ｄのアドレスを「0111 1111 1111 111
1」から「1000 0000 0000 0000」に割り当て直す。命令
ｅ〜命令ｈの各アドレスは、命令ｄのアドレスに連続す
るように自動的に割り当てられる。
【００７６】次に、ステップＳＰ４Ｄにおいて、リンカ
１０は、「0111 1111 1111 1111」のアドレスに、所定
の専用命令を挿入する。ここで「専用命令」とは、ＣＰ
Ｕ２に対して、特定のアドレスへのアクセスを指定する
命令である。専用命令によってアクセスが指定されるア
ドレスは、「0111 1111 1111 1111」のアドレスとの間
のハミング距離が「７」〜「９」程度のアドレスであ
る。例えば、「0000 0000 1111 1111」のアドレスへの
アクセスが専用命令によって指定される。「00000000 1
111 1111」のアドレスに何らかの他の命令がすでに記憶
されている場合であっても、ＣＰＵ２はそのアドレスに
アクセスするのみであり、その命令を実行しない。
【００７７】次に、ステップＳＰ４Ｅにおいて、リンカ
１０は、そのアドレスを正式なアドレスとして決定す
る。また、ステップＳＰ４Ｂにおける判定の結果が「Ｎ
Ｏ」である場合もステップＳＰ４Ｅに進み、リンカ１０
は、そのアドレスを正式なアドレスとして決定する。図
１４は、正式なアドレスとして決定されたアドレスビッ
トＡＢ４を示す図である。命令ｄの新たなアドレスとし
ては「1000 0000 0000 0000」が割り当てられており、
「0111 1111 1111 1111」のアドレスには、「00000000
1111 1111」のアドレスへのアクセスを指定する専用命
令が挿入されている。ＣＰＵ２は、専用命令に従って
「0000 0000 1111 1111」のアドレスにアクセスした
後、「1000 0000 0000 0000」のアドレスにアクセス
し、命令ｄの読み出しを実行する。
【００７８】図９に示したアドレスビットＡＢ１のハミ
ング距離の最大値は、ＭＳＢが「０」の最後の命令であ
る命令ｄと、ＭＳＢが「１」の最初の命令である命令ｅ
との間の「１６」であるのに対して、アドレスビットＡ
Ｂ４のハミング距離の最大値は、専用命令によって指定
された「0000 0000 1111 1111」のアドレスと、命令ｄ
の新たなアドレス「1000 0000 0000 0000」との間の
「９」である。
【００７９】このように本実施の形態１３に係るプログ
ラムの作成によれば、リンカ１０は、一つのオブジェク
トプログラムに含まれる複数の命令に対して割り当てら
れた複数のアドレスの中に、ＭＳＢが「０」のものと
「１」のものとが両方とも存在する場合、ハミング距離
が小さくなるように、所定の命令以降の命令のアドレス
を割り当て直すとともに、特定のアドレスへのアクセス
を指定する専用命令を挿入して、正式なアドレスとして
決定する。従って、同時にスイッチングするアドレスバ
ス４の本数を削減できるため、急激な電流変化に起因す
るマイコンの誤動作やノイズの発生を抑制することがで
きる。
【００８０】なお、以上の説明では、命令の実行によっ
てバスが使用されるサイクルを省略したが、基本的に上
記の効果に影響するものではない。
【００８１】また、マイコンでは通常パイプライン処理
が行われているため、命令が実行されるまでには数サイ
クルかかり、その間バスが使用されていない場合には、
次の命令が先読みされる。本実施の形態１３ではパイプ
ライン処理がなされていない場合について説明したが、
パイプライン処理が行われるマイコンについても、パイ
プライン処理を想定した箇所に専用命令を挿入すること
によって、本実施の形態１３に係る発明を適用できるの
はいうまでもない。
【００８２】実施の形態１４．上記実施の形態１３で
は、所定の命令以降の命令のアドレスが割り当て直され
るとともに、専用命令が挿入されたアドレスを、正式な
アドレスとして決定する発明について説明した。本実施
の形態１４に係るプログラムの作成では、上記実施の形
態２と同様の趣旨に基づき、上記実施の形態１３に係る
発明を、少なくとも、一つのプログラム中で頻繁に繰り
返して実行される箇所に対して適用する。もちろん、プ
ログラムの全体に対して適用してもよい。
【００８３】このように本実施の形態１４に係るプログ
ラムの作成によれば、少なくとも実行される頻度が高い
部分のプログラムに対して上記実施の形態１３に係る発
明を適用することにより、マイコンの誤動作やノイズの
発生を効率的に抑制することができる。
【００８４】実施の形態１５．上記実施の形態１３で
は、所定の命令以降の命令のアドレスが割り当て直され
るとともに、専用命令が挿入されたアドレスを、正式な
アドレスとして決定する発明について説明した。本実施
の形態１５に係るプログラムの作成では、上記実施の形
態３と同様の趣旨に基づき、上記実施の形態１３に係る
発明を、プログラムのうち、少なくとも、ノイズに敏感
な回路の動作に関する部分に対して適用する。もちろ
ん、プログラムの全体に対して適用してもよい。
【００８５】このように本実施の形態１５に係るプログ
ラムの作成によれば、少なくともノイズの影響を受けや
すい回路の動作に関する部分のプログラムに対して上記
実施の形態１３に係る発明を適用することにより、マイ
コンの性能の低下を効率的に抑制することができる。
【００８６】実施の形態１６．上記実施の形態１３で
は、所定の命令以降の命令のアドレスが割り当て直され
るとともに、専用命令が挿入されたアドレスを、正式な
アドレスとして決定する発明について説明した。本実施
の形態１６に係るプログラムの作成では、上記実施の形
態１３に係る発明を、プログラムの分岐時に適用する。
具体的には、分岐元のアドレスに対してハミング距離が
大きいアドレスにプログラムが分岐する場合に、分岐直
前に専用命令を挿入する。専用命令を挿入する処理を行
うか否かは、分岐元のアドレスと分岐先のアドレスとの
間のハミング距離が、所定の基準値よりも大きいか否か
で判断する。この所定の基準値は、例えば１６ビットの
場合は「８」である。
【００８７】図１５は、分岐を有するアドレスビットＡ
Ｂ５を示す図である。「0000 11110000 1111」のアドレ
スには、「1111 0000 1111 0000」のアドレスへの分岐
命令が格納されている。従って、分岐前後のアドレスの
ハミング距離は「１６」となり、急激な電流変化に起因
してマイコンの誤動作やノイズが発生する。
【００８８】図１６は、本実施の形態１６に係る発明が
適用された、アドレスビットＡＢ６を示す図である。分
岐命令の直前に、専用命令が挿入されている。ここでの
専用命令は、次に分岐命令を受けた場合に、特定のアド
レスへアクセスしてから分岐先のアドレスへジャンプす
ることをＣＰＵ２に指示する旨の命令である。専用命令
によって指定される特定のアドレスとしては、分岐元の
アドレスとの間のハミング距離、及び分岐先のアドレス
との間のハミング距離が、いずれも「７」〜「９」程度
（１６ビットの場合）になるアドレスを採用する。図１
６に示した例では、上記特定のアドレスとして、「0011
0011 0011 0011」のアドレスが指定されている。この
例の場合、分岐元及び分岐先の各アドレスとの間のハミ
ング距離は、いずれも「８」となる。
【００８９】このように本実施の形態１５に係るプログ
ラムの作成によれば、分岐元のアドレスに対してハミン
グ距離が大きいアドレスにプログラムが分岐する場合
に、特定のアドレスへのアクセスを指定する専用命令
を、分岐命令の直前のアドレスに挿入する。従って、分
岐の際に同時にスイッチングするアドレスバス４の本数
を削減できるため、急激な電流変化に起因するマイコン
の誤動作やノイズの発生を抑制することができる。
【００９０】実施の形態１７．図１７は、メモリ３を模
式的に示す図である。メモリ３は、所定のアドレスによ
って区切られた、ＲＡＭ領域、ＳＦＲ（Special Functi
on Register）領域、及びＲＯＭ領域を持っている。Ｒ
ＡＭ領域にはデータが記憶され、ＳＦＲ領域には、マイ
コンに内蔵されている周辺機能に関するデータが記憶さ
れ、ＲＯＭ領域には命令が記憶される。ＲＯＭ領域内の
アドレス「1111 1111 1111 1111」に近い箇所に記憶さ
れている命令ほど、ＲＡＭ領域やＳＦＲ領域に記憶され
ているデータと上位アドレスが異なる。
【００９１】図１８は、プログラムの一例を示す図であ
る。命令ｘ〜命令ｚは、図１７に示したＲＯＭ領域内に
記憶されている。アドレス「1111 1111 1111 0000」に
記憶されている命令ｚは、ＲＡＭ領域内のアドレス「00
00 0000 0000 1000」に記憶されているデータの読み出
しを必要とする命令である。
【００９２】図１９は、図１８に示したプログラムを実
行する際に、ＣＰＵ２がアクセスするメモリ３内のアド
レスの変化を示す図である。命令ｚを読み込んだ後にＲ
ａｍ：０[Ｂ]のデータを読み込む際に、ハミング距離が
「１３」の大きなアドレス変化が生じている。従って、
急激な電流変化に起因してマイコンの誤動作やノイズが
発生する。本実施の形態１７に係るプログラムの作成で
は、上記実施の形態１３に係る発明を、命令実行時のデ
ータアクセスに際して適用する。具体的には、命令の実
行がアドレス変化の大きなデータの参照を伴う場合に、
その命令の直前に専用命令を挿入する。
【００９３】図２０は、本実施の形態１７に係る発明が
適用された、プログラムの一例を示す図である。データ
アクセスに際して大きなアドレス変化を引き起こす命令
ｚの直前に、専用命令が挿入されている。ここでの専用
命令は、次にデータ参照を伴う命令を受けた場合に、特
定のアドレスへアクセスしてからそのデータのアドレス
へアクセスすることをＣＰＵ２に指示する旨の命令であ
る。専用命令によって指定される特定のアドレスとして
は、上記データ参照を伴う命令のアドレスとの間のハミ
ング距離、及び参照されるデータのアドレスとの間のハ
ミング距離が、いずれも「７」〜「９」程度（１６ビッ
トの場合）になるアドレスを採用する。例えば、上記特
定のアドレスとして、ＲＡＭ領域内の「0000 0011 1111
0000」のアドレスが指定される。
【００９４】図２１は、図２０に示したプログラムを実
行する際に、ＣＰＵ２がアクセスするメモリ３内のアド
レスの変化を示す図である。図１９と比較すると、命令
ｚの読み込みとＲａｍ：０[Ｂ]のデータの読み込みとの
間に、専用命令の実行が追加されていることが分かる。
ハミング距離の最大値は、命令ｚの読み込みと専用命令
の実行との間、及び専用命令の実行とＲａｍ：０[Ｂ]の
データの読み込みとの間の「７」である。
【００９５】このように本実施の形態１７に係るプログ
ラムの作成によれば、ある命令の実行がアドレス変化の
大きなデータの参照を伴う場合に、特定のアドレスへの
アクセスを指定する専用命令を、その命令の直前のアド
レスに挿入する。従って、データを参照する際に同時に
スイッチングするアドレスバス４の本数を削減できるた
め、急激な電流変化に起因するマイコンの誤動作やノイ
ズの発生を抑制することができる。
【００９６】実施の形態１８．上記実施の形態１７で
は、ある命令の実行がアドレス変化の大きなデータの参
照を伴う場合に、特定のアドレスへのアクセスを指定す
る専用命令を挿入することにより、データを参照する際
に同時にスイッチングするアドレスバス４の本数を削減
した。本実施の形態１８では、専用命令を挿入するので
はなく、ハミング距離が小さくなるようにデータのアド
レスを割り当て直すことによって、同時にスイッチング
するアドレスバス４の本数を削減する。
【００９７】図２２は、本実施の形態１８に係るプログ
ラムの作成を説明するためのフローチャートである。ま
ず、ステップＳＰ５Ａにおいて、リンカ１０は、メモリ
３内における命令及びデータのアドレスを割り当てる。
但し、マイコン１に内蔵されたメモリ３内にデータが記
憶されるのではく、マイコン１に接続された外部メモリ
にデータが記憶される場合もある。この場合は、外部メ
モリ内におけるデータのアドレスが割り当てられる。
【００９８】次に、ステップＳＰ５Ｂにおいて、リンカ
１０は、命令のアドレスと、その命令の実行によって参
照されるデータのアドレスとのハミング距離を求める。
次に、ステップＳＰ５Ｃにおいて、リンカ１０は、ステ
ップＳＰ５Ｂで求めたハミング距離が所定の基準値より
も大きいか否かを判定する。所定の基準値は、例えば１
６ビットの場合は「８」である。
【００９９】ステップＳＰ５Ｃにおける判定の結果が
「ＹＥＳ」である場合はステップＳＰ５Ｄに進み、リン
カ１０は、そのデータのアドレスを割り当て直す。そし
て、ステップＳＰ５Ｃにおける判定の結果が「ＮＯ」と
なるまで、ステップＳＰ５Ｂ〜ＳＰ５Ｄの処理を繰り返
し実行する。但し、データのアドレスを割り当て直すの
ではなく、命令のアドレスを割り当て直してもよい。即
ち、命令及びデータの少なくとも一方のアドレスを割り
当て直せばよい。
【０１００】一方、ステップＳＰ５Ｃにおける判定の結
果が「ＮＯ」の場合はステップＳＰ５Ｅに進み、リンカ
１０は、そのアドレスを正式なアドレスとして決定す
る。
【０１０１】図２３は、本実施の形態１８に係るプログ
ラムを実行する際に、ＣＰＵ２がアクセスするアドレス
の変化を示す図である。「0000 0000 0000 1000」のア
ドレスが割り当てられていたＲａｍ：０[Ｂ]のデータ
が、「0000 0011 1111 0001」のアドレスに変更されて
おり、ハミング距離の最大値は「７」となっている。
【０１０２】このように本実施の形態１８に係るプログ
ラムの作成によれば、ある命令の実行がアドレス変化の
大きなデータの参照を伴う場合に、命令とデータとの間
のハミング距離が所定の基準値以下になるように、命令
及びデータの少なくとも一方のアドレスが割り当て直さ
れる。従って、データを参照する際に同時にスイッチン
グするアドレスバス４の本数を削減できるため、急激な
電流変化に起因するマイコンの誤動作やノイズの発生を
抑制することができる。
【０１０３】なお、以上の説明ではパイプライン処理が
なされていない場合について説明したが、パイプライン
処理が行われるマイコンについても、本実施の形態１８
に係る発明を適用できるのはいうまでもない。
【０１０４】
【発明の効果】この発明のうち請求項１に係るものによ
れば、同時にスイッチングされるデータバスの本数を削
減できるため、急激な電流変化に起因するデータ処理装
置の誤動作やノイズの発生を抑制することができる。
【０１０５】また、この発明のうち請求項２に係るもの
によれば、データ処理装置の誤動作やノイズの発生を効
率的に抑制することができる。
【０１０６】また、この発明のうち請求項３に係るもの
によれば、データ処理装置の性能の低下を効率的に抑制
することができる。
【０１０７】また、この発明のうち請求項４に係るもの
によれば、同時にスイッチングされるアドレスバスの本
数を削減できるため、急激な電流変化に起因するデータ
処理装置の誤動作やノイズの発生を抑制することができ
る。
【０１０８】また、この発明のうち請求項５に係るもの
によれば、同時にスイッチングされるアドレスバスの本
数を最大限削減することができる。
【０１０９】また、この発明のうち請求項６に係るもの
によれば、同時にスイッチングされるアドレスバスの本
数を削減できるため、急激な電流変化に起因するデータ
処理装置の誤動作やノイズの発生を抑制することができ
る。
【０１１０】また、この発明のうち請求項７に係るもの
によれば、同時にスイッチングされるアドレスバスの本
数を削減できるため、急激な電流変化に起因するデータ
処理装置の誤動作やノイズの発生を抑制することができ
る。
【０１１１】また、この発明のうち請求項８に係るもの
によれば、同時にスイッチングされるアドレスバスの本
数を削減できるため、急激な電流変化に起因するデータ
処理装置の誤動作やノイズの発生を抑制することができ
る。
【０１１２】また、この発明のうち請求項９に係るもの
によれば、同時にスイッチングされるアドレスバスの本
数を削減できるため、急激な電流変化に起因するデータ
処理装置の誤動作やノイズの発生を抑制することができ
る。
【０１１３】また、この発明のうち請求項１０に係るも
のによれば、同時にスイッチングされるアドレスバスの
本数を削減できるため、急激な電流変化に起因するデー
タ処理装置の誤動作やノイズの発生を抑制することがで
きる。
【０１１４】また、この発明のうち請求項１１に係るも
のによれば、データ処理装置の誤動作やノイズの発生を
効率的に抑制することができる。
【０１１５】また、この発明のうち請求項１２に係るも
のによれば、データ処理装置の消費電力を効率的に抑制
することができる。
【０１１６】また、この発明のうち請求項１３に係るも
のによれば、データ処理装置の性能の低下を効率的に抑
制することができる。
【０１１７】また、この発明のうち請求項１４に係るも
のによれば、急激な電流変化に起因するデータ処理装置
の誤動作やノイズの発生を抑制することができる。
【０１１８】また、この発明のうち請求項１５に係るも
のによれば、急激な電流変化に起因するデータ処理装置
の誤動作やノイズの発生を抑制することができる。
【図面の簡単な説明】
【図１】 マイコンの構成の一部を模式的に示すブロッ
ク図である。
【図２】 クロスツールを模式的に示すブロック図であ
る。
【図３】 他のクロスツールを模式的に示すブロック図
である。
【図４】 エディタによって作成されたＣソースプログ
ラムを示す図である。
【図５】 本発明の実施の形態１に係るアセンブラの処
理を説明するためのフローチャートである。
【図６】 アセンブリソースプログラム及び相対オブジ
ェクトプログラムを示す図である。
【図７】 他のアセンブリソースプログラム及び他の相
対オブジェクトプログラムを示す図である。
【図８】 本発明の実施の形態５に係るリンカの処理を
説明するためのフローチャートである。
【図９】 アドレスビットを示す図である。
【図１０】 本発明の実施の形態５に係る発明が適用さ
れたアドレスビットを示す図である。
【図１１】 本発明の実施の形態９に係るリンカの処理
を説明するためのフローチャートである。
【図１２】 本発明の実施の形態９に係る発明が適用さ
れたアドレスビットを示す図である。
【図１３】 本発明の実施の形態１３に係るリンカの処
理を説明するためのフローチャートである。
【図１４】 本発明の実施の形態１３に係る発明が適用
されたアドレスビットを示す図である。
【図１５】 分岐を有するアドレスビットを示す図であ
る。
【図１６】 本発明の実施の形態１６に係る発明が適用
されたアドレスビットを示す図である。
【図１７】 メモリを模式的に示す図である。
【図１８】 プログラムの一例を示す図である。
【図１９】 図１８に示したプログラムを実行する際
に、ＣＰＵがアクセスするメモリ内のアドレスの変化を
示す図である。
【図２０】 本発明の実施の形態１７に係る発明が適用
されたプログラムの一例を示す図である。
【図２１】 図２０に示したプログラムを実行する際
に、ＣＰＵがアクセスするメモリ内のアドレスの変化を
示す図である。
【図２２】 本発明の実施の形態１８に係るプログラム
の作成を説明するためのフローチャートである。
【図２３】 本発明の実施の形態１８に係るプログラム
を実行する際に、ＣＰＵがアクセスするアドレスの変化
を示す図である。
【符号の説明】
１ マイコン、２ ＣＰＵ、３ メモリ、４ アドレス
バス、５ データバス、６ａ，６ｂ クロスツール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福井 昭也 東京都港区浜松町二丁目４番１号 三菱電 機セミコンダクタシステム株式会社内 (72)発明者 高橋 一也 東京都港区浜松町二丁目４番１号 三菱電 機セミコンダクタシステム株式会社内 Ｆターム(参考） 5B081 AA06 AA07 CC21 CC41

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 複数の命令を含むオブジェクトプログラ
    ムが記憶された記憶部と、前記記憶部からデータバスを
    介して取り込んだ前記オブジェクトプログラムに基づい
    て演算を実行する演算部とを有するデータ処理装置が使
    用する前記オブジェクトプログラムを作成するためのプ
    ログラム作成装置であって、 与えられたソースプログラムに基づいてオブジェクトプ
    ログラムを作成するプログラム作成部を備え、 前記プログラム作成部は、前記複数の命令の順序を入れ
    替えることによって得られる複数の等価なオブジェクト
    プログラムのうち、連続する２つの前記命令間のハミン
    グ距離の最大値が最小のものを、正式なオブジェクトプ
    ログラムとして決定することを特徴とするプログラム作
    成装置。
  2. 【請求項２】 前記プログラム作成部による前記複数の
    命令の順序の入れ替えは、前記オブジェクトプログラム
    のうち、少なくとも、頻繁に繰り返して実行される箇所
    に対して行われることを特徴とする、請求項１に記載の
    プログラム作成装置。
  3. 【請求項３】 前記プログラム作成部による前記複数の
    命令の順序の入れ替えは、前記オブジェクトプログラム
    のうち、少なくとも、ノイズに敏感な回路の動作に関す
    る箇所に対して行われることを特徴とする、請求項１に
    記載のプログラム作成装置。
  4. 【請求項４】 ２n以下で２n-1よりも大きいｍ個の命令
    （ｎ及びｍは自然数）を含むオブジェクトプログラムが
    記憶された記憶部と、ｋ（ｋはｎよりも大きい自然数）
    本のアドレスバスを介して前記記憶部内のｋビットのア
    ドレスを順に指定することによって前記記憶部から順に
    読み出された前記ｍ個の命令に基づいて演算を実行する
    演算部とを有するデータ処理装置が使用する前記オブジ
    ェクトプログラムを作成するためのプログラム作成装置
    であって、 与えられたソースプログラムに基づいて前記オブジェク
    トプログラムを作成するプログラム作成部と、 前記プログラム作成部によって作成された前記オブジェ
    クトプログラムに含まれる前記ｍ個の命令に対して、連
    続する前記ｍ個の前記アドレスを割り当てるアドレス割
    り当て部とを備え、 前記アドレス割り当て部は、連続する前記ｍ個の前記ア
    ドレスの途中で前記アドレスの最上位桁の値が変化する
    場合、前記最上位桁の値が共通するように、前記アドレ
    スを割り当て直すことを特徴とするプログラム作成装
    置。
  5. 【請求項５】 前記アドレス割り当て部は、前記アドレ
    スを割り当て直すにあたり、最下位ビットよりも（ｎ−
    １）ビット上位のビットよりも上位側の全てのビットの
    値が共通するように、前記アドレスを割り当てることを
    特徴とする、請求項４に記載のプログラム作成装置。
  6. 【請求項６】 複数の命令を含むオブジェクトプログラ
    ムが記憶された記憶部と、アドレスバスを介して前記記
    憶部内のアドレスを順に指定することによって前記記憶
    部から順に読み出された前記複数の命令に基づいて演算
    を実行する演算部とを有するデータ処理装置が使用する
    前記オブジェクトプログラムを作成するためのプログラ
    ム作成装置であって、 与えられたソースプログラムに基づいて前記オブジェク
    トプログラムを作成するプログラム作成部と、 前記プログラム作成部によって作成された前記オブジェ
    クトプログラムに含まれる前記複数の命令に対して、連
    続する複数の前記アドレスを割り当てるアドレス割り当
    て部とを備え、 前記アドレス割り当て部は、前記連続する複数の前記ア
    ドレスの途中で前記アドレスの最上位桁の値が変化する
    場合、その変化直後の前記アドレスが割り当てられてい
    る前記命令の前記アドレスを、その次の前記アドレス以
    降の前記アドレスに割り当て直すことを特徴とするプロ
    グラム作成装置。
  7. 【請求項７】 複数の命令を含むオブジェクトプログラ
    ムが記憶された記憶部と、アドレスバスを介して前記記
    憶部内のアドレスを順に指定することによって前記記憶
    部から順に読み出された前記複数の命令に基づいて演算
    を実行する演算部とを有するデータ処理装置が使用する
    前記オブジェクトプログラムを作成するためのプログラ
    ム作成装置であって、 与えられたソースプログラムに基づいて前記オブジェク
    トプログラムを作成するプログラム作成部と、 前記プログラム作成部によって作成された前記オブジェ
    クトプログラムに含まれる前記複数の命令に対して、連
    続する複数の前記アドレスを割り当てるアドレス割り当
    て部とを備え、 前記アドレス割り当て部は、前記連続する複数の前記ア
    ドレスの途中で前記アドレスの最上位桁の値が変化する
    場合、その変化直前の前記アドレスにアクセスした後、
    その変化直後の前記アドレスにアクセスする前に、所定
    のアドレスへアクセスすることを指示する、専用命令を
    挿入するように、前記アドレスを割り当て直すことを特
    徴とするプログラム作成装置。
  8. 【請求項８】 複数の命令を含むオブジェクトプログラ
    ムが記憶された記憶部と、アドレスバスを介して前記記
    憶部内のアドレスを順に指定することによって前記記憶
    部から順に読み出された前記複数の命令に基づいて演算
    を実行する演算部とを有するデータ処理装置が使用する
    前記オブジェクトプログラムを作成するためのプログラ
    ム作成装置であって、 与えられたソースプログラムに基づいて前記オブジェク
    トプログラムを作成するプログラム作成部と、 前記プログラム作成部によって作成された前記オブジェ
    クトプログラムに含まれる前記複数の命令に対して、前
    記アドレスをそれぞれ割り当てるアドレス割り当て部と
    を備え、 前記複数の命令には、一の命令から他の命令への分岐を
    指示する分岐命令が含まれており、 前記アドレス割り当て部は、分岐元の前記アドレスと分
    岐先の前記アドレスとの間のハミング距離が所定の基準
    値よりも大きい場合、前記分岐元の前記アドレスにアク
    セスした後、前記分岐先の前記アドレスにアクセスする
    前に、所定のアドレスへアクセスすることを指示する、
    専用命令を挿入するように、前記アドレスを割り当て直
    すことを特徴とするプログラム作成装置。
  9. 【請求項９】 複数の命令を含むオブジェクトプログラ
    ムが記憶された記憶部と、アドレスバスを介して前記記
    憶部内のアドレスを順に指定することによって前記記憶
    部から順に読み出された前記複数の命令に基づいて演算
    を実行する演算部とを有するデータ処理装置が使用する
    前記オブジェクトプログラムを作成するためのプログラ
    ム作成装置であって、 与えられたソースプログラムに基づいて前記オブジェク
    トプログラムを作成するプログラム作成部と、 前記プログラム作成部によって作成された前記オブジェ
    クトプログラムに含まれる前記複数の命令に対して、前
    記アドレスをそれぞれ割り当てるアドレス割り当て部と
    を備え、 前記複数の命令には、データの参照を必要とする所定の
    命令が含まれており、前記アドレス割り当て部は、前記
    所定の命令の前記アドレスと前記データのアドレスとの
    間のハミング距離が所定の基準値よりも大きい場合、前
    記所定の命令の前記アドレスにアクセスした後、前記デ
    ータの前記アドレスにアクセスする前に、所定のアドレ
    スへアクセスすることを指示する、専用命令を挿入する
    ように、前記アドレスを割り当て直すことを特徴とする
    プログラム作成装置。
  10. 【請求項１０】 複数の命令を含むオブジェクトプログ
    ラムが記憶された記憶部と、アドレスバスを介して前記
    記憶部内のアドレスを順に指定することによって前記記
    憶部から順に読み出された前記複数の命令に基づいて演
    算を実行する演算部とを有するデータ処理装置が使用す
    る前記オブジェクトプログラムを作成するためのプログ
    ラム作成装置であって、 与えられたソースプログラムに基づいて前記オブジェク
    トプログラムを作成するプログラム作成部と、 前記プログラム作成部によって作成された前記オブジェ
    クトプログラムに含まれる前記複数の命令に対して、前
    記アドレスをそれぞれ割り当てるアドレス割り当て部と
    を備え、 前記複数の命令には、データの参照を必要とする所定の
    命令が含まれており、 前記アドレス割り当て部は、前記所定の命令の前記アド
    レスと前記データのアドレスとの間のハミング距離が所
    定の基準値よりも大きい場合、前記ハミング距離が前記
    所定の基準値以下になるように、前記所定の命令及び前
    記データの少なくとも一方の前記アドレスを割り当て直
    すことを特徴とするプログラム作成装置。
  11. 【請求項１１】 前記アドレス割り当て部による前記ア
    ドレスの割り当て直しは、前記オブジェクトプログラム
    のうち、少なくとも、頻繁に繰り返して実行される箇所
    に対して行われることを特徴とする、請求項４〜１０の
    いずれか一つに記載のプログラム作成装置。
  12. 【請求項１２】 前記アドレス割り当て部による前記ア
    ドレスの割り当て直しは、前記オブジェクトプログラム
    のうち、少なくとも、他の箇所よりも高速で動作する箇
    所に対して行われることを特徴とする、請求項４〜１０
    のいずれか一つに記載のプログラム作成装置。
  13. 【請求項１３】 前記アドレス割り当て部による前記ア
    ドレスの割り当て直しは、前記オブジェクトプログラム
    のうち、少なくとも、ノイズに敏感な回路の動作に関す
    る箇所に対して行われることを特徴とする、請求項４〜
    １０のいずれか一つに記載のプログラム作成装置。
  14. 【請求項１４】 複数の命令を含むオブジェクトプログ
    ラムが記憶された記憶部と、前記記憶部からデータバス
    を介して取り込んだ前記オブジェクトプログラムに基づ
    いて演算を実行する演算部とを有するデータ処理装置が
    使用する前記オブジェクトプログラムを作成するための
    プログラム作成装置であって、 前記複数の命令の順序を入れ替えることによって得られ
    る複数の等価なオブジェクトプログラムのうち、同時に
    スイッチングされる前記データバスの本数が最も少なく
    なるものを、正式なオブジェクトプログラムとして決定
    することを特徴とするプログラム作成装置。
  15. 【請求項１５】 複数の命令を含むオブジェクトプログ
    ラムが記憶された記憶部と、アドレスバスを介して前記
    記憶部内のアドレスを順に指定することによって前記記
    憶部から順に読み出された前記複数の命令に基づいて演
    算を実行する演算部とを有するデータ処理装置が使用す
    る前記オブジェクトプログラムを作成するためのプログ
    ラム作成装置であって、 前記オブジェクトプログラムに含まれる前記複数の命令
    に対して前記アドレスを割り当てた後、同時にスイッチ
    ングされる前記アドレスバスの本数が少なくなるよう
    に、前記アドレスを割り当て直すことを特徴とするプロ
    グラム作成装置。
JP2001148724A 2001-05-18 2001-05-18 プログラム作成装置 Pending JP2002342091A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001148724A JP2002342091A (ja) 2001-05-18 2001-05-18 プログラム作成装置
US09/971,683 US6938248B2 (en) 2001-05-18 2001-10-09 Program preparation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001148724A JP2002342091A (ja) 2001-05-18 2001-05-18 プログラム作成装置

Publications (1)

Publication Number Publication Date
JP2002342091A true JP2002342091A (ja) 2002-11-29

Family

ID=18993983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001148724A Pending JP2002342091A (ja) 2001-05-18 2001-05-18 プログラム作成装置

Country Status (2)

Country Link
US (1) US6938248B2 (ja)
JP (1) JP2002342091A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005196729A (ja) * 2003-12-10 2005-07-21 Renesas Technology Corp コンパイラおよび命令コード出力装置
JP2006286027A (ja) * 2006-07-28 2006-10-19 Matsushita Electric Ind Co Ltd コンパイラ装置およびコンパイル方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149636B2 (en) * 2002-04-04 2006-12-12 Texas Instruments Incorporated Method and apparatus for non-obtrusive power profiling
JP3896087B2 (ja) * 2003-01-28 2007-03-22 松下電器産業株式会社 コンパイラ装置およびコンパイル方法
US7480809B2 (en) * 2004-10-15 2009-01-20 Genesis Microchip Inc. Reducing power consumption of a microprocessor
JP2006344076A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp プログラム生成装置、プログラム生成方法及びプログラム
KR101364443B1 (ko) * 2007-01-31 2014-02-17 삼성전자주식회사 메모리 시스템, 이 시스템을 위한 메모리 제어기와 메모리,이 시스템의 신호 구성 방법
US8495605B2 (en) * 2008-06-16 2013-07-23 International Business Machines Corporation Policy-based program optimization to minimize environmental impact of software execution
JP6313018B2 (ja) * 2013-11-13 2018-04-18 ルネサスエレクトロニクス株式会社 設計支援装置、半導体装置及びコンパイルプログラム
US9552278B1 (en) * 2016-01-04 2017-01-24 International Business Machines Corporation Configurable code fingerprint
US11354117B2 (en) * 2016-07-13 2022-06-07 Oracle International Corporation Adaptable patching mechanism for mixed memory systems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392545B2 (ja) 1994-09-30 2003-03-31 株式会社東芝 命令列最適化装置
JP2738365B2 (ja) * 1995-10-18 1998-04-08 日本電気株式会社 マイクロコンピュータ用プログラム変換方法及びそのプログラムを用いたマイクロコンピュータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005196729A (ja) * 2003-12-10 2005-07-21 Renesas Technology Corp コンパイラおよび命令コード出力装置
JP2006286027A (ja) * 2006-07-28 2006-10-19 Matsushita Electric Ind Co Ltd コンパイラ装置およびコンパイル方法
JP4721975B2 (ja) * 2006-07-28 2011-07-13 パナソニック株式会社 コンパイラ装置およびコンパイル方法

Also Published As

Publication number Publication date
US20040015922A1 (en) 2004-01-22
US6938248B2 (en) 2005-08-30

Similar Documents

Publication Publication Date Title
US5881290A (en) Industrial controller decompiler accommodating an expandable instruction set
US5455955A (en) Data processing system with device for arranging instructions
JP2006146953A (ja) プロセッサ、システムｌｓｉ、システムｌｓｉの設計方法、及び、それを記録した記録媒体
US20080201564A1 (en) Data processor
WO2001090887A1 (fr) Procede de traitement de programme permettant un traitement haute vitesse au moyen d'un materiel a reconfiguration dynamique et programme permettant d'executer ce procede de traitement
JP2002342091A (ja) プログラム作成装置
Goudge et al. Thumb: reducing the cost of 32-bit RISC performance in portable and consumer applications
US7062724B2 (en) Method for designing a system LSI
JP3805314B2 (ja) プロセッサ
US6367076B1 (en) Compiling method and memory storing the program code
KR100272622B1 (ko) 데이타 처리장치
JP2004086837A (ja) データ処理装置
JP3082852B1 (ja) システムｌｓｉの製造方法及びその方法で製造されたシステムｌｓｉ
JP2002099498A (ja) プログラム実行装置およびプログラム開発支援装置
US20070022413A1 (en) Tiered Register Allocation
JP3841820B2 (ja) マイクロコンピュータ
JP2002157115A (ja) データ処理装置
US6934892B2 (en) Computing system construction method under execution environment to be dependent on OS
JP2002073346A (ja) コンパイラ，記録媒体，プログラム変換装置，プログラム変換方法及びマイクロコンピュータ
JP2782987B2 (ja) 計算機装置
JP2006202329A (ja) システムｌｓｉの設計方法及びこれを記憶した記録媒体
JPH11345127A (ja) コンパイラ
JP4545777B2 (ja) データ処理装置
JP4208919B2 (ja) 活性化コードの生成方法
JP3765782B2 (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20041116