JP2002325434A - Method for managing information on power supply, power supply unit, and imaging device - Google Patents

Method for managing information on power supply, power supply unit, and imaging device

Info

Publication number
JP2002325434A
JP2002325434A JP2001126646A JP2001126646A JP2002325434A JP 2002325434 A JP2002325434 A JP 2002325434A JP 2001126646 A JP2001126646 A JP 2001126646A JP 2001126646 A JP2001126646 A JP 2001126646A JP 2002325434 A JP2002325434 A JP 2002325434A
Authority
JP
Japan
Prior art keywords
power supply
circuit
abnormality
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001126646A
Other languages
Japanese (ja)
Other versions
JP2002325434A5 (en
JP4363557B2 (en
Inventor
Norikazu Okada
田 憲 和 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001126646A priority Critical patent/JP4363557B2/en
Publication of JP2002325434A publication Critical patent/JP2002325434A/en
Publication of JP2002325434A5 publication Critical patent/JP2002325434A5/ja
Application granted granted Critical
Publication of JP4363557B2 publication Critical patent/JP4363557B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Facsimiles In General (AREA)
  • Protection Of Static Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To determine the contents of an anomaly in direct-current power supply by storing the details of the anomaly in RAM on the power supply, easily reading the RAM data using equipment provided with a data communication function, and checking the data. SOLUTION: An imaging device is provided with a printer 100 including operator input means 21 to 24, display means 26d and 26f, and control means 61 and 51; and a power supply unit 80 including a first circuit 4 which supplies power to the printer high load, a second circuit 5 which supplies power to a control system, output anomaly-detecting means VSEN11, ISEN12, 7i, and 7a which detect output failure at least in the first circuit 4, and DSP7 which supplies PWM pulses to the circuits 4 and 5. The DSP7 includes a PWM pulse generator 7e; and CPU7a which supplies data defining the PWM pulses thereto, writes the data of anomaly detected by the failure detecting means to RAM7c, and sends out the anomalous data in the RAM 7c to a communicating means, according to an instruction from the communicating means.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電源装置およびそ
の異常検出と異常情報の管理ならびにそれらを用いる画
像形成装置に関する。この画像形成装置の代表的なもの
は、複写機，プリンタあるいはファクシミリである。[0001] 1. Field of the Invention [0002] The present invention relates to a power supply device, its abnormality detection, management of abnormality information, and an image forming apparatus using them. A typical image forming apparatus is a copying machine, a printer, or a facsimile.

【０００２】[0002]

【従来技術】例えば、商用交流を入力し、整流平滑後の
直流電圧を高周波数（例えば１００ＫＨｚ前後）でスイ
ッチングして、トランスの１次巻線に印加して、トラン
スの2次巻線に誘起した電圧を整流して直流電圧を出力
するスイッチング電源が、多くの電気機器に用いられて
いる。この電源の出力電圧は、これを検出してスイッチ
ングの比率すなわちＰＷＭパルスのデューティを制御す
ることで、定電圧に安定化する。この制御を行う方法と
して、従来はアナログ回路によるスイッチングＯＮ／Ｏ
ＦＦ制御が行われていた。また、一般にスイッチング電
源では、制御の最適化のため、入力電圧や負荷電流の変
動に応じて、電源回路の動作モードを変更する場合があ
る。従来のアナログ方式では、動作モード切替えを行わ
せるにはハードウェアとしての制御回路を複数用意しな
ければならず、回路構成が著しく複雑になるという特徴
があった。最近はこれをデジタル制御により、例えばデ
ジタルシグナルプロセッサ（ＤＳＰ）を用いて行うこと
により、解決している。2. Description of the Related Art For example, a commercial AC is input, and a DC voltage after rectification and smoothing is switched at a high frequency (for example, about 100 KHz), applied to a primary winding of a transformer, and induced in a secondary winding of the transformer. A switching power supply that rectifies the output voltage and outputs a DC voltage is used in many electric devices. The output voltage of this power supply is stabilized at a constant voltage by detecting this and controlling the switching ratio, that is, the duty of the PWM pulse. As a method of performing this control, conventionally, switching ON / O by an analog circuit is used.
FF control was being performed. In general, in a switching power supply, an operation mode of a power supply circuit may be changed according to a change in an input voltage or a load current in order to optimize control. In the conventional analog system, a plurality of control circuits as hardware must be prepared in order to perform the operation mode switching, which has a feature that the circuit configuration is extremely complicated. Recently, this has been solved by performing this under digital control, for example, using a digital signal processor (DSP).

【０００３】特開２０００−９２７４４号公報には、オ
プション側へ給電している２４Ｖ系統に異常が生じたこ
とを検知すると、制御系電源系統５Ｖから補助的に生成
している１０Ｖ電源を、オプション側に給電する電源装
置が開示されている。[0003] Japanese Patent Application Laid-Open No. 2000-92744 discloses that when an abnormality is detected in a 24 V system supplying power to an option side, a 10 V power supply generated supplementarily from a control system power supply system 5 V is supplied to an option. A power supply for supplying power to the side is disclosed.

【０００４】特開２０００−３３３４５９号公報には、
駆動系に給電する電源回路と制御系に給電する電源回路
を備え、省エネ条件が成立した時に、制御系電源回路よ
り給電されるマイコンからの指示に応答して、駆動系へ
の電源供給を遮断する手段を備えた電源装置が開示され
ている。駆動系電源回路の出力が過電流であることを検
出すると、駆動系への電源供給を遮断し、過電流保護を
行う。[0004] Japanese Patent Application Laid-Open No. 2000-333459 discloses that
Equipped with a power supply circuit that supplies power to the drive system and a power supply circuit that supplies power to the control system. When an energy-saving condition is satisfied, the power supply to the drive system is cut off in response to an instruction from the microcomputer supplied with power from the control system power supply circuit. A power supply device having means for performing the above is disclosed. When it is detected that the output of the drive system power supply circuit is overcurrent, power supply to the drive system is cut off to perform overcurrent protection.

【０００５】特開２０００−１４１４４号公報に開示
の、ＤＳＰによるＰＷＭ制御の電源装置では、トランス
２次側の出力回路を流れる電流値を検出し、検出値が所
定値を越えると、スイッチングを強制的に停止させるラ
ッチ回路と、ＤＳＰが発生するＰＷＭパルスをスイッチ
ングドライバに与える信号ラインに介挿したアンドゲー
トと、スイッチングがオフ状態に移行すると前記ラッチ
回路をリセットするリセット回路とを備え、過電流検出
信号でラッチ回路をセットして、そのセット時出力で、
アンドゲートを閉じ、その後のＰＷＭパルスのスイッチ
オンレベルへの変化に同期してリセット回路が前記ラッ
チ回路をリセットする。この、トランス２次側の過電流
に応答してトランス１次側のスイッチングをオフにする
過電流保護は、ＰＷＭパルスの１周期内のスイッチング
オン期間に行われるパルスバイパルスの過電流保護であ
る。出力回路には、もう一組の電流検出回路と電圧検出
回路があり、それらの検出信号が、ＰＷＭパルスの周期
よりも長い制御周期でデジタル変換してＤＳＰに読み込
まれ、ＰＷＭパルスのデューティの決定に参照される。[0005] In the power supply unit of the PWM control by the DSP disclosed in Japanese Patent Application Laid-Open No. 2000-14144, the value of the current flowing through the output circuit on the secondary side of the transformer is detected, and when the detected value exceeds a predetermined value, switching is forced. And a reset circuit for resetting the latch circuit when the switching is turned off, comprising: a latch circuit for temporarily stopping the latch circuit; an AND gate interposed in a signal line for supplying a PWM pulse generated by the DSP to the switching driver; The latch circuit is set by the detection signal,
The AND gate is closed, and the reset circuit resets the latch circuit in synchronization with the subsequent change of the PWM pulse to the switch-on level. The overcurrent protection for turning off the switching of the primary side of the transformer in response to the overcurrent of the secondary side of the transformer is a pulse-by-pulse overcurrent protection performed during a switching-on period within one cycle of the PWM pulse. . The output circuit has another set of current detection circuit and voltage detection circuit, and their detection signals are digitally converted at a control cycle longer than the cycle of the PWM pulse and read into the DSP to determine the duty of the PWM pulse. Referred to.

【０００６】従来のアナログによる直流電源装置の異常
の検出は、次の２つの方法が知られている。１つは電源
出力部の異常をヒューズを用いて保護し、検出する方法
であり、出力電圧回路毎、或いは供給先毎にヒューズを
取り付け、ヒューズが破損した回路部位を確認すること
で、異常出力回路先、異常出力供給先、或いは異常回路
部位の確認を行っていた。もう１つは、過電流，過電圧
の検出と異常対応保護を電子遮断にて行い、出力電圧回
路毎、或いは供給先毎にＬＥＤを取り付ける方法であ
る。異常が発生した場合は電子遮断にて出力供給がスト
ップしＬＥＤが消灯されるため、ＬＥＤ消灯された部位
を確認することで異常先を判断していた。[0006] Conventionally, the following two methods are known for detecting an abnormality of a DC power supply device by analog. One is a method of protecting and detecting abnormalities in the power supply output section using a fuse. A fuse is attached to each output voltage circuit or each supply destination, and an abnormal output is detected by checking the circuit part where the fuse is damaged. The circuit destination, the abnormal output supply destination, or the abnormal circuit part was checked. The other is a method in which detection of overcurrent and overvoltage and protection against abnormalities are performed by electronic shutoff, and an LED is attached to each output voltage circuit or each supply destination. When an abnormality occurs, the output supply is stopped by the electronic cutoff, and the LED is turned off. Therefore, the destination of the abnormality is determined by checking the portion where the LED is turned off.

【０００７】上記２つの異常検出方法は、ヒューズを用
いた場合は異常が発生するとヒューズが破損されるた
め、その度にヒューズを交換するというコストが発生し
ていた。２つ目の方法は電子遮断式のため、異常原因が
取り除かれれば、再出力が可能な方式でありヒューズ交
換のようなコストが発生しないというメリットがある。
しかしながら、どの部位に異常発生したかを確認するこ
とは出来るが、細かな異常内容を確認することが出来
ず、異常内容がショートなどによる過電流なのか、過電
圧なのか、またはショートにより電力が出力されないの
か、電源回路の故障で出力が無いのか、または過熱検知
による保護回路動作なのかを即時に知ることは困難であ
った。[0007] In the above two abnormality detection methods, when a fuse is used, if an abnormality occurs, the fuse will be damaged, so that the cost of replacing the fuse each time occurs. The second method is an electronic cut-off method, so that if the cause of the abnormality is removed, re-output is possible, and there is an advantage that a cost such as fuse replacement does not occur.
However, although it is possible to check which part has an abnormality, it is not possible to check the details of the abnormality, and the abnormality is overcurrent due to a short circuit, overvoltage, or power output due to a short circuit. It is difficult to immediately know whether the operation is not performed, whether there is no output due to a failure in the power supply circuit, or whether the protection circuit is operating due to overheat detection.

【０００８】例えば、図１に示す複写機には周辺装置を
多数取り付けている。１つは排紙出力された紙を揃える
機能を持ったフィニッシャー、大容量の白紙用紙をスト
ックしておけるＬＣＴなどがある。これら周辺機器へも
画像形成装置本体であるプリンタ１００の電源装置から
電力を供給しているが、周辺機器をプリンタ１００にド
ッキングする際に、作業が悪いと、ハーネスが挟まれて
銅線が剥き出しになりショートするという事故が発生す
ることが考えられる。For example, the copying machine shown in FIG. 1 is provided with a large number of peripheral devices. One type is a finisher having a function of aligning output sheets, and an LCT for storing a large amount of blank paper. Power is also supplied to these peripheral devices from the power supply of the printer 100, which is the main body of the image forming apparatus. However, when docking the peripheral devices to the printer 100, if the work is poor, the harness is pinched and the copper wire is exposed. It is conceivable that an accident of short circuit occurs.

【０００９】ショートが発生した場合、電源装置側で過
電流を検出して保護回路を動作させることで内部回路の
保護が図られるが、どんな異常のために出力が停止され
たのかを知ることは困難で、その原因を手作業で確認し
なければならなかった。原因が手作業で確認出来ない場
合には、電源装置の過電流保護回路，過電圧保護回路の
どの部位が動作したのかを、たとえばユーザーのもとに
オシロスコープを持ち込んで確認する等、特別な計測器
を用いなければ分かりにくい場合もある。When a short circuit occurs, the internal circuit is protected by detecting the overcurrent on the power supply side and operating the protection circuit. However, it is not possible to know what abnormality caused the output to be stopped. It was difficult and the cause had to be checked manually. If the cause cannot be confirmed manually, use a special measuring instrument, such as bringing an oscilloscope to the user to check which part of the overcurrent protection circuit or overvoltage protection circuit of the power supply has been activated. It is sometimes difficult to understand without using.

【００１０】本発明は、以上のような問題を改善するこ
とを目的とする。具体的には、異常内容を電源装置上の
メモリに保存し、これをチエックすることにより異常内
容の判別を可能にすることを第１の目的とし、このチェ
ックを電源装置を装備する装置あるいは設備に備わった
出力手段で可能にすることを第２の目的とし、それが不
可でもパソコンもしくはＣＰＵまたはＭＰＵ内蔵の通信
機器などの、データ通信機能がある機器を利用して、電
源装置の外部からメモリのデータを読み出すことによ
り、オシロスコープなどを用いずとも異常内容を細かく
確認可にすることを第３の目的とする。揮発性メモリに
て異常内容の保持と出力を可能にすることを第４の目的
とする。An object of the present invention is to improve the above problems. Specifically, the first object is to store the contents of the abnormality in a memory on the power supply device, and to make it possible to determine the contents of the abnormality by checking the abnormality. The second object is to make it possible to use an output means provided in the power supply unit, and to use a device having a data communication function, such as a personal computer, a CPU, or a communication device with a built-in MPU, even if this is not possible. A third object of the present invention is to make it possible to check the details of abnormalities without using an oscilloscope or the like by reading the data. A fourth object is to make it possible to retain and output abnormal contents in a volatile memory.

【００１１】[0011]

【課題を解決するための手段】（１）トランス(TR11,TR
21)，該トランスの１次巻線にＰＷＭパルスに応答して
スイッチング給電する１次側回路(DRIV11,21,FET11,2
1)，該トランスの２次巻線に発生する電圧を整流し負荷
に給電する２次側回路(D11-C11,D21-C21)、および、前
記ＰＷＭパルスを１次側回路に与えるデジタル信号処理
装置(7)を備える電源装置(80)の異常を、該デジタル信
号処理装置で検出し、該デジタル信号処理装置で異常内
容をメモリ(7c)に書き込み、該デジタル信号処理装置の
通信機能(7a,7j)を用いて該メモリの異常内容を該デジ
タル信号処理装置の外部(50,60,20/パソコン)に送出す
る、電源異常情報管理方法。[Means for Solving the Problems] (1) Transformer (TR11, TR
21), a primary-side circuit (DRIV11,21, FET11,2) that supplies switching power to the primary winding of the transformer in response to a PWM pulse.
1), a secondary circuit (D11-C11, D21-C21) for rectifying a voltage generated in a secondary winding of the transformer and supplying power to a load, and a digital signal processing for providing the PWM pulse to the primary circuit An abnormality of the power supply device (80) including the device (7) is detected by the digital signal processing device, and the content of the abnormality is written to the memory (7c) by the digital signal processing device, and the communication function (7a , 7j), the power failure information management method for transmitting the contents of the abnormality of the memory to the outside (50, 60, 20 / PC) of the digital signal processing device.

【００１２】なお、理解を容易にするためにカッコ内に
は、図面に示し後述する実施例の対応要素又は対応事項
の記号を、参考までに付記した。以下も同様である。To facilitate understanding, the symbols of the corresponding elements or the corresponding items in the embodiments shown in the drawings and described later are added in the parentheses for reference. The same applies to the following.

【００１３】これによれば、電源装置(80)のデジタル信
号処理装置(7)が電源装置(80)の異常を検出しメモリ(7
c)に書き込み、それ自身の通信機能(7a,7j)を用いて該
メモリの異常内容を外部(50,60,20/パソコン)に送出す
るので、電源装置(80)の外部でその異常内容を知ること
が出来る。According to this, the digital signal processing device (7) of the power supply (80) detects the abnormality of the power supply (80) and detects the abnormality in the memory (7).
c), and sends the contents of the memory abnormality to the outside (50, 60, 20 / PC) using its own communication function (7a, 7j). You can know.

【００１４】本発明の後述の好ましい実施例では、電源
装置(80)を組込んだプリンタ(100)の操作部(20)よりオ
ペレータ入力による電源異常データ出力の指示がある
と、プリンタ(100)のコントローラ(61,51)が、デジタル
信号処理装置(7)のＣＰＵ(7a)に、操作部(20)への異常
データ転送を指示し、これによりデジタル信号処理装置
(7)の揮発性メモリ(7c)の異常データが操作部(20)に転
送されてそのディスプレイ(26f)に表示される。電源装
置(80)の異常により操作部(20)に表示することが不可能
な場合には、オペレータは、デジタル信号処理装置(7)
のＵＡＲＴ(Universal Asynchronous Receiver Transmi
tter)通信コネクタからコントローラ(61,51)のコネクタ
を外し、代わりにパソコンのＵＡＲＴ通信コネクタを接
続して、パソコンに異常データを転送して表示すること
ができる。メインスイッチがオンであるときには、それ
によって給電される電源回路(4,5)が出力を停止して
も、リレーＲＡ１がバッテリバックアップの電源回路
(6)からデジタル信号処理装置(7)への給電ラインを閉に
維持し、デジタル信号処理装置(7)はメモリ(7c)に対す
る異常データの書込みおよび読出しが可能であり、しか
も外部との通信が可能である。In a preferred embodiment of the present invention to be described later, when an instruction to output power failure data by an operator input is given from an operation unit (20) of a printer (100) incorporating a power supply (80), the printer (100) Controller (61, 51) instructs the CPU (7a) of the digital signal processing device (7) to transfer abnormal data to the operation unit (20), and thereby the digital signal processing device
The abnormal data in the volatile memory (7c) in (7) is transferred to the operation unit (20) and displayed on the display (26f). If the power unit (80) cannot be displayed on the operation unit (20) due to an abnormality of the power supply unit (80), the operator operates the digital signal processing unit (7).
UART (Universal Asynchronous Receiver Transmi
tter) By disconnecting the connector of the controller (61, 51) from the communication connector and connecting the UART communication connector of the personal computer instead, the abnormal data can be transferred to the personal computer and displayed. When the main switch is ON, the relay RA1 is connected to the battery backup power supply circuit even if the power supply circuit (4, 5) supplied by the main switch stops outputting.
The power supply line from (6) to the digital signal processing device (7) is kept closed, and the digital signal processing device (7) can write and read abnormal data to and from the memory (7c), and can communicate with the outside. Is possible.

【００１５】[0015]

【発明の実施の形態】（２）トランス(TR11,TR21)，該
トランスの１次巻線にＰＷＭパルスに応答してスイッチ
ング給電する１次側回路(DRIVE11,21,FET11,21)，該ト
ランスの２次巻線に発生する電圧を整流し負荷に給電す
る２次側回路(D11-C11/D21-C21/D31,C31, CV31)、およ
び、前記ＰＷＭパルスを１次側回路に与えるデジタル信
号処理装置(7)を備える電源装置(80)において：該電源
装置はその異常を検出する手段(VSEN11,21,ISEN12,22,T
H,7I,7a)を備え；前記デジタル信号処理装置(7)は、通
信手段(7a,7j)と、前記ＰＷＭパルスを発生するデジタ
ル処理のパルス発生器(7e)と、それにＰＷＭパルスを規
定するデータを与え、前記異常検出手段が検出した異常
の内容を表す異常データをメモリ(7c)に書き込み、前記
通信手段を介して該メモリの異常データをデジタル信号
処理装置(7)の外に送出するＣＰＵ(7a)、を含む；こと
を特徴とする電源装置。DESCRIPTION OF THE PREFERRED EMBODIMENTS (2) Transformers (TR11, TR21), primary side circuits (DRIVE11, 21, FET11, 21) for supplying switching power to the primary winding of the transformer in response to a PWM pulse, and the transformers Secondary circuit (D11-C11 / D21-C21 / D31, C31, CV31) for rectifying the voltage generated in the secondary winding and supplying power to the load, and a digital signal for providing the PWM pulse to the primary circuit In the power supply device (80) including the processing device (7): the power supply device has means (VSEN11, 21, ISEN12, 22, T
H, 7I, 7a); the digital signal processing device (7) comprises communication means (7a, 7j), a digital processing pulse generator (7e) for generating the PWM pulse, and a PWM pulse defined therein. And writes the abnormal data representing the contents of the abnormality detected by the abnormality detecting means to the memory (7c), and sends the abnormal data in the memory to the outside of the digital signal processing device (7) via the communication means. A power supply device comprising:

【００１６】これによれば、電源装置(80)のデジタル信
号処理装置(7)が電源装置(80)の異常を検出しメモリ(7
c)に書き込み、それ自身の通信機能(7a,7j)を用いて該
メモリの異常内容を外部(50,60,20/パソコン)に送出す
るので、電源装置(80)の外部でその異常内容を知ること
が出来る。According to this, the digital signal processing device (7) of the power supply (80) detects the abnormality of the power supply (80) and detects the abnormality in the memory (7).
c), and sends the contents of the memory abnormality to the outside (50, 60, 20 / PC) using its own communication function (7a, 7j). You can know.

【００１７】（３）前記電源装置(80)は、メインスイッ
チ(2)，該メインスイッチのオンによって交流電圧が印
加されそれを直流電圧に変換して前記１次側回路に与え
る整流回路(3)，バッテリバックアップの電源回路(6のB
1,D32)、および、前記メインスイッチのオンによってバ
ッテリバックアップの電源回路から前記デジタル信号処
理装置(7)への給電ラインを閉成する手段(RA1)、を含
み；前記デジタル信号処理装置(7)は、バッテリバック
アップの電源回路(6のB1,D32)および前記２次側回路(6
のD31,C31,CV31)から直流電力の給電を受ける；上記
（２）の電源装置。(3) The power supply device (80) is provided with a rectifier circuit (3) which is supplied with an AC voltage by turning on the main switch (2) and the main switch, converts the AC voltage into a DC voltage, and supplies the DC voltage to the primary side circuit. ), Battery backup power supply circuit (6 B
1, D32), and means (RA1) for closing a power supply line from the battery backup power supply circuit to the digital signal processing device (7) by turning on the main switch; ) Is a battery backup power supply circuit (B1, D32 of 6) and the secondary side circuit (6
D31, C31, CV31) to receive DC power supply; the power supply device of (2) above.

【００１８】これによれば、メインスイッチ(2)がオン
であるときには、それによって給電される電源回路(4/5
/D31,C31,CV31)が出力を停止しても、閉成手段(RA1)が
バッテリバックアップの電源回路(6のB1,D32)からデジ
タル信号処理装置(7)への給電ラインを閉に維持し、デ
ジタル信号処理装置(7)はメモリ(7c)に対する異常デー
タの書込みおよび読出しが可能であり、しかも外部との
通信が可能である。According to this, when the main switch (2) is on, the power supply circuit (4/5
/ D31, C31, CV31) stops the output, the closing means (RA1) keeps the power supply line from the battery backup power supply circuit (B1, D32 of 6) to the digital signal processor (7) closed. However, the digital signal processing device (7) can write and read abnormal data to and from the memory (7c), and can communicate with the outside.

【００１９】（４）前記電源装置(80)は、それぞれが、
トランス，該トランスの１次巻線にＰＷＭパルスに応答
してスイッチング給電する１次側回路および該トランス
の２次巻線に発生する電圧を整流し負荷に給電する２次
側回路、を有する複数の直流電源回路(4,5)を含み；前
記異常検出手段は、各直流電源回路の出力を検出する手
段(VSEN11,21,ISEN12,22)を含み；前記デジタル信号処
理装置(7)は、各出力検出手段の検出信号をデジタルデ
ータに変換するＡ／Ｄ変換手段(7I)を含み；前記デジタ
ル信号処理装置の前記パルス発生器(7e)は各直流電源回
路に別個のＰＷＭパルス(PWM11,21)を与え、前記ＣＰＵ
(7a)は前記パルス発生器に各ＰＷＭパルスを規定するデ
ータを与え前記Ａ／Ｄ変換手段を用いて各出力検出手段
の検出信号のデジタルデータを読み込んで、各直流電源
回路の異常をチェックして異常のときその内容を表す異
常データをメモリ(7c)に書き込む；上記（２）又は
（３）記載の電源装置。(4) Each of the power supply devices (80)
A plurality of transformers each including a transformer, a primary circuit for switchingly supplying power to a primary winding of the transformer in response to a PWM pulse, and a secondary circuit for rectifying a voltage generated in a secondary winding of the transformer and supplying power to a load; DC power supply circuit (4, 5); The abnormality detection means includes means for detecting the output of each DC power supply circuit (VSEN11, 21, ISEN12, 22); The digital signal processing device (7), A / D conversion means (7I) for converting a detection signal of each output detection means into digital data; the pulse generator (7e) of the digital signal processing device includes a separate PWM pulse (PWM11, PWM11) for each DC power supply circuit. 21) and the CPU
(7a) gives data defining each PWM pulse to the pulse generator, reads digital data of a detection signal of each output detection means using the A / D conversion means, and checks abnormality of each DC power supply circuit. In the event of an abnormal condition, abnormal data representing the content of the abnormal condition is written into the memory (7c);

【００２０】これによれば、電源装置(80)のデジタル信
号処理装置(7)が複数の直流電源回路 (4,5)の異常を個
別に検出し個別の異常データをメモリ(7c)に書き込み、
それ自身の通信機能(7a,7j)を用いて該メモリの異常内
容を外部(50,60,20/パソコン)に送出するので、電源装
置(80)の外部で、その複数の直流電源回路の個別の異常
内容を知ることが出来る。According to this, the digital signal processing device (7) of the power supply device (80) individually detects abnormalities of the plurality of DC power supply circuits (4, 5) and writes individual abnormal data to the memory (7c). ,
Since the abnormal contents of the memory are sent to the outside (50, 60, 20 / PC) using its own communication function (7a, 7j), the plurality of DC power supply circuits can be externally provided outside the power supply (80). You can know the details of each error.

【００２１】（５）前記異常検出手段は、温度検出手段
(TH)およびその検出温度が設定範囲外の時温度異常と判
定する手段(7a)を含み；前記デジタル信号処理装置(7)
の前記ＣＰＵ(7a)は温度異常をメモリ(7c)に書込む；上
記（２），（３）又は（４）記載の電源装置。(5) The abnormality detecting means is a temperature detecting means.
(TH) and means (7a) for determining that the temperature is abnormal when the detected temperature is outside the set range; the digital signal processing device (7)
The CPU (7a) writes the temperature abnormality into the memory (7c); the power supply according to the above (2), (3) or (4).

【００２２】これによれば、電源装置(80)の温度異常も
検出されてメモリ(7c)に書込まれる。電源装置(80)の外
部でその温度異常の有無も知ることが出来る。According to this, the temperature abnormality of the power supply device (80) is also detected and written into the memory (7c). The presence or absence of the temperature abnormality can be known outside the power supply device (80).

【００２３】（６）前記電源装置(80)は、前記通信手段
(7a,7j)に接続した、電源装置(80)の外の機器に接続し
た外部側コネクタを着脱しうる電源側コネクタ(7k)を含
む、上記（２），（３），（４）又は（５）記載の電源
装置。(6) The power supply device (80) includes the communication means.
(2), (3), (4), or (4), including a power supply side connector (7k) to which an external side connector connected to equipment outside the power supply device (80) connected to (7a, 7j) can be detachably attached. The power supply device according to (5).

【００２４】これによれば、電源装置(80)を組込んだ機
器(100)のコントローラ(61,51)にコネクタを介して通信
手段(7a,7j)を接続しておいて該機器(100)の操作部(20)
よりオペレータ入力による電源異常データ出力の指示が
あると、コントローラ(61,51)が、デジタル信号処理装
置(7)のＣＰＵ(7a)に、操作部(20)への異常データ転送
を指示し、これによりデジタル信号処理装置(7)のメモ
リ(7c)の異常データを操作部(20)に転送してそのディス
プレイ(26f)に表示することができる。According to this, the communication means (7a, 7j) is connected to the controller (61, 51) of the device (100) incorporating the power supply device (80) through the connector, and the device (100) is connected to the controller (61, 51). ) Operation unit (20)
When there is an instruction for power supply abnormal data output by an operator input, the controller (61, 51) instructs the CPU (7a) of the digital signal processing device (7) to transfer abnormal data to the operation unit (20), Thus, the abnormal data in the memory (7c) of the digital signal processing device (7) can be transferred to the operation unit (20) and displayed on the display (26f).

【００２５】電源装置(80)の異常によりコントローラ(6
1,51)および又は操作部(20)への給電が止まり表示する
ことが不可能な場合には、オペレータは、デジタル信号
処理装置(7)の通信コネクタ(7k)からコントローラ(61,5
1)のコネクタを外し、代わりにパソコンの通信コネクタ
を接続して、パソコンに異常データを転送して表示する
ことができる。メインスイッチがオンであるときバッテ
リバックアップの電源回路(6)からデジタル信号処理装
置(7)に給電する使用態様では、メインスイッチがオン
であるときには、それによって給電される電源回路(4,
5)が出力を停止しても、デジタル信号処理装置(7)への
給電は継続し、デジタル信号処理装置(7)はメモリ(7c)
に対する異常データの書込みおよび読出しが可能であ
り、しかも外部との通信が可能である。When the controller (6)
When the power supply to the digital signal processor (7, 51) and / or the operation unit (20) is stopped and the display cannot be performed, the operator can connect the controller (61, 5) to the digital signal processor (7) through the communication connector (7k).
Disconnect the connector of 1) and connect the communication connector of the personal computer instead, so that abnormal data can be transferred to the personal computer and displayed. In the usage mode in which the power is supplied from the battery backup power supply circuit (6) to the digital signal processing device (7) when the main switch is on, when the main switch is on, the power supply circuit (4,
Even if 5) stops outputting, the power supply to the digital signal processing device (7) continues, and the digital signal processing device (7)
Can be written and read out of abnormal data, and communication with the outside is possible.

【００２６】（７）オペレータの指示を入力する手段(2
1〜24)，表示手段(26d,26f)および制御手段(61,51)を有
し、画像信号に対応した顕像を用紙上に形成する顕像形
成装置(100)；および、それぞれが、トランス，該トラ
ンスの１次巻線にＰＷＭパルスに応答してスイッチング
給電する１次側回路および該トランスの２次巻線に発生
する電圧を整流し負荷に給電する２次側回路、を有す
る、前記顕像形成装置の高電力消費負荷に給電する高出
力直流電源回路(4)および制御系回路に給電する低出力
直流電源回路(5,D31,C31,CV31)，少なくとも高出力直流
電源回路(4)の出力異常を検出する手段(VSEN11,ISEN12,
7i,7a)、および、各直流電源回路(4,5)にＰＷＭパルス
を与えるデジタル信号処理装置(7)、を含む電源装置(8
0)；を備え、前記デジタル信号処理装置(7)は、通信手
段(7a,7j)と、前記直流電源回路のそれぞれに与える各
ＰＷＭパルスを発生するデジタル処理のパルス発生器(7
e)と、それに各ＰＷＭパルスを規定するデータを与え、
前記異常検出手段が検出した異常の内容を表す異常デー
タをメモリ(7c)に書き込み、前記通信手段よりの異常デ
ータ出力指示に応答して前記通信手段にメモリ(7c)の異
常データを送出するＣＰＵ(7a)、を含む；ことを特徴と
する画像形成装置。(7) Means for inputting operator's instruction (2
1 to 24), display means (26d, 26f) and control means (61, 51), and a visual image forming device (100) for forming a visual image corresponding to an image signal on paper; A transformer, a primary circuit for switchingly supplying power to a primary winding of the transformer in response to a PWM pulse, and a secondary circuit for rectifying a voltage generated in a secondary winding of the transformer and supplying power to a load. A high-output DC power supply circuit (4) for supplying a high-power consumption load of the image forming apparatus and a low-output DC power supply circuit (5, D31, C31, CV31) for supplying a control system circuit, and at least a high-output DC power supply circuit ( 4) Means for detecting output abnormalities (VSEN11, ISEN12,
7i, 7a) and a digital signal processor (7) for applying a PWM pulse to each DC power supply circuit (4, 5).
0); the digital signal processing device (7) includes a communication means (7a, 7j) and a digital processing pulse generator (7) for generating each PWM pulse to be supplied to each of the DC power supply circuits.
e) and give it data defining each PWM pulse,
A CPU that writes abnormal data representing the contents of the abnormality detected by the abnormality detecting means to the memory (7c), and sends the abnormal data in the memory (7c) to the communication means in response to an abnormal data output instruction from the communication means; (7a). An image forming apparatus comprising:

【００２７】これによればＣＰＵ(7a)が、通信手段より
の異常データ出力指示に応答して通信手段にメモリ(7c)
の異常データを送出するので、例えば入力手段(21〜24)
からの電源異常データ出力の指示に応答して制御手段(6
1,51)が、デジタル信号処理装置(7)のＣＰＵ(7a)に、表
示手段(26d,26f)への異常データ転送を指示し、これに
よりデジタル信号処理装置(7)のメモリ(7c)の異常デー
タをＣＰＵ(7a)が表示手段(26d,26f)に送出し、これに
より異常データが表示手段(26d,26f)に表示される。オ
ペレータは入力手段(21〜24)を操作して電源異常データ
を得ることができる。あるいは、通信手段にパソコンな
どのデータ通信機を接続してデータ通信機にメモリ(7c)
の異常データを取得することができる。According to this, the CPU (7a) stores the memory (7c) in the communication means in response to an abnormal data output instruction from the communication means.
Since abnormal data is transmitted, for example, input means (21 to 24)
The control means (6
1, 51) instructs the CPU (7a) of the digital signal processing device (7) to transfer abnormal data to the display means (26d, 26f), and thereby the memory (7c) of the digital signal processing device (7). The CPU (7a) sends the abnormal data to the display means (26d, 26f), whereby the abnormal data is displayed on the display means (26d, 26f). The operator operates the input means (21 to 24) to obtain power supply abnormality data. Alternatively, connect a data communication device such as a personal computer to the communication means and store the memory (7c) in the data communication device.
Abnormal data can be obtained.

【００２８】（８）前記電源装置(80)は、メインスイッ
チ(2)，該メインスイッチのオンによって交流電圧が印
加されそれを直流電圧に変換して前記高出力直流電源回
路(4)および低出力直流電源回路(5,D31,C31,CV31)の１
次側回路に与える整流回路(3)，バッテリバックアップ
の電源回路(B1,D32)、および、前記メインスイッチのオ
ンによってバッテリバックアップの電源回路(B1,D32)か
ら前記デジタル信号処理装置(7)への給電ラインを閉成
する手段(RA1)、を含み；前記デジタル信号処理装置(7)
は、バッテリバックアップの電源回路(B1,D32)および前
記低出力直流電源回路(D31,C31,CV31)から直流電力の給
電を受ける；上記（７）の画像形成装置。(8) The power supply device (80) includes a main switch (2), an AC voltage applied by turning on the main switch, converts the AC voltage into a DC voltage, converts the AC voltage into a DC voltage, Output DC power supply circuit (5, D31, C31, CV31) 1
From the rectifier circuit (3) to the secondary circuit, the battery backup power supply circuit (B1, D32), and from the battery backup power supply circuit (B1, D32) by turning on the main switch, to the digital signal processing device (7) Means (RA1) for closing the feed line of the digital signal processor (7);
Is supplied with DC power from a battery backup power supply circuit (B1, D32) and the low output DC power supply circuit (D31, C31, CV31); the image forming apparatus of (7).

【００２９】これによれば、メインスイッチがオンであ
るときには、それによって給電される電源回路(4,5,D3
1,C31,CV31)が出力を停止しても、デジタル信号処理装
置(7)への給電は継続し、デジタル信号処理装置(7)はメ
モリ(7c)に対する異常データの書込みおよび読出しが可
能であり、しかも外部との通信が可能である。According to this, when the main switch is on, the power supply circuit (4, 5, D3
(C1, CV31) stops outputting power, the power supply to the digital signal processor (7) continues, and the digital signal processor (7) can write and read abnormal data to and from the memory (7c). Yes, and can communicate with the outside world.

【００３０】（９）前記電源装置(80)は、前記通信手段
(7a,7j)に接続した、電源装置の外の機器に接続した外
部側コネクタを着脱しうる電源側コネクタ(7k)を含み、
この電源側コネクタに前記制御手段(61,51)側の通信ラ
インに接続したコネクタを接続したものであり；前記制
御手段(61,51)は、前記オペレータの指示を入力する手
段による異常データ出力指令に応答して前記コネクタ(7
k)および通信手段(7a,7j)を介して前記デジタル信号処
理装置(7)のメモリ(7c)の異常データを前記表示手段(26
d,26f)に転送し表示する；上記（７）又は（８）記載の
画像形成装置。(9) The power supply device (80) is provided with the communication means.
(7a, 7j), including a power supply side connector (7k) to which the external side connector connected to the device outside the power supply can be attached and detached,
A connector connected to a communication line on the control means (61, 51) side is connected to the power supply side connector; the control means (61, 51) outputs abnormal data by means for inputting an instruction of the operator. The connector (7
k) and communication means (7a, 7j) to display abnormal data in the memory (7c) of the digital signal processing device (7) to the display means (26
(d, 26f) for display; the image forming apparatus according to the above (7) or (8).

【００３１】これによれば、オペレータ入力による電源
異常データ出力の指示があると、制御手段(61,51)が、
デジタル信号処理装置(7)のＣＰＵ(7a)に、表示手段(26
d,26f)への異常データ転送を指示し、これによりデジタ
ル信号処理装置(7)のメモリ(7c)の異常データを表示手
段(26d,26f)に転送して表示する。According to this, when there is an instruction to output power failure data by an operator input, the control means (61, 51)
Display means (26) is provided to the CPU (7a) of the digital signal processing device (7).
d, 26f), and the abnormal data in the memory (7c) of the digital signal processor (7) is transferred to the display means (26d, 26f) and displayed.

【００３２】電源装置(80)の異常により制御手段(61,5
1)および又は表示手段(26d,26f)への給電が止まり表示
することが不可能な場合には、オペレータは、デジタル
信号処理装置(7)の通信コネクタ(7k)から制御手段(61,5
1)のコネクタを外し、代わりにパソコンの通信コネクタ
を接続して、パソコンに異常データを転送して表示する
ことができる。メインスイッチがオンであるときバッテ
リバックアップの電源回路(6)からデジタル信号処理装
置(7)に給電する使用態様では、メインスイッチがオン
であるときには、それによって給電される電源回路(4,
5,D31,C31,CV31)が出力を停止しても、デジタル信号処
理装置(7)への給電は継続し、デジタル信号処理装置(7)
はメモリ(7c)に対する異常データの書込みおよび読出し
が可能であり、しかも外部との通信が可能である。The control means (61, 5)
If the power supply to 1) and / or the display means (26d, 26f) is stopped and it is not possible to display, the operator operates the control means (61, 5) from the communication connector (7k) of the digital signal processing device (7).
Disconnect the connector of 1) and connect the communication connector of the personal computer instead, so that abnormal data can be transferred to the personal computer and displayed. In the usage mode in which the power is supplied from the battery backup power supply circuit (6) to the digital signal processing device (7) when the main switch is on, when the main switch is on, the power supply circuit (4,
(5, D31, C31, CV31), even if the output stops, the power supply to the digital signal processing device (7) continues, and the digital signal processing device (7)
Can write and read abnormal data to and from the memory (7c), and can communicate with the outside.

【００３３】（１０）トランス，該トランスの１次巻線
にＰＷＭパルスに応答してスイッチング給電する１次側
回路，該トランスの２次巻線に発生する電圧を整流し負
荷に給電する２次側回路、および、前記ＰＷＭパルスを
発生するデジタル処理のパルス発生器(7e)と、それにＰ
ＷＭパルスを規定するデータを与えるＣＰＵ(7a)を含む
デジタル信号処理装置(7)を備え、デジタル制御による
直流電圧制御を行う電源(80)を内蔵する画像形成装置(1
00)において、電源(80)の異常を検出する手段(VSEN11,2
1,ISEN12,22)と、異常内容を揮発性メモリ(7c)に書き込
む手段(7a)を有し、前記デジタル信号処理装置(7)は通
信機能があり、前記通信機能を用いて揮発性メモリ(7c)
の内容を電源(80)の外部に伝達する、電源異常内容検出
方法。(10) A transformer, a primary-side circuit for switching and supplying power to a primary winding of the transformer in response to a PWM pulse, and a secondary for rectifying a voltage generated in a secondary winding of the transformer and supplying power to a load. Side circuit, and a pulse generator (7e) for digital processing for generating the PWM pulse, and
An image forming apparatus (1) including a digital signal processing device (7) including a CPU (7a) for providing data defining a WM pulse, and including a power supply (80) for performing DC voltage control by digital control.
00), means (VSEN11, 2
1, ISEN12, 22), and means (7a) for writing the content of the abnormality to the volatile memory (7c), the digital signal processing device (7) has a communication function, the volatile memory using the communication function (7c)
A method of detecting the details of a power failure by transmitting the contents of the power supply to the outside of the power supply (80).

【００３４】この画像形成装置(100)は、揮発性メモリ
(7c)に電源(80)の異常内容を書き込むことにより、異常
内容を保存することができ、必要に応じて揮発性メモリ
(7c)の内容を読み出し、画像形成装置(100)の表示部(20
f)に表示することができる。This image forming apparatus (100) has a volatile memory
By writing the details of the power supply (80) to (7c), the details of the error can be saved.
The content of (7c) is read out, and the display (20) of the image forming apparatus (100) is read out.
f) can be displayed.

【００３５】（１１）揮発性メモリ(7c)は画像形成装置
(100)の電源(80)に内蔵することを特徴とする上記（１
０）の画像形成装置。(11) The volatile memory (7c) is an image forming apparatus
(1) characterized in that it is built in the power supply (80) of (100).
0) The image forming apparatus.

【００３６】電源(80)上に揮発性メモリ(7c)を有するこ
とで、電源(80)が給電している負荷系統に異常が生じ、
画像形成装置本体上のコントローラであるＣＰＵあるい
はＭＰＵが動作できなくなった状態にても、電源(80)の
デジタル制御部(7)の単独動作により揮発性メモリ(7c)
に異常内容を書き込むことができる。By having the volatile memory (7c) on the power supply (80), an abnormality occurs in the load system to which the power supply (80) supplies power,
Even when the CPU or MPU, which is the controller on the image forming apparatus main body, cannot operate, the volatile operation of the volatile memory (7c) is performed by the digital control unit (7) of the power supply (80) alone.
Abnormal contents can be written to

【００３７】（１２）通信機能はＵＡＲＴであることを
特徴とする上記（１０）または（１１）記載の画像形成
装置。(12) The image forming apparatus according to the above (10) or (11), wherein the communication function is a UART.

【００３８】通信手段が普及しているＵＡＲＴであるこ
とにより、現在あるハードを用いて安価に、かつすでに
あるソフトウェア資産を用いて少しの改良によりＵＡＲ
Ｔ機能を利用することができる。Since the communication means is a UART that has become widespread, the UAR is inexpensive using existing hardware and slightly improved using existing software resources.
The T function can be used.

【００３９】（１３）電源(80)と画像形成装置(100)の
コントローラ(61,51)との間の通信をやり取りするコネ
クタ(7k)が電源(80)上に置かれ、通常は画像形成装置の
コントローラ(61,51)の通信部からのケーブルが繋がっ
ているが、電源異常検査時においては前記コネクタ(7k)
には、通信機能を備えたデータ通信機例えばパソコンか
らのケーブルに接続したコネクタを挿す事ができるよう
になっていることを特徴とする上記（１０），（１１）
又は（１３）の画像形成装置。(13) A connector (7k) for exchanging communication between the power supply (80) and the controllers (61, 51) of the image forming apparatus (100) is placed on the power supply (80). Although the cable from the communication unit of the controller (61, 51) of the device is connected, the connector (7k)
In the above (10), (11), a data communication device having a communication function, for example, a connector connected to a cable from a personal computer can be inserted.
Or the image forming apparatus of (13).

【００４０】（１４）通信コネクタ(7k)が外部のデータ
通信機を接続できるように共通化されていることで、電
源(80)に異常が発生し、画像形成装置本体のコントロー
ラであるＣＰＵ又はＭＰＵが動作しない状態でも、外部
のデータ通信機を電源(80)に接続して電源(80)内のデジ
タル制御部(7)に指令を与えることで異常内容を読み出
す事が出来る。これにより、電源(80)に異常が発生した
場合、異常内容をデータ通信機を用いて細かく知ること
ができ、電源装置異常に対する対策を迅速に取る効果が
ある。(14) Since the communication connector (7k) is shared so that an external data communication device can be connected, an abnormality occurs in the power supply (80) and the CPU or the controller serving as a controller of the image forming apparatus main body. Even when the MPU does not operate, the contents of the abnormality can be read out by connecting an external data communication device to the power supply (80) and giving a command to the digital control unit (7) in the power supply (80). Thus, when an abnormality occurs in the power supply (80), the details of the abnormality can be known in detail by using the data communication device, and there is an effect that a measure for the power supply apparatus abnormality can be quickly taken.

【００４１】（１５）電源(80の4,5)の出力電圧値を検
出し、検出した電圧値を上限閾値と、また下限閾値と比
較し、閾値を越えていれば、その内容を揮発性メモリ(7
c)に書き込むことを特徴とする。(15) The output voltage value of the power supply (4, 5 of 80) is detected, and the detected voltage value is compared with the upper threshold value and the lower threshold value. Memory (7
It is characterized by writing in c).

【００４２】これによれば、出力電圧値の異常を揮発性
メモリ(7c)に書込むことで、出力電圧値が目標値より異
常に大きくなったり、或いは小さいという異常が生じる
ような、スイッチング駆動しているドライブ回路の破
損、或いはトランスの巻線の断線などが生じたことを確
認できる。According to this, by writing the abnormality of the output voltage value to the volatile memory (7c), the switching drive which causes the abnormality that the output voltage value becomes abnormally larger or smaller than the target value occurs. It can be confirmed that the drive circuit is broken or the winding of the transformer is broken.

【００４３】（１６）電源(80の4,5)の出力電流値を検
出し、検出した電流値を上限閾値と比較し、閾値を越え
ていれば、その内容を揮発性メモリ(7c)に書き込むこと
を特徴とする。(16) The output current value of the power supply (4, 5 of 80) is detected, and the detected current value is compared with the upper limit threshold value. If the detected current value exceeds the threshold value, the content is stored in the volatile memory (7c). It is characterized by writing.

【００４４】これによれば、出力電流値の異常を揮発性
メモリ(7c)に書込むことで、出力電流に大電流が流れる
異常が生じるような、例えばショートが生じたことを確
認できる。According to this, by writing an abnormality in the output current value to the volatile memory (7c), it is possible to confirm that an abnormality such as a large current flowing in the output current occurs, for example, a short circuit occurs.

【００４５】（１７）電源(80の4)の温度値を検出し、
検出した温度値を上限閾値と比較し、閾値を越えていれ
ば、その内容を揮発性メモリ(7c)に書き込むことを特徴
とする。(17) The temperature value of the power supply (4 of 80) is detected,
The detected temperature value is compared with an upper threshold value, and if the detected temperature value exceeds the threshold value, the content is written to a volatile memory (7c).

【００４６】温度値の異常を揮発性メモリ(7c)に書き込
んでいることで、電源温度が異常に大きくなったことを
確認でき、例えば電源を冷やしている冷却ＦＡＮに異常
が生じたことを確認できる。By writing the abnormality of the temperature value to the volatile memory (7c), it can be confirmed that the power supply temperature has become abnormally large. For example, it is confirmed that the abnormality has occurred in the cooling fan which cools the power supply. it can.

【００４７】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明により明らかになろう。Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the drawings.

【００４８】[0048]

【実施例】−第１実施例− 図１に本発明の第１実施例の複合機能複写機の外観を示
す。この複合機能複写機は、大略で、自動原稿送り装置
〔ＡＤＦ〕３０と、操作部２０と、カラースキャナ１０
と、カラープリンタ１００と、中継ユニット３２と、ス
テープラ及び作像された用紙を大量に積載可能なシフト
トレイ付きのフィニッシャ３４と、両面反転ユニット３
３と、給紙バンク３５と、大容量給紙トレイ３６及び１
ビン排紙トレイ３１、の各ユニットで構成されている。FIG. 1 shows the appearance of a multifunction copying machine according to a first embodiment of the present invention. The multifunction copier generally includes an automatic document feeder [ADF] 30, an operation unit 20, a color scanner 10
A color printer 100; a relay unit 32; a finisher 34 with a shift tray capable of stacking a large amount of stapler and imaged paper;
3, a paper supply bank 35, and large-capacity paper supply trays 36 and 1
And a bin discharge tray 31.

【００４９】図２に、カラープリンタ１００の構成を示
す。１０１はベルト状像担持体たる可撓性の感光体ベル
トであり、感光体ベルト１０１は、回動ローラ１０２，
３間に架設され、回動ローラ１０２の回転駆動により図
中矢印Ａ方向（時計方向）に搬送される。図中１０４
は、感光体ベルト１０１表面を均一に帯電する帯電チャ
ージャ、図中１０５は、像書込みユニットであるレーザ
露光装置である。また、図中１０６はカラー現像装置で
あり、１０６ａはマゼンタ、１０６ｂはシアン、１０６
ｃはイエロー、１０６ｄは黒現像ユニットである。FIG. 2 shows the configuration of the color printer 100. Reference numeral 101 denotes a flexible photosensitive belt serving as a belt-shaped image carrier.
3 and is conveyed in the direction of arrow A (clockwise) in the figure by the rotation of the rotating roller 102. In the figure 104
, A charging charger for uniformly charging the surface of the photoreceptor belt 101; and 105, a laser exposure device as an image writing unit. In the figure, reference numeral 106 denotes a color developing device, 106a denotes magenta, 106b denotes cyan,
c is yellow and 106d is a black developing unit.

【００５０】更に、図中１０９は、像担持体かつ中間転
写媒体たる中間転写ベルトであり、中間転写ベルト１０
９は回動ローラ１１０−１１２に架設され、回動ローラ
１１０の回転駆動により図中矢印Ｂ方向（反時計方向）
に搬送される。感光体ベルト１０１と、中間転写ベルト
１０９は、感光体ベルト１０１の無記号の回動ローラ部
で接触している。該接触部の中間転写ベルト１０９側に
は、導電性を有するバイアスローラ１１３が、中間転写
ベルト１１０裏面に所定の条件で接触している。Reference numeral 109 in the figure denotes an intermediate transfer belt which is an image carrier and an intermediate transfer medium.
Reference numeral 9 is mounted on the rotation rollers 110-112, and is driven by the rotation of the rotation roller 110 in the direction of arrow B (counterclockwise) in the figure.
Transported to The photoreceptor belt 101 and the intermediate transfer belt 109 are in contact with each other by a symbolless rotating roller of the photoreceptor belt 101. On the intermediate transfer belt 109 side of the contact portion, a bias roller 113 having conductivity is in contact with the back surface of the intermediate transfer belt 110 under predetermined conditions.

【００５１】感光体ベルト１０１は帯電チャージャ１０
４により一様に帯電された後、レーザ露光装置１０５に
よる、画像記録信号で変調されたレーザ光の走査によ
り、露光される。これにより感光体ベルト１０１上に静
電潜像が形成される。ここで、レーザ光を変調する画像
記録信号は、所望のフルカラー画像をマゼンタ，シア
ン，イエロー、及び黒（Ｂｋ）の色情報に分解した、各
色（単色）宛てのものであり、１色宛ての静電潜像の形
成と、現像装置１０６ａ−１０６ｄの中の該色宛のもの
による現像が、色数分（例えばマゼンタ，シアン，イエ
ロー、及び黒、計４回）繰返される。現像により現われ
た顕像（トナー像）は、それぞれ中間転写ベルト９に重
ね合わせ転写される。The photoreceptor belt 101 is connected to the charging charger 10.
After being uniformly charged by 4, exposure is performed by scanning of laser light modulated by an image recording signal by the laser exposure device 105. Thus, an electrostatic latent image is formed on the photosensitive belt 101. Here, the image recording signal for modulating the laser light is destined for each color (single color) obtained by decomposing a desired full-color image into magenta, cyan, yellow, and black (Bk) color information. The formation of the electrostatic latent image and the development with the color in the developing devices 106a to 106d are repeated for the number of colors (for example, magenta, cyan, yellow, and black, four times in total). The visualized images (toner images) appearing by the development are respectively superimposed and transferred on the intermediate transfer belt 9.

【００５２】即ち、図中矢印Ａ方向に回転する感光体ベ
ルト１上に形成される各単色画像（トナー像）は、感光
体ベルト１０１と同期して図中矢印Ｂ方向に回転する中
間転写ベルト１０９上に、マゼンタ，シアン，イエロ
ー、及び黒の単色毎に、バイアスローラ１１３に印加さ
れた所定の転写バイアスにより順次重ね転写される。中
間転写ベルト１０９上に重ね合わされたマゼンタ，シア
ン，イエロー、及び黒の画像は、給紙台１１６の給紙カ
セット１１６ａから給紙ローラ１１７，搬送ローラ対１
１８ａ，１１８ｂ、レジストローラ対１１９ａ，１１９
ｂを経て転写ローラ１１４へ搬送された転写紙上に一括
転写される。転写終了後、転写紙上のトナー像は定着装
置１２０により転写紙に定着（加熱圧着）される。これ
によりフルカラー画像が完成し、転写紙は、排紙ローラ
対１２１ａ，１２１ｂを経て排紙スタック部１２２に排
出される。That is, each monochromatic image (toner image) formed on the photosensitive belt 1 rotating in the direction of arrow A in the figure is an intermediate transfer belt rotating in the direction of arrow B in the figure in synchronization with the photosensitive belt 101. A single transfer color of magenta, cyan, yellow, and black is sequentially transferred onto the transfer roller 109 by a predetermined transfer bias applied to the bias roller 113. The magenta, cyan, yellow, and black images superimposed on the intermediate transfer belt 109 are fed from the paper feed cassette 116a of the paper feed table 116 to the paper feed roller 117 and the transport roller pair 1.
18a, 118b, registration roller pair 119a, 119
The transfer is performed collectively on the transfer paper conveyed to the transfer roller 114 via b. After the transfer is completed, the toner image on the transfer paper is fixed (heat-pressed) on the transfer paper by the fixing device 120. As a result, the full-color image is completed, and the transfer paper is discharged to the discharge stack unit 122 via the discharge roller pairs 121a and 121b.

【００５３】なお、図中１０７は、感光体ベルト１０１
に常時当接し、感光体ベルト１０１上のトナーを拭い取
るクリーニングブレード、図中１１５は、中間転写ベル
ト１０９のクリーニング装置で、該クリーニング装置１
１５のクリーニングブラシ１１５ａは、画像形成動作中
には中間転写ベルト１１０表面から離間した位置に保持
され、形成像が上述の転写紙上に転写された後に中間転
写ベルト１１０表面に当接される。In the figure, reference numeral 107 denotes the photosensitive belt 101.
, A cleaning blade for wiping off toner on the photoreceptor belt 101, and a cleaning device 115 for the intermediate transfer belt 109.
The fifteen cleaning brushes 115a are held at positions separated from the surface of the intermediate transfer belt 110 during the image forming operation, and are brought into contact with the surface of the intermediate transfer belt 110 after the formed image is transferred onto the above-described transfer paper.

【００５４】また、感光体ベルト１０１，帯電チャージ
ャ１０４，中間転写ベルト１０９，クリーニング装置１
０７，１１５は、プロセスカートリッジに一体的に組付
けられてユニット化されている。The photosensitive belt 101, the charging charger 104, the intermediate transfer belt 109, and the cleaning device 1
Reference numerals 07 and 115 are integrated into a process cartridge to form a unit.

【００５５】１０８が、感光体ベルト１０１上のトナー
付着量を検出するためのトナー付着量センサである。今
回使用したトナー付着量センサ１０８は、発光部が赤外
発光ダイオード、拡散反射光受光部がフォトダイオード
の、フォトダイオードの受光量に応じたレベルの電圧Ｖ
ｓ即ち検出信号を発生し出力するもの、即ち、拡散反射
光光量を測定するトナー濃度センサ、である。Reference numeral 108 denotes a toner adhesion amount sensor for detecting the amount of toner adhesion on the photosensitive belt 101. The toner adhesion amount sensor 108 used this time has a voltage V of a level corresponding to the amount of light received by the photodiode, with the light-emitting part being an infrared light emitting diode and the diffuse reflection light receiving part being a photodiode.
s, that is, a sensor that generates and outputs a detection signal, that is, a toner density sensor that measures the amount of diffuse reflected light.

【００５６】定着装置１２０の定着ローラの内部には、
定着ヒータ（ハロゲンランプ）１２３Ｃがあり、この定
着ヒータ１２３Ｃに、定着通電回路８５（図４）が通電
し、これにより定着ヒータ１２３Ｃが発熱し且つ赤外線
を発生して、定着ローラを加熱する。Inside the fixing roller of the fixing device 120,
There is a fixing heater (halogen lamp) 123C, and the fixing energizing circuit 85 (FIG. 4) energizes the fixing heater 123C, whereby the fixing heater 123C generates heat and generates infrared rays to heat the fixing roller.

【００５７】図３に、図１に示す複写機の電気系システ
ムの概要を示す。複写機メカ制御部すなわち画像読取り
および画像形成プロセス制御の主要部に、メイン制御板
５０上の１つのＭＰＵ５１と、スキャナ制御板１１上の
１つのＣＰＵ１２が用いられている。ＭＰＵ５１は作像
シーケンスおよび定着制御とシステム関係の制御を、Ｃ
ＰＵ１２はスキャナ関係の制御をそれぞれ行う。ＭＰＵ
５１とＣＰＵ１２とは、画像データインターフェース及
びシリアルインターフエースによって接続されている。FIG. 3 shows an outline of an electric system of the copying machine shown in FIG. One MPU 51 on the main control board 50 and one CPU 12 on the scanner control board 11 are used in the mechanical control section of the copying machine, that is, the main part of the image reading and image forming process control. The MPU 51 controls the image forming sequence, the fixing control, and the system-related control.
The PU 12 performs control related to the scanner. MPU
The 51 and the CPU 12 are connected by an image data interface and a serial interface.

【００５８】また、図３において、２０は操作部、７０
は入出力電気回路を搭載したＩ／Ｏ制御板、９２は画像
露光用のレーザ光を制御するＬＤ制御板、４１は給紙制
御板、１３はＣＣＤを搭載する読み取り制御板、９０は
マザーボードである。In FIG. 3, reference numeral 20 denotes an operation unit;
Is an I / O control board on which an input / output electric circuit is mounted, 92 is an LD control board for controlling a laser beam for image exposure, 41 is a paper feed control board, 13 is a read control board on which a CCD is mounted, and 90 is a motherboard. is there.

【００５９】６０は、パソコン，ワープロなどホストの
ドキュメントを印刷するプリンタ機能及びコピー，ファ
クシミリ，プリンタの複合動作モードを制御するための
プリンタコントローラ（ボード）である。９１は、複合
機能を実現するためのアプリケーション拡張ユニット
で、ＦＡＸ機能を搭載したファクシミリ制御ユニットで
ある。８０はＤＣ電源／ＡＣ制御板である。Reference numeral 60 denotes a printer controller (board) for controlling a printer function for printing a document from a host such as a personal computer or a word processor, and a combined operation mode of copy, facsimile, and printer. Reference numeral 91 denotes an application extension unit for realizing a composite function, which is a facsimile control unit equipped with a facsimile function. 80 is a DC power supply / AC control board.

【００６０】図４に、電源装置であるＤＣ電源／ＡＣ制
御板８０から、ファクシミリ制御ユニット９１，定着ヒ
ータ１２３Ｃ，Ｉ／Ｏ制御板（入出力インターフエイ
ス）７０，メイン制御板（メインコントローラ）５０，
マザーボード９０及びプリンタコントローラ６０への給
電系統の概要、ならびに、プリンタコントローラ６０の
概要を示す。FIG. 4 shows a facsimile control unit 91, a fixing heater 123C, an I / O control board (input / output interface) 70, and a main control board (main controller) 50 from a DC power supply / AC control board 80 as a power supply. ,
An outline of a power supply system to the motherboard 90 and the printer controller 60 and an outline of the printer controller 60 are shown.

【００６１】図４を参照すると、画像形成プロセスを制
御するメイン制御板５０には、ＭＰＵ５１、ＣＰＵ周辺
ＡＳＩＣ(Application Specific IC)５４、画像処理Ａ
ＳＩＣ５３、およびプリンタコントローラ６０とのイン
タフェース機能および画像データの圧縮伸張機能を有し
たＩ／Ｆ（インターフェイス）５２がある。Referring to FIG. 4, an MPU 51, a CPU peripheral ASIC (Application Specific IC) 54, an image processing A
There is an SIC 53 and an I / F (interface) 52 having an interface function with the printer controller 60 and a function of compressing and expanding image data.

【００６２】システムの制御を司るプリンタコントロー
ラ６０には、複合機能を実現するためのＭＰＵ６１とメ
イン制御板５０とのインタフェースと操作部との通信機
能およびメモリの制御機能を有した周辺ＡＳＩＣ６４お
よびその他がある。The printer controller 60, which controls the system, includes a peripheral ASIC 64 having an interface between the MPU 61 and the main control board 50 for realizing the composite function, a communication function with the operation unit, and a memory control function, and others. is there.

【００６３】原稿を光学的に読み取る原稿スキャナ１０
は、読み取りユニットにて、原稿に対するランプ照射の
反射光をミラー及びレンズにより受光素子に集光する。
受光素子（ＣＣＤ）は、センサー・ボード・ユニット
（ＳＢＵ）１３にあり、ＣＣＤに於いて電気信号に変換
された画像信号は、ＳＢＵ１３上でディジタル信号すな
わち読取った画像デ−タに変換された後、ＳＢＵ１３か
ら、メイン制御板５０上の画像処理ＡＳＩＣ５３に出力
される。Document scanner 10 for optically reading a document
In the reading unit, the reflected light of the lamp irradiation on the document is condensed on the light receiving element by the mirror and the lens in the reading unit.
The light receiving element (CCD) is provided in a sensor board unit (SBU) 13, and the image signal converted into an electric signal in the CCD is converted into a digital signal on the SBU 13, that is, read image data. , SBU13 to the image processing ASIC 53 on the main control board 50.

【００６４】ＳＢＵ１３からの読取り画像デ−タは、画
像処理ＡＳＩＣ５３に転送され、画像処理ＡＳＩＣ５３
が、光学系及びディジタル信号への量子化に伴う信号劣
化（スキャナ系の信号劣化：スキャナ特性による読取り
画像デ−タの歪）を補正し、該画像デ−タをプリンタコ
ントローラ６０に転送して画像メモリＭＥＭ６５に書込
む。又は、プリンタ出力のための処理を施してプリンタ
１００のＬＤ制御板９２に与える。The read image data from the SBU 13 is transferred to the image processing ASIC 53, and the image processing ASIC 53
Corrects the signal deterioration due to the quantization into the optical system and the digital signal (the signal deterioration of the scanner system: distortion of the read image data due to the scanner characteristics), and transfers the image data to the printer controller 60. Writing to the image memory MEM65. Alternatively, a process for printer output is performed, and the result is provided to the LD control board 92 of the printer 100.

【００６５】すなわち、画像処理ＡＳＩＣ５３には、読
取り画像デ−タを画像メモリＭＥＭ６５に蓄積して再利
用するジョブと、メモリＭＥＭ６５に蓄積しないでＬＤ
制御板９２上のビデオ・データ制御（ＶＤＣ）に出力し
てレ−ザプリンタ機能で作像出力するジョブとがある。
ＭＥＭ６５に蓄積する例としては、１枚の原稿を複数枚
複写する場合、スキャナ１０を１回だけ動作させ、読取
り画像デ−タをＭＥＭ６５に蓄積し、蓄積データを複数
回読み出す使い方がある。ＭＥＭ６５を使わない例とし
ては、１枚の原稿を１枚だけ複写する場合、読取り画像
デ−タをそのままプリンタ出力用に処理すれば良いの
で、ＭＥＭ６５への書込みを行う必要はない。That is, the image processing ASIC 53 stores the read image data in the image memory MEM65 for reuse and the LD job without storing the read image data in the memory MEM65.
There is a job that outputs to the video data control (VDC) on the control board 92 and forms an image with the laser printer function.
As an example of storing data in the MEM 65, when copying a plurality of originals, the scanner 10 is operated only once, the read image data is stored in the MEM 65, and the stored data is read a plurality of times. As an example where the MEM 65 is not used, when only one document is copied, it is not necessary to write the MEM 65 because the read image data can be processed as it is for printer output.

【００６６】まず、メモリＭＥＭ６５を使わない場合、
画像処理ＡＳＩＣ５３は、読取り画像データに画像読取
り補正を施してから、面積階調に変換するための画質処
理を行う。画質処理後の画像データはＬＤ制御板９２上
のＶＤＣ（ビデオデータコントローラ）に転送する。面
積階調に変化された信号に対し、ドット配置に関する後
処理及びドットを再現するためのパルス制御をＶＤＣで
行い、レ−ザプリンタ機能によって転写紙上に再生画像
を形成する。First, when the memory MEM65 is not used,
The image processing ASIC 53 performs image reading correction on the read image data, and then performs image quality processing for conversion to area gradation. The image data after the image quality processing is transferred to a VDC (video data controller) on the LD control board 92. For the signal changed to the area gradation, post-processing relating to dot arrangement and pulse control for reproducing dots are performed by VDC, and a reproduced image is formed on transfer paper by a laser printer function.

【００６７】メモリＭＥＭ６５に蓄積し、それからの読
み出し時に付加的な処理、例えば画像方向の回転，画像
の合成等を行う場合は、画像読取り補正を施した画像デ
ータは、プリンタコントローラ６０の、画像メモリアク
セス制御機能がある周辺ＡＳＩＣ６４に送られる。ここ
ではＭＰＵ６１の、フラッシュＥＥＰＲＯＭに格納され
た動作プログラムに従った制御によって、画像データと
メモリモジュ−ルＭＥＭ６５のアクセス制御，外部パソ
コンＰＣのプリント用データの展開（文字コ−ド／キャ
ラクタビット変換），メモリー有効活用のための画像デ
ータの圧縮／伸張を行う。周辺ＡＳＩＣ６４へ送られた
データは、データ圧縮後ＭＥＭ６５へ蓄積し、蓄積デー
タを必要に応じて読み出す。読み出しデータは伸張し、
本来の画像データに戻し周辺ＡＳＩＣ６４から画像処理
ＡＳＩＣ５３へ戻される。When additional processing, for example, rotation in the image direction, synthesis of images, and the like are performed when the data is stored in the memory MEM 65 and read out from the memory MEM 65, the image data subjected to the image reading correction is stored in the image memory of the printer controller 60. Sent to peripheral ASIC 64 with access control function. Here, under the control of the MPU 61 in accordance with the operation program stored in the flash EEPROM, the access control of the image data and the memory module MEM65 and the expansion of the print data of the external personal computer PC (character code / character bit conversion). Compress and decompress image data for effective use of memory. The data sent to the peripheral ASIC 64 is stored in the MEM 65 after data compression, and the stored data is read as needed. Read data is expanded,
The image data is returned to the original image data and is returned from the peripheral ASIC 64 to the image processing ASIC 53.

【００６８】画像処理ＡＳＩＣ５３へ戻されると、そこ
で画質処理を、そしてＬＣＤ制御板９２上のＶＤＣでの
パルス制御を行い、レーザプリンタ機能によって転写紙
上に顕像（トナ−像）を形成する。When the image processing is returned to the ASIC 53, image processing is performed, and pulse control is performed on the VDC on the LCD control board 92, and a visible image (toner image) is formed on transfer paper by a laser printer function.

【００６９】複合機能の１つであるＦＡＸ送信機能は、
原稿スキャナ１０の読取り画像データを画像処理ＡＳＩ
Ｃ５３にて画像読取り補正を施し、ＦＡＸ制御ユニット
（ＦＣＵ）９１へ転送する。ＦＣＵ９１にて公衆回線通
信網へのデータ変換を行い、該通信網へＦＡＸデータと
して送信する。ＦＡＸ受信は、通信網からの回線データ
をＦＣＵ９１にて画像データへ変換し、画像処理ＡＳＩ
Ｃ５３へ転送される。この場合特別な画質処理は行わ
ず、ＬＣＤ制御板９２上のＶＤＣにおいてドット再配置
及びパルス制御を行い、レーザプリンタ機能によって転
写紙上に顕像を形成する。The fax transmission function, which is one of the composite functions,
Image processing ASI for image data read by the original scanner 10
The image is read and corrected in C53 and transferred to the FAX control unit (FCU) 91. The FCU 91 performs data conversion to a public line communication network and transmits the data to the communication network as FAX data. For FAX reception, the line data from the communication network is converted into image data by the FCU 91, and the image processing ASI
Transferred to C53. In this case, no special image processing is performed, dot rearrangement and pulse control are performed in the VDC on the LCD control board 92, and a visible image is formed on the transfer paper by the laser printer function.

【００７０】メイン制御板５０のＭＰＵ５１は、画像デ
ータの流れを制御し、システムコントローラ６０のＭＰ
Ｕ６１はシステム全体を制御し、各リソースの起動を管
理する。このデジタル複合機能複写機の機能選択は、操
作部２０にて選択入力し、コピー機能，ＦＡＸ機能等の
処理内容を設定する。The MPU 51 of the main control board 50 controls the flow of image data,
U61 controls the entire system and manages activation of each resource. The function selection of the digital multifunction copying machine is selected and input by the operation unit 20, and the processing contents such as the copy function and the FAX function are set.

【００７１】プリンタコントローラ６０の電源は、休止
モード時でも通電状態にある＋５ＶＥが、ＤＣ電源／Ａ
Ｃ制御板８０上の第２電源回路５から供給される。メイ
ン制御板５０には、休止モード時にスイッチ８４によっ
て通電がオフされる＋５Ｖが第２電源回路５から供給さ
れる。Ｉ／Ｏ制御板７０には、同じく休止モード時に通
電がオフされる＋５Ｖと＋２４Ｖがそれぞれ第２電源回
路５および第２電源回路４から供給される。The power supply of the printer controller 60 is a DC power supply / A
It is supplied from the second power supply circuit 5 on the C control board 80. The main control board 50 is supplied with +5 V, which is turned off by the switch 84 in the sleep mode, from the second power supply circuit 5. The I / O control board 70 is supplied with + 5V and + 24V, which are also turned off in the sleep mode, from the second power supply circuit 5 and the second power supply circuit 4, respectively.

【００７２】第１電源回路４，第２電源回路５および定
着通電回路８５を搭載したＤＣ電源／ＡＣ制御板８０に
は、ユーザーがオン/オフするメインスイッチ２を介し
て、外部のＡＣ電源１例えば商用交流が給電される。定
着通電回路８５には外部からのＡＣ電圧が与えられる。An external AC power supply 1 is connected to a DC power supply / AC control board 80 equipped with the first power supply circuit 4, the second power supply circuit 5 and the fixing energizing circuit 85 via a main switch 2 which is turned on / off by a user. For example, commercial AC power is supplied. An external AC voltage is applied to the fixing energizing circuit 85.

【００７３】直流変換回路３が、外部からのＡＣ電圧を
直流電圧に整流および平滑化する。直流電圧が第１電源
回路４および第２電源回路５に印加される。これらの回
路４および５は、それぞれ５Ｖ（制御系電圧）出力用の
ＤＣ／ＤＣコンバータおよび２４Ｖ（モータ，ソレノイ
ド，リレーなどの駆動電圧）出力用のＤＣ／ＤＣコンバ
ータを含む。ＤＣ電源／ＡＣ制御板８０には、これらＤ
Ｃ／ＤＣコンバータ回路４，５を制御するＤＳＰ（Digi
tal Signal Processor）であるデジタル制御部７（以下
ＤＳＰ７という）および起動電源回路６がある。DC conversion circuit 3 rectifies and smoothes an external AC voltage into a DC voltage. A DC voltage is applied to the first power supply circuit 4 and the second power supply circuit 5. Each of these circuits 4 and 5 includes a DC / DC converter for outputting 5 V (control system voltage) and a DC / DC converter for outputting 24 V (driving voltage of motor, solenoid, relay, etc.). The DC power / AC control board 80 includes these D
DSP (Digi) for controlling C / DC converter circuits 4 and 5
A digital control unit 7 (hereinafter referred to as DSP 7) and a start-up power supply circuit 6 are provided.

【００７４】第１電源回路４および第２電源回路５はい
ずれも、スイッチングレギュレータ，その出力を一次巻
線に受ける変圧器，その２次巻線の電圧を整流平滑する
回路およびその出力をＤＳＰ７にフィードバックする出
力回路を含み、入力ＤＣは、直流変換回路３が出力する
ＤＣである。Each of the first power supply circuit 4 and the second power supply circuit 5 has a switching regulator, a transformer receiving its output on a primary winding, a circuit for rectifying and smoothing the voltage of its secondary winding, and its output to a DSP 7. The input DC is a DC output from the DC conversion circuit 3 including an output circuit for feeding back.

【００７５】第２電源回路５の＋５ＶＥ（＋５Ｖの電
圧）の出力ラインにスイッチ８４が介挿されている。こ
のスイッチ８４のオン／オフを行うための制御信号がプ
リンタコントローラ６０からスイッチ８４に与えられ
る。省エネのための休止モードに移行するとき、プリン
タコントローラ６０はこの制御信号でスイッチ８４をオ
フにし、ＤＳＰ７に第１電源回路４の出力停止指示を与
えて、回路４のＤＣ出力動作を停止させる。A switch 84 is inserted in the + 5VE (+ 5V voltage) output line of the second power supply circuit 5. A control signal for turning on / off the switch 84 is given from the printer controller 60 to the switch 84. When shifting to the sleep mode for energy saving, the printer controller 60 turns off the switch 84 by this control signal, gives an instruction to stop the output of the first power supply circuit 4 to the DSP 7, and stops the DC output operation of the circuit 4.

【００７６】定着制御８５の目標温度を、トナー像を転
写した転写紙の定着処理に定められた定着動作温度とし
て定着ローラの温度をそれに維持する、コピースタート
あるいはプリントコマンドに応答して実質上遅れ時間無
く画像形成を開始することが出来るスタンバイモード
（作動モード）、及び、電力消費を低くするために目標
温度を定着動作温度の８０％とし他はスタンバイモード
と同様な状態であって操作入力があるとスタンバイモー
ドへの復帰が直ちに行える低電力モード、ではプリンタ
コントローラ６０は上記制御信号でスイッチ８４をオン
にし、かつ、ＤＳＰ７に第１電源回路４の出力指示を与
えて、回路４にＤＣ出力動作をさせる。The target temperature of the fixing control 85 is set to the fixing operation temperature determined for the fixing process of the transfer paper on which the toner image has been transferred, and the temperature of the fixing roller is maintained at the target temperature. The delay is substantially delayed in response to a copy start or print command. The standby mode (operation mode) in which image formation can be started without time, the target temperature is set to 80% of the fixing operation temperature in order to reduce power consumption, and the other conditions are the same as those in the standby mode. In the low-power mode in which the return to the standby mode can be performed immediately, the printer controller 60 turns on the switch 84 by the control signal, and gives an output instruction of the first power supply circuit 4 to the DSP 7 so that the DC output Make it work.

【００７７】すなわち、省エネルギーのための休止モー
ドではスイッチ８４がオフかつ第１電源回路４がオフ
（出力停止）で、プリンタコントローラ６０，操作部２
０，圧板開閉検知の、複写機使用の可能性を伺わせるオ
ペータの行為又はパソコンＰＣのプリントコマンドを検
知するに最小限の電気素子又は回路に＋５ＶＥが継続し
て印加される。プリンタコントローラ６０においては、
該検知を待ちそれに応答してスイッチ８４をオンにする
回路ならびに不揮発保持が必要とされるデータを格納す
るメモリに＋５ＶＥが継続して印加される。That is, in the sleep mode for energy saving, the switch 84 is turned off and the first power supply circuit 4 is turned off (output is stopped), and the printer controller 60 and the operation unit 2 are turned off.
0, + 5VE is continuously applied to the minimum number of electric elements or circuits to detect the action of the operator or the print command of the personal computer PC, which indicates the possibility of using the copying machine, for detecting the opening and closing of the pressure plate. In the printer controller 60,
+ 5VE is continuously applied to a circuit that waits for the detection and turns on the switch 84 in response to the detection and a memory that stores data that needs to be held in a non-volatile manner.

【００７８】なお、低電力モード時は、全てに電源が供
給されており、定着ヒータ１２３Ｃの設定温度のみを下
げている。この実施例では、定着通電回路８５は、トラ
イアックを用いる位相制御により定着ヒータ１２３Ｃに
交流通電する交流回路である。なお、トライアックとＡ
Ｃ入力の間に、直流電源６の＋２４Ｖ出力でオンに駆動
されるヒータ電源リレーがあり、第１電源回路４が＋２
４Ｖを発生すると該ヒータ電源リレーがオンしてトライ
アックがＡＣ入力に接続される。第１電源回路４が＋２
４Ｖの出力を停止すると、ヒータ電源リレーがオフし
て、トライアックがＡＣ入力から遮断される。メイン制
御板５０のＭＰＵ５１が、定着ローラの温度（定着温
度）が目標温度になるように、トライアックの導通位相
を制御する。Incidentally, in the low power mode, power is supplied to all the power supplies, and only the set temperature of the fixing heater 123C is lowered. In this embodiment, the fixing energizing circuit 85 is an AC circuit that energizes the fixing heater 123C by phase control using a triac. In addition, triac and A
During the C input, there is a heater power relay that is turned on by the +24 V output of the DC power source 6, and the first power circuit 4
When 4V is generated, the heater power relay is turned on, and the triac is connected to the AC input. The first power supply circuit 4 is +2
When the output of 4 V is stopped, the heater power relay is turned off, and the triac is cut off from the AC input. The MPU 51 of the main control plate 50 controls the conduction phase of the triac so that the temperature of the fixing roller (fixing temperature) becomes the target temperature.

【００７９】操作部２０からのキーインデータの解析や
表示の制御は、プリンタコントローラ６０のＭＰＵ６１
が制御を行い、操作部２０とのインターフェイスは周辺
ＡＳＩＣ６４が受け持っている。周辺ＡＳＩＣ６４と操
作部２０とは、この実施例では、マザーボード９０とメ
イン制御板５０およびスキャナ制御板１１を経由して接
続されている。プリンタコントローラ６０には、操作部
２０と同様にマザーボード９０とメイン制御板５０およ
びスキャナ制御板１１を経由して圧板開閉検知（図示
略）が接続されている。The analysis and display of the key-in data from the operation unit 20 are controlled by the MPU 61 of the printer controller 60.
Performs control, and an interface with the operation unit 20 is provided by the peripheral ASIC 64. In this embodiment, the peripheral ASIC 64 and the operation unit 20 are connected via the motherboard 90, the main control board 50, and the scanner control board 11. The printer controller 60 is connected to a pressure plate open / close detection (not shown) via the motherboard 90, the main control plate 50, and the scanner control plate 11, similarly to the operation unit 20.

【００８０】圧板開閉検知は、ＡＤＦ３０がスキャナに
接続されている時には、ＡＤＦ３０の開閉を検出する検
知スイッチであり、ＡＤＦ３０の装着が無い時には、原
稿押さえ用の圧板の開閉を検出する検知スイッチであ
る。いずれにしても圧板開閉検知は、ＡＤＦ又は原稿押
さえ用の圧板が開放状態かどうかを示す信号を発生し、
これが、画像処理動作状態，スタンバイモード，低電力
モード及び休止モードのいずれの時でも、スキャナ制御
板１０，メイン制御板５０及びマザーボード９０を介し
て、プリンタコントローラ６０の周辺ＡＳＩＣ６４に与
えられ、ＭＰＵ６１がこの信号を読み取る。開放状態か
どうかを示す信号を表すための電源（＋５ＶＥ）および
操作部２０の入力キーのオンを検出して検出信号を発生
するための電源（＋５ＶＥ）は、マザーボード９０，メ
イン制御板５０及びスキャナ制御板１０を介して、プロ
セスコントローラ６０から、開閉検知スイッチおよび操
作部２０に与える。The pressure plate opening / closing detection is a detection switch for detecting opening / closing of the ADF 30 when the ADF 30 is connected to the scanner, and a detection switch for detecting opening / closing of the pressure plate for document pressing when the ADF 30 is not mounted. . In any case, the pressure plate open / close detection generates a signal indicating whether the ADF or the document pressing platen is open,
This is supplied to the peripheral ASIC 64 of the printer controller 60 via the scanner control board 10, the main control board 50 and the motherboard 90 in any of the image processing operation state, the standby mode, the low power mode, and the sleep mode. Read this signal. The power supply (+ 5VE) for representing a signal indicating whether the state is the open state and the power supply (+ 5VE) for detecting the ON of an input key of the operation unit 20 and generating a detection signal include a motherboard 90, a main control board 50, and a scanner. The control signal is given from the process controller 60 to the open / close detection switch and the operation unit 20 via the control plate 10.

【００８１】なお、ＡＤＦ３０を装備する場合、それは
スキャナ制御板１１に接続される。ＡＤＦ３０の原稿台
に原稿があるか否を検出する原稿センサの検出信号も、
スキャナ制御板１１，メイン制御板５０及びマザーボー
ド９０を介して、プリンタコントローラ６０の周辺ＡＳ
ＩＣ６４に与えられ、ＭＰＵ６１がこの信号を読み取
る。原稿センサが原稿の有無をあらわす検出信号を発生
するための電源（＋５ＶＥ）も、マザーボード９０，メ
イン制御板５０及びスキャナ制御板１０を介してて、プ
ロセスコントローラ６０から、原稿センサに与える。When the ADF 30 is provided, it is connected to the scanner control board 11. A detection signal of a document sensor for detecting whether or not a document is present on the platen of the ADF 30 is also
The peripheral AS of the printer controller 60 is transmitted via the scanner control board 11, the main control board 50, and the motherboard 90.
The signal is given to the IC 64, and the MPU 61 reads this signal. A power supply (+ 5VE) for the document sensor to generate a detection signal indicating the presence or absence of a document is also supplied from the process controller 60 to the document sensor via the motherboard 90, the main control board 50, and the scanner control board 10.

【００８２】ファクシミリ制御ユニットＦＣＵ９１は、
ＦＣＵ９１にて公衆回線通信網ＰＮへのデータ変換を行
い、ＰＮへＦＡＸデータとして送信する。ＦＡＸ受信
は、ＰＮからの回線データをＦＣＵ９１にて画像データ
へ変換し、ＡＳＩＣ６４を経由して、ＡＳＩＣ５３に直
接に、又は一旦ＭＥＭ６５に蓄積してから、受信終了ま
たは蓄積量が限度に達したときに、ＡＳＩＣ６４を経由
して、ＡＳＩＣ５３に転送される。この場合特別な画質
処理は行わず、プリンタ１００においてドット再配置及
びパルス制御を行い、プリンタ１００の作像ユニットに
於いて転写紙上に顕像を形成する。The facsimile control unit FCU 91
The FCU 91 performs data conversion to the public line communication network PN and transmits it to the PN as FAX data. FAX reception is performed when the line data from the PN is converted into image data by the FCU 91, and is directly stored in the ASIC 53 via the ASIC 64 or temporarily stored in the MEM 65. Is transferred to the ASIC 53 via the ASIC 64. In this case, no special image quality processing is performed, and dot rearrangement and pulse control are performed in the printer 100, and a visible image is formed on transfer paper in the image forming unit of the printer 100.

【００８３】図５の（ａ）に、操作部２０の上面を拡大
して示し、図５の（ｂ）には、操作部２０の回路ブロッ
クを示す。操作部２０は、ケース，液晶表示装置（ＬＣ
Ｄ）２６ｆ，操作キー群２１ａ，２１ｂ，２１ｄ，２
３，２４，表示ＬＥＤ（発光ダイオード）２１ｅ，２１
ｆ，２２等によって構成されている。FIG. 5A shows an enlarged top view of the operation unit 20, and FIG. 5B shows a circuit block of the operation unit 20. The operation unit 20 includes a case and a liquid crystal display (LC).
D) 26f, operation key groups 21a, 21b, 21d, 2
3, 24, display LED (light emitting diode) 21e, 21
f, 22 and the like.

【００８４】電源キー２１ａは、省エネモード（休止モ
ード）から作動モードに、またその逆への切換えを指示
するための操作キーである。省エネモードが設定されて
いる時には作動モードであることを表すための表示ＬＥ
Ｄ２１ｅは非点灯である。この状態で電源キー２１ａが
一回押されると、省エネモードから作動モードに切換
り、作動モード表示ＬＥＤ２１ｅが点灯する。作動モー
ドであるときに電源キー２１ａが一回押されると、作動
モードから省エネモードに切換り、作動モード表示ＬＥ
Ｄ２１ｅが消灯する。表示ＬＥＤ２１ｆは、複写機のコ
ンセントが商用交流電源ラインに接続され、しかも複写
機のおおもとの電源スイッチ１が閉の間は常時点灯して
いる。つまり、複写機のおおもとの電源がオンである
と、省エネモードか作動モードかに係わらず、表示ＬＥ
Ｄ２１ｆは点灯している。The power key 21a is an operation key for instructing switching from the energy saving mode (pause mode) to the operation mode and vice versa. When the energy saving mode is set, the display LE indicates that the operation mode is set.
D21e is not lit. When the power key 21a is pressed once in this state, the mode is switched from the energy saving mode to the operation mode, and the operation mode display LED 21e is turned on. When the power key 21a is pressed once in the operation mode, the mode is switched from the operation mode to the energy saving mode, and the operation mode display LE is displayed.
D21e goes out. The display LED 21f is constantly lit while the outlet of the copying machine is connected to a commercial AC power supply line and the power switch 1 at the bottom of the copying machine is closed. In other words, when the main power of the copier is on, the display LE is displayed regardless of the energy saving mode or the operation mode.
D21f is lit.

【００８５】図５の（ｂ）に、操作部２０の電気制御系
を示す。この制御系の主体は、プリンタコントローラ６
０のＭＰＵ６１とコミュニケーションし、操作部２０の
入力を読取り、ボード上の表示を制御するＣＰＵ２５，
このＣＰＵ２５の制御プログラムが格納されているＲＯ
Ｍ２６ｂ，制御時にデータの一時格納等を行うためのＲ
ＡＭ２６ｃ，ＬＣＤ（表示パネル）２６ｆの描画データ
を格納するＶＲＡＭ２６ｅ，このＶＲＡＭ２６ｅに接続
されＬＣＤ２６ｆの描画タイミング制御等を行う液晶表
示コントローラ（ＬＣＤＣ）２６ｄ等がある。ＬＣＤＣ
２６ｄには、ＣＦＬの光源をバックライト２７ｂとして
有するＬＣＤ２６ｆが接続される。ＣＰＵ２５には更
に、ＣＦＬバックライト２７ｂを駆動するインバータ２
７ａ，操作キー群２１ａ，２１ｂ，２１ｄ，２３，２４
のキーマトリクス２８ａ，表示ＬＥＤ２１ｅ，２１ｆ，
２２のＬＥＤマトリクス２８ｃおよびそれらのＬＥＤを
駆動するＬＥＤ駆動装置２８ｂ等が接続されている。ま
た、ＣＰＵ２５が接続されたデータバスには、画像処理
モード記憶用の不揮発性ＲＡＭ（ＮＶＲＡＭ）２６ａが
接続されている。FIG. 5B shows an electric control system of the operation unit 20. The subject of this control system is the printer controller 6
CPU 25, which communicates with MPU 61 of CPU 0, reads the input of operation unit 20, and controls the display on the board.
RO storing the control program of the CPU 25
M26b, R for temporarily storing data during control
An AM 26c, a VRAM 26e that stores drawing data of an LCD (display panel) 26f, a liquid crystal display controller (LCDC) 26d that is connected to the VRAM 26e and controls drawing timing of the LCD 26f, and the like. LCDC
An LCD 26f having a CFL light source as a backlight 27b is connected to 26d. The CPU 25 further includes an inverter 2 for driving the CFL backlight 27b.
7a, operation key groups 21a, 21b, 21d, 23, 24
Key matrix 28a, display LEDs 21e, 21f,
22 LED matrices 28c and LED driving devices 28b for driving the LEDs are connected. A non-volatile RAM (NVRAM) 26a for storing an image processing mode is connected to the data bus to which the CPU 25 is connected.

【００８６】図６に、直流変換回路３，第１電源回路
４，第２電源回路５および起動電源回路６の概要を示
す。１００Ｖ商用交流電圧が交流入力端子ＩＮ１，ＩＮ
２から直流変換回路３に印加される。直流変換回路３に
は、１００Ｖ商用交流ラインの高周波ノイズが回路３以
降の電気回路に入るのを遮断し、しかも該電気回路が発
生する高周波ノイズが商用交流ラインに漏出するのを防
ぐ入力フィルタがある。交流電圧はこの入力フィルタを
通して、全波整流ダイオードブリッジＤＢ１と平滑コン
デンサＣ１で構成される整流平滑回路に印加される。FIG. 6 shows an outline of the DC conversion circuit 3, the first power supply circuit 4, the second power supply circuit 5, and the starting power supply circuit 6. 100V commercial AC voltage is applied to AC input terminals IN1, IN
2 to the DC conversion circuit 3. The DC conversion circuit 3 has an input filter that blocks high-frequency noise of the 100 V commercial AC line from entering the electric circuit after the circuit 3 and that prevents high-frequency noise generated by the electric circuit from leaking to the commercial AC line. is there. The AC voltage is applied through this input filter to a rectifying / smoothing circuit composed of a full-wave rectifier diode bridge DB1 and a smoothing capacitor C1.

【００８７】また、交流電圧は抵抗Ｒ１とリレーＲＡ１
からなる起動回路にも加わる。交流電圧が加わると、リ
レーＲＡ１の、ＤＳＰ７の電圧入力端子Ｖｃｃと、バッ
テリＢ１に接続したダイオードＤ３２との間の、リレー
接点が閉じ、これによりＤＳＰ７が起動して、第１電源
回路４のドライバＤＲＩＶＥ１１に第１ＰＷＭパルスを
出力し、第２電源回路５のドライバＤＲＩＶＥ２１に第
２ＰＷＭパルスを出力する。これにより、第１電源回路
４および第２電源回路５が動作状態になり、それぞれ、
２４Ｖ程度および５Ｖ程度の電圧を発生する。The AC voltage is applied to the resistor R1 and the relay RA1.
It also participates in the starting circuit consisting of When an AC voltage is applied, the relay contact between the voltage input terminal Vcc of the DSP 7 of the relay RA1 and the diode D32 connected to the battery B1 closes, whereby the DSP 7 is activated and the driver of the first power supply circuit 4 is driven. A first PWM pulse is output to DRIVE11, and a second PWM pulse is output to driver DRIVE21 of second power supply circuit 5. As a result, the first power supply circuit 4 and the second power supply circuit 5 are activated, and
A voltage of about 24V and about 5V is generated.

【００８８】直流変換回路３が変換した直流電圧は、第
１電源回路４および第２電源回路５のトランスＴＲ１１
およびＴＲ２１の１次巻線に印加される。スイッチング
素子であるＦＥＴ１１およびＦＥＴ２１がオンになる
と、直流変換回路３から、各１次巻線，各スイッチング
素子ならびに各電流値検出回路ＩＳＥＮ１１およびＩＳ
ＥＮ２１を介して、１次側グランドに電流が流れる。The DC voltage converted by DC conversion circuit 3 is applied to transformer TR 11 of first power supply circuit 4 and second power supply circuit 5.
And to the primary winding of TR21. When the switching elements FET11 and FET21 are turned on, the DC conversion circuit 3 outputs the primary windings, the switching elements, and the current value detection circuits ISEN11 and ISEN.
A current flows to the primary side ground via EN21.

【００８９】１次側の各電流値検出回路ＩＳＥＮ１１お
よびＩＳＥＮ２１は、それぞれに宛てられた閾値よりも
各スイッチング素子に流れる電流値の方が大きいと、過
電流であることを示す低レベルＬの電流検出信号を、そ
れぞれＤＳＰ７の割り込み入力端Ｉint１およびＩint２
に与える。各スイッチング素子に流れる電流値が閾値未
満の間は、該電流検出信号を、正常を示す高レベルＨに
維持している。The primary-side current value detection circuits ISEN11 and ISEN21 provide a low-level L current that indicates an overcurrent when the current value flowing through each switching element is larger than the threshold value addressed to each of them. The detection signals are sent to the interrupt input terminals Iint1 and Iint2 of the DSP 7, respectively.
Give to. While the current value flowing through each switching element is less than the threshold value, the current detection signal is maintained at a high level H indicating normality.

【００９０】第１電源回路４のドライブ回路ＤＲＩＶ１
１は、ＤＳＰ７のスイッチングＯＮ／ＯＦＦ信号である
第１のＰＷＭパルスを出力するＰＷＭ出力ポートＰＷＭ
１１につながっている。ＤＲＩＶ１１，トランスＴＲ１
１およびスイッチング素子ＦＥＴ１１によって、１次側
スイッチ回路が構成され、直流変換回路３の出力電圧を
ＰＷＭパルスに応答したスイッチングによりチョッピン
グして、トランスＴＲ１１の１次巻線にパルス通電す
る。Drive circuit DRIV1 of first power supply circuit 4
1 is a PWM output port PWM for outputting a first PWM pulse which is a switching ON / OFF signal of the DSP 7
It is connected to 11. DRIV11, transformer TR1
1 and the switching element FET11 form a primary-side switch circuit, and the output voltage of the DC conversion circuit 3 is chopped by switching in response to the PWM pulse, and a pulse is supplied to the primary winding of the transformer TR11.

【００９１】トランスＴＲ１１の２次側には、２次巻線
に誘起したパルス状電圧を直流に変換して出力する出力
回路がある。出力回路は、ダイオードＤ１１，Ｄ１２、
チョークコイルＣＨ１１、２次側の過電流を検出する２
次側過電流検出回路ＩＳＥＮ１２、出力電圧検出回路Ｖ
ＳＥＮ１１および平滑コンデンサＣ１１により構成され
る。On the secondary side of the transformer TR11, there is an output circuit for converting a pulse-like voltage induced in the secondary winding into a direct current and outputting it. The output circuit includes diodes D11 and D12,
Choke coil CH11, secondary current overcurrent detection 2
Secondary side overcurrent detection circuit ISEN12, output voltage detection circuit V
It is composed of SEN11 and smoothing capacitor C11.

【００９２】２次側過電流検出回路ＩＳＥＮ１２は、第
１電源回路４の出力回路に流れる電流を、その大小に応
じた電圧（２次電流検出信号）に変換して出力するよう
構成され、ＩＳＥＮ１２から出力された電圧（２次電流
検出信号）は、ＤＳＰ７のＡ／Ｄ変換入力ポートＩｆ１
１に印加する。The secondary overcurrent detection circuit ISEN12 is configured to convert the current flowing through the output circuit of the first power supply circuit 4 into a voltage (secondary current detection signal) according to the magnitude of the current and output the converted voltage. (Secondary current detection signal) output from the A / D conversion input port If1 of the DSP 7
Apply to 1.

【００９３】出力電圧検出回路ＶＳＥＮ１１は、第１電
源回路４の出力電圧Ｖout１１（２４Ｖ）の電圧に比例
する電圧を、ＤＳＰ７のＡ／Ｄ変換入力ポートＶｆ１１
に印加する。The output voltage detection circuit VSEN11 outputs a voltage proportional to the output voltage Vout11 (24 V) of the first power supply circuit 4 to the A / D conversion input port Vf11 of the DSP 7.
Is applied.

【００９４】また、第２電源回路５のトランスＴＲ２１
の２次側の出力回路も第１電源回路４のものと同様な構
成であるが、更に、ＤＳＰ７に給電するための起動電源
回路６を結合している。この回路６は、トランスＴＲ２
１の３次巻線に接続したダイオードＤ３１とコンデンサ
Ｃ３１および定電圧回路ＣＶ３１ならびに逆流防止のダ
イオードＤ３３で構成している。ＤＳＰ７の電源端子Ｖ
ｃｃとＧＮＤ間には、バッテリーＢ１とダイオードＤ３
２、更に、起動用回路のリレーＲＡ１により閉駆動され
るリレー接片で開閉される接点、の直列回路が接続して
いる。The transformer TR21 of the second power supply circuit 5
The output circuit on the secondary side has the same configuration as that of the first power supply circuit 4, but further has a startup power supply circuit 6 for supplying power to the DSP 7. This circuit 6 includes a transformer TR2
It comprises a diode D31 connected to the third tertiary winding, a capacitor C31, a constant voltage circuit CV31, and a diode D33 for preventing backflow. Power supply terminal V of DSP7
Between the cc and GND, the battery B1 and the diode D3
2, and a series circuit of a contact that is opened and closed by a relay contact piece that is closed and driven by the relay RA1 of the starting circuit is connected.

【００９５】図７に、ＤＳＰ７の構成を示す。この例で
は、イベントマネジャをＰＷＭパルス発生器７ｅに用い
ている。これには、複数のＰＷＭパルス出力ポートがあ
り、ＣＰＵ７ａが、各出力ポート宛ての、ＰＷＭパルス
およびパルスデューティを規定するデータを、ＰＷＭパ
ルス発生器７ｅ内のパルス生成制御用のレジスタにロー
ドする。このロードがあるとＰＷＭパルス発生器７ｅ
は、レジスタのデータで規定されるＰＷＭパルスを発生
して、ＰＷＭパルス出力ポートから出力する。この実施
例では、２つのＰＷＭパルス出力ポートＰＷＭ１１およ
びＰＷＭ２１から、スイッチングドライバＤＲＩＶＥ１
１およびＤＲＩＶＥ２１に、各ＰＷＭパルスを出力す
る。各ＰＷＭパルスの周期およびデューティを規定する
データは、ＣＰＵ７ａがパルス発生器７ｅに設定する。FIG. 7 shows the configuration of the DSP 7. In this example, the event manager is used for the PWM pulse generator 7e. This includes a plurality of PWM pulse output ports, and the CPU 7a loads data for defining a PWM pulse and a pulse duty addressed to each output port into a pulse generation control register in the PWM pulse generator 7e. With this load, the PWM pulse generator 7e
Generates a PWM pulse specified by the register data and outputs the PWM pulse from the PWM pulse output port. In this embodiment, the switching driver DRIVE1 is output from two PWM pulse output ports PWM11 and PWM21.
1 and DRIVE 21 to output each PWM pulse. Data defining the cycle and duty of each PWM pulse is set by the CPU 7a in the pulse generator 7e.

【００９６】ＤＳＰ７内のＡ／Ｄ変換器７ｈには、第１
電源回路４の出力電流（Ｉｆ１１），出力電圧（Ｖｆ１
１）および回路温度（ＴＥＭ）をあらわすフィードバッ
ク信号と、第２電源回路５の出力電流（Ｉｆ２１）およ
び出力電圧（Ｖｆ２１）を表すフィードバック信号が、
印加される。Ａ／Ｄ変換器７ｈは、インターフエイス７
ｇを介したＣＰＵ７ａの制御（指示）のもとに、指定さ
れた入力チャンネルに加わっているフィードバック信号
をデジタルデータに変換して、自身の出力レジスタにラ
ッチし、変換完了信号を発生する。The A / D converter 7h in the DSP 7 has the first
The output current (If11) and output voltage (Vf1) of the power supply circuit 4
1) and a feedback signal representing the circuit temperature (TEM) and a feedback signal representing the output current (If21) and the output voltage (Vf21) of the second power supply circuit 5.
Applied. The A / D converter 7h has an interface 7
Under the control (instruction) of the CPU 7a via g, the feedback signal applied to the designated input channel is converted into digital data, latched in its own output register, and a conversion completion signal is generated.

【００９７】ＣＰＵ７ａはこの変換完了信号に応答し
て、フィードバックデジタルデータ（Ａ／Ｄ変換デー
タ）を読み込んで、電源回路の出力電圧を設定電圧（２
４Ｖ，５Ｖ）とするためのＰＷＭパルスデューティの演
算と、それを規定するデータの、パルス発生器７ｅへの
書込み、もしくは、電源回路の出力電流の異常検出又は
第１電源回路４の過熱異常検出を行う。In response to the conversion completion signal, the CPU 7a reads the feedback digital data (A / D conversion data) and changes the output voltage of the power supply circuit to the set voltage (2
4V, 5V) and calculation of the PWM pulse duty and writing of the data defining the duty to the pulse generator 7e, or detection of an abnormality in the output current of the power supply circuit or detection of an overheating abnormality in the first power supply circuit 4. I do.

【００９８】ＣＰＵ７ａの、上述の動作或いは処理を行
うプログラムは、ＥＥＰＲＯＭ７ｂに書きこまれてい
る。ＲＡＭ７ｃは、データの一時的な保持或いは保存に
用いられる。A program of the CPU 7a for performing the above-described operation or processing is written in the EEPROM 7b. The RAM 7c is used for temporarily storing or storing data.

【００９９】再度図６を参照する。商用交流電圧がオン
になると、すなわちＩＮ１，ＩＮ２から入力すると、ダ
イオードブリッジＤＢ１で整流された直流電圧により、
抵抗Ｒ１を介して起動回路のリレーＲＡ１に電流が流
れ、バッテリＢ１の電圧をＤＳＰ７の電源電圧入力端Ｖ
ccに印加するための接点ＲＡ１がオンする。これによ
り、ＤＳＰ７に動作電圧が供給され、ＤＳＰ７が起動
し、ＣＰＵ７ａが、ＥＥＰＲＯＭ７ｂのプログラムにし
たがって、図８の（ａ）に示す制御動作を行う。Referring back to FIG. When the commercial AC voltage is turned on, that is, input from IN1 and IN2, the DC voltage rectified by the diode bridge DB1 causes
A current flows to the relay RA1 of the starting circuit via the resistor R1, and the voltage of the battery B1 is changed to the power supply voltage input terminal V of the DSP 7.
The contact RA1 for applying to cc is turned on. As a result, the operating voltage is supplied to the DSP 7, the DSP 7 is activated, and the CPU 7a performs the control operation shown in FIG. 8A according to the program in the EEPROM 7b.

【０１００】すなわち、図８の（ａ）を参照するとＣＰ
Ｕ７ａは、それに動作電圧が加わると、その内外のレジ
スタおよび入出力ポートを待機状態とし（初期化：ステ
ツプ１）、そしてパルス発生器７ｅに与えるＰＷＭパル
ス（の周期およびデューティ）を規定するデータを格納
する出力レジスタであるＰＷＭレジスタに、初期値（Ｐ
ＷＭパルス周期，２４Ｖ出力のためのデューティを規定
する第１基準値、および、５Ｖ出力のためのデューティ
を規定する第２基準値）を書込む（ステツプ２）。これ
らのデータは、ＥＥＰＲＯＭ７ｂの、ＣＰＵ動作プログ
ラム上に書き込まれている。なお、以下においてカッコ
内にステップ番号又は記号を記入する時には、ステップ
という語を省略して、ステップ番号又は記号のみを記入
する。That is, referring to FIG.
When an operating voltage is applied to U7a, U7a puts its internal and external registers and input / output ports in a standby state (initialization: step 1), and outputs data defining the PWM pulse (period and duty) applied to pulse generator 7e. An initial value (P) is stored in a PWM register which is an output register to be stored.
A WM pulse period, a first reference value defining a duty for 24V output, and a second reference value defining a duty for 5V output are written (step 2). These data are written in a CPU operation program of the EEPROM 7b. In the following description, when writing a step number or symbol in parentheses, the word “step” is omitted, and only the step number or symbol is written.

【０１０１】次にＣＰＵ７ａは、パルス発生器７ｅの割
込みレジスタをリセットして、パルス発生器７ｅのＰＷ
Ｍパルス生成制御用のレジスタに、ＰＷＭレジスタのデ
ータを書き込む（３）。パルス発生器７ｅはこの書込み
があつたデータに基づいたＰＷＭパルスの生成（出力）
を開始する。なお、パルス発生器７ｅの割込み信号ライ
ンＰＤＰＩＮＴのレベルがＬになるとパルス発生器７ｅ
がそのＰＷＭパルス出力ポートをハイインピーダンス
（出力回路遮断）にしこれによりＦＥＴ（１１／２１）
がオフになり、パルス発生器７ｅがその内部の出力禁止
フラグを、禁止を表す１とし、この１がある間はハイイ
ンピーダンスを継続するが、パルス発生器７ｅの割込み
レジスタをリセットするとは、この出力禁止フラグの１
をクリアして、禁止解除を表す０にする事を意味する。Next, the CPU 7a resets the interrupt register of the pulse generator 7e, and resets the PW of the pulse generator 7e.
The data of the PWM register is written to the M pulse generation control register (3). The pulse generator 7e generates (outputs) a PWM pulse based on the written data.
To start. When the level of the interrupt signal line PDPINT of the pulse generator 7e becomes L, the pulse generator 7e
Makes its PWM pulse output port high-impedance (output circuit cut-off), so that FET (11/21)
Is turned off, the pulse generator 7e sets the internal output prohibition flag to 1 indicating prohibition, and continues high impedance while this 1 is present. However, resetting the interrupt register of the pulse generator 7e means that Output disable flag 1
Is cleared, and is set to 0 indicating cancellation of prohibition.

【０１０２】次にＣＰＵ７ａは、２００μｓｅｃ時限の
プログラムタイマをスタートして（４）、そのタイムオ
ーバに応答するタイマ割込みを許可する（５）。ＣＰＵ
７ａは更に、パルス発生器７ｅの割込み信号ラインＰＤ
ＰＩＮＴのレベルＨからＬへの変化に応答する外部割込
みを許可する（６）。Next, the CPU 7a starts a program timer for a time period of 200 μsec (4), and permits a timer interrupt responding to the time over (5). CPU
7a further includes an interrupt signal line PD of the pulse generator 7e.
The external interrupt responding to the change of PINT from the level H to the level L is enabled (6).

【０１０３】そして、割込みの発生を待ち、その間ＭＰ
Ｕ５１（ＵＡＲＴコネクタ７ｋ）から、休止モードへの
移行のための第１電源回路４のオフ指示，作動モードへ
の復帰のための第１電源回路４のオン指示あるいはデー
タ転送指示が到来するのを待つ（７，９，１１）。第１
電源回路４のオフ指示が到来するとＣＰＵ７ａはレジス
タＦＲ２４Ｖにこれをあらわす「１」を書込み（８）、
第１電源回路４のオン指示が到来するとＣＰＵ７ａはレ
ジスタＦＲ２４Ｖにこれをあらわす「０」を書込む（１
０）。データ転送指示が到来すると、ＣＰＵ７ａはＲＡ
Ｍ７ｃの異常データテーブル（ＲＡＭ７ｃ上の１領域）
のデータを、ＭＰＵ５１（ＵＡＲＴコネクタ７ｋ）にＵ
ＡＲＴ通信で送出する（１２）。Then, it waits for an interrupt to occur, during which time MP
From the U51 (UART connector 7k), an instruction to turn off the first power supply circuit 4 to shift to the sleep mode, an instruction to turn on the first power supply circuit 4 to return to the operation mode, or an instruction to transfer data is received. Wait (7, 9, 11). First
When an instruction to turn off the power supply circuit 4 arrives, the CPU 7a writes "1" indicating this to the register FR24V (8),
When an instruction to turn on the first power supply circuit 4 arrives, the CPU 7a writes "0" indicating this to the register FR24V (1
0). When the data transfer instruction arrives, the CPU 7a sets the RA
M7c abnormal data table (one area on RAM7c)
Is transferred to the MPU 51 (UART connector 7k)
It is sent by ART communication (12).

【０１０４】なお、作動モードから休止モードへの移行
条件が成立するとプリンタコントローラ６０のＭＰＵ６
１がメイン制御板５０上のＭＰＵ５１に、第１電源回路
４のオフ指示を与え、ＭＰＵ５１がこれをＤＳＰ７のＣ
ＰＵ７ａに転送した後に、スイッチ８４をオフにする。
休止モードから作動モードへの移行条件が成立するとプ
リンタコントローラ６０のＭＰＵ６１がスイッチ８４を
オンにして、これによってメイン制御板５０上のＭＰＵ
５１が起動してからそれに、第１電源回路４のオン指示
を与え、ＭＰＵ５１がこれをＤＳＰ７のＣＰＵ７ａに転
送する。When the condition for shifting from the operation mode to the sleep mode is satisfied, the MPU 6 of the printer controller 60
1 gives an instruction to turn off the first power supply circuit 4 to the MPU 51 on the main control board 50, and the MPU 51
After the transfer to the PU 7a, the switch 84 is turned off.
When the condition for shifting from the halt mode to the operation mode is satisfied, the MPU 61 of the printer controller 60 turns on the switch 84, whereby the MPU on the main control board 50 is turned on.
After the activation of the first power supply circuit 51, an instruction to turn on the first power supply circuit 4 is given thereto, and the MPU 51 transfers the instruction to the CPU 7a of the DSP 7.

【０１０５】操作部２０のキー入力により、電源回路の
異常情報の出力が指示されるとプリンタコントローラ６
０のＭＰＵ６１は、操作部２０のＣＰＵ２５に、データ
受信とＬＣＤ２６ｆへの表示を指示し、そしてメイン制
御板５０上のＭＰＵ５１に、ＲＡＭ７ｃの異常データテ
ーブルの、操作部２０（のＲＡＭ２６ｃ）への転送を指
示する。これに応答してＭＰＵ５１は、ＲＡＭ７ｃの異
常データテーブルのデータをＵＡＲＴ通信で操作部２０
（ＵＡＲＴコネクタ７ｋ）に送出する。このデータ転送
が成功したときには、操作部２０のＬＣＤ２６ｆに、Ｒ
ＡＭ７ｃの異常データテーブルにあったデータが表示さ
れる。When the output of the abnormality information of the power supply circuit is instructed by the key input of the operation unit 20, the printer controller 6
The MPU 61 of 0 instructs the CPU 25 of the operation unit 20 to receive data and display the data on the LCD 26f, and transfers the abnormal data table of the RAM 7c to the MPU 51 on the main control board 50 to the RAM 26c of the operation unit 20. Instruct. In response, the MPU 51 transmits the data of the abnormal data table in the RAM 7c to the operation unit 20 through UART communication.
(UART connector 7k). When the data transfer is successful, the LCD 26f of the operation unit 20 displays R
The data in the abnormal data table of AM7c is displayed.

【０１０６】次に図８の（ｂ）を参照する。前述のよう
にＣＰＵ７ｃが割込みを許可（５，６）した後、２００
μｓｅｃタイマがタイムオーバするとＣＰＵ７ａは、図
８の（ｂ）に示すタイマ割り込み（ＴＩＩ）に進んで、
２００μｓｅｃタイマを再スタートし（２１）、Ａ／Ｄ
変換器７ｈの、入力電圧チャンネルを、Ｎｏ．０に設定
してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（２２）、
Ａ／Ｄ変換の完了に応答する割込みを許可する（２
３）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナ
ログ信号すなわち第２電源回路５の出力電圧をあらわす
フィードバック信号（Ｖｆ２１）のデジタル変換を開始
し、これを終了すると終了信号（変換データ読取りレデ
ィ）を発生する。ＣＰＵ７ａは、この終了信号に応答し
て、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進
む。Next, reference will be made to FIG. After the CPU 7c permits the interrupt (5, 6) as described above,
When the μsec timer times out, the CPU 7a proceeds to a timer interrupt (TII) shown in FIG.
Restart 200 μsec timer (21), A / D
The input voltage channel of the converter 7h is No. Set to 0 to instruct the A / D converter 7h to perform A / D conversion (22),
Enable the interrupt that responds to the completion of A / D conversion (2
3). The A / D converter 7h has an input port No. The digital conversion of the analog signal of 0, that is, the feedback signal (Vf21) representing the output voltage of the second power supply circuit 5 is started, and when this is completed, an end signal (converted data read ready) is generated. In response to the end signal, the CPU 7a proceeds to an A / D conversion end interrupt (ADI) shown in FIG.

【０１０７】図９に示す割込み（ＡＤ１）でＣＰＵ７ａ
は、いま終えたＡ／Ｄ変換の入力ポート（チャンネル）
に対応して（３１−３４）、それがＮｏ．０であったと
きには「５Ｖ電圧制御」（３５）を、Ｎｏ．１であった
ときには「２４Ｖ電圧制御」（３６）を、Ｎｏ．２であ
ったときには「５Ｖ２次側電流異常制御」（３７）を、
Ｎｏ．３であったときには「２４Ｖ２次側電流異常制
御」（３８）を、Ｎｏ．４であったときには「温度異常
制御」（３８）を、実行する。The CPU (7a) receives an interrupt (AD1) shown in FIG.
Is the input port (channel) for the A / D conversion just completed
(31-34) corresponding to No. If it is 0, “5V voltage control” (35) is If it is “1”, “24V voltage control” (36) is changed to “No. If it is 2, “5V secondary current abnormality control” (37)
No. No. 3, "24V secondary current abnormality control" (38) If it is 4, "temperature abnormal control" (38) is executed.

【０１０８】図１０に、「５Ｖ電圧制御」（３５）の内
容を示す。これに進むとＣＰＵ７ａは、Ａ／Ｄ変換器７
ｈが変換したデータ（第２電源回路５の出力電圧デー
タ）を、レジスタＶｆ２１に読み込んで（４１）、それ
が設定値Ｒｆ５ＶＵ以上（過電圧異常）であるか、ある
いは設定値Ｒｆ５ＶＬ以下（低電圧異常）であるか、を
チェックする（４２ａ，４２ｂ）。設定値Ｒｆ５ＶＵ未
満かつＲｆ５ＶＬ超であると、今回読みこんだ出力電圧
データの、５Ｖに対する誤差量を算出して誤差量をＰＷ
Ｍパルスデューティに変換し、このパルスデューティを
規定するＰＷＭ２１データを算出して（４３）、それを
ＣＰＵ７ａの内部又はＲＡＭ７ｃに定めたＰＷＭ２１レ
ジスタに更新書込みして、ＰＷＭ２１レジスタのデータ
をパルス発生器７ｅのＰＷＭ２１パルス生成制御用のレ
ジスタに書き込む（４４）。これにより、パルス発生器
７ｅがパルス出力ポートＰＷＭ２１に出力するＰＷＭパ
ルスが、前記出力電圧の誤差量を０にするためのデュー
ティに変わる。これが、第２電源回路５の出力電圧のフ
ィードバック制御である。FIG. 10 shows the contents of "5 V voltage control" (35). When proceeding to this, the CPU 7a sets the A / D converter 7
The data converted by h (the output voltage data of the second power supply circuit 5) is read into the register Vf21 (41), and it is equal to or more than the set value Rf5VU (overvoltage abnormality) or equal to or less than the set value Rf5VL (low voltage abnormality). ) Is checked (42a, 42b). If the set value is less than Rf5VU and more than Rf5VL, the error amount of the output voltage data read this time with respect to 5V is calculated, and the error amount is set to PW.
The pulse duty is converted into M pulse duty, PWM21 data defining this pulse duty is calculated (43), and the PWM21 data is updated and written in the CPU 21a or the PWM21 register defined in the RAM 7c, and the data of the PWM21 register is converted into the pulse generator 7e. Is written to the register for PWM21 pulse generation control (44). Accordingly, the PWM pulse output from the pulse generator 7e to the pulse output port PWM21 changes to a duty for setting the error amount of the output voltage to zero. This is feedback control of the output voltage of the second power supply circuit 5.

【０１０９】第２電源回路５の出力電圧が設定値Ｒｆ５
ＶＵ以上又はＲｆ５ＶＬ以下であったときには、ＣＰＵ
７ａは、ＰＷＭ１１レジスタおよびＰＷＭ２１レジスタ
にＰＷＭデューティ０％のデータを書込む（４７）。こ
れにより、パルス発生器７ｅのパルス出力（ＰＷＭ１
１，ＰＷＭ２１）がすべてとまり、ＦＥＴ１１およびＦ
ＥＴ２１がオフになる。次いでＣＰＵ７ａは、それ自身
に許可している割込みをすべて禁止する（４８）。これ
により、交流電圧が１度遮断されてもう一度投入される
まで、ＤＳＰ７が動作を停止し、第１電源回路４および
第２電源回路５共に、動作を停止し出力がなくなる。次
にＣＰＵ７ａは、ＲＡＭ７ｃの異常データテーブルに、
第２電源回路５の出力電圧が設定値Ｒｆ５ＶＵ以上であ
ったときには５Ｖ系過電圧異常データを書込み、設定値
Ｒｆ５ＶＬ以下であったときには５Ｖ系低電圧異常デー
タを書込む（４９）。The output voltage of the second power supply circuit 5 is equal to the set value Rf5
If VU or more or Rf5VL or less, CPU
7a writes data with a PWM duty of 0% to the PWM11 register and the PWM21 register (47). Thereby, the pulse output of the pulse generator 7e (PWM1
1, PWM21) stops, and FET11 and F
ET21 turns off. Next, the CPU 7a prohibits all interrupts permitted to itself (48). As a result, the DSP 7 stops operating until the AC voltage is cut off once and turned on again, and both the first power supply circuit 4 and the second power supply circuit 5 stop operating and output is stopped. Next, the CPU 7a stores in the abnormal data table of the RAM 7c:
When the output voltage of the second power supply circuit 5 is equal to or higher than the set value Rf5VU, 5V system overvoltage abnormality data is written, and when the output voltage is equal to or lower than the set value Rf5VL, 5V system low voltage abnormality data is written (49).

【０１１０】上述の過電圧および低電圧のいずれの異常
でもなく、上記のようにＰＷＭパルス（ＰＷＭ２１）の
デューティを更新した時には、ＣＰＵ７ａは、Ａ／Ｄ変
換入力チャンネルのＮｏ．１を指定してＡ／Ｄ変換器７
ｈにＡ／Ｄ変換を指示し（４５）、Ａ／Ｄ変換の完了に
応答する割込みを許可する（４６）。Ａ／Ｄ変換器７ｈ
は、入力ポートＮｏ．１のアナログ信号すなわち第１電
源回路４の出力電圧をあらわすフィードバック信号（Ｖ
ｆ１１）のデジタル変換を開始し、これを終了すると終
了信号（変換データ読取りレディ）を発生する。ＣＰＵ
７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変
換終了割込み（ＡＤＩ）に進み、そして図９のステップ
３２から「２４Ｖ電圧制御」（３６）に進む。When the duty of the PWM pulse (PWM 21) is updated as described above, regardless of the abnormality of either the above-mentioned overvoltage or low voltage, the CPU 7a sets the No. of the A / D conversion input channel. A / D converter 7 specifying 1
h is instructed to perform A / D conversion (45), and an interrupt responding to completion of A / D conversion is permitted (46). A / D converter 7h
Is the input port No. 1, the feedback signal (V) representing the output voltage of the first power supply circuit 4.
The digital conversion of f11) is started, and when the digital conversion is completed, an end signal (conversion data read ready) is generated. CPU
7a responds to this end signal to proceed to the A / D conversion end interrupt (ADI) shown in FIG. 9, and proceed to "24V voltage control" (36) from step 32 in FIG.

【０１１１】図１１に、「２４Ｖ電圧制御」（３６）の
内容を示す。この内容は、上述の「５Ｖ電圧制御」（３
５）と大筋は同様であり、第１電源回路４の出力電圧Ｖ
ｆ１１を設定値２４Ｖにするように、第１電源回路４の
ドライバＦＥＴ１１に与えるＰＷＭパルス（ＰＷＭ１
１）のデューティを、同様にフィードバック制御する
（５１，５２ａ，５２ｂ，５２ｄ，５３，５４）。ただ
し、これは作動モードが指定されている、ＦＲ２４Ｖ＝
０（レジスタＦＲ２４Ｖのデータが０）の場合である。FIG. 11 shows the contents of "24 V voltage control" (36). This content is described in “5V Voltage Control” (3
5) is similar to the output voltage V of the first power supply circuit 4.
A PWM pulse (PWM1) applied to the driver FET 11 of the first power supply circuit 4 so that f11 is set to 24V.
The duty of 1) is similarly feedback-controlled (51, 52a, 52b, 52d, 53, 54). However, this is because the operation mode is specified, FR24V =
This is the case where the value is 0 (the data in the register FR24V is 0).

【０１１２】省エネのために休止モードが設定されてい
る、ＦＲ２４Ｖ＝１の場合には、ＣＰＵ７ａは、第１電
源回路４のＦＥＴ１１をオフに拘束するＰＷＭデューテ
イ０％をＰＷＭデータに設定して（５２ｂ，５２ｃ）、
これをＰＷＭレジスタに書込む（５４）。これにより、
第１電源回路４の２４Ｖ出力動作が停止する。すなわ
ち、第１電源回路４がオフになる。When the sleep mode is set for energy saving and FR24V = 1, the CPU 7a sets the PWM duty 0% that restricts the FET 11 of the first power supply circuit 4 to OFF to the PWM data ( 52b, 52c),
This is written to the PWM register (54). This allows
The 24V output operation of the first power supply circuit 4 stops. That is, the first power supply circuit 4 is turned off.

【０１１３】第１電源回路４の出力電圧ＶＦ１１が過電
圧異常（出力電圧がＲｆ２４ＶＵ以上）もしくは低電圧
異常（Ｒｆ２４ＶＬ以下）であると、ＤＳＰ７のＶＰＵ
７ａは第１電源回路４の駆動を停止して、レジスタＦＲ
２４Ｖに「１」（第１電源回路４の駆動禁止）を書込ん
で（５７Ａ）、ＰＷＭ１１データを０（通電デューテイ
０：通電停止）として（５８Ａ）、ＲＡＭ７ｃの異常デ
ータテーブルに、第１電源回路４の出力電圧が設定値Ｒ
ｆ２４ＶＵ以上であったときには２４Ｖ系過電圧異常デ
ータを書込み、設定値Ｒｆ２４ＶＬ以下であったときに
は２４Ｖ系低電圧異常データを書込む（５９Ａ）。If the output voltage VF11 of the first power supply circuit 4 is abnormal overvoltage (output voltage is equal to or higher than Rf24VU) or abnormal low voltage (lower than Rf24VL), the VPU of the DSP 7
7a stops the driving of the first power supply circuit 4 and sets the register FR
"1" (prohibition of driving the first power supply circuit 4) is written to 24V (57A), the PWM11 data is set to 0 (power supply duty 0: power supply is stopped) (58A), and the first power supply is stored in the abnormal data table of the RAM 7c. The output voltage of the circuit 4 is equal to the set value R
If it is f24VU or more, 24V system overvoltage abnormality data is written, and if it is less than the set value Rf24VL, 24V system low voltage abnormality data is written (59A).

【０１１４】第１電源回路４の出力電圧Ｖｆ１１が正常
範囲で、ＰＷＭパルス（ＰＷＭ１１）のデューティを更
新した時には、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネ
ルのＮｏ．２を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換
を指示し（５５）、Ａ／Ｄ変換の完了に応答する割込み
を許可する（５６）。Ａ／Ｄ変換器７ｈは、入力ポート
Ｎｏ．２のアナログ信号すなわち第２電源回路５の出力
電流をあらわすフィードバック信号（Ｉｆ２１）のデジ
タル変換を開始し、これを終了すると終了信号（変換デ
ータ読取りレディ）を発生する。ＣＰＵ７ａは、この終
了信号に応答して、図９に示すＡ／Ｄ変換終了割込み
（ＡＤＩ）に進み、そして図９のステップ３３から「５
Ｖ２次側電流異常制御」（３７）に進む。When the output voltage Vf11 of the first power supply circuit 4 is within the normal range and the duty of the PWM pulse (PWM11) is updated, the CPU 7a sets the No. of the A / D conversion input channel. A / D conversion is instructed to the A / D converter 7h by designating 2 (55), and an interrupt responding to completion of the A / D conversion is permitted (56). The A / D converter 7h has an input port No. The digital conversion of the analog signal of No. 2, that is, the feedback signal (If21) representing the output current of the second power supply circuit 5, is started, and when this is completed, an end signal (converted data read ready) is generated. In response to this end signal, the CPU 7a proceeds to an A / D conversion end interrupt (ADI) shown in FIG.
V Secondary Current Abnormality Control ”(37).

【０１１５】図１２に、「５Ｖ２次側電流異常制御」
（３７）の内容を示す。これに進むとＣＰＵ７ａは、レ
ジスタＩｆ２１にＡ／Ｄ変換器７ｈが変換したデータ
（第１電源回路４の出力電流データ）を読み込んで（６
１）、それが設定値Ｒｆ５ＶｉＵ以上（過電流異常）又
はＲｆ５ＶｉＬ以下（低電流異常）であるかをチェック
する（６２）。そうであるとそこでＣＰＵ７ａは第１電
源回路４および第２電源回路５の駆動を停止して、制御
動作を停止する（６５，６６）。そしてＲＡＭ７ｃの異
常データテーブルに、第２電源回路５の出力電流が設定
値Ｒｆ５ＶｉＵ以上であったときには５Ｖ系過電流異常
データを書込み、設定値Ｒｆ５ＶｉＬ以下であったとき
には５Ｖ系低電流異常データを書込む（６７）。FIG. 12 shows “5V secondary current abnormality control”.
The content of (37) is shown. When proceeding to this, the CPU 7a reads the data (output current data of the first power supply circuit 4) converted by the A / D converter 7h into the register If21 and reads (6)
1) It is checked whether it is equal to or higher than the set value Rf5ViU (abnormal overcurrent) or equal to or lower than Rf5ViL (low current abnormal) (62). If so, the CPU 7a stops driving the first power supply circuit 4 and the second power supply circuit 5, and stops the control operation (65, 66). Then, when the output current of the second power supply circuit 5 is equal to or greater than the set value Rf5ViU, the 5V system overcurrent abnormality data is written into the abnormality data table of the RAM 7c, and when the output current is equal to or less than the set value Rf5ViL, the 5V system low current abnormality data is written. (67).

【０１１６】出力電流値が正常範囲内であるときには、
ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．３を
指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（６
３）、Ａ／Ｄ変換の完了に応答する割込みを許可する
（６４）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．３の
アナログ信号すなわち第１電源回路４の出力電流をあら
わすフィードバック信号（Ｉｆ１１）のデジタル変換を
開始し、これを終了すると終了信号（変換データ読取り
レディ）を発生する。ＣＰＵ７ａは、この終了信号に応
答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に
進み、そして図９のステップ３４から「２４Ｖ２次側電
流異常制御」（３８）に進む。When the output current value is within the normal range,
The CPU 7a determines the number of the A / D conversion input channel. 3 and instructs the A / D converter 7h to perform A / D conversion (6
3), permit an interrupt in response to the completion of the A / D conversion (64). The A / D converter 7h has an input port No. The digital conversion of the analog signal of No. 3, that is, the feedback signal (If11) representing the output current of the first power supply circuit 4, is started, and when this is completed, an end signal (converted data read ready) is generated. In response to the end signal, the CPU 7a proceeds to an A / D conversion end interrupt (ADI) shown in FIG. 9, and proceeds from step 34 of FIG. 9 to "24V secondary current abnormality control" (38).

【０１１７】図１３に、「２４Ｖ２次側電流異常制御」
（３８）の内容を示す。この内容は、上述の「５Ｖ２次
側電流異常制御」（３７）と大要は同様である。この
「２４Ｖ２次側電流異常制御」（３８）で第１電源回路
４の出力電流（Ｉｆ１１）が過電流異常（出力電流がＲ
ｆ２４ｉＵ以上）もしくは低電流異常（Ｒｆ２４ｉＬ以
下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４
の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１
電源回路４の駆動禁止）を書込んで（７５Ａ）、ＰＷＭ
１１データを０（通電デューテイ０：通電停止）として
（７６Ａ）、ＲＡＭ７ｃの異常データテーブルに、第１
電源回路４の出力電流が設定値Ｒｆ２４ｉＵ以上であっ
たときには２４Ｖ系過電流異常データを書込み、設定値
Ｒｆ２４ｉＬ以下であったときには２４Ｖ系低電流異常
データを書込む（７７Ａ）。FIG. 13 shows “24V secondary current abnormality control”.
The content of (38) is shown. The contents are roughly the same as the above-mentioned “5V secondary current abnormality control” (37). In the “24V secondary current abnormality control” (38), the output current (If11) of the first power supply circuit 4 is overcurrent abnormality (the output current is R
f24iU) or a low current abnormality (Rf24iL or less), the VPU 7a of the DSP 7
Is stopped, and "1" (the first
(Prohibition of driving of power supply circuit 4) is written (75A) and PWM
The 11 data is set to 0 (energization duty 0: energization stopped) (76A), and the first data is stored in the abnormal data table of the RAM 7c.
When the output current of the power supply circuit 4 is equal to or larger than the set value Rf24iU, the 24V system overcurrent abnormality data is written, and when the output current is equal to or smaller than the set value Rf24iL, the 24V system low current abnormality data is written (77A).

【０１１８】第１電源回路４の出力電流（Ｉｆ１１）が
正常範囲内であるとＣＰＵ７ａは、Ａ／Ｄ変換入力チャ
ンネルのＮｏ．４を指定して（７３）、Ａ／Ｄ変換器７
ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する
割込みを許可する（７４）。Ａ／Ｄ変換器７ｈは、入力
ポートＮｏ．４のアナログ信号すなわち第１電源回路４
に備わったサーミスタＴＨの温度検出信号（ＴＨＭ）の
デジタル変換を開始し、これを終了すると終了信号（変
換データ読取りレディ）を発生する。ＣＰＵ７ａは、こ
の終了信号に応答して、図９に示すＡ／Ｄ変換終了割込
み（ＡＤＩ）に進み、そして図９のステップ３４から
「温度異常制御」（３９）に進む。When the output current (If11) of the first power supply circuit 4 is within the normal range, the CPU 7a determines the A / D conversion input channel No. 4 (73), the A / D converter 7
Instruct h to perform A / D conversion, and permit an interrupt in response to completion of A / D conversion (74). The A / D converter 7h has an input port No. 4, the first power supply circuit 4
The digital conversion of the temperature detection signal (THM) of the thermistor TH provided in the above is started, and when this is completed, an end signal (conversion data read ready) is generated. In response to the end signal, the CPU 7a proceeds to an A / D conversion end interrupt (ADI) shown in FIG. 9, and then proceeds to "temperature abnormality control" (39) from step 34 in FIG.

【０１１９】図１４に、「温度異常制御」（３９）の内
容を示す。これに進むとＣＰＵ７ａは、レジスタＴＥＭ
にＡ／Ｄ変換器７ｈが変換したデータ（サーミスタＴＨ
の温度検出データ）を読み込んで（８１）、それが設定
値ＲｆＴＥＭＵ以上（過熱異常）かＲｆＴＥＭＬ以下
（センサ異常）かをチェックする（８２ａ，８３ｂ）。
設定値ＲｆＴＥＭＵ以上又はＲｆＴＥＭＬ以下であると
そこでＣＰＵ７ａは、第１電源回路４の駆動を停止し
て、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆
動禁止）を書込んで（８５Ａ）、ＰＷＭ１１データを０
（通電デューテイ０：通電停止）として（８６Ａ）、Ｒ
ＡＭ７ｃの異常データテーブルに、検出温度が設定値Ｒ
ｆＴＥＭＵ以上（過熱異常）であったときには過熱異常
データを書込み、設定値ＲｆＴＥＭＬ以下であったとき
にはセンサ異常を書込む（８７Ａ）。FIG. 14 shows the contents of "temperature abnormality control" (39). When proceeding to this, the CPU 7a sets the register TEM
Converted by the A / D converter 7h (thermistor TH
The temperature detection data is read (81), and it is checked whether it is equal to or greater than the set value RfTEMU (abnormal overheating) or less than RfTEML (sensor abnormality) (82a, 83b).
If the value is not less than the set value RfTEMU or not more than RfTEML, the CPU 7a stops driving the first power supply circuit 4 and writes "1" (prohibition of driving the first power supply circuit 4) into the register FR24V (85A), PWM11 data set to 0
(86A) as (energization duty 0: energization stop), R
In the abnormal data table of AM7c, the detected temperature is equal to the set value R.
If it is not less than fTEMU (overheating abnormality), overheating abnormality data is written, and if it is less than set value RfTEML, sensor abnormality is written (87A).

【０１２０】検出温度が正常範囲内のときには、ＣＰＵ
７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．０を指定し
てＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（８３）、Ａ
／Ｄ変換の完了に応答する割込みを許可する（８４）。
Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナログ信
号すなわち第２電源回路５の出力電圧をあらわすフィー
ドバック信号（Ｖｆ２１）のデジタル変換を開始し、こ
れを終了すると終了信号（変換データ読取りレディ）を
発生する。ＣＰＵ７ａは、この終了信号に応答して、図
９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そし
て図９のステップ３１ら「５Ｖ電圧制御」（３５）に進
む。この「５Ｖ電圧制御」（３５）の内容は前述の通り
である。When the detected temperature is within the normal range, the CPU
7a is the A / D conversion input channel No. 0 is designated to instruct the A / D converter 7h to perform A / D conversion (83).
An interrupt responding to the completion of the / D conversion is permitted (84).
The A / D converter 7h has an input port No. The digital conversion of the analog signal of 0, that is, the feedback signal (Vf21) representing the output voltage of the second power supply circuit 5 is started, and when this is completed, an end signal (converted data read ready) is generated. In response to the end signal, the CPU 7a proceeds to an A / D conversion end interrupt (ADI) shown in FIG. 9, and proceeds to "5V voltage control" (35) from step 31 in FIG. The contents of the "5V voltage control" (35) are as described above.

【０１２１】このように、フィードバック信号の読み込
み（Ａ／Ｄ変換）と、ＰＷＭパルスデューテイの更新，
出力異常の検出および温度異常の検出を、所定順で繰返
すが、これらの一連、すなわち図８の（ｂ）のステップ
２２，２３および図９に示す「Ａ／Ｄ変換終了割込み」
（ＡＤ１）のステップ３１−３９、を実行するに要する
時間は２００μｓｅｃ未満であるので、この一連の処理
は、２００μｓｅｃタイマがタイムオーバする前に完了
する。そして、２００μｓｅｃタイマがタイムオーバす
ると、ＣＰＵ７ａは、図８の（ｂ）に示すタイマ割り込
み（ＴＩＩ）を再度実行する。これにより、ＣＰＵ７ａ
の制御周期は、実質上２００μｓｅｃである。なお、Ｐ
ＷＭパルスは１００ＫＨｚ程度の周波数である。As described above, reading of the feedback signal (A / D conversion), updating of the PWM pulse duty,
The detection of the output abnormality and the detection of the temperature abnormality are repeated in a predetermined order. A series of these steps, that is, “A / D conversion end interrupt” shown in steps 22 and 23 of FIG. 8B and FIG.
Since the time required to execute steps 31-39 of (AD1) is less than 200 μsec, this series of processing is completed before the 200 μsec timer times out. When the 200 μsec timer expires, the CPU 7a executes the timer interrupt (TII) shown in FIG. 8B again. Thereby, the CPU 7a
Is substantially 200 μsec. Note that P
The WM pulse has a frequency of about 100 KHz.

【０１２２】ＣＰＵ７ａの以上の制御動作により、ＤＳ
Ｐ７は、ポートＶｆ２１に入力する出力電圧回路ＶＳＥ
Ｎ２１の出力電圧値が所定の電圧となるよう、スイッチ
ング素子ＦＥＴ２１をＯＮ／ＯＦＦするＰＷＭパルスを
生成し、ドライブ回路ＤＲＩＶ２１に出力する。ドライ
ブ回路ＤＲＩＶ２１を介して、スイッチング素子ＦＥＴ
２１がＯＮ／ＯＦＦ駆動され、トランスＴＲ２１が励磁
される。そして、２次コイル，３次コイルに誘起した交
流電圧が、それぞれ整流平滑され、直流電圧（５Ｖ，５
ＶＥ，Ｖｃｃ）が出力される。ＤＳＰ７は常に、出力電
圧値（Ｖｆ２１）が所定の電圧値５Ｖとなるよう、スイ
ッチングＯＮ／ＯＦＦのＯＮデューティ演算と、該デュ
ーティのパルス出力を続ける。By the above control operation of the CPU 7a, DS
P7 is an output voltage circuit VSE input to the port Vf21.
A PWM pulse for turning ON / OFF the switching element FET21 is generated so that the output voltage value of N21 becomes a predetermined voltage, and is output to the drive circuit DRIV21. Switching element FET via drive circuit DRIV21
21 is driven ON / OFF, and the transformer TR21 is excited. Then, the AC voltages induced in the secondary coil and the tertiary coil are rectified and smoothed, and the DC voltages (5 V, 5
VE, Vcc) is output. The DSP 7 always keeps ON / OFF switching ON duty calculation and pulse output of the duty so that the output voltage value (Vf21) becomes a predetermined voltage value 5V.

【０１２３】また、同様に、ポートＶｆ１１に入力する
出力電圧回路ＶＳＥＮ１１の出力電圧値が所定の電圧２
４Ｖとなるよう、スイッチング素子ＦＥＴ１１をＯＮ／
ＯＦＦするスイッチング信号をＤＳＰ７が演算し、ドラ
イブ回路ＤＲＩＶ１１に出力する。ドライブ回路ＤＲＩ
Ｖ１１を介して、スイッチング素子ＦＥＴ１１がＯＮ／
ＯＦＦされ、トランスＴＲ１１が励磁される。ＤＳＰ７
は常に、出力電圧値（Ｖｆ１１）所定の電圧値２４Ｖと
なるよう、スイッチングＯＮ／ＯＦＦのＯＮデューティ
演算と、該デューティのパルス出力を続ける。Similarly, when the output voltage value of the output voltage circuit VSEN11 input to the port Vf11 is a predetermined voltage 2
The switching element FET11 is turned ON / OFF so that the voltage becomes 4V.
The DSP 7 calculates a switching signal to be turned off, and outputs it to the drive circuit DRIV11. Drive circuit DRI
The switching element FET11 is turned on / off via V11.
It is turned off, and the transformer TR11 is excited. DSP7
Always keeps ON duty calculation of switching ON / OFF and pulse output of the duty so that the output voltage value (Vf11) becomes a predetermined voltage value 24V.

【０１２４】ここで一次側のスイッチング素子ＦＥＴ１
１又はＦＥＴ２１に過電流が流れたときの動作フローを
説明する。Here, the primary side switching element FET1
An operation flow when an overcurrent flows through the FET 1 or the FET 21 will be described.

【０１２５】図８の（ｃ）に、ＦＥＴ１１又はＦＥＴ２
１に過電流が流れたときの、ＣＰＵ７ａの外部割込み処
理（ＰＤＩ）の内容を示す。すでに説明したが、ＦＥＴ
１１又はＦＥＴ２１に過電流が流れると、ＤＳＰ７の割
り込み入力ポートＩｉｎｔ１又はＩｉｎｔ２が高レベル
Ｈから低レベルＬとなり、ノアゲート７ｆの出力ＰＤＰ
ＩＮＴが、高レベルＨから、割込み要求レベルのＬに転
ずる。するとパルス発生器７ｅ（イベントマネジャ）
が、ＣＰＵ７ａの動作周波数の３〜４クロックサイクル
の遅延後、ＰＷＭ出力ポートＰＷＭ１１およびＰＷＭ２
１をハード的にハイインピーダンス状態としてこれを保
持する出力禁止フラグ（１ビットデータ）を設定し（Ｈ
＝１とし）、ＰＷＭパルスの周期およびパルスデューテ
ィを定めるデータを格納するレジスタをクリアする。こ
れにより、ＰＷＭ出力ポートＰＷＭ１１およびＰＷＭ２
１はスイッチングＯＮ／ＯＦＦ停止の状態（出力遮断）
になる。これによりドライブ駆動回路ＤＲＩＶ１１，Ｄ
ＲＩＶＥ２１の出力もＯＦＦ状態に移行し、スイッチン
グ素子ＦＥＴ１１およびＦＥＴ２１は、ＯＦＦになる。FIG. 8C shows that the FET 11 or the FET 2
1 shows the contents of the external interrupt processing (PDI) of the CPU 7a when an overcurrent flows through the CPU 1. As already explained, FET
11 or the FET 21 causes the interrupt input port Iint1 or Iint2 of the DSP 7 to change from the high level H to the low level L and output PDP of the NOR gate 7f.
INT changes from the high level H to the interrupt request level L. Then, the pulse generator 7e (event manager)
After a delay of 3 to 4 clock cycles of the operating frequency of the CPU 7a, the PWM output ports PWM11 and PWM2
1 is set to a high-impedance state by hardware, and an output prohibition flag (1-bit data) that holds the state is set (H
= 1), and clears the register that stores data that defines the PWM pulse period and pulse duty. Thereby, the PWM output ports PWM11 and PWM2
1 is the state of switching ON / OFF stop (output cutoff)
become. Thereby, the drive drive circuits DRIV11, DIV
The output of the RIVE 21 also shifts to the OFF state, and the switching elements FET11 and FET21 are turned OFF.

【０１２６】ＣＰＵ７ａは、図８の（ｃ）の外部割込み
（ＰＤＩ）に進むが、この割込みのプログラムの実行を
開始するまで数μｓの時間遅れがある。そしてこの割込
み処理では、パルス発生器７ｅの出力禁止フラグを解除
（０にクリア）し（２５）、そしてパルス発生器７ｅの
レジスタにＰＷＭパルス出力のためのデータを設定し
て、パルス出力を開始する（２６）。この割込みプログ
ラムの実行に数μｓの時間がかかる。以上の処理にて、
パルスバイパルスにて１次側のスイッチング素子ＦＥＴ
１１，ＦＥＴ２１に流れる過電流を正確に検出し、保護
制御を行い、スイッチング電源装置、特にスイッチング
素子の破壊，損傷を防ぐことができる。The CPU 7a proceeds to the external interrupt (PDI) shown in FIG. 8C, but there is a time delay of several μs until the execution of the program for this interrupt is started. In this interrupt processing, the output prohibition flag of the pulse generator 7e is released (cleared to 0) (25), and data for PWM pulse output is set in the register of the pulse generator 7e to start pulse output. (26). It takes several μs to execute this interrupt program. With the above processing,
Primary-side switching element FET by pulse-by-pulse
11. It is possible to accurately detect an overcurrent flowing through the FET 21 and perform protection control, thereby preventing the switching power supply device, particularly the switching element, from being broken or damaged.

【０１２７】第１電源回路４の出力（電圧又は電流）が
正常範囲を外れているとき、あるいは、検出温度異常の
ときには、図１１のステツプ５７Ａ〜５９Ａ，図１３の
ステツプ７５Ａ〜７７Ａあるいは図１４のステツプ８５
Ａ〜８７Ａで、第１電源回路４の駆動が停止され、しか
もＲＡＭ７ｃに異常内容を表わすデータが書込まれる
が、第２電源回路５はその出力が正常範囲内である限
り、駆動が止められないので、第２電源回路５がプリン
タコントローラ６０およびメイン制御板５０ならびに操
作部２０に動作電圧５Ｖを与えており、操作部２０の入
力キーの操作による電源異常データ読出し指示がある
と、ＭＰＵ６１がこれに応答して、ＤＳＰ７のＲＡＭ７
ｃの異常データテーブルの、操作部２０への転送を、操
作部２０のＣＰＵ２５およびメイン制御板５０のＭＰＵ
５１に指示する。これに応答してＭＰＵ５１は、ＵＡＲ
Ｔコネクタ７ｋから操作部２０へのデータ転送ラインを
設定してＣＰＵインターフエイス５４およびＵＡＲＴコ
ネクタ７ｋを介してＤＳＰ７のＣＰＵ７ａに、ＲＡＭ７
ｃの異常データテーブルのデータ読出し転送を指示す
る。これにより、ＲＡＭ７ｃの電源異常データが操作部
２０に転送されて、表示パネル２６ｆに表示される。When the output (voltage or current) of the first power supply circuit 4 is out of the normal range or when the detected temperature is abnormal, steps 57A to 59A in FIG. 11, steps 75A to 77A in FIG. Step 85
At A to 87A, the driving of the first power supply circuit 4 is stopped, and data indicating the content of the abnormality is written in the RAM 7c. However, the driving of the second power supply circuit 5 is stopped as long as the output is within the normal range. Since the second power supply circuit 5 supplies an operating voltage of 5 V to the printer controller 60, the main control board 50, and the operation unit 20 and there is a power supply abnormality data reading instruction by operating an input key of the operation unit 20, the MPU 61 In response, the DSP 7 RAM 7
The transfer of the abnormal data table c to the operation unit 20 is performed by the CPU 25 of the operation unit 20 and the MPU of the main control board 50.
Instruct 51. In response, the MPU 51 sets the UAR
A data transfer line from the T connector 7k to the operation unit 20 is set, and the RAM 7 is connected to the CPU 7a of the DSP 7 via the CPU interface 54 and the UART connector 7k.
Instruct data read transfer of the abnormal data table of c. Thereby, the power supply abnormality data in the RAM 7c is transferred to the operation unit 20 and displayed on the display panel 26f.

【０１２８】ところが、第２電源回路５の出力異常があ
ったときには、図１０のステップ４７〜４９あるいは図
１２のステップ６５〜６７により、第１電源回路４およ
び第２電源回路５の駆動が止められてプリンタコントロ
ーラ６０，メイン制御板５０および操作部２０への動作
電圧が消えるので、ＤＳＰ７にはメインスイッチがオン
であってリレー接片ＲＡ１を介してバッテリＢ１の電圧
がＤＳＰ７に加わりＲＡＭ７ｃが電源異常データを保持
するものの、該異常データを操作部２０に出力すること
が出来ない。この場合には、プリンタ１００のカバーを
取り外し、ＤＣ電源／ＡＣ制御板８０を見える状態に
し、コネクタ７ｋからＭＰＵ５１のインターフェイス５
４に接続したコネクタをはずして、代わりに、ＵＡＲＴ
による通信機能を有したデータ通信機例えばパソコンの
ＵＡＲＴコネクタを結合して、揮発性メモリであるＲＡ
Ｍ７ｃの電源異常データを読み出す。異常内容をパソコ
ンに読み出し、どの電源回路にて、出力電流が異常なの
か、出力電圧が過電圧なのか、全く出力されないのか、
もしくは過熱を検知し保護回路が動作したのかを確認す
ることができる。これにより、異常箇所の特定作業を迅
速に行うことができる。このようにして、直流電源装置
に異常があった場合、異常内容が何なのかを簡単な方法
で確認することができる。However, when there is an output abnormality of the second power supply circuit 5, the driving of the first power supply circuit 4 and the second power supply circuit 5 is stopped in steps 47 to 49 of FIG. 10 or steps 65 to 67 of FIG. As a result, the operating voltage to the printer controller 60, the main control board 50, and the operation unit 20 disappears. Therefore, the main switch is turned on in the DSP 7, and the voltage of the battery B1 is applied to the DSP 7 via the relay piece RA1. Although the abnormal data is retained, the abnormal data cannot be output to the operation unit 20. In this case, the cover of the printer 100 is removed, the DC power / AC control board 80 is made visible, and the interface 5 of the MPU 51 is connected to the connector 7k.
Remove the connector connected to 4 and replace it with UART
A data communication device having a communication function of, for example, a UART connector of a personal computer is connected, and a volatile memory RA
The power supply abnormality data of M7c is read. Read the details of the error to a personal computer and check which power supply circuit is used to determine whether the output current is abnormal, whether the output voltage is overvoltage, or whether there is no output at all.
Alternatively, it is possible to detect whether the protection circuit has been activated by detecting overheating. As a result, the operation of identifying the abnormal portion can be performed quickly. In this way, when there is an abnormality in the DC power supply, it is possible to confirm what the abnormality is by a simple method.

【０１２９】−第２実施例− 第２実施例は、第１電源回路４の出力に異常があつた場
合ならびに、検出温度異常の場合の何れでも、第２電源
回路５の出力に異常が合ったときと同様に、第１電源回
路４および第２電源回路５の駆動を止めるようにした。
その他の事項は、前述の第１実施例と同様である。-Second Embodiment- In the second embodiment, the abnormality of the output of the second power supply circuit 5 is satisfied regardless of whether the output of the first power supply circuit 4 is abnormal or the abnormality of the detected temperature. The driving of the first power supply circuit 4 and the second power supply circuit 5 is stopped in the same manner as in the first embodiment.
Other items are the same as in the first embodiment.

【０１３０】図１５に、第２実施例で採用した「２４Ｖ
電圧制御」（３６）の内容を示す。ここでも、図１１の
「２４Ｖ電圧制御」（３６）と同様に、第１電源回路４
の出力電圧を設定値２４Ｖにするように、第１電源回路
４のドライバＦＥＴ１１に与えるＰＷＭパルス（ＰＷＭ
１１）のデューティを、同様にフィードバック制御する
（５１，５２ａ，５２ｂ，５２ｄ，５３，５４）。ただ
し、これは作動モードが指定されている、ＦＲ２４Ｖ＝
０（レジスタＦＲ２４Ｖのデータが０）の場合である。
次に相違点を説明する。FIG. 15 shows the "24 V" employed in the second embodiment.
Voltage control ”(36). Here, as in the case of "24V voltage control" (36) in FIG.
A PWM pulse (PWM) applied to the driver FET 11 of the first power supply circuit 4 so that the output voltage of the
The feedback control of the duty of 11) is similarly performed (51, 52a, 52b, 52d, 53, 54). However, this is because the operation mode is specified, FR24V =
This is the case where the value is 0 (the data in the register FR24V is 0).
Next, differences will be described.

【０１３１】第１電源回路４の出力電圧が過電圧異常
（出力電圧がＲｆ２４ＶＵ以上）もしくは低電圧異常
（Ｒｆ２４ＶＬ以下）であると、ＤＳＰ７のＶＰＵ７ａ
は第１電源回路４および第２電源回路５の駆動を停止し
て、制御動作を停止する（５７Ｂ，５８Ｂ）。そしてＲ
ＡＭ７ｃの異常データテーブルに、第１電源回路４の出
力電圧が設定値Ｒｆ２４ＶＵ以上であったときには２４
Ｖ系過電圧異常データを書込み、設定値Ｒｆ２４ＶＬ以
下であったときには２４Ｖ系低電圧異常データを書込む
（５９Ｂ）。If the output voltage of the first power supply circuit 4 is an overvoltage abnormality (the output voltage is equal to or higher than Rf24VU) or a low voltage abnormality (less than Rf24VL), the VPU 7a of the DSP 7
Stops the driving of the first power supply circuit 4 and the second power supply circuit 5, and stops the control operation (57B, 58B). And R
If the output voltage of the first power supply circuit 4 is equal to or higher than the set value Rf24VU,
V-system overvoltage abnormality data is written, and if it is less than or equal to the set value Rf24VL, 24V-system undervoltage abnormality data is written (59B).

【０１３２】図１６に、第２実施例で採用した「２４Ｖ
２次側電流異常制御」（３８）の内容を示す。ここで
は、第１電源回路４の出力電流（Ｉｆ１１）が過電流異
常（出力電流がＲｆ２４ｉＵ以上）もしくは低電流異常
（Ｒｆ２４ｉＬ以下）であると、ＤＳＰ７のＶＰＵ７ａ
は第１電源回路４の駆動および第２電源回路５の駆動を
停止して、制御動作を停止する（７５Ｂ，７６Ｂ）。そ
してＲＡＭ７ｃの異常データテーブルに、第１電源回路
４の出力電流が設定値Ｒｆ２４ｉＵ以上であったときに
は２４Ｖ系過電流異常データを書込み、設定値Ｒｆ２４
ｉＬ以下であったときには２４Ｖ系低電流異常データを
書込む（７７Ｂ）。FIG. 16 shows the "24 V" employed in the second embodiment.
Secondary current abnormality control "(38). Here, if the output current (If11) of the first power supply circuit 4 is an overcurrent abnormality (the output current is equal to or more than Rf24iU) or a low current abnormality (less than Rf24iL), the VPU 7a of the DSP 7
Stops the drive of the first power supply circuit 4 and the drive of the second power supply circuit 5, and stops the control operation (75B, 76B). When the output current of the first power supply circuit 4 is equal to or greater than the set value Rf24iU, the 24V system overcurrent abnormality data is written to the abnormal data table of the RAM 7c, and the set value Rf24
If it is less than iL, 24V system low current abnormal data is written (77B).

【０１３３】図１７に、第２実施例で採用した「温度異
常制御」（３９）の内容を示す。これに進むとＣＰＵ７
ａは、レジスタＴＥＭにＡ／Ｄ変換器７ｈが変換したデ
ータ（サーミスタＴＨの温度検出データ）を読み込んで
（８１）、それが設定値ＲｆＴＥＭＵ以上（過熱異常）
かＲｆＴＥＭＬ以下（回路異常）かをチェックする（８
２ａ，８３ｂ）。設定値ＲｆＴＥＭＵ以上又はＲｆＴＥ
ＭＬ以下であるとそこでＣＰＵ７ａは第１電源回路４お
よび第２電源回路５の駆動を停止して、制御動作を停止
する（８５Ｂ，８６Ｂ）。そしてＲＡＭ７ｃの異常デー
タテーブルに、検出温度が設定値ＲｆＴＥＭＵ以上であ
ったときには過熱異常データを書込み、設定値ＲｆＴＥ
ＭＬ以下であったときには、温度検出回路異常データを
書込む（８７Ｂ）。FIG. 17 shows the contents of "temperature abnormality control" (39) employed in the second embodiment. When proceeding to this, CPU7
As for a, the data (temperature detection data of the thermistor TH) converted by the A / D converter 7h is read into the register TEM (81), and it is equal to or more than the set value RfTEMU (abnormal overheating).
Or RfTEML or less (circuit error) (8
2a, 83b). Set value RfTEMU or more or RfTE
If it is less than ML, the CPU 7a stops driving the first power supply circuit 4 and the second power supply circuit 5 and stops the control operation (85B, 86B). When the detected temperature is equal to or higher than the set value RfTEMU, the overheat abnormal data is written into the abnormal data table of the RAM 7c, and the set value RfTE
If it is less than ML, the temperature detection circuit abnormality data is written (87B).

【０１３４】その他の処理は、前述の第１実施例と同様
である。この第２実施例では、第１電源回路４又は第２
電源回路５に出力異常があったとき、もしくは、検出温
度異常のときに、第１電源回路４および第２電源回路５
の駆動が止められてプリンタコントローラ６０，メイン
制御板５０および操作部２０への動作電圧が消えるの
で、ＤＳＰ７にはメインスイッチがオンであってリレー
接片ＲＡ１を介してバッテリＢ１の電圧がＤＳＰ７に加
わりＲＡＭ７ｃが電源異常データを保持するものの、該
異常データを操作部２０に出力することが出来ない。The other processing is the same as in the first embodiment. In the second embodiment, the first power supply circuit 4 or the second
When there is an output abnormality in the power supply circuit 5 or when the detected temperature is abnormal, the first power supply circuit 4 and the second power supply circuit 5
Is stopped and the operating voltage to the printer controller 60, the main control board 50, and the operation unit 20 disappears. Therefore, the main switch is turned on in the DSP 7, and the voltage of the battery B1 is applied to the DSP 7 via the relay contact RA1. In addition, although the RAM 7c holds power supply abnormality data, the abnormality data cannot be output to the operation unit 20.

【０１３５】したがって第２実施例の場合には、直流電
源出力が途絶えると、プリンタ１００のカバーを取り外
し、ＤＣ電源／ＡＣ制御板８０を見える状態にし、コネ
クタ７ｋからＭＰＵ５１のインターフェイス５４に接続
したコネクタをはずして、代わりに、ＵＡＲＴによる通
信機能を有したデータ通信機例えばパソコンのＵＡＲＴ
コネクタを結合して、揮発性メモリであるＲＡＭ７ｃの
電源異常データを読み出す。異常内容をパソコンに読み
出し、どの電源回路にて、出力電流が異常なのか、出力
電圧が過電圧なのか、全く出力されないのか、もしくは
過熱を検知し保護回路が動作したのかを確認することが
できる。これにより、異常箇所の特定作業を迅速に行う
ことができる。このようにして、直流電源装置に異常が
あった場合、異常内容が何なのかを簡単な方法で確認す
ることができる。Therefore, in the case of the second embodiment, when the output of the DC power supply is cut off, the cover of the printer 100 is removed, the DC power supply / AC control board 80 is made visible, and the connector connected to the interface 54 of the MPU 51 from the connector 7k. And a data communication device having a communication function by UART, for example, a UART of a personal computer.
The connector is connected, and power supply abnormal data of the RAM 7c, which is a volatile memory, is read. The contents of the abnormality can be read out to a personal computer to check which power supply circuit has an abnormal output current, whether the output voltage is overvoltage, whether the output voltage is not output at all, or whether the protection circuit has been activated by detecting overheating. As a result, the operation of identifying the abnormal portion can be performed quickly. In this way, when there is an abnormality in the DC power supply, it is possible to confirm what the abnormality is by a simple method.

【０１３６】[0136]

【発明の効果】本発明によれば、電源装置(80)のデジタ
ル信号処理装置(7)が電源装置(80)の異常を検出しメモ
リ(7c)に書き込み、それ自身の通信機能(7a,7j)を用い
て該メモリの異常内容を外部(50,60,20/パソコン)に送
出するので、電源装置(80)の外部でその異常内容を知る
ことが出来る。According to the present invention, the digital signal processing device (7) of the power supply (80) detects the abnormality of the power supply (80), writes the abnormality in the memory (7c), and has its own communication function (7a, 7a). Since the contents of the abnormality in the memory are sent to the outside (50, 60, 20 / personal computer) using 7j), the contents of the abnormality can be known outside the power supply device (80).

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の第１実施例の電源装置（８０）を装
備したプリンタ１００を含む複合機能複写機の外観を示
す正面図である。FIG. 1 is a front view showing the appearance of a multifunction copying machine including a printer 100 equipped with a power supply (80) according to a first embodiment of the present invention.

【図２】 図１に示すプリンタ１００の電気系統の概要
を示すブロック図である。FIG. 2 is a block diagram showing an outline of an electric system of the printer 100 shown in FIG.

【図３】 図１に示す複写機の電気系統のシステム構成
を示すブロック図である。FIG. 3 is a block diagram showing a system configuration of an electric system of the copying machine shown in FIG.

【図４】 図３に示すＤＣ電源／ＡＣ制御板８０上の電
源回路の概要を示すブロック図である。FIG. 4 is a block diagram showing an outline of a power supply circuit on a DC power supply / AC control board 80 shown in FIG.

【図５】 （ａ）は図１に示す操作部２０の一部分の拡
大平面図、（ｂ）は操作部２０の電気システムを示すブ
ロック図である。5A is an enlarged plan view of a part of the operation unit 20 shown in FIG. 1, and FIG. 5B is a block diagram showing an electric system of the operation unit 20.

【図６】 図４に示す電源回路３〜６の回路構成を示す
電気回路図である。6 is an electric circuit diagram showing a circuit configuration of power supply circuits 3 to 6 shown in FIG.

【図７】 図６に示すＤＳＰ７の電気システムを示すブ
ロック図である。7 is a block diagram showing an electric system of the DSP 7 shown in FIG.

【図８】 図７に示すＣＰＵ７ａの制御動作を示すフロ
ーチャートであり、（ａ）はメインルーチンを、（ｂ）
および（ｃ）は割込み処理を示す。8 is a flowchart showing a control operation of a CPU 7a shown in FIG. 7, where (a) shows a main routine and (b)
And (c) show interrupt processing.

【図９】 図７に示すＣＰＵ７ａの、Ａ／Ｄ変換器７ｉ
のＡ／Ｄ変換終了に応答する割込み処理を示すフローチ
ャートである。9 is an A / D converter 7i of the CPU 7a shown in FIG.
9 is a flowchart showing an interrupt process in response to the end of A / D conversion of FIG.

【図１０】 図９に示す「５Ｖ電圧制御」（３５）の内
容を示すフローチャートである。FIG. 10 is a flowchart showing the contents of “5V voltage control” (35) shown in FIG.

【図１１】 図９に示す「２４Ｖ電圧制御」（３６）の
内容を示すフローチャートである。FIG. 11 is a flowchart showing the contents of “24V voltage control” (36) shown in FIG.

【図１２】 図９に示す「５Ｖ２次側電流異常制御」
（３７）の内容を示すフローチャートである。FIG. 12 “5V secondary current abnormality control” shown in FIG.
It is a flowchart which shows the content of (37).

【図１３】 図９に示す「２４Ｖ２次側電流異常制御」
（３８）の内容を示すフローチャートである。FIG. 13 shows “24V secondary current abnormality control” shown in FIG.
It is a flowchart which shows the content of (38).

【図１４】 図９に示す「温度異常制御」（３９）の内
容を示すフローチャートである。FIG. 14 is a flowchart showing the content of “temperature abnormality control” (39) shown in FIG.

【図１５】 本発明の第２実施例の「２４Ｖ電圧制御」
（３６）の内容を示すフローチャートである。FIG. 15 shows “24V voltage control” according to the second embodiment of the present invention.
It is a flowchart which shows the content of (36).

【図１６】 本発明の第２実施例の「２４Ｖ２次側電流
異常制御」（３８）の内容を示すフローチャートであ
る。FIG. 16 is a flowchart showing the contents of “24V secondary current abnormality control” (38) according to the second embodiment of the present invention.

【図１７】 本発明の第２実施例の「温度異常制御」
（３９）の内容を示すフローチャートである。FIG. 17 “Temperature abnormality control” according to the second embodiment of the present invention.
It is a flowchart which shows the content of (39).

【符号の説明】[Explanation of symbols]

１：ＡＣ電源 ２：メインスイッチ ２１ａ：電源キー ２１ｂ：モード切換えキー ２１ｃ：ＬＥＤ ２１ｄ：初期設定キー ２６ｆ：ＬＣＤ ２３，２４：操作キー群 ２１ｅ，２１ｆ，２２：表示ＬＥＤ 1: AC power supply 2: Main switch 21a: Power key 21b: Mode switching key 21c: LED 21d: Initial setting key 26f: LCD 23, 24: Operation key group 21e, 21f, 22: Display LED

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０３Ｇ 21/00 ５００ Ｇ０３Ｇ 21/00 ５００ ５１０ ５１０ Ｈ０２Ｈ 7/12 Ｈ０２Ｈ 7/12 Ｇ Ｈ０４Ｎ 1/00 Ｈ０４Ｎ 1/00 Ｃ Ｆターム(参考） 2C061 AP01 AP03 AP04 HV08 HV34 HV35 HV60 2H027 DA03 DA11 DE04 DE07 DE09 EA15 EC06 EC07 EC10 EE07 EE08 EE09 EE10 EF09 EF16 EJ17 EK01 EK06 GA33 GA54 GB08 HA04 HA08 HA10 ZA01 ZA09 5C062 AA02 AA05 AB38 AB41 AB43 AB49 AF00 5G053 AA14 AA16 BA06 DA03 EA04 EB02 FA01 FA07 5H730 AA12 AA13 AS00 AS01 AS11 AS12 AS13 AS19 BB23 BB57 CC28 DD04 EE02 EE07 EE10 EE61 FD03 FD33 FF09 FG05 VV06 XX03 XX04 XX12 XX15 XX19 XX23 XX24 XX32 XX35 XX38 XX43 XX50 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G03G 21/00 500 G03G 21/00 500 510 510 H02H 7/12 H02H 7/12 G H04N 1/00 H04N 1 / 00 CF term (reference) 2C061 AP01 AP03 AP04 HV08 HV34 HV35 HV60 2H027 DA03 DA11 DE04 DE07 DE09 EA15 EC06 EC07 EC10 EE07 EE08 EE09 EE10 EF09 EF16 EJ17 EK01 EK06 GA33 GA54 GB08 HA04 HA08 HA09 ZA01 AB04 AF00 5G053 AA14 AA16 BA06 DA03 EA04 EB02 FA01 FA07 5H730 AA12 AA13 AS00 AS01 AS11 AS12 AS13 AS19 BB23 BB57 CC28 DD04 EE02 EE07 EE10 EE61 FD03 FD33 FF09 FG05 VV06 XX03 XX23 XX23 XX15 XX23 XX23 XX15

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】トランス，該トランスの１次巻線にＰＷＭ
パルスに応答してスイッチング給電する１次側回路，該
トランスの２次巻線に発生する電圧を整流し負荷に給電
する２次側回路、および、前記ＰＷＭパルスを１次側回
路に与えるデジタル信号処理装置を備える電源装置の異
常を、該デジタル信号処理装置で検出し、該デジタル信
号処理装置で異常内容をメモリに書き込み、該デジタル
信号処理装置の通信機能を用いて該メモリの異常内容を
該デジタル信号処理装置の外部に送出する、電源異常情
報管理方法。A transformer and a primary winding of the transformer are provided with PWM.
A primary circuit for switching power supply in response to a pulse, a secondary circuit for rectifying a voltage generated in a secondary winding of the transformer and supplying power to a load, and a digital signal for providing the PWM pulse to the primary circuit The digital signal processing device detects an abnormality in the power supply device including the processing device, writes the details of the abnormality in the memory with the digital signal processing device, and uses the communication function of the digital signal processing device to determine the details of the abnormality in the memory. A power failure information management method that is sent out of a digital signal processing device. 【請求項２】トランス，該トランスの１次巻線にＰＷＭ
パルスに応答してスイッチング給電する１次側回路，該
トランスの２次巻線に発生する電圧を整流し負荷に給電
する２次側回路、および、前記ＰＷＭパルスを１次側回
路に与えるデジタル信号処理装置を備える電源装置にお
いて：該電源装置はその異常を検出する手段を備え；前
記デジタル信号処理装置は、通信手段と、前記ＰＷＭパ
ルスを発生するデジタル処理のパルス発生器と、それに
ＰＷＭパルスを規定するデータを与え、前記異常検出手
段が検出した異常の内容を表す異常データをメモリに書
き込み、前記通信手段を介して該メモリの異常データを
デジタル信号処理装置の外に送出するＣＰＵ、を含む；
ことを特徴とする電源装置。2. A transformer, wherein a primary winding of the transformer has a PWM
A primary circuit for switching power supply in response to a pulse, a secondary circuit for rectifying a voltage generated in a secondary winding of the transformer and supplying power to a load, and a digital signal for providing the PWM pulse to the primary circuit In a power supply device having a processing device, the power supply device includes means for detecting an abnormality of the power supply device; the digital signal processing device includes a communication means, a digital processing pulse generator for generating the PWM pulse, and a PWM pulse. A CPU which supplies prescribed data, writes abnormal data representing the contents of the abnormality detected by the abnormality detecting means to a memory, and sends the abnormal data in the memory to the outside of the digital signal processing device via the communication means. ;
A power supply device, characterized in that: 【請求項３】前記電源装置は、メインスイッチ，該メイ
ンスイッチのオンによって交流電圧が印加されそれを直
流電圧に変換して前記１次側回路に与える整流回路，バ
ッテリバックアップの電源回路、および、前記メインス
イッチのオンによってバッテリバックアップの電源回路
から前記デジタル信号処理装置への給電ラインを閉成す
る手段、を含み；前記デジタル信号処理装置は、バッテ
リバックアップの電源回路および前記２次側回路から直
流電力の給電を受ける；請求項２記載の電源装置。3. The power supply device includes a main switch, an AC voltage applied by turning on the main switch, a rectification circuit that converts the AC voltage to a DC voltage and supplies the DC voltage to the primary side circuit, a battery backup power supply circuit, and Means for closing a power supply line from a battery backup power supply circuit to the digital signal processing device by turning on the main switch; the digital signal processing device includes a battery backup power supply circuit and a DC power supply from the secondary side circuit. The power supply device according to claim 2, which receives power supply. 【請求項４】前記電源装置は、それぞれが、トランス，
該トランスの１次巻線にＰＷＭパルスに応答してスイッ
チング給電する１次側回路および該トランスの２次巻線
に発生する電圧を整流し負荷に給電する２次側回路、を
有する複数の直流電源回路を含み；前記異常検出手段
は、各直流電源回路の出力を検出する手段を含み；前記
デジタル信号処理装置は、各出力検出手段の検出信号を
デジタルデータに変換するＡ／Ｄ変換手段を含み；前記
デジタル信号処理装置の前記パルス発生器は各直流電源
回路に別個のＰＷＭパルスを与え、前記ＣＰＵは前記パ
ルス発生器に各ＰＷＭパルスを規定するデータを与え前
記Ａ／Ｄ変換手段を用いて各出力検出手段の検出信号の
デジタルデータを読み込んで、各直流電源回路の異常を
チェックして異常のときその内容を表す異常データをメ
モリに書き込む；請求項２又は請求項３記載の電源装
置。4. The power supply device includes a transformer,
A plurality of DC circuits each having a primary circuit for switching and supplying power to a primary winding of the transformer in response to a PWM pulse, and a secondary circuit for rectifying a voltage generated in a secondary winding of the transformer and supplying power to a load; A power supply circuit; the abnormality detection means includes means for detecting an output of each DC power supply circuit; the digital signal processing device includes an A / D conversion means for converting a detection signal of each output detection means into digital data; The pulse generator of the digital signal processing apparatus supplies a separate PWM pulse to each DC power supply circuit, and the CPU supplies the pulse generator with data defining each PWM pulse and uses the A / D conversion means. Read the digital data of the detection signal of each output detecting means, check the abnormalities of each DC power supply circuit, and write abnormal data representing the contents of the abnormalities to the memory when abnormalities occur; Claim 2 or claim 3 power supply unit according. 【請求項５】前記異常検出手段は、温度検出手段および
その検出温度が設定範囲外の時温度異常と判定する手段
を含み；前記デジタル信号処理装置の前記ＣＰＵは温度
異常をメモリに書込む；請求項２，請求項３又は請求項
４記載の電源装置。5. The abnormality detecting means includes a temperature detecting means and a means for judging a temperature abnormality when the detected temperature is out of a set range; the CPU of the digital signal processing device writes the temperature abnormality to a memory; The power supply device according to claim 2, 3 or 4. 【請求項６】前記電源装置は、前記通信手段に接続し
た、電源装置の外の機器に接続した外部側コネクタを着
脱しうる電源側コネクタを含む、請求項２，請求項３，
請求項４又は請求項５記載の電源装置。6. The power supply device according to claim 2, wherein said power supply device includes a power supply side connector connected to said communication means and capable of attaching and detaching an external connector connected to a device outside the power supply device.
The power supply device according to claim 4. 【請求項７】オペレータの指示を入力する手段，表示手
段および制御手段を有し、画像信号に対応した顕像を用
紙上に形成する顕像形成装置；および、 それぞれが、トランス，該トランスの１次巻線にＰＷＭ
パルスに応答してスイッチング給電する１次側回路およ
び該トランスの２次巻線に発生する電圧を整流し負荷に
給電する２次側回路、を有する、前記顕像形成装置の高
電力消費負荷に給電する高出力直流電源回路および制御
系回路に給電する低出力直流電源回路，少なくとも高出
力直流電源回路の出力異常を検出する手段、および、各
直流電源回路にＰＷＭパルスを与えるデジタル信号処理
装置、を含む電源装置；を備え、 前記デジタル信号処理装置は、通信手段と、前記直流電
源回路のそれぞれに与える各ＰＷＭパルスを発生するデ
ジタル処理のパルス発生器と、それに各ＰＷＭパルスを
規定するデータを与え、前記異常検出手段が検出した異
常の内容を表す異常データをメモリに書き込み、前記通
信手段よりの異常データ出力指示に応答して前記通信手
段にメモリの異常データを送出するＣＰＵ、を含む；こ
とを特徴とする画像形成装置。7. An image forming apparatus having means for inputting an operator's instruction, display means, and control means for forming an image corresponding to an image signal on a sheet of paper; PWM for primary winding
A high-power-consuming load of the image forming apparatus, comprising: a primary-side circuit for switching power supply in response to a pulse; and a secondary-side circuit for rectifying a voltage generated in a secondary winding of the transformer and supplying power to the load. A high-output DC power supply circuit for supplying power and a low-output DC power supply circuit for supplying power to a control system circuit, means for detecting at least an output abnormality of the high-output DC power supply circuit, and a digital signal processing device for providing a PWM pulse to each DC power supply circuit; The digital signal processing device includes a communication unit, a digital processing pulse generator that generates each PWM pulse to be supplied to each of the DC power supply circuits, and data that defines each PWM pulse. And writes abnormal data representing the content of the abnormality detected by the abnormality detecting means to a memory, and responds to an abnormal data output instruction from the communication means. An image forming apparatus for transmitting abnormal data in a memory to the communication means.
JP2001126646A 2001-04-24 2001-04-24 Power supply device and image forming apparatus Expired - Fee Related JP4363557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001126646A JP4363557B2 (en) 2001-04-24 2001-04-24 Power supply device and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001126646A JP4363557B2 (en) 2001-04-24 2001-04-24 Power supply device and image forming apparatus

Publications (3)

Publication Number Publication Date
JP2002325434A true JP2002325434A (en) 2002-11-08
JP2002325434A5 JP2002325434A5 (en) 2006-05-25
JP4363557B2 JP4363557B2 (en) 2009-11-11

Family

ID=18975646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001126646A Expired - Fee Related JP4363557B2 (en) 2001-04-24 2001-04-24 Power supply device and image forming apparatus

Country Status (1)

Country Link
JP (1) JP4363557B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081635A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Processor and switching power supply apparatus
JP2011035963A (en) * 2009-07-30 2011-02-17 Oki Data Corp Power unit and image-forming device including the same
JP2012047881A (en) * 2010-08-25 2012-03-08 Konica Minolta Business Technologies Inc Image forming device
JP2019101408A (en) * 2017-11-30 2019-06-24 キヤノン株式会社 Power supply device and image forming apparatus
JP2019105664A (en) * 2017-12-08 2019-06-27 キヤノン株式会社 Power supply device and image forming apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081635A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Processor and switching power supply apparatus
US8276007B2 (en) 2007-12-25 2012-09-25 Murata Manufacturing Co., Ltd. Processor and switching power supply apparatus
JP5177148B2 (en) * 2007-12-25 2013-04-03 株式会社村田製作所 Processor and switching power supply
JP2011035963A (en) * 2009-07-30 2011-02-17 Oki Data Corp Power unit and image-forming device including the same
US8427191B2 (en) 2009-07-30 2013-04-23 Oki Data Corporation Power source device and image forming apparatus having the same
JP2012047881A (en) * 2010-08-25 2012-03-08 Konica Minolta Business Technologies Inc Image forming device
JP2019101408A (en) * 2017-11-30 2019-06-24 キヤノン株式会社 Power supply device and image forming apparatus
JP2019105664A (en) * 2017-12-08 2019-06-27 キヤノン株式会社 Power supply device and image forming apparatus

Also Published As

Publication number Publication date
JP4363557B2 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
JP4308562B2 (en) Image forming apparatus
US8027046B2 (en) Image processing apparatus, control apparatus thereof, and image processing system that manages component power individually
US8228534B2 (en) Communication system, image formation apparatus, controller, computer readable medium and data signal
EP2533107A2 (en) Image forming apparatus, energy-conversion control method, and computer program product for energy conservation control
JP2002297715A (en) Processor and method for information processing, system and processor for image processing, monitor, monitoring method, method of displaying electric power consumption, program, and recording medium
JP2009222824A (en) Image forming apparatus
US20130063778A1 (en) Image processing system and image processing method
US20090310177A1 (en) Image forming apparatus
JP2002312075A (en) Electric power unit and image forming device
JP4721249B2 (en) Power supply device and image forming apparatus
US20050110898A1 (en) Power supply for image-forming apparatuses having a power management function
JP4225451B2 (en) Overcurrent protection method, power supply device and image forming apparatus
JP2008203880A (en) Image forming apparatus
US8081894B2 (en) Image forming apparatus and method of controlling heating of fixing unit therein
JP4363557B2 (en) Power supply device and image forming apparatus
JP2007136930A (en) Image processing mode operating device and image forming device
JP2006209142A (en) Image forming apparatus and method for controlling the image forming apparatus
JP2008209825A (en) Image forming apparatus and its control program
JP5211836B2 (en) Image forming apparatus and fixing heating control method
JP6237190B2 (en) Power supply control apparatus and image forming apparatus using the same
US20130294794A1 (en) Image forming apparatus, output order setting method, and computer program product
JP2002247752A (en) Feeder device, heater feeder, fixing device, and imaging device
JP2003345171A (en) Fixation temperature control method, fixing device, and image forming apparatus
JP2002354802A (en) Power saving control method of power supply, power supply device, and picture forming device
JP2005257831A (en) Image forming apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090813

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees