JP2002324809A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JP2002324809A
JP2002324809A JP2002019342A JP2002019342A JP2002324809A JP 2002324809 A JP2002324809 A JP 2002324809A JP 2002019342 A JP2002019342 A JP 2002019342A JP 2002019342 A JP2002019342 A JP 2002019342A JP 2002324809 A JP2002324809 A JP 2002324809A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
thin film
film transistor
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002019342A
Other languages
English (en)
Inventor
Kazuhiko Horikoshi
和彦 堀越
Kiyoshi Ogata
潔 尾形
Takuo Tamura
太久夫 田村
Miwako Nakahara
美和子 中原
Yasushi Nakano
泰 中野
Ryoji Oritsuki
良二 折付
Toshihiko Itoga
敏彦 糸賀
Naohiro Kamo
尚広 賀茂
Osamu Okura
理 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002019342A priority Critical patent/JP2002324809A/ja
Publication of JP2002324809A publication Critical patent/JP2002324809A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】安価な無アニールガラスを基板として、500
℃以下のプロセス温度で高信頼度を有し、良好な特性を
示す薄膜トランジスタを提供する。 【解決手段】上記の課題を解決するため、レーザ光照射
によって結晶化させた多結晶シリコン膜に対して、50
0℃以下の処理温度でオゾンガスとHOまたはN
ガスからなる混合ガスを供給する、または予めオゾン水
またはNH/過酸化水素水溶液等の溶液を用いて処理
した後オゾン酸化処理することによって、多結晶シリコ
ン膜の表面に4nm以上のシリコン酸化膜を形成する。
この処理を施すことにより、無アニールガラス基板上に
特性変動の小さい薄膜トランジスタを作製することが出
来る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置に用い
られる薄膜トランジスタ及びその製造方法に関する。
【0002】
【従来の技術】近年、ノートパソコンや携帯機器等の表
示装置として用いられる液晶ディスプレイにおいて、そ
の駆動方式は単純マトリクス方式からアクティブマトリ
クス方式へと進み、特に、ガラス基板上に多くの薄膜ト
ランジスタ(以下、TFT:Thin Film Tra
nsistor)を形成したTFTアクティブマトリク
ス駆動方式が主流になりつつある。TFT駆動方式の中
で、多結晶シリコン層を用いたTFTは非晶質シリコン
層の場合と比較して電子移動度が大きいため、表示用画
素部のトランジスタとしてばかりでなく、駆動用トラン
ジスタとしてガラス基板上に作り込むことが可能であ
る。
【0003】従来、多結晶シリコンの形成には1000
℃程度の高温を必要とするため,基板には高価な石英ガ
ラス基板の使用が必須であった。最近では約600℃の
プロセス温度で多結晶シリコンを形成できる技術開発が
進み、石英基板以外のガラス素材が使用可能となった。
この方法では,ガラス基板上に形成されたアモルファス
シリコン膜へのレーザ照射等により,基板温度を上昇さ
せることなく、アモルファスシリコン膜のみを加熱し結
晶化させることができる。
【0004】一方、単結晶シリコン基板を用いた集積回
路素子においては、シリコンの熱酸化膜(膜厚、数nm
〜数10nm)がゲート絶縁膜として使用されている。
しかしながら、このシリコンの熱酸化膜の形成には約1
000℃の熱処理が必要であって、このプロセスを上記
した600℃以下のプロセス温度を必要条件とする多結
晶ポリシリコンTFTの製造プロセスには利用できな
い。
【0005】TFTの製造プロセスでは、通常、TEO
S(Tetraethoxysilane)を原料とし
て、プラズマCVD法等により形成されたSiO
(膜厚:約100nm)をゲート絶縁膜としている。し
かしながら、このプラズマCVD法によるSiO
(以下TEOS膜)は界面準位密度が大きく,そのまま
ゲート絶縁膜として用いた場合には、しきい値電圧の変
動等に見られるようなTFT特性の著しい性能低下をも
たらすことになる。更にまた、このような場合にはTF
Tの耐圧が経時的に激しく劣化をもたらし、その結果と
してTFTの絶縁破壊を起こすこともある。したがっ
て、TFT用ゲート絶縁膜とシリコン層との界面には、
シリコンの熱酸化によって形成させた熱酸化膜に匹敵す
る界面準位密度の小さな酸化膜の形成が望まれる。
【0006】上記した課題に対して、例えば特開平8−
195494号公報によれば,通常の高耐熱ガラス基板
を用い,600℃以下のプロセス温度で多結晶シリコン
TFTの製造方法が開示されている。
【0007】
【発明が解決しようとする課題】上記した特開平8−1
95494号公報によれば、多結晶シリコン層の形成は
約600℃の温度で行われるため、使用可能なガラス基
板としてアニールガラス基板に限定される。従って、ア
ニールガラス基板の代わりに無アニールガラス基板を使
用した場合には、約600℃という温度条件がガラス基
板の収縮を引き起こし、このことがガラス基板の反りや
歪を発生させ、最悪の場合にはガラス基板自身の割れや
膜剥離等の不都合を齎すことになる。一般に,ガラスの
歪点が高いほど熱的安定性は高くなるが,ガラス基板製
造工程において溶融,成形,加工が困難となり,製造コ
ストが高くなる。したがって,コストを抑えるためには
歪点が低く,安価なガラスの使用を可能にする製造方法
が必須である。
【0008】通常,薄膜トランジスタの基板として用い
られる無アルカリガラス基板の歪点は約600℃であ
り,歪点よりやや低い温度以上の熱履歴により,ガラス
のコンパクション(熱収縮)は急激に大きくなる。例え
ば,無アニールのコーニング社製のコーニング7059
F(歪点593℃)は,600℃,1時間,冷却速度1
℃/分の熱履歴により約800ppmのコンパクション
がある。また歪点の高いコーニング1735F(歪点6
65℃)の場合,上記と同様の熱履歴が加わると173
ppmのコンパクションを示す。そして、予め660℃
/1hrのアニール処理を行うことにより,同様の熱履
歴によるコンパクションを約10ppmまで低下させる
ことが可能とされている。
【0009】多結晶TFTパネル用の基板には,通常2
0ppm以下の熱収縮率が要求されるため,これまでは
アニールガラス基板の使用が必須とされてきた(嶋田隆
司監修,サイエンスフォーラム刊:液晶ディスプレイ製
造技術ハンドブック,pp.191〜199)。従っ
て、プロセス温度の上限を単純に無アニールガラス基板
の収縮が無視できる程度の温度、例えば450〜500
℃に下げた場合、以下に述べる問題が発生する。
【0010】即ち、多結晶シリコン層の上に形成される
ゲート絶縁層として、一般的にはTEOS(Tetraethox
ysilane)を原料ガスとしてプラズマCVD(Chemical
Vapor Deposition) 法等を用いてSiO膜(以下T
EOS膜とする)を約100nmの厚さで形成する。し
かしながら、多結晶シリコン層とTEOSからなる絶縁
層との界面においては界面準位密度が大きいため、TF
Tとしてのしきい値電圧が変動し易く、またゲート絶縁
層としての絶縁耐圧特性が経時的に著しく劣化する等、
TFTの信頼性において大きな問題が存在する。従っ
て、無アニールガラス基板の使用を前提とした場合、プ
ロセス温度の上限を450〜500℃程度とし、かつ多
結晶シリコン層とゲート絶縁層との界面準位密度を熱酸
化法によるシリコン酸化層に準ずる程度に低減する工夫
が重要である。
【0011】本発明は上記した課題を解決し、高信頼度
を有する多結晶シリコン層を用いたTFTを、低温度の
プロセス条件で、しかも無アニールガラス基板上に形成
することを目的とする。尚,本発明において,ガラス基
板を600℃,1時間の熱処理後,1℃/分で冷却した
場合,そのコンパクションが30ppm以上であるガラ
ス基板を無アニールガラス基板と定義した。
【0012】
【課題を解決するための手段】上記した目的を達成する
ために、本発明では無アニールガラス基板の上方にチャ
ネル領域とソース領域とドレイン領域とを形成するため
のポリシリコン結晶層と、第1の絶縁層と第2の絶縁層
とを形成する。そして、チャネル領域に対応する位置で
あって第2の絶縁層の上にゲート領域を、またゲート領
域、ソース領域、ドレイン領域の各領域と電気的な接続
を行なうためのゲート電極、ソース電極、ドレイン電極
とを形成した。この時、第1の絶縁層が500℃以下の
温度でチャネル領域の表面を酸化させてなるシリコン酸
化層であって、少なくともチャネル領域の表面を覆うよ
うにして形成されており、かつその膜厚が4nm以上で
あるようにした。
【0013】また本発明は、少なくともオゾンを含有す
る雰囲気、オゾンとHOを含む雰囲気、またはオゾン
とNOとを含む雰囲気の中で多結晶シリコン層の表面
を酸化させることにより、第1の絶縁層であるシリコン
酸化層を形成するようにした。更にまた本発明は、第1
の絶縁層を形成する工程において、酸素供与性の溶液を
用いて多結晶シリコン層の表面に第1のシリコン酸化層
を形成した後、オゾンを含む雰囲気中で第1のシリコン
層と多結晶シリコン層との間に第2のシリコン酸化層を
形成するようにした。そして本発明は、上記した第1の
絶縁層の上方に配設された第2の絶縁層が少なくとも化
学堆積法、物理堆積法、またはスピン塗布法を用いて形
成した。
【0014】上記したように、HOまたはNOを含
むオゾン雰囲気中で多結晶シリコン層の表面を酸化させ
ることによってシリコン酸化層を形成するため、多結晶
シリコン層とシリコン酸化層との界面を良好な状態に保
つことが出来る。しかも、従来より低いプロセス温度で
シリコン酸化膜の形成を行なうことが可能であるので、
比較的安価な無アニールガラスを基板として使用するこ
とが出来る。
【0015】換言すれば、上記した方法によって作製さ
れた薄膜トランジスタは、シリコン多結晶からなるチャ
ネル領域の表面とその上に形成されたゲート絶縁層との
界面が良好であるため、そこでの界面準位密度に密接に
関係する薄膜トランジスタの特性、例えばしきい値電圧
の変動を低減することが可能になるため、その結果とし
て優れたTFT特性を発揮することが出来る。そして、
基板として無アニールガラス基板の使用が可能であるた
め、石英ガラス等に比較して大きな面積に、しかも安価
にTFTを作製することが可能となる。上記した解決手段
において,絶縁層が2層構造としたが、必ずしも2層構
造である必要はない。
【0016】
【発明の実施の形態】以下、本発明の具体的な実施例を
図面を用いて説明する。図1は第1の実施例である薄膜
トランジスタの要部断面を表わす構造図である。無アニ
ールガラス基板1上に形成された拡散防止層2上に、多
結晶シリコン層からなるソース領域8、ドレイン領域
9、チャネル領域12が形成されている。そして、チャ
ネル領域12上には、多結晶シリコン層を酸化して形成
されたSiO層6a、及び堆積法により形成された絶
縁層6bとからなるゲート絶縁層6が配されている。ゲ
ート絶縁層6の上部にはチャネル領域12に対応する位
置にゲート領域7が形成され、このゲート領域7の表面
の一部を覆うようにして層間絶縁層10が形成されてい
る。そして、この層間絶縁層10に設けられた開口部を
介してソース領域8、ドレイン領域9及びゲート領域7
が各々の電極11によって電気的に接続されている。
【0017】次に、上記の図1に示した構造の製造方法
を、図2に示したプロセスフローを用いて説明する。先
ず、無アニールガラス基板1上に、通常のプラズマCV
D(Chemical Vapour Depositi
on)法を用いてSiN膜またはSiO膜からなる拡
散防止層2を形成する。その後、続けてCVD法を用い
てアモルファスシリコン膜3(膜厚50nm)を形成す
る(図2(a))。次に、アモルファスシリコン膜3の
表面にエキシマレーザ光5を照射し、アモルファスシリ
コン膜3の一部または全部を結晶化させて多結晶シリコ
ン層4を得る(図2(b))。エキシマレーザ光5はア
モルファスシリコン膜3に吸収され、そして加熱及び結
晶化が行なわれるので、このエキシマレーザ光5の照射
によって無アニールガラス基板1が450℃以上に加熱
されることはない。図2(b)では便宜上、ガラス基板
1の全面にレーザ光が照射されているかのごとく図示し
ているが、実際には短冊状に集光させたエキシマレーザ
光5を走査させるようにして照射されている。
【0018】こうして形成した多結晶シリコン層4の表
面を酸化させて、4nm以上のシリコン酸化層6a(第
1の絶縁層)を形成する。次にCVD等の堆積法を用い
て約90nmのシリコン絶縁層6b(第2の絶縁層)を
形成し、膜厚が合計約100nmのゲート絶縁層6を形
成する(図2(c))。ゲート絶縁層6上にゲート領域
7を形成し、所望の形状に加工する(図2(d))。ゲ
ート領域の材料としては、不純物ドープシリコン膜、金
属、金属化合物(TiN、TiW等)等の導電性の材料
を用いる。
【0019】次に、加工されたゲート領域7をマスクと
して、多結晶シリコン層4に不純物イオンの打ち込みを
行い、ソース領域8、ドレイン領域9を形成した後、不
純物活性化のためにRTA(Rapid Therma
l Annealing)処理を行った。尚、このRT
A処理においても多結晶シリコン層4のみが加熱される
ため、下地の無アニールガラス基板の温度が上がること
はない。
【0020】次に、図2(d)に示すゲート領域7の表
面を覆うようにしてゲート絶縁膜6の上に層間絶縁層1
0を形成した後、この層間絶縁層10の所定の位置にゲ
ート領域7、ソース領域8、ドレイン領域9と電気的接
続を行うための開口部を形成し、この開口部を介してゲ
ート領域7、ソース領域8、ドレイン領域9と接続した
各電極11を形成し、図1に示した薄膜トランジスタが
完成する。
【0021】ところで、図2(c)に示した第1の絶縁
膜の膜厚について説明する。図3は熱酸化膜/TEOS
の2層ゲート絶縁膜構造であるMOSトランジスタにお
ける熱酸化膜(第1の絶縁膜)の膜厚とフラットバンド
電圧との関係を示したものである。この図から明らかな
ように,熱酸化膜厚が4nm未満の場合にはMOSトラ
ンジスタにおけるフラットバンド電圧が低下してしま
う。この現象は、熱酸化膜と下地膜であるシリコン層と
の界面における界面準位密度が大きく、この界面準位に
電子が捕獲されることによって所望のトランジスタ特性
を発揮させることが不可能になるためである。一方、熱
酸化膜厚が4nm以上であればフラットバンド電圧はほ
ぼ一定値を示し、所望のトランジスタ特性を確保するこ
とが可能になる。
【0022】尚、熱酸化膜厚の上限は敢えて規定する必
要はないが、ゲート絶縁膜を熱酸化膜/TEOSなる2
層構造とする場合には必要以上に厚くする必要はない。
即ち、薄膜トランジスタの生産性を考慮すれば、熱酸化
という方法は酸化膜の形成速度が小さい方法であること
を考えて、その膜厚の上限として例えば20nm程度が
適当である。
【0023】上記した第1の実施例ではゲート絶縁層6
が2層である場合を説明したが、図4に示すように1層
の構造であっても良い。この場合、上記した工程におい
て第2の絶縁層6bの形成工程を省くだけでよい。
【0024】次に、多結晶シリコン層4の表面を酸化し
て得られるシリコン酸化層6aの形成方法について、以
下に詳しく説明する。 (1)オゾン雰囲気に水蒸気を導入する形成方法 無アニールガラス基板1の上に多結晶シリコン層4が形
成されたサンプルを第1の処理室に搬入し、無アニール
ガラス基板1に対して熱的な悪影響を及ぼさない程度の
温度、例えば約450℃で加熱する。一方、第1の処理
室とは隔離されて隣接する第2の処理室に、オゾン(約
10SLM)、水蒸気(約100SCCM)を導入し、
第2の処理室内を約700Torrに制御した。オゾン
は純酸素ガス(10SLM)と微量のNガス(55S
CCM)との混合ガスを原料とし、良く知られた無声放
電型オゾナイザを用いて100g/Nm(オゾン濃度
約5%)のオゾンを生成した。尚、水蒸気は、耐圧容器
に充填した純水を100〜200℃に加熱し、大気圧以
上の圧力を有する水蒸気を耐圧容器内に作製した後、減
圧してマスフローコントローラを用いて流量約100S
CCMの割合で第2の処理室の中に導入した。
【0025】上記のオゾン中に水蒸気を導入した酸化処
理雰囲気にある第2の処理室に、第1の処理室から45
0℃に加熱されたサンプルを搬入する。このような処理
を行なうことによって、多結晶シリコン層4の表面が酸
化され、その結果としてその表面に4nm以上の膜厚を
有する第1の絶縁層6a、即ちSiO層が形成され
る。
【0026】上記した実施例では、水蒸気を安定して第
2の処理室へ供給するために、供給圧力を大気圧より低
い圧力、例えば700Torrとしたが、安定な水蒸気
の供給を行なうことが出来るのであれば、供給圧力は7
00Torrに限定されない。
【0027】(2)オゾン雰囲気にNOガスを導入す
る形成方法 上記した(1)の場合と同様に、100g/Nmのオ
ゾン雰囲気に、水蒸気の代わりにNOガスを100S
CCM供給する。しかる後、上記した酸化雰囲気中に、
約450℃に加熱されたサンプルを搬入させることによ
り、多結晶シリコン層4の表面に膜厚が4nm以上の第
1の絶縁層6aを形成することができる。この場合に
は,絶縁層中に窒素(N)が混入し,酸窒化層(SiN
)となる。本実施例を用いた場合には,SiN
/p−Si界面に窒素が約0.5at%程度偏析す
る。酸窒化膜はSiO膜のダングリングボンドを終端
し,ゲート絶縁膜の信頼性を向上させる効果もある。
【0028】(3)膜厚1nm程度の酸化膜を形成した
後、続けてオゾン酸化を行う方法 多結晶シリコン層4の表面にあらかじめ膜厚が約1nm
程度の極薄酸化膜を形成した後、オゾンを含む雰囲気で
処理を行うことにより、多結晶シリコン層4の表面に4
nm以上の膜厚を有する第1のゲート絶縁層6a(Si
層)を形成することができる。膜厚が約1nm程度
の酸化膜の形成方法として、例えば純水中にオゾンガス
をバブリングしたオゾン水中に、多結晶シリコン層4を
形成したサンプルを浸漬させることによって得られる。
また、オゾン水の代わりにアンモニア/過酸化水素水溶
液に上記したサンプルを浸漬させても良い。シリコン表
面に予め形成する上記のシリコン酸化膜の膜厚は約1n
m程度に限定されることなく、酸化膜の表面に飛来した
オゾン等の酸化種を多数吸着させるサイトとして作用す
れば良い。従って、酸化膜の密度が小さい状態を形成す
る膜厚として、約0.1〜1nmであれば好都合であ
る。
【0029】次に、シリコン層の酸化のメカニズムにつ
いて簡単に説明する。シリコンの表面が酸化種の雰囲気
に晒されたとき、先ずこの酸化種がシリコンの表面に吸
着し、酸化反応が開始される。また、シリコンの表面に
シリコン酸化膜を有する場合には、シリコン酸化膜の表
面に吸着した酸化種がシリコン酸化膜中を拡散する。酸
化種の拡散が進行してシリコン酸化膜/シリコンの界面
に到達すると、そこでシリコンと酸化種との反応が起こ
り、シリコン酸化膜が成長する。従って、酸化反応によ
って形成されるシリコン酸化膜がある程度厚くなって、
酸化反応よりも酸化種の拡散が律速されるような条件下
では、酸化種がシリコン酸化膜中を拡散する拡散速度が
大きいほど、シリコン酸化膜の形成速度も大きいことに
なる。
【0030】一方、酸化種の拡散速度はシリコン酸化膜
中の酸化種の濃度勾配に比例するため、シリコン酸化膜
の最表面における酸化種濃度を多くすることによって拡
散速度を上げることができる。最表面の酸化種濃度を上
げるためには、吸着サイトを増加させればよい。上記し
たオゾン水、またはアンモニア/過酸化水素水溶液にシ
リコン表面を晒すことによって形成される約1nm程度
の酸化膜は一般に良く用いられる熱酸化膜ほど緻密では
なく、最表面における吸着サイトが多数存在する。この
ため、シリコン表面に予め約1nm程度のシリコン酸化
膜を形成しておくことは、酸化種を多数吸着させてその
表面における酸化種濃度を増加させる効果を有すること
になる。
【0031】次に、上記の実施例で述べたオゾン供給方
法について詳細に説明する。オゾンは、通常200℃以
上で分解する。このため、約450℃の温度に加熱され
た基板にオゾンを供給した場合、基板からの熱輻射によ
って供給したオゾンの大部分は容易に分解されてしま
う。この不都合を避けるためにオゾンの供給量を増加さ
せた場合、多量のオゾンガスにより基板表面温度が低下
し、基板表面での酸化反応が阻害される結果になる。従
って、このような場合には、オゾン供給量の増加から期
待されるほどの酸化膜が形成されない。
【0032】基板表面における酸化反応を促進するため
には、基板表面に到達する以前の過程において、オゾン
そのものの分解と基板表面の温度低下とを防ぐことが必
要である。換言すれば、オゾンガス搬送経路中の温度は
オゾンが分解しない程度の200℃以下、望ましくは1
50℃以下に保持し、かつ基板表面のみを高温に保持す
ることが重要である。これらの要求を満たすために、発
明者らは基板表面にオゾンを供給したときの基板表面の
温度変化を詳細に解析し、その知見に基いて基板表面の
温度制御方法の検討を行った。
【0033】一般に、汎用ヒータを用いて温度制御がな
されるステージに基板を保持している状態で、この基板
表面にガスを供給した場合、基板表面の温度は図5に示
すような変化を示す。即ち、図5は横軸に時間経過を、
また縦軸にヒータ入力、ヒータの装着されているステー
ジ内部の温度、基板表面の温度変化を表わしている。ヒ
ータに所定の入力が行なわれているとき、ステージ内部
の温度及び基板表面の温度は何れも所定の温度を維持し
ている。しかしながら、ガスの供給が開始されるとほぼ
時刻を同じくして基板表面の温度が急速に低下を開始す
る。そして、時間t1を経過してステージ内部の温度が
低下し始めるとヒータのフィードバック機構が作動す
る。時間t2の経過後、ヒータへの入力が増加し、それ
によってステージ内部の温度が徐々に回復する。ヒータ
内部の温度が再び設定温度である定常状態に戻った後
は、供給されたガスにある程度の熱が奪われるため、ヒ
ータの入力はガス供給前に比較してやや大きくなるが、
基板表面の温度はガス供給前よりも低い温度で定常状態
に達する。
【0034】図5において、T1は基板表面にガスを供
給したことに起因する温度低下量であり、t1はガス供
給開始時から基板表面温度が最低になるまでの時間であ
る。前述したように、オゾンによる酸化反応プロセスに
おいては、酸化膜の形成速度が大きいのは酸化反応の初
期段階である。従って、オゾン供給直後における基板表
面の温度低下を極力抑制することが酸化反応を促進させ
る上で肝要である。即ち、上述の基板表面の温度低下量
T1ならびにその温度が下がりきるまでの時間t1をい
かに小さく抑えることが出来るかどうかが酸化膜成長の
鍵となる。
【0035】発明者らが改善した基板加熱ステージの概
略を図6に示す。図6(a)はその平面図であり、図6
(b)は側面図である。熱伝導性の良い窒化アルミニウ
ム(AlN)を用いて基板ステージ13を作製し、ヒー
タである熱源14は基板ステージ13の表面近くに内蔵
させる構造とした。また、熱源制御用の温度検出器15
を基板ステージ13の表面近くに取り付けた。さらにP
ID制御のパラメータを最適化することにより、熱源1
4と基板ステージ13との間に介在する熱時定数を極力
小さくした。
【0036】この基板加熱ステージを用いて図5で示し
た場合と同様の実験を行なった結果を図7に示す。この
結果、基板表面にガスを供給する場合において、基板表
面温度の低下量(T1)及び基板温度が下がりきるまで
の時間(t1)を図5で示した場合よりもはるかに低減
させることが可能になった。尚、上記した実施例では基
板ステージの材料にAlNを用いたが、図7に示した場
合と同様の効果を示すものであればこれに限定されるも
のではない。
【0037】多結晶シリコン層4の表面を酸化して形成
した第1の絶縁層6a(SiO層)上に形成した第2
の絶縁層6bは、例えばCVD法、PVD法、またはス
ピン塗布法により形成する。CVD法の場合、TEOS
を原料ガスとして熱分解反応を利用する方法、またモノ
シランやジシランを原料ガスとして熱分解を利用する方
法等がある。また、PVD法の場合、スパッタ法、蒸着
法等がある。例えばSiOターゲットを用い、Ar/
混合ガス中でRFスパッタを行うことによって、緻
密なSiO膜が得られる。また、スピン塗布法では、
SOG(Spin On Glass)法等がある。以
上で述べた方法によって、ゲート絶縁層6が完成する。
【0038】以上で述べたプロセスを用いて、無アニー
ルガラス基板上に450℃以下なる低温で形成されたT
FTは、多結晶シリコン層であるチャネル領域の上に4
nm以上のゲート絶縁膜を有し、その絶縁膜に多結晶シ
リコン層を酸化させて形成させたSiO層を用いるこ
とによって、その界面準位密度を下げることが出来、そ
の結果としてTFTの重要な特性のひとつであるしきい
電圧Vthの経時的変動を小さく抑えることが可能であ
ることを確認した。
【0039】
【発明の効果】以上で説明したように、オゾン酸化を利
用した多結晶シリコン膜の表面処理を用いることによ
り、安価な無アニールガラス基板上に液晶表示用の薄膜
トランジスタを形成することが出来る。
【図面の簡単な説明】
【図1】第1の実施例である薄膜トランジスタを説明す
るための概略断面図である。
【図2】第1の実施例である薄膜トランジスタの製造方
法を説明するための工程図である。
【図3】熱酸化膜厚とフラットバンド電圧との関係を表
す説明図である。
【図4】第2の実施例である薄膜トランジスタを説明す
るための概略断面図である。
【図5】従来の基板加熱方法を説明するための説明図で
ある。
【図6】本発明を実施するための基板加熱機構を説明す
るための概略図である。。
【図7】本実施例における基板の表面温度変化を説明す
るための概略図である。
【符号の説明】
1…無アニールガラス基板、2…拡散防止層、3…アモ
ルファスシリコン層、4…多結晶シリコン層、5…エキ
シマレーザ光、6a…第1の絶縁層、6b…第2の絶縁
層、7…ゲート領域、8…ソース領域、9…ドレイン領
域、10…層間絶縁層、11…電極、12…チャネル領
域、13…基板ステージ、14…熱源、15…温度検出
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/316 H01L 29/78 617V 29/786 617U 617T (72)発明者 田村 太久夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中原 美和子 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中野 泰 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 折付 良二 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 糸賀 敏彦 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 賀茂 尚広 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 大倉 理 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Fターム(参考) 2H090 HA03 HB03X HC05 JB02 JD09 2H091 FA37Y GA01 GA13 LA12 2H092 JA24 JA34 JA37 JA41 JB56 KA04 KA05 KB25 MA25 MA30 NA29 PA01 PA07 5F058 BA20 BB07 BC02 BC11 BD01 BF53 BF62 BF63 BF69 BJ10 5F110 AA14 AA17 AA30 BB01 CC02 DD02 DD13 DD14 EE01 EE02 EE06 EE09 FF02 FF04 FF09 FF21 FF22 FF23 FF27 FF28 FF29 FF35 GG02 GG13 GG25 GG44 HJ13 HJ23 NN02 PP03 QQ11

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】ガラス基板の上方に形成されたシリコン多
    結晶からなるチャネル領域とソース領域とドレイン領域
    と,第1の絶縁層と,第2の絶縁層と電極とを備え,前
    記ガラス基板が無アニールガラス基板であり,かつ前記
    第1の絶縁層がチャネルを覆うようにして形成されてい
    ることを特徴とする薄膜トランジスタ。
  2. 【請求項2】前記第1の絶縁層の膜厚が4nm以上であ
    ることを特徴とする請求項1に記載の薄膜トランジス
    タ。
  3. 【請求項3】前記第1の絶縁層が、500℃以下の温度
    で前記チャネル領域の表面を酸化させてなるシリコン酸
    化層であることを特徴とする請求項1に記載の薄膜トラ
    ンジスタ。
  4. 【請求項4】前記第1の絶縁層が,500℃以下の温度
    で前記チャネル領域の表面を酸窒化させてなるシリコン
    酸窒化層であることを特徴とする請求項1に記載の薄膜
    トランジスタ。
  5. 【請求項5】前記第2の絶縁層は前記第1の絶縁層の上
    方に配設され、かつ化学堆積法を用いて形成されてなる
    ことを特徴とする請求項1に記載の薄膜トランジスタ。
  6. 【請求項6】前記第2の絶縁層は前記第1の絶縁層の上
    方に配設され、かつ物理堆積法を用いて形成されてなる
    ことを特徴とする請求項1に記載の薄膜トランジスタ。
  7. 【請求項7】前記第2の絶縁層は前記第1の絶縁層の上
    方に配設され、かつスピン塗布法を用いて形成されてな
    ることを特徴とする請求項1に記載の薄膜トランジス
    タ。
  8. 【請求項8】前記チャネル領域とソース領域とドレイン
    領域とが形成される側の、前記無アニールガラス基板の
    表面に、拡散防止膜が形成されてなることを特徴とする
    請求項1に記載の薄膜トランジスタ。
  9. 【請求項9】ガラス基板の上方に形成されたシリコン多
    結晶からなるチャネル領域とソース領域とドレイン領域
    と,絶縁層と電極とを備え,前記ガラス基板が無アニー
    ルガラス基板であり,かつ前記絶縁層がチャネルを覆う
    ようにして形成されていることを特徴とする薄膜トラン
    ジスタ。
  10. 【請求項10】前記絶縁層が500℃以下の温度で形成
    されてなることを特徴とする請求項9に記載の薄膜トラ
    ンジスタ。
  11. 【請求項11】前記絶縁層が500℃以下の温度で前記
    チャネル領域の表面を酸化させてなるシリコン酸化層で
    あることを特徴とする請求項9に記載の薄膜トランジス
    タ。
  12. 【請求項12】前記絶縁層が500℃以下の温度で前記
    チャネル領域の表面を酸窒化させてなるシリコン酸窒化
    層であることを特徴とする請求項9に記載の薄膜トラン
    ジスタ。
  13. 【請求項13】薄膜トランジスタの製造方法であって、
    (1)無アニールガラス基板の上方に非晶質シリコン層
    を形成する工程と、(2)該非晶質シリコン層にレーザ
    光を照射して多結晶シリコン層を形成する工程と、
    (3)該多結晶シリコン層の所定の位置にチャネル領域
    とソース領域とドレイン領域とを形成する工程と、
    (4)前記多結晶シリコン層の少なくとも前記チャネル
    領域の表面を500℃以下の温度で酸化させて、第1の
    絶縁層を形成する工程と、(5)該第1の絶縁層の上に
    第2の絶縁層を形成する工程と、(6)前記チャネル領
    域に対応する位置であって、前記第2の絶縁層の上にゲ
    ート領域を形成する工程と、(7)該ゲート領域を覆う
    ようにして層間絶縁層を形成した後、前記ソース領域と
    前記ドレイン領域と前記ゲート領域と電気的な接続を行
    なうようにして各々の電極を形成する工程とを備えたこ
    とを特徴とする薄膜トランジスタの製造方法。
  14. 【請求項14】前記第1の絶縁層を形成する工程におい
    て、少なくともオゾンを含有する雰囲気中で前記多結晶
    シリコン層の表面を酸化させることにより、前記第1の
    絶縁層を形成することを特徴とする請求項13に記載の
    薄膜トランジスタの製造方法。
  15. 【請求項15】前記第1の絶縁層を形成する工程におい
    て、オゾンとHOを含む雰囲気中で前記多結晶シリコ
    ン層の表面を酸化させることにより、前記第1の絶縁層
    を形成することを特徴とする請求項13に記載の薄膜ト
    ランジスタの製造方法。
  16. 【請求項16】前記第1の絶縁層を形成する工程におい
    て、オゾンとNOとを含む雰囲気中で前記多結晶シリ
    コン層の表面を酸化させることにより、前記第1の絶縁
    層を形成することを特徴とする請求項13に記載の薄膜
    トランジスタの製造方法。
  17. 【請求項17】前記第1の絶縁層を形成する工程におい
    て、酸素供与性の溶液を用いて前記多結晶シリコン層の
    表面に第1のシリコン酸化層を形成した後、オゾンを含
    む雰囲気中で前記第1のシリコン層と前記多結晶シリコ
    ン層との間に第2のシリコン酸化層を形成することを特
    徴とする請求項13に記載の薄膜トランジスタの製造方
    法。
  18. 【請求項18】前記多結晶シリコン層の表面に供給され
    るオゾンガスまたはオゾンを含有するガスが、前記オゾ
    ンの分解温度以下に加熱されてなることを特徴とする請
    求項14乃至17の何れかに記載の薄膜トランジスタの
    製造方法。
  19. 【請求項19】前記オゾンガスまたはオゾンを含有する
    ガスが150℃以下の温度に加熱されてなることを特徴
    とする請求項14乃至17の何れかに記載の薄膜トラン
    ジスタの製造方法。
  20. 【請求項20】前記第1の絶縁層を形成する工程におい
    て、前記多結晶シリコン層の表面に密度の小さい第1の
    シリコン酸化層を形成した後、前記第1のシリコン酸化
    層と前記多結晶シリコン層との間に密度の大きい第2の
    シリコン酸化層を形成することを特徴とする請求項13
    に記載の薄膜トランジスタの製造方法。
  21. 【請求項21】前記第1のシリコン酸化層の膜厚が0.
    1〜1nmの範囲であることを特徴とする請求項17ま
    たは21に記載の薄膜トランジスタの製造方法。
JP2002019342A 2001-02-20 2002-01-29 薄膜トランジスタ及びその製造方法 Pending JP2002324809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002019342A JP2002324809A (ja) 2001-02-20 2002-01-29 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001042694 2001-02-20
JP2001-42694 2001-02-20
JP2002019342A JP2002324809A (ja) 2001-02-20 2002-01-29 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002324809A true JP2002324809A (ja) 2002-11-08

Family

ID=26609670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002019342A Pending JP2002324809A (ja) 2001-02-20 2002-01-29 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002324809A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452436C (zh) * 2003-07-09 2009-01-14 精工爱普生株式会社 晶体管制造方法和电光装置以及电子仪器
JP2015502029A (ja) * 2011-11-11 2015-01-19 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ及びその製造方法、表示デバイス
JP2018523928A (ja) * 2015-08-19 2018-08-23 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 薄膜トランジスタ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452436C (zh) * 2003-07-09 2009-01-14 精工爱普生株式会社 晶体管制造方法和电光装置以及电子仪器
JP2015502029A (ja) * 2011-11-11 2015-01-19 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ及びその製造方法、表示デバイス
JP2018523928A (ja) * 2015-08-19 2018-08-23 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 薄膜トランジスタ及びその製造方法

Similar Documents

Publication Publication Date Title
KR100453311B1 (ko) 박막 트랜지스터 및 그 제조 방법
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
JP3963961B2 (ja) 半導体装置の作製方法
JP4709442B2 (ja) 薄膜トランジスタの製造方法
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
US6991999B2 (en) Bi-layer silicon film and method of fabrication
JP2001257208A (ja) 半導体装置のゲート絶縁膜形成方法
JP4277268B2 (ja) 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
JP2001338922A (ja) 成膜方法及び成膜装置
US7101812B2 (en) Method of forming and/or modifying a dielectric film on a semiconductor surface
JP3466174B2 (ja) 半導体装置およびその製造方法
JP3359794B2 (ja) 半導体装置の作製方法
JP2002324809A (ja) 薄膜トランジスタ及びその製造方法
JPH0878693A (ja) 半導体装置の作製方法
JP2001244266A (ja) 電子素子用基板およびその製造装置
JPH0878695A (ja) ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置
US5534453A (en) Method of manufacturing titanium silicide containing semiconductors
JP2002208707A (ja) 薄膜トランジスタの製造方法
JPH0855995A (ja) 半導体装置およびその作製方法
KR100451507B1 (ko) 반도체 소자의 제조방법
JP2000150803A (ja) 半導体装置の製造方法
JPH0594954A (ja) 半導体膜の形成方法
JPH04336466A (ja) 半導体装置の製造方法
JPH08195360A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040622

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080722