JP2002319624A - 電圧制御発振器の共振回路 - Google Patents

Abstract

(57)【要約】 【課題】 可変容量ダイオードとインダクタとで形成す
る共振回路を集積化したとき、広いチップ面積を必要と
しない電圧制御発振器を提供すること。 【解決手段】 インダクタ100は半導体基板上に所定タ
ーン数の配線層で形成し、可変容量ダイオード200はイ
ンダクタ100の配線層を可変容量ダイオードの一方の電
極301と共通にして半導体基板上に形成し、可変容量ダ
イオードの他方の電極201を半導体基板上の他の場所に
取り出して形成したこと。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、少なくとも可変容
量ダイオードとインダクタとにより形成する共振回路を
集積化した電圧制御発振器の共振回路に関する。

【０００２】

【従来の技術】従来、電圧制御発振回路は、発振用能動
素子と印加電圧によって発振周波数を変えるための共振
回路とを備えていて、例えば携帯電話において使用する
ことに代表される周波数シンセサイザなどの局部発振器
に用いられるものである。

【０００３】この局部発振器に必要な性能としては、発
振周波数の安定性が高いこと、周波数可変範囲が広いこ
と、位相雑音の低いことなどを挙げることができる。

【０００４】そのような発振器の例としてISSCC1997のS
ESSION 23においてPAPER SP23.6として発表された論文
「A1.8GHz CMOS Voltage-Oscillator」に示す発振器が
ある。その回路図面を図１１に示す。

【０００５】図１１において発振回路は、増幅およびフ
ィードバック用トランジスタＭ１とトランジスタＭ２と
をクロスカップリングした差動対で構成し、共振回路は
インダクタＬ１、Ｌ２とそれらに並列に接続されるバラ
クタダイオードＤ１、Ｄ２とで形成している。バラクタ
ダイオードのカソードにかかる電圧Vcを可変してバラク
タダイオードの容量を変化させ、それに伴って発振周波
数を変化させる。

【０００６】このような電圧制御発振回路を携帯電話に
利用する場合の設計ポイントとしては、発振器出力の位
相雑音に留意する必要がある。この位相雑音は例えば携
帯電話のＩ／Ｑの位相変調信号の場合、復調出力におけ
るビットエラーレートを劣化する原因となるからであ
る。

【０００７】そして、上記共振回路のＱが低下すること
は位相雑音を大とする原因であるから、共振回路のＱを
低下させない工夫が必要である。ここで共振回路のＱ
は、上記インダクタＬ１、Ｌ２の直列抵抗やバラクター
ダイオードＤ１、Ｄ２の直列抵抗などが影響する。

【０００８】携帯電話等で用いられる電圧制御発振回路
の発振周波数は例えば１GHzから２GHzとなっており、そ
の発振回路における共振回路としては、数ｎＨのスパイ
ラルインダクタを用いることが多い。これを集積化して
シリコン基板上に実現すると上記スパイラルインダクタ
は例えば一辺あたり１００μｍ〜３００μｍの大きさと
なって、かなりの面積を占有することになる。そこで、
集積化された共振回路におけるインダクタＬ１、Ｌ２
は、図１２に示すようにスパイラルインダクタをMetal
２とMetal３とで形成し、それぞれを電磁界結合させ小
面積で高いＱをもったインダクタとしている。

【０００９】また、通常バラクターダイオードは、発振
回路の共振周波数に必要な容量に応じてその形状及びア
ノードとカソードとの接合面積が決定される。上記の携
帯電話で使用する電圧制御発振回路の発振周波数は例え
ば１GHzから２GHzとなっており、バラクターダイオード
は２pF〜１０pFの容量を必要とする。しかし、発振周波
数範囲を広く確保するためにアノードとカソードのＰＮ
接合に印加される電圧に対する容量可変比を大きくする
ことが要求される。

【００１０】また、発振器の位相雑音を下げるため、こ
のバラクターダイオードに要求される性能として、直列
抵抗を下げＱを高くする必要がある。上記回路において
バラクターダイオードの形状として図１３に示す例が前
記論文に示されている。

【００１１】この図１３によれば、アノード端子とカソ
ード端子の電極コンタクトの距離を大きく取ることによ
って直列抵抗を下げるようにしている。この形状のバラ
クターダイオードは、アノードとカソードとの電極コン
タクトが１方向だけでなく４方向に接続されているた
め、同一のＰＮ接合面積に対して１／４の直列抵抗とな
るからバラクターダイオードのＱを向上することができ
る。従って、このような形状のバラクターダイオードを
持つ電圧制御発振回路では、良い位相雑音特性を実現で
きる。

【００１２】

【発明が解決しようとする課題】しかしながら、このよ
うにしてアノードとカソードの両端子間の距離を大きく
取ることでバラクターダイオードの所要面積は大きくな
る。例えば、バラクターダイオードのＰＮ接合の単位距
離あたりの抵抗率は、数百〜数ＫΩ／μｍであり、電圧
制御発振回路の位相雑音特性から要求される直列抵抗は
数Ω以下となり、この値を実現するためにはアノードと
カソードとの距離を数百μｍ以上取らなければならない
ことになる。

【００１３】一般的に、一つのバラクターダイオードで
このような大きな電極間の距離を取るのは困難なため、
例えば幾つかのバラクターダイオードを複数並列接続し
て用いることになる。結果的に数ｐＦの大きさのバラク
ターダイオードは例えば一辺が数百μｍの大きさの形状
となるから、シリコン基板上に形成し集積化するために
バラクタダイオードのみが非常に大きな面積を占有する
といった問題点があった。

【００１４】本発明は、このような問題点を解決するた
めになされたもので、集積化したときに広いチップ面積
を必要としない電圧制御発振器の共振回路を提供するこ
とを目的とする。

【００１５】

【課題を解決するための手段】本発明の電圧制御発振器
は、インダクタと可変容量ダイオードとで形成される共
振回路の可変容量ダイオードに制御電圧が印加され、そ
の電圧に応じて可変周波数を発振する電圧制御発振器に
おいて、前記インダクタは半導体基板上に所定ターン数
の配線層で形成し、前記可変容量ダイオードは前記イン
ダクタの配線層を可変容量ダイオードの一方の電極と共
通にして半導体基板上に形成し、可変容量ダイオードの
他方の電極を前記半導体基板上の他の場所に取り出して
形成したことを特徴とする。

【００１６】この構成により、本発明の電圧制御発振器
の共振回路は、インダクタの配線層を可変容量ダイオー
ドの例えばカソード電極として共用しているから、半導
体基板の上に製造するとき、インダクタとダイオードと
を同時に製造することができる。そして、高いＱ値の共
振回路が得られるから、位相雑音特性が良好となる。

【００１７】本発明の電圧制御発振器は、共振回路のイ
ンダクタとして所定ターン数の正方形状、八角形状、ま
たは円形状に形成したことを特徴とする。この構成によ
り、インダクタを半導体基板上に製造するとき必要な面
積が少なく、高いＱ値のインダクタを得ることができ
る。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。

【００１９】（第１の実施の形態）図１は、本発明の電
圧制御発振器の第１の実施の形態として共振回路の部分
を説明する上面図、図２は図１に示す切断線Ａ−Ｂによ
り切断した共振回路の断面図を示す。

【００２０】図１において、インダクタ100は右下りと
左下りの二重のハッチングを施した大略正方形の配線層
を示す。図１において左下りのハッチングを施した部分
はアノード電極201の配線層を示し、大略正方形であ
る。可変容量ダイオード200は図１における正方形状の
外枠線11と、内枠線21とで囲まれる薄墨状の部分ｎ−ウ
エル300の部分に形成される。即ち、アノード電極は図
１において201と示す形状であって、カソード電極301は
前記インダクタ100と同一の配線層を共用している。

【００２１】そして図２におけるカソード電極301の下
方は、ｐ型層302である。アノード電極201、カソード電
極301（インダクタ100）、ｐ型層302、ｎ−ウエル300の
４者により可変容量ダイオード200を形成している。こ
こで、図１に示すようにカソード電極301からの引出し
端子をＫ、Ｌとすると、端子Ｋ、Ｌ間において可変容量
ダイオード200とインダクタとは分布定数回路を形成し
ている。

【００２２】図１に示すインダクタ100はそのインダク
タンス値を下記の式により大略値を計算することができ
る。 Ｌ＝8.5x(A＾(1/2))x(n＾(5/3)) ここでＡはインダクタの外周エリア、ｎは配線のターン
数でこの場合は１ターンである。

【００２３】そして現用携帯電話の場合、局部発振器の
発振周波数は１〜２ＧＨｚであって、所定のインダクタ
ンス値は数ｎＨとなる。このインダクタンス値が得られ
る１ターンのインダクタの一辺の長さは数百μｍであ
る。従って上記のように構成した可変容量ダイオードは
図１のｐ型層301とｎ−ウエル300との間の比較的大きな
接合面積を介しての直列抵抗値が大略数Ω以下となる。
それは図１に示す形状のＰＮ接合の抵抗率が数百Ω／μ
ｍであり、カソードと共用するインダクタの一辺の長さ
が数百μｍであることに基づく。

【００２４】従って図１に示す可変容量ダイオードとイ
ンダクタとを組合せた共振回路について、そのＱ値は高
くなる。そのため図１１に示すような電圧制御発振器に
おける差動対の一方として発振器を動作させたとき、位
相雑音特性は良好である。なお、前記差動対の他方も図
１と同様に半導体基板上に製造し、図１に示す端子Ｋを
図１１に示す端子Ｘと、図１に示す端子Ｌを図１１に示
す端子Ｐと対応させ、更に両差動対をクロスカップリン
グして電圧制御発振器を構成する。

【００２５】（第２の実施の形態）図３は本発明の電圧
制御発振器の第２の実施の形態として共振回路の部分を
説明する上面図、図４は図３に示す切断線Ａ−Ｂにより
切断した共振回路の断面図である。

【００２６】図３において、可変容量ダイオード200、
インダクタ100、アノード電極201、カソード電極301、
ｎ−ウエル300、ｐ型層302は、何れも図１と同様であ
る。

【００２７】図３と図１との相違点は、図３においてイ
ンダクタ100とカソード電極301との共用部分がアノード
電極201の外側に位置していることである。従って電圧
制御発振器の共振回路としての作用効果には殆ど相違が
ない。

【００２８】（第３の実施の形態）図５は本発明の電圧
制御発振器の第３の実施の形態として共振回路の部分を
説明する上面図である。図５において、図１と相違する
点は、図１において正方形状の各電極とインダクタの形
が、八角形状となっていることである。各電極とインダ
クタの形状以外の点は同様である。

【００２９】インダクタはグリーンハウスの式に示され
るとおり、上面から見た形式が直角に近く折れ曲がって
いる場合よりも、折れ曲がりの角度がより小さい形式の
方が単位長さ当たりのインダクタンス値が大きいから、
図５に示す形式の方が、図１に示す形式よりも、小面積
で同じインダクタンス値を持つことができる。また、同
じ面積のときはより大きなインダクタンス値を有するこ
ととなる。

【００３０】そのため、図５の方が図１の場合よりも、
半導体基板の表面を有効に使用していることとなる。

【００３１】（第４の実施の形態）図６は本発明の電圧
制御発振器の第４の実施の形態として共振回路の部分を
説明する上面図である。図６において、図５と相違する
点は、図５において八角形状の各電極とインダクタの形
状が円形となっていることである。各電極とインダクタ
の形状以外の点は同様である。

【００３２】図５について説明したとおり、インダクタ
は上からみて、折れ曲がりのない方がインダクタンス値
が大きいため、円形の方が八角形より更に大きいインダ
クタンスを得ることが容易にできる。半導体基板の使用
は更に有効となる。

【００３３】（第５の実施の形態）図７は本発明の電圧
制御発振器の第５の実施の形態として共振回路の部分を
説明する上面図である。図８は図７に示す切断線Ａ−Ｂ
により切断した共振回路の断面図を示す。

【００３４】図７において、インダクタ100は複数回、
図示の場合は２回巻いた形状となっている。そのため、
アノード電極201をインダクタ100と共用するから、アノ
ード電極201、202も２回巻かれた形状となる。図７、図
８においてカソード電極301と303は２箇所に電極取り出
し端子を設けているから、接続するとき有効に使用でき
る。図８において、カソード電極303はｐ型層304ととも
に新しい可変容量ダイオードを形成している。

【００３５】図７ではインダクタンス値の大きい素子が
得られるから、共振回路として使用するとき、より小型
の共振回路とすることができる。

【００３６】（第６の実施の形態）図９は本発明の電圧
制御発振器の第６の実施の形態として共振回路の部分を
説明する上面図である。図１０は図９に示す切断線Ａ−
Ｂにより切断した共振回路の断面図を示す。

【００３７】図１０において、インダクタ100はその第
１層ＡＬ１がカソード電極202と共用して構成されてい
る。第２層ＡＬ２と第３層ＡＬ３は第１層ＡＬ１と共に
インダクタ100を形成している。この場合、第１層から
第３層までは導電接続となるから、全体の合成インダク
タンス値は単独の場合よりも多大となる。そのため、半
導体基板の面積を更に有効に利用できる。

【００３８】

【発明の効果】このようにして、本発明によると、電圧
制御発振器の共振回路においてインダクタンスと可変容
量ダイオードとを同時に半導体基板上に形成して、小型
で高いＱの共振回路を得ることができて、位相雑音の低
い電圧制御発振回路を構成している。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態として共振回路の部
分を説明する上面図、

【図２】図１に示す切断線Ａ−Ｂにより切断した共振回
路の断面図、

【図３】本発明の第２の実施の形態として共振回路の部
分を説明する上面図、

【図４】図３に示す切断線Ａ−Ｂにより切断した共振回
路の断面図、

【図５】本発明の第３の実施の形態として共振回路の部
分を説明する上面図、

【図６】本発明の第４の実施の形態として共振回路の部
分を説明する上面図、

【図７】本発明の第５の実施の形態として共振回路の部
分を説明する上面図、

【図８】図７に示す切断線Ａ−Ｂにより切断した共振回
路の断面図、

【図９】本発明の第５の実施の形態として共振回路の部
分を説明する上面図、

【図１０】図９に示す切断線Ａ−Ｂにより切断した共振
回路の断面図、

【図１１】電圧制御発振器の従来技術の例を示す回路
図、

【図１２】図１１における共振回路のインダクタの構成
例を示す図、

【図１３】図１１におけるバラクタダイオードの構成例
を示す図である。

【符号の説明】

100 インダクタ 200 可変容量ダイオード 201 アノード電極 202 アノード電極 300 ｎ−ウエル 301 カソード電極 302 ｐ型層 303 カソード電極 304 ｐ型層

Claims (5)

【特許請求の範囲】
1. 【請求項１】 インダクタと可変容量ダイオードとで形
   成される共振回路の可変容量ダイオードに制御電圧が印
   加され、その電圧に応じて可変周波数を発振する電圧制
   御発振器において、 前記インダクタは半導体基板上に所定ターン数の配線層
   で形成し、 前記可変容量ダイオードは前記インダクタの配線層を可
   変容量ダイオードの一方の電極と共通にして半導体基板
   上に形成し、可変容量ダイオードの他方の電極を前記半
   導体基板上の他の場所に取り出して形成したことを特徴
   とする電圧制御発振器の共振回路。
2. 【請求項２】 前記インダクタは所定ターン数の正方形
   状に形成したことを特徴とする請求項１記載の電圧制御
   発振器の共振回路。
3. 【請求項３】 前記インダクタは所定ターン数の八角形
   状に形成したことを特徴とする請求項１記載の電圧制御
   発振器の共振回路。
4. 【請求項４】 前記インダクタは所定ターン数の円形状
   に形成したことを特徴とする請求項１記載の電圧制御発
   振器の共振回路。
5. 【請求項５】 前記インダクタは所定ターン数で、且つ
   複数の配線層により形成されたことを特徴とする請求項
   １乃至請求項４の何れか１項記載の電圧制御発振器の共
   振回路。