JP2002319238A - Digital signal processing method and processor - Google Patents
Digital signal processing method and processorInfo
- Publication number
- JP2002319238A JP2002319238A JP2001121562A JP2001121562A JP2002319238A JP 2002319238 A JP2002319238 A JP 2002319238A JP 2001121562 A JP2001121562 A JP 2001121562A JP 2001121562 A JP2001121562 A JP 2001121562A JP 2002319238 A JP2002319238 A JP 2002319238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing
- gain
- digital signal
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、変調されたデジタ
ル信号をアナログ信号に復調するデジタル信号処理方法
およびデジタル信号処理装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a digital signal processing method and a digital signal processing apparatus for demodulating a modulated digital signal into an analog signal.
【０００２】[0002]
【従来の技術】近年、ＣＤ（Compact Disc）と同等以上
の高音質なデジタル音楽方式として、ＤＶＤ（Digital
Video Disc）オーディオ方式およびＳＡＣＤ（Super Au
dio CD）方式を利用した音楽が普及しつつある。ＤＶＤ
オーディオ方式は、２４ビットのＰＣＭ（Pulse Code M
odulation）に基づくデジタル音楽方式であり、ＳＡＣ
Ｄは、ＤＳＤ（Direct Stream Digital1bit）方式に基
づくデジタル音楽方式である。このＰＣＭは、音楽信号
を振幅方向に量子化する方式であって、信号の最大値
は、量子化ビット数によって決定される。また、ＤＳＤ
方式は、時間方向に１ビットの量子化によって信号を表
す方式、即ち、“０”および“１”の信号の密度によっ
て信号振幅を表す方式である。したがって、ＤＳＤ方式
においては、信号の最大値は、時間軸上において全て
“１”の密度部分によって表し、信号の最小値（マイナ
スの最大値）は、時間軸上において全て“０”の密度部
分によって表すことができる。2. Description of the Related Art In recent years, DVD (Digital) has been used as a digital music system having a sound quality equal to or higher than that of a CD (Compact Disc).
Video Disc audio system and SACD (Super Au)
Music using the "dio CD" method is becoming widespread. DVD
The audio system uses 24-bit PCM (Pulse Code M).
odulation) is a digital music system based on SAC
D is a digital music system based on the DSD (Direct Stream Digital 1 bit) system. This PCM is a method of quantizing a music signal in the amplitude direction, and the maximum value of the signal is determined by the number of quantization bits. Also, DSD
The method is a method of representing a signal by 1-bit quantization in the time direction, that is, a method of representing a signal amplitude by the density of “0” and “1” signals. Therefore, in the DSD method, the maximum value of a signal is represented by a density portion of "1" on the time axis, and the minimum value (minus maximum value) of the signal is represented by a density portion of "0" on the time axis. Can be represented by
【０００３】ただし、ＤＳＤ方式では、一般に、１ビッ
トの信号をΔΣ変調器によって生成するため、信号の最
大値を全て“１”、最小値を全て“０”で表す方式では
不安定になる場合がある。したがって、ＤＳＤ方式で
は、変復調における安定性確保のため、 “１”あるい
は“０”のビット数の密度が一定値であるときに、それ
ぞれ信号の最大値および最小値としており、例えば、
“１”の割合が７０％、“０”の割合が３０％のときに
最大値を表すこととしている。なお、このとき、信号の
最大値を全て“１”で表す場合に比べ、利得は０．４と
なる。[0003] However, in the DSD system, since a 1-bit signal is generally generated by a Δ で は modulator, the system in which the maximum value of the signal is all “1” and the minimum value is all “0” becomes unstable. There is. Therefore, in the DSD method, in order to secure stability in modulation and demodulation, when the density of the number of bits of “1” or “0” is a constant value, the maximum value and the minimum value of the signal are respectively set.
The maximum value is indicated when the ratio of “1” is 70% and the ratio of “0” is 30%. At this time, the gain is 0.4 as compared with the case where all the maximum values of the signal are represented by “1”.
【０００４】ここで、従来のオーディオ用ＤＡＣ（Digi
tal／Analog Converter）を備えたデジタル信号処理装
置（マルチディスクプレーヤー等のＰＣＭ信号とＤＳＤ
信号が切り換えて入力される装置）は、入力信号の種類
（変調方式）に応じて、ＰＣＭ信号の処理とＤＳＤ信号
の処理を切り換えることが可能である。図３は、従来の
デジタル信号処理装置１００の構成を示す図である。図
３において、デジタル信号処理装置１００は、ＤＡＴＴ
（Digital ATTenuator）１０１と、インターポレーショ
ンフィルタ１０２と、ＤＡＴＴ１０３と、ローパスフィ
ルタ１０４と、スイッチ１０５と、ΔΣ変調器１０６
と、Ｄ／Ａ変換フィルタ１０７とを含んで構成される。Here, a conventional audio DAC (Digi
digital signal processing device (PCM signal and DSD for multi-disc player etc.) with tal / Analog Converter
The device to which the signal is switched and input) can switch between the processing of the PCM signal and the processing of the DSD signal according to the type (modulation method) of the input signal. FIG. 3 is a diagram showing a configuration of a conventional digital signal processing device 100. In FIG. 3, the digital signal processing device 100 includes a DATT
(Digital ATTenuator) 101, interpolation filter 102, DATT 103, low-pass filter 104, switch 105, ΔΣ modulator 106
And a D / A conversion filter 107.
【０００５】ＤＡＴＴ１０１は、乗算器を備えており、
デジタル信号処理装置１００の入力信号の１つであるＰ
ＣＭ信号とＤＡＴＴ１０３からＤＡＴＴ１０３のＡＴＴ
係数（アッテネーター係数）とが入力される。そして、
ＤＡＴＴ１０１は、乗算器によってこれらＰＣＭ信号と
ＡＴＴ係数の積を算出し、算出結果をインターポレーシ
ョンフィルタ１０２に出力する。なお、ＤＡＴＴ１０１
に入力されるＰＣＭ信号の利得は“１”であり、ＤＡＴ
Ｔ１０１の利得も“１”である。[0005] The DATT 101 includes a multiplier.
P which is one of the input signals of the digital signal processing device 100
CM signal and DATT103 to ATT of DATT103
A coefficient (attenuator coefficient) is input. And
The DATT 101 calculates the product of the PCM signal and the ATT coefficient by a multiplier, and outputs the calculation result to the interpolation filter 102. In addition, DATT101
, The gain of the PCM signal input to the
The gain of T101 is also “1”.
【０００６】インターポレーションフィルタ１０２は、
ＤＡＴＴ１０１から入力されたデジタル信号を擬似的に
オーバーサンプリングするための補間信号を発生し、補
間されたデジタル信号をスイッチ１０５に出力する。な
お、インターポレーションフィルタ１０２の利得は、
“１”に設定されている。ＤＡＴＴ１０３は、デジタル
信号処理装置１００の入力信号の１つであるＤＳＤ信号
が入力される。そして、ＤＡＴＴ１０３は、入力された
ＤＳＤ信号を８ビットのデジタル信号にマルチビット化
し、正負の符号を示す情報を１ビット付加してローパス
フィルタ１０４に出力する。ここで、ＤＳＤ信号は１ビ
ットの信号によって信号振幅を表すものであるため、こ
のままではアッテネータによる減衰処理ができない。し
たがって、ＤＡＴＴ１０３においてマルチビット化さ
れ、符号を表す情報を含めて９ビットのデジタル信号と
してローパスフィルタ１０４に出力される。なお、ＤＡ
ＴＴ１０３に入力されるＤＳＤ信号の利得は“０．４”
である。[0006] The interpolation filter 102
An interpolating signal for pseudo-oversampling the digital signal input from the DATT 101 is generated, and the interpolated digital signal is output to the switch 105. Note that the gain of the interpolation filter 102 is
It is set to “1”. The DATT 103 receives a DSD signal, which is one of the input signals of the digital signal processing device 100. Then, the DATT 103 converts the input DSD signal into an 8-bit digital signal by multi-bit, adds one bit of information indicating a positive or negative sign, and outputs the resulting signal to the low-pass filter 104. Here, since the DSD signal represents the signal amplitude by a 1-bit signal, attenuation processing by the attenuator cannot be performed as it is. Therefore, the data is multi-bit-converted by the DATT 103 and output to the low-pass filter 104 as a 9-bit digital signal including information indicating a code. In addition, DA
The gain of the DSD signal input to the TT103 is “0.4”
It is.
【０００７】また、ＤＡＴＴ１０３は、設定されている
アッテネーター係数（以下、「ＡＴＴ係数」と言う。）
をＤＡＴＴ１０１に出力する。なお、ＡＴＴ係数は、Ｄ
ＡＴＴ１０３内部においてＡＴＴ係数を示すために割り
当てられた情報量に応じた値をとるものであり、ＡＴＴ
係数を示すために８ビットが割り当てられている場合、
“−２５６”から“２５５”までの値を取り得る。[0007] The DATT 103 is a set attenuator coefficient (hereinafter referred to as "ATT coefficient").
Is output to DATT101. The ATT coefficient is D
The ATT 103 takes a value according to the information amount allocated to indicate the ATT coefficient inside the ATT 103.
If 8 bits are allocated to indicate the coefficient,
It can take a value from "-256" to "255".
【０００８】ローパスフィルタ１０４は、ＤＡＴＴ１０
３から入力される、マルチビット化されたデジタル信号
の一定周波数以下の成分を透過し、透過後のデジタル信
号をスイッチ１０５に出力する。なお、このローパスフ
ィルタ１０４は、デジタル信号処理装置１００の回路特
性に応じて任意に設けられるものであり、後述するΔΣ
変調器１０６の発振を防ぐために設けられる。また、ロ
ーパスフィルタ１０４の利得は“１”に設定されてい
る。The low-pass filter 104 is a DATT10
The digital signal that has been input from 3 and passes through a multi-bit digital signal at a certain frequency or lower is transmitted, and the digital signal after transmission is output to the switch 105. The low-pass filter 104 is arbitrarily provided according to the circuit characteristics of the digital signal processing device 100.
It is provided to prevent oscillation of the modulator 106. The gain of the low-pass filter 104 is set to “1”.
【０００９】スイッチ１０５は、インターポレーション
フィルタ１０２あるいはローパスフィルタ１０４のいず
れかから信号が入力されると、その信号を選択してΔΣ
変調器１０６に出力する。ΔΣ変調器１０６は、スイッ
チ１０５から入力された信号にノイズシェーピング処理
を施すことにより、可聴帯域外に量子化雑音をシフトさ
せた信号をＤ／Ａ変換フィルタ１０７に出力する。な
お、ΔΣ変調器１０６の利得は“１”に設定されてい
る。When a signal is input from either the interpolation filter 102 or the low-pass filter 104, the switch 105 selects the signal and selects ΔΣ
Output to modulator 106. The ΔΣ modulator 106 performs noise shaping processing on the signal input from the switch 105, and outputs a signal in which quantization noise is shifted to outside the audible band to the D / A conversion filter 107. The gain of the ΔΣ modulator 106 is set to “1”.
【００１０】Ｄ／Ａ変換フィルタ１０７は、ΔΣ変調器
１０６から入力されたデジタル信号をアナログ信号に変
換して出力する。なお、このＤ／Ａ変換フィルタ１０７
の出力信号はデジタル信号処理装置１００の出力信号で
ある。また、Ｄ／Ａ変換フィルタ１０７の利得は“１”
に設定されている。このような構成により、デジタル信
号処理装置１００は、ＰＣＭ信号あるいはＤＳＤ信号の
いずれかが入力された場合、それぞれの信号に応じた処
理系統によって入力信号を処理し、アナログ信号に復調
するものである。A D / A conversion filter 107 converts a digital signal input from the ΔΣ modulator 106 into an analog signal and outputs the analog signal. The D / A conversion filter 107
Are the output signals of the digital signal processing device 100. The gain of the D / A conversion filter 107 is “1”.
Is set to With such a configuration, when either the PCM signal or the DSD signal is input, the digital signal processing device 100 processes the input signal by a processing system corresponding to each signal and demodulates the input signal into an analog signal. .
【００１１】[0011]
【発明が解決しようとする課題】しかしながら、従来の
オーディオ用ＤＡＣといったデジタル信号処理装置１０
０は、ＰＣＭ信号とＤＳＤ信号の復調処理を切り換えた
場合、それらの出力信号レベルの整合が行われない構成
である。例えば、デジタル信号処理装置１００のＰＣＭ
信号の復調信号は、利得“１”であり、一方、ＤＳＤ信
号の復調信号は、利得“０．４”である。そのため、出
力音声レベルが異なる等、出力信号レベルの差が生じる
こととなり、復調処理系統を切り換える毎に出力信号レ
ベルを調整する必要があるという問題を生じていた。However, a digital signal processing apparatus 10 such as a conventional audio DAC is required.
0 is a configuration in which when the demodulation processing of the PCM signal and the DSD signal is switched, their output signal levels are not matched. For example, the PCM of the digital signal processing device 100
The demodulated signal of the signal has a gain of “1”, while the demodulated signal of the DSD signal has a gain of “0.4”. Therefore, a difference in the output signal level occurs, such as a difference in the output audio level, and there has been a problem that the output signal level needs to be adjusted every time the demodulation processing system is switched.
【００１２】本発明の課題は、デジタル信号復調処理に
おいて、処理系統を切り換えて種類の異なる信号を処理
する際に、出力信号レベルを整合させることである。An object of the present invention is to match output signal levels when processing different types of signals by switching processing systems in digital signal demodulation processing.
【００１３】[0013]
【課題を解決するための手段】以上の課題を解決するた
め、請求項１記載の発明は、特定の変調方式に基づく所
定の復調処理を行うための復調処理手段（例えば、図１
のＤＡＴＴ１０およびインターポレーションフィルタ２
０からなる処理系統あるいはＤＡＴＴ３０およびローパ
スフィルタ４０からなる処理系統）を複数有し、入力信
号の変調方式に応じて所定の復調処理手段（例えば、図
１のスイッチ５０、ΔΣ変調器６０およびＤ／Ａ変換フ
ィルタ７０）によって処理された出力信号に対して後続
する所定の復調処理を施す共通処理手段を備えるデジタ
ル信号処理装置であって、前記共通処理手段は、複数の
前記復調処理手段の中から選択した所定復調処理手段に
応じて、その出力信号の処理における利得を設定して処
理を行うことにより、複数の前記復調処理手段のいずれ
によって入力信号が処理された場合にも復調信号レベル
を一致させることが可能である。In order to solve the above-mentioned problems, the invention according to claim 1 provides a demodulation processing means (for example, FIG. 1) for performing a predetermined demodulation process based on a specific modulation method.
DATT10 and interpolation filter 2
0 or a plurality of processing systems including the DATT 30 and the low-pass filter 40, and a predetermined demodulation processing means (for example, the switch 50, the ΔΣ modulator 60, and the D / D A digital signal processing device comprising common processing means for performing subsequent predetermined demodulation processing on the output signal processed by the A-conversion filter 70), wherein the common processing means comprises a plurality of demodulation processing means. By setting the gain in the processing of the output signal according to the selected predetermined demodulation processing means and performing the processing, the demodulation signal level is matched even when the input signal is processed by any of the plurality of demodulation processing means. It is possible to do.
【００１４】また、請求項６記載の発明は、特定の変調
方式に基づく所定の復調処理を行うための復調処理工程
を複数実行可能であり、入力信号の変調方式に応じて所
定の復調処理工程を経て処理された出力信号に対して後
続する所定の復調処理を施す共通処理工程を含むデジタ
ル信号処理方法であって、前記共通処理工程において、
複数の前記復調処理工程の中から選択した所定復調処理
工程に応じて、その出力信号の処理における利得を設定
して処理を行うことにより、複数の前記復調処理工程の
いずれによって入力信号が処理された場合にも復調信号
レベルを一致させることが可能である。The invention according to claim 6 can execute a plurality of demodulation processing steps for performing a predetermined demodulation processing based on a specific modulation scheme, and can execute a predetermined demodulation processing step according to the modulation scheme of an input signal. A digital signal processing method including a common processing step of performing a subsequent predetermined demodulation processing on the output signal processed through, the common processing step,
According to a predetermined demodulation processing step selected from the plurality of demodulation processing steps, by setting a gain in the processing of the output signal and performing the processing, the input signal is processed by any of the plurality of demodulation processing steps. In this case, the demodulated signal levels can be matched.
【００１５】請求項２記載の発明は、請求項１記載のデ
ジタル信号処理装置であって、前記共通処理手段は、変
調前の信号レベルと同一の復調信号レベルとなる利得を
有する。また、請求項７記載の発明は、請求項６記載の
デジタル信号処理方法であって、前記共通処理工程は、
変調前の信号レベルと同一の復調信号レベルとなる利得
を有する。According to a second aspect of the present invention, in the digital signal processing apparatus according to the first aspect, the common processing means has a gain that is the same as the demodulated signal level before modulation. The invention according to claim 7 is the digital signal processing method according to claim 6, wherein the common processing step includes:
It has a gain that results in the same demodulated signal level as the signal level before modulation.
【００１６】請求項３記載の発明は、請求項１または２
記載のデジタル信号処理装置であって、前記共通処理手
段は、前記複数の復調処理手段のうちのいずれかを選択
する選択手段（例えば、図１のスイッチ５０）と、前記
選択手段によって選択された復調処理手段の出力信号に
対し、ノイズシェーピング処理を施すΔΣ変調手段（例
えば、図１のΔΣ変調器６０）と、前記ΔΣ変調手段の
出力信号をアナログ信号に変換するＤ／Ａ変換フィルタ
（例えば、図１のＤ／Ａ変換フィルタ７０）と、を含
み、前記ΔΣ変調手段あるいは前記Ｄ／Ａ変換フィルタ
のいずれかの利得を変更することによって、前記共通処
理手段の利得を調整可能である。The third aspect of the present invention is the first or second aspect.
2. The digital signal processing device according to claim 1, wherein the common processing unit is selected by a selection unit (for example, the switch 50 in FIG. 1) that selects any one of the plurality of demodulation processing units. ΔΣ modulation means (for example, ΔΣ modulator 60 in FIG. 1) for performing noise shaping processing on the output signal of the demodulation processing means, and a D / A conversion filter (for example, for converting the output signal of the ΔΣ modulation means into an analog signal) , The D / A conversion filter 70 in FIG. 1), and the gain of the common processing means can be adjusted by changing the gain of either the ΔΣ modulation means or the D / A conversion filter.
【００１７】また、請求項８記載の発明は、請求項６ま
たは７記載のデジタル信号処理方法であって、前記共通
処理工程は、前記複数の復調処理工程のうちのいずれか
を選択する選択工程と、前記選択工程において選択され
た復調処理工程の出力信号に対し、ノイズシェーピング
処理を施すΔΣ変調工程と、前記ΔΣ変調工程の出力信
号をアナログ信号に変換するＤ／Ａ変換フィルタリング
工程と、を含み、前記ΔΣ変調工程あるいは前記Ｄ／Ａ
変換フィルタリング工程のいずれかの利得を変更するこ
とによって、前記共通処理工程の利得を調整可能であ
る。The invention according to claim 8 is the digital signal processing method according to claim 6 or 7, wherein the common processing step selects one of the plurality of demodulation processing steps. A ΔΣ modulation step of performing noise shaping processing on an output signal of the demodulation processing step selected in the selection step, and a D / A conversion filtering step of converting the output signal of the ΔΣ modulation step into an analog signal. The ΔΣ modulation step or the D / A
By changing any of the gains in the transform filtering step, the gain in the common processing step can be adjusted.
【００１８】請求項４記載の発明は、請求項１〜３のい
ずれかに記載のデジタル信号処理装置であって、前記Δ
Σ変調手段は、入力信号を積分する積分手段（例えば、
図２の積分器６１）と、前記積分手段の出力信号を量子
化する量子化手段（例えば、図２の量子化器６２）と、
その利得が変更可能であり、前記量子化手段の出力信号
を前記積分手段に帰還入力する帰還手段（例えば、図２
の帰還部６３）と、を含み、前記帰還手段の利得を変更
することによって前記共通処理手段の利得を調整可能で
ある。According to a fourth aspect of the present invention, there is provided the digital signal processing apparatus according to any one of the first to third aspects, wherein the Δ
Σ The modulating means is an integrating means for integrating the input signal (for example,
An integrator 61 in FIG. 2), a quantizing means for quantizing an output signal of the integrating means (for example, a quantizer 62 in FIG. 2),
The gain can be changed, and feedback means for feedback-inputting the output signal of the quantization means to the integration means (for example, FIG.
And the gain of the common processing means can be adjusted by changing the gain of the feedback means.
【００１９】また、請求項９記載の発明は、請求項６〜
８のいずれかに記載のデジタル信号処理方法であって、
前記ΔΣ変調工程は、入力信号を積分する積分工程と、
前記積分手段の出力信号を量子化する量子化工程と、そ
の利得が変更可能であり、前記量子化手段の出力信号を
前記積分手段に帰還入力する帰還工程と、を含み、前記
帰還工程の利得を変更することによって前記共通処理工
程の利得を調整可能である。Further, the invention according to claim 9 provides the invention according to claims 6 to
8. The digital signal processing method according to any one of 8 above,
The ΔΣ modulation step includes an integration step of integrating an input signal;
A quantization step of quantizing an output signal of the integration means, and a feedback step of changing the gain thereof, and a feedback step of feeding an output signal of the quantization means back to the integration means; , The gain of the common processing step can be adjusted.
【００２０】請求項５記載の発明は、請求項１〜４のい
ずれかに記載のデジタル信号処理装置であって、ＰＣＭ
信号あるいはＤＳＤ信号を復調処理可能である。また、
請求項１０記載の発明は、請求項６〜８のいずれかに記
載のデジタル信号処理方法であって、ＰＣＭ信号あるい
はＤＳＤ信号を復調処理可能である。According to a fifth aspect of the present invention, there is provided the digital signal processing device according to any one of the first to fourth aspects, wherein
The signal or the DSD signal can be demodulated. Also,
The invention according to claim 10 is the digital signal processing method according to any one of claims 6 to 8, wherein the PCM signal or the DSD signal can be demodulated.
【００２１】本発明によれば、入力信号に特定の変調方
式に基づく所定の復調処理を施した後、入力信号の経た
処理系統、即ち、入力信号の変調方式に応じて後続する
所定の復調処理を施す際の利得が変化される。したがっ
て、変調方式の異なる入力信号が切り換えて入力され、
復調処理系統が変化した場合にも、復調信号レベル（出
力信号レベル）を逐次調整する必要がなくなる。According to the present invention, after a predetermined demodulation process is performed on an input signal based on a specific modulation method, a predetermined demodulation process that follows the processing system of the input signal, that is, a subsequent demodulation process according to the modulation method of the input signal. The gain when applying is changed. Therefore, input signals having different modulation schemes are switched and input,
Even when the demodulation processing system changes, there is no need to sequentially adjust the demodulated signal level (output signal level).
【００２２】また、請求項２および７記載の発明によれ
ば、復調信号レベル（出力信号レベル）を変調前の信号
レベルと同一とすることができ、復調信号レベルを適切
なものとすることができる。According to the second and seventh aspects of the present invention, the demodulated signal level (output signal level) can be made equal to the signal level before modulation, and the demodulated signal level can be made appropriate. it can.
【００２３】[0023]
【発明の実施の形態】以下、図を参照して本発明に係る
デジタル信号処理装置の実施の形態を詳細に説明する。
図１は、本実施の形態に係るデジタル信号処理装置１の
構成を示す図である。図１において、デジタル信号処理
装置１は、ＤＡＴＴ１０と、インターポレーションフィ
ルタ２０と、ＤＡＴＴ３０と、ローパスフィルタ４０
と、スイッチ５０と、ΔΣ変調器６０と、Ｄ／Ａ変換フ
ィルタ７０とを含んで構成される。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a digital signal processing apparatus according to an embodiment of the present invention.
FIG. 1 is a diagram illustrating a configuration of a digital signal processing device 1 according to the present embodiment. In FIG. 1, a digital signal processor 1 includes a DATT 10, an interpolation filter 20, a DATT 30, and a low-pass filter 40.
, A switch 50, a ΔΣ modulator 60, and a D / A conversion filter 70.
【００２４】図１において、ＤＡＴＴ１０，３０、イン
ターポレーションフィルタ２０、ローパスフィルタ４
０、スイッチ５０およびＤ／Ａ変換フィルタ７０の構成
は、従来のデジタル信号処理装置１００のＤＡＴＴ１０
１，１０３、インターポレーションフィルタ１０２、ロ
ーパスフィルタ１０４、スイッチ１０５およびＤ／Ａ変
換フィルタ１０７とそれぞれ同様であるため説明を省略
し、異なる部分であるΔΣ変調器６０について説明す
る。In FIG. 1, DATTs 10 and 30, an interpolation filter 20, a low-pass filter 4
0, the switch 50, and the D / A conversion filter 70 are configured as the DATT 10 of the conventional digital signal processing apparatus 100.
1 and 103, the interpolation filter 102, the low-pass filter 104, the switch 105, and the D / A conversion filter 107, so that the description thereof is omitted, and the different part, that is, the ΔΣ modulator 60 will be described.
【００２５】図２は、ΔΣ変調器６０の構成の一例を示
す図である。図２において、ΔΣ変調器６０は、入力信
号を積分する積分器６１と、積分器６１の出力信号を所
定の量子化ビット数で量子化する量子化器６２と、量子
化器６２の出力信号を積分器６１に負帰還入力する帰還
部６３とを含んで構成される。FIG. 2 is a diagram showing an example of the configuration of the ΔΣ modulator 60. 2, a ΔΣ modulator 60 includes an integrator 61 for integrating an input signal, a quantizer 62 for quantizing an output signal of the integrator 61 with a predetermined quantization bit number, and an output signal of the And a feedback unit 63 for inputting negative feedback to the integrator 61.
【００２６】図２に示すΔΣ変換機６０において、入力
をＸ、出力をＹとおき、積分器６１の利得をＩ、量子化
器６２の利得をＱ、帰還部６３の利得をｇとすると、出
力Ｙ＝（Ｉ・Ｘ）／（１＋ｇ・Ｉ）＋Ｑ／（１＋ｇ・
Ｉ）となる。さらに、１＜＜ｇ・Ｉであるから、出力Ｙ
＝Ｘ／ｇ＋Ｑ／（１＋ｇ・Ｉ）となる。したがって、帰
還部６３の利得ｇを変化させることによりΔΣ変調器６
０の利得を変化させることができる。なお、図示しない
が、帰還部６３には、スイッチ５０からインターポレー
ションフィルタ２０あるいはローパスフィルタ４０のい
ずれか選択したかを示す信号が入力され、これに応じて
帰還部６３の利得は変更が可能である。In the ΔΣ converter 60 shown in FIG. 2, if the input is X and the output is Y, the gain of the integrator 61 is I, the gain of the quantizer 62 is Q, and the gain of the feedback unit 63 is g, Output Y = (IX) / (1 + gI) + Q / (1 + g
I). Further, since 1 << g · I, the output Y
= X / g + Q / (1 + g · I). Therefore, by changing the gain g of the feedback unit 63, the ΔΣ modulator 6
0 gain can be changed. Although not shown, a signal indicating whether the interpolation filter 20 or the low-pass filter 40 has been selected is input from the switch 50 to the feedback unit 63, and the gain of the feedback unit 63 can be changed accordingly. It is.
【００２７】このような構成によって、ΔΣ変調器６０
は、スイッチ５０から入力された信号にノイズシェーピ
ング処理を施すことにより、可聴帯域外に量子化雑音を
シフトさせた信号をＤ／Ａ変換フィルタ７０に出力す
る。ここで、上述の通り、ΔΣ変調器６０は、スイッチ
５０によって選択された信号に応じて利得を変化させ
る。即ち、インターポレーションフィルタ２０から入力
されるデジタル信号の利得が“１”、ローパスフィルタ
４０から入力されるデジタル信号の利得が“０．４”と
なっていることから、ΔΣ変調器６０は、スイッチ５０
によってインターポレーションフィルタ２０の出力信号
が選択されている場合、その利得を“１”に設定し、ロ
ーパスフィルタ４０の出力信号が選択されている場合、
その利得を“２．５”に設定する。したがって、ΔΣ変
調器６０の出力信号の利得は、変調前の信号と同一の利
得（即ち、変調前の信号レベルと同一レベル）に調整さ
れている。With such a configuration, the ΔΣ modulator 60
Performs a noise shaping process on a signal input from the switch 50 to output a signal in which quantization noise is shifted out of the audible band to the D / A conversion filter 70. Here, as described above, the ΔΣ modulator 60 changes the gain according to the signal selected by the switch 50. That is, since the gain of the digital signal input from the interpolation filter 20 is “1” and the gain of the digital signal input from the low-pass filter 40 is “0.4”, the ΔΣ modulator 60 Switch 50
When the output signal of the interpolation filter 20 is selected, the gain is set to “1”. When the output signal of the low-pass filter 40 is selected,
The gain is set to “2.5”. Therefore, the gain of the output signal of the ΔΣ modulator 60 is adjusted to the same gain as the signal before modulation (ie, the same level as the signal level before modulation).
【００２８】上述のような構成により、デジタル信号処
理装置１に入力されたデジタル信号（ＰＣＭ信号あるい
はＤＳＤ信号）は、所定の処理系統（ＤＡＴＴ１０およ
びインターポレーションフィルタ２０からなる処理系統
あるいはＤＡＴＴ３０およびローパスフィルタ４０から
なる処理系統）によって処理され、さらに、ΔΣ変調器
６０を含む共通の処理系統（スイッチ５０、ΔΣ変調器
６０およびＤ／Ａ変換フィルタ７０からなる処理系統）
によって処理される。このとき、ΔΣ変調器６０の利得
は、スイッチ５０によって選択された信号（即ち、入力
信号の種類）に応じて適宜変化される（“１”あるいは
“２．５”）。With the above-described configuration, the digital signal (PCM signal or DSD signal) input to the digital signal processing device 1 is converted into a predetermined processing system (a processing system including the DATT 10 and the interpolation filter 20 or a DATT 30 and the low-pass system). A common processing system including a ΔΣ modulator 60 (a processing system including a switch 50, a ΔΣ modulator 60, and a D / A conversion filter 70).
Processed by At this time, the gain of the ΔΣ modulator 60 is appropriately changed (“1” or “2.5”) according to the signal selected by the switch 50 (that is, the type of the input signal).
【００２９】したがって、デジタル信号処理装置１にＰ
ＣＭ信号およびＤＳＤ信号が入力され、デジタル信号処
理装置１がそれぞれの入力信号を切り換えて処理する場
合にも、各信号の復調信号の利得（信号レベル）が一致
するため、入力信号が切り換わる毎に出力信号レベルを
逐次切り換える必要がなくなる。なお、本実施の形態に
おいては、各処理系統の出力信号に対し、最終的な出力
信号の利得が“１”となるようにΔΣ変調器６０の利得
を“２．５”に調整することとして説明したが、Ｄ／Ａ
変換フィルタ７０の利得を調整することによって、最終
的な出力信号の利得を“１”としてもよい。Therefore, the digital signal processing device 1
Even when the CM signal and the DSD signal are input and the digital signal processing device 1 switches and processes each input signal, since the gain (signal level) of the demodulated signal of each signal matches, each time the input signal is switched. Therefore, there is no need to sequentially switch the output signal level. In the present embodiment, the gain of the ΔΣ modulator 60 is adjusted to “2.5” so that the final output signal gain becomes “1” with respect to the output signal of each processing system. As explained, D / A
By adjusting the gain of the conversion filter 70, the final output signal gain may be set to “1”.
【００３０】また、本実施の形態においては、デジタル
信号処理装置１の各機能部分をハードウェアによって実
現することとして説明したが、ソフトウェアによって実
現することとしてもよい。Further, in the present embodiment, each functional part of the digital signal processing device 1 has been described as being realized by hardware, but may be realized by software.
【００３１】[0031]
【発明の効果】本発明によれば、入力信号に特定の変調
方式に基づく所定の復調処理を施した後、入力信号の経
た処理系統、即ち、入力信号の変調方式に応じて後続す
る所定の復調処理を施す際の利得が変化される。したが
って、変調方式の異なる入力信号が切り換えて入力さ
れ、復調処理系統が変化した場合にも、復調信号レベル
（出力信号レベル）を逐次調整する必要がなくなる。According to the present invention, after subjecting an input signal to a predetermined demodulation process based on a specific modulation scheme, a predetermined processing system following the input signal, that is, a predetermined predetermined scheme following the input signal modulation scheme. The gain at the time of performing the demodulation processing is changed. Therefore, even when input signals having different modulation schemes are switched and input and the demodulation processing system changes, there is no need to sequentially adjust the demodulated signal level (output signal level).
【００３２】また、請求項２および７記載の発明によれ
ば、復調信号レベル（出力信号レベル）を変調前の信号
レベルと同一とすることができ、復調信号レベルを適切
なものとすることができる。According to the second and seventh aspects of the present invention, the demodulated signal level (output signal level) can be made equal to the signal level before modulation, and the demodulated signal level can be made appropriate. it can.
【図1】本実施の形態に係るデジタル信号処理装置１の
構成を示す図である。FIG. 1 is a diagram illustrating a configuration of a digital signal processing device 1 according to the present embodiment.
【図２】ΔΣ変調器６０の構成の一例を示す図である。FIG. 2 is a diagram illustrating an example of a configuration of a ΔΣ modulator 60.
【図３】従来のデジタル信号処理装置１００の構成を示
す図である。FIG. 3 is a diagram showing a configuration of a conventional digital signal processing device 100.
１，１００ デジタル信号処理装置 １０，３０，１０１，１０３ ＤＡＴＴ ２０，１０２ インターポレーションフィルタ ４０，１０４ ローパスフィルタ ５０，１０５ スイッチ ６０，１０６ ΔΣ変調器 ７０，１０７ Ｄ／Ａ変換フィルタ 1,100 Digital signal processing device 10, 30, 101, 103 DATT 20, 102 Interpolation filter 40, 104 Low-pass filter 50, 105 Switch 60, 106 ΔΣ modulator 70, 107 D / A conversion filter
Claims (10)
を行うための復調処理手段を複数有し、入力信号の変調
方式に応じて所定の復調処理手段によって処理された出
力信号に対して後続する所定の復調処理を施す共通処理
手段を備えるデジタル信号処理装置であって、 前記共通処理手段は、複数の前記復調処理手段の中から
選択した所定復調処理手段に応じて、その出力信号の処
理における利得を設定して処理を行うことにより、複数
の前記復調処理手段のいずれによって入力信号が処理さ
れた場合にも復調信号レベルを一致させることが可能で
あることを特徴とするデジタル信号処理装置。A plurality of demodulation processing means for performing a predetermined demodulation process based on a specific modulation method; A digital signal processing device comprising a common processing means for performing a predetermined demodulation processing, wherein the common processing means processes an output signal according to a predetermined demodulation processing means selected from a plurality of the demodulation processing means. A digital signal processing apparatus wherein the demodulation signal level can be matched even when an input signal is processed by any of the plurality of demodulation processing means by performing processing by setting the gain in .
ルと同一の復調信号レベルとなる利得を有することを特
徴とする請求項１記載のデジタル信号処理装置。2. The digital signal processing apparatus according to claim 1, wherein said common processing means has a gain that is the same as the demodulated signal level before the modulation.
択手段と、 前記選択手段によって選択された復調処理手段の出力信
号に対し、ノイズシェーピング処理を施すΔΣ変調手段
と、 前記ΔΣ変調手段の出力信号をアナログ信号に変換する
Ｄ／Ａ変換フィルタと、 を含み、前記ΔΣ変調手段あるいは前記Ｄ／Ａ変換フィ
ルタのいずれかの利得を変更することによって、前記共
通処理手段の利得を調整可能であることを特徴とする請
求項１または２記載のデジタル信号処理装置。3. The common processing unit includes: a selection unit that selects one of the plurality of demodulation processing units; and performs a noise shaping process on an output signal of the demodulation processing unit selected by the selection unit. ΔΣ modulation means, and a D / A conversion filter for converting an output signal of the ΔΣ modulation means into an analog signal, by changing a gain of either the ΔΣ modulation means or the D / A conversion filter, 3. The digital signal processing device according to claim 1, wherein a gain of said common processing means is adjustable.
を前記積分手段に帰還入力する帰還手段と、 を含み、 前記帰還手段の利得を変更することによって前記共通処
理手段の利得を調整可能であることを特徴とする請求項
１〜３のいずれかに記載のデジタル信号処理装置。4. The ΔΣ modulation means, an integration means for integrating an input signal, a quantization means for quantizing an output signal of the integration means, a gain of which is changeable, and an output signal of the quantization means. And feedback means for inputting feedback to the integration means, wherein the gain of the common processing means can be adjusted by changing the gain of the feedback means. The digital signal processing device according to claim 1.
理可能であることを特徴とする請求項１〜４のいずれか
に記載のデジタル信号処理装置。5. The digital signal processing apparatus according to claim 1, wherein the digital signal processing apparatus can demodulate a PCM signal or a DSD signal.
を行うための復調処理工程を複数実行可能であり、入力
信号の変調方式に応じて所定の復調処理工程を経て処理
された出力信号に対して後続する所定の復調処理を施す
共通処理工程を含むデジタル信号処理方法であって、前
記共通処理工程において、複数の前記復調処理工程の中
から選択した所定復調処理工程に応じて、その出力信号
の処理における利得を設定して処理を行うことにより、
複数の前記復調処理工程のいずれによって入力信号が処
理された場合にも復調信号レベルを一致させることが可
能であることを特徴とするデジタル信号処理方法。6. A plurality of demodulation processing steps for performing a predetermined demodulation processing based on a specific modulation scheme can be performed, and an output signal processed through a predetermined demodulation processing step in accordance with a modulation scheme of an input signal is output. A digital signal processing method including a common processing step of performing a predetermined demodulation processing subsequent to the digital signal processing method, wherein, in the common processing step, an output thereof is output according to a predetermined demodulation processing step selected from a plurality of the demodulation processing steps By setting the gain in signal processing and performing processing,
A digital signal processing method, wherein a demodulated signal level can be matched when an input signal is processed by any of the plurality of demodulation processing steps.
ルと同一の復調信号レベルとなる利得を有することを特
徴とする請求項６記載のデジタル信号処理方法。7. The digital signal processing method according to claim 6, wherein said common processing step has a gain that makes the demodulated signal level the same as the signal level before modulation.
択工程と、 前記選択工程において選択された復調処理工程の出力信
号に対し、ノイズシェーピング処理を施すΔΣ変調工程
と、 前記ΔΣ変調工程の出力信号をアナログ信号に変換する
Ｄ／Ａ変換フィルタリング工程と、 を含み、前記ΔΣ変調工程あるいは前記Ｄ／Ａ変換フィ
ルタリング工程のいずれかの利得を変更することによっ
て、前記共通処理工程の利得を調整可能であることを特
徴とする請求項６または７記載のデジタル信号処理方
法。8. The common processing step includes: a selection step of selecting one of the plurality of demodulation processing steps; and performing a noise shaping processing on an output signal of the demodulation processing step selected in the selection step. A ΔΣ modulation step; and a D / A conversion filtering step of converting an output signal of the ΔΣ modulation step into an analog signal, wherein the gain of either the ΔΣ modulation step or the D / A conversion filtering step is changed. The digital signal processing method according to claim 6, wherein the gain of the common processing step can be adjusted by adjusting the gain.
を前記積分手段に帰還入力する帰還手段と、 を含み、 前記帰還手段の利得を変更することによって前記共通処
理手段の利得を調整可能であることを特徴とする請求項
６〜８のいずれかに記載のデジタル信号処理方法。9. The ΔΣ modulation means, an integration means for integrating an input signal, a quantization means for quantizing an output signal of the integration means, a gain of which can be changed, and an output signal of the quantization means And feedback means for feeding a feedback to the integration means, wherein the gain of the common processing means can be adjusted by changing the gain of the feedback means. The digital signal processing method according to the above.
処理可能であることを特徴とする請求項６〜８のいずれ
かに記載のデジタル信号処理方法。10. The digital signal processing method according to claim 6, wherein the PCM signal or the DSD signal can be demodulated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121562A JP4391036B2 (en) | 2001-04-19 | 2001-04-19 | Digital signal processing method and processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121562A JP4391036B2 (en) | 2001-04-19 | 2001-04-19 | Digital signal processing method and processing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002319238A true JP2002319238A (en) | 2002-10-31 |
| JP4391036B2 JP4391036B2 (en) | 2009-12-24 |
Family
ID=18971409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001121562A Expired - Fee Related JP4391036B2 (en) | 2001-04-19 | 2001-04-19 | Digital signal processing method and processing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4391036B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254261A (en) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | SEMICONDUCTOR INTEGRATED CIRCUIT FOR COMMUNICATION CONTAINING SigmaDelta TYPE A-D CONVERSION CIRCUIT |
| JP2007243394A (en) * | 2006-03-07 | 2007-09-20 | Sharp Corp | Signal processor |
-
2001
- 2001-04-19 JP JP2001121562A patent/JP4391036B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254261A (en) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | SEMICONDUCTOR INTEGRATED CIRCUIT FOR COMMUNICATION CONTAINING SigmaDelta TYPE A-D CONVERSION CIRCUIT |
| JP2007243394A (en) * | 2006-03-07 | 2007-09-20 | Sharp Corp | Signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4391036B2 (en) | 2009-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272438B2 (en) | Signal processing system and processing method | |
| US5512897A (en) | Variable sample rate DAC | |
| US7317410B2 (en) | System and method for spectral shaping of dither signals | |
| US20120188111A1 (en) | Circuit and method for optimizing dynamic range in a digital to analog signal path | |
| US8018363B2 (en) | Nonlinear mapping in digital-to-analog and analog-to-digital converters | |
| US20030151535A1 (en) | Circuits, systems and methods for volume control in 1-bit digital audio systems | |
| JPH08274646A (en) | Digital signal processing method and device therefor | |
| JP3334413B2 (en) | Digital signal processing method and apparatus | |
| JP4391035B2 (en) | Digital signal processing apparatus and processing method | |
| JP2002319238A (en) | Digital signal processing method and processor | |
| JPH05304474A (en) | Digital/analog converter | |
| US7084800B2 (en) | System and method for shuffling mapping sequences | |
| US7038607B2 (en) | Modulation circuit having improved performance in the audio band | |
| JP3312538B2 (en) | Sound signal processing device | |
| JP2001237708A (en) | Data processing system | |
| JP3857028B2 (en) | Digital / analog conversion circuit and reproducing apparatus using the same | |
| JP2002141802A (en) | A/d converting device | |
| JP3232865B2 (en) | Digital / analog signal converter | |
| JP3300227B2 (en) | Encoding method, encoding device, and decoding device | |
| WO2020003745A1 (en) | Audio device, audio reproduction method, and audio reproduction program | |
| JPH11195994A (en) | Audio signal processor | |
| Komamura | Wide-band and wide-dynamic-range recording and reproduction of digital audio | |
| JP2004247930A (en) | Delta sigma type multi-bit a/d converter, optical disk recorder/reproducer using the same, and downsampling method | |
| JP3201059B2 (en) | Digital audio signal processing device and digital network device | |
| WO2004030221A1 (en) | Sigma-delta modulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |