JP2002313862A - 半導体装置の検査方法および検査装置 - Google Patents
半導体装置の検査方法および検査装置Info
- Publication number
- JP2002313862A JP2002313862A JP2001115458A JP2001115458A JP2002313862A JP 2002313862 A JP2002313862 A JP 2002313862A JP 2001115458 A JP2001115458 A JP 2001115458A JP 2001115458 A JP2001115458 A JP 2001115458A JP 2002313862 A JP2002313862 A JP 2002313862A
- Authority
- JP
- Japan
- Prior art keywords
- image
- inspection
- pattern
- inspected
- secondary electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000000034 method Methods 0.000 title claims abstract description 96
- 238000007689 inspection Methods 0.000 claims abstract description 354
- 239000000758 substrate Substances 0.000 claims abstract description 240
- 238000010894 electron beam technology Methods 0.000 claims abstract description 115
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000001678 irradiating effect Effects 0.000 claims abstract description 20
- 230000007547 defect Effects 0.000 claims description 114
- 230000002950 deficient Effects 0.000 claims description 55
- 230000008859 change Effects 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 13
- 238000012360 testing method Methods 0.000 claims description 13
- 238000009966 trimming Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 170
- 229910052710 silicon Inorganic materials 0.000 abstract description 170
- 239000010703 silicon Substances 0.000 abstract description 170
- 238000001878 scanning electron micrograph Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004069 differentiation Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 101001024616 Homo sapiens Neuroblastoma breakpoint family member 9 Proteins 0.000 description 1
- 101000718497 Homo sapiens Protein AF-10 Proteins 0.000 description 1
- 102100037013 Neuroblastoma breakpoint family member 9 Human genes 0.000 description 1
- 102100026286 Protein AF-10 Human genes 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 被検査パターンと下層配線との電気的短絡に
起因する不良についても検出することが可能な半導体装
置の検査方法および検査装置を提供する。 【解決手段】 電子銃101から放出された一次電子線
102は、収束レンズ103および対物レンズ104に
より半導体装置を形成中のシリコン基板108に照射さ
れる。そして、一次電子走査線部106により制御され
た偏光器105により一次電子線102がシリコン基板
108上を走査するのと同期して、一次電子線102の
照射を受けてシリコン基板108から放出される二次電
子112を二次電子検出器113で受け、二次電子強度
として画像取得部114に与える。画像取得部114で
は、二次電子強度を輝度変調して二次電子画像を得る。
そして、検出領域を変えて取得した画像を画像比較部1
15で比較し、被検査パターン−下層配線間電気的短絡
検出部116で電気的短絡不良を自動的に検出する。
起因する不良についても検出することが可能な半導体装
置の検査方法および検査装置を提供する。 【解決手段】 電子銃101から放出された一次電子線
102は、収束レンズ103および対物レンズ104に
より半導体装置を形成中のシリコン基板108に照射さ
れる。そして、一次電子走査線部106により制御され
た偏光器105により一次電子線102がシリコン基板
108上を走査するのと同期して、一次電子線102の
照射を受けてシリコン基板108から放出される二次電
子112を二次電子検出器113で受け、二次電子強度
として画像取得部114に与える。画像取得部114で
は、二次電子強度を輝度変調して二次電子画像を得る。
そして、検出領域を変えて取得した画像を画像比較部1
15で比較し、被検査パターン−下層配線間電気的短絡
検出部116で電気的短絡不良を自動的に検出する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の検査
方法および検査装置に関し、特に、被検査パターンの電
気的短絡不良を製造途中で検出する半導体装置の検査方
法および検査装置に関にするものである。
方法および検査装置に関し、特に、被検査パターンの電
気的短絡不良を製造途中で検出する半導体装置の検査方
法および検査装置に関にするものである。
【0002】
【従来の技術】半導体装置の製造においては、製品の品
質を維持するため、また、製造不良を早期検出するた
め、製造途中での検査がなされている。この検査におい
ては、パターン欠陥の検出だけでなく、電位コントラス
トの差異から判明する電位不良欠陥(電位コントラスト
欠陥)等を検出可能な、走査型二次電子顕微鏡(Scanni
ngElectron Microscope:SEM)を基本としたSEM式画
像比較型検査装置が用いられている。
質を維持するため、また、製造不良を早期検出するた
め、製造途中での検査がなされている。この検査におい
ては、パターン欠陥の検出だけでなく、電位コントラス
トの差異から判明する電位不良欠陥(電位コントラスト
欠陥)等を検出可能な、走査型二次電子顕微鏡(Scanni
ngElectron Microscope:SEM)を基本としたSEM式画
像比較型検査装置が用いられている。
【0003】図22を用いて、従来のSEM式画像比較
型検査装置90の構成について説明する。図22はSE
M式画像比較型検査装置90の構成を模式的に示す図で
ある。
型検査装置90の構成について説明する。図22はSE
M式画像比較型検査装置90の構成を模式的に示す図で
ある。
【0004】図22に示すように、SEM式画像比較型
検査装置90は、SEM本体部SEと、SEM本体部S
Eの各構成を制御する制御部SCとを備えている。SE
M本体部SEは、電子銃1、電子銃1から放出される一
次電子線2を収束させる収束レンズ3、一次電子線2を
試料上で収束させる対物レンズ4、一次電子線2を走査
する偏光器5、試料を搭載するステージ7、試料表面に
電荷を帯電させる帯電制御電極10、試料から放出され
る二次電子12を検出する二次電子検出器13とを備
え、ステージ7上には試料として半導体装置を形成中の
シリコン基板8が搭載されている。
検査装置90は、SEM本体部SEと、SEM本体部S
Eの各構成を制御する制御部SCとを備えている。SE
M本体部SEは、電子銃1、電子銃1から放出される一
次電子線2を収束させる収束レンズ3、一次電子線2を
試料上で収束させる対物レンズ4、一次電子線2を走査
する偏光器5、試料を搭載するステージ7、試料表面に
電荷を帯電させる帯電制御電極10、試料から放出され
る二次電子12を検出する二次電子検出器13とを備
え、ステージ7上には試料として半導体装置を形成中の
シリコン基板8が搭載されている。
【0005】制御部SCは、偏光器5を制御して一次電
子線2を走査する一次電子線走査部6、シリコン基板8
に与えるバイアス電圧を制御するシリコン基板バイアス
制御部9、帯電制御電極10を制御する帯電制御部1
1、二次電子検出器13の出力を受ける画像取得部1
4、画像取得部14で得られた二次電子画像を比較する
画像比較部15を備えている。
子線2を走査する一次電子線走査部6、シリコン基板8
に与えるバイアス電圧を制御するシリコン基板バイアス
制御部9、帯電制御電極10を制御する帯電制御部1
1、二次電子検出器13の出力を受ける画像取得部1
4、画像取得部14で得られた二次電子画像を比較する
画像比較部15を備えている。
【0006】次に、SEM式画像比較型検査装置90の
基本的な動作について、図22を参照して説明する。
基本的な動作について、図22を参照して説明する。
【0007】電子銃1から放出された一次電子線2は、
収束レンズ3および対物レンズ4により半導体装置を形
成中のシリコン基板8に照射される。そして、一次電子
走査線部6により制御された偏光器5により一次電子線
2がシリコン基板8上を走査するのと同期して、一次電
子線2の照射を受けてシリコン基板8から放出される二
次電子12を二次電子検出器13で受け、二次電子強度
として画像取得部14に与える。画像取得部14では、
二次電子強度を輝度変調して二次電子画像を得る。そし
て、検出領域を変えて取得した画像を画像比較部15で
比較する。
収束レンズ3および対物レンズ4により半導体装置を形
成中のシリコン基板8に照射される。そして、一次電子
走査線部6により制御された偏光器5により一次電子線
2がシリコン基板8上を走査するのと同期して、一次電
子線2の照射を受けてシリコン基板8から放出される二
次電子12を二次電子検出器13で受け、二次電子強度
として画像取得部14に与える。画像取得部14では、
二次電子強度を輝度変調して二次電子画像を得る。そし
て、検出領域を変えて取得した画像を画像比較部15で
比較する。
【0008】このとき、シリコン基板バイアス制御部9
からステージ7を介してシリコン基板8に負の電圧Vr
を印加することにより二次電子放出効率を高め、帯電制
御部11から帯電制御電極10に正の電圧Vfを印加す
ることにより正電荷の帯電を促進することができる。
からステージ7を介してシリコン基板8に負の電圧Vr
を印加することにより二次電子放出効率を高め、帯電制
御部11から帯電制御電極10に正の電圧Vfを印加す
ることにより正電荷の帯電を促進することができる。
【0009】次に、SEM式画像比較型検査装置90の
動作アルゴリズムについて、図23に示すフローチャー
トを用いて説明する。
動作アルゴリズムについて、図23に示すフローチャー
トを用いて説明する。
【0010】まず、ステップST1として、シリコン基
板バイアス制御部9からステージ7を介してシリコン基
板8に負の電圧Vrを印加し、シリコン基板8のバイア
ス制御を行う。
板バイアス制御部9からステージ7を介してシリコン基
板8に負の電圧Vrを印加し、シリコン基板8のバイア
ス制御を行う。
【0011】次に、画像比較に際しての比較対象となる
参照画像を得るため、シリコン基板8上の参照領域に一
次電子線2が照射されるようにステージ7を移動する
(ステップST2)。
参照画像を得るため、シリコン基板8上の参照領域に一
次電子線2が照射されるようにステージ7を移動する
(ステップST2)。
【0012】次に、帯電制御電極10に正の電圧Vfを
印加するとともに、シリコン基板8上の広い領域に一次
電子線を照射して、シリコン基板8上の絶縁膜の表面に
正電荷を蓄積する帯電制御を行う(ステップST3)。
印加するとともに、シリコン基板8上の広い領域に一次
電子線を照射して、シリコン基板8上の絶縁膜の表面に
正電荷を蓄積する帯電制御を行う(ステップST3)。
【0013】次に、シリコン基板8上の参照領域を一次
電子線2で走査し、当該参照領域から放出される二次電
子12を二次電子検出器13で検出し、参照画像(第1
の画像)を取得する(ステップST4)。
電子線2で走査し、当該参照領域から放出される二次電
子12を二次電子検出器13で検出し、参照画像(第1
の画像)を取得する(ステップST4)。
【0014】次に、シリコン基板8上の検査領域に一次
電子線2が照射されるようにステージ7を移動する(ス
テップST5)。
電子線2が照射されるようにステージ7を移動する(ス
テップST5)。
【0015】次に、帯電制御電極10に正の電圧Vfを
印加するとともに、シリコン基板8上の広い領域に一次
電子線を照射して、シリコン基板8上の絶縁膜の表面に
正電荷を蓄積する帯電制御を行う(ステップST6)。
印加するとともに、シリコン基板8上の広い領域に一次
電子線を照射して、シリコン基板8上の絶縁膜の表面に
正電荷を蓄積する帯電制御を行う(ステップST6)。
【0016】次に、シリコン基板8上の検査領域を一次
電子線2で走査し、当該検査領域から放出される二次電
子12を二次電子検出器13で検出し、検査画像(第2
の画像)を取得する(ステップST7)。
電子線2で走査し、当該検査領域から放出される二次電
子12を二次電子検出器13で検出し、検査画像(第2
の画像)を取得する(ステップST7)。
【0017】その後、画像比較部15において、参照画
像(第1の画像)と検査画像(第2の画像)との画像比
較を行う(ステップST8)。
像(第1の画像)と検査画像(第2の画像)との画像比
較を行う(ステップST8)。
【0018】最後に、画像比較結果から、パターン欠
陥、および、電気的開放に起因する不良や電気的短絡に
起因する不良等の電位コントラスト欠陥を検出する(ス
テップST9)。
陥、および、電気的開放に起因する不良や電気的短絡に
起因する不良等の電位コントラスト欠陥を検出する(ス
テップST9)。
【0019】次に、SEM式画像比較型検査装置90に
より得られる検査結果の一例について、図24、図25
および図26を用いて説明する。
より得られる検査結果の一例について、図24、図25
および図26を用いて説明する。
【0020】図24および図25は、シリコン基板8上
の製造途中の半導体装置の断面構造を示す模式図であ
り、図24は、参照領域となる欠陥を有さない部分を示
し、図25は検査領域におけるパターン欠陥、電気的開
放不良および電気的短絡不良を内在する部分を示してい
る。
の製造途中の半導体装置の断面構造を示す模式図であ
り、図24は、参照領域となる欠陥を有さない部分を示
し、図25は検査領域におけるパターン欠陥、電気的開
放不良および電気的短絡不良を内在する部分を示してい
る。
【0021】図24において、シリコン基板8の主面上
に、一般的な写真製版およびエッチング技術によりゲー
ト絶縁膜51およびゲート電極52が複数パターニング
され、ゲート電極52を覆うように層間絶縁膜53が配
設されている。
に、一般的な写真製版およびエッチング技術によりゲー
ト絶縁膜51およびゲート電極52が複数パターニング
され、ゲート電極52を覆うように層間絶縁膜53が配
設されている。
【0022】そして、層間絶縁膜53を貫通してシリコ
ン基板8の主面に達するように、一般的な写真製版およ
びエッチング技術により選択的に複数のコンタクトホー
ルが設けられ、当該コンタクトホールには導電体が埋め
込まれ、シリコン基板に電気的に接続する複数のプラグ
電極54を構成している。複数のプラグ電極54および
複数のゲート電極52は、何れも欠陥を有さず、正常で
ある。
ン基板8の主面に達するように、一般的な写真製版およ
びエッチング技術により選択的に複数のコンタクトホー
ルが設けられ、当該コンタクトホールには導電体が埋め
込まれ、シリコン基板に電気的に接続する複数のプラグ
電極54を構成している。複数のプラグ電極54および
複数のゲート電極52は、何れも欠陥を有さず、正常で
ある。
【0023】図25においては、正常なプラグ電極54
の他に、コンタクトホールの開口径が小さく形成された
ことに起因する小プラグ電極55、コンタクトホールが
シリコン基板8に到達していない開放プラグ電極56、
シリコン基板8の主面表面内に局所的に存在する結晶欠
陥領域57に接触することで、正常値よりも低抵抗とな
った低抵抗プラグ電極58、パターン欠陥を有する欠陥
ゲート電極59が接触することで電気的短絡不良となっ
た短絡プラグ電極60を有する構成となっている。
の他に、コンタクトホールの開口径が小さく形成された
ことに起因する小プラグ電極55、コンタクトホールが
シリコン基板8に到達していない開放プラグ電極56、
シリコン基板8の主面表面内に局所的に存在する結晶欠
陥領域57に接触することで、正常値よりも低抵抗とな
った低抵抗プラグ電極58、パターン欠陥を有する欠陥
ゲート電極59が接触することで電気的短絡不良となっ
た短絡プラグ電極60を有する構成となっている。
【0024】また、図23を用いて説明したステップS
T1〜ST9のアルゴリズムに従って取得した二次電子
画像が図26である。
T1〜ST9のアルゴリズムに従って取得した二次電子
画像が図26である。
【0025】すなわち、図24に示す断面構造を有する
参照領域の二次電子画像を図26(a)に、図25に示
す断面構造を有する検査領域の二次電子画像を図26
(b)に示す。
参照領域の二次電子画像を図26(a)に、図25に示
す断面構造を有する検査領域の二次電子画像を図26
(b)に示す。
【0026】図26(a)においては、図24に示す複
数の正常なプラグ電極54を参照プラグ電極像544と
して示し、図26(b)においては、図25に示す正常
なプラグ電極54、小プラグ電極55、開放プラグ電極
56、低抵抗プラグ電極58および短絡プラグ電極60
の二次電子画像を、それぞれ、正常プラグ電極像54
2、小プラグ電極像552、開放プラグ電極像562、
低抵抗プラグ電極像582および短絡プラグ電極像60
2として示している。
数の正常なプラグ電極54を参照プラグ電極像544と
して示し、図26(b)においては、図25に示す正常
なプラグ電極54、小プラグ電極55、開放プラグ電極
56、低抵抗プラグ電極58および短絡プラグ電極60
の二次電子画像を、それぞれ、正常プラグ電極像54
2、小プラグ電極像552、開放プラグ電極像562、
低抵抗プラグ電極像582および短絡プラグ電極像60
2として示している。
【0027】図26(a)および図26(b)で示され
るように、小プラグ電極55、開放プラグ電極56、低
抵抗プラグ電極58および短絡プラグ電極60は、二次
電子画像においては以下の特徴を有する。
るように、小プラグ電極55、開放プラグ電極56、低
抵抗プラグ電極58および短絡プラグ電極60は、二次
電子画像においては以下の特徴を有する。
【0028】すなわち、パターン欠陥により形成された
小プラグ電極像552は、参照プラグ電極像544より
直径が小さく、二次電子画像を比較することで明確に差
異が判る。
小プラグ電極像552は、参照プラグ電極像544より
直径が小さく、二次電子画像を比較することで明確に差
異が判る。
【0029】また、開放プラグ電極像562は、参照プ
ラグ電極像544よりも暗く、低抵抗プラグ電極像58
2は、参照プラグ電極像544よりも明るく示されてい
る。
ラグ電極像544よりも暗く、低抵抗プラグ電極像58
2は、参照プラグ電極像544よりも明るく示されてい
る。
【0030】
【発明が解決しようとする課題】このように、二次電子
画像を比較することで、パターン欠陥だけでなく、コン
トラストの差異を利用して電位コントラスト欠陥(電気
的開放に起因する不良や電気的短絡に起因する不良)を
検出することができ、外観形状からは知ることのできな
い不良についても検出できる。
画像を比較することで、パターン欠陥だけでなく、コン
トラストの差異を利用して電位コントラスト欠陥(電気
的開放に起因する不良や電気的短絡に起因する不良)を
検出することができ、外観形状からは知ることのできな
い不良についても検出できる。
【0031】しかし、短絡プラグ電極像602は、参照
プラグ電極像542と同じ明るさで示されており、電気
的短絡に起因する不良の中でも、下層配線との電気的短
絡による被検査パターンの不良を検出することはできな
かった。
プラグ電極像542と同じ明るさで示されており、電気
的短絡に起因する不良の中でも、下層配線との電気的短
絡による被検査パターンの不良を検出することはできな
かった。
【0032】本発明は上記のような問題点を解消するた
めになされたもので、被検査パターンと下層配線との電
気的短絡に起因する不良についても検出することが可能
な半導体装置の検査方法および検査装置を提供すること
を目的とする。
めになされたもので、被検査パターンと下層配線との電
気的短絡に起因する不良についても検出することが可能
な半導体装置の検査方法および検査装置を提供すること
を目的とする。
【0033】
【課題を解決するための手段】本発明に係る請求項1記
載の半導体装置の検査方法は、被検査パターンに一次電
子線を照射することで発生する二次電子を検出し、該二
次電子の強度に基づいて作成した二次電子画像を用いて
半導体基板上に形成途中の半導体装置を検査する検査方
法であって、前記半導体基板に負の電圧を印加する基板
バイアス制御を行った状態で、前記二次電子画像として
第1の画像を取得するステップ(a)と、前記基板バイア
ス制御および前記半導体基板の表面に正電荷を帯電させ
る帯電制御を行った状態で、前記二次電子画像として第
2の画像を取得するステップ(b)と、前記第1の画像と
前記第2の画像とを比較して、その差異に基づいて前記
被検査パターンの欠陥および電気的不良箇所を検出する
ステップ(c)とを備えている。
載の半導体装置の検査方法は、被検査パターンに一次電
子線を照射することで発生する二次電子を検出し、該二
次電子の強度に基づいて作成した二次電子画像を用いて
半導体基板上に形成途中の半導体装置を検査する検査方
法であって、前記半導体基板に負の電圧を印加する基板
バイアス制御を行った状態で、前記二次電子画像として
第1の画像を取得するステップ(a)と、前記基板バイア
ス制御および前記半導体基板の表面に正電荷を帯電させ
る帯電制御を行った状態で、前記二次電子画像として第
2の画像を取得するステップ(b)と、前記第1の画像と
前記第2の画像とを比較して、その差異に基づいて前記
被検査パターンの欠陥および電気的不良箇所を検出する
ステップ(c)とを備えている。
【0034】本発明に係る請求項2記載の半導体装置の
検査方法は、被検査パターンに一次電子線を照射するこ
とで発生する二次電子を検出し、該二次電子の強度に基
づいて作成した二次電子画像を用いて半導体基板上に形
成途中の半導体装置を検査する検査方法であって、前記
半導体基板の表面に正電荷を帯電させる帯電制御を行っ
た状態で、前記二次電子画像として第1の画像を取得す
るステップ(a)と、前記半導体基板に負の電圧を印加す
る基板バイアス制御および前記帯電制御を行った状態
で、前記二次電子画像として第2の画像を取得するステ
ップ(b)と、前記第1の画像と前記第2の画像とを比較
して、その差異に基づいて前記被検査パターンの欠陥お
よび電気的不良箇所を検出するステップ(c)とを備えて
いる。
検査方法は、被検査パターンに一次電子線を照射するこ
とで発生する二次電子を検出し、該二次電子の強度に基
づいて作成した二次電子画像を用いて半導体基板上に形
成途中の半導体装置を検査する検査方法であって、前記
半導体基板の表面に正電荷を帯電させる帯電制御を行っ
た状態で、前記二次電子画像として第1の画像を取得す
るステップ(a)と、前記半導体基板に負の電圧を印加す
る基板バイアス制御および前記帯電制御を行った状態
で、前記二次電子画像として第2の画像を取得するステ
ップ(b)と、前記第1の画像と前記第2の画像とを比較
して、その差異に基づいて前記被検査パターンの欠陥お
よび電気的不良箇所を検出するステップ(c)とを備えて
いる。
【0035】本発明に係る請求項3記載の半導体装置の
検査方法は、前記ステップ(a)および(b)が、欠陥およ
び不良を含む可能性を有する前記被検査パターンが配設
された検査領域を対象として実行され、前記第1および
第2の画像として、第1および第2の検査画像を取得
し、前記ステップ(c)が、前記第1の検査画像と前記第
2の検査画像とで、明るさが過渡的に変化する前記被検
査パターンを、前記被検査パターンとその下層に配設さ
れる下層配線との間の電気的短絡不良として特定するス
テップ(c−1)を含んでいる。
検査方法は、前記ステップ(a)および(b)が、欠陥およ
び不良を含む可能性を有する前記被検査パターンが配設
された検査領域を対象として実行され、前記第1および
第2の画像として、第1および第2の検査画像を取得
し、前記ステップ(c)が、前記第1の検査画像と前記第
2の検査画像とで、明るさが過渡的に変化する前記被検
査パターンを、前記被検査パターンとその下層に配設さ
れる下層配線との間の電気的短絡不良として特定するス
テップ(c−1)を含んでいる。
【0036】本発明に係る請求項4記載の半導体装置の
検査方法は、前記ステップ(c−1)が、第1および第2
のしきい値を準備し、前記第1の検査画像において前記
第1のしきい値を越え、前記第2の検査画像において第
2のしきい値を越えない前記被検査パターンを、前記被
検査パターンと前記下層配線との間の電気的短絡不良と
して特定するステップを含んでいる。
検査方法は、前記ステップ(c−1)が、第1および第2
のしきい値を準備し、前記第1の検査画像において前記
第1のしきい値を越え、前記第2の検査画像において第
2のしきい値を越えない前記被検査パターンを、前記被
検査パターンと前記下層配線との間の電気的短絡不良と
して特定するステップを含んでいる。
【0037】本発明に係る請求項5記載の半導体装置の
検査方法は、前記ステップ(a)が、欠陥および電気的不
良を含む可能性を有する前記被検査パターンが配設され
た検査領域を対象として実行され、前記第1の画像とし
て第1の検査画像を取得し、前記ステップ(b)は、欠陥
および電気的不良を含まない前記被検査パターンが配設
された参照領域を対象として実行され、前記第2の画像
として参照画像を取得するとともに、前記検査領域を対
象として実行され、前記第2の画像として第2の検査画
像を取得し、前記ステップ(c)は、前記参照画像と前記
第1の検査画像とを比較して、予め定めたしきい値に基
づいて、欠陥および電気的不良箇所の候補を検出するス
テップ(c−1)と、前記第1の検査画像と前記第2の検
査画像とを比較して、欠陥および電気的不良箇所の前記
候補から、欠陥および電気的不良箇所を特定するととも
に、明るさが過渡的に変化する前記被検査パターンを、
前記被検査パターンと、その下層に配設される下層配線
との間の電気的短絡不良として特定するステップ(c−
2)とを含んでいる。
検査方法は、前記ステップ(a)が、欠陥および電気的不
良を含む可能性を有する前記被検査パターンが配設され
た検査領域を対象として実行され、前記第1の画像とし
て第1の検査画像を取得し、前記ステップ(b)は、欠陥
および電気的不良を含まない前記被検査パターンが配設
された参照領域を対象として実行され、前記第2の画像
として参照画像を取得するとともに、前記検査領域を対
象として実行され、前記第2の画像として第2の検査画
像を取得し、前記ステップ(c)は、前記参照画像と前記
第1の検査画像とを比較して、予め定めたしきい値に基
づいて、欠陥および電気的不良箇所の候補を検出するス
テップ(c−1)と、前記第1の検査画像と前記第2の検
査画像とを比較して、欠陥および電気的不良箇所の前記
候補から、欠陥および電気的不良箇所を特定するととも
に、明るさが過渡的に変化する前記被検査パターンを、
前記被検査パターンと、その下層に配設される下層配線
との間の電気的短絡不良として特定するステップ(c−
2)とを含んでいる。
【0038】本発明に係る請求項6記載の半導体装置の
検査方法は、前記ステップ(a)が、欠陥および電気的不
良を含む可能性を有する前記被検査パターンが配設され
た検査領域を対象として実行され、前記第1の画像とし
て、第1の検査画像を取得し、前記ステップ(b)は、検
査領域を対象として所定間隔で繰り返して実行され、前
記第2の画像として、複数の第2の検査画像を取得し、
明るさが過渡的に変化する前記被検査パターンの、明る
さの変化が終了するまでの経過時間を、前記ステップ
(b)の繰り返し回数に基づいて測定するステップ(d)を
さらに備えている。
検査方法は、前記ステップ(a)が、欠陥および電気的不
良を含む可能性を有する前記被検査パターンが配設され
た検査領域を対象として実行され、前記第1の画像とし
て、第1の検査画像を取得し、前記ステップ(b)は、検
査領域を対象として所定間隔で繰り返して実行され、前
記第2の画像として、複数の第2の検査画像を取得し、
明るさが過渡的に変化する前記被検査パターンの、明る
さの変化が終了するまでの経過時間を、前記ステップ
(b)の繰り返し回数に基づいて測定するステップ(d)を
さらに備えている。
【0039】本発明に係る請求項7記載の半導体装置の
検査方法は、前記ステップ(c)が、前記半導体装置のレ
イアウト情報に基づいて、前記被検査パターンの下層に
配設される下層配線と前記半導体基板との間の静電容量
を算出し、静電容量に応じて、電気的不良箇所を検出す
るためのしきい値を決定するステップ(c−1)と、前記
しきい値に基づいて、前記第1の検査画像と前記第2の
検査画像とで、明るさが過渡的に変化する前記被検査パ
ターンを、前記被検査パターンと前記下層配線との間の
電気的短絡不良として特定するステップ(c−2)とを含
んでいる。
検査方法は、前記ステップ(c)が、前記半導体装置のレ
イアウト情報に基づいて、前記被検査パターンの下層に
配設される下層配線と前記半導体基板との間の静電容量
を算出し、静電容量に応じて、電気的不良箇所を検出す
るためのしきい値を決定するステップ(c−1)と、前記
しきい値に基づいて、前記第1の検査画像と前記第2の
検査画像とで、明るさが過渡的に変化する前記被検査パ
ターンを、前記被検査パターンと前記下層配線との間の
電気的短絡不良として特定するステップ(c−2)とを含
んでいる。
【0040】本発明に係る請求項8記載の半導体装置の
検査方法は、前記ステップ(a)が、前記帯電制御とし
て、前記半導体装置のレイアウト情報に基づいて定めた
所定領域に前記一次電子線を照射して、前記半導体基板
表面の前記所定領域に正電荷を帯電させるステップを含
んでいる。
検査方法は、前記ステップ(a)が、前記帯電制御とし
て、前記半導体装置のレイアウト情報に基づいて定めた
所定領域に前記一次電子線を照射して、前記半導体基板
表面の前記所定領域に正電荷を帯電させるステップを含
んでいる。
【0041】本発明に係る請求項9記載の半導体装置の
検査方法は、被検査パターンに一次電子線を照射するこ
とで発生する二次電子を検出し、該二次電子の強度に基
づいて作成した二次電子画像を用いて半導体基板上に形
成途中の半導体装置を検査する検査方法であって、前記
半導体基板に負の電圧を印加する基板バイアス制御を行
った状態で、前記二次電子画像として第1の画像を取得
するステップ(a)と、前記基板バイアス制御および前記
半導体基板の表面に正電荷を帯電させる帯電制御を行っ
た状態で、前記二次電子画像として第2の画像を取得す
るステップ(b)と、前記第1および前記第2の画像に基
づいて、二次電子強度の時間変化を微分処理により求
め、前記被検査パターンの電気的不良箇所を検出するス
テップ(c)とを備えている。
検査方法は、被検査パターンに一次電子線を照射するこ
とで発生する二次電子を検出し、該二次電子の強度に基
づいて作成した二次電子画像を用いて半導体基板上に形
成途中の半導体装置を検査する検査方法であって、前記
半導体基板に負の電圧を印加する基板バイアス制御を行
った状態で、前記二次電子画像として第1の画像を取得
するステップ(a)と、前記基板バイアス制御および前記
半導体基板の表面に正電荷を帯電させる帯電制御を行っ
た状態で、前記二次電子画像として第2の画像を取得す
るステップ(b)と、前記第1および前記第2の画像に基
づいて、二次電子強度の時間変化を微分処理により求
め、前記被検査パターンの電気的不良箇所を検出するス
テップ(c)とを備えている。
【0042】本発明に係る請求項10記載の半導体装置
の検査方法は、前記ステップ(a)が、欠陥および電気的
不良を含む可能性を有する前記被検査パターンが配設さ
れた検査領域を対象として実行され、前記第1の画像と
して、第1の検査画像を取得し、前記ステップ(b)は、
検査領域を対象として所定間隔で繰り返して実行され、
前記第2の画像として、複数の第2の検査画像を取得
し、前記ステップ(c)が、前記第1の検査画像および前
記複数の第2の検査画像のそれぞれの前記被検査パター
ンからの二次電子強度を微分し、微分係数値に基づい
て、前記被検査パターンの電気的不良の種類を分類する
ステップを含んでいる。
の検査方法は、前記ステップ(a)が、欠陥および電気的
不良を含む可能性を有する前記被検査パターンが配設さ
れた検査領域を対象として実行され、前記第1の画像と
して、第1の検査画像を取得し、前記ステップ(b)は、
検査領域を対象として所定間隔で繰り返して実行され、
前記第2の画像として、複数の第2の検査画像を取得
し、前記ステップ(c)が、前記第1の検査画像および前
記複数の第2の検査画像のそれぞれの前記被検査パター
ンからの二次電子強度を微分し、微分係数値に基づい
て、前記被検査パターンの電気的不良の種類を分類する
ステップを含んでいる。
【0043】本発明に係る請求項11記載の半導体装置
の検査方法は、明るさが過渡的に変化する前記被検査パ
ターンの、明るさの変化が終了するまでの経過時間を、
前記ステップ(b)の繰り返し回数に基づいて測定するス
テップ(d)をさらに備えている。
の検査方法は、明るさが過渡的に変化する前記被検査パ
ターンの、明るさの変化が終了するまでの経過時間を、
前記ステップ(b)の繰り返し回数に基づいて測定するス
テップ(d)をさらに備えている。
【0044】本発明に係る請求項12記載の半導体装置
の検査方法は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、前
記半導体基板に負の電圧を印加する基板バイアス制御、
および前記半導体基板の表面に正電荷を帯電させる帯電
制御を行った状態で、欠陥および電気的不良を含む可能
性を有する前記被検査パターンが配設された検査領域の
第1の範囲および第2の範囲に前記一次電子線を照射し
て第1および第2の検査画像を取得するステップ(a)
と、前記第1および2の検査画像上の比較領域が同じに
なるようにトリミング処理を行うステップ(b)と、トリ
ミング処理後の前記第1の検査画像とトリミング処理後
の前記第2の検査画像とを比較して、その差異に基づい
て前記被検査パターンの欠陥および電気的不良箇所を検
出するステップ(c)とを備えている。
の検査方法は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、前
記半導体基板に負の電圧を印加する基板バイアス制御、
および前記半導体基板の表面に正電荷を帯電させる帯電
制御を行った状態で、欠陥および電気的不良を含む可能
性を有する前記被検査パターンが配設された検査領域の
第1の範囲および第2の範囲に前記一次電子線を照射し
て第1および第2の検査画像を取得するステップ(a)
と、前記第1および2の検査画像上の比較領域が同じに
なるようにトリミング処理を行うステップ(b)と、トリ
ミング処理後の前記第1の検査画像とトリミング処理後
の前記第2の検査画像とを比較して、その差異に基づい
て前記被検査パターンの欠陥および電気的不良箇所を検
出するステップ(c)とを備えている。
【0045】本発明に係る請求項13記載の半導体装置
の検査方法は、前記第1の範囲が、前記第2の範囲より
広く、第1の検査画像を取得した後に、前記第2の検査
画像を取得するものである。
の検査方法は、前記第1の範囲が、前記第2の範囲より
広く、第1の検査画像を取得した後に、前記第2の検査
画像を取得するものである。
【0046】本発明に係る請求項14記載の半導体装置
の検査方法は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、前
記半導体基板に負の電圧を印加する基板バイアス制御を
行った状態で、前記二次電子画像として複数の第1の画
像を取得するステップ(a)と、前記基板バイアス制御お
よび前記半導体基板の表面に正電荷を帯電させる帯電制
御を行った状態で、前記二次電子画像として複数の第2
の画像を取得するステップ(b)と、前記複数の第1の画
像どうしの比較、および前記複数の第2の画像どうしの
比較を行って、それぞれの差異に基づいて前記被検査パ
ターンの欠陥および電気的不良箇所を検出するステップ
(c)とを備えている。
の検査方法は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、前
記半導体基板に負の電圧を印加する基板バイアス制御を
行った状態で、前記二次電子画像として複数の第1の画
像を取得するステップ(a)と、前記基板バイアス制御お
よび前記半導体基板の表面に正電荷を帯電させる帯電制
御を行った状態で、前記二次電子画像として複数の第2
の画像を取得するステップ(b)と、前記複数の第1の画
像どうしの比較、および前記複数の第2の画像どうしの
比較を行って、それぞれの差異に基づいて前記被検査パ
ターンの欠陥および電気的不良箇所を検出するステップ
(c)とを備えている。
【0047】本発明に係る請求項15記載の半導体装置
の検査方法は、前記ステップ(a)が、欠陥および電気的
不良を含まない前記被検査パターンが配設された参照領
域を対象として実行され、前記第1の画像として第1の
参照画像を取得するとともに、欠陥および電気的不良を
含む可能性を有する前記被検査パターンが配設された検
査領域を対象として実行され、前記第1の画像として第
1の検査画像を取得し、前記ステップ(b)は、前記検査
領域を対象として実行され、前記第2の画像として第2
の検査画像を取得するとともに、前記参照領域を対象と
して実行され、前記第2の画像として第2の参照画像を
取得し、前記ステップ(c)は、前記第1の参照画像と前
記第1の検査画像との比較、および前記第2の参照画像
と前記第2の検査画像との比較を行うステップを含んで
いる。
の検査方法は、前記ステップ(a)が、欠陥および電気的
不良を含まない前記被検査パターンが配設された参照領
域を対象として実行され、前記第1の画像として第1の
参照画像を取得するとともに、欠陥および電気的不良を
含む可能性を有する前記被検査パターンが配設された検
査領域を対象として実行され、前記第1の画像として第
1の検査画像を取得し、前記ステップ(b)は、前記検査
領域を対象として実行され、前記第2の画像として第2
の検査画像を取得するとともに、前記参照領域を対象と
して実行され、前記第2の画像として第2の参照画像を
取得し、前記ステップ(c)は、前記第1の参照画像と前
記第1の検査画像との比較、および前記第2の参照画像
と前記第2の検査画像との比較を行うステップを含んで
いる。
【0048】本発明に係る請求項16記載の半導体装置
の検査装置は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査装置であって、前
記半導体基板に負の電圧を印加する基板バイアス制御を
行う基板バイアス制御手段と、前記半導体基板の表面に
正電荷を帯電させる帯電制御を行う帯電制御手段と、前
記基板バイアス制御を行った状態で取得した第1の画像
と、前記基板バイアス制御および前記帯電制御を行った
状態で取得した第2の画像とを比較して、その差異に基
づいて前記被検査パターンの欠陥および電気的不良箇所
を検出する検出手段とを備えている。
の検査装置は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査装置であって、前
記半導体基板に負の電圧を印加する基板バイアス制御を
行う基板バイアス制御手段と、前記半導体基板の表面に
正電荷を帯電させる帯電制御を行う帯電制御手段と、前
記基板バイアス制御を行った状態で取得した第1の画像
と、前記基板バイアス制御および前記帯電制御を行った
状態で取得した第2の画像とを比較して、その差異に基
づいて前記被検査パターンの欠陥および電気的不良箇所
を検出する検出手段とを備えている。
【0049】
【発明の実施の形態】<A.実施の形態1> <A−1.装置構成>本発明に係る実施の形態1とし
て、図1にSEM式画像比較型検査装置100の構成を
模式的に示す。
て、図1にSEM式画像比較型検査装置100の構成を
模式的に示す。
【0050】図1に示すように、SEM式画像比較型検
査装置100は、SEM本体部SEと、SEM本体部S
Eの各構成を制御する制御部SC1とを備えている。S
EM本体部SEは、電子銃101、電子銃101から放
出される一次電子線102を収束させる収束レンズ10
3、一次電子線102を試料上で収束させる対物レンズ
104、一次電子線102を走査する偏光器105、試
料を搭載するステージ107、試料表面に電荷を帯電さ
せる帯電制御電極110、試料から放出される二次電子
112を検出する二次電子検出器113とを備え、ステ
ージ107上には試料として半導体装置を形成中のシリ
コン基板108が搭載されている。
査装置100は、SEM本体部SEと、SEM本体部S
Eの各構成を制御する制御部SC1とを備えている。S
EM本体部SEは、電子銃101、電子銃101から放
出される一次電子線102を収束させる収束レンズ10
3、一次電子線102を試料上で収束させる対物レンズ
104、一次電子線102を走査する偏光器105、試
料を搭載するステージ107、試料表面に電荷を帯電さ
せる帯電制御電極110、試料から放出される二次電子
112を検出する二次電子検出器113とを備え、ステ
ージ107上には試料として半導体装置を形成中のシリ
コン基板108が搭載されている。
【0051】制御部SC1は、偏光器105を制御して
一次電子線102を走査する一次電子線走査部106、
シリコン基板108に与えるバイアス電圧を制御するシ
リコン基板バイアス制御部109、帯電制御電極110
を制御する帯電制御部111、二次電子検出器113の
出力を受ける画像取得部114、画像取得部114で得
られた二次電子画像を比較する画像比較部115および
被検査パターン−下層配線間電気的短絡検出部116を
備えている。
一次電子線102を走査する一次電子線走査部106、
シリコン基板108に与えるバイアス電圧を制御するシ
リコン基板バイアス制御部109、帯電制御電極110
を制御する帯電制御部111、二次電子検出器113の
出力を受ける画像取得部114、画像取得部114で得
られた二次電子画像を比較する画像比較部115および
被検査パターン−下層配線間電気的短絡検出部116を
備えている。
【0052】<A−2.装置動作>次に、SEM式画像
比較型検査装置100の基本的な動作について、図1を
参照して説明する。
比較型検査装置100の基本的な動作について、図1を
参照して説明する。
【0053】電子銃101から放出された一次電子線1
02は、収束レンズ103および対物レンズ104によ
り半導体装置を形成中のシリコン基板108に照射され
る。そして、一次電子走査線部106により制御された
偏光器105により一次電子線102がシリコン基板1
08上を走査するのと同期して、一次電子線102の照
射を受けてシリコン基板108から放出される二次電子
112を二次電子検出器113で受け、二次電子強度と
して画像取得部114に与える。画像取得部114で
は、二次電子強度を輝度変調して二次電子画像を得る。
02は、収束レンズ103および対物レンズ104によ
り半導体装置を形成中のシリコン基板108に照射され
る。そして、一次電子走査線部106により制御された
偏光器105により一次電子線102がシリコン基板1
08上を走査するのと同期して、一次電子線102の照
射を受けてシリコン基板108から放出される二次電子
112を二次電子検出器113で受け、二次電子強度と
して画像取得部114に与える。画像取得部114で
は、二次電子強度を輝度変調して二次電子画像を得る。
【0054】このとき、シリコン基板バイアス制御部1
09からステージ107を介してシリコン基板108に
負の電圧Vrを印加することにより二次電子放出効率を
高め、帯電制御部111から帯電制御電極110に正の
電圧Vfを印加することにより正電荷の帯電を促進する
ことができる。
09からステージ107を介してシリコン基板108に
負の電圧Vrを印加することにより二次電子放出効率を
高め、帯電制御部111から帯電制御電極110に正の
電圧Vfを印加することにより正電荷の帯電を促進する
ことができる。
【0055】そして、検出領域を変えて取得した画像を
画像比較部115で比較し、被検査パターン−下層配線
間電気的短絡検出部116で電気的短絡不良を自動的に
検出する。
画像比較部115で比較し、被検査パターン−下層配線
間電気的短絡検出部116で電気的短絡不良を自動的に
検出する。
【0056】次に、SEM式画像比較型検査装置100
の動作アルゴリズムについて、図2に示すフローチャー
トを用いて説明する。
の動作アルゴリズムについて、図2に示すフローチャー
トを用いて説明する。
【0057】まず、ステップST11として、シリコン
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
【0058】次に、シリコン基板108上の検査領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST12)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST12)。
【0059】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第1の画像)を取得する(ステップST
13)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第1の画像)を取得する(ステップST
13)。
【0060】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST14)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST14)。
【0061】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第2の画像)を取得する(ステップST
15)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第2の画像)を取得する(ステップST
15)。
【0062】その後、画像比較部115において、第1
の検査画像(第1の画像)と第2の検査画像(第2の画
像)との画像比較(画像間比較)を行う(ステップST
16)。
の検査画像(第1の画像)と第2の検査画像(第2の画
像)との画像比較(画像間比較)を行う(ステップST
16)。
【0063】次に、第1の検査画像および第2の検査画
像のそれぞれで、被検査パターンどうしを画像比較(画
像内比較)する(ステップST17)。
像のそれぞれで、被検査パターンどうしを画像比較(画
像内比較)する(ステップST17)。
【0064】最後に、被検査パターン−下層配線間電気
的短絡検出部116において、予め定めたしきい値を基
準として、画像間比較(ステップST16)および画像
内比(ステップST17)の結果を処理し、被検査パタ
ーンと下層配線間の電気的短絡不良を検出する(ステッ
プST18)。
的短絡検出部116において、予め定めたしきい値を基
準として、画像間比較(ステップST16)および画像
内比(ステップST17)の結果を処理し、被検査パタ
ーンと下層配線間の電気的短絡不良を検出する(ステッ
プST18)。
【0065】<A−3.作用効果>次に、SEM式画像
比較型検査装置100の作用効果を、図25を参照しつ
つ図3を用いて説明する。
比較型検査装置100の作用効果を、図25を参照しつ
つ図3を用いて説明する。
【0066】図25は、先に説明したようにシリコン基
板108上の製造途中の半導体装置の断面構造を示す模
式図であり、図3は、図2を用いて説明したステップS
T11〜ST18のアルゴリズムに従って取得した二次
電子画像を示している。
板108上の製造途中の半導体装置の断面構造を示す模
式図であり、図3は、図2を用いて説明したステップS
T11〜ST18のアルゴリズムに従って取得した二次
電子画像を示している。
【0067】すなわち、図25に示す断面構造を有する
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
(第1の検査画像)を図3(a)に示し、図25に示す
断面構造を有する検査領域の、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
(第2の検査画像)を図3(b)に示す。
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
(第1の検査画像)を図3(a)に示し、図25に示す
断面構造を有する検査領域の、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
(第2の検査画像)を図3(b)に示す。
【0068】図3(a)および図3(b)においては、
図25に示す正常なプラグ電極54、コンタクトホール
の開口径が小さく形成されたことに起因する小プラグ電
極55、コンタクトホールがシリコン基板に到達してい
ない開放プラグ電極56、シリコン基板の主面表面内に
局所的に存在する結晶欠陥領域57に接触することで、
正常値よりも低抵抗となった低抵抗プラグ電極58、パ
ターン欠陥を有する欠陥ゲート電極59が接触すること
で電気的短絡不良となった短絡プラグ電極60の二次電
子画像を、それぞれ、正常プラグ電極像541、小プラ
グ電極像551、開放プラグ電極像561、低抵抗プラ
グ電極像581、短絡プラグ電極像601、および正常
プラグ電極像542、小プラグ電極像552、開放プラ
グ電極像562、低抵抗プラグ電極像582および短絡
プラグ電極像602として示している。
図25に示す正常なプラグ電極54、コンタクトホール
の開口径が小さく形成されたことに起因する小プラグ電
極55、コンタクトホールがシリコン基板に到達してい
ない開放プラグ電極56、シリコン基板の主面表面内に
局所的に存在する結晶欠陥領域57に接触することで、
正常値よりも低抵抗となった低抵抗プラグ電極58、パ
ターン欠陥を有する欠陥ゲート電極59が接触すること
で電気的短絡不良となった短絡プラグ電極60の二次電
子画像を、それぞれ、正常プラグ電極像541、小プラ
グ電極像551、開放プラグ電極像561、低抵抗プラ
グ電極像581、短絡プラグ電極像601、および正常
プラグ電極像542、小プラグ電極像552、開放プラ
グ電極像562、低抵抗プラグ電極像582および短絡
プラグ電極像602として示している。
【0069】図3(a)および図3(b)で示されるよ
うに、小プラグ電極55、開放プラグ電極56、低抵抗
プラグ電極58および短絡不良プラグ電極60は、異な
る条件で得られた二次電子画像においては以下の差異を
有する。
うに、小プラグ電極55、開放プラグ電極56、低抵抗
プラグ電極58および短絡不良プラグ電極60は、異な
る条件で得られた二次電子画像においては以下の差異を
有する。
【0070】すなわち、正常プラグ電極像542は正常
プラグ電極像541よりも明るく示され、小プラグ電極
像551および552は、正常プラグ電極像541およ
び542より直径が小さく、また、小プラグ電極像55
2は、小プラグ電極像551よりも明るく示されてい
る。
プラグ電極像541よりも明るく示され、小プラグ電極
像551および552は、正常プラグ電極像541およ
び542より直径が小さく、また、小プラグ電極像55
2は、小プラグ電極像551よりも明るく示されてい
る。
【0071】開放プラグ電極像561および562は、
明るさが同じであるが、開放プラグ電極像562は、正
常なプラグ電極像542よりも暗く示されている。
明るさが同じであるが、開放プラグ電極像562は、正
常なプラグ電極像542よりも暗く示されている。
【0072】低抵抗プラグ電極像581は、低抵抗プラ
グ電極像582と同じ明るさで示されているが、低抵抗
プラグ電極像581および582は、正常プラグ電極像
541および542よりも明るく示されている。
グ電極像582と同じ明るさで示されているが、低抵抗
プラグ電極像581および582は、正常プラグ電極像
541および542よりも明るく示されている。
【0073】また、短絡プラグ電極像601は、短絡プ
ラグ電極像602よりも明るく示されている。このよう
に、短絡プラグ電極像601が明るく示されるのは、基
板バイアス制御だけで二次電子画像を取得した場合に特
有の現象であり、ゲート電極59と接触することで、過
渡的にゲート電極59からの電子の供給が容易となり、
二次電子の放出量が増えるためである。
ラグ電極像602よりも明るく示されている。このよう
に、短絡プラグ電極像601が明るく示されるのは、基
板バイアス制御だけで二次電子画像を取得した場合に特
有の現象であり、ゲート電極59と接触することで、過
渡的にゲート電極59からの電子の供給が容易となり、
二次電子の放出量が増えるためである。
【0074】正常プラグ電極像542が正常プラグ電極
像541よりも明るく示されているのは、帯電制御によ
る影響である。すなわち、ステップST14において、
帯電制御電極110に正の電圧Vfを印加するととも
に、シリコン基板108上の広い領域に一次電子線を照
射すると、図4に示すように、シリコン基板108上の
層間絶縁膜53の表面には正電荷が蓄積され、被検査パ
ターンである正常プラグ電極54の二次電子放出効率が
高まる。そのため、正常プラグ電極像542の方が明る
くなる。小プラグ電極像552が、小プラグ電極像55
1よりも明るく示されているのも同じ理由である。
像541よりも明るく示されているのは、帯電制御によ
る影響である。すなわち、ステップST14において、
帯電制御電極110に正の電圧Vfを印加するととも
に、シリコン基板108上の広い領域に一次電子線を照
射すると、図4に示すように、シリコン基板108上の
層間絶縁膜53の表面には正電荷が蓄積され、被検査パ
ターンである正常プラグ電極54の二次電子放出効率が
高まる。そのため、正常プラグ電極像542の方が明る
くなる。小プラグ電極像552が、小プラグ電極像55
1よりも明るく示されているのも同じ理由である。
【0075】開放プラグ電極像561および562が共
に暗く示されているのは、開放プラグ電極56が、シリ
コン基板108に電気的に接続されておらず、開放状態
となっているので、電気的に浮遊状態であり、帯電制御
の有無に関わらず二次電子放出効率が低いためと考えら
れる。なお、開放プラグ電極像562が、正常プラグ電
極像542よりも暗いのは、先に説明したように、帯電
制御により正常プラグ電極54の二次電子放出効率が高
まっているためである。
に暗く示されているのは、開放プラグ電極56が、シリ
コン基板108に電気的に接続されておらず、開放状態
となっているので、電気的に浮遊状態であり、帯電制御
の有無に関わらず二次電子放出効率が低いためと考えら
れる。なお、開放プラグ電極像562が、正常プラグ電
極像542よりも暗いのは、先に説明したように、帯電
制御により正常プラグ電極54の二次電子放出効率が高
まっているためである。
【0076】低抵抗プラグ電極像581および582
が、正常プラグ電極像541および542よりも明るく
示されているのは、結晶欠陥領域57に接触すること
で、正常値よりも低抵抗となった低抵抗プラグ電極58
においては、結晶欠陥領域57がリークパスとなり、シ
リコン基板108からの電子の供給が容易となり、二次
電子の放出量が増えるためである。
が、正常プラグ電極像541および542よりも明るく
示されているのは、結晶欠陥領域57に接触すること
で、正常値よりも低抵抗となった低抵抗プラグ電極58
においては、結晶欠陥領域57がリークパスとなり、シ
リコン基板108からの電子の供給が容易となり、二次
電子の放出量が増えるためである。
【0077】また、ゲート電極59(図25参照)が接
触することで電気的短絡不良となった短絡プラグ電極6
0は、ゲート電極59から電子が補給されるので、二次
電子の放出量が増え、短絡プラグ電極像601は明るく
なる。しかし、ゲート電極59中の電子の移動に伴っ
て、ゲート電極59中に正電荷が豊富になり、ゲート電
極59とシリコン基板108との間に容量結合するゲー
ト絶縁膜51のゲート電極59側(正電荷)とシリコン
基板108側(負電荷)とで電荷が釣り合うようになる
と、電子補給が無くなり、最終的には、正常プラグ電極
像541と同じ明るさとなる。本実施の形態において
は、図3(b)の二次電子画像は、図3(a)の二次電
子画像よりも後に検出するので、図3(b)の短絡プラ
グ電極像602は暗くなっている。
触することで電気的短絡不良となった短絡プラグ電極6
0は、ゲート電極59から電子が補給されるので、二次
電子の放出量が増え、短絡プラグ電極像601は明るく
なる。しかし、ゲート電極59中の電子の移動に伴っ
て、ゲート電極59中に正電荷が豊富になり、ゲート電
極59とシリコン基板108との間に容量結合するゲー
ト絶縁膜51のゲート電極59側(正電荷)とシリコン
基板108側(負電荷)とで電荷が釣り合うようになる
と、電子補給が無くなり、最終的には、正常プラグ電極
像541と同じ明るさとなる。本実施の形態において
は、図3(b)の二次電子画像は、図3(a)の二次電
子画像よりも後に検出するので、図3(b)の短絡プラ
グ電極像602は暗くなっている。
【0078】このように被検査パターンの明るさが過渡
的に変化するのは、被検査パターンと下層配線間の電気
的短絡不良の特徴であり、これを観察することで短絡プ
ラグ電極を特定できる。
的に変化するのは、被検査パターンと下層配線間の電気
的短絡不良の特徴であり、これを観察することで短絡プ
ラグ電極を特定できる。
【0079】従って、正常プラグ電極像542のコント
ラスト値あるいは輝度をしきい値とし、図3(a)およ
び図3(b)で示される二次電子画像から、正常プラグ
電極像542よりも暗いプラグ電極像および明るいプラ
グ電極像を特定し、かつ、明るさが過渡的に変化するプ
ラグ電極像を特定することで、従来は不良として検出で
きなかった、短絡プラグ電極60、すなわち、被検査パ
ターンと下層配線との間の電気的短絡不良を検出するこ
とができ、電位コントラスト欠陥(電気的開放に起因す
る不良や電気的短絡に起因する不良)のほぼ全てを検出
することができる。
ラスト値あるいは輝度をしきい値とし、図3(a)およ
び図3(b)で示される二次電子画像から、正常プラグ
電極像542よりも暗いプラグ電極像および明るいプラ
グ電極像を特定し、かつ、明るさが過渡的に変化するプ
ラグ電極像を特定することで、従来は不良として検出で
きなかった、短絡プラグ電極60、すなわち、被検査パ
ターンと下層配線との間の電気的短絡不良を検出するこ
とができ、電位コントラスト欠陥(電気的開放に起因す
る不良や電気的短絡に起因する不良)のほぼ全てを検出
することができる。
【0080】なお、明るさが過渡的に変化するプラグ電
極像を特定する最も簡単な方法としては、ステップST
13とステップST15との間、すなわち第1の検査画
像の取得から第2の検査画像の取得までの時間を、過渡
変化が完全に終わるまでの時間(数秒)に合わせて設定
すれば良い。この結果、図3(a)の短絡プラグ電極像
601および図3(b)の短絡プラグ電極像602に示
されるように、明るさが極端に異なる二次電子画像を得
ることができ、他のプラグ電極とは明らかに異なること
が判る。具体的には、短絡プラグ電極60に関しては、
第1および第2の2つのしきい値を準備しておき、第1
の検査画像において第1のしきい値を越え、第2の検査
画像において第2のしきい値を越えないようなプラグ電
極像は、短絡プラグ電極像と判断することで短絡プラグ
電極像60を簡単に特定できる。
極像を特定する最も簡単な方法としては、ステップST
13とステップST15との間、すなわち第1の検査画
像の取得から第2の検査画像の取得までの時間を、過渡
変化が完全に終わるまでの時間(数秒)に合わせて設定
すれば良い。この結果、図3(a)の短絡プラグ電極像
601および図3(b)の短絡プラグ電極像602に示
されるように、明るさが極端に異なる二次電子画像を得
ることができ、他のプラグ電極とは明らかに異なること
が判る。具体的には、短絡プラグ電極60に関しては、
第1および第2の2つのしきい値を準備しておき、第1
の検査画像において第1のしきい値を越え、第2の検査
画像において第2のしきい値を越えないようなプラグ電
極像は、短絡プラグ電極像と判断することで短絡プラグ
電極像60を簡単に特定できる。
【0081】<A−4.変形例1>以上説明した本発明
に係る実施の形態1においては、シリコン基板バイアス
制御はなされているが、帯電制御がなされていない状態
での二次電子画像と、シリコン基板バイアス制御も、帯
電制御もなされている状態での二次電子画像とを取得す
ることで、被検査パターンと下層配線との間の電気的短
絡不良を検出する方法を示したが、これ以外の方法でも
被検査パターンと下層配線との間の電気的短絡不良を検
出することができる。
に係る実施の形態1においては、シリコン基板バイアス
制御はなされているが、帯電制御がなされていない状態
での二次電子画像と、シリコン基板バイアス制御も、帯
電制御もなされている状態での二次電子画像とを取得す
ることで、被検査パターンと下層配線との間の電気的短
絡不良を検出する方法を示したが、これ以外の方法でも
被検査パターンと下層配線との間の電気的短絡不良を検
出することができる。
【0082】以下、図5に示すフローチャートを用い
て、本発明に係る実施の形態1の変形例1の動作アルゴ
リズムについて説明する。
て、本発明に係る実施の形態1の変形例1の動作アルゴ
リズムについて説明する。
【0083】まず、ステップST21として、シリコン
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
【0084】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST22)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST22)。
【0085】次に、画像比較に際しての比較対象となる
参照画像を得るため、シリコン基板108上の参照領域
に一次電子線102が照射されるようにステージ107
を移動する(ステップST23)。
参照画像を得るため、シリコン基板108上の参照領域
に一次電子線102が照射されるようにステージ107
を移動する(ステップST23)。
【0086】次に、シリコン基板108上の参照領域を
一次電子線102で走査し、当該参照領域から放出され
る二次電子112を二次電子検出器113で検出し、参
照画像(第1の画像)を取得する(ステップST2
4)。
一次電子線102で走査し、当該参照領域から放出され
る二次電子112を二次電子検出器113で検出し、参
照画像(第1の画像)を取得する(ステップST2
4)。
【0087】次に、シリコン基板108上の検査領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST25)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST25)。
【0088】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第2の画像)を取得する(ステップST
26)。なお、ここでは、帯電制御は行っておらず、第
1の検査画像はバイアス制御のみで得られた画像であ
る。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第2の画像)を取得する(ステップST
26)。なお、ここでは、帯電制御は行っておらず、第
1の検査画像はバイアス制御のみで得られた画像であ
る。
【0089】次に、画像比較部115において、参照画
像(第1の画像)と第1の検査画像(第2の画像)との
画像比較(画像間比較)を行う(ステップST27)。
像(第1の画像)と第1の検査画像(第2の画像)との
画像比較(画像間比較)を行う(ステップST27)。
【0090】そして、予め定めたしきい値を基準とし
て、画像間比較(ステップST27)の結果を処理し、
電気的不良の候補を検出する(ステップST28)。
て、画像間比較(ステップST27)の結果を処理し、
電気的不良の候補を検出する(ステップST28)。
【0091】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST29)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST29)。
【0092】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第3の画像)を取得する(ステップST
30)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第3の画像)を取得する(ステップST
30)。
【0093】その後、画像比較部115において、第1
の検査画像(第2の画像)と検査画像(第3の画像)と
の画像比較(画像間比較)を行う(ステップST3
1)。
の検査画像(第2の画像)と検査画像(第3の画像)と
の画像比較(画像間比較)を行う(ステップST3
1)。
【0094】最後に、被検査パターン−下層配線間電気
的短絡検出部116において、予め定めたしきい値を基
準として、ステップST27およびST31における画
像間比較の結果を処理し、被検査パターンと下層配線間
の電気的短絡不良を検出する(ステップST32)。
的短絡検出部116において、予め定めたしきい値を基
準として、ステップST27およびST31における画
像間比較の結果を処理し、被検査パターンと下層配線間
の電気的短絡不良を検出する(ステップST32)。
【0095】次に、図5を用いて説明したステップST
21〜ST32のアルゴリズムに従って取得した二次電
子画像を示す図6を用いて、本変形例の作用効果につい
て説明する。
21〜ST32のアルゴリズムに従って取得した二次電
子画像を示す図6を用いて、本変形例の作用効果につい
て説明する。
【0096】すなわち、図25に示す断面構造を有する
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
(第1の検査画像)を図6(a)に示し、図25に示す
断面構造を有する検査領域の、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
(第2の検査画像)を図6(b)に示す。また、図24に
示す断面構造を有する参照領域の、シリコン基板バイア
ス制御も、帯電制御もなされている状態での二次電子画
像(参照画像)を図6(c)に示す。
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
(第1の検査画像)を図6(a)に示し、図25に示す
断面構造を有する検査領域の、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
(第2の検査画像)を図6(b)に示す。また、図24に
示す断面構造を有する参照領域の、シリコン基板バイア
ス制御も、帯電制御もなされている状態での二次電子画
像(参照画像)を図6(c)に示す。
【0097】図6(a)および図6(b)においては、
図25に示す正常なプラグ電極54、コンタクトホール
の開口径が小さく形成されたことに起因する小プラグ電
極55、コンタクトホールがシリコン基板に到達してい
ない開放プラグ電極56、シリコン基板の主面表面内に
局所的に存在する結晶欠陥領域57に接触することで、
正常値よりも低抵抗となった低抵抗プラグ電極58、パ
ターン欠陥を有する欠陥ゲート電極59が接触すること
で電気的短絡不良となった短絡プラグ電極60の二次電
子画像を、それぞれ、正常プラグ電極像541、小プラ
グ電極像551、開放プラグ電極像561、低抵抗プラ
グ電極像581、短絡プラグ電極像601、および正常
プラグ電極像542、小プラグ電極像552、開放プラ
グ電極像562、低抵抗プラグ電極像582および短絡
プラグ電極像602として示している。また。図6
(c)においては、図24に示す複数の正常なプラグ電
極54を、参照プラグ電極像544として示している。
なお、図6(a)および図6(b)は、図3(a)およ
び図3(b)と同じであり、両者の差異の原因について
は実施の形態1において説明しているので、説明は省略
する。
図25に示す正常なプラグ電極54、コンタクトホール
の開口径が小さく形成されたことに起因する小プラグ電
極55、コンタクトホールがシリコン基板に到達してい
ない開放プラグ電極56、シリコン基板の主面表面内に
局所的に存在する結晶欠陥領域57に接触することで、
正常値よりも低抵抗となった低抵抗プラグ電極58、パ
ターン欠陥を有する欠陥ゲート電極59が接触すること
で電気的短絡不良となった短絡プラグ電極60の二次電
子画像を、それぞれ、正常プラグ電極像541、小プラ
グ電極像551、開放プラグ電極像561、低抵抗プラ
グ電極像581、短絡プラグ電極像601、および正常
プラグ電極像542、小プラグ電極像552、開放プラ
グ電極像562、低抵抗プラグ電極像582および短絡
プラグ電極像602として示している。また。図6
(c)においては、図24に示す複数の正常なプラグ電
極54を、参照プラグ電極像544として示している。
なお、図6(a)および図6(b)は、図3(a)およ
び図3(b)と同じであり、両者の差異の原因について
は実施の形態1において説明しているので、説明は省略
する。
【0098】図6(a)および図6(c)で示されるよ
うに、小プラグ電極55、開放プラグ電極56、低抵抗
プラグ電極58および短絡不良プラグ電極60は、二次
電子画像においては以下の特徴を有する。
うに、小プラグ電極55、開放プラグ電極56、低抵抗
プラグ電極58および短絡不良プラグ電極60は、二次
電子画像においては以下の特徴を有する。
【0099】すなわち、パターン欠陥により形成された
小プラグ電極像551は、参照プラグ電極像544より
直径が小さく、二次電子画像を比較することで明確に差
異が判る。
小プラグ電極像551は、参照プラグ電極像544より
直径が小さく、二次電子画像を比較することで明確に差
異が判る。
【0100】また、開放プラグ電極像561は、参照プ
ラグ電極像544よりも暗く、低抵抗プラグ電極像58
1は、参照プラグ電極像544よりも明るく示されてい
る。
ラグ電極像544よりも暗く、低抵抗プラグ電極像58
1は、参照プラグ電極像544よりも明るく示されてい
る。
【0101】また、短絡プラグ電極像601は、参照プ
ラグ電極像544よりも明るく示されている。
ラグ電極像544よりも明るく示されている。
【0102】このように、シリコン基板バイアス制御は
なされているが、帯電制御がなされていない状態での二
次電子画像(第1の検査画像)と、参照画像とを比較す
ることで、電気的不良の候補を検出することができる。
なされているが、帯電制御がなされていない状態での二
次電子画像(第1の検査画像)と、参照画像とを比較す
ることで、電気的不良の候補を検出することができる。
【0103】すなわち、開放プラグ電極像561、低抵
抗プラグ電極像581、短絡プラグ電極像601は、何
れも参照プラグ電極像544よりも明るさが異なってお
り、正常プラグ電極像544のコントラスト値あるいは
輝度をしきい値とすれば、開放プラグ電極56、低抵抗
プラグ電極58、短絡プラグ電極60は、何れも電気的
不良の候補となる。
抗プラグ電極像581、短絡プラグ電極像601は、何
れも参照プラグ電極像544よりも明るさが異なってお
り、正常プラグ電極像544のコントラスト値あるいは
輝度をしきい値とすれば、開放プラグ電極56、低抵抗
プラグ電極58、短絡プラグ電極60は、何れも電気的
不良の候補となる。
【0104】さらに、シリコン基板バイアス制御はなさ
れているが、帯電制御がなされていない状態での二次電
子画像(第1の検査画像)と、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
(第2の検査画像)とを、コントラスト値の変化量ある
いは輝度の変化量をしきい値として比較すると、短絡プ
ラグ電極像602は、短絡プラグ電極像601よりも大
幅に暗くなっており、短絡プラグ電極60が明らかに電
気的に不良であることが判明する。
れているが、帯電制御がなされていない状態での二次電
子画像(第1の検査画像)と、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
(第2の検査画像)とを、コントラスト値の変化量ある
いは輝度の変化量をしきい値として比較すると、短絡プ
ラグ電極像602は、短絡プラグ電極像601よりも大
幅に暗くなっており、短絡プラグ電極60が明らかに電
気的に不良であることが判明する。
【0105】一方、正常プラグ電極像542と正常プラ
グ電極像541との明暗差は小さく、正常プラグ電極5
4が電気的に不良であると判断されることは防止され
る。
グ電極像541との明暗差は小さく、正常プラグ電極5
4が電気的に不良であると判断されることは防止され
る。
【0106】以上説明したように、参照画像と第1の検
査画像(あるいは第2の検査画像)とを比較するステッ
プを含ませるようにしても、被検査パターンと下層配線
との間の電気的短絡不良を検出することができる。
査画像(あるいは第2の検査画像)とを比較するステッ
プを含ませるようにしても、被検査パターンと下層配線
との間の電気的短絡不良を検出することができる。
【0107】<A−5.変形例2>本発明に係る実施の
形態1においては、シリコン基板バイアス制御はなされ
ているが、帯電制御がなされていない状態での二次電子
画像と、シリコン基板バイアス制御も、帯電制御もなさ
れている状態での二次電子画像とを取得することで、被
検査パターンと下層配線との間の電気的短絡不良を検出
する方法を示したが、この方法を発展させることで、被
検査パターンと下層配線との間の電気的短絡不良の程度
を定量的に求めることができる。
形態1においては、シリコン基板バイアス制御はなされ
ているが、帯電制御がなされていない状態での二次電子
画像と、シリコン基板バイアス制御も、帯電制御もなさ
れている状態での二次電子画像とを取得することで、被
検査パターンと下層配線との間の電気的短絡不良を検出
する方法を示したが、この方法を発展させることで、被
検査パターンと下層配線との間の電気的短絡不良の程度
を定量的に求めることができる。
【0108】以下、図7に示すフローチャートを用い
て、本発明に係る実施の形態1の変形例2の動作アルゴ
リズムについて説明する。
て、本発明に係る実施の形態1の変形例2の動作アルゴ
リズムについて説明する。
【0109】まず、ステップST41として、シリコン
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
【0110】次に、シリコン基板108上の検査領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST42)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST42)。
【0111】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第1の画像)を取得する(ステップST
43)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第1の画像)を取得する(ステップST
43)。
【0112】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を所定時間だけ照射して、シリコン基板1
08上の絶縁膜の表面に所定時間だけ正電荷を蓄積する
帯電制御を行う(ステップST44)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を所定時間だけ照射して、シリコン基板1
08上の絶縁膜の表面に所定時間だけ正電荷を蓄積する
帯電制御を行う(ステップST44)。
【0113】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第2の画像)を取得する(ステップST
45)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第2の画像)を取得する(ステップST
45)。
【0114】以後、ステップST44およびST45を
交互に繰り返し、n個の検査画像を取得する。なお、最
終の帯電制御はステップSTXにおいて実行され、n番
目の検査画像の取得はステップST(X+1)において
実行される。
交互に繰り返し、n個の検査画像を取得する。なお、最
終の帯電制御はステップSTXにおいて実行され、n番
目の検査画像の取得はステップST(X+1)において
実行される。
【0115】その後、画像比較部115において、第1
の検査画像(第1の画像)から第nの検査画像(第nの
画像)までのn個の画像について画像比較(画像間比
較)を行う(ステップST(X+2))。
の検査画像(第1の画像)から第nの検査画像(第nの
画像)までのn個の画像について画像比較(画像間比
較)を行う(ステップST(X+2))。
【0116】最後に、被検査パターン−下層配線間電気
的短絡検出部116において、画像間比較(ステップS
T(X+2))の結果を処理し、被検査パターンと下層
配線間の電気的短絡不良を検出する(ステップST(X
+3))。
的短絡検出部116において、画像間比較(ステップS
T(X+2))の結果を処理し、被検査パターンと下層
配線間の電気的短絡不良を検出する(ステップST(X
+3))。
【0117】ここで、ステップST43において取得し
た第1の検査画像と、ステップST(X+1)において
取得した第nの検査画像とを比較すれば、実施の形態1
において説明した、図3(a)および図3(b)で示さ
れる検査画像どうしの比較と同様の結果を得ることがで
き、正常プラグ電極像542のコントラスト値あるいは
輝度をしきい値とし、正常プラグ電極像542よりも暗
いプラグ電極像および明るいプラグ電極像を特定し、か
つ、明るさが過渡的に変化するプラグ電極像を特定する
ことで、従来は不良として検出できなかった、短絡プラ
グ電極60、すなわち、被検査パターンと下層配線との
間の電気的短絡不良を検出することができる。
た第1の検査画像と、ステップST(X+1)において
取得した第nの検査画像とを比較すれば、実施の形態1
において説明した、図3(a)および図3(b)で示さ
れる検査画像どうしの比較と同様の結果を得ることがで
き、正常プラグ電極像542のコントラスト値あるいは
輝度をしきい値とし、正常プラグ電極像542よりも暗
いプラグ電極像および明るいプラグ電極像を特定し、か
つ、明るさが過渡的に変化するプラグ電極像を特定する
ことで、従来は不良として検出できなかった、短絡プラ
グ電極60、すなわち、被検査パターンと下層配線との
間の電気的短絡不良を検出することができる。
【0118】しかし、本変形例においては、ステップS
T44およびST45を繰り返すことで、被検査パター
ンと下層配線との間の電気的短絡不良の程度を定量的に
求めることができる。
T44およびST45を繰り返すことで、被検査パター
ンと下層配線との間の電気的短絡不良の程度を定量的に
求めることができる。
【0119】すなわち、ゲート電極52と短絡した短絡
プラグ電極60を等価回路で表すと図8のようになる。
図8において、短絡プラグ電極60は並列に接続された
抵抗成分R1とキャパシタ成分C1とで表され、短絡プ
ラグ電極60と帯電制御電極110との間にはキャパシ
タ成分C2が存在し、短絡プラグ電極60に接触したゲ
ート電極52は、ゲート電極固有の抵抗成分と、接触に
より生じる抵抗成分とを含んだ抵抗成分R3およびキャ
パシタ成分C3を有している。また、シリコン基板10
8は抵抗成分R4で表されている。
プラグ電極60を等価回路で表すと図8のようになる。
図8において、短絡プラグ電極60は並列に接続された
抵抗成分R1とキャパシタ成分C1とで表され、短絡プ
ラグ電極60と帯電制御電極110との間にはキャパシ
タ成分C2が存在し、短絡プラグ電極60に接触したゲ
ート電極52は、ゲート電極固有の抵抗成分と、接触に
より生じる抵抗成分とを含んだ抵抗成分R3およびキャ
パシタ成分C3を有している。また、シリコン基板10
8は抵抗成分R4で表されている。
【0120】ここで、抵抗成分R3は、短絡の程度が大
きいと低抵抗になり、短絡の程度が小さいと高抵抗にな
る。そして、抵抗成分R3が低抵抗であれば電子補給が
多くなるので短絡プラグ電極60の二次電子画像は明る
くなり、正常プラグ電極像と同じ明るさになるまでには
時間がかかる。一方、抵抗成分R3が高抵抗であれば電
子補給が少ないので、短絡プラグ電極60の二次電子画
像は暗く、正常プラグ電極像と同じ明るさになるまでの
時間は短い。
きいと低抵抗になり、短絡の程度が小さいと高抵抗にな
る。そして、抵抗成分R3が低抵抗であれば電子補給が
多くなるので短絡プラグ電極60の二次電子画像は明る
くなり、正常プラグ電極像と同じ明るさになるまでには
時間がかかる。一方、抵抗成分R3が高抵抗であれば電
子補給が少ないので、短絡プラグ電極60の二次電子画
像は暗く、正常プラグ電極像と同じ明るさになるまでの
時間は短い。
【0121】従って、図3(a)に示す短絡プラグ電極
像601が、図3(b)に示す短絡プラグ電極像602
のように暗くなるまでの時間を、短時間での検査画像の
取得を繰り返し、各検査画像間で画像比較を行うこと
で、電気的短絡不良の程度を定量的に得ることができ
る。
像601が、図3(b)に示す短絡プラグ電極像602
のように暗くなるまでの時間を、短時間での検査画像の
取得を繰り返し、各検査画像間で画像比較を行うこと
で、電気的短絡不良の程度を定量的に得ることができ
る。
【0122】より具体的には、図3(a)に示す短絡プ
ラグ電極像601の状態から、図3(b)に示す短絡プ
ラグ電極像602の状態になるまで、数秒を要するとし
た場合、その10分の1程度の時間でステップST44
およびST45の動作を繰り返し、前後する検査画像間
で短絡プラグ電極60の明るさを比較し、変化が無くな
るまでの時間を測定することで、電気的短絡不良の程度
を経過時間に換算して知ることができる。この、ステッ
プST44およびST45の一連の動作に要する時間
を、計測時間と呼称する。なお、計測時間においては、
ステップST44の動作に要する時間、すなわち、帯電
制御電極110に正の電圧Vfを印加し、シリコン基板
108上の広い領域に一次電子線を所定時間だけ照射す
る所定時間が大部分を占める。従って、計測時間は帯電
制御電極110に正の電圧Vfを印加し、シリコン基板
108上の広い領域に一次電子線を照射している時間と
読み替えることができる。
ラグ電極像601の状態から、図3(b)に示す短絡プ
ラグ電極像602の状態になるまで、数秒を要するとし
た場合、その10分の1程度の時間でステップST44
およびST45の動作を繰り返し、前後する検査画像間
で短絡プラグ電極60の明るさを比較し、変化が無くな
るまでの時間を測定することで、電気的短絡不良の程度
を経過時間に換算して知ることができる。この、ステッ
プST44およびST45の一連の動作に要する時間
を、計測時間と呼称する。なお、計測時間においては、
ステップST44の動作に要する時間、すなわち、帯電
制御電極110に正の電圧Vfを印加し、シリコン基板
108上の広い領域に一次電子線を所定時間だけ照射す
る所定時間が大部分を占める。従って、計測時間は帯電
制御電極110に正の電圧Vfを印加し、シリコン基板
108上の広い領域に一次電子線を照射している時間と
読み替えることができる。
【0123】もちろん、正常プラグ電極像542のコン
トラスト値あるいは輝度が予め判っていれば、それをし
きい値として、各検査画像の短絡プラグ電極60の明る
さと比較することで、変化の終わりを知得するようにし
ても良い。
トラスト値あるいは輝度が予め判っていれば、それをし
きい値として、各検査画像の短絡プラグ電極60の明る
さと比較することで、変化の終わりを知得するようにし
ても良い。
【0124】被検査パターンと下層配線との間の電気的
短絡不良の程度を定量的に得ることができれば、電気的
短絡不良の発生原因を推定する際の判断材料となり、不
良防止に寄与できる。
短絡不良の程度を定量的に得ることができれば、電気的
短絡不良の発生原因を推定する際の判断材料となり、不
良防止に寄与できる。
【0125】<B.実施の形態2> <B−1.装置構成>本発明に係る実施の形態2とし
て、図9にSEM式画像比較型検査装置200の構成を
模式的に示す。
て、図9にSEM式画像比較型検査装置200の構成を
模式的に示す。
【0126】SEM式画像比較型検査装置200は、S
EM本体部SEと、SEM本体部SEの各構成を制御す
る制御部SC2とを備えている。
EM本体部SEと、SEM本体部SEの各構成を制御す
る制御部SC2とを備えている。
【0127】SEM本体部SEの構成は図1を用いて説
明したSEM式画像比較型検査装置100と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。
明したSEM式画像比較型検査装置100と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。
【0128】また、制御部SC2も基本的にはSEM式
画像比較型検査装置100の制御部SC1と同じであ
り、同一の構成については同一の符号を付すが、制御部
SC2においては、画像取得部114で得られた二次電
子画像は画像変化検出部215に与えられ、画像変化検
出部215に被検査パターン−下層配線間電気的短絡検
出部216が接続された構成となっている。
画像比較型検査装置100の制御部SC1と同じであ
り、同一の構成については同一の符号を付すが、制御部
SC2においては、画像取得部114で得られた二次電
子画像は画像変化検出部215に与えられ、画像変化検
出部215に被検査パターン−下層配線間電気的短絡検
出部216が接続された構成となっている。
【0129】<B−2.装置動作>次に、SEM式画像
比較型検査装置200の基本的な動作について、図9を
参照して説明する。
比較型検査装置200の基本的な動作について、図9を
参照して説明する。
【0130】電子銃101から放出された一次電子線1
02は、収束レンズ103および対物レンズ104によ
り半導体装置を形成中のシリコン基板108に照射され
る。そして、一次電子走査線部106により制御された
偏光器105により一次電子線102がシリコン基板1
08上を走査するのと同期して、一次電子線102の照
射を受けてシリコン基板108から放出される二次電子
112を二次電子検出器113で受け、二次電子強度と
して画像取得部114に与える。画像取得部114で
は、二次電子強度を輝度変調して二次電子画像を得る。
02は、収束レンズ103および対物レンズ104によ
り半導体装置を形成中のシリコン基板108に照射され
る。そして、一次電子走査線部106により制御された
偏光器105により一次電子線102がシリコン基板1
08上を走査するのと同期して、一次電子線102の照
射を受けてシリコン基板108から放出される二次電子
112を二次電子検出器113で受け、二次電子強度と
して画像取得部114に与える。画像取得部114で
は、二次電子強度を輝度変調して二次電子画像を得る。
【0131】このとき、シリコン基板バイアス制御部1
09からステージ107を介してシリコン基板108に
負の電圧Vrを印加することにより二次電子放出効率を
高め、帯電制御部111から帯電制御電極110に正の
電圧Vfを印加することにより正電荷の帯電を促進する
ことができる。
09からステージ107を介してシリコン基板108に
負の電圧Vrを印加することにより二次電子放出効率を
高め、帯電制御部111から帯電制御電極110に正の
電圧Vfを印加することにより正電荷の帯電を促進する
ことができる。
【0132】そして、帯電制御および基板バイアス制御
を行った状態で、検査画像の取得を繰り返し、複数の検
査画像を画像変化検出部215において画像微分し、画
像微分結果から得られる微分係数が、所定のしきい値を
越える部分を被検査パターン−下層配線間電気的短絡検
出部216において電気的短絡不良として検出する。
を行った状態で、検査画像の取得を繰り返し、複数の検
査画像を画像変化検出部215において画像微分し、画
像微分結果から得られる微分係数が、所定のしきい値を
越える部分を被検査パターン−下層配線間電気的短絡検
出部216において電気的短絡不良として検出する。
【0133】次に、SEM式画像比較型検査装置200
の動作アルゴリズムについて、図10に示すフローチャ
ートを用いて説明する。
の動作アルゴリズムについて、図10に示すフローチャ
ートを用いて説明する。
【0134】まず、ステップST51として、シリコン
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
【0135】次に、シリコン基板108上の検査領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST52)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST52)。
【0136】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第1の画像)を取得する(ステップST
53)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第1の画像)を取得する(ステップST
53)。
【0137】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を所定時間だけ照射して、シリコン基板1
08上の絶縁膜の表面に所定時間だけ正電荷を蓄積する
帯電制御を行う(ステップST54)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を所定時間だけ照射して、シリコン基板1
08上の絶縁膜の表面に所定時間だけ正電荷を蓄積する
帯電制御を行う(ステップST54)。
【0138】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第2の画像)を取得する(ステップST
55)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第2の画像)を取得する(ステップST
55)。
【0139】以後、ステップST54およびST55を
交互に繰り返し、n個の検査画像を取得する。なお、最
終の帯電制御はステップSTYにおいて実行され、n番
目の検査画像の取得はステップST(Y+1)において
実行される。
交互に繰り返し、n個の検査画像を取得する。なお、最
終の帯電制御はステップSTYにおいて実行され、n番
目の検査画像の取得はステップST(Y+1)において
実行される。
【0140】その後、第1の検査画像からn番目の検査
画像までの被検査パターンに対応する部分の二次電子強
度を、画像変化検出部215において画像微分する(ス
テップST(Y+2))。
画像までの被検査パターンに対応する部分の二次電子強
度を、画像変化検出部215において画像微分する(ス
テップST(Y+2))。
【0141】そして、被検査パターン−下層配線間電気
的短絡検出部216において画像微分結果から得られる
微分係数に基づいて各プラグ電極の電気的不良の種類を
特定するとともに、被検査パターンと下層配線との間の
電気的短絡不良の程度を定量的に知得する(ステップS
T(Y+3))。
的短絡検出部216において画像微分結果から得られる
微分係数に基づいて各プラグ電極の電気的不良の種類を
特定するとともに、被検査パターンと下層配線との間の
電気的短絡不良の程度を定量的に知得する(ステップS
T(Y+3))。
【0142】以下、ステップST(Y+2)における画
像微分について図11および図12を用いて説明する。
像微分について図11および図12を用いて説明する。
【0143】ここで、画像微分の対象を、図25に示す
正常プラグ電極54、コンタクトホールがシリコン基板
に到達していない開放プラグ電極56、シリコン基板の
主面表面内に局所的に存在する結晶欠陥領域57に接触
することで、正常値よりも低抵抗となった低抵抗プラグ
電極58、パターン欠陥を有する欠陥ゲート電極59が
接触することで電気的短絡不良となった短絡プラグ電極
60のそれぞれから得られる二次電子強度とする。
正常プラグ電極54、コンタクトホールがシリコン基板
に到達していない開放プラグ電極56、シリコン基板の
主面表面内に局所的に存在する結晶欠陥領域57に接触
することで、正常値よりも低抵抗となった低抵抗プラグ
電極58、パターン欠陥を有する欠陥ゲート電極59が
接触することで電気的短絡不良となった短絡プラグ電極
60のそれぞれから得られる二次電子強度とする。
【0144】図11は、正常プラグ電極54、開放プラ
グ電極56、低抵抗プラグ電極5および短絡プラグ電極
60のそれぞれから得られる二次電子強度を、第1の検
査画像からn番目の検査画像までについてプロットした
図であり、横軸に検査画像番号を、縦軸に二次電子強度
(任意単位)を示している。
グ電極56、低抵抗プラグ電極5および短絡プラグ電極
60のそれぞれから得られる二次電子強度を、第1の検
査画像からn番目の検査画像までについてプロットした
図であり、横軸に検査画像番号を、縦軸に二次電子強度
(任意単位)を示している。
【0145】図11において、正常プラグ電極54から
の二次電子強度を△マークで、開放プラグ電極56から
の二次電子強度を○マークで、低抵抗プラグ電極58か
らの二次電子強度を●マークで、短絡プラグ電極60か
らの二次電子強度を□マークでプロットしている。図3
(a)および図3(b)に示したように、低抵抗プラグ
電極58および開放プラグ電極56については、検査画
像の明るさは時間(すなわちステップST54およびS
T55を繰り返し)とともに変化しないので、図11に
示すように二次電子強度は一定であるが、正常プラグ電
極54については、時間とともに明るくなるので、二次
電子強度が増加する特性を示している。一方、短絡プラ
グ電極60については、時間とともに暗くなるので、二
次電子強度が低下する特性を示している。
の二次電子強度を△マークで、開放プラグ電極56から
の二次電子強度を○マークで、低抵抗プラグ電極58か
らの二次電子強度を●マークで、短絡プラグ電極60か
らの二次電子強度を□マークでプロットしている。図3
(a)および図3(b)に示したように、低抵抗プラグ
電極58および開放プラグ電極56については、検査画
像の明るさは時間(すなわちステップST54およびS
T55を繰り返し)とともに変化しないので、図11に
示すように二次電子強度は一定であるが、正常プラグ電
極54については、時間とともに明るくなるので、二次
電子強度が増加する特性を示している。一方、短絡プラ
グ電極60については、時間とともに暗くなるので、二
次電子強度が低下する特性を示している。
【0146】図11に示す二次電子強度特性を微分して
示したものが、図12である。図12に示すように、低
抵抗プラグ電極58および開放プラグ電極56の二次電
子強度特性を微分すると、微分係数は0となり、正常プ
ラグ電極54の二次電子強度特性を微分すると、微分係
数は正の値の範囲で変化する特性となり、短絡プラグ電
極60の二次電子強度特性を微分すると、微分係数は負
の値の範囲で変化する特性となる。従って、微分係数か
ら、各プラグ電極の電気的不良の種類を特定できる。
示したものが、図12である。図12に示すように、低
抵抗プラグ電極58および開放プラグ電極56の二次電
子強度特性を微分すると、微分係数は0となり、正常プ
ラグ電極54の二次電子強度特性を微分すると、微分係
数は正の値の範囲で変化する特性となり、短絡プラグ電
極60の二次電子強度特性を微分すると、微分係数は負
の値の範囲で変化する特性となる。従って、微分係数か
ら、各プラグ電極の電気的不良の種類を特定できる。
【0147】また、被検査パターンと下層配線との間で
の電気的短絡による不良に着目すれば、実施の形態1の
変形例2において説明したように、図3(a)に示す短
絡プラグ電極像601の状態から、図3(b)に示す短
絡プラグ電極像602の状態になるまで、数秒を要する
とした場合、その10分の1程度の時間でステップST
54およびST55の動作を繰り返すことで、変化に要
する時間を知得でき、電気的短絡不良の程度を経過時間
に換算して定量的に知ることができる。
の電気的短絡による不良に着目すれば、実施の形態1の
変形例2において説明したように、図3(a)に示す短
絡プラグ電極像601の状態から、図3(b)に示す短
絡プラグ電極像602の状態になるまで、数秒を要する
とした場合、その10分の1程度の時間でステップST
54およびST55の動作を繰り返すことで、変化に要
する時間を知得でき、電気的短絡不良の程度を経過時間
に換算して定量的に知ることができる。
【0148】この場合、所定の微分係数を予めしきい値
として設定しておき、当該しきい値に達した時点を変化
の終了点としておけば、変化に要する時間を容易に知得
できる。
として設定しておき、当該しきい値に達した時点を変化
の終了点としておけば、変化に要する時間を容易に知得
できる。
【0149】<B−3.作用効果>以上説明したよう
に、実施の形態2に係るSEM式画像比較型検査装置2
00においては、各プラグ電極の電気的不良の種類を特
定できるとともに、被検査パターンと下層配線との間の
電気的短絡不良の程度を定量的に知得することができ、
電気的短絡不良の発生原因を推定する際の判断材料とな
って、不良防止に寄与できる。
に、実施の形態2に係るSEM式画像比較型検査装置2
00においては、各プラグ電極の電気的不良の種類を特
定できるとともに、被検査パターンと下層配線との間の
電気的短絡不良の程度を定量的に知得することができ、
電気的短絡不良の発生原因を推定する際の判断材料とな
って、不良防止に寄与できる。
【0150】<C.実施の形態3>本発明に係る実施の
形態3として、一次電子線の走査範囲を変えることで、
帯電制御の有無と等価な効果を得ることができる、動作
アルゴリズムについて、図13に示すフローチャートを
用いて説明する。
形態3として、一次電子線の走査範囲を変えることで、
帯電制御の有無と等価な効果を得ることができる、動作
アルゴリズムについて、図13に示すフローチャートを
用いて説明する。
【0151】なお、本実施の形態の動作アルゴリズムの
実行には、図1を用いて説明したSEM式画像比較型検
査装置100を使用すれば良い。
実行には、図1を用いて説明したSEM式画像比較型検
査装置100を使用すれば良い。
【0152】<C−1.装置動作>まず、ステップST
61として、シリコン基板バイアス制御部109からス
テージ107を介してシリコン基板108に負の電圧V
rを印加し、シリコン基板108のバイアス制御を行
う。
61として、シリコン基板バイアス制御部109からス
テージ107を介してシリコン基板108に負の電圧V
rを印加し、シリコン基板108のバイアス制御を行
う。
【0153】次に、シリコン基板108上の検査領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST62)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST62)。
【0154】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST63)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST63)。
【0155】次に、シリコン基板108上の検査領域を
第1の範囲に渡って一次電子線102で走査し、当該検
査領域から放出される二次電子112を二次電子検出器
113で検出し、第1の検査画像(第1の画像)を取得
する(ステップST64)。
第1の範囲に渡って一次電子線102で走査し、当該検
査領域から放出される二次電子112を二次電子検出器
113で検出し、第1の検査画像(第1の画像)を取得
する(ステップST64)。
【0156】続いて、帯電制御を維持した状態でシリコ
ン基板108上の検査領域を第2の範囲に渡って一次電
子線102で走査し、当該検査領域から放出される二次
電子112を二次電子検出器113で検出し、第2の検
査画像(第2の画像)を取得する(ステップST6
5)。
ン基板108上の検査領域を第2の範囲に渡って一次電
子線102で走査し、当該検査領域から放出される二次
電子112を二次電子検出器113で検出し、第2の検
査画像(第2の画像)を取得する(ステップST6
5)。
【0157】次に、第1および2の検査画像上の比較領
域が同じになるように画像取得部114においてトリミ
ング処理を行う。
域が同じになるように画像取得部114においてトリミ
ング処理を行う。
【0158】その後、画像比較部115において、第1
の検査画像(第1の画像)と第2の検査画像(第2の画
像)との画像比較(画像間比較)を行う(ステップST
67)。
の検査画像(第1の画像)と第2の検査画像(第2の画
像)との画像比較(画像間比較)を行う(ステップST
67)。
【0159】最後に、被検査パターン−下層配線間電気
的短絡検出部116において、予め定めたしきい値を基
準として、画像間比較(ステップST67)の結果を処
理し、被検査パターンと下層配線間の電気的短絡不良を
検出する(ステップST68)。
的短絡検出部116において、予め定めたしきい値を基
準として、画像間比較(ステップST67)の結果を処
理し、被検査パターンと下層配線間の電気的短絡不良を
検出する(ステップST68)。
【0160】<C−2.作用効果>以上説明した実施の
形態3の動作アルゴリズムにおいては、第1の検査画像
と第2の検査画像とで、一次電子線102の走査範囲を
変えながらも、トリミング処理により第1および2の検
査画像上の比較領域を同じとすることで、単位面積・単
位時間あたりに照射される画像取得のための一次電子線
102の電流密度が、第1の検査画像と第2の検査画像
とで異なる。これは、帯電による二次電子112の放出
効果が異なることを意味し、極端な条件下では、帯電制
御を行う場合と、行わない場合ほど放出効果が異なるこ
とになる。
形態3の動作アルゴリズムにおいては、第1の検査画像
と第2の検査画像とで、一次電子線102の走査範囲を
変えながらも、トリミング処理により第1および2の検
査画像上の比較領域を同じとすることで、単位面積・単
位時間あたりに照射される画像取得のための一次電子線
102の電流密度が、第1の検査画像と第2の検査画像
とで異なる。これは、帯電による二次電子112の放出
効果が異なることを意味し、極端な条件下では、帯電制
御を行う場合と、行わない場合ほど放出効果が異なるこ
とになる。
【0161】例えば、第1の検査画像を得るための一次
電子線102の走査範囲(第1の範囲)は、検査領域を
大幅に越える範囲となるように広くし、第2の検査画像
を得るための一次電子線102の走査範囲(第2の範
囲)は、検査領域と同程度とし、トリミング処理により
第1および2の検査画像上の比較領域を同じとすること
で、第1の検査画像は、一次電子線102の電流密度が
低い状態で取得されることになり、第2の検査画像は、
一次電子線102の電流密度が高い状態で取得されるこ
とになる。例えば、第1の範囲を第2の範囲の10倍の
面積とし、一次電子線102の電流値を同じとすれば、
第1の検査画像の取得のための一次電子線102の電流
密度は、第2の検査画像の取得のための一次電子線10
2の電流密度の10分の1となる。
電子線102の走査範囲(第1の範囲)は、検査領域を
大幅に越える範囲となるように広くし、第2の検査画像
を得るための一次電子線102の走査範囲(第2の範
囲)は、検査領域と同程度とし、トリミング処理により
第1および2の検査画像上の比較領域を同じとすること
で、第1の検査画像は、一次電子線102の電流密度が
低い状態で取得されることになり、第2の検査画像は、
一次電子線102の電流密度が高い状態で取得されるこ
とになる。例えば、第1の範囲を第2の範囲の10倍の
面積とし、一次電子線102の電流値を同じとすれば、
第1の検査画像の取得のための一次電子線102の電流
密度は、第2の検査画像の取得のための一次電子線10
2の電流密度の10分の1となる。
【0162】この結果、第1の範囲の広さによっては、
第1の検査画像は、バイアス制御と帯電制御を行った場
合の図3(b)に示したような検査画像となる。一方、
第2の検査画像は帯電制御を行わない場合の図3(a)
に示したような検査画像となる。
第1の検査画像は、バイアス制御と帯電制御を行った場
合の図3(b)に示したような検査画像となる。一方、
第2の検査画像は帯電制御を行わない場合の図3(a)
に示したような検査画像となる。
【0163】従って、図3(a)に示す検査画像と、図
3(b)に示す検査画像とを比較するという実施の形態
1と同様に、明るさが過渡的に変化するプラグ電極像を
特定でき、従来は不良として検出できなかった、短絡プ
ラグ電極60、すなわち、被検査パターンと下層配線と
の間の電気的短絡不良を検出することができる。
3(b)に示す検査画像とを比較するという実施の形態
1と同様に、明るさが過渡的に変化するプラグ電極像を
特定でき、従来は不良として検出できなかった、短絡プ
ラグ電極60、すなわち、被検査パターンと下層配線と
の間の電気的短絡不良を検出することができる。
【0164】<D.実施の形態4> <D−1.装置構成>本発明に係る実施の形態1とし
て、図14にSEM式画像比較型検査装置300の構成
を模式的に示す。
て、図14にSEM式画像比較型検査装置300の構成
を模式的に示す。
【0165】SEM式画像比較型検査装置300は、S
EM本体部SEと、SEM本体部SEの各構成を制御す
る制御部SC3とを備えている。
EM本体部SEと、SEM本体部SEの各構成を制御す
る制御部SC3とを備えている。
【0166】SEM本体部SEの構成は図1を用いて説
明したSEM式画像比較型検査装置100と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。
明したSEM式画像比較型検査装置100と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。
【0167】また、制御部SC3も基本的にはSEM式
画像比較型検査装置100の制御部SC1と同じであ
り、同一の構成については同一の符号を付すが、制御部
SC3においては、被検査パターン−下層配線間電気的
短絡検出部116の代わりに、電気欠陥分類部317を
備えている。
画像比較型検査装置100の制御部SC1と同じであ
り、同一の構成については同一の符号を付すが、制御部
SC3においては、被検査パターン−下層配線間電気的
短絡検出部116の代わりに、電気欠陥分類部317を
備えている。
【0168】<D−2.装置動作>次に、SEM式画像
比較型検査装置300の基本的な動作について、図14
を参照して説明する。
比較型検査装置300の基本的な動作について、図14
を参照して説明する。
【0169】電子銃101から放出された一次電子線1
02は、収束レンズ103および対物レンズ104によ
り半導体装置を形成中のシリコン基板108に照射され
る。そして、一次電子走査線部106により制御された
偏光器105により一次電子線102がシリコン基板1
08上を走査するのと同期して、一次電子線102の照
射を受けてシリコン基板108から放出される二次電子
112を二次電子検出器113で受け、二次電子強度と
して画像取得部114に与える。画像取得部114で
は、二次電子強度を輝度変調して二次電子画像を得る。
このとき、シリコン基板バイアス制御部109からステ
ージ107を介してシリコン基板108に負の電圧Vr
を印加することにより二次電子放出効率を高め、帯電制
御部111から帯電制御電極110に正の電圧Vfを印
加することにより正電荷の帯電を促進することができ
る。
02は、収束レンズ103および対物レンズ104によ
り半導体装置を形成中のシリコン基板108に照射され
る。そして、一次電子走査線部106により制御された
偏光器105により一次電子線102がシリコン基板1
08上を走査するのと同期して、一次電子線102の照
射を受けてシリコン基板108から放出される二次電子
112を二次電子検出器113で受け、二次電子強度と
して画像取得部114に与える。画像取得部114で
は、二次電子強度を輝度変調して二次電子画像を得る。
このとき、シリコン基板バイアス制御部109からステ
ージ107を介してシリコン基板108に負の電圧Vr
を印加することにより二次電子放出効率を高め、帯電制
御部111から帯電制御電極110に正の電圧Vfを印
加することにより正電荷の帯電を促進することができ
る。
【0170】そして、検出領域を変えて取得した画像を
画像比較部115で比較し、電気欠陥分類部317で電
気欠陥を分類する。
画像比較部115で比較し、電気欠陥分類部317で電
気欠陥を分類する。
【0171】次に、SEM式画像比較型検査装置300
の動作アルゴリズムについて、図15に示すフローチャ
ートを用いて説明する。
の動作アルゴリズムについて、図15に示すフローチャ
ートを用いて説明する。
【0172】まず、ステップST71として、シリコン
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
基板バイアス制御部109からステージ107を介して
シリコン基板108に負の電圧Vrを印加し、シリコン
基板108のバイアス制御を行う。
【0173】次に、シリコン基板108上の参照領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST72)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST72)。
【0174】次に、シリコン基板108上の参照領域を
一次電子線102で走査し、当該参照領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の参照画像(第1の画像)を取得する(ステップST
73)。
一次電子線102で走査し、当該参照領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の参照画像(第1の画像)を取得する(ステップST
73)。
【0175】次に、シリコン基板108上の検査領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST74)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST74)。
【0176】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第2の画像)を取得する(ステップST
75)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第2の画像)を取得する(ステップST
75)。
【0177】その後、画像比較部115において、第1
の参照画像(第1の画像)と第1の検査画像(第2の画
像)との画像比較(画像間比較)を行う(ステップST
76)。
の参照画像(第1の画像)と第1の検査画像(第2の画
像)との画像比較(画像間比較)を行う(ステップST
76)。
【0178】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST77)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST77)。
【0179】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第3の画像)を取得する(ステップST
78)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第3の画像)を取得する(ステップST
78)。
【0180】次に、シリコン基板108上の参照領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST79)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST79)。
【0181】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST80)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST80)。
【0182】次に、シリコン基板108上の参照領域を
一次電子線102で走査し、当該参照領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の参照画像(第4の画像)を取得する(ステップST
81)。
一次電子線102で走査し、当該参照領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の参照画像(第4の画像)を取得する(ステップST
81)。
【0183】その後、画像比較部115において、第2
の検査画像(第3の画像)と第2の参照画像(第4の画
像)との画像比較(画像間比較)を行う(ステップST
82)。
の検査画像(第3の画像)と第2の参照画像(第4の画
像)との画像比較(画像間比較)を行う(ステップST
82)。
【0184】最後に、電気欠陥分類部317において、
予め定めたしきい値を基準として、画像間比較(ステッ
プST76、ST82)の結果を処理し、電気欠陥の分
類を行う(ステップST83)。
予め定めたしきい値を基準として、画像間比較(ステッ
プST76、ST82)の結果を処理し、電気欠陥の分
類を行う(ステップST83)。
【0185】<D−3.作用効果>次に、SEM式画像
比較型検査装置300の作用効果を、図24および図2
5を参照しつつ図16を用いて説明する。
比較型検査装置300の作用効果を、図24および図2
5を参照しつつ図16を用いて説明する。
【0186】図24および図25は、先に説明したよう
にシリコン基板108上の製造途中の半導体装置の断面
構造を示す模式図であり、図24は、参照領域となる欠
陥を有さない部分を示し、図25は、検査領域における
パターン欠陥、電気的開放不良および電気的短絡不良を
内在する部分を示している。
にシリコン基板108上の製造途中の半導体装置の断面
構造を示す模式図であり、図24は、参照領域となる欠
陥を有さない部分を示し、図25は、検査領域における
パターン欠陥、電気的開放不良および電気的短絡不良を
内在する部分を示している。
【0187】図16は、図15を用いて説明したステッ
プST71〜ST83のアルゴリズムに従って取得した
二次電子画像を示している。
プST71〜ST83のアルゴリズムに従って取得した
二次電子画像を示している。
【0188】すなわち、図25に示す断面構造を有する
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
(第1の検査画像)を図16(a)に示し、図25に示
す断面構造を有する検査領域の、シリコン基板バイアス
制御も、帯電制御もなされている状態での二次電子画像
(第2の検査画像)を図16(b)に示す。
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
(第1の検査画像)を図16(a)に示し、図25に示
す断面構造を有する検査領域の、シリコン基板バイアス
制御も、帯電制御もなされている状態での二次電子画像
(第2の検査画像)を図16(b)に示す。
【0189】また、図16(c)には、図24に示す断面
構造を有する参照領域の、シリコン基板バイアス制御は
なされているが、帯電制御がなされていない状態での二
次電子画像(第1の参照画像)を、図16(d)には、図
24に示す断面構造を有する参照領域の、シリコン基板
バイアス制御も、帯電制御もなされている状態での二次
電子画像(第2の参照画像)を示す。
構造を有する参照領域の、シリコン基板バイアス制御は
なされているが、帯電制御がなされていない状態での二
次電子画像(第1の参照画像)を、図16(d)には、図
24に示す断面構造を有する参照領域の、シリコン基板
バイアス制御も、帯電制御もなされている状態での二次
電子画像(第2の参照画像)を示す。
【0190】図16(a)および図16(b)において
は、図25に示す正常なプラグ電極54、コンタクトホ
ールの開口径が小さく形成されたことに起因する小プラ
グ電極55、コンタクトホールがシリコン基板に到達し
ていない開放プラグ電極56、シリコン基板の主面表面
内に局所的に存在する結晶欠陥領域57に接触すること
で、正常値よりも低抵抗となった低抵抗プラグ電極5
8、パターン欠陥を有する欠陥ゲート電極59が接触す
ることで電気的短絡不良となった短絡プラグ電極60の
二次電子画像を、それぞれ、正常プラグ電極像541、
小プラグ電極像551、開放プラグ電極像561、低抵
抗プラグ電極像581、短絡プラグ電極像601、およ
び正常プラグ電極像542、小プラグ電極像552、開
放プラグ電極像562、低抵抗プラグ電極像582およ
び短絡プラグ電極像602として示している。
は、図25に示す正常なプラグ電極54、コンタクトホ
ールの開口径が小さく形成されたことに起因する小プラ
グ電極55、コンタクトホールがシリコン基板に到達し
ていない開放プラグ電極56、シリコン基板の主面表面
内に局所的に存在する結晶欠陥領域57に接触すること
で、正常値よりも低抵抗となった低抵抗プラグ電極5
8、パターン欠陥を有する欠陥ゲート電極59が接触す
ることで電気的短絡不良となった短絡プラグ電極60の
二次電子画像を、それぞれ、正常プラグ電極像541、
小プラグ電極像551、開放プラグ電極像561、低抵
抗プラグ電極像581、短絡プラグ電極像601、およ
び正常プラグ電極像542、小プラグ電極像552、開
放プラグ電極像562、低抵抗プラグ電極像582およ
び短絡プラグ電極像602として示している。
【0191】また。図16(c)および図16(d)に
おいては、図24に示す複数の正常なプラグ電極54
を、参照プラグ電極像543および参照プラグ電極像5
44として示している。なお、図16(a)および図1
6(b)は、図3(a)および図3(b)と同じであ
り、両者の差異の原因については実施の形態1において
説明しているので、説明は省略する。
おいては、図24に示す複数の正常なプラグ電極54
を、参照プラグ電極像543および参照プラグ電極像5
44として示している。なお、図16(a)および図1
6(b)は、図3(a)および図3(b)と同じであ
り、両者の差異の原因については実施の形態1において
説明しているので、説明は省略する。
【0192】ステップST76における、第1の参照画
像と第1の検査画像との画像比較は、図16(c)と図
16(a)との比較に対応し、パターン欠陥により形成
された小プラグ電極像551は、参照プラグ電極像54
3より直径が小さく、二次電子画像を比較することで明
確に差異が判る。また、開放プラグ電極像561と正常
プラグ543とは同じであり、低抵抗プラグ電極像58
1および短絡プラグ電極像601は、正常プラグ543
よりも明るく示されている。
像と第1の検査画像との画像比較は、図16(c)と図
16(a)との比較に対応し、パターン欠陥により形成
された小プラグ電極像551は、参照プラグ電極像54
3より直径が小さく、二次電子画像を比較することで明
確に差異が判る。また、開放プラグ電極像561と正常
プラグ543とは同じであり、低抵抗プラグ電極像58
1および短絡プラグ電極像601は、正常プラグ543
よりも明るく示されている。
【0193】このように、シリコン基板バイアス制御は
なされているが、帯電制御がなされていない状態での第
1の検査画像と第1の参照画像とを比較することで、電
気的不良の候補を検出することができる。
なされているが、帯電制御がなされていない状態での第
1の検査画像と第1の参照画像とを比較することで、電
気的不良の候補を検出することができる。
【0194】すなわち、低抵抗プラグ電極像581およ
び短絡プラグ電極像601は、正常プラグ543よりも
明るく示され、正常プラグ543の明るさをしきい値と
すれば、低抵抗プラグ電極像581および短絡プラグ電
極像601は何れも電気的不良と判断される。
び短絡プラグ電極像601は、正常プラグ543よりも
明るく示され、正常プラグ543の明るさをしきい値と
すれば、低抵抗プラグ電極像581および短絡プラグ電
極像601は何れも電気的不良と判断される。
【0195】一方、正常プラグ電極像541と正常プラ
グ電極像543とは同じ明るさであり、正常プラグ電極
54が電気的に不良であると判断されることは防止され
る。また、ステップST82における、第2の検査画像
と第2の参照画像との画像比較は、図16(b)と図1
6(d)との比較に対応し、パターン欠陥により形成さ
れた小プラグ電極像552は、参照プラグ電極像544
より直径が小さく、二次電子画像を比較することで明確
に差異が判る。また、開放プラグ電極像562は正常プ
ラグ544よりも暗く示され、低抵抗プラグ電極像58
2は、正常プラグ544よりも明るく示され、短絡プラ
グ電極像602と正常プラグ544とは同じである。
グ電極像543とは同じ明るさであり、正常プラグ電極
54が電気的に不良であると判断されることは防止され
る。また、ステップST82における、第2の検査画像
と第2の参照画像との画像比較は、図16(b)と図1
6(d)との比較に対応し、パターン欠陥により形成さ
れた小プラグ電極像552は、参照プラグ電極像544
より直径が小さく、二次電子画像を比較することで明確
に差異が判る。また、開放プラグ電極像562は正常プ
ラグ544よりも暗く示され、低抵抗プラグ電極像58
2は、正常プラグ544よりも明るく示され、短絡プラ
グ電極像602と正常プラグ544とは同じである。
【0196】このように、シリコン基板バイアス制御
も、帯電制御もなされている状態での第2の検査画像と
第2の参照画像とを比較することで、電気的不良の候補
を検出することができる。
も、帯電制御もなされている状態での第2の検査画像と
第2の参照画像とを比較することで、電気的不良の候補
を検出することができる。
【0197】すなわち、低抵抗プラグ電極像582は、
正常プラグ544よりも明るく示され、開放プラグ電極
像562は正常プラグ544よりも暗く示されているの
で、正常プラグ544の明るさをしきい値とすれば、低
抵抗プラグ電極像582および開放プラグ電極像562
は何れも電気的不良と判断される。
正常プラグ544よりも明るく示され、開放プラグ電極
像562は正常プラグ544よりも暗く示されているの
で、正常プラグ544の明るさをしきい値とすれば、低
抵抗プラグ電極像582および開放プラグ電極像562
は何れも電気的不良と判断される。
【0198】一方、正常プラグ電極像542と正常プラ
グ電極像544との明暗差は小さく、正常プラグ電極5
4が電気的に不良であると判断されることは防止され
る。
グ電極像544との明暗差は小さく、正常プラグ電極5
4が電気的に不良であると判断されることは防止され
る。
【0199】以上説明したように、ステップST76、
ST82における画像間比較の結果を、電気欠陥分類部
317において、予め定めたしきい値を基準として処理
することで、被検査パターンと下層配線との間の電気的
短絡不良を電気的欠陥として認識することができ、電位
コントラスト欠陥(電気的開放に起因する不良や電気的
短絡に起因する不良)のほぼ全てを、電気的欠陥として
分類できる。
ST82における画像間比較の結果を、電気欠陥分類部
317において、予め定めたしきい値を基準として処理
することで、被検査パターンと下層配線との間の電気的
短絡不良を電気的欠陥として認識することができ、電位
コントラスト欠陥(電気的開放に起因する不良や電気的
短絡に起因する不良)のほぼ全てを、電気的欠陥として
分類できる。
【0200】なお、実施の形態1において説明したよう
に、被検査パターン−下層配線間電気的短絡検出部21
6を制御部SC3に付加し、図16(a)と図16
(b)との画像比較を行い、明るさが過渡的に変化する
プラグ電極像を特定することで、短絡プラグ電極60
が、被検査パターンと下層配線との間の電気的短絡に起
因する不良であると認識できるようにしても良いことは
言うまでもない。
に、被検査パターン−下層配線間電気的短絡検出部21
6を制御部SC3に付加し、図16(a)と図16
(b)との画像比較を行い、明るさが過渡的に変化する
プラグ電極像を特定することで、短絡プラグ電極60
が、被検査パターンと下層配線との間の電気的短絡に起
因する不良であると認識できるようにしても良いことは
言うまでもない。
【0201】<E.実施の形態5>本発明に係る実施の
形態5として、シリコン基板バイアス制御の有無によ
り、二次電子の放出効率を変えることで、帯電制御の有
無と等価な効果を得ることができる、動作アルゴリズム
について、図17に示すフローチャートを用いて説明す
る。
形態5として、シリコン基板バイアス制御の有無によ
り、二次電子の放出効率を変えることで、帯電制御の有
無と等価な効果を得ることができる、動作アルゴリズム
について、図17に示すフローチャートを用いて説明す
る。
【0202】なお、本実施の形態の動作アルゴリズムの
実行には、図1を用いて説明したSEM式画像比較型検
査装置100を使用すれば良い。
実行には、図1を用いて説明したSEM式画像比較型検
査装置100を使用すれば良い。
【0203】<E−1.装置動作>まず、ステップST
91として、シリコン基板108上の検査領域に一次電
子線102が照射されるようにステージ107を移動す
る。
91として、シリコン基板108上の検査領域に一次電
子線102が照射されるようにステージ107を移動す
る。
【0204】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST92)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST92)。
【0205】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第1の画像)を取得する(ステップST
93)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第1の画像)を取得する(ステップST
93)。
【0206】次に、シリコン基板バイアス制御部109
からステージ107を介してシリコン基板108に負の
電圧Vrを印加し、シリコン基板108のバイアス制御
を行うステップST94)。
からステージ107を介してシリコン基板108に負の
電圧Vrを印加し、シリコン基板108のバイアス制御
を行うステップST94)。
【0207】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST95)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST95)。
【0208】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第2の画像)を取得する(ステップST
96)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第2の画像)を取得する(ステップST
96)。
【0209】その後、画像比較部115において、第1
の検査画像(第1の画像)と第2の検査画像(第2の画
像)との画像比較(画像間比較)を行う(ステップST
97)。
の検査画像(第1の画像)と第2の検査画像(第2の画
像)との画像比較(画像間比較)を行う(ステップST
97)。
【0210】最後に、被検査パターン−下層配線間電気
的短絡検出部116において、予め定めたしきい値を基
準として、画像間比較(ステップST97)の結果を処
理し、被検査パターンと下層配線間の電気的短絡不良を
検出する(ステップST98)。
的短絡検出部116において、予め定めたしきい値を基
準として、画像間比較(ステップST97)の結果を処
理し、被検査パターンと下層配線間の電気的短絡不良を
検出する(ステップST98)。
【0211】<E−2.作用効果>以上説明した実施の
形態5の動作アルゴリズムにおいては、ステップST9
3の第1の検査画像の取得に際して、帯電制御のみで二
次電子画像を取得するようにするので、二次電子の放出
効率が低く、バイアス制御のみで帯電制御は行わない場
合と同程度の二次電子放出効率しか得られず、第1の検
査画像は、図3(a)に示したような検査画像となる。
形態5の動作アルゴリズムにおいては、ステップST9
3の第1の検査画像の取得に際して、帯電制御のみで二
次電子画像を取得するようにするので、二次電子の放出
効率が低く、バイアス制御のみで帯電制御は行わない場
合と同程度の二次電子放出効率しか得られず、第1の検
査画像は、図3(a)に示したような検査画像となる。
【0212】一方、第2の検査画像は、バイアス制御と
帯電制御を行った結果として得られ、図3(b)に示し
たような検査画像となる。
帯電制御を行った結果として得られ、図3(b)に示し
たような検査画像となる。
【0213】従って、図3(a)に示す検査画像と、図
3(b)に示す検査画像とを比較するという実施の形態
1と同様に、明るさが過渡的に変化するプラグ電極像を
特定でき、従来は不良として検出できなかった、短絡プ
ラグ電極60、すなわち、被検査パターンと下層配線と
の間の電気的短絡不良を検出することができる。
3(b)に示す検査画像とを比較するという実施の形態
1と同様に、明るさが過渡的に変化するプラグ電極像を
特定でき、従来は不良として検出できなかった、短絡プ
ラグ電極60、すなわち、被検査パターンと下層配線と
の間の電気的短絡不良を検出することができる。
【0214】なお、二次電子放出効率は、シリコン基板
108に印加するバイアス電圧Vrの絶対値が大きくな
れば、増加する傾向を有している。
108に印加するバイアス電圧Vrの絶対値が大きくな
れば、増加する傾向を有している。
【0215】<F.実施の形態6> <F−1.装置構成>本発明に係る実施の形態6とし
て、図18にSEM式画像比較型検査装置400の構成
を模式的に示す。
て、図18にSEM式画像比較型検査装置400の構成
を模式的に示す。
【0216】SEM式画像比較型検査装置400は、S
EM本体部SEと、SEM本体部SEの各構成を制御す
る制御部SC4とを備えている。
EM本体部SEと、SEM本体部SEの各構成を制御す
る制御部SC4とを備えている。
【0217】SEM本体部SEの構成は図1を用いて説
明したSEM式画像比較型検査装置100と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。
明したSEM式画像比較型検査装置100と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。
【0218】また、制御部SC4も基本的にはSEM式
画像比較型検査装置100の制御部SC1と同じであ
り、同一の構成については同一の符号を付すが、制御部
SC4においては、一次電子走査線部106および被検
査パターン−下層配線間電気的短絡検出部416がCA
Dレイアウト情報417を参照する構成となっている。
画像比較型検査装置100の制御部SC1と同じであ
り、同一の構成については同一の符号を付すが、制御部
SC4においては、一次電子走査線部106および被検
査パターン−下層配線間電気的短絡検出部416がCA
Dレイアウト情報417を参照する構成となっている。
【0219】<F−2.装置動作>次に、SEM式画像
比較型検査装置400の基本的な動作について、図18
を参照して説明する。
比較型検査装置400の基本的な動作について、図18
を参照して説明する。
【0220】電子銃101から放出された一次電子線1
02は、収束レンズ103および対物レンズ104によ
り半導体装置を形成中のシリコン基板108に照射され
る。そして、一次電子走査線部106は偏光器105を
制御し、偏光器105により一次電子線102がシリコ
ン基板108上を走査するのと同期して、一次電子線1
02の照射を受けてシリコン基板108から放出される
二次電子112を二次電子検出器113で受け、二次電
子強度として画像取得部114に与える。画像取得部1
14では、二次電子強度を輝度変調して二次電子画像を
得る。このとき、シリコン基板バイアス制御部109か
らステージ107を介してシリコン基板108に負の電
圧Vrを印加することにより二次電子放出効率を高め、
帯電制御部111から帯電制御電極110に正の電圧V
fを印加することにより正電荷の帯電を促進することが
できる。
02は、収束レンズ103および対物レンズ104によ
り半導体装置を形成中のシリコン基板108に照射され
る。そして、一次電子走査線部106は偏光器105を
制御し、偏光器105により一次電子線102がシリコ
ン基板108上を走査するのと同期して、一次電子線1
02の照射を受けてシリコン基板108から放出される
二次電子112を二次電子検出器113で受け、二次電
子強度として画像取得部114に与える。画像取得部1
14では、二次電子強度を輝度変調して二次電子画像を
得る。このとき、シリコン基板バイアス制御部109か
らステージ107を介してシリコン基板108に負の電
圧Vrを印加することにより二次電子放出効率を高め、
帯電制御部111から帯電制御電極110に正の電圧V
fを印加することにより正電荷の帯電を促進することが
できる。
【0221】そして、条件を変えて取得した画像を画像
比較部115で比較し、被検査パターン−下層配線間電
気的短絡検出部416で電気的短絡不良を自動的に検出
する。
比較部115で比較し、被検査パターン−下層配線間電
気的短絡検出部416で電気的短絡不良を自動的に検出
する。
【0222】次に、SEM式画像比較型検査装置400
の動作アルゴリズムについて、図19に示すフローチャ
ートを用いて説明する。
の動作アルゴリズムについて、図19に示すフローチャ
ートを用いて説明する。
【0223】まず、ステップST101として、シリコ
ン基板バイアス制御部109からステージ107を介し
てシリコン基板108に負の電圧Vrを印加し、シリコ
ン基板108のバイアス制御を行う。
ン基板バイアス制御部109からステージ107を介し
てシリコン基板108に負の電圧Vrを印加し、シリコ
ン基板108のバイアス制御を行う。
【0224】次に、画像比較に際しての比較対象となる
参照画像を得るため、シリコン基板108上の参照領域
に一次電子線102が照射されるようにステージ107
を移動する(ステップST102)。
参照画像を得るため、シリコン基板108上の参照領域
に一次電子線102が照射されるようにステージ107
を移動する(ステップST102)。
【0225】次に、シリコン基板108上の参照領域を
一次電子線102で走査し、当該参照領域から放出され
る二次電子112を二次電子検出器113で検出し、参
照画像(第1の画像)を取得する(ステップST10
3)。
一次電子線102で走査し、当該参照領域から放出され
る二次電子112を二次電子検出器113で検出し、参
照画像(第1の画像)を取得する(ステップST10
3)。
【0226】次に、シリコン基板108上の検査領域に
一次電子線102が照射されるようにステージ107を
移動する(ステップST104)。
一次電子線102が照射されるようにステージ107を
移動する(ステップST104)。
【0227】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第2の画像)を取得する(ステップST
105)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
1の検査画像(第2の画像)を取得する(ステップST
105)。
【0228】次に、画像比較部115において、参照画
像(第1の画像)と第1の検査画像(第2の画像)との
画像比較(画像間比較)を行う(ステップST10
6)。
像(第1の画像)と第1の検査画像(第2の画像)との
画像比較(画像間比較)を行う(ステップST10
6)。
【0229】そして、予め定めたしきい値を基準とし
て、画像間比較(ステップST106)の結果を処理
し、電気的不良の候補を検出する(ステップST10
7)。
て、画像間比較(ステップST106)の結果を処理
し、電気的不良の候補を検出する(ステップST10
7)。
【0230】次に、帯電制御電極110に正の電圧Vf
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST108)。
を印加するとともに、シリコン基板108上の広い領域
に一次電子線を照射して、シリコン基板108上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う(ステップ
ST108)。
【0231】次に、シリコン基板108上の検査領域を
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第3の画像)を取得する(ステップST
109)。
一次電子線102で走査し、当該検査領域から放出され
る二次電子112を二次電子検出器113で検出し、第
2の検査画像(第3の画像)を取得する(ステップST
109)。
【0232】その後、画像比較部115において、第1
の検査画像(第2の画像)と検査画像(第3の画像)と
の画像比較(画像間比較)を行う(ステップST11
0)。
の検査画像(第2の画像)と検査画像(第3の画像)と
の画像比較(画像間比較)を行う(ステップST11
0)。
【0233】最後に、被検査パターン−下層配線間電気
的短絡検出部416において、CADレイアウト情報4
17を参照して、しきい値を決定し、ステップST10
6およびST110における画像間比較の結果を処理
し、被検査パターンと下層配線間の電気的短絡不良を検
出する(ステップST111)。
的短絡検出部416において、CADレイアウト情報4
17を参照して、しきい値を決定し、ステップST10
6およびST110における画像間比較の結果を処理
し、被検査パターンと下層配線間の電気的短絡不良を検
出する(ステップST111)。
【0234】<F−3.作用効果>次に、図19を用い
て説明したステップST101〜ST111のアルゴリ
ズムを採用することで得られる、本実施の形態の作用効
果について、図20および図21を用いて説明する。
て説明したステップST101〜ST111のアルゴリ
ズムを採用することで得られる、本実施の形態の作用効
果について、図20および図21を用いて説明する。
【0235】これまでに説明した実施の形態1〜5にお
いては、被検査パターンと下層配線間の電気的短絡不良
は、被検査パターン、すなわち図20に示すように、パ
ターン欠陥を有する欠陥ゲート電極59の平面形状が何
れも同じであり、欠陥ゲート電極59とシリコン基板と
の間の容量結合の静電容量が何れも同じであると仮定し
ていた。
いては、被検査パターンと下層配線間の電気的短絡不良
は、被検査パターン、すなわち図20に示すように、パ
ターン欠陥を有する欠陥ゲート電極59の平面形状が何
れも同じであり、欠陥ゲート電極59とシリコン基板と
の間の容量結合の静電容量が何れも同じであると仮定し
ていた。
【0236】すなわち、図20においては、パターン欠
陥を有する複数の欠陥ゲート電極59と、それに接触す
ることで不良となった短絡プラグ電極60との平面形状
が示されているが、複数の欠陥ゲート電極59は何れも
同じ平面形状なので、シリコン基板との間の容量結合の
静電容量が何れも同じとなり、短絡プラグ電極60の二
次電子像は何れも同じような明るさとなる。
陥を有する複数の欠陥ゲート電極59と、それに接触す
ることで不良となった短絡プラグ電極60との平面形状
が示されているが、複数の欠陥ゲート電極59は何れも
同じ平面形状なので、シリコン基板との間の容量結合の
静電容量が何れも同じとなり、短絡プラグ電極60の二
次電子像は何れも同じような明るさとなる。
【0237】しかし、欠陥ゲート電極59の平面形状が
ランダムパターンである場合は、下層配線(すなわち欠
陥ゲート電極59)とシリコン基板との間の静電容量が
形状に起因して個々に異なることになり、被検査パター
ン(すなわち短絡プラグ電極60)の二次電子像は、形
状に起因する静電容量の違いによって明るさが異なるこ
とになる。その結果、帯電制御を行っても、短絡の程度
に応じた輝度あるいはコントラストの変化を呈しないこ
とになる。
ランダムパターンである場合は、下層配線(すなわち欠
陥ゲート電極59)とシリコン基板との間の静電容量が
形状に起因して個々に異なることになり、被検査パター
ン(すなわち短絡プラグ電極60)の二次電子像は、形
状に起因する静電容量の違いによって明るさが異なるこ
とになる。その結果、帯電制御を行っても、短絡の程度
に応じた輝度あるいはコントラストの変化を呈しないこ
とになる。
【0238】そこで、CADレイアウト情報を用いて、
形状に起因する静電容量の違いを考慮したしきい値を設
定することで、形状に起因する静電容量の違いを補正す
ることができる。
形状に起因する静電容量の違いを考慮したしきい値を設
定することで、形状に起因する静電容量の違いを補正す
ることができる。
【0239】これを図21を用いて説明する。図21に
示すように、欠陥ゲート電極59Aおよび59Bに、そ
れぞれ短絡プラグ電極60Aおよび60Bが接触してい
ると仮定する。図21において、短絡プラグ電極60B
に接触する欠陥ゲート電極59Bは短く、その静電容量
は小さい。一方、短絡プラグ電極60Aに接触する欠陥
ゲート電極59Aは長く、その静電容量は欠陥ゲート電
極59Bに比べて遙かに大きいことが予想される。この
ような状態においては、上述した理由により、短絡プラ
グ電極60Aおよび60Bの明るさは、短絡の程度に応
じた明るさとはならず、場合によっては正常なプラグ電
極と同じ明るさとなって、区別ができない可能性があ
る。
示すように、欠陥ゲート電極59Aおよび59Bに、そ
れぞれ短絡プラグ電極60Aおよび60Bが接触してい
ると仮定する。図21において、短絡プラグ電極60B
に接触する欠陥ゲート電極59Bは短く、その静電容量
は小さい。一方、短絡プラグ電極60Aに接触する欠陥
ゲート電極59Aは長く、その静電容量は欠陥ゲート電
極59Bに比べて遙かに大きいことが予想される。この
ような状態においては、上述した理由により、短絡プラ
グ電極60Aおよび60Bの明るさは、短絡の程度に応
じた明るさとはならず、場合によっては正常なプラグ電
極と同じ明るさとなって、区別ができない可能性があ
る。
【0240】そこで、欠陥ゲート電極59Aとシリコン
基板との間の静電容量をCA、欠陥ゲート電極59Bと
シリコン基板との間の静電容量をCBとするならば、被
検査パターン−下層配線間電気的短絡検出部416にお
いては、静電容量をCAおよびCBに応じて決定した、短
絡プラグ電極60Aの判定のためのしきい値ThA、お
よび短絡プラグ電極60Bの判定のためのしきい値Th
Bを用いることで、下層配線の平面形状の影響をキャン
セルして、被検査パターンと下層配線との間の電気的短
絡不良を検出することができ、電気的短絡不良を正確に
特定できる。
基板との間の静電容量をCA、欠陥ゲート電極59Bと
シリコン基板との間の静電容量をCBとするならば、被
検査パターン−下層配線間電気的短絡検出部416にお
いては、静電容量をCAおよびCBに応じて決定した、短
絡プラグ電極60Aの判定のためのしきい値ThA、お
よび短絡プラグ電極60Bの判定のためのしきい値Th
Bを用いることで、下層配線の平面形状の影響をキャン
セルして、被検査パターンと下層配線との間の電気的短
絡不良を検出することができ、電気的短絡不良を正確に
特定できる。
【0241】なお、被検査パターン−下層配線間電気的
短絡検出部416においては、CADレイアウト情報4
17を参照して、上述したしきい値ThAおよびThBを
決定する機能を有しており、下層配線の平面形状がラン
ダムパターンである場合にも、被検査パターンと下層配
線との間の電気的短絡不良の短絡の程度を有効に知得す
ることができる。
短絡検出部416においては、CADレイアウト情報4
17を参照して、上述したしきい値ThAおよびThBを
決定する機能を有しており、下層配線の平面形状がラン
ダムパターンである場合にも、被検査パターンと下層配
線との間の電気的短絡不良の短絡の程度を有効に知得す
ることができる。
【0242】また、CAD情報の参照は、実施の形態1
〜5において説明した検査のための各アルゴリズムにお
いて採用しても良いことは言うまでもない。
〜5において説明した検査のための各アルゴリズムにお
いて採用しても良いことは言うまでもない。
【0243】<F−4.変形例>以上説明した実施の形
態8においては、短絡プラグ電極の判定のためのしきい
値を下層配線の静電容量に応じて決定するためにCAD
レイアウト情報を使用したが、CADレイアウト情報
は、以下のように使用しても良い。
態8においては、短絡プラグ電極の判定のためのしきい
値を下層配線の静電容量に応じて決定するためにCAD
レイアウト情報を使用したが、CADレイアウト情報
は、以下のように使用しても良い。
【0244】すなわち、図19を用いて説明したステッ
プST108の帯電制御を、CADレイアウト情報を参
照して定めた所定領域に一次電子線を照射して、シリコ
ン基板108上の絶縁膜の上記所定領域表面に正電荷を
蓄積するCAD参照帯電制御とすることで、下層配線が
ランダムパターンである場合でも、短絡の程度に応じた
色調の変化を得ることができる。
プST108の帯電制御を、CADレイアウト情報を参
照して定めた所定領域に一次電子線を照射して、シリコ
ン基板108上の絶縁膜の上記所定領域表面に正電荷を
蓄積するCAD参照帯電制御とすることで、下層配線が
ランダムパターンである場合でも、短絡の程度に応じた
色調の変化を得ることができる。
【0245】これは、例えば、図21において、欠陥ゲ
ート電極59Bが接触する可能性がある短絡プラグ電極
60Bを中心とする領域には、単位面積あたりの照射量
が大きくなるように集中的に一次電子線を照射し、欠陥
ゲート電極59Aが接触する可能性がある短絡プラグ電
極60Aを中心とする領域には、単位面積あたりの照射
量が小さくなるように、広範囲に一次電子線を照射する
ことで、被検査パターンからの二次電子放出効率を、下
層配線の静電容量に応じて補正することで、短絡の程度
に応じた色調の変化を得ることができるというものであ
る。
ート電極59Bが接触する可能性がある短絡プラグ電極
60Bを中心とする領域には、単位面積あたりの照射量
が大きくなるように集中的に一次電子線を照射し、欠陥
ゲート電極59Aが接触する可能性がある短絡プラグ電
極60Aを中心とする領域には、単位面積あたりの照射
量が小さくなるように、広範囲に一次電子線を照射する
ことで、被検査パターンからの二次電子放出効率を、下
層配線の静電容量に応じて補正することで、短絡の程度
に応じた色調の変化を得ることができるというものであ
る。
【0246】
【発明の効果】本発明に係る請求項1記載の半導体装置
の検査方法によれば、帯電制御を行わずに取得された第
1の画像と、帯電制御を行って取得した第2の画像とを
比較するので、被検査パターンと、その下層に配設され
た下層配線との間の電気的短絡により発生する電気的短
絡不良を、明るさが過渡的に変化する被検査パターンと
して特定することができる。
の検査方法によれば、帯電制御を行わずに取得された第
1の画像と、帯電制御を行って取得した第2の画像とを
比較するので、被検査パターンと、その下層に配設され
た下層配線との間の電気的短絡により発生する電気的短
絡不良を、明るさが過渡的に変化する被検査パターンと
して特定することができる。
【0247】本発明に係る請求項2記載の半導体装置の
検査方法によれば、バイアス制御を行わずに取得された
第1の画像と、バイアス制御および帯電制御を行って取
得した第2の画像とを比較するので、被検査パターン
と、その下層に配設された下層配線との間の電気的短絡
により発生する電気的短絡不良を、明るさが過渡的に変
化する被検査パターンとして特定することができる。
検査方法によれば、バイアス制御を行わずに取得された
第1の画像と、バイアス制御および帯電制御を行って取
得した第2の画像とを比較するので、被検査パターン
と、その下層に配設された下層配線との間の電気的短絡
により発生する電気的短絡不良を、明るさが過渡的に変
化する被検査パターンとして特定することができる。
【0248】本発明に係る請求項3記載の半導体装置の
検査方法によれば、検査領域を対象としてステップ(a)
および(b)を実行することで、第1および第2の検査
画像を得ることができ、両者を比較することで、効率良
く電気的短絡不良を特定できる。
検査方法によれば、検査領域を対象としてステップ(a)
および(b)を実行することで、第1および第2の検査
画像を得ることができ、両者を比較することで、効率良
く電気的短絡不良を特定できる。
【0249】本発明に係る請求項4記載の半導体装置の
検査方法によれば、被検査パターンと下層配線との間の
電気的短絡不良を特定するための、より具体的方法を得
ることができる。
検査方法によれば、被検査パターンと下層配線との間の
電気的短絡不良を特定するための、より具体的方法を得
ることができる。
【0250】本発明に係る請求項5記載の半導体装置の
検査方法によれば、参照画像と第1の検査画像とを比較
して、欠陥および電気的不良箇所の候補を検出し、第1
の検査画像と第2の検査画像とを比較して、欠陥および
電気的不良箇所の候補から、欠陥および電気的不良箇所
を特定するので、欠陥および電気的不良箇所を正確に特
定できる。
検査方法によれば、参照画像と第1の検査画像とを比較
して、欠陥および電気的不良箇所の候補を検出し、第1
の検査画像と第2の検査画像とを比較して、欠陥および
電気的不良箇所の候補から、欠陥および電気的不良箇所
を特定するので、欠陥および電気的不良箇所を正確に特
定できる。
【0251】本発明に係る請求項6記載の半導体装置の
検査方法によれば、明るさが過渡的に変化する被検査パ
ターンの、明るさの変化が終了するまでの経過時間を、
ステップ(b)の繰り返し回数に基づいて測定するので、
経過時間に基づいて電気的短絡不良の程度を定量的に得
ることができる。
検査方法によれば、明るさが過渡的に変化する被検査パ
ターンの、明るさの変化が終了するまでの経過時間を、
ステップ(b)の繰り返し回数に基づいて測定するので、
経過時間に基づいて電気的短絡不良の程度を定量的に得
ることができる。
【0252】本発明に係る請求項7記載の半導体装置の
検査方法によれば、被検査パターンの下層に配設される
下層配線と半導体基板との間の静電容量に応じて決定し
た、電気的不良箇所を検出するためのしきい値に基づい
て、明るさが過渡的に変化する被検査パターンを電気的
短絡不良として特定するので、下層配線の平面形状の影
響をキャンセルでき、電気的短絡不良の正確な特定がで
きる。
検査方法によれば、被検査パターンの下層に配設される
下層配線と半導体基板との間の静電容量に応じて決定し
た、電気的不良箇所を検出するためのしきい値に基づい
て、明るさが過渡的に変化する被検査パターンを電気的
短絡不良として特定するので、下層配線の平面形状の影
響をキャンセルでき、電気的短絡不良の正確な特定がで
きる。
【0253】本発明に係る請求項8記載の半導体装置の
検査方法によれば、帯電制御として、半導体装置のレイ
アウト情報に基づいて定めた所定領域に一次電子線を照
射して、半導体基板表面の所定領域に正電荷を帯電させ
るので、被検査パターンからの二次電子放出効率を、下
層配線の静電容量に応じて補正することで、短絡の程度
に応じた被検査パターンの色調の変化を得ることができ
る。
検査方法によれば、帯電制御として、半導体装置のレイ
アウト情報に基づいて定めた所定領域に一次電子線を照
射して、半導体基板表面の所定領域に正電荷を帯電させ
るので、被検査パターンからの二次電子放出効率を、下
層配線の静電容量に応じて補正することで、短絡の程度
に応じた被検査パターンの色調の変化を得ることができ
る。
【0254】本発明に係る請求項9記載の半導体装置の
検査方法によれば、帯電制御を行わずに取得された第1
の画像と、帯電制御を行って取得した第2の画像とに基
づいて、二次電子強度の時間変化を微分処理により求め
るので、明るさが過渡的に変化する被検査パターンの特
定を正確行うことができる。
検査方法によれば、帯電制御を行わずに取得された第1
の画像と、帯電制御を行って取得した第2の画像とに基
づいて、二次電子強度の時間変化を微分処理により求め
るので、明るさが過渡的に変化する被検査パターンの特
定を正確行うことができる。
【0255】本発明に係る請求項10記載の半導体装置
の検査方法によれば、二次電子強度の微分係数に基づい
て、被検査パターンの電気的不良箇所を一義的に特定で
きる。
の検査方法によれば、二次電子強度の微分係数に基づい
て、被検査パターンの電気的不良箇所を一義的に特定で
きる。
【0256】本発明に係る請求項11記載の半導体装置
の検査方法によれば、ステップ(b)の繰り返しにより、
明るさが過渡的に変化する被検査パターンの明るさの変
化が終了するまでの経過時間を知得でき、経過時間に基
づいて電気的短絡不良の程度を定量的に得ることができ
る。
の検査方法によれば、ステップ(b)の繰り返しにより、
明るさが過渡的に変化する被検査パターンの明るさの変
化が終了するまでの経過時間を知得でき、経過時間に基
づいて電気的短絡不良の程度を定量的に得ることができ
る。
【0257】本発明に係る請求項12記載の半導体装置
の検査方法によれば、第1の検査画像と第2の検査画像
とで、一次電子線の走査範囲を変えながらも、トリミン
グ処理により第1および2の検査画像上の比較領域を同
じとすることで、単位面積・単位時間あたりに照射され
る一次電子線の電流密度が、第1の検査画像と第2の検
査画像とで異なることになり、極端な条件下では、帯電
制御を行う場合と、行わない場合ほど二次電子の放出効
果が異なる。この結果、被検査パターンと、その下層に
配設された下層配線との間の電気的短絡により発生する
電気的短絡不良を、明るさが過渡的に変化する被検査パ
ターンとして特定することができる。
の検査方法によれば、第1の検査画像と第2の検査画像
とで、一次電子線の走査範囲を変えながらも、トリミン
グ処理により第1および2の検査画像上の比較領域を同
じとすることで、単位面積・単位時間あたりに照射され
る一次電子線の電流密度が、第1の検査画像と第2の検
査画像とで異なることになり、極端な条件下では、帯電
制御を行う場合と、行わない場合ほど二次電子の放出効
果が異なる。この結果、被検査パターンと、その下層に
配設された下層配線との間の電気的短絡により発生する
電気的短絡不良を、明るさが過渡的に変化する被検査パ
ターンとして特定することができる。
【0258】本発明に係る請求項13記載の半導体装置
の検査方法によれば、電気的短絡不良を、明るさが過渡
的に変化する被検査パターンとして特定するための具体
的条件を得ることができる。
の検査方法によれば、電気的短絡不良を、明るさが過渡
的に変化する被検査パターンとして特定するための具体
的条件を得ることができる。
【0259】本発明に係る請求項14記載の半導体装置
の検査方法によれば、シリコン基板バイアス制御はなさ
れているが、帯電制御がなされていない状態で得られた
複数の第1の画像どうしの比較、およびシリコン基板バ
イアス制御も、帯電制御もなされている状態で得られた
複数の第2の画像どうしの比較を行って、それぞれの差
異に基づいて被検査パターンの欠陥および電気的不良箇
所を検出するので、欠陥および電気的不良箇所を正確に
特定できる。
の検査方法によれば、シリコン基板バイアス制御はなさ
れているが、帯電制御がなされていない状態で得られた
複数の第1の画像どうしの比較、およびシリコン基板バ
イアス制御も、帯電制御もなされている状態で得られた
複数の第2の画像どうしの比較を行って、それぞれの差
異に基づいて被検査パターンの欠陥および電気的不良箇
所を検出するので、欠陥および電気的不良箇所を正確に
特定できる。
【0260】本発明に係る請求項15記載の半導体装置
の検査方法によれば、第1の参照画像と第1の検査画像
とを比較して、欠陥および電気的不良箇所の候補を検出
し、第2の参照画像と第2の検査画像とを比較して、欠
陥および電気的不良箇所の候補から、欠陥および電気的
不良箇所を特定するので、欠陥および電気的不良箇所を
正確に特定できる。
の検査方法によれば、第1の参照画像と第1の検査画像
とを比較して、欠陥および電気的不良箇所の候補を検出
し、第2の参照画像と第2の検査画像とを比較して、欠
陥および電気的不良箇所の候補から、欠陥および電気的
不良箇所を特定するので、欠陥および電気的不良箇所を
正確に特定できる。
【0261】本発明に係る請求項16記載の半導体装置
の検査装置によれば、被検査パターンと、その下層に配
設された下層配線との間の電気的短絡により発生する電
気的短絡不良を、明るさが過渡的に変化する被検査パタ
ーンとして特定することができる。
の検査装置によれば、被検査パターンと、その下層に配
設された下層配線との間の電気的短絡により発生する電
気的短絡不良を、明るさが過渡的に変化する被検査パタ
ーンとして特定することができる。
【図1】 本発明に係る実施の形態1の検査装置の構成
を説明する図である。
を説明する図である。
【図2】 本発明に係る実施の形態1の検査方法を説明
するフローチャートである。
するフローチャートである。
【図3】 本発明に係る実施の形態1の検査方法を説明
する二次電子画像を示す図である。
する二次電子画像を示す図である。
【図4】 基板バイアス制御および帯電制御を説明する
図である。
図である。
【図5】 本発明に係る実施の形態1の検査方法の変形
例を説明するフローチャートである。
例を説明するフローチャートである。
【図6】 本発明に係る実施の形態1の検査方法の変形
例を説明する二次電子画像を示す図である。
例を説明する二次電子画像を示す図である。
【図7】 本発明に係る実施の形態1の検査方法の変形
例を説明するフローチャートである。
例を説明するフローチャートである。
【図8】 短絡プラグ電極を表す等価回路図である。
【図9】 本発明に係る実施の形態2の検査装置の構成
を説明する図である。
を説明する図である。
【図10】 本発明に係る実施の形態2の検査方法を説
明するフローチャートである。
明するフローチャートである。
【図11】 検査画像の二次電子強度の特性を示す図で
ある。
ある。
【図12】 検査画像の二次電子強度の微分特性を示す
図である。
図である。
【図13】 本発明に係る実施の形態3の検査方法を説
明するフローチャートである。
明するフローチャートである。
【図14】 本発明に係る実施の形態4の検査装置の構
成を説明する図である。
成を説明する図である。
【図15】 本発明に係る実施の形態4の検査方法を説
明するフローチャートである。
明するフローチャートである。
【図16】 本発明に係る実施の形態4の検査方法を説
明する二次電子画像を示す図である。
明する二次電子画像を示す図である。
【図17】 本発明に係る実施の形態5の検査方法を説
明するフローチャートである。
明するフローチャートである。
【図18】 本発明に係る実施の形態6の検査装置の構
成を説明する図である。
成を説明する図である。
【図19】 本発明に係る実施の形態6の検査方法を説
明するフローチャートである。
明するフローチャートである。
【図20】 本発明に係る実施の形態6の検査方法の概
念を説明する平面図である。
念を説明する平面図である。
【図21】 本発明に係る実施の形態6の検査方法の概
念を説明する平面図である。
念を説明する平面図である。
【図22】 従来の検査装置の構成を説明する図であ
る。
る。
【図23】 従来の検査方法を説明するフローチャート
である。
である。
【図24】 参照領域の断面構成を示す図である。
【図25】 検査領域の断面構成を示す図である。
【図26】 従来の検査方法を説明する二次電子画像を
示す図である。
示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01J 37/22 G01R 31/28 L Fターム(参考) 2G001 AA03 BA07 CA03 GA06 GA09 HA13 KA03 LA11 MA05 RA10 RA20 2G060 AA09 AE01 AF10 EA07 EB09 HC10 KA16 2G132 AA00 AD15 AF13 AL11 AL12 4M106 AA01 BA02 CA40 DH07 DH24 DJ07 DJ17 DJ18 DJ20 DJ32
Claims (16)
- 【請求項1】 被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、 (a)前記半導体基板に負の電圧を印加する基板バイアス
制御を行った状態で、前記二次電子画像として第1の画
像を取得するステップと、 (b)前記基板バイアス制御および前記半導体基板の表面
に正電荷を帯電させる帯電制御を行った状態で、前記二
次電子画像として第2の画像を取得するステップと、 (c)前記第1の画像と前記第2の画像とを比較して、そ
の差異に基づいて前記被検査パターンの欠陥および電気
的不良箇所を検出するステップと、を備える半導体装置
の検査方法。 - 【請求項2】 被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、 (a)前記半導体基板の表面に正電荷を帯電させる帯電制
御を行った状態で、前記二次電子画像として第1の画像
を取得するステップと、 (b)前記半導体基板に負の電圧を印加する基板バイアス
制御および前記帯電制御を行った状態で、前記二次電子
画像として第2の画像を取得するステップと、 (c)前記第1の画像と前記第2の画像とを比較して、そ
の差異に基づいて前記被検査パターンの欠陥および電気
的不良箇所を検出するステップと、を備える半導体装置
の検査方法。 - 【請求項3】 前記ステップ(a)および(b)は、 欠陥および不良を含む可能性を有する前記被検査パター
ンが配設された検査領域を対象として実行され、前記第
1および第2の画像として、第1および第2の検査画像
を取得し、 前記ステップ(c)は、 (c−1)前記第1の検査画像と前記第2の検査画像と
で、明るさが過渡的に変化する前記被検査パターンを、
前記被検査パターンとその下層に配設される下層配線と
の間の電気的短絡不良として特定するステップを含む、
請求項1または請求項2記載の半導体装置の検査方法。 - 【請求項4】 前記ステップ(c−1)は、 第1および第2のしきい値を準備し、前記第1の検査画
像において前記第1のしきい値を越え、前記第2の検査
画像において第2のしきい値を越えない前記被検査パタ
ーンを、前記被検査パターンと前記下層配線との間の電
気的短絡不良として特定するステップを含む、請求項3
記載の半導体装置の検査方法。 - 【請求項5】 前記ステップ(a)は、 欠陥および電気的不良を含む可能性を有する前記被検査
パターンが配設された検査領域を対象として実行され、
前記第1の画像として第1の検査画像を取得し、 前記ステップ(b)は、 欠陥および電気的不良を含まない前記被検査パターンが
配設された参照領域を対象として実行され、前記第2の
画像として参照画像を取得するとともに、前記検査領域
を対象として実行され、前記第2の画像として第2の検
査画像を取得し、前記ステップ(c)は、 (c−1)前記参照画像と前記第1の検査画像とを比較
して、予め定めたしきい値に基づいて、欠陥および電気
的不良箇所の候補を検出するステップと、 (c−2)前記第1の検査画像と前記第2の検査画像と
を比較して、欠陥および電気的不良箇所の前記候補か
ら、欠陥および電気的不良箇所を特定するとともに、明
るさが過渡的に変化する前記被検査パターンを、前記被
検査パターンと、その下層に配設される下層配線との間
の電気的短絡不良として特定するステップとを含む、請
求項1記載の半導体装置の検査方法。 - 【請求項6】 前記ステップ(a)は、 欠陥および電気的不良を含む可能性を有する前記被検査
パターンが配設された検査領域を対象として実行され、
前記第1の画像として、第1の検査画像を取得し、 前記ステップ(b)は、検査領域を対象として所定間隔で
繰り返して実行され、前記第2の画像として、複数の第
2の検査画像を取得し、 (d)明るさが過渡的に変化する前記被検査パターン
の、明るさの変化が終了するまでの経過時間を、前記ス
テップ(b)の繰り返し回数に基づいて測定するステップ
をさらに備える、請求項1記載の半導体装置の検査方
法。 - 【請求項7】 前記ステップ(c)は、 (c−1)前記半導体装置のレイアウト情報に基づい
て、前記被検査パターンの下層に配設される下層配線と
前記半導体基板との間の静電容量を算出し、静電容量に
応じて、電気的不良箇所を検出するためのしきい値を決
定するステップと、 (c−2)前記しきい値に基づいて、前記第1の検査画
像と前記第2の検査画像とで、明るさが過渡的に変化す
る前記被検査パターンを、前記被検査パターンと前記下
層配線との間の電気的短絡不良として特定するステップ
とを含む、請求項1記載の半導体装置の検査方法。 - 【請求項8】 前記ステップ(a)は、 前記帯電制御として、前記半導体装置のレイアウト情報
に基づいて定めた所定領域に前記一次電子線を照射し
て、前記半導体基板表面の前記所定領域に正電荷を帯電
させるステップを含む、請求項1記載の半導体装置の検
査方法。 - 【請求項9】 被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、 (a)前記半導体基板に負の電圧を印加する基板バイアス
制御を行った状態で、前記二次電子画像として第1の画
像を取得するステップと、 (b)前記基板バイアス制御および前記半導体基板の表面
に正電荷を帯電させる帯電制御を行った状態で、前記二
次電子画像として第2の画像を取得するステップと、 (c)前記第1および前記第2の画像に基づいて、二次電
子強度の時間変化を微分処理により求め、前記被検査パ
ターンの電気的不良箇所を検出するステップと、を備え
る半導体装置の検査方法。 - 【請求項10】 前記ステップ(a)は、 欠陥および電気的不良を含む可能性を有する前記被検査
パターンが配設された検査領域を対象として実行され、
前記第1の画像として、第1の検査画像を取得し、 前記ステップ(b)は、 検査領域を対象として所定間隔で繰り返して実行され、
前記第2の画像として、複数の第2の検査画像を取得
し、 前記ステップ(c)は、 前記第1の検査画像および前記複数の第2の検査画像の
それぞれの前記被検査パターンからの二次電子強度を微
分し、微分係数値に基づいて、前記被検査パターンの電
気的不良の種類を分類するステップを含む、請求項9記
載の半導体装置の検査方法。 - 【請求項11】 (d)明るさが過渡的に変化する前記被
検査パターンの、明るさの変化が終了するまでの経過時
間を、前記ステップ(b)の繰り返し回数に基づいて測定
するステップをさらに備える、請求項10記載の半導体
装置の検査方法。 - 【請求項12】 被検査パターンに一次電子線を照射す
ることで発生する二次電子を検出し、該二次電子の強度
に基づいて作成した二次電子画像を用いて半導体基板上
に形成途中の半導体装置を検査する検査方法であって、 (a)前記半導体基板に負の電圧を印加する基板バイアス
制御、および前記半導体基板の表面に正電荷を帯電させ
る帯電制御を行った状態で、欠陥および電気的不良を含
む可能性を有する前記被検査パターンが配設された検査
領域の第1の範囲および第2の範囲に前記一次電子線を
照射して第1および第2の検査画像を取得するステップ
と、 (b)前記第1および2の検査画像上の比較領域が同じに
なるようにトリミング処理を行うステップと、 (c)トリミング処理後の前記第1の検査画像とトリミン
グ処理後の前記第2の検査画像とを比較して、その差異
に基づいて前記被検査パターンの欠陥および電気的不良
箇所を検出するステップと、を備える半導体装置の検査
方法。 - 【請求項13】 前記第1の範囲は、前記第2の範囲よ
り広く、 第1の検査画像を取得した後に、前記第2の検査画像を
取得する、請求項12記載の半導体装置の検査方法。 - 【請求項14】 被検査パターンに一次電子線を照射す
ることで発生する二次電子を検出し、該二次電子の強度
に基づいて作成した二次電子画像を用いて半導体基板上
に形成途中の半導体装置を検査する検査方法であって、 (a)前記半導体基板に負の電圧を印加する基板バイアス
制御を行った状態で、前記二次電子画像として複数の第
1の画像を取得するステップと、 (b)前記基板バイアス制御および前記半導体基板の表面
に正電荷を帯電させる帯電制御を行った状態で、前記二
次電子画像として複数の第2の画像を取得するステップ
と、 (c)前記複数の第1の画像どうしの比較、および前記複
数の第2の画像どうしの比較を行って、それぞれの差異
に基づいて前記被検査パターンの欠陥および電気的不良
箇所を検出するステップと、を備える半導体装置の検査
方法。 - 【請求項15】 前記ステップ(a)は、 欠陥および電気的不良を含まない前記被検査パターンが
配設された参照領域を対象として実行され、前記第1の
画像として第1の参照画像を取得するとともに、欠陥お
よび電気的不良を含む可能性を有する前記被検査パター
ンが配設された検査領域を対象として実行され、前記第
1の画像として第1の検査画像を取得し、 前記ステップ(b)は、 前記検査領域を対象として実行され、前記第2の画像と
して第2の検査画像を取得するとともに、前記参照領域
を対象として実行され、前記第2の画像として第2の参
照画像を取得し、 前記ステップ(c)は、 前記第1の参照画像と前記第1の検査画像との比較、お
よび前記第2の参照画像と前記第2の検査画像との比較
を行うステップを含む、請求項14記載の半導体装置の
検査方法。 - 【請求項16】 被検査パターンに一次電子線を照射す
ることで発生する二次電子を検出し、該二次電子の強度
に基づいて作成した二次電子画像を用いて半導体基板上
に形成途中の半導体装置を検査する検査装置であって、 前記半導体基板に負の電圧を印加する基板バイアス制御
を行う基板バイアス制御手段と、 前記半導体基板の表面に正電荷を帯電させる帯電制御を
行う帯電制御手段と、 前記基板バイアス制御を行った状態で取得した第1の画
像と、前記基板バイアス制御および前記帯電制御を行っ
た状態で取得した第2の画像とを比較して、その差異に
基づいて前記被検査パターンの欠陥および電気的不良箇
所を検出する検出手段と、を備えた半導体装置の検査装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001115458A JP2002313862A (ja) | 2001-04-13 | 2001-04-13 | 半導体装置の検査方法および検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001115458A JP2002313862A (ja) | 2001-04-13 | 2001-04-13 | 半導体装置の検査方法および検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002313862A true JP2002313862A (ja) | 2002-10-25 |
Family
ID=18966354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001115458A Pending JP2002313862A (ja) | 2001-04-13 | 2001-04-13 | 半導体装置の検査方法および検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002313862A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006208367A (ja) * | 2004-12-27 | 2006-08-10 | Hitachi High-Technologies Corp | パターン検査方法および検査装置 |
JP2007019342A (ja) * | 2005-07-08 | 2007-01-25 | Renesas Technology Corp | 半導体装置のパイピング不良検出用teg並びにそのパイピング不良検出方法およびそのボイド形成状態判定方法 |
JP2008275513A (ja) * | 2007-05-01 | 2008-11-13 | Hitachi High-Technologies Corp | 電子線照射条件決定支援ユニット、および電子線式試料検査装置 |
JP2009272095A (ja) * | 2008-05-02 | 2009-11-19 | Advantest Corp | 走査型電子顕微鏡及び試料観察方法 |
WO2014021019A1 (ja) * | 2012-08-03 | 2014-02-06 | 株式会社 日立ハイテクノロジーズ | 荷電粒子線装置 |
CN112630288A (zh) * | 2020-11-17 | 2021-04-09 | 燕山大学 | 一种基于放电的二次电子发射系数测量装置及方法 |
-
2001
- 2001-04-13 JP JP2001115458A patent/JP2002313862A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006208367A (ja) * | 2004-12-27 | 2006-08-10 | Hitachi High-Technologies Corp | パターン検査方法および検査装置 |
JP4719569B2 (ja) * | 2004-12-27 | 2011-07-06 | 株式会社日立ハイテクノロジーズ | パターン検査方法および検査装置 |
JP2007019342A (ja) * | 2005-07-08 | 2007-01-25 | Renesas Technology Corp | 半導体装置のパイピング不良検出用teg並びにそのパイピング不良検出方法およびそのボイド形成状態判定方法 |
JP2008275513A (ja) * | 2007-05-01 | 2008-11-13 | Hitachi High-Technologies Corp | 電子線照射条件決定支援ユニット、および電子線式試料検査装置 |
JP2009272095A (ja) * | 2008-05-02 | 2009-11-19 | Advantest Corp | 走査型電子顕微鏡及び試料観察方法 |
WO2014021019A1 (ja) * | 2012-08-03 | 2014-02-06 | 株式会社 日立ハイテクノロジーズ | 荷電粒子線装置 |
US9177757B2 (en) | 2012-08-03 | 2015-11-03 | Hitachi High-Technologies Corporation | Charged particle beam apparatus |
KR101730919B1 (ko) * | 2012-08-03 | 2017-04-27 | 가부시키가이샤 히다치 하이테크놀로지즈 | 하전 입자선 장치 |
CN112630288A (zh) * | 2020-11-17 | 2021-04-09 | 燕山大学 | 一种基于放电的二次电子发射系数测量装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3698075B2 (ja) | 半導体基板の検査方法およびその装置 | |
US4755874A (en) | Emission microscopy system | |
TWI411776B (zh) | 在以帶電粒子束進行檢視的過程中對已辨識出的缺陷定義特徵的方法及其應用 | |
US7829853B2 (en) | Sample surface observation method | |
US6753524B2 (en) | Inspection system and inspection process for wafer with circuit using charged-particle beam | |
US7127099B2 (en) | Image searching defect detector | |
US7573066B2 (en) | Semiconductor substrate, substrate inspection method, semiconductor device manufacturing method, and inspection apparatus | |
US20070222464A1 (en) | Method and apparatus for reviewing defects by detecting images having voltage contrast | |
US20040062432A1 (en) | Image defect inspection method, image defect inspection apparatus and appearance inspection apparatus | |
US7733099B2 (en) | Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect | |
WO2016002003A1 (ja) | 基板検査装置及び方法 | |
US20060163477A1 (en) | Method and apparatus for inspecting patterns | |
US20100225905A1 (en) | Inspection method and inspection apparatus for semiconductor substrate | |
JP2002313862A (ja) | 半導体装置の検査方法および検査装置 | |
JP2005519260A5 (ja) | ||
JP2008016858A (ja) | 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置 | |
JP2002124555A (ja) | Sem式欠陥レビュー装置およびその方法並びに検査システム | |
JP2002368049A (ja) | 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法 | |
JP3708763B2 (ja) | 欠陥検出方法 | |
JP2002353279A (ja) | 回路パターン検査方法とその装置 | |
JP4216485B2 (ja) | パターン検査方法およびその装置 | |
Nozoe et al. | New voltage-contrast imaging method for detection of electrical failures | |
US6720779B1 (en) | Defect type identification using hyper-extracting-field | |
JP3314217B2 (ja) | 外観検査装置 | |
EP0237406A2 (en) | Electron beam testing of semiconductor wafers |