JP2002313862A - 半導体装置の検査方法および検査装置 - Google Patents

Abstract

(57)【要約】 【課題】 被検査パターンと下層配線との電気的短絡に
起因する不良についても検出することが可能な半導体装
置の検査方法および検査装置を提供する。 【解決手段】 電子銃１０１から放出された一次電子線
１０２は、収束レンズ１０３および対物レンズ１０４に
より半導体装置を形成中のシリコン基板１０８に照射さ
れる。そして、一次電子走査線部１０６により制御され
た偏光器１０５により一次電子線１０２がシリコン基板
１０８上を走査するのと同期して、一次電子線１０２の
照射を受けてシリコン基板１０８から放出される二次電
子１１２を二次電子検出器１１３で受け、二次電子強度
として画像取得部１１４に与える。画像取得部１１４で
は、二次電子強度を輝度変調して二次電子画像を得る。
そして、検出領域を変えて取得した画像を画像比較部１
１５で比較し、被検査パターン−下層配線間電気的短絡
検出部１１６で電気的短絡不良を自動的に検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の検査
方法および検査装置に関し、特に、被検査パターンの電
気的短絡不良を製造途中で検出する半導体装置の検査方
法および検査装置に関にするものである。

【０００２】

【従来の技術】半導体装置の製造においては、製品の品
質を維持するため、また、製造不良を早期検出するた
め、製造途中での検査がなされている。この検査におい
ては、パターン欠陥の検出だけでなく、電位コントラス
トの差異から判明する電位不良欠陥（電位コントラスト
欠陥）等を検出可能な、走査型二次電子顕微鏡（Scanni
ngElectron Microscope:SEM）を基本としたＳＥＭ式画
像比較型検査装置が用いられている。

【０００３】図２２を用いて、従来のＳＥＭ式画像比較
型検査装置９０の構成について説明する。図２２はＳＥ
Ｍ式画像比較型検査装置９０の構成を模式的に示す図で
ある。

【０００４】図２２に示すように、ＳＥＭ式画像比較型
検査装置９０は、ＳＥＭ本体部ＳＥと、ＳＥＭ本体部Ｓ
Ｅの各構成を制御する制御部ＳＣとを備えている。ＳＥ
Ｍ本体部ＳＥは、電子銃１、電子銃１から放出される一
次電子線２を収束させる収束レンズ３、一次電子線２を
試料上で収束させる対物レンズ４、一次電子線２を走査
する偏光器５、試料を搭載するステージ７、試料表面に
電荷を帯電させる帯電制御電極１０、試料から放出され
る二次電子１２を検出する二次電子検出器１３とを備
え、ステージ７上には試料として半導体装置を形成中の
シリコン基板８が搭載されている。

【０００５】制御部ＳＣは、偏光器５を制御して一次電
子線２を走査する一次電子線走査部６、シリコン基板８
に与えるバイアス電圧を制御するシリコン基板バイアス
制御部９、帯電制御電極１０を制御する帯電制御部１
１、二次電子検出器１３の出力を受ける画像取得部１
４、画像取得部１４で得られた二次電子画像を比較する
画像比較部１５を備えている。

【０００６】次に、ＳＥＭ式画像比較型検査装置９０の
基本的な動作について、図２２を参照して説明する。

【０００７】電子銃１から放出された一次電子線２は、
収束レンズ３および対物レンズ４により半導体装置を形
成中のシリコン基板８に照射される。そして、一次電子
走査線部６により制御された偏光器５により一次電子線
２がシリコン基板８上を走査するのと同期して、一次電
子線２の照射を受けてシリコン基板８から放出される二
次電子１２を二次電子検出器１３で受け、二次電子強度
として画像取得部１４に与える。画像取得部１４では、
二次電子強度を輝度変調して二次電子画像を得る。そし
て、検出領域を変えて取得した画像を画像比較部１５で
比較する。

【０００８】このとき、シリコン基板バイアス制御部９
からステージ７を介してシリコン基板８に負の電圧Ｖｒ
を印加することにより二次電子放出効率を高め、帯電制
御部１１から帯電制御電極１０に正の電圧Ｖｆを印加す
ることにより正電荷の帯電を促進することができる。

【０００９】次に、ＳＥＭ式画像比較型検査装置９０の
動作アルゴリズムについて、図２３に示すフローチャー
トを用いて説明する。

【００１０】まず、ステップＳＴ１として、シリコン基
板バイアス制御部９からステージ７を介してシリコン基
板８に負の電圧Ｖｒを印加し、シリコン基板８のバイア
ス制御を行う。

【００１１】次に、画像比較に際しての比較対象となる
参照画像を得るため、シリコン基板８上の参照領域に一
次電子線２が照射されるようにステージ７を移動する
（ステップＳＴ２）。

【００１２】次に、帯電制御電極１０に正の電圧Ｖｆを
印加するとともに、シリコン基板８上の広い領域に一次
電子線を照射して、シリコン基板８上の絶縁膜の表面に
正電荷を蓄積する帯電制御を行う（ステップＳＴ３）。

【００１３】次に、シリコン基板８上の参照領域を一次
電子線２で走査し、当該参照領域から放出される二次電
子１２を二次電子検出器１３で検出し、参照画像（第１
の画像）を取得する（ステップＳＴ４）。

【００１４】次に、シリコン基板８上の検査領域に一次
電子線２が照射されるようにステージ７を移動する（ス
テップＳＴ５）。

【００１５】次に、帯電制御電極１０に正の電圧Ｖｆを
印加するとともに、シリコン基板８上の広い領域に一次
電子線を照射して、シリコン基板８上の絶縁膜の表面に
正電荷を蓄積する帯電制御を行う（ステップＳＴ６）。

【００１６】次に、シリコン基板８上の検査領域を一次
電子線２で走査し、当該検査領域から放出される二次電
子１２を二次電子検出器１３で検出し、検査画像（第２
の画像）を取得する（ステップＳＴ７）。

【００１７】その後、画像比較部１５において、参照画
像（第１の画像）と検査画像（第２の画像）との画像比
較を行う（ステップＳＴ８）。

【００１８】最後に、画像比較結果から、パターン欠
陥、および、電気的開放に起因する不良や電気的短絡に
起因する不良等の電位コントラスト欠陥を検出する（ス
テップＳＴ９）。

【００１９】次に、ＳＥＭ式画像比較型検査装置９０に
より得られる検査結果の一例について、図２４、図２５
および図２６を用いて説明する。

【００２０】図２４および図２５は、シリコン基板８上
の製造途中の半導体装置の断面構造を示す模式図であ
り、図２４は、参照領域となる欠陥を有さない部分を示
し、図２５は検査領域におけるパターン欠陥、電気的開
放不良および電気的短絡不良を内在する部分を示してい
る。

【００２１】図２４において、シリコン基板８の主面上
に、一般的な写真製版およびエッチング技術によりゲー
ト絶縁膜５１およびゲート電極５２が複数パターニング
され、ゲート電極５２を覆うように層間絶縁膜５３が配
設されている。

【００２２】そして、層間絶縁膜５３を貫通してシリコ
ン基板８の主面に達するように、一般的な写真製版およ
びエッチング技術により選択的に複数のコンタクトホー
ルが設けられ、当該コンタクトホールには導電体が埋め
込まれ、シリコン基板に電気的に接続する複数のプラグ
電極５４を構成している。複数のプラグ電極５４および
複数のゲート電極５２は、何れも欠陥を有さず、正常で
ある。

【００２３】図２５においては、正常なプラグ電極５４
の他に、コンタクトホールの開口径が小さく形成された
ことに起因する小プラグ電極５５、コンタクトホールが
シリコン基板８に到達していない開放プラグ電極５６、
シリコン基板８の主面表面内に局所的に存在する結晶欠
陥領域５７に接触することで、正常値よりも低抵抗とな
った低抵抗プラグ電極５８、パターン欠陥を有する欠陥
ゲート電極５９が接触することで電気的短絡不良となっ
た短絡プラグ電極６０を有する構成となっている。

【００２４】また、図２３を用いて説明したステップＳ
Ｔ１〜ＳＴ９のアルゴリズムに従って取得した二次電子
画像が図２６である。

【００２５】すなわち、図２４に示す断面構造を有する
参照領域の二次電子画像を図２６（ａ）に、図２５に示
す断面構造を有する検査領域の二次電子画像を図２６
（ｂ）に示す。

【００２６】図２６（ａ）においては、図２４に示す複
数の正常なプラグ電極５４を参照プラグ電極像５４４と
して示し、図２６（ｂ）においては、図２５に示す正常
なプラグ電極５４、小プラグ電極５５、開放プラグ電極
５６、低抵抗プラグ電極５８および短絡プラグ電極６０
の二次電子画像を、それぞれ、正常プラグ電極像５４
２、小プラグ電極像５５２、開放プラグ電極像５６２、
低抵抗プラグ電極像５８２および短絡プラグ電極像６０
２として示している。

【００２７】図２６（ａ）および図２６（ｂ）で示され
るように、小プラグ電極５５、開放プラグ電極５６、低
抵抗プラグ電極５８および短絡プラグ電極６０は、二次
電子画像においては以下の特徴を有する。

【００２８】すなわち、パターン欠陥により形成された
小プラグ電極像５５２は、参照プラグ電極像５４４より
直径が小さく、二次電子画像を比較することで明確に差
異が判る。

【００２９】また、開放プラグ電極像５６２は、参照プ
ラグ電極像５４４よりも暗く、低抵抗プラグ電極像５８
２は、参照プラグ電極像５４４よりも明るく示されてい
る。

【００３０】

【発明が解決しようとする課題】このように、二次電子
画像を比較することで、パターン欠陥だけでなく、コン
トラストの差異を利用して電位コントラスト欠陥（電気
的開放に起因する不良や電気的短絡に起因する不良）を
検出することができ、外観形状からは知ることのできな
い不良についても検出できる。

【００３１】しかし、短絡プラグ電極像６０２は、参照
プラグ電極像５４２と同じ明るさで示されており、電気
的短絡に起因する不良の中でも、下層配線との電気的短
絡による被検査パターンの不良を検出することはできな
かった。

【００３２】本発明は上記のような問題点を解消するた
めになされたもので、被検査パターンと下層配線との電
気的短絡に起因する不良についても検出することが可能
な半導体装置の検査方法および検査装置を提供すること
を目的とする。

【００３３】

【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置の検査方法は、被検査パターンに一次電
子線を照射することで発生する二次電子を検出し、該二
次電子の強度に基づいて作成した二次電子画像を用いて
半導体基板上に形成途中の半導体装置を検査する検査方
法であって、前記半導体基板に負の電圧を印加する基板
バイアス制御を行った状態で、前記二次電子画像として
第１の画像を取得するステップ(ａ)と、前記基板バイア
ス制御および前記半導体基板の表面に正電荷を帯電させ
る帯電制御を行った状態で、前記二次電子画像として第
２の画像を取得するステップ(ｂ)と、前記第１の画像と
前記第２の画像とを比較して、その差異に基づいて前記
被検査パターンの欠陥および電気的不良箇所を検出する
ステップ(ｃ)とを備えている。

【００３４】本発明に係る請求項２記載の半導体装置の
検査方法は、被検査パターンに一次電子線を照射するこ
とで発生する二次電子を検出し、該二次電子の強度に基
づいて作成した二次電子画像を用いて半導体基板上に形
成途中の半導体装置を検査する検査方法であって、前記
半導体基板の表面に正電荷を帯電させる帯電制御を行っ
た状態で、前記二次電子画像として第１の画像を取得す
るステップ(ａ)と、前記半導体基板に負の電圧を印加す
る基板バイアス制御および前記帯電制御を行った状態
で、前記二次電子画像として第２の画像を取得するステ
ップ(ｂ)と、前記第１の画像と前記第２の画像とを比較
して、その差異に基づいて前記被検査パターンの欠陥お
よび電気的不良箇所を検出するステップ(ｃ)とを備えて
いる。

【００３５】本発明に係る請求項３記載の半導体装置の
検査方法は、前記ステップ(ａ)および(ｂ)が、欠陥およ
び不良を含む可能性を有する前記被検査パターンが配設
された検査領域を対象として実行され、前記第１および
第２の画像として、第１および第２の検査画像を取得
し、前記ステップ(ｃ)が、前記第１の検査画像と前記第
２の検査画像とで、明るさが過渡的に変化する前記被検
査パターンを、前記被検査パターンとその下層に配設さ
れる下層配線との間の電気的短絡不良として特定するス
テップ(ｃ−１)を含んでいる。

【００３６】本発明に係る請求項４記載の半導体装置の
検査方法は、前記ステップ(ｃ−１)が、第１および第２
のしきい値を準備し、前記第１の検査画像において前記
第１のしきい値を越え、前記第２の検査画像において第
２のしきい値を越えない前記被検査パターンを、前記被
検査パターンと前記下層配線との間の電気的短絡不良と
して特定するステップを含んでいる。

【００３７】本発明に係る請求項５記載の半導体装置の
検査方法は、前記ステップ(ａ)が、欠陥および電気的不
良を含む可能性を有する前記被検査パターンが配設され
た検査領域を対象として実行され、前記第１の画像とし
て第１の検査画像を取得し、前記ステップ(ｂ)は、欠陥
および電気的不良を含まない前記被検査パターンが配設
された参照領域を対象として実行され、前記第２の画像
として参照画像を取得するとともに、前記検査領域を対
象として実行され、前記第２の画像として第２の検査画
像を取得し、前記ステップ(ｃ)は、前記参照画像と前記
第１の検査画像とを比較して、予め定めたしきい値に基
づいて、欠陥および電気的不良箇所の候補を検出するス
テップ(ｃ−１)と、前記第１の検査画像と前記第２の検
査画像とを比較して、欠陥および電気的不良箇所の前記
候補から、欠陥および電気的不良箇所を特定するととも
に、明るさが過渡的に変化する前記被検査パターンを、
前記被検査パターンと、その下層に配設される下層配線
との間の電気的短絡不良として特定するステップ(ｃ−
２)とを含んでいる。

【００３８】本発明に係る請求項６記載の半導体装置の
検査方法は、前記ステップ(ａ)が、欠陥および電気的不
良を含む可能性を有する前記被検査パターンが配設され
た検査領域を対象として実行され、前記第１の画像とし
て、第１の検査画像を取得し、前記ステップ(ｂ)は、検
査領域を対象として所定間隔で繰り返して実行され、前
記第２の画像として、複数の第２の検査画像を取得し、
明るさが過渡的に変化する前記被検査パターンの、明る
さの変化が終了するまでの経過時間を、前記ステップ
(ｂ)の繰り返し回数に基づいて測定するステップ(ｄ)を
さらに備えている。

【００３９】本発明に係る請求項７記載の半導体装置の
検査方法は、前記ステップ(ｃ)が、前記半導体装置のレ
イアウト情報に基づいて、前記被検査パターンの下層に
配設される下層配線と前記半導体基板との間の静電容量
を算出し、静電容量に応じて、電気的不良箇所を検出す
るためのしきい値を決定するステップ(ｃ−１)と、前記
しきい値に基づいて、前記第１の検査画像と前記第２の
検査画像とで、明るさが過渡的に変化する前記被検査パ
ターンを、前記被検査パターンと前記下層配線との間の
電気的短絡不良として特定するステップ(ｃ−２)とを含
んでいる。

【００４０】本発明に係る請求項８記載の半導体装置の
検査方法は、前記ステップ(ａ)が、前記帯電制御とし
て、前記半導体装置のレイアウト情報に基づいて定めた
所定領域に前記一次電子線を照射して、前記半導体基板
表面の前記所定領域に正電荷を帯電させるステップを含
んでいる。

【００４１】本発明に係る請求項９記載の半導体装置の
検査方法は、被検査パターンに一次電子線を照射するこ
とで発生する二次電子を検出し、該二次電子の強度に基
づいて作成した二次電子画像を用いて半導体基板上に形
成途中の半導体装置を検査する検査方法であって、前記
半導体基板に負の電圧を印加する基板バイアス制御を行
った状態で、前記二次電子画像として第１の画像を取得
するステップ(ａ)と、前記基板バイアス制御および前記
半導体基板の表面に正電荷を帯電させる帯電制御を行っ
た状態で、前記二次電子画像として第２の画像を取得す
るステップ(ｂ)と、前記第１および前記第２の画像に基
づいて、二次電子強度の時間変化を微分処理により求
め、前記被検査パターンの電気的不良箇所を検出するス
テップ(ｃ)とを備えている。

【００４２】本発明に係る請求項１０記載の半導体装置
の検査方法は、前記ステップ(ａ)が、欠陥および電気的
不良を含む可能性を有する前記被検査パターンが配設さ
れた検査領域を対象として実行され、前記第１の画像と
して、第１の検査画像を取得し、前記ステップ(ｂ)は、
検査領域を対象として所定間隔で繰り返して実行され、
前記第２の画像として、複数の第２の検査画像を取得
し、前記ステップ(ｃ)が、前記第１の検査画像および前
記複数の第２の検査画像のそれぞれの前記被検査パター
ンからの二次電子強度を微分し、微分係数値に基づい
て、前記被検査パターンの電気的不良の種類を分類する
ステップを含んでいる。

【００４３】本発明に係る請求項１１記載の半導体装置
の検査方法は、明るさが過渡的に変化する前記被検査パ
ターンの、明るさの変化が終了するまでの経過時間を、
前記ステップ(ｂ)の繰り返し回数に基づいて測定するス
テップ(ｄ)をさらに備えている。

【００４４】本発明に係る請求項１２記載の半導体装置
の検査方法は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、前
記半導体基板に負の電圧を印加する基板バイアス制御、
および前記半導体基板の表面に正電荷を帯電させる帯電
制御を行った状態で、欠陥および電気的不良を含む可能
性を有する前記被検査パターンが配設された検査領域の
第１の範囲および第２の範囲に前記一次電子線を照射し
て第１および第２の検査画像を取得するステップ(ａ)
と、前記第１および２の検査画像上の比較領域が同じに
なるようにトリミング処理を行うステップ(ｂ)と、トリ
ミング処理後の前記第１の検査画像とトリミング処理後
の前記第２の検査画像とを比較して、その差異に基づい
て前記被検査パターンの欠陥および電気的不良箇所を検
出するステップ(ｃ)とを備えている。

【００４５】本発明に係る請求項１３記載の半導体装置
の検査方法は、前記第１の範囲が、前記第２の範囲より
広く、第１の検査画像を取得した後に、前記第２の検査
画像を取得するものである。

【００４６】本発明に係る請求項１４記載の半導体装置
の検査方法は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査方法であって、前
記半導体基板に負の電圧を印加する基板バイアス制御を
行った状態で、前記二次電子画像として複数の第１の画
像を取得するステップ(ａ)と、前記基板バイアス制御お
よび前記半導体基板の表面に正電荷を帯電させる帯電制
御を行った状態で、前記二次電子画像として複数の第２
の画像を取得するステップ(ｂ)と、前記複数の第１の画
像どうしの比較、および前記複数の第２の画像どうしの
比較を行って、それぞれの差異に基づいて前記被検査パ
ターンの欠陥および電気的不良箇所を検出するステップ
(ｃ)とを備えている。

【００４７】本発明に係る請求項１５記載の半導体装置
の検査方法は、前記ステップ(ａ)が、欠陥および電気的
不良を含まない前記被検査パターンが配設された参照領
域を対象として実行され、前記第１の画像として第１の
参照画像を取得するとともに、欠陥および電気的不良を
含む可能性を有する前記被検査パターンが配設された検
査領域を対象として実行され、前記第１の画像として第
１の検査画像を取得し、前記ステップ(ｂ)は、前記検査
領域を対象として実行され、前記第２の画像として第２
の検査画像を取得するとともに、前記参照領域を対象と
して実行され、前記第２の画像として第２の参照画像を
取得し、前記ステップ(ｃ)は、前記第１の参照画像と前
記第１の検査画像との比較、および前記第２の参照画像
と前記第２の検査画像との比較を行うステップを含んで
いる。

【００４８】本発明に係る請求項１６記載の半導体装置
の検査装置は、被検査パターンに一次電子線を照射する
ことで発生する二次電子を検出し、該二次電子の強度に
基づいて作成した二次電子画像を用いて半導体基板上に
形成途中の半導体装置を検査する検査装置であって、前
記半導体基板に負の電圧を印加する基板バイアス制御を
行う基板バイアス制御手段と、前記半導体基板の表面に
正電荷を帯電させる帯電制御を行う帯電制御手段と、前
記基板バイアス制御を行った状態で取得した第１の画像
と、前記基板バイアス制御および前記帯電制御を行った
状態で取得した第２の画像とを比較して、その差異に基
づいて前記被検査パターンの欠陥および電気的不良箇所
を検出する検出手段とを備えている。

【００４９】

【発明の実施の形態】＜Ａ．実施の形態１＞ ＜Ａ−１．装置構成＞本発明に係る実施の形態１とし
て、図１にＳＥＭ式画像比較型検査装置１００の構成を
模式的に示す。

【００５０】図１に示すように、ＳＥＭ式画像比較型検
査装置１００は、ＳＥＭ本体部ＳＥと、ＳＥＭ本体部Ｓ
Ｅの各構成を制御する制御部ＳＣ１とを備えている。Ｓ
ＥＭ本体部ＳＥは、電子銃１０１、電子銃１０１から放
出される一次電子線１０２を収束させる収束レンズ１０
３、一次電子線１０２を試料上で収束させる対物レンズ
１０４、一次電子線１０２を走査する偏光器１０５、試
料を搭載するステージ１０７、試料表面に電荷を帯電さ
せる帯電制御電極１１０、試料から放出される二次電子
１１２を検出する二次電子検出器１１３とを備え、ステ
ージ１０７上には試料として半導体装置を形成中のシリ
コン基板１０８が搭載されている。

【００５１】制御部ＳＣ１は、偏光器１０５を制御して
一次電子線１０２を走査する一次電子線走査部１０６、
シリコン基板１０８に与えるバイアス電圧を制御するシ
リコン基板バイアス制御部１０９、帯電制御電極１１０
を制御する帯電制御部１１１、二次電子検出器１１３の
出力を受ける画像取得部１１４、画像取得部１１４で得
られた二次電子画像を比較する画像比較部１１５および
被検査パターン−下層配線間電気的短絡検出部１１６を
備えている。

【００５２】＜Ａ−２．装置動作＞次に、ＳＥＭ式画像
比較型検査装置１００の基本的な動作について、図１を
参照して説明する。

【００５３】電子銃１０１から放出された一次電子線１
０２は、収束レンズ１０３および対物レンズ１０４によ
り半導体装置を形成中のシリコン基板１０８に照射され
る。そして、一次電子走査線部１０６により制御された
偏光器１０５により一次電子線１０２がシリコン基板１
０８上を走査するのと同期して、一次電子線１０２の照
射を受けてシリコン基板１０８から放出される二次電子
１１２を二次電子検出器１１３で受け、二次電子強度と
して画像取得部１１４に与える。画像取得部１１４で
は、二次電子強度を輝度変調して二次電子画像を得る。

【００５４】このとき、シリコン基板バイアス制御部１
０９からステージ１０７を介してシリコン基板１０８に
負の電圧Ｖｒを印加することにより二次電子放出効率を
高め、帯電制御部１１１から帯電制御電極１１０に正の
電圧Ｖｆを印加することにより正電荷の帯電を促進する
ことができる。

【００５５】そして、検出領域を変えて取得した画像を
画像比較部１１５で比較し、被検査パターン−下層配線
間電気的短絡検出部１１６で電気的短絡不良を自動的に
検出する。

【００５６】次に、ＳＥＭ式画像比較型検査装置１００
の動作アルゴリズムについて、図２に示すフローチャー
トを用いて説明する。

【００５７】まず、ステップＳＴ１１として、シリコン
基板バイアス制御部１０９からステージ１０７を介して
シリコン基板１０８に負の電圧Ｖｒを印加し、シリコン
基板１０８のバイアス制御を行う。

【００５８】次に、シリコン基板１０８上の検査領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ１２）。

【００５９】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
１の検査画像（第１の画像）を取得する（ステップＳＴ
１３）。

【００６０】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ１４）。

【００６１】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
２の検査画像（第２の画像）を取得する（ステップＳＴ
１５）。

【００６２】その後、画像比較部１１５において、第１
の検査画像（第１の画像）と第２の検査画像（第２の画
像）との画像比較（画像間比較）を行う（ステップＳＴ
１６）。

【００６３】次に、第１の検査画像および第２の検査画
像のそれぞれで、被検査パターンどうしを画像比較（画
像内比較）する（ステップＳＴ１７）。

【００６４】最後に、被検査パターン−下層配線間電気
的短絡検出部１１６において、予め定めたしきい値を基
準として、画像間比較（ステップＳＴ１６）および画像
内比（ステップＳＴ１７）の結果を処理し、被検査パタ
ーンと下層配線間の電気的短絡不良を検出する（ステッ
プＳＴ１８）。

【００６５】＜Ａ−３．作用効果＞次に、ＳＥＭ式画像
比較型検査装置１００の作用効果を、図２５を参照しつ
つ図３を用いて説明する。

【００６６】図２５は、先に説明したようにシリコン基
板１０８上の製造途中の半導体装置の断面構造を示す模
式図であり、図３は、図２を用いて説明したステップＳ
Ｔ１１〜ＳＴ１８のアルゴリズムに従って取得した二次
電子画像を示している。

【００６７】すなわち、図２５に示す断面構造を有する
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
（第１の検査画像）を図３（ａ）に示し、図２５に示す
断面構造を有する検査領域の、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
（第２の検査画像）を図３(ｂ)に示す。

【００６８】図３（ａ）および図３（ｂ）においては、
図２５に示す正常なプラグ電極５４、コンタクトホール
の開口径が小さく形成されたことに起因する小プラグ電
極５５、コンタクトホールがシリコン基板に到達してい
ない開放プラグ電極５６、シリコン基板の主面表面内に
局所的に存在する結晶欠陥領域５７に接触することで、
正常値よりも低抵抗となった低抵抗プラグ電極５８、パ
ターン欠陥を有する欠陥ゲート電極５９が接触すること
で電気的短絡不良となった短絡プラグ電極６０の二次電
子画像を、それぞれ、正常プラグ電極像５４１、小プラ
グ電極像５５１、開放プラグ電極像５６１、低抵抗プラ
グ電極像５８１、短絡プラグ電極像６０１、および正常
プラグ電極像５４２、小プラグ電極像５５２、開放プラ
グ電極像５６２、低抵抗プラグ電極像５８２および短絡
プラグ電極像６０２として示している。

【００６９】図３（ａ）および図３（ｂ）で示されるよ
うに、小プラグ電極５５、開放プラグ電極５６、低抵抗
プラグ電極５８および短絡不良プラグ電極６０は、異な
る条件で得られた二次電子画像においては以下の差異を
有する。

【００７０】すなわち、正常プラグ電極像５４２は正常
プラグ電極像５４１よりも明るく示され、小プラグ電極
像５５１および５５２は、正常プラグ電極像５４１およ
び５４２より直径が小さく、また、小プラグ電極像５５
２は、小プラグ電極像５５１よりも明るく示されてい
る。

【００７１】開放プラグ電極像５６１および５６２は、
明るさが同じであるが、開放プラグ電極像５６２は、正
常なプラグ電極像５４２よりも暗く示されている。

【００７２】低抵抗プラグ電極像５８１は、低抵抗プラ
グ電極像５８２と同じ明るさで示されているが、低抵抗
プラグ電極像５８１および５８２は、正常プラグ電極像
５４１および５４２よりも明るく示されている。

【００７３】また、短絡プラグ電極像６０１は、短絡プ
ラグ電極像６０２よりも明るく示されている。このよう
に、短絡プラグ電極像６０１が明るく示されるのは、基
板バイアス制御だけで二次電子画像を取得した場合に特
有の現象であり、ゲート電極５９と接触することで、過
渡的にゲート電極５９からの電子の供給が容易となり、
二次電子の放出量が増えるためである。

【００７４】正常プラグ電極像５４２が正常プラグ電極
像５４１よりも明るく示されているのは、帯電制御によ
る影響である。すなわち、ステップＳＴ１４において、
帯電制御電極１１０に正の電圧Ｖｆを印加するととも
に、シリコン基板１０８上の広い領域に一次電子線を照
射すると、図４に示すように、シリコン基板１０８上の
層間絶縁膜５３の表面には正電荷が蓄積され、被検査パ
ターンである正常プラグ電極５４の二次電子放出効率が
高まる。そのため、正常プラグ電極像５４２の方が明る
くなる。小プラグ電極像５５２が、小プラグ電極像５５
１よりも明るく示されているのも同じ理由である。

【００７５】開放プラグ電極像５６１および５６２が共
に暗く示されているのは、開放プラグ電極５６が、シリ
コン基板１０８に電気的に接続されておらず、開放状態
となっているので、電気的に浮遊状態であり、帯電制御
の有無に関わらず二次電子放出効率が低いためと考えら
れる。なお、開放プラグ電極像５６２が、正常プラグ電
極像５４２よりも暗いのは、先に説明したように、帯電
制御により正常プラグ電極５４の二次電子放出効率が高
まっているためである。

【００７６】低抵抗プラグ電極像５８１および５８２
が、正常プラグ電極像５４１および５４２よりも明るく
示されているのは、結晶欠陥領域５７に接触すること
で、正常値よりも低抵抗となった低抵抗プラグ電極５８
においては、結晶欠陥領域５７がリークパスとなり、シ
リコン基板１０８からの電子の供給が容易となり、二次
電子の放出量が増えるためである。

【００７７】また、ゲート電極５９（図２５参照）が接
触することで電気的短絡不良となった短絡プラグ電極６
０は、ゲート電極５９から電子が補給されるので、二次
電子の放出量が増え、短絡プラグ電極像６０１は明るく
なる。しかし、ゲート電極５９中の電子の移動に伴っ
て、ゲート電極５９中に正電荷が豊富になり、ゲート電
極５９とシリコン基板１０８との間に容量結合するゲー
ト絶縁膜５１のゲート電極５９側（正電荷）とシリコン
基板１０８側（負電荷）とで電荷が釣り合うようになる
と、電子補給が無くなり、最終的には、正常プラグ電極
像５４１と同じ明るさとなる。本実施の形態において
は、図３（ｂ）の二次電子画像は、図３（ａ）の二次電
子画像よりも後に検出するので、図３（ｂ）の短絡プラ
グ電極像６０２は暗くなっている。

【００７８】このように被検査パターンの明るさが過渡
的に変化するのは、被検査パターンと下層配線間の電気
的短絡不良の特徴であり、これを観察することで短絡プ
ラグ電極を特定できる。

【００７９】従って、正常プラグ電極像５４２のコント
ラスト値あるいは輝度をしきい値とし、図３（ａ）およ
び図３（ｂ）で示される二次電子画像から、正常プラグ
電極像５４２よりも暗いプラグ電極像および明るいプラ
グ電極像を特定し、かつ、明るさが過渡的に変化するプ
ラグ電極像を特定することで、従来は不良として検出で
きなかった、短絡プラグ電極６０、すなわち、被検査パ
ターンと下層配線との間の電気的短絡不良を検出するこ
とができ、電位コントラスト欠陥（電気的開放に起因す
る不良や電気的短絡に起因する不良）のほぼ全てを検出
することができる。

【００８０】なお、明るさが過渡的に変化するプラグ電
極像を特定する最も簡単な方法としては、ステップＳＴ
１３とステップＳＴ１５との間、すなわち第１の検査画
像の取得から第２の検査画像の取得までの時間を、過渡
変化が完全に終わるまでの時間（数秒）に合わせて設定
すれば良い。この結果、図３（ａ）の短絡プラグ電極像
６０１および図３（ｂ）の短絡プラグ電極像６０２に示
されるように、明るさが極端に異なる二次電子画像を得
ることができ、他のプラグ電極とは明らかに異なること
が判る。具体的には、短絡プラグ電極６０に関しては、
第１および第２の２つのしきい値を準備しておき、第１
の検査画像において第１のしきい値を越え、第２の検査
画像において第２のしきい値を越えないようなプラグ電
極像は、短絡プラグ電極像と判断することで短絡プラグ
電極像６０を簡単に特定できる。

【００８１】＜Ａ−４．変形例１＞以上説明した本発明
に係る実施の形態１においては、シリコン基板バイアス
制御はなされているが、帯電制御がなされていない状態
での二次電子画像と、シリコン基板バイアス制御も、帯
電制御もなされている状態での二次電子画像とを取得す
ることで、被検査パターンと下層配線との間の電気的短
絡不良を検出する方法を示したが、これ以外の方法でも
被検査パターンと下層配線との間の電気的短絡不良を検
出することができる。

【００８２】以下、図５に示すフローチャートを用い
て、本発明に係る実施の形態１の変形例１の動作アルゴ
リズムについて説明する。

【００８３】まず、ステップＳＴ２１として、シリコン
基板バイアス制御部１０９からステージ１０７を介して
シリコン基板１０８に負の電圧Ｖｒを印加し、シリコン
基板１０８のバイアス制御を行う。

【００８４】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ２２）。

【００８５】次に、画像比較に際しての比較対象となる
参照画像を得るため、シリコン基板１０８上の参照領域
に一次電子線１０２が照射されるようにステージ１０７
を移動する（ステップＳＴ２３）。

【００８６】次に、シリコン基板１０８上の参照領域を
一次電子線１０２で走査し、当該参照領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、参
照画像（第１の画像）を取得する（ステップＳＴ２
４）。

【００８７】次に、シリコン基板１０８上の検査領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ２５）。

【００８８】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
１の検査画像（第２の画像）を取得する（ステップＳＴ
２６）。なお、ここでは、帯電制御は行っておらず、第
１の検査画像はバイアス制御のみで得られた画像であ
る。

【００８９】次に、画像比較部１１５において、参照画
像（第１の画像）と第１の検査画像（第２の画像）との
画像比較（画像間比較）を行う（ステップＳＴ２７）。

【００９０】そして、予め定めたしきい値を基準とし
て、画像間比較（ステップＳＴ２７）の結果を処理し、
電気的不良の候補を検出する（ステップＳＴ２８）。

【００９１】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ２９）。

【００９２】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
２の検査画像（第３の画像）を取得する（ステップＳＴ
３０）。

【００９３】その後、画像比較部１１５において、第１
の検査画像（第２の画像）と検査画像（第３の画像）と
の画像比較（画像間比較）を行う（ステップＳＴ３
１）。

【００９４】最後に、被検査パターン−下層配線間電気
的短絡検出部１１６において、予め定めたしきい値を基
準として、ステップＳＴ２７およびＳＴ３１における画
像間比較の結果を処理し、被検査パターンと下層配線間
の電気的短絡不良を検出する（ステップＳＴ３２）。

【００９５】次に、図５を用いて説明したステップＳＴ
２１〜ＳＴ３２のアルゴリズムに従って取得した二次電
子画像を示す図６を用いて、本変形例の作用効果につい
て説明する。

【００９６】すなわち、図２５に示す断面構造を有する
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
（第１の検査画像）を図６（ａ）に示し、図２５に示す
断面構造を有する検査領域の、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
（第２の検査画像）を図６(ｂ)に示す。また、図２４に
示す断面構造を有する参照領域の、シリコン基板バイア
ス制御も、帯電制御もなされている状態での二次電子画
像（参照画像）を図６（ｃ）に示す。

【００９７】図６（ａ）および図６（ｂ）においては、
図２５に示す正常なプラグ電極５４、コンタクトホール
の開口径が小さく形成されたことに起因する小プラグ電
極５５、コンタクトホールがシリコン基板に到達してい
ない開放プラグ電極５６、シリコン基板の主面表面内に
局所的に存在する結晶欠陥領域５７に接触することで、
正常値よりも低抵抗となった低抵抗プラグ電極５８、パ
ターン欠陥を有する欠陥ゲート電極５９が接触すること
で電気的短絡不良となった短絡プラグ電極６０の二次電
子画像を、それぞれ、正常プラグ電極像５４１、小プラ
グ電極像５５１、開放プラグ電極像５６１、低抵抗プラ
グ電極像５８１、短絡プラグ電極像６０１、および正常
プラグ電極像５４２、小プラグ電極像５５２、開放プラ
グ電極像５６２、低抵抗プラグ電極像５８２および短絡
プラグ電極像６０２として示している。また。図６
（ｃ）においては、図２４に示す複数の正常なプラグ電
極５４を、参照プラグ電極像５４４として示している。
なお、図６（ａ）および図６（ｂ）は、図３（ａ）およ
び図３（ｂ）と同じであり、両者の差異の原因について
は実施の形態１において説明しているので、説明は省略
する。

【００９８】図６（ａ）および図６（ｃ）で示されるよ
うに、小プラグ電極５５、開放プラグ電極５６、低抵抗
プラグ電極５８および短絡不良プラグ電極６０は、二次
電子画像においては以下の特徴を有する。

【００９９】すなわち、パターン欠陥により形成された
小プラグ電極像５５１は、参照プラグ電極像５４４より
直径が小さく、二次電子画像を比較することで明確に差
異が判る。

【０１００】また、開放プラグ電極像５６１は、参照プ
ラグ電極像５４４よりも暗く、低抵抗プラグ電極像５８
１は、参照プラグ電極像５４４よりも明るく示されてい
る。

【０１０１】また、短絡プラグ電極像６０１は、参照プ
ラグ電極像５４４よりも明るく示されている。

【０１０２】このように、シリコン基板バイアス制御は
なされているが、帯電制御がなされていない状態での二
次電子画像（第１の検査画像）と、参照画像とを比較す
ることで、電気的不良の候補を検出することができる。

【０１０３】すなわち、開放プラグ電極像５６１、低抵
抗プラグ電極像５８１、短絡プラグ電極像６０１は、何
れも参照プラグ電極像５４４よりも明るさが異なってお
り、正常プラグ電極像５４４のコントラスト値あるいは
輝度をしきい値とすれば、開放プラグ電極５６、低抵抗
プラグ電極５８、短絡プラグ電極６０は、何れも電気的
不良の候補となる。

【０１０４】さらに、シリコン基板バイアス制御はなさ
れているが、帯電制御がなされていない状態での二次電
子画像（第１の検査画像）と、シリコン基板バイアス制
御も、帯電制御もなされている状態での二次電子画像
（第２の検査画像）とを、コントラスト値の変化量ある
いは輝度の変化量をしきい値として比較すると、短絡プ
ラグ電極像６０２は、短絡プラグ電極像６０１よりも大
幅に暗くなっており、短絡プラグ電極６０が明らかに電
気的に不良であることが判明する。

【０１０５】一方、正常プラグ電極像５４２と正常プラ
グ電極像５４１との明暗差は小さく、正常プラグ電極５
４が電気的に不良であると判断されることは防止され
る。

【０１０６】以上説明したように、参照画像と第１の検
査画像（あるいは第２の検査画像）とを比較するステッ
プを含ませるようにしても、被検査パターンと下層配線
との間の電気的短絡不良を検出することができる。

【０１０７】＜Ａ−５．変形例２＞本発明に係る実施の
形態１においては、シリコン基板バイアス制御はなされ
ているが、帯電制御がなされていない状態での二次電子
画像と、シリコン基板バイアス制御も、帯電制御もなさ
れている状態での二次電子画像とを取得することで、被
検査パターンと下層配線との間の電気的短絡不良を検出
する方法を示したが、この方法を発展させることで、被
検査パターンと下層配線との間の電気的短絡不良の程度
を定量的に求めることができる。

【０１０８】以下、図７に示すフローチャートを用い
て、本発明に係る実施の形態１の変形例２の動作アルゴ
リズムについて説明する。

【０１０９】まず、ステップＳＴ４１として、シリコン
基板バイアス制御部１０９からステージ１０７を介して
シリコン基板１０８に負の電圧Ｖｒを印加し、シリコン
基板１０８のバイアス制御を行う。

【０１１０】次に、シリコン基板１０８上の検査領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ４２）。

【０１１１】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
１の検査画像（第１の画像）を取得する（ステップＳＴ
４３）。

【０１１２】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を所定時間だけ照射して、シリコン基板１
０８上の絶縁膜の表面に所定時間だけ正電荷を蓄積する
帯電制御を行う（ステップＳＴ４４）。

【０１１３】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
２の検査画像（第２の画像）を取得する（ステップＳＴ
４５）。

【０１１４】以後、ステップＳＴ４４およびＳＴ４５を
交互に繰り返し、ｎ個の検査画像を取得する。なお、最
終の帯電制御はステップＳＴＸにおいて実行され、ｎ番
目の検査画像の取得はステップＳＴ（Ｘ＋１）において
実行される。

【０１１５】その後、画像比較部１１５において、第１
の検査画像（第１の画像）から第ｎの検査画像（第ｎの
画像）までのｎ個の画像について画像比較（画像間比
較）を行う（ステップＳＴ（Ｘ＋２））。

【０１１６】最後に、被検査パターン−下層配線間電気
的短絡検出部１１６において、画像間比較（ステップＳ
Ｔ（Ｘ＋２））の結果を処理し、被検査パターンと下層
配線間の電気的短絡不良を検出する（ステップＳＴ（Ｘ
＋３））。

【０１１７】ここで、ステップＳＴ４３において取得し
た第１の検査画像と、ステップＳＴ（Ｘ＋１）において
取得した第ｎの検査画像とを比較すれば、実施の形態１
において説明した、図３（ａ）および図３（ｂ）で示さ
れる検査画像どうしの比較と同様の結果を得ることがで
き、正常プラグ電極像５４２のコントラスト値あるいは
輝度をしきい値とし、正常プラグ電極像５４２よりも暗
いプラグ電極像および明るいプラグ電極像を特定し、か
つ、明るさが過渡的に変化するプラグ電極像を特定する
ことで、従来は不良として検出できなかった、短絡プラ
グ電極６０、すなわち、被検査パターンと下層配線との
間の電気的短絡不良を検出することができる。

【０１１８】しかし、本変形例においては、ステップＳ
Ｔ４４およびＳＴ４５を繰り返すことで、被検査パター
ンと下層配線との間の電気的短絡不良の程度を定量的に
求めることができる。

【０１１９】すなわち、ゲート電極５２と短絡した短絡
プラグ電極６０を等価回路で表すと図８のようになる。
図８において、短絡プラグ電極６０は並列に接続された
抵抗成分Ｒ１とキャパシタ成分Ｃ１とで表され、短絡プ
ラグ電極６０と帯電制御電極１１０との間にはキャパシ
タ成分Ｃ２が存在し、短絡プラグ電極６０に接触したゲ
ート電極５２は、ゲート電極固有の抵抗成分と、接触に
より生じる抵抗成分とを含んだ抵抗成分Ｒ３およびキャ
パシタ成分Ｃ３を有している。また、シリコン基板１０
８は抵抗成分Ｒ４で表されている。

【０１２０】ここで、抵抗成分Ｒ３は、短絡の程度が大
きいと低抵抗になり、短絡の程度が小さいと高抵抗にな
る。そして、抵抗成分Ｒ３が低抵抗であれば電子補給が
多くなるので短絡プラグ電極６０の二次電子画像は明る
くなり、正常プラグ電極像と同じ明るさになるまでには
時間がかかる。一方、抵抗成分Ｒ３が高抵抗であれば電
子補給が少ないので、短絡プラグ電極６０の二次電子画
像は暗く、正常プラグ電極像と同じ明るさになるまでの
時間は短い。

【０１２１】従って、図３（ａ）に示す短絡プラグ電極
像６０１が、図３（ｂ）に示す短絡プラグ電極像６０２
のように暗くなるまでの時間を、短時間での検査画像の
取得を繰り返し、各検査画像間で画像比較を行うこと
で、電気的短絡不良の程度を定量的に得ることができ
る。

【０１２２】より具体的には、図３（ａ）に示す短絡プ
ラグ電極像６０１の状態から、図３（ｂ）に示す短絡プ
ラグ電極像６０２の状態になるまで、数秒を要するとし
た場合、その１０分の１程度の時間でステップＳＴ４４
およびＳＴ４５の動作を繰り返し、前後する検査画像間
で短絡プラグ電極６０の明るさを比較し、変化が無くな
るまでの時間を測定することで、電気的短絡不良の程度
を経過時間に換算して知ることができる。この、ステッ
プＳＴ４４およびＳＴ４５の一連の動作に要する時間
を、計測時間と呼称する。なお、計測時間においては、
ステップＳＴ４４の動作に要する時間、すなわち、帯電
制御電極１１０に正の電圧Ｖｆを印加し、シリコン基板
１０８上の広い領域に一次電子線を所定時間だけ照射す
る所定時間が大部分を占める。従って、計測時間は帯電
制御電極１１０に正の電圧Ｖｆを印加し、シリコン基板
１０８上の広い領域に一次電子線を照射している時間と
読み替えることができる。

【０１２３】もちろん、正常プラグ電極像５４２のコン
トラスト値あるいは輝度が予め判っていれば、それをし
きい値として、各検査画像の短絡プラグ電極６０の明る
さと比較することで、変化の終わりを知得するようにし
ても良い。

【０１２４】被検査パターンと下層配線との間の電気的
短絡不良の程度を定量的に得ることができれば、電気的
短絡不良の発生原因を推定する際の判断材料となり、不
良防止に寄与できる。

【０１２５】＜Ｂ．実施の形態２＞ ＜Ｂ−１．装置構成＞本発明に係る実施の形態２とし
て、図９にＳＥＭ式画像比較型検査装置２００の構成を
模式的に示す。

【０１２６】ＳＥＭ式画像比較型検査装置２００は、Ｓ
ＥＭ本体部ＳＥと、ＳＥＭ本体部ＳＥの各構成を制御す
る制御部ＳＣ２とを備えている。

【０１２７】ＳＥＭ本体部ＳＥの構成は図１を用いて説
明したＳＥＭ式画像比較型検査装置１００と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。

【０１２８】また、制御部ＳＣ２も基本的にはＳＥＭ式
画像比較型検査装置１００の制御部ＳＣ１と同じであ
り、同一の構成については同一の符号を付すが、制御部
ＳＣ２においては、画像取得部１１４で得られた二次電
子画像は画像変化検出部２１５に与えられ、画像変化検
出部２１５に被検査パターン−下層配線間電気的短絡検
出部２１６が接続された構成となっている。

【０１２９】＜Ｂ−２．装置動作＞次に、ＳＥＭ式画像
比較型検査装置２００の基本的な動作について、図９を
参照して説明する。

【０１３０】電子銃１０１から放出された一次電子線１
０２は、収束レンズ１０３および対物レンズ１０４によ
り半導体装置を形成中のシリコン基板１０８に照射され
る。そして、一次電子走査線部１０６により制御された
偏光器１０５により一次電子線１０２がシリコン基板１
０８上を走査するのと同期して、一次電子線１０２の照
射を受けてシリコン基板１０８から放出される二次電子
１１２を二次電子検出器１１３で受け、二次電子強度と
して画像取得部１１４に与える。画像取得部１１４で
は、二次電子強度を輝度変調して二次電子画像を得る。

【０１３１】このとき、シリコン基板バイアス制御部１
０９からステージ１０７を介してシリコン基板１０８に
負の電圧Ｖｒを印加することにより二次電子放出効率を
高め、帯電制御部１１１から帯電制御電極１１０に正の
電圧Ｖｆを印加することにより正電荷の帯電を促進する
ことができる。

【０１３２】そして、帯電制御および基板バイアス制御
を行った状態で、検査画像の取得を繰り返し、複数の検
査画像を画像変化検出部２１５において画像微分し、画
像微分結果から得られる微分係数が、所定のしきい値を
越える部分を被検査パターン−下層配線間電気的短絡検
出部２１６において電気的短絡不良として検出する。

【０１３３】次に、ＳＥＭ式画像比較型検査装置２００
の動作アルゴリズムについて、図１０に示すフローチャ
ートを用いて説明する。

【０１３４】まず、ステップＳＴ５１として、シリコン
基板バイアス制御部１０９からステージ１０７を介して
シリコン基板１０８に負の電圧Ｖｒを印加し、シリコン
基板１０８のバイアス制御を行う。

【０１３５】次に、シリコン基板１０８上の検査領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ５２）。

【０１３６】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
１の検査画像（第１の画像）を取得する（ステップＳＴ
５３）。

【０１３７】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を所定時間だけ照射して、シリコン基板１
０８上の絶縁膜の表面に所定時間だけ正電荷を蓄積する
帯電制御を行う（ステップＳＴ５４）。

【０１３８】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
２の検査画像（第２の画像）を取得する（ステップＳＴ
５５）。

【０１３９】以後、ステップＳＴ５４およびＳＴ５５を
交互に繰り返し、ｎ個の検査画像を取得する。なお、最
終の帯電制御はステップＳＴＹにおいて実行され、ｎ番
目の検査画像の取得はステップＳＴ（Ｙ＋１）において
実行される。

【０１４０】その後、第１の検査画像からｎ番目の検査
画像までの被検査パターンに対応する部分の二次電子強
度を、画像変化検出部２１５において画像微分する（ス
テップＳＴ（Ｙ＋２））。

【０１４１】そして、被検査パターン−下層配線間電気
的短絡検出部２１６において画像微分結果から得られる
微分係数に基づいて各プラグ電極の電気的不良の種類を
特定するとともに、被検査パターンと下層配線との間の
電気的短絡不良の程度を定量的に知得する（ステップＳ
Ｔ（Ｙ＋３））。

【０１４２】以下、ステップＳＴ（Ｙ＋２）における画
像微分について図１１および図１２を用いて説明する。

【０１４３】ここで、画像微分の対象を、図２５に示す
正常プラグ電極５４、コンタクトホールがシリコン基板
に到達していない開放プラグ電極５６、シリコン基板の
主面表面内に局所的に存在する結晶欠陥領域５７に接触
することで、正常値よりも低抵抗となった低抵抗プラグ
電極５８、パターン欠陥を有する欠陥ゲート電極５９が
接触することで電気的短絡不良となった短絡プラグ電極
６０のそれぞれから得られる二次電子強度とする。

【０１４４】図１１は、正常プラグ電極５４、開放プラ
グ電極５６、低抵抗プラグ電極５および短絡プラグ電極
６０のそれぞれから得られる二次電子強度を、第１の検
査画像からｎ番目の検査画像までについてプロットした
図であり、横軸に検査画像番号を、縦軸に二次電子強度
（任意単位）を示している。

【０１４５】図１１において、正常プラグ電極５４から
の二次電子強度を△マークで、開放プラグ電極５６から
の二次電子強度を○マークで、低抵抗プラグ電極５８か
らの二次電子強度を●マークで、短絡プラグ電極６０か
らの二次電子強度を□マークでプロットしている。図３
（ａ）および図３（ｂ）に示したように、低抵抗プラグ
電極５８および開放プラグ電極５６については、検査画
像の明るさは時間（すなわちステップＳＴ５４およびＳ
Ｔ５５を繰り返し）とともに変化しないので、図１１に
示すように二次電子強度は一定であるが、正常プラグ電
極５４については、時間とともに明るくなるので、二次
電子強度が増加する特性を示している。一方、短絡プラ
グ電極６０については、時間とともに暗くなるので、二
次電子強度が低下する特性を示している。

【０１４６】図１１に示す二次電子強度特性を微分して
示したものが、図１２である。図１２に示すように、低
抵抗プラグ電極５８および開放プラグ電極５６の二次電
子強度特性を微分すると、微分係数は０となり、正常プ
ラグ電極５４の二次電子強度特性を微分すると、微分係
数は正の値の範囲で変化する特性となり、短絡プラグ電
極６０の二次電子強度特性を微分すると、微分係数は負
の値の範囲で変化する特性となる。従って、微分係数か
ら、各プラグ電極の電気的不良の種類を特定できる。

【０１４７】また、被検査パターンと下層配線との間で
の電気的短絡による不良に着目すれば、実施の形態１の
変形例２において説明したように、図３（ａ）に示す短
絡プラグ電極像６０１の状態から、図３（ｂ）に示す短
絡プラグ電極像６０２の状態になるまで、数秒を要する
とした場合、その１０分の１程度の時間でステップＳＴ
５４およびＳＴ５５の動作を繰り返すことで、変化に要
する時間を知得でき、電気的短絡不良の程度を経過時間
に換算して定量的に知ることができる。

【０１４８】この場合、所定の微分係数を予めしきい値
として設定しておき、当該しきい値に達した時点を変化
の終了点としておけば、変化に要する時間を容易に知得
できる。

【０１４９】＜Ｂ−３．作用効果＞以上説明したよう
に、実施の形態２に係るＳＥＭ式画像比較型検査装置２
００においては、各プラグ電極の電気的不良の種類を特
定できるとともに、被検査パターンと下層配線との間の
電気的短絡不良の程度を定量的に知得することができ、
電気的短絡不良の発生原因を推定する際の判断材料とな
って、不良防止に寄与できる。

【０１５０】＜Ｃ．実施の形態３＞本発明に係る実施の
形態３として、一次電子線の走査範囲を変えることで、
帯電制御の有無と等価な効果を得ることができる、動作
アルゴリズムについて、図１３に示すフローチャートを
用いて説明する。

【０１５１】なお、本実施の形態の動作アルゴリズムの
実行には、図１を用いて説明したＳＥＭ式画像比較型検
査装置１００を使用すれば良い。

【０１５２】＜Ｃ−１．装置動作＞まず、ステップＳＴ
６１として、シリコン基板バイアス制御部１０９からス
テージ１０７を介してシリコン基板１０８に負の電圧Ｖ
ｒを印加し、シリコン基板１０８のバイアス制御を行
う。

【０１５３】次に、シリコン基板１０８上の検査領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ６２）。

【０１５４】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ６３）。

【０１５５】次に、シリコン基板１０８上の検査領域を
第１の範囲に渡って一次電子線１０２で走査し、当該検
査領域から放出される二次電子１１２を二次電子検出器
１１３で検出し、第１の検査画像（第１の画像）を取得
する（ステップＳＴ６４）。

【０１５６】続いて、帯電制御を維持した状態でシリコ
ン基板１０８上の検査領域を第２の範囲に渡って一次電
子線１０２で走査し、当該検査領域から放出される二次
電子１１２を二次電子検出器１１３で検出し、第２の検
査画像（第２の画像）を取得する（ステップＳＴ６
５）。

【０１５７】次に、第１および２の検査画像上の比較領
域が同じになるように画像取得部１１４においてトリミ
ング処理を行う。

【０１５８】その後、画像比較部１１５において、第１
の検査画像（第１の画像）と第２の検査画像（第２の画
像）との画像比較（画像間比較）を行う（ステップＳＴ
６７）。

【０１５９】最後に、被検査パターン−下層配線間電気
的短絡検出部１１６において、予め定めたしきい値を基
準として、画像間比較（ステップＳＴ６７）の結果を処
理し、被検査パターンと下層配線間の電気的短絡不良を
検出する（ステップＳＴ６８）。

【０１６０】＜Ｃ−２．作用効果＞以上説明した実施の
形態３の動作アルゴリズムにおいては、第１の検査画像
と第２の検査画像とで、一次電子線１０２の走査範囲を
変えながらも、トリミング処理により第１および２の検
査画像上の比較領域を同じとすることで、単位面積・単
位時間あたりに照射される画像取得のための一次電子線
１０２の電流密度が、第１の検査画像と第２の検査画像
とで異なる。これは、帯電による二次電子１１２の放出
効果が異なることを意味し、極端な条件下では、帯電制
御を行う場合と、行わない場合ほど放出効果が異なるこ
とになる。

【０１６１】例えば、第１の検査画像を得るための一次
電子線１０２の走査範囲（第１の範囲）は、検査領域を
大幅に越える範囲となるように広くし、第２の検査画像
を得るための一次電子線１０２の走査範囲（第２の範
囲）は、検査領域と同程度とし、トリミング処理により
第１および２の検査画像上の比較領域を同じとすること
で、第１の検査画像は、一次電子線１０２の電流密度が
低い状態で取得されることになり、第２の検査画像は、
一次電子線１０２の電流密度が高い状態で取得されるこ
とになる。例えば、第１の範囲を第２の範囲の１０倍の
面積とし、一次電子線１０２の電流値を同じとすれば、
第１の検査画像の取得のための一次電子線１０２の電流
密度は、第２の検査画像の取得のための一次電子線１０
２の電流密度の１０分の１となる。

【０１６２】この結果、第１の範囲の広さによっては、
第１の検査画像は、バイアス制御と帯電制御を行った場
合の図３（ｂ）に示したような検査画像となる。一方、
第２の検査画像は帯電制御を行わない場合の図３（ａ）
に示したような検査画像となる。

【０１６３】従って、図３（ａ）に示す検査画像と、図
３（ｂ）に示す検査画像とを比較するという実施の形態
１と同様に、明るさが過渡的に変化するプラグ電極像を
特定でき、従来は不良として検出できなかった、短絡プ
ラグ電極６０、すなわち、被検査パターンと下層配線と
の間の電気的短絡不良を検出することができる。

【０１６４】＜Ｄ．実施の形態４＞ ＜Ｄ−１．装置構成＞本発明に係る実施の形態１とし
て、図１４にＳＥＭ式画像比較型検査装置３００の構成
を模式的に示す。

【０１６５】ＳＥＭ式画像比較型検査装置３００は、Ｓ
ＥＭ本体部ＳＥと、ＳＥＭ本体部ＳＥの各構成を制御す
る制御部ＳＣ３とを備えている。

【０１６６】ＳＥＭ本体部ＳＥの構成は図１を用いて説
明したＳＥＭ式画像比較型検査装置１００と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。

【０１６７】また、制御部ＳＣ３も基本的にはＳＥＭ式
画像比較型検査装置１００の制御部ＳＣ１と同じであ
り、同一の構成については同一の符号を付すが、制御部
ＳＣ３においては、被検査パターン−下層配線間電気的
短絡検出部１１６の代わりに、電気欠陥分類部３１７を
備えている。

【０１６８】＜Ｄ−２．装置動作＞次に、ＳＥＭ式画像
比較型検査装置３００の基本的な動作について、図１４
を参照して説明する。

【０１６９】電子銃１０１から放出された一次電子線１
０２は、収束レンズ１０３および対物レンズ１０４によ
り半導体装置を形成中のシリコン基板１０８に照射され
る。そして、一次電子走査線部１０６により制御された
偏光器１０５により一次電子線１０２がシリコン基板１
０８上を走査するのと同期して、一次電子線１０２の照
射を受けてシリコン基板１０８から放出される二次電子
１１２を二次電子検出器１１３で受け、二次電子強度と
して画像取得部１１４に与える。画像取得部１１４で
は、二次電子強度を輝度変調して二次電子画像を得る。
このとき、シリコン基板バイアス制御部１０９からステ
ージ１０７を介してシリコン基板１０８に負の電圧Ｖｒ
を印加することにより二次電子放出効率を高め、帯電制
御部１１１から帯電制御電極１１０に正の電圧Ｖｆを印
加することにより正電荷の帯電を促進することができ
る。

【０１７０】そして、検出領域を変えて取得した画像を
画像比較部１１５で比較し、電気欠陥分類部３１７で電
気欠陥を分類する。

【０１７１】次に、ＳＥＭ式画像比較型検査装置３００
の動作アルゴリズムについて、図１５に示すフローチャ
ートを用いて説明する。

【０１７２】まず、ステップＳＴ７１として、シリコン
基板バイアス制御部１０９からステージ１０７を介して
シリコン基板１０８に負の電圧Ｖｒを印加し、シリコン
基板１０８のバイアス制御を行う。

【０１７３】次に、シリコン基板１０８上の参照領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ７２）。

【０１７４】次に、シリコン基板１０８上の参照領域を
一次電子線１０２で走査し、当該参照領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
１の参照画像（第１の画像）を取得する（ステップＳＴ
７３）。

【０１７５】次に、シリコン基板１０８上の検査領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ７４）。

【０１７６】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
１の検査画像（第２の画像）を取得する（ステップＳＴ
７５）。

【０１７７】その後、画像比較部１１５において、第１
の参照画像（第１の画像）と第１の検査画像（第２の画
像）との画像比較（画像間比較）を行う（ステップＳＴ
７６）。

【０１７８】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ７７）。

【０１７９】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
２の検査画像（第３の画像）を取得する（ステップＳＴ
７８）。

【０１８０】次に、シリコン基板１０８上の参照領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ７９）。

【０１８１】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ８０）。

【０１８２】次に、シリコン基板１０８上の参照領域を
一次電子線１０２で走査し、当該参照領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
２の参照画像（第４の画像）を取得する（ステップＳＴ
８１）。

【０１８３】その後、画像比較部１１５において、第２
の検査画像（第３の画像）と第２の参照画像（第４の画
像）との画像比較（画像間比較）を行う（ステップＳＴ
８２）。

【０１８４】最後に、電気欠陥分類部３１７において、
予め定めたしきい値を基準として、画像間比較（ステッ
プＳＴ７６、ＳＴ８２）の結果を処理し、電気欠陥の分
類を行う（ステップＳＴ８３）。

【０１８５】＜Ｄ−３．作用効果＞次に、ＳＥＭ式画像
比較型検査装置３００の作用効果を、図２４および図２
５を参照しつつ図１６を用いて説明する。

【０１８６】図２４および図２５は、先に説明したよう
にシリコン基板１０８上の製造途中の半導体装置の断面
構造を示す模式図であり、図２４は、参照領域となる欠
陥を有さない部分を示し、図２５は、検査領域における
パターン欠陥、電気的開放不良および電気的短絡不良を
内在する部分を示している。

【０１８７】図１６は、図１５を用いて説明したステッ
プＳＴ７１〜ＳＴ８３のアルゴリズムに従って取得した
二次電子画像を示している。

【０１８８】すなわち、図２５に示す断面構造を有する
検査領域の、シリコン基板バイアス制御はなされている
が、帯電制御がなされていない状態での二次電子画像
（第１の検査画像）を図１６（ａ）に示し、図２５に示
す断面構造を有する検査領域の、シリコン基板バイアス
制御も、帯電制御もなされている状態での二次電子画像
（第２の検査画像）を図１６(ｂ)に示す。

【０１８９】また、図１６(ｃ)には、図２４に示す断面
構造を有する参照領域の、シリコン基板バイアス制御は
なされているが、帯電制御がなされていない状態での二
次電子画像（第１の参照画像）を、図１６(ｄ)には、図
２４に示す断面構造を有する参照領域の、シリコン基板
バイアス制御も、帯電制御もなされている状態での二次
電子画像（第２の参照画像）を示す。

【０１９０】図１６（ａ）および図１６（ｂ）において
は、図２５に示す正常なプラグ電極５４、コンタクトホ
ールの開口径が小さく形成されたことに起因する小プラ
グ電極５５、コンタクトホールがシリコン基板に到達し
ていない開放プラグ電極５６、シリコン基板の主面表面
内に局所的に存在する結晶欠陥領域５７に接触すること
で、正常値よりも低抵抗となった低抵抗プラグ電極５
８、パターン欠陥を有する欠陥ゲート電極５９が接触す
ることで電気的短絡不良となった短絡プラグ電極６０の
二次電子画像を、それぞれ、正常プラグ電極像５４１、
小プラグ電極像５５１、開放プラグ電極像５６１、低抵
抗プラグ電極像５８１、短絡プラグ電極像６０１、およ
び正常プラグ電極像５４２、小プラグ電極像５５２、開
放プラグ電極像５６２、低抵抗プラグ電極像５８２およ
び短絡プラグ電極像６０２として示している。

【０１９１】また。図１６（ｃ）および図１６（ｄ）に
おいては、図２４に示す複数の正常なプラグ電極５４
を、参照プラグ電極像５４３および参照プラグ電極像５
４４として示している。なお、図１６（ａ）および図１
６（ｂ）は、図３（ａ）および図３（ｂ）と同じであ
り、両者の差異の原因については実施の形態１において
説明しているので、説明は省略する。

【０１９２】ステップＳＴ７６における、第１の参照画
像と第１の検査画像との画像比較は、図１６（ｃ）と図
１６（ａ）との比較に対応し、パターン欠陥により形成
された小プラグ電極像５５１は、参照プラグ電極像５４
３より直径が小さく、二次電子画像を比較することで明
確に差異が判る。また、開放プラグ電極像５６１と正常
プラグ５４３とは同じであり、低抵抗プラグ電極像５８
１および短絡プラグ電極像６０１は、正常プラグ５４３
よりも明るく示されている。

【０１９３】このように、シリコン基板バイアス制御は
なされているが、帯電制御がなされていない状態での第
１の検査画像と第１の参照画像とを比較することで、電
気的不良の候補を検出することができる。

【０１９４】すなわち、低抵抗プラグ電極像５８１およ
び短絡プラグ電極像６０１は、正常プラグ５４３よりも
明るく示され、正常プラグ５４３の明るさをしきい値と
すれば、低抵抗プラグ電極像５８１および短絡プラグ電
極像６０１は何れも電気的不良と判断される。

【０１９５】一方、正常プラグ電極像５４１と正常プラ
グ電極像５４３とは同じ明るさであり、正常プラグ電極
５４が電気的に不良であると判断されることは防止され
る。また、ステップＳＴ８２における、第２の検査画像
と第２の参照画像との画像比較は、図１６（ｂ）と図１
６（ｄ）との比較に対応し、パターン欠陥により形成さ
れた小プラグ電極像５５２は、参照プラグ電極像５４４
より直径が小さく、二次電子画像を比較することで明確
に差異が判る。また、開放プラグ電極像５６２は正常プ
ラグ５４４よりも暗く示され、低抵抗プラグ電極像５８
２は、正常プラグ５４４よりも明るく示され、短絡プラ
グ電極像６０２と正常プラグ５４４とは同じである。

【０１９６】このように、シリコン基板バイアス制御
も、帯電制御もなされている状態での第２の検査画像と
第２の参照画像とを比較することで、電気的不良の候補
を検出することができる。

【０１９７】すなわち、低抵抗プラグ電極像５８２は、
正常プラグ５４４よりも明るく示され、開放プラグ電極
像５６２は正常プラグ５４４よりも暗く示されているの
で、正常プラグ５４４の明るさをしきい値とすれば、低
抵抗プラグ電極像５８２および開放プラグ電極像５６２
は何れも電気的不良と判断される。

【０１９８】一方、正常プラグ電極像５４２と正常プラ
グ電極像５４４との明暗差は小さく、正常プラグ電極５
４が電気的に不良であると判断されることは防止され
る。

【０１９９】以上説明したように、ステップＳＴ７６、
ＳＴ８２における画像間比較の結果を、電気欠陥分類部
３１７において、予め定めたしきい値を基準として処理
することで、被検査パターンと下層配線との間の電気的
短絡不良を電気的欠陥として認識することができ、電位
コントラスト欠陥（電気的開放に起因する不良や電気的
短絡に起因する不良）のほぼ全てを、電気的欠陥として
分類できる。

【０２００】なお、実施の形態１において説明したよう
に、被検査パターン−下層配線間電気的短絡検出部２１
６を制御部ＳＣ３に付加し、図１６（ａ）と図１６
（ｂ）との画像比較を行い、明るさが過渡的に変化する
プラグ電極像を特定することで、短絡プラグ電極６０
が、被検査パターンと下層配線との間の電気的短絡に起
因する不良であると認識できるようにしても良いことは
言うまでもない。

【０２０１】＜Ｅ．実施の形態５＞本発明に係る実施の
形態５として、シリコン基板バイアス制御の有無によ
り、二次電子の放出効率を変えることで、帯電制御の有
無と等価な効果を得ることができる、動作アルゴリズム
について、図１７に示すフローチャートを用いて説明す
る。

【０２０２】なお、本実施の形態の動作アルゴリズムの
実行には、図１を用いて説明したＳＥＭ式画像比較型検
査装置１００を使用すれば良い。

【０２０３】＜Ｅ−１．装置動作＞まず、ステップＳＴ
９１として、シリコン基板１０８上の検査領域に一次電
子線１０２が照射されるようにステージ１０７を移動す
る。

【０２０４】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ９２）。

【０２０５】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
１の検査画像（第１の画像）を取得する（ステップＳＴ
９３）。

【０２０６】次に、シリコン基板バイアス制御部１０９
からステージ１０７を介してシリコン基板１０８に負の
電圧Ｖｒを印加し、シリコン基板１０８のバイアス制御
を行うステップＳＴ９４）。

【０２０７】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ９５）。

【０２０８】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
２の検査画像（第２の画像）を取得する（ステップＳＴ
９６）。

【０２０９】その後、画像比較部１１５において、第１
の検査画像（第１の画像）と第２の検査画像（第２の画
像）との画像比較（画像間比較）を行う（ステップＳＴ
９７）。

【０２１０】最後に、被検査パターン−下層配線間電気
的短絡検出部１１６において、予め定めたしきい値を基
準として、画像間比較（ステップＳＴ９７）の結果を処
理し、被検査パターンと下層配線間の電気的短絡不良を
検出する（ステップＳＴ９８）。

【０２１１】＜Ｅ−２．作用効果＞以上説明した実施の
形態５の動作アルゴリズムにおいては、ステップＳＴ９
３の第１の検査画像の取得に際して、帯電制御のみで二
次電子画像を取得するようにするので、二次電子の放出
効率が低く、バイアス制御のみで帯電制御は行わない場
合と同程度の二次電子放出効率しか得られず、第１の検
査画像は、図３（ａ）に示したような検査画像となる。

【０２１２】一方、第２の検査画像は、バイアス制御と
帯電制御を行った結果として得られ、図３（ｂ）に示し
たような検査画像となる。

【０２１３】従って、図３（ａ）に示す検査画像と、図
３（ｂ）に示す検査画像とを比較するという実施の形態
１と同様に、明るさが過渡的に変化するプラグ電極像を
特定でき、従来は不良として検出できなかった、短絡プ
ラグ電極６０、すなわち、被検査パターンと下層配線と
の間の電気的短絡不良を検出することができる。

【０２１４】なお、二次電子放出効率は、シリコン基板
１０８に印加するバイアス電圧Ｖｒの絶対値が大きくな
れば、増加する傾向を有している。

【０２１５】＜Ｆ．実施の形態６＞ ＜Ｆ−１．装置構成＞本発明に係る実施の形態６とし
て、図１８にＳＥＭ式画像比較型検査装置４００の構成
を模式的に示す。

【０２１６】ＳＥＭ式画像比較型検査装置４００は、Ｓ
ＥＭ本体部ＳＥと、ＳＥＭ本体部ＳＥの各構成を制御す
る制御部ＳＣ４とを備えている。

【０２１７】ＳＥＭ本体部ＳＥの構成は図１を用いて説
明したＳＥＭ式画像比較型検査装置１００と同じであ
り、同一の構成については同一の符号を付し、重複する
説明は省略する。

【０２１８】また、制御部ＳＣ４も基本的にはＳＥＭ式
画像比較型検査装置１００の制御部ＳＣ１と同じであ
り、同一の構成については同一の符号を付すが、制御部
ＳＣ４においては、一次電子走査線部１０６および被検
査パターン−下層配線間電気的短絡検出部４１６がＣＡ
Ｄレイアウト情報４１７を参照する構成となっている。

【０２１９】＜Ｆ−２．装置動作＞次に、ＳＥＭ式画像
比較型検査装置４００の基本的な動作について、図１８
を参照して説明する。

【０２２０】電子銃１０１から放出された一次電子線１
０２は、収束レンズ１０３および対物レンズ１０４によ
り半導体装置を形成中のシリコン基板１０８に照射され
る。そして、一次電子走査線部１０６は偏光器１０５を
制御し、偏光器１０５により一次電子線１０２がシリコ
ン基板１０８上を走査するのと同期して、一次電子線１
０２の照射を受けてシリコン基板１０８から放出される
二次電子１１２を二次電子検出器１１３で受け、二次電
子強度として画像取得部１１４に与える。画像取得部１
１４では、二次電子強度を輝度変調して二次電子画像を
得る。このとき、シリコン基板バイアス制御部１０９か
らステージ１０７を介してシリコン基板１０８に負の電
圧Ｖｒを印加することにより二次電子放出効率を高め、
帯電制御部１１１から帯電制御電極１１０に正の電圧Ｖ
ｆを印加することにより正電荷の帯電を促進することが
できる。

【０２２１】そして、条件を変えて取得した画像を画像
比較部１１５で比較し、被検査パターン−下層配線間電
気的短絡検出部４１６で電気的短絡不良を自動的に検出
する。

【０２２２】次に、ＳＥＭ式画像比較型検査装置４００
の動作アルゴリズムについて、図１９に示すフローチャ
ートを用いて説明する。

【０２２３】まず、ステップＳＴ１０１として、シリコ
ン基板バイアス制御部１０９からステージ１０７を介し
てシリコン基板１０８に負の電圧Ｖｒを印加し、シリコ
ン基板１０８のバイアス制御を行う。

【０２２４】次に、画像比較に際しての比較対象となる
参照画像を得るため、シリコン基板１０８上の参照領域
に一次電子線１０２が照射されるようにステージ１０７
を移動する（ステップＳＴ１０２）。

【０２２５】次に、シリコン基板１０８上の参照領域を
一次電子線１０２で走査し、当該参照領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、参
照画像（第１の画像）を取得する（ステップＳＴ１０
３）。

【０２２６】次に、シリコン基板１０８上の検査領域に
一次電子線１０２が照射されるようにステージ１０７を
移動する（ステップＳＴ１０４）。

【０２２７】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
１の検査画像（第２の画像）を取得する（ステップＳＴ
１０５）。

【０２２８】次に、画像比較部１１５において、参照画
像（第１の画像）と第１の検査画像（第２の画像）との
画像比較（画像間比較）を行う（ステップＳＴ１０
６）。

【０２２９】そして、予め定めたしきい値を基準とし
て、画像間比較（ステップＳＴ１０６）の結果を処理
し、電気的不良の候補を検出する（ステップＳＴ１０
７）。

【０２３０】次に、帯電制御電極１１０に正の電圧Ｖｆ
を印加するとともに、シリコン基板１０８上の広い領域
に一次電子線を照射して、シリコン基板１０８上の絶縁
膜の表面に正電荷を蓄積する帯電制御を行う（ステップ
ＳＴ１０８）。

【０２３１】次に、シリコン基板１０８上の検査領域を
一次電子線１０２で走査し、当該検査領域から放出され
る二次電子１１２を二次電子検出器１１３で検出し、第
２の検査画像（第３の画像）を取得する（ステップＳＴ
１０９）。

【０２３２】その後、画像比較部１１５において、第１
の検査画像（第２の画像）と検査画像（第３の画像）と
の画像比較（画像間比較）を行う（ステップＳＴ１１
０）。

【０２３３】最後に、被検査パターン−下層配線間電気
的短絡検出部４１６において、ＣＡＤレイアウト情報４
１７を参照して、しきい値を決定し、ステップＳＴ１０
６およびＳＴ１１０における画像間比較の結果を処理
し、被検査パターンと下層配線間の電気的短絡不良を検
出する（ステップＳＴ１１１）。

【０２３４】＜Ｆ−３．作用効果＞次に、図１９を用い
て説明したステップＳＴ１０１〜ＳＴ１１１のアルゴリ
ズムを採用することで得られる、本実施の形態の作用効
果について、図２０および図２１を用いて説明する。

【０２３５】これまでに説明した実施の形態１〜５にお
いては、被検査パターンと下層配線間の電気的短絡不良
は、被検査パターン、すなわち図２０に示すように、パ
ターン欠陥を有する欠陥ゲート電極５９の平面形状が何
れも同じであり、欠陥ゲート電極５９とシリコン基板と
の間の容量結合の静電容量が何れも同じであると仮定し
ていた。

【０２３６】すなわち、図２０においては、パターン欠
陥を有する複数の欠陥ゲート電極５９と、それに接触す
ることで不良となった短絡プラグ電極６０との平面形状
が示されているが、複数の欠陥ゲート電極５９は何れも
同じ平面形状なので、シリコン基板との間の容量結合の
静電容量が何れも同じとなり、短絡プラグ電極６０の二
次電子像は何れも同じような明るさとなる。

【０２３７】しかし、欠陥ゲート電極５９の平面形状が
ランダムパターンである場合は、下層配線（すなわち欠
陥ゲート電極５９）とシリコン基板との間の静電容量が
形状に起因して個々に異なることになり、被検査パター
ン（すなわち短絡プラグ電極６０）の二次電子像は、形
状に起因する静電容量の違いによって明るさが異なるこ
とになる。その結果、帯電制御を行っても、短絡の程度
に応じた輝度あるいはコントラストの変化を呈しないこ
とになる。

【０２３８】そこで、ＣＡＤレイアウト情報を用いて、
形状に起因する静電容量の違いを考慮したしきい値を設
定することで、形状に起因する静電容量の違いを補正す
ることができる。

【０２３９】これを図２１を用いて説明する。図２１に
示すように、欠陥ゲート電極５９Ａおよび５９Ｂに、そ
れぞれ短絡プラグ電極６０Ａおよび６０Ｂが接触してい
ると仮定する。図２１において、短絡プラグ電極６０Ｂ
に接触する欠陥ゲート電極５９Ｂは短く、その静電容量
は小さい。一方、短絡プラグ電極６０Ａに接触する欠陥
ゲート電極５９Ａは長く、その静電容量は欠陥ゲート電
極５９Ｂに比べて遙かに大きいことが予想される。この
ような状態においては、上述した理由により、短絡プラ
グ電極６０Ａおよび６０Ｂの明るさは、短絡の程度に応
じた明るさとはならず、場合によっては正常なプラグ電
極と同じ明るさとなって、区別ができない可能性があ
る。

【０２４０】そこで、欠陥ゲート電極５９Ａとシリコン
基板との間の静電容量をＣ_A、欠陥ゲート電極５９Ｂと
シリコン基板との間の静電容量をＣ_Bとするならば、被
検査パターン−下層配線間電気的短絡検出部４１６にお
いては、静電容量をＣ_AおよびＣ_Bに応じて決定した、短
絡プラグ電極６０Ａの判定のためのしきい値Ｔｈ_A、お
よび短絡プラグ電極６０Ｂの判定のためのしきい値Ｔｈ
_Bを用いることで、下層配線の平面形状の影響をキャン
セルして、被検査パターンと下層配線との間の電気的短
絡不良を検出することができ、電気的短絡不良を正確に
特定できる。

【０２４１】なお、被検査パターン−下層配線間電気的
短絡検出部４１６においては、ＣＡＤレイアウト情報４
１７を参照して、上述したしきい値Ｔｈ_AおよびＴｈ_Bを
決定する機能を有しており、下層配線の平面形状がラン
ダムパターンである場合にも、被検査パターンと下層配
線との間の電気的短絡不良の短絡の程度を有効に知得す
ることができる。

【０２４２】また、ＣＡＤ情報の参照は、実施の形態１
〜５において説明した検査のための各アルゴリズムにお
いて採用しても良いことは言うまでもない。

【０２４３】＜Ｆ−４．変形例＞以上説明した実施の形
態８においては、短絡プラグ電極の判定のためのしきい
値を下層配線の静電容量に応じて決定するためにＣＡＤ
レイアウト情報を使用したが、ＣＡＤレイアウト情報
は、以下のように使用しても良い。

【０２４４】すなわち、図１９を用いて説明したステッ
プＳＴ１０８の帯電制御を、ＣＡＤレイアウト情報を参
照して定めた所定領域に一次電子線を照射して、シリコ
ン基板１０８上の絶縁膜の上記所定領域表面に正電荷を
蓄積するＣＡＤ参照帯電制御とすることで、下層配線が
ランダムパターンである場合でも、短絡の程度に応じた
色調の変化を得ることができる。

【０２４５】これは、例えば、図２１において、欠陥ゲ
ート電極５９Ｂが接触する可能性がある短絡プラグ電極
６０Ｂを中心とする領域には、単位面積あたりの照射量
が大きくなるように集中的に一次電子線を照射し、欠陥
ゲート電極５９Ａが接触する可能性がある短絡プラグ電
極６０Ａを中心とする領域には、単位面積あたりの照射
量が小さくなるように、広範囲に一次電子線を照射する
ことで、被検査パターンからの二次電子放出効率を、下
層配線の静電容量に応じて補正することで、短絡の程度
に応じた色調の変化を得ることができるというものであ
る。

【０２４６】

【発明の効果】本発明に係る請求項１記載の半導体装置
の検査方法によれば、帯電制御を行わずに取得された第
１の画像と、帯電制御を行って取得した第２の画像とを
比較するので、被検査パターンと、その下層に配設され
た下層配線との間の電気的短絡により発生する電気的短
絡不良を、明るさが過渡的に変化する被検査パターンと
して特定することができる。

【０２４７】本発明に係る請求項２記載の半導体装置の
検査方法によれば、バイアス制御を行わずに取得された
第１の画像と、バイアス制御および帯電制御を行って取
得した第２の画像とを比較するので、被検査パターン
と、その下層に配設された下層配線との間の電気的短絡
により発生する電気的短絡不良を、明るさが過渡的に変
化する被検査パターンとして特定することができる。

【０２４８】本発明に係る請求項３記載の半導体装置の
検査方法によれば、検査領域を対象としてステップ(ａ)
および（ｂ）を実行することで、第１および第２の検査
画像を得ることができ、両者を比較することで、効率良
く電気的短絡不良を特定できる。

【０２４９】本発明に係る請求項４記載の半導体装置の
検査方法によれば、被検査パターンと下層配線との間の
電気的短絡不良を特定するための、より具体的方法を得
ることができる。

【０２５０】本発明に係る請求項５記載の半導体装置の
検査方法によれば、参照画像と第１の検査画像とを比較
して、欠陥および電気的不良箇所の候補を検出し、第１
の検査画像と第２の検査画像とを比較して、欠陥および
電気的不良箇所の候補から、欠陥および電気的不良箇所
を特定するので、欠陥および電気的不良箇所を正確に特
定できる。

【０２５１】本発明に係る請求項６記載の半導体装置の
検査方法によれば、明るさが過渡的に変化する被検査パ
ターンの、明るさの変化が終了するまでの経過時間を、
ステップ(ｂ)の繰り返し回数に基づいて測定するので、
経過時間に基づいて電気的短絡不良の程度を定量的に得
ることができる。

【０２５２】本発明に係る請求項７記載の半導体装置の
検査方法によれば、被検査パターンの下層に配設される
下層配線と半導体基板との間の静電容量に応じて決定し
た、電気的不良箇所を検出するためのしきい値に基づい
て、明るさが過渡的に変化する被検査パターンを電気的
短絡不良として特定するので、下層配線の平面形状の影
響をキャンセルでき、電気的短絡不良の正確な特定がで
きる。

【０２５３】本発明に係る請求項８記載の半導体装置の
検査方法によれば、帯電制御として、半導体装置のレイ
アウト情報に基づいて定めた所定領域に一次電子線を照
射して、半導体基板表面の所定領域に正電荷を帯電させ
るので、被検査パターンからの二次電子放出効率を、下
層配線の静電容量に応じて補正することで、短絡の程度
に応じた被検査パターンの色調の変化を得ることができ
る。

【０２５４】本発明に係る請求項９記載の半導体装置の
検査方法によれば、帯電制御を行わずに取得された第１
の画像と、帯電制御を行って取得した第２の画像とに基
づいて、二次電子強度の時間変化を微分処理により求め
るので、明るさが過渡的に変化する被検査パターンの特
定を正確行うことができる。

【０２５５】本発明に係る請求項１０記載の半導体装置
の検査方法によれば、二次電子強度の微分係数に基づい
て、被検査パターンの電気的不良箇所を一義的に特定で
きる。

【０２５６】本発明に係る請求項１１記載の半導体装置
の検査方法によれば、ステップ(ｂ)の繰り返しにより、
明るさが過渡的に変化する被検査パターンの明るさの変
化が終了するまでの経過時間を知得でき、経過時間に基
づいて電気的短絡不良の程度を定量的に得ることができ
る。

【０２５７】本発明に係る請求項１２記載の半導体装置
の検査方法によれば、第１の検査画像と第２の検査画像
とで、一次電子線の走査範囲を変えながらも、トリミン
グ処理により第１および２の検査画像上の比較領域を同
じとすることで、単位面積・単位時間あたりに照射され
る一次電子線の電流密度が、第１の検査画像と第２の検
査画像とで異なることになり、極端な条件下では、帯電
制御を行う場合と、行わない場合ほど二次電子の放出効
果が異なる。この結果、被検査パターンと、その下層に
配設された下層配線との間の電気的短絡により発生する
電気的短絡不良を、明るさが過渡的に変化する被検査パ
ターンとして特定することができる。

【０２５８】本発明に係る請求項１３記載の半導体装置
の検査方法によれば、電気的短絡不良を、明るさが過渡
的に変化する被検査パターンとして特定するための具体
的条件を得ることができる。

【０２５９】本発明に係る請求項１４記載の半導体装置
の検査方法によれば、シリコン基板バイアス制御はなさ
れているが、帯電制御がなされていない状態で得られた
複数の第１の画像どうしの比較、およびシリコン基板バ
イアス制御も、帯電制御もなされている状態で得られた
複数の第２の画像どうしの比較を行って、それぞれの差
異に基づいて被検査パターンの欠陥および電気的不良箇
所を検出するので、欠陥および電気的不良箇所を正確に
特定できる。

【０２６０】本発明に係る請求項１５記載の半導体装置
の検査方法によれば、第１の参照画像と第１の検査画像
とを比較して、欠陥および電気的不良箇所の候補を検出
し、第２の参照画像と第２の検査画像とを比較して、欠
陥および電気的不良箇所の候補から、欠陥および電気的
不良箇所を特定するので、欠陥および電気的不良箇所を
正確に特定できる。

【０２６１】本発明に係る請求項１６記載の半導体装置
の検査装置によれば、被検査パターンと、その下層に配
設された下層配線との間の電気的短絡により発生する電
気的短絡不良を、明るさが過渡的に変化する被検査パタ
ーンとして特定することができる。

【図面の簡単な説明】

【図１】 本発明に係る実施の形態１の検査装置の構成
を説明する図である。

【図２】 本発明に係る実施の形態１の検査方法を説明
するフローチャートである。

【図３】 本発明に係る実施の形態１の検査方法を説明
する二次電子画像を示す図である。

【図４】 基板バイアス制御および帯電制御を説明する
図である。

【図５】 本発明に係る実施の形態１の検査方法の変形
例を説明するフローチャートである。

【図６】 本発明に係る実施の形態１の検査方法の変形
例を説明する二次電子画像を示す図である。

【図７】 本発明に係る実施の形態１の検査方法の変形
例を説明するフローチャートである。

【図８】 短絡プラグ電極を表す等価回路図である。

【図９】 本発明に係る実施の形態２の検査装置の構成
を説明する図である。

【図１０】 本発明に係る実施の形態２の検査方法を説
明するフローチャートである。

【図１１】 検査画像の二次電子強度の特性を示す図で
ある。

【図１２】 検査画像の二次電子強度の微分特性を示す
図である。

【図１３】 本発明に係る実施の形態３の検査方法を説
明するフローチャートである。

【図１４】 本発明に係る実施の形態４の検査装置の構
成を説明する図である。

【図１５】 本発明に係る実施の形態４の検査方法を説
明するフローチャートである。

【図１６】 本発明に係る実施の形態４の検査方法を説
明する二次電子画像を示す図である。

【図１７】 本発明に係る実施の形態５の検査方法を説
明するフローチャートである。

【図１８】 本発明に係る実施の形態６の検査装置の構
成を説明する図である。

【図１９】 本発明に係る実施の形態６の検査方法を説
明するフローチャートである。

【図２０】 本発明に係る実施の形態６の検査方法の概
念を説明する平面図である。

【図２１】 本発明に係る実施の形態６の検査方法の概
念を説明する平面図である。

【図２２】 従来の検査装置の構成を説明する図であ
る。

【図２３】 従来の検査方法を説明するフローチャート
である。

【図２４】 参照領域の断面構成を示す図である。

【図２５】 検査領域の断面構成を示す図である。

【図２６】 従来の検査方法を説明する二次電子画像を
示す図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 37/22 Ｇ０１Ｒ 31/28 Ｌ Ｆターム(参考） 2G001 AA03 BA07 CA03 GA06 GA09 HA13 KA03 LA11 MA05 RA10 RA20 2G060 AA09 AE01 AF10 EA07 EB09 HC10 KA16 2G132 AA00 AD15 AF13 AL11 AL12 4M106 AA01 BA02 CA40 DH07 DH24 DJ07 DJ17 DJ18 DJ20 DJ32

Claims (16)

【特許請求の範囲】
1. 【請求項１】 被検査パターンに一次電子線を照射する
   ことで発生する二次電子を検出し、該二次電子の強度に
   基づいて作成した二次電子画像を用いて半導体基板上に
   形成途中の半導体装置を検査する検査方法であって、 (ａ)前記半導体基板に負の電圧を印加する基板バイアス
   制御を行った状態で、前記二次電子画像として第１の画
   像を取得するステップと、 (ｂ)前記基板バイアス制御および前記半導体基板の表面
   に正電荷を帯電させる帯電制御を行った状態で、前記二
   次電子画像として第２の画像を取得するステップと、 (ｃ)前記第１の画像と前記第２の画像とを比較して、そ
   の差異に基づいて前記被検査パターンの欠陥および電気
   的不良箇所を検出するステップと、を備える半導体装置
   の検査方法。
2. 【請求項２】 被検査パターンに一次電子線を照射する
   ことで発生する二次電子を検出し、該二次電子の強度に
   基づいて作成した二次電子画像を用いて半導体基板上に
   形成途中の半導体装置を検査する検査方法であって、 (ａ)前記半導体基板の表面に正電荷を帯電させる帯電制
   御を行った状態で、前記二次電子画像として第１の画像
   を取得するステップと、 (ｂ)前記半導体基板に負の電圧を印加する基板バイアス
   制御および前記帯電制御を行った状態で、前記二次電子
   画像として第２の画像を取得するステップと、 (ｃ)前記第１の画像と前記第２の画像とを比較して、そ
   の差異に基づいて前記被検査パターンの欠陥および電気
   的不良箇所を検出するステップと、を備える半導体装置
   の検査方法。
3. 【請求項３】 前記ステップ(ａ)および（ｂ)は、 欠陥および不良を含む可能性を有する前記被検査パター
   ンが配設された検査領域を対象として実行され、前記第
   １および第２の画像として、第１および第２の検査画像
   を取得し、 前記ステップ(ｃ)は、 （ｃ−１)前記第１の検査画像と前記第２の検査画像と
   で、明るさが過渡的に変化する前記被検査パターンを、
   前記被検査パターンとその下層に配設される下層配線と
   の間の電気的短絡不良として特定するステップを含む、
   請求項１または請求項２記載の半導体装置の検査方法。
4. 【請求項４】 前記ステップ（ｃ−１)は、 第１および第２のしきい値を準備し、前記第１の検査画
   像において前記第１のしきい値を越え、前記第２の検査
   画像において第２のしきい値を越えない前記被検査パタ
   ーンを、前記被検査パターンと前記下層配線との間の電
   気的短絡不良として特定するステップを含む、請求項３
   記載の半導体装置の検査方法。
5. 【請求項５】 前記ステップ(ａ)は、 欠陥および電気的不良を含む可能性を有する前記被検査
   パターンが配設された検査領域を対象として実行され、
   前記第１の画像として第１の検査画像を取得し、 前記ステップ(ｂ)は、 欠陥および電気的不良を含まない前記被検査パターンが
   配設された参照領域を対象として実行され、前記第２の
   画像として参照画像を取得するとともに、前記検査領域
   を対象として実行され、前記第２の画像として第２の検
   査画像を取得し、前記ステップ(ｃ)は、 （ｃ−１)前記参照画像と前記第１の検査画像とを比較
   して、予め定めたしきい値に基づいて、欠陥および電気
   的不良箇所の候補を検出するステップと、 （ｃ−２)前記第１の検査画像と前記第２の検査画像と
   を比較して、欠陥および電気的不良箇所の前記候補か
   ら、欠陥および電気的不良箇所を特定するとともに、明
   るさが過渡的に変化する前記被検査パターンを、前記被
   検査パターンと、その下層に配設される下層配線との間
   の電気的短絡不良として特定するステップとを含む、請
   求項１記載の半導体装置の検査方法。
6. 【請求項６】 前記ステップ(ａ)は、 欠陥および電気的不良を含む可能性を有する前記被検査
   パターンが配設された検査領域を対象として実行され、
   前記第１の画像として、第１の検査画像を取得し、 前記ステップ(ｂ)は、検査領域を対象として所定間隔で
   繰り返して実行され、前記第２の画像として、複数の第
   ２の検査画像を取得し、 （ｄ)明るさが過渡的に変化する前記被検査パターン
   の、明るさの変化が終了するまでの経過時間を、前記ス
   テップ(ｂ)の繰り返し回数に基づいて測定するステップ
   をさらに備える、請求項１記載の半導体装置の検査方
   法。
7. 【請求項７】 前記ステップ(ｃ)は、 （ｃ−１)前記半導体装置のレイアウト情報に基づい
   て、前記被検査パターンの下層に配設される下層配線と
   前記半導体基板との間の静電容量を算出し、静電容量に
   応じて、電気的不良箇所を検出するためのしきい値を決
   定するステップと、 （ｃ−２)前記しきい値に基づいて、前記第１の検査画
   像と前記第２の検査画像とで、明るさが過渡的に変化す
   る前記被検査パターンを、前記被検査パターンと前記下
   層配線との間の電気的短絡不良として特定するステップ
   とを含む、請求項１記載の半導体装置の検査方法。
8. 【請求項８】 前記ステップ(ａ)は、 前記帯電制御として、前記半導体装置のレイアウト情報
   に基づいて定めた所定領域に前記一次電子線を照射し
   て、前記半導体基板表面の前記所定領域に正電荷を帯電
   させるステップを含む、請求項１記載の半導体装置の検
   査方法。
9. 【請求項９】 被検査パターンに一次電子線を照射する
   ことで発生する二次電子を検出し、該二次電子の強度に
   基づいて作成した二次電子画像を用いて半導体基板上に
   形成途中の半導体装置を検査する検査方法であって、 (ａ)前記半導体基板に負の電圧を印加する基板バイアス
   制御を行った状態で、前記二次電子画像として第１の画
   像を取得するステップと、 (ｂ)前記基板バイアス制御および前記半導体基板の表面
   に正電荷を帯電させる帯電制御を行った状態で、前記二
   次電子画像として第２の画像を取得するステップと、 (ｃ)前記第１および前記第２の画像に基づいて、二次電
   子強度の時間変化を微分処理により求め、前記被検査パ
   ターンの電気的不良箇所を検出するステップと、を備え
   る半導体装置の検査方法。
10. 【請求項１０】 前記ステップ(ａ)は、 欠陥および電気的不良を含む可能性を有する前記被検査
    パターンが配設された検査領域を対象として実行され、
    前記第１の画像として、第１の検査画像を取得し、 前記ステップ(ｂ)は、 検査領域を対象として所定間隔で繰り返して実行され、
    前記第２の画像として、複数の第２の検査画像を取得
    し、 前記ステップ(ｃ)は、 前記第１の検査画像および前記複数の第２の検査画像の
    それぞれの前記被検査パターンからの二次電子強度を微
    分し、微分係数値に基づいて、前記被検査パターンの電
    気的不良の種類を分類するステップを含む、請求項９記
    載の半導体装置の検査方法。
11. 【請求項１１】 (ｄ)明るさが過渡的に変化する前記被
    検査パターンの、明るさの変化が終了するまでの経過時
    間を、前記ステップ(ｂ)の繰り返し回数に基づいて測定
    するステップをさらに備える、請求項１０記載の半導体
    装置の検査方法。
12. 【請求項１２】 被検査パターンに一次電子線を照射す
    ることで発生する二次電子を検出し、該二次電子の強度
    に基づいて作成した二次電子画像を用いて半導体基板上
    に形成途中の半導体装置を検査する検査方法であって、 (ａ)前記半導体基板に負の電圧を印加する基板バイアス
    制御、および前記半導体基板の表面に正電荷を帯電させ
    る帯電制御を行った状態で、欠陥および電気的不良を含
    む可能性を有する前記被検査パターンが配設された検査
    領域の第１の範囲および第２の範囲に前記一次電子線を
    照射して第１および第２の検査画像を取得するステップ
    と、 (ｂ)前記第１および２の検査画像上の比較領域が同じに
    なるようにトリミング処理を行うステップと、 (ｃ)トリミング処理後の前記第１の検査画像とトリミン
    グ処理後の前記第２の検査画像とを比較して、その差異
    に基づいて前記被検査パターンの欠陥および電気的不良
    箇所を検出するステップと、を備える半導体装置の検査
    方法。
13. 【請求項１３】 前記第１の範囲は、前記第２の範囲よ
    り広く、 第１の検査画像を取得した後に、前記第２の検査画像を
    取得する、請求項１２記載の半導体装置の検査方法。
14. 【請求項１４】 被検査パターンに一次電子線を照射す
    ることで発生する二次電子を検出し、該二次電子の強度
    に基づいて作成した二次電子画像を用いて半導体基板上
    に形成途中の半導体装置を検査する検査方法であって、 (ａ)前記半導体基板に負の電圧を印加する基板バイアス
    制御を行った状態で、前記二次電子画像として複数の第
    １の画像を取得するステップと、 (ｂ)前記基板バイアス制御および前記半導体基板の表面
    に正電荷を帯電させる帯電制御を行った状態で、前記二
    次電子画像として複数の第２の画像を取得するステップ
    と、 (ｃ)前記複数の第１の画像どうしの比較、および前記複
    数の第２の画像どうしの比較を行って、それぞれの差異
    に基づいて前記被検査パターンの欠陥および電気的不良
    箇所を検出するステップと、を備える半導体装置の検査
    方法。
15. 【請求項１５】 前記ステップ(ａ)は、 欠陥および電気的不良を含まない前記被検査パターンが
    配設された参照領域を対象として実行され、前記第１の
    画像として第１の参照画像を取得するとともに、欠陥お
    よび電気的不良を含む可能性を有する前記被検査パター
    ンが配設された検査領域を対象として実行され、前記第
    １の画像として第１の検査画像を取得し、 前記ステップ(ｂ)は、 前記検査領域を対象として実行され、前記第２の画像と
    して第２の検査画像を取得するとともに、前記参照領域
    を対象として実行され、前記第２の画像として第２の参
    照画像を取得し、 前記ステップ(ｃ)は、 前記第１の参照画像と前記第１の検査画像との比較、お
    よび前記第２の参照画像と前記第２の検査画像との比較
    を行うステップを含む、請求項１４記載の半導体装置の
    検査方法。
16. 【請求項１６】 被検査パターンに一次電子線を照射す
    ることで発生する二次電子を検出し、該二次電子の強度
    に基づいて作成した二次電子画像を用いて半導体基板上
    に形成途中の半導体装置を検査する検査装置であって、 前記半導体基板に負の電圧を印加する基板バイアス制御
    を行う基板バイアス制御手段と、 前記半導体基板の表面に正電荷を帯電させる帯電制御を
    行う帯電制御手段と、 前記基板バイアス制御を行った状態で取得した第１の画
    像と、前記基板バイアス制御および前記帯電制御を行っ
    た状態で取得した第２の画像とを比較して、その差異に
    基づいて前記被検査パターンの欠陥および電気的不良箇
    所を検出する検出手段と、を備えた半導体装置の検査装
    置。