JP2002313803A - Semiconductor device and its manufacturing method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To realize a semiconductor device which can prevent dislocation of a silicon nitride film end without raising a contact resistance, and to provide its manufacturing method. SOLUTION: A silicon substrate 1 is over-etched about 5 to 20 nm by anisotropic dry-etching. Thereafter, an oxide film 10 is backed by 3 nm or more in the surface direction of the substrate 1 by diluted HF. The backing amount of the oxide film 10 is decided by the amount of HF and an etching time. The oxide film 10 disposed between a silicon nitride film 12 and the silicon substrate 1 is backed toward the direction of a gate oxide film, and stress concentration on the silicon substrate 1 of the silicon nitride film 12 is moved from a corner of the silicon substrate 1. As a result, a semiconductor device, which can prevent dislocation of a silicon nitride film end part, can be realized without raising a contact resistance.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、信頼性の高いゲー
ト構造を有する半導体装置及びその製造方法に関する。The present invention relates to a semiconductor device having a highly reliable gate structure and a method for manufacturing the same.

【０００２】[0002]

【従来の技術】MOSトランジスタにおけるソースやドレ
インをLDD（lightly doped drain）構造とするために
は、ゲート電極側壁に絶縁膜が形成される。2. Description of the Related Art In order to make a source and a drain of a MOS transistor have an LDD (lightly doped drain) structure, an insulating film is formed on a side wall of a gate electrode.

【０００３】また、図７に示すように、ゲート電極側壁
に形成される絶縁膜は、ソースやドレイン電極引き出し
口を自己整合のコンタクトホールとするために、シリコ
ンナイトライド膜１２が一般的に使われている。As shown in FIG. 7, a silicon nitride film 12 is generally used for an insulating film formed on a side wall of a gate electrode so that a source or drain electrode lead-out opening is a self-aligned contact hole. Have been

【０００４】このシリコンナイトライド膜１２端部のシ
リコン基板１には、砒素やボロンなどの不純物が高濃度
で打ち込まれるので、結晶欠陥に対する強度が一般的に
低くなっている。Since the impurities such as arsenic and boron are implanted into the silicon substrate 1 at the end of the silicon nitride film 12 at a high concentration, the strength against crystal defects is generally low.

【０００５】さらに、この高濃度層の領域に隣接するシ
リコンナイトライド膜１２は、高い膜応力を保有するの
で、シリコンナイトライド膜１２端部から転位１６が生
じる場合が多く認められ、トランジスタの電気的性能を
著しく低下させる原因となっている。Further, since the silicon nitride film 12 adjacent to the region of the high-concentration layer has high film stress, dislocations 16 are often generated from the end of the silicon nitride film 12, so that the electrical conductivity of the transistor is high. Cause a significant decrease in the mechanical performance.

【０００６】このシリコンナイトライド膜１２端部の転
位を防止する方法としては、特開平８−９７２１０号公
報に開示されているように（図８参照）、シリコンナイ
トライド膜１２下に約５０nｍのシリコン酸化膜１７を
堆積し、シリコン基板１に作用する応力の低減方法が記
載されている。As a method of preventing dislocation at the end of the silicon nitride film 12, as disclosed in Japanese Patent Application Laid-Open No. 8-97210 (see FIG. 8), about 50 nm A method of depositing a silicon oxide film 17 and reducing stress acting on the silicon substrate 1 is described.

【０００７】[0007]

【発明が解決しようとする課題】しかしながら、上記公
報に記載された方法では、シリコン酸化膜１７を堆積し
た分、コンタクト面積が減少して、コンタクト抵抗が著
しく上昇する。その結果、トランジスタの速度が低下す
る場合が生じるという問題があった。However, according to the method described in the above publication, the contact area is reduced and the contact resistance is significantly increased due to the deposition of the silicon oxide film 17. As a result, there is a problem that the speed of the transistor may decrease.

【０００８】このため、コンタクト抵抗を上昇させるこ
となく、シリコンナイトライド膜１２端部の転位を防止
する方法が望まれていた。For this reason, there has been a demand for a method of preventing dislocation at the end of the silicon nitride film 12 without increasing the contact resistance.

【０００９】本発明の目的は、上記のような問題を解消
し、コンタクト抵抗を上昇させることなく、シリコンナ
イトライド膜端部の転位を防止することが可能な半導体
装置及びその製造方法を実現することである。An object of the present invention is to solve the above-mentioned problems and to realize a semiconductor device capable of preventing dislocation at the edge of a silicon nitride film without increasing the contact resistance and a method of manufacturing the same. That is.

【００１０】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明は次にように構成される。 （１）半導体基板上のゲート電極側壁にシリコンナイト
ライド膜が堆積され、このシリコンナイトライド膜と上
記基板との間にシリコン酸化膜が配置されるゲート電極
構造を有する半導体装置において、上記シリコン酸化膜
は、シリコンナイトライド膜端部より、少なくとも３ｎ
ｍ後退されている。To achieve the above object, the present invention is configured as follows. (1) In a semiconductor device having a gate electrode structure in which a silicon nitride film is deposited on a side wall of a gate electrode on a semiconductor substrate and a silicon oxide film is disposed between the silicon nitride film and the substrate, The film is at least 3n from the end of the silicon nitride film.
m has been retreated.

【００１１】（２）好ましくは，上記（１）において、
コンタクト電極を備え、このコンタクト電極は、多結晶
シリコンもしくはアモルファスシリコン材料が使われて
いる。(2) Preferably, in the above (1),
A contact electrode is provided, and the contact electrode is made of polycrystalline silicon or amorphous silicon material.

【００１２】（３）半導体装置の製造方法において、
（ａ）半導体基板にゲート酸化膜及びゲート電極膜を堆
積してパターニングし、ゲート電極を形成する工程と、
（ｂ）上記半導体基板表面を数ｎｍ熱酸化して熱酸化膜
を形成し、この熱酸化膜を介して上記半導体基板に不純
物を打ち込み、低濃度層を形成する工程と、（ｃ）上記
ゲート電極上にシリコンナイトライド膜を堆積し、異方
性のドライエッチング法にて上記ゲート電極側壁にのみ
シリコンナイトライド膜を残すように、シリコンナイト
ライド膜をエッチングする工程と、（ｄ）酸化膜を上記
半導体基板上に堆積し、平坦化する工程と、（ｅ）電極
引き出しのためのコンタクトホールを上記酸化膜に形成
する工程と、（ｆ）上記半導体基板に高濃度の不純物を
打ち込み、高濃度層を形成する工程と、（ｇ）上記熱酸
化膜を上記シリコンナイトライド膜端部から少なくとも
３ｎｍ後退させる工程と、（ｈ）上記コンタクトホール
にコンタクト電極を埋め込む工程とを備える。(3) In the method of manufacturing a semiconductor device,
(A) depositing and patterning a gate oxide film and a gate electrode film on a semiconductor substrate to form a gate electrode;
(B) thermally oxidizing the surface of the semiconductor substrate by several nm to form a thermal oxide film, implanting impurities into the semiconductor substrate through the thermal oxide film to form a low-concentration layer; Depositing a silicon nitride film on the electrode and etching the silicon nitride film by an anisotropic dry etching method so as to leave the silicon nitride film only on the side wall of the gate electrode; and (d) an oxide film Depositing on the semiconductor substrate and planarizing it; (e) forming a contact hole for extracting an electrode in the oxide film; and (f) implanting high-concentration impurities into the semiconductor substrate. Forming a concentration layer; (g) retreating the thermal oxide film by at least 3 nm from an end of the silicon nitride film; and (h) contacting an electrode with the contact hole. And a step of embedding.

【００１３】（４）好ましくは、上記（３）において、
上記コンタクト電極は、上記コンタクトホールに多結晶
シリコン膜またはアモルファスシリコン膜を堆積して形
成する。(4) Preferably, in the above (3),
The contact electrode is formed by depositing a polycrystalline silicon film or an amorphous silicon film in the contact hole.

【００１４】熱酸化膜をシリコンナイトライド膜から少
なくとも３ｎｍ後退させることにより、シリコンナイト
ライド膜のシリコン基板への応力集中位置を変化させる
ことができる。By retreating the thermal oxide film by at least 3 nm from the silicon nitride film, the stress concentration position of the silicon nitride film on the silicon substrate can be changed.

【００１５】これにより、シリコンナイトライド膜下に
は厚いシリコン酸化膜を堆積させる必要なく、シリコン
ナイトライド膜端部のシリコン基板への転位を防止する
ことができ、コンタクト抵抗を上昇させることなく、シ
リコンナイトライド膜端部の転位を防止することが可能
な半導体装置及びその製造方法を実現することができ
る。Accordingly, it is not necessary to deposit a thick silicon oxide film under the silicon nitride film, and it is possible to prevent dislocation of the end of the silicon nitride film to the silicon substrate and increase the contact resistance without increasing the contact resistance. A semiconductor device capable of preventing dislocation at the edge of a silicon nitride film and a method for manufacturing the same can be realized.

【００１６】[0016]

【発明の実施の形態】以下、本発明の一実施形態につい
て添付図面を参照して説明する。図１は、本発明の一実
施形態である半導体装置の溝分離構造の製造工程を横断
面により説明する図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a diagram illustrating a manufacturing process of a trench isolation structure of a semiconductor device according to one embodiment of the present invention by a cross section.

【００１７】（１）図１の（ａ）において、シリコン基
板１に浅溝を形成し、その溝内を熱酸化して熱酸化膜２
を形成する。その後、溝内にCVDまたはスパッタ法で形
成した酸化膜３を埋め込み、素子分離領域を形成する。(1) In FIG. 1A, a shallow groove is formed in a silicon substrate 1 and the inside of the groove is thermally oxidized to form a thermal oxide film 2.
To form Thereafter, an oxide film 3 formed by CVD or sputtering is buried in the trench to form an element isolation region.

【００１８】（２）次に、図１の（ｂ）において、シリ
コン基板１の表面を熱処理して約１０ｎｍの熱酸化膜４
を形成し、この熱酸化膜４をバッファ層として、シリコ
ン基板１に不純物を打ち込み、ｗｅｌｌ層５を形成す
る。(2) Next, as shown in FIG. 1B, the surface of the silicon substrate 1 is heat-treated to form a thermal oxide film 4 having a thickness of about 10 nm.
Is formed, and impurities are implanted into the silicon substrate 1 using the thermal oxide film 4 as a buffer layer to form a well layer 5.

【００１９】（３）続いて、図１の（ｃ）において、熱
酸化膜４を希釈したＨＦ（フッ酸）により除去し、ゲー
ト酸化膜６、多結晶シリコン膜７、タングステン膜８、
シリコンナイトライド膜９を、順次堆積・パターニング
してゲート電極を形成する。(3) Subsequently, in FIG. 1C, the thermal oxide film 4 is removed by diluting HF (hydrofluoric acid), and the gate oxide film 6, the polycrystalline silicon film 7, the tungsten film 8,
A silicon nitride film 9 is sequentially deposited and patterned to form a gate electrode.

【００２０】（４）その後、図１の（ｄ）において、熱
処理してシリコン基板表面に３〜６ｎｍの厚さの熱酸化
膜１０を形成し、この熱酸化膜１０をバッファ層として
シリコン基板１に低濃度のイオンを打ち込んで低濃度層
１１を形成する。(4) Thereafter, in FIG. 1D, heat treatment is performed to form a thermal oxide film 10 having a thickness of 3 to 6 nm on the surface of the silicon substrate. To form a low concentration layer 11.

【００２１】（５）次に、図１の（ｅ）において、ＣＶ
Ｄ法でシリコンナイトライド膜１２を堆積し、その後、
異方性のドライエッチング法でシリコンナイトライド膜
１２をゲート電極側壁にのみ残す。そして、酸化膜１３
を基板１表面全体に堆積し、ＣＭＰ等で酸化膜１３を平
坦化する。(5) Next, in FIG.
A silicon nitride film 12 is deposited by the method D, and thereafter,
The silicon nitride film 12 is left only on the gate electrode side wall by an anisotropic dry etching method. And the oxide film 13
Is deposited on the entire surface of the substrate 1 and the oxide film 13 is planarized by CMP or the like.

【００２２】（６）続いて、図１の（ｆ）において、異
方性のドライエッチングにより、酸化膜１３を部分的に
除去し、コンタクトホールを形成する。この際、ドライ
エッチングは熱酸化膜１０では止まらず、シリコン基板
１が２０nm程度オーバエッチングされる。その後、希釈
したＨＦにより、酸化膜１０を３ｎｍ以上、好ましくは
４ｎｍ以上、基板１の表面方向に後退させ、高濃度の不
純物をシリコン基板１に打ち込み、高濃度層１４を形成
する。ここで、酸化膜１０の後退量は、ＨＦの量と、エ
ッチングの時間とにより決定される。(6) Subsequently, in FIG. 1 (f), the oxide film 13 is partially removed by anisotropic dry etching to form a contact hole. At this time, the dry etching does not stop at the thermal oxide film 10, and the silicon substrate 1 is over-etched by about 20 nm. After that, the oxide film 10 is retreated in the surface direction of the substrate 1 by 3 nm or more, preferably 4 nm or more by the diluted HF, and high concentration impurities are implanted into the silicon substrate 1 to form the high concentration layer 14. Here, the receding amount of the oxide film 10 is determined by the amount of HF and the etching time.

【００２３】（７）次に、図１の（ｇ）において、シリ
コン基板１からの電極引き出しのために、多結晶シリコ
ン膜又はアモルファスシリコン膜１５をコンタクトホー
ル中に堆積してコンタクト電極を形成し、トランジスタ
を完成する。(7) Next, as shown in FIG. 1 (g), a polycrystalline silicon film or an amorphous silicon film 15 is deposited in the contact hole to draw an electrode from the silicon substrate 1 to form a contact electrode. To complete the transistor.

【００２４】以上のようにして製造された本発明の一実
施形態である半導体装置の作用効果について、図２〜図
４を参照して説明する。The operation and effect of the semiconductor device according to one embodiment of the present invention manufactured as described above will be described with reference to FIGS.

【００２５】図２は、シリコンナイトライド膜１２端部
近傍のシリコン基板１中に発生する応力を解析した図で
ある。FIG. 2 is a diagram in which the stress generated in the silicon substrate 1 near the end of the silicon nitride film 12 is analyzed.

【００２６】図２において、シリコン基板１中に発生す
る応力はシリコン基板１の角部Aで集中し、シリコンナ
イトライド膜１２端部で転位が生じやすくなっている。In FIG. 2, the stress generated in the silicon substrate 1 is concentrated at the corner A of the silicon substrate 1, and dislocations are easily generated at the end of the silicon nitride film 12.

【００２７】シリコンナイトライド膜１２端部における
シリコン基板１ではシリコンナイトライド膜１２の応力
により、高い応力が生じる。これに加えて、角部Aで
は、シリコン基板１の形状が角ばっているため、シリコ
ンナイトライド膜１２の応力による力が集中し、このよ
うな応力集中場が形成されたと考えられる。In the silicon substrate 1 at the end of the silicon nitride film 12, a high stress is generated due to the stress of the silicon nitride film 12. In addition, at the corner A, since the shape of the silicon substrate 1 is square, the force due to the stress of the silicon nitride film 12 is concentrated, and it is considered that such a stress concentration field is formed.

【００２８】そこで、本発明の一実施形態では、図３に
示すように、シリコン基板１の角部Aから、このシリコ
ン基板１の表面方向に、酸化膜１０を後退、つまり、エ
ッチングして、シリコンナイトライド膜１２による力の
集中を角部Aから移動させるようした。Therefore, in one embodiment of the present invention, as shown in FIG. 3, the oxide film 10 is receded from the corner A of the silicon substrate 1 toward the surface of the silicon substrate 1, that is, by etching, The concentration of the force by the silicon nitride film 12 was moved from the corner A.

【００２９】図４は、酸化膜１０の後退量と、シリコン
基板１に発生する応力との関係を示すグラフであり、縦
軸が上記応力であり、横軸が後退量である。なお、図４
中の上記応力は、酸化膜１０の後退量が０のとき、発生
する応力を１とした場合の値である。FIG. 4 is a graph showing the relationship between the amount of retreat of the oxide film 10 and the stress generated in the silicon substrate 1. The vertical axis represents the above-mentioned stress, and the horizontal axis represents the amount of retreat. FIG.
The above-mentioned stress is a value when the generated stress is set to 1 when the retreat amount of the oxide film 10 is 0.

【００３０】図４において、酸化膜１０の３ｎｍ以上の
後退量で応力は低減され、４ｎｍの後退量では、後退量
０の場合と比較して約１５％の低減、５ｎｍの後退量で
は約２０％の応力が低減されることがわかる。In FIG. 4, the stress is reduced when the amount of retreat of the oxide film 10 is 3 nm or more. When the amount of retreat is 4 nm, the stress is reduced by about 15% as compared with the case where the amount of retreat is 0. It can be seen that the% stress is reduced.

【００３１】ここで、理論的には、酸化膜１０は、ゲー
ト酸化膜６の端部まで後退させることはさせることは可
能であるが、酸化膜１０の後退量を多くすると、多結晶
シリコン１５が、酸化膜１０が後退した空間部分を完全
に埋め込こむことができず、空洞が発生する可能性があ
る。Here, theoretically, the oxide film 10 can be retracted to the end of the gate oxide film 6, but if the amount of retreat of the oxide film 10 is increased, the polysilicon 15 However, the space portion in which the oxide film 10 recedes cannot be completely buried, and a cavity may be generated.

【００３２】このため、酸化膜１０の後退量は、最大１
０ｎｍ程度が好ましい。Therefore, the amount of retreat of oxide film 10 is 1 at the maximum.
About 0 nm is preferable.

【００３３】図５及び図６は、上述した本発明の一実施
形態である半導体装置の製造方法における製造工程中の
一例及び他の例の平面図である。FIGS. 5 and 6 are plan views of one example and another example during the manufacturing process in the method of manufacturing a semiconductor device according to one embodiment of the present invention described above.

【００３４】図３に示した断面図は、図５及び図６のA
−A’線に沿った断面部分に層凸相当する。The sectional view shown in FIG. 3 is shown in FIGS.
The cross section along the line -A 'corresponds to the layer protrusion.

【００３５】以上のように、本発明の一実施形態によれ
ば、半導体装置において、シリコンナイトライド膜（保
護膜）１２とシリコン基板１との間に配置される酸化膜
１０を、ゲート酸化膜６の方向に向かってエッチングし
て、後退させ、シリコンナイトライド膜１２のシリコン
基板１に対する応力集中をシリコン基板１の角部から移
動させるようにしたので、コンタクト抵抗を上昇させる
ことなく、シリコンナイトライド膜端部の転位を防止す
ることが可能な半導体装置及びその製造方法を実現する
ことができる。As described above, according to one embodiment of the present invention, in the semiconductor device, the oxide film 10 disposed between the silicon nitride film (protective film) 12 and the silicon substrate 1 is replaced with the gate oxide film. 6, the silicon nitride film 12 is retreated and the stress concentration of the silicon nitride film 12 on the silicon substrate 1 is moved from the corners of the silicon substrate 1, so that the silicon nitride film 12 can be etched without increasing the contact resistance. A semiconductor device capable of preventing dislocation at an end portion of a ride film and a method for manufacturing the same can be realized.

【００３６】なお、上述した例は、半導体装置における
シリコンナイトライド膜１２と、酸化膜１０と、シリコ
ン基板１との位置関係について示した例であるが、本発
明は半導体装置のみならず、他の例にも適用可能であ
る。The above-described example is an example showing the positional relationship between the silicon nitride film 12, the oxide film 10, and the silicon substrate 1 in a semiconductor device. It is also applicable to the example.

【００３７】つまり、基板の表面領域内に第１の膜が形
成され、この第１の膜より応力が高い第２の膜が形成さ
れるものであれば、第１の膜の端部を第２の膜の端部よ
り後退させ、第２の膜の基板への応力集中位置を変化さ
せるようにすれば、第２の膜の基板への転位を防止する
ことができる。That is, if the first film is formed in the surface region of the substrate and the second film having a higher stress than the first film is formed, the end of the first film is formed as the first film. By displacing the second film from the end of the second film and changing the stress concentration position of the second film on the substrate, dislocation of the second film to the substrate can be prevented.

【００３８】[0038]

【発明の効果】本発明によれば、酸化膜を後退させるこ
とにより、シリコンナイトライド膜のシリコン基板への
応力集中位置を変化させるように構成したので、シリコ
ンナイトライド膜下には厚いシリコン酸化膜を堆積させ
る必要なく、シリコンナイトライド膜端部のシリコン基
板への転位を防止することができる。According to the present invention, since the stress concentration position of the silicon nitride film on the silicon substrate is changed by retreating the oxide film, a thick silicon oxide film is formed under the silicon nitride film. Dislocation of the end of the silicon nitride film to the silicon substrate can be prevented without having to deposit a film.

【００３９】したがって、コンタクト抵抗を上昇させる
ことなく、シリコンナイトライド膜端部の転位を防止す
ることが可能な半導体装置及びその製造方法を実現する
ことができる。Therefore, it is possible to realize a semiconductor device capable of preventing dislocation at the end of the silicon nitride film without increasing the contact resistance, and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施形態である半導体装置の製造方
法におけるゲート構造の製造工程の説明図である。FIG. 1 is an explanatory diagram of a manufacturing process of a gate structure in a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【図２】本発明の一実施形態である半導体装置の説明図
である。FIG. 2 is an explanatory diagram of a semiconductor device according to an embodiment of the present invention.

【図３】本発明の一実施形態である半導体装置の説明図
である。FIG. 3 is an explanatory diagram of a semiconductor device according to an embodiment of the present invention.

【図４】酸化膜の後退量とシリコン基板に発生する応力
との関係を示すグラフである。FIG. 4 is a graph showing the relationship between the amount of retreat of an oxide film and the stress generated in a silicon substrate.

【図５】本発明の一実施形態である半導体製造方法にお
ける工程中の半導体装置の一例の平面図である。FIG. 5 is a plan view of an example of a semiconductor device during a process in a semiconductor manufacturing method according to one embodiment of the present invention;

【図６】本発明の一実施形態である半導体製造方法にお
ける工程中の半導体装置の他の例の平面図である。FIG. 6 is a plan view of another example of the semiconductor device during a process in the semiconductor manufacturing method according to one embodiment of the present invention;

【図７】従来技術における半導体装置の一例であるゲー
ト構造の製造工程を説明する図である。FIG. 7 is a diagram illustrating a manufacturing process of a gate structure which is an example of a semiconductor device in the related art.

【図８】従来技術における半導体装置の他の例であるゲ
ート構造の製造工程を説明する図である。FIG. 8 is a diagram illustrating a manufacturing process of a gate structure which is another example of the semiconductor device in the related art.

【符号の説明】[Explanation of symbols]

１ シリコン基板 ２ 熱酸化膜 ３ 酸化膜 ４ 熱酸化膜 ５ ｗｅｌｌ層 ６ ゲート酸化膜 ７ 多結晶シリコン膜 ８ タングステン膜 ９ シリコンナイトライド膜 １０ 熱酸化膜 １１ 低濃度層 １２ シリコンナイトライド膜 １３ 酸化膜 １４ 高濃度層 １５ 多結晶シリコン膜 REFERENCE SIGNS LIST 1 silicon substrate 2 thermal oxide film 3 oxide film 4 thermal oxide film 5 well layer 6 gate oxide film 7 polycrystalline silicon film 8 tungsten film 9 silicon nitride film 10 thermal oxide film 11 low concentration layer 12 silicon nitride film 13 oxide film 14 High concentration layer 15 Polycrystalline silicon film

フロントページの続き (72)発明者 岡田 大介 東京都青梅市新町六丁目16番地の２ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 池田 良広 東京都青梅市新町六丁目16番地の２ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 4M104 BB01 DD02 DD04 EE09 EE17 5F140 AA08 BA01 BF04 BF11 BF17 BG08 BG14 BG52 BG53 BH15 BJ04 BJ21 BJ27 BK02 BK13 BK27 CB04 CC03 CE07 Continued on the front page (72) Inventor Daisuke Okada 6-16-16, Shinmachi, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. (72) Inventor Yoshihiro Ikeda 2-6-16-1, Shinmachi, Ome-shi, Tokyo F term in Hitachi Device Development Center (reference) 4M104 BB01 DD02 DD04 EE09 EE17 5F140 AA08 BA01 BF04 BF11 BF17 BG08 BG14 BG52 BG53 BH15 BJ04 BJ21 BJ27 BK02 BK13 BK27 CB04 CC03 CE07

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】半導体基板上のゲート電極側壁にシリコン
ナイトライド膜が堆積され、このシリコンナイトライド
膜と上記基板との間にシリコン酸化膜が配置されるゲー
ト電極構造を有する半導体装置において、 上記シリコン酸化膜は、シリコンナイトライド膜端部よ
り、少なくとも３ｎｍ後退されていることを特徴とする
半導体装置。1. A semiconductor device having a gate electrode structure in which a silicon nitride film is deposited on a side wall of a gate electrode on a semiconductor substrate, and a silicon oxide film is disposed between the silicon nitride film and the substrate. A semiconductor device, wherein the silicon oxide film is recessed at least 3 nm from an end of the silicon nitride film. 【請求項２】請求項１記載の半導体装置において、コン
タクト電極を備え、このコンタクト電極は、多結晶シリ
コンもしくはアモルファスシリコン材料が使われている
ことを特徴とする半導体装置。2. The semiconductor device according to claim 1, further comprising a contact electrode, wherein said contact electrode is made of polycrystalline silicon or amorphous silicon material. 【請求項３】半導体装置の製造方法において、 （ａ）半導体基板にゲート酸化膜及びゲート電極膜を堆
積してパターニングし、ゲート電極を形成する工程と、 （ｂ）上記半導体基板表面を数ｎｍ熱酸化して熱酸化膜
を形成し、この熱酸化膜を介して上記半導体基板に不純
物を打ち込み、低濃度層を形成する工程と、 （ｃ）上記ゲート電極上にシリコンナイトライド膜を堆
積し、異方性のドライエッチング法にて上記ゲート電極
側壁にのみシリコンナイトライド膜を残すように、シリ
コンナイトライド膜をエッチングする工程と、 （ｄ）酸化膜を上記半導体基板上に堆積し、平坦化する
工程と、 （ｅ）電極引き出しのためのコンタクトホールを上記酸
化膜に形成する工程と、 （ｆ）上記半導体基板に高濃度の不純物を打ち込み、高
濃度層を形成する工程と、 （ｇ）上記熱酸化膜を上記シリコンナイトライド膜端部
から少なくとも３ｎｍ後退させる工程と、 （ｈ）上記コンタクトホールにコンタクト電極を埋め込
む工程と、 を備えることを特徴とする半導体装置の製造方法。3. A method of manufacturing a semiconductor device, comprising: (a) depositing and patterning a gate oxide film and a gate electrode film on a semiconductor substrate to form a gate electrode; and (b) forming a surface of the semiconductor substrate by several nm. Forming a thermal oxide film by thermal oxidation, implanting impurities into the semiconductor substrate through the thermal oxide film to form a low concentration layer; and (c) depositing a silicon nitride film on the gate electrode. Etching a silicon nitride film by anisotropic dry etching so as to leave the silicon nitride film only on the side wall of the gate electrode; and (d) depositing an oxide film on the semiconductor substrate, (E) forming a contact hole for extracting an electrode in the oxide film; and (f) implanting a high-concentration impurity into the semiconductor substrate to form a high-concentration layer. (G) recessing the thermal oxide film by at least 3 nm from an end of the silicon nitride film; and (h) embedding a contact electrode in the contact hole. Device manufacturing method. 【請求項４】請求項３記載の半導体装置の製造方法にお
いて、上記コンタクト電極は、上記コンタクトホールに
多結晶シリコン膜またはアモルファスシリコン膜を堆積
して形成することを特徴とする半導体の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein said contact electrode is formed by depositing a polycrystalline silicon film or an amorphous silicon film in said contact hole.