JP2002312040A - Load control device - Google Patents
Load control deviceInfo
- Publication number
- JP2002312040A JP2002312040A JP2001110460A JP2001110460A JP2002312040A JP 2002312040 A JP2002312040 A JP 2002312040A JP 2001110460 A JP2001110460 A JP 2001110460A JP 2001110460 A JP2001110460 A JP 2001110460A JP 2002312040 A JP2002312040 A JP 2002312040A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cpu
- power supply
- mosfet
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、車両の電装負荷制
御装置におけるバックアップ回路に関する。The present invention relates to a backup circuit in a vehicle electrical load control device.
【０００２】[0002]
【従来の技術】車両の例えばヘッドライトやラジエータ
ファンなど種々の負荷を制御する電装装置においては、
マイクロコンピュータ（以下、ＣＰＵと呼ぶ）を用いて
バッテリ電源の状態やその他の機器の作動状態などを監
視しながら、操作スイッチや制御システムからの指令に
基づいて適切な作動制御を行うようにしている。このよ
うな電装装置では、負荷制御を行う上記ＣＰＵに異常が
発生すると、適正な制御ができなくなるので、ＣＰＵ異
常に対するバックアップ回路が付設されているのが通常
である。2. Description of the Related Art In an electric device for controlling various loads such as a headlight and a radiator fan of a vehicle, for example,
A microcomputer (hereinafter, referred to as a CPU) monitors the state of the battery power supply and the operation states of other devices, and performs appropriate operation control based on commands from operation switches and a control system. . In such an electrical device, if an abnormality occurs in the CPU that performs load control, proper control cannot be performed. Therefore, a backup circuit for the CPU abnormality is usually provided.
【０００３】図５は、バックアップ回路を備えた従来の
負荷制御装置の例を示す。負荷制御装置３０は負荷Ｌと
バッテリ電源Ｖｂの間に設けたリレースイッチ１８を備
える。一端がバッテリ電源Ｖｂに接続されたリレースイ
ッチのコイル１９の他端とグラウンドＧＮＤ間に、Ｎｃ
ｈ（Ｎチャンネル）−ＭＯＳＦＥＴ１６が設けられ、該
ＭＯＳＦＥＴ１６のゲートが抵抗３２を介してＣＰＵ１
０の出力ポート１０ｃに接続されている。また、ＣＰＵ
１０の出力ポート１０ｃとグラウンドＧＮＤ間には抵抗
３３が設けられている。FIG. 5 shows an example of a conventional load control device provided with a backup circuit. The load control device 30 includes a relay switch 18 provided between the load L and the battery power supply Vb. Nc is connected between the other end of the coil 19 of the relay switch whose one end is connected to the battery power supply Vb and the ground GND.
h (N channel) -MOSFET 16 is provided, and the gate of the MOSFET 16 is connected to the CPU 1 via a resistor 32.
0 output port 10c. Also, CPU
A resistor 33 is provided between the output port 10c of the terminal 10 and the ground GND.
【０００４】ＣＰＵ１０の電源端子１０ａには、バッテ
リ電源Ｖｂをもとにレギュレータ５で生成された５Ｖの
ＣＰＵ供給電源が供給される。またＣＰＵ１０とレギュ
レータ（Ｒｅｇ）５には、ウォッチドッグタイマ（Ｗ／
Ｄ）６が付設され、レギュレータ５とＣＰＵ１０の動作
状態を監視するようになっている。ＣＰＵのリセット端
子１０ｂには所定の条件時にウォッチドッグタイマ６か
らリセット信号が入力される。A power supply terminal 10a of the CPU 10 is supplied with a 5V CPU power supply generated by the regulator 5 based on a battery power supply Vb. The CPU 10 and the regulator (Reg) 5 have a watchdog timer (W /
D) 6 is provided to monitor the operating states of the regulator 5 and the CPU 10. A reset signal is input to the reset terminal 10b of the CPU from the watchdog timer 6 under a predetermined condition.
【０００５】そして、ＣＰＵ１０の出力ポート１０ｃに
は、バックアップ回路４０が接続されている。バックア
ップ回路４０は、バッテリ電源ＶｂとグラウンドＧＮＤ
間に設けた直列接続の抵抗４２、４３と、両抵抗の接続
点の電位を基準電圧４４と比較するコンパレータ４５と
からなる監視回路を有している。基準電圧４４はＣＰＵ
１０の作動保証電圧に対応させて設定されている。A backup circuit 40 is connected to the output port 10c of the CPU 10. The backup circuit 40 is connected to the battery power supply Vb and the ground GND.
It has a monitoring circuit including series-connected resistors 42 and 43 provided therebetween and a comparator 45 for comparing a potential at a connection point between the resistors with a reference voltage 44. The reference voltage 44 is a CPU
It is set corresponding to 10 operation assurance voltages.
【０００６】さらに、イグニション電源Ｖｉｇｎにエミ
ッタが接続され、コレクタが抵抗４９を介してＣＰＵの
出力ポート１０ｃに接続されたトランジスタ４８でイグ
ニション電源の出力インタフェースが形成され、トラン
ジスタ４８のベースがコンパレータ４５の出力端子に接
続されている。イグニション電源Ｖｉｇｎは、車両のバ
ッテリ２からイグニションスイッチ３を経由した電源ラ
インから得られ、イグニションスイッチ３がオンされて
いる状態でバッテリ電源Ｖｂと同電圧である。Further, an output interface of the ignition power supply is formed by a transistor 48 having an emitter connected to the ignition power supply Vign and a collector connected to the output port 10c of the CPU via a resistor 49, and the base of the transistor 48 is connected to the comparator 45. Connected to output terminal. The ignition power supply Vign is obtained from a power supply line via the ignition switch 3 from the vehicle battery 2 and has the same voltage as the battery power supply Vb when the ignition switch 3 is turned on.
【０００７】バックアップ回路４０は、抵抗４２、４３
の接続点においてバッテリ電源Ｖｂの電圧を監視してお
り、バッテリ電源Ｖｂの電圧がＣＰＵ１０の作動保証電
圧以上であるときは、イグニション電源Ｖｉｇｎを抵抗
３２のＣＰＵ１０の出力ポート１０ｃ側に接続する。一
方、バッテリ電源Ｖｂの電圧がＣＰＵ１０の作動保証電
圧より低いときは、イグニション電源Ｖｉｇｎの出力ポ
ート１０ｃへの接続を遮断する。The backup circuit 40 includes resistors 42 and 43
When the voltage of the battery power supply Vb is equal to or higher than the operation guarantee voltage of the CPU 10, the ignition power supply Vign is connected to the resistor 32 at the output port 10c side of the CPU 10. On the other hand, when the voltage of the battery power supply Vb is lower than the operation guarantee voltage of the CPU 10, the connection of the ignition power supply Vign to the output port 10c is cut off.
【０００８】これにより、ＣＰＵ１０が正常でバッテリ
電源Ｖｂの電圧変動で作動保証電圧より低くなったため
にＣＰＵ１０がリセットされたときには、電圧が復旧す
れば制御も正常に継続されるので、とくにバックアップ
しないが、イグニションスイッチ３がオン状態におい
て、ＣＰＵ１０の異常によりウォッチドッグタイマ６が
作動してＣＰＵ１０がリセットされた時には、イグニシ
ョン電源ＶｉｇｎをＮｃｈ−ＭＯＳＦＥＴ１６のゲート
に印加して負荷Ｌをバックアップ駆動するので、負荷Ｌ
として例えば点灯させていたヘッドライトが途中で消灯
したままとなるようなことが防止される。Thus, when the CPU 10 is reset because the CPU 10 is normal and has become lower than the operation guarantee voltage due to the voltage fluctuation of the battery power supply Vb, the control is normally continued if the voltage is restored. When the watchdog timer 6 is activated by the abnormality of the CPU 10 and the CPU 10 is reset while the ignition switch 3 is in the ON state, the load L is backed up by applying the ignition power supply Vign to the gate of the Nch-MOSFET 16. L
For example, it is possible to prevent a headlight that has been turned on from being turned off halfway.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記従
来の負荷制御装置では、そのバックアップ回路４０が、
バッテリ電源の電圧を基準電圧と比較する監視回路と、
イグニション電源の出力インタフェースとから構成され
ているので、これらを専用ＩＣ化すれば大幅なコストア
ップとなり、またディスクリート部品で組立てる場合に
は部品点数の増加と部品大型化を避けられないという問
題があった。したがって本発明は、上記の問題点に鑑
み、全体をコンパクトに、かつ低コストでバックアップ
を実現できる負荷制御装置を提供することを目的とす
る。However, in the above conventional load control device, the backup circuit 40 is
A monitoring circuit that compares the voltage of the battery power supply with a reference voltage;
Since they are composed of the output interface of the ignition power supply, if these are integrated into a dedicated IC, the cost will increase greatly. Was. Accordingly, it is an object of the present invention to provide a load control device which can realize a compact backup at a low cost as a whole in view of the above problems.
【００１０】[0010]
【課題を解決するための手段】このため、請求項１の本
発明は、常時供給電源と、外部スイッチ操作により常時
供給電源と同一電圧を供給する操作電源とが供されて作
動する負荷制御装置であって、常時供給電源と負荷の間
に設けられたスイッチ手段と、常時供給電源で作動する
ＣＰＵと、常時供給電源およびＣＰＵの状態を監視し、
所定の条件時にＣＰＵをリセットする監視手段と、ＣＰ
Ｕの出力で制御され、スイッチ手段を動作させる半導体
素子と、操作電源の電圧を分圧し、その分圧点をＣＰＵ
の出力ポートに接続した分圧抵抗とを有し、分圧抵抗
は、常時供給電源の電圧がＣＰＵの作動保証電圧以上の
ときは半導体素子がスイッチ手段をオンさせるオン電流
を通し、常時供給電源の電圧がＣＰＵの作動保証電圧よ
り低いときはスイッチ手段をオンさせるオン電流を通さ
ない分圧電圧を与えるように設定されているものとし
た。According to the present invention, there is provided a load control apparatus which operates by being supplied with a constant power supply and an operation power supply which supplies the same voltage as the constant power supply by operating an external switch. And switch means provided between a constant power supply and a load, a CPU that operates with a constant power supply, and monitors the state of the constant power supply and the CPU,
Monitoring means for resetting the CPU under predetermined conditions;
A semiconductor element controlled by the output of U to operate the switch means, and a voltage of the operation power supply are divided, and the divided point is determined by the CPU.
A voltage dividing resistor connected to the output port of the semiconductor device. When the voltage of the power supply is always equal to or higher than the operation guarantee voltage of the CPU, the semiconductor element passes an ON current for turning on the switch means. When the voltage is lower than the operation guarantee voltage of the CPU, the divided voltage is set so as not to pass the on current for turning on the switch means.
【００１１】操作電源の電圧を分圧する分圧抵抗を備え
て、その分圧点をＣＰＵの出力ポートに接続しているの
で、監視手段によってＣＰＵがリセットされたとき、半
導体素子はＣＰＵの出力の代わりに分圧電圧で制御され
る。常時供給電源の電圧がＣＰＵの作動保証電圧以上の
ときはスイッチ手段がオンされて、負荷に常時供給電源
が供給される。Since a voltage dividing resistor for dividing the voltage of the operating power supply is provided and the voltage dividing point is connected to the output port of the CPU, when the CPU is reset by the monitoring means, the semiconductor element outputs the output of the CPU. Instead, it is controlled by the divided voltage. When the voltage of the constant power supply is equal to or higher than the operation guarantee voltage of the CPU, the switch means is turned on, and the constant supply power is supplied to the load.
【００１２】請求項２の発明は、とくにスイッチ手段を
リレースイッチとし、半導体素子は、リレースイッチの
コイルに直列接続されたＭＯＳＦＥＴであって、そのゲ
ートがＣＰＵの出力ポートにつながり、常時供給電源の
電圧がＣＰＵの作動保証電圧以上のときはリレースイッ
チをオンさせるオン電流を通し、常時供給電源の電圧が
ＣＰＵの作動保証電圧より低いときはリレースイッチを
オンさせるオン電流を通さないものとした。According to a second aspect of the present invention, in particular, the switch means is a relay switch, and the semiconductor element is a MOSFET connected in series to a coil of the relay switch. When the voltage is equal to or higher than the operation guarantee voltage of the CPU, the ON current for turning on the relay switch is passed, and when the voltage of the constant power supply is lower than the operation guarantee voltage for the CPU, the ON current for turning on the relay switch is not passed.
【００１３】請求項３の発明は、スイッチ手段を第１の
ＭＯＳＦＥＴとし、そのゲートには一端が常時供給電源
に接続されたバイアス抵抗の他端が接続され、半導体素
子は、バイアス抵抗に直列接続された第２のＭＯＳＦＥ
Ｔであって、そのゲートがＣＰＵの出力ポートにつなが
り、常時供給電源の電圧がＣＰＵの作動保証電圧以上の
ときはバイアス抵抗における電圧降下により第１のＭＯ
ＳＦＥＴをオンさせるオン電流を通し、常時供給電源の
電圧がＣＰＵの作動保証電圧より低いときは第１のＭＯ
ＳＦＥＴをオンさせるオン電流を通さないものとした。According to a third aspect of the present invention, the switch means is a first MOSFET, the gate of which is connected to the other end of a bias resistor whose one end is always connected to a power supply, and the semiconductor element is connected in series to the bias resistor. Second MOSFE
T, the gate of which is connected to the output port of the CPU, and when the voltage of the power supply is always equal to or higher than the operation guarantee voltage of the CPU, the first MO is generated by a voltage drop in the bias resistor.
When the voltage of the power supply is always lower than the operation guarantee voltage of the CPU, the first MO is turned on.
The on-current for turning on the SFET was not passed.
【００１４】請求項４の発明は、とくに負荷が車両搭載
の電装負荷であり、常時供給電源がバッテリであり、外
部スイッチがイグニションスイッチであって、操作電源
は、バッテリからイグニションスイッチを経由した電源
ラインであるものとした。According to a fourth aspect of the present invention, the load is an electric load mounted on a vehicle, the power supply is always a battery, the external switch is an ignition switch, and the operation power supply is a power supply from the battery via the ignition switch. It was assumed to be a line.
【００１５】[0015]
【発明の効果】請求項１の発明では、監視手段によって
ＣＰＵがリセットされたとき、半導体素子はＣＰＵの出
力の代わりに分圧抵抗の分圧電圧で制御され、常時供給
電源の電圧がＣＰＵの作動保証電圧以上であってリセッ
トがＣＰＵの異常による場合は、スイッチ手段がオンさ
れるので、負荷に常時供給電源が供給されバックアップ
される。そして、このバックアップのために分圧抵抗が
付加されるのみであるから、低コストで実現される。According to the first aspect of the present invention, when the CPU is reset by the monitoring means, the semiconductor element is controlled by the divided voltage of the voltage dividing resistor instead of the output of the CPU, and the voltage of the power supply is constantly changed. If the reset is due to an abnormality of the CPU when the voltage is equal to or higher than the operation guarantee voltage, the switch means is turned on, so that the power is always supplied to the load to be backed up. Since only a voltage dividing resistor is added for this backup, it is realized at low cost.
【００１６】請求項２の発明は、とくにスイッチ手段を
リレースイッチとし、半導体素子をリレースイッチのコ
イルに直列接続されたＭＯＳＦＥＴとして、常時供給電
源の電圧がＣＰＵの作動保証電圧以上のときリレースイ
ッチをオンさせるものとしたので、ＭＯＳＦＥＴの動作
状態のみでリレースイッチが切り替えられ、構造が簡単
である。According to a second aspect of the present invention, the switching means is a relay switch, and the semiconductor element is a MOSFET connected in series to a coil of the relay switch. Since the relay switch is turned on, the relay switch can be switched only by the operation state of the MOSFET, and the structure is simple.
【００１７】請求項３の発明は、スイッチ手段をバイア
ス抵抗が付設された第１のＭＯＳＦＥＴとし、半導体素
子をバイアス抵抗に直列接続された第２のＭＯＳＦＥＴ
として、常時供給電源の電圧がＣＰＵの作動保証電圧以
上のときは第１のＭＯＳＦＥＴをオンさせるものとした
ので、機械的な作動部位がなく静粛で高い耐久性が得ら
れる。According to a third aspect of the present invention, the switch means is a first MOSFET provided with a bias resistor, and the semiconductor element is a second MOSFET connected in series to the bias resistor.
When the voltage of the power supply is always equal to or higher than the operation guarantee voltage of the CPU, the first MOSFET is turned on, so that there is no mechanical operation part and quiet and high durability can be obtained.
【００１８】請求項４の発明は、負荷が車両の電装負荷
であり、操作電源をバッテリからイグニションスイッチ
を経由した電源ラインとしたので、イグニションスイッ
チを投入しているときのみ分圧電圧が印加され、必要な
条件下だけでバックアップされる。According to the fourth aspect of the present invention, the load is an electric load of the vehicle, and the operation power supply is a power supply line from a battery via an ignition switch. Therefore, the divided voltage is applied only when the ignition switch is turned on. Backed up only under necessary conditions.
【００１９】[0019]
【発明の実施の形態】以下、本発明の実施の形態を実施
例により説明する。図１は第１の実施例を示す回路図で
ある。負荷制御装置１は、常時供給電源としてのバッテ
リ電源Ｖｂをもとにレギュレータ５で生成された５Ｖの
ＣＰＵ供給電源が電源端子１０ａに供給されるＣＰＵ１
０を備え、監視手段としてレギュレータ５とＣＰＵ１０
の動作状態を監視するウォッチドッグタイマ６が付設さ
れている。なお、バッテリ電源Ｖｂは、バッテリ２の端
子電圧で表わされる電圧源を意味し、必要に応じてその
電圧値をも表わすものとする。ＣＰＵ１０のリセット端
子１０ｂには所定の条件時にウォッチドッグタイマ６か
らリセット信号が入力される。Embodiments of the present invention will be described below with reference to examples. FIG. 1 is a circuit diagram showing a first embodiment. The load control device 1 is configured to supply a 5V CPU power supply generated by the regulator 5 based on a battery power supply Vb as a constant power supply to the power supply terminal 10a.
0, and a regulator 5 and a CPU 10 as monitoring means.
A watchdog timer 6 for monitoring the operating state of the device is provided. Note that the battery power source Vb means a voltage source represented by the terminal voltage of the battery 2 and, if necessary, the voltage value. A reset signal is input from the watchdog timer 6 to a reset terminal 10b of the CPU 10 under a predetermined condition.
【００２０】負荷Ｌとバッテリ電源Ｖｂの間にスイッチ
手段としてのリレースイッチ１８が設けられ、リレース
イッチのコイル１９とグラウンドＧＮＤ間に、スイッチ
手段を動作させる半導体素子としてのＮｃｈ−ＭＯＳＦ
ＥＴ１６が設けられている。以上の構成は、図５に示し
た従来のものと同じである。なお、ＣＰＵ１０は図示し
ない操作スイッチや制御システムからの指令入力に基づ
いて出力ポート１０ｃから制御信号を出力するが、操作
スイッチや制御システムからの入力線は図示省略してい
る。A relay switch 18 as switching means is provided between the load L and the battery power supply Vb, and an Nch-MOS FET as a semiconductor element for operating the switching means is provided between the coil 19 of the relay switch and the ground GND.
An ET 16 is provided. The above configuration is the same as the conventional one shown in FIG. Although the CPU 10 outputs a control signal from the output port 10c based on a command input from an operation switch or a control system (not shown), input lines from the operation switch or the control system are not shown.
【００２１】Ｎｃｈ−ＭＯＳＦＥＴ１６はそのドレイン
がリレースイッチ１８のコイル１９に接続され、ソース
がグラウンドＧＮＤに接続されている。Ｎｃｈ−ＭＯＳ
ＦＥＴ１６のゲートは抵抗１５を介してＣＰＵ１０の出
力ポート１０ｃに接続されている。さらに、ＣＰＵの出
力ポート１０ｃには、操作電源としてのイグニション電
源Ｖｉｇｎ（Ｖｉｇｎは必要に応じて電圧をも表わすも
のとする）とグラウンドＧＮＤの間に設けられた分圧抵
抗１２、１３の接続点Ｐが接続されている。The Nch-MOSFET 16 has a drain connected to the coil 19 of the relay switch 18 and a source connected to the ground GND. Nch-MOS
The gate of the FET 16 is connected to the output port 10c of the CPU 10 via the resistor 15. Further, the output port 10c of the CPU is connected to a connection point of voltage dividing resistors 12, 13 provided between an ignition power supply Vign (Vign represents a voltage as necessary) as an operation power supply and a ground GND. P is connected.
【００２２】イグニション電源Ｖｉｇｎは、バッテリ電
源Ｖｂからイグニションスイッチ３を経由した電圧源を
意味し、イグニションスイッチ３が投入（オン）されて
いるときのみバッテリ電源Ｖｂと実質同一の電圧値が得
られる。イグニション電源Ｖｉｇｎは、バッテリ電源Ｖ
ｂと同様に、必要に応じてその電圧値をも表わすものと
する。The ignition power supply Vign means a voltage source from the battery power supply Vb via the ignition switch 3, and a voltage value substantially the same as that of the battery power supply Vb is obtained only when the ignition switch 3 is turned on. The ignition power supply Vign is the battery power supply V
Similarly to b, the voltage value is also represented if necessary.
【００２３】ウォッチドッグタイマ６はＣＰＵ１０が異
常となった場合、これを検知してＣＰＵ１０をリセット
する。ウォッチドッグタイマ６はまた、レギュレータ５
の出力状態からバッテリ電源Ｖｂの電圧がＣＰＵ１０の
作動保証電圧より低くなったときにもＣＰＵ１０をリセ
ットする。リセットされたＣＰＵ１０はその出力ポート
１０ｃがハイインピーダンスとなる。When the CPU 10 becomes abnormal, the watchdog timer 6 detects this and resets the CPU 10. The watchdog timer 6 also has a regulator 5
The CPU 10 is also reset when the voltage of the battery power supply Vb becomes lower than the operation guarantee voltage of the CPU 10 from the output state of FIG. The output port 10c of the reset CPU 10 becomes high impedance.
【００２４】出力ポート１０ｃがハイインピーダンスの
状態では、分圧抵抗１２、１３の接続点の電位、すなわ
ちイグニション電源Ｖｉｇｎの分圧抵抗による分圧電圧
Ｖｐが抵抗１５を介してＮｃｈ−ＭＯＳＦＥＴ１６のゲ
ートに印加される。分圧抵抗１２、１３は、イグニショ
ン電源Ｖｉｇｎ（＝Ｖｂ）がＣＰＵ１０の作動保証電圧
以上であるときに、これらの抵抗１２、１３によるイグ
ニション電源Ｖｉｇｎの分圧電圧ＶｐがＮｃｈ−ＭＯＳ
ＦＥＴ１６をフルオンさせる値となり、したがって逆に
電圧Ｖｉｇｎ（≒Ｖｂ）がＣＰＵの作動保証電圧より低
いときには、Ｎｃｈ−ＭＯＳＦＥＴ１６をオンさせる
が、しかしオン抵抗が大きくてオン電流（通電量）が小
さいいわゆるハーフオンとする値となるように設定され
ている。When the output port 10c is in a high impedance state, the potential of the connection point of the voltage dividing resistors 12 and 13, ie, the divided voltage Vp by the voltage dividing resistor of the ignition power supply Vign is applied to the gate of the Nch-MOSFET 16 via the resistor 15. Applied. When the ignition power supply Vign (= Vb) is equal to or higher than the operation assurance voltage of the CPU 10, the voltage dividing resistors 12 and 13 change the divided voltage Vp of the ignition power supply Vign by the resistors 12 and 13 to Nch-MOS.
When the voltage Vign (≒ Vb) is lower than the guaranteed operation voltage of the CPU, the Nch-MOSFET 16 is turned on. However, when the voltage Vign (≒ Vb) is lower than the assurance voltage of the CPU, the Nch-MOSFET 16 is turned on. Is set so that
【００２５】図２はバッテリ電源Ｖｂ（の電圧）とＮｃ
ｈ−ＭＯＳＦＥＴ１６のオン電流の関係を示す。バッテ
リ電源Ｖｂの増大につれてＮｃｈ−ＭＯＳＦＥＴ１６の
ゲート・ソース間電圧Ｖｇｓが上昇してゆき、Ｖｂの値
がＶ１になるとドレイン、ソース間の通電が開始する。
Ｖｂがさらに増大してＶｍｉｎになると、オン電流Ｉｄ
ｓはリレースイッチがオンする最低作動電流Ｉｏｎとな
る。FIG. 2 shows (the voltage of) the battery power supply Vb and Nc.
4 shows the relationship of the on-current of the h-MOSFET 16. As the battery power supply Vb increases, the gate-source voltage Vgs of the Nch-MOSFET 16 gradually increases, and when the value of Vb becomes V1, current between the drain and the source starts.
When Vb further increases to Vmin, the ON current Id
s is the minimum operating current Ion at which the relay switch is turned on.
【００２６】すなわち、ＶｂがＶ１から最低作動電流Ｉ
ｏｎが得られる電圧Ｖｍｉｎまでの間はＮｃｈ−ＭＯＳ
ＦＥＴ１６はハーフオン状態であって、励磁電流が不足
でリレースイッチ１８はオンしない。そして、ＶｂがＶ
ｍｉｎ以上となるとＮｃｈ−ＭＯＳＦＥＴ１６はフルオ
ンとなって、コイル１９に十分な励磁電流が流れ、リレ
ースイッチ１８がオンすることとなる。That is, Vb is changed from V1 to the minimum operating current I.
Nch-MOS until voltage Vmin at which on is obtained
The FET 16 is in a half-on state, and the exciting current is insufficient, so that the relay switch 18 does not turn on. And Vb is V
When the time exceeds min, the Nch-MOSFET 16 is fully turned on, a sufficient exciting current flows through the coil 19, and the relay switch 18 is turned on.
【００２７】本実施例は以上のように構成され、負荷Ｌ
をリレースイッチ１８でバッテリ電源Ｖｂに接続し、リ
レースイッチのコイル１９に接続されたＮｃｈ−ＭＯＳ
ＦＥＴ１６にＣＰＵ１０から制御信号を出力する負荷制
御装置において、イグニション電源Ｖｉｇｎを分圧する
分圧抵抗１２、１３を備えて、その分圧電圧ＶｐをＣＰ
Ｕ１０の出力ポート１０ｃとＮｃｈ−ＭＯＳＦＥＴ１６
のゲート間、すなわち出力ポート系統に印加し、バッテ
リ電源ＶｂがＣＰＵ１０の作動保証電圧以上でＮｃｈ−
ＭＯＳＦＥＴ１６がフルオンしてリレースイッチ１８が
作動するように設定したので、バッテリ電源ＶｂがＣＰ
Ｕ１０の作動保証電圧以上であるときにＣＰＵ１０の異
常によりウォッチドッグタイマ６が作動してＣＰＵ１０
がリセットされた時には、Ｎｃｈ−ＭＯＳＦＥＴ１６を
介してリレースイッチ１８がオンされ、負荷Ｌをバック
アップ駆動する。なお、このバックアップは、分圧抵抗
１２、１３の電源がイグニション電源Ｖｉｇｎであるか
ら、イグニションスイッチ２がオンされている場合のみ
行われる。This embodiment is configured as described above, and the load L
Is connected to the battery power source Vb by the relay switch 18 and the Nch-MOS connected to the coil 19 of the relay switch.
A load control device that outputs a control signal from the CPU 10 to the FET 16 is provided with voltage dividing resistors 12 and 13 for dividing the ignition power supply Vign, and the divided voltage Vp is set to CP.
U10 output port 10c and Nch-MOSFET 16
Is applied to the output port system, and when the battery power Vb is equal to or higher than the operation assurance voltage of the CPU 10,
Since the MOSFET 16 is set to be fully turned on and the relay switch 18 is operated, the battery power Vb
When the voltage is equal to or higher than the operation guarantee voltage of U10, the watchdog timer 6 is activated due to the abnormality of the CPU 10 and the CPU 10
Is reset, the relay switch 18 is turned on via the Nch-MOSFET 16 to drive the load L as a backup. This backup is performed only when the ignition switch 2 is turned on because the power supply of the voltage dividing resistors 12 and 13 is the ignition power supply Vign.
【００２８】一方、ＣＰＵ１０が正常でバッテリ電源Ｖ
ｂの電圧変動で作動保証電圧より低くなったためにＣＰ
Ｕ１０がリセットされたときには、同様に分圧電圧Ｖｐ
がＮｃｈ−ＭＯＳＦＥＴ１６のゲートに印加されるが、
当該分圧電圧Ｖｐはバッテリ電源Ｖｂと同様に低下し
て、Ｎｃｈ−ＭＯＳＦＥＴ１６をフルオンさせるに十分
な値より低くなるので、リレースイッチ１８はオンせ
ず、負荷Ｌはバックアップ駆動されない。On the other hand, if the CPU 10 is
Since the voltage became lower than the operation guarantee voltage due to the voltage fluctuation of b, CP
When U10 is reset, similarly, the divided voltage Vp
Is applied to the gate of the Nch-MOSFET 16,
Since the divided voltage Vp drops in the same manner as the battery power supply Vb and becomes lower than a value sufficient to fully turn on the Nch-MOSFET 16, the relay switch 18 does not turn on and the load L is not driven for backup.
【００２９】これにより、必要な場合にのみバックアッ
プが行われ、しかもその構成はイグニション電源Ｖｉｇ
ｎを分圧する分圧抵抗１２、１３を設けてその分圧電圧
ＶｐをＣＰＵの出力ポート１０ｃ系統に印加するだけで
あるから、低コストで実現される。Thus, backup is performed only when necessary, and the configuration is similar to that of the ignition power supply Vig.
Since only the voltage dividing resistors 12 and 13 for dividing n are provided and the divided voltage Vp is applied to the output port 10c system of the CPU, it is realized at low cost.
【００３０】つぎに、図３は第２の実施例を示す。これ
は、負荷Ｌとバッテリ電源Ｖｂの間に設けられたリレー
スイッチ１８の代わりに、スイッチ手段としてＰｃｈ
（Ｐチャンネル）−ＭＯＳＦＥＴ２５を用いたものであ
る。この負荷制御装置１Ａにおいては、第１のＭＯＳＦ
ＥＴとしてＰｃｈ−ＭＯＳＦＥＴ２５がソースをバッテ
リ電源Ｖｂに接続され、そのドレインを負荷Ｌに接続さ
れている。また、Ｐｃｈ−ＭＯＳＦＥＴ２５のソースと
ゲート間にはバイアス抵抗２７が接続されている。FIG. 3 shows a second embodiment. This is because, instead of the relay switch 18 provided between the load L and the battery power supply Vb, Pch
The (P-channel) -MOSFET 25 is used. In this load control device 1A, the first MOSF
As the ET, a Pch-MOSFET 25 has a source connected to the battery power supply Vb and a drain connected to the load L. Further, a bias resistor 27 is connected between the source and the gate of the Pch-MOSFET 25.
【００３１】そして、Ｐｃｈ−ＭＯＳＦＥＴ２５のゲー
トは第２のＭＯＳＦＥＴとしてのＮｃｈ−ＭＯＳＦＥＴ
１６のドレインに接続され、Ｎｃｈ−ＭＯＳＦＥＴ２５
のソースがグラウンドＧＮＤに接続されている。Ｎｃｈ
−ＭＯＳＦＥＴ１６のゲート側の、その他の構成は第１
の実施例と同じである。The gate of the Pch-MOSFET 25 is an Nch-MOSFET as the second MOSFET.
Nch-MOSFET 25 connected to the drain of
Are connected to the ground GND. Nch
The other configuration on the gate side of the MOSFET 16 is the first
This is the same as the embodiment.
【００３２】分圧抵抗１２、１３は、イグニション電源
ＶｉｇｎがＣＰＵ１０の作動保証電圧以上であるとき
に、これらの抵抗１２、１３によるイグニション電源ｖ
ｉｇｎの分圧電圧ＶｐがＮｃｈ−ＭＯＳＦＥＴ１６をフ
ルオンさせる値となり、したがって逆にバッテリ電源Ｖ
ｂがＣＰＵ１０の作動保証電圧より低いときには、Ｎｃ
ｈ−ＭＯＳＦＥＴ１６をオンさせるが、しかしオン抵抗
が大きくてオン電流が小さいいわゆるハーフオンとする
値となるように設定されている。When the ignition power supply Vign is equal to or higher than the operation-guaranteed voltage of the CPU 10, the voltage-dividing resistors 12 and 13 provide an ignition power supply v by these resistors 12 and 13.
divided voltage Vp of I.sub.ign becomes a value for fully turning on the Nch-MOSFET 16.
When b is lower than the operation guarantee voltage of the CPU 10, Nc
The h-MOSFET 16 is turned on, but is set to have a so-called half-on value in which the on-resistance is large and the on-current is small.
【００３３】ここで、図４に示すように、バッテリ電源
Ｖｂの増大につれてＮｃｈ−ＭＯＳＦＥＴ１６のゲート
・ソース間電圧Ｖｇｓが上昇してゆき、前実施例におけ
ると同様に、Ｖｂの値がＶ１になるとＮｃｈ−ＭＯＳＦ
ＥＴのドレイン、ソース間の通電が開始する。そうする
と、バイアス抵抗２７による電圧降下でＰｃｈ−ＭＯＳ
ＦＥＴ２５のゲート電位が下がり始めてそのソース・ゲ
ート間電圧Ｖｓｇｐが増大する。Here, as shown in FIG. 4, as the battery power supply Vb increases, the gate-source voltage Vgs of the Nch-MOSFET 16 increases, and when the value of Vb becomes V1 as in the previous embodiment. Nch-MOSF
Energization between the drain and source of the ET starts. Then, the voltage drop due to the bias resistor 27 causes the Pch-MOS
The gate potential of the FET 25 starts to decrease, and the source-gate voltage Vsgp increases.
【００３４】バッテリ電源Ｖｂがさらに増大してＶｍｉ
ｎになると、Ｐｃｈ−ＭＯＳＦＥＴ２５はそのソース・
ゲート間電圧Ｖｓｇｐがしきい値Ｖｔｈに達してオンす
る。このＰｃｈ−ＭＯＳＦＥＴ２５がオンしたときのＮ
ｃｈ−ＭＯＳＦＥＴ１６の通電状態がフルオンであり、
それより前のドレイン、ソース間が通電状態にあるＮｃ
ｈ−ＭＯＳＦＥＴ１６はハーフオン状態と定義される。
すなわち、ここでもイグニション電源ＶｍｉｎがＣＰＵ
１０の作動保証電圧に一致するように分圧抵抗１２、１
３が設定される。The battery power Vb is further increased to Vmi
n, the Pch-MOSFET 25 has its source
The gate-to-gate voltage Vsgp reaches the threshold value Vth and turns on. N when the Pch-MOSFET 25 is turned on
The energization state of the ch-MOSFET 16 is full ON,
Nc in which a current is flowing between the drain and source before that
The h-MOSFET 16 is defined as being in a half-on state.
That is, also in this case, the ignition power supply Vmin
10 so that the voltage dividing resistors 12, 1
3 is set.
【００３５】本実施例は以上のように構成され、負荷Ｌ
をＰｃｈのＭＯＳＦＥＴ２５でバッテリ電源Ｖｂに接続
し、ＰｃｈのＭＯＳＦＥＴ２５を制御するＮｃｈＭＯＳ
ＦＥＴ１６にＣＰＵ１０から制御信号を出力する負荷制
御装置において、イグニション電源Ｖｉｇｎを分圧する
分圧抵抗１２、１３を備えて、その分圧電圧ＶｐをＣＰ
Ｕ１０の出力ポート１０ｃに印加し、バッテリ電源Ｖｂ
がＣＰＵ１０の作動保証電圧以上でＰｃｈのＭＯＳＦＥ
Ｔ２５がオンするように設定したので、バッテリ電源Ｖ
ｂがＣＰＵ１０の作動保証電圧以上であるときにＣＰＵ
１０の異常によりウォッチドッグタイマ６が作動してＣ
ＰＵ１０がリセットされた時には、ＮｃｈＭＯＳＦＥＴ
１６を介してＰｃｈのＭＯＳＦＥＴ２５がオンされ、負
荷Ｌをバックアップ駆動する。This embodiment is configured as described above, and the load L
Is connected to the battery power supply Vb by a Pch MOSFET 25, and an Nch MOS
A load control device that outputs a control signal from the CPU 10 to the FET 16 is provided with voltage dividing resistors 12 and 13 for dividing the ignition power supply Vign, and the divided voltage Vp is set to CP.
U10 is applied to the output port 10c of the
Is Pch MOSFE when the operation guarantee voltage of CPU 10 is higher than
Since T25 is set to turn on, the battery power V
When b is equal to or higher than the operation guarantee voltage of the CPU 10, the CPU
10 causes the watchdog timer 6 to operate and
When PU10 is reset, NchMOSFET
The Pch MOSFET 25 is turned on via the drive circuit 16 to drive the load L as a backup.
【００３６】一方、ＣＰＵ１０が正常でバッテリ電源Ｖ
ｂの電圧変動で作動保証電圧より低くなったためにＣＰ
Ｕ１０がリセットされたときには、同様に分圧電圧Ｖｐ
がＮｃｈ−ＭＯＳＦＥＴの１６のゲートに印加される
が、当該分圧電圧Ｖｐはバッテリ電源Ｖｂと同様に低下
して、Ｎｃｈ−ＭＯＳＦＥＴ１６のオン電流が不十分で
ＰｃｈのＭＯＳＦＥＴ２５はオンせず、負荷Ｌはバック
アップ駆動されない。On the other hand, if the CPU 10 is
Since the voltage became lower than the operation guarantee voltage due to the voltage fluctuation of b, CP
When U10 is reset, similarly, the divided voltage Vp
Is applied to the gate of the Nch-MOSFET 16, but the divided voltage Vp drops like the battery power supply Vb, the on-current of the Nch-MOSFET 16 is insufficient, and the Pch MOSFET 25 does not turn on, and the load L Is not backup driven.
【００３７】これにより、必要な場合にのみバックアッ
プが行われ、しかもバックアップのために付加される構
成は前実施例と同じくイグニション電源Ｖｉｇｎを分圧
する分圧抵抗１２、１３を設けてその分圧電圧ＶｐをＣ
ＰＵの出力ポート１０ｃ系統に印加するだけであるか
ら、低コストで実現される。As a result, backup is performed only when necessary, and the configuration added for backup is the same as that of the previous embodiment, in which the voltage dividing resistors 12 and 13 for dividing the ignition power supply Vign are provided and the divided voltage is provided. Vp to C
Since it is only applied to the PU output port 10c system, it is realized at low cost.
【図１】本発明の第１の実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図２】第１の実施例におけるバッテリ電源ＶｂとＭＯ
ＳＦＥＴのオン電流の関係を示す図である。FIG. 2 shows battery power Vb and MO in the first embodiment.
FIG. 4 is a diagram showing a relationship between ON currents of SFETs.
【図３】第２の実施例を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment.
【図４】第２の実施例におけるバッテリ電源ＶｂとＭＯ
ＳＦＥＴのゲート・ソース間電圧の関係を示す図であ
る。FIG. 4 shows a battery power supply Vb and MO in the second embodiment.
FIG. 4 is a diagram illustrating a relationship between a gate-source voltage of an SFET.
【図５】従来例を示す図である。FIG. 5 is a diagram showing a conventional example.
１、１Ａ 負荷制御装置 ２ バッテリ ３ イグニションスイッチ ５ レギュレータ ６ ウォッチドッグタイマ １０ ＣＰＵ １０ａ 電源端子 １０ｂ リセット端子 １０ｃ 出力ポート １２、１３ 分圧抵抗 １５ 抵抗 １６ Ｎｃｈ−ＭＯＳＦＥＴ １８ リレースイッチ １９ コイル ２５ Ｐｃｈ−ＭＯＳＦＥＴ ２７ バイアス抵抗 ＧＮＤ グラウンド Ｌ 負荷 Ｖｂ バッテリ電源 Ｖｉｇｎ イグニション電源 Ｖｐ 分圧電圧 DESCRIPTION OF SYMBOLS 1, 1A Load control device 2 Battery 3 Ignition switch 5 Regulator 6 Watchdog timer 10 CPU 10a Power supply terminal 10b Reset terminal 10c Output port 12, 13 Voltage dividing resistor 15 Resistance 16 Nch-MOSFET 18 Relay switch 19 Coil 25 Pch-MOSFET 27 Bias resistance GND Ground L Load Vb Battery power Vign Ignition power Vp Divided voltage
Claims (4)
り常時供給電源と同一電圧を供給する操作電源とが供さ
れて作動する負荷制御装置であって、前記常時供給電源
と負荷の間に設けられたスイッチ手段と、前記常時供給
電源で作動するＣＰＵと、前記常時供給電源および前記
ＣＰＵの状態を監視し、所定の条件時に前記ＣＰＵをリ
セットする監視手段と、前記ＣＰＵの出力で制御され、
前記スイッチ手段を動作させる半導体素子と、前記操作
電源の電圧を分圧し、その分圧点を前記ＣＰＵの出力ポ
ートに接続した分圧抵抗とを有し、前記分圧抵抗は、前
記常時供給電源の電圧が前記ＣＰＵの作動保証電圧以上
のときは前記半導体素子が前記スイッチ手段をオンさせ
るオン電流を通し、常時供給電源の電圧が前記ＣＰＵの
作動保証電圧より低いときは前記スイッチ手段をオンさ
せるオン電流を通さない分圧電圧を与えるように設定さ
れていることを特徴とする負荷制御装置。1. A load control device which operates by being supplied with a constant power supply and an operation power supply for supplying the same voltage as the constant supply power by operating an external switch, wherein the load control device is provided between the constant supply power and a load. Switch means, a CPU that operates with the constant power supply, a monitoring means that monitors the state of the constant power supply and the CPU, and resets the CPU under predetermined conditions; controlled by an output of the CPU;
A semiconductor element for operating the switch means, and a voltage dividing resistor for dividing the voltage of the operation power supply and connecting the voltage dividing point to an output port of the CPU; When the voltage is equal to or higher than the operation guarantee voltage of the CPU, the semiconductor element passes on current for turning on the switch means, and when the voltage of the power supply is always lower than the operation guarantee voltage of the CPU, the switch means is turned on. A load control device, which is set so as to provide a divided voltage that does not pass an on-current.
り、前記半導体素子は、前記リレースイッチのコイルに
直列接続されたＭＯＳＦＥＴであって、そのゲートが前
記ＣＰＵの出力ポートにつながり、前記常時供給電源の
電圧が前記ＣＰＵの作動保証電圧以上のときは前記リレ
ースイッチをオンさせるオン電流を通し、前記常時供給
電源の電圧が前記ＣＰＵの作動保証電圧より低いときは
前記リレースイッチをオンさせるオン電流を通さないこ
とを特徴とする請求項１記載の負荷制御装置。2. The switch device is a relay switch, wherein the semiconductor element is a MOSFET connected in series to a coil of the relay switch, a gate of which is connected to an output port of the CPU, and When the voltage is equal to or higher than the operation guarantee voltage of the CPU, the ON current for turning on the relay switch is passed, and when the voltage of the constant power supply is lower than the operation guarantee voltage for the CPU, the ON current for turning on the relay switch is passed. The load control device according to claim 1, wherein the load control device is not provided.
であって、そのゲートには一端が前記常時供給電源に接
続されたバイアス抵抗の他端が接続され、前記半導体素
子は、前記バイアス抵抗に直列接続された第２のＭＯＳ
ＦＥＴであって、そのゲートが前記ＣＰＵの出力ポート
につながり、前記常時供給電源の電圧が前記ＣＰＵの作
動保証電圧以上のときは前記バイアス抵抗における電圧
降下により第１のＭＯＳＦＥＴをオンさせるオン電流を
通し、前記常時供給電源の電圧が前記ＣＰＵの作動保証
電圧より低いときは第１のＭＯＳＦＥＴをオンさせるオ
ン電流を通さないことを特徴とする請求項1記載の負荷
制御装置。3. The switching device according to claim 1, wherein the switching means is a first MOSFET.
Wherein the gate is connected to the other end of a bias resistor having one end connected to the constant power supply, and the semiconductor element is connected to a second MOS transistor connected in series to the bias resistor.
FET, the gate of which is connected to the output port of the CPU, and when the voltage of the constant power supply is equal to or higher than the operation guarantee voltage of the CPU, an ON current for turning on the first MOSFET by a voltage drop in the bias resistor. 2. The load control device according to claim 1, wherein an on-current for turning on the first MOSFET is not passed when the voltage of the constant power supply is lower than the operation guarantee voltage of the CPU.
前記常時供給電源がバッテリであり、前記外部スイッチ
がイグニションスイッチであって、前記操作電源は、バ
ッテリからイグニションスイッチを経由した電源ライン
であることを特徴とする請求項1、２または３記載の負
荷制御装置。4. The load is a vehicle-mounted electrical load,
4. The load according to claim 1, wherein the constant power supply is a battery, the external switch is an ignition switch, and the operation power supply is a power supply line from the battery via the ignition switch. Control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110460A JP3755416B2 (en) | 2001-04-09 | 2001-04-09 | Load control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001110460A JP3755416B2 (en) | 2001-04-09 | 2001-04-09 | Load control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002312040A true JP2002312040A (en) | 2002-10-25 |
| JP3755416B2 JP3755416B2 (en) | 2006-03-15 |
Family
ID=18962220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001110460A Expired - Fee Related JP3755416B2 (en) | 2001-04-09 | 2001-04-09 | Load control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3755416B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010195197A (en) * | 2009-02-25 | 2010-09-09 | Denso Corp | Electric power control device for vehicle |
| WO2022249284A1 (en) | 2021-05-25 | 2022-12-01 | 日産自動車株式会社 | Load control device, load control system, and load control method |
-
2001
- 2001-04-09 JP JP2001110460A patent/JP3755416B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010195197A (en) * | 2009-02-25 | 2010-09-09 | Denso Corp | Electric power control device for vehicle |
| WO2022249284A1 (en) | 2021-05-25 | 2022-12-01 | 日産自動車株式会社 | Load control device, load control system, and load control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3755416B2 (en) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7847702B2 (en) | Power supply controller | |
| US10862324B2 (en) | Power supply system | |
| JP2000299922A (en) | Device and method for power supply control | |
| JP4229656B2 (en) | CURRENT LIMIT CIRCUIT AND OUTPUT CIRCUIT HAVING THE SAME | |
| JP2001216033A (en) | Power source supply controller and power source supply control method | |
| US20180370464A1 (en) | Power supply control device | |
| JP2004032641A (en) | Semiconductor switch device | |
| JP2002312040A (en) | Load control device | |
| JP7082758B2 (en) | Voltage regulator and backup power supply for vehicles | |
| KR101621973B1 (en) | Protection circuit for AGCS ECU motor or FET ground short | |
| CN113785255B (en) | Voltage regulator and on-vehicle standby power supply | |
| JP3676168B2 (en) | Power supply control device | |
| JP2020137352A (en) | Power supply device | |
| WO2022249719A1 (en) | Power supply control device, and power supply control method | |
| JP3378768B2 (en) | Power supply switching circuit | |
| JP7310591B2 (en) | drive | |
| WO2023007558A1 (en) | Power supply apparatus | |
| JP7505446B2 (en) | Power supply control device and power supply control method | |
| WO2023079975A1 (en) | Control device | |
| US20230350444A1 (en) | Control circuit and control unit for a vehicle | |
| WO2023136128A1 (en) | Electrical device and vehicle-mounted system | |
| JPH1155847A (en) | Load controller for vehicle | |
| JP3346786B2 (en) | Power-on control switching circuit and power-on control method | |
| JP2002095173A (en) | Battery controller | |
| KR20220160462A (en) | Low dropout regulator with current control circuit and current control circuit therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |