JP2002311084A - フリップチップlsiおよびフリップチップlsiの解析方法 - Google Patents
フリップチップlsiおよびフリップチップlsiの解析方法Info
- Publication number
- JP2002311084A JP2002311084A JP2001112843A JP2001112843A JP2002311084A JP 2002311084 A JP2002311084 A JP 2002311084A JP 2001112843 A JP2001112843 A JP 2001112843A JP 2001112843 A JP2001112843 A JP 2001112843A JP 2002311084 A JP2002311084 A JP 2002311084A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- chip lsi
- lsi
- flip chip
- fixing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 フリップチップLSIをフェースアップに変
換する解析方法を提供する。 【解決手段】 フリップチップLSIを基板から取り外
す工程と、フリップチップLSIを固定材で固定する工
程と、固定材で固定したフリップチップLSIを研磨し
て半田ボールを削除する工程と、半田ボールを削除した
フリップチップLSIを研磨してヒートスプレッダを削
除する工程と、ヒートスプレッダを削除したフリップチ
ップLSIから固定材を除去する工程と、固定材を除去
したフリップチップLSIに半導体解析処理を施す解析
工程とを有する。
換する解析方法を提供する。 【解決手段】 フリップチップLSIを基板から取り外
す工程と、フリップチップLSIを固定材で固定する工
程と、固定材で固定したフリップチップLSIを研磨し
て半田ボールを削除する工程と、半田ボールを削除した
フリップチップLSIを研磨してヒートスプレッダを削
除する工程と、ヒートスプレッダを削除したフリップチ
ップLSIから固定材を除去する工程と、固定材を除去
したフリップチップLSIに半導体解析処理を施す解析
工程とを有する。
Description
【0001】
【発明の属する技術分野】本発明はフリップチップLS
Iの解析方法および当該解析方法での解析を容易にする
フリップチップLSIに関する。
Iの解析方法および当該解析方法での解析を容易にする
フリップチップLSIに関する。
【0002】
【従来の技術】近年、LSIは、回路基板上にフリップ
チップ実装されることが多くなってきている。このよう
に実装パッケージをなくしてLSIを回路基板上に直接
に実装することで性能の向上を図っている。以下、基板
にフリップチップ実装可能なLSIをフリップチップL
SIと表記する。フリップチップLSIも他のLSI同
様に各種検査を行った上で出荷するが、障害が発生する
こともある。特に、この障害を起因としてこのLSIが
実装された装置に不具合が生じた場合などには、問題解
決のためにLSIの解析を行う必要がある。
チップ実装されることが多くなってきている。このよう
に実装パッケージをなくしてLSIを回路基板上に直接
に実装することで性能の向上を図っている。以下、基板
にフリップチップ実装可能なLSIをフリップチップL
SIと表記する。フリップチップLSIも他のLSI同
様に各種検査を行った上で出荷するが、障害が発生する
こともある。特に、この障害を起因としてこのLSIが
実装された装置に不具合が生じた場合などには、問題解
決のためにLSIの解析を行う必要がある。
【0003】
【発明が解決しようとする課題】しかしながら、フリッ
プチップLSIは、基板上に載置された状態や取り外し
たままの状態では回路面を目視により確認することがで
きない。従って、物理的に回路面が見える構造、いわゆ
るフェイスアップ構造に変換する必要がある。換言すれ
ば、従来のLSI用の解析方法や解析装置の設計事項を
変更しただけではフリップチップLSIの解析はできな
い。
プチップLSIは、基板上に載置された状態や取り外し
たままの状態では回路面を目視により確認することがで
きない。従って、物理的に回路面が見える構造、いわゆ
るフェイスアップ構造に変換する必要がある。換言すれ
ば、従来のLSI用の解析方法や解析装置の設計事項を
変更しただけではフリップチップLSIの解析はできな
い。
【0004】本発明は、上記問題点に鑑みなされたもの
であり、フリップチップLSIをフェースアップに変換
する解析方法を提供することを目的とする。また、この
解析方法で解析されるのに適したフリップチップLSI
を提供することを目的とする。
であり、フリップチップLSIをフェースアップに変換
する解析方法を提供することを目的とする。また、この
解析方法で解析されるのに適したフリップチップLSI
を提供することを目的とする。
【0005】
【課題を解決するための手段】かかる目的を達成するた
めに、請求項1記載のフリップチップLSIの解析方法
の発明は、フリップチップLSIを基板から取り外す工
程と、フリップチップLSIを固定材で固定する工程
と、固定材で固定したフリップチップLSIを研磨して
半田ボールを削除する工程と、半田ボールを削除したフ
リップチップLSIを研磨してヒートスプレッダを削除
する工程と、ヒートスプレッダを削除したフリップチッ
プLSIから固定材を除去する工程と、固定材を除去し
たフリップチップLSIに半導体解析処理を施す解析工
程とを有することを特徴とする。
めに、請求項1記載のフリップチップLSIの解析方法
の発明は、フリップチップLSIを基板から取り外す工
程と、フリップチップLSIを固定材で固定する工程
と、固定材で固定したフリップチップLSIを研磨して
半田ボールを削除する工程と、半田ボールを削除したフ
リップチップLSIを研磨してヒートスプレッダを削除
する工程と、ヒートスプレッダを削除したフリップチッ
プLSIから固定材を除去する工程と、固定材を除去し
たフリップチップLSIに半導体解析処理を施す解析工
程とを有することを特徴とする。
【0006】請求項2記載のフリップチップLSIの解
析方法の発明は、フリップチップLSIを基板から取り
外す工程と、フリップチップLSIを固定材で固定する
工程と、固定材で固定したフリップチップLSIを研磨
してヒートスプレッダを削除する工程と、半田ボールを
削除したフリップチップLSIを研磨して半田ボールを
削除する工程と、フリップチップLSIから固定材を除
去する工程と、固定材を除去したフリップチップLSI
に半導体解析処理を施す解析工程とを有することを特徴
とする。
析方法の発明は、フリップチップLSIを基板から取り
外す工程と、フリップチップLSIを固定材で固定する
工程と、固定材で固定したフリップチップLSIを研磨
してヒートスプレッダを削除する工程と、半田ボールを
削除したフリップチップLSIを研磨して半田ボールを
削除する工程と、フリップチップLSIから固定材を除
去する工程と、固定材を除去したフリップチップLSI
に半導体解析処理を施す解析工程とを有することを特徴
とする。
【0007】請求項3記載のフリップチップLSIの解
析方法の発明は、フリップチップLSIを基板から取り
外す工程と、フリップチップLSIを固定材で固定する
工程と、固定材で固定したフリップチップLSIを研磨
してヒートスプレッダを削除する工程と、フリップチッ
プLSIから固定材を除去する工程と、固定材を除去し
たフリップチップLSIから湿式エッチング処理により
半田ボールを削除する工程と、半田ボールを削除したフ
リップチップLSIに半導体解析処理を施す解析工程と
を有することを特徴とする。
析方法の発明は、フリップチップLSIを基板から取り
外す工程と、フリップチップLSIを固定材で固定する
工程と、固定材で固定したフリップチップLSIを研磨
してヒートスプレッダを削除する工程と、フリップチッ
プLSIから固定材を除去する工程と、固定材を除去し
たフリップチップLSIから湿式エッチング処理により
半田ボールを削除する工程と、半田ボールを削除したフ
リップチップLSIに半導体解析処理を施す解析工程と
を有することを特徴とする。
【0008】請求項4記載のフリップチップLSIの解
析方法の発明は、フリップチップLSIを基板から取り
外す工程と、フリップチップLSIから湿式エッチング
処理により半田ボールを削除する工程と、フリップチッ
プLSIを固定材で固定する工程と、固定材で固定した
フリップチップLSIを研磨してヒートスプレッダを削
除する工程と、フリップチップLSIから固定材を除去
する工程と、半田ボールを削除したフリップチップLS
Iに半導体解析処理を施す解析工程とを有することを特
徴とする。
析方法の発明は、フリップチップLSIを基板から取り
外す工程と、フリップチップLSIから湿式エッチング
処理により半田ボールを削除する工程と、フリップチッ
プLSIを固定材で固定する工程と、固定材で固定した
フリップチップLSIを研磨してヒートスプレッダを削
除する工程と、フリップチップLSIから固定材を除去
する工程と、半田ボールを削除したフリップチップLS
Iに半導体解析処理を施す解析工程とを有することを特
徴とする。
【0009】請求項5記載の発明は、請求項1から4の
いずれか1のフリップチップLSIの解析方法におい
て、半導体解析処理は、固定材を除去されたフリップチ
ップLSIを工程解析用パッケージにマウントし、ボン
ディングして電気テスト試験機で解析し、次いで、FI
B処理を施して加工した領域の配線をEBテスタにより
波形確認する処理であることを特徴とする。
いずれか1のフリップチップLSIの解析方法におい
て、半導体解析処理は、固定材を除去されたフリップチ
ップLSIを工程解析用パッケージにマウントし、ボン
ディングして電気テスト試験機で解析し、次いで、FI
B処理を施して加工した領域の配線をEBテスタにより
波形確認する処理であることを特徴とする。
【0010】請求項6記載の発明は、請求項1から4の
いずれか1のフリップチップLSIの解析方法におい
て、半導体解析処理は、固定材を除去されたフリップチ
ップLSIにFIB処理を施して加工した後、フリップ
チップLSIを工程解析用パッケージにマウントし、ボ
ンディングして電気テスト試験機で解析し、次いで、F
IB処理により加工した領域の配線をEBテスタにより
波形確認する処理であることを特徴とする。
いずれか1のフリップチップLSIの解析方法におい
て、半導体解析処理は、固定材を除去されたフリップチ
ップLSIにFIB処理を施して加工した後、フリップ
チップLSIを工程解析用パッケージにマウントし、ボ
ンディングして電気テスト試験機で解析し、次いで、F
IB処理により加工した領域の配線をEBテスタにより
波形確認する処理であることを特徴とする。
【0011】請求項7記載のフリップチップLSIの発
明は、回路面側にはLSI内部端子に接続された半導体
ボールのみを設けたことを特徴とする。
明は、回路面側にはLSI内部端子に接続された半導体
ボールのみを設けたことを特徴とする。
【0012】請求項8記載の発明は、請求項7のフリッ
プチップLSIにおいて、LSI内部端子は、工程解析
用パッケージのステッチにワイヤボンディング可能なサ
イズであることを特徴とする。
プチップLSIにおいて、LSI内部端子は、工程解析
用パッケージのステッチにワイヤボンディング可能なサ
イズであることを特徴とする。
【0013】請求項9記載の発明は、請求項7または8
のフリップチップLSIにおいて、LSI内部端子の配
線構造は、アルミ配線および/または銅配線上に、第2
バリヤメタル、第1バリヤメタルおよび半田ボール2を
順次積層した構造を有することを特徴とする。
のフリップチップLSIにおいて、LSI内部端子の配
線構造は、アルミ配線および/または銅配線上に、第2
バリヤメタル、第1バリヤメタルおよび半田ボール2を
順次積層した構造を有することを特徴とする。
【0014】
【発明の実施の形態】以下、本発明に係るフリップチッ
プの解析方法およびこの解析方法での解析に適したフリ
ップチップLSIを、実施の形態によって詳細に説明す
る。まず、解析方法について詳述する。
プの解析方法およびこの解析方法での解析に適したフリ
ップチップLSIを、実施の形態によって詳細に説明す
る。まず、解析方法について詳述する。
【0015】〈フリップチップLSIの解析方法〉図1
には、フリップチップLSI3が基板1に実装された様
子を示す。図1に示すように、フリップチップLSI3
は、半田ボール2を介して基板1上に実装される。ま
た、フリップチップLSI3のハンドボール2を有する
面とは反対側の面にはH/S(ヒートスプレッダ)4を
設けている。つまり、フリップチップLSI3は、一方
の面にH/S4を有し、H/S4が設けられていない
面、好ましくはH/S4が設けられた面とは反対側の
(向かい側の;平行の位置にある;対向する)面で半田
ボール2により回路基板1に接続する。以下の説明で
は、H/S4が設けられた面を裏面、半田ボール2が設
けられた面を表面と表記する。以下、図2から図9を参
照しながら、図1に示すフリップチップLSI3の解析
を行うフローを説明する。なお、解析を行うフリップチ
ップLSI3は、予め特定しているものとする。
には、フリップチップLSI3が基板1に実装された様
子を示す。図1に示すように、フリップチップLSI3
は、半田ボール2を介して基板1上に実装される。ま
た、フリップチップLSI3のハンドボール2を有する
面とは反対側の面にはH/S(ヒートスプレッダ)4を
設けている。つまり、フリップチップLSI3は、一方
の面にH/S4を有し、H/S4が設けられていない
面、好ましくはH/S4が設けられた面とは反対側の
(向かい側の;平行の位置にある;対向する)面で半田
ボール2により回路基板1に接続する。以下の説明で
は、H/S4が設けられた面を裏面、半田ボール2が設
けられた面を表面と表記する。以下、図2から図9を参
照しながら、図1に示すフリップチップLSI3の解析
を行うフローを説明する。なお、解析を行うフリップチ
ップLSI3は、予め特定しているものとする。
【0016】(第1の解析方法) (1)フリップチップLSIを基板から取り外す工程 フリップチップLSIを基板から取り外す。つまり、図
1に示すフリップチップLSI3を基板1から取り外
す。フリップチップLSIを基板から取り外す方法とし
ては公知の方法を採用できる。図2には、基板1から取
り外されたフリップチップLSI3の断面を示す。図2
に示すように、フリップチップLSI3は、半田ボール
2およびH/S4を有する。言い換えれば、図1の断面
図において、基板1を省いた構成となる。より詳しく
は、回路面(表面)には、例えば200〜300μmピ
ッチで、(変形した)半田ボール2が搭載された端子ピ
ッチを有する。また、他方の面(裏面)にはH/S4を
有する。
1に示すフリップチップLSI3を基板1から取り外
す。フリップチップLSIを基板から取り外す方法とし
ては公知の方法を採用できる。図2には、基板1から取
り外されたフリップチップLSI3の断面を示す。図2
に示すように、フリップチップLSI3は、半田ボール
2およびH/S4を有する。言い換えれば、図1の断面
図において、基板1を省いた構成となる。より詳しく
は、回路面(表面)には、例えば200〜300μmピ
ッチで、(変形した)半田ボール2が搭載された端子ピ
ッチを有する。また、他方の面(裏面)にはH/S4を
有する。
【0017】(2)フリップチップLSIを硬化材によ
り固定する工程 基板1から取り外したフリップチップLSI3を硬化材
(固定材)により固定する。図3の断面図には、硬化材
により固定したフリップチップLSI3の様子を示す。
図3に示すように、フリップチップLSI3、半田ボー
ル2およびH/S4を、硬化材31により固定する。つ
まり、図2に示すH/S4および半田ボール2を有する
フリップチップLSI3を固定材により固定した物(以
下、固定化チップと表記する。)を作成する。フリップ
チップLSIを固定する方法としては公知の方法を採用
できるが、少なくとも半田ボール2とフリップチップ3
と、H/S4とを硬化剤により覆い、固定すればよい。
また、固定化チップの図3での上面および下面は、フリ
ップチップLSI3とH/S4とが接する面と平行にす
ることが好ましい。つまり、固定化チップには、フリッ
プチップLSI3とH/S4とが接する面と平行な面を
2面設けることが好ましい。硬化剤としては任意のもの
を採用できるが、例えば、テクノビット4004を採用
できる。なお、以下の説明では、固定化チップ内のフリ
ップチップLSI3のH/S4が設けられた面側(図3
での上面)を上面と表記し、半田ボール2が設けられた
面側(図3での下面)を下面と表記する。
り固定する工程 基板1から取り外したフリップチップLSI3を硬化材
(固定材)により固定する。図3の断面図には、硬化材
により固定したフリップチップLSI3の様子を示す。
図3に示すように、フリップチップLSI3、半田ボー
ル2およびH/S4を、硬化材31により固定する。つ
まり、図2に示すH/S4および半田ボール2を有する
フリップチップLSI3を固定材により固定した物(以
下、固定化チップと表記する。)を作成する。フリップ
チップLSIを固定する方法としては公知の方法を採用
できるが、少なくとも半田ボール2とフリップチップ3
と、H/S4とを硬化剤により覆い、固定すればよい。
また、固定化チップの図3での上面および下面は、フリ
ップチップLSI3とH/S4とが接する面と平行にす
ることが好ましい。つまり、固定化チップには、フリッ
プチップLSI3とH/S4とが接する面と平行な面を
2面設けることが好ましい。硬化剤としては任意のもの
を採用できるが、例えば、テクノビット4004を採用
できる。なお、以下の説明では、固定化チップ内のフリ
ップチップLSI3のH/S4が設けられた面側(図3
での上面)を上面と表記し、半田ボール2が設けられた
面側(図3での下面)を下面と表記する。
【0018】(3)フリップチップLSIの下面側から
研磨する工程 固定化チップを下面から研磨する。言い換えれば、フリ
ップチップLSI3の表面(半田ボールが設けられた
面;回路面)側から研磨できるように固定化チップを研
磨する。つまり、固定化チップ内の半田ボール2のみを
削除できる面側から固定化チップを研磨する。そして、
固定化チップから半田ボール2を除去する。図4には、
固定化チップをチップ取り付け板41、重し42および
研磨機43にセットした様子を示す。チップ取り付け板
41は、固定化チップを固定する。つまり、図4に示す
ように、固定化チップの一方の面をチップ取り付け板4
1に取り付け、この面に対向する面を研磨機43で研磨
する。固定化チップをチップ取り付け板41に固定する
には、例えばロウ材を用いればよい。より具体的には、
チップ取り付け板41を100゜C程度に熱して、固定
化チップを取り付ける面側に均一にロウ材を塗り、固定
化チップを取り付ければよい。また、前記したように、
固定化チップの上面を固定するようにする。重し42
は、チップ取り付け板41に取り付けた固定化チップに
研磨機43側へ圧力を印加するために用いる。特に、固
定化チップの研磨に最適な圧力を調整するために、重さ
をかえられるものを採用することが好ましい。研磨機4
3は、回転しながら固定化チップを下面から研磨する。
この際、固定化チップを研磨機43の回転方向とは逆方
向に回転させれば、この工程に要する時間(研磨が終了
するまでの時間)を短縮できる。この工程では、固定化
チップから半田ボール2がなくなるまで研磨を続ける。
つまり、図3の固定化チップの下面から研磨していき、
固定化チップ内に半田ボール2がなくなるまで上面に向
かって研磨を行う。
研磨する工程 固定化チップを下面から研磨する。言い換えれば、フリ
ップチップLSI3の表面(半田ボールが設けられた
面;回路面)側から研磨できるように固定化チップを研
磨する。つまり、固定化チップ内の半田ボール2のみを
削除できる面側から固定化チップを研磨する。そして、
固定化チップから半田ボール2を除去する。図4には、
固定化チップをチップ取り付け板41、重し42および
研磨機43にセットした様子を示す。チップ取り付け板
41は、固定化チップを固定する。つまり、図4に示す
ように、固定化チップの一方の面をチップ取り付け板4
1に取り付け、この面に対向する面を研磨機43で研磨
する。固定化チップをチップ取り付け板41に固定する
には、例えばロウ材を用いればよい。より具体的には、
チップ取り付け板41を100゜C程度に熱して、固定
化チップを取り付ける面側に均一にロウ材を塗り、固定
化チップを取り付ければよい。また、前記したように、
固定化チップの上面を固定するようにする。重し42
は、チップ取り付け板41に取り付けた固定化チップに
研磨機43側へ圧力を印加するために用いる。特に、固
定化チップの研磨に最適な圧力を調整するために、重さ
をかえられるものを採用することが好ましい。研磨機4
3は、回転しながら固定化チップを下面から研磨する。
この際、固定化チップを研磨機43の回転方向とは逆方
向に回転させれば、この工程に要する時間(研磨が終了
するまでの時間)を短縮できる。この工程では、固定化
チップから半田ボール2がなくなるまで研磨を続ける。
つまり、図3の固定化チップの下面から研磨していき、
固定化チップ内に半田ボール2がなくなるまで上面に向
かって研磨を行う。
【0019】(4)フリップチップLSIの上面側から
研磨する工程 次に、図5に示すように、固定化チップの上面からH/
S4がなくなるまで研磨する。具体的には、まず、上記
(3)の工程で半田ボール2が削除された固定化チップ
をチップ取り付け板41から取り外す。そして、(3)
の工程で研磨した面(下面)側を前記同様にチップ取り
付け板41に取り付ける。そして、固定化チップの上面
から研磨を開始する。なお、チップ取り付け板41から
固定化チップを取り外す方法としては、任意の方法を採
用できるが、前記したようにロウを用いて取り付けられ
ている場合には、チップ取り付け板41を100゜C程
度に加熱することで固定化チップを取り外すことができ
る。
研磨する工程 次に、図5に示すように、固定化チップの上面からH/
S4がなくなるまで研磨する。具体的には、まず、上記
(3)の工程で半田ボール2が削除された固定化チップ
をチップ取り付け板41から取り外す。そして、(3)
の工程で研磨した面(下面)側を前記同様にチップ取り
付け板41に取り付ける。そして、固定化チップの上面
から研磨を開始する。なお、チップ取り付け板41から
固定化チップを取り外す方法としては、任意の方法を採
用できるが、前記したようにロウを用いて取り付けられ
ている場合には、チップ取り付け板41を100゜C程
度に加熱することで固定化チップを取り外すことができ
る。
【0020】固定化チップは、上記工程(3)および
(4)を経ると、H/S4および半田ボール2がなくな
る。つまり、図6に示すように、固定化チップにはフリ
ップチップLSI3および固定材31のみが残る。
(4)の工程で図6に示すような固定化チップを作成す
ると、これをチップ取り付け板41から取り外す。取り
外し方法としては、前記同様の方法を採用できる。な
お、工程(4)は、工程(3)の前に行ってもよい。す
なわち、固定化チップから先にH/S4を削除し、その
後に半田ボール2を削除するようにしてもよい。
(4)を経ると、H/S4および半田ボール2がなくな
る。つまり、図6に示すように、固定化チップにはフリ
ップチップLSI3および固定材31のみが残る。
(4)の工程で図6に示すような固定化チップを作成す
ると、これをチップ取り付け板41から取り外す。取り
外し方法としては、前記同様の方法を採用できる。な
お、工程(4)は、工程(3)の前に行ってもよい。す
なわち、固定化チップから先にH/S4を削除し、その
後に半田ボール2を削除するようにしてもよい。
【0021】(5)硬化剤除去工程 次いで、図6に示すような固定化チップから硬化剤(固
定材)31を除去する。例えば、固定材31を溶解し、
フリップチップLSIに対して影響を与えない溶剤によ
り固定剤のみを溶解させることで固定化チップから固定
材31のみを除去することができる。前記したように、
固定材31としてテクノビット4004を採用する場合
には、アセトン等の有機溶剤を用いればよい。より具体
的には、固定化チップを有機溶剤に浸すことで固定材3
1のみが溶解し、図7に示すようなLSI端子71が露
出したフリップチップLSI3のみが得られる。
定材)31を除去する。例えば、固定材31を溶解し、
フリップチップLSIに対して影響を与えない溶剤によ
り固定剤のみを溶解させることで固定化チップから固定
材31のみを除去することができる。前記したように、
固定材31としてテクノビット4004を採用する場合
には、アセトン等の有機溶剤を用いればよい。より具体
的には、固定化チップを有機溶剤に浸すことで固定材3
1のみが溶解し、図7に示すようなLSI端子71が露
出したフリップチップLSI3のみが得られる。
【0022】(6)解析工程 上記工程(1)〜(5)で得られたフリップチップLS
I3を解析用のパッケージにフェイスアップマウント
し、LSI端子71とパッケージステッチとをボンディ
ングする。まず、フリップチップLSI3をエポキシ等
の樹脂を用いて解析用のパッケージ81にマウントす
る。次に、図8に示すように、LSI内の端子71とパ
ッケージ側のステッチにワイヤボンディングする。これ
により、フリップチップLSI3を電気的テスタにかけ
て不良個所を確認することが可能となる。
I3を解析用のパッケージにフェイスアップマウント
し、LSI端子71とパッケージステッチとをボンディ
ングする。まず、フリップチップLSI3をエポキシ等
の樹脂を用いて解析用のパッケージ81にマウントす
る。次に、図8に示すように、LSI内の端子71とパ
ッケージ側のステッチにワイヤボンディングする。これ
により、フリップチップLSI3を電気的テスタにかけ
て不良個所を確認することが可能となる。
【0023】また、FIB(Forcus Innduced Beam)処
理を行ってもよい。つまり、不良個所(ブロック)を特
定するとともにプロセス的な原因を確認するために、F
IB装置91により検査領域の配線や層間膜を除去し、
検査対象の配線を露出させる。そして、EBテスタ(Er
ectronn Beam)等でFIB装置で加工した領域(検査領
域)の配線の電位等を検査することで、不良個所を特定
できる。
理を行ってもよい。つまり、不良個所(ブロック)を特
定するとともにプロセス的な原因を確認するために、F
IB装置91により検査領域の配線や層間膜を除去し、
検査対象の配線を露出させる。そして、EBテスタ(Er
ectronn Beam)等でFIB装置で加工した領域(検査領
域)の配線の電位等を検査することで、不良個所を特定
できる。
【0024】なお、図9に示すように、フリップチップ
LSI3をパッケージ81にフェイスアップマウントし
た後にFIB処理を行ってもよく、図10に示すよう
に、マウント前にFIB処理を行ってもよい。
LSI3をパッケージ81にフェイスアップマウントし
た後にFIB処理を行ってもよく、図10に示すよう
に、マウント前にFIB処理を行ってもよい。
【0025】つまり、 チップ単体にする工程解析用パッケージにマウント
し、ボンディングし、 電気テスト試験機にて解析し、 不良個所をFIBにて不良個所を加工し、 加工した領域の該当配線をEBテスタにて波形確認す
る 順番で解析することもできる。また、 不良個所をFIBにて不良個所を加工し、 チップ単体にする工程解析用パッケージにマウント
し、ボンディングし、 電気テスト試験機にて解析し、 加工した領域の該当配線をEBテスタにて波形確認す
る 順番で解析することもできる。
し、ボンディングし、 電気テスト試験機にて解析し、 不良個所をFIBにて不良個所を加工し、 加工した領域の該当配線をEBテスタにて波形確認す
る 順番で解析することもできる。また、 不良個所をFIBにて不良個所を加工し、 チップ単体にする工程解析用パッケージにマウント
し、ボンディングし、 電気テスト試験機にて解析し、 加工した領域の該当配線をEBテスタにて波形確認す
る 順番で解析することもできる。
【0026】なお、上記フリップチップLSIに対して
前記した以外の解析法を適用して解析を行ってもよい。
また、本発明は、上記説明に限定して解釈されるもので
はなく、例えば、図11に示すようにパッケージ110
に搭載した実装構造を採用するLSIにも当然に適用で
きる。
前記した以外の解析法を適用して解析を行ってもよい。
また、本発明は、上記説明に限定して解釈されるもので
はなく、例えば、図11に示すようにパッケージ110
に搭載した実装構造を採用するLSIにも当然に適用で
きる。
【0027】(第2の解析方法)第2の解析方法につい
て、図2、12〜15、7〜9を参照しながら説明す
る。なお、以下の説明では、図1に示すフリップチップ
LSI3の解析を行うものとする。この解析方法では、
まず、フリップチップLSIを基板から取り外し、この
フリップチップLSIを硬化剤により固定する。この工
程は、上記工程(1)〜(2)と同様の工程を採用でき
る。ただし、フリップチップLSIを固定する場合に、
H/S4側を下面にし、図12に示すように固定するこ
とが好ましい。上記第1の解析方法では、前記したよう
に固定化チップを研磨する順序(工程(3)と工程
(4)の順序)は特に限定されない。これに対して、第
2の解析方法では、後述するように研磨工程でH/S4
のみを削除する。従って、研磨量を少なくするために、
図12に示すようにH/S4のフリップチップLSI3
と接する面と対向する面は固定材で覆わないか、覆う場
合であってもごく僅かな厚みで覆うことが好ましい。つ
まり、固定化チップの上面をH/S4としたり、固定化
チップの上面とH/S4との間の固定材(硬化剤)の厚
さを薄くすることが好ましい。例えば、フリップチップ
LSI3を重力方向の下側にして台に設置し、フリップ
チップLSI3の周りを固定材により固定すればよい。
言い換えれば、チップ3のH/S4側を下にし、埋め込
むようにして硬化/固定して固定化チップを作成すると
研磨量を少なくでき、ひいては解析に要する時間を短縮
できる。
て、図2、12〜15、7〜9を参照しながら説明す
る。なお、以下の説明では、図1に示すフリップチップ
LSI3の解析を行うものとする。この解析方法では、
まず、フリップチップLSIを基板から取り外し、この
フリップチップLSIを硬化剤により固定する。この工
程は、上記工程(1)〜(2)と同様の工程を採用でき
る。ただし、フリップチップLSIを固定する場合に、
H/S4側を下面にし、図12に示すように固定するこ
とが好ましい。上記第1の解析方法では、前記したよう
に固定化チップを研磨する順序(工程(3)と工程
(4)の順序)は特に限定されない。これに対して、第
2の解析方法では、後述するように研磨工程でH/S4
のみを削除する。従って、研磨量を少なくするために、
図12に示すようにH/S4のフリップチップLSI3
と接する面と対向する面は固定材で覆わないか、覆う場
合であってもごく僅かな厚みで覆うことが好ましい。つ
まり、固定化チップの上面をH/S4としたり、固定化
チップの上面とH/S4との間の固定材(硬化剤)の厚
さを薄くすることが好ましい。例えば、フリップチップ
LSI3を重力方向の下側にして台に設置し、フリップ
チップLSI3の周りを固定材により固定すればよい。
言い換えれば、チップ3のH/S4側を下にし、埋め込
むようにして硬化/固定して固定化チップを作成すると
研磨量を少なくでき、ひいては解析に要する時間を短縮
できる。
【0028】次いで、図13および図14に示すよう
に、固定化チップの上面から研磨し、H/S4を削除す
る。つまり、第1の解析方法の工程(3)や工程(4)
と同様の方法で固定化チップを研磨し、H/S4を除去
し、フリップチップLSI3と半田ボール2とを固定化
チップ内に残す。そして、H/S4を取り除いた固定化
チップを、前記したようにチップ取り付け板41から取
り外す。
に、固定化チップの上面から研磨し、H/S4を削除す
る。つまり、第1の解析方法の工程(3)や工程(4)
と同様の方法で固定化チップを研磨し、H/S4を除去
し、フリップチップLSI3と半田ボール2とを固定化
チップ内に残す。そして、H/S4を取り除いた固定化
チップを、前記したようにチップ取り付け板41から取
り外す。
【0029】H/S4を取り除いた後、固定化チップの
固定材を除去する。この除去方法としては前記同様の方
法を採用できる。これにより、図15に示すように、半
田ボール2のみ有し、H/S4を有しないフリップチッ
プLSI3が得られる。
固定材を除去する。この除去方法としては前記同様の方
法を採用できる。これにより、図15に示すように、半
田ボール2のみ有し、H/S4を有しないフリップチッ
プLSI3が得られる。
【0030】図15に示すフリップチップLSI3に、
発煙硝酸等による湿式エッチング処理を施す。これによ
り、半田ボールや金属バリヤメタルなどを除去すること
ができる。これにより図7に示すようにフリップチップ
LSI3のみが得られる。そして、前記同様の方法によ
り、フリップチップLSI3の解析を行う。
発煙硝酸等による湿式エッチング処理を施す。これによ
り、半田ボールや金属バリヤメタルなどを除去すること
ができる。これにより図7に示すようにフリップチップ
LSI3のみが得られる。そして、前記同様の方法によ
り、フリップチップLSI3の解析を行う。
【0031】なお、図16に示すように、フリップチッ
プLSI3を基板1から取り外した後、湿式エッチング
を行い半田ボール2を除去してもよい。つまり、図2に
示すような基板から取り外した状態のフリップチップL
SI3に湿式エッチング処理を施す。これにより、図1
6に示すようにフリップチップLSI3は、半田ボール
2を有さずH/S4を有する。このフリップチップLS
I3を図17に示すように固定材で固定して固定化チッ
プを作成する。そして、図18、19に示すように、前
記同様の方法を採用して固定化チップからH/S4を除
去した後、固定材を除去すれば、図7のようにフリップ
チップLSI3のみが得られる。従って、得られたフリ
ップチップLSI3を前記同様に解析すればよい。
プLSI3を基板1から取り外した後、湿式エッチング
を行い半田ボール2を除去してもよい。つまり、図2に
示すような基板から取り外した状態のフリップチップL
SI3に湿式エッチング処理を施す。これにより、図1
6に示すようにフリップチップLSI3は、半田ボール
2を有さずH/S4を有する。このフリップチップLS
I3を図17に示すように固定材で固定して固定化チッ
プを作成する。そして、図18、19に示すように、前
記同様の方法を採用して固定化チップからH/S4を除
去した後、固定材を除去すれば、図7のようにフリップ
チップLSI3のみが得られる。従って、得られたフリ
ップチップLSI3を前記同様に解析すればよい。
【0032】〈フリップチップLSI〉本発明によるフ
リップチップLSIは、前記した解析方法での解析を容
易にするために、回路面側には半田ボールのみを搭載し
た構造を有する。つまり、回路面側にはLSI内部端子
71に半田ボールのみを設けた構造を有する。また、図
11に示すように、パッケージ110に第1の半田ボー
ル111を設け、半田ボール111が設けられていない
面に半田ボール2を介してチップ3を有する構造として
もよい。また、LSI内部端子71のサイズは、前記し
たようにパッケージ側のステッチにワイヤボンディング
ができるサイズであることが好ましい。また、LSI内
部端子71の配線構造は、図20に示すように、アルミ
配線および/または銅配線上に、TIN等の第2バリヤ
メタル、銅やTIWを用いた第1バリヤメタルおよび半
田ボール2を順次積層した構造を有することが好まし
い。
リップチップLSIは、前記した解析方法での解析を容
易にするために、回路面側には半田ボールのみを搭載し
た構造を有する。つまり、回路面側にはLSI内部端子
71に半田ボールのみを設けた構造を有する。また、図
11に示すように、パッケージ110に第1の半田ボー
ル111を設け、半田ボール111が設けられていない
面に半田ボール2を介してチップ3を有する構造として
もよい。また、LSI内部端子71のサイズは、前記し
たようにパッケージ側のステッチにワイヤボンディング
ができるサイズであることが好ましい。また、LSI内
部端子71の配線構造は、図20に示すように、アルミ
配線および/または銅配線上に、TIN等の第2バリヤ
メタル、銅やTIWを用いた第1バリヤメタルおよび半
田ボール2を順次積層した構造を有することが好まし
い。
【0033】以上、この発明の好適な実施の形態を説明
したが、上述の実施の形態はこの発明の説明のための例
示であって、この実施の形態のみにこの発明の範囲を限
定する趣旨ではない。当業者は、この発明の要旨を逸脱
することなく、種々の変形、改良、修正、簡略化などを
上記実施の形態に加えた種々の他の形態でもこの発明を
実施することができる。また、本発明では、本願出願人
が先に出願した全ての発明を用いることができる。
したが、上述の実施の形態はこの発明の説明のための例
示であって、この実施の形態のみにこの発明の範囲を限
定する趣旨ではない。当業者は、この発明の要旨を逸脱
することなく、種々の変形、改良、修正、簡略化などを
上記実施の形態に加えた種々の他の形態でもこの発明を
実施することができる。また、本発明では、本願出願人
が先に出願した全ての発明を用いることができる。
【0034】
【発明の効果】以上の説明から明らかなように、本発明
によれば、フリップチップLSIを高価な設備を用意す
ることなく容易に解析することが可能になる。従って、
プロセスへのフィードバックが可能となり、フリップチ
ップLSIの品質を向上させることが期待できる。つま
り、フリップチップLSIの解析において硬化剤を用い
て不良チップを固定/研磨/ペレット化し、ケースにの
せて必要ピンにワイヤボンディングを行ういわゆるフェ
イスアップ構造にして解析することが可能となる。さら
に、このような解析に適したフリップチップLSIを提
供することが可能となる。また、内部端子への応力が緩
和できるため、解析するチップをペレット化する際の歩
留まりが向上するため、解析用サンプルを増やすことが
できる。
によれば、フリップチップLSIを高価な設備を用意す
ることなく容易に解析することが可能になる。従って、
プロセスへのフィードバックが可能となり、フリップチ
ップLSIの品質を向上させることが期待できる。つま
り、フリップチップLSIの解析において硬化剤を用い
て不良チップを固定/研磨/ペレット化し、ケースにの
せて必要ピンにワイヤボンディングを行ういわゆるフェ
イスアップ構造にして解析することが可能となる。さら
に、このような解析に適したフリップチップLSIを提
供することが可能となる。また、内部端子への応力が緩
和できるため、解析するチップをペレット化する際の歩
留まりが向上するため、解析用サンプルを増やすことが
できる。
【図1】本発明によるフリップチップLSIを基板に実
装した場合の断面構造を示す。
装した場合の断面構造を示す。
【図2】図1のフリップチップLSIの基板から取り外
した時の断面を示す。
した時の断面を示す。
【図3】図2のフリップチップLSIを固定材で固定し
たときの断面を示す。
たときの断面を示す。
【図4】図3のフリップチップLSIから半田ボールを
削除するための研磨機とフリップチップLSIの関係を
説明するための断面図である。
削除するための研磨機とフリップチップLSIの関係を
説明するための断面図である。
【図5】図3フリップチップLSIからH/Sを削除す
るための研磨機とフリップチップLSIとの関係を説明
するための断面図である。
るための研磨機とフリップチップLSIとの関係を説明
するための断面図である。
【図6】図3のフリップチップLSIから半田ボールお
よびH/S4を削除したフリップチップLSIの断面を
示す。
よびH/S4を削除したフリップチップLSIの断面を
示す。
【図7】図6のフリップチップLSIから固定材を除去
したフリップチップLSIの断面を示す。
したフリップチップLSIの断面を示す。
【図8】図7のフリップチップLSIを解析用のパッケ
ージにマウントしてボンディングしての解析を説明する
ための断面図である。
ージにマウントしてボンディングしての解析を説明する
ための断面図である。
【図9】図8のフリップチップLSIに対するFIB処
理を説明するための断面図である。
理を説明するための断面図である。
【図10】図7のフリップチップLSIに対するFIB
処理を説明するための断面図である。
処理を説明するための断面図である。
【図11】フリップチップLSIの基板への他の実装例
を示す図である。
を示す図である。
【図12】第2の実施の形態でのフリップチップLSI
の好適な固定方法を説明するための断面図である。
の好適な固定方法を説明するための断面図である。
【図13】第2の実施の形態における研磨工程を説明す
るための第1の断面図である。
るための第1の断面図である。
【図14】第2の実施の形態における研磨工程を説明す
るための第2の断面図である。
るための第2の断面図である。
【図15】図2のフリップチップLSIからH/Sを除
去した様子を示す断面図である。
去した様子を示す断面図である。
【図16】図2のフリップチップLSIから半田ボール
を除去した様子を示す断面図である。
を除去した様子を示す断面図である。
【図17】図16のフリップチップLSIを硬化剤で固
定した様子を示す断面図である。
定した様子を示す断面図である。
【図18】図17のフリップチップLSIを研磨する様
子を説明するための第1の断面図である。
子を説明するための第1の断面図である。
【図19】図17のフリップチップLSIを研磨する様
子を説明するための第2の断面図である。
子を説明するための第2の断面図である。
【図20】本発明によるフリップチップLSIの構造を
示す断面図である。
示す断面図である。
1 回路基板 2 半田ボール 3 フリップチップ 4 H/S(ヒートスプレッダ) 5 第1バリヤメタル 6 第2バリヤメタル 7 主配線層 31 固定材 41 チップ取り付け板 42 重し 43 研磨機 71 LSI内端子 81 解析用パッケージ 82 ワイヤ 83 入出力ピン 91 FIB装置 110 パッケージ 111 半田ボール
Claims (9)
- 【請求項1】 フリップチップLSIを基板から取り外
す工程と、 フリップチップLSIを固定材で固定する工程と、 固定材で固定したフリップチップLSIを研磨して半田
ボールを削除する工程と、 半田ボールを削除したフリップチップLSIを研磨して
ヒートスプレッダを削除する工程と、 ヒートスプレッダを削除したフリップチップLSIから
固定材を除去する工程と、 固定材を除去したフリップチップLSIに半導体解析処
理を施す解析工程とを有することを特徴とするフリップ
チップLSIの解析方法。 - 【請求項2】 フリップチップLSIを基板から取り外
す工程と、 フリップチップLSIを固定材で固定する工程と、 固定材で固定したフリップチップLSIを研磨してヒー
トスプレッダを削除する工程と、 半田ボールを削除したフリップチップLSIを研磨して
半田ボールを削除する工程と、 前記フリップチップLSIから固定材を除去する工程
と、 固定材を除去したフリップチップLSIに半導体解析処
理を施す解析工程とを有することを特徴とするフリップ
チップLSIの解析方法。 - 【請求項3】 フリップチップLSIを基板から取り外
す工程と、 前記フリップチップLSIを固定材で固定する工程と、 固定材で固定したフリップチップLSIを研磨してヒー
トスプレッダを削除する工程と、 前記フリップチップLSIから固定材を除去する工程
と、 固定材を除去したフリップチップLSIから湿式エッチ
ング処理により半田ボールを削除する工程と、 半田ボールを削除したフリップチップLSIに半導体解
析処理を施す解析工程とを有することを特徴とするフリ
ップチップLSIの解析方法。 - 【請求項4】 フリップチップLSIを基板から取り外
す工程と、 前記フリップチップLSIから湿式エッチング処理によ
り半田ボールを削除する工程と、 前記フリップチップLSIを固定材で固定する工程と、 固定材で固定したフリップチップLSIを研磨してヒー
トスプレッダを削除する工程と、 前記フリップチップLSIから固定材を除去する工程
と、 半田ボールを削除したフリップチップLSIに半導体解
析処理を施す解析工程とを有することを特徴とするフリ
ップチップLSIの解析方法。 - 【請求項5】 前記半導体解析処理は、固定材を除去さ
れたフリップチップLSIを工程解析用パッケージにマ
ウントし、ボンディングして電気テスト試験機で解析
し、次いで、FIB処理を施して加工した領域の配線を
EBテスタにより波形確認する処理であることを特徴と
する請求項1から4のいずれか1項に記載のフリップチ
ップLSIの解析方法。 - 【請求項6】 前記半導体解析処理は、固定材を除去さ
れたフリップチップLSIにFIB処理を施して加工し
た後、前記フリップチップLSIを工程解析用パッケー
ジにマウントし、ボンディングして電気テスト試験機で
解析し、次いで、前記FIB処理により加工した領域の
配線をEBテスタにより波形確認する処理であることを
特徴とする請求項1から4のいずれか1項に記載のフリ
ップチップLSIの解析方法。 - 【請求項7】 回路面側にはLSI内部端子に接続され
た半導体ボールのみを設けたフリップチップLSI。 - 【請求項8】 前記LSI内部端子は、工程解析用パッ
ケージのステッチにワイヤボンディング可能なサイズで
あることを特徴とする請求項7記載のフリップチップL
SI。 - 【請求項9】 前記LSI内部端子の配線構造は、アル
ミ配線および/または銅配線上に、第2バリヤメタル、
第1バリヤメタルおよび半田ボール2を順次積層した構
造を有することを特徴とする請求項7または8記載のフ
リップチップLSI。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001112843A JP2002311084A (ja) | 2001-04-11 | 2001-04-11 | フリップチップlsiおよびフリップチップlsiの解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001112843A JP2002311084A (ja) | 2001-04-11 | 2001-04-11 | フリップチップlsiおよびフリップチップlsiの解析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002311084A true JP2002311084A (ja) | 2002-10-23 |
Family
ID=18964171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001112843A Pending JP2002311084A (ja) | 2001-04-11 | 2001-04-11 | フリップチップlsiおよびフリップチップlsiの解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002311084A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7521799B2 (en) | 2005-04-19 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
JP6994279B1 (ja) * | 2021-05-12 | 2022-01-14 | ハイソル株式会社 | 研磨方法、及び研磨用半導体チップ保持構造 |
-
2001
- 2001-04-11 JP JP2001112843A patent/JP2002311084A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7521799B2 (en) | 2005-04-19 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
US7791204B2 (en) | 2005-04-19 | 2010-09-07 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
US8018066B2 (en) | 2005-04-19 | 2011-09-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8314495B2 (en) | 2005-04-19 | 2012-11-20 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8575757B2 (en) | 2005-04-19 | 2013-11-05 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8581410B2 (en) | 2005-04-19 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8822269B2 (en) | 2005-04-19 | 2014-09-02 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8928147B2 (en) | 2005-04-19 | 2015-01-06 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9299681B2 (en) | 2005-04-19 | 2016-03-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing |
US9496153B2 (en) | 2005-04-19 | 2016-11-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9576890B2 (en) | 2005-04-19 | 2017-02-21 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9831166B2 (en) | 2005-04-19 | 2017-11-28 | Renesas Electronics Corporation | Semiconductor device |
US10283444B2 (en) | 2005-04-19 | 2019-05-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US10714415B2 (en) | 2005-04-19 | 2020-07-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP6994279B1 (ja) * | 2021-05-12 | 2022-01-14 | ハイソル株式会社 | 研磨方法、及び研磨用半導体チップ保持構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9490237B2 (en) | Semiconductor package including a plurality of chips | |
KR100559914B1 (ko) | Z축 전기적 접속을 형성하기 위한 방법 및 장치 | |
US5930599A (en) | Semiconductor device and method of manufacturing the same | |
JPH07111993B2 (ja) | 電子チップの非破壊電気検査方法 | |
US6117695A (en) | Apparatus and method for testing a flip chip integrated circuit package adhesive layer | |
JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
Singh et al. | Board-level thermal cycling and drop-test reliability of large, ultrathin glass BGA packages for smart mobile applications | |
JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
Huang et al. | Analysis of warpage and stress behavior in a fine pitch multi-chip interconnection with ultrafine-line organic substrate (2.1 D) | |
US5651493A (en) | Method of performing solder joint analysis of semi-conductor components | |
JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
TW200522236A (en) | Semiconductor device manufacturing method cross-reference to related applications | |
US6117352A (en) | Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package | |
US8063656B1 (en) | Method of enabling a circuit board analysis | |
US5904489A (en) | Topside analysis of a multi-layer integrated circuit die mounted in a flip-chip package | |
US6342398B1 (en) | Method of backside emission analysis for BGA packaged IC's | |
JP2002311084A (ja) | フリップチップlsiおよびフリップチップlsiの解析方法 | |
JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
US6472234B2 (en) | Failure analysis method for chip of ball grid array type semiconductor device | |
US20030011060A1 (en) | Semiconductor die adapter and method of using | |
KR100744029B1 (ko) | 페키지된 반도체 칩의 디캡 방법 | |
JP3303162B2 (ja) | 半導体装置及びその製造方法 | |
KR100766171B1 (ko) | 웨이퍼 레벨 반도체 패키지 및 그 제조 방법 | |
JP2003086630A (ja) | 半導体装置の製造方法および半導体装置 | |
US6127194A (en) | Package removal for FBGA devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |