JP2002311084A - フリップチップｌｓｉおよびフリップチップｌｓｉの解析方法 - Google Patents
フリップチップｌｓｉおよびフリップチップｌｓｉの解析方法Info
- Publication number
- JP2002311084A JP2002311084A JP2001112843A JP2001112843A JP2002311084A JP 2002311084 A JP2002311084 A JP 2002311084A JP 2001112843 A JP2001112843 A JP 2001112843A JP 2001112843 A JP2001112843 A JP 2001112843A JP 2002311084 A JP2002311084 A JP 2002311084A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- chip lsi
- lsi
- flip chip
- fixing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 フリップチップＬＳＩをフェースアップに変
換する解析方法を提供する。 【解決手段】 フリップチップＬＳＩを基板から取り外
す工程と、フリップチップＬＳＩを固定材で固定する工
程と、固定材で固定したフリップチップＬＳＩを研磨し
て半田ボールを削除する工程と、半田ボールを削除した
フリップチップＬＳＩを研磨してヒートスプレッダを削
除する工程と、ヒートスプレッダを削除したフリップチ
ップＬＳＩから固定材を除去する工程と、固定材を除去
したフリップチップＬＳＩに半導体解析処理を施す解析
工程とを有する。
換する解析方法を提供する。 【解決手段】 フリップチップＬＳＩを基板から取り外
す工程と、フリップチップＬＳＩを固定材で固定する工
程と、固定材で固定したフリップチップＬＳＩを研磨し
て半田ボールを削除する工程と、半田ボールを削除した
フリップチップＬＳＩを研磨してヒートスプレッダを削
除する工程と、ヒートスプレッダを削除したフリップチ
ップＬＳＩから固定材を除去する工程と、固定材を除去
したフリップチップＬＳＩに半導体解析処理を施す解析
工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップＬＳ
Ｉの解析方法および当該解析方法での解析を容易にする
フリップチップＬＳＩに関する。
Ｉの解析方法および当該解析方法での解析を容易にする
フリップチップＬＳＩに関する。
【０００２】
【従来の技術】近年、ＬＳＩは、回路基板上にフリップ
チップ実装されることが多くなってきている。このよう
に実装パッケージをなくしてＬＳＩを回路基板上に直接
に実装することで性能の向上を図っている。以下、基板
にフリップチップ実装可能なＬＳＩをフリップチップＬ
ＳＩと表記する。フリップチップＬＳＩも他のＬＳＩ同
様に各種検査を行った上で出荷するが、障害が発生する
こともある。特に、この障害を起因としてこのＬＳＩが
実装された装置に不具合が生じた場合などには、問題解
決のためにＬＳＩの解析を行う必要がある。
チップ実装されることが多くなってきている。このよう
に実装パッケージをなくしてＬＳＩを回路基板上に直接
に実装することで性能の向上を図っている。以下、基板
にフリップチップ実装可能なＬＳＩをフリップチップＬ
ＳＩと表記する。フリップチップＬＳＩも他のＬＳＩ同
様に各種検査を行った上で出荷するが、障害が発生する
こともある。特に、この障害を起因としてこのＬＳＩが
実装された装置に不具合が生じた場合などには、問題解
決のためにＬＳＩの解析を行う必要がある。
【０００３】
【発明が解決しようとする課題】しかしながら、フリッ
プチップＬＳＩは、基板上に載置された状態や取り外し
たままの状態では回路面を目視により確認することがで
きない。従って、物理的に回路面が見える構造、いわゆ
るフェイスアップ構造に変換する必要がある。換言すれ
ば、従来のＬＳＩ用の解析方法や解析装置の設計事項を
変更しただけではフリップチップＬＳＩの解析はできな
い。
プチップＬＳＩは、基板上に載置された状態や取り外し
たままの状態では回路面を目視により確認することがで
きない。従って、物理的に回路面が見える構造、いわゆ
るフェイスアップ構造に変換する必要がある。換言すれ
ば、従来のＬＳＩ用の解析方法や解析装置の設計事項を
変更しただけではフリップチップＬＳＩの解析はできな
い。
【０００４】本発明は、上記問題点に鑑みなされたもの
であり、フリップチップＬＳＩをフェースアップに変換
する解析方法を提供することを目的とする。また、この
解析方法で解析されるのに適したフリップチップＬＳＩ
を提供することを目的とする。
であり、フリップチップＬＳＩをフェースアップに変換
する解析方法を提供することを目的とする。また、この
解析方法で解析されるのに適したフリップチップＬＳＩ
を提供することを目的とする。
【０００５】
【課題を解決するための手段】かかる目的を達成するた
めに、請求項１記載のフリップチップＬＳＩの解析方法
の発明は、フリップチップＬＳＩを基板から取り外す工
程と、フリップチップＬＳＩを固定材で固定する工程
と、固定材で固定したフリップチップＬＳＩを研磨して
半田ボールを削除する工程と、半田ボールを削除したフ
リップチップＬＳＩを研磨してヒートスプレッダを削除
する工程と、ヒートスプレッダを削除したフリップチッ
プＬＳＩから固定材を除去する工程と、固定材を除去し
たフリップチップＬＳＩに半導体解析処理を施す解析工
程とを有することを特徴とする。
めに、請求項１記載のフリップチップＬＳＩの解析方法
の発明は、フリップチップＬＳＩを基板から取り外す工
程と、フリップチップＬＳＩを固定材で固定する工程
と、固定材で固定したフリップチップＬＳＩを研磨して
半田ボールを削除する工程と、半田ボールを削除したフ
リップチップＬＳＩを研磨してヒートスプレッダを削除
する工程と、ヒートスプレッダを削除したフリップチッ
プＬＳＩから固定材を除去する工程と、固定材を除去し
たフリップチップＬＳＩに半導体解析処理を施す解析工
程とを有することを特徴とする。
【０００６】請求項２記載のフリップチップＬＳＩの解
析方法の発明は、フリップチップＬＳＩを基板から取り
外す工程と、フリップチップＬＳＩを固定材で固定する
工程と、固定材で固定したフリップチップＬＳＩを研磨
してヒートスプレッダを削除する工程と、半田ボールを
削除したフリップチップＬＳＩを研磨して半田ボールを
削除する工程と、フリップチップＬＳＩから固定材を除
去する工程と、固定材を除去したフリップチップＬＳＩ
に半導体解析処理を施す解析工程とを有することを特徴
とする。
析方法の発明は、フリップチップＬＳＩを基板から取り
外す工程と、フリップチップＬＳＩを固定材で固定する
工程と、固定材で固定したフリップチップＬＳＩを研磨
してヒートスプレッダを削除する工程と、半田ボールを
削除したフリップチップＬＳＩを研磨して半田ボールを
削除する工程と、フリップチップＬＳＩから固定材を除
去する工程と、固定材を除去したフリップチップＬＳＩ
に半導体解析処理を施す解析工程とを有することを特徴
とする。
【０００７】請求項３記載のフリップチップＬＳＩの解
析方法の発明は、フリップチップＬＳＩを基板から取り
外す工程と、フリップチップＬＳＩを固定材で固定する
工程と、固定材で固定したフリップチップＬＳＩを研磨
してヒートスプレッダを削除する工程と、フリップチッ
プＬＳＩから固定材を除去する工程と、固定材を除去し
たフリップチップＬＳＩから湿式エッチング処理により
半田ボールを削除する工程と、半田ボールを削除したフ
リップチップＬＳＩに半導体解析処理を施す解析工程と
を有することを特徴とする。
析方法の発明は、フリップチップＬＳＩを基板から取り
外す工程と、フリップチップＬＳＩを固定材で固定する
工程と、固定材で固定したフリップチップＬＳＩを研磨
してヒートスプレッダを削除する工程と、フリップチッ
プＬＳＩから固定材を除去する工程と、固定材を除去し
たフリップチップＬＳＩから湿式エッチング処理により
半田ボールを削除する工程と、半田ボールを削除したフ
リップチップＬＳＩに半導体解析処理を施す解析工程と
を有することを特徴とする。
【０００８】請求項４記載のフリップチップＬＳＩの解
析方法の発明は、フリップチップＬＳＩを基板から取り
外す工程と、フリップチップＬＳＩから湿式エッチング
処理により半田ボールを削除する工程と、フリップチッ
プＬＳＩを固定材で固定する工程と、固定材で固定した
フリップチップＬＳＩを研磨してヒートスプレッダを削
除する工程と、フリップチップＬＳＩから固定材を除去
する工程と、半田ボールを削除したフリップチップＬＳ
Ｉに半導体解析処理を施す解析工程とを有することを特
徴とする。
析方法の発明は、フリップチップＬＳＩを基板から取り
外す工程と、フリップチップＬＳＩから湿式エッチング
処理により半田ボールを削除する工程と、フリップチッ
プＬＳＩを固定材で固定する工程と、固定材で固定した
フリップチップＬＳＩを研磨してヒートスプレッダを削
除する工程と、フリップチップＬＳＩから固定材を除去
する工程と、半田ボールを削除したフリップチップＬＳ
Ｉに半導体解析処理を施す解析工程とを有することを特
徴とする。
【０００９】請求項５記載の発明は、請求項１から４の
いずれか１のフリップチップＬＳＩの解析方法におい
て、半導体解析処理は、固定材を除去されたフリップチ
ップＬＳＩを工程解析用パッケージにマウントし、ボン
ディングして電気テスト試験機で解析し、次いで、ＦＩ
Ｂ処理を施して加工した領域の配線をＥＢテスタにより
波形確認する処理であることを特徴とする。
いずれか１のフリップチップＬＳＩの解析方法におい
て、半導体解析処理は、固定材を除去されたフリップチ
ップＬＳＩを工程解析用パッケージにマウントし、ボン
ディングして電気テスト試験機で解析し、次いで、ＦＩ
Ｂ処理を施して加工した領域の配線をＥＢテスタにより
波形確認する処理であることを特徴とする。
【００１０】請求項６記載の発明は、請求項１から４の
いずれか１のフリップチップＬＳＩの解析方法におい
て、半導体解析処理は、固定材を除去されたフリップチ
ップＬＳＩにＦＩＢ処理を施して加工した後、フリップ
チップＬＳＩを工程解析用パッケージにマウントし、ボ
ンディングして電気テスト試験機で解析し、次いで、Ｆ
ＩＢ処理により加工した領域の配線をＥＢテスタにより
波形確認する処理であることを特徴とする。
いずれか１のフリップチップＬＳＩの解析方法におい
て、半導体解析処理は、固定材を除去されたフリップチ
ップＬＳＩにＦＩＢ処理を施して加工した後、フリップ
チップＬＳＩを工程解析用パッケージにマウントし、ボ
ンディングして電気テスト試験機で解析し、次いで、Ｆ
ＩＢ処理により加工した領域の配線をＥＢテスタにより
波形確認する処理であることを特徴とする。
【００１１】請求項７記載のフリップチップＬＳＩの発
明は、回路面側にはＬＳＩ内部端子に接続された半導体
ボールのみを設けたことを特徴とする。
明は、回路面側にはＬＳＩ内部端子に接続された半導体
ボールのみを設けたことを特徴とする。
【００１２】請求項８記載の発明は、請求項７のフリッ
プチップＬＳＩにおいて、ＬＳＩ内部端子は、工程解析
用パッケージのステッチにワイヤボンディング可能なサ
イズであることを特徴とする。
プチップＬＳＩにおいて、ＬＳＩ内部端子は、工程解析
用パッケージのステッチにワイヤボンディング可能なサ
イズであることを特徴とする。
【００１３】請求項９記載の発明は、請求項７または８
のフリップチップＬＳＩにおいて、ＬＳＩ内部端子の配
線構造は、アルミ配線および／または銅配線上に、第２
バリヤメタル、第１バリヤメタルおよび半田ボール２を
順次積層した構造を有することを特徴とする。
のフリップチップＬＳＩにおいて、ＬＳＩ内部端子の配
線構造は、アルミ配線および／または銅配線上に、第２
バリヤメタル、第１バリヤメタルおよび半田ボール２を
順次積層した構造を有することを特徴とする。
【００１４】
【発明の実施の形態】以下、本発明に係るフリップチッ
プの解析方法およびこの解析方法での解析に適したフリ
ップチップＬＳＩを、実施の形態によって詳細に説明す
る。まず、解析方法について詳述する。
プの解析方法およびこの解析方法での解析に適したフリ
ップチップＬＳＩを、実施の形態によって詳細に説明す
る。まず、解析方法について詳述する。
【００１５】〈フリップチップＬＳＩの解析方法〉図１
には、フリップチップＬＳＩ３が基板１に実装された様
子を示す。図１に示すように、フリップチップＬＳＩ３
は、半田ボール２を介して基板１上に実装される。ま
た、フリップチップＬＳＩ３のハンドボール２を有する
面とは反対側の面にはＨ／Ｓ（ヒートスプレッダ）４を
設けている。つまり、フリップチップＬＳＩ３は、一方
の面にＨ／Ｓ４を有し、Ｈ／Ｓ４が設けられていない
面、好ましくはＨ／Ｓ４が設けられた面とは反対側の
（向かい側の；平行の位置にある；対向する）面で半田
ボール２により回路基板１に接続する。以下の説明で
は、Ｈ／Ｓ４が設けられた面を裏面、半田ボール２が設
けられた面を表面と表記する。以下、図２から図９を参
照しながら、図１に示すフリップチップＬＳＩ３の解析
を行うフローを説明する。なお、解析を行うフリップチ
ップＬＳＩ３は、予め特定しているものとする。
には、フリップチップＬＳＩ３が基板１に実装された様
子を示す。図１に示すように、フリップチップＬＳＩ３
は、半田ボール２を介して基板１上に実装される。ま
た、フリップチップＬＳＩ３のハンドボール２を有する
面とは反対側の面にはＨ／Ｓ（ヒートスプレッダ）４を
設けている。つまり、フリップチップＬＳＩ３は、一方
の面にＨ／Ｓ４を有し、Ｈ／Ｓ４が設けられていない
面、好ましくはＨ／Ｓ４が設けられた面とは反対側の
（向かい側の；平行の位置にある；対向する）面で半田
ボール２により回路基板１に接続する。以下の説明で
は、Ｈ／Ｓ４が設けられた面を裏面、半田ボール２が設
けられた面を表面と表記する。以下、図２から図９を参
照しながら、図１に示すフリップチップＬＳＩ３の解析
を行うフローを説明する。なお、解析を行うフリップチ
ップＬＳＩ３は、予め特定しているものとする。
【００１６】（第１の解析方法） （１）フリップチップＬＳＩを基板から取り外す工程 フリップチップＬＳＩを基板から取り外す。つまり、図
１に示すフリップチップＬＳＩ３を基板１から取り外
す。フリップチップＬＳＩを基板から取り外す方法とし
ては公知の方法を採用できる。図２には、基板１から取
り外されたフリップチップＬＳＩ３の断面を示す。図２
に示すように、フリップチップＬＳＩ３は、半田ボール
２およびＨ／Ｓ４を有する。言い換えれば、図１の断面
図において、基板１を省いた構成となる。より詳しく
は、回路面（表面）には、例えば２００〜３００μｍピ
ッチで、（変形した）半田ボール２が搭載された端子ピ
ッチを有する。また、他方の面（裏面）にはＨ／Ｓ４を
有する。
１に示すフリップチップＬＳＩ３を基板１から取り外
す。フリップチップＬＳＩを基板から取り外す方法とし
ては公知の方法を採用できる。図２には、基板１から取
り外されたフリップチップＬＳＩ３の断面を示す。図２
に示すように、フリップチップＬＳＩ３は、半田ボール
２およびＨ／Ｓ４を有する。言い換えれば、図１の断面
図において、基板１を省いた構成となる。より詳しく
は、回路面（表面）には、例えば２００〜３００μｍピ
ッチで、（変形した）半田ボール２が搭載された端子ピ
ッチを有する。また、他方の面（裏面）にはＨ／Ｓ４を
有する。
【００１７】（２）フリップチップＬＳＩを硬化材によ
り固定する工程 基板１から取り外したフリップチップＬＳＩ３を硬化材
（固定材）により固定する。図３の断面図には、硬化材
により固定したフリップチップＬＳＩ３の様子を示す。
図３に示すように、フリップチップＬＳＩ３、半田ボー
ル２およびＨ／Ｓ４を、硬化材３１により固定する。つ
まり、図２に示すＨ／Ｓ４および半田ボール２を有する
フリップチップＬＳＩ３を固定材により固定した物（以
下、固定化チップと表記する。）を作成する。フリップ
チップＬＳＩを固定する方法としては公知の方法を採用
できるが、少なくとも半田ボール２とフリップチップ３
と、Ｈ／Ｓ４とを硬化剤により覆い、固定すればよい。
また、固定化チップの図３での上面および下面は、フリ
ップチップＬＳＩ３とＨ／Ｓ４とが接する面と平行にす
ることが好ましい。つまり、固定化チップには、フリッ
プチップＬＳＩ３とＨ／Ｓ４とが接する面と平行な面を
２面設けることが好ましい。硬化剤としては任意のもの
を採用できるが、例えば、テクノビット４００４を採用
できる。なお、以下の説明では、固定化チップ内のフリ
ップチップＬＳＩ３のＨ／Ｓ４が設けられた面側（図３
での上面）を上面と表記し、半田ボール２が設けられた
面側（図３での下面）を下面と表記する。
り固定する工程 基板１から取り外したフリップチップＬＳＩ３を硬化材
（固定材）により固定する。図３の断面図には、硬化材
により固定したフリップチップＬＳＩ３の様子を示す。
図３に示すように、フリップチップＬＳＩ３、半田ボー
ル２およびＨ／Ｓ４を、硬化材３１により固定する。つ
まり、図２に示すＨ／Ｓ４および半田ボール２を有する
フリップチップＬＳＩ３を固定材により固定した物（以
下、固定化チップと表記する。）を作成する。フリップ
チップＬＳＩを固定する方法としては公知の方法を採用
できるが、少なくとも半田ボール２とフリップチップ３
と、Ｈ／Ｓ４とを硬化剤により覆い、固定すればよい。
また、固定化チップの図３での上面および下面は、フリ
ップチップＬＳＩ３とＨ／Ｓ４とが接する面と平行にす
ることが好ましい。つまり、固定化チップには、フリッ
プチップＬＳＩ３とＨ／Ｓ４とが接する面と平行な面を
２面設けることが好ましい。硬化剤としては任意のもの
を採用できるが、例えば、テクノビット４００４を採用
できる。なお、以下の説明では、固定化チップ内のフリ
ップチップＬＳＩ３のＨ／Ｓ４が設けられた面側（図３
での上面）を上面と表記し、半田ボール２が設けられた
面側（図３での下面）を下面と表記する。
【００１８】（３）フリップチップＬＳＩの下面側から
研磨する工程 固定化チップを下面から研磨する。言い換えれば、フリ
ップチップＬＳＩ３の表面（半田ボールが設けられた
面；回路面）側から研磨できるように固定化チップを研
磨する。つまり、固定化チップ内の半田ボール２のみを
削除できる面側から固定化チップを研磨する。そして、
固定化チップから半田ボール２を除去する。図４には、
固定化チップをチップ取り付け板４１、重し４２および
研磨機４３にセットした様子を示す。チップ取り付け板
４１は、固定化チップを固定する。つまり、図４に示す
ように、固定化チップの一方の面をチップ取り付け板４
１に取り付け、この面に対向する面を研磨機４３で研磨
する。固定化チップをチップ取り付け板４１に固定する
には、例えばロウ材を用いればよい。より具体的には、
チップ取り付け板４１を１００゜Ｃ程度に熱して、固定
化チップを取り付ける面側に均一にロウ材を塗り、固定
化チップを取り付ければよい。また、前記したように、
固定化チップの上面を固定するようにする。重し４２
は、チップ取り付け板４１に取り付けた固定化チップに
研磨機４３側へ圧力を印加するために用いる。特に、固
定化チップの研磨に最適な圧力を調整するために、重さ
をかえられるものを採用することが好ましい。研磨機４
３は、回転しながら固定化チップを下面から研磨する。
この際、固定化チップを研磨機４３の回転方向とは逆方
向に回転させれば、この工程に要する時間（研磨が終了
するまでの時間）を短縮できる。この工程では、固定化
チップから半田ボール２がなくなるまで研磨を続ける。
つまり、図３の固定化チップの下面から研磨していき、
固定化チップ内に半田ボール２がなくなるまで上面に向
かって研磨を行う。
研磨する工程 固定化チップを下面から研磨する。言い換えれば、フリ
ップチップＬＳＩ３の表面（半田ボールが設けられた
面；回路面）側から研磨できるように固定化チップを研
磨する。つまり、固定化チップ内の半田ボール２のみを
削除できる面側から固定化チップを研磨する。そして、
固定化チップから半田ボール２を除去する。図４には、
固定化チップをチップ取り付け板４１、重し４２および
研磨機４３にセットした様子を示す。チップ取り付け板
４１は、固定化チップを固定する。つまり、図４に示す
ように、固定化チップの一方の面をチップ取り付け板４
１に取り付け、この面に対向する面を研磨機４３で研磨
する。固定化チップをチップ取り付け板４１に固定する
には、例えばロウ材を用いればよい。より具体的には、
チップ取り付け板４１を１００゜Ｃ程度に熱して、固定
化チップを取り付ける面側に均一にロウ材を塗り、固定
化チップを取り付ければよい。また、前記したように、
固定化チップの上面を固定するようにする。重し４２
は、チップ取り付け板４１に取り付けた固定化チップに
研磨機４３側へ圧力を印加するために用いる。特に、固
定化チップの研磨に最適な圧力を調整するために、重さ
をかえられるものを採用することが好ましい。研磨機４
３は、回転しながら固定化チップを下面から研磨する。
この際、固定化チップを研磨機４３の回転方向とは逆方
向に回転させれば、この工程に要する時間（研磨が終了
するまでの時間）を短縮できる。この工程では、固定化
チップから半田ボール２がなくなるまで研磨を続ける。
つまり、図３の固定化チップの下面から研磨していき、
固定化チップ内に半田ボール２がなくなるまで上面に向
かって研磨を行う。
【００１９】（４）フリップチップＬＳＩの上面側から
研磨する工程 次に、図５に示すように、固定化チップの上面からＨ／
Ｓ４がなくなるまで研磨する。具体的には、まず、上記
（３）の工程で半田ボール２が削除された固定化チップ
をチップ取り付け板４１から取り外す。そして、（３）
の工程で研磨した面（下面）側を前記同様にチップ取り
付け板４１に取り付ける。そして、固定化チップの上面
から研磨を開始する。なお、チップ取り付け板４１から
固定化チップを取り外す方法としては、任意の方法を採
用できるが、前記したようにロウを用いて取り付けられ
ている場合には、チップ取り付け板４１を１００゜Ｃ程
度に加熱することで固定化チップを取り外すことができ
る。
研磨する工程 次に、図５に示すように、固定化チップの上面からＨ／
Ｓ４がなくなるまで研磨する。具体的には、まず、上記
（３）の工程で半田ボール２が削除された固定化チップ
をチップ取り付け板４１から取り外す。そして、（３）
の工程で研磨した面（下面）側を前記同様にチップ取り
付け板４１に取り付ける。そして、固定化チップの上面
から研磨を開始する。なお、チップ取り付け板４１から
固定化チップを取り外す方法としては、任意の方法を採
用できるが、前記したようにロウを用いて取り付けられ
ている場合には、チップ取り付け板４１を１００゜Ｃ程
度に加熱することで固定化チップを取り外すことができ
る。
【００２０】固定化チップは、上記工程（３）および
（４）を経ると、Ｈ／Ｓ４および半田ボール２がなくな
る。つまり、図６に示すように、固定化チップにはフリ
ップチップＬＳＩ３および固定材３１のみが残る。
（４）の工程で図６に示すような固定化チップを作成す
ると、これをチップ取り付け板４１から取り外す。取り
外し方法としては、前記同様の方法を採用できる。な
お、工程（４）は、工程（３）の前に行ってもよい。す
なわち、固定化チップから先にＨ／Ｓ４を削除し、その
後に半田ボール２を削除するようにしてもよい。
（４）を経ると、Ｈ／Ｓ４および半田ボール２がなくな
る。つまり、図６に示すように、固定化チップにはフリ
ップチップＬＳＩ３および固定材３１のみが残る。
（４）の工程で図６に示すような固定化チップを作成す
ると、これをチップ取り付け板４１から取り外す。取り
外し方法としては、前記同様の方法を採用できる。な
お、工程（４）は、工程（３）の前に行ってもよい。す
なわち、固定化チップから先にＨ／Ｓ４を削除し、その
後に半田ボール２を削除するようにしてもよい。
【００２１】（５）硬化剤除去工程 次いで、図６に示すような固定化チップから硬化剤（固
定材）３１を除去する。例えば、固定材３１を溶解し、
フリップチップＬＳＩに対して影響を与えない溶剤によ
り固定剤のみを溶解させることで固定化チップから固定
材３１のみを除去することができる。前記したように、
固定材３１としてテクノビット４００４を採用する場合
には、アセトン等の有機溶剤を用いればよい。より具体
的には、固定化チップを有機溶剤に浸すことで固定材３
１のみが溶解し、図７に示すようなＬＳＩ端子７１が露
出したフリップチップＬＳＩ３のみが得られる。
定材）３１を除去する。例えば、固定材３１を溶解し、
フリップチップＬＳＩに対して影響を与えない溶剤によ
り固定剤のみを溶解させることで固定化チップから固定
材３１のみを除去することができる。前記したように、
固定材３１としてテクノビット４００４を採用する場合
には、アセトン等の有機溶剤を用いればよい。より具体
的には、固定化チップを有機溶剤に浸すことで固定材３
１のみが溶解し、図７に示すようなＬＳＩ端子７１が露
出したフリップチップＬＳＩ３のみが得られる。
【００２２】（６）解析工程 上記工程（１）〜（５）で得られたフリップチップＬＳ
Ｉ３を解析用のパッケージにフェイスアップマウント
し、ＬＳＩ端子７１とパッケージステッチとをボンディ
ングする。まず、フリップチップＬＳＩ３をエポキシ等
の樹脂を用いて解析用のパッケージ８１にマウントす
る。次に、図８に示すように、ＬＳＩ内の端子７１とパ
ッケージ側のステッチにワイヤボンディングする。これ
により、フリップチップＬＳＩ３を電気的テスタにかけ
て不良個所を確認することが可能となる。
Ｉ３を解析用のパッケージにフェイスアップマウント
し、ＬＳＩ端子７１とパッケージステッチとをボンディ
ングする。まず、フリップチップＬＳＩ３をエポキシ等
の樹脂を用いて解析用のパッケージ８１にマウントす
る。次に、図８に示すように、ＬＳＩ内の端子７１とパ
ッケージ側のステッチにワイヤボンディングする。これ
により、フリップチップＬＳＩ３を電気的テスタにかけ
て不良個所を確認することが可能となる。
【００２３】また、ＦＩＢ（Forcus Innduced Beam）処
理を行ってもよい。つまり、不良個所（ブロック）を特
定するとともにプロセス的な原因を確認するために、Ｆ
ＩＢ装置９１により検査領域の配線や層間膜を除去し、
検査対象の配線を露出させる。そして、ＥＢテスタ（Er
ectronn Beam）等でＦＩＢ装置で加工した領域（検査領
域）の配線の電位等を検査することで、不良個所を特定
できる。
理を行ってもよい。つまり、不良個所（ブロック）を特
定するとともにプロセス的な原因を確認するために、Ｆ
ＩＢ装置９１により検査領域の配線や層間膜を除去し、
検査対象の配線を露出させる。そして、ＥＢテスタ（Er
ectronn Beam）等でＦＩＢ装置で加工した領域（検査領
域）の配線の電位等を検査することで、不良個所を特定
できる。
【００２４】なお、図９に示すように、フリップチップ
ＬＳＩ３をパッケージ８１にフェイスアップマウントし
た後にＦＩＢ処理を行ってもよく、図１０に示すよう
に、マウント前にＦＩＢ処理を行ってもよい。
ＬＳＩ３をパッケージ８１にフェイスアップマウントし
た後にＦＩＢ処理を行ってもよく、図１０に示すよう
に、マウント前にＦＩＢ処理を行ってもよい。
【００２５】つまり、 チップ単体にする工程解析用パッケージにマウント
し、ボンディングし、 電気テスト試験機にて解析し、 不良個所をＦＩＢにて不良個所を加工し、 加工した領域の該当配線をＥＢテスタにて波形確認す
る 順番で解析することもできる。また、 不良個所をＦＩＢにて不良個所を加工し、 チップ単体にする工程解析用パッケージにマウント
し、ボンディングし、 電気テスト試験機にて解析し、 加工した領域の該当配線をＥＢテスタにて波形確認す
る 順番で解析することもできる。
し、ボンディングし、 電気テスト試験機にて解析し、 不良個所をＦＩＢにて不良個所を加工し、 加工した領域の該当配線をＥＢテスタにて波形確認す
る 順番で解析することもできる。また、 不良個所をＦＩＢにて不良個所を加工し、 チップ単体にする工程解析用パッケージにマウント
し、ボンディングし、 電気テスト試験機にて解析し、 加工した領域の該当配線をＥＢテスタにて波形確認す
る 順番で解析することもできる。
【００２６】なお、上記フリップチップＬＳＩに対して
前記した以外の解析法を適用して解析を行ってもよい。
また、本発明は、上記説明に限定して解釈されるもので
はなく、例えば、図１１に示すようにパッケージ１１０
に搭載した実装構造を採用するＬＳＩにも当然に適用で
きる。
前記した以外の解析法を適用して解析を行ってもよい。
また、本発明は、上記説明に限定して解釈されるもので
はなく、例えば、図１１に示すようにパッケージ１１０
に搭載した実装構造を採用するＬＳＩにも当然に適用で
きる。
【００２７】（第２の解析方法）第２の解析方法につい
て、図２、１２〜１５、７〜９を参照しながら説明す
る。なお、以下の説明では、図１に示すフリップチップ
ＬＳＩ３の解析を行うものとする。この解析方法では、
まず、フリップチップＬＳＩを基板から取り外し、この
フリップチップＬＳＩを硬化剤により固定する。この工
程は、上記工程（１）〜（２）と同様の工程を採用でき
る。ただし、フリップチップＬＳＩを固定する場合に、
Ｈ／Ｓ４側を下面にし、図１２に示すように固定するこ
とが好ましい。上記第１の解析方法では、前記したよう
に固定化チップを研磨する順序（工程（３）と工程
（４）の順序）は特に限定されない。これに対して、第
２の解析方法では、後述するように研磨工程でＨ／Ｓ４
のみを削除する。従って、研磨量を少なくするために、
図１２に示すようにＨ／Ｓ４のフリップチップＬＳＩ３
と接する面と対向する面は固定材で覆わないか、覆う場
合であってもごく僅かな厚みで覆うことが好ましい。つ
まり、固定化チップの上面をＨ／Ｓ４としたり、固定化
チップの上面とＨ／Ｓ４との間の固定材（硬化剤）の厚
さを薄くすることが好ましい。例えば、フリップチップ
ＬＳＩ３を重力方向の下側にして台に設置し、フリップ
チップＬＳＩ３の周りを固定材により固定すればよい。
言い換えれば、チップ３のＨ／Ｓ４側を下にし、埋め込
むようにして硬化／固定して固定化チップを作成すると
研磨量を少なくでき、ひいては解析に要する時間を短縮
できる。
て、図２、１２〜１５、７〜９を参照しながら説明す
る。なお、以下の説明では、図１に示すフリップチップ
ＬＳＩ３の解析を行うものとする。この解析方法では、
まず、フリップチップＬＳＩを基板から取り外し、この
フリップチップＬＳＩを硬化剤により固定する。この工
程は、上記工程（１）〜（２）と同様の工程を採用でき
る。ただし、フリップチップＬＳＩを固定する場合に、
Ｈ／Ｓ４側を下面にし、図１２に示すように固定するこ
とが好ましい。上記第１の解析方法では、前記したよう
に固定化チップを研磨する順序（工程（３）と工程
（４）の順序）は特に限定されない。これに対して、第
２の解析方法では、後述するように研磨工程でＨ／Ｓ４
のみを削除する。従って、研磨量を少なくするために、
図１２に示すようにＨ／Ｓ４のフリップチップＬＳＩ３
と接する面と対向する面は固定材で覆わないか、覆う場
合であってもごく僅かな厚みで覆うことが好ましい。つ
まり、固定化チップの上面をＨ／Ｓ４としたり、固定化
チップの上面とＨ／Ｓ４との間の固定材（硬化剤）の厚
さを薄くすることが好ましい。例えば、フリップチップ
ＬＳＩ３を重力方向の下側にして台に設置し、フリップ
チップＬＳＩ３の周りを固定材により固定すればよい。
言い換えれば、チップ３のＨ／Ｓ４側を下にし、埋め込
むようにして硬化／固定して固定化チップを作成すると
研磨量を少なくでき、ひいては解析に要する時間を短縮
できる。
【００２８】次いで、図１３および図１４に示すよう
に、固定化チップの上面から研磨し、Ｈ／Ｓ４を削除す
る。つまり、第１の解析方法の工程（３）や工程（４）
と同様の方法で固定化チップを研磨し、Ｈ／Ｓ４を除去
し、フリップチップＬＳＩ３と半田ボール２とを固定化
チップ内に残す。そして、Ｈ／Ｓ４を取り除いた固定化
チップを、前記したようにチップ取り付け板４１から取
り外す。
に、固定化チップの上面から研磨し、Ｈ／Ｓ４を削除す
る。つまり、第１の解析方法の工程（３）や工程（４）
と同様の方法で固定化チップを研磨し、Ｈ／Ｓ４を除去
し、フリップチップＬＳＩ３と半田ボール２とを固定化
チップ内に残す。そして、Ｈ／Ｓ４を取り除いた固定化
チップを、前記したようにチップ取り付け板４１から取
り外す。
【００２９】Ｈ／Ｓ４を取り除いた後、固定化チップの
固定材を除去する。この除去方法としては前記同様の方
法を採用できる。これにより、図１５に示すように、半
田ボール２のみ有し、Ｈ／Ｓ４を有しないフリップチッ
プＬＳＩ３が得られる。
固定材を除去する。この除去方法としては前記同様の方
法を採用できる。これにより、図１５に示すように、半
田ボール２のみ有し、Ｈ／Ｓ４を有しないフリップチッ
プＬＳＩ３が得られる。
【００３０】図１５に示すフリップチップＬＳＩ３に、
発煙硝酸等による湿式エッチング処理を施す。これによ
り、半田ボールや金属バリヤメタルなどを除去すること
ができる。これにより図７に示すようにフリップチップ
ＬＳＩ３のみが得られる。そして、前記同様の方法によ
り、フリップチップＬＳＩ３の解析を行う。
発煙硝酸等による湿式エッチング処理を施す。これによ
り、半田ボールや金属バリヤメタルなどを除去すること
ができる。これにより図７に示すようにフリップチップ
ＬＳＩ３のみが得られる。そして、前記同様の方法によ
り、フリップチップＬＳＩ３の解析を行う。
【００３１】なお、図１６に示すように、フリップチッ
プＬＳＩ３を基板１から取り外した後、湿式エッチング
を行い半田ボール２を除去してもよい。つまり、図２に
示すような基板から取り外した状態のフリップチップＬ
ＳＩ３に湿式エッチング処理を施す。これにより、図１
６に示すようにフリップチップＬＳＩ３は、半田ボール
２を有さずＨ／Ｓ４を有する。このフリップチップＬＳ
Ｉ３を図１７に示すように固定材で固定して固定化チッ
プを作成する。そして、図１８、１９に示すように、前
記同様の方法を採用して固定化チップからＨ／Ｓ４を除
去した後、固定材を除去すれば、図７のようにフリップ
チップＬＳＩ３のみが得られる。従って、得られたフリ
ップチップＬＳＩ３を前記同様に解析すればよい。
プＬＳＩ３を基板１から取り外した後、湿式エッチング
を行い半田ボール２を除去してもよい。つまり、図２に
示すような基板から取り外した状態のフリップチップＬ
ＳＩ３に湿式エッチング処理を施す。これにより、図１
６に示すようにフリップチップＬＳＩ３は、半田ボール
２を有さずＨ／Ｓ４を有する。このフリップチップＬＳ
Ｉ３を図１７に示すように固定材で固定して固定化チッ
プを作成する。そして、図１８、１９に示すように、前
記同様の方法を採用して固定化チップからＨ／Ｓ４を除
去した後、固定材を除去すれば、図７のようにフリップ
チップＬＳＩ３のみが得られる。従って、得られたフリ
ップチップＬＳＩ３を前記同様に解析すればよい。
【００３２】〈フリップチップＬＳＩ〉本発明によるフ
リップチップＬＳＩは、前記した解析方法での解析を容
易にするために、回路面側には半田ボールのみを搭載し
た構造を有する。つまり、回路面側にはＬＳＩ内部端子
７１に半田ボールのみを設けた構造を有する。また、図
１１に示すように、パッケージ１１０に第１の半田ボー
ル１１１を設け、半田ボール１１１が設けられていない
面に半田ボール２を介してチップ３を有する構造として
もよい。また、ＬＳＩ内部端子７１のサイズは、前記し
たようにパッケージ側のステッチにワイヤボンディング
ができるサイズであることが好ましい。また、ＬＳＩ内
部端子７１の配線構造は、図２０に示すように、アルミ
配線および／または銅配線上に、ＴＩＮ等の第２バリヤ
メタル、銅やＴＩＷを用いた第１バリヤメタルおよび半
田ボール２を順次積層した構造を有することが好まし
い。
リップチップＬＳＩは、前記した解析方法での解析を容
易にするために、回路面側には半田ボールのみを搭載し
た構造を有する。つまり、回路面側にはＬＳＩ内部端子
７１に半田ボールのみを設けた構造を有する。また、図
１１に示すように、パッケージ１１０に第１の半田ボー
ル１１１を設け、半田ボール１１１が設けられていない
面に半田ボール２を介してチップ３を有する構造として
もよい。また、ＬＳＩ内部端子７１のサイズは、前記し
たようにパッケージ側のステッチにワイヤボンディング
ができるサイズであることが好ましい。また、ＬＳＩ内
部端子７１の配線構造は、図２０に示すように、アルミ
配線および／または銅配線上に、ＴＩＮ等の第２バリヤ
メタル、銅やＴＩＷを用いた第１バリヤメタルおよび半
田ボール２を順次積層した構造を有することが好まし
い。
【００３３】以上、この発明の好適な実施の形態を説明
したが、上述の実施の形態はこの発明の説明のための例
示であって、この実施の形態のみにこの発明の範囲を限
定する趣旨ではない。当業者は、この発明の要旨を逸脱
することなく、種々の変形、改良、修正、簡略化などを
上記実施の形態に加えた種々の他の形態でもこの発明を
実施することができる。また、本発明では、本願出願人
が先に出願した全ての発明を用いることができる。
したが、上述の実施の形態はこの発明の説明のための例
示であって、この実施の形態のみにこの発明の範囲を限
定する趣旨ではない。当業者は、この発明の要旨を逸脱
することなく、種々の変形、改良、修正、簡略化などを
上記実施の形態に加えた種々の他の形態でもこの発明を
実施することができる。また、本発明では、本願出願人
が先に出願した全ての発明を用いることができる。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、フリップチップＬＳＩを高価な設備を用意す
ることなく容易に解析することが可能になる。従って、
プロセスへのフィードバックが可能となり、フリップチ
ップＬＳＩの品質を向上させることが期待できる。つま
り、フリップチップＬＳＩの解析において硬化剤を用い
て不良チップを固定／研磨／ペレット化し、ケースにの
せて必要ピンにワイヤボンディングを行ういわゆるフェ
イスアップ構造にして解析することが可能となる。さら
に、このような解析に適したフリップチップＬＳＩを提
供することが可能となる。また、内部端子への応力が緩
和できるため、解析するチップをペレット化する際の歩
留まりが向上するため、解析用サンプルを増やすことが
できる。
によれば、フリップチップＬＳＩを高価な設備を用意す
ることなく容易に解析することが可能になる。従って、
プロセスへのフィードバックが可能となり、フリップチ
ップＬＳＩの品質を向上させることが期待できる。つま
り、フリップチップＬＳＩの解析において硬化剤を用い
て不良チップを固定／研磨／ペレット化し、ケースにの
せて必要ピンにワイヤボンディングを行ういわゆるフェ
イスアップ構造にして解析することが可能となる。さら
に、このような解析に適したフリップチップＬＳＩを提
供することが可能となる。また、内部端子への応力が緩
和できるため、解析するチップをペレット化する際の歩
留まりが向上するため、解析用サンプルを増やすことが
できる。
【図１】本発明によるフリップチップＬＳＩを基板に実
装した場合の断面構造を示す。
装した場合の断面構造を示す。
【図２】図１のフリップチップＬＳＩの基板から取り外
した時の断面を示す。
した時の断面を示す。
【図３】図２のフリップチップＬＳＩを固定材で固定し
たときの断面を示す。
たときの断面を示す。
【図４】図３のフリップチップＬＳＩから半田ボールを
削除するための研磨機とフリップチップＬＳＩの関係を
説明するための断面図である。
削除するための研磨機とフリップチップＬＳＩの関係を
説明するための断面図である。
【図５】図３フリップチップＬＳＩからＨ／Ｓを削除す
るための研磨機とフリップチップＬＳＩとの関係を説明
するための断面図である。
るための研磨機とフリップチップＬＳＩとの関係を説明
するための断面図である。
【図６】図３のフリップチップＬＳＩから半田ボールお
よびＨ／Ｓ４を削除したフリップチップＬＳＩの断面を
示す。
よびＨ／Ｓ４を削除したフリップチップＬＳＩの断面を
示す。
【図７】図６のフリップチップＬＳＩから固定材を除去
したフリップチップＬＳＩの断面を示す。
したフリップチップＬＳＩの断面を示す。
【図８】図７のフリップチップＬＳＩを解析用のパッケ
ージにマウントしてボンディングしての解析を説明する
ための断面図である。
ージにマウントしてボンディングしての解析を説明する
ための断面図である。
【図９】図８のフリップチップＬＳＩに対するＦＩＢ処
理を説明するための断面図である。
理を説明するための断面図である。
【図１０】図７のフリップチップＬＳＩに対するＦＩＢ
処理を説明するための断面図である。
処理を説明するための断面図である。
【図１１】フリップチップＬＳＩの基板への他の実装例
を示す図である。
を示す図である。
【図１２】第２の実施の形態でのフリップチップＬＳＩ
の好適な固定方法を説明するための断面図である。
の好適な固定方法を説明するための断面図である。
【図１３】第２の実施の形態における研磨工程を説明す
るための第１の断面図である。
るための第１の断面図である。
【図１４】第２の実施の形態における研磨工程を説明す
るための第２の断面図である。
るための第２の断面図である。
【図１５】図２のフリップチップＬＳＩからＨ／Ｓを除
去した様子を示す断面図である。
去した様子を示す断面図である。
【図１６】図２のフリップチップＬＳＩから半田ボール
を除去した様子を示す断面図である。
を除去した様子を示す断面図である。
【図１７】図１６のフリップチップＬＳＩを硬化剤で固
定した様子を示す断面図である。
定した様子を示す断面図である。
【図１８】図１７のフリップチップＬＳＩを研磨する様
子を説明するための第１の断面図である。
子を説明するための第１の断面図である。
【図１９】図１７のフリップチップＬＳＩを研磨する様
子を説明するための第２の断面図である。
子を説明するための第２の断面図である。
【図２０】本発明によるフリップチップＬＳＩの構造を
示す断面図である。
示す断面図である。
１ 回路基板 ２ 半田ボール ３ フリップチップ ４ Ｈ／Ｓ（ヒートスプレッダ） ５ 第１バリヤメタル ６ 第２バリヤメタル ７ 主配線層 ３１ 固定材 ４１ チップ取り付け板 ４２ 重し ４３ 研磨機 ７１ ＬＳＩ内端子 ８１ 解析用パッケージ ８２ ワイヤ ８３ 入出力ピン ９１ ＦＩＢ装置 １１０ パッケージ １１１ 半田ボール
Claims (9)
- 【請求項１】 フリップチップＬＳＩを基板から取り外
す工程と、 フリップチップＬＳＩを固定材で固定する工程と、 固定材で固定したフリップチップＬＳＩを研磨して半田
ボールを削除する工程と、 半田ボールを削除したフリップチップＬＳＩを研磨して
ヒートスプレッダを削除する工程と、 ヒートスプレッダを削除したフリップチップＬＳＩから
固定材を除去する工程と、 固定材を除去したフリップチップＬＳＩに半導体解析処
理を施す解析工程とを有することを特徴とするフリップ
チップＬＳＩの解析方法。 - 【請求項２】 フリップチップＬＳＩを基板から取り外
す工程と、 フリップチップＬＳＩを固定材で固定する工程と、 固定材で固定したフリップチップＬＳＩを研磨してヒー
トスプレッダを削除する工程と、 半田ボールを削除したフリップチップＬＳＩを研磨して
半田ボールを削除する工程と、 前記フリップチップＬＳＩから固定材を除去する工程
と、 固定材を除去したフリップチップＬＳＩに半導体解析処
理を施す解析工程とを有することを特徴とするフリップ
チップＬＳＩの解析方法。 - 【請求項３】 フリップチップＬＳＩを基板から取り外
す工程と、 前記フリップチップＬＳＩを固定材で固定する工程と、 固定材で固定したフリップチップＬＳＩを研磨してヒー
トスプレッダを削除する工程と、 前記フリップチップＬＳＩから固定材を除去する工程
と、 固定材を除去したフリップチップＬＳＩから湿式エッチ
ング処理により半田ボールを削除する工程と、 半田ボールを削除したフリップチップＬＳＩに半導体解
析処理を施す解析工程とを有することを特徴とするフリ
ップチップＬＳＩの解析方法。 - 【請求項４】 フリップチップＬＳＩを基板から取り外
す工程と、 前記フリップチップＬＳＩから湿式エッチング処理によ
り半田ボールを削除する工程と、 前記フリップチップＬＳＩを固定材で固定する工程と、 固定材で固定したフリップチップＬＳＩを研磨してヒー
トスプレッダを削除する工程と、 前記フリップチップＬＳＩから固定材を除去する工程
と、 半田ボールを削除したフリップチップＬＳＩに半導体解
析処理を施す解析工程とを有することを特徴とするフリ
ップチップＬＳＩの解析方法。 - 【請求項５】 前記半導体解析処理は、固定材を除去さ
れたフリップチップＬＳＩを工程解析用パッケージにマ
ウントし、ボンディングして電気テスト試験機で解析
し、次いで、ＦＩＢ処理を施して加工した領域の配線を
ＥＢテスタにより波形確認する処理であることを特徴と
する請求項１から４のいずれか１項に記載のフリップチ
ップＬＳＩの解析方法。 - 【請求項６】 前記半導体解析処理は、固定材を除去さ
れたフリップチップＬＳＩにＦＩＢ処理を施して加工し
た後、前記フリップチップＬＳＩを工程解析用パッケー
ジにマウントし、ボンディングして電気テスト試験機で
解析し、次いで、前記ＦＩＢ処理により加工した領域の
配線をＥＢテスタにより波形確認する処理であることを
特徴とする請求項１から４のいずれか１項に記載のフリ
ップチップＬＳＩの解析方法。 - 【請求項７】 回路面側にはＬＳＩ内部端子に接続され
た半導体ボールのみを設けたフリップチップＬＳＩ。 - 【請求項８】 前記ＬＳＩ内部端子は、工程解析用パッ
ケージのステッチにワイヤボンディング可能なサイズで
あることを特徴とする請求項７記載のフリップチップＬ
ＳＩ。 - 【請求項９】 前記ＬＳＩ内部端子の配線構造は、アル
ミ配線および／または銅配線上に、第２バリヤメタル、
第１バリヤメタルおよび半田ボール２を順次積層した構
造を有することを特徴とする請求項７または８記載のフ
リップチップＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112843A JP2002311084A (ja) | 2001-04-11 | 2001-04-11 | フリップチップｌｓｉおよびフリップチップｌｓｉの解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001112843A JP2002311084A (ja) | 2001-04-11 | 2001-04-11 | フリップチップｌｓｉおよびフリップチップｌｓｉの解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002311084A true JP2002311084A (ja) | 2002-10-23 |
Family
ID=18964171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001112843A Pending JP2002311084A (ja) | 2001-04-11 | 2001-04-11 | フリップチップｌｓｉおよびフリップチップｌｓｉの解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002311084A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521799B2 (en) | 2005-04-19 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
| JP6994279B1 (ja) * | 2021-05-12 | 2022-01-14 | ハイソル株式会社 | 研磨方法、及び研磨用半導体チップ保持構造 |
-
2001
- 2001-04-11 JP JP2001112843A patent/JP2002311084A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521799B2 (en) | 2005-04-19 | 2009-04-21 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
| US7791204B2 (en) | 2005-04-19 | 2010-09-07 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
| US8018066B2 (en) | 2005-04-19 | 2011-09-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8314495B2 (en) | 2005-04-19 | 2012-11-20 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8575757B2 (en) | 2005-04-19 | 2013-11-05 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8581410B2 (en) | 2005-04-19 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8822269B2 (en) | 2005-04-19 | 2014-09-02 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8928147B2 (en) | 2005-04-19 | 2015-01-06 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9299681B2 (en) | 2005-04-19 | 2016-03-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing |
| US9496153B2 (en) | 2005-04-19 | 2016-11-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9576890B2 (en) | 2005-04-19 | 2017-02-21 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9831166B2 (en) | 2005-04-19 | 2017-11-28 | Renesas Electronics Corporation | Semiconductor device |
| US10283444B2 (en) | 2005-04-19 | 2019-05-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US10714415B2 (en) | 2005-04-19 | 2020-07-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP6994279B1 (ja) * | 2021-05-12 | 2022-01-14 | ハイソル株式会社 | 研磨方法、及び研磨用半導体チップ保持構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490237B2 (en) | Semiconductor package including a plurality of chips | |
| KR100559914B1 (ko) | Ｚ축 전기적 접속을 형성하기 위한 방법 및 장치 | |
| US5930599A (en) | Semiconductor device and method of manufacturing the same | |
| JPH07111993B2 (ja) | 電子チップの非破壊電気検査方法 | |
| US6117695A (en) | Apparatus and method for testing a flip chip integrated circuit package adhesive layer | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| Singh et al. | Board-level thermal cycling and drop-test reliability of large, ultrathin glass BGA packages for smart mobile applications | |
| JP3260253B2 (ja) | 半導体装置の検査方法と検査用導電性接着剤 | |
| Huang et al. | Analysis of warpage and stress behavior in a fine pitch multi-chip interconnection with ultrafine-line organic substrate (2.1 D) | |
| US5651493A (en) | Method of performing solder joint analysis of semi-conductor components | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| TW200522236A (en) | Semiconductor device manufacturing method cross-reference to related applications | |
| US6117352A (en) | Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package | |
| US8063656B1 (en) | Method of enabling a circuit board analysis | |
| US5904489A (en) | Topside analysis of a multi-layer integrated circuit die mounted in a flip-chip package | |
| US6342398B1 (en) | Method of backside emission analysis for BGA packaged IC's | |
| JP2002311084A (ja) | フリップチップｌｓｉおよびフリップチップｌｓｉの解析方法 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| US6472234B2 (en) | Failure analysis method for chip of ball grid array type semiconductor device | |
| US20030011060A1 (en) | Semiconductor die adapter and method of using | |
| KR100744029B1 (ko) | 페키지된 반도체 칩의 디캡 방법 | |
| JP3303162B2 (ja) | 半導体装置及びその製造方法 | |
| KR100766171B1 (ko) | 웨이퍼 레벨 반도체 패키지 및 그 제조 방법 | |
| JP2003086630A (ja) | 半導体装置の製造方法および半導体装置 | |
| US6127194A (en) | Package removal for FBGA devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |