JP2002299442A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor deviceInfo
- Publication number
- JP2002299442A JP2002299442A JP2001101313A JP2001101313A JP2002299442A JP 2002299442 A JP2002299442 A JP 2002299442A JP 2001101313 A JP2001101313 A JP 2001101313A JP 2001101313 A JP2001101313 A JP 2001101313A JP 2002299442 A JP2002299442 A JP 2002299442A
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- insulating film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関する。The present invention relates to a method for manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】半導体装置においては、層間絶縁膜にコ
ンタクトホールを形成して配線処理が行われる。2. Description of the Related Art In a semiconductor device, a wiring process is performed by forming a contact hole in an interlayer insulating film.
【０００３】従来の半導体装置の製造に際してのコンタ
クトホール形成においては、導電性パターンを有する基
体に対して全面に表面保護用の層間絶縁膜、例えばＣＶ
Ｄ-ＳｉＯ２膜を形成し、その上に形成したレジスト膜
をマスクとして用いて、異方性のドライエッチング手
法、例えばフッ素系のガスの（ＣＨＦ３＋Ｏ２）、をエ
ッチングガスとして用いるリアクティブイオンエッチン
グ（ＲＩＥ）処理によりエッチングを行い、層間絶縁膜
を導電性パターンまで貫通するコンタクトホールを形成
する方法が用いられてきた。In forming a contact hole at the time of manufacturing a conventional semiconductor device, an interlayer insulating film for surface protection, for example, CV, is formed on the entire surface of a substrate having a conductive pattern.
A D-SiO 2 film is formed, and a resist film formed thereon is used as a mask, and an anisotropic dry etching method, for example, a reactive gas using a fluorine-based gas (CHF 3 + O 2 ) as an etching gas. A method has been used in which etching is performed by ion etching (RIE) to form a contact hole penetrating an interlayer insulating film to a conductive pattern.
【０００４】この方法でフッ素系のガスによる異方性エ
ッチングを行うに際して、基板面内のエッチング量のば
らつきを補償するために、数１０パーセントのオーバー
エッチングが行われた場合、導電性パターンと層間絶縁
ＣＶＤ-ＳｉＯ２とのエッチングの選択性が十分に大き
くないために生じる導電性パターンおよびその下層膜の
エッチングや、導電性パターン表面がエッチングガスと
反応することによる堆積物の形成といった問題が発生す
る。When performing anisotropic etching with a fluorine-based gas by this method, if the over-etching of several tens percent is performed in order to compensate for the variation in the etching amount in the substrate surface, the conductive pattern and the interlayer are removed. Problems such as etching of the conductive pattern and the underlying film caused by insufficient selectivity of etching with the insulating CVD-SiO 2 and formation of deposits due to the reaction of the conductive pattern surface with the etching gas occur. I do.
【０００５】コンタクトホールを容易に開口し、かつエ
ッチングガスにより下層を損傷させずに高精度のコンタ
クトホールを形成することが可能な半導体装置の形成技
術が望まれている。There is a demand for a technique for forming a semiconductor device capable of easily forming a contact hole and forming a contact hole with high precision without damaging a lower layer by an etching gas.
【０００６】ところで、この種の半導体装置の製造方法
としてはコンタクトホールを形成する前段階において、
コンタクトホールを形成する領域に高アスペクト比の柱
状レジストを形成し、絶縁膜形成後に柱状レジストを除
去する技術が特開平７―１２２６３８号公報に開示され
ている。By the way, as a method of manufacturing this type of semiconductor device, before forming a contact hole,
Japanese Patent Application Laid-Open No. 7-122638 discloses a technique in which a columnar resist having a high aspect ratio is formed in a region where a contact hole is to be formed, and the columnar resist is removed after forming an insulating film.
【０００７】特開平７―１２２６３８号公報の技術では
図５（Ａ）に示されるように、まず基板１上の導電性
パターン２のコンタクトホール形成領域に柱状のレジス
トパターン３が形成される。In the technique disclosed in Japanese Patent Application Laid-Open No. 7-122638, as shown in FIG. 5A, first, a columnar resist pattern 3 is formed in a contact hole forming region of a conductive pattern 2 on a substrate 1.
【０００８】次に、図５（Ｂ）に示されるように基板１
の全面に絶縁膜４が堆積され、図５（Ｃ）に示されるよ
うに、絶縁膜５の表層部分を平坦化することによりレジ
ストパターン３の上端部が絶縁膜から露出される。Next, as shown in FIG.
An insulating film 4 is deposited on the entire surface of the substrate, and as shown in FIG. 5C, the upper surface of the resist pattern 3 is exposed from the insulating film by flattening the surface layer of the insulating film 5.
【０００９】その後、図５（Ｄ）に示されるように、レ
ジストパターン３を除去することにより、絶縁膜４を貫
通するコンタクトホール５が形成される。Thereafter, as shown in FIG. 5D, by removing the resist pattern 3, a contact hole 5 penetrating the insulating film 4 is formed.
【００１０】以上のように、図５に示される特開平７―
１２２６３８号公報の技術ではコンタクトホールの形成
にエッチング技術を用いないため、導電性パターンにエ
ッチングのダメージが残らず、高精度のコンタクトホー
ルが形成できる。As described above, as shown in FIG.
In the technique of JP-A-122638, since an etching technique is not used for forming a contact hole, a conductive pattern is not damaged by etching, and a highly accurate contact hole can be formed.
【００１１】[0011]
【発明が解決しようとする課題】近年、半導体装置は微
細化がますます進行し、微細化にともない配線幅も極度
に縮小されてきているので、配線を構成する導電性パタ
ーンとコンタクトホールの位置ずれが発生しやすくなっ
てきている。そのためにコンタクトホール形成工程にお
いてコンタクトホール下部の基体にエッチングなどによ
り損傷を与えることに起因した配線のコンタクト抵抗の
増大や、配線と基板間のショートの問題が発生してお
り、これらの問題を防止できるコンタクトホール形成技
術が望まれている。In recent years, semiconductor devices have been increasingly miniaturized and the width of wiring has been extremely reduced with miniaturization. Therefore, the positions of conductive patterns and contact holes constituting wiring have been reduced. Misalignment is likely to occur. As a result, in the contact hole forming step, problems such as an increase in the contact resistance of the wiring and a short circuit between the wiring and the substrate caused by damage to the base under the contact hole by etching or the like have occurred, and these problems have been prevented. There is a need for a contact hole forming technique that can be used.
【００１２】前述した高アスペクト比のレジストを用い
る従来のコンタクトホールの製造方法では、アスペクト
比の高いレジストなどの構造物を形成することができれ
ばコンタクトホールを形成することが可能となるが、そ
もそも、そのような高アスペクト比の構造物を基板上に
安定して形成することが難しい。さらに、材料としてレ
ジストを用いる場合、ＣＶＤ形成過程に発生するオゾン
などにより反応し、上記の技術で形成した柱状のレジス
トは細くなってしまう。また、層間絶縁膜の成膜過程は
最大限低温にしたとしても３００℃程度であるため、そ
の柱状の立体形状を保たせることが難しい。In the conventional method of manufacturing a contact hole using a resist having a high aspect ratio as described above, it is possible to form a contact hole if a structure such as a resist having a high aspect ratio can be formed. It is difficult to stably form such a structure having a high aspect ratio on a substrate. Further, when a resist is used as a material, the resist reacts with ozone or the like generated during the CVD process, and the columnar resist formed by the above technique becomes thin. In addition, since the temperature of the process of forming the interlayer insulating film is approximately 300 ° C. even if the temperature is reduced to the maximum, it is difficult to maintain the columnar three-dimensional shape.
【００１３】また、スピンオングラス（ＳＯＧ）の塗布
により絶縁膜を形成する場合においては、レジストが疎
水性の高分子であり、有機溶媒に容易に溶解するため高
温で加熱処理を行う必要性が生じる。この加熱処理はレ
ジストの形状を変化させるため問題となる。In the case where an insulating film is formed by spin-on-glass (SOG) coating, the resist is a hydrophobic polymer and is easily dissolved in an organic solvent. . This heat treatment causes a problem because it changes the shape of the resist.
【００１４】たとえ形状変化を予測して柱状のレジスト
を形成できたとして、図６（Ａ）に示すようにレジスト
表面を表出させるためのエッチバック工程において層間
絶縁膜をエッチングした段階でレジスト近傍の絶縁膜が
エッチングされにくいためにスロープ状に残留する。こ
の残留した絶縁膜は、図６（Ｂ）に示すように、レジス
トをアッシングした後においてホールのエッジが鋭角に
なる原因となる。鋭角なエッジはその後の配線工程にお
けるステップカバレッジ性の悪化を招き、コンタクト抵
抗の増大や断線を引き起こす。Assuming that a columnar resist can be formed by estimating the shape change, as shown in FIG. 6A, the vicinity of the resist is etched at the stage where the interlayer insulating film is etched in an etch-back process for exposing the resist surface. Since the insulating film is hardly etched, it remains in a slope shape. As shown in FIG. 6B, the remaining insulating film causes the edge of the hole to become an acute angle after ashing of the resist. The sharp edge causes deterioration of step coverage in a subsequent wiring process, causing an increase in contact resistance and disconnection.
【００１５】そこで、本発明は、高アスペクト比の構造
物を基板に形成することなく、コンタクトホール下部の
基体を損傷させずに形状の良い高精度のコンタクトホー
ルを形成することが可能なコンタクトホール形成技術を
提供すること目的とする。Accordingly, the present invention provides a contact hole capable of forming a high-precision contact hole having a good shape without forming a structure having a high aspect ratio on a substrate and without damaging a substrate below the contact hole. The purpose is to provide a forming technique.
【００１６】[0016]
【課題を解決するための手段】（１） 導電性パターン
を有する基体上に、前記基体を覆い且つ導電性パターン
の一部を表出するコンタクトホールを有する絶縁膜を形
成する際に、前記基材上に、前記絶縁膜を形成するため
の部材が優先的に形成される表面特性を有する第１の領
域と、前記第１の領域に比較して前記絶縁膜が堆積され
難い表面特性を有する第２の領域を形成する。(1) When forming an insulating film having a contact hole that covers the base and exposes a part of the conductive pattern on the base having the conductive pattern, A first region having a surface characteristic on which a member for forming the insulating film is preferentially formed, and a surface characteristic on which the insulating film is less likely to be deposited as compared to the first region; A second region is formed.
【００１７】本発明に係る絶縁膜の製造方法（１）によ
れば、第１の領域では、絶縁膜を形成するための材料と
の親和性が高い表面とし、第２の領域では、第１の領域
に比較して絶縁膜を構成する材料との親和性が低い表面
とするため、絶縁膜を構成する材料を第１の領域に選択
的に堆積させることができる。したがって、絶縁膜をエ
ッチングする工程が不要であり、且つ高アスペクト比の
構造物を形成する工程も不要となる。つまり本発明はコ
ンタクトホールの形成に適している。According to the method (1) for manufacturing an insulating film according to the present invention, the first region has a surface having a high affinity for a material for forming the insulating film, and the second region has the first surface. Since the surface has a lower affinity for the material forming the insulating film than in the region, the material forming the insulating film can be selectively deposited on the first region. Therefore, a step of etching the insulating film is not required, and a step of forming a structure having a high aspect ratio is not required. That is, the present invention is suitable for forming a contact hole.
【００１８】（２） 請求項１記載の半導体装置の製造
方法において、前記第１の領域または、前記第２の領域
の少なくともいずれか一方の領域を形成するために、表
面修飾膜を形成してもよい。(2) In the method of manufacturing a semiconductor device according to claim 1, a surface modification film is formed to form at least one of the first region and the second region. Is also good.
【００１９】この方法（２）によれば、第１の領域また
は、第２の領域の表面特性が表面修飾膜により付与され
る。According to the method (2), the surface characteristics of the first region or the second region are imparted by the surface modification film.
【００２０】（３） この半導体装置の製造方法であっ
て、前記第２の領域では前記基材の表面を露出させ、前
記第１の領域では、絶縁膜を形成するための材料との親
和性が前記基材の第２の領域での露出面より高い前記第
１の表面修飾膜により被覆された表面としてもよい。(3) In this method of manufacturing a semiconductor device, the surface of the substrate is exposed in the second region, and the affinity for a material for forming an insulating film is formed in the first region. May be a surface covered with the first surface modification film, which is higher than an exposed surface in the second region of the base material.
【００２１】この方法（３）によれば、前記第２の露出
した表面は、第１の領域に比較して、絶縁膜を形成する
材料にたいする親和性が低い。According to the method (3), the second exposed surface has a lower affinity for the material forming the insulating film than the first region.
【００２２】（４） この半導体装置の製造方法であっ
て、前記第1の領域では、前記基材の表面を露出させ、
前記第2の領域では、絶縁膜を形成するための材料との
親和性が前記基材の第1の領域での露出面より低い第２
表面修飾膜により被覆された表面としてもよい。(4) In this method of manufacturing a semiconductor device, in the first region, a surface of the base material is exposed,
The second region has a lower affinity for a material for forming an insulating film than the exposed surface of the substrate in the first region.
The surface may be covered with a surface modification film.
【００２３】この方法（４）によれば、前記第１の露出
した表面は、前記第２の領域に比較して、前記絶縁膜を
形成する材料に対する親和性が高い。According to the method (4), the first exposed surface has a higher affinity for the material forming the insulating film than the second region.
【００２４】(５) この半導体装置の製造方法であっ
て、前記絶縁膜が堆積され難い表面特性をもった第１の
表面修飾膜を、前記基材の全面に形成した後、前記第１
の領域で選択的に除去する態様。この方法（５）によれ
ば、この第１の表面修飾膜が除去された第１の領域は、
第２の領域に比べて絶縁膜を形成するための材料との親
和性が高い。(5) In this method of manufacturing a semiconductor device, a first surface modification film having a surface characteristic on which the insulating film is not easily deposited is formed on the entire surface of the base material, and then the first surface modification film is formed.
Mode in which it is selectively removed in the region. According to the method (5), the first region from which the first surface modification film has been removed is:
The affinity for the material for forming the insulating film is higher than that of the second region.
【００２５】(６) この半導体装置の製造方法であっ
て、絶縁膜が優先的に堆積される表面特性をもった第１
の表面修飾膜を、前記基材の全面に形成した後、前記第
２の領域で選択的に除去する態様。この方法（６）によ
れば、この表面修飾膜が除去された第２の領域は、第１
の領域に比べて絶縁膜を形成するための材料との親和性
が低い。(6) In the method of manufacturing a semiconductor device, the first method has a surface characteristic on which an insulating film is preferentially deposited.
After forming the surface modification film on the entire surface of the substrate, the surface modification film is selectively removed in the second region. According to the method (6), the second region from which the surface modification film has been removed is the first region.
Has a lower affinity for the material for forming the insulating film than in the region.
【００２６】(７) この半導体装置の製造方法であっ
て、絶縁膜が堆積され難い表面特性をもった第１の前駆
体層を、前記基材の全面に形成した後、前記第２の領域
になるべき領域における前記第1の前駆体層に対して、
放射エネルギー線を照射することにより、前記第1の領
域と前記第２の領域を形成する態様。(7) In this method of manufacturing a semiconductor device, a first precursor layer having a surface characteristic on which an insulating film is not easily deposited is formed on the entire surface of the substrate, and then the second region is formed. For the first precursor layer in the region to become,
A mode in which the first region and the second region are formed by irradiating a radiant energy beam.
【００２７】この方法（７）によれば、放射エネルギー
線が照射された第２の領域は、第１の領域に比べて絶縁
膜を形成するための材料との親和性が低くなる。According to the method (7), the affinity of the second region irradiated with the radiant energy ray with the material for forming the insulating film is lower than that of the first region.
【００２８】(８) この半導体装置の製造方法であっ
て、絶縁膜が堆積され難い表面特性をもった第１の前駆
体層を、前記基材の全面に形成した後、前記第1の領域
になるべき領域に対して放射エネルギー線を照射するこ
とで、前記第１の領域と前記第２の領域を形成する態
様。この方法（８）によれば、放射エネルギー線が照射
された第１の領域は、第２の領域に比べて絶縁膜を形成
するための材料との親和性が高くなる。(8) In the method of manufacturing a semiconductor device, a first precursor layer having a surface characteristic on which an insulating film is hardly deposited is formed on the entire surface of the base material, and then the first region is formed. A mode in which the first region and the second region are formed by irradiating a radiant energy ray to a region to be formed. According to this method (8), the affinity of the first region irradiated with the radiant energy beam with the material for forming the insulating film is higher than that of the second region.
【００２９】（９） この半導体装置の製造方法であっ
て、前記絶縁膜を形成する工程の後に、前記基材に対し
て、前記絶縁膜を形成するための部材を付与し、前記第
１の領域に該部材を選択的に形成する工程によって、前
記導電性パターンの一部を表出する前記コンタクトホー
ルを形成する。この方法（９）によれば、第１の領域に
は絶縁膜を構成する材料を選択的に形成することがで
き、第２の領域にはこれが形成されにくい。こうして、
エッチングを行うことなくコンタクトホールを形成され
る。したがって、コンタクトホール下部の導電性パター
ンおよび基材に損傷を与えることなく、高精度なコンタ
クトホールを形成することができる。つまり本発明はコ
ンタクトホールの形成に適している。(9) In this method of manufacturing a semiconductor device, after the step of forming the insulating film, a member for forming the insulating film is provided on the base material, The step of selectively forming the member in the region forms the contact hole exposing a part of the conductive pattern. According to this method (9), the material constituting the insulating film can be selectively formed in the first region, and is difficult to be formed in the second region. Thus,
A contact hole is formed without performing etching. Therefore, a highly accurate contact hole can be formed without damaging the conductive pattern and the base material under the contact hole. That is, the present invention is suitable for forming a contact hole.
【００３０】（１０） この半導体装置の製造法であっ
て、前記絶縁膜を形成する工程の後に、前記第２領域に
形成された、前記表面修飾膜、あるいは前記第１の前駆
体層、あるいは前記第２の前駆体層を除去する工程をさ
らに含んでもよい。(10) In this method of manufacturing a semiconductor device, the surface modification film or the first precursor layer or the first precursor layer formed in the second region after the step of forming the insulating film. The method may further include a step of removing the second precursor layer.
【００３１】この方法（１０）における表面修飾膜を除
去する工程によれば、コンタクトホールを形成すべき領
域に絶縁膜が堆積され難い表面特性を付与するために形
成された表面修飾膜あるいは第１および第２の前駆体層
を除去することにより、導電性パターンの表面が現れ、
配線により導通をとることができる。According to the step of removing the surface-modified film in the method (10), the surface-modified film or the first surface-modified film formed to provide a surface characteristic in which an insulating film is hardly deposited on a region where a contact hole is to be formed. And removing the second precursor layer, the surface of the conductive pattern appears,
Conduction can be achieved by wiring.
【００３２】（１１） この半導体装置の製造方法であ
って、前記絶縁膜を形成するための材料が化学的気相成
長法により付与され、前記第１の領域に選択的に前記絶
縁膜を形成する態様。(11) In this method of manufacturing a semiconductor device, a material for forming the insulating film is provided by a chemical vapor deposition method, and the insulating film is selectively formed in the first region. Mode.
【００３３】この方法（１１）によれば、絶縁膜を形成
するための材料が基板表面において化学的に分解される
ことにより、第１の領域に絶縁膜を選択的に堆積するこ
とができる。According to this method (11), the material for forming the insulating film is chemically decomposed on the substrate surface, so that the insulating film can be selectively deposited on the first region.
【００３４】（１２） この半導体装置の製造方法であ
って、前記絶縁膜を形成するための材料がミストデポシ
ション法により付与され、前記第１の領域に選択的に前
記絶縁膜を形成する態様。(12) In the method for manufacturing a semiconductor device, a material for forming the insulating film is applied by a mist deposition method, and the insulating film is selectively formed in the first region. .
【００３５】この方法（１２）によれば、絶縁膜を形成
するための材料がミストの形態で供給されることによ
り、第１の領域に絶縁膜を選択的に堆積することができ
る。According to the method (12), since the material for forming the insulating film is supplied in the form of mist, the insulating film can be selectively deposited on the first region.
【００３６】（１３） 半導体装置の製造法にであっ
て、前記層間絶縁膜を形成する工程の後に、前記第２領
域の上に堆積した堆積物を除去し、コンタクトホールの
汚染除去をする工程をさらに含んでもよい。(13) In a method of manufacturing a semiconductor device, a step of removing deposits deposited on the second region and removing contamination of a contact hole after the step of forming the interlayer insulating film. May be further included.
【００３７】この方法（１３）における堆積物を除去す
る工程によれば、コンタクトホールの汚染となる堆積物
を除去することにより半導体装置の信頼性が向上する。According to the step of removing the deposit in the method (13), the reliability of the semiconductor device is improved by removing the deposit that contaminates the contact hole.
【００３８】（１４） 半導体装置の製造法であって、
前記堆積物を除去する工程は、フッ素を含む水溶液によ
るウェットエッチング手法によって行ってもよい。(14) A method for manufacturing a semiconductor device, comprising:
The step of removing the deposit may be performed by a wet etching method using an aqueous solution containing fluorine.
【００３９】この方法（１４）における堆積物を除去す
る工程によれば、フッ素を含むウェットエッチング手法
により、半導体装置にダメージを与えることなく堆積物
を除去することができる。According to the step of removing the deposit in the method (14), the deposit can be removed without damaging the semiconductor device by a wet etching method containing fluorine.
【００４０】[0040]
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.
【００４１】図１（Ａ）〜図４（Ｂ）は、本発明を適用
した実施の形態に係る半導体装置のコンタクトホールの
製造方法を示す断面図である。FIGS. 1A to 4B are cross-sectional views showing a method for manufacturing a contact hole of a semiconductor device according to an embodiment to which the present invention is applied.
【００４２】（第１の実施の形態）図１は、本発明実施
の形態１に係る、半導体装置の製造方法を工程順に示す
断面図である。(First Embodiment) FIG. 1 is a sectional view showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps.
【００４３】図１に示す本発明の実施の形態１に係る半
導体装置の製造方法は、表面修飾膜を形成する工程と、
絶縁膜形成工程を行い、第２の領域の表面修飾膜を除去
して基体上の層間絶縁膜にコンタクトホールを形成する
工程を有するものである。The method for manufacturing a semiconductor device according to the first embodiment of the present invention shown in FIG. 1 includes a step of forming a surface modification film,
A step of forming an insulating film, removing the surface modification film in the second region, and forming a contact hole in the interlayer insulating film on the base.
【００４４】（表面修飾膜形成工程）本実施の形態で
は、図１（Ａ）に示すように、まず、導電性パターン１
２と基材１０の表面に絶縁膜を形成するための材料が堆
積されがたい表面特性を有する第２の表面修飾膜１６を
第２の領域に形成してから、図１（Ｂ）に示すように、
絶縁膜が堆積されるべき第１の領域で表面修飾膜１６を
除去して、表面修飾膜１６を除去した第１の領域５４に
絶縁膜が優先的に堆積される表面特性を有する表面修飾
膜１４を形成する。詳しくは次の工程を行う。(Surface Modification Film Forming Step) In this embodiment, as shown in FIG.
2 and a second surface modification film 16 having a surface characteristic that is difficult to deposit a material for forming an insulating film on the surface of the base material 10 is formed in the second region, and then shown in FIG. like,
A surface modification film having surface characteristics in which the surface modification film is removed in a first region where the insulation film is to be deposited, and the insulation film is preferentially deposited in the first region where the surface modification film is removed. 14 is formed. Specifically, the following steps are performed.
【００４５】第２の表面修飾膜および、第１の表面修飾
膜はＣＶＤ等の気相成長法によって形成してもよいし、
スピンコート法やディップ法等の液相を用いた方法によ
って形成してもよく、その場合には液体又は溶媒に溶か
した物質を使用する。例えば、シランカップリング剤
（有機ケイ素化合物）やチオール化合物を使用すること
ができる。The second surface modification film and the first surface modification film may be formed by a vapor deposition method such as CVD.
It may be formed by a method using a liquid phase such as a spin coating method or a dipping method. In this case, a substance dissolved in a liquid or a solvent is used. For example, a silane coupling agent (organosilicon compound) or a thiol compound can be used.
【００４６】ここで、チオール化合物とは、メルカブト
基（−ＳＨ）を持つ有機化合物（Ｒ1−ＳＨ；Ｒ1はアル
キル基等の置換可能な炭化水素基）の総称をいう。この
ようなチオール化合物を、例えば、ジクロロメタン、ト
リクロロメタン等の有機溶剤に溶かして０．１〜１０ｍ
Ｍ程度の溶液とする。Here, the thiol compound is a general term for an organic compound having a mercapto group (-SH) (R 1 -SH; R 1 is a substitutable hydrocarbon group such as an alkyl group). Such a thiol compound is dissolved in an organic solvent such as dichloromethane, trichloromethane, etc.
A solution of about M is used.
【００４７】また、シランカップリング剤とは、Ｒ2ｎ
ＳｉＸ4-n（ｎは自然数、Ｒ2はＨ、アルキル基等の置換
可能な炭化水素基）で表される化合物であり、Ｘは−Ｏ
Ｒ3、−ＣＯＯＨ、−ＯＯＣＲ3、−ＮＨ3-nＲ3ｎ、−Ｏ
ＣＮ、ハロゲン等である（Ｒ3はアルキル基等の置換可
能な炭化水素基）。The silane coupling agent is represented by R 2 n
SiX 4-n (n is a natural number, R2 is H, a substitutable hydrocarbon group such as an alkyl group), and X is -O
R3, -COOH, -OOCR 3, -NH 3-n R3 n, -O
CN, halogen and the like (R3 is a substitutable hydrocarbon group such as an alkyl group).
【００４８】これらシランカップリング剤は親水領域に
吸着反応し、チオール化合物はＡｕ、Ａｇ、Ｃｕなどの
金属表面に選択的に吸着反応して単分子膜を形成するこ
とが知られている。It is known that these silane coupling agents react by adsorption on the hydrophilic region, and the thiol compounds selectively react by adsorption on metal surfaces such as Au, Ag, and Cu to form a monomolecular film.
【００４９】これらシランカップリング剤及びチオール
化合物の中で、特にＲ1やＲ3がＣnＦ2n+1ＣmＨ2m（ｎ、
ｍは自然数）であるようなフッ素原子を有する化合物は
表面自由エネルギーが２０ｍＪ／ｍ２程度と低いため、
表面自由エネルギーが高い金属やガラスなどの表面に表
面自由エネルギーの低い領域を形成するため、好適に用
いられる。たとえば、アルミは６８３ｍＪ／ｍ２であ
り、大抵の金属は数百から数千ｍＪ／ｍ２の表面自由エ
ネルギーを示すため、表面自由エネルギーを大幅に下げ
ることができる。[0049] Among these silane coupling agents and thiol compounds, particularly R1 and R3 is C n F 2n + 1 C m H 2m (n,
Since the compound having a fluorine atom such that m is a natural number) has a low surface free energy of about 20 mJ / m 2 ,
It is suitably used for forming a region having a low surface free energy on a surface of a metal or a glass having a high surface free energy. For example, aluminum is 683mJ / m 2, most of the metal to show the surface free energy of hundreds to thousands mJ / m 2, it is possible to lower the surface free energy significantly.
【００５０】さらに、表面自由エネルギーは分散力と双
極子による成分をもち、たとえば、水の表面自由エネル
ギーは７２．８ｍＪ／ｍ２であるが、そのうち５１．０
ｍＪ／ｍ２が極性成分である。また、固体であるパラフ
ィンの表面自由エネルギーは２５．１ｍＪ／ｍ２である
が、極性成分をもっていない。Further, the surface free energy has a component due to dispersive force and dipole. For example, the surface free energy of water is 72.8 mJ / m 2 , of which 51.0 mJ / m 2.
mJ / m 2 is the polar component. The surface free energy of solid paraffin is 25.1 mJ / m 2 , but has no polar component.
【００５１】絶縁膜を形成するための材料が双極子成分
の大きくさらに表面自由エネルギーの大きな材料である
か、あるいはそのような特性を有する溶剤に溶解させて
供給される場合、双極子の成分を持たない表面自由エネ
ルギーの低い表面修飾膜が第２の領域１６に好適に用い
られる。When the material for forming the insulating film is a material having a large dipole component and a large surface free energy or is supplied by being dissolved in a solvent having such characteristics, the dipole component is A surface modification film having no surface free energy is preferably used for the second region 16.
【００５２】また、絶縁膜が優先的に堆積される表面特
性をもった表面修飾膜１４を形成するための材料として
水酸基やカルボキシル基を有する化合物を用いることも
でき、これらの官能基を有する表面修飾膜によって、基
板上に表面自由エネルギーの異なる領域を形成すること
ができる。Further, a compound having a hydroxyl group or a carboxyl group can be used as a material for forming the surface modification film 14 having a surface characteristic on which an insulating film is preferentially deposited. With the modified film, regions having different surface free energies can be formed on the substrate.
【００５３】以上の材料による膜は、適切な方法により
単分子膜やその累積膜の形で用いることができ、厚みは
１０ｎｍ以下がよく、5ｎｍ以下がより好ましい。The film made of the above-mentioned materials can be used in the form of a monomolecular film or a cumulative film thereof by an appropriate method, and the thickness is preferably 10 nm or less, more preferably 5 nm or less.
【００５４】（表面修飾膜パターニング工程）図１
（Ｂ）に示すように、第１の領域５４で、第２の表面修
飾膜１６を除去する。表面修飾膜１６として例えばシラ
ンカップリング剤を使用した場合、光を当てることで、
基板に形成された電極（プラグ）としての導電性パター
ン１２や基板１０との界面で、分子の結合が切れて除去
される場合がある。(Surface Modification Film Patterning Step) FIG.
As shown in (B), the second surface modification film 16 is removed in the first region 54. When a silane coupling agent is used as the surface modification film 16, for example,
At the interface between the conductive pattern 12 as an electrode (plug) formed on the substrate and the interface with the substrate 10, the bonding of molecules may be cut off and removed.
【００５５】このような光によるパターニングには、リ
ソグラフィで行われるマスク露光を適用することができ
る。あるいは、マスクを使用せずに、レーザー、電子線
又はイオンビームなどの放射エネルギー線によって除去
して直接的にパターニングしてもよい。For patterning by such light, mask exposure performed by lithography can be applied. Alternatively, patterning may be performed directly without using a mask by removing with a radiant energy ray such as a laser, an electron beam or an ion beam.
【００５６】なお、表面修飾膜１６を形成するための材
料を他の基材上に形成し、これを転写することにより第
２の領域５６に選択的に形成し、成膜と同時にパターニ
ングすることもできる。It is to be noted that a material for forming the surface modification film 16 is formed on another base material, which is transferred to be selectively formed in the second region 56, and patterned at the same time as the film formation. Can also.
【００５７】次に、図１（Ｃ）に示すように、表面修飾
膜１６を選択的に除去した第１の領域５４に、表面修飾
膜１４を形成する。Next, as shown in FIG. 1C, the surface modification film 14 is formed in the first region 54 where the surface modification film 16 is selectively removed.
【００５８】こうして、表面修飾膜１４で被覆された第
１の領域５４と、表面修飾膜１６で被覆された状態とな
っている第２の領域５６との間で、表面状態が異なるよ
うにして、後続の工程における絶縁膜を構成する材料を
形成するための材料との親和性に差を生じせしめる。In this manner, the first region 54 covered with the surface modification film 14 and the second region 56 covered with the surface modification film 16 have different surface states. This causes a difference in affinity with a material for forming a material forming an insulating film in a subsequent step.
【００５９】特に、表面修飾膜１６が、フッ素分子を有
するなどの理由で、撥水性を有していれば、例えば絶縁
膜を構成する材料の材料をスピンコート法等で液体にて
提供する場合に、第１の領域５４に選択的に当該材料を
付与することができる。In particular, if the surface modification film 16 is water-repellent because it has fluorine molecules, for example, when the material of the material constituting the insulating film is provided as a liquid by spin coating or the like. Then, the material can be selectively applied to the first region 54.
【００６０】また、表面修飾膜１６の材料によっては、
これが存在しない第１の領域５４では、上層の材料を形
成するための材料との親和性で気相法による成膜がされ
るようにすることができる。このように、第１の領域５
４と第２の領域５６の表面特性に絶縁体の成膜速度にお
いて差を生じせしめ、後続の工程で、半導体装置の層間
絶縁膜の材料を形成する。Also, depending on the material of the surface modification film 16,
In the first region 54 where this does not exist, the film can be formed by the vapor phase method with an affinity for the material for forming the upper layer material. Thus, the first area 5
A difference is caused in the surface characteristics of the insulator between the surface characteristics of the fourth region and the second region 56, and the material of the interlayer insulating film of the semiconductor device is formed in a subsequent step.
【００６１】（層間絶縁膜形成工程）次に、図１（Ｄ）
に示すように、半導体装置の層間絶縁膜を貫通するコン
タクトホール２０を、導電性パターン１２上の第２の領
域５６に対応して形成する。ここで、第２の領域５６に
対応してとは、コンタクトホール２０の平面形状と導電
性パターン１２の平面形状が完全に一致しなくてもよい
という意味である。例えば、基板１０にトランジスタが
形成された基材の表面の全体に対して、例えば気相法に
よる成膜工程を行う。(Step of Forming Interlayer Insulating Film) Next, FIG.
As shown in (1), contact holes 20 penetrating through the interlayer insulating film of the semiconductor device are formed corresponding to the second regions 56 on the conductive pattern 12. Here, “corresponding to the second region 56” means that the planar shape of the contact hole 20 and the planar shape of the conductive pattern 12 do not need to completely match. For example, a film formation process by, for example, a gas phase method is performed on the entire surface of the substrate on which the transistor is formed on the substrate 10.
【００６２】こうすることで、選択堆積プロセスが行わ
れる。すなわち、第１の領域１５４では成膜がされ、第
２の領域５６では成膜がされにくいので、第１の領域５
４のみに絶縁膜が形成される。Thus, a selective deposition process is performed. That is, a film is formed in the first region 154 and is difficult to be formed in the second region 56.
An insulating film is formed only on the substrate 4.
【００６３】ここで、気相法として熱分解反応を利用す
るＣＶＤ（Chemical Vapor Deposition）やＯ３分解反
応を利用するＣＶＤ、プラズマ分解反応を利用するＣＶ
Ｄが挙げられるが、表面修飾膜へのダメージを少なくす
るために、熱分解反応を利用によるＣＶＤかＯ３分解反
応を利用するＣＶＤを適用することが好ましい。Here, CVD (Chemical Vapor Deposition) using a thermal decomposition reaction, CVD using an O 3 decomposition reaction, and CV using a plasma decomposition reaction as a gas phase method.
D, but in order to reduce damage to the surface-modified film, it is preferable to apply CVD using a thermal decomposition reaction or CVD using an O 3 decomposition reaction.
【００６４】また、絶縁膜の形成には、その材料の溶液
を液相の状態で第１の領域１５４に選択的に供給する方
法、又はその材料の溶液を超音波等によりミスト化して
第１の領域１５４に選択的に供給するミストデポジショ
ン法を採用することも好ましい。The insulating film may be formed by selectively supplying a solution of the material in a liquid state to the first region 154, or by forming the solution of the material into a mist by ultrasonic waves or the like. It is also preferable to adopt a mist deposition method of selectively supplying the mist to the region 154 of FIG.
【００６５】ここで、ミストデポジション法とは、成膜
させる材料の液体および溶液を、ミクロンサイズからサ
ブミクロンサイズ径の液滴に霧化させ、この霧化させた
材料をキャリアガスにのせて基板まで搬送し、基板に堆
積させる手法である。この手法は材料が液体で供給され
る点が特徴であり、霧化させた材料は基板における熱な
どにより分解することにより堆積する。ミストデポジシ
ョン法は、霧化された材料に電荷をおびさせることによ
り選択的に材料を供給することが可能となるため、本発
明におけるコンタクトホールの製造方法に好適に用いら
れる。Here, the mist deposition method means that a liquid and a solution of a material to be formed into a film are atomized into droplets having a diameter from a micron size to a submicron size, and the atomized material is placed on a carrier gas. This is a method of transporting to the substrate and depositing it on the substrate. This method is characterized in that the material is supplied as a liquid, and the atomized material is deposited by being decomposed by heat or the like in the substrate. The mist deposition method is preferably used for the method of manufacturing a contact hole according to the present invention because the material can be selectively supplied by depositing electric charge on the atomized material.
【００６６】基板上に供給された絶縁膜を形成するため
の材料は、第１の領域５６に優先的に堆積するため、第
２の領域５６は絶縁膜１８を貫くコンタクトホール２０
として残る。このとき、第２の領域５６においては絶縁
膜１８が全く形成されないか、あるいは第１の領域５４
に形成された絶縁膜１８に比較して形成されても膜厚が
非常に薄くなるか、容易に除去することが可能なくらい
に膜の緻密性が疎であるといった違いがあらわれればよ
い。Since the material for forming the insulating film supplied on the substrate is preferentially deposited on the first region 56, the second region 56 is formed in the contact hole 20 penetrating the insulating film 18.
Remains as. At this time, the insulating film 18 is not formed at all in the second region 56 or the first region 54
What is necessary is that the difference is that even if the insulating film 18 is formed in comparison with the insulating film 18 formed in this way, the film thickness becomes extremely thin or the film is so dense that it can be easily removed.
【００６７】絶縁膜１８の形成の後に、第２の領域５６
に形成した表面修飾膜１６を除去することで導電性パタ
ーン１２から絶縁膜１８を貫くコンタクトホール２０が
形成される。第２の領域５６では、全く成膜されないこ
とが好ましいが、第１の領域５４での成膜よりも、成膜
スピードにおいて２桁以上遅ければよい。After the formation of the insulating film 18, the second region 56 is formed.
By removing the surface modification film 16 formed in the above, a contact hole 20 penetrating the insulating film 18 from the conductive pattern 12 is formed. In the second region 56, it is preferable that no film is formed, but it is sufficient that the film formation speed is at least two orders of magnitude slower than the film formation in the first region 54.
【００６８】層間絶縁膜を構成する材料としては、例え
ばＳｉＯｘ等を用いることができる。基材上に第１の領
域１５４と、前述したような材料を含む表面修飾膜１１
６（第２の領域１５６）を形成し、表面特性の選択性を
形成した場合、ＳｉＯｘについては、例えば有機シラン
としてはＴＥＯＳ(tetraethoxyorthosilicate),ＴＭＯ
Ｓ(tetramethoxyorthosilicate)、ＯＭＣＴ(octamethyl
cyclotetrasiloxane)、ＨＭＤＳ(hexamethyldisiloxan
e)、ＴＭＣＴＳ(tetramethylcyclotetrasiloxane)、Ｓ
ＯＢ(trimethylsilylborate)、ＤＡＤＢＳ(diacetoxydi
-tertiary-butoxysilane)、ＳＯＰ(trimethylsilyl pho
sphate)を層間絶縁膜を形成するための材料として用い
て、選択的に堆積させることができる。[0068] As a material for forming the interlayer insulating film may be, for example, SiO x or the like. A first region 154 on a substrate and a surface-modified film 11 containing a material as described above
6 (second region 156) is formed, in the case of forming the selective surface properties, for SiO x, for example, as the organic silane TEOS (tetraethoxyorthosilicate), TMO
S (tetramethoxyorthosilicate), OMCT (octamethyl
cyclotetrasiloxane), HMDS (hexamethyldisiloxan
e), TMCTS (tetramethylcyclotetrasiloxane), S
OB (trimethylsilylborate), DADBS (diacetoxydi
-tertiary-butoxysilane), SOP (trimethylsilyl pho
sphate) can be selectively deposited using the material for forming the interlayer insulating film.
【００６９】（表面修飾膜等の除去工程）図１（Ｅ）に
示すように、第２の領域５６上で、第２の表面修飾膜１
６を除去してもよい。(Step of Removing Surface Modification Film, etc.) As shown in FIG. 1E, the second surface modification film 1 is formed on the second region 56.
6 may be removed.
【００７０】この工程は、気相法やミストデポジション
法による成膜工程が完了してから行う。例えば、表面修
飾膜パターニング工程で説明した方法で、表面修飾膜１
６を除去することができる。This step is performed after the film forming step by the vapor phase method or the mist deposition method is completed. For example, in the method described in the surface modification film patterning step, the surface modification film 1
6 can be eliminated.
【００７１】前述した絶縁膜形成過程において、層間絶
縁膜１８が第１の領域５４だけに選択的に形成されなか
った場合、ポリッシングや化学的な手法で第２の領域の
表面修飾膜１６と付着した絶縁膜のみを選択的に除去
し、第１の領域５４上に選択的に層間絶縁膜を得ること
もできる。If the interlayer insulating film 18 is not selectively formed only in the first region 54 in the above-described process of forming the insulating film, the interlayer insulating film 18 adheres to the surface modification film 16 in the second region by polishing or a chemical method. It is also possible to selectively remove only the insulating film thus formed and selectively obtain an interlayer insulating film on the first region 54.
【００７２】付着した絶縁膜を除去する方法として、超
音波による洗浄を行ってもよいし、フッ素を含む水溶液
によるウェットエッチング手法を用いることができる。
フッ素を含む水溶液によるウェットエッチング手法を用
いる場合、第１の領域５４に堆積された絶縁膜１８は、
全くエッチングされないことが好ましいが、第２の領域
５４の表面修飾膜１６の上に付着した部材のエッチング
よりも、エッチングスピードにおいて２桁以上遅ければ
よい。As a method for removing the adhered insulating film, ultrasonic cleaning may be performed, or a wet etching method using an aqueous solution containing fluorine may be used.
When a wet etching method using an aqueous solution containing fluorine is used, the insulating film 18 deposited on the first region 54
It is preferable that the etching is not performed at all, but it is sufficient that the etching speed is at least two orders of magnitude slower than the etching of the member attached on the surface modification film 16 in the second region 54.
【００７３】以上のような手順に従い導電性パターン上
に絶縁膜を貫通するコンタクトホールが形成される。According to the above procedure, a contact hole penetrating the insulating film is formed on the conductive pattern.
【００７４】（第１の実施の形態の変形例）上記実施の
形態では、絶縁膜の堆積され難い第２の表面修飾膜１６
を全面に形成し、第１の領域で選択的に除去した後、第
２の表面修飾膜を除去した領域に第１の表面修飾膜１４
を形成することにより、絶縁膜を形成するための材料が
優先的に堆積される第１の領域と、絶縁膜１８を形成す
るための材料が堆積されがたい第２の領域を基板表面に
形成した。しかし、上記の順番とは逆に、まず、第１の
表面修飾膜１４のパターニングを行った後に第２の表面
修飾膜１６を形成してもよい。(Modification of First Embodiment) In the above embodiment, the second surface modification film 16 on which the insulating film is not easily deposited is used.
Is formed on the entire surface and selectively removed in the first region, and then the first surface modification film 14 is formed in the region where the second surface modification film is removed.
Forming a first region on which a material for forming an insulating film is preferentially deposited and a second region on which a material for forming an insulating film 18 is difficult to be deposited are formed on the substrate surface. did. However, contrary to the above order, first, the second surface modification film 16 may be formed after the first surface modification film 14 is patterned.
【００７５】さらに、上記の説明における第１の領域５
４と第２の領域５６には、絶縁膜を形成するための材料
に対して相対的な親和性の差を形成することができれば
よいため、表面修飾膜１４か表面修飾膜１６のいずれか
一方だけ形成することによって、絶縁膜を選択的に堆積
させることも可能である。つまり、図２（Ａ）、（Ｂ）
に示すように、導電性パターン１１２の表面が、第１の
表面修飾膜１１４を形成した第１の領域１５４よりも絶
縁膜を形成するための材料に対する親和性が低く、ＣＶ
Ｄ法やミストデポジション法などにおける絶縁膜の堆積
速度が2桁以上遅ければ、第２の領域１５６は表面を修
飾せず導電性パターンを露出させてもよい。この場合、
図２（Ｂ）に示すように、第２の領域１５６には表面修
飾膜が形成されていないため、実施の形態１における表
面修飾膜を除去する工程が必要ない。そのため、絶縁膜
１１８の選択的堆積によりコンタクトホール１２０が完
成する。ひいては、工程の簡略化が可能である。Further, the first region 5 in the above description
4 and the second region 56 only need to be able to form a difference in relative affinity with the material for forming the insulating film, so that either one of the surface modification film 14 and the surface modification film 16 can be used. It is also possible to selectively deposit an insulating film by forming only this. That is, FIGS. 2A and 2B
As shown in FIG. 6, the surface of the conductive pattern 112 has a lower affinity for the material for forming the insulating film than the first region 154 on which the first surface modification film 114 is formed, and
If the deposition rate of the insulating film in the method D or the mist deposition method is two orders of magnitude or more, the conductive pattern may be exposed without modifying the surface of the second region 156. in this case,
As shown in FIG. 2B, since the surface modification film is not formed in the second region 156, the step of removing the surface modification film in Embodiment 1 is not required. Therefore, the contact hole 120 is completed by the selective deposition of the insulating film 118. As a result, the process can be simplified.
【００７６】同様に、基板の表面が、第２の表面修飾膜
を形成した第２の領域よりも絶縁膜を形成するための材
料に対する親和性が高く、CVD法やミストデポジション
法などにおける絶縁膜の堆積速度が2桁以上速ければ、
第１の領域は表面を修飾せず基板を露出させてもよい。Similarly, the surface of the substrate has a higher affinity for the material for forming the insulating film than the second region on which the second surface modification film is formed, and the insulating film formed by the CVD method, the mist deposition method, or the like. If the film deposition rate is more than two orders of magnitude faster,
The first region may expose the substrate without modifying the surface.
【００７７】実施の形態１においては、表面修飾膜のパ
ターニングは全面に第２の表面修飾膜を被服させた後
に、第１の領域になるべき領域で第２の表面修飾膜を選
択的に除去する工程により第２の表面修飾膜をパターニ
ングした。しかし、表面修飾膜は転写法などを用いるこ
とにより、直接パターニングすることも可能であり、こ
れは第１の表面修飾膜のパターニングについても同様で
ある。In the first embodiment, the surface modification film is patterned by coating the entire surface with the second surface modification film, and then selectively removing the second surface modification film in the region to become the first region. The second surface modification film was patterned by the step described above. However, the surface modification film can be directly patterned by using a transfer method or the like, and the same applies to the patterning of the first surface modification film.
【００７８】（実施の形態２）以下、本発明の好適な実
施の形態２について図面を参照して説明する。図３は、
本発明実施の形態２に係る、半導体装置の製造方法を工
程順に示す断面図である。(Embodiment 2) Hereinafter, a preferred embodiment 2 of the present invention will be described with reference to the drawings. FIG.
FIG. 7 is a cross-sectional view showing a method for manufacturing the semiconductor device according to the second embodiment of the present invention in the order of steps.
【００７９】本実施の形態では、図３（Ａ）に示すよう
に、導電性パターン２１２と基材２１０の表全面に第１
の前駆体層を形成してから、図３（Ｂ）および図３
（Ｃ）に示すように、絶縁膜が堆積されるべき第１の領
域２５４の第１の前駆体層に対してマスク２６８などを
通して放射エネルギー線を照射して、絶縁膜が優先的に
堆積するように表面特性を変化させる。次に、図３
（Ｄ）に示すように、基板に対して絶縁膜を形成する材
料を付与し、表面特性を変化させた領域に絶縁膜を選択
的に堆積する。次に、第２の領域２５６に残った第１の
前駆体層を除去することで層間絶縁膜を貫通するコンタ
クトホールを形成する。詳しくは、次の工程を行う。In the present embodiment, as shown in FIG. 3A, the first surface
3 (B) and FIG.
As shown in (C), the first precursor layer in the first region 254 where the insulating film is to be deposited is irradiated with radiant energy rays through a mask 268 or the like, so that the insulating film is deposited preferentially. To change the surface characteristics. Next, FIG.
As shown in (D), a material for forming an insulating film is applied to the substrate, and the insulating film is selectively deposited in a region where the surface characteristics are changed. Next, a contact hole penetrating the interlayer insulating film is formed by removing the first precursor layer remaining in the second region 256. Specifically, the following steps are performed.
【００８０】（前駆体層の形成）まず、図３（Ａ）に示
すように、基板の全面に第２の前駆体層２６０を形成す
る。第２の前駆体層２６０には、所定の処理を施すこと
により帯電または構造変化を引き起こすような材料から
なることができ、例えば、光（レーザー光を含む）など
の放射エネルギー線を照射させることにより、帯電また
は分子構造変化を引き起こす。(Formation of Precursor Layer) First, as shown in FIG. 3A, a second precursor layer 260 is formed on the entire surface of the substrate. The second precursor layer 260 can be made of a material that causes a charge or a structural change by performing a predetermined process. For example, the second precursor layer 260 is irradiated with radiant energy rays such as light (including laser light). This causes charging or a change in molecular structure.
【００８１】第２の前駆体層２６０は１００〜４００ｎ
ｍの波長を有する光により帯電や構造変化を引き起こす
ことが好ましい。この領域の光源としては、ＫｒＦ（２
４８ｎｍ）、ＡｒＦ（１９３ｎｍ）を挙げることができ
る。第２の前駆体層２６０が１００ｎｍ未満の波長を有
する光により帯電するような材質からなると、エネルギ
ーの透過性が高くなり、かつ、透過するエネルギーが大
きいため、基板内部のトランジスタへ悪影響を及ぼす。The second precursor layer 260 has a thickness of 100 to 400 n.
Preferably, light having a wavelength of m causes charging or structural change. As a light source in this region, KrF (2
48 nm) and ArF (193 nm). When the second precursor layer 260 is made of a material that is charged by light having a wavelength of less than 100 nm, the energy transmission is increased and the transmitted energy is large, which adversely affects the transistor inside the substrate.
【００８２】具体的な第２の前駆体層２６０の材質とし
ては、光による分解変性により表面物性が変わる物質を
用いることができる。例えばｏ−ナフトキノンジアジド
−５−スルフォン酸エステル、ｏ−ナフトキノンジアジ
ド−４−スルフォン酸エステル、ジアゾニウム塩、ジア
ゾキノンスルホン酸アミド、ジアゾキノンスルホン酸エ
ステル、オニウム塩、ハロゲン化物、ハロゲン化イソシ
アネート、ハロゲン化トリアジン、ビスアリールスルホ
ニルジアゾメタン、ジスルホンなどの光照射により分解
し酸を発生する化合物を挙げることができる。As a specific material of the second precursor layer 260, a substance whose surface properties change due to decomposition and modification by light can be used. For example, o-naphthoquinonediazide-5-sulfonic acid ester, o-naphthoquinonediazide-4-sulfonic acid ester, diazonium salt, diazoquinonesulfonic acid amide, diazoquinonesulfonic acid ester, onium salt, halide, halogenated isocyanate, halogenated Compounds that decompose upon irradiation with light to generate an acid, such as triazine, bisarylsulfonyldiazomethane, and disulfone, can be given.
【００８３】第２の前駆体層２６０は、上記の材質を溶
剤に溶かして塗布することにより形成することができ
る。塗布方法としては、例えば、スピンコート法、ロー
ルコート法スプレーコート法、ディッピング法を挙げる
ことができる。前駆体層の厚みは１〜５０ｎｍで、好ま
しくは１０ｎｍ以下である。The second precursor layer 260 can be formed by dissolving the above material in a solvent and applying the solution. Examples of the coating method include a spin coating method, a roll coating method, a spray coating method, and a dipping method. The thickness of the precursor layer is 1 to 50 nm, preferably 10 nm or less.
【００８４】（放射エネルギー線の照射）次に、図３
（Ｂ）に示すように、第２の前駆体層に光を照射する。
そして光の照射により分解や変性することのより表面物
性が変化し、照射された部分における絶縁膜を形成する
ための材料に対する親和性を高くして、活性化した領域
の前駆体層（以降、活性層と称する）２６４を形成す
る。このとき、活性層２６４の親和性を高くするとは、
たとえば、次の工程で気相反応であるＣＶＤ法でＴＥＯ
Ｓを基板に対して供給して絶縁膜を形成する場合、ＴＥ
ＯＳは水に対して反応性をもつため、第２の前駆体２６
０には水酸基などの官能基を有する表面特性をもたせれ
ばよい。(Irradiation of radiant energy rays) Next, FIG.
As shown in (B), the second precursor layer is irradiated with light.
Then, the surface physical properties change by being decomposed or denatured by light irradiation, and the affinity of a material for forming an insulating film in the irradiated portion is increased, so that a precursor layer (hereinafter, referred to as an activated region) An active layer 264 is formed. At this time, to increase the affinity of the active layer 264,
For example, in the next step, TEO is
When S is supplied to the substrate to form an insulating film, TE
Since OS is reactive to water, the second precursor 26
0 may have a surface characteristic having a functional group such as a hydroxyl group.
【００８５】ここで、活性領域２６４が形成された領域
は第１の領域２５４となり、放射エネルギー線が照射さ
れていない第２の前駆体層は第２の領域２５６となる。
第１の領域と第２の領域を形成するには、図４（Ａ）〜
（Ｃ）に示すように、逆に絶縁膜が優先的に堆積する表
面特性を有する第１の前駆体層３６０にたいして放射エ
ネルギー線を照射して分子間に架橋させるなどして、絶
縁膜が堆積され難い第２の領域３５６となる不活性層３
６６を形成してもよい。このとき、図４（Ｂ）に示すよ
うに、マスク３６８を通して放射エネルギー線が照射さ
れなかった領域は第１の領域３５４となる。Here, the region where the active region 264 is formed becomes the first region 254, and the second precursor layer not irradiated with the radiant energy beam becomes the second region 256.
To form the first region and the second region, FIGS.
Conversely, as shown in (C), the insulating film is deposited by irradiating the first precursor layer 360 having a surface characteristic on which the insulating film is preferentially deposited with irradiation of radiant energy rays to crosslink the molecules. Inactive layer 3 serving as second region 356 which is difficult to be formed
66 may be formed. At this time, as shown in FIG. 4B, a region which is not irradiated with the radiant energy beam through the mask 368 becomes a first region 354.
【００８６】第２の前駆体層２６０がｏ−ナフトキノン
ジアジド−５−スルフォン酸エステル、ｏ−ナフトキノ
ンジアジド−４−スルフォン酸エステルからなる場合に
は、４００ｎｍ程度の近紫外線を照射することによりス
ルホン酸が生じ、活性層２６４を形成することができ
る。When the second precursor layer 260 is made of o-naphthoquinonediazide-5-sulfonate or o-naphthoquinonediazide-4-sulfonate, the sulfonic acid is irradiated with near-ultraviolet light of about 400 nm. Occurs, and the active layer 264 can be formed.
【００８７】こうして、活性層２６４で被覆された第１
の領域２５４と、第２の前駆体層２６０で被覆された状
態となっている第２の領域２５６との間で、表面状態が
異なるようにして、後続の工程における絶縁膜を構成す
る材料を形成するための材料との親和性に差を生じせし
める。特に、第２の前駆体層２６０が、フッ素分子を有
するなどの理由で、撥水性を有していれば、例えば絶縁
膜を構成する材料をスピンコート法等で液体にて提供す
る場合に、第１の領域２５４の活性層に選択的に当該材
料を付与することができる。また、活性層２６４の材料
によっては、絶縁膜を形成するための材料との親和性で
気相法による成膜がされるようにすることができる。こ
のように、第１の領域２５４と第２の領域２５６の表面
物性により選択性を付与し、後続の工程で、半導体装置
の層間絶縁膜の材料を形成する。Thus, the first layer covered with the active layer 264
Between the region 254 and the second region 256 covered with the second precursor layer 260 so that the material constituting the insulating film in the subsequent process is changed so that the surface state is different. This causes a difference in affinity with the material to be formed. In particular, if the second precursor layer 260 has water repellency because it has fluorine molecules, for example, when the material constituting the insulating film is provided in a liquid by a spin coating method or the like, The active layer in the first region 254 can be selectively provided with the material. Further, depending on the material of the active layer 264, the film can be formed by a vapor phase method with an affinity for a material for forming an insulating film. In this manner, selectivity is given by the surface properties of the first region 254 and the second region 256, and the material of the interlayer insulating film of the semiconductor device is formed in a subsequent step.
【００８８】（絶縁膜の形成）次に、図３（Ｄ）に示す
ように、半導体装置の層間絶縁膜を貫通するコンタクト
ホールを、導電性パターン２１２上の第２の領域２５６
に形成する。選択堆積プロセスに関しては、実施の形態
１における層間絶縁膜の形成工程と同様の手法を用い
る。(Formation of Insulating Film) Next, as shown in FIG. 3D, a contact hole penetrating the interlayer insulating film of the semiconductor device is formed in the second region 256 on the conductive pattern 212.
Formed. As for the selective deposition process, the same method as the step of forming the interlayer insulating film in the first embodiment is used.
【００８９】（前駆体層の除去工程）図３（Ｄ）に示す
ように、第４の領域２５６上で、第２の前駆体層２６０
を除去してもよい。この工程は、気相法やミストデポジ
ション法による成膜工程が完了してから行う。例えば、
表面修飾膜パターニング工程で説明した方法で、第２の
前駆体層２６０を除去することができる。また、放射エ
ネルギー線により酸を発生するため水による洗浄にて除
去することができる。(Step of Removing Precursor Layer) As shown in FIG. 3D, the second precursor layer 260 is formed on the fourth region 256.
May be removed. This step is performed after the film forming step by the vapor phase method or the mist deposition method is completed. For example,
The second precursor layer 260 can be removed by the method described in the surface modification film patterning step. Further, since an acid is generated by the radiant energy ray, it can be removed by washing with water.
【００９０】前述した絶縁膜形成過程において、第１の
領域と第２の領域において十分成膜速度に差が無く、層
間絶縁膜２１８が第２の領域２５４に堆積した堆積物を
ポリッシングや化学的な手法で除去することもできる。
付着した堆積物を除去する方法として、超音波による洗
浄を行ってもよいし、フッ素を含む水溶液によるウェッ
トエッチング手法を用いることができる。フッ素を含む
水溶液によるウェットエッチング手法を用いる場合、第
３の領域２５４に堆積された絶縁膜２１８は、全くエッ
チングされないことが好ましいが、第２の領域２５４の
第２の前駆体層２６０の上に付着した物質のエッチング
よりも、エッチングスピードにおいて２桁以上遅ければ
よい。In the above-described process of forming the insulating film, there is no sufficient difference in the film forming speed between the first region and the second region, and the deposit in which the interlayer insulating film 218 is deposited in the second region 254 is subjected to polishing or chemical treatment. It can also be removed by a simple method.
As a method for removing the attached deposits, cleaning by ultrasonic waves may be performed, or a wet etching method using an aqueous solution containing fluorine can be used. In the case where a wet etching method using an aqueous solution containing fluorine is used, the insulating film 218 deposited in the third region 254 is preferably not etched at all, but is formed on the second precursor layer 260 in the second region 254. It is sufficient that the etching speed is at least two orders of magnitude slower than the etching of the attached substance.
【００９１】[0091]
【発明の効果】以上説明のように本発明によれば、絶縁
膜を構成する材料が堆積されやすい表面特性を有する第
１の領域と絶縁膜が堆積されにくい第２の領域のパター
ンを用いる本発明によれば、コンタクトホールの形成に
際してコンタクトホール下部の導電性パターンがエッチ
ングガスによって損傷を受けることは全くない。As described above, according to the present invention, there is provided a book using a pattern of a first region having a surface characteristic on which a material constituting an insulating film is easily deposited and a second region on which an insulating film is not easily deposited. According to the present invention, the conductive pattern below the contact hole is not damaged by the etching gas at the time of forming the contact hole.
【００９２】また、コンタクトホールの形成位置が導電
性パターン上から外側にずれた際にも、導電性パターン
周辺が深くエッチングされることがない。したがって、
コンタクトホール下部に存在する導電性パターンを構成
する導電材料と絶縁膜のエッチング選択比が小さい場合
にも、導電性パターンに損傷を与えずにコンタクトホー
ルを形成することが可能であり、コンタクトホールにお
ける配線抵抗の増大や、位置ずれによる配線と下部導電
層との短絡欠陥を防ぐことが可能である。さらに、従来
の技術における高アスペクト比の構造物を形成する必要
性もなく、形成された絶縁膜のエッジは、図２に示した
レジストを用いた絶縁膜形成技術のように鋭角にならな
いため、配線抵抗の増大や断線を引き起こす可能性が低
く、コンタクトホール形成技術として適している。Further, even when the formation position of the contact hole is shifted outward from the conductive pattern, the periphery of the conductive pattern is not deeply etched. Therefore,
Even when the etching selectivity between the conductive material constituting the conductive pattern existing under the contact hole and the insulating film is small, it is possible to form the contact hole without damaging the conductive pattern. It is possible to prevent an increase in wiring resistance and a short-circuit defect between the wiring and the lower conductive layer due to displacement. Further, there is no need to form a structure having a high aspect ratio in the related art, and the edge of the formed insulating film does not become sharp as in the insulating film forming technology using the resist shown in FIG. It is less likely to cause an increase in wiring resistance and disconnection, and is suitable as a contact hole forming technique.
【００９３】本発明は、上記の実施の形態に限定され
ず、本発明の要旨の範囲で種々の変更が可能である。The present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention.
【図１】図１（Ａ）〜図１（Ｅ）は、本発明の第1の実
施の形態に係る半導体装置のコンタクトホールの製造方
法を示す図である。FIGS. 1A to 1E are views showing a method for manufacturing a contact hole of a semiconductor device according to a first embodiment of the present invention.
【図２】図２（Ａ）〜図２（Ｂ）は、本発明の第1の実
施の形態の変形例に係る半導体装置のコンタクトホール
の製造方法を示す図である。FIGS. 2A and 2B are diagrams showing a method of manufacturing a contact hole of a semiconductor device according to a modification of the first embodiment of the present invention.
【図３】図３（Ａ）〜図１（Ｅ）は、本発明の第２の実
施の形態に係る半導体装置のコンタクトホールの製造方
法を示す図である。FIGS. 3A to 1E are views showing a method for manufacturing a contact hole of a semiconductor device according to a second embodiment of the present invention.
【図４】図１（Ａ）〜図１（Ｅ）は、本発明の第２の実
施の形態の変形に係る半導体装置のコンタクトホールの
製造方法を示す図である。FIGS. 1A to 1E are views showing a method of manufacturing a contact hole of a semiconductor device according to a modification of the second embodiment of the present invention.
【図５】従来の技術による半導体装置のコンタクトホー
ルの製造方法を示す図である。FIG. 5 is a view showing a method of manufacturing a contact hole of a semiconductor device according to a conventional technique.
【図６】従来の技術による半導体装置のコンタクトホー
ルの製造方法における問題点を示す図である。FIG. 6 is a view showing a problem in a method of manufacturing a contact hole of a semiconductor device according to a conventional technique.
１ 基板 ２ 導電性パターン ３ レジスト ４ 絶縁膜 ５ コンタクトホール １０ 基板 １２ 導電性パターン １４ 第１の表面修飾膜 １６ 第２の表面修飾膜 １８ 絶縁膜 ２０ コンタクトホール １１０ 基板 １１２ 導電性パターン １１４ 第１の表面修飾膜 １１８ 絶縁膜 １２０ コンタクトホール ２１０ 基板 ２１２ 導電性パターン ２１８ 絶縁膜 ２２０ コンタクトホール ２５４ 第１の領域 ２５６ 第２の領域 ２６０ 前駆体層 ２６４ 活性層 ２６８ マスク ３１０ 基板 ３１２ 導電性パターン ３５４ 第１の領域 ３５６ 第２の領域 ３６０ 前駆体層 ３６６ 不活性層 ３６８ マスク DESCRIPTION OF SYMBOLS 1 Substrate 2 Conductive pattern 3 Resist 4 Insulating film 5 Contact hole 10 Substrate 12 Conductive pattern 14 First surface modification film 16 Second surface modification film 18 Insulating film 20 Contact hole 110 Substrate 112 Conductive pattern 114 First Surface modification film 118 Insulating film 120 Contact hole 210 Substrate 212 Conductive pattern 218 Insulating film 220 Contact hole 254 First region 256 Second region 260 Precursor layer 264 Active layer 268 Mask 310 Substrate 312 Conductive pattern 354 First Region 356 second region 360 precursor layer 366 inert layer 368 mask
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 QQ09 QQ20 QQ37 QQ54 RR04 SS04 SS11 SS15 SS21 TT01 XX02 XX08 XX31 5F058 BC02 BE10 BF02 BF25 BF46 BH11 BJ02 BJ05 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F033 QQ09 QQ20 QQ37 QQ54 RR04 SS04 SS11 SS15 SS21 TT01 XX02 XX08 XX31 5F058 BC02 BE10 BF02 BF25 BF46 BH11 BJ02 BJ05
Claims (14)
基材上を覆い且つ該導電性パターンの一部を表出するコ
ンタクトホールを有する絶縁膜を形成する工程を含む半
導体装置の製造方法であって、前記基材上に、前記絶縁
膜を形成するための部材が優先的に形成される表面特性
を有する第１の領域と、前記第１の領域に比較して前記
絶縁膜が堆積され難い表面特性を有する第２の領域を形
成する工程を含むことを特徴とする半導体装置の製造方
法。1. A method for manufacturing a semiconductor device, comprising: forming an insulating film on a substrate having a conductive pattern, the insulating film covering the substrate and having a contact hole exposing a part of the conductive pattern. And a first region having a surface characteristic on which a member for forming the insulating film is preferentially formed on the base material, and the insulating film deposited on the first region compared to the first region. A method for manufacturing a semiconductor device, comprising a step of forming a second region having surface characteristics that are difficult to perform.
置の製造方法において、前記第１の領域または、前記第
2の領域の少なくともいずれか一方の領域を形成するた
めに、表面修飾膜を形成する工程を含むことを特徴とす
る半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the first region or the second region is formed.
A method for manufacturing a semiconductor device, comprising a step of forming a surface modification film to form at least one of the two regions.
あって、前記表面修飾膜を形成する工程は、前記導電性
パターンの前記第２の領域を露出させ、前記第１の領域
では、前記層間絶縁膜の成膜を行うための部材が選択的
に堆積されやすい表面特性を有する、第１の表面修飾膜
に被服された表面とすることを特徴とする半導体装置の
製造方法。3. The method of manufacturing a semiconductor device according to claim 2, wherein the step of forming the surface modification film includes exposing the second region of the conductive pattern, A method for manufacturing a semiconductor device, wherein a surface coated with a first surface modification film has a surface characteristic on which a member for forming the interlayer insulating film is easily deposited selectively.
あって、前記表面修飾膜を形成する工程は、前記第１の
領域を露出させ、前記第２の領域に、前記層間絶縁膜の
成膜を行うための部材との親和性が、前記第１の領域で
の露出面より低い第２の表面修飾膜を形成する工程とす
る半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 2, wherein the step of forming the surface modification film includes exposing the first region and forming the interlayer insulating film in the second region. A method for manufacturing a semiconductor device, comprising: forming a second surface modification film having a lower affinity for a member for forming a film than an exposed surface in the first region.
あって、前記表面修飾膜を形成する工程は、前記絶縁膜
が堆積され難い表面特性をもった前記第２の表面修飾膜
を、前記導電性パターンを有する基材の全面に形成し、
前記第１の領域になるべき領域で選択的に除去して前記
第２の領域にのみ選択的に付与する半導体装置の製造方
法。5. The method for manufacturing a semiconductor device according to claim 2, wherein the step of forming the surface modification film includes the step of forming the second surface modification film having a surface characteristic on which the insulating film is not easily deposited. Formed on the entire surface of the substrate having the conductive pattern,
A method for manufacturing a semiconductor device, wherein the semiconductor device is selectively removed in a region to be the first region and selectively applied only to the second region.
あって、前記表面修飾膜を形成する工程は、前記絶縁膜
が優先的に堆積されやすい表面特性をもった前記第１の
表面修飾膜を、前記導電性パターンを有する基材の全面
に形成し、前記第２の領域になるべき領域で選択的に除
去して前記第１の領域にのみ選択的に付与する半導体装
置の製造方法。6. The method of manufacturing a semiconductor device according to claim 2, wherein the step of forming the surface modification film comprises the step of forming the first surface modification having a surface characteristic on which the insulating film is preferentially deposited. A method of manufacturing a semiconductor device, wherein a film is formed on the entire surface of a substrate having the conductive pattern, selectively removed in a region to be the second region, and selectively applied only to the first region. .
置の製造方法であって、前記絶縁膜が優先的に堆積され
る表面特性をもった第１の前駆体層を、前記導電性パタ
ーンを有する基材の全面に形成した後、前記基体の前記
第２の領域になるべき領域に放射エネルギー線を照射す
ることによって、前記第２の領域を形成することを特徴
とする半導体装置の製造方法。7. The method for manufacturing a semiconductor device according to claim 1, wherein the first precursor layer having a surface characteristic on which the insulating film is preferentially deposited is formed by using the conductive pattern. Forming the second region by irradiating a radiant energy ray to a region of the substrate to be the second region after forming the entire surface of the substrate having Method.
置の製造方法であって、前記絶縁膜が堆積され難い表面
特性をもった第２の前駆体層を、前記導電性パターンを
有する基材の全面に形成した後、前記基体の前記第１の
領域になるべき領域に放射エネルギー線を照射すること
によって、前記第１の領域を形成することを特徴とする
半導体装置の製造方法。8. The method for manufacturing a semiconductor device according to claim 1, wherein said second precursor layer having a surface characteristic on which said insulating film is not easily deposited is formed on a substrate having said conductive pattern. A method for manufacturing a semiconductor device, comprising: forming a first region by irradiating a region of the substrate to be the first region with a radiant energy beam after forming the entire region of a material.
の製造方法であって、以下の工程を含むことを特徴とす
る半導体装置の製造方法。前記基材に対して、前記絶縁
膜を形成するための部材を付与し、前記第１の領域に該
部材を選択的に形成する工程によって、前記導電性パタ
ーンの一部を表出する前記コンタクトホールを形成する
工程9. The method of manufacturing a semiconductor device according to claim 1, further comprising the following steps. A step of providing a member for forming the insulating film to the base material, and selectively forming the member in the first region to expose a part of the conductive pattern; Step of forming a hole
あって、前記絶縁膜を形成する工程の後に、前記第２の
領域における前記第２の表面修飾膜、または前記第１の
前駆体層、または前記第２の前駆体層を除去する工程を
さらに含む半導体装置の製造方法。10. The method for manufacturing a semiconductor device according to claim 9, wherein after the step of forming the insulating film, the second surface modification film or the first precursor layer in the second region. Or a method of manufacturing a semiconductor device further comprising a step of removing the second precursor layer.
かに記載の半導体装置の製造方法であって、前記絶縁膜
を形成する工程は、前記絶縁膜を形成するための部材が
化学的気相成長法により付与され、前記第１の領域に選
択的に前記絶縁膜を形成することを特徴とする半導体装
置の製造方法。11. The method for manufacturing a semiconductor device according to claim 1, wherein the step of forming the insulating film includes the step of forming a member for forming the insulating film using a chemical vapor. A method of manufacturing a semiconductor device, wherein the insulating film is provided by a phase growth method and selectively forms the insulating film in the first region.
かに記載の半導体装置の製造方法であって、前記絶縁膜
を形成する工程は、前記絶縁膜を形成するための部材を
ミストデポシション法により付与し、前記第１の領域に
選択的に前記絶縁膜を形成することを特徴とする半導体
装置の製造方法。12. The method for manufacturing a semiconductor device according to claim 1, wherein the step of forming the insulating film includes a step of forming a member for forming the insulating film by mist deposition. A method of manufacturing a semiconductor device, wherein the insulating film is selectively formed in the first region.
装置の製造方法であって、前記層間絶縁膜を形成する工
程の後に、前記第２の領域の上方に堆積した堆積物を除
去する工程を含むことを特徴とする半導体装置の製造方
法。13. The method of manufacturing a semiconductor device according to claim 1, wherein, after the step of forming the interlayer insulating film, a step of removing a deposit deposited above the second region. A method for manufacturing a semiconductor device, comprising:
方法であって、前記堆積物を除去する工程が、フッ素を
含む水溶液によるウェットエッチング手法によりなされ
ることを特徴とする半導体装置の製造方法。14. The method of manufacturing a semiconductor device according to claim 14, wherein the step of removing the deposit is performed by a wet etching method using an aqueous solution containing fluorine. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101313A JP2002299442A (en) | 2001-03-30 | 2001-03-30 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101313A JP2002299442A (en) | 2001-03-30 | 2001-03-30 | Method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299442A true JP2002299442A (en) | 2002-10-11 |
Family
ID=18954649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001101313A Withdrawn JP2002299442A (en) | 2001-03-30 | 2001-03-30 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299442A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049803A (en) * | 2004-07-08 | 2006-02-16 | Ricoh Co Ltd | Method of manufacturing electronic element, contact hole, method of forming the same, electronic element, display element, display device, semiconductor arithmetic element, and computer |
| JP2006165264A (en) * | 2004-12-07 | 2006-06-22 | Sony Corp | Memory, magnetic head, magnetic sensor, and method of manufacturing them |
| JP2008311630A (en) * | 2007-06-18 | 2008-12-25 | Weyerhaeuser Co | Formation of self-aligned via hole in polymer thin film |
| JP2010519750A (en) * | 2007-02-20 | 2010-06-03 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Piezo actuator and method for manufacturing the piezoelectric actuator |
| US8463116B2 (en) | 2008-07-01 | 2013-06-11 | Tap Development Limited Liability Company | Systems for curing deposited material using feedback control |
| WO2015045317A1 (en) * | 2013-09-25 | 2015-04-02 | 凸版印刷株式会社 | Thin film transistor array and image display device |
| US11424182B2 (en) | 2020-05-07 | 2022-08-23 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
2001
- 2001-03-30 JP JP2001101313A patent/JP2002299442A/en not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006049803A (en) * | 2004-07-08 | 2006-02-16 | Ricoh Co Ltd | Method of manufacturing electronic element, contact hole, method of forming the same, electronic element, display element, display device, semiconductor arithmetic element, and computer |
| JP2006165264A (en) * | 2004-12-07 | 2006-06-22 | Sony Corp | Memory, magnetic head, magnetic sensor, and method of manufacturing them |
| JP2010519750A (en) * | 2007-02-20 | 2010-06-03 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Piezo actuator and method for manufacturing the piezoelectric actuator |
| JP2008311630A (en) * | 2007-06-18 | 2008-12-25 | Weyerhaeuser Co | Formation of self-aligned via hole in polymer thin film |
| US8463116B2 (en) | 2008-07-01 | 2013-06-11 | Tap Development Limited Liability Company | Systems for curing deposited material using feedback control |
| WO2015045317A1 (en) * | 2013-09-25 | 2015-04-02 | 凸版印刷株式会社 | Thin film transistor array and image display device |
| JPWO2015045317A1 (en) * | 2013-09-25 | 2017-03-09 | 凸版印刷株式会社 | Thin film transistor array and image display device |
| US10243157B2 (en) | 2013-09-25 | 2019-03-26 | Toppan Printing Co., Ltd. | Thin film transistor array and image display device |
| US11424182B2 (en) | 2020-05-07 | 2022-08-23 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11764149B2 (en) | 2020-05-07 | 2023-09-19 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9892933B2 (en) | Lithography using multilayer spacer for reduced spacer footing | |
| US8986488B2 (en) | Pattern formation method and polymer alloy base material | |
| TWI228792B (en) | Process for producing semiconductor device and semiconductor device | |
| US20050255696A1 (en) | Method of processing resist, semiconductor device, and method of producing the same | |
| US6436810B1 (en) | Bi-layer resist process for dual damascene | |
| JPS63116430A (en) | Method of forming mask | |
| KR20040040346A (en) | Nonlithographic method to produce self-aligned mask, articles produced by same, and compostions for same | |
| JP2016541119A (en) | DC overlay freeze | |
| KR100415088B1 (en) | method for fabricating semiconductor device | |
| US7235479B2 (en) | Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials | |
| JP2002299442A (en) | Method of manufacturing semiconductor device | |
| JP4964406B2 (en) | Formation of narrow shape using edge of self-assembled monolayer | |
| US6833326B2 (en) | Method for forming fine patterns in semiconductor device | |
| US20010031425A1 (en) | Patterning method in semiconductor device fabricating process | |
| JP3863229B2 (en) | Cleaning method and semiconductor device manufacturing method using the same | |
| JP2003305697A (en) | Method for manufacturing hollow structure | |
| JP2003179064A (en) | Method of forming wiring pattern | |
| US7220680B1 (en) | Method for photolithography in semiconductor manufacturing | |
| JP2004134720A (en) | Dry lithography method and gate pattern forming method using it | |
| US20040259004A1 (en) | Method for fabricating a resist mask for patterning semiconductor substrates | |
| US7579283B2 (en) | Insulating layer patterning method, insulating layer formed by the insulating layer patterning method, display device having the insulating layer | |
| JP3952455B2 (en) | Nano-patterning method using organic monomolecular film as resist | |
| JP4675450B2 (en) | Method for forming a thin film pattern | |
| KR102527983B1 (en) | Method of forming fine patterns of semiconductor device | |
| US20240008266A1 (en) | Method of fabricating bit line contacts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |