JP2002289130A - パターン検査装置、パターン検査方法及びデバイス製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 画像のＳ／Ｎ比及び画像の取得速度を改善す
る。 【解決手段】 一次電子線を試料（５）に照射する電子
線照射手段（１ａ、２ａ、２ｂ、６〜８）と、一次電子
線の照射により試料から放出された二次電子線を投影面
（２１）に写像投影させる写像投影手段（９〜１１）
と、水平面内の一つの走査方向に試料を移動可能な移動
手段（４）と、投影面上の像を検出するための複数の撮
像素子が矩形をなすように配列され且つ該矩形の短辺が
走査方向に平行に配置されてなる検出器（２５）が、走
査方向及びこれに垂直な非走査方向の少なくともいずれ
かの方向に、複数、並設された、撮像部（２４）と、移
動手段が試料を走査方向に移動させている間、複数の検
出器により検出された各々の画像信号を処理する処理手
段（１６）と、処理手段により得られた試料の画像に基
づいて試料のパターンを検査する、検査手段（１６，１
９）と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ウェーハ等の試料
に一次荷電粒子を照射することにより発生した二次荷電
粒子又は反射電子を検出することによって当該試料の欠
陥を検査するためのパターン検査装置及び方法、並び
に、このようなパターン検査装置を用いてデバイスを製
造するデバイス製造方法に関する。

【０００２】

【従来技術】従来、半導体ウェーハ等の試料に一次電子
を照射することにより発生した二次電子を検出すること
によって当該試料の欠陥を検査するためのパターン検査
装置が、半導体製造プロセス等で利用されている。

【０００３】このようなパターン検査装置で用いられる
電子線装置には、写像投影した二次電子の２次元画像を
一括検出することにより、試料パターンの欠陥を検査す
る際のスループットを向上させた写像投影型の電子線装
置がある。この装置は、長方形形状に整形した一次電子
線をいわゆるウィーンフィルター（Ｅ×Ｂ分離器）に通
して試料に垂直入射させ、試料から放出された二次電子
を写像投影光学系によって、二次電子強度を増幅させる
マルチチャンネルプレート（ＭＣＰ）に結像させ、増倍
した電子でシンチレータを光らせ、多数のＣＣＤ撮像素
子からなるＣＣＤカメラで２次電子の画像信号を得てい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、試料の微細な欠陥を検出するためＣＣＤ撮
像素子の直径を小さくすると、１個当たりの素子に入射
する光子数が小さくなり、撮像された画像のＳ／Ｎ比が
低下するという問題点があった。その一方で、試料の二
次電子線画像を高速に取得して欠陥検査のスループット
を向上することが希求されている。

【０００５】本発明は、上記事実に鑑みなされたもの
で、高いＳ／Ｎ比の二次電子線画像を取得可能であり、
及び／又は、二次電子線画像の取得速度を向上させた、
パターン検査装置及びパターン検査方法を提供すること
を目的とする。

【０００６】更に、本発明は、半導体デバイスの製造プ
ロセスにおいて、上記のようなパターン検査装置を用い
て試料の欠陥検査を行うことにより、デバイス製品の歩
留まりの向上及び欠陥製品の出荷防止を図った半導体製
造方法を提供することを別の目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、一次荷電粒子線を試料に照射する荷電粒
子線照射手段と、一次荷電粒子線の照射により試料の照
射領域から放出された二次荷電粒子線を投影面に写像投
影して結像させる写像投影手段と、投影面と平行な水平
面内の一つの走査方向に前記試料を移動可能な移動手段
と、投影面上の像を検出するための複数の撮像素子が矩
形をなすように配列され且つ該矩形の一辺が前記走査方
向に平行に配置されてなる検出器が、該走査方向及び上
記水平面内の非走査方向の少なくともいずれかの方向
に、複数、並設された、撮像手段と、移動手段が試料を
走査方向に移動させている間、複数の検出器により検出
された各々の画像信号を処理する処理手段と、処理手段
により得られた試料の画像に基づいて試料のパターンを
検査する、検査手段と、を含んで構成したものである。

【０００８】本発明では、荷電粒子線照射手段が一次荷
電粒子線を試料に照射すると、照射領域から二次荷電粒
子線が放出される。写像投影手段は、放出された二次荷
電粒子線を投影面に写像投影する。移動手段が試料を走
査方向に移動している間に、撮像手段が投影面上の像を
撮像する。撮像手段では、走査方向及び非走査方向の少
なくともいずれかの方向に並設された複数の検出器が各
々の画像信号を出力する。処理手段が複数の検出器から
の画像信号を処理することによって、試料の二次荷電粒
子線画像が取得される。検査手段が、取得された試料の
画像に基づいて試料のパターンを検査する。

【０００９】好ましくは、複数の撮像素子が全体として
矩形に配置された検出器は、走査方向と直角方向に延び
る複数列のライン撮像素子によって順次検出された時間
遅延信号を加算することで画像信号を形成する。これに
よって、個々の検出器の画像信号のＳ／Ｎ比を大幅に向
上することができる。

【００１０】本発明では、撮像手段において、走査方向
及び非走査方向の少なくともいずれかの方向に並設され
た複数の検出器が投影面上の像を各々検出するので、更
に高いＳ／Ｎ比及び画像取得速度の向上の少なくともい
ずれかを達成することができる。

【００１１】走査方向に併設された検出器では、当該試
料上の同一領域の画像を複数の検出器が順次検出するた
め、処理手段は、当該同一領域についての複数の画像信
号に基づいてＳ／Ｎ比の高い画像を得るための処理が可
能となる。例えば、本発明の好ましい態様では、撮像手
段は、少なくとも走査方向に並設された複数の前記検出
器を有し、処理手段は、移動手段が試料を走査方向に移
動させている間、走査方向に並設された複数の検出器で
検出された各々の画像信号を、該検出器間で対応する画
素同士で加算する信号処理を少なくとも実行する。この
加算処理により画像のノイズ成分が相殺されて、画像の
Ｓ／Ｎ比が向上する。

【００１２】また、非走査方向に併設された検出器で
は、当該試料上の別々の領域の画像を複数の検出器が同
時検出するため、処理手段は、当該複数の領域について
の複数の画像信号に基づいて高速度で当該試料の全体画
像を取得することが可能となる。例えば、本発明の別の
好ましい態様では、撮像手段は、少なくとも非走査方向
に並設された複数の検出器を有し、処理手段は、移動手
段が試料を走査方向に移動させている間、非走査方向に
並設された複数の検出器で検出された各々の画像信号
を、並列に処理することにより試料の画像を得る。

【００１３】本発明の更に別の態様では、走査方向及び
非走査方向のいずれの方向にも複数の検出器を並設する
ことによって、高いＳ／Ｎ比及び画像取得速度の向上の
いずれも達成することができる。

【００１４】本発明の別の態様に係るデバイス製造方法
は、上記した各態様のパターン検査装置を用いて、半導
体デバイスの製造に必要となる試料の欠陥を検査する工
程を含む。

【００１５】本発明の他の態様及び作用効果は、以下の
説明によって更に明らかとなる。

【００１６】

【発明の実施の形態】以下、添付図面を参照して本発明
の各実施形態を説明する。 （第１の実施形態；パターン検査装置）図１には、本発
明の第１の実施形態に係るパターン検査装置の概略構成
が示されている。このパターン検査装置１は、いわゆる
写像投影型の電子線装置で、ウェーハ５に一次電子線を
照射する一次電子照射手段と、二次電子を写像投影する
ための写像投影光学系と、二次電子の強度を検出する撮
像手段と、を含んで構成される。

【００１７】このうち一次電子照射手段は、一次電子線
を放出、加速するためカソード及びアノードから構成さ
れた電子銃１ａ、一次電子線を長方形に整形する長方形
開口２ａ、一次電子線を縮小結像させる４極子レンズ２
ｂ、縮小された一次電子線を電場Ｅ及び磁場Ｂの直交す
る場で半導体ウェーハ５に略垂直に当たるように偏向さ
せるＥ×Ｂ偏向器６、開口アパーチャ（ＮＡ）７、及
び、該開口アパーチャを通過した一次電子線をウェーハ
５上に結像させる対物レンズ８、を備える。

【００１８】ここで、４極子レンズ２ｂによって縮小さ
れた一次電子線は、Ｅ×Ｂ偏向器６の偏向主面に例えば
５００μｍ×２５０μｍの像を形成すると同時に開口ア
パーチャ７に電子銃１ａのクロスオーバー像を形成し、
ケーラー証明条件が満たされるようにしている。対物レ
ンズ８によって、ウェーハ７上には例えば１００μｍ×
５０μｍの像が形成され、当該領域が照明される。

【００１９】ウェーハ５は、真空に排気可能な図示しな
い試料室内に配置され、且つ、Ｘ−Ｙ水平面内を移動可
能なステージ４の上に配置されている。このステージ４
がウェーハ５を載置した状態でＸ−Ｙ水平面内を移動す
ることによって、ウェーハ５の検査面が一次電子によっ
て順次走査される。

【００２０】写像投影光学系は、中間静電レンズ９及び
投影静電レンズ１１と、これらレンズの中間に配置され
た絞り１０と、を備える。一次電子線の照射によりウェ
ーハ５から放出された二次電子、反射電子及び散乱電子
は、この写像投影光学系によって、所定の倍率（例えば
２００〜３００倍）で拡大投影され、後述するマルチチ
ャンネルプレート２１の下面に結像される。

【００２１】撮像手段は、マルチチャンネルプレート２
１と、蛍光スクリーン２２と、リレー光学系２３と、撮
像部２４と、を備える。マルチチャンネルプレート２１
は、プレート内に多数のチャンネルを備えており、静電
レンズ９及び１１によって結像された二次電子が該チャ
ンネル内を通過する間に、更に多数の電子を生成させ
る。即ち、二次電子を増幅させる。蛍光スクリーン２２
は、増幅された二次電子が照射されることにより、二次
電子の強度に応じた強さの蛍光を発する。即ち、二次電
子の強度が光の強度に変換される。リレーレンズ２３が
この蛍光を撮像部２４に導くように配置される。撮像部
２４は、リレーレンズ２３により導かれた光を電気信号
に変換するための多数のＣＣＤ撮像素子を備えたＴＤＩ
（Time Delay Integral）検出器が複数併設されて構成
される。このＴＤＩ検出器の詳細な構成及び作用につい
ては、後述する。なお、一次電子の照射によって、二次
電子だけでなく散乱電子や反射電子も発生するが、ここ
では一括して二次電子と称することにする。

【００２２】本実施形態のパターン検査装置１は、制御
部１６によって制御・管理される。制御部１６は、図１
に例示されたように、汎用的なパーソナルコンピュータ
等から構成することができる。このコンピュータは、所
定のプログラムに従って各種制御、演算処理を実行する
制御部本体１４と、本体１４の処理結果を表示するＣＲ
Ｔ１５と、オペレータが命令を入力するためのキーボー
ドやマウス等の入力部１８と、を備える、勿論、パター
ン検査装置専用のハードウェア、或いは、ワークステー
ションなどから制御部１６を構成してもよい。

【００２３】制御部本体１４は、図示しないＣＰＵ、Ｒ
ＡＭ、ＲＯＭ、ハードディスク、ビデオ基板等の各種制
御基板等から構成される。ＲＡＭ若しくはハードディス
クなどのメモリ上には、ＴＤＩ撮像部２４から受信した
電気信号即ちウェーハ５の二次電子画像のデジタル画像
データを記憶するための二次電子画像記憶領域２０が割
り当てられている。また、ハードディスク上には、予め
欠陥の存在しないウェーハの基準画像データを記憶して
おく基準画像記憶部１３が存在する。更に、ハードディ
スク上には、パターン検査装置全体を制御する制御プロ
グラムの他、欠陥検出プログラム１９が格納されてい
る。この欠陥検出プログラム１９は、詳細を後述するよ
うに、ステージ４のＸＹ平面内の移動を制御すると共
に、この間にＴＤＩ撮像部２４から受信したデジタル画
像データに関して加算等の各種演算処理を行い、その結
果得られたデータから記憶領域２０上で２次電子画像を
再構成する機能を有する。更に、この欠陥検出プログラ
ム１９は、記憶領域２０上で構成された二次電子画像デ
ータを読み出し、該画像データに基づき所定のアルゴリ
ズムに従ってウェーハ５の欠陥を自動的に検出する。

【００２４】図２には、ＴＤＩ撮像部２４の詳細な構成
が示されている。この撮像部２４は、長方形形状のＴＤ
Ｉ検出器２５を、その短手方向に連続的に、それらの長
辺が合致した状態で２つ併設している。各々のＴＤＩ検
出器２５は、２０４８ドットのＣＣＤ撮像素子を長手方
向に沿って並べてなるライン撮像素子を、更に短手方向
に沿って５１２ライン並べて構成したものである。図２
の例の場合、２つのＴＤＩ検出器２５が併設されている
ので、短手方向に計１０２４ラインのライン撮像素子が
形成されていることになる。ＴＤＩ検出器２５は、その
短手方向が、ウェーハ５の走査方向に対応するＹ方向に
平行に配置され、その長手方向がＸ方向に平行に配置さ
れる。即ち、ステージ４は、ウェーハ５をＴＤＩ検出器
２５の短手方向に沿って移動させる。

【００２５】次に、本実施形態の作用を説明する。制御
部１６は、ウェーハ５がＹ方向に移動するようにステー
ジ４を駆動制御する。ウェーハ５がＹ方向に移動してい
る間に、電子銃１ａから一次電子線を放出し、長方形開
口２ａ、４極子レンズ２ｂ、Ｅ×Ｂ偏向器６及び対物レ
ンズ８を通して、セットされたウェーハ５表面上に照射
する。上述のように、ウェーハ５上で例えば１００μｍ
×５０μｍの被検査領域が照明され、二次電子が放出さ
れる。この二次電子線は、中間静電レンズ９及び投影静
電レンズ１１によってマルチチャンネルプレート２１の
下面に拡大投影され、撮像部２４により撮像される。

【００２６】撮像部２４では、ウェーハ５がＹ方向に移
動されているため、ＴＤＩ検出器２５におけるある１つ
のライン撮像素子により撮像されたウェーハ上の２０４
８ドット分の直線領域は、走査方向に隣接する次のライ
ン撮像素子によって順次撮像されていく。ステージ移動
とライン撮像素子の信号出力とを同期させておけば、１
つのＴＤＩ検出器２５で、５１２のライン撮像素子の出
力信号を順次時間遅延させて得られた５１２の時間遅延
信号は、ウェーハ上の２０４８ドット分のある１つの直
線領域の画像データに対応する。そこで、１つのＴＤＩ
検出器２５は、これらの５１２の時間遅延信号を加算し
て出力する。この加算処理によって、各ライン撮像素子
のノイズ成分が相殺され、画像データ信号のＳ／Ｎ比を
大幅に向上させることができる。更に５１２のライン撮
像素子の出力信号について遅延時間をシフトさせれば、
同様に、ウェーハ５上で隣接する他の直線領域について
の５１２の時間遅延信号が得られる。１つのＴＤＩ検出
器２５は、順次、それらの信号を直線領域毎に加算出力
し、その結果、ウェーハ５上の被検査領域全体の画像信
号が得られる。

【００２７】本実施形態では、制御部１は、短手方向即
ち走査方向に併設された２つのＴＤＩ検出器２５によっ
て得られた画像信号を、該検出器間で対応する画素同士
で加算し、この結果得られた画像信号からウェーハ５上
の被検査領域全体の画像を構成する処理を少なくとも実
行する。これにより、１つのＴＤＩ検出器２５で得られ
る画像と比較して更にノイズ成分を平滑化し、二次電子
画像のＳ／Ｎ比を√２倍改善することが可能となる。加
算処理された画像データは、ハードディスクの記憶領域
２０に転送され、後段の検査処理の対象となる。

【００２８】写像投影光学系の収差が小さい領域は、円
の内部であるので、図３に示すように、ＴＤＩ検出器２
５を短手方向に４つ併設して２０４８ドット×２０４８
ラインの撮像部２４を構成するのが効率の点で望まし
い。４つのＴＤＩ検出器２５による各画像信号を対応す
る画素同士加算処理することによって、Ｓ／Ｎ比を２倍
に改善することが可能となる。

【００２９】勿論、図４に示すように、任意の個数ｎだ
けＴＤＩ検出器２５を短手方向に併設することもでき
る。ｎ個のＴＤＩ検出器２５による各画像信号を対応す
る画素同士加算処理することによって、Ｓ／Ｎ比を√ｎ
倍に改善することが可能となる。

【００３０】以上のようにＳ／Ｎ比の良好な二次電子線
画像が得られると、本実施形態のパターン検査装置１
は、当該画像からウェーハ５の欠陥を検査する処理を行
う。この欠陥検査処理として、いわゆるパターンマッチ
ング法などを用いることができる。この方法では、基準
画像記憶部１３から読み出した基準画像と、実際に検出
された二次電子線画像とをマッチングして両者の類似度
を表す距離値を演算する。この距離値が所定の閾値より
小さい場合、類似度が高いと判断して「欠陥無し」と判
定する。これに対し、該距離値が所定の閾値以上の場
合、類似度が低いと判断して「欠陥有り」と判定する。
欠陥有りと判定した場合、オペレータに警告表示しても
よい。このとき、ＣＲＴ１５の表示部に二次電子画像１
７を表示するようにしてもよい。なお、二次電子線画像
の部分領域毎に上記パターンマッチング法を用いてもよ
い。

【００３１】パターンマッチング法以外でも、例えば図
７（ａ）〜（ｃ）に示す欠陥検査方法がある。図７
（ａ）には、１番目に検出されたダイの画像３１及び２
番目に検出された他のダイの画像３２が示されている。
３番目に検出された別のダイの画像が１番目の画像３１
と同じか又は類似と判断されれば、２番目のダイ画像３
２の３３の部分が欠陥を有すると判定され、欠陥部分を
検出できる。

【００３２】図７（ｂ）には、ウェーハ上に形成された
パターンの線幅を測定する例が示されている。ウェーハ
上の実際のパターン３４を３５の方向に走査したときの
実際の二次電子の強度信号が３６であり、この信号が予
め較正して定められたスレッショールドレベル３７を連
続的に超える部分の幅３８をパターン３４の線幅として
測定することができる。このように測定された線幅が所
定の範囲内にない場合、当該パターンが欠陥を有すると
判定することができる。

【００３３】図７（ｃ）には、ウェーハ上に形成された
パターンの電位コントラストを測定する例が示されてい
る。図１に示す構成において、ウェーハ５の上方に軸対
称の電極３９を設け、例えばウェーハ電位０Ｖに対して
−１０Ｖの電位を与えておく。このときの−２Ｖの等電
位面は４０で示されるような形状とする。ここで、ウェ
ーハに形成されたパターン４１及び４２は、夫々−４Ｖ
と０Ｖの電位であるとする。この場合、パターン４１か
ら放出された二次電子は−２Ｖ等電位面４０で２ｅＶの
運動エネルギーに相当する上向きの速度を持っているの
で、このポテンシャル障壁４０を越え、軌道４３に示す
ように電極３９から脱出し、検出器７で検出される。一
方、パターン４２から放出された二次電子は−２Ｖの電
位障壁を越えられず、軌道４４に示すようにウェーハ面
に追い戻されるので、検出されない。従って、パターン
４１の検出画像は明るく、パターン４２の検出画像は暗
くなる。かくして、電位コントラストが得られる。検出
画像の明るさと電位とを予め較正しておけば、検出画像
からパターンの電位を測定することができる。そして、
この電位分布からパターンの欠陥部分を評価することが
できる。 （第２の実施形態）第２の実施形態に係る撮像部２４ｂ
を図５に示す。なお、撮像部以外の構成要件は、第１の
実施形態と同様であるので詳細な説明を省略する。

【００３４】図５に示すように、撮像部２４ｂは、ｍ個
のＴＤＩ検出器２５を、その長手方向（Ｘ方向）に連続
的に、それらの短辺が各々合致した状態で併設して構成
される。

【００３５】ウェーハ５がＹ方向に移動している間に、
ｍ個のＴＤＩ検出器２５は、ウェーハ５上でＸ方向に夫
々隣接する異なる領域から放出された二次電子線の画像
信号を各々出力していく。制御部１６は、ｍ個のＴＤＩ
検出器２５による各々の画像信号を並列に処理し、ｍ個
の画像信号からウェーハ５の被検査領域の画像を合成す
る。このように第２の実施形態では、１ラインを走査す
る時間内に、２０４８×ｍドットの画素データが取得さ
れ、画像取得の速度をｍ倍に改善することが可能にな
る。 （第３の実施形態）第３の実施形態に係る撮像部２４ｃ
を図６に示す。なお、撮像部以外の構成要件は、第１の
実施形態と同様であるので詳細な説明を省略する。

【００３６】図６に示すように、撮像部２４ｃは、ｍ行
×ｎ列にＴＤＩ検出器２５を配列することにより構成さ
れる。ウェーハ５がＹ方向に移動している間に、各行の
ｍ個のＴＤＩ検出器２５は、ウェーハ５上でＸ方向に夫
々隣接する異なる領域から放出された二次電子線の画像
信号を各々出力していく。それと共に、各列のｎ個のＴ
ＤＩ検出器２５は、ウェーハ５上の同じ領域の画像を順
次走査する。

【００３７】制御部１６は、各列のｎ個のＴＤＩ検出器
２５の画像信号を、対応する画素同士加算処理し、その
結果、ｍ個の加算処理画像信号を得る。制御部１６は、
このれらｍ個の加算処理画像信号を並列に処理してウェ
ーハ５の被検査領域の画像を合成する。このように第３
の実施形態では、画像のＳ／Ｎ比を√ｎ倍向上すると共
に、画像取得の速度をｍ倍に改善することが可能にな
る。 （第４の実施形態；半導体デバイスの製造方法）第４の
実施形態は、上記第１乃至第３の実施形態で示したパタ
ーン検査装置を半導体デバイス製造工程におけるウェー
ハの評価に適用したものである。

【００３８】デバイス製造工程の一例を図８のフローチ
ャートに従って説明する。この製造工程例は以下の各主
工程を含む。 ウェーハを製造するウェーハ製造工程（又はウェハ
を準備する準備工程）（ステップ１００） 露光に使用するマスクを製作するマスク製造工程
（又はマスクを準備するマスク準備工程）（ステップ１
０１） ウェーハに必要な加工処理を行うウェーハプロセッ
シング工程（ステップ１０２） ウェーハ上に形成されたチップを１個ずつ切り出
し、動作可能にならしめるチップ組立工程（ステップ１
０３） 組み立てられたチップを検査するチップ検査工程
（ステップ１０４） なお、各々の工程は、更に幾つかのサブ工程からなって
いる。

【００３９】これらの主工程の中で、半導体デバイスの
性能に決定的な影響を及ぼす主工程がウェーハプロセッ
シング工程である。この工程では、設計された回路パタ
ーンをウェーハ上に順次積層し、メモリやＭＰＵとして
動作するチップを多数形成する。このウェーハプロセッ
シング工程は以下の各工程を含む。 絶縁層となる誘電体薄膜や配線部、或いは電極部を
形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤや
スパッタリング等を用いる） 形成された薄膜層やウェーハ基板を酸化する酸化工
程 薄膜層やウェーハ基板等を選択的に加工するために
マスク（レチクル）を用いてレジストのパターンを形成
するリソグラフィー工程 レジストパターンに従って薄膜層や基板を加工する
エッチング工程（例えばドライエッチング技術を用い
る） イオン・不純物注入拡散工程 レジスト剥離工程 加工されたウェーハを検査する検査工程 なお、ウェーハプロセッシング工程は必要な層数だけ繰
り返し行い、設計通り動作する半導体デバイスを製造す
る。

【００４０】上記ウェーハプロセッシング工程の中核を
なすリソグラフィー工程を図９のフローチャートに示
す。このリソグラフィー工程は以下の各工程を含む。 前段の工程で回路パターンが形成されたウェーハ上
にレジストをコートするレジスト塗布工程（ステップ２
００） レジストを露光する露光工程（ステップ２０１） 露光されたレジストを現像してレジストのパターン
を得る現像工程（ステップ２０２） 現像されたパターンを安定化させるためのアニール
工程（ステップ２０３） 以上の半導体デバイス製造工程、ウェーハプロセッシン
グ工程、リソグラフィー工程には周知の工程が適用され
る。

【００４１】上記のウェーハ検査工程において、本発
明の上記各実施形態に係るパターン検査装置を用いた場
合、微細なパターンを有する半導体デバイスでも、良好
なＳ／Ｎ比及び並列処理による高スループットの少なく
ともいずれかを達成した状態で高精度に欠陥を検査でき
るので、製品の歩留向上、並びに、欠陥製品の出荷防止
が可能となる。

【００４２】以上が上記各実施形態であるが、本発明
は、上記例にのみ限定されるものではなく本発明の要旨
の範囲内で任意好適に変更可能である。例えば、被検査
試料として半導体ウェーハ５を例に掲げたが、本発明の
被検査試料はこれに限定されず、電子線によって欠陥を
検出することができる任意のものが選択可能である。例
えばウェーハへの露光用パターンが形成されたマスク等
を検査対象とすることもできる。

【００４３】また、上記例では、長方形形状のＴＤＩ検
出器２５の短手方向を走査方向に一致させたが、長手方
向を走査方向に一致させることもできる。この場合、短
手方向に並ぶ撮像素子がライン撮像部となる。なお、Ｔ
ＤＩ検出器２５の撮像素子の配列を長方形以外の矩形
状、例えば正方形とすることもできる。

【００４４】更に、撮像素子としてＣＣＤ以外の手段、
例えばＣＭＯＳセンサーを用いてもよい。また、本発明
は、電子以外の荷電粒子線を用いて欠陥検出を行う装置
にも適用できるばかりでなく、試料の欠陥を検査可能な
画像を取得できる任意の装置にも適用可能である。

【００４５】更に、欠陥検査用の電子線装置として、図
１に示す構成を示したが、電子光学系等は任意好適に変
更可能である。例えば、パターン検査装置１の電子線照
射手段は、ウェーハ５の表面に対して垂直上方から一次
電子線を入射させる形式であるが、Ｅ×Ｂ偏向器６を省
略し、一次電子線をウェーハ５の表面に斜めに入射させ
るようにしてもよい。

【００４６】

【発明の効果】以上詳細に説明したように本発明のパタ
ーン検査装置によれば、走査方向及び非走査方向の少な
くともいずれかの方向に複数の検出器を並設し、これら
の検出器が二次荷電粒子線の投影面上の像を各々検出す
るので、更に高いＳ／Ｎ比及び画像取得速度の向上の少
なくともいずれかを達成することができる、という優れ
た効果が得られる。

【００４７】更に本発明のデバイス製造方法によれば、
上記のようなパターン検査装置を用いて試料の欠陥検査
を行うようにしたので、製品の歩留まりの向上及び欠陥
製品の出荷防止が図れる、という優れた効果が得られ
る。

【図面の簡単な説明】

【図１】本発明に係るパターン検査装置の概略構成図で
ある。

【図２】本発明の第１の実施形態に係るパターン検査装
置で用いられる撮像部におけるＴＤＩ検出器の配列を示
す図である。

【図３】本発明の第１の実施形態に係るパターン検査装
置で用いられる撮像部におけるＴＤＩ検出器の好ましい
配列を示す図である。

【図４】本発明の第１の実施形態に係るパターン検査装
置で用いられる撮像部におけるＴＤＩ検出器の一般的な
配列を示す図である。

【図５】本発明の第２の実施形態に係るパターン検査装
置で用いられる撮像部におけるＴＤＩ検出器の一般的な
配列を示す図である。

【図６】本発明の第３の実施形態に係るパターン検査装
置で用いられる撮像部におけるＴＤＩ検出器の一般的な
配列を示す図である。

【図７】本発明に係るウェーハ検査方法を説明する図で
あって、（ａ）はパターン欠陥検出、（ｂ）は線幅測
定、（ｃ）は電位コントラスト測定を夫々示す。

【図８】半導体デバイス製造プロセスを示すフローチャ
ートである。

【図９】図８の半導体デバイス製造プロセスのうちリソ
グラフィープロセスを示すフローチャートである。

【符号の説明】

１ パターン検査装置 １ａ 電子銃 ２ａ 長方形開口 ２ｂ ４極子レンズ ４ ステージ ５ 半導体ウェーハ（試料） ６ Ｅ×Ｂ偏向器 ７ 開口アパーチャ（ＮＡ） ８ 対物レンズ ９ 中間静電レンズ １０ 絞り １１ 投影静電レンズ １３ 基準画像記憶部 １５ ＣＲＴ １６ 制御部 １７ 二次電子画像 １９ 欠陥検査プログラム ２０ 二次電子画像記憶領域 ２１ マルチチャンネルプレート ２２ 蛍光スクリーン ２３ リレー光学系２３ ２４、２４ｂ、２４ｃ 撮像部 ２５ ＴＤＩ検出器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 37/28 Ｈ０１Ｊ 37/28 Ｂ Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｊ (72)発明者 佐竹 徹 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 畠山 雅規 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 渡辺 賢治 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 Ｆターム(参考） 2F067 AA26 AA45 AA54 BB02 BB04 BB27 CC17 EE03 EE10 HH06 HH13 JJ05 KK04 LL16 NN03 PP12 QQ11 QQ14 RR24 RR27 RR30 RR35 RR40 4M106 AA01 BA02 CA39 DB04 DB05 DJ04 DJ12 DJ24 5C033 NN01 NN02 NP05 NP06 UU04 UU05

Claims (7)

【特許請求の範囲】
1. 【請求項１】 一次荷電粒子線を試料に照射する荷電粒
   子線照射手段と、 前記一次荷電粒子線の照射により前記試料の照射領域か
   ら放出された二次荷電粒子線を投影面に写像投影して結
   像させる写像投影手段と、 前記投影面と平行な水平面内の一つの走査方向に前記試
   料を移動可能な移動手段と、 前記投影面上の像を検出するための複数の撮像素子が矩
   形をなすように配列され且つ該矩形の一辺が前記走査方
   向に平行に配置されてなる検出器が、該走査方向及び前
   記水平面内の非走査方向の少なくともいずれかの方向
   に、複数、並設された、撮像手段と、 前記移動手段が前記試料を前記走査方向に移動させてい
   る間、前記複数の検出器により検出された各々の画像信
   号を処理する処理手段と、 前記処理手段により得られた前記試料の画像に基づいて
   前記試料のパターンを検査する、検査手段と、 を含むパターン検査装置。
2. 【請求項２】 前記撮像手段は、少なくとも前記走査方
   向に並設された複数の前記検出器を有し、 前記処理手段は、前記移動手段が前記試料を前記走査方
   向に移動させている間、前記走査方向に並設された複数
   の検出器で検出された各々の画像信号を、該検出器間で
   対応する画素同士で加算する信号処理を少なくとも実行
   する、請求項１に記載のパターン検査装置。
3. 【請求項３】 前記撮像手段は、少なくとも前記非走査
   方向に並設された複数の前記検出器を有し、 前記処理手段は、前記移動手段が前記試料を前記走査方
   向に移動させている間、前記非走査方向に並設された複
   数の検出器で検出された各々の画像信号を、並列に処理
   することにより前記試料の画像を得る、請求項１に記載
   のパターン検査装置。
4. 【請求項４】 試料のパターンを検査する方法であっ
   て、 一次荷電粒子線を前記試料に照射する荷電粒子線照射工
   程と、 前記一次荷電粒子線の照射により前記試料の照射領域か
   ら放出された二次荷電粒子線を投影面に写像投影して結
   像させる写像投影工程と、 前記投影面と平行な水平面内の一つの走査方向に前記試
   料を移動させる移動工程と、 前記投影面上の像を検出するための複数の撮像素子が矩
   形をなすように配列され且つ該矩形の一辺が前記走査方
   向に平行に配置されてなる検出器が、該走査方向及び前
   記水平面内の非走査方向の少なくともいずれかの方向
   に、複数、並設された、撮像手段を用いて、前記投影面
   上の像を検出する検出工程と、 前記移動手段が前記試料を前記走査方向に移動させてい
   る間、前記複数の検出器により検出された各々の画像信
   号を処理する処理工程と、 前記処理工程で得られた前記試料の画像に基づいて前記
   試料のパターンを検査する、検査工程と、 を含むパターン検査方法。
5. 【請求項５】 前記撮像手段は、少なくとも前記走査方
   向に並設された複数の前記検出器を有し、 前記処理工程は、前記移動工程で前記試料を前記走査方
   向に移動させている間、前記走査方向に並設された複数
   の検出器で検出された各々の画像信号を、該検出器間で
   対応する画素同士で加算する信号処理を少なくとも実行
   する、請求項４に記載のパターン検査方法。
6. 【請求項６】 前記撮像手段は、少なくとも前記非走査
   方向に並設された複数の前記検出器を有し、 前記処理工程は、前記移動工程で前記試料を前記走査方
   向に移動させている間、前記非走査方向に並設された複
   数の検出器で検出された各々の画像信号を、並列に処理
   することにより前記試料の画像を得る、請求項４に記載
   のパターン検査方法。
7. 【請求項７】 請求項１乃至３のいずれか１項に記載の
   パターン検査装置を用いて、加工中又は完成品のウェー
   ハのパターンを検査する工程を含む、デバイス製造方
   法。