JP2002280571A - ＧａＮ系ＨＥＭＴのシミュレーション装置 - Google Patents
ＧａＮ系ＨＥＭＴのシミュレーション装置Info
- Publication number
- JP2002280571A JP2002280571A JP2001077644A JP2001077644A JP2002280571A JP 2002280571 A JP2002280571 A JP 2002280571A JP 2001077644 A JP2001077644 A JP 2001077644A JP 2001077644 A JP2001077644 A JP 2001077644A JP 2002280571 A JP2002280571 A JP 2002280571A
- Authority
- JP
- Japan
- Prior art keywords
- gan
- resistor
- source
- current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 従来の等価回路モデルでは、ＧａＮ系ＨＥＭ
ＴのＤＣ測定による真性トランスコンダクタンスとＲＦ
測定による真性トランスコンダクタンスの差、及びその
原因となる物理的な要素との関連を明らかにすることが
できず、素子特性の解析やデバイス構造の最適化に応用
するシュミレーションを効率良く実行できない問題があ
った。 【解決手段】 化合物半導体ＦＥＴの等価回路モデルに
おけるドレイン・ノード側に、第１の容量Ｃｄｒ及び第
２の抵抗Ｒｄｒの並列回路を設け、ソース・ノード側
に、第２の容量Ｃｓｒ及び第４の抵抗Ｒｓｒの並列回路
を設けたＧａＮ系ＨＥＭＴの等価回路モデルを組み込ん
だシミュレーション装置。
ＴのＤＣ測定による真性トランスコンダクタンスとＲＦ
測定による真性トランスコンダクタンスの差、及びその
原因となる物理的な要素との関連を明らかにすることが
できず、素子特性の解析やデバイス構造の最適化に応用
するシュミレーションを効率良く実行できない問題があ
った。 【解決手段】 化合物半導体ＦＥＴの等価回路モデルに
おけるドレイン・ノード側に、第１の容量Ｃｄｒ及び第
２の抵抗Ｒｄｒの並列回路を設け、ソース・ノード側
に、第２の容量Ｃｓｒ及び第４の抵抗Ｒｓｒの並列回路
を設けたＧａＮ系ＨＥＭＴの等価回路モデルを組み込ん
だシミュレーション装置。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＮ系ＨＥＭＴ
の等価回路モデルを組み込んだ高周波回シミュレーショ
ン装置に関する。
の等価回路モデルを組み込んだ高周波回シミュレーショ
ン装置に関する。
【０００２】
【従来の技術】ワイド・バンドギャップを有する半導体
であるＧａＮを使用した半導体装置は、ＧａＡｓを使用
した半導体装置と同等以上の高周波動作が可能で、しか
も高耐圧特性の必要な動作が可能なことから、電力密度
の高い高周波パワー・デバイスの半導体材料として注目
を集めている。
であるＧａＮを使用した半導体装置は、ＧａＡｓを使用
した半導体装置と同等以上の高周波動作が可能で、しか
も高耐圧特性の必要な動作が可能なことから、電力密度
の高い高周波パワー・デバイスの半導体材料として注目
を集めている。
【０００３】ＧａＮ系材料を使用した電界効果トランジ
スタの中でも、ＡｌＧａＮにより電子供給層を構成した
ＨＥＭＴ（High Electron Mobility Transistor）は、
ＧａＡｓ系のＨＥＭＴに較べて二次元電子濃度を高くで
きる利点があるため、高周波パワー・トランジスタとし
て極めて有望である。
スタの中でも、ＡｌＧａＮにより電子供給層を構成した
ＨＥＭＴ（High Electron Mobility Transistor）は、
ＧａＡｓ系のＨＥＭＴに較べて二次元電子濃度を高くで
きる利点があるため、高周波パワー・トランジスタとし
て極めて有望である。
【０００４】上述のＧａＮ系材料を使用したＨＥＭＴの
用途に合わせたデバイス構造最適化を行う場合や、集積
化してＭＭＩＣ（Micro-wave Monolithic Integrated
Circuit）とする場合には、シミュレーションを用いて
設計することが有効であるが、そのためにはＧａＮ系材
料を使用したＨＥＭＴの特性を精度良く再現できる等価
回路モデルが必要となる。
用途に合わせたデバイス構造最適化を行う場合や、集積
化してＭＭＩＣ（Micro-wave Monolithic Integrated
Circuit）とする場合には、シミュレーションを用いて
設計することが有効であるが、そのためにはＧａＮ系材
料を使用したＨＥＭＴの特性を精度良く再現できる等価
回路モデルが必要となる。
【０００５】ところが、ＧａＮ系材料を使用したＨＥＭ
Ｔは、従来のＧａＡｓなどの化合物半導体を使用した電
界効果トランジスタと異なり、ＤＣ測定による真性トラ
ンスコンダクタンスがＲＦ測定による真性トランスコン
ダクタンスと大きく異なるため、従来のＧａＡｓ電界効
果トランジスタの等価回路モデルをそのまま用いたシミ
ュレーションではＧａＮ系材料を使用したＨＥＭＴの特
性を精度良く再現できない問題がある。
Ｔは、従来のＧａＡｓなどの化合物半導体を使用した電
界効果トランジスタと異なり、ＤＣ測定による真性トラ
ンスコンダクタンスがＲＦ測定による真性トランスコン
ダクタンスと大きく異なるため、従来のＧａＡｓ電界効
果トランジスタの等価回路モデルをそのまま用いたシミ
ュレーションではＧａＮ系材料を使用したＨＥＭＴの特
性を精度良く再現できない問題がある。
【０００６】この再現性の問題に関し、ＲＦ測定の等価
回路モデルが「2000 IEEE MTT-S Digest,WE2B-5, June
11-16, 2000」により提案されているが、このモデルで
は凡そ１００に及ぶ電圧条件でＳパラメータを測定し、
ＦＥＴパラメータを抽出してＤＣ測定による値との差分
を計算し、その計算結果を取り入れてシミュミレーショ
ンを行う必要がある。そのため、このモデルでは、パラ
メータ抽出をおこなうために多大な時間と労力を必要と
する。
回路モデルが「2000 IEEE MTT-S Digest,WE2B-5, June
11-16, 2000」により提案されているが、このモデルで
は凡そ１００に及ぶ電圧条件でＳパラメータを測定し、
ＦＥＴパラメータを抽出してＤＣ測定による値との差分
を計算し、その計算結果を取り入れてシミュミレーショ
ンを行う必要がある。そのため、このモデルでは、パラ
メータ抽出をおこなうために多大な時間と労力を必要と
する。
【０００７】更に、このモデルは、ＤＣ測定による真性
トランスコンダクタンスとＲＦ測定による真性トランス
コンダクタンスの差、及びその原因となる物理的な要素
との関連を明らかにするものではないので、素子特性の
解析やデバイス構造の最適化に応用するのは極めて困難
である。
トランスコンダクタンスとＲＦ測定による真性トランス
コンダクタンスの差、及びその原因となる物理的な要素
との関連を明らかにするものではないので、素子特性の
解析やデバイス構造の最適化に応用するのは極めて困難
である。
【０００８】
【発明が解決しようとする課題】このように従来の等価
回路モデルでは、ＧａＮ系材料を使用したＨＥＭＴのＤ
Ｃ測定による真性トランスコンダクタンスとＲＦ測定に
よる真性トランスコンダクタンスの差、及びその原因と
なる物理的な要素との関連を明らかにすることができ
ず、シミュレーションを効率良く実行できない問題があ
った。
回路モデルでは、ＧａＮ系材料を使用したＨＥＭＴのＤ
Ｃ測定による真性トランスコンダクタンスとＲＦ測定に
よる真性トランスコンダクタンスの差、及びその原因と
なる物理的な要素との関連を明らかにすることができ
ず、シミュレーションを効率良く実行できない問題があ
った。
【０００９】本発明は、上述の問題を解決するためにな
されたもので、ＤＣ特性及びＲＦ特性の両方を精度良
く、且つ容易に再現できるＧａＮ系ＨＥＭＴ等価回路モ
デルを組み込んだ高周波回路シミュレーション装置を提
供することを目的とする。
されたもので、ＤＣ特性及びＲＦ特性の両方を精度良
く、且つ容易に再現できるＧａＮ系ＨＥＭＴ等価回路モ
デルを組み込んだ高周波回路シミュレーション装置を提
供することを目的とする。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に本発明では、ＧａＮ系ＨＥＭＴのドレイン電極に相当
するドレイン・ノードと、前記ＧａＮ系ＨＥＭＴのソー
ス電極に相当するソース・ノードと、前記ＧａＮ系ＨＥ
ＭＴのゲート電極に相当するゲート・ノードと、前記Ｇ
ａＮ系ＨＥＭＴのドレイン電流に相当する第１の電流源
と、前記ドレイン・ノードと前記第１の電流源との間に
直列に接続された第１のインダクタンス、第１の容量、
及び第１の抵抗と、前記第１の容量に並列に接続された
第２の抵抗と、前記ソース・ノードと前記第１の電流源
との間に直列に接続された第２のインダクタンス、第２
の容量、及び第３の抵抗と、前記第２の容量に並列に接
続された第４の抵抗と、前記ゲート・ノードに接続され
た第３のインダクタンス、及び第５の抵抗を含む直列接
続と、前記第３のインダクタンス、及び第５の抵抗の直
列接続と前記第１の電流源のドレイン端との間に接続さ
れた前記ＧａＮ系ＨＥＭＴのゲート・ドレイン間電流に
相当する第２の電流源と、前記第２の電流源に並列に接
続された第３の容量と、前記第３のインダクタンス、及
び第５の抵抗の直列接続と前記第１の電流源のソース端
との間に接続された前記ＧａＮ系ＨＥＭＴのゲート・ソ
ース間電流に相当する第３の電流源と、前記第３の電流
源に並列に接続された第４の容量及び第６の抵抗を含む
直列接続と、前記第１の電流源に並列に接続された第５
の容量と、前記第１の電流源に並列に接続された第６の
容量及び第７の抵抗含む直列接続とを有する前記ＧａＮ
系ＨＥＭＴの等価回路モデルを組み込んだシミュレーシ
ョン装置を提供する。
に本発明では、ＧａＮ系ＨＥＭＴのドレイン電極に相当
するドレイン・ノードと、前記ＧａＮ系ＨＥＭＴのソー
ス電極に相当するソース・ノードと、前記ＧａＮ系ＨＥ
ＭＴのゲート電極に相当するゲート・ノードと、前記Ｇ
ａＮ系ＨＥＭＴのドレイン電流に相当する第１の電流源
と、前記ドレイン・ノードと前記第１の電流源との間に
直列に接続された第１のインダクタンス、第１の容量、
及び第１の抵抗と、前記第１の容量に並列に接続された
第２の抵抗と、前記ソース・ノードと前記第１の電流源
との間に直列に接続された第２のインダクタンス、第２
の容量、及び第３の抵抗と、前記第２の容量に並列に接
続された第４の抵抗と、前記ゲート・ノードに接続され
た第３のインダクタンス、及び第５の抵抗を含む直列接
続と、前記第３のインダクタンス、及び第５の抵抗の直
列接続と前記第１の電流源のドレイン端との間に接続さ
れた前記ＧａＮ系ＨＥＭＴのゲート・ドレイン間電流に
相当する第２の電流源と、前記第２の電流源に並列に接
続された第３の容量と、前記第３のインダクタンス、及
び第５の抵抗の直列接続と前記第１の電流源のソース端
との間に接続された前記ＧａＮ系ＨＥＭＴのゲート・ソ
ース間電流に相当する第３の電流源と、前記第３の電流
源に並列に接続された第４の容量及び第６の抵抗を含む
直列接続と、前記第１の電流源に並列に接続された第５
の容量と、前記第１の電流源に並列に接続された第６の
容量及び第７の抵抗含む直列接続とを有する前記ＧａＮ
系ＨＥＭＴの等価回路モデルを組み込んだシミュレーシ
ョン装置を提供する。
【００１１】この構成のシミュレーション装置では、Ｄ
Ｃ特性及びＲＦ特性の両方を精度良く、且つ容易に再現
することが可能である。
Ｃ特性及びＲＦ特性の両方を精度良く、且つ容易に再現
することが可能である。
【００１２】
【発明の実施の形態】一般的なＧａＮ系ＨＥＭＴの構造
は図２に示されるような断面構造を有する。即ち、サフ
ァイア、又はＳｉＣからなる基板１を有し、その基板１
上に、バッファ層としてアンドープのＧａＮ電子蓄積層
２が形成され、ＧａＮ電子蓄積層２上には、アンドープ
のＡｌＧａＮスペーサ層３が数ｎｍの厚さで、ｎ型Ａｌ
ＧａＮ電子供給層４が数十ｎｍの厚さで、更にアンドー
プのＡｌＧａＮキャップ層５が数ｎｍの厚さで形成され
る。
は図２に示されるような断面構造を有する。即ち、サフ
ァイア、又はＳｉＣからなる基板１を有し、その基板１
上に、バッファ層としてアンドープのＧａＮ電子蓄積層
２が形成され、ＧａＮ電子蓄積層２上には、アンドープ
のＡｌＧａＮスペーサ層３が数ｎｍの厚さで、ｎ型Ａｌ
ＧａＮ電子供給層４が数十ｎｍの厚さで、更にアンドー
プのＡｌＧａＮキャップ層５が数ｎｍの厚さで形成され
る。
【００１３】また、ゲート電極６は高いショットキ障壁
を得るためにＡｌＧａＮキャップ層５上に、ソース電極
７、及びドレイン電極８は、低い接触抵抗のオーミック
・コンタクトを得るためにＡｌＧａＮキャップ層５が除
去されたｎ型ＡｌＧａＮ電子供給層４上に形成される。
を得るためにＡｌＧａＮキャップ層５上に、ソース電極
７、及びドレイン電極８は、低い接触抵抗のオーミック
・コンタクトを得るためにＡｌＧａＮキャップ層５が除
去されたｎ型ＡｌＧａＮ電子供給層４上に形成される。
【００１４】このような構成のＧａＮ系ＨＥＭＴの素子
構造面からの等価回路モデル検討のため、ゲート電極６
とソース電極７との間隔、並びにゲート電極６とドレイ
ン電極８との間隔が異なるゲート幅２００μｍの複数の
評価サンプルを作成し、ゲート電極６からソース電極７
及びドレイン電極８、ゲート電極６からソース電極７の
み、並びにゲート電極６からドレイン電極８のみの３条
件で電流を流し、ＤＣ測定によるゲート電流の測定結果
より各電極間隔に対する抵抗値を算出した。
構造面からの等価回路モデル検討のため、ゲート電極６
とソース電極７との間隔、並びにゲート電極６とドレイ
ン電極８との間隔が異なるゲート幅２００μｍの複数の
評価サンプルを作成し、ゲート電極６からソース電極７
及びドレイン電極８、ゲート電極６からソース電極７の
み、並びにゲート電極６からドレイン電極８のみの３条
件で電流を流し、ＤＣ測定によるゲート電流の測定結果
より各電極間隔に対する抵抗値を算出した。
【００１５】その算出抵抗値を塗りつぶしの四角マーク
でプロットすると共に、この抵抗値が電極間隔を変数と
する一次式になるものとして最小二乗法によりパラメー
タ値を求めて得た直線を図３に示す。図３により電極間
隔に依存する抵抗を見ると、２．１Ω／μｍとなるが、
この抵抗は、評価サンプルに使用したウェハのシート抵
抗４２０Ω／□から算出される抵抗とよく一致した。
尚、電極間隔に依存しない抵抗値は２１Ωである。
でプロットすると共に、この抵抗値が電極間隔を変数と
する一次式になるものとして最小二乗法によりパラメー
タ値を求めて得た直線を図３に示す。図３により電極間
隔に依存する抵抗を見ると、２．１Ω／μｍとなるが、
この抵抗は、評価サンプルに使用したウェハのシート抵
抗４２０Ω／□から算出される抵抗とよく一致した。
尚、電極間隔に依存しない抵抗値は２１Ωである。
【００１６】更に、電極間隔が２．１μｍと１．６μｍ
の試料に対してＳパラメータの測定を行い、５ＧＨｚで
得られたソース抵抗の値を図３中に中抜きの四角マーク
でプロットしてあるが、５ＧＨｚでの抵抗値は前記ＤＣ
測定から算出した抵抗値の約半分であった。図３からＤ
Ｃ測定で得られるソース側の寄生抵抗は、電極間隔に依
存しないインピーダンスが大きく寄与していることが判
明した。
の試料に対してＳパラメータの測定を行い、５ＧＨｚで
得られたソース抵抗の値を図３中に中抜きの四角マーク
でプロットしてあるが、５ＧＨｚでの抵抗値は前記ＤＣ
測定から算出した抵抗値の約半分であった。図３からＤ
Ｃ測定で得られるソース側の寄生抵抗は、電極間隔に依
存しないインピーダンスが大きく寄与していることが判
明した。
【００１７】このような結果から、本願発明者はＧａＮ
系ＨＥＭＴでは、オーミック電極の２次元電子層に対す
るコンタクト部分に容量が含まれると考え、図１に示さ
れる等価回路モデルを創出した。 （実施形態）図１は、本発明によるＧａＮ系ＨＥＭＴの
等価回路モデルを示す。図１において、まず、ドレイン
電極８からソース電極に至るパスで各パラメータを考え
る。ドレイン電極８には、インダクタンスＬｄを介し
て、ＲＦ電流に対する容量Ｃｄｒ及びＤＣ電流に対する
抵抗Ｒｄｒの並列接続回路が接続される。
系ＨＥＭＴでは、オーミック電極の２次元電子層に対す
るコンタクト部分に容量が含まれると考え、図１に示さ
れる等価回路モデルを創出した。 （実施形態）図１は、本発明によるＧａＮ系ＨＥＭＴの
等価回路モデルを示す。図１において、まず、ドレイン
電極８からソース電極に至るパスで各パラメータを考え
る。ドレイン電極８には、インダクタンスＬｄを介し
て、ＲＦ電流に対する容量Ｃｄｒ及びＤＣ電流に対する
抵抗Ｒｄｒの並列接続回路が接続される。
【００１８】また、容量Ｃｄｒ及び抵抗Ｒｄｒの接続点
からドレイン側の分布抵抗Ｒｄｄを介して、ドレイン電
流Ｉｄが電流源として接続される。そして、ソース側の
抵抗Ｒｓｄは、ソース電極７側のＲＦ電流に対する容量
Ｃｓｒ及びＤＣ電流に対する抵抗Ｒｓｒの並列接続回路
とドレイン電流Ｉｄとの間に接続される。
からドレイン側の分布抵抗Ｒｄｄを介して、ドレイン電
流Ｉｄが電流源として接続される。そして、ソース側の
抵抗Ｒｓｄは、ソース電極７側のＲＦ電流に対する容量
Ｃｓｒ及びＤＣ電流に対する抵抗Ｒｓｒの並列接続回路
とドレイン電流Ｉｄとの間に接続される。
【００１９】更に、容量Ｃｓｒ及び抵抗Ｒｓｒの接続点
には、ソース電極７側インダクタンスＬｓがソース電極
７から接続される。尚、ドレイン電流Ｉｄを示す電流源
の両端には、ソース及びドレイン間のトランジスタ真性
部分の容量Ｃｄｓ、並びにＧａＮ電子蓄積層２とのＤＣ
カット用容量ＣｒｆとＲＦ出力抵抗Ｒｃｆとの直列回路
が、夫々並列接続される。
には、ソース電極７側インダクタンスＬｓがソース電極
７から接続される。尚、ドレイン電流Ｉｄを示す電流源
の両端には、ソース及びドレイン間のトランジスタ真性
部分の容量Ｃｄｓ、並びにＧａＮ電子蓄積層２とのＤＣ
カット用容量ＣｒｆとＲＦ出力抵抗Ｒｃｆとの直列回路
が、夫々並列接続される。
【００２０】次に、ゲート電極６から見た各パラメータ
を見る。ゲート電極６には、ゲートのインダクタンスＬ
ｇ及び抵抗Ｒｇが直列に接続される。抵抗Ｒｇからは、
ゲート・ドレイン間電流Ｉｇｄがドレイン電流Ｉｄを示
す電流源のドレイン側との間に電流源として接続され、
ゲート・ソース間電流Ｉｇｓがドレイン電流Ｉｄを示す
電流源のソース側との間に電流源として接続される。
を見る。ゲート電極６には、ゲートのインダクタンスＬ
ｇ及び抵抗Ｒｇが直列に接続される。抵抗Ｒｇからは、
ゲート・ドレイン間電流Ｉｇｄがドレイン電流Ｉｄを示
す電流源のドレイン側との間に電流源として接続され、
ゲート・ソース間電流Ｉｇｓがドレイン電流Ｉｄを示す
電流源のソース側との間に電流源として接続される。
【００２１】また、ゲート・ドレイン間電流Ｉｇｄに
は、ゲート・ドレイン間容量Ｃｇｄが並列接続され、ゲ
ート・ソース間電流Ｉｇｓには、ゲート・ソース間容量
Ｃｇｓ及びゲート電流の抵抗Ｒｉの直列回路が並列接続
される。
は、ゲート・ドレイン間容量Ｃｇｄが並列接続され、ゲ
ート・ソース間電流Ｉｇｓには、ゲート・ソース間容量
Ｃｇｓ及びゲート電流の抵抗Ｒｉの直列回路が並列接続
される。
【００２２】上述の等価回路モデルを組み込んだシミュ
レーション装置によりＧａＮ系ＨＥＭＴのトランスコン
ダクタンスを計算したところ、図５の破線の曲線で示さ
れるようにＳパラメータ測定で得た値とよく一致した。
また、Ｓパラメータの値や１．９ＧＨｚでの出力特性に
ついても誤差５％以内のシミュレーションが実現でき、
ＧａＮ系ＨＥＭＴの実測値を良く再現できることが確認
された。
レーション装置によりＧａＮ系ＨＥＭＴのトランスコン
ダクタンスを計算したところ、図５の破線の曲線で示さ
れるようにＳパラメータ測定で得た値とよく一致した。
また、Ｓパラメータの値や１．９ＧＨｚでの出力特性に
ついても誤差５％以内のシミュレーションが実現でき、
ＧａＮ系ＨＥＭＴの実測値を良く再現できることが確認
された。
【００２３】図１では、ドレイン・ノードからドレイン
電流に対応する電流源Ｉｄに向かって、順に、インダク
タ、容量と抵抗の並列回路、抵抗を接続した例を示した
が、これら３要素の順番を入れ変えても同じ効果を示す
ことができる。同様に、電流源Ｉｄからソース・ノード
へは、順に、抵抗、抵抗と容量の並列回路、インダクタ
を接続する図を示したが、これら３要素の順番を入れ変
えても同じ効果が得られる。
電流に対応する電流源Ｉｄに向かって、順に、インダク
タ、容量と抵抗の並列回路、抵抗を接続した例を示した
が、これら３要素の順番を入れ変えても同じ効果を示す
ことができる。同様に、電流源Ｉｄからソース・ノード
へは、順に、抵抗、抵抗と容量の並列回路、インダクタ
を接続する図を示したが、これら３要素の順番を入れ変
えても同じ効果が得られる。
【００２４】また、図１ではドレイン・ノードと電流源
Ｉｄとの間に、容量と抵抗の並列回路を導入したが、こ
れを直列接続とした回路を用いることも可能である。直
列接続した場合には、この回路に並列に抵抗を接続し、
更にこの並列回路にインダクタを直列接続する回路を用
いることができる。ソース・ノードと電流源Ｉｄの間に
も、同様に、容量と抵抗を直列接続し、この回路に並列
に抵抗を接続し、更にこの並列回路にインダクタを直列
接続する回路を用いることができる。
Ｉｄとの間に、容量と抵抗の並列回路を導入したが、こ
れを直列接続とした回路を用いることも可能である。直
列接続した場合には、この回路に並列に抵抗を接続し、
更にこの並列回路にインダクタを直列接続する回路を用
いることができる。ソース・ノードと電流源Ｉｄの間に
も、同様に、容量と抵抗を直列接続し、この回路に並列
に抵抗を接続し、更にこの並列回路にインダクタを直列
接続する回路を用いることができる。
【００２５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ＤＣ特性及びＲＦ特性の両方を精度良く、且つ容
易に再現できるＧａＮ系ＨＥＭＴ等価回路モデルを組み
込んだ高周波回路用シミュレーション装置を得ることが
できる。また、ＧａＮ系ＨＥＭＴ等価回路モデルの各回
路要素はＧａＮ系ＨＥＭＴの構造的な物理要素に対応付
けられているため、応用用途に応じたデバイス構造の最
適化及びＭＭＩＣのデザインを容易にする。高周波回路
用シミュレーション装置を得ることができる。
れば、ＤＣ特性及びＲＦ特性の両方を精度良く、且つ容
易に再現できるＧａＮ系ＨＥＭＴ等価回路モデルを組み
込んだ高周波回路用シミュレーション装置を得ることが
できる。また、ＧａＮ系ＨＥＭＴ等価回路モデルの各回
路要素はＧａＮ系ＨＥＭＴの構造的な物理要素に対応付
けられているため、応用用途に応じたデバイス構造の最
適化及びＭＭＩＣのデザインを容易にする。高周波回路
用シミュレーション装置を得ることができる。
【図１】 本発明の実施形態に係わるＧａＮ系ＨＥＭＴ
等価回路モデル図。
等価回路モデル図。
【図２】 ＧａＮ系ＨＥＭＴの構造断面図。
【図３】 電極間隔に対する抵抗値変化を示す図。
【図４】 本発明によるシミュレーションの再現性を示
す図。
す図。
１…基板 ２…ＧａＮ電子蓄積層 ３…ＡｌＧａＮスペーサ層 ４…ｎ型ＡｌＧａＮ電子供給層 ５…ＡｌＧａＮキャップ層 ６…ゲート電極 ７…ソース電極 ８…ドレイン電極 Ｌｄ、Ｌｓ、Ｌｇ…インダクタンス Ｃｄｒ、Ｃｓｒ、Ｃｄｓ…容量 Ｒｄｒ、Ｒｓｒ、Ｒｇ、Ｒｉ…抵抗 Ｒｄｄ、Ｒｓｄ…抵抗 Ｉｄ…ドレイン電流 Ｃｒｆ…ＤＣカット容量 Ｒｃｆ…ＲＦ出力抵抗 Ｉｇｄ…ゲート・ドレイン間電流 Ｉｇｓ…ゲート・ソース間電流 Ｃｇｄ…ゲート・ドレイン間容量 Ｃｇｓ…ゲート・ソース間容量
Claims (3)
- 【請求項１】ＧａＮ系ＨＥＭＴのドレイン電極に相当す
るドレイン・ノードと、 前記ＧａＮ系ＨＥＭＴのソース電極に相当するソース・
ノードと、 前記ＧａＮ系ＨＥＭＴのゲート電極に相当するゲート・
ノードと、 前記ＧａＮ系ＨＥＭＴのドレイン電流に相当する第１の
電流源と、 前記ドレイン・ノードと前記第１の電流源との間に直列
に接続された第１のインダクタンス、第１の容量、及び
第１の抵抗と、 前記第１の容量に並列に接続された第２の抵抗と、 前記ソース・ノードと前記第１の電流源との間に直列に
接続された第２のインダクタンス、第２の容量、及び第
３の抵抗と、 前記第２の容量に並列に接続された第４の抵抗と、 前記ゲート・ノードに接続された第３のインダクタン
ス、及び第５の抵抗を含む直列接続と、 前記第３のインダクタンス、及び第５の抵抗の直列接続
と前記第１の電流源のドレイン端との間に接続された前
記ＧａＮ系ＨＥＭＴのゲート・ドレイン間電流に相当す
る第２の電流源と、 前記第２の電流源に並列に接続された第３の容量と、 前記第３のインダクタンス、及び第５の抵抗の直列接続
と前記第１の電流源のソース端との間に接続された前記
ＧａＮ系ＨＥＭＴのゲート・ソース間電流に相当する第
３の電流源と、 前記第３の電流源に並列に接続された第４の容量及び第
６の抵抗を含む直列接続と、 前記第１の電流源に並列に接続された第５の容量と、 前記第１の電流源に並列に接続された第６の容量及び第
７の抵抗含む直列接続とを有する前記ＧａＮ系ＨＥＭＴ
の等価回路モデルを組み込んだシミュレーション装置。 - 【請求項２】前記第２の抵抗が、前記第１の容量及び第
１の抵抗の直列接続に並列に接続されたＧａＮ系ＨＥＭ
Ｔの等価回路モデルを組み込んだ請求項１記載のシミュ
レーション装置。 - 【請求項３】前記第４の抵抗が、前記第２の容量及び第
３の抵抗の直列接続に並列に接続されたＧａＮ系ＨＥＭ
Ｔの等価回路モデルを組み込んだ請求項１記載のシミュ
レーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001077644A JP2002280571A (ja) | 2001-03-19 | 2001-03-19 | ＧａＮ系ＨＥＭＴのシミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001077644A JP2002280571A (ja) | 2001-03-19 | 2001-03-19 | ＧａＮ系ＨＥＭＴのシミュレーション装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280571A true JP2002280571A (ja) | 2002-09-27 |
Family
ID=18934368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001077644A Pending JP2002280571A (ja) | 2001-03-19 | 2001-03-19 | ＧａＮ系ＨＥＭＴのシミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002280571A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515320A (ja) * | 2005-10-03 | 2009-04-09 | インターナショナル レクティファイアー コーポレイション | Ｉｉｉ族窒化物半導体素子の製造 |
| US8026132B2 (en) | 2006-03-14 | 2011-09-27 | Northrop Grumman Systems Corporation | Leakage barrier for GaN based HEMT active device |
| JP2011249827A (ja) * | 2011-07-19 | 2011-12-08 | Fujitsu Ltd | 化合物半導体装置 |
| WO2013038631A1 (ja) * | 2011-09-13 | 2013-03-21 | パナソニック株式会社 | 半導体装置の等価回路、半導体装置のシミュレーション方法、及び半導体装置のシミュレーション装置 |
| JP2014017441A (ja) * | 2012-07-11 | 2014-01-30 | Mitsubishi Electric Corp | 大信号等価回路モデルを用いたトランジスタ特性計算装置 |
| CN107103122A (zh) * | 2017-04-01 | 2017-08-29 | 北京交通大学 | 非分段GaN HEMT模型的建立方法 |
-
2001
- 2001-03-19 JP JP2001077644A patent/JP2002280571A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009515320A (ja) * | 2005-10-03 | 2009-04-09 | インターナショナル レクティファイアー コーポレイション | Ｉｉｉ族窒化物半導体素子の製造 |
| US8026132B2 (en) | 2006-03-14 | 2011-09-27 | Northrop Grumman Systems Corporation | Leakage barrier for GaN based HEMT active device |
| US8809137B2 (en) | 2006-03-14 | 2014-08-19 | Northrop Grumman Systems Corporation | Leakage barrier for GaN based HEMT active device |
| US8809907B2 (en) | 2006-03-14 | 2014-08-19 | Northrop Grumman Systems Corporation | Leakage barrier for GaN based HEMT active device |
| JP2011249827A (ja) * | 2011-07-19 | 2011-12-08 | Fujitsu Ltd | 化合物半導体装置 |
| WO2013038631A1 (ja) * | 2011-09-13 | 2013-03-21 | パナソニック株式会社 | 半導体装置の等価回路、半導体装置のシミュレーション方法、及び半導体装置のシミュレーション装置 |
| US8893072B2 (en) | 2011-09-13 | 2014-11-18 | Panasonic Corporation | Equivalent circuit of semiconductor device, simulation method for semiconductor device, and simulation device for semiconductor device |
| JP2014017441A (ja) * | 2012-07-11 | 2014-01-30 | Mitsubishi Electric Corp | 大信号等価回路モデルを用いたトランジスタ特性計算装置 |
| US9111061B2 (en) | 2012-07-11 | 2015-08-18 | Mitsubishi Electric Corporation | Transistor characteristic calculation apparatus using large signal equivalent circuit model |
| CN107103122A (zh) * | 2017-04-01 | 2017-08-29 | 北京交通大学 | 非分段GaN HEMT模型的建立方法 |
| CN107103122B (zh) * | 2017-04-01 | 2020-04-10 | 北京交通大学 | 非分段GaN HEMT模型的建立方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Grebennikov et al. | Switchmode RF and microwave power amplifiers | |
| Harrouche et al. | High performance and highly robust AlN/GaN HEMTs for millimeter-wave operation | |
| Shrestha et al. | High linearity and high gain performance of N-polar GaN MIS-HEMT at 30 GHz | |
| Angelov et al. | Large-signal modelling and comparison of AlGaN/GaN HEMTs and SiC MESFETs | |
| Colantonio et al. | High efficiency RF and microwave solid state power amplifiers | |
| Moon et al. | 55% PAE and High Power Ka-Band GaN HEMTs With Linearized Transconductance via $\hbox {n}+ $ GaN Source Contact Ledge | |
| KR101011591B1 (ko) | 다수의 전압 제어 커패시터를 갖는 반도체 장치 및 회로 | |
| Alim et al. | Small signal model parameters analysis of GaN and GaAs based HEMTs over temperature for microwave applications | |
| Kaper et al. | Signal generation, control, and frequency conversion AlGaN/GaN HEMT MMICs | |
| US11749726B2 (en) | Field effect transistor with source-connected field plate | |
| Choi et al. | Intrinsically linear transistor for millimeter-wave low noise amplifiers | |
| Sahoo et al. | Small signal modeling of high electron mobility transistors on silicon and silicon carbide substrate with consideration of substrate loss mechanism | |
| JP2002280571A (ja) | ＧａＮ系ＨＥＭＴのシミュレーション装置 | |
| Liu et al. | High-performance AlGaN/GaN HEMTs with hybrid Schottky–Ohmic drain for Ka-band applications | |
| Alim et al. | Experimental insight into the temperature effects on DC and microwave characteristics for a GaAs pHEMT in multilayer 3‐D MMIC technology | |
| Lin et al. | A $\delta $-Doped InGaP/InGaAs pHEMT With Different Doping Profiles for Device-Linearity Improvement | |
| Maroldt | Gallium nitride based transistors for high-efficiency microwave switch-mode amplifiers | |
| Lee et al. | Impact of Source Resistance on Linearity of AlGaN/GaN HEMTs at Ka-Band | |
| Mengistu | Large-signal modeling of GaN HEMTs for linear power amplifier design | |
| Khandelwal et al. | SLC-ASM-HEMT: an accurate compact model for SLCFET RF switch | |
| Ciccognani et al. | GaN device technology: Manufacturing, characterization, modelling and verification | |
| Naima et al. | Electrostatic, linearity and analogue/RF performance analysis of single heterojunction GaAs HEMT | |
| Lei et al. | An AlGaN/GaN HEMT-based monolithic integrated X-band low noise amplifier | |
| Xie | High linearity and high efficiency RF MMIC power amplifiers in aluminum gallium nitride/gallium nitride HEMT technology | |
| US7795672B2 (en) | Profiled gate field effect transistor with enhanced high harmonic gain |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |