JP2002278632A - Electric load driving device - Google Patents
Electric load driving deviceInfo
- Publication number
- JP2002278632A JP2002278632A JP2001078559A JP2001078559A JP2002278632A JP 2002278632 A JP2002278632 A JP 2002278632A JP 2001078559 A JP2001078559 A JP 2001078559A JP 2001078559 A JP2001078559 A JP 2001078559A JP 2002278632 A JP2002278632 A JP 2002278632A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- circuit
- voltage
- output transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電気負荷へ電流を
流すための電流供給経路に設けられる出力トランジスタ
と、その出力トランジスタを制御信号に応じてオン／オ
フさせるトランジスタ駆動回路とを、駆動対象の複数の
各電気負荷毎に夫々備えた電気負荷駆動装置に関し、特
に、出力トランジスタが、電気負荷へと電流を流し出す
ハイサイド出力形態である電気負荷駆動装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output transistor provided in a current supply path for flowing a current to an electric load, and a transistor drive circuit for turning on / off the output transistor according to a control signal. More particularly, the present invention relates to an electric load driving device in which an output transistor has a high-side output form in which current flows to an electric load.
【０００２】[0002]
【従来の技術】従来より、例えば自動車に搭載されるエ
ンジン制御装置やトランスミッション制御装置などの車
両用電子制御装置は、リレーやソレノイドといった様々
な電気負荷を車両の運転状態に応じて駆動することによ
り制御対象を制御している。2. Description of the Related Art Conventionally, an electronic control unit for a vehicle such as an engine control unit or a transmission control unit mounted on an automobile is driven by driving various electric loads such as relays and solenoids according to the driving state of the vehicle. The control target is being controlled.
【０００３】そして、これら制御装置は、電気負荷を駆
動するための手段として、駆動対象の各電気負荷毎に、
その電気負荷の電流供給経路に設けられる出力トランジ
スタと、該出力トランジスタをマイクロコンピュータ
（以下、マイコンという）や専用ＩＣ等からの制御信号
に応じてオン／オフさせるトランジスタ駆動回路（所謂
プリドライブ回路）とを備えている。[0003] These control devices are provided as means for driving an electric load, for each electric load to be driven.
An output transistor provided in a current supply path of the electric load, and a transistor drive circuit (so-called pre-drive circuit) for turning on / off the output transistor according to a control signal from a microcomputer (hereinafter referred to as a microcomputer) or a dedicated IC or the like. And
【０００４】ここで、電気負荷に駆動電流を供給するた
めの出力形態は、その電気負荷の種類や用途によって異
なり、ハイサイド出力形態とロウサイド出力形態との何
れかが採用されることとなるが、特に、出力トランジス
タがハイサイド出力形態のＮチャネルＭＯＳＦＥＴであ
る場合には、負荷電源の高電位側（車両では、一般にバ
ッテリのプラス端子の電位であるバッテリ電圧）から電
気負荷へ至る電流供給経路に２つの出力端子であるドレ
インとソースとが直列に接続されることとなる。Here, an output form for supplying a drive current to an electric load differs depending on the type and use of the electric load, and either a high-side output form or a low-side output form is employed. In particular, when the output transistor is an N-channel MOSFET of a high-side output type, a current supply path from the high potential side of the load power supply (battery voltage which is generally the potential of the positive terminal of the battery in a vehicle) to the electric load. And the drain and source, which are two output terminals, are connected in series.
【０００５】そして、この場合、負荷電源の電圧（車両
では、一般にバッテリ電圧である）を、それよりも高い
電圧に昇圧して出力する昇圧回路（以下、チャージポン
プ回路ともいう）が設けられ、トランジスタ駆動回路
は、マイコン等からの制御信号が出力トランジスタのオ
ンを指示するアクティブレベルである時に、出力トラン
ジスタのゲートへ上記チャージポンプ回路の出力電圧Ｖ
ｃｐを供給することで該出力トランジスタをオンさせる
こととなる。In this case, there is provided a booster circuit (hereinafter also referred to as a charge pump circuit) for boosting the voltage of the load power supply (in a vehicle, generally a battery voltage) to a higher voltage and outputting the same. When the control signal from the microcomputer or the like is at an active level instructing to turn on the output transistor, the transistor driving circuit applies the output voltage V of the charge pump circuit to the gate of the output transistor.
By supplying cp, the output transistor is turned on.
【０００６】そして更に、ハイサイド出力形態のＮチャ
ネルＭＯＳＦＥＴである出力トランジスタとトランジス
タ駆動回路とが、複数の各電気負荷毎に夫々設けられる
場合には、複数のトランジスタ駆動回路が１つのチャー
ジポンプ回路を共用するように構成することで、部品点
数の削減及び小型化と低コスト化とが図られる。Further, when an output transistor which is an N-channel MOSFET of a high-side output type and a transistor drive circuit are provided for each of a plurality of electric loads, a plurality of transistor drive circuits are provided in one charge pump circuit. , The number of parts can be reduced, and the size and cost can be reduced.
【０００７】そこで次に、１つのチャージポンプ回路を
複数のトランジスタ駆動回路で共用するようにした電子
制御装置の従来の構成例について、図７を用い具体的に
説明する。まず、図７に例示する電子制御装置１００
は、車両の自動変速機の制御に用いられるソレノイドの
うち、少なくとも、図６に示す如く自動変速機１０１内
に配設されたメイン油圧経路１０２の油圧を調節するた
めのリニアソレノイドであるメイン油圧ソレノイドＬ１
と、自動変速機１０１のギア部１０４へメイン油圧経路
１０２からの油圧を供給して、そのギア部１０４での減
速比を変えるシフトソレノイドＬ２とを駆動制御するも
のである。Next, a conventional configuration example of an electronic control unit in which one charge pump circuit is shared by a plurality of transistor drive circuits will be specifically described with reference to FIG. First, the electronic control device 100 illustrated in FIG.
The main hydraulic pressure, which is a linear solenoid for adjusting the hydraulic pressure of a main hydraulic path 102 provided in the automatic transmission 101 as shown in FIG. 6, among the solenoids used for controlling the automatic transmission of the vehicle. Solenoid L1
In addition, a hydraulic pressure from the main hydraulic path 102 is supplied to the gear portion 104 of the automatic transmission 101 to drive and control the shift solenoid L2 that changes the reduction ratio in the gear portion 104.
【０００８】尚、図６におけるロックアップソレノイド
Ｌ３は、自動変速機１０１のトルクコンバータ１０６に
設けられている２つのクラッチ板１０８を、油圧により
結合させて該自動変速機１０１をロックアップ状態にさ
せるロックアップ駆動部１１０へ、メイン油圧経路１０
２からの油圧を供給するものであり、このロックアップ
ソレノイドＬ３も、実際には、メイン油圧ソレノイドＬ
１及びシフトソレノイドＬ２と共に、電子制御装置１０
０によって制御されるが、ここでは説明を省略する。ま
た、シフトソレノイドＬ２は、実際には複数個存在する
が、ここでは１個として説明する。The lock-up solenoid L3 in FIG. 6 couples the two clutch plates 108 provided on the torque converter 106 of the automatic transmission 101 by hydraulic pressure to bring the automatic transmission 101 into a lock-up state. The main hydraulic path 10 is
The lock-up solenoid L3 is also provided with the hydraulic pressure from the main hydraulic solenoid L.
1 and the electronic control unit 10 together with the shift solenoid L2.
Although it is controlled by 0, the description is omitted here. In addition, although there are actually a plurality of shift solenoids L2, the description will be made assuming that one shift solenoid L2 is used.
【０００９】図７に示すように、この電子制御装置１０
０は、上記ソレノイドＬ１，Ｌ２を制御するための各種
処理を実行する制御部としてのマイコン１０と、そのマ
イコン１０からメイン油圧ソレノイドＬ１を制御するた
めに出力される制御信号Ｓ１に応じてメイン油圧ソレノ
イドＬ１に電流を流すと共に、マイコン１０からシフト
ソレノイドＬ２を制御するために出力される制御信号Ｓ
２に応じてシフトソレノイドＬ２に電流を流す駆動部２
００と、メイン油圧ソレノイドＬ１の一端と接地電位
（バッテリのマイナス端子の電位であり、負荷電源の低
電位側に相当）との間に接続された電流検出用抵抗１２
と、その電流検出用抵抗１２の両端に生じる電位差を差
動増幅して、メイン油圧ソレノイドＬ１に流れる電流値
を表す電流検出信号ＭＩとして出力する電流検出回路１
４とを備えている。[0009] As shown in FIG.
0 is a microcomputer 10 as a control unit that executes various processes for controlling the solenoids L1 and L2, and a main hydraulic pressure according to a control signal S1 output from the microcomputer 10 to control the main hydraulic solenoid L1. A control signal S is output from the microcomputer 10 to control the shift solenoid L2 while supplying current to the solenoid L1.
2 that drives a current to shift solenoid L2 in accordance with
And a current detection resistor 12 connected between one end of the main hydraulic solenoid L1 and a ground potential (the potential of the negative terminal of the battery, which corresponds to the low potential side of the load power supply).
And a current detection circuit 1 that differentially amplifies a potential difference generated between both ends of the current detection resistor 12 and outputs a current detection signal MI representing a current value flowing through the main hydraulic solenoid L1.
4 is provided.
【００１０】そして、駆動部２００は、車両のバッテリ
電圧ＶＢを、それよりも高い電圧に昇圧して出力するチ
ャージポンプ回路ＣＰと、ドレインがバッテリ電圧ＶＢ
（負荷電源の高電位側に相当）に接続されると共に、ソ
ースがメイン油圧ソレノイドＬ１の電流検出用抵抗１２
側とは反対側の端部に接続され、オンすることで該メイ
ン油圧ソレノイドＬ１へ電流を流し出すＮチャネルＭＯ
ＳＦＥＴである出力トランジスタＴ１と、ドレインがバ
ッテリ電圧ＶＢに接続されると共に、ソースがシフトソ
レノイドＬ２の接地電位側とは反対側の端部に接続さ
れ、オンすることで該シフトソレノイドＬ２へ電流を流
し出すＮチャネルＭＯＳＦＥＴである出力トランジスタ
Ｔ２とを備えている。The drive unit 200 boosts the battery voltage VB of the vehicle to a higher voltage and outputs the charge pump circuit CP.
(Corresponding to the high potential side of the load power supply), and the source is connected to the current detecting resistor 12 of the main hydraulic solenoid L1.
An N-channel MO that is connected to the end opposite to the side and that, when turned on, causes current to flow to the main hydraulic solenoid L1.
The output transistor T1, which is an SFET, and the drain are connected to the battery voltage VB, and the source is connected to the end of the shift solenoid L2 opposite to the ground potential side, and when turned on, a current flows to the shift solenoid L2. And an output transistor T2 which is an N-channel MOSFET flowing out.
【００１１】更に、駆動部２００は、マイコン１０から
の制御信号Ｓ１に応じてメイン油圧ソレノイドＬ１に対
応した出力トランジスタＴ１をオン／オフさせる回路と
して、チャージポンプ回路ＣＰの出力電圧（以下、昇圧
電圧ともいう）Ｖｃｐを受けて、上記制御信号Ｓ１がハ
イレベルの時に出力端子から該昇圧電圧Ｖｃｐを出力
し、上記制御信号Ｓ１がローレベルの時には出力端子が
ハイインピーダンス状態となるバッファ２１と、そのバ
ッファ２１の出力端子と出力トランジスタＴ１のゲート
との間に接続されたゲート保護用の抵抗２２と、エミッ
タが接地電位に接続されたＮＰＮトランジスタ２３と、
そのトランジスタ２３のコレクタと出力トランジスタＴ
１のゲートとの間に接続された電流制限用の抵抗２４
と、マイコン１０からの上記制御信号Ｓ１を論理反転さ
せて上記トランジスタ２３のベースへ供給する反転回路
２５と、からなるトランジスタ駆動回路Ｋ１を備えてい
る。Further, the drive section 200 is a circuit for turning on / off an output transistor T1 corresponding to the main hydraulic solenoid L1 in response to a control signal S1 from the microcomputer 10, and includes an output voltage of a charge pump circuit CP (hereinafter referred to as a step-up voltage). The buffer 21 receives the Vcp, outputs the boosted voltage Vcp from the output terminal when the control signal S1 is at a high level, and outputs a high impedance state when the control signal S1 is at a low level. A gate protection resistor 22 connected between the output terminal of the buffer 21 and the gate of the output transistor T1, an NPN transistor 23 having an emitter connected to the ground potential,
The collector of the transistor 23 and the output transistor T
Current limiting resistor 24 connected to the gate of
And an inverting circuit 25 for inverting the logic of the control signal S1 from the microcomputer 10 and supplying the inverted signal to the base of the transistor 23.
【００１２】このトランジスタ駆動回路Ｋ１では、マイ
コン１０からの制御信号Ｓ１がアクティブレベルとして
のハイレベルになると、バッファ２１から抵抗２２を介
して出力トランジスタＴ１のゲートへ、チャージポンプ
回路ＣＰの出力電圧Ｖｃｐが供給される。そして、それ
に伴いバッファ２１からチャージポンプ回路ＣＰの出力
を元にして出力トランジスタＴ１のゲートへ駆動電流Ｉ
ｏｎが流れ出て、該出力トランジスタＴ１のゲート−ソ
ース間寄生容量Ｃが所定のしきい値電圧にまで充電され
ると、該出力トランジスタＴ１がオンすることとなる。
逆に、マイコン１０からの制御信号Ｓ１がパッシブレベ
ルとしてのローレベルになると、ＮＰＮトランジスタ２
３がオンして、出力トランジスタＴ１のゲート−ソース
間寄生容量Ｃが放電されることとなり、その結果、該出
力トランジスタＴ１がオフすることとなる。尚、図７に
おけるＩｏｆｆは、出力トランジスタのゲート−ソース
間寄生容量Ｃが放電される際の放電電流を示している。In the transistor driving circuit K1, when the control signal S1 from the microcomputer 10 becomes a high level as an active level, the output voltage Vcp of the charge pump circuit CP is transferred from the buffer 21 to the gate of the output transistor T1 via the resistor 22. Is supplied. Then, the driving current I flows from the buffer 21 to the gate of the output transistor T1 based on the output of the charge pump circuit CP.
When on flows out and the gate-source parasitic capacitance C of the output transistor T1 is charged to a predetermined threshold voltage, the output transistor T1 turns on.
Conversely, when the control signal S1 from the microcomputer 10 becomes a low level as a passive level, the NPN transistor 2
3 is turned on, the gate-source parasitic capacitance C of the output transistor T1 is discharged, and as a result, the output transistor T1 is turned off. Note that Ioff in FIG. 7 indicates a discharge current when the gate-source parasitic capacitance C of the output transistor is discharged.
【００１３】同様に、駆動部２００は、マイコン１０か
らの制御信号Ｓ２に応じてシフトソレノイドＬ２に対応
した出力トランジスタＴ２をオン／オフさせる回路とし
て、上記トランジスタ駆動回路Ｋ１と全く同じ構成のト
ランジスタ駆動回路Ｋ２を備えている。即ち、このトラ
ンジスタ駆動回路Ｋ２も、チャージポンプ回路ＣＰから
の昇圧電圧Ｖｃｐを受けて、上記制御信号Ｓ２がハイレ
ベルの時に出力端子から該昇圧電圧Ｖｃｐを出力し、上
記制御信号Ｓ２がローレベルの時には出力端子がハイイ
ンピーダンス状態となるバッファ３１と、そのバッファ
３１の出力端子と出力トランジスタＴ２のゲートとの間
に接続されたゲート保護用の抵抗３２と、エミッタが接
地電位に接続されたＮＰＮトランジスタ３３と、そのト
ランジスタ３３のコレクタと出力トランジスタＴ２のゲ
ートとの間に接続された電流制限用の抵抗３４と、マイ
コン１０からの上記制御信号Ｓ２を論理反転させて上記
トランジスタ３３のベースへ供給する反転回路３５とか
ら構成されている。Similarly, the driving section 200 is a circuit for turning on / off the output transistor T2 corresponding to the shift solenoid L2 in response to a control signal S2 from the microcomputer 10, and has a transistor driving circuit having exactly the same configuration as that of the transistor driving circuit K1. A circuit K2 is provided. That is, the transistor drive circuit K2 also receives the boosted voltage Vcp from the charge pump circuit CP, outputs the boosted voltage Vcp from the output terminal when the control signal S2 is at the high level, and outputs the boosted voltage Vcp at the low level. A buffer 31 whose output terminal is sometimes in a high impedance state, a gate protection resistor 32 connected between the output terminal of the buffer 31 and the gate of the output transistor T2, and an NPN transistor whose emitter is connected to the ground potential. 33, a current limiting resistor 34 connected between the collector of the transistor 33 and the gate of the output transistor T2, and the control signal S2 from the microcomputer 10 logically inverted and supplied to the base of the transistor 33. And an inverting circuit 35.
【００１４】このような電子制御装置１００において、
マイコン１０は、車両に取り付けられた各種センサ（図
示省略）からの信号に基づいて車両の運転状態を検出す
ると共に、その検出した運転状態からメイン油圧ソレノ
イドＬ１へ流すべき目標電流（換言すれば、自動変速機
１０１におけるメイン油圧経路１０２の目標油圧）を算
出する。そして更に、マイコン１０は、電流検出回路１
４からの電流検出信号ＭＩに基づきメイン油圧ソレノイ
ドＬ１に実際に流れている電流（以下、実電流という）
を検出して、トランジスタ駆動回路Ｋ１への制御信号Ｓ
１を、上記実電流が上記目標電流となるようなデューテ
ィ比で出力する。つまり、マイコン１０は、実電流と目
標電流との差に応じたデューティ比で制御信号Ｓ１を出
力して、メイン油圧ソレノイドＬ１に流す電流をフィー
ドバック制御している。In such an electronic control unit 100,
The microcomputer 10 detects an operating state of the vehicle based on signals from various sensors (not shown) attached to the vehicle, and a target current (in other words, a target current to be flown from the detected operating state to the main hydraulic solenoid L1). The target hydraulic pressure of the main hydraulic pressure path 102 in the automatic transmission 101 is calculated. Further, the microcomputer 10 includes the current detection circuit 1
The current actually flowing to the main hydraulic solenoid L1 based on the current detection signal MI from the fourth (hereinafter, referred to as the actual current)
And the control signal S to the transistor drive circuit K1 is detected.
1 is output at a duty ratio such that the actual current becomes the target current. That is, the microcomputer 10 outputs the control signal S1 at a duty ratio corresponding to the difference between the actual current and the target current, and performs feedback control of the current flowing through the main hydraulic solenoid L1.
【００１５】また、マイコン１０は、シフトソレノイド
Ｌ２に関しては、上記ギア部１０４での減速比を変える
タイミングが到来した時に、トランジスタ駆動回路Ｋ２
への制御信号Ｓ２をハイレベルにしてシフトソレノイド
Ｌ２への通電を開始し、ギア部１０４での減速比の変更
が完了したと見なされるタイミングが到来した時に、上
記制御信号Ｓ２をローレベルしてシフトソレノイドＬ２
への通電を止める、といったオン／オフ制御を行う。When the timing for changing the speed reduction ratio in the gear unit 104 comes, the microcomputer 10 controls the transistor drive circuit K2 for the shift solenoid L2.
The control signal S2 is set to a high level to start energization of the shift solenoid L2, and when the timing at which the change of the reduction ratio in the gear unit 104 is considered to be completed, the control signal S2 is set to a low level. Shift solenoid L2
ON / OFF control such as stopping power supply to the power supply.
【００１６】[0016]
【発明が解決しようとする課題】ところで、上記電子制
御装置１００のように、１つのチャージポンプ回路から
複数のトランジスタ駆動回路へ出力トランジスタをオン
させるための駆動電力を供給する構成の電気負荷駆動装
置の場合、そのチャージポンプ回路としては、接続され
る複数のトランジスタ駆動回路が一斉に出力トランジス
タをオンさせたとしても十分な駆動電力が供給できるよ
うに、出力能力が高い大規模なものが必要となってい
た。By the way, like the electronic control unit 100, an electric load driving device configured to supply driving power for turning on an output transistor from one charge pump circuit to a plurality of transistor driving circuits. In such a case, a large-scale charge pump circuit with high output capability is required so that a sufficient drive power can be supplied even if a plurality of connected transistor drive circuits turn on the output transistors all at once. Had become.
【００１７】例えば、図７の電子制御装置１００におい
て、図８の時刻ｔ１に示すように、シフトソレノイドＬ
２用の制御信号Ｓ２（制御信号）とメイン油圧ソレノ
イドＬ１用の制御信号Ｓ１（制御信号）とが、ほぼ同
時にローレベルからハイレベルへと変化したとする。
尚、図８は、制御信号Ｓ２がハイレベルとなった直後に
制御信号Ｓ１がハイレベルとなった場合を例示してい
る。For example, in the electronic control device 100 shown in FIG. 7, as shown at time t1 in FIG.
It is assumed that the control signal S2 (control signal) for the second and the control signal S1 (control signal) for the main hydraulic solenoid L1 change from the low level to the high level almost simultaneously.
FIG. 8 illustrates a case where the control signal S1 goes high immediately after the control signal S2 goes high.
【００１８】この場合、２つの出力トランジスタＴ１，
Ｔ２のゲートへ、ほぼ同時に駆動電流Ｉｏｎを流さなけ
ればならないため、チャージポンプ回路ＣＰの出力能力
（特に出力可能な電流容量）が十分でないと、図８の如
く、そのチャージポンプ回路ＣＰの出力電圧Ｖｃｐが低
下して、出力トランジスタＴ１，Ｔ２のゲート−ソース
間寄生容量Ｃの充電が遅れてしまい、その結果、出力ト
ランジスタＴ１，Ｔ２のオンが遅れることとなる。尚、
図８において、“駆動信号”は、出力トランジスタＴ
１のゲート−ソース間電圧を示し、“駆動信号”は、
出力トランジスタＴ２のゲート−ソース間電圧を示して
いる。In this case, two output transistors T1,
Since the drive current Ion must be supplied to the gate of T2 almost at the same time, if the output capability (particularly the output current capacity) of the charge pump circuit CP is not sufficient, as shown in FIG. Vcp decreases, and the charging of the gate-source parasitic capacitance C of the output transistors T1 and T2 is delayed. As a result, the on of the output transistors T1 and T2 is delayed. still,
In FIG. 8, the “drive signal” is the output transistor T
1 indicates a gate-source voltage, and the “drive signal”
This shows the gate-source voltage of the output transistor T2.
【００１９】すると、制御信号Ｓ１に基づきデューティ
駆動される出力トランジスタＴ１のオン時間が予定値よ
りも短くなることから、メイン油圧ソレノイドＬ１の通
電デューティ比が一時的に小さくなって、そのメイン油
圧ソレノイドＬ１の通電電流が低下し、電流検出回路１
４からの電流検出信号ＭＩに基づくフィードバック制御
の作用により、制御信号Ｓ１の次の周期のデューティ比
が大きい値に修正されることとなる。このため、メイン
油圧ソレノイドＬ１の通電電流には、図８の期間Ｘに示
す如く、大きくなった後に目標電流としての制御電流値
に戻る、といった脈動が発生し、その結果、メイン油圧
経路１０２の油圧が不要に変動して、自動変速機１０１
の制御に影響が生じる可能性がある。Then, since the on-time of the output transistor T1 that is duty-driven based on the control signal S1 becomes shorter than a predetermined value, the energization duty ratio of the main hydraulic solenoid L1 temporarily decreases, and the main hydraulic solenoid L1 The current flowing through L1 decreases, and the current detection circuit 1
4, the duty ratio of the next cycle of the control signal S1 is corrected to a large value by the feedback control based on the current detection signal MI. Therefore, the energizing current of the main hydraulic solenoid L1 has a pulsation such as returning to the control current value as the target current after increasing, as shown in a period X of FIG. The automatic transmission 101
Control may be affected.
【００２０】よって、上記従来の電子制御装置１００で
は、チャージポンプ回路ＣＰとして、２つの出力トラン
ジスタＴ１，Ｔ２を同時に素早くオンさせることが可能
な大きな出力能力のものが必要となり、装置全体の小型
化及び低コスト化に限界が生じていた。つまり、チャー
ジポンプ回路（昇圧回路）ＣＰは、一般に、所定の周波
数で累積的に充電される複数段の充電用コンデンサと、
それら充電用コンデンサの最終段のコンデンサの電圧に
より充電されて、昇圧電圧Ｖｃｐを出力する出力用コン
デンサとを備えるが、出力能力を高めるためには、上記
出力用コンデンサ及び充電用コンデンサの静電容量を大
きくしたり、場合によっては上記充電用コンデンサの段
数を増やす必要がある。Therefore, in the above-mentioned conventional electronic control unit 100, the charge pump circuit CP needs to have a large output capability capable of rapidly turning on the two output transistors T1 and T2 at the same time. In addition, there has been a limit to cost reduction. That is, the charge pump circuit (boost circuit) CP generally includes a plurality of stages of charging capacitors that are cumulatively charged at a predetermined frequency,
An output capacitor that is charged by the voltage of the last-stage capacitor of the charging capacitors and outputs a boosted voltage Vcp; however, in order to enhance the output capability, the capacitance of the output capacitor and the charging capacitor is increased. And it is necessary to increase the number of stages of the charging capacitor in some cases.
【００２１】一方、上記図７の電子制御装置１００にお
いて、例えば抵抗２２，３２の抵抗値を大きく設定し
て、各トランジスタ駆動回路Ｋ１，Ｋ２から出力トラン
ジスタＴ１，Ｔ２のゲートへ流し出される駆動電流Ｉｏ
ｎを小さく設定することにより、チャージポンプ回路Ｃ
Ｐの小型化を図ることも考えられる。On the other hand, in the electronic control unit 100 of FIG. 7, for example, the resistance values of the resistors 22 and 32 are set to be large, and the driving currents flowing out from the transistor driving circuits K1 and K2 to the gates of the output transistors T1 and T2. Io
By setting n to be small, the charge pump circuit C
It is conceivable to reduce the size of P.
【００２２】しかしながら、ただ単に駆動電流Ｉｏｎを
絞ってしまうと、制御信号Ｓ１，Ｓ２に対する出力トラ
ンジスタＴ１，Ｔ２の駆動応答性（即ち、制御信号Ｓ
１，Ｓ２がハイレベルになってから出力トランジスタＴ
１，Ｔ２がオンするまでの反応速度）が低下してしま
い、常に優れた制御性能を得ることができなくなってし
まう。特に、通電電流が緻密にデューティ制御されるメ
イン油圧ソレノイドＬ１と、通電電流がオン／オフ制御
（通電するかしないかの二値制御）されるシフトソレノ
イドＬ２とを比較すると、シフトソレノイドＬ２に電流
を流す出力トランジスタＴ２についても駆動応答性が優
れていることに越したことはないが、メイン油圧ソレノ
イドＬ１に電流を流す出力トランジスタＴ１の駆動応答
性が低いと、電流フィードバック制御の精度に影響を与
えてしまい、より好ましくない。つまり、駆動応答性の
面において、メイン油圧ソレノイドＬ１に対応する出力
トランジスタＴ１は、シフトソレノイドＬ２に対応する
出力トランジスタＴ２よりも優先度が高いと言える。However, if the drive current Ion is simply reduced, the drive responsiveness of the output transistors T1 and T2 to the control signals S1 and S2 (ie, the control signal Son
1 and S2 become high level, then the output transistor T
1, the reaction speed until T2 is turned on) is reduced, and it becomes impossible to always obtain excellent control performance. In particular, comparing the main hydraulic solenoid L1 in which the energizing current is precisely duty-controlled and the shift solenoid L2 in which the energizing current is on / off controlled (binary control of energizing or non-energizing), it is found that the Although the output transistor T2 for flowing current flows through the main hydraulic solenoid L1, the drive response of the output transistor T1 for flowing current to the main hydraulic solenoid L1 is low. It is more undesirable. That is, in terms of drive response, it can be said that the output transistor T1 corresponding to the main hydraulic solenoid L1 has a higher priority than the output transistor T2 corresponding to the shift solenoid L2.
【００２３】また、チャージポンプ回路ＣＰの出力能力
を高く設定しておくことは、複数の出力トランジスタが
同時にオンされる時を考慮した場合だけではなく、以下
に述べるフェイルセーフ機能付きのトランジスタ駆動回
路を備えた装置の場合にも必要であった。The high output capability of the charge pump circuit CP is set not only in consideration of the case where a plurality of output transistors are turned on at the same time, but also in a transistor drive circuit having a fail-safe function described below. This is also necessary in the case of a device equipped with.
【００２４】即ち、まず、トランジスタ駆動回路として
は、出力トランジスタのオン時の動作状態（例えば出力
トランジスタに流れる電流や出力トランジスタの発熱）
から駆動対象の電気負荷の異常を検知すると共に、異常
を検知すると、制御信号に拘わらず出力トランジスタを
一時的にオフさせる、といったフェイルセーフ機能を備
えたものがある。That is, first, as the transistor drive circuit, the operation state when the output transistor is turned on (for example, the current flowing through the output transistor and the heat generation of the output transistor)
Some devices have a fail-safe function of detecting an abnormality of an electric load to be driven and temporarily turning off an output transistor regardless of a control signal when the abnormality is detected.
【００２５】具体例を挙げると、例えば、シフトソレノ
イドＬ２を対象としたトランジスタ駆動回路では、上記
フェイルセーフ機能を実現するために、出力トランジス
タに流れる電流が過電流判定値以上になると、ソレノイ
ドＬ２のショート故障が発生したことを示す異常検知信
号を出力する異常検出回路と、該異常検出回路から上記
異常検知信号が出力されると出力トランジスタを一定時
間だけ強制的にオフさせる保護回路と、を備える場合が
ある。To give a specific example, for example, in a transistor drive circuit for the shift solenoid L2, in order to realize the fail-safe function, when the current flowing through the output transistor exceeds an overcurrent determination value, the solenoid L2 An abnormality detection circuit that outputs an abnormality detection signal indicating that a short circuit has occurred, and a protection circuit that forcibly turns off an output transistor for a predetermined time when the abnormality detection signal is output from the abnormality detection circuit. There are cases.
【００２６】そして、このトランジスタ駆動回路の場
合、シフトソレノイドＬ２のショート故障時には、制御
信号がアクティブレベルである間、異常検知→出力トラ
ンジスタが一定時間だけオフ（通電遮断）→出力トラン
ジスタのオン（通電再開）→異常検知→出力トランジス
タが一定時間だけオフ→…、といった動作が繰り返され
て、出力トランジスタは周期的にオン／オフされること
となり、シフトソレノイドＬ２が正常状態に復帰して異
常検知がされなくなれば、その時点から、制御信号に応
じた正常時の動作となる。これは、シフトソレノイドＬ
２の場合、ショート故障時には、正常状態への復帰を期
待して、通電を制限しつつ駆動を続けた方が良いと考え
られるためである。In the case of this transistor drive circuit, when a short-circuit failure of the shift solenoid L2 occurs, an abnormality is detected while the control signal is at the active level → the output transistor is turned off for a certain period of time (conduction cut off) → the output transistor is turned on (conduction). This operation is repeated, and the output transistor is periodically turned on / off, and the shift solenoid L2 returns to the normal state and the abnormality is detected. If not, the normal operation starts from that point in time according to the control signal. This is the shift solenoid L
In case 2, in the event of a short-circuit failure, it is considered better to continue driving while limiting energization in order to expect a return to the normal state.
【００２７】ここで、こうしたフェイルセーフ機能付き
のトランジスタ駆動回路を備えた装置の場合、そのトラ
ンジスタ駆動回路に対応する電気負荷に異常が生じて、
出力トランジスタが周期的にオン／オフされるようにな
ると、チャージポンプ回路の出力能力が不足気味になっ
て出力電圧Ｖｃｐが通常時よりも低下する（或いは低下
し易くなる）こととなり、その結果、他の出力トランジ
スタ（詳しくは、他のトランジスタ駆動回路に対応する
出力トランジスタ）の駆動応答性が低下してしまう。Here, in the case of an apparatus having such a transistor drive circuit with a fail-safe function, an abnormality occurs in an electric load corresponding to the transistor drive circuit,
When the output transistor is periodically turned on / off, the output capability of the charge pump circuit tends to be insufficient, and the output voltage Vcp decreases (or easily decreases) as compared with the normal state. The drive responsiveness of another output transistor (specifically, an output transistor corresponding to another transistor drive circuit) is reduced.
【００２８】よって、このような他の出力トランジスタ
の駆動応答性低下を招くことがないように、チャージポ
ンプ回路の出力能力を十分に高く設定しておく必要があ
り、高出力能力で大規模なチャージポンプ回路が必要と
なっていた。本発明は、以上のような問題に鑑みなされ
たものであり、複数のトランジスタ駆動回路が１つの昇
圧回路を共用する構成の電気負荷駆動装置において、性
能低下を招くことなく昇圧回路の小型化及び低コスト化
を実現することを目的としている。Therefore, it is necessary to set the output capability of the charge pump circuit sufficiently high so as not to cause such a decrease in the drive response of the other output transistors. A charge pump circuit was required. The present invention has been made in view of the above problems, and in an electric load driving device in which a plurality of transistor driving circuits share one boosting circuit, it is possible to reduce the size of the boosting circuit without deteriorating performance. The purpose is to realize low cost.
【００２９】[0029]
【課題を解決するための手段及び発明の効果】上記目的
を達成するためになされた請求項１に記載の電気負荷駆
動装置は、前述した従来装置と同様に、負荷電源の高電
位側から電気負荷へ至る電流供給経路に２つの出力端子
が直列に接続されて、オンすることにより、その電気負
荷へ電流を流し出すハイサイド出力形態の出力トランジ
スタと、該出力トランジスタを制御部からの制御信号に
応じてオン／オフさせるトランジスタ駆動回路とを、駆
動対象の複数の各電気負荷毎に夫々備えていると共に、
その各トランジスタ駆動回路によって共用される昇圧回
路を備えている。そして、昇圧回路は、上記負荷電源の
電圧（負荷電源電圧）をそれよりも高い電圧に昇圧し
て、各トランジスタ駆動回路へ出力し、その各トランジ
スタ駆動回路は、制御部からの制御信号が出力トランジ
スタのオンを指示するアクティブレベルである時に、自
己に対応する出力トランジスタのゲートに上記昇圧回路
の出力電圧を供給することで該出力トランジスタをオン
させる。According to the first aspect of the present invention, there is provided an electric load driving apparatus for achieving the above object. Two output terminals are connected in series to a current supply path to a load, and when turned on, an output transistor of a high-side output type that causes a current to flow to the electric load, and a control signal from a control unit to the output transistor And a transistor drive circuit that is turned on / off according to each of a plurality of electric loads to be driven.
A booster circuit shared by the respective transistor drive circuits is provided. The booster circuit boosts the voltage of the load power supply (load power supply voltage) to a higher voltage and outputs it to each transistor drive circuit, and each transistor drive circuit outputs a control signal from the control unit. When the transistor is at an active level instructing to turn on the transistor, the output transistor of the booster circuit is supplied to the gate of the corresponding output transistor to turn on the output transistor.
【００３０】ここで特に、請求項１の電気負荷駆動装置
では、状況判定手段が、昇圧回路の出力電圧が低下する
所定の状況（以下、電圧低下状況という）が発生したか
否かを判定する。そして、複数のトランジスタ駆動回路
のうちの特定のトランジスタ駆動回路は、上記状況判定
手段によって電圧低下状況が発生していると判定されて
いる間、昇圧回路の出力を元にして出力トランジスタの
ゲートへ流し出す駆動電流を抑制するように構成されて
いる。Here, in particular, in the electric load driving device according to the first aspect, the condition determining means determines whether or not a predetermined condition in which the output voltage of the booster circuit decreases (hereinafter referred to as a voltage decrease condition) has occurred. . The specific transistor drive circuit among the plurality of transistor drive circuits is connected to the gate of the output transistor based on the output of the booster circuit while the situation determination means determines that the voltage drop situation is occurring. It is configured to suppress the drive current flowing out.
【００３１】この電気負荷駆動装置によれば、昇圧回路
の出力電圧が低下する状況（電圧低下状況）の発生が状
況判定手段によって検知されると、上記特定のトランジ
スタ駆動回路が出力トランジスタへ流し出す駆動電流を
抑制するため、他のトランジスタ駆動回路からそれに対
応する出力トランジスタのゲートへは、駆動電流を十分
に供給することができる。According to this electric load driving device, when the occurrence of a situation in which the output voltage of the booster circuit drops (voltage drop situation) is detected by the situation determining means, the specific transistor drive circuit starts to flow to the output transistor. In order to suppress the drive current, the drive current can be sufficiently supplied from another transistor drive circuit to the gate of the corresponding output transistor.
【００３２】よって、複数のトランジスタ駆動回路のう
ち、ある所定のトランジスタ駆動回路ＫＡがオン／オフ
させる出力トランジスタＴＡよりも駆動応答性が低くて
も良いことが許容される出力トランジスタＴＢに対応し
たトランジスタ駆動回路ＫＢを、上記特定のトランジス
タ駆動回路としておけば、昇圧回路の出力電圧が低下し
ても、駆動応答性の優先度が高い上記出力トランジスタ
ＴＡに対する駆動能力は維持される。つまり、昇圧回路
の出力能力が小さくて、その出力電圧が低下したとして
も、より高い駆動応答性が要求される出力トランジスタ
ＴＡのゲートへは、昇圧回路の出力を元にして十分な駆
動電流を供給できるようになり、その出力トランジスタ
ＴＡの駆動応答性を確保することができる。Therefore, of the plurality of transistor drive circuits, a transistor corresponding to the output transistor TB which is permitted to have lower drive response than the output transistor TA which is turned on / off by a given transistor drive circuit KA If the drive circuit KB is configured as the specific transistor drive circuit, the drive capability of the output transistor TA having high drive response priority is maintained even if the output voltage of the booster circuit decreases. That is, even if the output capability of the booster circuit is small and its output voltage is reduced, a sufficient drive current is supplied to the gate of the output transistor TA, which requires higher drive responsiveness, based on the output of the booster circuit. This makes it possible to supply the output transistor TA, thereby ensuring the drive responsiveness of the output transistor TA.
【００３３】しかも、この電気負荷駆動装置では、特定
のトランジスタ駆動回路ＫＢから出力トランジスタＴＢ
のゲートへ流し出される駆動電流を、予め小さく絞って
おくのではなく、電圧低下状況が発生した場合にだけ小
さく抑制するようにしているため、通常時には、その出
力トランジスタＴＢの駆動応答性も高いレベルに維持す
ることができる。Moreover, in this electric load driving device, a specific transistor driving circuit KB outputs an output transistor TB
The drive current flowing out to the gate is not reduced to a small value in advance, but is reduced only when a voltage drop occurs, so that the drive response of the output transistor TB is normally high. Can be maintained at the level.
【００３４】よって、この請求項１の電気負荷駆動装置
によれば、従来の装置と比較して、性能の低下を招くこ
となく昇圧回路の小型化及び低コスト化を実現すること
ができ、延いては、当該装置全体の小型化と低コスト化
とを達成することができる。ところで、状況判定手段
は、請求項２に記載の如く、昇圧回路の出力電圧Ｖｃｐ
を監視して、該出力電圧Ｖｃｐが所定の基準電圧Ｖｒｅ
ｆよりも低い場合に、前記電圧低下状況が発生している
と判定するように構成することができる。Therefore, according to the electric load driving device of the first aspect, the size and cost of the boosting circuit can be reduced without lowering the performance as compared with the conventional device. In addition, downsizing and cost reduction of the entire device can be achieved. By the way, the situation determining means is configured to output the output voltage Vcp of the booster circuit.
Is monitored, and the output voltage Vcp is adjusted to a predetermined reference voltage Vre.
When it is lower than f, it may be configured to determine that the voltage drop situation has occurred.
【００３５】そして、このような請求項２の電気負荷駆
動装置によれば、昇圧回路の出力電圧Ｖｃｐを直接監視
することとなるため、複数の出力トランジスタがほぼ同
時にオンされる時や、何れかのトランジスタ駆動回路の
前述したフェイルセーフ機能によって、そのトランジス
タ駆動回路に対応した出力トランジスタが周期的にオン
／オフされる場合だけでなく、例えば、負荷電源電圧自
体が低下した場合や、ある出力トランジスタが制御上、
頻繁にオン／オフされた場合など、他のどの様な要因で
昇圧回路の出力電圧Ｖｃｐが低下しても、上記特定のト
ランジスタ駆動回路ＫＢが駆動電流を抑制することとな
る。このため、特定のトランジスタ駆動回路ＫＢに対応
した出力トランジスタＴＢよりも高い駆動応答性が要求
される他の出力トランジスタＴＡの駆動応答性を、より
確実に確保することができるようになる。According to the electric load driving device of the second aspect, since the output voltage Vcp of the booster circuit is directly monitored, when the plurality of output transistors are turned on substantially simultaneously, The above-described fail-safe function of the transistor drive circuit of the above-described embodiment not only causes the output transistor corresponding to the transistor drive circuit to be periodically turned on / off, but also, for example, when the load power supply voltage itself decreases, or when a certain output transistor is used. Is controlled,
Even if the output voltage Vcp of the booster circuit is reduced due to any other factors, such as when it is frequently turned on / off, the specific transistor drive circuit KB suppresses the drive current. For this reason, it is possible to more reliably ensure the drive responsiveness of another output transistor TA that requires a higher drive responsiveness than the output transistor TB corresponding to the specific transistor drive circuit KB.
【００３６】一方、上記請求項１の電気負荷駆動装置に
おいて、複数のトランジスタ駆動回路のうちの何れかが
前述したフェイルセーフ機能を有しているのであれば、
請求項３に記載の如く構成することもできる。即ち、ま
ず、請求項３に記載の電気負荷駆動装置では、駆動電流
を抑制するように構成される特定のトランジスタ駆動回
路ＫＢが、前述したフェイルセーフ機能用のフェイルセ
ーフ手段を備えている。On the other hand, in the electric load driving device according to the first aspect, if any of the plurality of transistor driving circuits has the above-described fail-safe function,
The present invention can be configured as described in claim 3. That is, first, in the electric load driving device according to the third aspect, the specific transistor driving circuit KB configured to suppress the driving current includes the above-described fail-safe means for the fail-safe function.
【００３７】そして、このフェイルセーフ手段は、当該
トランジスタ駆動回路ＫＢに対応する出力トランジスタ
ＴＢのオン時の動作状態から駆動対象の電気負荷の異常
を検知すると共に、該異常を検知すると、制御部からの
前記制御信号に拘わらず、出力トランジスタＴＢを一時
的にオフさせる。The fail-safe means detects an abnormality of the electric load to be driven from the operating state of the output transistor TB corresponding to the transistor driving circuit KB when the output transistor is turned on. Irrespective of the above control signal, the output transistor TB is temporarily turned off.
【００３８】このため、このフェイルセーフ手段が電気
負荷の異常を検知すると、その異常が解消されるか或い
は制御部から当該トランジスタ駆動回路ＫＢへの制御信
号がパッシブレベルに戻るまでは、異常検知→出力トラ
ンジスタＴＢの一時オフ→出力トランジスタＴＢのオン
→異常検知→出力トランジスタＴＢの一時オフ→…、と
いった動作が繰り返されて、出力トランジスタＴＢが周
期的にオン／オフされることとなり、前述したように、
昇圧回路の出力能力が不足気味になって、該昇圧回路の
出力電圧Ｖｃｐが正常時よりも低下する（或いは低下し
易くなる）。Therefore, when the fail-safe means detects an abnormality in the electric load, the abnormality is detected until the abnormality is eliminated or the control signal from the control unit to the transistor drive circuit KB returns to the passive level. The operation of temporarily turning off the output transistor TB → turning on the output transistor TB → detecting an abnormality → temporarily turning off the output transistor TB →... Is repeated, and the output transistor TB is periodically turned on / off. To
The output capacity of the booster circuit tends to be insufficient, and the output voltage Vcp of the booster circuit is lower (or more likely to decrease) than normal.
【００３９】そこで更に、請求項３の電気負荷駆動装置
において、状況判定手段は、上記フェイルセーフ手段が
前記異常を検知すると、その時点から前記フェイルセー
フ手段が所定時間以上継続して前記異常を検知しなくな
るまでの間、前記電圧低下状況が発生していると判定す
る。According to a third aspect of the present invention, in the electric load driving device according to the third aspect, when the fail-safe means detects the abnormality, the fail-safe means continuously detects the abnormality for a predetermined time or more from that time. Until the operation stops, it is determined that the voltage drop situation has occurred.
【００４０】このような請求項３の電気負荷駆動装置で
は、上記特定のトランジスタ駆動回路ＫＢがオン／オフ
させる出力トランジスタＴＢに接続された電気負荷ＬＢ
に異常が発生して、その出力トランジスタＴＢがフェイ
ルセーフ手段の作用によって周期的にオン／オフされる
ようになり、その結果、昇圧回路の出力能力が不足気味
になったとしても、その特定のトランジスタ駆動回路Ｋ
Ｂから出力トランジスタＴＢのゲートへ流し出される駆
動電流が抑制されるため、他の出力トランジスタへの駆
動電流を十分に確保することができる。In the electric load driving device according to the third aspect, the electric load LB connected to the output transistor TB which is turned on / off by the specific transistor driving circuit KB.
, The output transistor TB is periodically turned on / off by the action of the fail-safe means, and as a result, the output capability of the booster circuit becomes insufficient. Transistor drive circuit K
Since the drive current flowing from B to the gate of the output transistor TB is suppressed, the drive current to the other output transistors can be sufficiently ensured.
【００４１】次に、請求項４に記載の電気負荷駆動装置
は、上記請求項１の電気負荷駆動装置と同様の前提構成
を持つが、特に、この請求項４の電気負荷駆動装置にお
いて、複数のトランジスタ駆動回路のうちの特定のトラ
ンジスタ駆動回路は、制御部から当該トランジスタ駆動
回路以外の所定のトランジスタ駆動回路に出力される制
御信号がアクティブレベルである時に、昇圧回路の出力
を元にして出力トランジスタのゲートへ流し出す駆動電
流を抑制するように構成されている。Next, the electric load driving device according to the fourth aspect has the same premise as that of the electric load driving device according to the first aspect. When a control signal output from the control unit to a predetermined transistor drive circuit other than the transistor drive circuit is at an active level, a specific transistor drive circuit among the transistor drive circuits output based on the output of the booster circuit. The driving current flowing to the gate of the transistor is suppressed.
【００４２】この請求項４の電気負荷駆動装置では、上
記所定のトランジスタ駆動回路に対応した出力トランジ
スタがオンされる時には、上記特定のトランジスタ駆動
回路からそれに対応する出力トランジスタのゲートへ供
給される駆動電流が抑制されることとなる。In the electric load driving device of the present invention, when the output transistor corresponding to the predetermined transistor driving circuit is turned on, the driving supplied from the specific transistor driving circuit to the gate of the output transistor corresponding to the specific transistor driving circuit. The current is suppressed.
【００４３】よって、上記特定のトランジスタ駆動回路
がオン／オフさせる出力トランジスタよりも高い駆動応
答性が要求される出力トランジスタに対応したトランジ
スタ駆動回路を、上記所定のトランジスタ駆動回路とし
ておけば、その所定のトランジスタ駆動回路と上記特定
のトランジスタ駆動回路とが各自の出力トランジスタを
ほぼ同時にオンさせようとした場合の、昇圧回路の出力
能力不足及び出力電圧低下が防止され、延いては、より
高い駆動応答性が要求される方の出力トランジスタに対
する駆動能力（つまり、上記所定のトランジスタ駆動回
路の駆動能力）が確保される。Therefore, if a transistor drive circuit corresponding to an output transistor that requires higher drive responsiveness than an output transistor that is turned on / off by the specific transistor drive circuit is used as the predetermined transistor drive circuit, the predetermined transistor drive circuit can be used. When the transistor drive circuit and the specific transistor drive circuit try to turn on their output transistors almost simultaneously, shortage of output capability and drop of output voltage of the booster circuit are prevented, and as a result, higher drive response Driving capability for the output transistor that requires higher performance (that is, driving capability of the predetermined transistor driving circuit) is secured.
【００４４】また、この電気負荷駆動装置においても、
特定のトランジスタ駆動回路が出力する駆動電流を、予
め小さく絞っておくのではなく、他の所定のトランジス
タ駆動回路が出力トランジスタをオンさせる場合にだ
け、小さく抑制するようにしているため、それ以外の場
合には、上記特定のトランジスタ駆動回路に対応する出
力トランジスタの駆動応答性も高いレベルに維持するこ
とができる。Also, in this electric load driving device,
The drive current output by the specific transistor drive circuit is not reduced to a small value in advance, but is reduced only when another predetermined transistor drive circuit turns on the output transistor. In this case, the drive responsiveness of the output transistor corresponding to the specific transistor drive circuit can be maintained at a high level.
【００４５】従って、この請求項４の電気負荷駆動装置
によっても、従来装置と比較して、性能の低下を招くこ
となく昇圧回路の小型化及び低コスト化を実現でき、延
いては、当該装置全体の小型化と低コスト化とを達成す
ることができる。Therefore, according to the electric load driving device of the present invention, the size and cost of the boosting circuit can be reduced without lowering the performance as compared with the conventional device. Overall size reduction and cost reduction can be achieved.
【００４６】[0046]
【発明の実施の形態】以下、本発明が適用された実施形
態の電気負荷駆動装置としての電子制御装置について、
図面を用いて説明する。まず図１は、第１実施形態の電
子制御装置１の構成を表す構成図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an electronic control device as an electric load driving device according to an embodiment to which the present invention is applied will be described.
This will be described with reference to the drawings. First, FIG. 1 is a configuration diagram illustrating a configuration of an electronic control device 1 according to the first embodiment.
【００４７】尚、この電子制御装置１も、前述した図７
の電子制御装置１００と同様に、車両の自動変速機１０
１におけるメイン油圧ソレノイドＬ１とシフトソレノイ
ドＬ２とを、車両の運転状態に応じて駆動制御するもの
である。そして、図１において、図７と同じ機能の構成
要素や信号については、同一の符号を付しているため、
詳細な説明は省略する。Note that this electronic control unit 1 is also the same as that shown in FIG.
Similar to the electronic control device 100 of FIG.
1, the main hydraulic solenoid L1 and the shift solenoid L2 are drive-controlled in accordance with the driving state of the vehicle. In FIG. 1, components and signals having the same functions as those in FIG. 7 are denoted by the same reference numerals.
Detailed description is omitted.
【００４８】本第１実施形態の電子制御装置１は、図７
の電子制御装置１００と比較すると、駆動部２００に代
わる駆動部２０を備えており、その駆動部２０は、図７
の駆動部２００と比較すると、下記の（１−１）及び
（１−２）の点が異なっている。The electronic control unit 1 according to the first embodiment has the configuration shown in FIG.
Compared with the electronic control device 100 of FIG. 7, a drive unit 20 is provided in place of the drive unit 200, and the drive unit 20 is configured as shown in FIG.
Compared with the driving unit 200, the following points (1-1) and (1-2) are different.
【００４９】（１−１）：まず、本実施形態の駆動部２
０には、当該電子制御装置１内でバッテリ電圧ＶＢを元
に生成される一定電圧Ｖｓ（例えば５Ｖ）を分圧して、
チャージポンプ回路ＣＰの出力電圧Ｖｃｐが低下したか
否かを判定するための基準電圧Ｖｒｅｆを発生させる２
つ直列の分圧用抵抗４１，４２と、該分圧用抵抗４１，
４２同士の接続点に非反転入力端子（＋端子）が接続さ
れると共に、チャージポンプ回路ＣＰの出力電圧Ｖｃｐ
が反転入力端子（−端子）に入力された比較器４３と、
その比較器４３の出力端子をハイレベルに相当する上記
一定電圧Ｖｓにプルアップするプルアップ用抵抗４４
と、比較器４３の出力端子と分圧用抵抗４１，４２同士
の接続点との間に接続された帰還用抵抗４５と、からな
る電圧判定回路４６が追加されている。(1-1): First, the driving unit 2 of this embodiment
0, the constant voltage Vs (for example, 5 V) generated based on the battery voltage VB in the electronic control device 1 is divided,
Generating reference voltage Vref for determining whether output voltage Vcp of charge pump circuit CP has dropped 2
Two voltage dividing resistors 41 and 42,
A non-inverting input terminal (+ terminal) is connected to a connection point between the two terminals 42 and an output voltage Vcp of the charge pump circuit CP.
Is input to the inverting input terminal (−terminal),
A pull-up resistor 44 for pulling up the output terminal of the comparator 43 to the constant voltage Vs corresponding to a high level.
And a feedback resistor 45 connected between the output terminal of the comparator 43 and the connection point between the voltage dividing resistors 41 and 42.
【００５０】そして、この電圧判定回路４６において、
抵抗４１と抵抗４２との各抵抗値を、夫々、Ｒ４１，Ｒ
４２とし、抵抗４２と抵抗４５とを並列接続した抵抗値
を、Ｒａとし、抵抗４４と抵抗４５とを直列に接続した
抵抗と抵抗４１とを並列接続した抵抗値を、Ｒｂとする
と、比較器４３の出力がローレベルである場合には、そ
の比較器４３の非反転入力端子に入力される基準電圧Ｖ
ｒｅｆが、下記式１の第１の基準電圧Ｖｒｅｆ１とな
り、比較器４３の出力がハイレベル（実際には、比較器
４３の出力端子がハイインピーダンス状態）である場合
には、その比較器４３の非反転入力端子に入力される基
準電圧Ｖｒｅｆが、下記式２の第２の基準電圧Ｖｒｅｆ
２となる。Then, in this voltage judgment circuit 46,
The respective resistance values of the resistor 41 and the resistor 42 are R41 and R, respectively.
When a resistance value obtained by connecting the resistance 41 and the resistance 41 in parallel with the resistance 41 obtained by connecting the resistance 41 and the resistance 45 in parallel and a resistance value obtained by connecting the resistance 41 in parallel with the resistance 41 is expressed by Ra, When the output of the comparator 43 is at a low level, the reference voltage V input to the non-inverting input terminal of the comparator 43 is
When ref becomes the first reference voltage Vref1 of the following equation (1) and the output of the comparator 43 is at a high level (actually, the output terminal of the comparator 43 is in a high impedance state), The reference voltage Vref input to the non-inverting input terminal is equal to the second reference voltage Vref of the following equation 2.
It becomes 2.
【００５１】 Ｖｒｅｆ１＝Ｖｓ×Ｒａ／（Ｒ４１＋Ｒａ） …式１ Ｖｒｅｆ２＝Ｖｓ×Ｒ４２／（Ｒｂ＋Ｒ４２）＞Ｖｒｅｆ１ …式２ このため、電圧判定回路４６では、チャージポンプ回路
ＣＰの出力電圧Ｖｃｐが第２の基準電圧Ｖｒｅｆ２より
も高くなると、比較器４３の出力が確実にローレベルと
なり、その後、チャージポンプ回路ＣＰの出力電圧Ｖｃ
ｐが第１の基準電圧Ｖｒｅｆ１よりも低くなったなら
ば、比較器４３の出力がローレベルからハイレベルに変
化する。そして、比較器４３の出力が一旦ハイレベルに
なると、その後は、チャージポンプ回路ＣＰの出力電圧
Ｖｃｐが第２の基準電圧Ｖｒｅｆ２よりも高くなって初
めて、比較器４３の出力がローレベルに戻ることとな
る。つまり、この電圧判定回路４６では、比較器４３の
非反転入力端子への基準電圧Ｖｒｅｆにヒステリシスが
設けられている。Vref1 = Vs × Ra / (R41 + Ra) Expression 1 Vref2 = Vs × R42 / (Rb + R42)> Vref1 Expression 2 Therefore, in the voltage determination circuit 46, the output voltage Vcp of the charge pump circuit CP is set to the second value. When the voltage becomes higher than the reference voltage Vref2, the output of the comparator 43 surely goes to a low level, and thereafter, the output voltage Vc of the charge pump circuit CP.
When p becomes lower than the first reference voltage Vref1, the output of the comparator 43 changes from low level to high level. Then, once the output of the comparator 43 goes high, the output of the comparator 43 returns to low level only after the output voltage Vcp of the charge pump circuit CP becomes higher than the second reference voltage Vref2. Becomes That is, in the voltage determination circuit 46, the reference voltage Vref to the non-inverting input terminal of the comparator 43 has a hysteresis.
【００５２】（１−２）：次に、本実施形態の駆動部２
０は、図７のトランジスタ駆動回路Ｋ２に代えて、トラ
ンジスタ駆動回路Ｋ２’を備えている。そして、このト
ランジスタ駆動回路Ｋ２’には、図７のトランジスタ駆
動回路Ｋ２と比較すると、上記電圧判定回路４６の比較
器４３の出力を論理反転して出力する反転回路４９と、
その反転回路４９の出力とマイコン１０からの制御信号
Ｓ２との論理積信号を出力するアンド回路５０と、チャ
ージポンプ回路ＣＰの出力電圧（昇圧電圧）Ｖｃｐを受
けて、アンド回路５０の出力がハイレベルの時に出力端
子から昇圧電圧Ｖｃｐを出力し、アンド回路５０の出力
がローレベルの時には出力端子がハイインピーダンス状
態となるバッファ５１と、そのバッファ５１の出力端子
と出力トランジスタＴ２のゲートとの間に接続されたゲ
ート保護用の抵抗５２とが、追加して備えられている。(1-2): Next, the driving unit 2 of this embodiment
0 has a transistor drive circuit K2 'in place of the transistor drive circuit K2 of FIG. The transistor driving circuit K2 ′ includes an inverting circuit 49 that logically inverts the output of the comparator 43 of the voltage determination circuit 46 and outputs the result when compared with the transistor driving circuit K2 of FIG.
The AND circuit 50 outputs an AND signal of the output of the inverting circuit 49 and the control signal S2 from the microcomputer 10, and receives the output voltage (boost voltage) Vcp of the charge pump circuit CP. The buffer 51 outputs a boosted voltage Vcp from the output terminal when the level is at the level, and the output terminal is in a high impedance state when the output of the AND circuit 50 is at the low level, between the output terminal of the buffer 51 and the gate of the output transistor T2. And a resistor 52 for protecting the gate connected to the gate.
【００５３】更に、このトランジスタ駆動回路Ｋ２’に
おいて、バッファ３１の出力端子と出力トランジスタＴ
２のゲートとの間に接続された抵抗３２の抵抗値は、図
７のトランジスタ駆動回路Ｋ２における抵抗３２の２倍
の抵抗値に設定されている。そして、バッファ５１の出
力端子と出力トランジスタＴ２のゲートとの間に接続さ
れた抵抗５２の抵抗値も、図７のトランジスタ駆動回路
Ｋ２における抵抗３２の２倍の抵抗値に設定されてい
る。Further, in the transistor driving circuit K2 ', the output terminal of the buffer 31 and the output transistor T
The resistance of the resistor 32 connected to the gate of the transistor 2 is set to twice the resistance of the resistor 32 in the transistor drive circuit K2 in FIG. The resistance of the resistor 52 connected between the output terminal of the buffer 51 and the gate of the output transistor T2 is also set to twice the resistance of the resistor 32 in the transistor drive circuit K2 of FIG.
【００５４】このようなトランジスタ駆動回路Ｋ２’に
おいて、電圧判定回路４６の比較器４３の出力がローレ
ベルであれば、マイコン１０からの制御信号Ｓ２がアク
ティブレベルとしてのハイレベルになると、アンド回路
５０の出力がハイレベルとなるため、２つのバッファ３
１，５１から各抵抗３２，５２を介して、出力トランジ
スタＴ２のゲートへ昇圧電圧Ｖｃｐが供給される。In such a transistor drive circuit K2 ', if the output of the comparator 43 of the voltage judgment circuit 46 is at a low level, the control signal S2 from the microcomputer 10 becomes a high level as an active level, and the AND circuit 50 Becomes high level, the two buffers 3
The boosted voltage Vcp is supplied from the transistors 1 and 51 to the gate of the output transistor T2 via the resistors 32 and 52.
【００５５】そして、それに伴い、バッファ３１から抵
抗３２を介して出力トランジスタＴ２のゲートへ駆動電
流Ｉ１が流れ出ると共に、バッファ５１から抵抗５２を
介して出力トランジスタＴ２のゲートへ駆動電流Ｉ２が
流れ出ることとなり、その結果、出力トランジスタＴ２
のゲートへは、チャージポンプ回路ＣＰの出力を元にし
て「Ｉ１＋Ｉ２」なる駆動電流Ｉｏｎが供給されること
となる。そして更に、出力トランジスタＴ２のゲート−
ソース間寄生容量Ｃが所定のしきい値電圧にまで充電さ
れると、該出力トランジスタＴ２がオンすることとな
る。Accordingly, the drive current I1 flows from the buffer 31 to the gate of the output transistor T2 via the resistor 32, and the drive current I2 flows from the buffer 51 to the gate of the output transistor T2 via the resistor 52. , As a result, the output transistor T2
Is supplied with a driving current Ion of “I1 + I2” based on the output of the charge pump circuit CP. Further, the gate of the output transistor T2-
When the source-to-source parasitic capacitance C is charged to a predetermined threshold voltage, the output transistor T2 turns on.
【００５６】尚、この場合の駆動電流Ｉｏｎ（＝Ｉ１＋
Ｉ２）は、前述した抵抗３２，５２の抵抗値設定によ
り、図７のトランジスタ駆動回路Ｋ２から出力トランジ
スタＴ２のゲートへ供給される駆動電流Ｉｏｎと同じ値
となる。これに対して、上記比較器４３の出力がハイレ
ベルならば、マイコン１０からの制御信号Ｓ２がハイレ
ベルであっても、アンド回路５０の出力がローレベルと
なるため、２つのバッファ３１，５１のうち、一方のバ
ッファ３１からのみ抵抗３２を介して出力トランジスタ
Ｔ２のゲートへ昇圧電圧Ｖｃｐが供給される。The drive current Ion (= I1 +
I2) becomes the same value as the drive current Ion supplied from the transistor drive circuit K2 of FIG. 7 to the gate of the output transistor T2 due to the above-described resistance setting of the resistors 32 and 52. On the other hand, if the output of the comparator 43 is at a high level, the output of the AND circuit 50 is at a low level even if the control signal S2 from the microcomputer 10 is at a high level. Among them, the boosted voltage Vcp is supplied from only one buffer 31 to the gate of the output transistor T2 via the resistor 32.
【００５７】そして、そのバッファ３１からのみ抵抗３
２を介して出力トランジスタＴ２のゲートへ、通常の半
分の駆動電流Ｉ１（＝Ｉｏｎ／２）が流れ出ることとな
り、出力トランジスタＴ２のゲート−ソース間寄生容量
Ｃが所定のしきい値電圧にまで充電されると、該出力ト
ランジスタＴ２がオンすることとなる。Then, the resistance 3 is applied only from the buffer 31.
2, a half of the normal drive current I1 (= Ion / 2) flows to the gate of the output transistor T2, and the gate-source parasitic capacitance C of the output transistor T2 is charged to a predetermined threshold voltage. Then, the output transistor T2 is turned on.
【００５８】つまり、比較器４３の出力がハイレベルで
ある場合には、チャージポンプ回路ＣＰの出力を元にし
て出力トランジスタＴ２のゲートへ流し出される駆動電
流が、比較器４３の出力がローレベルである場合の半分
に抑制されることとなる。尚、このトランジスタ駆動回
路Ｋ２’においても、図７のトランジスタ駆動回路Ｋ２
と同様に、マイコン１０からの制御信号Ｓ２がローレベ
ルになると、ＮＰＮトランジスタ３３がオンして、出力
トランジスタＴ２のゲート−ソース間寄生容量Ｃが放電
されることとなり、その結果、出力トランジスタＴ２が
オフすることとなる。That is, when the output of the comparator 43 is at a high level, the drive current flowing out to the gate of the output transistor T2 based on the output of the charge pump circuit CP changes the output of the comparator 43 to a low level. Is suppressed to half of the case where It should be noted that the transistor driving circuit K2 'in FIG.
Similarly to the above, when the control signal S2 from the microcomputer 10 becomes low level, the NPN transistor 33 turns on and the gate-source parasitic capacitance C of the output transistor T2 is discharged. As a result, the output transistor T2 It will be turned off.
【００５９】以上のような本第１実施形態の電子制御装
置１は、基本的には図７の電子制御装置１００と同様の
動作を行うが、例えば図２の時刻ｔ２に示すように、マ
イコン１０からの制御信号Ｓ２（制御信号）と制御信
号Ｓ１（制御信号）とが、ほぼ同時にローレベルから
ハイレベルへと変化して、２つの出力トランジスタＴ
１，Ｔ２のゲートへほぼ同時に駆動電流を流す状況が発
生し、その結果、チャージポンプ回路ＣＰの出力電圧Ｖ
ｃｐが前述の第１の基準電圧Ｖｒｅｆ１よりも低下した
とする。尚、図２においても、図８と同様に、“駆動信
号”は、出力トランジスタＴ１のゲート−ソース間電
圧を示し、“駆動信号”は、出力トランジスタＴ２の
ゲート−ソース間電圧を示している。The electronic control unit 1 of the first embodiment as described above basically performs the same operation as the electronic control unit 100 of FIG. 7, but for example, as shown at time t2 in FIG. 10, the control signal S2 (control signal) and the control signal S1 (control signal) change from low level to high level almost simultaneously, and the two output transistors T
1, a situation in which a drive current flows to the gates of T2 almost simultaneously occurs. As a result, the output voltage V
It is assumed that cp drops below the first reference voltage Vref1. In FIG. 2, as in FIG. 8, "drive signal" indicates a gate-source voltage of the output transistor T1, and "drive signal" indicates a gate-source voltage of the output transistor T2. .
【００６０】すると、電圧判定回路４６における比較器
４３の出力がハイレベルとなり、トランジスタ駆動回路
Ｋ２’においては、アンド回路５０の出力がローレベル
となって、出力トランジスタＴ２のゲートへの駆動電流
が通常の半分に抑制されることとなる。Then, the output of the comparator 43 in the voltage determination circuit 46 goes high, the output of the AND circuit 50 goes low in the transistor drive circuit K2 ', and the drive current to the gate of the output transistor T2 is reduced. It will be suppressed to half of normal.
【００６１】このため、本第１実施形態の電子制御装置
１によれば、チャージポンプ回路ＣＰの出力能力が小さ
くて、その出力電圧Ｖｃｐが低下したとしても、シフト
ソレノイドＬ２用の出力トランジスタＴ２より駆動応答
性の優先度が高いメイン油圧ソレノイドＬ１用の出力ト
ランジスタＴ１のゲートへは、チャージポンプ回路ＣＰ
の出力を元にして十分な駆動電流を供給できるようにな
り、その出力トランジスタＴ１の駆動応答性を確保する
ことができる。よって、図８の期間Ｘに示したようなメ
イン油圧ソレノイドＬ１への通電電流の脈動が防止され
る。For this reason, according to the electronic control unit 1 of the first embodiment, even if the output capability of the charge pump circuit CP is small and the output voltage Vcp is reduced, the output transistor T2 for the shift solenoid L2 does not A charge pump circuit CP is connected to the gate of the output transistor T1 for the main hydraulic solenoid L1, which has a high drive response priority.
, A sufficient drive current can be supplied based on the output of the output transistor T1, and the drive responsiveness of the output transistor T1 can be ensured. Therefore, the pulsation of the current supplied to the main hydraulic solenoid L1 as shown in the period X in FIG. 8 is prevented.
【００６２】しかも、本第１実施形態の電子制御装置１
では、トランジスタ駆動回路Ｋ２’から出力トランジス
タＴ２のゲートへ流し出される駆動電流を、予め小さく
絞っておくのではなく、電圧判定回路４６によってチャ
ージポンプ回路ＣＰの出力電圧Ｖｃｐが低下したことが
検知された場合にだけ小さく抑制するようにしているた
め、通常時には、シフトソレノイドＬ２に対する出力ト
ランジスタＴ２の駆動応答性も高いレベルに維持するこ
とができる。In addition, the electronic control unit 1 of the first embodiment
Then, the drive current flowing from the transistor drive circuit K2 'to the gate of the output transistor T2 is not narrowed down in advance, but the voltage determination circuit 46 detects that the output voltage Vcp of the charge pump circuit CP has decreased. In this case, the drive responsiveness of the output transistor T2 to the shift solenoid L2 can be maintained at a high level during normal times.
【００６３】よって、この電子制御装置１によれば、従
来の装置１００と比較して、性能の低下を招くことなく
チャージポンプ回路ＣＰの小型化及び低コスト化を実現
することができ、延いては、当該電子制御装置１全体の
小型化と低コスト化とを達成することができる。Therefore, according to the electronic control device 1, the size and cost of the charge pump circuit CP can be reduced without lowering the performance as compared with the conventional device 100. Can achieve a reduction in size and cost of the entire electronic control device 1.
【００６４】尚、本第１実施形態では、シフトソレノイ
ドＬ２に対応するトランジスタ駆動回路Ｋ２’が、特定
のトランジスタ駆動回路に相当している。また、電圧判
定回路４６が、状況判定手段に相当していると共に、そ
の電圧判定回路４６の比較器４３から反転回路４９への
信号がハイレベルになっている期間が、電圧低下状況が
発生していると判定されている期間に相当している。In the first embodiment, the transistor driving circuit K2 'corresponding to the shift solenoid L2 corresponds to a specific transistor driving circuit. Further, the voltage judgment circuit 46 corresponds to the situation judgment means, and the period during which the signal from the comparator 43 to the inversion circuit 49 of the voltage judgment circuit 46 is at the high level causes the occurrence of the voltage drop situation. This corresponds to the period in which it is determined that
【００６５】次に、第２実施形態の電子制御装置につい
て、図３及び図４を用いて説明する。まず図３は、第２
実施形態の電子制御装置５４の構成を表す構成図であ
る。尚、この電子制御装置５４も、図１，７の電子制御
装置１，１００と同様に、車両の自動変速機１０１にお
けるメイン油圧ソレノイドＬ１とシフトソレノイドＬ２
とを、車両の運転状態に応じて駆動制御するものであ
る。そして、図３において、図１，７と同じ機能の構成
要素や信号については、同一の符号を付しているため、
詳細な説明は省略する。Next, an electronic control unit according to a second embodiment will be described with reference to FIGS. First, FIG.
FIG. 2 is a configuration diagram illustrating a configuration of an electronic control device according to the embodiment. The electronic control unit 54 also has a main hydraulic solenoid L1 and a shift solenoid L2 in the automatic transmission 101 of the vehicle, similarly to the electronic control units 1 and 100 in FIGS.
Are controlled in accordance with the driving state of the vehicle. In FIG. 3, the same reference numerals are given to components and signals having the same functions as those in FIGS.
Detailed description is omitted.
【００６６】本第２実施形態の電子制御装置５４は、前
述した図１の電子制御装置１と比較すると、駆動部２０
に代わる駆動部５６を備えており、その駆動部５６は、
図１の駆動部２０と比較すると、下記の（２−１）〜
（２−３）の点が異なっている。The electronic control unit 54 of the second embodiment is different from the electronic control unit 1 of FIG.
Is provided, and the driving unit 56 includes
Compared with the driving unit 20 of FIG. 1, the following (2-1) to
(2-3) is different.
【００６７】（２−１）：まず、本実施形態の駆動部５
６には、電圧判定回路４６が設けられていない。 （２−２）：次に、本実施形態の駆動部５６は、図１の
トランジスタ駆動回路Ｋ２’に代えて、トランジスタ駆
動回路Ｋ２”を備えている。(2-1): First, the driving unit 5 of the present embodiment
6 does not include a voltage determination circuit 46. (2-2): Next, the drive section 56 of the present embodiment includes a transistor drive circuit K2 ″ instead of the transistor drive circuit K2 ′ of FIG.
【００６８】そして、このトランジスタ駆動回路Ｋ２”
には、図１のトランジスタ駆動回路Ｋ２’と比較する
と、前述のフェイルセーフ機能を実現するための手段と
して、出力トランジスタＴ２からシフトソレノイドＬ２
に流れる負荷電流が予め設定された過電流判定値以上に
なると、ハイレベルの信号を、シフトソレノイドＬ２に
ショート故障が発生して出力トランジスタＴ２に過電流
が流れたことを示す過電流検出信号として出力する過電
流検出回路５８と、過電流検出回路５８の出力がロウレ
ベルからハイレベルになると、予め定められた一定時間
Ｔｏｆｆだけハイレベルの信号を出力するワンショット
パルス出力回路６０と、そのワンショットパルス出力回
路６０の出力信号を論理反転させて出力する反転回路６
２と、該反転回路６２の出力とマイコン１０からの制御
信号Ｓ２との論理積信号を出力するアンド回路６４と
が、追加して備えられている。そして更に、このトラン
ジスタ駆動回路Ｋ２”では、アンド回路６４の出力が、
バッファ３１とアンド回路５０と反転回路３５との各々
に入力されている。Then, the transistor driving circuit K2 ″
Compared with the transistor drive circuit K2 'of FIG. 1, as means for realizing the above-described fail-safe function, the shift solenoid L2
When the load current flowing through the output solenoid is equal to or greater than a preset overcurrent determination value, a high-level signal is used as an overcurrent detection signal indicating that a short circuit has occurred in the shift solenoid L2 and an overcurrent has flowed through the output transistor T2. An overcurrent detection circuit 58 that outputs a signal; a one-shot pulse output circuit 60 that outputs a high-level signal for a predetermined time Toff when the output of the overcurrent detection circuit 58 changes from a low level to a high level; Inverting circuit 6 for inverting and outputting the output signal of pulse output circuit 60
2 and an AND circuit 64 for outputting a logical product signal of the output of the inversion circuit 62 and the control signal S2 from the microcomputer 10 are additionally provided. Further, in the transistor driving circuit K2 ″, the output of the AND circuit 64 is
The signal is input to each of the buffer 31, the AND circuit 50, and the inverting circuit 35.
【００６９】尚、本第２実施形態において、出力トラン
ジスタＴ２は、シフトソレノイドＬ２に接続された電流
出力用のソースとは別に、もう一つ電流検出用のソース
を有しており、この電流検出用のソースには、電流出力
用のソースに流れる電流に比例した電流が流れる。そし
て、過電流検出回路５８は、その電流検出用のソースに
流れる電流から、負荷電流が過電流判定値以上であるか
否かを判定するように構成されている。In the second embodiment, the output transistor T2 has another current detecting source in addition to the current output source connected to the shift solenoid L2. A current proportional to the current flowing through the current output source flows through the current source. The overcurrent detection circuit 58 is configured to determine whether the load current is equal to or greater than an overcurrent determination value based on the current flowing to the current detection source.
【００７０】（２−３）：更に、本実施形態の駆動部５
６には、過電流検出回路５８の出力がハイレベルになる
と、その時点で出力がローレベルとなり、その後、予め
定められた所定時間Ｔｓだけ継続して過電流検出回路５
８の出力がローレベルであると、出力がハイレベルに戻
るタイマ回路６６と、過電流検出回路５８の出力がセッ
ト端子（Ｓ）に入力され、タイマ回路６６の出力がリセ
ット端子（Ｒ）に入力されたＳＲラッチ６８と、そのＳ
Ｒラッチ６８の出力を論理反転させて、マイコン１０
へ、シフトソレノイドＬ２の異常の有無を示すダイアグ
信号ＤＳとして出力する反転回路７０とが、追加されて
いる。そして、上記ＳＲラッチ６８の出力が、トランジ
スタ駆動回路Ｋ２”の反転回路４９に入力されている。(2-3): Further, the driving unit 5 of the present embodiment
6, when the output of the overcurrent detection circuit 58 goes high, the output goes low at that point in time, and then the overcurrent detection circuit 5 continues for a predetermined time Ts.
8 is low, the output of the timer circuit 66 that returns to the high level, the output of the overcurrent detection circuit 58 is input to the set terminal (S), and the output of the timer circuit 66 is input to the reset terminal (R). The input SR latch 68 and its S
The output of the R latch 68 is inverted, and the microcomputer 10
And an inversion circuit 70 that outputs a diagnosis signal DS indicating whether or not the shift solenoid L2 is abnormal. Then, the output of the SR latch 68 is input to the inverting circuit 49 of the transistor driving circuit K2 ″.
【００７１】尚、ＳＲラッチ６８のセット端子とリセッ
ト端子は、両方共にハイアクティブの入力端子である。
また、タイマ回路６６で計時される上記所定時間Ｔｓ
は、ワンショットパルス出力回路６０がハイレベル信号
を出力する上記一定時間Ｔｏｆｆ（即ち、ワンショット
パルス出力回路６０が出力するハイレベル信号のパルス
幅）よりも十分に長い時間に設定されており、例えば、
上記一定時間Ｔｏｆｆの１０倍である。The set terminal and the reset terminal of the SR latch 68 are both high active input terminals.
The predetermined time Ts measured by the timer circuit 66
Is set to a time sufficiently longer than the above-mentioned fixed time Toff during which the one-shot pulse output circuit 60 outputs a high-level signal (that is, the pulse width of the high-level signal output by the one-shot pulse output circuit 60). For example,
It is 10 times the above-mentioned fixed time Toff.
【００７２】このような本第２実施形態の電子制御装置
５４において、シフトソレノイドＬ２にショート故障が
生じておらず、過電流検出回路５８の出力がローレベル
のままである正常時には、トランジスタ駆動回路Ｋ２”
は、前述した図１の駆動部２０にて比較器４３の出力が
ローレベルである場合のトランジスタ駆動回路Ｋ２’と
全く同様に動作する。つまり、この正常時には、ワンシ
ョットパルス出力回路６０とＳＲラッチ６８との両出力
がローレベルのままとなり、バッファ３１とアンド回路
５０と反転回路３５との各々に、マイコン１０からの制
御信号Ｓ２が供給されるからである。In the electronic control device 54 according to the second embodiment, when the shift solenoid L2 has no short-circuit failure and the output of the overcurrent detection circuit 58 is normally at the low level, the transistor drive circuit K2 "
Operates exactly the same as the transistor drive circuit K2 'when the output of the comparator 43 is at the low level in the drive section 20 of FIG. That is, in this normal state, both outputs of the one-shot pulse output circuit 60 and the SR latch 68 remain at the low level, and the control signal S2 from the microcomputer 10 is supplied to each of the buffer 31, the AND circuit 50, and the inverting circuit 35. This is because they are supplied.
【００７３】一方、出力トランジスタＴ２がオンされて
いる時に該シフトソレノイドＬ２にショート故障が発生
して、図４の時刻ｔ３に示すように、出力トランジスタ
Ｔ２からシフトソレノイドＬ２への通電電流が過電流検
出回路５８での過電流判定値を越えたとする。On the other hand, when the output transistor T2 is turned on, a short-circuit fault occurs in the shift solenoid L2, and as shown at time t3 in FIG. 4, the current flowing from the output transistor T2 to the shift solenoid L2 becomes overcurrent. It is assumed that the overcurrent determination value in the detection circuit 58 has been exceeded.
【００７４】すると、トランジスタ駆動回路Ｋ２”で
は、過電流検出回路５８からハイレベルの過電流検出信
号が出力されて、ワンショットパルス出力回路６０から
反転回路６２への出力信号が一定時間Ｔｏｆｆだけハイ
レベルとなり、その結果、制御信号Ｓ２に拘わらず、ア
ンド回路６４の出力が一定時間Ｔｏｆｆだけローレベル
となって、出力トランジスタＴ２が強制的にオフされ
る。Then, in the transistor drive circuit K2 ″, a high-level overcurrent detection signal is output from the overcurrent detection circuit 58, and the output signal from the one-shot pulse output circuit 60 to the inversion circuit 62 becomes high for a fixed time Toff. As a result, regardless of the control signal S2, the output of the AND circuit 64 goes low for a fixed time Toff, and the output transistor T2 is forcibly turned off.
【００７５】そして、上記一定時間Ｔｏｆｆが経過する
と、アンド回路６４の出力がハイレベルに戻り、出力ト
ランジスタＴ２が再びオンされることとなるが、その時
にシフトソレノイドＬ２のショート故障が解消されてい
なければ、出力トランジスタＴ２からシフトソレノイド
Ｌ２への通電電流が再び上記過電流判定値を越えて、出
力トランジスタＴ２が一定時間Ｔｏｆｆだけ強制的にオ
フされることとなる。When the predetermined time Toff elapses, the output of the AND circuit 64 returns to the high level, and the output transistor T2 is turned on again. At that time, the short-circuit failure of the shift solenoid L2 must be eliminated. For example, the current flowing from the output transistor T2 to the shift solenoid L2 exceeds the overcurrent determination value again, and the output transistor T2 is forcibly turned off for a predetermined time Toff.
【００７６】このため、シフトソレノイドＬ２にショー
ト故障が発生すると、トランジスタ駆動回路Ｋ２”で
は、図４に示すように、マイコン１０からの制御信号Ｓ
２がハイレベルである間、「過電流検出回路５８により
ショート故障検知→ワンショットパルス出力回路６０，
反転回路６２，及びアンド回路６４の作用により出力ト
ランジスタＴ２が一定時間Ｔｏｆｆだけオフ（通電遮
断）→出力トランジスタＴ２のオン（通電再開）→過電
流検出回路５８によりショート故障検知→出力トランジ
スタＴ２が一定時間Ｔｏｆｆだけオフ→…」といった動
作が繰り返され、出力トランジスタＴ２が周期的にオン
／オフされることとなる。Therefore, when a short-circuit fault occurs in the shift solenoid L2, the transistor drive circuit K2 ″ controls the control signal S from the microcomputer 10 as shown in FIG.
2 is at the high level, “the short-circuit failure is detected by the overcurrent detection circuit 58 → the one-shot pulse output circuit 60,
By the operation of the inverting circuit 62 and the AND circuit 64, the output transistor T2 is turned off (conduction is cut off) for a certain period of time Toff → the output transistor T2 is turned on (resumption of conduction) → a short circuit is detected by the overcurrent detection circuit 58 → the output transistor T2 is fixed An operation such as “off for time Toff →...” Is repeated, and the output transistor T2 is periodically turned on / off.
【００７７】尚、図４においても、図２及び図８と同様
に、“駆動信号”は、出力トランジスタＴ１のゲート
−ソース間電圧を示し、“駆動信号”は、出力トラン
ジスタＴ２のゲート−ソース間電圧を示している。ま
た、本第２実施形態では、トランジスタ駆動回路Ｋ２”
の過電流検出回路５８によりシフトソレノイドＬ２のシ
ョート故障が検知されて、出力トランジスタＴ２が周期
的にオン／オフされるようになると、最初にショート故
障が検知された時点からタイマ回路６６で計時される所
定時間Ｔｓ以上継続してショート故障が検知されなくな
るまで（即ち、過電流検出回路５８の出力が所定時間Ｔ
ｓ以上継続してローレベルとなるまで）の間、ＳＲラッ
チ６８の出力がハイレベルになり、その結果、図４に示
す如く、反転回路７０からマイコン１０へのダイアグ信
号ＤＳが異常を示す方のローレベルとなる。In FIG. 4, as in FIGS. 2 and 8, the "drive signal" indicates the gate-source voltage of the output transistor T1, and the "drive signal" indicates the gate-source voltage of the output transistor T2. It shows the inter-voltage. In the second embodiment, the transistor drive circuit K2 ″
When the short-circuit failure of the shift solenoid L2 is detected by the overcurrent detection circuit 58, and the output transistor T2 is periodically turned on / off, the timer circuit 66 counts the time from the time when the short-circuit failure is first detected. Until the short-circuit failure is no longer detected for a predetermined time Ts (that is, the output of the overcurrent
During this period, the output of the SR latch 68 becomes high level until the diagnosis signal DS from the inversion circuit 70 to the microcomputer 10 indicates an abnormality, as shown in FIG. Low level.
【００７８】そして、本第２実施形態において、マイコ
ン１０は、上記ダイアグ信号ＤＳがローレベルになる
と、シフトソレノイドＬ２がショート故障したと判断し
て、予め定められたフェイルセーフ処理を実行する。こ
こで、トランジスタ駆動回路Ｋ２”のフェイルセーフ機
能によって出力トランジスタＴ２が周期的にオン／オフ
されるようになると、チャージポンプ回路ＣＰの出力能
力が不足気味になって昇圧電圧Ｖｃｐが通常時よりも低
下する（或いは低下し易くなる）こととなり、その結
果、他の出力トランジスタＴ１の駆動応答性が低下して
しまう。In the second embodiment, when the diagnostic signal DS goes low, the microcomputer 10 determines that the shift solenoid L2 has a short-circuit failure, and executes a predetermined fail-safe process. Here, when the output transistor T2 is periodically turned on / off by the fail-safe function of the transistor drive circuit K2 ″, the output capability of the charge pump circuit CP tends to be insufficient, and the boosted voltage Vcp becomes lower than normal. As a result, the driving responsiveness of the other output transistor T1 decreases.
【００７９】そこで、本第２実施形態では、ＳＲラッチ
６８の出力をトランジスタ駆動回路Ｋ２”の反転回路４
９に入力して、そのＳＲラッチ６８の出力がハイレベル
である間（即ち、過電流検出回路５８が所定時間Ｔｓ以
上継続して異常を検出しなくなるまでの間）は、図１の
駆動部２０にて比較器４３の出力がハイレベルになった
場合と全く同様に、トランジスタ駆動回路Ｋ２”から出
力トランジスタＴ２のゲートへ流し出される駆動電流が
通常時の半分に抑制されるようにしている。Therefore, in the second embodiment, the output of the SR latch 68 is connected to the inversion circuit 4 of the transistor drive circuit K2 ″.
1 while the output of the SR latch 68 is at a high level (that is, until the overcurrent detection circuit 58 continues to detect an abnormality for more than a predetermined time Ts). In the same manner as when the output of the comparator 43 goes high at 20, the drive current flowing out from the transistor drive circuit K2 ″ to the gate of the output transistor T2 is suppressed to half of the normal time. .
【００８０】このため、本第２実施形態の電子制御装置
５４によれば、シフトソレノイドＬ２にショート故障が
発生して、出力トランジスタＴ２がトランジスタ駆動回
路Ｋ２”のフェイルセーフ機能によって周期的にオン／
オフされるようになり、その結果、チャージポンプ回路
ＣＰの出力能力が不足気味になったとしても、昇圧電圧
Ｖｃｐが図４の６段目における点線で例示するように大
きく低下してしまうこことが防止され、他の出力トラン
ジスタＴ１への駆動電流を十分に確保することができる
ようになる。Therefore, according to the electronic control unit 54 of the second embodiment, a short-circuit failure occurs in the shift solenoid L2, and the output transistor T2 is periodically turned on / off by the fail-safe function of the transistor drive circuit K2 ″.
As a result, even if the output capability of the charge pump circuit CP becomes slightly insufficient, the boosted voltage Vcp is greatly reduced as exemplified by the dotted line in the sixth stage in FIG. Is prevented, and a sufficient drive current to the other output transistor T1 can be secured.
【００８１】よって、出力能力の大きいチャージポンプ
回路ＣＰを使用しなくても、他の出力トランジスタＴ１
の駆動応答性を確保することができ、第１実施形態の電
子制御装置１と同様に、性能の低下を招くことなく小型
化と低コスト化とを達成することができる。Therefore, even if the charge pump circuit CP having a large output capability is not used, other output transistors T1
Responsiveness can be secured, and similarly to the electronic control device 1 of the first embodiment, downsizing and cost reduction can be achieved without deteriorating performance.
【００８２】尚、本第２実施形態では、過電流検出回路
５８とワンショットパルス出力回路６０と反転回路６２
とアンド回路６４とが、特定のトランジスタ駆動回路と
してのトランジスタ駆動回路Ｋ２”に備えられたフェイ
ルセーフ手段に相当している。また、タイマ回路６６と
ＳＲラッチ６８とが、状況判定手段に相当していると共
に、ＳＲラッチの出力がハイレベルである期間が、電圧
低下状況が発生していると判定されている期間に相当し
ている。In the second embodiment, the overcurrent detection circuit 58, the one-shot pulse output circuit 60, and the inversion circuit 62
And the AND circuit 64 correspond to fail-safe means provided in a transistor drive circuit K2 ″ as a specific transistor drive circuit. The timer circuit 66 and the SR latch 68 correspond to status determination means. In addition, the period in which the output of the SR latch is at the high level corresponds to the period in which it is determined that the voltage drop situation has occurred.
【００８３】次に、第３実施形態の電子制御装置につい
て、図５を用いて説明する。尚、図５は、第３実施形態
の電子制御装置７２の構成を表す構成図である。また、
この電子制御装置７２も、図１，３，７の電子制御装置
１，５４，１００と同様に、車両の自動変速機１０１に
おけるメイン油圧ソレノイドＬ１とシフトソレノイドＬ
２とを、車両の運転状態に応じて駆動制御するものであ
る。そして、図５において、図１，３，７と同じ機能の
構成要素や信号については、同一の符号を付しているた
め、詳細な説明は省略する。Next, an electronic control unit according to a third embodiment will be described with reference to FIG. FIG. 5 is a configuration diagram illustrating a configuration of an electronic control unit 72 according to the third embodiment. Also,
The electronic control unit 72 also has a main hydraulic solenoid L1 and a shift solenoid L in the automatic transmission 101 of the vehicle, similarly to the electronic control units 1, 54, and 100 of FIGS.
2 is drive-controlled in accordance with the driving state of the vehicle. In FIG. 5, components and signals having the same functions as those in FIGS. 1, 3, and 7 are denoted by the same reference numerals, and a detailed description thereof will be omitted.
【００８４】図５に示すように、本第３実施形態の電子
制御装置７２は、前述した図１の電子制御装置１と比較
すると、駆動部２０に代わる駆動部７４を備えており、
その駆動部７４は、図１の駆動部２０と比較すると、下
記の（３−１）及び（３−２）の点が異なっている。As shown in FIG. 5, the electronic control unit 72 of the third embodiment includes a drive unit 74 instead of the drive unit 20 as compared with the electronic control unit 1 of FIG.
The drive unit 74 differs from the drive unit 20 in FIG. 1 in the following points (3-1) and (3-2).
【００８５】（３−１）：まず、本実施形態の駆動部７
４には、電圧判定回路４６が設けられていない。 （３−２）：そして、トランジスタ駆動回路Ｋ２’の反
転回路４９には、マイコン１０からトランジスタ駆動回
路Ｋ１への制御信号Ｓ１が入力されるようになってい
る。(3-1): First, the driving unit 7 of the present embodiment
4 does not include the voltage determination circuit 46. (3-2): The control signal S1 from the microcomputer 10 to the transistor drive circuit K1 is input to the inversion circuit 49 of the transistor drive circuit K2 '.
【００８６】このような本第３実施形態の電子制御装置
７２では、マイコン１０からの制御信号Ｓ１がハイレベ
ルとなってトランジスタ駆動回路Ｋ１により駆動応答性
の優先度が高い出力トランジスタＴ１がオンされる時に
は、図１の駆動部２０にて比較器４３の出力がハイレベ
ルになった場合と同様に、トランジスタ駆動回路Ｋ２”
から出力トランジスタＴ２のゲートへ流し出される駆動
電流が通常時の半分に抑制される。In the electronic control unit 72 according to the third embodiment, the control signal S1 from the microcomputer 10 goes high, and the transistor drive circuit K1 turns on the output transistor T1 having a high drive response priority. When the output of the comparator 43 goes high in the drive section 20 of FIG.
The drive current flowing out of the transistor to the gate of the output transistor T2 is suppressed to half of the normal time.
【００８７】このため、２つの出力トランジスタＴ１，
Ｔ２を同時にオンさせようとした場合の、チャージポン
プ回路ＣＰの出力能力不足が防止されて、より高い駆動
応答性が要求される方の出力トランジスタＴ１に対する
駆動能力（即ち、トランジスタ駆動回路Ｋ１の駆動能
力）が確保される。Therefore, the two output transistors T1,
In the case where T2 is turned on at the same time, the output capability of the charge pump circuit CP is prevented from being insufficient, and the driving capability of the output transistor T1 requiring higher driving responsiveness (ie, the driving capability of the transistor driving circuit K1) Ability) is secured.
【００８８】また、本第３実施形態の電子制御装置７２
においても、トランジスタ駆動回路Ｋ２’が出力トラン
ジスタＴ２のゲートへ出力する駆動電流を、予め小さく
絞っておくのではなく、トランジスタ駆動回路Ｋ１が出
力トランジスタＴ１をオンさせる場合にだけ、小さく抑
制するようにしているため、それ以外の場合には、出力
トランジスタＴ２の駆動応答性も高いレベルに維持する
ことができる。The electronic control unit 72 of the third embodiment
In the above, the drive current output from the transistor drive circuit K2 'to the gate of the output transistor T2 is not limited to a small value in advance, but is reduced only when the transistor drive circuit K1 turns on the output transistor T1. Therefore, in other cases, the driving response of the output transistor T2 can be maintained at a high level.
【００８９】よって、この電子制御装置７２によって
も、従来の装置１００と比較して、性能の低下を招くこ
となくチャージポンプ回路ＣＰの小型化及び低コスト化
を実現することができ、延いては、当該電子制御装置７
２全体の小型化と低コスト化とを達成することができ
る。Therefore, according to the electronic control device 72, the size and cost of the charge pump circuit CP can be reduced without lowering the performance as compared with the conventional device 100. , The electronic control unit 7
(2) The overall size and cost can be reduced.
【００９０】尚、本第３実施形態では、シフトソレノイ
ドＬ２に対応するトランジスタ駆動回路Ｋ２’が、請求
項４に記載の特定のトランジスタ駆動回路に相当し、メ
イン油圧ソレノイドＬ１に対応するトランジスタ駆動回
路Ｋ１が、請求項４に記載の所定のトランジスタ駆動回
路に相当している。In the third embodiment, the transistor driving circuit K2 'corresponding to the shift solenoid L2 corresponds to the specific transistor driving circuit according to claim 4, and the transistor driving circuit corresponding to the main hydraulic solenoid L1. K1 corresponds to the predetermined transistor driving circuit according to the fourth aspect.
【００９１】以上、本発明の一実施形態について説明し
たが、本発明は、種々の形態を採り得ることは言うまで
もない。例えば、第３実施形態の手法は、第１実施形態
の電子制御装置１或いは第２実施形態の電子制御装置５
４に追加して適用することもできる。つまり、図１又は
図３の電子制御装置１，５４において、アンド回路５０
を３入力のアンド回路とし、そのアンド回路の追加され
た入力端子に、マイコン１０からの制御信号Ｓ１を論理
反転させて入力させるように構成すれば良い。As described above, one embodiment of the present invention has been described, but it goes without saying that the present invention can take various forms. For example, the method of the third embodiment is based on the electronic control device 1 of the first embodiment or the electronic control device 5 of the second embodiment.
4, and can be applied. That is, in the electronic control units 1 and 54 of FIG.
Is a three-input AND circuit, and the control signal S1 from the microcomputer 10 is logically inverted and input to the additional input terminal of the AND circuit.
【００９２】一方、第１実施形態の電子制御装置１で
は、電圧判定回路４６により、チャージポンプ回路ＣＰ
の出力電圧Ｖｃｐを直接監視して、その出力電圧Ｖｃｐ
が基準電圧よりも低い場合に、電圧低下状況が発生して
いると判定するようにしたが、例えば、マイコン１０か
らの制御信号Ｓ１，Ｓ２が両方共にハイレベルとなった
時に、電圧低下状況が発生したと判定するように構成し
ても良い。つまり、２つの出力トランジスタＴ１，Ｔ２
を同時にオンさせる場合に、チャージポンプ回路ＣＰの
出力電圧Ｖｃｐが低下すると考えられるからである。On the other hand, in the electronic control unit 1 according to the first embodiment, the charge pump circuit CP
Output voltage Vcp is directly monitored, and the output voltage Vcp
Is lower than the reference voltage, it is determined that a voltage drop situation has occurred. For example, when both of the control signals S1 and S2 from the microcomputer 10 become high level, the voltage drop situation becomes You may be comprised so that it may determine with having generate | occur | produced. That is, the two output transistors T1 and T2
Are turned on at the same time, it is considered that the output voltage Vcp of the charge pump circuit CP decreases.
【００９３】そして、この場合の具体的な構成例として
は、例えば、図１の電子制御装置１において、電圧判定
回路４６の代わりに、マイコン１０からの両制御信号Ｓ
１，Ｓ２を入力とするアンド回路を状況判定手段として
設け、そのアンド回路の出力をトランジスタ駆動回路Ｋ
２’の反転回路４９へ入力させるように構成すれば良
い。As a specific configuration example in this case, for example, in the electronic control unit 1 of FIG. 1, instead of the voltage determination circuit 46, both control signals S from the microcomputer 10 are used.
An AND circuit having S1 and S2 as inputs is provided as status determination means, and the output of the AND circuit is used as a transistor driving circuit K
What is necessary is just to comprise so that it may input to the 2 'inversion circuit 49.
【００９４】但し、第１実施形態のように、チャージポ
ンプ回路ＣＰの出力電圧Ｖｃｐを直接監視して判定する
ように構成すれば、出力トランジスタＴ１，Ｔ２が同時
にオンされる時や、トランジスタ駆動回路のフェイルセ
ーフ機能によって、そのトランジスタ駆動回路に対応し
た出力トランジスタが周期的にオン／オフされる場合だ
けではなく、例えば、バッテリ電圧ＶＢ自体が低下した
場合や、出力トランジスタＴ２が制御上、頻繁にオン／
オフされた場合など、他のどの様な要因でチャージポン
プ回路ＣＰの出力電圧Ｖｃｐが低下したとしても、トラ
ンジスタ駆動回路Ｋ２’が駆動電流を抑制することとな
り、出力トランジスタＴ２よりも駆動応答性の面で優先
度が高い出力トランジスタＴ１の駆動応答性を、より確
実に確保することができるという点で好ましい。However, if the output voltage Vcp of the charge pump circuit CP is directly monitored and determined as in the first embodiment, when the output transistors T1 and T2 are simultaneously turned on, or when the transistor driving circuit is turned on. Not only when the output transistor corresponding to the transistor driving circuit is periodically turned on / off, but also when the battery voltage VB itself drops or the output transistor T2 is frequently on/
Even if the output voltage Vcp of the charge pump circuit CP is reduced due to any other factors, such as when the transistor is turned off, the transistor drive circuit K2 'suppresses the drive current, and the drive responsiveness is lower than that of the output transistor T2. This is preferable in that the drive responsiveness of the output transistor T1 having a high priority can be more reliably ensured.
【００９５】一方、本発明は、駆動対象の電気負荷がメ
イン油圧ソレノイドＬ１やシフトソレノイドＬ２以外の
電気負荷であっても、全く同様に適用することができ
る。また、本発明は、車両用の装置に限らず適用するこ
とができる。On the other hand, the present invention can be applied in exactly the same manner even when the electric load to be driven is an electric load other than the main hydraulic solenoid L1 and the shift solenoid L2. Further, the present invention can be applied not only to a device for a vehicle.
【図１】 第１実施形態の電子制御装置の構成を表す構
成図である。FIG. 1 is a configuration diagram illustrating a configuration of an electronic control device according to a first embodiment.
【図２】 第１実施形態の電子制御装置の作用を表すタ
イムチャートである。FIG. 2 is a time chart illustrating an operation of the electronic control device according to the first embodiment.
【図３】 第２実施形態の電子制御装置の構成を表す構
成図である。FIG. 3 is a configuration diagram illustrating a configuration of an electronic control device according to a second embodiment.
【図４】 第２実施形態の電子制御装置の作用を表すタ
イムチャートである。FIG. 4 is a time chart illustrating an operation of the electronic control device according to the second embodiment.
【図５】 第３実施形態の電子制御装置の構成を表す構
成図である。FIG. 5 is a configuration diagram illustrating a configuration of an electronic control device according to a third embodiment.
【図６】 車両の自動変速機の制御に用いられるソレノ
イドを説明する説明図である。FIG. 6 is an explanatory diagram illustrating a solenoid used for controlling an automatic transmission of a vehicle.
【図７】 電子制御装置の従来の構成例を表す構成図で
ある。FIG. 7 is a configuration diagram illustrating a conventional configuration example of an electronic control device.
【図８】 従来装置の問題を説明するタイムチャートで
ある。FIG. 8 is a time chart for explaining a problem of the conventional device.
１，５４，７２…電子制御装置 １０…マイコン
１２…電流検出用抵抗 １４…電流検出回路 ２０，５６，７４…駆動部 Ｔ１，Ｔ２…出力トランジスタ ＣＰ…チャージポン
プ回路（昇圧回路） Ｋ１，Ｋ２’，Ｋ２”…トランジスタ駆動回路 ２１，３１，５１…バッファ ２３，３３…ＮＰＮト
ランジスタ ２２，２４，３２，３４，４１，４２，４４，４５，５
２…抵抗 ２５，３５，４９，６２，７０…反転回路 ４３…比
較器 ４６…電圧判定回路 ５０，６４…アンド回路 ５
８…過電流検出回路 ６０…ワンショットパルス出力回路 ６６…タイマ回
路 ６８…ＳＲラッチ Ｌ１…メイン油圧ソレノイド Ｌ２…シフトソレノイド1, 54, 72: electronic control unit 10: microcomputer
12: Current detecting resistor 14: Current detecting circuit 20, 56, 74 ... Driver T1, T2 ... Output transistor CP ... Charge pump circuit (boost circuit) K1, K2 ', K2 "... Transistor driving circuit 21, 31, 51 ... Buffers 23,33 NPN transistors 22,24,32,34,41,42,44,45,5
2 Resistors 25, 35, 49, 62, 70 Inverting circuit 43 Comparator 46 Voltage judging circuit 50, 64 AND circuit 5
8 Overcurrent detection circuit 60 One-shot pulse output circuit 66 Timer circuit 68 SR latch L1 Main hydraulic solenoid L2 Shift solenoid
フロントページの続き Ｆターム(参考） 3G084 DA13 EB02 EC01 EC03 FA03 5H410 CC02 DD02 DD05 DD06 EA11 EA32 EA37 EB01 EB25 EB37 FF03 FF23 LL04 LL12 LL19 5J055 AX38 AX44 AX64 BX16 CX13 CX28 DX13 DX22 DX54 EX01 EX02 EY01 EY03 EY05 EY12 EY17 EZ07 EZ10 EZ25 EZ27 EZ31 EZ39 EZ54 EZ55 EZ57 FX04 FX08 FX13 FX32 GX01 GX04 Continued on the front page F-term (reference) 3G084 DA13 EB02 EC01 EC03 FA03 5H410 CC02 DD02 DD05 DD06 EA11 EA32 EA37 EB01 EB25 EB37 FF03 FF23 LL04 LL12 LL19 5J055 AX38 AX44 AX64 AX64 AX16 AX16 EY13 EZ25 EZ27 EZ31 EZ39 EZ54 EZ55 EZ57 FX04 FX08 FX13 FX32 GX01 GX04
Claims (4)
電流供給経路に２つの出力端子が直列に接続され、前記
負荷電源の電圧（以下、負荷電源電圧という）よりも高
い電圧がゲートに供給されてオンすることにより、前記
電気負荷へ電流を流し出す出力トランジスタと、 前記負荷電源電圧を該負荷電源電圧よりも高い電圧に昇
圧して出力する昇圧回路と、 制御部からの制御信号に応じて前記出力トランジスタを
オン／オフさせる回路であって、前記制御信号が前記出
力トランジスタのオンを指示するアクティブレベルであ
る時には、前記出力トランジスタのゲートに前記昇圧回
路の出力電圧を供給することで該出力トランジスタをオ
ンさせるトランジスタ駆動回路と、 を有すると共に、前記出力トランジスタと前記トランジ
スタ駆動回路とが、駆動対象の複数の各電気負荷毎に夫
々設けられた電気負荷駆動装置において、 前記昇圧回路の出力電圧が低下する所定の状況（以下、
電圧低下状況という）が発生したか否かを判定する状況
判定手段を備えると共に、 前記複数のトランジスタ駆動回路のうちの特定のトラン
ジスタ駆動回路は、前記状況判定手段により前記電圧低
下状況が発生していると判定されている間、前記昇圧回
路の出力を元にして前記出力トランジスタのゲートへ流
し出す駆動電流を抑制するように構成されていること、 を特徴とする電気負荷駆動装置。An output terminal is connected in series to a current supply path from a high potential side of a load power supply to an electric load, and a voltage higher than a voltage of the load power supply (hereinafter referred to as a load power supply voltage) is applied to a gate. An output transistor that supplies a current to the electric load when supplied and turned on; a booster circuit that boosts the load power supply voltage to a voltage higher than the load power supply voltage and outputs the same; and a control signal from a control unit. A circuit for turning on / off the output transistor in response to the output voltage of the booster circuit being supplied to the gate of the output transistor when the control signal is at an active level instructing to turn on the output transistor. A transistor drive circuit for turning on the output transistor, and the output transistor and the transistor drive circuit; However, in an electric load driving device provided for each of a plurality of electric loads to be driven, in a predetermined situation in which the output voltage of the booster circuit decreases (hereinafter, referred to as
A condition determining means for determining whether or not a voltage drop condition has occurred. A specific transistor drive circuit of the plurality of transistor drive circuits has a voltage drop condition generated by the condition determiner. An electric load driving device, wherein the driving current flowing to the gate of the output transistor is suppressed based on the output of the boosting circuit while it is determined that the output current is high.
いて、 前記状況判定手段は、 前記昇圧回路の出力電圧を監視して、該出力電圧が所定
の基準電圧よりも低い場合に、前記電圧低下状況が発生
していると判定すること、 を特徴とする電気負荷駆動装置。2. The electric load driving device according to claim 1, wherein the condition determining means monitors an output voltage of the booster circuit, and when the output voltage is lower than a predetermined reference voltage, the voltage is higher than a predetermined reference voltage. An electric load driving device, characterized in that it is determined that a reduction situation has occurred.
いて、 前記特定のトランジスタ駆動回路は、 前記出力トランジスタのオン時の動作状態から駆動対象
の電気負荷の異常を検知すると共に、該異常を検知する
と、前記制御信号に拘わらず前記出力トランジスタを一
時的にオフさせるフェイルセーフ手段を備え、 前記状況判定手段は、 前記フェイルセーフ手段が前記異常を検知すると、その
時点から前記フェイルセーフ手段が所定時間以上継続し
て前記異常を検知しなくなるまでの間、前記電圧低下状
況が発生していると判定すること、 を特徴とする電気負荷駆動装置。3. The electric load driving device according to claim 1, wherein the specific transistor driving circuit detects an abnormality of an electric load to be driven from an operating state of the output transistor when the output transistor is on, and detects the abnormality. Fail-safe means for temporarily turning off the output transistor irrespective of the control signal; and the situation determining means, when the fail-safe means detects the abnormality, the fail-safe means determines a predetermined value from that time. Determining that the voltage drop condition has occurred until the abnormality is not detected continuously for a time or more.
電流供給経路に２つの出力端子が直列に接続され、前記
負荷電源の電圧（以下、負荷電源電圧という）よりも高
い電圧がゲートに供給されてオンすることにより、前記
電気負荷へ電流を流し出す出力トランジスタと、 前記負荷電源電圧を該負荷電源電圧よりも高い電圧に昇
圧して出力する昇圧回路と、 制御部からの制御信号に応じて前記出力トランジスタを
オン／オフさせる回路であって、前記制御信号が前記出
力トランジスタのオンを指示するアクティブレベルであ
る時には、前記出力トランジスタのゲートに前記昇圧回
路の出力電圧を供給することで該出力トランジスタをオ
ンさせるトランジスタ駆動回路と、 を有すると共に、前記出力トランジスタと前記トランジ
スタ駆動回路とが、駆動対象の複数の各電気負荷毎に夫
々設けられた電気負荷駆動装置において、 前記複数のトランジスタ駆動回路のうちの特定のトラン
ジスタ駆動回路は、前記制御部から当該トランジスタ駆
動回路以外の所定のトランジスタ駆動回路に出力される
制御信号が前記アクティブレベルである時に、前記昇圧
回路の出力を元にして前記出力トランジスタのゲートへ
流し出す駆動電流を抑制するように構成されているこ
と、 を特徴とする電気負荷駆動装置。4. A current supply path from a high potential side of a load power supply to an electric load, two output terminals are connected in series, and a voltage higher than a voltage of the load power supply (hereinafter referred to as a load power supply voltage) is applied to a gate. An output transistor that supplies a current to the electric load when supplied and turned on; a booster circuit that boosts the load power supply voltage to a voltage higher than the load power supply voltage and outputs the same; and a control signal from a control unit. A circuit for turning on / off the output transistor in response to the output voltage of the booster circuit being supplied to the gate of the output transistor when the control signal is at an active level instructing to turn on the output transistor. A transistor drive circuit for turning on the output transistor, and the output transistor and the transistor drive circuit; However, in an electric load driving device provided for each of a plurality of electric loads to be driven, a specific transistor driving circuit among the plurality of transistor driving circuits is a predetermined transistor other than the transistor driving circuit from the control unit. When the control signal output to the transistor drive circuit is at the active level, the drive current flowing to the gate of the output transistor is suppressed based on the output of the booster circuit, Electrical load drive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001078559A JP4474782B2 (en) | 2001-03-19 | 2001-03-19 | Electric load drive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001078559A JP4474782B2 (en) | 2001-03-19 | 2001-03-19 | Electric load drive |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002278632A true JP2002278632A (en) | 2002-09-27 |
| JP4474782B2 JP4474782B2 (en) | 2010-06-09 |
Family
ID=18935157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001078559A Expired - Fee Related JP4474782B2 (en) | 2001-03-19 | 2001-03-19 | Electric load drive |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4474782B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009142100A1 (en) * | 2008-05-21 | 2009-11-26 | サンケン電気株式会社 | High-side driver |
| US7924063B2 (en) | 2003-08-27 | 2011-04-12 | Denso Corporation | Electronic control apparatus for controlling driving of load by MOS FETs |
| JP2013011245A (en) * | 2011-06-30 | 2013-01-17 | Denso Corp | Device for controlling internal combustion engine |
| KR101874414B1 (en) * | 2012-04-05 | 2018-07-04 | 삼성전자주식회사 | High side gate driver, switching chip, and power device |
-
2001
- 2001-03-19 JP JP2001078559A patent/JP4474782B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7924063B2 (en) | 2003-08-27 | 2011-04-12 | Denso Corporation | Electronic control apparatus for controlling driving of load by MOS FETs |
| WO2009142100A1 (en) * | 2008-05-21 | 2009-11-26 | サンケン電気株式会社 | High-side driver |
| JP2009284162A (en) * | 2008-05-21 | 2009-12-03 | Sanken Electric Co Ltd | High side driver |
| CN102037647A (en) * | 2008-05-21 | 2011-04-27 | 三垦电气株式会社 | High-side driver |
| US8169765B2 (en) | 2008-05-21 | 2012-05-01 | Sanken Electric Co., Ltd. | High-side driver |
| JP2013011245A (en) * | 2011-06-30 | 2013-01-17 | Denso Corp | Device for controlling internal combustion engine |
| KR101874414B1 (en) * | 2012-04-05 | 2018-07-04 | 삼성전자주식회사 | High side gate driver, switching chip, and power device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4474782B2 (en) | 2010-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7813096B2 (en) | Power supply controller | |
| US7170272B2 (en) | Semiconductor integrated circuit for controlling power supply, an electronic component and a power supply device | |
| JP4836694B2 (en) | Power supply control device | |
| US20130015797A1 (en) | Electronic control unit for vehicle and semiconductor integrated circuit device | |
| JP7110613B2 (en) | load driver | |
| US8994220B2 (en) | Vehicle-mounted electronic control device | |
| US20070170978A1 (en) | Power supply controller | |
| WO2006043391A1 (en) | Driving device | |
| US10355472B2 (en) | Over temperature protection circuit and semiconductor device | |
| JP2001298988A (en) | Motor drive | |
| US11329474B2 (en) | Switching controller with adaptive overheating protection | |
| US20190199083A1 (en) | Power control device | |
| US20160212808A1 (en) | Load driving circuit | |
| JP6989697B2 (en) | Load drive | |
| JP3966099B2 (en) | Electric load drive | |
| JP5099041B2 (en) | Fuel pump control device | |
| US7907376B2 (en) | Load control device and method | |
| JP2007027465A (en) | Driving circuit for linear solenoid | |
| JP2002278632A (en) | Electric load driving device | |
| JP2017073872A (en) | Charge pump circuit | |
| US20230170893A1 (en) | Overcurrent Protection Circuit | |
| CN114301032B (en) | Switch control device, switch control method, and vehicle-mounted power supply system | |
| US10826486B2 (en) | Switching driving circuit, switching circuit, and power supply device | |
| EP3217523B1 (en) | Semiconductor device, charge pump circuit, semiconductor system, vehicle, and control method of semiconductor device | |
| US20240042951A1 (en) | Vehicle-Mounted Control Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4474782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |