JP2002277772A - クロック発生回路および画像形成装置 - Google Patents
クロック発生回路および画像形成装置Info
- Publication number
- JP2002277772A JP2002277772A JP2001083302A JP2001083302A JP2002277772A JP 2002277772 A JP2002277772 A JP 2002277772A JP 2001083302 A JP2001083302 A JP 2001083302A JP 2001083302 A JP2001083302 A JP 2001083302A JP 2002277772 A JP2002277772 A JP 2002277772A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- clock
- synchronization
- light amount
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1204—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
- G06K15/1219—Detection, control or error compensation of scanning velocity or position, e.g. synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/40037—Circuits exciting or modulating particular heads for reproducing continuous tone value scales the reproducing element being a laser
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/401—Compensating positionally unequal response of the pick-up or reproducing head
- H04N1/4015—Compensating positionally unequal response of the pick-up or reproducing head of the reproducing head
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Facsimile Scanning Arrangements (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Laser Beam Printer (AREA)
- Facsimile Heads (AREA)
Abstract
装置とそのクロック発生回路において、走査光量ムラに
よる画質への影響を低減する。 【解決手段】 基準となる発振器からのクロックを細か
く遅延させて複数の遅延クロックを生成しするディレイ
チェーン部413と、インデックス信号に同期した状態
の複数の遅延クロック(同期遅延クロック)を前記ディ
レイチェーン部から選び出し、この遅延の段数を同期情
報として出力する同期検出部414と、光学系手段で生
じる走査光量ムラに関する走査光量ムラ情報を保持する
テーブル402と、前記同期遅延クロックと前記同期情
報および前記走査光量ムラ情報から、前記複数の遅延ク
ロックの中からどの位相の遅延クロックを選択すべきか
のセレクト信号を生成する同期切り替え部415と、前
記セレクト信号に応じた遅延クロックを選択する信号選
択部416と、を備える。
Description
込系に使用する画像形成装置とクロック発生回路に関
し、さらに詳しくは、ポリゴンミラーで走査を行う際の
光学系手段の透過率もしくは反射率の画質への影響を低
減することが可能な画像形成装置とクロック発生回路に
関する。
変調したレーザビームを主走査方向に走査し、副走査方
向に回転する像担持体上に画像を形成している。この場
合に、ドットクロックと呼ばれる基準信号を基準にし
て、レーザビームを画像データで変調している。
じて、像担持体上に形成される主走査方向における画像
の長さが常に一定になるようなドットクロックが生じる
必要がある。
るために像担持体近傍に帯電,露光,現像の各手段を有
するユニットを複数備えて、像担持体の1回転内に像担
持体上にカラートナー像を形成し、一括して記録紙上に
転写を行うカラー画像形成装置が開発されている。ま
た、中間転写体近傍に複数の像担持体を有し、各像担持
体の周囲に帯電,露光,現像,転写手段を備え、各像担
持体上に形成されたトナー像を中間転写体に順次転写し
て行き、中間転写体に担持されたカラートナー像を一括
して転写紙上に転写を行うカラー画像形成装置も開発さ
れている。
像形成装置の光学書き込み部490の構成は、図8のよ
うになっている。すなわち、回路部400で生成された
レーザ駆動用信号に基づいて、レーザダイオード(L
D)470が発光してレーザビームを発生する。
は、コリメータレンズ491、シリンドリカルレンズ4
92を通った後にポリゴンミラー493で走査される。
ポリゴンミラー493で走査されたレーザビームは、f
θレンズ494により等速で走査するように調整され
る。さらに、シリンドリカルレンズ495を通過して像
担持体1に書き込まれる。なお、ポリゴンミラー493
で走査されたレーザビームの一部はインデックスセンサ
412に導かれて、タイミングが検出される。
示すように、ポリゴンミラー493で走査されたレーザ
ビームは、fθレンズ494やシリンドリカルレンズ4
65や防塵フィルタ496などの各光学系手段を透過し
て像担持体1に導かれる。
ームは各光学系手段に対してほぼ垂直に低入射角で入射
するので、反射率は低く透過率が高い状態になる。一
方、走査端部付近のレーザビームは光学系手段に対して
走査端部付近のレーザビームは光学系手段に対して高入
射角で入射するので、反射率は高く透過率が低い状態に
なる。なお、図9では、反射光の様子を矢印の長さで模
式的に示している。
率もしくは反射率の差に基づいた光量の変化が、像担持
体1上で走査光量ムラ(シェーディング)として画質の
劣化を招くことになる。一般的には端部で光量が低下す
る現象が現れやすくなるが、光学系手段に含まれる各種
レンズや各種フィルタの形状や配置によって特性は異な
ってくる(図10参照)。
よっては、主走査方向の一方の端部のみの光量が低下す
るといった現象も発生しうる。図9の例では、主走査位
置の右側で防塵フィルタ496での反射が大きくなり、
走査光量ムラが大きくなる傾向になる。このため、防塵
フィルタ496の取り付けも、機械的に最適な取り付け
ではなく、走査光量ムラによって制限されることになっ
ていた。
く抑えるため、高価なマルチコーティングを各光学部材
に施すとなると、光学部材のコストが上昇してしまうと
いう問題もあった。
て、PWMによって多値のレーザ駆動用パルスを生成す
る画像形成装置において、シェーディングによって低下
する光量にあわせて、光量が低下しない部分のPWM値
を低下させることで、シェーディングが発生しないよう
に対策することも考えられる。たとえば、端部でシェー
ディングによって15%の光量低下が生じている場合、
全く光量低下が生じない部分のPWM値を15%低下さ
せることで、最終的な全体の光量を一定にすることがで
きる。
量側のダイナミックレンジが制限されてしまう。以上の
例では、0〜85%までのダイナミックレンジしか使用
できないことになる。すなわち、シェーディングは抑え
られるものの階調特性に悪影響が生じるといった新たな
問題が生じる。
されたものであって、その目的は、ポリゴンミラーを書
込系に使用する画像形成装置とそのクロック発生回路に
おいて、走査光量ムラによる画質への影響を低減するこ
とが可能なクロック発生回路および画像形成装置を提供
することにある。
る手段としての本発明は以下に説明するようなものであ
る。
置の書き込み部の発光素子駆動用のドットクロックを生
成するクロック発生回路であって、基準となる発振器か
らのクロックを細かく遅延させて複数の遅延クロックを
生成し、該複数の遅延クロックの選択を変更することに
よって、生成するドットクロックの立ち上がりもしくは
立ち下がりタイミングを変化させるディジタルディレイ
式ドットクロック調整手段と、書き込み部で使用される
光学系手段で生じる走査光量ムラを補正するように、前
記ディジタルディレイ式ドットクロック調整手段での複
数の遅延クロックの選択を制御してドットクロックのパ
ルス幅を変更する制御手段と、を備えたことを特徴とす
るクロック発生回路である。
発振器からのクロックを細かく遅延させて複数の遅延ク
ロックを生成し、該複数の遅延クロックの選択を変更す
ることによって、生成するドットクロックの立ち上がり
もしくは立ち下がりタイミングを変化させるディジタル
ディレイ式ドットクロック調整手段と、書き込み部で使
用される光学系手段で生じる走査光量ムラを補正するよ
うに、前記ディジタルディレイ式ドットクロック調整手
段での複数の遅延クロックの選択を制御してドットクロ
ックのパルス幅を変更する制御手段と、前記ドットクロ
ック調整手段からのドットクロックに基づいて発光素子
を発光させて画像形成を行う画像形成手段と、を備え、
複数の遅延クロックの選択を制御してドットクロックの
パルス幅を変更することで走査光量ムラを補正する、こ
とを特徴とする画像形成装置である。
のクロックを細かく遅延させて複数の遅延クロックを生
成し、該複数の遅延クロックの選択を走査光量ムラに応
じて変更することによって、クロックの立ち上がりもし
くは立ち下がりのタイミングをわずかに変化させて、発
光素子駆動用パルスのパルス幅を変化させることより、
感光体面上での走査光量ムラをうち消すようにしてい
る。
ラーを書込系に使用する画像形成装置とそのクロック発
生回路において、走査光量ムラによる画質への影響を低
減することが可能になる。
置の書き込み部の発光素子駆動用のドットクロックを生
成するクロック発生回路であって、基準となる発振器か
らのクロックを細かく遅延させて複数の遅延クロックを
生成しするディレイチェーン部と、端部の基準となるイ
ンデックス信号に同期した状態の複数の遅延クロック
(同期遅延クロック)を前記ディレイチェーン部から選
び出し、複数の同期遅延クロックから前記ディレイチェ
ーン部の遅延段数を同期情報として出力する同期検出部
と、書き込み部で使用される光学系手段で生じる走査光
量ムラに関する走査光量ムラ情報を保持するテーブル
と、前記同期検出部からの前記同期遅延クロックと前記
同期情報および前記テーブルからの走査光量ムラ情報か
ら、前記複数の遅延クロックの中からどの位相の遅延ク
ロックを選択すべきかのセレクト信号を生成する同期切
り替え部と、前記複数の遅延クロックの中から前記セレ
クト信号に応じた遅延クロックを選択する信号選択部
と、を備え、複数の遅延クロックの選択を制御してドッ
トクロックのパルス幅を変更することで走査光量ムラを
補正する、ことを特徴とするクロック発生回路である。
発振器からのクロックを細かく遅延させて複数の遅延ク
ロックを生成しするディレイチェーン部と、端部の基準
となるインデックス信号に同期した状態の複数の遅延ク
ロック(同期遅延クロック)を前記ディレイチェーン部
から選び出し、複数の同期遅延クロックから前記ディレ
イチェーン部の遅延段数を同期情報として出力する同期
検出部と、書き込み部で使用される光学系手段で生じる
走査光量ムラに関する走査光量ムラ情報を保持するテー
ブルと、前記同期検出部からの前記同期遅延クロックと
前記同期情報および前記テーブルからの走査光量ムラ情
報から、前記複数の遅延クロックの中からどの位相の遅
延クロックを選択すべきかのセレクト信号を生成する同
期切り替え部と、前記複数の遅延クロックの中から前記
セレクト信号に応じた遅延クロックを選択する信号選択
部と、前記信号選択部からのクロックに基づいて画像形
成を行う画像形成手段と、を備え、複数の遅延クロック
の選択を制御してドットクロックのパルス幅を変更する
ことで走査光量ムラを補正する、ことを特徴とする画像
形成装置である。
のクロックをディレイチェーン部で細かく遅延させて複
数の遅延クロックを生成し、信号選択部における複数の
遅延クロックの選択を、同期検出部からの同期情報とテ
ーブルに保持された走査光量ムラ情報とに基づいた同期
切り替え部からのセレクト信号によって変更することに
よって、クロックの立ち上がりもしくは立ち下がりのタ
イミングをわずかに変化させて、発光素子駆動用パルス
のパルス幅を変化させることより、感光体面上での走査
光量ムラをうち消すようにしている。
ラーを書込系に使用する画像形成装置とそのクロック発
生回路において、走査光量ムラによる画質への影響を低
減することが可能になる。
号切り替え部は、前記同期検出部からの前記同期遅延ク
ロックと前記同期情報および前記テーブルからの走査光
量ムラ情報から、演算を行ってセレクト信号を生成す
る、ことを特徴とする請求項2記載のクロック発生回路
である。
号切り替え部は、前記同期検出部からの前記同期遅延ク
ロックと前記同期情報および前記テーブルからの走査光
量ムラ情報から、演算を行ってセレクト信号を生成す
る、ことを特徴とする請求項8記載の画像形成装置であ
る。
のクロックを細かく遅延させて複数の遅延クロックを生
成し、該複数の遅延クロックの選択を走査光量ムラを参
照して演算した結果に応じて変更することによって、ク
ロックの立ち上がりもしくは立ち下がりのタイミングを
わずかに変化させて、発光素子駆動用パルスのパルス幅
を変化させることより、感光体面上での走査光量ムラを
うち消すようにしている。
ラーを書込系に使用する画像形成装置とそのクロック発
生回路において、走査光量ムラによる画質への影響を低
減することが可能になる。
号切り替え部は、前記同期検出部からの前記同期遅延ク
ロックと前記同期情報および前記テーブルからの走査光
量ムラ情報から、テーブル変換を行ってセレクト信号を
生成する、ことを特徴とする請求項2記載のクロック発
生回路である。
信号切り替え部は、前記同期検出部からの前記同期遅延
クロックと前記同期情報および前記テーブルからの走査
光量ムラ情報から、テーブル変換を行ってセレクト信号
を生成する、ことを特徴とする請求項8記載の画像形成
装置である。
のクロックを細かく遅延させて複数の遅延クロックを生
成し、該複数の遅延クロックの選択を走査光量ムラを参
照してルックアップテーブル等を用いたテーブル変換し
た結果に応じて変更することによって、クロックの立ち
上がりもしくは立ち下がりのタイミングをわずかに変化
させて、発光素子駆動用パルスのパルス幅を変化させる
ことより、感光体面上での走査光量ムラをうち消すよう
にしている。
ラーを書込系に使用する画像形成装置とそのクロック発
生回路において、走査光量ムラによる画質への影響を低
減することが可能になる。
量ムラは、光学系手段の透過率もしくは反射率の差に基
づいた光量の変化である、ことを特徴とする請求項1乃
至請求項4のいずれかに記載のクロック発生回路であ
る。
光量ムラは、光学系手段の透過率もしくは反射率の差に
基づいた光量の変化である、ことを特徴とする請求項7
乃至請求項10のいずれかに記載の画像形成装置であ
る。
リゴンミラーを書込系に使用する画像形成装置とそのク
ロック発生回路において、走査光量ムラ(光学系手段の
透過率もしくは反射率の差に基づいた光量の変化)によ
る画質への影響を低減することが可能になる。
集積回路内のディジタル回路で構成する、ことを特徴と
する請求項1乃至請求項5のいずれかに記載のクロック
発生回路である。
を集積回路内のディジタル回路で構成する、ことを特徴
とする請求項7乃至請求項11のいずれかに記載の画像
形成装置である。
いディジタル回路による簡易な回路構成で、ポリゴンミ
ラーを書込系に使用する画像形成装置とそのクロック発
生回路において、各種の走査光量ムラによる画質への影
響を低減することが可能になる。
画像形成装置の実施の形態例を詳細に説明する。なお、
クロック発生回路を用いた画像形成装置に関し、先に画
像形成装置の全体を説明しておく。
で、本発明の一実施の形態例のクロック発生回路と画像
形成装置を適用することが可能なカラー画像形成装置の
機械的な構成図である図2を用いて、カラー画像形成装
置の全体構成を説明する。
多色の画像形成装置であり、ここでは、Y(イエロー),
M(マゼンタ),C(シアン),K(黒)の4色のトナーを使
用すると共に、ドラム形状ではなくベルト状の像担持体
を使用するカラー画像形成装置を例にする。
ラ7とに巻回された無端ベルト状の像担持体(感光体)1
は、上ローラ3と下ローラ5とにより上下方向に張架さ
れ、図中の矢印I方向に駆動される。さらに、像担持体
1が下から上へ移動する面には、像担持体1によって形
成された閉空間方向に像担持体1を押圧し、像担持体1
を閉空間方向に案内するガイド手段としての押圧ローラ
9が設けられている。
には、像担持体1に摺接し、像担持体1上の現像剤を除
去するクリーニング手段11が設けられている。クリー
ニング手段11の下方には、クリーニング手段11によ
って除去された現像剤を捕集する捕集手段としての回収
ボックス21が像担持体1に沿って設けられている。
潜像形成手段の説明を行なう。本実施の形態例の画像形
成装置は、4色のカラー画像形成装置であるので、各色
に応じて四つの潜像形成手段を有している。すなわち、
像担持体1に対してレーザ光を用いてY(イエロー)用の
潜像を形成するY光学書き込み部25と、像担持体1に
対してレーザ光を用いてM(マゼンタ)用の潜像を形成す
るM光学書き込み部27と、像担持体1に対してレーザ
光を用いてC(シアン)用の潜像を形成するC光学書き込
み部31と、像担持体1に対してレーザ光を用いてK
(黒)用の潜像を形成するK光学書き込み部である。
上に形成された各色の静電潜像を現像する四つの現像器
が設けられている。すなわち、Y光学書き込み部25で
形成された潜像を現像するY現像器42と、M光学書き
込み部27で形成された潜像を現像するM現像器43
と、C光学書き込み部29で形成された潜像を現像する
C現像器45と、K光学書き込み部31で形成された潜
像を現像するK現像器47である。
に対応して、像担持体1に電荷を付与する帯電手段の帯
電極が設けられている。すなわち、Y用の帯電極61
と、M用の帯電極63と、C用の帯電極65と、K用の
帯電極67である。さらに、本実施の形態例の各色の帯
電手段は、像担持体1上の帯電電位を制御するグリッド
71,73,75,77を有している。
が収納されたカセット83が設けられている。このカセ
ット83の転写紙Pは、搬送ローラ85により搬出さ
れ、搬送ローラ対87,レジストローラ88により挟持
搬送され、転写手段91に給送される。転写手段91に
は、像担持体1と異なる極性の電位に保たれた転写ロー
ラ92が設けられ、この転写ローラ92は横ローラ7と
協働して像担持体1を挟むように設けられている。
転写紙Pに熱,圧力を加え、トナーを転写紙Pに融着さ
せる定着部、110は熱定着を終えた転写紙Pを排紙ト
レイ111まで挟持搬送する搬送ローラ対である。ま
た、120は装置外に設けられた給紙部から搬送された
別サイズの転写紙Pが通る給紙路である。
作を説明する。像担持体1が矢印I方向に駆動される
と、帯電極61及びグリッド71からなるY用の帯電手
段により、像担持体1上は所定の帯電電位となる。次
に、Y光学書き込み部25により、像担持体1に静電潜
像が形成される。そして、Y現像器42の現像スリーブ
55に担持された現像剤中のトナーがクーロン力により
像担持体1上に移動し、像担持体1上にトナー像が形成
される。これと同様な動作を残りの色、すなわち、M,
C,Kについて行い、像担持体1上のY,M,C,Kの
トナー像を形成する。
送ローラ85,搬送ローラ対87によって転写手段91
に向け給送される。給送された転写紙Pは、レジストロ
ーラ88により、像担持体1上のトナー画像とタイミン
グ調整した上で、同期して転写手段91に給送され、転
写手段91の転写ローラ92により帯電され、像担持体
1上の現像剤像が転写紙Pに転写される。次に、転写紙
Pは、定着部100で加熱,加圧され、トナーが転写紙
Pに融着され、搬送ローラ対110により排紙トレイ1
11上に排出される。また、転写が終了した像担持体1
上の余剰のトナーは、クリーニング手段11のブレード
17により除去され、回収ボックス21内に貯留され
る。
の画像形成装置の実施の形態例を詳細に説明する。図1
は上述したY光学書き込み部25、M光学書き込み部2
7、C光学書き込み部29、K光学書き込み部31、の
それぞれに内蔵されるクロック発生回路の電気的な回路
構成を示すブロック図である。
(回路部400)を一つのみ示すが、4色のカラー画像
形成装置の場合には、実際には同等なものがY・M・C
・Kのそれぞれに存在しているものとする。また、モノ
クロの画像形成装置であれば、1つ存在する。
制御を行う制御手段としてのCPU401と、走査光量
ムラのデータを保持するテーブル402と、本実施の形
態例の特徴となるドットクロック調整部410と、画像
処理を行う画像処理部420と、画像処理結果に基づい
てドットクロックに従ってLD駆動信号を生成するLD
駆動部430とを有している。
は、制御手段であるCPU401と、テーブル402
と、ドットクロック調整部410とに大別することがで
きる。以下、ドットクロック調整部410の構成と動作
とを順に説明する。
おける「ディジタルディレイ式ドットクロック調整手
段」であり、以下の(A),(B),(C),(D)に
より構成されている。
413は入力信号(基準クロック発生部411からの基
準クロック)を遅延させて位相が少しずつ異なる複数の
遅延信号(遅延信号群:図1)を得るためのディレイ
素子群である。
相が少しずつ異なる遅延信号について、基準クロックの
2周期分にわたって生成できる段数になるようにチェー
ン状にディレイ素子が縦続接続されていることが好まし
い。
のクロック発生回路にそれぞれ内蔵されていてもよい
が、単一の基準クロック発生部411から各色それぞれ
のクロック発生回路に基準クロックを分配してもよい。
また、インデックスセンサ412は、図8に示したよう
に、レーザビームの走査における基準位置を検出するも
のである。
デックスセンサ412での検出信号を受け、遅延信号群
(図1)の中でインデックス信号に同期している遅延
信号の段数(同期ポイント)を検出する検出手段であ
り、同期ポイント情報(図1)を出力する。ここで、
同期検出部414は、遅延信号群(図1)の中で、最
初にインデックス信号に同期している第1同期ポイント
情報SP1と、2番目にインデックス信号に同期してい
る第2同期ポイント情報SP2と、を出力できることが
好ましい。ディレイチェーン部413からの複数の遅延
信号は、温度変化などの影響によって遅延時間に変動が
生じている可能性があるため、このようにして、所定の
変動しない時間(インデックス信号から次のインデック
ス信号までの間)に、どれだけの遅延信号が含まれてい
るかを検出しておく。
は、同期検出部414からの同期ポイント情報(図1
)と、CPU401からの周波数ずれ情報(図1)
とに基づいて、同期補正量を求め、遅延信号群(図1
)の中からどの位相の遅延信号を選択すべきかのセレ
クト信号(図1)を出力するものである。なお、周波
数ずれ情報については、後述する。
セレクタ416は同期切り替え部415からのセレクト
信号(図1)を受け、遅延信号群(図1)の中から
対応する位相の遅延信号を選択し、ドットクロック(図
1)として出力するものである。
わずかに増加もしくは減少させることで、所定時間内に
発生するパルス数を所定数にした信号を生成するように
している。すなわち、クロック周波数を微調整して合わ
せるのではなく、クロック周波数自体は変えずに、位相
(ドットクロックのパルスの位置もしくはタイミング)
を細かく徐々に変えた遅延信号を所定時間内に順次選択
することで、所定時間内のパルス数を所定数に合わせる
ようにしている。
原理〉ここで、図3を参照してずれ検出の様子について
簡単に説明する。光学書き込み部25,27,29,3
1により所定のパターン(ここでは、「フ」字状のパタ
ーン)の画像を、像担持体上の主走査方向末端側に形成
する。像担持体上には実線で示すパターンが形成されて
いるが、本来は破線で示すパターンが形成される予定で
あったとする。
差などにより、主走査方向にdxのずれが発生している
ことになる。この場合に、像担持体を副走査方向に移動
させつつ、パターンを読み取れる位置に配置された色ず
れ検知センサ210で読み取りを行うことで、「フ」字
状のパターンの横線から斜線までの距離Y’にはdyの
ずれが含まれることになる。
x=dy/tanθで求められる。さらに、像担持体の
副走査方向の移動速度と、横線と斜線の読み取り時刻の
差とにより、dyを求めることもできる。
て、このような所定のパターンの形成と読み取りとを、
副走査方向には同じ位置であって主走査方向始端側と主
走査方向末端側とで行うことで、CPU401が主走査
方向の画像の伸び縮みに関するずれ状態(周波数ずれ情
報)を検出することが可能になる。
ているが、実際には2つ形成するようにする。また、副
走査方向には同じ位置であって、主走査方向始端側と主
走査方向末端側とに同じ形状の「フ」字状のパターンを
形成し、その間隔を測定することによっても、同様な主
走査方向の画像の伸び縮みに関するずれ状態(周波数ず
れ情報)を検出することができる。
な検出処理を行って周波数ずれ情報(図1)として光
学書き込み部に供給する。なお、同様にして、CPU4
01は、主走査方向始端側で「フ」字状パターンの検出
を実行することにより、主走査方向の画像の開始位置に
関する画像先端ずれ情報を求め、この画像先端ずれ情報
を光学書き込み部に供給することも可能である。
の形態例の画像形成装置の動作の説明を、動作(1)と
動作(2)とに2段階に分けて行う。
整の動作(1)〉まず、図4のタイムチャートを参照
し、ある特定の1色について、ずれ情報を参照して、基
準クロックのパルスをある時間毎にシフトさせ、パルス
数が所定数になるようにすると共に、この所定数のパル
スを発生させる時間が所定時間になるように調整する動
作について、ドットクロックを発生するところまでを説
明する。
によって検出されたずれERを示すずれ情報,基準クロ
ックの周波数から求められるクロック周期TCのクロッ
ク周期情報,主走査方向に形成すべき画素数PHを示す
1ライン画素数情報が、CPU401から同期切り替え
部415内の補正量演算手段に与えられる。また、同期
検出部414からの第1同期ポイント情報SP1と第2
同期ポイント情報SP2とから、同期段数(基準クロッ
ク1周期分の遅延が得られる段数)NSを求める。
算手段は、以下の式に基づいて、補正量に対応する補正
カウント値(カウントロードデータ)CCを求める。 CC=PH×(NS/TC)/ER … この補正カウント値CCは、同期切り替え部415内の
切替カウント手段がカウントダウンしてセレクト信号お
よび下位セレクト信号の切替を行うためのものである。
したがって、補正量が大きいほど補正カウント値CCは
小さくなる。
ンサ412からのインデックス信号の立ち上がりを参照
して、このインデックス信号の立ち上がりに同期した遅
延信号が得られるディレイチェーン部413の段数を同
期ポイント情報として求める。
して20が、第2同期ポイント情報SP2として50が
得られたとする。なお、この場合には、上述した同期段
数NSは30になる。
走査により、インデックスセンサがレーザビームを検出
したタイミングでインデックス信号を発生する(図4
(a))。この後、水平方向の有効領域を示すH_V
ALIDがアクティブになる。
ウント手段は前記補正カウント値CCを基準クロックに
従ってカウントダウンすることを繰り返し続ける。そし
て、カウントダウンによりカウント値が0になる毎に同
期切り替え部415内のセレクト信号演算手段443に
カウントデータを割り込みとして与える(図4(d)〜
(f))。
切り替え部415内のセレクト信号演算手段に与えてお
り、主走査方向に伸びたずれに対しては縮める補正を行
うための「−補正」,主走査方向に縮んだずれに対して
は伸ばす補正を行うための「+補正」の情報を与える。
ここでは、「−補正」の場合を例にする。
より、ずれ情報ERおよびずれ方向情報が求められてい
るとする。ここでは、ER=6ns,ずれ方向情報=
「−補正」であり、すなわち、画像が伸びていたために
縮ませるように補正することを示していたと仮定する。
ンサ(図示せず)からのインデックス信号の立ち上がり
を参照して、第1同期ポイント情報SP1及び第2同期
ポイント情報SP2を求める。
ックス信号の立ち上がりに同期したディレイチェーン部
413のディレイ素子の段数を示しており、前記第2同
期ポイント情報SP2は前記第1同期ポイント情報SP
1から基準クロック1周期分遅れたディレイチェーン部
413のディレイ素子の段数を示している。
あったとする。なお、この様子を図5に示す。ここで
は、20段目のDL20(図5(c))と、このDL2
0からクロック1周期分遅れた50段目のDL50(図
5(m))とが、インデックス信号の立ち上がり(図5
(a))に同期している状態を示している。
と第2同期ポイント情報SP2から、同期段数NSを求
める。ここで、前記同期段数NSは、基準クロック1周
期分の時間が何段のディレイ素子の遅延時間に相当する
かを示している。本実施の形態例では、同期段数NS=
SP2−SP1より、NS=30となる。
間DTを、前記NS及び基準クロックの周期から求め
る。たとえば、基準クロック周期TCが30nsであっ
た場合はNS=30であるので、DT=TC/NSより
DT=1nsとなる。1段あたりのディレイ素子の遅延
時間は、集積回路の温度状態や集積回路に供給される電
源電圧の変動などに起因して変動するので、ある場合に
は1.5nsになったり、0.5nsになったりするこ
とが考えられる。しかしながら、基準クロック周期TC
は変化しないため、同期段数NSを求めることにより、
測定時の1段あたりのディレイ素子の遅延時間を正確に
求めることができる。
終的にディレイ素子何段分ずらすかを示す補正カウント
値CCを、ずれ情報ER,ずれ方向情報及び遅延時間D
Tから求める。ここでは、ER=6ns,ずれ方向情報
=「−補正」,DT=1nsより、補正カウント値CC
=−6となる。
像信号を得るためには最終的にディレイ素子の段数を6
段分進めればよい。すなわち、インデックス信号の立ち
上がりに同期して最初は50段目のディレイ素子からの
信号を採用し、その後セレクト信号に同期して1走査ラ
イン中において、49段目,48段目,47段目,46
段目,45段目の信号に順次置き換えて採用していき、
最終的には44段目からの信号を採用するようにすれば
よい。
は、セレクト信号を循環させるようにすればよい。上述
した例で、SP1=20,SP2=50,同期段数30
の場合の「−補正」では、セレクト信号が50,49,
…,21,20,となった時点で、セレクト信号の20
とセレクト信号の50とは等しい位相であるので、次は
49,48,…とすればよい。すなわち、50,49,
…,21,20(=50),49,48…,となる。ま
た、「+補正」においても同様にセレクト信号を循環さ
せるようにすればよい。
と3段ずつ「−補正」する場合には、SP1=20を超
えることになるが、19の次には、50−(20−1
9)−3=46とする。すなわち、同期ポイントを超え
た分と1つの補正量とを加えた状態にして循環させるこ
とで、問題なく循環させることができる。
416では、ディレイチェーン部413からの遅延信号
群(図1)の中から、50段目,49段目,48段
目,47段目,…のように選択を行って、ドットクロッ
クとして出力する(図4(g))。
ら、50段目,49段目,48段目,47段目,…と選
択することで、最初はインデックス信号に同期した遅延
信号が得られ、徐々に遅延の少ない(位相が進んだ)遅
延信号が得られる。この結果、「−補正」が実現され、
主走査方向に伸びているずれを縮めるような補正が実行
される。
イント情報SP1を初期値として、遅延信号群(図1
)の中から、20段目,21段目,22段目,23段
目,…と選択することで、最初はインデックス信号に同
期した遅延信号が得られ、徐々に遅延の少ない(位相が
遅れた)遅延信号が得られる。この結果、「+補正」が
実現され、主走査方向に縮んでいるずれを伸ばすような
補正が実行される。
ックのパルスをある時間毎にシフトさせ、パルス数が所
定数になるようにすると共に、この所定数のパルスを発
生させる時間が所定時間になるような調整が行える。
波数ずれ情報)に基づいた制御がなされているため、主
走査方向の長さに関しては正確に調整される。なお、以
上の主走査方向の伸び縮みの補正(すなわち主走査倍率
補正)の様子を模式的に示すと、図6のようになる。こ
こで、基準クロックと、基準クロックを遅延させた遅延
信号(1遅延〜9遅延)と、ドットクロックとを示して
いる。
期の間に1遅延,2遅延,3遅延,4遅延,5遅延,…
と選択することで、4周期で3.5ドットクロックにな
る。すなわち、3.5/4=87.5%であり、擬似的
に周波数が低くなる(パルス幅が広がる)ように制御さ
れる。なお、他の選択の仕方を実行しても同様の結果が
得られる。
ロックと位相が一致しているため、基準クロック4周期
の間に8遅延,7遅延,6遅延,5遅延,4遅延…と選
択することで、4周期で4.5ドットクロックになる
(図示せず)。すなわち、4.5/4=112.5%で
あり、擬似的に周波数が高くなるように制御される。な
お、他の選択の仕方を実行しても同様の結果が得られ
る。
整の動作(2)〉上述したように、光学系手段に含まれ
る各種レンズや各種フィルタの形状や配置によって生じ
る各光学部材の透過率もしくは反射率の差に基づいた光
量の変化が、像担持体1上で走査光量ムラ(シェーディ
ング)として画質の劣化を招くことになる。
格納されている走査光量ムラのデータを読み出し、書き
込み部で使用される光学系手段で生じる走査光量ムラを
補正する方向に、光量の低下する部分では光量を増すよ
うに、前記ディジタルディレイ式ドットクロック調整部
410での複数の遅延クロックの選択を制御する。
段階あるいは製造段階で特性を求めることができるの
で、その光量低下をうち消すための発光量補正値のデー
タ(図7(b))を算出して、テーブル402に予め格
納しておく。
に、ドットクロックのパルス幅(発光素子駆動用パルス
のパルス幅)位置を変化させるように、複数の遅延信号
の選択を制御する。このために、CPU401は同期切
り替え部415に、走査光量ムラ情報を与える(図1
)。すなわち、光量低下が生じる位置で、発光素子駆
動用パルスのパルス幅を広げて光量を増加させることに
より、感光体面上での走査光量ムラをうち消すようにす
る。
している主走査位置で、テーブル402の発光量補正値
に従って、図6に示したようにパルス幅を広げることで
光量低下を補う。図6に示した具体例は、4周期で3.
5クロックとしており、基準クロックと比較すると14
%の光量増加の状態になる。なお、実際には、光量低下
を補うように、徐々にパルス幅を広げていくようにす
る。
ラーを書込系に使用する画像形成装置とそのクロック発
生回路において、走査光量ムラによる画質への影響を低
減することが可能になる(図7(c))。なお、光量を
増加させるためにパルス幅を広げることにより、主走査
長も若干伸びることになるが、光量低下の部分でのみパ
ルス幅を広げているので、全体からみれば大きな誤差は
生じない。
関しても、走査光量ムラの発生を気にせず、機械的に最
適な取り付け角度を選択することができるようになる。
また、走査光量ムラの発生を抑えるための高価なマルチ
コーティングを各光学部材に施すことを省略することも
可能になる。さらに、PWMの調整によらず走査光量ム
ラを抑えているため、画像形成のダイナミックレンジを
低下させることもなくなる。
をテーブル402のデータを参照して求める際に、ソフ
トウェアやハードウェアによる演算により求めるように
する。また、CPU401での演算の代わりに、RAM
などのメモリ(図示せず)を設けて、ルックアップテー
ブル形式のテーブル変換による手法を用いるようにして
もよい。
の出荷直前の工場調整時に走査光量ムラのデータが格納
されることが望ましい。なお、それ以外に、所定期間あ
るいは所定コピー数使用後に、CPU401の制御によ
り、画像形成装置が自動的にテストパターンの画像を形
成して走査光量ムラを読み取って補正用のデータ(たと
えば、数式)を作成して格納するようにしてもよい。な
お、このような一定期間毎の自動的な補正データの作成
は、ウォームアップ時あるいはコピー開始前に実行する
ことが望ましい。
路を用いないディジタル回路による簡易な回路構成で、
ポリゴンミラーを書込系に使用する画像形成装置とその
クロック発生回路において、各種の走査光量ムラによる
画質への影響を低減することが可能になる。
は、以下のような効果が得られる。これらの発明では、
基準となる発振器からのクロックをディレイチェーン部
で細かく遅延させて複数の遅延クロックを生成し、信号
選択部における複数の遅延クロックの選択を、同期検出
部からの同期情報とテーブルに保持された走査光量ムラ
情報とに基づいた同期切り替え部からのセレクト信号に
よって変更することによって、クロックの立ち上がりも
しくは立ち下がりのタイミングをわずかに変化させて、
発光素子駆動用パルスのパルス幅を変化させることよ
り、感光体面上での走査光量ムラ(シェーディング)を
うち消すようにしている。
ラーを書込系に使用する画像形成装置とそのクロック発
生回路において、走査光量ムラによる画質への影響を低
減することが可能になる。
用いないディジタル回路による簡易な回路構成で、ポリ
ゴンミラーを書込系に使用する画像形成装置とそのクロ
ック発生回路において、各種の走査光量ムラによる画質
への影響を低減することが可能になる。
部の電気的構成を示す構成図である。
する画像形成装置の機械的構成を示す構成図である。
るずれ検出の動作状態を説明するタイムチャートであ
る。
状態を説明するタイムチャートである。
状態を説明するタイムチャートである。
状態を説明するタイムチャートである。
る走査光量ムラの発生と補正の様子を示す特性図であ
る。
視図である。
量ムラの発生の様子を模式的に示す説明図である。
よる走査光量ムラ(シェーディング)の様子を示す特性
図である。
Claims (12)
- 【請求項1】 画像形成装置の書き込み部の発光素子駆
動用のドットクロックを生成するクロック発生回路であ
って、 基準となる発振器からのクロックを細かく遅延させて複
数の遅延クロックを生成し、該複数の遅延クロックの選
択を変更することによって、生成するドットクロックの
立ち上がりもしくは立ち下がりタイミングを変化させる
ディジタルディレイ式ドットクロック調整手段と、 書き込み部で使用される光学系手段で生じる走査光量ム
ラを補正するように、前記ディジタルディレイ式ドット
クロック調整手段での複数の遅延クロックの選択を制御
してドットクロックのパルス幅を変更する制御手段と、
を備えたことを特徴とするクロック発生回路。 - 【請求項2】 画像形成装置の書き込み部の発光素子駆
動用のドットクロックを生成するクロック発生回路であ
って、 基準となる発振器からのクロックを細かく遅延させて複
数の遅延クロックを生成しするディレイチェーン部と、 端部の基準となるインデックス信号に同期した状態の複
数の遅延クロック(同期遅延クロック)を前記ディレイ
チェーン部から選び出し、複数の同期遅延クロックから
前記ディレイチェーン部の遅延段数を同期情報として出
力する同期検出部と、 書き込み部で使用される光学系手段で生じる走査光量ム
ラに関する走査光量ムラ情報を保持するテーブルと、 前記同期検出部からの前記同期遅延クロックと前記同期
情報および前記テーブルからの走査光量ムラ情報から、
前記複数の遅延クロックの中からどの位相の遅延クロッ
クを選択すべきかのセレクト信号を生成する同期切り替
え部と、 前記複数の遅延クロックの中から前記セレクト信号に応
じた遅延クロックを選択する信号選択部と、を備え、 複数の遅延クロックの選択を制御してドットクロックの
パルス幅を変更することで走査光量ムラを補正する、こ
とを特徴とするクロック発生回路。 - 【請求項3】 前記同期信号切り替え部は、前記同期検
出部からの前記同期遅延クロックと前記同期情報および
前記テーブルからの走査光量ムラ情報から、演算を行っ
てセレクト信号を生成する、ことを特徴とする請求項2
記載のクロック発生回路。 - 【請求項4】 前記同期信号切り替え部は、前記同期検
出部からの前記同期遅延クロックと前記同期情報および
前記テーブルからの走査光量ムラ情報から、テーブル変
換を行ってセレクト信号を生成する、ことを特徴とする
請求項2記載のクロック発生回路。 - 【請求項5】 前記走査光量ムラは、光学系手段の透過
率もしくは反射率の差に基づいた光量の変化である、こ
とを特徴とする請求項1乃至請求項4のいずれかに記載
のクロック発生回路。 - 【請求項6】 前記各部を集積回路内のディジタル回路
で構成する、ことを特徴とする請求項1乃至請求項5の
いずれかに記載のクロック発生回路。 - 【請求項7】 基準となる発振器からのクロックを細か
く遅延させて複数の遅延クロックを生成し、該複数の遅
延クロックの選択を変更することによって、生成するド
ットクロックの立ち上がりもしくは立ち下がりタイミン
グを変化させるディジタルディレイ式ドットクロック調
整手段と、 書き込み部で使用される光学系手段で生じる走査光量ム
ラを補正するように、前記ディジタルディレイ式ドット
クロック調整手段での複数の遅延クロックの選択を制御
してドットクロックのパルス幅を変更する制御手段と、 前記ドットクロック調整手段からのドットクロックに基
づいて発光素子を発光させて画像形成を行う画像形成手
段と、を備え、 複数の遅延クロックの選択を制御してドットクロックの
パルス幅を変更することで走査光量ムラを補正する、こ
とを特徴とする画像形成装置。 - 【請求項8】 基準となる発振器からのクロックを細か
く遅延させて複数の遅延クロックを生成しするディレイ
チェーン部と、 端部の基準となるインデックス信号に同期した状態の複
数の遅延クロック(同期遅延クロック)を前記ディレイ
チェーン部から選び出し、複数の同期遅延クロックから
前記ディレイチェーン部の遅延段数を同期情報として出
力する同期検出部と、 書き込み部で使用される光学系手段で生じる走査光量ム
ラに関する走査光量ムラ情報を保持するテーブルと、 前記同期検出部からの前記同期遅延クロックと前記同期
情報および前記テーブルからの走査光量ムラ情報から、
前記複数の遅延クロックの中からどの位相の遅延クロッ
クを選択すべきかのセレクト信号を生成する同期切り替
え部と、 前記複数の遅延クロックの中から前記セレクト信号に応
じた遅延クロックを選択する信号選択部と、 前記信号選択部からのクロックに基づいて画像形成を行
う画像形成手段と、を備え、 複数の遅延クロックの選択を制御してドットクロックの
パルス幅を変更することで走査光量ムラを補正する、こ
とを特徴とする画像形成装置。 - 【請求項9】 前記同期信号切り替え部は、前記同期検
出部からの前記同期遅延クロックと前記同期情報および
前記テーブルからの走査光量ムラ情報から、演算を行っ
てセレクト信号を生成する、ことを特徴とする請求項8
記載の画像形成装置。 - 【請求項10】 前記同期信号切り替え部は、前記同期
検出部からの前記同期遅延クロックと前記同期情報およ
び前記テーブルからの走査光量ムラ情報から、テーブル
変換を行ってセレクト信号を生成する、ことを特徴とす
る請求項8記載の画像形成装置。 - 【請求項11】 前記走査光量ムラは、光学系手段の透
過率もしくは反射率の差に基づいた光量の変化である、
ことを特徴とする請求項7乃至請求項10のいずれかに
記載の画像形成装置。 - 【請求項12】 前記各部を集積回路内のディジタル回
路で構成する、ことを特徴とする請求項7乃至請求項1
1のいずれかに記載の画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001083302A JP2002277772A (ja) | 2001-03-22 | 2001-03-22 | クロック発生回路および画像形成装置 |
US10/091,234 US6784914B2 (en) | 2001-03-22 | 2002-03-05 | Clock-generating circuit and image-forming apparatus having a function of canceling unevenness of scanning-light amount |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001083302A JP2002277772A (ja) | 2001-03-22 | 2001-03-22 | クロック発生回路および画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002277772A true JP2002277772A (ja) | 2002-09-25 |
Family
ID=18939140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001083302A Pending JP2002277772A (ja) | 2001-03-22 | 2001-03-22 | クロック発生回路および画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6784914B2 (ja) |
JP (1) | JP2002277772A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012210751A (ja) * | 2011-03-31 | 2012-11-01 | Kyocera Document Solutions Inc | 画像形成装置 |
JP2015147404A (ja) * | 2014-01-10 | 2015-08-20 | 株式会社リコー | 画像形成装置及び画像形成方法 |
JP2017094553A (ja) * | 2015-11-20 | 2017-06-01 | コニカミノルタ株式会社 | 信号処理装置及び画像形成装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7148910B2 (en) * | 2003-11-06 | 2006-12-12 | Eastman Kodak Company | High-speed pulse width modulation system and method for linear array spatial light modulators |
JP2011034002A (ja) * | 2009-08-05 | 2011-02-17 | Ricoh Co Ltd | 画像形成装置、光量補正方法およびプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08146328A (ja) * | 1994-11-25 | 1996-06-07 | Tec Corp | レーザ記録装置および画像読取装置 |
JP2000198235A (ja) * | 1998-09-29 | 2000-07-18 | Konica Corp | クロック発生回路 |
JP2000246959A (ja) * | 1998-12-28 | 2000-09-12 | Konica Corp | クロック発生回路および画像形成装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1062702A (ja) * | 1996-08-20 | 1998-03-06 | Asahi Optical Co Ltd | ラスターデータ描画装置 |
US6477656B1 (en) * | 1998-09-29 | 2002-11-05 | Konica Corporation | System for generating clock pulse which the number of pulses outputted within a predetermined time period is based on the number of calculated delay stages |
-
2001
- 2001-03-22 JP JP2001083302A patent/JP2002277772A/ja active Pending
-
2002
- 2002-03-05 US US10/091,234 patent/US6784914B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08146328A (ja) * | 1994-11-25 | 1996-06-07 | Tec Corp | レーザ記録装置および画像読取装置 |
JP2000198235A (ja) * | 1998-09-29 | 2000-07-18 | Konica Corp | クロック発生回路 |
JP2000246959A (ja) * | 1998-12-28 | 2000-09-12 | Konica Corp | クロック発生回路および画像形成装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012210751A (ja) * | 2011-03-31 | 2012-11-01 | Kyocera Document Solutions Inc | 画像形成装置 |
JP2015147404A (ja) * | 2014-01-10 | 2015-08-20 | 株式会社リコー | 画像形成装置及び画像形成方法 |
JP2017094553A (ja) * | 2015-11-20 | 2017-06-01 | コニカミノルタ株式会社 | 信号処理装置及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
US6784914B2 (en) | 2004-08-31 |
US20020135666A1 (en) | 2002-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4955267B2 (ja) | マルチビーム走査装置及び画像形成装置 | |
US8005321B2 (en) | Pixel clock generator, optical scanner, and image forming apparatus | |
JP5078836B2 (ja) | 光走査装置および画像形成装置 | |
JP6188395B2 (ja) | 画像形成位置の補正制御を行う画像形成装置及びその制御方法 | |
US20040056945A1 (en) | Image forming apparatus | |
US7583281B2 (en) | Image forming apparatus | |
US8605131B2 (en) | Image forming apparatus and image forming method | |
US6404448B1 (en) | Color-image forming apparatus with write start position setter | |
JP2003185953A (ja) | 光走査装置およびこれを用いた画像形成装置 | |
JP6320101B2 (ja) | 画像形成装置および感光体を走査する光ビームの光量を制御するための補正データの生成方法 | |
JP2002277772A (ja) | クロック発生回路および画像形成装置 | |
JP3815145B2 (ja) | クロック発生回路 | |
JP2000246959A (ja) | クロック発生回路および画像形成装置 | |
JP5276351B2 (ja) | 画像形成装置 | |
JP4459039B2 (ja) | 画像形成装置及びその制御方法 | |
US20020085241A1 (en) | Clock generating circuit and image-forming apparatus | |
JP2002278408A (ja) | クロック発生回路および画像形成装置 | |
JP3767274B2 (ja) | 画像形成装置 | |
JP2002277789A (ja) | クロック発生回路および画像形成装置 | |
JP4919680B2 (ja) | 光走査装置、画像形成装置、カラー画像形成装置 | |
JPH05268440A (ja) | 画像形成装置 | |
US20090034999A1 (en) | Image forming apparatus and control method thereof | |
JP4939660B2 (ja) | 画像形成装置及びその制御方法 | |
JP4367840B2 (ja) | 画素クロック生成装置、光走査装置及び画像形成装置 | |
JP2023122133A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |