JP2002270992A - Wiring device - Google Patents
Wiring deviceInfo
- Publication number
- JP2002270992A JP2002270992A JP2001072057A JP2001072057A JP2002270992A JP 2002270992 A JP2002270992 A JP 2002270992A JP 2001072057 A JP2001072057 A JP 2001072057A JP 2001072057 A JP2001072057 A JP 2001072057A JP 2002270992 A JP2002270992 A JP 2002270992A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- line
- layer
- length
- instruction information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント基板（Ｐ
ＣＢ）、マルチチップモジュール（ＭＣＭ）等の多層基
板において、端子間の自動配線を行う配線装置に関す
る。The present invention relates to a printed circuit board (P)
The present invention relates to a wiring device that performs automatic wiring between terminals on a multilayer substrate such as a multi-chip module (CB) and a multi-chip module (MCM).
【０００２】[0002]
【従来の技術】ビルドアップ基板等の多層基板における
配線は、従来人手で行っていた。すなわち、ビアの位置
と長さ、ラインの長さと幅が記している指示書に従い、
その指示を遵守するように人手で配線を行い、検査を行
っていた。2. Description of the Related Art Wiring on a multilayer substrate such as a build-up substrate has conventionally been performed manually. In other words, according to the instructions describing the position and length of the via, the length and width of the line,
Wiring and inspection were performed manually so as to comply with the instructions.
【０００３】[0003]
【発明が解決しようとする課題】従来の人手の作業で
は、精度、作業時間、信頼性に問題がある。精度面で
は、層毎に異なるビア格子を表現できない場合には、ビ
ア格子を定義できない層において、人手で正確にビア格
子交点にビアを作成するのは困難であり、ビア配置座標
の精度の確保が難しい。また作業時間については、ビア
の長さの確認、ラインの長さの確認をしながら、一つ一
つビア、ラインを配置するために多大な時間を要してい
た。さらに信頼性の面では、ビアやラインが多い場合、
人手で確認しながらの作業では確認漏れが発生し、信頼
性が低下するといった問題があった。以上のように、従
来においては人手で配線を行っていたため、上記のよう
な種々の問題があり、配線の自動化が望まれていた。本
発明は上記事情に鑑みなされたものであって、本発明の
目的は、指示情報により指示されるビア間線長、線幅、
ビア長等の指示を遵守しながら配線を自動的に行うこと
ができる配線装置を提供することである。In the conventional manual operation, there are problems in accuracy, operation time, and reliability. In terms of accuracy, if different via grids cannot be expressed for each layer, it is difficult to manually create vias at intersections of via grids in layers where via grids cannot be defined, and to ensure the accuracy of via layout coordinates Is difficult. In addition, as for the working time, it takes a lot of time to arrange vias and lines one by one while checking the length of the via and the length of the line. In terms of reliability, if there are many vias and lines,
There is a problem in that checking while manually checking results in omission of checking and lowering reliability. As described above, wiring has conventionally been performed manually, so there are various problems as described above, and automation of wiring has been desired. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a line length between vias, a line width, and a line width indicated by instruction information.
An object of the present invention is to provide a wiring device that can automatically perform wiring while observing instructions such as via length.
【０００４】[0004]
【課題を解決するための手段】図１は本発明の概要を説
明する図である。同図において、１はネット情報、基板
上の禁止区域、基板寸法等の配線情報を格納する手段、
２はビア間線長、線幅、ビア長等の配線上の指示情報を
格納する手段、３は自動配線部であり、自動配線部３は
上記配線情報と指示情報に基づき、多層基板上にビア、
ラインを配置し自動配線を行う。４は対話型指示部であ
り、対話型指示部４により、作業者は対話的に各層のビ
ア、使用層、配線対象等を指示することができる。図１
において、本発明は次のようにして前記課題を解決す
る。 （１）自動配線部４は、指示情報から、ビア間を接続す
る層毎のラインの長さを取得し、該ラインの長に基づき
ラインを配置するとともに、上記ラインの長さと上記指
示情報に基づき、各ラインのライン幅を定めて自動配線
を行う。 （２）自動配線部４は、指示情報からビア長を取得し、
該ビア長に合致したビアを配置する。 （３）自動配線部４は、指示情報からビアの用途に応じ
たビア格子情報を取得し、該ビア格子情報に基づきビア
格子の交点にビアを配置する。 （４）対話形指示部４により、対話的に層毎のビア格子
を複数定義するとともに、配線対象と配線層及び使用す
るビア格子を選択し、自動配線部４は、上記指示情報を
格納する手段２に格納された指示情報と、対話型指示部
４により指示された情報に基づき、上記ビア格子の交点
にビアを作成しつつ、３次元的にラインを配置する。 本発明においては、上記のように予め設定された指示情
報に基づき、自動配線部３により配線を自動的に行って
いるので、従来、人手に頼っていた作業を自動化するこ
とができ、精度向上、作業時間短縮、信頼性向上を実現
することができる。また、指示情報によりビア、層毎の
ラインの最大長、最短長、ライン幅等を指示し、指示に
適合するようにビアやラインを配置しているので、要求
される電気的特性を満たす適切な自動配線処理を実現す
ることができる。さらに、対話形指示部を設けて、対話
的に配線対象と配線層及び使用するビア格子を選択でき
るようにすることにより、実装上の問題を考慮した配線
処理を行うことが可能となる。FIG. 1 is a diagram for explaining the outline of the present invention. In the figure, 1 is means for storing wiring information such as net information, prohibited areas on a board, board dimensions, etc.
Reference numeral 2 denotes a unit for storing instruction information on wiring such as a line length between vias, line width, via length, and the like. Reference numeral 3 denotes an automatic wiring unit. The automatic wiring unit 3 is provided on a multilayer substrate based on the wiring information and the instruction information. Vias,
Place lines and perform automatic routing. Reference numeral 4 denotes an interactive instruction unit. The interactive instruction unit 4 allows an operator to interactively indicate vias of each layer, layers to be used, wiring objects, and the like. Figure 1
In the present invention, the above-mentioned problem is solved as follows. (1) The automatic wiring unit 4 acquires the line length of each layer connecting between vias from the instruction information, arranges the lines based on the line length, and adds the line length and the instruction information Based on this, the line width of each line is determined and automatic wiring is performed. (2) The automatic wiring unit 4 acquires the via length from the instruction information,
A via corresponding to the via length is arranged. (3) The automatic wiring unit 4 acquires via grid information according to the use of the via from the instruction information, and arranges the via at the intersection of the via grid based on the via grid information. (4) The interactive instruction unit 4 interactively defines a plurality of via grids for each layer, selects a wiring target, a wiring layer, and a via lattice to be used, and stores the instruction information. Based on the instruction information stored in the means 2 and the information instructed by the interactive instruction unit 4, a line is three-dimensionally arranged while creating a via at the intersection of the via lattice. In the present invention, the wiring is automatically performed by the automatic wiring unit 3 based on the instruction information set in advance as described above, so that the work conventionally relying on humans can be automated, and the accuracy is improved. Thus, it is possible to reduce the working time and improve the reliability. Also, the maximum length, shortest length, line width, etc. of the via and the line for each layer are indicated by the instruction information, and the vias and lines are arranged so as to conform to the instruction. Automatic wiring processing can be realized. Further, by providing an interactive instruction unit so that a wiring target, a wiring layer, and a via lattice to be used can be selected interactively, it becomes possible to perform wiring processing in consideration of mounting problems.
【０００５】[0005]
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお、以下の説明では、図３に示すよう
に、基板上に信号層、電源層、接地層等の複数の層を重
ね、各層上にラインを配置し、各層間にビアを設けたビ
ルドアップ基板を例として説明する。図２は本発明の実
施例の配線装置の構成を示す図であり、本実施例は、指
示情報と配線情報に基づき、自動配線部が自動的に配線
を行うシステムの構成を示している。同図において、１
１は配線情報格納部であり、配線情報格納部１１にはネ
ット情報、各層上でラインを配置できない禁止区域や各
層上の障害物に関する情報、基板の寸法等のデータが格
納されている。１２は指示情報格納部であり、同図に示
すデータ構造を有し、各層におけるビルドアップビア間
最大、最小線長、線幅、各層間に設けられるビルドアッ
プビア長、ビア格子の始点、ピッチ等の指示情報を格納
している。１３は処理部であり、処理部１３には配線情
報に基づき指示情報を遵守しながら自動配線を行う自動
配線部１４が設けられている。また、１５は表示部であ
る。Embodiments of the present invention will be described below. In the following description, as shown in FIG. 3, a plurality of layers such as a signal layer, a power supply layer, and a ground layer are stacked on a substrate, lines are arranged on each layer, and a via is provided between each layer. This will be described using a substrate as an example. FIG. 2 is a diagram illustrating a configuration of a wiring apparatus according to an embodiment of the present invention. This embodiment illustrates a configuration of a system in which an automatic wiring unit automatically performs wiring based on instruction information and wiring information. In the figure, 1
Reference numeral 1 denotes a wiring information storage unit. The wiring information storage unit 11 stores data such as net information, prohibited areas where lines cannot be arranged on each layer, information on obstacles on each layer, and board dimensions. Reference numeral 12 denotes an instruction information storage unit which has a data structure shown in the figure, and has a maximum, minimum line length, line width between buildup vias in each layer, a buildup via length provided between layers, a starting point of a via grid, and a pitch. Etc. are stored. Reference numeral 13 denotes a processing unit. The processing unit 13 is provided with an automatic wiring unit 14 that performs automatic wiring while observing instruction information based on the wiring information. Reference numeral 15 denotes a display unit.
【０００６】図４は上記ビルドアップ基板におけるライ
ンとビアによる配線の概念を説明する図である。１層上
の始点（ＳＰ）と終点（ＴＰ）間を結線する場合、上記
自動配線部１４は、上記指示情報に基づき、例えば同図
に示すようにビアとラインを配置し、始点（ＳＰ）−終
点（ＴＰ）を結線する。すなわち、始点（ＳＰ）にビア
Ｖ１を配置し、２層上で該ビアからのラインをサーチ
し、ラインＬ１を配置する。さらに、１層上で終点（Ｔ
Ｐ）からのラインをサーチし、ラインＬ２を配置する。
そしてラインＬ１とラインＬ２の交点にビアＶ２を配置
しランイＬ１とラインＬ２を接続する。図５は上記ビル
ドアップ基板におけるビアの例を示す図である。基板上
の各層間に設けられるビアとしては、同図に示すように
複数の層間を接続するスタックビア（この例では１−３
層間に設けられている）、層間（例えば１−２層間）を
接続するための非スタックビア（例えばレーザビームに
より形成される）がある。なお、非スタックビアによ
り、３以上の層間を接続する場合には、同図に示すよう
に、各層のビアの位置を少しずつずらし、ビア間をライ
ンにより接続する。上記ビアの用途としては、信号配線
用ビア、電源配線用ビアの外、ガス抜き用ビア、面パタ
ーンと電源層を接続するビア、ＣＯＨ（チップオンホー
ル）等がある。FIG. 4 is a view for explaining the concept of wiring by lines and vias in the build-up board. When connecting between the starting point (SP) and the ending point (TP) on one layer, the automatic wiring unit 14 arranges vias and lines, for example, as shown in FIG. -Connect the end point (TP). That is, the via V1 is arranged at the start point (SP), a line from the via is searched on two layers, and the line L1 is arranged. Furthermore, the end point (T
The line from P) is searched, and the line L2 is arranged.
Then, a via V2 is arranged at the intersection of the line L1 and the line L2, and the run L1 and the line L2 are connected. FIG. 5 is a diagram showing an example of a via in the build-up board. As the vias provided between the layers on the substrate, stack vias connecting a plurality of layers as shown in FIG.
There is a non-stacked via (for example, formed by a laser beam) for connecting between layers (for example, 1-2 layers). When three or more layers are connected by non-stacked vias, as shown in the figure, the positions of the vias in each layer are slightly shifted, and the vias are connected by lines. Examples of the use of the via include a signal wiring via, a power wiring via, a gas venting via, a via connecting a surface pattern to a power supply layer, a COH (chip on hole), and the like.
【０００７】図６は指示情報格納部１２に格納される指
示情報の構造を示す図である。指示情報には、同図
（ａ）に示すようにビア用途定義部、ビア属性定義部、
ビア格子定義部、層属性定義部、ライン幅属性定義部が
存在し、同図の矢印に示すように各定義部が下位の定義
部を参照している。ビア用途定義部ではビアの用途と、
使用するビア属性と、ビアに適用するビア格子を定義す
る。ビアの用途には前記したように信号配線用ビア、電
源配線用ビア、ガス抜き用孔、面パタンと電源層を接続
するビア、ＣＯＨなどがある。ビア属性定義部では、ビ
ア配置可能層と、最長と最短のビア長と、層属性を定義
する。層属性定義部では、ビア−ビア間を接続するライ
ンの最長と最短の長さと、そのラインの幅属性を各層毎
（各信号層、電源層、接地層毎）に定義する。ライン幅
属性定義部では、ライン幅と、そのライン幅が採用可能
となる時のライン制限長を、必要個数だけ定義する。FIG. 6 is a diagram showing the structure of instruction information stored in the instruction information storage unit 12. The instruction information includes, as shown in FIG.
There are a via lattice definition section, a layer attribute definition section, and a line width attribute definition section, and each definition section refers to a lower definition section as indicated by an arrow in FIG. The via usage definition section describes the usage of the via,
Define the via attributes to use and the via grid to apply to the vias. As described above, the use of the via includes a signal wiring via, a power supply wiring via, a gas vent hole, a via for connecting a surface pattern to a power supply layer, and a COH. The via attribute definition unit defines via arrangable layers, the longest and shortest via lengths, and layer attributes. The layer attribute definition unit defines the longest and shortest lengths of the lines connecting the vias and the width attributes of the lines for each layer (each signal layer, power supply layer, and ground layer). The line width attribute definition unit defines a required number of line widths and a line limit length when the line width can be adopted.
【０００８】図６（ｂ）に上記指示情報の１例を示す。
同図に示すようにビア用途としては、信号配線用、電源
配線用、…、ガス抜き用があり、例えば信号配線用から
参照されるビア属性定義では、ビアの配置可能層、ビア
の長さが定義される。この例では、例えば「ビア１」は
層１−２間に配置されるビアであり、その長さは１、
「ビア２」は層２−３間に形成されるビアであり、その
長さは１、のように定義されている。なお、前記図５に
示したスタックビアの場合、ビア長は例えば「２」と定
義され、非スタックビアの場合、ビア長は「１」と定義
される。また、例えばガス抜き用ビアでは、ビアの開始
点の座標ｘ１、ｙ１と、そのピッチｐｘ１，ｐｙ１等が
定義される。ビア１から参照される層属性定義では、ビ
ア−ビア間を接続する各層のラインの最長と最短の長さ
が定義される。この例では、ビア１に接続される「層
１」の最長ライン長はＡ１、最短ライン長はａ１、「層
２」の最長ライン長はＡ２、最短ライン長はａ２のよう
に定義されている。さらに、層１、層２の層属性定義か
ら参照されるライン幅属性定義では、ライン幅と、その
ライン幅が採用可能となる時のライン制限長が定義され
る。この例では、層１のライン幅はＤ１、制限長はＬ
１、層２のライン幅はＤ２、制限長はＬ２のように定義
されている。以上のような定義しておく事で、同一種の
ビアに、複数の用途を割り当てて異なる属性を持たせて
使用することが可能となり、以下に説明する自動配線が
実現可能となる。FIG. 6B shows an example of the instruction information.
As shown in the figure, there are via uses for signal wiring, power supply wiring,..., And gas venting. For example, in the via attribute definition referred to for signal wiring, via arrangementable layers and via lengths Is defined. In this example, for example, “via 1” is a via disposed between layers 1-2, and has a length of 1,
"Via 2" is a via formed between layers 2-3, and its length is defined as 1. In the case of the stacked via shown in FIG. 5, the via length is defined as “2”, for example, and in the case of a non-stacked via, the via length is defined as “1”. For example, in the case of a degassing via, coordinates x1 and y1 of a via start point and pitches px1 and py1 thereof are defined. In the layer attribute definition referred to from the via 1, the longest and shortest lengths of the lines of each layer connecting between vias are defined. In this example, the longest line length of “layer 1” connected to via 1 is defined as A1, the shortest line length is a1, the longest line length of “layer 2” is A2, and the shortest line length is a2. . Further, in the line width attribute definition referred to from the layer attribute definitions of the layers 1 and 2, the line width and the line limit length when the line width can be adopted are defined. In this example, the line width of layer 1 is D1, and the limit length is L
1, the line width of layer 2 is defined as D2, and the limit length is defined as L2. By defining as described above, the same kind of via can be used by assigning a plurality of uses and having different attributes, and the automatic wiring described below can be realized.
【０００９】次に、前記自動配線部１４による配線処理
について説明する。図７、図８は本発明の第１の実施例
の配線処理（ビア配置とラインサーチ及びライン幅設
定）を説明するフローチャートであり、本実施例は指示
情報に基づきビアを配置し、ラインをサーチし、ライン
長に対応するライン幅を設定する処理を示す。ここで
は、前記図４に示した例について、図９に示すように基
板上にラインを配置できない禁止区域が設けられている
場合を例として説明する。図７はビアとラインの配置場
所を確保する処理を示すフローチャートであり、以下の
処理によりビアとラインの配置場所を確保する。 (i) 配線処理部１４は指示情報格納部１２から指示情報
を取得する。そして、着目している層のビア属性定義
と、配線情報格納部１１に格納された配線情報から、着
目している層にビアを配置できるかを調査する。例え
ば、図９の例では、層１の始点（ＳＰ）ビアを配置でき
るかを調査する。 (ii)ビアを配置できる場合には、１−２層間に例えばビ
アＶ１を配置する。また配置できない場合には、次のサ
ーチ層に移動する。Next, wiring processing by the automatic wiring unit 14 will be described. FIGS. 7 and 8 are flowcharts for explaining the wiring processing (via arrangement, line search, and line width setting) according to the first embodiment of the present invention. In this embodiment, vias are arranged based on instruction information, The process of searching and setting the line width corresponding to the line length is shown. Here, the example shown in FIG. 4 will be described as an example in which a prohibited area where lines cannot be arranged is provided on the substrate as shown in FIG. FIG. 7 is a flowchart showing a process for securing the via and line arrangement locations. The following process secures the via and line arrangement locations. (i) The wiring processing unit 14 acquires instruction information from the instruction information storage unit 12. Then, based on the via attribute definition of the layer of interest and the wiring information stored in the wiring information storage unit 11, it is checked whether a via can be arranged in the layer of interest. For example, in the example of FIG. 9, it is checked whether a starting point (SP) via of the layer 1 can be arranged. (ii) If vias can be arranged, for example, a via V1 is arranged between the 1-2 layers. If it cannot be arranged, it moves to the next search layer.
【００１０】(iii) 指示情報の層属性定義から、各層毎
のビア間を接続するライン長の最短値と最長値指示を取
得する。次に、目的地までの配線経路取得のためのサー
チを開始する。サーチ方法は、ソース位置周辺から順に
到達可能な領域を確保していき、ターゲット（終点）に
到達した時点で終了するという一般的方式を採用してい
る。つまり、１つ目のビアの配置場所を確保した後、そ
の場所を基点としてラインの配置場所を確保し、更に２
つ目のビアの配置場所を確保するという順である。１つ
目のビアの配置位置確保を確認した後、最長指示長以下
の範囲に限定してラインの配置可能位置を探索する。そ
の際のラインは折曲がり無しとする事で、最長指示長内
のライン長を保証する事ができる。また、サーチの結果
得られたライン長が最短指示長よりも長ければ、サーチ
成功とする。そして、終了条件を満たしていなければ
（ターゲットに達していなければ）、そのラインの先か
ら次のビアのサーチを開始する。ライン長が最短指示長
よりも短ければ、その位置でのラインサーチは失敗した
と判定する。以上の処理を行い、終了条件を満足すれ
ば、処理を終了する。例えば、図９の場合、ビアＶ１に
ついて、Ｘ、Ｙ方向にラインをサーチすると、最長指示
長以下で最短指示長以上のライン(1)(3)(4) が配置可能
である。また、終点ＴＰからＸ、Ｙ方向にラインをサー
チすると、最長指示長以下で最短指示長以上のライン
(1')(3')が配置可能である。そして、始点ＳＰからのラ
イン(1)と終点ＴＰからのライン (1') が交差する。そ
こで、交点Ｘにビアを配置できるかを調べ、配置可能で
あれば、ビアＶ２を配置するという手順でビアとライン
の配置場所を確保し、始点と終点を接続するビアとライ
ンを配置する。(Iii) From the layer attribute definition of the instruction information, obtain the minimum value and maximum value of the line length connecting between the vias of each layer. Next, a search for acquiring a wiring route to the destination is started. The search method employs a general method in which areas that can be reached sequentially from the periphery of the source position are secured, and the search is terminated when the target (end point) is reached. That is, after the first via arrangement place is secured, the line arrangement place is secured using that place as a base point, and further 2
The order is to secure the location of the second via. After confirming the arrangement position of the first via, a search is made for a position where the line can be arranged, limited to a range not longer than the longest designated length. The line at that time is not bent, so that the line length within the maximum designated length can be guaranteed. If the line length obtained as a result of the search is longer than the shortest instruction length, the search is determined to be successful. If the end condition is not satisfied (if the target has not been reached), the search for the next via starts from the end of the line. If the line length is shorter than the shortest instruction length, it is determined that the line search at that position has failed. The above processing is performed, and if the termination condition is satisfied, the processing is terminated. For example, in the case of FIG. 9, when a line is searched for the via V1 in the X and Y directions, the lines (1), (3), and (4) that are shorter than the longest designated length and longer than the shortest designated length can be arranged. Also, when a line is searched in the X and Y directions from the end point TP, a line that is shorter than the longest designated length and longer than the shortest designated length is obtained.
(1 ′) and (3 ′) can be arranged. Then, the line (1) from the start point SP and the line (1 ') from the end point TP intersect. Therefore, it is checked whether or not a via can be arranged at the intersection X. If the via can be arranged, the via and the line are secured by arranging the via and the line by the procedure of arranging the via V2, and the via and the line connecting the start point and the end point are arranged.
【００１１】図８はライン長に対応するライン幅を設定
する処理を示すフローチャートである。図７のラインサ
ーチの実行時、あるいは、全サーチの終了後、以下の処
理を行って、ラインの長さに従ってライン幅を設定す
る。まず、指示情報のライン幅属性定義から、ライン長
とライン幅の対応情報を取得する。次に、実ライン長
と、ライン幅属性定義で指示される制限ライン長を比較
して、対応する指示ライン幅を得る。次に指示ライン幅
を適用した際の問題について調査する。指示ライン幅を
採用しても問題無い場合は指示線幅を適用して終了す
る。また、問題がある場合は指示ライン幅を設定せず、
例えばエラーメッセージを表示する。この場合の問題と
しては、例えば、近接パターンとの間隙不良などのＤｅ
ｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃｋ Ｅｒｒｏｒが考えら
れる。以上のように、本実施例においては、指示情報に
基づき、層毎（信号層、電源層、接地層）にラインの長
さ、ライン幅を変えて配線処理を行うことができるの
で、要求される電気的特性に応じた自動配線処理を行う
ことができる。FIG. 8 is a flowchart showing a process for setting a line width corresponding to a line length. At the time of executing the line search shown in FIG. 7 or after completing the entire search, the following processing is performed to set the line width according to the length of the line. First, the correspondence information between the line length and the line width is acquired from the line width attribute definition of the instruction information. Next, the actual line length is compared with the limit line length indicated by the line width attribute definition to obtain a corresponding indicated line width. Next, a problem when the designated line width is applied will be investigated. If there is no problem even if the designated line width is adopted, the designated line width is applied and the processing ends. Also, if there is a problem, do not set the indicated line width,
For example, an error message is displayed. As a problem in this case, for example, De
Sign Rule Check Error is conceivable. As described above, in the present embodiment, the wiring processing can be performed by changing the line length and the line width for each layer (signal layer, power supply layer, and ground layer) based on the instruction information. Automatic wiring processing according to the electrical characteristics can be performed.
【００１２】図１０は本発明の第２の実施例の配線処理
（ビア配置）を説明するフローチャートであり、本実施
例は指示情報に基づきビアの配置可否を調査しビアを配
置する処理を示す。図１０において、まず、指示情報格
納部１２に格納された指示情報を取得する。ここでは、
指示情報のビア用途定義に応じたビア属性定義から、サ
ーチ開始層を含む層指示を持つビアの指示情報（ビアの
配置可能層と、最大通過層数と、最小通過層数）を取得
する。そして、指示情報のビアの通過層数（何層分のビ
アをおけるか）を調査し、配置するビアが指示の範囲内
であるかを調べる。指示の範囲内であれば、指示情報で
指示されるビア配置可能層とサーチ層を比較する。サー
チ層が指示情報の指示の範囲内であれば、配線情報から
ビアを配置できるかを調べる。ビアが配置可能であれ
ば、次の層に移動してラインをサーチする。また、これ
らの条件を満たさなければ処理を終了する。FIG. 10 is a flow chart for explaining a wiring process (via arrangement) according to a second embodiment of the present invention. This embodiment shows a process of investigating whether or not a via can be arranged based on instruction information and arranging a via. . In FIG. 10, first, the instruction information stored in the instruction information storage unit 12 is obtained. here,
From the via attribute definition corresponding to the via usage definition of the instruction information, the instruction information of the via having the layer instruction including the search start layer (the via allocable layer, the maximum number of passing layers, and the minimum number of passing layers) is acquired. Then, the number of via layers of the via of the instruction information (how many vias are allowed) is checked, and whether the via to be arranged is within the range of the instruction is checked. If it is within the range of the instruction, the via arrangementable layer and the search layer indicated by the instruction information are compared. If the search layer is within the range specified by the instruction information, it is checked whether vias can be arranged from the wiring information. If a via can be arranged, the next layer is searched for a line. If these conditions are not satisfied, the process ends.
【００１３】以上のようにビアが確保されたら、目的地
までの配線経路取得のためのサーチを開始する。サーチ
方法は、前記図７で説明したのと同じである。本実施例
では、ビア配置可能層の指示にサーチ層が含まれるビア
だけを使用してサーチすることとし、そのビアに指示さ
れている最大通過層数、最小通過層数に従うこととして
いる。また、前記図５に示した非スタックビアのように
長さ（通過層数）が１のビアについては、上下層ビア間
の重なり不可の指示に従うようにビア長を設定してい
る。こうすることで、例えばスタックビアがスタック層
だけでスタックする様にでき、また、非スタックビアが
スタックしない様にできる。更に貫通ビアが基板を貫通
する様にできる。When a via is secured as described above, a search for acquiring a wiring route to a destination is started. The search method is the same as that described with reference to FIG. In the present embodiment, the search is performed using only the vias including the search layer in the indication of the via allocable layer, and the search is performed according to the maximum number of passing layers and the minimum number of passing layers specified for the via. Also, for a via having a length (the number of passing layers) of 1 as in the non-stacked via shown in FIG. 5, the via length is set so as to comply with the instruction that the upper and lower vias cannot overlap. By doing so, for example, stack vias can be stacked only in the stack layer, and non-stacked vias can be prevented from stacking. Further, the through via can penetrate the substrate.
【００１４】図１１は本発明の第３の実施例の配線処理
（ビア格子の配置）を説明するフローチャートであり、
本実施例は指示情報に基づきビア格子等を作成する処理
を示す。なお、ビアのみを作成する場合の用途の例とし
ては基板製造時のガス抜きのための孔作成や、面パター
ンと電源層を接続するためのビア作成などがあり、この
処理は、通常、前記した自動配線処理とは別の工程で実
行され、例えばガス抜き孔は、空いている場所に設けた
り、一定の格子状に設けられる。図１１において、ま
ず、指示情報格納部１２に格納されたビアの用途に応じ
た指示情報を取得する。ここでは、ビアの用途指示と、
ビア毎に割付けられたビア格子指示を取得する。次に、
配線情報から着目した位置に指示情報により定められた
条件に合うビアが作成できるかを調査し、可能であれば
ビアを割付けられたビア格子の交点上に作成する。以
下、同様にしてビアが作成可能であるかを調査しながら
ビアを作成していく。FIG. 11 is a flowchart for explaining a wiring process (arrangement of via grids) according to a third embodiment of the present invention.
This embodiment shows a process of creating a via lattice or the like based on the instruction information. In addition, examples of applications in the case of creating only a via include creating a hole for degassing at the time of manufacturing a substrate, creating a via for connecting a surface pattern and a power supply layer, and the like. The process is performed in a step different from the automatic wiring process described above. For example, the gas vent holes are provided in a vacant place or are provided in a fixed lattice shape. In FIG. 11, first, instruction information corresponding to a use of a via stored in the instruction information storage unit 12 is obtained. Here, via usage instructions and
The via grid instruction assigned to each via is acquired. next,
A check is made to see if a via meeting the condition defined by the instruction information can be created at the position of interest from the wiring information, and if possible, the via is created on the intersection of the assigned via grid. Hereinafter, vias are created in the same manner while checking whether vias can be created.
【００１５】前記図２に示したシステムは、指示情報に
基づき自動配線部が自動的に配線を行うものであるが、
作業者が対話的に指示をして自動配線を実行させるよう
にすることもできる。図１２に、各層のビア格子と使用
層と配線対象を対話的に指示し、指示内容に従った自動
配線を実行するシステムの構成を示す。図１２におい
て、１１は前記した配線情報格納部、１２は前記した指
示情報格納部、１３は処理部であり、処理部１３には入
力部１６と表示部１５を介して、ビア格子と使用層と配
線対象を対話的に指示し、指示内容に従った自動配線を
実行させる対話型指示部１７が設けられている。In the system shown in FIG. 2, the automatic wiring unit automatically performs wiring based on the instruction information.
It is also possible for an operator to interactively instruct and execute automatic wiring. FIG. 12 shows a configuration of a system that interactively designates a via lattice of each layer, a use layer, and a wiring target, and executes automatic wiring according to the contents of the designation. In FIG. 12, reference numeral 11 denotes the wiring information storage unit, 12 denotes the instruction information storage unit, and 13 denotes a processing unit. And an interactive instruction unit 17 for interactively instructing a wiring target and executing automatic wiring in accordance with the instruction contents.
【００１６】図１３は本実施例における処理を示すフロ
ーチャートである。図１３において、まず、指示情報格
納部１２から指示情報を取得する。次に、作業者は、対
話型指示部１７により、各層のビア格子を対話的に指示
する。次いで、使用層を対話的に指示し、さらに、配線
対象を対話的に指示する。ここで、配線対象は、領域の
場合と、配線開始要素の場合があり、配線開始要素とし
ては、特定の電源ネットのピンや、ビア端点や、ライン
端点などを想定している。対話的に上記指示がなされる
と、自動配線部１４は、上記指示に基づき、前記した各
フローチャートで説明したように自動配線処理を実行す
る。本実施例においては、上記のように、作業者が予
め、各層のビア格子と使用層と配線対象を指示したの
ち、自動配線処理を行っているので、例えば、優先的に
配線処理を行いたい部分から配線処理を実行することが
でき、実装上の問題を考慮した配線処理を行うことがで
きる。FIG. 13 is a flowchart showing the processing in this embodiment. In FIG. 13, first, instruction information is obtained from the instruction information storage unit 12. Next, the operator interactively instructs the via lattice of each layer by the interactive instruction unit 17. Next, the use layer is interactively indicated, and the wiring target is also interactively indicated. Here, the wiring target may be an area or a wiring start element. The wiring start element is assumed to be a pin of a specific power supply net, a via end point, a line end point, or the like. When the instruction is given interactively, the automatic wiring unit 14 executes the automatic wiring processing based on the instruction as described in each of the flowcharts. In the present embodiment, as described above, after the worker previously instructs the via grid of each layer, the layer to be used, and the wiring target, the automatic wiring processing is performed, and therefore, for example, the wiring processing is preferentially performed. The wiring process can be executed from the part, and the wiring process can be performed in consideration of the mounting problem.
【００１７】[0017]
【発明の効果】以上説明したように、本発明において
は、予め設定された指示情報に基づき、配線を自動的に
行っているので、従来、人手に頼っていた作業を自動化
するができ、精度向上、作業時間短縮、信頼性向上を実
現することができる。特に、指示情報により層毎にビ
ア、ラインの最大長、最短長、ライン幅を指示し、指示
に適合するようにビアとラインを配置しているので、要
求される電気的特性を満たす適切な自動配線処理を実現
することができる。As described above, in the present invention, the wiring is automatically performed based on the preset instruction information, so that the work conventionally relying on humans can be automated, and the accuracy can be improved. Improvement, shortening of working time, and improvement of reliability can be realized. In particular, the maximum length, minimum length, and line width of vias and lines are specified for each layer by the instruction information, and the vias and lines are arranged so as to conform to the instructions. Automatic wiring processing can be realized.
【図１】本発明の概要を説明する図である。FIG. 1 is a diagram illustrating an outline of the present invention.
【図２】本発明の実施例の配線装置の構成を示す図であ
る。FIG. 2 is a diagram illustrating a configuration of a wiring device according to an embodiment of the present invention.
【図３】ビルドアップ基板の例を示す図である。FIG. 3 is a diagram illustrating an example of a build-up board.
【図４】ラインとビアによる配線の概念を説明する図で
ある。FIG. 4 is a diagram illustrating the concept of wiring by lines and vias.
【図５】ビアの例を示す図である。FIG. 5 is a diagram illustrating an example of a via.
【図６】指示情報格納部に格納される指示情報の構造を
示す図である。FIG. 6 is a diagram illustrating a structure of instruction information stored in an instruction information storage unit.
【図７】本発明の第１の実施例の配線処理（ビア配置と
ラインサーチ）を説明するフローチャートである。FIG. 7 is a flowchart illustrating a wiring process (via arrangement and line search) according to the first embodiment of this invention.
【図８】本発明の第１の実施例の配線処理（ライン幅設
定）を説明するフローチャートである。FIG. 8 is a flowchart illustrating a wiring process (line width setting) according to the first embodiment of this invention.
【図９】図４の例における配線処理例を説明する図であ
る。FIG. 9 is a diagram illustrating an example of a wiring process in the example of FIG. 4;
【図１０】本発明の第２の実施例の配線処理（ビア配
置）を説明するフローチャートである。FIG. 10 is a flowchart illustrating a wiring process (via arrangement) according to a second embodiment of the present invention.
【図１１】本発明の第３の実施例の配線処理（ビア格子
の配置）を説明するフローチャートである。FIG. 11 is a flowchart illustrating a wiring process (arrangement of via grids) according to a third embodiment of the present invention.
【図１２】対話形指示部を設けた本発明の実施例の配線
装置の構成を示す図である。FIG. 12 is a diagram showing a configuration of a wiring device according to an embodiment of the present invention provided with an interactive instruction unit.
【図１３】図１２に示す配線装置による配線処理を示す
フローチャートである。FIG. 13 is a flowchart showing a wiring process by the wiring device shown in FIG. 12;
１ 配線情報を格納する手段 ２ 指示情報を格納する手段 ３ 自動配線部 ４ 対話型指示部 １１ 配線情報格納部 １２ 指示情報格納部 １３ 処理部 １４ 自動配線部 １５ 表示部 １６ 入力部 １７ 対話型指示部 Reference Signs List 1 means for storing wiring information 2 means for storing instruction information 3 automatic wiring unit 4 interactive instruction unit 11 wiring information storage unit 12 instruction information storage unit 13 processing unit 14 automatic wiring unit 15 display unit 16 input unit 17 interactive instruction Department
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 嘉之 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 織田 貴彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B046 AA08 BA06 5E346 AA35 AA43 BB06 BB11 FF01 GG12 HH31 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Yoshiyuki Kato 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Takahiko Oda 4-chome, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa No. 1 No. 1 Fujitsu Limited F term (reference) 5B046 AA08 BA06 5E346 AA35 AA43 BB06 BB11 FF01 GG12 HH31
Claims (5)
配線を行う配線装置であって、 配線を行う上での指示情報を格納する手段と、 配線情報を格納する手段と、 ビアを配置し、ビアからのラインを探索してラインを配
置する自動配線部を備え、 上記自動配線部は、上記指示情報から、ビア間を接続す
る層毎のラインの長さを取得し、該ラインの長に基づき
ラインを配置するとともに、 上記ラインの長さと上記指示情報に基づき、各ラインの
ライン幅を定めることを特徴とする配線装置。1. A wiring apparatus for connecting and wiring vias in each layer of a multilayer board, comprising: means for storing instruction information for performing wiring; means for storing wiring information; An automatic wiring unit for searching for a line from the via and arranging the line, wherein the automatic wiring unit obtains the length of a line for each layer connecting between vias from the instruction information, and And a line width determined for each line based on the length of the line and the instruction information.
配線を行う配線装置であって、 配線を行う上での指示情報を格納する手段と、 配線情報を格納する手段と、 ビアを配置し、ビアからのラインを探索してラインを配
置する自動配線部を備え、 上記自動配線部は、上記指示情報からビア長を取得し、
該ビア長に応じたビアを配置することを特徴とする配線
装置。2. A wiring device for connecting and wiring vias in each layer of a multilayer substrate, comprising: means for storing instruction information for performing wiring; means for storing wiring information; An automatic wiring unit that searches for a line from the via and arranges the line, the automatic wiring unit acquires a via length from the instruction information,
A wiring device, wherein a via corresponding to the via length is arranged.
配線を行う配線装置であって、 配線を行う上での指示情報を格納する手段と、 配線情報を格納する手段と、 ビアを配置し、ビアからのラインを探索してラインを配
置する自動配線部を備え、 上記自動配線部は、上記指示情報からビアの用途に応じ
たビア格子情報を取得し、該ビア格子情報に基づきビア
格子の交点にビアを配置することを特徴とする配線装
置。3. A wiring apparatus for connecting and wiring vias in each layer of a multi-layer substrate, comprising: means for storing instruction information for performing wiring; means for storing wiring information; An automatic wiring unit for searching for a line from the via and arranging the line, the automatic wiring unit acquires via grid information corresponding to the use of the via from the instruction information, and forms a via grid based on the via grid information. Wherein a via is arranged at the intersection of the wiring device.
配線を行う配線装置であって、 配線を行う上での指示情報を格納する手段と、 配線情報を格納する手段と、 対話的に配線情報を指定する対話形指示部と、 ビアを配置し、ビアからのラインを探索してラインを配
置する自動配線部を備え、 対話形指示部により、対話的に層毎のビア格子を複数定
義するとともに、配線対象と配線層及び使用するビア格
子を選択し、 上記自動配線部は、上記指示情報と、対話形指示部によ
り指示された情報に基づき、上記ビア格子の交点にビア
を作成しつつ、３次元的にラインを配置することを特徴
とする配線装置。4. A wiring device for connecting and wiring vias in each layer of a multilayer substrate, comprising: means for storing instruction information for performing wiring; means for storing wiring information; Equipped with an interactive designator that specifies information, and an automatic wiring unit that arranges vias, searches for lines from vias, and arranges lines. Interactively defines multiple via grids for each layer interactively And selecting a wiring object, a wiring layer, and a via lattice to be used. The automatic wiring unit creates a via at an intersection of the via lattice based on the instruction information and the information instructed by the interactive instruction unit. In addition, a wiring device characterized in that lines are arranged three-dimensionally.
配線を行う自動配線プログラムであって、 上記プログラムは、予め設定された配線を行う上での指
示情報から、ビア間を接続する層毎のラインの長さを取
得し、各層にビアを配置し、ビアからのラインを探索し
て上記ラインの長に基づきラインを配置する処理と、 上記指示情報に基づき、配置したラインのライン幅を定
める処理をコンピュータに実行させることを特徴とする
プログラム。5. An automatic wiring program for connecting and wiring vias in each layer of a multi-layer substrate, wherein the program is provided for each layer connecting between vias based on preset instruction information for performing wiring. The process of locating the line length based on the instruction length information, arranging the via in each layer, searching for the line from the via, and arranging the line based on the line length, A program for causing a computer to execute a predetermined process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072057A JP2002270992A (en) | 2001-03-14 | 2001-03-14 | Wiring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072057A JP2002270992A (en) | 2001-03-14 | 2001-03-14 | Wiring device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270992A true JP2002270992A (en) | 2002-09-20 |
Family
ID=18929692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001072057A Pending JP2002270992A (en) | 2001-03-14 | 2001-03-14 | Wiring device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002270992A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037738A1 (en) * | 2007-09-18 | 2009-03-26 | Fujitsu Limited | Pull-out wiring method, pull-out wiring program and pull-out wiring device |
-
2001
- 2001-03-14 JP JP2001072057A patent/JP2002270992A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009037738A1 (en) * | 2007-09-18 | 2009-03-26 | Fujitsu Limited | Pull-out wiring method, pull-out wiring program and pull-out wiring device |
| JP4841672B2 (en) * | 2007-09-18 | 2011-12-21 | 富士通株式会社 | Drawer wiring method, drawer wiring program, and drawer wiring apparatus |
| US8484840B2 (en) | 2007-09-18 | 2013-07-16 | Fujitsu Limited | Leading wiring method, leading wiring program, and leading wiring apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3192057B2 (en) | Wiring program generation method and device | |
| JP4035354B2 (en) | Electronic circuit design method and apparatus, computer program, and storage medium | |
| US7788622B2 (en) | Distributed autorouting of conductive paths | |
| US7536665B1 (en) | User-guided autorouting | |
| US6629305B2 (en) | Placement/net wiring processing system | |
| WO2001024111A1 (en) | Automatic routing system for pc board design | |
| KR100321431B1 (en) | Chip management system and its input processing method and lot processing method | |
| US7590963B2 (en) | Integrating multiple electronic design applications | |
| US7216327B2 (en) | Device for estimating number of board layers constituting board, system including the device, and method for estimating the same and program for executing the method | |
| JP2002270992A (en) | Wiring device | |
| JP4311244B2 (en) | Wiring route determination method and system | |
| JP3157732B2 (en) | Interactive wiring pattern creation system | |
| JPH10307855A (en) | Method for wiring printed board | |
| JP4303170B2 (en) | Wiring design system for multilayer printed wiring boards | |
| JP3776108B2 (en) | Wiring design equipment | |
| JP3087669B2 (en) | Design support system for semiconductor integrated circuits | |
| JPH10268922A (en) | Shortest route retrieving method | |
| JPH09288686A (en) | Layout pattern design reference/verification rule preparation supporting method and system therefor | |
| CN111199133B (en) | Automatic wiring and winding method | |
| JPH11259551A (en) | Printed board parts layout and wiring cad device | |
| JP2721651B2 (en) | Press system for metal mask drilling | |
| Lavering | AUTO CARD automated printed circuit board design | |
| CN116911247A (en) | Wiring method capable of automatically avoiding obstacle | |
| JP2829075B2 (en) | Through hole generation method | |
| JP2986279B2 (en) | Wiring method and printed circuit board design system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |