JP2002270816A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JP2002270816A JP2002270816A JP2001063330A JP2001063330A JP2002270816A JP 2002270816 A JP2002270816 A JP 2002270816A JP 2001063330 A JP2001063330 A JP 2001063330A JP 2001063330 A JP2001063330 A JP 2001063330A JP 2002270816 A JP2002270816 A JP 2002270816A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- emitter
- sige
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 89
- 239000012535 impurity Substances 0.000 claims description 43
- 230000007423 decrease Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052796 boron Inorganic materials 0.000 abstract description 28
- 238000009792 diffusion process Methods 0.000 abstract description 26
- 239000002019 doping agent Substances 0.000 description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229910052785 arsenic Inorganic materials 0.000 description 17
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 16
- 238000009826 distribution Methods 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 230000006866 deterioration Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】ベース−エミッタ間接合容量ＣＢＥの低減と高
い直流電流利得βを両立することにより最小雑音指数の
低減を図るバイポーラトランジスタの提供。 【解決手段】ＳｉＧｅからなるベース層を有するバイポ
ーラトランジスタにおいて、ベース層とエミッタ層との
間にノンドープＳｉＧｅ層７及びノンドープＳｉ層６を
設け、ＳｉＧｅベース層のエミッタ側のＧｅ組成の少な
くとも一部をエミッタ側に向かって徐々に小さくなるよ
うに傾斜させ、ノンドープＳｉＧｅ層のＧｅ組成を、Ｓ
ｉＧｅベース層のエミッタ端におけるＧｅ組成よりも小
さく設定するものであり、ノンドープＳｉＧｅ層７を設
けることにより熱履歴によるボロンのエミッタ側への拡
散を抑制し、ＳｉＧｅベース層のエミッタ端におけるＧ
ｅ組成よりも小さくすることによりＣＢＥを低減し、Ｓ
ｉＧｅベース層のエミッタ端におけるＧｅ組成を所定の
値以上にすることにより直流電流利得βを向上させる。
い直流電流利得βを両立することにより最小雑音指数の
低減を図るバイポーラトランジスタの提供。 【解決手段】ＳｉＧｅからなるベース層を有するバイポ
ーラトランジスタにおいて、ベース層とエミッタ層との
間にノンドープＳｉＧｅ層７及びノンドープＳｉ層６を
設け、ＳｉＧｅベース層のエミッタ側のＧｅ組成の少な
くとも一部をエミッタ側に向かって徐々に小さくなるよ
うに傾斜させ、ノンドープＳｉＧｅ層のＧｅ組成を、Ｓ
ｉＧｅベース層のエミッタ端におけるＧｅ組成よりも小
さく設定するものであり、ノンドープＳｉＧｅ層７を設
けることにより熱履歴によるボロンのエミッタ側への拡
散を抑制し、ＳｉＧｅベース層のエミッタ端におけるＧ
ｅ組成よりも小さくすることによりＣＢＥを低減し、Ｓ
ｉＧｅベース層のエミッタ端におけるＧｅ組成を所定の
値以上にすることにより直流電流利得βを向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、ＳｉＧｅからなるベース層を有するバイポー
ラトランジスタに関する。
し、特に、ＳｉＧｅからなるベース層を有するバイポー
ラトランジスタに関する。
【０００２】
【従来の技術】バイポーラトランジスタの最小雑音指数
を低減するには、ベース−エミッタ間接合容量ＣＢＥを
低減することと、直流電流利得βを向上させること、ベ
ース抵抗とエミッタ抵抗の和ＲＢ＋ＲＥを低減すること
が必要である。ベースにＳｉＧｅを導入したＳｉＧｅベ
ースバイポーラトランジスタは、ベース材料であるＳｉ
Ｇｅのバンドギャップがエミッタ材料であるＳｉもしく
はポリＳｉよりも狭いため、ベースの不純物濃度を上げ
てＲＢを小さくしても充分大きいβを得ることが出来
る。また、ベースのＧｅ組成をエミッタ側からコレクタ
側に向けて増加させる組成傾斜ベースとすることによ
り、ＣＢＥを小さくすることが出来る。従ってＳｉＧｅ
ベースバイポーラトランジスタは、従来のＳｉホモバイ
ポーラトランジスタよりも最小雑音指数を低くすること
が出来る。
を低減するには、ベース−エミッタ間接合容量ＣＢＥを
低減することと、直流電流利得βを向上させること、ベ
ース抵抗とエミッタ抵抗の和ＲＢ＋ＲＥを低減すること
が必要である。ベースにＳｉＧｅを導入したＳｉＧｅベ
ースバイポーラトランジスタは、ベース材料であるＳｉ
Ｇｅのバンドギャップがエミッタ材料であるＳｉもしく
はポリＳｉよりも狭いため、ベースの不純物濃度を上げ
てＲＢを小さくしても充分大きいβを得ることが出来
る。また、ベースのＧｅ組成をエミッタ側からコレクタ
側に向けて増加させる組成傾斜ベースとすることによ
り、ＣＢＥを小さくすることが出来る。従ってＳｉＧｅ
ベースバイポーラトランジスタは、従来のＳｉホモバイ
ポーラトランジスタよりも最小雑音指数を低くすること
が出来る。
【０００３】ＳｉＧｅベースバイポーラトランジスタに
おいて、Ｇｅ組成プロファイルは最小雑音指数に大きな
影響を与える。図２乃至図４に従来技術により作成した
ＳｉＧｅベースバイポーラトランジスタのベース付近の
プロファイルの例を示す。図中の１０と１８と２６はｎ
型エミッタのドーパントであるヒ素の濃度を、１１と１
９と２７はｐ型ベースのドーパントであるボロンの濃度
を、１２と２０と２８はｎ型コレクタのドーパントであ
るリンの濃度を、１３と２１と２９はＧｅ組成を示して
いる。また、１４と２２と３０はエミッタポリＳｉ領域
を、１５と２３と３１はＡｓ−ｄｅｐｏ状態ではｐ型
で、エミッタポリＳｉからのヒ素の拡散により最終的に
はｎ型になる単結晶Ｓｉ領域を、１６と２４と３２はＳ
ｉＧｅ領域を、１７と２５と３３はコレクタとなる単結
晶Ｓｉ領域を示している。
おいて、Ｇｅ組成プロファイルは最小雑音指数に大きな
影響を与える。図２乃至図４に従来技術により作成した
ＳｉＧｅベースバイポーラトランジスタのベース付近の
プロファイルの例を示す。図中の１０と１８と２６はｎ
型エミッタのドーパントであるヒ素の濃度を、１１と１
９と２７はｐ型ベースのドーパントであるボロンの濃度
を、１２と２０と２８はｎ型コレクタのドーパントであ
るリンの濃度を、１３と２１と２９はＧｅ組成を示して
いる。また、１４と２２と３０はエミッタポリＳｉ領域
を、１５と２３と３１はＡｓ−ｄｅｐｏ状態ではｐ型
で、エミッタポリＳｉからのヒ素の拡散により最終的に
はｎ型になる単結晶Ｓｉ領域を、１６と２４と３２はＳ
ｉＧｅ領域を、１７と２５と３３はコレクタとなる単結
晶Ｓｉ領域を示している。
【０００４】図２の構造では、エミッタ−ベース接合に
おけるベースのＧｅ組成が６％となっており、エミッタ
−ベース接合がヘテロ接合になっている。図３の構造で
はエミッタ−ベース接合におけるＧｅ組成は０％となっ
ている。また、図４の構造では、ＳｉＧｅ領域内のＧｅ
組成は１２％で一定となっている。
おけるベースのＧｅ組成が６％となっており、エミッタ
−ベース接合がヘテロ接合になっている。図３の構造で
はエミッタ−ベース接合におけるＧｅ組成は０％となっ
ている。また、図４の構造では、ＳｉＧｅ領域内のＧｅ
組成は１２％で一定となっている。
【０００５】ここで、直流電流利得βは、エミッタ−ベ
ース接合におけるＧｅ組成が最も大きい図４の構造が最
も高く、次に図２の構造が高く、図３の構造は最もβが
低い。一方、ベース−エミッタ間接合容量ＣＢＥに関し
ては、ベース内のＧｅ組成に傾斜をつけた図２と図３の
構造ではほぼ同等で、ベース内のＧｅ組成が一定である
図４の構造はＣＢＥが高い。従って、最小雑音指数に関
しては、高いβと小さいＣＢＥを両立できている図２の
構造で最も低い値が得られる。
ース接合におけるＧｅ組成が最も大きい図４の構造が最
も高く、次に図２の構造が高く、図３の構造は最もβが
低い。一方、ベース−エミッタ間接合容量ＣＢＥに関し
ては、ベース内のＧｅ組成に傾斜をつけた図２と図３の
構造ではほぼ同等で、ベース内のＧｅ組成が一定である
図４の構造はＣＢＥが高い。従って、最小雑音指数に関
しては、高いβと小さいＣＢＥを両立できている図２の
構造で最も低い値が得られる。
【０００６】また、ＳｉＧｅベースバイポーラトランジ
スタの最上雑音指数を更に下げる技術として、Ｂ−Ｅ接
合部にノンドープ層を挿入し、ＣＢＥを低減する方法が
知られている。図２に示した構造を基に、Ｂ−Ｅ接合部
にノンドープ層を挿入した構造を図５に示す。３４はｎ
型エミッタのドーパントであるヒ素の濃度を、３５はｐ
型ベースのドーパントであるボロンの濃度を、３６はｎ
型コレクタのドーパントであるリンの濃度を、３７はＧ
ｅ組成を示している。３８はエミッタポリＳｉ領域を、
３９はＡｓ−ｄｅｐｏ状態ではノンドープで、エミッタ
ポリＳｉからのヒ素の拡散により最終的にはその一部が
ｎ型になる単結晶Ｓｉ領域を、４０はＳｉＧｅ領域を、
４１はコレクタとなる単結晶Ｓｉ領域を示している。
スタの最上雑音指数を更に下げる技術として、Ｂ−Ｅ接
合部にノンドープ層を挿入し、ＣＢＥを低減する方法が
知られている。図２に示した構造を基に、Ｂ−Ｅ接合部
にノンドープ層を挿入した構造を図５に示す。３４はｎ
型エミッタのドーパントであるヒ素の濃度を、３５はｐ
型ベースのドーパントであるボロンの濃度を、３６はｎ
型コレクタのドーパントであるリンの濃度を、３７はＧ
ｅ組成を示している。３８はエミッタポリＳｉ領域を、
３９はＡｓ−ｄｅｐｏ状態ではノンドープで、エミッタ
ポリＳｉからのヒ素の拡散により最終的にはその一部が
ｎ型になる単結晶Ｓｉ領域を、４０はＳｉＧｅ領域を、
４１はコレクタとなる単結晶Ｓｉ領域を示している。
【０００７】Ｂ−Ｅ接合部にノンドープ層３９を設ける
ことによりβは減少するが、ノンドープ層の厚さが数十
ｎｍ以下程度の領域ではβの減少よりもＣＢＥ減少の利
点の方が勝るため、結果として最小雑音指数は低くな
る。
ことによりβは減少するが、ノンドープ層の厚さが数十
ｎｍ以下程度の領域ではβの減少よりもＣＢＥ減少の利
点の方が勝るため、結果として最小雑音指数は低くな
る。
【０００８】
【発明が解決しようとする課題】しかしながら、図５に
示す構造を実現することは困難である。というのは、デ
バイス作製時の熱履歴により、ボロン３５がエミッタ側
に拡散し、ノンドープ層３９がｐ型ベースの一部になっ
てしまうからである。このときの様子を図６に示す。４
２はｎ型エミッタのドーパントであるヒ素の濃度を、４
３はｐ型ベースのドーパントであるボロンの濃度を、４
４はｎ型コレクタのドーパントであるリンの濃度を、４
５はＧｅ組成を示している。４６はエミッタポリＳｉ領
域を、４７はＡｓ−ｄｅｐｏ状態ではノンドープの単結
晶Ｓｉ領域を、４８はＳｉＧｅ領域を、４９はコレクタ
となる単結晶Ｓｉ領域を示している。
示す構造を実現することは困難である。というのは、デ
バイス作製時の熱履歴により、ボロン３５がエミッタ側
に拡散し、ノンドープ層３９がｐ型ベースの一部になっ
てしまうからである。このときの様子を図６に示す。４
２はｎ型エミッタのドーパントであるヒ素の濃度を、４
３はｐ型ベースのドーパントであるボロンの濃度を、４
４はｎ型コレクタのドーパントであるリンの濃度を、４
５はＧｅ組成を示している。４６はエミッタポリＳｉ領
域を、４７はＡｓ−ｄｅｐｏ状態ではノンドープの単結
晶Ｓｉ領域を、４８はＳｉＧｅ領域を、４９はコレクタ
となる単結晶Ｓｉ領域を示している。
【０００９】Ａｓ−ｄｅｐｏ状態ではノンドープである
領域４７は、デバイス作製時の熱履歴により、ベース側
はｐ型に、エミッタ側はｎ型に変化する。領域４７のベ
ース側がｐ型になることにより、ベース−エミッタ接合
の位置がＳｉＧｅ−Ｓｉヘテロ界面位置からずれる。こ
れにより、βの減少と最小雑音指数の増加を招いてしま
い、以上説明した従来技術では、ＣＢＥの低減と高βを
両立する図５のような理想構造を実現することは困難で
ある。
領域４７は、デバイス作製時の熱履歴により、ベース側
はｐ型に、エミッタ側はｎ型に変化する。領域４７のベ
ース側がｐ型になることにより、ベース−エミッタ接合
の位置がＳｉＧｅ−Ｓｉヘテロ界面位置からずれる。こ
れにより、βの減少と最小雑音指数の増加を招いてしま
い、以上説明した従来技術では、ＣＢＥの低減と高βを
両立する図５のような理想構造を実現することは困難で
ある。
【００１０】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、ベース−エミッタ間接
合容量ＣＢＥの低減と高い直流電流利得βを両立するこ
とにより最小雑音指数の低減を図ることができるバイポ
ーラトランジスタを提供することにある。
のであって、その主たる目的は、ベース−エミッタ間接
合容量ＣＢＥの低減と高い直流電流利得βを両立するこ
とにより最小雑音指数の低減を図ることができるバイポ
ーラトランジスタを提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明のバイポーラトランジスタは、ｎ型コレクタ
層、ｐ型ＳｉＧｅベース層、ノンドープ又は低不純物濃
度のＳｉＧｅ層及びＳｉ層、ｎ型エミッタ層の順に積層
した構造を有するバイポーラトランジスタであって、前
記ｐ型ＳｉＧｅベース層のＧｅ組成が、エミッタ側の少
なくとも一部において、エミッタ側に向かって徐々に小
さくなるように傾斜した領域を有し、かつ、ノンドープ
又は低不純物濃度の前記ＳｉＧｅ層のＧｅ組成を、前記
ｐ型ＳｉＧｅベース層のエミッタ端におけるＧｅ組成よ
りも小さくしたものである。
め、本発明のバイポーラトランジスタは、ｎ型コレクタ
層、ｐ型ＳｉＧｅベース層、ノンドープ又は低不純物濃
度のＳｉＧｅ層及びＳｉ層、ｎ型エミッタ層の順に積層
した構造を有するバイポーラトランジスタであって、前
記ｐ型ＳｉＧｅベース層のＧｅ組成が、エミッタ側の少
なくとも一部において、エミッタ側に向かって徐々に小
さくなるように傾斜した領域を有し、かつ、ノンドープ
又は低不純物濃度の前記ＳｉＧｅ層のＧｅ組成を、前記
ｐ型ＳｉＧｅベース層のエミッタ端におけるＧｅ組成よ
りも小さくしたものである。
【００１２】また、本発明のバイポーラトランジスタ
は、ｎ型コレクタ層、ｐ型ＳｉＧｅベース層、ノンドー
プ又は低不純物濃度のＳｉＧｅ層及びＳｉ層、ｎ型エミ
ッタ層の順に積層した構造を有するバイポーラトランジ
スタであって、前記ｐ型ＳｉＧｅベース層のＧｅ組成
が、エミッタ側の少なくとも一部において、エミッタ側
に向かってステップ状に小さくなる領域を有し、かつ、
ノンドープ又は低不純物濃度の前記ＳｉＧｅ層のＧｅ組
成を、前記ｐ型ＳｉＧｅベース層のエミッタ端における
Ｇｅ組成よりも小さくしたものである。
は、ｎ型コレクタ層、ｐ型ＳｉＧｅベース層、ノンドー
プ又は低不純物濃度のＳｉＧｅ層及びＳｉ層、ｎ型エミ
ッタ層の順に積層した構造を有するバイポーラトランジ
スタであって、前記ｐ型ＳｉＧｅベース層のＧｅ組成
が、エミッタ側の少なくとも一部において、エミッタ側
に向かってステップ状に小さくなる領域を有し、かつ、
ノンドープ又は低不純物濃度の前記ＳｉＧｅ層のＧｅ組
成を、前記ｐ型ＳｉＧｅベース層のエミッタ端における
Ｇｅ組成よりも小さくしたものである。
【００１３】本発明においては、ノンドープ又は低不純
物濃度の前記ＳｉＧｅ層及び前記Ｓｉ層の合計の膜厚
が、５ｎｍ以上６０ｎｍ以下であることが好ましい。
物濃度の前記ＳｉＧｅ層及び前記Ｓｉ層の合計の膜厚
が、５ｎｍ以上６０ｎｍ以下であることが好ましい。
【００１４】また、本発明においては、前記ｐ型ＳｉＧ
ｅベース層のエミッタ端におけるＧｅの組成比が、３％
以上、好ましくは６％以上となる構成とすることができ
る。
ｅベース層のエミッタ端におけるＧｅの組成比が、３％
以上、好ましくは６％以上となる構成とすることができ
る。
【００１５】また、本発明においては、前記ｐ型ＳｉＧ
ｅベース層のエミッタ端におけるＧｅ組成が、該ｐ型Ｓ
ｉＧｅベース層のＧｅ組成の最大値の略１／５以上とな
る構成とすることもできる。
ｅベース層のエミッタ端におけるＧｅ組成が、該ｐ型Ｓ
ｉＧｅベース層のＧｅ組成の最大値の略１／５以上とな
る構成とすることもできる。
【００１６】また、本発明においては、前記ＳｉＧｅ層
及び前記Ｓｉ層が、不純物濃度１×１０１７ｃｍ−３以
下のｎ型ＳｉＧｅ層及びｎ型Ｓｉ層、又は、ｐ型ＳｉＧ
ｅ層及びｐ型Ｓｉ層からなる構成とすることができる。
及び前記Ｓｉ層が、不純物濃度１×１０１７ｃｍ−３以
下のｎ型ＳｉＧｅ層及びｎ型Ｓｉ層、又は、ｐ型ＳｉＧ
ｅ層及びｐ型Ｓｉ層からなる構成とすることができる。
【００１７】また、本発明においては、前記ＳｉＧｅ層
及び前記Ｓｉ層が、前記ｐ型ベース領域の略１／５０以
下の不純物濃度のｎ型ＳｉＧｅ層及びｎ型Ｓｉ層、又
は、ｐ型ＳｉＧｅ層及びｐ型Ｓｉ層からなる構成とする
こともできる。
及び前記Ｓｉ層が、前記ｐ型ベース領域の略１／５０以
下の不純物濃度のｎ型ＳｉＧｅ層及びｎ型Ｓｉ層、又
は、ｐ型ＳｉＧｅ層及びｐ型Ｓｉ層からなる構成とする
こともできる。
【００１８】また、本発明においては、前記ＳｉＧｅ層
と前記Ｓｉ層とからなる空間電荷領域のバンドギャップ
が、前記ｎ型エミッタ層のバンドギャップと前記ｐ型ベ
ース層のバンドギャップの略中間の値に設定されている
構成とすることもできる。
と前記Ｓｉ層とからなる空間電荷領域のバンドギャップ
が、前記ｎ型エミッタ層のバンドギャップと前記ｐ型ベ
ース層のバンドギャップの略中間の値に設定されている
構成とすることもできる。
【００１９】このように、本発明は上記構成により、ベ
ース領域におけるＧｅ組成をエミッタ側に向けて小さく
したこと、及びエミッタ−ベース接合にノンドープ層を
挿入したことによりＣＢＥが低減され、かつ、ｐ型ベー
ス層のエミッタ端におけるＧｅ組成を所定の値以上に設
定することにより直流電流利得βを向上させることがで
き、最小雑音指数の低減が図られる。
ース領域におけるＧｅ組成をエミッタ側に向けて小さく
したこと、及びエミッタ−ベース接合にノンドープ層を
挿入したことによりＣＢＥが低減され、かつ、ｐ型ベー
ス層のエミッタ端におけるＧｅ組成を所定の値以上に設
定することにより直流電流利得βを向上させることがで
き、最小雑音指数の低減が図られる。
【００２０】また、ＳｉＧｅ中のボロンの拡散係数はＳ
ｉ中のそれよりも遙かに小さいという特徴を利用し、ノ
ンドープＳｉＧｅ層をベース領域のエミッタ側端部を覆
うように広げることで熱履歴によるボロンのエミッタ側
への拡散を抑制し、かつノンドープＳｉＧｅ層のＧｅ組
成をベース領域のエミッタ端におけるＧｅ組成よりも小
さくすることにより、ノンドープ層の一部をＳｉＧｅと
することによる特性劣化を抑制することができる。
ｉ中のそれよりも遙かに小さいという特徴を利用し、ノ
ンドープＳｉＧｅ層をベース領域のエミッタ側端部を覆
うように広げることで熱履歴によるボロンのエミッタ側
への拡散を抑制し、かつノンドープＳｉＧｅ層のＧｅ組
成をベース領域のエミッタ端におけるＧｅ組成よりも小
さくすることにより、ノンドープ層の一部をＳｉＧｅと
することによる特性劣化を抑制することができる。
【００２１】
【発明の実施の形態】本発明に係るバイポーラトランジ
スタは、その好ましい一実施の形態において、ＳｉＧｅ
からなるベース層を有するバイポーラトランジスタにお
いて、ベース層とエミッタ層との間にノンドープＳｉＧ
ｅ層７及びノンドープＳｉ層６を設け、ＳｉＧｅベース
層のエミッタ側のＧｅ組成の少なくとも一部をエミッタ
側に向かって徐々に小さくなるように傾斜させ、ノンド
ープＳｉＧｅ層のＧｅ組成を、ＳｉＧｅベース層のエミ
ッタ端におけるＧｅ組成よりも小さく設定するものであ
り、ノンドープＳｉＧｅ層７を設けることにより熱履歴
によるボロンのエミッタ側への拡散を抑制し、ＳｉＧｅ
ベース層のエミッタ端におけるＧｅ組成よりも小さくす
ることによりＣＢＥを低減し、ＳｉＧｅベース層のエミ
ッタ端におけるＧｅ組成を所定の値以上にすることによ
り直流電流利得βを向上させる。
スタは、その好ましい一実施の形態において、ＳｉＧｅ
からなるベース層を有するバイポーラトランジスタにお
いて、ベース層とエミッタ層との間にノンドープＳｉＧ
ｅ層７及びノンドープＳｉ層６を設け、ＳｉＧｅベース
層のエミッタ側のＧｅ組成の少なくとも一部をエミッタ
側に向かって徐々に小さくなるように傾斜させ、ノンド
ープＳｉＧｅ層のＧｅ組成を、ＳｉＧｅベース層のエミ
ッタ端におけるＧｅ組成よりも小さく設定するものであ
り、ノンドープＳｉＧｅ層７を設けることにより熱履歴
によるボロンのエミッタ側への拡散を抑制し、ＳｉＧｅ
ベース層のエミッタ端におけるＧｅ組成よりも小さくす
ることによりＣＢＥを低減し、ＳｉＧｅベース層のエミ
ッタ端におけるＧｅ組成を所定の値以上にすることによ
り直流電流利得βを向上させる。
【００２２】以下に図１、図５及び図６を比較しながら
説明する。１と３４はｎ型エミッタのドーパントである
ヒ素の濃度を、２と３５はｐ型ベースのドーパントであ
るボロンの濃度を、３と３６はｎ型コレクタのドーパン
トであるリンの濃度を、４と３７はＧｅ組成を示してい
る。５と３８はエミッタポリＳｉ領域を、６と３９はＡ
ｓ−ｄｅｐｏ状態ではノンドープで、エミッタポリＳｉ
からのヒ素の拡散により最終的にはその一部がｎ型にな
る単結晶Ｓｉ領域を、７はＡｓ−ｄｅｐｏ状態ではノン
ドープで、ベースからのボロンの拡散により最終的には
その一部がｐ型になるＳｉＧｅ領域を、８と４０はＳｉ
Ｇｅベース領域を、９と４１はコレクタとなる単結晶Ｓ
ｉ領域を示している。
説明する。１と３４はｎ型エミッタのドーパントである
ヒ素の濃度を、２と３５はｐ型ベースのドーパントであ
るボロンの濃度を、３と３６はｎ型コレクタのドーパン
トであるリンの濃度を、４と３７はＧｅ組成を示してい
る。５と３８はエミッタポリＳｉ領域を、６と３９はＡ
ｓ−ｄｅｐｏ状態ではノンドープで、エミッタポリＳｉ
からのヒ素の拡散により最終的にはその一部がｎ型にな
る単結晶Ｓｉ領域を、７はＡｓ−ｄｅｐｏ状態ではノン
ドープで、ベースからのボロンの拡散により最終的には
その一部がｐ型になるＳｉＧｅ領域を、８と４０はＳｉ
Ｇｅベース領域を、９と４１はコレクタとなる単結晶Ｓ
ｉ領域を示している。
【００２３】図５の構造は従来技術で述べた構造であ
り、最小雑音指数を低くするための理想構造である。則
ち、ベース領域４０におけるＧｅ組成をエミッタ側に向
けて小さくしたこと及びエミッタ−ベース接合にノンド
ープ層３９を挿入したことによりＣＢＥが低減され、か
つｐ型ベース層４０のエミッタ端におけるＧｅ組成を６
％と高くすることにより直流電流利得βを向上させてい
る。このＣＢＥの低減とβの向上により、最小雑音指数
の低減が図られている。しかしながら、従来技術のとこ
ろでも述べた通り、Ａｓ−ｄｅｐｏ状態ではノンドープ
である領域４７は、デバイス作製時の熱履歴により、ベ
ース側はｐ型に、エミッタ側はｎ型に変化する。領域４
７のベース側がｐ型になることにより、ベース−エミッ
タ接合の位置がＳｉＧｅ−Ｓｉヘテロ界面位置からずれ
るため、この図５に示す構造を実際に作製することは出
来ない。
り、最小雑音指数を低くするための理想構造である。則
ち、ベース領域４０におけるＧｅ組成をエミッタ側に向
けて小さくしたこと及びエミッタ−ベース接合にノンド
ープ層３９を挿入したことによりＣＢＥが低減され、か
つｐ型ベース層４０のエミッタ端におけるＧｅ組成を６
％と高くすることにより直流電流利得βを向上させてい
る。このＣＢＥの低減とβの向上により、最小雑音指数
の低減が図られている。しかしながら、従来技術のとこ
ろでも述べた通り、Ａｓ−ｄｅｐｏ状態ではノンドープ
である領域４７は、デバイス作製時の熱履歴により、ベ
ース側はｐ型に、エミッタ側はｎ型に変化する。領域４
７のベース側がｐ型になることにより、ベース−エミッ
タ接合の位置がＳｉＧｅ−Ｓｉヘテロ界面位置からずれ
るため、この図５に示す構造を実際に作製することは出
来ない。
【００２４】これに対し、ＳｉＧｅ中のボロンの拡散係
数はＳｉ中のそれよりも遙かに小さいことが知られてい
る。この特性により、ノンドープＳｉＧｅ層７を設けた
図１の構造では、熱履歴によるボロンのエミッタ側への
拡散を抑制することができる。則ち、図５に示した構造
と異なり、図１に示した構造は実際に作製することが可
能である。
数はＳｉ中のそれよりも遙かに小さいことが知られてい
る。この特性により、ノンドープＳｉＧｅ層７を設けた
図１の構造では、熱履歴によるボロンのエミッタ側への
拡散を抑制することができる。則ち、図５に示した構造
と異なり、図１に示した構造は実際に作製することが可
能である。
【００２５】図１に示す構造の領域８におけるＧｅ組成
プロファイルは、コレクタ側は図５に示す構造の領域４
０におけるＧｅ組成プロファイルと同じである。異なる
のは、図１の構造ではノンドープ層のうちの領域７をＳ
ｉＧｅとしていることであり、これにより図１に示す構
造の領域７におけるバンドギャップは、図５に示す構造
のこれに相当する領域のバンドギャップよりも狭い。し
かしながら以下に示す理由により、この領域７における
バンドギャップの違いはデバイス特性に影響を与えな
い。
プロファイルは、コレクタ側は図５に示す構造の領域４
０におけるＧｅ組成プロファイルと同じである。異なる
のは、図１の構造ではノンドープ層のうちの領域７をＳ
ｉＧｅとしていることであり、これにより図１に示す構
造の領域７におけるバンドギャップは、図５に示す構造
のこれに相当する領域のバンドギャップよりも狭い。し
かしながら以下に示す理由により、この領域７における
バンドギャップの違いはデバイス特性に影響を与えな
い。
【００２６】領域６、７、３９のノンドープ領域は、デ
バイス動作時には空間電荷領域となる。空間電荷領域内
では伝導帯、価電子帯ともバンドギャップが位置と共に
大きく変動する。則ち、電子に対するポテンシャルはエ
ミッタ側に行くほど急激に低くなり、逆にホールに対す
るポテンシャルはベース側に行くほど急激に低くなる。
従って、この空間電荷領域のバンドギャップがエミッタ
のバンドギャップとベースのバンドギャップの中間の値
であれば、キャリア輸送に悪影響を与えない。
バイス動作時には空間電荷領域となる。空間電荷領域内
では伝導帯、価電子帯ともバンドギャップが位置と共に
大きく変動する。則ち、電子に対するポテンシャルはエ
ミッタ側に行くほど急激に低くなり、逆にホールに対す
るポテンシャルはベース側に行くほど急激に低くなる。
従って、この空間電荷領域のバンドギャップがエミッタ
のバンドギャップとベースのバンドギャップの中間の値
であれば、キャリア輸送に悪影響を与えない。
【００２７】これに対し、空間電荷領域のバンドギャッ
プがエミッタのそれよりも広かったり、あるいは空間電
荷領域のバンドギャップがベースのそれよりも狭かった
りすると、電子輸送を妨げるポテンシャルバリアが現れ
たり、ホールに対するポテンシャルバリアが下がったり
し、電流利得βや実効的なＣＢＥに悪影響を及ぼす。図
１に示す構造では、領域７におけるバンドギャップはベ
ースのそれとエミッタのそれの中間の値を取っており、
かつＧｅ組成が０％から６％へと連続的に変化している
ため、図５に示す理想構造と同等のキャリア輸送特性が
得られる。則ち、図１に示す構造では、図５に示す理想
構造と同等の最小雑音指数が得られる。
プがエミッタのそれよりも広かったり、あるいは空間電
荷領域のバンドギャップがベースのそれよりも狭かった
りすると、電子輸送を妨げるポテンシャルバリアが現れ
たり、ホールに対するポテンシャルバリアが下がったり
し、電流利得βや実効的なＣＢＥに悪影響を及ぼす。図
１に示す構造では、領域７におけるバンドギャップはベ
ースのそれとエミッタのそれの中間の値を取っており、
かつＧｅ組成が０％から６％へと連続的に変化している
ため、図５に示す理想構造と同等のキャリア輸送特性が
得られる。則ち、図１に示す構造では、図５に示す理想
構造と同等の最小雑音指数が得られる。
【００２８】以上述べてきたことの検証として、図７に
デバイスシミュレーションにより求めた図１の構造の予
測特性を、また、図８にデバイスシミュレーションによ
り求めた図５の構造の予測特性を示す。横軸はコレクタ
電流密度ＪＣ、左軸には遮断周波数ｆＴと最大発振周波
数ｆｍａｘを、右軸には電流利得ｈＦＥと最小雑音指数
Ｆｍｉｎを示す。図７と図８の比較より、図１の構造と
図５の構造で同等の特性が得られることが分かる。
デバイスシミュレーションにより求めた図１の構造の予
測特性を、また、図８にデバイスシミュレーションによ
り求めた図５の構造の予測特性を示す。横軸はコレクタ
電流密度ＪＣ、左軸には遮断周波数ｆＴと最大発振周波
数ｆｍａｘを、右軸には電流利得ｈＦＥと最小雑音指数
Ｆｍｉｎを示す。図７と図８の比較より、図１の構造と
図５の構造で同等の特性が得られることが分かる。
【００２９】以上をまとめると、図１に示す構造では、
ベース領域８におけるＧｅ組成をエミッタ側に向けて小
さくしたこと、及びエミッタ−ベース接合にノンドープ
層６、７を挿入したことによりＣＢＥが低減され、かつ
ｐ型ベース層８のエミッタ端におけるＧｅ組成を所定の
値以上にすることにより直流電流利得βを向上させてい
る。このＣＢＥの低減とβの向上により、最小雑音指数
の低減が図られている。
ベース領域８におけるＧｅ組成をエミッタ側に向けて小
さくしたこと、及びエミッタ−ベース接合にノンドープ
層６、７を挿入したことによりＣＢＥが低減され、かつ
ｐ型ベース層８のエミッタ端におけるＧｅ組成を所定の
値以上にすることにより直流電流利得βを向上させてい
る。このＣＢＥの低減とβの向上により、最小雑音指数
の低減が図られている。
【００３０】また、ＳｉＧｅ中のボロンの拡散係数はＳ
ｉ中のそれよりも遙かに小さいという特徴がある。図１
の構造ではこの特徴を利用し、ノンドープＳｉＧｅ層７
を設けることで熱履歴によるボロンのエミッタ側への拡
散を抑制している。かつノンドープＳｉＧｅ層７のＧｅ
組成をベース領域８のエミッタ端におけるＧｅ組成より
も小さくすることにより、ノンドープ層の一部をＳｉＧ
ｅとすることによる特性劣化を抑制している。
ｉ中のそれよりも遙かに小さいという特徴がある。図１
の構造ではこの特徴を利用し、ノンドープＳｉＧｅ層７
を設けることで熱履歴によるボロンのエミッタ側への拡
散を抑制している。かつノンドープＳｉＧｅ層７のＧｅ
組成をベース領域８のエミッタ端におけるＧｅ組成より
も小さくすることにより、ノンドープ層の一部をＳｉＧ
ｅとすることによる特性劣化を抑制している。
【００３１】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
【００３２】［実施例１］まず、本発明の第１の実施例
に係るバイポーラトランジスタについて、図９を参照し
て説明する。図９は、第１の実施例に係るバイポーラト
ランジスタの不純物濃度、Ｇｅ組成の深さ方向分布を示
す図である。図中の５０はｎ型エミッタのドーパントで
あるヒ素の濃度を、５１はｐ型ベースのドーパントであ
るボロンの濃度を、５２はｎ型コレクタのドーパントで
あるリンの濃度を、５３はＧｅ組成を示している。５４
はエミッタポリＳｉ領域を、５５はＡｓ−ｄｅｐｏ状態
ではノンドープで、エミッタポリＳｉからのヒ素の拡散
により最終的にはその一部がｎ型になる単結晶Ｓｉ領域
を、５６はＡｓ−ｄｅｐｏ状態ではノンドープで、ベー
スからのボロンの拡散により最終的にはその一部がｐ型
になるＳｉＧｅ領域を、５７はＳｉＧｅベース領域を、
５８はコレクタとなる単結晶Ｓｉ領域を示している。
に係るバイポーラトランジスタについて、図９を参照し
て説明する。図９は、第１の実施例に係るバイポーラト
ランジスタの不純物濃度、Ｇｅ組成の深さ方向分布を示
す図である。図中の５０はｎ型エミッタのドーパントで
あるヒ素の濃度を、５１はｐ型ベースのドーパントであ
るボロンの濃度を、５２はｎ型コレクタのドーパントで
あるリンの濃度を、５３はＧｅ組成を示している。５４
はエミッタポリＳｉ領域を、５５はＡｓ−ｄｅｐｏ状態
ではノンドープで、エミッタポリＳｉからのヒ素の拡散
により最終的にはその一部がｎ型になる単結晶Ｓｉ領域
を、５６はＡｓ−ｄｅｐｏ状態ではノンドープで、ベー
スからのボロンの拡散により最終的にはその一部がｐ型
になるＳｉＧｅ領域を、５７はＳｉＧｅベース領域を、
５８はコレクタとなる単結晶Ｓｉ領域を示している。
【００３３】ベース領域５７におけるＧｅ組成をエミッ
タ側に向けて小さくしたこと及びエミッタ−ベース接合
にノンドープ層５５、５６を挿入したことによりＣＢＥ
が低減され、かつｐ型ベース層５７のエミッタ端におけ
るＧｅ組成を４％とすることにより直流電流利得βを向
上させている。このＣＢＥの低減とβの向上により、最
小雑音指数の低減が図られている。またノンドープＳｉ
Ｇｅ層５６を設けることにより、熱履歴によるボロンの
エミッタ側への拡散を抑制している。また、ノンドープ
ＳｉＧｅ層５６のＧｅ組成をベース領域５７のエミッタ
端におけるそれよりも小さくすることにより、ポテンシ
ャルバリアの発生に伴う特性劣化を抑制している。
タ側に向けて小さくしたこと及びエミッタ−ベース接合
にノンドープ層５５、５６を挿入したことによりＣＢＥ
が低減され、かつｐ型ベース層５７のエミッタ端におけ
るＧｅ組成を４％とすることにより直流電流利得βを向
上させている。このＣＢＥの低減とβの向上により、最
小雑音指数の低減が図られている。またノンドープＳｉ
Ｇｅ層５６を設けることにより、熱履歴によるボロンの
エミッタ側への拡散を抑制している。また、ノンドープ
ＳｉＧｅ層５６のＧｅ組成をベース領域５７のエミッタ
端におけるそれよりも小さくすることにより、ポテンシ
ャルバリアの発生に伴う特性劣化を抑制している。
【００３４】なお、ｐ型ベース層のエミッタ端における
Ｇｅ組成は、βを向上させるためには高いほど好ましい
が、本願発明者の実験によれば、３％以上、また、ベー
ス層の最大値の１／５以上であれば本願発明の効果が得
られることを確認している。また、ノンドープＳｉＧｅ
層とノンドープＳｉ層との合計膜厚は薄すぎるとベース
層に注入される不純物がデバイス製作時の熱履歴により
エミッタ側に拡散してしまい、厚すぎると直流電流利得
βの減少が大きくなることから所定の範囲内に設定する
必要があり、本願発明者の実験によれば、５ｎｍ〜６０
ｎｍの範囲であれば、本願発明の効果が得られることを
確認している。
Ｇｅ組成は、βを向上させるためには高いほど好ましい
が、本願発明者の実験によれば、３％以上、また、ベー
ス層の最大値の１／５以上であれば本願発明の効果が得
られることを確認している。また、ノンドープＳｉＧｅ
層とノンドープＳｉ層との合計膜厚は薄すぎるとベース
層に注入される不純物がデバイス製作時の熱履歴により
エミッタ側に拡散してしまい、厚すぎると直流電流利得
βの減少が大きくなることから所定の範囲内に設定する
必要があり、本願発明者の実験によれば、５ｎｍ〜６０
ｎｍの範囲であれば、本願発明の効果が得られることを
確認している。
【００３５】［実施例２］次に、本発明の第２の実施例
に係るバイポーラトランジスタについて、図１０を参照
して説明する。図１０は、第２の実施例に係るバイポー
ラトランジスタの不純物濃度、Ｇｅ組成の深さ方向分布
を示す図である。図中の５９はｎ型エミッタのドーパン
トであるヒ素の濃度を、６０はｐ型ベースのドーパント
であるボロンの濃度を、６１はｎ型コレクタのドーパン
トであるリンの濃度を、６２はＧｅ組成を示している。
６３はエミッタポリＳｉ領域を、６４はＡｓ−ｄｅｐｏ
状態ではノンドープで、エミッタポリＳｉからのヒ素の
拡散により最終的にはその一部がｎ型になる単結晶Ｓｉ
領域を、６５はＡｓ−ｄｅｐｏ状態ではノンドープで、
ベースからのボロンの拡散により最終的にはその一部が
ｐ型になるＳｉＧｅ領域を、６６はＳｉＧｅベース領域
を、６７はコレクタとなる単結晶Ｓｉ領域を示してい
る。
に係るバイポーラトランジスタについて、図１０を参照
して説明する。図１０は、第２の実施例に係るバイポー
ラトランジスタの不純物濃度、Ｇｅ組成の深さ方向分布
を示す図である。図中の５９はｎ型エミッタのドーパン
トであるヒ素の濃度を、６０はｐ型ベースのドーパント
であるボロンの濃度を、６１はｎ型コレクタのドーパン
トであるリンの濃度を、６２はＧｅ組成を示している。
６３はエミッタポリＳｉ領域を、６４はＡｓ−ｄｅｐｏ
状態ではノンドープで、エミッタポリＳｉからのヒ素の
拡散により最終的にはその一部がｎ型になる単結晶Ｓｉ
領域を、６５はＡｓ−ｄｅｐｏ状態ではノンドープで、
ベースからのボロンの拡散により最終的にはその一部が
ｐ型になるＳｉＧｅ領域を、６６はＳｉＧｅベース領域
を、６７はコレクタとなる単結晶Ｓｉ領域を示してい
る。
【００３６】ベース領域６６におけるＧｅ組成をエミッ
タ側に向けてステップ状に小さくしたこと及びエミッタ
−ベース接合にノンドープ層６４、６５を挿入したこと
によりＣＢＥが低減され、かつｐ型ベース層６６のエミ
ッタ端におけるＧｅ組成を６％と高くすることにより直
流電流利得βを向上させている。このＣＢＥの低減とβ
の向上により、最小雑音指数の低減が図られている。ま
た、ノンドープＳｉＧｅ層６５を設けることにより、熱
履歴によるボロンのエミッタ側への拡散を抑制してい
る。また、ノンドープＳｉＧｅ層６５のＧｅ組成をベー
ス領域６６のエミッタ端におけるそれよりも小さくする
ことにより、ポテンシャルバリアの発生に伴う特性劣化
を抑制している。この構造ではＧｅ組成を連続的に変化
させた構造は取っていないため、デバイス作製が容易
で、かつ均一性も容易に高められるという利点がある。
タ側に向けてステップ状に小さくしたこと及びエミッタ
−ベース接合にノンドープ層６４、６５を挿入したこと
によりＣＢＥが低減され、かつｐ型ベース層６６のエミ
ッタ端におけるＧｅ組成を６％と高くすることにより直
流電流利得βを向上させている。このＣＢＥの低減とβ
の向上により、最小雑音指数の低減が図られている。ま
た、ノンドープＳｉＧｅ層６５を設けることにより、熱
履歴によるボロンのエミッタ側への拡散を抑制してい
る。また、ノンドープＳｉＧｅ層６５のＧｅ組成をベー
ス領域６６のエミッタ端におけるそれよりも小さくする
ことにより、ポテンシャルバリアの発生に伴う特性劣化
を抑制している。この構造ではＧｅ組成を連続的に変化
させた構造は取っていないため、デバイス作製が容易
で、かつ均一性も容易に高められるという利点がある。
【００３７】［実施例３］次に、本発明の第３の実施例
に係るバイポーラトランジスタについて、図１１を参照
して説明する。図１１は、第２の実施例に係るバイポー
ラトランジスタの不純物濃度、Ｇｅ組成の深さ方向分布
を示す図である。図中の６８はｎ型エミッタのドーパン
トであるヒ素の濃度を、６９はｐ型ベースのドーパント
であるボロンの濃度を、７０はｎ型コレクタのドーパン
トであるリンの濃度を、７１はＧｅ組成を示している。
７２はエミッタポリＳｉ領域を、７３はＡｓ−ｄｅｐｏ
状態では不純物濃度の低いｐ型で、エミッタポリＳｉか
らのヒ素の拡散により最終的にはその一部がｎ型になる
単結晶Ｓｉ領域を、７４は不純物濃度の低いｐ型ＳｉＧ
ｅ領域を、７５はＳｉＧｅベース領域を、７６はコレク
タとなる単結晶Ｓｉ領域を示している。
に係るバイポーラトランジスタについて、図１１を参照
して説明する。図１１は、第２の実施例に係るバイポー
ラトランジスタの不純物濃度、Ｇｅ組成の深さ方向分布
を示す図である。図中の６８はｎ型エミッタのドーパン
トであるヒ素の濃度を、６９はｐ型ベースのドーパント
であるボロンの濃度を、７０はｎ型コレクタのドーパン
トであるリンの濃度を、７１はＧｅ組成を示している。
７２はエミッタポリＳｉ領域を、７３はＡｓ−ｄｅｐｏ
状態では不純物濃度の低いｐ型で、エミッタポリＳｉか
らのヒ素の拡散により最終的にはその一部がｎ型になる
単結晶Ｓｉ領域を、７４は不純物濃度の低いｐ型ＳｉＧ
ｅ領域を、７５はＳｉＧｅベース領域を、７６はコレク
タとなる単結晶Ｓｉ領域を示している。
【００３８】デバイス作製時にはｐ型ベース層７５を堆
積した後に領域７３、７４を堆積するため、領域７３、
７４の堆積時にも成長チャンバ内にｐ型ベース層を堆積
する際に用いたドーパント供給源のガスが残留し、領域
７３、７４は低濃度のｐ型となる場合がある。しかしな
がら、本願発明者の実験によれば、その不純物濃度が所
定の値以下又はベース領域の不純物濃度に対して所定の
割合以下であれば実質的にノンドープ層と同等に作用す
ることを確認している。具体的には、不純物濃度が１×
１０１７以下、又は、ベース層の不純物濃度に対して１
／５０以下であれば本願発明の効果を得ることが可能と
なる。
積した後に領域７３、７４を堆積するため、領域７３、
７４の堆積時にも成長チャンバ内にｐ型ベース層を堆積
する際に用いたドーパント供給源のガスが残留し、領域
７３、７４は低濃度のｐ型となる場合がある。しかしな
がら、本願発明者の実験によれば、その不純物濃度が所
定の値以下又はベース領域の不純物濃度に対して所定の
割合以下であれば実質的にノンドープ層と同等に作用す
ることを確認している。具体的には、不純物濃度が１×
１０１７以下、又は、ベース層の不純物濃度に対して１
／５０以下であれば本願発明の効果を得ることが可能と
なる。
【００３９】則ちベース領域７５におけるＧｅ組成をエ
ミッタ側に向けてステップ状に小さくしたこと及びエミ
ッタ−ベース接合に不純物濃度のごく低いｐ型層７３、
７４を挿入したことによりＣＢＥが低減され、かつｐ型
ベース層７５のエミッタ端におけるＧｅ組成を６％と高
くすることにより直流電流利得βを向上させている。こ
のＣＢＥの低減とβの向上により、最小雑音指数の低減
が図られている。またｐ型不純物濃度の低いＳｉＧｅ層
７４を設けることにより、熱履歴によるボロンのエミッ
タ側への拡散を抑制している。またｐ型不純物濃度の低
い領域７４のＧｅ組成をベース領域７５のエミッタ端に
おけるそれよりも小さくすることにより、ポテンシャル
バリアの発生に伴う特性劣化を抑制している。
ミッタ側に向けてステップ状に小さくしたこと及びエミ
ッタ−ベース接合に不純物濃度のごく低いｐ型層７３、
７４を挿入したことによりＣＢＥが低減され、かつｐ型
ベース層７５のエミッタ端におけるＧｅ組成を６％と高
くすることにより直流電流利得βを向上させている。こ
のＣＢＥの低減とβの向上により、最小雑音指数の低減
が図られている。またｐ型不純物濃度の低いＳｉＧｅ層
７４を設けることにより、熱履歴によるボロンのエミッ
タ側への拡散を抑制している。またｐ型不純物濃度の低
い領域７４のＧｅ組成をベース領域７５のエミッタ端に
おけるそれよりも小さくすることにより、ポテンシャル
バリアの発生に伴う特性劣化を抑制している。
【００４０】この構造ではベース領域７５におけるＧｅ
組成を連続的に変化させた構造は取っていないため、デ
バイス作製が容易で、かつ均一性も容易に高められる。
またｐ型不純物濃度の低い領域７４ではＧｅ組成を連続
的に変化させているが、これはこの領域のベース寄りの
領域におけるＧｅ組成を極力高くしてボロン拡散を抑制
し、かつＧｅ組成を連続的に０に近づけることでポテン
シャルバリアの発現を抑制できるという利点がある。ま
た、このｐ型不純物濃度の低い領域７４は、デバイス動
作時には空間電荷領域に含まれるため、この領域におけ
るＧｅ組成プロファイルはさほど厳密に制御する必要が
ない。従ってベース領域７５のＧｅ組成を連続的に変化
させるのに比べると、実現は容易である。
組成を連続的に変化させた構造は取っていないため、デ
バイス作製が容易で、かつ均一性も容易に高められる。
またｐ型不純物濃度の低い領域７４ではＧｅ組成を連続
的に変化させているが、これはこの領域のベース寄りの
領域におけるＧｅ組成を極力高くしてボロン拡散を抑制
し、かつＧｅ組成を連続的に０に近づけることでポテン
シャルバリアの発現を抑制できるという利点がある。ま
た、このｐ型不純物濃度の低い領域７４は、デバイス動
作時には空間電荷領域に含まれるため、この領域におけ
るＧｅ組成プロファイルはさほど厳密に制御する必要が
ない。従ってベース領域７５のＧｅ組成を連続的に変化
させるのに比べると、実現は容易である。
【００４１】［実施例４］次に、本発明の第４の実施例
に係るバイポーラトランジスタについて、図１２を参照
して説明する。図１２は、第４の実施例に係るバイポー
ラトランジスタの不純物濃度、Ｇｅ組成の深さ方向分布
を示す図である。図中の７７はｎ型エミッタのドーパン
トであるヒ素の濃度を、７８はｐ型ベースのドーパント
であるボロンの濃度を、７９はｎ型コレクタのドーパン
トであるリンの濃度を、８０はＧｅ組成を示している。
８１はエミッタポリＳｉ領域を、８２はＡｓ−ｄｅｐｏ
状態ではノンドープで、エミッタポリＳｉからのヒ素の
拡散とコレクタ形成時のリンイオン注入により最終的に
はｎ型になる単結晶Ｓｉ領域を、８３はＡｓ−ｄｅｐｏ
状態ではノンドープで、コレクタ形成時のリンイオン注
入により最終的にはｎ型になるＳｉＧｅ領域を、８４は
ＳｉＧｅベース領域を、８５はコレクタとなる単結晶Ｓ
ｉ領域を示している。
に係るバイポーラトランジスタについて、図１２を参照
して説明する。図１２は、第４の実施例に係るバイポー
ラトランジスタの不純物濃度、Ｇｅ組成の深さ方向分布
を示す図である。図中の７７はｎ型エミッタのドーパン
トであるヒ素の濃度を、７８はｐ型ベースのドーパント
であるボロンの濃度を、７９はｎ型コレクタのドーパン
トであるリンの濃度を、８０はＧｅ組成を示している。
８１はエミッタポリＳｉ領域を、８２はＡｓ−ｄｅｐｏ
状態ではノンドープで、エミッタポリＳｉからのヒ素の
拡散とコレクタ形成時のリンイオン注入により最終的に
はｎ型になる単結晶Ｓｉ領域を、８３はＡｓ−ｄｅｐｏ
状態ではノンドープで、コレクタ形成時のリンイオン注
入により最終的にはｎ型になるＳｉＧｅ領域を、８４は
ＳｉＧｅベース領域を、８５はコレクタとなる単結晶Ｓ
ｉ領域を示している。
【００４２】領域８２、８３はコレクタ形成時のリンイ
オン注入により低濃度のｎ型となる場合がある。しかし
ながら領域８２、８３の不純物濃度は図１２に示すとお
りベース領域の不純物濃度の１／１００程度と低いた
め、実質的にはノンドープ層と同様の作用をする。
オン注入により低濃度のｎ型となる場合がある。しかし
ながら領域８２、８３の不純物濃度は図１２に示すとお
りベース領域の不純物濃度の１／１００程度と低いた
め、実質的にはノンドープ層と同様の作用をする。
【００４３】則ちベース領域８４におけるＧｅ組成をエ
ミッタ側に向けて小さくしたこと及びエミッタ−ベース
接合に不純物濃度のごく低いｎ型層８２、８３を挿入し
たことによりＣＢＥが低減され、かつｐ型ベース層８４
のエミッタ端におけるＧｅ組成を４．７％と高くするこ
とにより直流電流利得βを向上させている。このＣＢ Ｅ
の低減とβの向上により、最小雑音指数の低減が図られ
ている。またｎ型不純物濃度の低いＳｉＧｅ層８３を設
けることにより、熱履歴によるボロンのエミッタ側への
拡散を抑制している。
ミッタ側に向けて小さくしたこと及びエミッタ−ベース
接合に不純物濃度のごく低いｎ型層８２、８３を挿入し
たことによりＣＢＥが低減され、かつｐ型ベース層８４
のエミッタ端におけるＧｅ組成を４．７％と高くするこ
とにより直流電流利得βを向上させている。このＣＢ Ｅ
の低減とβの向上により、最小雑音指数の低減が図られ
ている。またｎ型不純物濃度の低いＳｉＧｅ層８３を設
けることにより、熱履歴によるボロンのエミッタ側への
拡散を抑制している。
【００４４】またｐ型不純物濃度の低い領域８３のＧｅ
組成をベース領域８４のエミッタ端におけるそれよりも
小さくすることにより、ポテンシャルバリアの発生に伴
う特性劣化を抑制している。この構造ではベース領域８
４におけるＧｅ組成を連続的に変化させることでデバイ
ス特性のより一層の向上を図っている。かつデバイス特
性に影響を及ぼさない領域８３のＧｅ組成は均一とし、
デバイス構造の単純化を図っている。
組成をベース領域８４のエミッタ端におけるそれよりも
小さくすることにより、ポテンシャルバリアの発生に伴
う特性劣化を抑制している。この構造ではベース領域８
４におけるＧｅ組成を連続的に変化させることでデバイ
ス特性のより一層の向上を図っている。かつデバイス特
性に影響を及ぼさない領域８３のＧｅ組成は均一とし、
デバイス構造の単純化を図っている。
【００４５】
【発明の効果】以上説明したように、本発明のバイポー
ラトランジスタによれば、ベース領域におけるＧｅ組成
をエミッタ側に向けて小さくしたこと、及びエミッタ−
ベース接合にノンドープ層を挿入したことによりＣＢＥ
が低減され、かつ、ｐ型ベース層のエミッタ端における
Ｇｅ組成を所定の値以上（具体的には３％以上）に設定
することにより直流電流利得βを向上させることができ
る。このＣＢＥの低減とβの向上により、最小雑音指数
の低減が図られている。
ラトランジスタによれば、ベース領域におけるＧｅ組成
をエミッタ側に向けて小さくしたこと、及びエミッタ−
ベース接合にノンドープ層を挿入したことによりＣＢＥ
が低減され、かつ、ｐ型ベース層のエミッタ端における
Ｇｅ組成を所定の値以上（具体的には３％以上）に設定
することにより直流電流利得βを向上させることができ
る。このＣＢＥの低減とβの向上により、最小雑音指数
の低減が図られている。
【００４６】また、ＳｉＧｅ中のボロンの拡散係数はＳ
ｉ中のそれよりも遙かに小さいという特徴を利用し、ノ
ンドープＳｉＧｅ層をベース領域のエミッタ側端部を覆
うように広げることで熱履歴によるボロンのエミッタ側
への拡散を抑制している。かつノンドープＳｉＧｅ層の
Ｇｅ組成をベース領域のエミッタ端におけるＧｅ組成よ
りも小さくすることにより、ノンドープ層の一部をＳｉ
Ｇｅとすることによる特性劣化を抑制している。
ｉ中のそれよりも遙かに小さいという特徴を利用し、ノ
ンドープＳｉＧｅ層をベース領域のエミッタ側端部を覆
うように広げることで熱履歴によるボロンのエミッタ側
への拡散を抑制している。かつノンドープＳｉＧｅ層の
Ｇｅ組成をベース領域のエミッタ端におけるＧｅ組成よ
りも小さくすることにより、ノンドープ層の一部をＳｉ
Ｇｅとすることによる特性劣化を抑制している。
【図１】本発明の一実施の形態に係るバイポーラトラン
ジスタの不純物濃度及びＧｅ組成の深さ方向分布を示す
図である。
ジスタの不純物濃度及びＧｅ組成の深さ方向分布を示す
図である。
【図２】従来のバイポーラトランジスタの不純物濃度及
びＧｅ組成の深さ方向分布を示す図である。
びＧｅ組成の深さ方向分布を示す図である。
【図３】従来のバイポーラトランジスタの不純物濃度及
びＧｅ組成の深さ方向分布を示す図である。
びＧｅ組成の深さ方向分布を示す図である。
【図４】従来のバイポーラトランジスタの不純物濃度及
びＧｅ組成の深さ方向分布を示す図である。
びＧｅ組成の深さ方向分布を示す図である。
【図５】従来のバイポーラトランジスタの理想的な構造
における不純物濃度及びＧｅ組成の深さ方向分布を示す
図である。
における不純物濃度及びＧｅ組成の深さ方向分布を示す
図である。
【図６】従来のバイポーラトランジスタの問題点を説明
するための不純物濃度及びＧｅ組成の深さ方向分布を示
す図である。
するための不純物濃度及びＧｅ組成の深さ方向分布を示
す図である。
【図７】本発明の一実施の形態に係るバイポーラトラン
ジスタについてのデバイスシミュレーション結果を示す
図である。
ジスタについてのデバイスシミュレーション結果を示す
図である。
【図８】従来のバイポーラトランジスタの理想構造につ
いてのデバイスシミュレーション結果を示す図である。
いてのデバイスシミュレーション結果を示す図である。
【図９】本発明の第１の実施例に係るバイポーラトラン
ジスタの不純物濃度及びＧｅ組成の深さ方向分布を示す
図である。
ジスタの不純物濃度及びＧｅ組成の深さ方向分布を示す
図である。
【図１０】本発明の第２の実施例に係るバイポーラトラ
ンジスタの不純物濃度及びＧｅ組成の深さ方向分布を示
す図である。
ンジスタの不純物濃度及びＧｅ組成の深さ方向分布を示
す図である。
【図１１】本発明の第３の実施例に係るバイポーラトラ
ンジスタの不純物濃度及びＧｅ組成の深さ方向分布を示
す図である。
ンジスタの不純物濃度及びＧｅ組成の深さ方向分布を示
す図である。
【図１２】本発明の第４の実施例に係るバイポーラトラ
ンジスタの不純物濃度及びＧｅ組成の深さ方向分布を示
す図である。
ンジスタの不純物濃度及びＧｅ組成の深さ方向分布を示
す図である。
１、１０、１８、２６、３４、４２、５０、５９、６
８、７７ ｎ型エミッタのドーパントであるヒ素の濃度 ２、１１、１９、２７、３５、４３、５１、６０、６
９、７８ ｐ型ベースのドーパントであるボロンの濃度 ３、１２、２０、２８、３６、４４、５２、６１、７
０、７９ ｎ型コレクタのドーパントであるリンの濃度 ４、１３、２１、２９、３７、４５、５３、６２、７
１、８０ Ｇｅ組成 ５、１４、２２、３０、３８、４６、５４、６３、６
８、７７ エミッタポリＳｉ領域 ７、５６、６５、７４、８３ ベースからのボロンの拡
散によりその一部がｐ型になるＳｉＧｅ領域 ８、１６、２４、３２、４０、４８、５７、６６、７
５、８４ ＳｉＧｅベース領域 ９、１７、２５、３３、４１、４９、５８、６７、７
６、８５ コレクタとなる単結晶Ｓｉ領域 ６、１５、２３、３１、３９、４７、５５、６４、７
３、８２ エミッタポリＳｉからのヒ素の拡散によりｎ
型になる単結晶Ｓｉ領域
８、７７ ｎ型エミッタのドーパントであるヒ素の濃度 ２、１１、１９、２７、３５、４３、５１、６０、６
９、７８ ｐ型ベースのドーパントであるボロンの濃度 ３、１２、２０、２８、３６、４４、５２、６１、７
０、７９ ｎ型コレクタのドーパントであるリンの濃度 ４、１３、２１、２９、３７、４５、５３、６２、７
１、８０ Ｇｅ組成 ５、１４、２２、３０、３８、４６、５４、６３、６
８、７７ エミッタポリＳｉ領域 ７、５６、６５、７４、８３ ベースからのボロンの拡
散によりその一部がｐ型になるＳｉＧｅ領域 ８、１６、２４、３２、４０、４８、５７、６６、７
５、８４ ＳｉＧｅベース領域 ９、１７、２５、３３、４１、４９、５８、６７、７
６、８５ コレクタとなる単結晶Ｓｉ領域 ６、１５、２３、３１、３９、４７、５５、６４、７
３、８２ エミッタポリＳｉからのヒ素の拡散によりｎ
型になる単結晶Ｓｉ領域
Claims (11)
- 【請求項１】ｎ型コレクタ層、ｐ型ＳｉＧｅベース層、
ノンドープ又は低不純物濃度のＳｉＧｅ層及びＳｉ層、
ｎ型エミッタ層の順に積層した構造を有するバイポーラ
トランジスタであって、 前記ｐ型ＳｉＧｅベース層のＧｅ組成が、エミッタ側の
少なくとも一部において、エミッタ側に向かって徐々に
小さくなるように傾斜した領域を有し、かつ、ノンドー
プ又は低不純物濃度の前記ＳｉＧｅ層のＧｅ組成を、前
記ｐ型ＳｉＧｅベース層のエミッタ端におけるＧｅ組成
よりも小さくしたことを特徴とするバイポーラトランジ
スタ。 - 【請求項２】ｎ型コレクタ層、ｐ型ＳｉＧｅベース層、
ノンドープ又は低不純物濃度のＳｉＧｅ層及びＳｉ層、
ｎ型エミッタ層の順に積層した構造を有するバイポーラ
トランジスタであって、 前記ｐ型ＳｉＧｅベース層のＧｅ組成が、エミッタ側の
少なくとも一部において、エミッタ側に向かってステッ
プ状に小さくなる領域を有し、かつ、ノンドープ又は低
不純物濃度の前記ＳｉＧｅ層のＧｅ組成を、前記ｐ型Ｓ
ｉＧｅベース層のエミッタ端におけるＧｅ組成よりも小
さくしたことを特徴とするバイポーラトランジスタ。 - 【請求項３】ノンドープ又は低不純物濃度の前記ＳｉＧ
ｅ層及び前記Ｓｉ層の合計の膜厚が、５ｎｍ以上６０ｎ
ｍ以下であることを特徴とする請求項１又は２に記載の
バイポーラトランジスタ。 - 【請求項４】前記ｐ型ＳｉＧｅベース層のエミッタ端に
おけるＧｅの組成比が、３％以上であることを特徴とす
る請求項１乃至３のいずれか一に記載のバイポーラトラ
ンジスタ。 - 【請求項５】前記ｐ型ＳｉＧｅベース層のエミッタ端に
おけるＧｅの組成比が、６％以上であることを特徴とす
る請求項１乃至３のいずれか一に記載のバイポーラトラ
ンジスタ。 - 【請求項６】前記ｐ型ＳｉＧｅベース層のエミッタ端に
おけるＧｅ組成が、該ｐ型ＳｉＧｅベース層のＧｅ組成
の最大値の略１／５以上であることを特徴とする請求項
１乃至３のいずれか一に記載のバイポーラトランジス
タ。 - 【請求項７】前記ＳｉＧｅ層及び前記Ｓｉ層が、不純物
濃度１×１０１７ｃｍ−３以下のｎ型ＳｉＧｅ層及びｎ
型Ｓｉ層からなることを特徴とする請求項１乃至６のい
ずれか一に記載のバイポーラトランジスタ。 - 【請求項８】前記ＳｉＧｅ層及び前記Ｓｉ層が、前記ｐ
型ベース領域の略１／５０以下の不純物濃度のｎ型Ｓｉ
Ｇｅ層及びｎ型Ｓｉ層からなることを特徴とする請求項
１乃至６のいずれか一に記載のバイポーラトランジス
タ。 - 【請求項９】前記ＳｉＧｅ層及び前記Ｓｉ層が、不純物
濃度１×１０１７ｃｍ−３以下のｐ型ＳｉＧｅ層及びｐ
型Ｓｉ層からなることを特徴とする請求項１乃至６のい
ずれか一に記載のバイポーラトランジスタ。 - 【請求項１０】前記ＳｉＧｅ層及び前記Ｓｉ層が、前記
ｐ型ベース領域の略１／５０以下の不純物濃度のｐ型Ｓ
ｉＧｅ層及びｐ型Ｓｉ層からなることを特徴とする請求
項１乃至６のいずれか一に記載のバイポーラトランジス
タ。 - 【請求項１１】前記ＳｉＧｅ層と前記Ｓｉ層とからなる
空間電荷領域のバンドギャップが、前記ｎ型エミッタ層
のバンドギャップと前記ｐ型ベース層のバンドギャップ
の略中間の値に設定されていることを特徴とする請求項
１乃至１１のいずれか一に記載のバイポーラトランジス
タ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063330A JP2002270816A (ja) | 2001-03-07 | 2001-03-07 | バイポーラトランジスタ |
| US10/469,940 US7023072B2 (en) | 2001-03-07 | 2002-03-07 | Bipolar transistor |
| PCT/JP2002/002129 WO2002071492A1 (fr) | 2001-03-07 | 2002-03-07 | Transistor bipolaire |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063330A JP2002270816A (ja) | 2001-03-07 | 2001-03-07 | バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002270816A true JP2002270816A (ja) | 2002-09-20 |
Family
ID=18922342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001063330A Pending JP2002270816A (ja) | 2001-03-07 | 2001-03-07 | バイポーラトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7023072B2 (ja) |
| JP (1) | JP2002270816A (ja) |
| WO (1) | WO2002071492A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936519B2 (en) * | 2002-08-19 | 2005-08-30 | Chartered Semiconductor Manufacturing, Ltd. | Double polysilicon bipolar transistor and method of manufacture therefor |
| JP4565193B2 (ja) | 2003-04-23 | 2010-10-20 | バレリタス， インコーポレイテッド | 長い持続時間の医薬投与のための液圧作動式ポンプ |
| US9089636B2 (en) | 2004-07-02 | 2015-07-28 | Valeritas, Inc. | Methods and devices for delivering GLP-1 and uses thereof |
| KR101118649B1 (ko) * | 2005-01-24 | 2012-03-06 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 형성 방법 |
| EP2982399B1 (en) | 2006-03-30 | 2017-12-06 | Valeritas, Inc. | Multi-cartridge fluid delivery device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3074834B2 (ja) * | 1991-09-17 | 2000-08-07 | 日本電気株式会社 | シリコンヘテロ接合バイポーラトランジスタ |
| JP3658745B2 (ja) * | 1998-08-19 | 2005-06-08 | 株式会社ルネサステクノロジ | バイポーラトランジスタ |
| JP2000077420A (ja) * | 1998-08-31 | 2000-03-14 | Mitsubishi Heavy Ind Ltd | バイポーラトランジスタ及びその製造方法 |
| JP2001338930A (ja) * | 2000-05-29 | 2001-12-07 | Nec Corp | 半導体装置および半導体製造方法 |
| US6362065B1 (en) * | 2001-02-26 | 2002-03-26 | Texas Instruments Incorporated | Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer |
-
2001
- 2001-03-07 JP JP2001063330A patent/JP2002270816A/ja active Pending
-
2002
- 2002-03-07 US US10/469,940 patent/US7023072B2/en not_active Expired - Fee Related
- 2002-03-07 WO PCT/JP2002/002129 patent/WO2002071492A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US20040094823A1 (en) | 2004-05-20 |
| WO2002071492A1 (fr) | 2002-09-12 |
| US7023072B2 (en) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US7135721B2 (en) | Heterojunction bipolar transistor having reduced driving voltage requirements | |
| JP4829566B2 (ja) | 半導体装置及びその製造方法 | |
| US8790984B2 (en) | High-beta bipolar junction transistor and method of manufacture | |
| US6847062B2 (en) | Semiconductor device | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| JP2002270816A (ja) | バイポーラトランジスタ | |
| JPH06302610A (ja) | 高利得ｍｉｓトランジスタ | |
| US5721438A (en) | Heterojunction semiconductor device and method of manufacture | |
| JP3415608B2 (ja) | ヘテロバイポーラトランジスタ | |
| JP2004266275A (ja) | 縦形バイポーラトランジスタ及びその製造方法 | |
| US6847063B2 (en) | Semiconductor device | |
| JP2008235560A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6740560B1 (en) | Bipolar transistor and method for producing same | |
| US7084484B2 (en) | Semiconductor integrated circuit | |
| JP2004335758A (ja) | ダイオード素子及びその製法 | |
| JP4850398B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001168105A (ja) | 半導体装置及びその製造方法 | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JP2003059937A (ja) | 半導体装置 | |
| JP2004253823A (ja) | ヘテロバイポーラトランジスタ | |
| JPS62232158A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2003347309A (ja) | 半導体装置およびその製造方法 | |
| JPH05251462A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070604 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070704 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070827 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071005 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080603 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |