JP2002268827A - Multiplexed storage controller - Google Patents
Multiplexed storage controllerInfo
- Publication number
- JP2002268827A JP2002268827A JP2001065555A JP2001065555A JP2002268827A JP 2002268827 A JP2002268827 A JP 2002268827A JP 2001065555 A JP2001065555 A JP 2001065555A JP 2001065555 A JP2001065555 A JP 2001065555A JP 2002268827 A JP2002268827 A JP 2002268827A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- hdd
- external storage
- transfer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ホストコンピュー
タからUltra ＤＭＡ転送によって送信されるデータを複
数の外部記憶装置に同時に書き込む多重化記憶制御装置
に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a multiplex storage control device for simultaneously writing data transmitted from a host computer by Ultra DMA transfer to a plurality of external storage devices.
【０００２】[0002]
【従来の技術】コンピュータシステムにおいてデータや
プログラムを記録するために外部記憶装置として磁気デ
ィスク装置（以下、ＨＤＤと称する。）が使用されてい
る。このようなシステムではＨＤＤを多重化、例えば、
二重化する二重化記憶装置が知られている。そして、大
容量のバッファメモリを使用しない安価な装置として、
図５に示す二重化記憶装置がある。2. Description of the Related Art In a computer system, a magnetic disk device (hereinafter referred to as an HDD) is used as an external storage device for recording data and programs. In such a system, HDDs are multiplexed, for example,
2. Description of the Related Art A dual storage device that duplicates data is known. And as an inexpensive device that does not use a large buffer memory,
There is a dual storage device shown in FIG.
【０００３】図５はホストコンピュータ１から第１のＨ
ＤＤ（磁気ディスク装置）２及び第２のＨＤＤ（磁気デ
ィスク装置）３に同時にデータを書き込む二重化記憶制
御装置４の構成を示すもので、この二重化記憶制御装置
４は、マイクロコンピュータ５、二重化コントローラ
６、この二重化コントローラ６とホストコンピュータ１
とを接続するホストインタフェース７、二重化コントロ
ーラ６と第１のＨＤＤ２とを接続する第１のＨＤＤイン
タフェース８、二重化コントローラ６と第２のＨＤＤ３
とを接続する第２のＨＤＤインタフェース９を備えてい
る。そして、マイクロコンピュータ５は、コマンドの生
成やＨＤＤ２，３のステータスの確認等を行い、二重化
コントローラ６は、ＨＤＤ２，３の接続やＨＤＤ２，３
へのリード、ライトの制御を、ＨＤＤインタフェース
８，９を介して行うようになっている。FIG. 5 shows a first H from the host computer 1.
1 shows a configuration of a dual storage controller 4 that writes data to a DD (magnetic disk device) 2 and a second HDD (magnetic disk device) 3 at the same time. The dual storage controller 4 includes a microcomputer 5 and a dual controller 6. , The dual controller 6 and the host computer 1
, A first HDD interface 8 connecting the duplicated controller 6 and the first HDD 2, a duplicated controller 6 and the second HDD 3
Is provided with a second HDD interface 9 for connecting the HDD. Then, the microcomputer 5 generates a command, confirms the status of the HDDs 2 and 3, and the like.
The read and write operations to and from the HDD are controlled via the HDD interfaces 8 and 9.
【０００４】この二重化記憶制御装置４がUltra ＤＭＡ
転送により、データを書き込む場合のプロトコルについ
て説明する。Ultra ＤＭＡ転送は、ＡＴＡ規格によって
プロトコルが定められており、データ転送をホストコン
ピュータ側からもＨＤＤ側からも中断できる手順が定め
られている。[0004] This dual storage controller 4 is an Ultra DMA
A protocol for writing data by transfer will be described. For the Ultra DMA transfer, a protocol is defined by the ATA standard, and a procedure for stopping data transfer from both the host computer and the HDD is defined.
【０００５】Ultra ＤＭＡ転送の書き込み時に使用する
主な制御信号は、DMARQ信号、DMACK-信号、DDMARDY-信
号、HSTROBE信号、STOP信号の５つである．DMARQ信号
は、ＤＭＡリクエスト信号で、ＤＭＡ転送時、データ転
送可能であることを示すためにＨＤＤのドライブがセッ
トする信号である。この信号はハイレベルでアクティブ
状態となり、ローレベルでインアクティブ状態となる。[0005] There are five main control signals used for writing in Ultra DMA transfer: a DMARQ signal, a DMACK- signal, a DDMARDY- signal, an HSTROBE signal, and a STOP signal. The DMARQ signal is a DMA request signal that is set by the HDD drive to indicate that data transfer is possible during DMA transfer. This signal becomes active at a high level and becomes inactive at a low level.
【０００６】DMACK-信号は、ＤＭＡアクノリッジ信号
で、ＤＭＡ転送時、ＨＤＤからのDMARQ信号に対してデ
ータ転送の準備ができたことを示すためにホストコンピ
ュータが用いる信号である。この信号はローレベルでア
クティブ状態となり、ハイレベルでインアクティブ状態
となる。[0006] The DMACK- signal is a DMA acknowledgment signal, which is used by the host computer to indicate that data transfer is ready for the DMARQ signal from the HDD during DMA transfer. This signal becomes active at a low level and becomes inactive at a high level.
【０００７】DDMARDY-信号は、ＨＤＤがUltra ＤＭＡ転
送でのデータを受け取る用意ができたことをホストコン
ピュータに示すために用いられる信号である。この信号
はローレベルでアクティブ状態となり、ハイレベルでイ
ンアクティブ状態となる。[0007] The DDMARDY- signal is a signal used to indicate to the host computer that the HDD is ready to receive data in Ultra DMA transfer. This signal becomes active at a low level and becomes inactive at a high level.
【０００８】HSTROBE信号は、Ultra ＤＭＡ転送でホス
トコンピュータがデータを送るときに駆動するストロー
ブ信号である。ＨＤＤはこのストローブ信号の立ち上が
り及び立ち下がりのエッジでデータを取り込むことにな
る。[0008] The HSTROBE signal is a strobe signal that is driven when the host computer sends data in Ultra DMA transfer. The HDD takes in data at the rising and falling edges of the strobe signal.
【０００９】STOP信号は、ストップ信号で、ホストコン
ピュータはこの信号をハイレベルにすることにより、Ul
tra ＤＭＡによるバースト転送を終了させることができ
る。The STOP signal is a stop signal, and the host computer sets this signal to a high level, thereby
The burst transfer by tra DMA can be completed.
【００１０】次に、図６及び図７によってライト時のUl
tra ＤＭＡ転送手順の概要を説明する。なお、信号名の
下の括弧内は駆動する側を示しており、（ＨＤＤ）はＨ
ＤＤ２，３が出力する信号、（ＨＯＳＴ）はホストコン
ピュータ１が出力する信号を示している。Next, FIG. 6 and FIG.
The outline of the tra DMA transfer procedure will be described. Note that the parentheses below the signal names indicate the driving side, and (HDD) indicates H
Signals output from the DDs 2 and 3 and (HOST) indicate signals output from the host computer 1.
【００１１】初期処理及びデータ転送 図６及び図７に示すように、ＨＤＤ２，３はホストコン
ピュータ１からライトＤＭＡコマンドを受け、データ転
送の準備が整った時点ｔ1でDMARQ信号をハイレベルにセ
ットする。ホストコンピュータ１はＨＤＤ２，３からの
DMARQ信号によりデータ転送の準備が整ったことを知ら
されると、時点ｔ2でDMACK-信号をローレベルにセット
し、時点ｔ3でSTOP信号をローレベルにクリアする。ま
た、ＨＤＤ２，３は、時点ｔ4にてDDMARDY-信号をロー
レベルにセットする。その後ホストコンピュータ１は、
HSTROBE信号とデータ（図示せず）をＨＤＤ２，３に対
して送出し、ＨＤＤ２，３ではHSTROBE信号の立ち上が
りと立ち下がりエッジの両方でデータを取り込む。Initial Processing and Data Transfer As shown in FIGS. 6 and 7, the HDDs 2 and 3 receive a write DMA command from the host computer 1 and set the DMARQ signal to a high level at time t1 when data transfer is ready. . The host computer 1 receives data from the HDDs 2 and 3
When the data transfer preparation is notified by the DMARQ signal, the DMACK- signal is set to low level at time t2, and the STOP signal is cleared to low level at time t3. The HDDs 2 and 3 set the DDMARDY- signal to a low level at time t4. After that, the host computer 1
The HSTROBE signal and data (not shown) are sent to the HDDs 2 and 3, and the HDDs 2 and 3 take in data at both rising and falling edges of the HSTROBE signal.
【００１２】終了処理 Ultra ＤＭＡによるデータバースト転送の終了処理はホ
ストコンピュータ１から行う場合とＨＤＤから行う場合
がある。なお、コマンドの完了する前に終了処理を行う
場合もあり、その場合には再度データ転送を開始する。Termination Processing Termination processing of data burst transfer by Ultra DMA may be performed from the host computer 1 or from the HDD. In some cases, an end process is performed before the command is completed. In such a case, data transfer is started again.
【００１３】ホストコンピュータ１からデータ転送を終
了させる場合は、図６に示すように、時点ｔ5にてホス
トコンピュータ１がSTOP信号をハイレベルにセットす
る。このSTOP信号を受けてＨＤＤ２，３は、時点ｔ6でD
MARQ信号をローレベルにクリアすると共にDDMARDY-信号
をハイレベルにクリアしてデータ転送を終了し、これを
受けてホストコンピュータ１は、時点ｔ7でDMACK-信号
をハイレベルにクリアし、終了処理を完了する。When terminating the data transfer from the host computer 1, the host computer 1 sets the STOP signal to a high level at time t5, as shown in FIG. In response to the STOP signal, the HDDs 2 and 3
The MARQ signal is cleared to low level and the DDMARDY- signal is cleared to high level to end the data transfer. In response to this, the host computer 1 clears the DMACK- signal to high level at time t7, and terminates the process. Complete.
【００１４】また、ＨＤＤからデータ転送を終了させる
場合は、図７に示すように、先ず、ＨＤＤが時点ｔ8でD
DMARDY-信号をハイレベルにクリアしてデータ転送を中
断する。そして、時点ｔ9にてDMARQ信号をローレベルに
クリアして終了処理をホストに要求する。To terminate data transfer from the HDD, first, as shown in FIG.
Clear the DMARDY- signal to high level to interrupt data transfer. Then, at time t9, the DMARQ signal is cleared to a low level, and a termination process is requested to the host.
【００１５】ホストコンピュータ１は、時点ｔ10にてST
OP信号をハイレベルにセットすることで終了要求に対し
て応答する。その後ホストコンピュータ１は時点ｔ11に
てDMACK-信号をハイレベルにクリアする。At time t10, the host computer 1
Responds to a termination request by setting the OP signal to high level. Thereafter, the host computer 1 clears the DMACK- signal to a high level at time t11.
【００１６】また、Ultra ＤＭＡ転送では、コマンドが
完了する前にデータ転送を一旦終了し、再度データ転送
を行う場合も発生する。このようなときは、図８に示す
ように、図７に示すデータ転送制御を繰り返すことにな
る。In the case of the Ultra DMA transfer, there is also a case where the data transfer is temporarily stopped before the command is completed, and the data transfer is performed again. In such a case, the data transfer control shown in FIG. 7 is repeated as shown in FIG.
【００１７】[0017]
【発明が解決しようとする課題】このような二重化記憶
制御装置においては、ホストコンピュータ１から出力さ
れる信号を同時に各ＨＤＤ２，３に伝え、各ＨＤＤ２，
３から出力される信号は、ＯＲもしくはＡＮＤを取って
ホストコンピュータ１に伝えることにより、ホストコン
ピュータ１から各ＨＤＤ２，３にデータを書き込むこと
ができる。In such a dual storage controller, signals output from the host computer 1 are simultaneously transmitted to the HDDs 2 and 3,
The signal output from the host computer 3 is ORed or ANDed and transmitted to the host computer 1 so that the host computer 1 can write data to the HDDs 2 and 3.
【００１８】しかし、２台のＨＤＤのメーカが異なって
いる場合やメーカが同じでも形式が異なっている場合に
は、片方のＨＤＤだけがデータ転送の終了処理を行い、
もう一方のＨＤＤはデータ転送を続けるというような状
況が発生する。このような場合には、２つのＨＤＤの間
で同期が取れず、データ転送が失敗してしまう。However, if the two HDDs have different manufacturers or the same manufacturer has different formats, only one of the HDDs performs the data transfer termination processing,
A situation occurs in which the other HDD continues data transfer. In such a case, synchronization cannot be obtained between the two HDDs, and the data transfer fails.
【００１９】誤動作の例を図９を用いて説明する。な
お、各信号名の後の（Ｈ）はホストコンピュータ１が入
出力する信号を示し、（1）は第１のＨＤＤ２が入出力
する信号を示し、（2）は第２のＨＤＤ３が入出力する
信号を示している。An example of a malfunction will be described with reference to FIG. Note that (H) after each signal name indicates a signal input and output by the host computer 1, (1) indicates a signal input and output by the first HDD 2, and (2) indicates a signal input and output by the second HDD 3. FIG.
【００２０】ホストコンピュータ１から出力されるDMAC
K-信号、HSTROBE信号は、それぞれＨＤＤ２、ＨＤＤ３
に伝え、ＨＤＤ２及びＨＤＤ３から出力されるDMARQ
（1）信号、DMARQ（2）信号は、それぞれの信号のＡＮ
Ｄをホストコンピュータ１に伝え、DDMARDY-（1）信
号、DDMARDY-（2）信号は、それぞれの信号のＯＲをホ
ストコンピュータ１に伝えている。DMAC output from host computer 1
K-signal and HSTROBE signal are HDD2 and HDD3 respectively.
DMARQ output from HDD2 and HDD3
The (1) signal and the DMARQ (2) signal are the AN of each signal.
D is transmitted to the host computer 1, and the DDMARDY- (1) signal and the DDMARDY- (2) signal transmit the OR of each signal to the host computer 1.
【００２１】第１のＨＤＤ２はUltra ＤＭＡによるバー
スト転送を終了するため、時点ｔ15でDDMARDY-（1）信
号をハイレベルにクリアする。第２のＨＤＤ３はバース
ト転送を続けようとしているため、DDMARDY-（2）信号
はローレベルにセットしたままである。また、時点ｔ15
でDDMARDY-（H）信号もハイレベルにクリアされるた
め、ホストコンピュータ１はバースト転送の終了処理を
行う。第１のＨＤＤ２はさらに時点ｔ16でDMARQ（1）信
号をローレベルにクリアする。ホストコンピュータ１は
時点ｔ17でHSTROBE（H）信号をセット状態にし、時点ｔ
18でSTOP（H）信号をハイレベルにクリアする。The first HDD 2 clears the DDMARDY- (1) signal to a high level at time t15 in order to end the burst transfer by Ultra DMA. Since the second HDD 3 is going to continue the burst transfer, the DDMARDY- (2) signal remains set to the low level. At time t15
Since the DDMARDY- (H) signal is also cleared to the high level, the host computer 1 performs the burst transfer end processing. The first HDD 2 further clears the DMARQ (1) signal to low level at time t16. The host computer 1 sets the HSTROBE (H) signal at time t17, and at time t17
At 18, clear the STOP (H) signal to high level.
【００２２】第１のＨＤＤ２に対しての終了処理は上記
により正常に行われる。しかし、第２のＨＤＤ３に対し
ての終了処理が正しく行われない。すなわち、第２のＨ
ＤＤ３では、STOP（H）信号がクリアされた時点ｔ18で
第２のＨＤＤ３に伝わるSTOP（2）信号もハイレベルに
クリアされ、ここで初めてバースト転送の終了処理に入
る。The termination processing for the first HDD 2 is normally performed as described above. However, the termination processing for the second HDD 3 is not correctly performed. That is, the second H
In DD3, at time t18 when the STOP (H) signal is cleared, the STOP (2) signal transmitted to the second HDD 3 is also cleared to the high level, and here, the burst transfer end processing is started for the first time.
【００２３】しかし、時点ｔ17でHSTROBE（H）信号がロ
ーレベルからハイレベルに変化し、この時点では第２の
ＨＤＤ３はまだ終了処理に入っていないために、この変
化点でデータを取り込んでしまう。一方、第１のＨＤＤ
２は時点ｔ17ではHSTROBE（H）信号を無視するためデー
タを取り込むということはない。However, at time t17, the HSTROBE (H) signal changes from low level to high level. At this time, the second HDD 3 has not yet completed the end processing, so that data is fetched at this change point. . Meanwhile, the first HDD
At time t17, the HSTROBE (H) signal is ignored at time t17 so that no data is taken in.
【００２４】このように、時点ｔ17では本来データを書
き込むべきでないのに拘らず、第１のＨＤＤ２と第２の
ＨＤＤ３の動作が異なるために、第２のＨＤＤ３には誤
ってデータが書かれてしまい、従って、その後の動作が
正常に行われなくなってしまうという問題があった。As described above, at the time t17, the data is erroneously written in the second HDD 3 because the operations of the first HDD 2 and the second HDD 3 are different irrespective of the fact that the data should not be originally written. As a result, there is a problem that subsequent operations cannot be performed normally.
【００２５】そこで、本発明は、Ultra ＤＭＡ転送によ
って複数の外部記憶装置に対して同一のデータを同時に
書き込んでいるときに、ある外部記憶装置がデータの転
送を中断させようとする事態が発生しても、全ての外部
記憶装置に対して同一のデータを正しく書き込むことが
できる多重化記憶制御装置を提供する。Therefore, according to the present invention, when the same data is simultaneously written to a plurality of external storage devices by Ultra DMA transfer, a situation occurs in which a certain external storage device attempts to interrupt the data transfer. However, the present invention provides a multiplexed storage control device capable of correctly writing the same data to all external storage devices.
【００２６】[0026]
【課題を解決するための手段】請求項１記載の発明は、
ホストコンピュータからUltra ＤＭＡ転送によって送信
されるデータを複数の外部記憶装置に同時に書き込む多
重化記憶制御装置において、各外部記憶装置のそれぞれ
がデータの書き込み制御に使用する複数の制御信号のア
クティブ状態またはインアクティブ状態を外部記憶装置
毎に監視し、一つの外部記憶装置がデータの書き込み制
御に使用する複数の制御信号の組み合わせが、データの
書き込みを終了させる制御に特有なアクティブ状態及び
インアクティブ状態の組み合わせになるとUltra ＤＭＡ
転送の終了信号を生成し、この生成した終了信号を他の
外部記憶装置に出力する信号生成手段を備えたものであ
る。According to the first aspect of the present invention,
In a multiplexed storage control device for simultaneously writing data transmitted from a host computer by Ultra DMA transfer to a plurality of external storage devices, each of the external storage devices has an active state or an inactive state of a plurality of control signals used for data write control. The active state is monitored for each external storage device, and a combination of a plurality of control signals used by one external storage device for data write control is a combination of an active state and an inactive state specific to control for terminating data write. When it comes to Ultra DMA
A signal generating means for generating a transfer end signal and outputting the generated end signal to another external storage device is provided.
【００２７】請求項２記載の発明は、請求項１記載の多
重化記憶制御装置において、信号生成手段は、Ultra Ｄ
ＭＡ転送によるデータの書き込み制御に使用する複数の
制御信号のうち、外部記憶装置が出力するデータ転送可
能状態を示すＤＭＡリクエスト信号とホストコンピュー
タが出力するデータ転送の準備ができたことを示すＤＭ
Ａアクノリッジ信号と外部記憶装置が出力するデータを
受取る用意ができたことを知らせるＤＭＡレディ信号を
監視し、ＤＭＡリクエスト信号がインアクティブ状態、
ＤＭＡアクノリッジ信号がアクティブ状態、ＤＭＡレデ
ィ信号がインアクティブ状態になると、他の外部記憶装
置に終了信号を出力することにある。According to a second aspect of the present invention, in the multiplex storage control device according to the first aspect, the signal generating means is an Ultra D.
Among a plurality of control signals used for data write control by MA transfer, a DMA request signal output from an external storage device and indicating a data transfer enabled state and a DM output from a host computer indicating that data transfer is ready.
A acknowledge signal and a DMA ready signal indicating that the external storage device is ready to receive data are monitored, and the DMA request signal is in an inactive state.
When the DMA acknowledge signal becomes active and the DMA ready signal becomes inactive, an end signal is output to another external storage device.
【００２８】請求項３記載の発明は、請求項１または２
記載の多重化記憶制御装置において、信号生成手段は、
ホストコンピュータが出力するUltra ＤＭＡ転送を終了
させるための終了信号と自身が生成した終了信号の論理
和を終了信号として他の外部記憶装置に出力することに
ある。The third aspect of the present invention is the first or second aspect.
In the multiplex storage control device described, the signal generation means includes:
The logical sum of the end signal for ending the Ultra DMA transfer output from the host computer and the end signal generated by the host computer is output to another external storage device as the end signal.
【００２９】[0029]
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。なお、この実施の形態はホスト
コンピュータからUltra ＤＭＡ転送によって２台のＨＤ
Ｄに同一のデータを書き込むものに本発明を適用したも
のについて述べるものであり、その基本的な構成は図５
と同様であり、異なる点は二重化コントローラの構成で
ある。図５と同一の部分には同一の符号を付して詳細な
説明は省略する。Embodiments of the present invention will be described below with reference to the drawings. In this embodiment, two HDs are transferred from the host computer by Ultra DMA transfer.
FIG. 5 illustrates a case in which the present invention is applied to a case in which the same data is written in D.
The difference is the configuration of the redundant controller. The same parts as those in FIG. 5 are denoted by the same reference numerals, and detailed description will be omitted.
【００３０】図１に示すように、二重化記憶制御装置４
は、マイクロコンピュータ５、二重化コントローラ１
６、この二重化コントローラ１６とホストコンピュータ
１とを接続するホストインタフェース７、二重化コント
ローラ１６と第１のＨＤＤ２とを接続する第１のＨＤＤ
インタフェース８、二重化コントローラ１６と第２のＨ
ＤＤ３とを接続する第２のＨＤＤインタフェース９を備
えている。As shown in FIG. 1, the dual storage controller 4
Is a microcomputer 5, a redundant controller 1
6, a host interface 7 for connecting the redundant controller 16 to the host computer 1, and a first HDD for connecting the redundant controller 16 to the first HDD 2.
Interface 8, redundant controller 16 and second H
A second HDD interface 9 for connecting to the DD 3 is provided.
【００３１】前記二重化コントローラ１６は、図２に示
すように、信号生成手段であるＳＴＯＰ信号生成部１６
１を備えている。そして、前記二重化コントローラ１６
は、第１のＨＤＤ２からDMARQ(1)信号を取り込むと共に
第２のＨＤＤ３からDMARQ(2)信号を取り込み、それぞれ
前記ＳＴＯＰ信号生成部１６１に供給すると共に２入力
アンドゲート１６２に供給している。そして、前記アン
ドゲート１６２からDMARQ(H)信号をホストコンピュータ
１に出力するようになっている。As shown in FIG. 2, the dual controller 16 includes a STOP signal generator 16 serving as a signal generator.
1 is provided. And the dual controller 16
Receives the DMARQ (1) signal from the first HDD 2 and the DMARQ (2) signal from the second HDD 3 and supplies them to the STOP signal generator 161 and the two-input AND gate 162, respectively. Then, a DMARQ (H) signal is output from the AND gate 162 to the host computer 1.
【００３２】また、前記二重化コントローラ１６は、第
１のＨＤＤ２からDDMARDY-(1)信号を取り込むと共に第
２のＨＤＤ３からDDMARDY-(2)信号を取り込み、それぞ
れ前記ＳＴＯＰ信号生成部１６１に供給すると共に２入
力オアゲート１６３に供給している。そして、前記オア
ゲート１６３からDDMARDY-(H)信号をホストコンピュー
タ１に出力するようになっている。The duplex controller 16 takes in the DDMARDY- (1) signal from the first HDD 2 and the DDMARDY- (2) signal from the second HDD 3 and supplies them to the STOP signal generator 161 respectively. It is supplied to a two-input OR gate 163. The OR gate 163 outputs a DDMARDY- (H) signal to the host computer 1.
【００３３】また、前記二重化コントローラ１６は、ホ
ストコンピュータ１からDMACK-(H)信号を取り込み、こ
の信号を前記ＳＴＯＰ信号生成部１６１に供給すると共
に第１のＨＤＤ２に対してDMACK-(1)信号として出力
し、また、第２のＨＤＤ３に対してDMACK-(2)信号とし
て出力するようになっている。The duplex controller 16 receives the DMACK- (H) signal from the host computer 1, supplies this signal to the STOP signal generation unit 161, and sends the DMACK- (1) signal to the first HDD 2. As a DMACK- (2) signal to the second HDD 3.
【００３４】また、前記二重化コントローラ１６は、ホ
ストコンピュータ１からHSTROBE(H)信号を取り込み、こ
の信号を第１のＨＤＤ２に対してHSTROBE(1)信号として
出力し、また、第２のＨＤＤ３に対してHSTROBE(2)信号
として出力するようになっている。The duplex controller 16 takes in the HSTROBE (H) signal from the host computer 1, outputs this signal to the first HDD 2 as an HSTROBE (1) signal, and sends the signal to the second HDD 3. And output it as an HSTROBE (2) signal.
【００３５】このように、前記ＳＴＯＰ信号生成部１６
１は、各ＨＤＤ２，３のそれぞれがデータの書き込み制
御に使用する複数の制御信号、すなわち、ＤＭＡリクエ
スト信号であるDMARQ(H)信号、DMARQ(1)信号、DMARQ(2)
信号、ＤＭＡアクノリッジ信号であるDMACK-(H)信号、D
MACK-(1)信号、DMACK-(2)信号、ＤＭＡレディ信号であ
るDDMARDY-(H)信号、DDMARDY-(1)信号、DDMARDY-(2)信
号、ストローブ信号であるHSTROBE(H)信号、HSTROBE(1)
信号、HSTROBE(2)信号のうち、DMARQ(1)信号、DMARQ(2)
信号、DDMARDY-(1)信号、DDMARDY-(2)信号、DMACK-(H)
信号を取り込むようになっている。さらに、前記ＳＴＯ
Ｐ信号生成部１６１は、ホストコンピュータ１からSTOP
(H)信号を取り込むようになっている。As described above, the STOP signal generator 16
Reference numeral 1 denotes a plurality of control signals used by each of the HDDs 2 and 3 to control data writing, that is, a DMARQ (H) signal, a DMARQ (1) signal, and a DMARQ (2) which are DMA request signals.
Signal, DMA acknowledge signal DMACK- (H) signal, D
MACK- (1) signal, DMACK- (2) signal, DMA ready signal DDMARDY- (H) signal, DDMARDY- (1) signal, DDMARDY- (2) signal, HSTROBE (H) signal as strobe signal, HSTROBE (1)
DMARQ (1) signal, DMARQ (2) signal out of HSTROBE (2) signal
Signal, DDMARDY- (1) signal, DDMARDY- (2) signal, DMACK- (H)
It is designed to capture signals. Further, the STO
The P signal generation unit 161 sends a STOP signal from the host computer 1
(H) The signal is taken in.
【００３６】前記ＳＴＯＰ信号生成部１６１は、一種の
ゲートアレイからなり、DMARQ(1)信号、DDMARDY-(1)信
号及びDMACK-(H)信号を監視し、DMARQ(1)信号及びDDMAR
DY-(1)信号がインアクティブ状態、DMACK-(H)信号がア
クティブ状態になるとUltra ＤＭＡ転送の終了信号であ
るSTOP(2)信号を生成して第２のＨＤＤ３に出力し、ま
た、DMARQ(2)信号、DDMARDY-(2)信号及びDMACK-(H)信号
を監視し、DMARQ(2)信号及びDDMARDY-(2)信号がインア
クティブ状態、DMACK-(H)信号がアクティブ状態になる
とUltra ＤＭＡ転送の終了信号であるSTOP(1)信号を生
成して第１のＨＤＤ２に出力するようになっている。The STOP signal generator 161 is composed of a kind of gate array, monitors the DMARQ (1) signal, the DDMARDY- (1) signal and the DMACK- (H) signal, and controls the DMARQ (1) signal and the DDMAR signal.
When the DY- (1) signal becomes inactive and the DMACK- (H) signal becomes active, a STOP (2) signal which is an end signal of Ultra DMA transfer is generated and output to the second HDD 3, and the DMARQ (2) The signal, the DDMARDY- (2) signal and the DMACK- (H) signal are monitored, and when the DMARQ (2) signal and the DDMARDY- (2) signal become inactive, the DMACK- (H) signal becomes active. A STOP (1) signal which is an end signal of the Ultra DMA transfer is generated and output to the first HDD 2.
【００３７】すなわち、前記ＳＴＯＰ信号生成部１６１
によるSTOP(2)信号の生成は次のようになっている。DMA
RQ(1)＝０（インアクティブ状態）、かつ、DMACK-(H)＝
０（アクティブ状態）、かつ、DDMARDY-(1)＝１（イン
アクティブ状態）のとき、１となり、それ以外では０と
なるSTOP-I(2)信号を生成し、このSTOP-I(2)信号とホス
トコンピュータ１からのSTOP(H)信号との論理和によっ
てSTOP(2)信号を生成するようになっている。That is, the STOP signal generator 161
The STOP (2) signal is generated as follows. DMA
RQ (1) = 0 (inactive state) and DMACK- (H) =
When 0 (active state) and DDMARDY- (1) = 1 (inactive state), a STOP-I (2) signal is generated which becomes 1 and becomes 0 otherwise. The STOP (2) signal is generated by the logical sum of the signal and the STOP (H) signal from the host computer 1.
【００３８】これをタイミング図で示すと図３に示すよ
うになる。すなわち、DMARQ(1)信号、DMACK-(H)信号及
びDDMARDY-(1)信号がアクティブ状態にあり、Ultra Ｄ
ＭＡ転送によるデータの書き込みを行っている状態で、
時点ｔ21にてDDMARDY-(1)信号が「１」、すなわち、イ
ンアクティブ状態になり、時点ｔ22にてDMARQ(1)信号が
「０」、すなわち、インアクティブ状態になると、ハイ
レベルなSTOP-I(2)信号が生成される。このSTOP-I(2)信
号の生成はDMACK-(H)信号がインアクティブ状態となる
時点ｔ24まで継続される。そしてこの間の時点ｔ23にて
ホストコンピュータ１からのSTOP(H)信号がハイレベル
になるので、第２のＨＤＤ３に出力されるSTOP(2)信号
は時点ｔ23から継続してハイレベルとなり、これによ
り、第２のＨＤＤ３ではデータの書き込みを中止するこ
とになる。FIG. 3 is a timing chart showing this. That is, the DMARQ (1) signal, the DMACK- (H) signal, and the DDMARDY- (1) signal are in the active state, and the Ultra D
While writing data by MA transfer,
At time t21, the DDMARDY- (1) signal becomes "1", that is, the inactive state, and at time t22, the DMARQ (1) signal becomes "0", that is, the inactive state, the high-level STOP- An I (2) signal is generated. The generation of the STOP-I (2) signal is continued until the time t24 when the DMACK- (H) signal becomes inactive. Since the STOP (H) signal from the host computer 1 attains the high level at the time point t23 during this time, the STOP (2) signal output to the second HDD 3 continues to be at the high level from the time point t23. In the second HDD 3, data writing is stopped.
【００３９】また、前記ＳＴＯＰ信号生成部１６１によ
るSTOP(1)信号の生成は次のようになっている。DMARQ
(2)＝０（インアクティブ状態）、かつ、DMACK-(H)＝０
（アクティブ状態）、かつ、DDMARDY-(2)＝１（インア
クティブ状態）のとき、１となり、それ以外では０とな
るSTOP-I(1)信号を生成し、このSTOP-I(1)信号とホスト
コンピュータ１からのSTOP(H)信号との論理和によってS
TOP(1)信号を生成するようになっている。The generation of the STOP (1) signal by the STOP signal generation section 161 is as follows. DMARQ
(2) = 0 (inactive state) and DMACK- (H) = 0
A STOP-I (1) signal which is 1 when (active state) and DDMARDY- (2) = 1 (inactive state) and is 0 otherwise is generated. And the STOP (H) signal from the host computer 1
A TOP (1) signal is generated.
【００４０】次に図４のタイミング図によってこの二重
化記憶制御装置の動作を説明する。なお、各信号名の後
の（Ｈ）はホストコンピュータ１が入出力する信号を示
し、（1）は第１のＨＤＤ２が入出力する信号を示し、
（2）は第２のＨＤＤ３が入出力する信号を示してい
る。Next, the operation of the dual storage controller will be described with reference to the timing chart of FIG. (H) after each signal name indicates a signal input / output by the host computer 1, (1) indicates a signal input / output by the first HDD 2,
(2) shows a signal input / output by the second HDD 3.
【００４１】ホストコンピュータ１から出力されるDMAC
K-(H)信号、HSTROBE(H)信号は、それぞれDMACK-(1)信
号、DMACK-(2)信号、HSTROBE(1)信号、HSTROBE(2)信号
として第１のＨＤＤ２、第２のＨＤＤ３に伝えられる。
第１のＨＤＤ２及び第２のＨＤＤ３から出力されるDMAR
Q（1）信号、DMARQ（2）信号はアンドゲート１６２によ
ってそれぞれの信号のＡＮＤが取れた後、ホストコンピ
ュータ１にDMARQ（H）信号として伝えられ、また、第１
のＨＤＤ２及び第２のＨＤＤ３から出力されるDDMARDY-
（1）信号、DDMARDY-（2）信号はオアゲート１６３によ
ってそれぞれの信号のＯＲが取られた後、ホストコンピ
ュータ１にDDMARDY-（H）信号として伝えられる。DMAC output from host computer 1
The K- (H) signal and the HSTROBE (H) signal are the first HDD 2 and the second HDD 3 as the DMACK- (1) signal, the DMACK- (2) signal, the HSTROBE (1) signal, and the HSTROBE (2) signal, respectively. Conveyed to.
DMAR output from first HDD 2 and second HDD 3
The Q (1) signal and the DMARQ (2) signal are transmitted to the host computer 1 as a DMARQ (H) signal after the respective signals are ANDed by the AND gate 162.
DDMARDY- output from the second HDD 2 and the second HDD 3
The (1) signal and the DDMARDY- (2) signal are ORed by the OR gate 163, and then transmitted to the host computer 1 as the DDMARDY- (H) signal.
【００４２】第１のＨＤＤ２はUltra ＤＭＡによるバー
スト転送を終了するため、時点ｔ31でDDMARDY-（1）信
号をハイレベルにクリアする。一方、第２のＨＤＤ３は
バースト転送を続けようとしているため、DDMARDY-
（2）信号をローレベルにセットしたままになってい
る。また、時点ｔ31でDDMARDY-（H）信号もハイレベル
にクリアされるため、ホストコンピュータ１はバースト
転送の終了処理を行う。第１のＨＤＤ２はさらに時点ｔ
32でDMARQ（1）信号をローレベルにクリアする。The first HDD 2 clears the DDMARDY- (1) signal to a high level at time t31 in order to end the burst transfer by Ultra DMA. On the other hand, since the second HDD 3 is trying to continue the burst transfer, the DDMARDY-
(2) The signal remains set to low level. At time t31, the DDMARDY- (H) signal is also cleared to the high level, so that the host computer 1 performs a burst transfer end process. The first HDD 2 further moves at time t.
At 32, the DMARQ (1) signal is cleared to low level.
【００４３】DMARQ（1）信号がローレベルにクリアされ
ると、DMARQ（1）＝０、DMACK-(H)＝０、DDMARDY-（1）
＝１の条件が成立するので、STOP-I(2)信号が生成され
る。これにより、第２のＨＤＤ３にSTOP(2)信号が出力
される。第２のＨＤＤ３はSTOP(2)信号を受信すると、
時点ｔ33でDMARQ（2）信号を「０」、すなわち、インア
クティブ状態にすると共にDDMARDY-（2）信号を
「１」、すなわち、インアクティブ状態にする。こうし
て、第２のＨＤＤ３においてもバースト転送の終了処理
が行われる。When the DMARQ (1) signal is cleared to a low level, DMARQ (1) = 0, DMACK- (H) = 0, DDMARDY- (1)
Since the condition of = 1 is satisfied, a STOP-I (2) signal is generated. As a result, the STOP (2) signal is output to the second HDD 3. When the second HDD 3 receives the STOP (2) signal,
At time t33, the DMARQ (2) signal is set to "0", that is, inactive, and the DDMARDY- (2) signal is set to "1", that is, inactive. Thus, the end processing of the burst transfer is also performed in the second HDD 3.
【００４４】従って、時点ｔ34においてHSTROBE（H）信
号がローレベルからハイレベルに変化しても第２のＨＤ
Ｄ３はこの変化を無視しデータの取り込みは行わない。
従って、第２のＨＤＤ３には正しいデータが書き込まれ
ることになる。Therefore, even if the HSTROBE (H) signal changes from low level to high level at time t34, the second HD
D3 ignores this change and does not take in data.
Therefore, correct data is written to the second HDD 3.
【００４５】このように、第２のＨＤＤ３がデータ転送
を継続しようとしているときに、第１のＨＤＤ２がデー
タ転送の終了処理を行う事態が発生しても、第２のＨＤ
Ｄ３は第１のＨＤＤ２と同様に直ちにデータ転送の終了
処理を行って誤ってデータの書き込みが行われないよう
にするので、常に正しいデータの書き込みができる。従
って、各ＨＤＤ２，３に対して常に同一のデータを同時
に正しく書き込むことができる。As described above, even if the first HDD 2 performs a data transfer end process while the second HDD 3 is trying to continue the data transfer, the second HDD 3 can be used.
D3 immediately performs the data transfer termination processing in the same manner as the first HDD 2 to prevent data from being erroneously written, so that correct data can always be written. Therefore, the same data can always be correctly written to the HDDs 2 and 3 simultaneously.
【００４６】なお、ここでは第２のＨＤＤ３がデータ転
送を継続するタイプで第１のＨＤＤ２がデータ転送を途
中で中断するタイプを想定して動作を述べたが、逆に、
第１のＨＤＤ２がデータ転送を継続するタイプで第２の
ＨＤＤ３がデータ転送を途中で中断するタイプであって
も同様に動作するものである。この場合、ＳＴＯＰ信号
生成部１６１は、DMARQ（2）＝０、DMACK-(H)＝０、DDM
ARDY-（2）＝１の条件成立を判断してSTOP-I(1)信号を
生成し、第１のＨＤＤ２にSTOP(1)信号を出力すること
になる。Here, the operation has been described assuming the type in which the second HDD 3 continues data transfer and the type in which the first HDD 2 interrupts data transfer halfway.
The same operation is performed even when the first HDD 2 is of a type that continues data transfer and the second HDD 3 is of a type that interrupts data transfer halfway. In this case, the STOP signal generation unit 161 determines that DMARQ (2) = 0, DMACK- (H) = 0, DDM
It is determined that the condition of ARDY- (2) = 1 is satisfied, a STOP-I (1) signal is generated, and a STOP (1) signal is output to the first HDD 2.
【００４７】従って、２台のＨＤＤ２，３が異なるメー
カのものや同じメーカでも異なる形式のもので、片方の
ＨＤＤがデータ転送を続けようとするのに対し、もう一
方のＨＤＤがデータ転送を終了処理させる事態が発生し
ても各ＨＤＤ２，３に対して常に同一のデータを同時に
正しく書き込むことができる。Accordingly, the two HDDs 2 and 3 are of different manufacturers or of the same manufacturer but of different types, and one HDD tries to continue data transfer, while the other HDD finishes data transfer. The same data can always be simultaneously and correctly written to each of the HDDs 2 and 3 even if a processing situation occurs.
【００４８】なお、この実施の形態はＨＤＤを２台接続
したものについて述べたが、ＨＤＤを３台以上接続した
ものにも適用できるものである。例えば、ＨＤＤを３台
接続した場合には、ある１台のＨＤＤが、他の２台のＨ
ＤＤがデータ転送を継続しようとしているときにデータ
転送の終了処理を行うことがあると、DMARQのインアク
ティブ状態、かつ、DMACK-(H)のアクティブ状態、か
つ、DDMARDY-のインアクティブ状態を判断してSTOP-I信
号を生成し、このSTOP-I信号とホストコンピュータ１か
らのSTOP(H)信号との論理和によってSTOP信号を生成
し、これを他のＨＤＤに出力すればよい。また、この実
施の形態は外部記憶装置としてＨＤＤ、すなわち、磁気
ディスク装置を使用したものについて述べたがこれに限
定するものでないのは勿論である。Although this embodiment has been described with reference to a case where two HDDs are connected, the present invention is also applicable to a case where three or more HDDs are connected. For example, when three HDDs are connected, one HDD is connected to the other two H
When the data transfer end processing is performed while the DD intends to continue the data transfer, the DMARQ inactive state, the DMACK- (H) active state, and the DDMARDY- inactive state are determined. Then, a STOP-I signal is generated, a STOP signal is generated by a logical sum of the STOP-I signal and a STOP (H) signal from the host computer 1, and this is output to another HDD. In this embodiment, an HDD using an external storage device, that is, a magnetic disk device has been described. However, the present invention is not limited to this.
【００４９】[0049]
【発明の効果】以上、詳述したように本発明によれば、
Ultra ＤＭＡ転送によって複数の外部記憶装置に対して
同一のデータを同時に書き込んでいるときに、ある外部
記憶装置がデータの転送を中断させようとする事態が発
生しても、全ての外部記憶装置に対して同一のデータを
正しく書き込むことができる。As described in detail above, according to the present invention,
When the same data is simultaneously written to a plurality of external storage devices by Ultra DMA transfer, even if a certain external storage device attempts to interrupt data transfer, all external storage devices On the other hand, the same data can be correctly written.
【図１】本発明の実施の形態を示すブロック図。FIG. 1 is a block diagram illustrating an embodiment of the present invention.
【図２】同実施の形態における二重化コントローラの要
部構成を示すブロック図。FIG. 2 is an exemplary block diagram showing a main part configuration of a redundant controller according to the embodiment;
【図３】同実施の形態のＳＴＯＰ信号生成部によるSTOP
(2)信号の生成を説明するためのタイミング図。FIG. 3 shows a STOP signal generated by a STOP signal generation unit according to the embodiment;
(2) A timing chart for explaining signal generation.
【図４】同実施の形態のデータ転送動作を説明するため
のタイミング図。FIG. 4 is a timing chart for explaining a data transfer operation of the embodiment.
【図５】従来例を示すブロック図。FIG. 5 is a block diagram showing a conventional example.
【図６】同従来例のデータ転送動作を説明するためのタ
イミング図。FIG. 6 is a timing chart for explaining a data transfer operation of the conventional example.
【図７】同従来例のデータ転送動作を説明するためのタ
イミング図。FIG. 7 is a timing chart for explaining a data transfer operation of the conventional example.
【図８】同従来例におけるデータ転送を繰返すときの動
作を示すタイミング図。FIG. 8 is a timing chart showing an operation when data transfer is repeated in the conventional example.
【図９】同従来例におけるデータ転送時の誤動作例を説
明するためのタイミング図。FIG. 9 is a timing chart for explaining an example of a malfunction during data transfer in the conventional example.
１…ホストコンピュータ ２，３…ＨＤＤ（磁気ディスク装置） ４…二重化記憶制御装置 １６…二重化コントローラ １６１…ＳＴＯＰ信号生成部（信号生成手段） DESCRIPTION OF SYMBOLS 1 ... Host computer 2, 3 ... HDD (magnetic disk device) 4 ... Duplex storage control device 16 ... Duplex controller 161 ... STOP signal generation part (signal generation means)
Claims (3)
送によって送信されるデータを複数の外部記憶装置に同
時に書き込む多重化記憶制御装置において、 前記各外部記憶装置のそれぞれがデータの書き込み制御
に使用する複数の制御信号のアクティブ状態またはイン
アクティブ状態を前記外部記憶装置毎に監視し、一つの
外部記憶装置がデータの書き込み制御に使用する複数の
制御信号の組み合わせが、データの書き込みを終了させ
る制御に特有なアクティブ状態及びインアクティブ状態
の組み合わせになるとUltra ＤＭＡ転送の終了信号を生
成し、この生成した終了信号を他の外部記憶装置に出力
する信号生成手段を備えたことを特徴とする多重化記憶
制御装置。1. A multiplex storage control device for simultaneously writing data transmitted from a host computer by Ultra DMA transfer to a plurality of external storage devices, wherein a plurality of controls used by each of the external storage devices for data write control. An active state or an inactive state of a signal is monitored for each of the external storage devices, and a combination of a plurality of control signals used by one external storage device for data write control is an active state specific to control for terminating data write. A multiplex storage control device comprising: a signal generation unit that generates an Ultra DMA transfer end signal when a combination of a state and an inactive state is generated, and outputs the generated end signal to another external storage device.
るデータの書き込み制御に使用する複数の制御信号のう
ち、外部記憶装置が出力するデータ転送可能状態を示す
ＤＭＡリクエスト信号とホストコンピュータが出力する
データ転送の準備ができたことを示すＤＭＡアクノリッ
ジ信号と前記外部記憶装置が出力するデータを受取る用
意ができたことを知らせるＤＭＡレディ信号を監視し、
ＤＭＡリクエスト信号がインアクティブ状態、ＤＭＡア
クノリッジ信号がアクティブ状態、ＤＭＡレディ信号が
インアクティブ状態になると、他の外部記憶装置に終了
信号を出力することを特徴とする請求項１記載の多重化
記憶制御装置。2. A signal generation means, comprising: a DMA request signal indicating a data transfer enabled state output from an external storage device and a data output from a host computer, among a plurality of control signals used for data write control by Ultra DMA transfer. Monitoring a DMA acknowledge signal indicating that the transfer is ready and a DMA ready signal indicating that the external storage device is ready to receive the data output;
2. The multiplex storage control according to claim 1, wherein an end signal is output to another external storage device when the DMA request signal becomes inactive, the DMA acknowledge signal becomes active, and the DMA ready signal becomes inactive. apparatus.
出力するUltra ＤＭＡ転送を終了させるための終了信号
と自身が生成した終了信号の論理和を終了信号として他
の外部記憶装置に出力することを特徴とする請求項１ま
たは２記載の多重化記憶制御装置。3. The signal generating means outputs a logical sum of an end signal for terminating Ultra DMA transfer output from the host computer and an end signal generated by itself to another external storage device as an end signal. 3. The multiplex storage control device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065555A JP4339527B2 (en) | 2001-03-08 | 2001-03-08 | Multiplexed storage controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065555A JP4339527B2 (en) | 2001-03-08 | 2001-03-08 | Multiplexed storage controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002268827A true JP2002268827A (en) | 2002-09-20 |
| JP4339527B2 JP4339527B2 (en) | 2009-10-07 |
Family
ID=18924182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001065555A Expired - Fee Related JP4339527B2 (en) | 2001-03-08 | 2001-03-08 | Multiplexed storage controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4339527B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA3006374C (en) | 2015-11-30 | 2021-01-26 | Victaulic Company | Cam grooving machine |
| US11898628B2 (en) | 2015-11-30 | 2024-02-13 | Victaulic Company | Cam grooving machine |
-
2001
- 2001-03-08 JP JP2001065555A patent/JP4339527B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4339527B2 (en) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002543B1 (en) | An apparatus for controlling peripherals | |
| US5802269A (en) | Method and apparatus for power management of distributed direct memory access (DDMA) devices | |
| JPH02289017A (en) | Method of data transfer in computer system | |
| US6591322B1 (en) | Method and apparatus for connecting single master devices to a multimaster wired-and bus environment | |
| US8521932B2 (en) | Arbitrator and arbitrating method applied to system management bus system | |
| US4858234A (en) | Method and apparatus for error recovery in a multibus computer system | |
| JP2002055947A (en) | System bus and its bus arbitrating method | |
| US6889265B2 (en) | Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller | |
| JP2874488B2 (en) | Processing equipment | |
| JP2001216254A (en) | Arbitration of control chip set in bus transaction | |
| JP4339527B2 (en) | Multiplexed storage controller | |
| JP3429149B2 (en) | Transmission device, server device, and transmission method | |
| US7062593B2 (en) | Circuit system and method for data transmission between LPC devices | |
| JP2000231539A (en) | Data transfer system and data transfer method | |
| JP2007249667A (en) | Data transfer device, and data transfer system | |
| JP2000207294A (en) | Magnetic disk drive and scsi system using the same | |
| WO1985003372A1 (en) | Data transmitting/receiving system for transmitting data to and from auxiliary memory device | |
| JP2723388B2 (en) | Internal bus control method for processor module and information processing device | |
| JPH06250965A (en) | Input/output controller | |
| JPH0820934B2 (en) | Disk cache control method | |
| JP2671743B2 (en) | Microcomputer | |
| JP2638505B2 (en) | Bus interface device | |
| JPH04152448A (en) | Method and device for conversion of interface | |
| JP3599099B2 (en) | Seeds control circuit for electronic disk drive | |
| JP2004070681A (en) | Data transfer system and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |