JP2002268624A - 画像補正装置および画像補正方法 - Google Patents

Abstract

(57)【要約】 【課題】 光学系に起因する歪曲収差をリアルタイムに
且つ高精度に補正する。 【解決手段】 画像補正装置１は、変換係数記憶部４に
格納した変換係数γと主メモリ５に格納した画素データ
とを同期して読み出しＤＭＡ転送するＤＭＡコントロー
ラ６と、転送されたその変換係数γに基づいて第１補間
係数αと第２補間係数βとを算出する補間係数算出部２
と、これら補間係数α，βを用いて入力画素データに対
して各画素毎に画素補間（解像度変換）を施した補間画
素データを算出する補間画素算出部３とを備えている。
ＤＭＡコントローラ６は画像データを水平ライン毎に補
間画素算出部３へ転送した後に、補間画素算出部３が算
出する補間画素データからなる画像データを補間画素算
出部３へ垂直ライン毎に転送する。これにより水平方向
と垂直方向の歪みを補正できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光学系に起因する
歪曲収差などの歪みを補正する画像補正装置およびその
補正方法に関する。

【０００２】

【従来の技術】デジタル・スチル・カメラやデジタル・
ビデオ・カメラなどのデジタル撮影装置では、各種レン
ズからなる光学系で結像した光はＣＣＤやＣＭＯＳなど
の固体撮像素子からなる画像センサで検出されデジタル
信号に変換された後に、色空間変換や画素補間、輪郭強
調などのデジタル画像処理を施されれる。その画像セン
サで撮像した画像データには光学系に起因する様々な収
差（球面収差、コマ収差、非点収差、像面湾曲、歪曲収
差など）が含まれるが、歪曲収差（ディストーション）
と称する幾何学的歪みは、光学系の焦点距離や絞り値な
どにより決まり、画像の中央部と周辺部とで結像倍率が
異なるために起こる歪みである。画像の中央部に対して
周辺部の結像倍率が小さい場合、図１９（ａ）に示す正
方状の図形Ｓ１は、同図（ｂ）に示すように画像の端に
行くに従って凹形（糸巻き形）に歪む糸巻き形図形Ｓ２
になる。また、画像の中央部に対して周辺部の結像倍率
が大きい場合は、図１９（ａ）に示す正方状の図形Ｓ１
は、同図（ｃ）に示すように画像の端に行くに従って凸
形（樽形）に歪む樽形図形Ｓ３になる。画像がこれら樽
形歪曲と糸巻き形歪曲の双方を含む場合は、図２０
（ａ）に示す画像Ｉ１００は、図２０（ｂ）に示すよう
な歪曲画像Ｉ１０１になる。この歪曲画像Ｉ１０１に
は、画像中心１００に対して左右の水平方向に樽形歪曲
が生じ、その上下の垂直方向に対して糸巻き形歪曲が生
じている。

【０００３】以上の歪曲収差は、撮像した画像データに
デジタル画像処理を施すことである程度補正できる。従
来の補正方法ではアフィン変換が用いられており、この
補正処理は、歪曲収差を含む画像データを複数の多角形
状の領域に分割し、その多角形状の各頂点座標を基にし
て各領域をアフィン変換で変形するものである。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
アフィン変換などを用いた補正処理は、アルゴリズムの
複雑さなどのためリアルタイム処理に適しておらず、主
にＣＰＵによるソフトウェア処理で実行されていた。こ
のため、撮像センサの画素数の増大に伴い処理量が増大
し、処理時間が長大になり、更には消費電力が増大する
という問題があった。従って、従来のデジタル・スチル
・カメラでは、連続撮影の時間的制約のためシャッター
・チャンスを逃し易く、電力消費量が大きいため連続使
用時間も短くなり易かった。

【０００５】以上の問題などに鑑みて本発明が解決しよ
うとするところは、光学系に起因する歪曲収差などの歪
みをリアルタイムに且つ高精度に補正できる画像補正装
置およびその補正方法を提供する点にある。

【０００６】

【課題を解決するための手段】上記課題を解決するた
め、請求項１に係る発明は、画像データに含まれる歪み
を補正する画像補正装置であって、前記画像データを画
素データ単位で転送すると共に、前記画像データの転送
に同期して前記各画素データに対応する変換係数を転送
するデータ転送制御部と、前記データ転送制御部により
転送された当該変換係数に基づいて第１補間係数と第２
補間係数とを算出する補間係数算出部と、前記データ転
送制御部により転送された第１の画素データに前記第１
補間係数を重み付けした値と、前記第１の画素データの
転送前に保持された第２の画素データに前記第２補間係
数を重み付けした値とから補間画素データを算出する補
間画素算出部と、を備えることを特徴とするものであ
る。

【０００７】また請求項２に係る発明は、請求項１記載
の画像補正装置であって、前記変換係数は、前記歪みの
無い画素間隔を規定する単位長を前記歪みにより生じた
画素間隔の変化率で除算した値であり、前記補間係数算
出部は、転送された前記変換係数と前記第１補間係数と
を加算する加算回路と、該加算回路から出力された加算
値が前記単位長未満のときは該加算値を前記第１補間係
数として出力すると共に前記単位長から前記第１補間係
数を減じた値を前記第２補間係数として出力し、前記加
算値が前記単位長以上のときには該加算値から前記単位
長を減じた値を前記第１補間係数として出力すると共に
前記単位長から前記第１補間係数を減じた値を前記第２
補間係数として出力する選択回路と、前記加算値と前記
単位長とを比較し、前記加算値が前記単位長未満の間は
前記データ転送制御部に対して同一の前記第１の画素デ
ータを転送させ、前記加算値が前記単位長以上の時には
新たな画素データを転送させる制御信号を生成する比較
回路と、を有するものである。

【０００８】また請求項３に係る発明は、請求項２記載
の画像補正装置であって、前記補間画素算出部は、前記
比較回路から伝達された前記制御信号により前記加算値
が前記単位長以上のときに前記第１の画素データを読み
込んで第２の画素データとして保持する保持回路を備え
る。

【０００９】また請求項４に係る発明は、請求項１〜３
の何れか１項に記載の画像補正装置であって、前記画像
データに含まれる歪みは光学系に起因する歪曲収差であ
る。

【００１０】また請求項５に係る発明は、請求項１〜４
の何れか１項に記載の画像補正装置であって、前記デー
タ転送制御部は、水平ラインおよび垂直ラインの一方の
ライン毎に前記画素データを補間係数算出部に転送した
後に、前記補間画素算出部により算出された前記補間画
素データを他方のライン毎に前記補間係数算出部に転送
するものである。

【００１１】また請求項６に係る発明は、請求項１〜５
の何れか１項に記載の画像補正装置であって、前記変換
係数は垂直ライン用と水平ライン用とで個別に用意され
ているものである。

【００１２】また請求項７に係る発明は、請求項１〜６
の何れか１項に記載の画像補正装置であって、前記画像
データは複数の画素領域に分割されており、前記画素領
域の各々に同一値の変換係数が割り当てられるものであ
る。

【００１３】また請求項８に係る発明は、請求項１〜６
の何れか１項に記載の画像補正装置であって、前記画像
データを複数の境界線で区画し、該境界線上の画素デー
タに対応する前記変換係数を用いて該境界線間の画素デ
ータを補間する変換係数補間部を備えるものである。

【００１４】また請求項９に係る発明は、請求項１〜８
の何れか１項に記載の画像補正装置であって、前記デー
タ転送制御部は、前記画像データを水平方向または垂直
方向の略画像中心を通る中心線で２分し、該中心線の両
側の画像領域の各々について個別にデータ転送を実行す
るものである。

【００１５】また請求項１０に係る発明は、請求項９記
載の画像補正装置であって、前記中心線で２分された前
記画像領域の各々に対応付ける前記変換係数の値は前記
中心線を対称軸として同一値に設定されるものである。

【００１６】また請求項１１に係る発明は、請求項９ま
たは１０記載の画像補正装置であって、前記補間画素算
出部が算出した各前記画像領域の補間画素データを格納
するバッファ領域の両端に余領域を設けてなるものであ
る。

【００１７】また請求項１２に係る発明は、請求項１〜
１１の何れか１項に記載の画像補正装置であって、前記
データ転送制御部により転送される前記変換係数と、前
記画像データのサイズを変更するサイズ変更係数との何
れかを選択して前記補間係数算出部に出力する第２の選
択回路を備え、前記補間係数算出部は、前記第２の選択
回路から伝達した前記変換係数または前記サイズ変更係
数に基づいて前記第１補間係数と前記第２補間係数とを
算出するものである。

【００１８】次に、請求項１３に係る発明は、画像デー
タに含まれる歪みを補正する画像補正方法であって、
（ａ）前記画像データを画素データ単位で転送すると共
に、前記画像データの転送に同期して前記各画素データ
に対応する変換係数を転送する工程と、（ｂ）前記工程
（ａ）で転送された当該変換係数に基づいて第１補間係
数と第２補間係数とを算出する工程と、（ｃ）前記工程
（ａ）で転送された第１の画素データに前記第１補間係
数を重み付けした値と、前記第１の画素データの転送前
に保持された第２の画素データに前記第２補間係数を重
み付けした値とから補間画素データを算出する工程と、
を備えることを特徴とするものである。

【００１９】また請求項１４に係る発明は、請求項１３
記載の画像補正方法であって、前記変換係数は、前記歪
みの無い画素間隔を規定する単位長を前記歪みにより生
じた画素間隔の変化率で除算した値であり、前記工程
（ｂ）は、転送された前記変換係数と前記第１補間係数
とを加算して加算値を出力する工程と、前記加算値が前
記単位長未満のときは該加算値を前記第１補間係数とし
て出力すると共に前記単位長から前記第１補間係数を減
じた値を前記第２補間係数として出力し、前記加算値が
前記単位長以上のときには該加算値から前記単位長を減
じた値を前記第１補間係数として出力すると共に前記単
位長から前記第１補間係数を減じた値を前記第２補間係
数として出力する工程と、を有し、前記工程（ａ）は、
前記加算値が前記単位長未満の間は同一の前記第１の画
素データを転送し、前記加算値が前記単位長以上の時に
は新たな画素データを転送する工程を有するものであ
る。

【００２０】また請求項１５に係る発明は、請求項１４
記載の画像補正方法であって、前記工程（ａ）は、前記
加算値が前記単位長以上の時に前記第１の画素データを
読み込んで第２の画素データとして保持する工程を有す
るものである。

【００２１】また請求項１６に係る発明は、請求項１３
〜１５の何れか１項に記載の画像補正方法であって、前
記画像データに含まれる歪みは光学系に起因する歪曲収
差である。

【００２２】また請求項１７に係る発明は、請求項１３
〜１６の何れか１項に記載の画像補正方法であって、前
記工程（ａ）は、水平ラインおよび垂直ラインの一方の
ライン毎に前記画素データを転送した後に、前記工程
（ｃ）で算出された前記補間画素データを他方のライン
毎に転送する工程を有するものである。

【００２３】また請求項１８に係る発明は、請求項１３
〜１７の何れか１項に記載の画像補正方法であって、前
記変換係数は垂直ライン用と水平ライン用とで個別に用
意されるものである。

【００２４】また請求項１９に係る発明は、請求項１３
〜１８の何れか１項に記載の画像補正方法であって、前
記工程（ａ）は、前記画像データを複数の画素領域に分
割し、前記画素領域の各々に同一値の変換係数を割り当
てる工程を有する。

【００２５】また請求項２０に係る発明は、請求項１３
〜１８の何れか１項に記載の画像補正方法であって、前
記工程（ａ）は、前記画像データを複数の境界線で区画
し、該境界線上の画素データに対応する前記変換係数を
用いて該境界線間の画素データを補間する工程を有する
ものである。

【００２６】また請求項２１に係る発明は、請求項１３
〜２０の何れか１項に記載の画像補正方法であって、前
記工程（ａ）は、前記画像データを水平方向または垂直
方向の略画像中心を通る中心線で２分し、該中心線の両
側の画像領域の各々について個別に画素データを転送す
る工程を有するものである。

【００２７】また請求項２２に係る発明は、請求項２１
記載の画像補正方法であって、前記中心線で２分された
前記画像領域の各々に対応付ける前記変換係数の値を前
記中心線を対称軸として同一値に設定するものである。

【００２８】また請求項２３に係る発明は、請求項２１
または２２記載の画像補正方法であって、前記工程
（ｃ）で算出された補間画素データを両端に余領域を設
けたバッファ領域に転送するものである。

【００２９】そして請求項２４に係る発明は、請求項１
３〜２３の何れか１項に記載の画像補正方法であって、
前記工程（ａ）は、転送される前記変換係数と前記画像
データのサイズを変更するサイズ変更係数との何れかを
選択する工程を有し、前記工程（ｂ）において、前記工
程（ａ）で選択された前記変換係数または前記サイズ変
更係数に基づいて前記第１補間係数と前記第２補間係数
とが算出されるものである。

【００３０】

【発明の実施の形態】以下、本発明の種々の実施の形態
について説明する。

【００３１】実施の形態１．図１は、本発明の実施の形
態１に係る画像補正装置１の概略構成を示すブロック
図、図２は、この画像補正装置１を構成する補間係数算
出部２の回路図、図３は、この画像補正装置１を構成す
る補間画素算出部３の回路図である。

【００３２】図１に示すように、画像補正装置１は、変
換係数記憶部４（または主メモリ５）に格納した変換係
数γと主メモリ５に格納した画素データとを同期して読
み出しＤＭＡ（ダイレクト・メモリ・アクセス）転送す
るＤＭＡコントローラ（データ転送制御部）６と、転送
されたその変換係数γに基づいて後述する第１補間係数
α（０≦α≦単位長）および第２補間係数β（＝単位長
−α）を算出する補間係数算出部２と、これら補間係数
α，βを用いて、入力画素データに対して各画素毎に画
素補間（解像度変換）を施して得られる補間画素データ
を算出する補間画素算出部３とを備えて構成される。本
実施の形態では、単位長Ｐ_BASEは歪みが無い場合の画素
間隔を規定する値であり、その値は１６進法表記で０ｘ
８０、１０進法表記で１２８に設定される。ここで「０
ｘ」は１６進法表記を表す接頭記号である。

【００３３】前記主メモリ５から前記補間画素算出部３
に転送され入力する画素データは画像信号であり、「Ｒ
（赤色成分）」，「Ｇ（緑色成分）」，「Ｂ（青色成
分）」の３原色成分（ＲＧＢ成分）、あるいはＮＴＳＣ
（National Television SystemCommitee）方式で採用さ
れるＹＣｂＣｒ成分に変換されたものなどである。尚、
本実施の形態ではＹＣｂＣｒ成分を用いるが、この代わ
りに、ＮＴＳＣ方式で採用されるＹＵＶ成分やＹＩＱ成
分などの他の色空間成分を用いても構わない。

【００３４】また、変換係数記憶部４には、補間画素算
出部３に入力する各画素データに対応する変換係数の群
Γ＝｛γ（０，０），γ（０，１），γ（０，２），
…，γ（ｉ，ｊ），…｝が記憶されている。この変換係
数群Γは、撮像センサに結像させる光学系に起因する上
記樽形歪曲や上記糸巻き形歪曲などの歪曲収差を補正す
るものであり、光学系の検査段階でテストチャートや画
像上の直線情報などに基づいて算出される。各画素デー
タに対応する変換係数γは、次式で定義される。

【００３５】γ＝Ｐ_BASE／Ｒ （１） 上式（１）中、Ｒは、歪曲収差がある場合の当該画素の
結像倍率（ＩＭ１）と歪曲収差が無い場合の当該画素の
結像倍率（ＩＭ０）との比率であり、厳密には次式
（２）で算出される。

【００３６】Ｒ＝ＩＭ０／ＩＭ１ （２） 従って、変換係数γの値は、例えば、結像倍率の比率Ｒ
の値が１．０、１．５、２．０の時、それぞれ１２８、
８５、６４となる。尚、実際には比率Ｒの値は、上式
（２）に従って厳密に求められる必要は無く、前述の光
学系の検査段階で近似的に算出されるものでよい。

【００３７】以下、図２に示す補間係数算出部２の回路
構成を詳説する。図２中、第１〜第３セレクタ１１，１
７，１９の入力端子のうち、「０」を付した端子は当該
セレクタに「Ｌ（Low）」レベルの選択制御信号が入力
した時に選択される端子、「１」を付した端子は当該セ
レクタに「Ｈ（High）」レベルの選択制御信号が入力し
た時に選択される端子である。

【００３８】上記変換係数γ（８ビット値）は、ＤＭＡ
コントローラ６の制御により変換係数記憶部４から読み
出され補間係数算出部２に転送される。加算回路１０
は、入力する変換係数γと第２セレクタ１７から伝達し
た８ビット値との加算値を第１セレクタ１１の「０」側
端子と比較回路１２とに出力する。第１セレクタ１１
は、選択制御信号であるリセット信号ＨＲＳＴのレベル
が「Ｌ」の場合は「０」側端子を選択して前記加算値を
フリップ・フロップ１３に出力し、リセット信号ＨＲＳ
Ｔのレベルが「Ｈ」の場合は「１」側端子を選択して単
位長Ｐ_BASEをフリップ・フロップ１３に出力する。

【００３９】前記比較回路１２は、加算回路１０から伝
達した加算値と単位長Ｐ_BASEとを比較し、前記加算値が
単位長Ｐ_BASE以上の時は「Ｌ」レベルであり、前記加算
値が単位長Ｐ_BASEを超えた時に「Ｈ」レベルに変化する
比較信号ＳＰを、インバータ２５やＤＭＡコントローラ
６などに出力する。比較信号ＳＰのレベルが「Ｈ」なら
ば、ＤＭＡコントローラ６は新たな画素データを読み出
さず、同じ画素データが補間画素算出部３に入力させら
れる。また比較信号ＳＰのレベルが「Ｌ」ならば、ＤＭ
Ａコントローラ６は次の画素データを読み出してＤＭＡ
転送させる。またインバータ２５は、入力する比較信号
ＳＰを反転した反転信号ＩＳＰを出力する。従って、図
３に示す補間画素算出部３の論理積素子３２は、比較信
号ＳＰのレベルが「Ｈ」ならば「Ｌ」レベル信号をＥＮ
端子に出力し、この信号により保持していた値を出力す
る。他方、論理積素子３２は、比較信号ＳＰのレベルが
「Ｌ」のときに「Ｈ」レベル信号をフリップ・フロップ
３１のＥＮ端子に出力し、この信号により、フリップ・
フロップ３１はＤ端子に入力する画素データを保持す
る。

【００４０】前記フリップ・フロップ１３は、動作タイ
ミングを規定するクロック信号ＣＬＫに同期し且つ論理
積素子１４を介してＥＮ端子に入力するイネーブル信号
ＰＥＮに従って動作し、第１セレクタ１１からＤ端子に
入力する値を保持して第２セレクタ１７、比較回路１５
および減算回路２０に出力する。リセット信号ＨＲＳＴ
はＬＤ端子に入力し、その信号レベルが「Ｈ」になった
時点でフリップ・フロップ１３が保持する値をリセット
する。

【００４１】前記比較回路１５は、前記クロック信号Ｃ
ＬＫに同期し且つ論理積素子１６を介してＥＮ端子に入
力するイネーブル信号ＰＥＮに従って動作し、フリップ
・フロップ１３から伝達した値と単位長Ｐ_BASEとを比較
し、当該値が単位長Ｐ_BASEを超えると「Ｈ」レベル信号
を論理和素子２１，２２に出力する。また比較回路１８
は、フリップ・フロップ１３から伝達した値が単位長Ｐ
_BASEに一致した時に「Ｈ」レベル信号を論理和素子２
１，２２に出力し、双方が不一致の時は「Ｌ」レベル信
号を出力する。

【００４２】尚、ＣＰＵ（図示せず）などから「Ｈ」レ
ベルの停止信号ＤＡがインバータ２４に入力すると、こ
のインバータ２４はその停止信号ＤＡを反転した「Ｌ」
レベルの反転信号ＩＤＡを、論理積素子１４，１６およ
び補間画素算出部３の論理積素子３２に出力するから、
フリップ・フロップ１３、比較回路１５および補間画素
算出部３のフリップ・フロップ３１は、動作を停止す
る。

【００４３】また前記減算回路２０は、フリップ・フロ
ップ１３から伝達した値から単位長Ｐ_BASEを減じた減算
値を、第２セレクタ１７の「１」側端子および第３セレ
クタ１９の「１」側端子に出力する。第２セレクタ１７
は、論理和素子２２から出力される選択制御信号のレベ
ルが「Ｌ」の時は「０」側端子を選択してフリップ・フ
ロップ１３から伝達した値を加算回路１０に出力し、他
方、前記選択制御信号のレベルが「Ｈ」の時は「１」側
端子を選択して加算回路１０から伝達した減算値を加算
回路１０に出力する。また第３セレクタ１９は、論理和
素子２１から出力される選択制御信号のレベルが「Ｌ」
の時は「０」側端子を選択してフリップ・フロップ１３
から伝達した値を第１補間係数αとして補間画素算出部
３に出力し、他方、前記選択制御信号のレベルが「Ｈ」
の時は「１」側端子を選択して減算回路２０から伝達し
た減算値を第１補間係数αとして補間画素算出部３に出
力する。第３セレクタ１９から出力された第１補間係数
αの値は分岐して減算回路２３にも伝達する。減算回路
２３は単位長Ｐ_BASEからその第１補間係数αを減じた減
算値を第２補間係数β（＝Ｐ_BASE−α）として補間画素
算出部３に出力する。

【００４４】次に、図３に示す補間画素算出部３の回路
構成を詳説する。補間画素算出部３の論理積素子３０の
一方の端子には２４ビットの上記画像信号の画素データ
が画素単位で入力する。この画像信号は、８ビットの輝
度信号（Ｙ成分）、８ビットの第１色差信号（Ｃｂ成
分）および８ビットの第２色差信号（Ｃｒ成分）から構
成されている。また論理積素子３０の他方の端子には、
上記補間係数算出部２のインバータ２４から伝達する反
転信号ＩＤＡが入力しており、反転信号ＩＤＡのレベル
が「Ｈ」の期間に限り、論理積素子３０は入力する画素
データを出力する。

【００４５】論理積素子３０を介して入力した画素デー
タは２本の画素データに分岐し、分岐した一方の画素デ
ータはフリップ・フロップ３１のＤ端子に入力し、また
分岐した他方の画素データのＹ成分はＹチャンネル３３
へ、そのＣｂ成分はＣｂチャンネル３７へ、そのＣｒ成
分はＣｒチャンネル４１へそれぞれ入力する。また論理
積素子３２は、上記反転信号ＩＳＰ、イネーブル信号Ｐ
ＥＮおよび反転信号ＩＤＡとを論理積演算した信号をフ
リップ・フロップ３１のＥＮ端子に出力する。フリップ
・フロップ３１は、上記クロック信号ＣＬＫに同期し且
つ論理積素子３２から入力するイネーブル信号に従って
動作し、論理積素子３０から伝達した画素データの値を
保持して出力する。このフリップ・フロップ３１が保持
する値は、論理積素子３０に入力する画素データ値より
も一画素前のものになるように制御される。そのフリッ
プ・フロップ３１が保持する画素データのＹ成分はＹチ
ャンネル３３へ、Ｃｂ成分はＣｂチャンネル３７へ、Ｃ
ｒ成分はＣｒチャンネル４１へそれぞれ出力される。

【００４６】Ｙチャンネル３３では、乗算回路３４は論
理積素子３０から直接入力したＹ成分に第１補間係数α
を乗算した（重み付けした）値を加算回路３６に出力
し、乗算回路３５はフリップ・フロップ３１から入力し
たＹ成分に第２補間係数βを乗算した（重み付けした）
値を加算回路３６に出力する。加算回路３６は、双方の
乗算回路３４，３５から入力した値を加算して出力す
る。またＣｂチャンネル３７でも同様に、乗算回路３９
は論理積素子３０から直接入力したＣｂ成分に第１補間
係数αを乗算した値を出力し、乗算回路３８はフリップ
・フロップ３１から入力したＣｂ成分に第２補間係数β
を乗算した値を出力し、加算回路４０は乗算回路３８，
３９の双方から入力した値を加算して出力する。更にＣ
ｒチャンネル４１でも同様に、乗算回路４３は論理積素
子３０から直接入力したＣｒ成分に第１補間係数αを乗
算した値を出力し、乗算回路４２はフリップ・フロップ
３１から入力したＣｒ成分に第２補間係数βを乗算した
値を出力し、加算回路４４は乗算回路４２，４３の双方
から入力した値を加算して出力する。このようにして、
論理積素子３０から出力される画素値をＰ１、フリップ
・フロップ３１から出力される画素値をＰ２で表すとす
ると、補間画素算出部３から出力される補間画素値ＰＩ
は、ＰＩ＝α・Ｐ１＋β・Ｐ２に従って算出される。

【００４７】以上の構成を有する画像補正装置１の動作
例を以下に説明する。図４は、画像データ５０の模式図
である。この画像データ５０は、複数の画素データＡ
（０，０），Ａ（０，１），…，Ａ（ｋ，ｎ）（ｋ，ｎ
は正の整数）から構成される。また、図５に示すよう
に、補間係数算出部２に入力する変換係数群Γは、図４
に示した画像データ５０の各画素に対応する変換係数γ
（０，０），γ（０，１），…，γ（ｋ，ｎ）から構成
される。後述するように、この種の変換係数群Γは垂直
ライン用と水平ライン用とで個別に用意されている。

【００４８】最初の例として、上記した結像倍率の比率
Ｒが１．０の場合、すなわち、画像データ５０が歪曲収
差を含まない場合で、変換係数群Γの全要素γ（０，
０），γ（０，１），…，γ（ｋ，ｎ）の値が上式
（１）に基づいて１２８となる場合の動作例を説明す
る。先ず、第０番目の水平ラインの先頭の画素データＡ
（０，０）が上記補間画素算出部３にＤＭＡ転送され、
論理積素子３０を介してＹチャンネル３３、Ｃｂチャン
ネル３７およびＣｒチャンネル４１に入力する。この
時、フリップ・フロップ３１のＥＮ端子には論理積素子
３２から「Ｌ」レベル信号が入力しており、フリップ・
フロップ３１は零値からなる画素データＡ（０，−１）
をＹチャンネル３３、Ｃｂチャンネル３７およびＣｒチ
ャンネル４１に出力している。尚、以後、画素データＡ
（ｊ，−１）（０≦ｊ≦ｎ）は零値からなるものとす
る。

【００４９】他方、補間係数算出部２の第１セレクタ１
１とフリップ・フロップ１３のＬＤ端子には、アドレス
・コントローラ（図示せず）から、「Ｈ」レベルのリセ
ット信号ＨＲＳＴが入力する。この時、第１セレクタ１
１は「１」側端子を選択して単位長Ｐ_BASE（＝０ｘ８
０）をフリップ・フロップ１３に出力する。またこの
時、論理積素子１４は、インバータ２４から入力する
「Ｈ」レベルの反転信号ＩＤＡと「Ｈ」レベルのイネー
ブル信号ＰＥＮとを論理積演算した「Ｈ」レベル信号を
フリップ・フロップ１３のＥＮ端子に出力し、フリップ
・フロップ１３は第１セレクタ１１から伝達した単位長
Ｐ_BASEを保持しつつ出力する。

【００５０】次に、比較回路１５，１８は、フリップ・
フロップ１３から伝達した値（０ｘ８０）と単位長Ｐ
_BASEとを比較し、比較回路１５は「Ｌ」レベル信号を論
理和素子２１，２２に出力し、比較回路１８は「Ｈ」レ
ベル信号を論理和素子２１，２２に出力するから、論理
和素子２１，２２は共に「Ｈ」レベルの選択制御信号を
出力する。従って、第３セレクタ１９は「１」側端子を
選択して減算回路２０から伝達した零値を第１補間係数
αとして出力し、減算回路２３は１２８の値を第２補間
係数βとして出力する。

【００５１】また第２セレクタ１７は「１」側端子を選
択して減算回路２０から入力した零値を加算回路１０に
出力する。加算回路１０は、次に入力する変換係数γ
（０，１）（＝１２８）と第２セレクタ１７から伝達し
た零値とを加算した加算値（１２８）を比較回路１２に
出力する。次に比較回路１２は、前記加算値（１２８）
と単位長Ｐ_BASEとを比較して「Ｌ」レベルの比較信号Ｓ
ＰをＤＭＡコントローラとインバータ２５とに出力す
る。ＤＭＡコントローラは、その「Ｌ」レベルの比較信
号ＳＰを受けて、次に補間画素算出部３に入力させる画
素データＡ（０，１）を変換係数記憶部４から読出して
ＤＭＡ転送する。

【００５２】従って、図６に示すように、補間画素算出
部３は、画素データＡ（０，０）に第１補間係数α（＝
零）を重み付けし、画素データＡ（０，−１）に第２補
間係数β（＝１２８）を重み付けして両者を加算した補
間画素データＩ（０，−１）（＝零）を生成出力する。

【００５３】続けて、補間画素算出部３にはＤＭＡ転送
された画素データＡ（０，１）が入力するが、このと
き、補間画素算出部３のフリップ・フロップ３１は、画
素データＡ（０，０）を保持して出力している。また補
間係数算出部２の第１セレクタ１１は、「Ｌ」レベルの
リセット信号ＨＲＳＴを受けて「０」側端子を選択し、
加算回路１０から伝達する１２８の値をフリップ・フロ
ップ１３に出力する。フリップ・フロップ１３はその値
を保持しつつ出力する。この後の動作は上述と同様とな
り、第３セレクタ１９は、零値をもつ第１補間係数αを
出力し、減算回路２３は、１２８の値をもつ第２補間係
数βを出力する。従って、図６に示すように、補間画素
算出部３は、画素データＡ（０，１）に第１補間係数α
（＝零）を重み付けし、画素データＡ（０，０）に第２
補間係数β（＝１２８）を重み付けして両者を加算した
補間画素データＩ（０，０）を生成出力する。

【００５４】以後、同様の手順で、水平ラインの先頭の
画素データＡ（１，０）が入力する迄、入力画素データ
Ａ（０，１），Ａ（０，２），…に単位長Ｐ_BASEを乗算
した補間画素データＩ（０，１），Ｉ（０，２），…が
順次、生成され出力される。

【００５５】次に、上記した結像倍率の比率Ｒが２．０
の場合、すなわち変換係数群Γの全要素γ（０，０），
γ（０，１），…，γ（ｋ，ｎ）の値が上式（１）に基
づいて６４となる場合の動作例を説明する。先ず、第０
番目の水平ラインの画素データＡ（０，０）が上記補間
画素算出部３にＤＭＡ転送され、論理積素子３０を介し
てＹチャンネル３３、Ｃｂチャンネル３７およびＣｒチ
ャンネル４１に入力する。この時、フリップ・フロップ
３１のＥＮ端子には論理積素子３２から「Ｌ」レベル信
号が入力しており、フリップ・フロップ３１は零値から
なる画素データＡ（０，−１）を出力している。

【００５６】他方、補間係数算出部２の第１セレクタ１
１とフリップ・フロップ１３のＬＤ端子には「Ｈ」レベ
ルのリセット信号ＨＲＳＴが入力する。この時、第１セ
レクタ１１は「１」側端子を選択して単位長Ｐ_BASEをフ
リップ・フロップ１３に出力する。またこの時、論理積
素子１４は、インバータ２４から入力する「Ｈ」レベル
の反転信号ＩＤＡと「Ｈ」レベルのイネーブル信号ＰＥ
Ｎとを論理積演算した「Ｈ」レベル信号をフリップ・フ
ロップ１３のＥＮ端子に出力し、フリップ・フロップ１
３は第１セレクタ１１から伝達した単位長Ｐ_BASEを保持
しつつ出力する。

【００５７】よって、比較回路１５は「Ｌ」レベルの比
較信号を論理和素子２１，２２に出力し、比較回路１８
は「Ｈ」レベルの比較信号を論理和素子２１，２２に出
力するから、論理和素子２１，２２は「Ｈ」レベルの選
択制御信号をそれぞれ第３セレクタ１９と第２セレクタ
１７とに出力する。よって、第３セレクタ１９は零値を
もつ第１補間係数αを出力し、減算回路２３は１２８の
値をもつ第２補間係数βを出力する。従って、図７に示
すように、補間画素算出部３は、画素データＡ（０，−
１）に１２８の値を乗算した補間画素データＩ（０，−
１）を生成出力する。

【００５８】また、前記補間係数α，βを算出する際、
比較回路１２は「Ｌ」レベルの比較信号ＳＰを出力する
ため、次の反転信号ＩＳＰのレベルは「Ｈ」に変化す
る。よって、補間画素算出部３のフリップ・フロップ３
１のＥＮ端子には「Ｈ」レベル信号が入力するから、フ
リップ・フロップ３１は画素データＡ（０，０）を読み
込み保持しつつ出力する。その後、補間画素算出部３に
は画素データＡ（０，１）が入力し、論理積素子３０を
介してＹチャンネル３３、Ｃｂチャンネル３７およびＣ
ｒチャンネル４１に入力する。

【００５９】補間係数算出部２では、「Ｌ」レベルのリ
セット信号ＨＲＳＴを受けた第１セレクタ１１は「０」
側端子を選択して加算回路１０から伝達した変換係数γ
（０，１）（＝６４）をフリップ・フロップ１３に出力
し、フリップ・フロップ１３は、イネーブル信号ＰＥＮ
の制御によりその値を保持しつつ出力する。

【００６０】次いで、比較回路１５，１８は共に「Ｌ」
レベル信号を論理和素子２１，２２に出力するから、第
３セレクタ１９は「０」側端子を選択し、フリップ・フ
ロップ１３から伝達した６４の値を第１補間係数αとし
て出力し、減算回路２３は６４の値を第２補間係数βと
して出力する。従って、図７に示すように、補間画素算
出部３は、画素データＡ（０，０）に６４の値を重み付
けし、画素データＡ（０，１）に６４の値を重み付けし
て両者を加算した補間画素データＩ（０，０）を生成出
力する。

【００６１】他方、第２セレクタ１７は「０」側端子を
選択してフリップ・フロップ１３から伝達した６４の値
を加算回路１０に出力する。加算回路１０は、その値
と、次に入力する変換係数γ（０，２）（＝６４）との
加算値（１２８）を比較回路１２に出力するから、比較
回路１２は「Ｌ」レベルの比較信号ＳＰを出力する。よ
って、補間画素算出部３の論理積素子３２に入力する反
転信号ＩＳＰのレベルは「Ｈ」に変化し、フリップ・フ
ロップ３１のＥＮ端子には「Ｈ」レベル信号が入力する
ため、フリップ・フロップ３１は画素データＡ（０，
１）を読み込み保持して出力する。また、前記比較信号
ＳＰを受けたＤＭＡコントローラは、次の画素データＡ
（０，２）を読み出してＤＭＡ転送する。

【００６２】次に、フリップ・フロップ１３は第１セレ
クタ１１が出力した１２８の値を保持するから、第３セ
レクタ１９は、「１」側端子から入力する零値を第１補
間係数αとして出力し、減算回路２３は１２８の値をも
つ第２補間係数βを出力する。従って、図７に示すよう
に、補間画素算出部３は、画素データＡ（０，１）に１
２８の値を重み付けし、画素データＡ（０，２）に零値
を重み付けして両者を加算した補間画素データＩ（０，
１）を生成出力する。

【００６３】他方、第２セレクタ１７は「１」側端子か
ら入力する零値を加算回路１０に出力し、加算回路１０
はその零値と、転送された変換係数γ（０，３）（＝６
４）との加算値（６４）を比較回路１２に出力するか
ら、比較回路１２は「Ｈ」レベルの比較信号ＳＰを出力
する。よって、その比較信号ＳＰを受けたＤＭＡコント
ローラは、保持していた画素データＡ（０，２）を再度
入力させる。このような動作を続けることにより、補間
画素算出部３は、補間画素データＩ（０，０），Ｉ
（０，１），…を出力することとなる。

【００６４】次に、上記結像倍率の比率Ｒが４．０から
２．０へ、更には２．０から１．５へ変化する場合の補
間画素データの出力例を図８に示す。図８では、変換係
数γが３２（結像倍率の比率Ｒが４．０）の値をもつ
間、入力画素データに対して４倍の個数の補間画素デー
タが出力され、変換係数γが６４（結像倍率の比率Ｒが
２．０）の値をもつ間、入力画素データに対して２倍の
個数の補間画素データが出力され、変換係数γが８５
（結像倍率の比率が１．５）の値をもつ間、入力画素デ
ータに対して１．５倍の個数の補間画素データが出力さ
れる。

【００６５】以上に示した画像補正装置１により、図９
に示すような歪曲収差を含む画像データＩ１を補正する
補正方法を説明する。図９の画像データＩ１は、画像中
心６０ｃから見て水平方向に樽形歪曲が発生し、垂直方
向に糸巻き形歪曲が発生したものである。この画像デー
タＩ１が歪曲収差を含まない場合のものが画像データＩ
０である。先ず、画像データＩ１を水平ライン用の変換
係数群を用いることで水平方向の樽形歪曲収差を補正す
ると画像データＩ２が生成される。この画像データＩ２
を右回りに９０°回転したのが画像データＩ２ａであ
る。この画像データＩ２ａに対して垂直ライン用の変換
係数群を用いることで垂直方向（図では水平方向）の糸
巻き形歪曲収差を補正したのが画像データＩ３である。

【００６６】このように本実施の形態１では、光学系に
起因する歪曲収差などの歪みをリアルタイムに補正でき
るハードウェア構成を実現することが可能である。従っ
て、従来技術のようにＣＰＵによるソフトウェア処理を
せずとも歪みを抑制された画像データを迅速に得ること
が可能となる。このため、撮像センサの画素数の増大に
伴って画像処理量が増大しても、極めて短時間で歪みの
補正処理を終了させることが可能となる。

【００６７】また本実施の形態１では、図５に示したよ
うに変換係数γ（ｊ，ｉ）は画素データＡ（ｊ，ｉ）と
一対一対応であったが、この代わりに図１０に示すよう
に変換係数群Γを複数のブロック領域（画素領域）Γ
（０，０），Γ（０，１），Γ（０，２），…に分割
し、これらブロック領域の各々に同一の変換係数を割り
当ててもよい。例えば、領域Γ（０，０）は４つの変換
係数γ（０，０），γ（０，１），γ（１，０），γ
（１，１）で構成され、これら変換係数は全て同一の値
をもつ。これにより、変換係数の個数が減るため変換係
数記憶部４の記憶領域を削減でき、変換係数記憶部４の
消費電力を低減させることが可能となる。尚、図１０に
示した例では変換係数群Γを２×２のブロック単位で分
割したが、この代わりに変換係数群Γを垂直方向または
水平方向のライン単位で分割しても構わない。

【００６８】実施の形態２．次に、本発明の実施の形態
２について説明する。図１１は、本実施の形態２に係る
画像補正装置１Ａの概略構成を示すブロック図である。
尚、図１１中、図１に示した符号と同一符号を付された
ブロックについては、上記ブロックと略同一構成を有す
るものとして詳細な説明を省略する。

【００６９】図１２に模式的に示すように本実施の形態
２では、図４の画像データ５０に対応する変換係数群Γ
は、斜線を付した変換係数からなる境界領域（境界線）
で区画されており、その境界領域の交点に対応する太線
で囲まれた変換係数γ（０，０），γ（０，４），γ
（４，０），γ（４，４），…のみが変換係数記憶部４
に格納されている。よって、全ての画素データＡ（ｊ，
ｉ）に対応する変換係数γ（ｊ，ｉ）を用意する場合と
比べて、変換係数記憶部４の記憶領域を削減できる。

【００７０】また変換係数補間部７は、補間係数算出部
２から「Ｌ」レベルの比較信号ＳＰを受けると、ＤＭＡ
コントローラ６Ａに対して補間に必要な変換係数の転送
要求ＴＲを発する。ＤＭＡコントローラ６Ａは、当該転
送要求ＴＲに従った変換係数を変換係数記憶部４から読
み出して変換係数補間部７に出力する。変換係数補間部
７における補間処理の例は次の通りである。前記境界領
域の交点に対応する変換係数、例えばγ（０，０）やγ
（０，４）などは変換係数記憶部４から転送されると、
そのまま補間係数算出部２に出力される。また、境界領
域上の変換係数、例えばγ（０，１）やγ（０，３）を
補間する場合、当該境界領域上の変換係数γ（０，
０）、γ（０，４）を用いて線形補間法により、γ
（０，１）＝（３／４）・γ（０，０）＋（１／４）・
γ（０，４）、γ（０，３）＝（２／４）・γ（０，
０）＋（２／４）・γ（０，４）、に従って補間処理が
実行される。

【００７１】更に、当該境界領域内の変換係数、例えば
γ（１，１）を補間する場合、前記交点に対応する変換
係数γ（０，０）、γ（０，４）、γ（４，０）および
γ（４，４）を用いて線形補間法により、γ（１，１）
＝（３／４）・γ（０，１）＋（１／４）・γ（４，
１）、またはγ（１，１）＝（３／４）・γ（１，０）
＋（１／４）・γ（１，４）、すなわちγ（１，１）＝
（９／１６）・γ（０，０）＋（３／１６）・γ（０，
４）＋（３／１６）・γ（４，０）＋（１／１６）・γ
（４，４）、に従って補間処理が実行される。このよう
な補間処理により変換係数としてほぼ正確な近似値を算
出できるから、変換係数の個数を削減できるため変換係
数記憶部４の消費電力を低減できると同時に、画像デー
タ中の歪みを高精度に補正することが可能となる。

【００７２】尚、図１２に示す変換係数群Γの代わり
に、図１３に示すような変換係数群Γ、すなわち、斜線
を付された複数本（複数領域）の変換係数列Γ１，Γ
２，Γ３のみを変換係数記憶部４に格納しておき、変換
係数補間部７は、変換係数列Γ１，Γ２，Γ３に属する
変換係数を用いて当該変換係数列の間に位置する変換係
数を補間導出するものでもよい。また、本実施の形態２
では線形補間法を用いたが、本発明では線形補間法に限
定せず、スプライン関数などを用いた他の公知の補間法
を採用してもよい。

【００７３】実施の形態３．次に、本発明の実施の形態
３について説明する。図１４に模式的に示すように、上
記実施の形態１，２においてＤＭＡコントローラ６は、
補正前の画像データ５０の左端から右端に向けたアドレ
ス増加方向５１に従ってアドレスを指定し、当該アドレ
スの画素データを読み出しＤＭＡ転送している。しかし
ながら、図１５に示すように上記補間画素算出部３から
出力された補間画像データ５５には、左端から右端に行
くに従って誤差が累積することで、各ライン毎に補間画
素データ５６の画素数が異なる結果となる。また、その
誤差は、補間画像データ５５中に左右非対称に現れるた
め補間画像データ５５の画質が若干低下する場合があっ
た。

【００７４】そこで、本実施の形態３に係る画像補正方
法では、図１６に示すように画像データ５０の歪みの程
度が最低の画像中心を通る中心線６１ｃを設定し、この
中心線６１ｃの両側に左画像データ５０ａおよび右画像
データ５０ｂを設ける。そして、ＤＭＡコントローラ６
は、その中心線６１ｃを起点としてアドレス増加方向５
１ａまたは５１ｂに従ってアドレス指定を実行し、且つ
左右の画像データ５０ａ，５０ｂの各々について個別に
画素データを読出して補間画素算出部３に転送する。転
送された左右の画像データ５０ａ，５０ｂは、補間画素
算出部３で個別に補間処理を受けた後に、主メモリ５な
どのバッファ領域７０にフレーム単位で転送され格納さ
れる。これにより、図１７に示すように、補間画像デー
タ５７は左右対称に歪みを補正されているから、補間処
理の際に発生した誤差の累積も左右対称に現れるため、
補間後の画質の低下を抑制することが可能となる。

【００７５】また、バッファ領域７０には、図１７に示
すように、補間画像データ５７を格納する領域として、
補正処理の誤差が累積し画素数の違いが現れる左右両端
を格納する左側余領域７０ｂおよび右側余領域７０ｃ
と、それ以外の太枠で囲まれる中央領域７０ａとを設け
ることが望ましい。これにより、中央領域７０ａのみの
画素データを読み出し転送することで、一定の画素数を
もつ補間画像データを取得できる。また左側および右側
の余領域７０ｂ、７０ｃに含まれる補間画素データの個
数は予測し難いことから、中央領域７０ａの画素データ
のみを転送することで、転送時のアドレス指定の方法を
簡略化できる。

【００７６】実施の形態４．また図１８は、本発明の実
施の形態４に係る画像補正装置の補間係数算出部２Ａを
示す回路図である。図１８中、図２に示す符号と同一符
号を付した回路については上記のものと略同一機能を有
するとして詳細な説明を省略する。

【００７７】本実施の形態４の補間係数算出部２Ａは、
ＣＰＵ（図示せず）などから転送されたサイズ変更係数
ＳＶを格納するレジスタ２７を備えており、またＣＰＵ
などから伝達した選択制御信号ＤＳにより、上記変換係
数γが入力する「１」側端子とサイズ変更係数ＳＶが入
力する「０」側端子との何れか一方を選択する第４セレ
クタ２６を備えている。これらレジスタ２７と第４セレ
クタ２６とを除いた構成および動作は上記実施の形態１
の補間係数算出部２のそれらと同じである。サイズ変更
係数ＳＶは、画像データの拡大率Ｋ₀から算出される値
であり、次式（３）で定義される。

【００７８】ＳＶ＝Ｐ_BASE／Ｋ₀ （３） よって、サイズ変更係数ＳＶの値は、拡大率Ｋ₀の値が
１．０、１．５、２．０の時、それぞれ１２８、８５、
６４となる。従って、このような補間係数算出部２Ａを
備えた画像補正装置は、第４セレクタ２６が「１」側端
子を選択した場合は転送される変換係数γに基づいて歪
みを補正し、第４セレクタ２６が「０」側端子を選択し
た場合にはサイズ変更係数ＳＶに基づいて画像データを
拡大または縮小することができる。このため、本実施の
形態４に係る画像補正装置により、画像サイズを変更す
る回路構成と歪みを補正する回路構成とを独立にもつ必
要が無くなるため、回路規模が小さくなり電力消費量の
低減が可能となる。

【００７９】

【発明の効果】以上の如く、本発明の請求項１に係る画
像補正装置および請求項１３に係る画像補正方法によれ
ば、画像データに含まれる歪みをリアルタイムに補正処
理するハードウェア構成を実現できることから、ＣＰＵ
によるソフトウェア処理が不必要となり、歪みが抑制さ
れた高品位な画像データを迅速に得ることが可能とな
る。また、補正処理時間が短縮化されるため撮影時間を
短縮化でき、更には消費電力が低減するためにこの画像
補正装置を組み込んだデジタル・スチル・カメラなどの
撮影デバイスを長時間動作させることが可能となる。

【００８０】また請求項２および請求項１４によれば、
上記補間係数算出部は、画素データの転送と同期して連
続的に転送される上記変換係数に対して、リアルタイム
に上記第１補間係数と第２補間係数とを算出する。また
データ転送制御部は、上記比較回路から出力される制御
信号により、上記第１補間係数と第２補間係数とが算出
されるタイミングに合わせて画素データを転送するよう
に制御される。従って、上記歪みを画素データ単位でリ
アルタイムに補正できる。

【００８１】また請求項３および請求項１５によれば、
補間画素算出部は、上記第２補間係数を重み付けする第
２の画素データを正確なタイミングで保持することがで
きる。従って、上記歪みを画素データ単位でリアルタイ
ムに且つより高精度に補正できる。

【００８２】また請求項４および請求項１６によれば、
デジタル・スチル・カメラやデジタル・ビデオ・カメラ
などの光学系に起因する歪曲収差を高精度に補正するこ
とが可能となる。

【００８３】また請求項５および請求項１７によれば、
水平方向の歪みと垂直方向の歪みとを含む画像データを
リアルタイムに且つ高精度に補正することが可能とな
る。

【００８４】また請求項６および請求項１８によれば、
水平方向の歪みと垂直方向の歪みとを個別に補正でき
る。

【００８５】また請求項７および請求項１９によれば、
各画素データ毎に上記変換係数を用意する場合と比べ
て、変換係数の個数が減少するためそれら変換係数の記
憶領域を削減でき、消費電力を低減させることが可能と
なる。

【００８６】また請求項８および請求項２０によれば、
各画素データ毎に上記変換係数を用意する場合と比べ
て、変換係数の個数が減少するためそれら変換係数の記
憶領域を削減でき、消費電力を低減することができると
共に、上記境界線間の画素データに対応する変換係数が
補間されるから、歪曲収差を高精度に補正することが可
能となる。

【００８７】また請求項９および請求項２１によれば、
補間後の画像データは左右対称に歪みを補正されている
ため、画質の低下を抑制することが可能となる。

【００８８】また請求項１０および請求項２２によれ
ば、２つの画像領域について同一の変換係数値を使用で
きるため、変換係数の記憶領域をおよそ半分に削減でき
る。

【００８９】また請求項１１および請求項２３によれ
ば、上記余領域を除いたバッファ領域から補正後の画像
データを切り出すことで、補間処理の際に発生した誤差
が蓄積し画素数の違いが現れる両端部を含まない、一定
の画素数をもつ補間画像データを取得できる。

【００９０】そして請求項１２および請求項２４によれ
ば、画像サイズを変更する回路構成と歪みを補正する回
路構成とを独立にもつ必要が無くなるため、全体の回路
規模が小さくなり且つ電力消費量の低減が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る画像補正装置の概
略構成を示すブロック図である。

【図２】実施の形態１に係る画像補正装置を構成する補
間係数算出部の回路図である。

【図３】実施の形態１に係る画像補正装置を構成する補
間画素算出部の回路図である。

【図４】実施の形態１に係る画像補正装置の補間画素算
出部に転送される画像データを示す模式図である。

【図５】実施の形態１に係る画像補正装置の補間係数算
出部に転送される変換係数群を示す模式図である。

【図６】結像倍率の比率Ｒが１．０の場合の補間方法を
説明するための図である。

【図７】結像倍率の比率Ｒが２．０の場合の補間方法を
説明するための図である。

【図８】結像倍率の比率Ｒが４．０から２．０、２．０
から１．５に変化する場合の補間方法を説明するための
図である。

【図９】樽形と糸巻き形の歪曲収差を含む画像データの
補間方法を説明するための図である。

【図１０】実施の形態１に係る画像補正装置で用いる他
の変換係数群の例を示す模式図である。

【図１１】本発明の実施の形態２に係る画像補正装置の
概略構成を示すブロック図である。

【図１２】実施の形態２に係る画像補正装置で用いる変
換係数群の例を示す模式図である。

【図１３】実施の形態２に係る画像補正装置で用いる変
換係数群の他の例を示す模式図である。

【図１４】従来の補正前の画像データの読出し方法を説
明するための図である。

【図１５】従来の補正後の画素データの配列を示す模式
図である。

【図１６】本発明の実施の形態３において補正前の画像
データの読出し方法を説明するための図である。

【図１７】実施の形態３において補正後の画素データの
配列を示す模式図である。

【図１８】本発明の実施の形態４に係る画像補正装置を
構成する補間係数算出部の回路図である。

【図１９】（ａ）は、歪曲収差を含まない正方形状の画
像データを示す図、（ｂ）は、糸巻き形に歪曲した画像
データを示す図、（ｃ）は、樽形に歪曲した画像データ
を示す図である。

【図２０】（ａ）は、歪曲収差を含まない画像データを
示す図、（ｂ）は、水平方向に糸巻き形に、垂直方向に
樽形に歪曲した画像データを示す図である。

【符号の説明】

１ 画像補正装置 ２ 補間係数算出部 ３ 補間画素算出部 ４ 変換係数記憶部 ５ 主メモリ ６ ＤＭＡコントローラ

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 9/07 Ｈ０４Ｎ 9/64 Ｒ ５Ｃ０８２ 9/64 1/40 １０１Ｚ Ｆターム(参考） 5B057 CA08 CA12 CA16 CB08 CB12 CB16 CC01 CD12 CH08 CH14 5C022 AA13 AB66 AC54 5C065 AA01 BB48 CC02 CC03 GG26 GG32 5C066 AA11 CA17 GA01 GA02 GA05 KD01 KE02 KE03 KE07 KG01 KP05 5C077 LL18 PP59 PP71 PQ18 PQ20 RR19 TT09 5C082 AA27 BA12 CA85 MM02 MM10

Claims (24)

【特許請求の範囲】
1. 【請求項１】 画像データに含まれる歪みを補正する画
   像補正装置であって、 前記画像データを画素データ単位で転送すると共に、前
   記画像データの転送に同期して前記各画素データに対応
   する変換係数を転送するデータ転送制御部と、 前記データ転送制御部により転送された当該変換係数に
   基づいて第１補間係数と第２補間係数とを算出する補間
   係数算出部と、 前記データ転送制御部により転送された第１の画素デー
   タに前記第１補間係数を重み付けした値と、前記第１の
   画素データの転送前に保持された第２の画素データに前
   記第２補間係数を重み付けした値とから補間画素データ
   を算出する補間画素算出部と、を備えることを特徴とす
   る画像補正装置。
2. 【請求項２】 請求項１記載の画像補正装置であって、 前記変換係数は、前記歪みの無い画素間隔を規定する単
   位長を前記歪みにより生じた画素間隔の変化率で除算し
   た値であり、 前記補間係数算出部は、 転送された前記変換係数と前記第１補間係数とを加算す
   る加算回路と、 該加算回路から出力された加算値が前記単位長未満のと
   きは該加算値を前記第１補間係数として出力すると共に
   前記単位長から前記第１補間係数を減じた値を前記第２
   補間係数として出力し、前記加算値が前記単位長以上の
   ときには該加算値から前記単位長を減じた値を前記第１
   補間係数として出力すると共に前記単位長から前記第１
   補間係数を減じた値を前記第２補間係数として出力する
   選択回路と、 前記加算値と前記単位長とを比較し、前記加算値が前記
   単位長未満の間は前記データ転送制御部に対して同一の
   前記第１の画素データを転送させ、前記加算値が前記単
   位長以上の時には新たな画素データを転送させる制御信
   号を生成する比較回路と、を有する、画像補正装置。
3. 【請求項３】 請求項２記載の画像補正装置であって、
   前記補間画素算出部は、前記比較回路から伝達された前
   記制御信号により前記加算値が前記単位長以上のときに
   前記第１の画素データを読み込んで第２の画素データと
   して保持する保持回路を備える、画像補正装置。
4. 【請求項４】 請求項１〜３の何れか１項に記載の画像
   補正装置であって、前記画像データに含まれる歪みは光
   学系に起因する歪曲収差である、画像補正装置。
5. 【請求項５】 請求項１〜４の何れか１項に記載の画像
   補正装置であって、前記データ転送制御部は、水平ライ
   ンおよび垂直ラインの一方のライン毎に前記画素データ
   を補間係数算出部に転送した後に、前記補間画素算出部
   により算出された前記補間画素データを他方のライン毎
   に前記補間係数算出部に転送する、画像補正装置。
6. 【請求項６】 請求項１〜５の何れか１項に記載の画像
   補正装置であって、前記変換係数は垂直ライン用と水平
   ライン用とで個別に用意されている、画像補正装置。
7. 【請求項７】 請求項１〜６の何れか１項に記載の画像
   補正装置であって、前記画像データは複数の画素領域に
   分割されており、前記画素領域の各々に同一値の変換係
   数が割り当てられる、画像補正装置。
8. 【請求項８】 請求項１〜６の何れか１項に記載の画像
   補正装置であって、前記画像データを複数の境界線で区
   画し、該境界線上の画素データに対応する前記変換係数
   を用いて該境界線間の画素データを補間する変換係数補
   間部を備える、画像補正装置。
9. 【請求項９】 請求項１〜８の何れか１項に記載の画像
   補正装置であって、前記データ転送制御部は、前記画像
   データを水平方向または垂直方向の略画像中心を通る中
   心線で２分し、該中心線の両側の画像領域の各々につい
   て個別にデータ転送を実行する、画像補正装置。
10. 【請求項１０】 請求項９記載の画像補正装置であっ
    て、前記中心線で２分された前記画像領域の各々に対応
    付ける前記変換係数の値は前記中心線を対称軸として同
    一値に設定される、画像補正装置。
11. 【請求項１１】 請求項９または１０記載の画像補正装
    置であって、前記補間画素算出部が算出した各前記画像
    領域の補間画素データを格納するバッファ領域の両端に
    余領域を設けてなる、画像補正装置。
12. 【請求項１２】 請求項１〜１１の何れか１項に記載の
    画像補正装置であって、前記データ転送制御部により転
    送される前記変換係数と、前記画像データのサイズを変
    更するサイズ変更係数との何れかを選択して前記補間係
    数算出部に出力する第２の選択回路を備え、 前記補間係数算出部は、前記第２の選択回路から伝達し
    た前記変換係数または前記サイズ変更係数に基づいて前
    記第１補間係数と前記第２補間係数とを算出する、画像
    補正装置。
13. 【請求項１３】 画像データに含まれる歪みを補正する
    画像補正方法であって、（ａ）前記画像データを画素デ
    ータ単位で転送すると共に、前記画像データの転送に同
    期して前記各画素データに対応する変換係数を転送する
    工程と、（ｂ）前記工程（ａ）で転送された当該変換係
    数に基づいて第１補間係数と第２補間係数とを算出する
    工程と、（ｃ）前記工程（ａ）で転送された第１の画素
    データに前記第１補間係数を重み付けした値と、前記第
    １の画素データの転送前に保持された第２の画素データ
    に前記第２補間係数を重み付けした値とから補間画素デ
    ータを算出する工程と、を備えることを特徴とする画像
    補正方法。
14. 【請求項１４】 請求項１３記載の画像補正方法であっ
    て、前記変換係数は、前記歪みの無い画素間隔を規定す
    る単位長を前記歪みにより生じた画素間隔の変化率で除
    算した値であり、 前記工程（ｂ）は、転送された前記変換係数と前記第１
    補間係数とを加算して加算値を出力する工程と、前記加
    算値が前記単位長未満のときは該加算値を前記第１補間
    係数として出力すると共に前記単位長から前記第１補間
    係数を減じた値を前記第２補間係数として出力し、前記
    加算値が前記単位長以上のときには該加算値から前記単
    位長を減じた値を前記第１補間係数として出力すると共
    に前記単位長から前記第１補間係数を減じた値を前記第
    ２補間係数として出力する工程と、を有し、 前記工程（ａ）は、前記加算値が前記単位長未満の間は
    同一の前記第１の画素データを転送し、前記加算値が前
    記単位長以上の時には新たな画素データを転送する工程
    を有する、画像補正方法。
15. 【請求項１５】 請求項１４記載の画像補正方法であっ
    て、前記工程（ａ）は、前記加算値が前記単位長以上の
    時に前記第１の画素データを読み込んで第２の画素デー
    タとして保持する工程を有する、画像補正方法。
16. 【請求項１６】 請求項１３〜１５の何れか１項に記載
    の画像補正方法であって、前記画像データに含まれる歪
    みは光学系に起因する歪曲収差である、画像補正方法。
17. 【請求項１７】 請求項１３〜１６の何れか１項に記載
    の画像補正方法であって、前記工程（ａ）は、水平ライ
    ンおよび垂直ラインの一方のライン毎に前記画素データ
    を転送した後に、前記工程（ｃ）で算出された前記補間
    画素データを他方のライン毎に転送する工程を有する、
    画像補正方法。
18. 【請求項１８】 請求項１３〜１７の何れか１項に記載
    の画像補正方法であって、前記変換係数は垂直ライン用
    と水平ライン用とで個別に用意される、画像補正方法。
19. 【請求項１９】 請求項１３〜１８の何れか１項に記載
    の画像補正方法であって、前記工程（ａ）は、前記画像
    データを複数の画素領域に分割し、前記画素領域の各々
    に同一値の変換係数を割り当てる工程を有する、画像補
    正方法
20. 【請求項２０】 請求項１３〜１８の何れか１項に記載
    の画像補正方法であって、前記工程（ａ）は、前記画像
    データを複数の境界線で区画し、該境界線上の画素デー
    タに対応する前記変換係数を用いて該境界線間の画素デ
    ータを補間する工程を有する、画像補正方法。
21. 【請求項２１】 請求項１３〜２０の何れか１項に記載
    の画像補正方法であって、前記工程（ａ）は、前記画像
    データを水平方向または垂直方向の略画像中心を通る中
    心線で２分し、該中心線の両側の画像領域の各々につい
    て個別に画素データを転送する工程を有する、画像補正
    方法。
22. 【請求項２２】 請求項２１記載の画像補正方法であっ
    て、前記中心線で２分された前記画像領域の各々に対応
    付ける前記変換係数の値を前記中心線を対称軸として同
    一値に設定する、画像補正方法。
23. 【請求項２３】 請求項２１または２２記載の画像補正
    方法であって、前記工程（ｃ）で算出された補間画素デ
    ータを両端に余領域を設けたバッファ領域に転送する、
    画像補正方法。
24. 【請求項２４】 請求項１３〜２３の何れか１項に記載
    の画像補正方法であって、前記工程（ａ）は、転送され
    る前記変換係数と前記画像データのサイズを変更するサ
    イズ変更係数との何れかを選択する工程を有し、前記工
    程（ｂ）において、前記工程（ａ）で選択された前記変
    換係数または前記サイズ変更係数に基づいて前記第１補
    間係数と前記第２補間係数とが算出される、画像補正方
    法。