JP2002261290A - Formation method of semiconductor thin film, and manufacturing method of thin-film transistor by the formation method - Google Patents
Formation method of semiconductor thin film, and manufacturing method of thin-film transistor by the formation methodInfo
- Publication number
- JP2002261290A JP2002261290A JP2001056206A JP2001056206A JP2002261290A JP 2002261290 A JP2002261290 A JP 2002261290A JP 2001056206 A JP2001056206 A JP 2001056206A JP 2001056206 A JP2001056206 A JP 2001056206A JP 2002261290 A JP2002261290 A JP 2002261290A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- oxide film
- energy beam
- polycrystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 240
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 title abstract description 4
- 239000010408 film Substances 0.000 claims abstract description 201
- 239000013078 crystal Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 238000002425 crystallisation Methods 0.000 claims abstract description 21
- 230000008025 crystallization Effects 0.000 claims abstract description 21
- 239000012298 atmosphere Substances 0.000 claims abstract description 19
- 230000001678 irradiating effect Effects 0.000 claims description 28
- 239000004973 liquid crystal related substance Substances 0.000 claims description 22
- 230000001590 oxidative effect Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000005401 electroluminescence Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 abstract description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 10
- 239000001257 hydrogen Substances 0.000 abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000007599 discharging Methods 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 238000005224 laser annealing Methods 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 239000011521 glass Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000000137 annealing Methods 0.000 description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 239000007787 solid Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 1
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 1
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体薄膜の形成
方法及びそれを用いた薄膜トランジスタの製造方法に関
する。又、この薄膜トランジスタを利用した液晶表示装
置やエレクトロルミネッセンス表示装置に関する。より
詳しくは、レーザ光などエネルギービームを利用した半
導体薄膜の結晶化技術に関する。The present invention relates to a method for forming a semiconductor thin film and a method for manufacturing a thin film transistor using the same. The invention also relates to a liquid crystal display device and an electroluminescence display device using the thin film transistor. More specifically, the present invention relates to a technique for crystallizing a semiconductor thin film using an energy beam such as a laser beam.
【０００２】[0002]
【従来の技術】液晶ディスプレイや有機エレクトロルミ
ネッセンスディスプレイの駆動用素子として開発されて
いる薄膜トランジスタ(ＴＦＴ)の内、多結晶シリコンを
用いたＴＦＴは、同一基板上に画素アレイと周辺の駆動
回路を一体的に形成できること、又高機能な回路をパネ
ルに内蔵することにより所謂システム−オン−パネル化
が可能になることなどの理由から、注目を集めている。
ところで、多結晶シリコン薄膜トランジスタの低コスト
化を図る為、製造プロセス上コストの安い低融点ガラス
基板を用いることが必須であり、プロセス温度が７００
℃以下の、所謂低温プロセスの開発が行なわれてきた。
その一環として、所謂レーザ光を用いた半導体薄膜の結
晶化（レーザアニール）が採用されている。即ち、多結
晶シリコン薄膜トランジスタの低温プロセスでは、安価
なガラス基板上に多結晶シリコンからなる半導体薄膜を
形成する為、予め基板上に堆積した非晶質シリコンにエ
キシマレーザ光などのエネルギービームを照射し、一旦
加熱溶融した後、冷却過程で再結晶化を行なっていた。2. Description of the Related Art Among thin film transistors (TFTs) developed as driving elements for liquid crystal displays and organic electroluminescence displays, TFTs using polycrystalline silicon integrate a pixel array and peripheral driving circuits on the same substrate. It has attracted attention because it can be formed on a panel, and because a high-performance circuit is built in a panel, a so-called system-on-panel can be realized.
By the way, in order to reduce the cost of the polycrystalline silicon thin film transistor, it is essential to use a low-melting-point glass substrate which is inexpensive in the manufacturing process.
The development of so-called low-temperature processes below ℃ has been carried out.
As one of the measures, crystallization (laser annealing) of a semiconductor thin film using a so-called laser beam is employed. That is, in a low-temperature process of a polycrystalline silicon thin film transistor, an amorphous silicon deposited on a substrate in advance is irradiated with an energy beam such as excimer laser light in order to form a semiconductor thin film made of polycrystalline silicon on an inexpensive glass substrate. After heating and melting once, recrystallization was performed in the cooling process.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、このレ
ーザアニールは、溶融再結晶時に起こる温度勾配の為、
多結晶シリコンの結晶粒界で半導体薄膜の表面に突起が
形成される。突起上にゲート絶縁膜を成膜すると、突起
の為にゲート耐圧が小さくなり、結果として薄いゲート
絶縁膜を形成できないという問題点があった。この突起
を抑制する手段として、所謂キャップ（ＣＡＰ）アニー
ルと呼ばれる方法が提案されており、例えば特開平１２
−１５０８９３号公報に開示されている。キャップアニ
ールでは、予め成膜された非晶質シリコンの上にプラズ
マＣＶＤ法や減圧ＣＶＤ法などの手段でキャップとなる
酸化シリコンなどを成膜し、この酸化シリコン越しにレ
ーザ光を照射する。しかしながら、このキャップアニー
ル法は突起を抑えることができる反面、他の問題が生じ
る。第一に、非晶質シリコンを一般的なプラズマＣＶＤ
法で成膜した場合、事前に脱水素アニールを行なってい
ても、半導体膜中には水素が残留している。この為、レ
ーザ光を照射した時、急激な温度上昇により残留水素が
放出され、エネルギー量によっては非晶質シリコン膜と
これをキャップしている上層の酸化シリコン膜が吹き飛
んでしまうという現象が起こる場合がある。第二に、非
晶質シリコンの上にＣＶＤなどでキャップ膜となるシリ
コン酸化膜を形成する場合、連続成膜を行なわないと、
シリコンと酸化膜の界面に不純物が吸着し、レーザアニ
ール時に不純物がシリコン膜中に溶融拡散する為、トラ
ンジスタ特性が不安定になるという問題があった。第三
に、非晶質シリコン膜の表面全体が酸化膜などでキャッ
ピングされている状態では、キャップ膜からの核発生密
度が高くなりがちなので、得られる結晶粒径が小さくな
ってしまうという問題点もある。However, this laser annealing has a temperature gradient that occurs at the time of melting and recrystallization.
Projections are formed on the surface of the semiconductor thin film at the crystal grain boundaries of polycrystalline silicon. When a gate insulating film is formed on the projection, there is a problem that the gate breakdown voltage is reduced due to the projection, and as a result, a thin gate insulating film cannot be formed. As a means for suppressing the protrusion, a method called so-called cap (CAP) annealing has been proposed.
-150893. In the cap annealing, silicon oxide or the like serving as a cap is formed on amorphous silicon which has been formed in advance by a method such as a plasma CVD method or a low pressure CVD method, and a laser beam is irradiated through the silicon oxide. However, while this cap annealing method can suppress protrusions, other problems arise. First, amorphous silicon is converted to a general plasma CVD.
When the film is formed by the method, hydrogen remains in the semiconductor film even if the dehydrogenation annealing is performed in advance. Therefore, when irradiating the laser beam, the residual hydrogen is released due to a rapid temperature rise, and depending on the amount of energy, a phenomenon occurs that the amorphous silicon film and the upper silicon oxide film capping the amorphous silicon film are blown off. There are cases. Second, when a silicon oxide film serving as a cap film is formed on amorphous silicon by CVD or the like, if a continuous film is not formed,
Impurities are adsorbed on the interface between the silicon and the oxide film, and the impurities are melted and diffused into the silicon film during laser annealing, which causes a problem that the transistor characteristics become unstable. Third, when the entire surface of the amorphous silicon film is capped with an oxide film or the like, the density of nuclei generated from the cap film tends to be high, resulting in a small crystal grain size. There is also.
【０００４】[0004]
【課題を解決するための手段】本発明は、上述した問題
点もしくは課題を解決するものであり、その目的は理想
的なＭＯＳ構造界面を保ちつつ、大粒径の多結晶半導体
薄膜を形成し、これを用いて高性能の薄膜トランジスタ
を製造することにある。この目的を達成する為に、本発
明は、半導体薄膜と、酸化膜と、ゲート電極とを含む積
層構造を有する薄膜トランジスタの製造方法であって、
絶縁性の基板上に非単結晶の半導体薄膜を成膜する成膜
工程と、酸化能力が有る気体を含む加圧雰囲気下で該半
導体薄膜の表面を熱酸化して酸化膜を生成する熱酸化工
程と、該酸化膜を介して該半導体薄膜にエネルギービー
ムを照射して、該半導体薄膜を非単結晶から多結晶に転
換する結晶化工程とを含むことを特徴とする。好ましく
は、該酸化膜の上にゲート電極を形成する工程を含む。
又、前記結晶化工程は、該酸化膜を所定のパタンに従っ
てエッチングし該半導体薄膜の表面を部分的に露出した
状態で、エネルギービームを該半導体薄膜に照射する。
又、前記結晶化工程は、該酸化膜を所定のパタンに従っ
てエッチングし薄膜トランジスタの素子領域となる部分
以外の部分から該酸化膜を選択的に除去する工程を含
む。又、前記結晶化工程は、該エネルギービームとし
て、波長４００ｎｍ以下のエキシマレーザ光を用いる。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems or problems, and an object of the present invention is to form a polycrystalline semiconductor thin film having a large grain size while maintaining an ideal MOS structure interface. It is to manufacture a high-performance thin film transistor using this. In order to achieve this object, the present invention is a method of manufacturing a thin film transistor having a stacked structure including a semiconductor thin film, an oxide film, and a gate electrode,
A film forming step of forming a non-single-crystal semiconductor thin film on an insulating substrate, and thermal oxidation of thermally oxidizing a surface of the semiconductor thin film under a pressurized atmosphere containing a gas having an oxidizing ability to form an oxide film And a crystallization step of irradiating the semiconductor thin film with an energy beam through the oxide film to convert the semiconductor thin film from non-single crystal to polycrystal. Preferably, the method includes a step of forming a gate electrode on the oxide film.
In the crystallization step, the semiconductor thin film is irradiated with an energy beam in a state where the oxide film is etched according to a predetermined pattern and the surface of the semiconductor thin film is partially exposed.
Further, the crystallization step includes a step of etching the oxide film according to a predetermined pattern to selectively remove the oxide film from a portion other than a portion to be an element region of the thin film transistor. In the crystallization step, an excimer laser beam having a wavelength of 400 nm or less is used as the energy beam.
【０００５】本発明によれば、ガラスなどからなる基板
上に、非晶質シリコンなどからなる半導体薄膜を、例え
ばプラズマＣＶＤ法で成膜する。その後、高圧水蒸気な
ど酸化能力がある気体を含む加圧雰囲気下でアニール
し、シリコン酸化膜を形成してキャップ膜とする。この
キャップ膜越しにエキシマレーザ光などのエネルギービ
ームを照射して半導体薄膜を結晶化させる。これによ
り、半導体薄膜とシリコン酸化膜との間に平坦な界面を
形成することができる。高圧水蒸気を利用した熱酸化で
キャップ膜を作成する為、非晶質シリコンに残留してい
た水素はほとんど放出される。従って、キャップ膜越し
にレーザアニールを行なう段階では、半導体薄膜に水素
がほとんど残留していないので、突沸する恐れはない。
又、キャップ膜としてシリコンの熱酸化膜を用いるの
で、従来の様にシリコンと堆積酸化膜との間に不純物が
介在する恐れがない。場合によっては、キャップ膜をパ
タニングしてからレーザアニールを行なうことができ
る。パタニングによりキャップ膜を選択的に除去する
と、除去しない部分との間に温度勾配が生じ、これによ
り大粒径の多結晶シリコンが得られる。更には、キャッ
プ膜として作成した熱酸化膜を、そのままゲート絶縁膜
として薄膜トランジスタを形成することもできる。According to the present invention, a semiconductor thin film made of amorphous silicon or the like is formed on a substrate made of glass or the like by, for example, a plasma CVD method. Thereafter, annealing is performed in a pressurized atmosphere containing a gas having an oxidizing ability such as high-pressure steam to form a silicon oxide film to form a cap film. An energy beam such as an excimer laser beam is irradiated through the cap film to crystallize the semiconductor thin film. Thereby, a flat interface can be formed between the semiconductor thin film and the silicon oxide film. Since the cap film is formed by thermal oxidation using high-pressure steam, most of the hydrogen remaining in the amorphous silicon is released. Therefore, at the stage of performing the laser annealing through the cap film, since there is almost no hydrogen remaining in the semiconductor thin film, there is no possibility of bumping.
Further, since a thermal oxide film of silicon is used as the cap film, there is no possibility that impurities are interposed between silicon and the deposited oxide film as in the related art. In some cases, laser annealing can be performed after patterning the cap film. When the cap film is selectively removed by patterning, a temperature gradient is generated between the cap film and a portion that is not removed, whereby polycrystalline silicon having a large grain size is obtained. Further, a thin film transistor can be formed as a gate insulating film using the thermal oxide film formed as the cap film as it is.
【０００６】[0006]
【発明の実施の形態】以下図面を参照して本発明の最適
な実施の形態を詳細に説明する。図１の（Ａ）は、本発
明に係る半導体薄膜の形成方法を示す模式的な断面図で
ある。図示する様に、ガラスなどからなる基板０の上
に、予め下地膜としてシリコン窒化膜６ａ、シリコン酸
化膜６ｂを形成しておく。ここで成膜工程を行ない、ガ
ラスなど絶縁性の基板０上に非単結晶の半導体薄膜５を
成膜する。例えば、プラズマＣＶＤ法により非晶質シリ
コンからなる半導体薄膜５を成膜する。続いて熱酸化工
程を行ない、酸化能力がある気体を含む加熱雰囲気下
（例えば高圧水蒸気下）で、半導体薄膜５の表面を熱酸
化して酸化膜（キャップ膜）３を生成する。この後結晶
化工程を行ない、酸化膜３を介して半導体薄膜５にエネ
ルギービームを照射して、半導体薄膜５を非単結晶から
多結晶に転換する。例えば、エネルギービームとして、
波長４００ｎｍ以下のエキシマレーザ光を用いて、非晶
質シリコンを多結晶シリコンに転換する（ＥＬＡ）。こ
の様にして結晶化された半導体薄膜５を素子領域として
薄膜トランジスタを形成することができる。その際、キ
ャップ膜として用いた酸化膜３はゲート絶縁膜とするこ
とができる。Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1A is a schematic cross-sectional view illustrating a method for forming a semiconductor thin film according to the present invention. As shown in the figure, a silicon nitride film 6a and a silicon oxide film 6b are previously formed as a base film on a substrate 0 made of glass or the like. Here, a film forming step is performed, and a non-single-crystal semiconductor thin film 5 is formed on an insulating substrate 0 such as glass. For example, a semiconductor thin film 5 made of amorphous silicon is formed by a plasma CVD method. Subsequently, a thermal oxidation step is performed to thermally oxidize the surface of the semiconductor thin film 5 in a heating atmosphere containing a gas having an oxidizing ability (for example, under high-pressure steam) to generate an oxide film (cap film) 3. Thereafter, a crystallization step is performed, and the semiconductor thin film 5 is irradiated with an energy beam through the oxide film 3 to convert the semiconductor thin film 5 from non-single crystal to polycrystal. For example, as an energy beam,
Amorphous silicon is converted to polycrystalline silicon using excimer laser light having a wavelength of 400 nm or less (ELA). A thin film transistor can be formed using the semiconductor thin film 5 crystallized in this way as an element region. At this time, the oxide film 3 used as the cap film can be used as a gate insulating film.
【０００７】（Ｂ）は、（Ａ）に示した半導体薄膜の形
成方法の発展形態を表わしており、対応する部分には対
応する参照番号を付して理解を容易にしている。この発
展形態では、結晶化工程において、酸化膜３を所定のパ
タンに従ってエッチングし半導体薄膜５の表面を部分的
に露出した状態で、エネルギービームを半導体薄膜５に
照射している。酸化膜３の厚みを適切に設定すると、こ
れが反射防止膜として機能する。すると、酸化膜３が残
された部分はレーザ光を強く吸収するので、溶融状態に
なる。一方、パタニングで酸化膜３が除去された部分は
レーザ光が大きく反射するので、半導体薄膜５の温度は
上がらず固体状態である。この結果、固体状態から溶融
状態の間に温度勾配が生じる。温度勾配に沿って再結晶
化が進むので、結晶粒が大きく育ち易く、大粒径化につ
ながる。大粒径化した半導体薄膜５を活性層に用いるこ
とで、高性能な薄膜トランジスタが得られる。FIG. 1B shows a development of the method of forming a semiconductor thin film shown in FIG. 1A, and corresponding portions are denoted by corresponding reference numerals to facilitate understanding. In this development, in the crystallization step, the semiconductor thin film 5 is irradiated with an energy beam in a state where the oxide film 3 is etched according to a predetermined pattern and the surface of the semiconductor thin film 5 is partially exposed. When the thickness of the oxide film 3 is appropriately set, this functions as an antireflection film. Then, the portion where the oxide film 3 is left strongly absorbs the laser light, and is in a molten state. On the other hand, the portion from which the oxide film 3 has been removed by patterning reflects the laser light largely, so that the temperature of the semiconductor thin film 5 does not rise and is in a solid state. As a result, a temperature gradient occurs between the solid state and the molten state. Since recrystallization proceeds along the temperature gradient, the crystal grains are likely to grow larger, which leads to a larger grain size. By using the semiconductor thin film 5 having a large grain size for the active layer, a high-performance thin film transistor can be obtained.
【０００８】引き続き、図１を参照して本発明の作用を
詳細に説明する。一般に、シリコンの熱酸化膜は、ＭＯ
Ｓトランジスタにおいては理想的なＳｉ／ＳｉＯ2 界面
を形成できることが知られている。しかしながら、従来
熱酸化膜を形成する為には、１０００℃以上のプロセス
温度が必要であり、７００℃以下のプロセス温度が必須
の低温多結晶シリコンプロセスでは不可能であった。と
ころが、近年２ＭＰａ程度の高圧の酸化性雰囲気下で、
６００℃程度というガラス基板の耐熱限界内で、シリコ
ン薄膜上に熱酸化膜を形成する方法が提案されており、
例えば特開平１１−３５４５１５号公報、特開平１１−
１２６７５０号公報、特開平１１−３３０４７６号公
報、特開平１１−３３０４７７号公報などに開示されて
いる。例えば高圧水蒸気による熱酸化（以下、ＨＰＡ）
により、高品質なゲート酸化膜が得られている。ＨＰＡ
により、従来は不可能だった非晶質シリコンを熱酸化す
ることが可能になった。シリコン薄膜を高圧水蒸気酸化
した時の酸化レートは、温度と圧力及び膜質に依存する
が、例えば６００℃で２ＭＰａの水蒸気中では、非晶質
シリコン薄膜を酸化した場合熱酸化膜は２０〜４０ｎｍ
／ｈの成長速度で形成される。このＨＰＡでは、ガラス
基板上に形成した例えば膜厚７５ｎｍの非晶質シリコン
を、例えば６００℃、２ＭＰａの水蒸気中で１時間アニ
ールすると、非晶質シリコン上に膜厚が約４０ｎｍの酸
化シリコンが形成され、非晶質シリコンの残り膜厚は５
０ｎｍとなる。この状態、即ち非晶質シリコン上に酸化
シリコンがキャップされた状態でレーザアニールを行な
う。非晶質シリコンはＨＰＡの６００℃で先にアニール
されているので、残留水素濃度は１％未満に抑えられ
る。従って、レーザアニールを行なっても残留水素の突
沸による膜剥がれ現象は起こらない。又、ガラス基板も
６００℃でアニールされているので、レーザアニールの
段階では基板の熱収縮はほとんど起こらないという利点
がある。更に、熱酸化でキャップ膜を作成する為、理想
的なＳｉ／ＳｉＯ2 界面が得られており、不純物汚染の
心配は全くない。この様に、理想的なＳｉ／ＳｉＯ2 界
面を得ながら、レーザアニール特有の結晶粒界における
多結晶シリコンの突起を抑えることができる。Next, the operation of the present invention will be described in detail with reference to FIG. Generally, a silicon thermal oxide film is
It is known that an ideal Si / SiO 2 interface can be formed in an S transistor. However, conventionally, in order to form a thermal oxide film, a process temperature of 1000 ° C. or higher is required, and it is impossible in a low-temperature polycrystalline silicon process in which a process temperature of 700 ° C. or lower is essential. However, in recent years, under a high-pressure oxidizing atmosphere of about 2 MPa,
A method of forming a thermal oxide film on a silicon thin film within the heat resistance limit of a glass substrate of about 600 ° C. has been proposed,
For example, JP-A-11-354515 and JP-A-11-354515
These are disclosed in, for example, JP-A-126750, JP-A-11-330476, and JP-A-11-330577. For example, thermal oxidation with high-pressure steam (hereinafter, HPA)
As a result, a high quality gate oxide film is obtained. HPA
As a result, it has become possible to thermally oxidize amorphous silicon, which has been impossible in the past. The oxidation rate when the silicon thin film is subjected to high-pressure steam oxidation depends on the temperature, pressure and film quality. For example, in the case of 600 ° C. and 2 MPa steam, when the amorphous silicon thin film is oxidized, the thermal oxide film has a thickness of 20 to 40 nm.
/ H growth rate. In this HPA, when amorphous silicon having a thickness of, for example, 75 nm formed on a glass substrate is annealed at, for example, 600 ° C. in water vapor of 2 MPa for 1 hour, silicon oxide having a thickness of about 40 nm is formed on the amorphous silicon. And the remaining film thickness of amorphous silicon is 5
0 nm. Laser annealing is performed in this state, that is, in a state where silicon oxide is capped on amorphous silicon. Since the amorphous silicon has been previously annealed at 600 ° C. in HPA, the residual hydrogen concentration can be kept below 1%. Therefore, even if laser annealing is performed, the film peeling phenomenon due to bumping of residual hydrogen does not occur. Further, since the glass substrate is also annealed at 600 ° C., there is an advantage that the substrate hardly undergoes thermal contraction at the stage of laser annealing. Further, since the cap film is formed by thermal oxidation, an ideal Si / SiO 2 interface is obtained, and there is no concern about impurity contamination. In this way, it is possible to suppress the projection of polycrystalline silicon at the crystal grain boundary peculiar to laser annealing while obtaining an ideal Si / SiO 2 interface.
【０００９】又（Ｂ）に示す様に、非晶質シリコンを熱
酸化して得られたシリコン酸化膜３の一部をエッチング
して除去し、レーザアニールを行なうと、酸化膜３があ
る部分とない部分ではレーザ光の反射率が異なるので、
膜中で温度勾配が生じ温度の低い部分から温度の高い部
分に向かって結晶成長が起こるので、大粒径の結晶を形
成し易い。ここでは、レーザ光は例えば波長が３０８ｎ
ｍのＸｅＣｌエキシマレーザを用い、シリコン酸化膜３
の膜厚を反射率が最小となる５０ｎｍとし、シリコン半
導体薄膜５の熱酸化後における厚みが４０ｎｍである場
合を考える。酸化膜３が残っている領域ではレーザ照射
時に温度が上昇し、あるエネルギーで溶融状態となる。
一方、酸化膜３がない領域では温度が低いのでシリコン
は溶融せず、固体状態を保つ。従って温度勾配は固体状
態のシリコンから溶融状態のシリコンに向けて高くなる
状態が実現し、固体状態のシリコンを種結晶として結晶
成長が促進する。この結果、結晶粒径が１μｍ以上の大
粒径多結晶シリコンを、シリコン酸化膜３の下部に形成
できる。As shown in FIG. 2B, a portion of the silicon oxide film 3 obtained by thermally oxidizing amorphous silicon is removed by etching, and laser annealing is performed. Because the reflectance of the laser light is different in the part where there is no
Since a temperature gradient is generated in the film and crystal growth occurs from a portion having a low temperature to a portion having a high temperature, crystals having a large grain size are easily formed. Here, for example, the laser beam has a wavelength of 308n.
m XeCl excimer laser and silicon oxide film 3
Is assumed to be 50 nm at which the reflectance becomes minimum, and the thickness of the silicon semiconductor thin film 5 after thermal oxidation is 40 nm. In the region where the oxide film 3 remains, the temperature rises at the time of laser irradiation, and becomes a molten state with a certain energy.
On the other hand, in a region where the oxide film 3 is not present, the temperature is low, so that the silicon does not melt and remains in a solid state. Therefore, a state in which the temperature gradient increases from silicon in the solid state toward silicon in the molten state is realized, and crystal growth is promoted using the silicon in the solid state as a seed crystal. As a result, large-grain polycrystalline silicon having a crystal grain size of 1 μm or more can be formed below the silicon oxide film 3.
【００１０】図２は、上述した熱酸化工程に用いる高圧
水蒸気酸化処理装置の概念図である。図示する様に、本
装置は気密にシールされた圧力容器５１と、この中に収
納された反応容器５２とを備えている。外側の圧力容器
５１は例えばステンレスチールで構成されており、内側
の反応容器５２は例えば石英ガラスで構成されている。
反応容器５２の内部は処理室５３となっている。処理室
５３は、ヒータ５４によって加熱される。圧力容器５１
には昇圧ライン５５及び減圧ライン５６が接続されてい
る。又、処理室５３には、処理ガス供給ライン５７及び
処理ガス排気ライン５８とが接続されている。尚処理ガ
スは、水蒸気を主成分とする雰囲気又は窒素など不活性
な気体の雰囲気を生成するガスを意味する。前述した様
に、処理室５３は内壁が石英で構成された石英管（反応
容器５２）であり、半導体に金属の混入を防ぐ。反応容
器５２の周囲を囲む様に配されたヒータ５４は、処理室
５３内を３００〜７００℃に維持できる様になってい
る。昇圧ライン５５は空気源（Ａｉｒ）、減圧弁ＲＶ、
フローメータ、バルブＶを有し、バルブＶの開閉により
圧力容器５１内に空気を供給して、圧力容器を０．１〜
５Ｍｐａまで昇圧できる様になっている。減圧ライン５
６は、バルブＶの開閉により圧力容器５１内の空気を排
気し、圧力容器５１を減圧できる様になっている。処理
ガス供給ライン５７は、処理室５３内に処理ガスを放出
する為の下流部と、窒素供給ライン及び水供給ラインに
分枝している上流部とを備えている。下流部にはヒータ
５４が近接配置されており、処理ガスを予め処理室５３
内と同等の温度に加熱する。上流側の窒素供給ライン
は、供給源（Ｎ2 ）、減圧弁ＲＶ、フローメータ、バル
ブＶを有し、バルブＶの開閉により処理室５３内に処理
ガスを供給し、処理室５３を所定の処理ガス雰囲気にす
るとともに、処理室５３を０．１〜５Ｍｐａまで昇圧で
きるようになっている。水供給ラインは、ポンプＰ、バ
ルブＶを有し、水源から水を汲み上げてバルブＶの開閉
により、ヒータ５４に水を供給し、そのヒータ５４で水
を蒸発させて処理室５３内に供給している。処理室５３
の中央には、基板ステージ５９が配されており、処理対
象となるガラス基板やシリコン基板などを搭載する。FIG. 2 is a conceptual diagram of a high-pressure steam oxidation treatment apparatus used in the above-described thermal oxidation step. As shown, the apparatus includes a pressure vessel 51 which is hermetically sealed, and a reaction vessel 52 housed therein. The outer pressure vessel 51 is made of, for example, stainless steel, and the inner reaction vessel 52 is made of, for example, quartz glass.
The inside of the reaction vessel 52 is a processing chamber 53. The processing chamber 53 is heated by the heater 54. Pressure vessel 51
Is connected to a pressure increasing line 55 and a pressure reducing line 56. The processing chamber 53 is connected to a processing gas supply line 57 and a processing gas exhaust line 58. The processing gas means a gas that generates an atmosphere containing water vapor as a main component or an atmosphere of an inert gas such as nitrogen. As described above, the processing chamber 53 is a quartz tube (reaction vessel 52) whose inner wall is made of quartz, and prevents metal from being mixed into the semiconductor. The heater 54 arranged so as to surround the periphery of the reaction vessel 52 can maintain the inside of the processing chamber 53 at 300 to 700 ° C. The boost line 55 includes an air source (Air), a pressure reducing valve RV,
It has a flow meter and a valve V, supplies air into the pressure vessel 51 by opening and closing the valve V,
The pressure can be increased up to 5 Mpa. Decompression line 5
Reference numeral 6 indicates that the air in the pressure vessel 51 is exhausted by opening and closing the valve V, and the pressure vessel 51 can be depressurized. The processing gas supply line 57 includes a downstream portion for discharging the processing gas into the processing chamber 53, and an upstream portion branched to a nitrogen supply line and a water supply line. A heater 54 is disposed in the vicinity of the downstream side, and a processing gas is supplied to the processing chamber 53 in advance.
Heat to the same temperature as inside. The nitrogen supply line on the upstream side has a supply source (N 2 ), a pressure reducing valve RV, a flow meter, and a valve V. By opening and closing the valve V, a processing gas is supplied into the processing chamber 53. In addition to the processing gas atmosphere, the pressure in the processing chamber 53 can be increased to 0.1 to 5 MPa. The water supply line has a pump P and a valve V, pumps water from a water source, supplies water to the heater 54 by opening and closing the valve V, evaporates the water with the heater 54, and supplies the water into the processing chamber 53. ing. Processing room 53
A substrate stage 59 is arranged at the center of the substrate, and mounts a glass substrate or a silicon substrate to be processed.
【００１１】図３〜図５は、本発明に係る薄膜トランジ
スタの製造方法の一例を示す工程図である。この実施形
態では、トップゲート構造の薄膜トランジスタをガラス
などからなる絶縁基板上に形成している。本実施形態は
アクティブマトリクス型表示装置の駆動基板に用いられ
るものであり、絶縁基板上には画素スイッチング用の薄
膜トランジスタと、周辺回路を構成する薄膜トランジス
タを形成している。画素スイッチング用の薄膜トランジ
スタはｎチャネル型の薄膜トランジスタであり、周辺回
路用の薄膜トランジスタはＣＭＯＳとし、ｎチャネル型
及びｐチャネル型の薄膜トランジスタを含んでいる。FIGS. 3 to 5 are process diagrams showing an example of a method for manufacturing a thin film transistor according to the present invention. In this embodiment, a thin film transistor having a top gate structure is formed on an insulating substrate made of glass or the like. This embodiment is used for a drive substrate of an active matrix display device, and a thin film transistor for pixel switching and a thin film transistor forming a peripheral circuit are formed on an insulating substrate. The thin film transistor for pixel switching is an n-channel thin film transistor, the thin film transistor for the peripheral circuit is CMOS, and includes n-channel and p-channel thin film transistors.
【００１２】まず図３の（ａ）に示す様に、ガラスなど
からなる絶縁基板０上に、窒化シリコンからなるバッフ
ァ層６ａ及び酸化シリコンからなるバッファ層６ｂを順
に成膜する。各バッファ層の膜厚は約１００〜４００ｎ
ｍである。続いて、バッファ層６ｂの上に非晶質シリコ
ンからなる半導体薄膜５を約６０〜１６０ｎｍの厚みで
成膜する。以上の成膜は、プラズマＣＶＤ法やＬＰＣＶ
Ｄ法などを用いて連続的に行なうことができる。尚、絶
縁基板０は、ガラス材として例えば旭硝子社製のＡＮ６
３５やＡＮ１００を用いることができる。ＡＮ６３５の
歪点は６３５℃である。ＡＮ１００の歪点は６７０℃で
ある。あるいは、コーニング社製のＣｏｄｅ１７３７を
用いることができる。このガラス材料の歪点は６６７℃
である。バッファ層６ｂを構成するＳｉＯ2 膜は、無機
系のシランガス（ＳｉＨ4 、Ｓｉ 2 Ｈ6 など）とＯ２、
Ｎ２Ｏガス等を分解して成膜することが好ましい。又は
ＴＥＯＳ等の有機系シランガスとＯ２、Ｎ２Ｏとを分解
して生成しても良い。あるいは、スパッタ法や蒸着法に
よってＳｉＯ2 を形成してもよい。ここで、非晶質シリ
コンからなる半導体薄膜５の成膜にプラズマＣＶＤ法を
用いた場合は、膜中の水素を脱離する為に、窒素雰囲気
中で４００℃〜４５０℃１時間程度のアニールを行な
う。First, as shown in FIG.
A buffer made of silicon nitride on an insulating substrate 0 made of
Buffer layer 6a composed of silicon oxide and silicon oxide.
Is formed. The thickness of each buffer layer is about 100 to 400 n
m. Subsequently, an amorphous silicon is formed on the buffer layer 6b.
Semiconductor thin film 5 of about 60 to 160 nm in thickness.
Form a film. The above film formation is performed by a plasma CVD method or an LPCV
It can be performed continuously using the D method or the like. In addition,
The edge substrate 0 is made of a glass material such as AN6 manufactured by Asahi Glass Company.
35 or AN100 can be used. AN635
The strain point is 635 ° C. The strain point of AN100 is 670 ° C
is there. Alternatively, use Corning Code 1737
Can be used. The strain point of this glass material is 667 ° C
It is. SiO constituting buffer layer 6bTwo The membrane is inorganic
Silane gas (SiHFour , Si Two H6 Etc.) and O2,
N2It is preferable to form a film by decomposing O gas or the like. Or
Organic silane gas such as TEOS and O2, N2Decompose with O
May be generated. Alternatively, use sputtering or evaporation
Therefore SiOTwo May be formed. Here, the amorphous silicon
Plasma CVD method for forming semiconductor thin film 5 made of
If used, remove nitrogen from the film in a nitrogen atmosphere.
Anneal for about 1 hour at 400 ° C to 450 ° C in
U.
【００１３】次に（ｂ）に示す様に、高圧水蒸気酸化ア
ニールをして、非晶質シリコン又は微結晶シリコンの状
態にある半導体薄膜５を熱酸化する。酸化条件は、例え
ば６００℃、２ＭＰａの水蒸気中で２時間アニールす
る。この条件では、例えば半導体薄膜５の初期膜厚が７
５ｎｍの場合、半導体薄膜５の上にＳｉＯ2 からなる酸
化膜３が約８０ｎｍの厚みで形成され、半導体薄膜５の
残り膜厚は約４０ｎｍとなる。Next, as shown in FIG. 2B, high-pressure steam oxidation annealing is performed to thermally oxidize the semiconductor thin film 5 in the state of amorphous silicon or microcrystalline silicon. The oxidation condition is, for example, annealing at 600 ° C. and 2 MPa in water vapor for 2 hours. Under this condition, for example, the initial film thickness of the semiconductor thin film 5 is 7
In the case of 5 nm, the oxide film 3 made of SiO 2 is formed on the semiconductor thin film 5 with a thickness of about 80 nm, and the remaining thickness of the semiconductor thin film 5 is about 40 nm.
【００１４】次いで（ｃ）に示す様に、波長４００ｎｍ
以下のエキシマレーザ光（ＥＬＡ）を用いて、酸化膜３
越しにレーザアニールを行ない、非晶質シリコン又は微
結晶シリコンの状態にある半導体薄膜５を結晶化させ、
大粒径の多結晶シリコンに転換する。Next, as shown in FIG.
Using the following excimer laser light (ELA), the oxide film 3
Laser annealing to crystallize the semiconductor thin film 5 in the state of amorphous silicon or microcrystalline silicon,
Converts to large grain polycrystalline silicon.
【００１５】続いて（ｄ）に示す様に、結晶化された半
導体薄膜５とキャップ膜に用いた酸化膜３を同一のパタ
ンでエッチングし、各薄膜トランジスタの素子領域に合
わせてアイランド状に加工する。各領域毎にエッチング
された半導体薄膜５の端面でのリーク電流を抑制する
為、プラズマＣＶＤ法などでシリコン酸化膜を５〜２０
０ｎｍの厚みで成膜し、ゲート酸化膜３ａとする。場合
によってはこのゲート酸化膜３ａはなくてもよく、熱酸
化膜３のみでゲート絶縁膜を構成してもよい。ここで、
必要ならば後工程で作成する薄膜トランジスタの閾電圧
Ｖｔｈを制御する目的で、例えばＢ＋イオンをドーズ量
が０．１×１０12〜４×１０12／ｃｍ2 程度でイオン注
入する。この際の加速電圧は２０〜２００ｋｅＶであ
る。Subsequently, as shown in FIG. 1D, the crystallized semiconductor thin film 5 and the oxide film 3 used as the cap film are etched with the same pattern, and are processed into an island shape in accordance with the element region of each thin film transistor. . In order to suppress leakage current at the end face of the semiconductor thin film 5 etched for each region, a silicon oxide film is
The gate oxide film 3a is formed with a thickness of 0 nm. In some cases, the gate oxide film 3a may not be provided, and the gate insulating film may be constituted only by the thermal oxide film 3. here,
If necessary, for example, B + ions are implanted at a dose of about 0.1 × 10 12 to 4 × 10 12 / cm 2 for the purpose of controlling the threshold voltage Vth of a thin film transistor formed in a later step. The acceleration voltage at this time is 20 to 200 keV.
【００１６】次いで図４の（ｅ）に示す様に、ゲート酸
化膜３の上に、Ａｌ，Ｔｉ，Ｎｏ，Ｗ，Ｔａ，ドープト
多結晶シリコンなど、あるいはこれらの合金を２００〜
８００ｎｍ成膜し、パタニングしてゲート電極１を作成
する。次いで、Ｐ＋イオンを、質量分離イオン注入法で
半導体薄膜５に注入し、ＬＤＤ構造を作成する為のＬＤ
Ｄイオン注入を行なう。ドーズ量は４×１０12〜５×１
０13／ｃｍ2 で、加速電圧は６０〜９０ｋｅＶ程度であ
る。ＬＤＤイオン注入の結果、ゲート電極１の下方には
チャネル領域ｃｈが残され、その他の部分はＬＤＤイオ
ン注入の対象となっている。Next, as shown in FIG. 4E, on the gate oxide film 3, Al, Ti, No, W, Ta, doped polycrystalline silicon, etc.
An 800 nm film is formed and patterned to form the gate electrode 1. Next, P + ions are implanted into the semiconductor thin film 5 by a mass separation ion implantation method, and an LD for forming an LDD structure is formed.
D ion implantation is performed. Dose amount is 4 × 10 12 to 5 × 1
At 0 13 / cm 2 , the acceleration voltage is about 60 to 90 keV. As a result of the LDD ion implantation, a channel region ch is left below the gate electrode 1, and the other portions are subjected to LDD ion implantation.
【００１７】続いて（ｆ）に示す様に、ＬＤＤイオン注
入後、ｎチャネル型の薄膜トランジスタを形成する為の
レジストＲＳＴ１，ＲＳＴ２，ＲＳＴ３，ＲＳＴ４を形
成し、Ｐ＋イオンを質量分離型又は非質量分離型のイオ
ンシャワードーピング装置で、半導体薄膜５に注入す
る。ドーズ量は１×１０1４〜１×１０15／ｃｍ2 程度
であり、加速電圧は６０〜９０ｋｅＶ程度である。これ
により、ｎチャネル型の薄膜トランジスタのソース領域
Ｓ及びドレイン領域Ｄを形成する。尚、ソース領域Ｓと
チャネル領域ｃｈとの間及びドレイン領域Ｄとチャネル
領域ｃｈとの間にはＬＤＤ領域が残される。Subsequently, as shown in (f), after LDD ion implantation, resists RST1, RST2, RST3, and RST4 for forming an n-channel thin film transistor are formed, and P + ions are separated by mass separation type or non-mass separation type. Is implanted into the semiconductor thin film 5 using a type of ion shower doping apparatus. The dose is about 1 × 10 14 to 1 × 10 15 / cm 2 , and the acceleration voltage is about 60 to 90 keV. Thus, the source region S and the drain region D of the n-channel thin film transistor are formed. Note that an LDD region is left between the source region S and the channel region ch and between the drain region D and the channel region ch.
【００１８】次に（ｇ）に示す様に、ＣＭＯＳ回路を形
成する為、ｐチャネル型の薄膜トランジスタ用のレジス
トＲＳＴ５を形成し、ドーズ量１〜５×１０15／ｃｍ
2 、加速電圧３０ｋｅＶ程度でＢ＋イオンを注入し、ｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５でカバーされた
部分には、先の工程で回路用のｎチャネル型薄膜トラン
ジスタｎｃｈ−ＴＦＴと、画素スイッチング用のダブル
ゲート構造のＴＦＴが形成されている。Next, as shown in (g), a resist RST5 for a p-channel type thin film transistor is formed to form a CMOS circuit, and a dose amount is 1 to 5 × 10 15 / cm.
2. B + ions are implanted at an acceleration voltage of about 30 keV and p
A ch-TFT is formed. In the portion covered by RST5, an n-channel thin film transistor nch-TFT for a circuit and a TFT having a double gate structure for pixel switching are formed in the previous step.
【００１９】この後図５の（ｈ）に示す様に、ＳｉＯ2
を約６００ｎｍの厚みで成膜し、層間絶縁膜７とする。
ここで、半導体薄膜５に注入したドーパントの活性処理
となる。活性化は、レーザアニール、ランプアニール、
炉アニールの何れを用いてもよい。活性化アニール処理
後、ＳｉＮx を２００〜４００ｎｍの厚みで成膜し、パ
シベーション膜８とする。ここで、窒素雰囲気中３５０
〜４００℃の温度で水素化アニールを１時間施し、半導
体薄膜５中に水素を導入してｐｃｈ−ＴＦＴ、ｎｃｈ−
ＴＦＴ及び画素スイッチ用ＴＦＴの特性改善を図る。[0019] As shown in (h) of this Couto 5, SiO 2
Is formed to a thickness of about 600 nm to form an interlayer insulating film 7.
Here, the activation process of the dopant injected into the semiconductor thin film 5 is performed. Activation includes laser annealing, lamp annealing,
Any of furnace annealing may be used. After the activation annealing, SiN x is formed to a thickness of 200 to 400 nm to form a passivation film 8. Here, 350 in a nitrogen atmosphere
A hydrogenation anneal is performed at a temperature of about 400 ° C. for 1 hour, and hydrogen is introduced into the semiconductor thin film 5 so that pch-TFT,
The characteristics of TFTs and TFTs for pixel switches are improved.
【００２０】最後に（ｉ）に示す様に、層間絶縁膜７及
びパシベーション膜８にコンタクトホールを開口し、Ａ
ｌ−Ｓｉなどの金属をスパッタした後パタニングして配
線電極９に加工する。次いで、アクリル系の有機樹脂を
約１μｍ塗布し平坦化膜１０とする。この平坦化膜１０
にコンタクトホールを開口した後、ＩＴＯ、ＩＸＯなど
の透明導電膜をスパッタで成膜し、パタニングして画素
電極１１に加工する。この透明導電膜を約２２０℃で窒
素雰囲気中３０分間アニールし、アクティブマトリクス
型の表示装置用基板の完成となる。Finally, as shown in (i), contact holes are opened in the interlayer insulating film 7 and the passivation film 8, and A
After a metal such as l-Si is sputtered, patterning is performed to process the wiring electrode 9. Next, about 1 μm of an acrylic organic resin is applied to form a flattening film 10. This flattening film 10
After a contact hole is formed, a transparent conductive film such as ITO or IXO is formed by sputtering, patterned, and processed into the pixel electrode 11. The transparent conductive film is annealed at about 220 ° C. in a nitrogen atmosphere for 30 minutes to complete an active matrix type display device substrate.
【００２１】図６は、本発明に係る薄膜トランジスタの
製造方法の他の実施形態を示す工程図である。尚、図３
〜図５に示した先の実施形態と対応する部分には対応す
る参照番号を付して理解を容易にしている。まず（ａ）
に示す様に、絶縁基板０上に、バッファ層となるシリコ
ン窒化膜６ａ、シリコン酸化膜６ｂを約１００〜２００
ｎｍの厚みで堆積し、続いて非晶質シリコンからなる半
導体薄膜５を約６０〜１６０ｎｍの膜厚でプラズマＣＶ
Ｄ法もしくはＬＰＣＶＤ法などにより成膜する。次に
（ｂ）に示す様に、非晶質シリコン又は微結晶シリコン
からなる半導体薄膜５を高圧の水蒸気でアニールして、
シリコン酸化膜３を形成する。この工程までは、先の実
施形態と同様である。この熱酸化工程により、非晶質シ
リコンからなる半導体薄膜５の上にシリコン酸化膜が約
１〜１００ｎｍの厚みで形成される。FIG. 6 is a process chart showing another embodiment of the method for manufacturing a thin film transistor according to the present invention. FIG.
Corresponding reference numerals are assigned to portions corresponding to those of the previous embodiment shown in FIG. 5 to FIG. 5 to facilitate understanding. First (a)
As shown in FIG. 7, a silicon nitride film 6a and a silicon oxide film 6b serving as buffer layers are
Then, a semiconductor thin film 5 made of amorphous silicon is deposited to a thickness of about 60 to 160 nm by plasma CV.
The film is formed by the D method or the LPCVD method. Next, as shown in (b), the semiconductor thin film 5 made of amorphous silicon or microcrystalline silicon is annealed with high-pressure steam,
A silicon oxide film 3 is formed. Up to this step, it is the same as the previous embodiment. By this thermal oxidation step, a silicon oxide film is formed on semiconductor thin film 5 made of amorphous silicon with a thickness of about 1 to 100 nm.
【００２２】次いで（ｃ）に示す様に、熱酸化膜３の上
にレジストを塗布し、露光現像して所定のパタンのマス
クを形成する。このマスク越しに熱酸化膜３をエッチン
グしてパタニングする。この状態では、半導体薄膜５は
ベタのままで残されている一方、半導体薄膜５の上の酸
化膜３は所定のパタン（例えば後で形成される薄膜トラ
ンジスタの素子領域と同一の島状パタン）に加工され
る。ここで、波長が４００ｎｍ以下のエキシマレーザ光
（ＥＬＡ）を用いてレーザアニールし、非晶質シリコン
又は微結晶シリコンを多結晶に転換する。この時、酸化
膜３がある領域とない領域ではレーザエネルギーの反射
率が異なる為、レーザ照射時に酸化膜３のパタン形状に
応じて温度勾配が生じる。この温度勾配の為、温度が低
い方から高い方に結晶成長が進むので、大粒径の多結晶
シリコンを容易に形成できる。特に、素子領域に合わせ
て酸化膜３をパタニングしているので、ちょうど素子領
域の部分に大粒径の多結晶シリコンを作ることができ
る。しかも酸化膜３は非晶質シリコンを熱酸化して得ら
れた膜なので、Ｓｉ／ＳｉＯ2 の界面は理想的な清浄状
態に保たれる。この熱酸化膜３をゲート絶縁膜として用
いることにより、理想的なＭＯＳ構造が低温多結晶シリ
コンプロセスで実現できる。この後、（ｃ’）に示す様
に、酸化膜３と同じパタンで、結晶化された半導体薄膜
５をエッチングし、個々の素子領域に合わせて島状にパ
タニングする。この後、図３に示した工程（ｄ）に進
み、先の実施形態と同様な工程を経てトップゲート型の
薄膜トランジスタが得られる。Next, as shown in (c), a resist is applied on the thermal oxide film 3 and exposed and developed to form a mask of a predetermined pattern. The thermal oxide film 3 is etched and patterned through this mask. In this state, the semiconductor thin film 5 is left solid, while the oxide film 3 on the semiconductor thin film 5 is formed in a predetermined pattern (for example, the same island pattern as the element region of a thin film transistor to be formed later). Processed. Here, laser annealing is performed using excimer laser light (ELA) having a wavelength of 400 nm or less to convert amorphous silicon or microcrystalline silicon into polycrystal. At this time, since the reflectance of the laser energy is different between the region where the oxide film 3 is not provided and the region where the oxide film 3 is not provided, a temperature gradient is generated according to the pattern shape of the oxide film 3 during laser irradiation. Because of this temperature gradient, crystal growth proceeds from a lower temperature to a higher temperature, so that polycrystalline silicon having a large grain size can be easily formed. In particular, since the oxide film 3 is patterned in accordance with the element region, large grain polycrystalline silicon can be formed just in the element region. Moreover, since the oxide film 3 is a film obtained by thermally oxidizing amorphous silicon, the interface of Si / SiO 2 is kept in an ideally clean state. By using this thermal oxide film 3 as a gate insulating film, an ideal MOS structure can be realized by a low-temperature polycrystalline silicon process. Thereafter, as shown in (c ′), the crystallized semiconductor thin film 5 is etched with the same pattern as the oxide film 3 and patterned in an island shape in accordance with each element region. Thereafter, the process proceeds to step (d) shown in FIG. 3, and through the same steps as in the previous embodiment, a top-gate thin film transistor is obtained.
【００２３】図７は、本発明に従って作成された駆動基
板を用いて組み立てられたアクティブマトリクス型液晶
表示装置の一例を示す模式的な斜視図である。図示する
ように、本表示装置は一対の絶縁基板０，１０２と両者
の間に保持された電気光学物質１０３とを備えたパネル
構造を有する。電気光学物質１０３としては、液晶材料
を用いる。下側の絶縁基板０には画素アレイ部１０４と
駆動回路部とが集積形成されている。駆動回路部は垂直
駆動回路１０５と水平駆動回路１０６とに分かれてい
る。又、絶縁基板０の周辺部上端には外部接続用の端子
部１０７が形成されている。端子部１０７は配線１０８
を介して垂直駆動回路１０５及び水平駆動回路１０６に
接続している。画素アレイ部１０４には行状のゲート配
線１０９と列状の信号配線１１０が形成されている。両
配線の交差部には画素電極１１とこれを駆動する薄膜ト
ランジスタＴＦＴが形成されている。薄膜トランジスタ
ＴＦＴのゲート電極は対応するゲート配線１０９に接続
され、ドレイン領域は対応する画素電極１１に接続さ
れ、ソース領域は対応する信号配線１１０に接続してい
る。ゲート配線１０９は垂直駆動回路１０５に接続する
一方、信号配線１１０は水平駆動回路１０６に接続して
いる。画素電極１１をスイッチング駆動する薄膜トラン
ジスタＴＦＴ及び垂直駆動回路１０５と水平駆動回路１
０６に含まれる薄膜トランジスタは、本発明に従って作
成されたものである。FIG. 7 is a schematic perspective view showing an example of an active matrix type liquid crystal display device assembled using a driving substrate made according to the present invention. As shown, the display device has a panel structure including a pair of insulating substrates 0 and 102 and an electro-optical material 103 held between the two substrates. As the electro-optic substance 103, a liquid crystal material is used. On the lower insulating substrate 0, the pixel array unit 104 and the drive circuit unit are formed integrally. The drive circuit section is divided into a vertical drive circuit 105 and a horizontal drive circuit 106. A terminal 107 for external connection is formed at the upper end of the peripheral portion of the insulating substrate 0. The terminal 107 is a wiring 108
Are connected to the vertical drive circuit 105 and the horizontal drive circuit 106 via the. A row-shaped gate wiring 109 and a column-shaped signal wiring 110 are formed in the pixel array unit 104. A pixel electrode 11 and a thin film transistor TFT for driving the pixel electrode 11 are formed at the intersection of the two wires. The gate electrode of the thin film transistor TFT is connected to the corresponding gate line 109, the drain region is connected to the corresponding pixel electrode 11, and the source region is connected to the corresponding signal line 110. The gate wiring 109 is connected to the vertical driving circuit 105, while the signal wiring 110 is connected to the horizontal driving circuit 106. A thin film transistor TFT for switching and driving the pixel electrode 11; a vertical drive circuit 105; and a horizontal drive circuit 1
The thin film transistor included in 06 is manufactured according to the present invention.
【００２４】図８は、本発明に従って作成された薄膜ト
ランジスタを集積形成した、エレクトロルミネッセンス
表示装置の一例を示す模式的な断面図である。本実施例
は、画素として有機エレクトロルミネッセンス素子ＯＬ
ＥＤを用いている。ＯＬＥＤは陽極Ａ，有機層２１０及
び陰極Ｋを順に重ねたものである。陽極Ａは画素毎に分
離しており、例えばクロムからなり基本的に光反射性で
ある。陰極Ｋは画素間で共通接続されており、例えば極
薄の金属層２１１と透明導電層２１２の積層構造であ
り、基本的に光透過性である。係る構成を有するＯＬＥ
Ｄの陽極Ａ／陰極Ｋ間に順方向の電圧（１０Ｖ程度）を
印加すると、電子や正孔などキャリアの注入が起こり、
発光が観測される。ＯＬＥＤの動作は、陽極Ａから注入
された正孔と陰極Ｋから注入された電子により形成され
た励起子による発光と考えられる。FIG. 8 is a schematic sectional view showing an example of an electroluminescent display device in which thin film transistors formed according to the present invention are integrated. In this embodiment, an organic electroluminescent element OL is used as a pixel.
ED is used. The OLED has an anode A, an organic layer 210 and a cathode K stacked in this order. The anode A is separated for each pixel, and is made of, for example, chromium and is basically light-reflective. The cathode K is commonly connected between the pixels, and has a laminated structure of, for example, an extremely thin metal layer 211 and a transparent conductive layer 212, and is basically light transmissive. OLE having such a configuration
When a forward voltage (about 10 V) is applied between the anode A and the cathode K of D, carriers such as electrons and holes are injected,
Light emission is observed. The operation of the OLED is considered to be light emission by excitons formed by holes injected from the anode A and electrons injected from the cathode K.
【００２５】一方、ＯＬＥＤを駆動する薄膜トランジス
タＴＦＴは、ガラスなどからなる基板０の上に形成され
た下地層６と、その上面に重ねられた半導体薄膜５と、
ゲート絶縁膜を介して半導体薄膜５の上方に重ねられた
ゲート電極とからなる。薄膜トランジスタＴＦＴはＯＬ
ＥＤに供給される電流の通路となるソース領域Ｓ、チャ
ネル領域Ｃｈ及びドレイン領域Ｄを備えている。チャネ
ル領域Ｃｈは丁度ゲート電極１の直下に位置する。この
トップゲート構造を有する薄膜トランジスタＴＦＴは層
間絶縁膜７により被覆されており、その上には配線電極
９及びドレイン電極２００が形成されている。これらの
上には別の層間絶縁膜９１を介して前述したＯＬＥＤが
成膜されている。このＯＬＥＤの陽極Ａはドレイン電極
２００を介して薄膜トランジスタＴＦＴに電気接続され
ている。On the other hand, a thin film transistor TFT for driving an OLED includes a base layer 6 formed on a substrate 0 made of glass or the like, a semiconductor thin film 5 stacked on the upper surface thereof,
A gate electrode overlying the semiconductor thin film 5 with a gate insulating film interposed therebetween. The thin film transistor TFT is OL
The semiconductor device includes a source region S, a channel region Ch, and a drain region D that serve as a path for a current supplied to the ED. The channel region Ch is located just below the gate electrode 1. The thin film transistor TFT having the top gate structure is covered with an interlayer insulating film 7, on which a wiring electrode 9 and a drain electrode 200 are formed. On these, the above-mentioned OLED is formed via another interlayer insulating film 91. The anode A of the OLED is electrically connected to the thin film transistor TFT via the drain electrode 200.
【００２６】図９は、図７又は図８に示した表示装置を
組み込んだ携帯情報端末装置の一例を示す模式的な斜視
図である。携帯情報端末装置（ＰＤＡ）３００は、命令
を入力する操作部３１１と、命令に応じて情報を処理す
る処理部３１０と、処理された情報を表示する表示部３
２０とを一体的に組み込んだコンパクト構造となってい
る。処理部３１０は、ＰＤＡとしての基本機能（通信
部、音声処理部、制御部及び記憶部など）を備えてい
る。これらの機能を、ＣＰＵなどからなる制御部が制御
することで、電話機能、メール機能、パソコン機能、パ
ソコン通信機能、個人情報管理機能などが実現できる。
更に、操作部３１１を備えており、この操作部３１１を
操作することにより、各種機能を選択できる。処理部３
１０は、実行する処理内容に応じて画像情報を生成す
る。表示部３２０は、情報処理部３１０が生成した画像
情報を表示する。ここで、表示部３２０は、本発明に従
って作成されたＴＦＴを含んでいるFIG. 9 is a schematic perspective view showing an example of a portable information terminal device incorporating the display device shown in FIG. 7 or FIG. The portable information terminal device (PDA) 300 includes an operation unit 311 for inputting an instruction, a processing unit 310 for processing information according to the instruction, and a display unit 3 for displaying the processed information.
20 is integrated into a compact structure. The processing unit 310 has basic functions as a PDA (a communication unit, a voice processing unit, a control unit, a storage unit, and the like). By controlling these functions by a control unit including a CPU, a telephone function, a mail function, a personal computer function, a personal computer communication function, a personal information management function, and the like can be realized.
Further, an operation unit 311 is provided, and various functions can be selected by operating the operation unit 311. Processing unit 3
10 generates image information according to the content of processing to be executed. The display unit 320 displays the image information generated by the information processing unit 310. Here, the display unit 320 includes a TFT manufactured according to the present invention.
【００２７】図１０は、本発明に係るディスプレイを組
み込んだ携帯電話装置の一例を示す模式的な平面図であ
る。図示する様に、携帯電話端末装置４００は、発呼及
び着呼に関する操作を行なう操作部と、この操作に応じ
て通話を可能にする通話部と、少なくともこの操作に関
する情報を表示可能な表示部とを一体的に組み込んだコ
ンパクト構造となっている。具体的には、携帯電話端末
装置４００は、無線送受信用のアンテナ４３１、受話器
（スピーカ）４３２及び送話器（マイクロフォン）４３
３を備えるとともに、ダイヤルキーなどの操作キー４３
４と表示部４３５とを備えている。この表示部４３５は
本発明に従って作成されたものである。携帯電話端末装
置４００は、個人名と電話番号などの電話帳情報を、表
示部４３５に表示することができる。場合によっては、
受信した電子メールを表示部４３５に表示することも可
能である。FIG. 10 is a schematic plan view showing an example of a portable telephone device incorporating a display according to the present invention. As shown in the figure, the mobile phone terminal device 400 includes an operation unit for performing operations relating to outgoing and incoming calls, a communication unit for enabling a telephone call in accordance with the operations, and a display unit for displaying at least information relating to the operations. It has a compact structure that incorporates Specifically, the mobile phone terminal device 400 includes an antenna 431 for wireless transmission and reception, a receiver (speaker) 432, and a transmitter (microphone) 43.
And operation keys 43 such as dial keys.
4 and a display unit 435. The display unit 435 is created according to the present invention. The mobile phone terminal device 400 can display telephone directory information such as a personal name and a telephone number on the display unit 435. In some cases,
It is also possible to display the received e-mail on the display unit 435.
【００２８】[0028]
【発明の効果】以上説明した様に、本発明によれば、薄
膜トランジスタの製造方法において、非晶質シリコン上
にＨＰＡでシリコン酸化膜がキャップされた状態でレー
ザアニールを行なう。非晶質シリコンは予めＨＰＡの６
００℃でアニールされているので残留水素濃度は１％以
下に抑えられ、レーザアニール時の膜剥がれ現象は起こ
らない。又、ガラス基板も６００℃で予めＨＰＡアニー
ルされているので、基板の熱収縮はこれ以降起こらな
い。更に熱酸化である為、理想的なＳｉ／ＳｉＯ2界面
が得られており不純物汚染の心配は全くない。この様に
理想的なＳｉ／ＳｉＯ2 界面を得ながら、レーザアニー
ル特有の結晶粒界での突起を抑えることができるという
大きな利点を有する。結晶粒界での突起が抑えられるこ
とから、ＭＯＳ構造でのＳｉ／ＳｉＯ2 界面がより平坦
になり、薄膜トランジスタの移動度改善に寄与できる。
又、絶縁膜の緻密化に伴いゲート耐圧の向上も図れる
為、ゲート絶縁膜の薄膜化が可能となる。即ち、本発明
により大面積のガラス基板上に高性能薄膜トランジスタ
を集積形成できるので、ディスプレイパネル上に高機能
回路を集積化でき、所謂システムディスプレイの実現に
大きく寄与できる。又、酸化膜の一部を除去してレーザ
アニールを行なう方法では、シリコン膜内に生ずる温度
勾配を利用して結晶粒径を拡大させることができる。こ
の結果、大粒径の多結晶シリコンが得られ、高移動度の
ＴＦＴを作成することが容易になるという効果が得られ
る。As described above, according to the present invention, in a method for manufacturing a thin film transistor, laser annealing is performed in a state where a silicon oxide film is capped on amorphous silicon by HPA. Amorphous silicon is HPA 6
Since the annealing is performed at 00 ° C., the residual hydrogen concentration is suppressed to 1% or less, and the film peeling phenomenon during laser annealing does not occur. In addition, since the glass substrate is also pre-HPA-annealed at 600 ° C., no thermal shrinkage of the substrate occurs thereafter. Furthermore, because of thermal oxidation, an ideal Si / SiO 2 interface is obtained and there is no concern about impurity contamination. Thus, there is a great advantage that projections at crystal grain boundaries specific to laser annealing can be suppressed while obtaining an ideal Si / SiO 2 interface. Since the projections at the crystal grain boundaries are suppressed, the Si / SiO 2 interface in the MOS structure becomes flatter, which can contribute to improving the mobility of the thin film transistor.
Further, since the gate withstand voltage can be improved with the increase in the density of the insulating film, the thickness of the gate insulating film can be reduced. That is, according to the present invention, a high-performance thin film transistor can be integratedly formed on a large-sized glass substrate, so that a high-performance circuit can be integrated on a display panel, which greatly contributes to realizing a so-called system display. In the method of performing laser annealing by removing a part of the oxide film, the crystal grain size can be increased by utilizing a temperature gradient generated in the silicon film. As a result, polycrystalline silicon having a large grain size can be obtained, and an effect that it is easy to manufacture a TFT with high mobility can be obtained.
【図１】本発明に係る半導体薄膜の形成方法を示す模式
図である。FIG. 1 is a schematic view illustrating a method for forming a semiconductor thin film according to the present invention.
【図２】本発明に係る半導体薄膜の形成方法の実施に使
う高圧水蒸気熱酸化装置の一例を示す模式図である。FIG. 2 is a schematic view showing an example of a high-pressure steam thermal oxidation apparatus used for carrying out the method for forming a semiconductor thin film according to the present invention.
【図３】本発明に係る薄膜トランジスタの製造方法の実
施形態を示す工程図である。FIG. 3 is a process chart showing an embodiment of a method for manufacturing a thin film transistor according to the present invention.
【図４】本発明に係る薄膜トランジスタの製造方法の実
施形態を示す工程図である。FIG. 4 is a process chart showing an embodiment of a method for manufacturing a thin film transistor according to the present invention.
【図５】本発明に係る薄膜トランジスタの製造方法の実
施形態を示す工程図である。FIG. 5 is a process chart showing an embodiment of a method for manufacturing a thin film transistor according to the present invention.
【図６】本発明に係る薄膜トランジスタの製造方法の他
の実施形態を示す工程図である。FIG. 6 is a process chart showing another embodiment of the method for manufacturing a thin film transistor according to the present invention.
【図７】本発明に従って製造された薄膜トランジスタを
用いた液晶表示装置の一例を示す模式的な斜視図であ
る。FIG. 7 is a schematic perspective view showing an example of a liquid crystal display device using a thin film transistor manufactured according to the present invention.
【図８】本発明に従って製造された薄膜トランジスタを
組み込んだエレクトロルミネッセンス表示装置の一例を
示す部分断面図である。FIG. 8 is a partial cross-sectional view showing an example of an electroluminescence display device incorporating a thin film transistor manufactured according to the present invention.
【図９】本発明に係る表示装置を組み込んだ携帯情報端
末装置の一例を示す模式的な斜視図である。FIG. 9 is a schematic perspective view showing an example of a portable information terminal device incorporating a display device according to the present invention.
【図１０】本発明に係る表示装置を組み込んだ携帯電話
端末装置の一例を示す模式的な平面図である。FIG. 10 is a schematic plan view showing an example of a mobile phone terminal device incorporating a display device according to the present invention.
０・・・絶縁基板、１・・・ゲート電極、３・・・熱酸
化膜、５・・・半導体薄膜0 ... insulating substrate, 1 ... gate electrode, 3 ... thermal oxide film, 5 ... semiconductor thin film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６２７Ｇ 33/26 ６１７Ｖ Ｆターム(参考） 2H092 GA29 JA24 JA37 JA46 JB57 KA04 KB24 KB25 MA05 MA07 MA17 MA25 MA29 MA30 NA21 NA25 3K007 AB18 DA01 DB03 EB00 FA01 FA02 FA03 5C094 AA43 BA03 BA43 CA19 DA14 DA15 DB04 EA04 EA07 EB02 5F052 AA02 AA11 AA17 BB07 CA01 CA02 CA09 DA02 DB02 DB03 EA01 EA06 EA15 FA19 JA01 5F110 AA17 AA26 AA30 BB02 BB04 CC02 DD02 DD07 DD13 DD14 DD17 EE03 EE04 EE06 EE09 EE28 FF02 FF09 FF23 FF30 FF36 GG02 GG13 GG24 GG25 GG32 GG45 GG47 GG58 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL06 HL23 HM15 NN03 NN04 NN05 NN23 NN27 NN34 NN36 NN72 NN73 NN78 PP03 PP04 PP11 PP29 PP31 PP35 QQ10 QQ24 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H05B 33/14 H01L 29/78 627G 33/26 617V F term (Reference) 2H092 GA29 JA24 JA37 JA46 JB57 KA04 KB24 KB25 MA05 MA07 MA17 MA25 MA29 MA30 NA21 NA25 3K007 AB18 DA01 DB03 EB00 FA01 FA02 FA03 5C094 AA43 BA03 BA43 CA19 DA14 DA15 DB04 EA04 EA07 EB02 5F052 AA02 AA11 AA17 BB07 CA01 CA02 CA09 DA02 DB02 DB03 EA01 A01 EA01 A01 EA01 A02 EA01 DD02 DD07 DD13 DD14 DD17 EE03 EE04 EE06 EE09 EE28 FF02 FF09 FF23 FF30 FF36 GG02 GG13 GG24 GG25 GG32 GG45 GG47 GG58 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL06 HL23 NN15 NN15 NN03 NN03 NN03 NN03 NN03 NN03 NN03 NN03 NN03 NN03
Claims (53)
を成膜する成膜工程と、 酸化能力が有る気体を含む加圧雰囲気下で該半導体薄膜
の表面を熱酸化して酸化膜を生成する熱酸化工程と、 該酸化膜を介して該半導体薄膜にエネルギービームを照
射して、該半導体薄膜を非単結晶から多結晶に転換する
結晶化工程とを行うことを特徴とする半導体薄膜の形成
方法。1. A film forming step of forming a non-single-crystal semiconductor thin film on an insulating substrate, and thermally oxidizing a surface of the semiconductor thin film in a pressurized atmosphere containing a gas having an oxidizing ability to form an oxide film. A semiconductor step of irradiating the semiconductor thin film with an energy beam through the oxide film to convert the semiconductor thin film from non-single crystal to polycrystal. A method for forming a thin film.
タンに従ってエッチングし該半導体薄膜の表面を部分的
に露出した状態で、エネルギービームを該半導体薄膜に
照射することを特徴とする請求項１記載の半導体薄膜の
形成方法。2. The crystallization step includes irradiating the semiconductor thin film with an energy beam while etching the oxide film according to a predetermined pattern and partially exposing the surface of the semiconductor thin film. Item 3. The method for forming a semiconductor thin film according to Item 1.
として、波長４００ｎｍ以下のエキシマレーザ光を用い
ることを特徴とする請求項ｌ記載のの半導体薄膜の形成
方法。3. The method according to claim 1, wherein the crystallization step uses excimer laser light having a wavelength of 400 nm or less as the energy beam.
を含む積層構造を有する薄膜トランジスタの製造方法で
あって、 絶縁性の基板上に非単結晶の半導体薄膜を成膜する成膜
工程と、 酸化能力が有る気体を含む加圧雰囲気下で該半導体薄膜
の表面を熱酸化して酸化膜を生成する熱酸化工程と、 該酸化膜を介して該半導体薄膜にエネルギービームを照
射して、該半導体薄膜を非単結晶から多結晶に転換する
結晶化工程とを含むことを特徴とする薄膜トランジスタ
の製造方法。4. A method for manufacturing a thin film transistor having a laminated structure including a semiconductor thin film, an oxide film, and a gate electrode, the method comprising: forming a non-single-crystal semiconductor thin film on an insulating substrate; A thermal oxidation step of thermally oxidizing the surface of the semiconductor thin film under a pressurized atmosphere containing a gas having an oxidizing ability to form an oxide film; and irradiating the semiconductor thin film with an energy beam through the oxide film, A crystallization step of converting the semiconductor thin film from non-single crystal to polycrystal.
程を含むことを特徴とする請求項４記載の薄膜トランジ
スタの製造方法。5. The method according to claim 4, further comprising a step of forming a gate electrode on said oxide film.
タンに従ってエッチングし該半導体薄膜の表面を部分的
に露出した状態で、エネルギービームを該半導体薄膜に
照射することを特徴とする請求項４記載の薄膜トランジ
スタの製造方法。6. The crystallization step includes irradiating the semiconductor thin film with an energy beam in a state where the oxide film is etched according to a predetermined pattern and a surface of the semiconductor thin film is partially exposed. Item 5. A method for manufacturing a thin film transistor according to Item 4.
タンに従ってエッチングし薄膜トランジスタの素子領域
となる部分以外の部分から該酸化膜を選択的に除去する
ことを特徴とする請求項６記載の薄膜トランジスタの製
造方法。7. The crystallization step according to claim 6, wherein the oxide film is etched in accordance with a predetermined pattern to selectively remove the oxide film from a portion other than a portion to be an element region of the thin film transistor. Method for manufacturing thin film transistor.
として、波長４００ｎｍ以下のエキシマレーザ光を用い
ることを特徴とする請求項４記載の薄膜トランジスタの
製造方法。8. The method according to claim 4, wherein in the crystallization step, an excimer laser beam having a wavelength of 400 nm or less is used as the energy beam.
の基板と、該間隙に保持された液晶とからなり、一方の
基板には画素電極とこれを駆動する薄膜トランジスタを
配し、他方の基板には該画素電極に対面する電極を配
し、該薄膜トランジスタは、半導体薄膜と、酸化膜と、
ゲート電極とを含む積層構造を有する液晶表示装置の製
造方法において、 一方の基板上に非単結晶の半導体薄膜を成膜する成膜工
程と、 酸化能力が有る気体を含む加圧雰囲気下で該半導体薄膜
の表面を熱酸化して酸化膜を生成する熱酸化工程と、 該酸化膜を介して該半導体薄膜にエネルギービームを照
射して、該半導体薄膜を非単結晶から多結晶に転換する
結晶化工程とを含むことを特徴とする液晶表示装置の製
造方法。9. A liquid crystal display device comprising: a pair of substrates facing each other with a predetermined gap therebetween; and liquid crystal held in the gap. One substrate is provided with a pixel electrode and a thin film transistor for driving the pixel electrode. An electrode facing the pixel electrode is disposed, and the thin film transistor has a semiconductor thin film, an oxide film,
In a method for manufacturing a liquid crystal display device having a stacked structure including a gate electrode, a film forming step of forming a non-single-crystal semiconductor thin film on one substrate; A thermal oxidation step of thermally oxidizing the surface of the semiconductor thin film to form an oxide film; and irradiating the semiconductor thin film with an energy beam through the oxide film to convert the semiconductor thin film from non-single crystal to polycrystal. And a method of manufacturing a liquid crystal display device.
工程を含むことを特徴とする請求項９記載の液晶表示装
置の製造方法。10. The method for manufacturing a liquid crystal display device according to claim 9, further comprising a step of forming a gate electrode on said oxide film.
パタンに従ってエッチングし該半導体薄膜の表面を部分
的に露出した状態で、エネルギービームを該半導体薄膜
に照射することを特徴とする請求項９記載の液晶表示装
置の製造方法。11. The crystallization step includes irradiating the semiconductor thin film with an energy beam in a state where the oxide film is etched in accordance with a predetermined pattern to partially expose the surface of the semiconductor thin film. Item 10. The method for manufacturing a liquid crystal display device according to item 9.
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去す
ることを特徴とする請求項１１記載の液晶表示装置の製
造方法。12. The crystallization step according to claim 11, wherein the oxide film is etched according to a predetermined pattern to selectively remove the oxide film from a portion other than a portion to be an element region of the thin film transistor. Of manufacturing a liquid crystal display device.
ムとして、波長４００ｎｍ以下のエキシマレーザ光を用
いることを特徴とする請求項９記載の液晶表示装置の製
造方法。13. The method according to claim 9, wherein in the crystallization step, excimer laser light having a wavelength of 400 nm or less is used as the energy beam.
センス素子とこれを駆動する薄膜トランジスタを配し、
該薄膜トランジスタは、半導体薄膜と、酸化膜と、ゲー
ト電極とを含む積層構造を有するエレクトロルミネッセ
ンス表示装置の製造方法において、 該基板の上に非単結晶の半導体薄膜を成膜する成膜工程
と、 酸化能力が有る気体を含む加圧雰囲気下で該半導体薄膜
の表面を熱酸化して酸化膜を生成する熱酸化工程と、 該酸化膜を介して該半導体薄膜にエネルギービームを照
射して、該半導体薄膜を非単結晶から多結晶に転換する
結晶化工程とを含むことを特徴とするエレクトロルミネ
ッセンス表示装置の製造方法。14. An electroluminescent element and a thin film transistor for driving the same are arranged on an insulating substrate,
The thin film transistor is a method of manufacturing an electroluminescent display device having a stacked structure including a semiconductor thin film, an oxide film, and a gate electrode, a film forming step of forming a non-single-crystal semiconductor thin film on the substrate, A thermal oxidation step of thermally oxidizing the surface of the semiconductor thin film under a pressurized atmosphere containing a gas having an oxidizing ability to form an oxide film; irradiating the semiconductor thin film with an energy beam through the oxide film; A crystallization step of converting the semiconductor thin film from non-single crystal to polycrystal.
工程を含むことを特徴とする請求項１４記載のエレクト
ロルミネッセンス表示装置の製造方法。15. The method according to claim 14, further comprising the step of forming a gate electrode on the oxide film.
パタンに従ってエッチングし該半導体薄膜の表面を部分
的に露出した状態で、エネルギービームを該半導体薄膜
に照射することを特徴とする請求項１４記載のエレクト
ロルミネッセンス表示装置の製造方法。16. The crystallization step includes irradiating the semiconductor thin film with an energy beam while etching the oxide film according to a predetermined pattern and partially exposing the surface of the semiconductor thin film. Item 15. A method for manufacturing an electroluminescent display device according to item 14.
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去す
ることを特徴とする請求項１６記載のエレクトロルミネ
ッセンス表示装置の製造方法。17. The crystallization step according to claim 16, wherein the oxide film is etched according to a predetermined pattern to selectively remove the oxide film from a portion other than a portion to be an element region of the thin film transistor. A method for manufacturing an electroluminescent display device.
ムとして、波長４００ｎｍ以下のエキシマレーザ光を用
いることを特徴とする請求項１４記載のエレクトロルミ
ネッセンス表示装置の製造方法。18. The method according to claim 14, wherein in the crystallization step, an excimer laser beam having a wavelength of 400 nm or less is used as the energy beam.
とを含む積層構造を有する薄膜トランジスタであって、 前記半導体薄膜は、絶縁性の基板上に非単結晶の半導体
薄膜を成膜した後、酸化能力が有る気体を含む加圧雰囲
気下で該半導体薄膜の表面を熱酸化して酸化膜により被
覆し、該酸化膜を介して該半導体薄膜にエネルギービー
ムを照射して非単結晶から多結晶に転換したものである
ことを特徴とする薄膜トランジスタ。19. A thin film transistor having a stacked structure including a semiconductor thin film, an oxide film, and a gate electrode, wherein the semiconductor thin film is formed by forming a non-single-crystal semiconductor thin film on an insulating substrate; The surface of the semiconductor thin film is thermally oxidized under a pressurized atmosphere containing a gas having an oxidizing ability to be covered with an oxide film, and the semiconductor thin film is irradiated with an energy beam through the oxide film to convert the non-single crystal to the polycrystalline A thin film transistor characterized by being converted into a thin film transistor.
成されていることを特徴とする請求項１９記載の薄膜ト
ランジスタ。20. The thin film transistor according to claim 19, wherein said gate electrode is formed on said oxide film.
パタンに従ってエッチングし表面を部分的に露出した状
態で、エネルギービームを照射して非単結晶から多結晶
に転換したものであることを特徴とする請求項１９記載
の薄膜トランジスタ。21. The semiconductor thin film, which has been converted from a non-single crystal to a polycrystal by irradiating an energy beam with the oxide film being etched according to a predetermined pattern and partially exposing the surface. The thin film transistor according to claim 19, wherein:
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去し
た状態で、エネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする請求項２１
記載の薄膜トランジスタ。22. The semiconductor thin film is irradiated with an energy beam in a state where the oxide film is etched in accordance with a predetermined pattern and the oxide film is selectively removed from a portion other than a portion to be an element region of the thin film transistor. 22. A material converted from a single crystal to a polycrystal.
The thin film transistor as described in the above.
ムとして波長４００ｎｍ以下のエキシマレーザ光を照射
して、非単結晶から多結晶に転換したものであることを
特徴とする請求項１９記載の薄膜トランジスタ。23. The thin film transistor according to claim 19, wherein the semiconductor thin film is a film converted from non-single crystal to polycrystal by irradiating an excimer laser beam having a wavelength of 400 nm or less as the energy beam.
対の基板と、該間隙に保持された液晶とからなり、一方
の基板には画素電極とこれを駆動する薄膜トランジスタ
を配し、他方の基板には該画素電極に対面する電極を配
し、該薄膜トランジスタは、半導体薄膜と酸化膜とゲー
ト電極とを含む積層構造を有する液晶表示装置において
前記半導体薄膜は、該一方の基板上に非単結晶の半導体
薄膜を成膜した後、酸化能力が有る気体を含む加圧雰囲
気下で該半導体薄膜の表面を熱酸化して酸化膜により被
覆し、該酸化膜を介して該半導体薄膜にエネルギービー
ムを照射して非単結晶から多結晶に転換したものである
ことを特徴とする液晶表示装置。24. A liquid crystal display device comprising: a pair of substrates facing each other with a predetermined gap therebetween; and liquid crystal held in the gap. One of the substrates has a pixel electrode and a thin film transistor for driving the pixel electrode. An electrode facing the pixel electrode, wherein the thin film transistor is a liquid crystal display device having a stacked structure including a semiconductor thin film, an oxide film, and a gate electrode; After the semiconductor thin film is formed, the surface of the semiconductor thin film is thermally oxidized under a pressurized atmosphere containing a gas having an oxidizing ability to be covered with an oxide film, and an energy beam is applied to the semiconductor thin film via the oxide film. A liquid crystal display device which is converted from a non-single crystal to a polycrystal by irradiation.
成されていることを特徴とする請求項２４記載の液晶表
示装置。25. The liquid crystal display device according to claim 24, wherein the gate electrode is formed on the oxide film.
パタンに従ってエッチングし表面を部分的に露出した状
態で、エネルギービームを照射して非単結晶から多結晶
に転換したものであることを特徴とする請求項２４記載
の液晶表示装置。26. The semiconductor thin film which has been converted from non-single crystal to polycrystal by irradiating an energy beam with the oxide film being etched according to a predetermined pattern and partially exposing the surface. 25. The liquid crystal display device according to claim 24, wherein:
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去し
た状態で、エネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする請求項２６
記載の液晶表示装置。27. The semiconductor thin film is irradiated with an energy beam in a state where the oxide film is etched in accordance with a predetermined pattern and the oxide film is selectively removed from a portion other than a portion to be an element region of the thin film transistor. 27. A material converted from a single crystal to a polycrystal.
The liquid crystal display device as described in the above.
ムとして波長４００ｎｍ以下のエキシマレーザ光を照射
して、非単結晶から多結晶に転換したものであることを
特徴とする請求項２４記載の液晶表示装置。28. The liquid crystal display according to claim 24, wherein the semiconductor thin film is converted from non-single crystal to polycrystal by irradiating an excimer laser beam having a wavelength of 400 nm or less as the energy beam. apparatus.
センス素子とこれを駆動する薄膜トランジスタを配し、
該薄膜トランジスタは、半導体薄膜と酸化膜とゲート電
極とを含む積層構造を有するエレクトロルミネッセンス
表示装置において、 前記半導体薄膜は、該基板上に非単結晶の半導体薄膜を
成膜した後、酸化能力が有る気体を含む加圧雰囲気下で
該半導体薄膜の表面を熱酸化して酸化膜により被覆し、
該酸化膜を介して該半導体薄膜にエネルギービームを照
射して非単結晶から多結晶に転換したものであることを
特徴とするエレクトロルミネッセンス表示装置。29. An electroluminescent element and a thin film transistor for driving the electroluminescent element on an insulating substrate,
The thin film transistor is an electroluminescent display device having a laminated structure including a semiconductor thin film, an oxide film, and a gate electrode, wherein the semiconductor thin film has an oxidizing ability after forming a non-single-crystal semiconductor thin film on the substrate. Under a pressurized atmosphere containing a gas, the surface of the semiconductor thin film is thermally oxidized and covered with an oxide film,
An electroluminescence display device wherein the semiconductor thin film is converted from non-single crystal to polycrystal by irradiating the semiconductor thin film with an energy beam through the oxide film.
成されていることを特徴とする請求項２９記載のエレク
トロルミネッセンス表示装置。30. The electroluminescent display device according to claim 29, wherein said gate electrode is formed on said oxide film.
パタンに従ってエッチングし表面を部分的に露出した状
態で、エネルギービームを照射して非単結晶から多結晶
に転換したものであることを特徴とする請求項２９記載
のエレクトロルミネッセンス表示装置。31. The semiconductor thin film which has been converted from non-single crystal to polycrystal by irradiating an energy beam with the oxide film being etched according to a predetermined pattern and partially exposing the surface. The electroluminescent display device according to claim 29, characterized in that:
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去し
た状態で、エネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする請求項３１
記載のエレクトロルミネッセンス表示装置。32. The semiconductor thin film is irradiated with an energy beam in a state where the oxide film is etched according to a predetermined pattern and the oxide film is selectively removed from a portion other than a portion to be an element region of the thin film transistor. 32. A material converted from a single crystal to a polycrystal.
An electroluminescent display device according to claim 1.
ムとして波長４００ｎｍ以下のエキシマレーザ光を照射
して、非単結晶から多結晶に転換したものであることを
特徴とする請求項２９記載のエレクトロルミネッセンス
表示装置。33. The electroluminescence according to claim 29, wherein the semiconductor thin film is converted from non-single crystal to polycrystal by irradiating an excimer laser beam having a wavelength of 400 nm or less as the energy beam. Display device.
じて情報を処理する処理部と、処理された情報を表示す
る表示部とを一体的に組み込んだ携帯情報端末装置であ
って、 前記表示部は、所定の間隙を介して互いに対面した一対
の基板と、該間隙に保持された液晶とからなり、一方の
基板には画素電極とこれを駆動する薄膜トランジスタを
配し、他方の基板には該画素電極に対面する電極を配
し、 該薄膜トランジスタは、半導体薄膜と酸化膜とゲート電
極とを含む積層構造を有し前記半導体薄膜は、該一方の
基板上に非単結晶の半導体薄膜を成膜した後、酸化能力
が有る気体を含む加圧雰囲気下で該半導体薄膜の表面を
熱酸化して酸化膜により被覆し、該酸化膜を介して該半
導体薄膜にエネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする携帯情報端
末装置。34. A portable information terminal device integrally incorporating an operation unit for inputting an instruction, a processing unit for processing information in accordance with the instruction, and a display unit for displaying the processed information, The display unit includes a pair of substrates facing each other with a predetermined gap therebetween, and a liquid crystal held in the gap. On one substrate, a pixel electrode and a thin film transistor for driving the pixel electrode are arranged. An electrode facing the pixel electrode, the thin film transistor has a laminated structure including a semiconductor thin film, an oxide film, and a gate electrode, and the semiconductor thin film is a non-single-crystal semiconductor thin film on the one substrate. After the film is formed, the surface of the semiconductor thin film is thermally oxidized under a pressurized atmosphere containing a gas having an oxidizing ability to be covered with an oxide film, and the semiconductor thin film is irradiated with an energy beam through the oxide film. Conversion from non-single crystal to polycrystal Portable information terminal apparatus, characterized in that to those were.
成されていることを特徴とする請求項３４記載の携帯情
報端末装置。35. The portable information terminal device according to claim 34, wherein said gate electrode is formed on said oxide film.
パタンに従ってエッチングし表面を部分的に露出した状
態で、エネルギービームを照射して非単結晶から多結晶
に転換したものであることを特徴とする請求項３４記載
の携帯情報端末装置。36. The semiconductor thin film which has been converted from non-single crystal to polycrystal by irradiating an energy beam with the oxide film being etched according to a predetermined pattern and partially exposing the surface. 35. The portable information terminal device according to claim 34, wherein:
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去し
た状態で、エネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする請求項３６
記載の携帯情報端末装置。37. The semiconductor thin film is irradiated with an energy beam in a state where the oxide film is etched according to a predetermined pattern and the oxide film is selectively removed from a portion other than a portion to be an element region of the thin film transistor. 37. A material converted from a single crystal to a polycrystal.
The portable information terminal device described in the above.
ムとして波長４００ｎｍ以下のエキシマレーザ光を照射
して、非単結晶から多結晶に転換したものであることを
特徴とする請求項３４記載の携帯情報端末装置。38. The portable information device according to claim 34, wherein the semiconductor thin film is converted from non-single crystal to polycrystal by irradiating an excimer laser beam having a wavelength of 400 nm or less as the energy beam. Terminal device.
じて情報を処理する処理部と、処理された情報を表示す
る表示部とを一体的に組み込んだ携帯情報端末装置であ
って、 前記表示部は、絶縁性の基板に、エレクトロルミネッセ
ンス素子とこれを駆動する薄膜トランジスタを配したも
のであり、 該薄膜トランジスタは、半導体薄膜と酸化膜とゲート電
極とを含む積層構造を有し前記半導体薄膜は、該基板上
に非単結晶の半導体薄膜を成膜した後、酸化能力が有る
気体を含む加圧雰囲気下で該半導体薄膜の表面を熱酸化
して酸化膜により被覆し、該酸化膜を介して該半導体薄
膜にエネルギービームを照射して非単結晶から多結晶に
転換したものであることを特徴とする携帯情報端末装
置。39. A portable information terminal device integrally incorporating an operation unit for inputting an instruction, a processing unit for processing information in accordance with the instruction, and a display unit for displaying the processed information, The display unit includes an insulative substrate on which an electroluminescent element and a thin film transistor for driving the electroluminescent element are arranged. The thin film transistor has a laminated structure including a semiconductor thin film, an oxide film, and a gate electrode. After a non-single-crystal semiconductor thin film is formed on the substrate, the surface of the semiconductor thin film is thermally oxidized under a pressurized atmosphere containing a gas having an oxidizing ability to be covered with an oxide film, and the oxide film is formed. A portable information terminal device characterized in that the semiconductor thin film is converted from a non-single crystal to a polycrystal by irradiating the semiconductor thin film with an energy beam through the semiconductor thin film.
成されていることを特徴とする請求項３９記載の携帯情
報端末装置。40. The portable information terminal device according to claim 39, wherein said gate electrode is formed on said oxide film.
パタンに従ってエッチングし表面を部分的に露出した状
態で、エネルギービームを照射して非単結晶から多結晶
に転換したものであることを特徴とする請求項３９記載
の携帯情報端末装置。41. The semiconductor thin film which has been converted from a non-single crystal to a polycrystal by irradiating an energy beam with the oxide film being etched according to a predetermined pattern and partially exposing the surface. 40. The portable information terminal device according to claim 39, wherein:
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去し
た状態で、エネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする請求項４１
記載の携帯情報端末装置。42. The semiconductor thin film is irradiated with an energy beam in a state where the oxide film is etched according to a predetermined pattern and the oxide film is selectively removed from a portion other than a portion to be an element region of the thin film transistor. 42. A material converted from a single crystal to a polycrystal.
The portable information terminal device described in the above.
ムとして波長４００ｎｍ以下のエキシマレーザ光を照射
して、非単結晶から多結晶に転換したものであることを
特徴とする請求項３９記載の携帯情報端末装置。43. The portable information according to claim 39, wherein the semiconductor thin film is a material converted from non-single crystal to polycrystal by irradiating an excimer laser beam having a wavelength of 400 nm or less as the energy beam. Terminal device.
部と、該操作に応じて通話を可能にする通話部と、少な
くとも該操作に関する情報を表示可能な表示部とを一体
的に組み込んだ携帯電話端末装置であって、 前記表示部は、所定の間隙を介して互いに対面した一対
の基板と、該間隙に保持された液晶とからなり、一方の
基板には画素電極とこれを駆動する薄膜トランジスタを
配し、他方の基板には該画素電極に対面する電極を配
し、 該薄膜トランジスタは、半導体薄膜と酸化膜とゲート電
極とを含む積層構造を有し前記半導体薄膜は、該一方の
基板上に非単結晶の半導体薄膜を成膜した後、酸化能力
が有る気体を含む加圧雰囲気下で該半導体薄膜の表面を
熱酸化して酸化膜により被覆し、該酸化膜を介して該半
導体薄膜にエネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする携帯電話端
末装置。44. An operation unit for performing operations related to calling and receiving calls, a communication unit for enabling a telephone call in accordance with the operations, and a display unit for displaying at least information related to the operations are integrally incorporated. A mobile phone terminal device, wherein the display unit includes a pair of substrates facing each other via a predetermined gap, and a liquid crystal held in the gap, and one of the substrates drives a pixel electrode and the pixel electrode A thin film transistor is provided, and an electrode facing the pixel electrode is provided on the other substrate. The thin film transistor has a stacked structure including a semiconductor thin film, an oxide film, and a gate electrode, and the semiconductor thin film is provided on the one substrate. After a non-single-crystal semiconductor thin film is formed thereon, the surface of the semiconductor thin film is thermally oxidized under a pressurized atmosphere containing a gas having an oxidizing ability, and the surface of the semiconductor thin film is covered with an oxide film. Energy bee on thin film Mobile phone terminal, characterized in that the irradiating the non-single-crystal is obtained by converting into polycrystal.
成されていることを特徴とする請求項４４記載の携帯電
話端末装置。45. The mobile phone terminal device according to claim 44, wherein said gate electrode is formed on said oxide film.
パタンに従ってエッチングし表面を部分的に露出した状
態で、エネルギービームを照射して非単結晶から多結晶
に転換したものであることを特徴とする請求項４４記載
の携帯電話端末装置。46. The semiconductor thin film according to claim 1, wherein said oxide film is etched in accordance with a predetermined pattern to convert a non-single crystal to a polycrystal by irradiating an energy beam in a state of partially exposing the surface. The mobile phone terminal device according to claim 44, characterized by:
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去し
た状態で、エネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする請求項４６
記載の携帯電話端末装置。47. The semiconductor thin film is irradiated with an energy beam in a state where the oxide film is etched in accordance with a predetermined pattern and the oxide film is selectively removed from a portion other than a portion to be an element region of the thin film transistor. 47. A material converted from a single crystal to a polycrystal.
The mobile phone terminal device according to the above.
ムとして波長４００ｎｍ以下のエキシマレーザ光を照射
して、非単結晶から多結晶に転換したものであることを
特徴とする請求項４４記載の携帯電話端末装置。48. The mobile phone according to claim 44, wherein the semiconductor thin film is converted from non-single crystal to polycrystal by irradiating an excimer laser beam having a wavelength of 400 nm or less as the energy beam. Terminal device.
部と、該操作に応じて通話を可能にする通話部と、少な
くとも該操作に関する情報を表示可能な表示部とを一体
的に組み込んだ携帯電話端末装置であって、 前記表示部は、絶縁性の基板に、エレクトロルミネッセ
ンス素子とこれを駆動する薄膜トランジスタを配したも
のであり、 該薄膜トランジスタは、半導体薄膜と酸化膜とゲート電
極とを含む積層構造を有し前記半導体薄膜は、該基板上
に非単結晶の半導体薄膜を成膜した後、酸化能力が有る
気体を含む加圧雰囲気下で該半導体薄膜の表面を熱酸化
して酸化膜により被覆し、該酸化膜を介して該半導体薄
膜にエネルギービームを照射して非単結晶から多結晶に
転換したものであることを特徴とする携帯電話端末装
置。49. An operation unit for performing an operation related to calling and receiving a call, a communication unit for enabling a call according to the operation, and a display unit for displaying at least information related to the operation are integrally incorporated. A mobile phone terminal device, wherein the display unit is provided with an electroluminescent element and a thin film transistor for driving the electroluminescent element on an insulating substrate, and the thin film transistor includes a semiconductor thin film, an oxide film, and a gate electrode. The semiconductor thin film having a laminated structure is obtained by forming a non-single-crystal semiconductor thin film on the substrate and thermally oxidizing the surface of the semiconductor thin film under a pressurized atmosphere containing a gas having an oxidizing ability. Wherein the semiconductor thin film is converted from non-single crystal to polycrystal by irradiating the semiconductor thin film with an energy beam through the oxide film.
成されていることを特徴とする請求項４９記載の携帯電
話端末装置。50. The mobile phone terminal device according to claim 49, wherein said gate electrode is formed on said oxide film.
パタンに従ってエッチングし表面を部分的に露出した状
態で、エネルギービームを照射して非単結晶から多結晶
に転換したものであることを特徴とする請求項４９記載
の携帯電話端末装置。51. The semiconductor thin film, which has been converted from a non-single crystal to a polycrystal by irradiating an energy beam with the oxide film being etched according to a predetermined pattern and partially exposing the surface. 50. The mobile phone terminal device according to claim 49, wherein:
パタンに従ってエッチングし薄膜トランジスタの素子領
域となる部分以外の部分から該酸化膜を選択的に除去し
た状態で、エネルギービームを照射して非単結晶から多
結晶に転換したものであることを特徴とする請求項５１
記載の携帯電話端末装置。52. The semiconductor thin film is irradiated with an energy beam in a state where the oxide film is etched according to a predetermined pattern and the oxide film is selectively removed from a portion other than a portion to be an element region of the thin film transistor. 52. A material converted from a single crystal to a polycrystal.
The mobile phone terminal device according to the above.
ムとして波長４００ｎｍ以下のエキシマレーザ光を照射
して、非単結晶から多結晶に転換したものであることを
特徴とする請求項４９記載の携帯電話端末装置。53. The mobile phone according to claim 49, wherein said semiconductor thin film is converted from non-single crystal to polycrystal by irradiating an excimer laser beam having a wavelength of 400 nm or less as said energy beam. Terminal device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001056206A JP2002261290A (en) | 2001-03-01 | 2001-03-01 | Formation method of semiconductor thin film, and manufacturing method of thin-film transistor by the formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001056206A JP2002261290A (en) | 2001-03-01 | 2001-03-01 | Formation method of semiconductor thin film, and manufacturing method of thin-film transistor by the formation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261290A true JP2002261290A (en) | 2002-09-13 |
Family
ID=18916264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001056206A Pending JP2002261290A (en) | 2001-03-01 | 2001-03-01 | Formation method of semiconductor thin film, and manufacturing method of thin-film transistor by the formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261290A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101553A (en) * | 2003-08-27 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| JP2006019704A (en) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | Electronic apparatus, thin-film transistor structure and flat plate display device equipped with same |
| JP2009111373A (en) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate |
| US7544550B2 (en) | 2004-07-05 | 2009-06-09 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
| KR101254744B1 (en) * | 2006-06-28 | 2013-04-15 | 엘지디스플레이 주식회사 | Method for fabrication poly crystalizing silicon thin film and thin film transistor using the same |
-
2001
- 2001-03-01 JP JP2001056206A patent/JP2002261290A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101553A (en) * | 2003-08-27 | 2005-04-14 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| JP4614712B2 (en) * | 2003-08-27 | 2011-01-19 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2006019704A (en) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | Electronic apparatus, thin-film transistor structure and flat plate display device equipped with same |
| US7705359B2 (en) | 2004-06-30 | 2010-04-27 | Samsung Mobile Display Co., Ltd. | Electronic device, thin film transistor structure and flat panel display having the same |
| US7544550B2 (en) | 2004-07-05 | 2009-06-09 | Samsung Mobile Display Co., Ltd. | Method of fabricating semiconductor device and semiconductor fabricated by the same method |
| KR101254744B1 (en) * | 2006-06-28 | 2013-04-15 | 엘지디스플레이 주식회사 | Method for fabrication poly crystalizing silicon thin film and thin film transistor using the same |
| JP2009111373A (en) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Method of manufacturing soi substrate |
| KR101561855B1 (en) * | 2007-10-10 | 2015-10-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method for manufacturing SOI substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW473800B (en) | Method of manufacturing a semiconductor device | |
| US8535965B2 (en) | Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film | |
| TWI272641B (en) | Method of manufacturing a semiconductor device | |
| JP5542261B2 (en) | Method for manufacturing semiconductor device | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| JP2001332741A (en) | Method for manufacturing thin film transistor | |
| JP2003318193A (en) | Device, its manufacturing method and electronic device | |
| US7358165B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2003188387A (en) | Thin film transistor and its fabricating method | |
| JP4071005B2 (en) | Method for manufacturing semiconductor device | |
| JP2006024887A (en) | Semiconductor device and its manufacturing method | |
| US7071040B2 (en) | Method of fabricating thin film transistor | |
| US20060134891A1 (en) | Method for manufacturing semiconductor device | |
| JP2003068757A (en) | Active matrix substrate and manufacturing method thereof | |
| JP2002261290A (en) | Formation method of semiconductor thin film, and manufacturing method of thin-film transistor by the formation method | |
| JP2002124678A (en) | Thin film transistor manufacturing method | |
| JP2001250777A (en) | Method for creating semiconductor device | |
| JP4006993B2 (en) | Thin film transistor manufacturing method, liquid crystal display device manufacturing method, electroluminescence display device manufacturing method | |
| JP4006990B2 (en) | Thin film transistor manufacturing method, liquid crystal display device manufacturing method, electroluminescence display device manufacturing method | |
| JP4986351B2 (en) | Semiconductor device | |
| JP4387090B2 (en) | Method for manufacturing semiconductor device | |
| JP4830189B2 (en) | Thin film transistor manufacturing method, liquid crystal display device manufacturing method, and electroluminescence display device manufacturing method | |
| JP2002261009A (en) | Method of forming semiconductor thin film and method of manufacturing thin-film transistor using that | |
| JP2010147269A (en) | Method of manufacturing thin-film semiconductor device | |
| JP2002158358A (en) | Method for manufacturing thin film semiconductor device |