JP2002261156A - Substrate treating device - Google Patents
Substrate treating deviceInfo
- Publication number
- JP2002261156A JP2002261156A JP2001057711A JP2001057711A JP2002261156A JP 2002261156 A JP2002261156 A JP 2002261156A JP 2001057711 A JP2001057711 A JP 2001057711A JP 2001057711 A JP2001057711 A JP 2001057711A JP 2002261156 A JP2002261156 A JP 2002261156A
- Authority
- JP
- Japan
- Prior art keywords
- susceptor
- wafer
- substrate
- ashing
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基板を処理するた
めの処理室を有する基板処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate processing apparatus having a processing chamber for processing a substrate.
【０００２】[0002]
【従来の技術】ＩＣ、ＬＳＩによって代表される半導体
装置の製作工程においては、各種の基板処理技術が用い
られている。2. Description of the Related Art In the manufacturing process of semiconductor devices represented by ICs and LSIs, various substrate processing techniques are used.
【０００３】上記の基板処理技術の１つとして、基板上
の不要となったレジスト（耐エッチング性有機塗膜材
料）をアッシング（灰化）して除去する技術が広く用い
られている。この技術におけるアッシング方法の１つと
して、処理室内に設けられたサセプタと総称される支持
台に基板を載置し、該サセプタからの伝熱によって該基
板を加熱しながら該基板上のレジストを酸化して除去す
る方法が行われている。レジストの酸化手段としては、
酸素プラズマ処理、オゾン処理、酸素を含む雰囲気中で
の紫外線照射等が採用されている。As one of the above-described substrate processing techniques, a technique of ashing (ashing) and removing unnecessary resist (etching-resistant organic coating material) on a substrate is widely used. As one of the ashing methods in this technology, a substrate is placed on a support base generally called a susceptor provided in a processing chamber, and a resist on the substrate is oxidized while heating the substrate by heat transfer from the susceptor. The removal method has been performed. As a means of oxidizing the resist,
Oxygen plasma treatment, ozone treatment, ultraviolet irradiation in an atmosphere containing oxygen, and the like are employed.
【０００４】図５は、従来の技術において、基板処理装
置の処理室内に設けられたサセプタ１の上に、処理され
る基板として、ウェーハ２が載置されている状態を示し
ている。このような状態において、サセプタ１を高周波
誘導やヒータ等によって加熱し、その熱をウェーハ２に
伝えてウェーハ２の温度を上昇させるとともに、ウェー
ハ２の処理、例えば上記のレジストアッシング処理を行
う。FIG. 5 shows a conventional technique in which a wafer 2 is mounted as a substrate to be processed on a susceptor 1 provided in a processing chamber of a substrate processing apparatus. In such a state, the susceptor 1 is heated by high-frequency induction, a heater, or the like, and the heat is transmitted to the wafer 2 to raise the temperature of the wafer 2 and perform the processing of the wafer 2, for example, the above-described resist ashing processing.
【０００５】[0005]
【発明が解決しようとする課題】図５に示した従来の技
術においては、図中の細部拡大図において誇張して示し
たように、サセプタ１の表面には凹凸があり、このた
め、サセプタ１の表面とウェーハ２の下面とが接触して
いる部位と接触していない部位とがある。このような状
態において、サセプタ１を高周波誘導やヒータ等によっ
て加熱し、その熱をウェーハ２に伝えてウェーハ２の温
度を上昇させる場合に、上記の接触部位においては、サ
セプタ１からウェーハ２への接触熱伝導が起こるので、
その部位におけるウェーハ２の温度上昇は他の部位にお
ける温度上昇よりも大きくなり、その結果として、ウェ
ーハ２の温度に不均一性が生じる。In the prior art shown in FIG. 5, the surface of the susceptor 1 has irregularities as exaggerated in the detailed enlarged view of FIG. There is a portion where the surface of the wafer 2 contacts the lower surface of the wafer 2 and a portion where the surface does not. In such a state, when the susceptor 1 is heated by high-frequency induction, a heater, or the like, and the heat is transmitted to the wafer 2 to increase the temperature of the wafer 2, the susceptor 1 Since contact heat conduction occurs,
The temperature rise of the wafer 2 at that location is greater than the temperature rise at other locations, resulting in non-uniform temperature of the wafer 2.
【０００６】もしも、例えば上記のレジストアッシング
処理のように、処理の進行速度が基板の温度に依存する
ならば、上記のウェーハ２の温度の不均一性は基板の処
理の不均一性（むら）の原因となる。If the progress speed of the process depends on the temperature of the substrate, for example, as in the above-described resist ashing process, the non-uniformity of the temperature of the wafer 2 becomes the non-uniformity (unevenness) of the processing of the substrate. Cause.
【０００７】また、ウェーハ２がサセプタ１の上に載置
されてからウェーハ２の温度がサセプタ１の温度に到達
するまでの過程は、サセプタ１を変えず、サセプタ１の
温度設定も変えないかぎり、同一となってしまい、サセ
プタ１の温度設定の変更あるいはサセプタ１の交換を行
わずに、この過程を制御することはできない。従って、
例えば、１回の処理時間を一定に保ちながら、ウェーハ
２の温度を下げて処理を行う場合には、サセプタ１の温
度設定の変更あるいはサセプタ１の交換が必要となり、
そのための手間及び時間が必要となる。Further, the process from when the wafer 2 is placed on the susceptor 1 until the temperature of the wafer 2 reaches the temperature of the susceptor 1 is performed unless the susceptor 1 is changed and the temperature setting of the susceptor 1 is not changed. This process cannot be controlled without changing the temperature setting of the susceptor 1 or exchanging the susceptor 1. Therefore,
For example, when performing processing by lowering the temperature of the wafer 2 while maintaining a single processing time constant, it is necessary to change the temperature setting of the susceptor 1 or replace the susceptor 1.
This requires time and effort.
【０００８】本発明が解決しようとする課題は、上記の
問題を解決し、処理むらの無い基板の処理を可能とする
操作容易な基板処理装置を提供することにある。An object of the present invention is to provide an easy-to-operate substrate processing apparatus that solves the above-mentioned problems and enables processing of a substrate without processing unevenness.
【０００９】[0009]
【課題を解決するための手段】本発明においては、請求
項１に記載したように、基板を処理するための処理室
と、前記処理室内に設けられ前記基板を載置及び加熱す
るサセプタとを有する基板処理装置において、前記サセ
プタ上に、前記基板を前記サセプタから浮かせるための
複数のピンを設けたことを特徴とする基板処理装置を構
成する。According to the present invention, a processing chamber for processing a substrate and a susceptor provided in the processing chamber for mounting and heating the substrate are provided. A substrate processing apparatus having a plurality of pins for floating the substrate from the susceptor on the susceptor.
【００１０】[0010]
【発明の実施の形態】図１は、本発明における基本的実
施の形態を説明する図である。FIG. 1 is a diagram for explaining a basic embodiment of the present invention.
【００１１】本発明においては、図１に示したように、
処理室内に設置されたサセプタ１の基板載置面に複数の
ピン３を設ける。このピン３によって、請求項１に記載
の基板であるウェーハ２を支持し、ウェーハ２をサセプ
タ１から浮かせてサセプタ１上に載置する。この場合
に、ウェーハ２は、複数の支持点（３点で足りる）とピ
ン３とを介してのみサセプタ１と接触しているので、こ
の接触を経由する伝熱は極めて少なく、従来技術におい
て問題となる接触伝熱によるウェーハ２の温度不均一性
は大幅に減少し、これによって、ウェーハ２の処理、例
えばウェーハ２上のレジストのアッシングの均一性は飛
躍的に向上する。In the present invention, as shown in FIG.
A plurality of pins 3 are provided on a substrate mounting surface of a susceptor 1 installed in a processing chamber. The pins 3 support the wafer 2, which is the substrate described in claim 1, and lift the wafer 2 from the susceptor 1 and place the wafer 2 on the susceptor 1. In this case, since the wafer 2 is in contact with the susceptor 1 only through a plurality of supporting points (three points are enough) and the pins 3, the heat transfer via this contact is extremely small, and the problem in the prior art is a problem. The temperature non-uniformity of the wafer 2 due to the contact heat transfer is greatly reduced, and thereby the uniformity of the processing of the wafer 2, for example, the ashing of the resist on the wafer 2 is greatly improved.
【００１２】以下の説明においては、レジストのアッシ
ングを具体例として、本発明の実施の形態について説明
するが、本発明はこれに限定されるものではない。In the following description, an embodiment of the present invention will be described by taking ashing of a resist as a specific example, but the present invention is not limited to this.
【００１３】本実施の形態においては、図１中の細部拡
大図に示したように、サセプタ１からウェーハ２への伝
熱の殆ど全ては、伝熱むらの無い放射伝熱及び気相伝導
伝熱によって起こる。その際の伝熱抵抗は、サセプタ１
の表面とウェーハ２の下面との間の距離（これはピン３
のサセプタ１の表面からの高さによって決まる）が大き
いほど大きくなる。そこで、ピン３のサセプタ１の表面
からの高さを加減することによって上記の距離を加減
し、ウェーハ２の温度上昇速度を制御して、ウェーハ２
の温度と、それに関連する、レジストのアッシングレー
ト（アッシングの速さ）を制御することができる。In the present embodiment, as shown in the detail enlarged view of FIG. 1, almost all of the heat transfer from the susceptor 1 to the wafer 2 is performed by radiant heat transfer and gas-phase transfer without any heat transfer unevenness. Caused by heat. The heat transfer resistance at that time is the susceptor 1
Between the surface of the wafer 2 and the lower surface of the wafer 2 (this is
(Determined by the height from the surface of the susceptor 1). Therefore, the above-mentioned distance is adjusted by adjusting the height of the pins 3 from the surface of the susceptor 1, and the temperature rise rate of the wafer 2 is controlled to adjust the wafer 2.
And the related ashing rate (rate of ashing) of the resist can be controlled.
【００１４】すなわち、図２の（ａ）に示したように、
ピン３の高さを低く（例えば０.１ｍｍに）して上記の
伝熱抵抗を小さくし、ウェーハ２の温度上昇を速やかに
して、高アッシングレート、高スループットのアッシン
グを行ったり、同図の（ｂ）に示したように、ピン３の
高さを高くして上記の伝熱抵抗を大きくし、ウェーハ２
の温度上昇を遅らせて、比較的低温でのアッシングを行
ったりすることができる。この場合に、高アッシングレ
ート、高スループットのアッシングは通常のレジストの
アッシングに適し、比較的低温でのアッシングは、イオ
ン注入によって変質し、高温でのアッシングによって
は、かえって、残渣を残し易くなっているレジストのア
ッシングに適している。このような、２つのアッシング
形態間の相互切り替えはピン３の高さの変更のみによっ
て行うことができ、サセプタ１の温度設定の変更あるい
はサセプタ１の交換を必要としないので、操作容易な切
り替えが可能となる。That is, as shown in FIG.
By lowering the height of the pins 3 (for example, to 0.1 mm) to reduce the above-mentioned heat transfer resistance and speeding up the temperature of the wafer 2, ashing at a high ashing rate and a high throughput can be performed. As shown in (b), the height of the pins 3 is increased to increase the heat transfer resistance, and the wafer 2
Ashing at a relatively low temperature can be carried out by delaying the temperature rise of the semiconductor device. In this case, ashing at high ashing rate and high throughput is suitable for ashing of ordinary resist, ashing at relatively low temperature is altered by ion implantation, and ashing at high temperature makes it easier to leave a residue. Suitable for ashing of existing resists. Such mutual switching between the two ashing modes can be performed only by changing the height of the pin 3 and does not require changing the temperature setting of the susceptor 1 or replacing the susceptor 1, so that easy operation can be switched. It becomes possible.
【００１５】サセプタ１の構成材料としてはグラファイ
ト、金属等を用いることができ、ピン３の構成材料とし
てはグラファイト、金属、セラミクス等を用いることが
できる。As a constituent material of the susceptor 1, graphite, metal, or the like can be used. As a constituent material of the pin 3, graphite, metal, ceramics, or the like can be used.
【００１６】図３は、サセプタ１へのピン３の装着方法
の一例を示したものである。図において、サセプタ１の
上面に設けられた穴部４内にピン３が嵌入し、そのピン
３の側面に形成された環状溝５には環状バネ６が嵌めら
れている。環状バネ６は、環の一箇所が切断、切除され
てローマ字のＣ字状となったものであり、その環の径が
小さくなるように弾性変形して穴部４に嵌め込まれてい
る。図３に示したように、環状バネ６は、その弾力によ
って、穴部４の側面に圧力を及ぼし、その圧力による摩
擦によって、ピン３が穴部４から抜けるのを防止してい
る。環状バネ６の構成材料としてはアルミニウム（例え
ば１０００番台の純アルミニウム）等を用いることがで
きる。FIG. 3 shows an example of a method of attaching the pins 3 to the susceptor 1. In the figure, a pin 3 is fitted into a hole 4 provided on the upper surface of a susceptor 1, and an annular spring 6 is fitted into an annular groove 5 formed on a side surface of the pin 3. The annular spring 6 is formed by cutting and cutting one portion of a ring to form a C-shape of a Roman shape, and is elastically deformed so as to reduce the diameter of the ring and fitted into the hole 4. As shown in FIG. 3, the annular spring 6 exerts a pressure on the side surface of the hole 4 due to its elasticity, and prevents the pin 3 from coming out of the hole 4 due to friction due to the pressure. Aluminum (for example, pure aluminum in the 1000's) or the like can be used as a constituent material of the annular spring 6.
【００１７】図４は、上記のサセプタ１へのピン３の装
着方法における環状バネ６（図３）の形状を特定なもの
とした場合を示したものである。この場合においては、
図４に示したように、環状バネ６’の断面が台形であ
り、その台形の鋭角の頂点が穴部４の側面と接触してい
る。すなわち、環状バネ６’は、その穴部４の側面との
接触部位において楔状となって、その刃の部分で穴部４
の側面と接触している。環状バネ６’は、高温加熱によ
っても塑性変形せず弾性も失わない耐熱性材料で構成さ
れることが望ましい。このように構成された環状バネ
６’は、ウェーハ２の高温処理工程後においても、穴部
４の側面に圧力を及ぼし、それによって、ピン３が穴部
４から抜けるのを防止する。環状バネ６’の構成材料と
しては、高温加熱によっても塑性変形せず弾性も失わな
い耐熱性材料であることに加えて、半導体への汚染の原
因とならないものであることが好ましい。そのような環
状バネ６’の構成材料としては窒化物、特に窒化シリコ
ン（耐熱温度１２００℃）が適している。FIG. 4 shows a case where the shape of the annular spring 6 (FIG. 3) in the method of mounting the pin 3 on the susceptor 1 is specified. In this case,
As shown in FIG. 4, the cross section of the annular spring 6 ′ is trapezoidal, and the apex of the acute angle of the trapezoid is in contact with the side surface of the hole 4. That is, the annular spring 6 ′ has a wedge shape at a contact portion with the side surface of the hole 4, and the hole 4
Is in contact with the side of The annular spring 6 'is desirably made of a heat-resistant material that does not plastically deform and lose elasticity even when heated at a high temperature. The annular spring 6 ′ configured as described above exerts pressure on the side surface of the hole 4 even after the high-temperature processing step of the wafer 2, thereby preventing the pins 3 from coming out of the hole 4. It is preferable that the constituent material of the annular spring 6 'be a heat-resistant material that does not undergo plastic deformation and lose elasticity even when heated at a high temperature, and that does not cause contamination of a semiconductor. As a constituent material of such an annular spring 6 ′, nitride, particularly silicon nitride (heat-resistant temperature: 1200 ° C.) is suitable.
【００１８】なお、図４に示したように、環状バネ６’
の穴部４の側面との接触部分を楔とみなした場合に、そ
の楔の向き（図中、点線の矢印で示す）はピン３が穴部
４から抜ける方向（図においては上方向）に傾いている
ことが望ましい。このような傾きを楔にもたせた場合
に、ピン３を穴部４に挿入するときには、環状バネ６’
が、環の径を小さくするような力を穴部４の側面から受
けるので、挿入が容易となり、逆に、ピン３を穴部４か
ら引き抜くときには、環状バネ６’が、環の径を大きく
するような力を穴部４の側面から受けるので、引き抜き
が困難となるので、実用上好都合である。勿論、ピン３
は、摩擦力を上回る力によって、穴部４から引き抜くこ
とができる。As shown in FIG. 4, the annular spring 6 '
When the contact portion with the side surface of the hole 4 is regarded as a wedge, the direction of the wedge (indicated by a dotted arrow in the figure) is in the direction in which the pin 3 comes out of the hole 4 (upward in the figure) It is desirable to be inclined. When the pin 3 is inserted into the hole 4 when such a tilt is given to the wedge, the annular spring 6 ′
However, since the force which reduces the diameter of the ring is received from the side surface of the hole 4, insertion becomes easy. Conversely, when the pin 3 is pulled out from the hole 4, the ring spring 6 ′ increases the diameter of the ring. Since such a force is received from the side of the hole 4, it is difficult to pull it out, which is practically convenient. Of course, pin 3
Can be pulled out of the hole 4 by a force exceeding the frictional force.
【００１９】以上に説明したように、サセプタ１上面に
複数のピン３を設け、それによってウェーハ２を、サセ
プタ１上、サセプタ１から浮かせて載置し、処理むらの
無いアッシングを行うことができるようになり、さら
に、ピン３の高さを変えることのみによって、サセプタ
１の温度設定の変更あるいはサセプタ１の交換の必要な
しに、アッシング条件を容易に変更することができる。As described above, the plurality of pins 3 are provided on the upper surface of the susceptor 1, whereby the wafer 2 is placed on the susceptor 1 so as to be floated from the susceptor 1, thereby performing ashing without processing unevenness. As a result, the ashing condition can be easily changed only by changing the height of the pin 3 without changing the temperature setting of the susceptor 1 or replacing the susceptor 1.
【００２０】以上の説明においては、レジストのアッシ
ング装置を例として、本発明に係る基板処理装置につい
て説明したが、本発明はこれに限定されるものではな
く、基板の酸化処理装置、窒化処理装置、ＣＶＤ（化学
気相堆積）を含む堆積処理装置等の基板処理装置にも適
用されることは言うまでもない。In the above description, the substrate processing apparatus according to the present invention has been described by taking a resist ashing apparatus as an example. However, the present invention is not limited to this. Needless to say, the present invention is also applied to a substrate processing apparatus such as a deposition processing apparatus including CVD (chemical vapor deposition).
【００２１】[0021]
【発明の効果】本発明の実施により、処理むらの無い基
板の処理を可能とする操作容易な基板処理装置を提供す
ることが可能となる。According to the present invention, it is possible to provide an easy-to-operate substrate processing apparatus capable of processing a substrate without processing unevenness.
【図１】本発明の実施の形態を説明する図である。FIG. 1 is a diagram illustrating an embodiment of the present invention.
【図２】本発明の実施の形態におけるサセプタとウェー
ハとの間隙を変える方法を説明する図である。FIG. 2 is a diagram illustrating a method for changing a gap between a susceptor and a wafer according to an embodiment of the present invention.
【図３】本発明の実施の形態におけるピンの装着方法の
一例を説明する図である。FIG. 3 is a diagram for explaining an example of a pin mounting method according to the embodiment of the present invention.
【図４】本発明の実施の形態におけるピンの装着方法の
一例を説明する図である。FIG. 4 is a diagram for explaining an example of a pin mounting method according to the embodiment of the present invention.
【図５】従来技術による基板処理装置におけるサセプタ
とその使用状態を説明する図である。FIG. 5 is a diagram illustrating a susceptor and its use in a conventional substrate processing apparatus.
１…サセプタ、２…ウェーハ、３…ピン、４…穴部、５
…環状溝、６、６’…環状バネ。1 susceptor, 2 wafer, 3 pins, 4 holes, 5
... annular groove, 6, 6 '... annular spring.
Claims (1)
室内に設けられ前記基板を載置及び加熱するサセプタと
を有する基板処理装置において、前記サセプタ上に、前
記基板を前記サセプタから浮かせるための複数のピンを
設けたことを特徴とする基板処理装置。1. A substrate processing apparatus having a processing chamber for processing a substrate, and a susceptor provided in the processing chamber for mounting and heating the substrate, wherein the substrate is lifted from the susceptor on the susceptor. A substrate processing apparatus provided with a plurality of pins.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057711A JP2002261156A (en) | 2001-03-02 | 2001-03-02 | Substrate treating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001057711A JP2002261156A (en) | 2001-03-02 | 2001-03-02 | Substrate treating device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007163389A Division JP2007294990A (en) | 2007-06-21 | 2007-06-21 | Substrate processing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261156A true JP2002261156A (en) | 2002-09-13 |
| JP2002261156A5 JP2002261156A5 (en) | 2007-08-23 |
Family
ID=18917549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001057711A Pending JP2002261156A (en) | 2001-03-02 | 2001-03-02 | Substrate treating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261156A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018170428A (en) * | 2017-03-30 | 2018-11-01 | トヨタ自動車株式会社 | Wafer support equipment |
| JP2020533806A (en) * | 2017-09-13 | 2020-11-19 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Board support for reducing damage on the back side of the board |
-
2001
- 2001-03-02 JP JP2001057711A patent/JP2002261156A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018170428A (en) * | 2017-03-30 | 2018-11-01 | トヨタ自動車株式会社 | Wafer support equipment |
| JP2020533806A (en) * | 2017-09-13 | 2020-11-19 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Board support for reducing damage on the back side of the board |
| US11955362B2 (en) | 2017-09-13 | 2024-04-09 | Applied Materials, Inc. | Substrate support for reduced damage substrate backside |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5528106B2 (en) | Dry non-plasma treatment system and method of using the system | |
| US6805749B2 (en) | Method and apparatus for supporting a semiconductor wafer during processing | |
| TWI472882B (en) | Photoresist stripping method and apparatus | |
| KR100203780B1 (en) | Heat treating apparatus for semiconductor wafer | |
| KR101432157B1 (en) | Substrate support and apparatus for treating substrate having thereof substrate support | |
| JPH01185176A (en) | Processing method using electrostatic adsorption | |
| JP2001126995A (en) | Semiconductor manufacturing apparatus | |
| KR20030097861A (en) | Assembly comprising heat distributing plate and edge support | |
| JP2008235660A (en) | Ashing method and equipment therefor | |
| JP2003218039A (en) | Equipment and method for heat treatment | |
| KR20140089106A (en) | Wafer lift apparatus | |
| WO1991013461A1 (en) | Method of treating semiconductor substrate surface and device therefor | |
| JP2007294990A (en) | Substrate processing apparatus | |
| US20040058560A1 (en) | Fast gas exchange for thermal conductivity modulation | |
| JP2002261156A (en) | Substrate treating device | |
| KR0134035B1 (en) | Heat treating apparatus | |
| TWI776859B (en) | Rotor cover | |
| KR100239405B1 (en) | Semiconductor fabricating system | |
| JP2971818B2 (en) | Wafer heat treatment equipment | |
| JP4453257B2 (en) | Wafer heat treatment method, heat treatment apparatus, and heat treatment boat | |
| JPH118227A (en) | Heat-treating apparatus for substrate and heat treatment of substrate | |
| JP3777964B2 (en) | Substrate support for heat treatment | |
| JP2001007087A (en) | Single-wafer processing plasma ashing apparatus | |
| KR100526923B1 (en) | Manufactureing method and lift pin of semiconductor production device therefor | |
| KR20040054024A (en) | A wafer supporter of a furnace for silicon wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070710 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080123 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080215 |