JP2002252245A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2002252245A JP2002252245A JP2001046473A JP2001046473A JP2002252245A JP 2002252245 A JP2002252245 A JP 2002252245A JP 2001046473 A JP2001046473 A JP 2001046473A JP 2001046473 A JP2001046473 A JP 2001046473A JP 2002252245 A JP2002252245 A JP 2002252245A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- adhesive resin
- semiconductor chip
- bump
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。The present invention relates to a method for manufacturing a semiconductor device.
【0002】[0002]
【従来の技術】近年、半導体装置の小型化・軽量化,多
ピン化および伝送速度の高速化等に対応すべく、半導体
チップを別の配線基体(例えばプリント配線板や他の半
導体チップ)にフェイスダウンで直接実装するフリップ
チップ実装構造が開発されてきた。この構造を有する半
導体装置としては、それぞれ互いに対応する電極を備え
た一対の配線基体が、接着樹脂層を介して接合されるも
のが知られており、この装置では、接着樹脂層によっ
て、両配線基体が電極間の電気的接続をなしつつ接合さ
れるとともに、両者の接合部分が樹脂封止される。2. Description of the Related Art In recent years, a semiconductor chip is mounted on another wiring base (for example, a printed wiring board or another semiconductor chip) in order to cope with miniaturization and weight reduction of a semiconductor device, increase of pins, and increase of transmission speed. Flip-chip mounting structures for direct mounting face down have been developed. As a semiconductor device having this structure, a device in which a pair of wiring bases each having an electrode corresponding to each other are joined via an adhesive resin layer is known. The base is joined while making electrical connection between the electrodes, and the joint between the two is sealed with resin.
【0003】一般に、かかる半導体装置の製造方法で
は、半導体チップが実装される配線基体側に接着樹脂層
を形成した上で、その配線基体に対して半導体チップを
圧着することにより、両者の接合が行なわれる。図4の
(a)及び(b)は、それぞれ、上記半導体装置を構成
する半導体チップの能動面およびプリント配線板の受動
面を概略的に示す図であり、また、図5は、その半導体
装置の製造方法を工程順に示す説明図である。In general, in such a method of manufacturing a semiconductor device, an adhesive resin layer is formed on a wiring base on which a semiconductor chip is mounted, and then the semiconductor chip is pressed against the wiring base to join the two. Done. FIGS. 4A and 4B are diagrams schematically showing an active surface of a semiconductor chip and a passive surface of a printed wiring board which constitute the semiconductor device, respectively, and FIG. 4A to 4C are explanatory diagrams showing a manufacturing method in the order of steps.
【0004】半導体チップ50の能動面上には、一組の
対角近傍に位置決めマーク51が付されるとともに、周
をなして配列された電極パッド54上にバンプ52が形
成される。他方、プリント配線板60の受動面上には、
半導体チップ50側のバンプ52に対応する電極ランド
62が設けられ、電極ランド62及びその内方側を含む
領域を被覆する接着樹脂層63が形成される。そして、
接着樹脂層63の外側で一組の対角近傍には位置決めマ
ーク61が付されている。On the active surface of the semiconductor chip 50, positioning marks 51 are provided near a pair of diagonals, and bumps 52 are formed on electrode pads 54 arranged in a circumference. On the other hand, on the passive surface of the printed wiring board 60,
An electrode land 62 corresponding to the bump 52 on the semiconductor chip 50 side is provided, and an adhesive resin layer 63 covering a region including the electrode land 62 and an inner side thereof is formed. And
Outside the adhesive resin layer 63, a positioning mark 61 is provided near a pair of diagonals.
【0005】所定位置に保持されたプリント配線板60
に対して、半導体チップ50をフェイスダウンで実装す
る工程では、まず、半導体チップ50及びプリント配線
板60の位置決めマーク51,61に基づき、半導体チ
ップ50側のバンプ52とプリント配線板60側の電極
パッド62が互いに対応するように、両者が位置合わせ
される(図4の(a)参照)。そして、半導体チップ5
0がプリント配線板60に熱圧着され、バンプ52と電
極パッド62との間の電気的な接続をなしつつ両者が接
合されると同時に、接合部分が樹脂封止される(図4の
(b)参照)。この実装工程では、一般に、半導体チッ
プ50及びプリント配線板60における位置決めマーク
の認識が、通常の可視領域にその感度を有するカメラ
(不図示)で検出して行われる。[0005] Printed wiring board 60 held in place
On the other hand, in the step of mounting the semiconductor chip 50 face down, first, based on the positioning marks 51 and 61 of the semiconductor chip 50 and the printed wiring board 60, the bump 52 on the semiconductor chip 50 side and the electrode on the printed wiring board 60 side are used. Both are aligned so that the pads 62 correspond to each other (see FIG. 4A). And the semiconductor chip 5
0 is thermocompression-bonded to the printed wiring board 60, and the bumps 52 and the electrode pads 62 are joined together while making an electrical connection therebetween, and at the same time, the joints are sealed with resin (FIG. 4 (b) )reference). In this mounting step, generally, the recognition of the positioning marks on the semiconductor chip 50 and the printed wiring board 60 is performed by detecting with a camera (not shown) having sensitivity in a normal visible region.
【0006】[0006]
【発明が解決しようとする課題】ところで、通常の可視
領域に感度を有するカメラでは、その上に接着樹脂層6
3が形成された位置決めマークを検出することができ
ず、前述したように、プリント配線板60においては、
接着樹脂層63の外側に位置決めマーク61を設ける必
要がある。これに伴ない、プリント配線板60において
半導体チップ50の実装に要する面積は大きくなり、こ
のことは、装置本体を小型化する上での妨げになる。ま
た、プリント配線板60に接着樹脂層63を形成する場
合には、それが位置決めマーク61上に位置しないよう
に、正確な位置及び大きさに形成する必要がある。更
に、この場合、半導体チップ50毎に接着樹脂層63を
形成する必要があるため、作業が面倒である。By the way, in a camera having sensitivity in a normal visible region, an adhesive resin layer 6 is provided thereon.
3 cannot be detected, and as described above, in the printed wiring board 60,
It is necessary to provide the positioning mark 61 outside the adhesive resin layer 63. Along with this, the area required for mounting the semiconductor chip 50 on the printed wiring board 60 increases, which hinders downsizing of the device body. Further, when the adhesive resin layer 63 is formed on the printed wiring board 60, it is necessary to form the adhesive resin layer 63 at an accurate position and size so as not to be positioned on the positioning mark 61. Further, in this case, since it is necessary to form the adhesive resin layer 63 for each semiconductor chip 50, the operation is troublesome.
【0007】本発明は、上記技術的課題に鑑みてなされ
たもので、装置本体の小型化を実現し得るとともに、よ
り効率的な製造が可能な構造を備えた半導体装置の製造
方法を提供することを目的とする。The present invention has been made in view of the above technical problems, and provides a method of manufacturing a semiconductor device having a structure capable of realizing a reduction in the size of the device body and more efficiently manufacturing. The purpose is to:
【0008】[0008]
【課題を解決するための手段】本願の第1の発明は、そ
れぞれ互いに対応する電極を備え、少なくとも一方が半
導体チップからなる一対の配線基体を、接着樹脂層を介
して、電極間の電気的接続をなしつつ接合させると同時
に、両者の接合部分を樹脂封止する半導体装置の製造方
法において、上記半導体チップの電極上以外の所定の部
位に、赤外線不透過性を有する位置決めマークを形成す
るマーク形成ステップと、上記半導体チップの電極上に
バンプを形成するバンプ形成ステップと、上記半導体チ
ップの少なくとも位置決めマーク及びバンプを含む領域
に接着樹脂層を形成する接着樹脂層形成ステップと、上
記半導体チップの位置決めマークを接着樹脂層の上から
赤外線カメラで検出し、両配線基体を位置合わせする位
置合わせステップと、両配線基体を電極間の電気的接続
をなしつつ接合させるとともに、両者の接合部分を樹脂
封止する接合ステップとを有していることを特徴とした
ものである。According to a first aspect of the present invention, a pair of wiring bases each including a corresponding one of the semiconductor chips and having at least one of the semiconductor chips is electrically connected between the electrodes via an adhesive resin layer. In a method of manufacturing a semiconductor device in which a connection is made while forming a connection, and at the same time, a bonding portion of the both is resin-sealed, a mark for forming a positioning mark having infrared impermeability at a predetermined portion other than on the electrode of the semiconductor chip A forming step, a bump forming step of forming a bump on an electrode of the semiconductor chip, an adhesive resin layer forming step of forming an adhesive resin layer in a region including at least the positioning mark and the bump of the semiconductor chip, Positioning step of detecting the positioning mark from above the adhesive resin layer with an infrared camera and positioning both wiring substrates , Together are joined while no electrical connection between the two wires base electrode, in which the joint portion therebetween and characterized by having a bonding step of a resin sealing.
【0009】また、本願の第2の発明は、第1の発明に
おいて、上記位置決めマーク,バンプおよび接着樹脂層
を形成するステップにおいて、位置決めマーク,バンプ
及び接着樹脂層を、半導体ウエハ上の複数の半導体チッ
プとなる領域にわたって連続して形成した後、該半導体
ウエハを、各半導体チップ毎に分割することを特徴とし
たものである。According to a second aspect of the present invention, in the first aspect, in the step of forming the positioning mark, the bump and the adhesive resin layer, the positioning mark, the bump and the adhesive resin layer are formed on a plurality of semiconductor wafers. After the semiconductor wafer is continuously formed over a region to be a semiconductor chip, the semiconductor wafer is divided for each semiconductor chip.
【0010】更に、本願の第3の発明は、第1又は2の
発明において、上記半導体チップに形成されるバンプの
材質にハンダを用いるとともに、上記接合ステップにお
いて、該バンプの融点未満の温度で上記接着樹脂層を溶
融させ、続いて、半導体チップ及び他方の配線基体を所
定の位置及び間隔に保持した状態で、バンプの融点以上
の温度で、接着樹脂層及びバンプを溶融させることによ
り、半導体チップと配線基体とを電気的に接続させた上
で、バンプの融点未満の温度で接着樹脂層を硬化させる
ことを特徴としたものである。Further, according to a third aspect of the present invention, in the first or second aspect, solder is used as a material of the bump formed on the semiconductor chip, and in the joining step, the soldering is performed at a temperature lower than the melting point of the bump. By melting the adhesive resin layer and subsequently melting the adhesive resin layer and the bump at a temperature equal to or higher than the melting point of the bump while maintaining the semiconductor chip and the other wiring substrate at predetermined positions and intervals, After electrically connecting the chip and the wiring base, the adhesive resin layer is cured at a temperature lower than the melting point of the bump.
【0011】また、更に、本願の第4の発明は、第1又
は2の発明において、上記接合ステップでは、上記半導
体チップ側のバンプと他方の配線基体の電極とが互いに
接触した状態で、超音波振動を印加して固相拡散反応に
より両者を接合させることを特徴としたものである。Further, according to a fourth invention of the present application, in the first or second invention, in the bonding step, the superposition is performed in a state where the bumps on the semiconductor chip and the electrodes of the other wiring base are in contact with each other. It is characterized in that the two are joined by a solid-phase diffusion reaction by applying sonic vibration.
【0012】また、更に、本願の第5の発明は、第4の
発明において、上記半導体チップ側のバンプが金からな
り、他方の配線基体側の電極が金及びアルミのいずれか
一方からなることを特徴としたものである。Further, according to a fifth invention of the present application, in the fourth invention, the bump on the semiconductor chip side is made of gold, and the electrode on the other wiring base is made of one of gold and aluminum. It is characterized by.
【0013】また、更に、本願の第6の発明は、第1〜
5の発明のいずれか一において、上記接着樹脂層形成ス
テップでは、上記接着樹脂層の材料として室温で液状で
あるものを用いることを特徴としたものである。Further, the sixth invention of the present application provides
In any one of the fifth inventions, the adhesive resin layer forming step is characterized in that a material that is liquid at room temperature is used as the material of the adhesive resin layer.
【0014】また、更に、本願の第7の発明は、第1〜
5の発明のいずれか一において、上記接着樹脂層形成ス
テップでは、上記接着樹脂層の材料として室温でフィル
ム状であるものを用いることを特徴としたものである。Further, the seventh invention of the present application provides
In any one of the fifth inventions, the adhesive resin layer forming step is characterized in that a film-like material at room temperature is used as a material of the adhesive resin layer.
【0015】また、更に、本願の第8の発明は、第1〜
7の発明のいずれか一において、上記接着樹脂層が、エ
ポキシ樹脂を主成分として含んでいることを特徴とした
ものである。[0015] Further, the eighth invention of the present application is the first invention.
In any one of the seventh inventions, the adhesive resin layer contains an epoxy resin as a main component.
【0016】また、更に、本願の第9の発明は、第1〜
7の発明のいずれか一において、上記接着樹脂層が、シ
リカ充填剤を含んでいることを特徴としたものである。Further, the ninth invention of the present application is directed to the first to fourth aspects.
7. The method according to claim 7, wherein the adhesive resin layer contains a silica filler.
【0017】[0017]
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照しながら説明する。図1の(a)及
び(b)に、本発明の実施の形態に係る半導体装置を構
成する半導体チップの能動面及びプリント配線板の受動
面を示す。半導体チップ1の能動面上には、対角近傍に
一対の位置決めマーク2が付されるとともに、周をなし
て配列された電極パッド(不図示)上にバンプ3が形成
される。この実施の形態では、位置決めマーク2が、赤
外線不透過性を有する材質からなる。そして、半導体チ
ップ1の能動面上の全領域に、接着樹脂層4が形成され
る。他方、プリント配線板11の受動面上には、対角近
傍に一対の位置決めマーク12が付されるとともに、半
導体チップ1側のバンプ3に対応する電極ランド13が
設けられる。Embodiments of the present invention will be described below with reference to the accompanying drawings. FIGS. 1A and 1B show an active surface of a semiconductor chip and a passive surface of a printed wiring board which constitute a semiconductor device according to an embodiment of the present invention. On the active surface of the semiconductor chip 1, a pair of positioning marks 2 are provided near the diagonal, and bumps 3 are formed on electrode pads (not shown) arranged circumferentially. In this embodiment, the positioning mark 2 is made of a material having infrared opacity. Then, the adhesive resin layer 4 is formed on the entire area on the active surface of the semiconductor chip 1. On the other hand, on the passive surface of the printed wiring board 11, a pair of positioning marks 12 are provided near the diagonal, and electrode lands 13 corresponding to the bumps 3 on the semiconductor chip 1 side are provided.
【0018】図2には、半導体チップ1及びプリント配
線板11を互いに接合する接合装置を概略的に示す。こ
の接合装置10は、その能動面上にバンプ3が形成され
た半導体チップ1をフェイスダウンでプリント配線板1
1上に直接実装するフリップチップ実装を行なうもの
で、基本的な構成として、半導体チップ1を吸着保持し
て搬送するヘッド6と、ヘッド6を横方向及び縦方向に
駆動させるヘッド駆動部7と、プリント配線板11を保
持して搬送するステージ16と、ステージ16を横方向
に駆動させるステージ駆動部17と、ヘッド6に吸着保
持された半導体チップ1の位置決めマーク2を検出する
赤外線領域が観察可能なカメラ(以下、赤外線カメラと
いう)8と、赤外線カメラ8から検出された信号を演算
する第1の演算部9と、ステージ16上に保持されたプ
リント配線板11の位置決めマーク12を検出する通常
の可視領域が観察可能なカメラ(以下、可視領域カメラ
という)18と、可視領域カメラ18から検出された信
号を演算する第2の演算部19と、第1及び第2の演算
部9,19からの信号に基づき、ヘッド駆動部7及びス
テージ駆動部17の動作を制御する制御部20とを有し
ている。FIG. 2 schematically shows a joining device for joining the semiconductor chip 1 and the printed wiring board 11 to each other. The bonding apparatus 10 is used to face-down a semiconductor chip 1 having bumps 3 formed on its active surface.
The flip-chip mounting is performed directly on the semiconductor chip 1. The head 6 basically has a head 6 for sucking, holding and transporting the semiconductor chip 1, and a head driving unit 7 for driving the head 6 in the horizontal and vertical directions. A stage 16 for holding and transporting the printed wiring board 11, a stage driving unit 17 for driving the stage 16 in the lateral direction, and an infrared region for detecting the positioning mark 2 of the semiconductor chip 1 sucked and held by the head 6 are observed. A possible camera (hereinafter referred to as an infrared camera) 8, a first arithmetic unit 9 for calculating a signal detected from the infrared camera 8, and a positioning mark 12 of a printed wiring board 11 held on a stage 16 are detected. A camera 18 (hereinafter, referred to as a visible region camera) capable of observing a normal visible region and a second which calculates a signal detected from the visible region camera 18 A calculation unit 19, based on signals from the first and second arithmetic unit 9, 19, and a control unit 20 for controlling the operation of the head drive unit 7 and a stage driving unit 17.
【0019】かかる構成を備えた接合装置10では、赤
外線カメラ8が、ヘッド6に保持される半導体チップ1
の接着樹脂層4の上から位置決めマーク2を観察するこ
とができる。赤外線カメラ8は、ヘッド6に吸着保持さ
れた半導体チップ1に対してその光軸が垂直になるよう
に配置されている。赤外線カメラ8から半導体チップ1
放射された赤外線は、赤外線不透過性を有する位置決め
マーク2のみで反射されて、位置決めマーク2をあらわ
す像が得られる。赤外線カメラ8で検出された位置決め
マーク2をあらわす像信号は、第1の演算部9へ伝送さ
れる。In the bonding apparatus 10 having such a configuration, the infrared camera 8 is connected to the semiconductor chip 1 held by the head 6.
The positioning mark 2 can be observed from above the adhesive resin layer 4. The infrared camera 8 is arranged so that its optical axis is perpendicular to the semiconductor chip 1 sucked and held by the head 6. Infrared camera 8 to semiconductor chip 1
The emitted infrared light is reflected only by the positioning mark 2 having infrared opacity, and an image representing the positioning mark 2 is obtained. An image signal representing the positioning mark 2 detected by the infrared camera 8 is transmitted to the first arithmetic unit 9.
【0020】また、これと同様に、可視領域カメラ18
は、ステージ16上に保持されたプリント配線板11の
位置決めマーク12を観察することができる。可視領域
カメラ18は、ステージ16上に吸着保持された半導体
チップ1に対してその光軸が垂直になるように配置され
ている。可視領域カメラ18で検出された位置決めマー
ク12をあらわす像信号は、第2の演算部19へ伝送さ
れる。Similarly, the visible area camera 18
Can observe the positioning mark 12 of the printed wiring board 11 held on the stage 16. The visible region camera 18 is arranged so that its optical axis is perpendicular to the semiconductor chip 1 sucked and held on the stage 16. An image signal representing the positioning mark 12 detected by the visible region camera 18 is transmitted to the second calculation unit 19.
【0021】第1の演算部9では、赤外線カメラ8から
伝送されてきた像信号に基づき、半導体チップ1の位置
決めマーク2の位置を演算する。他方、第2の演算部1
9では、可視領域カメラ18から伝送されてきた像信号
に基づき、プリント配線板11の位置決めマーク12の
位置を演算する。これら第1及び第2の演算部9,19
による演算結果は、共に、制御部20へ伝送される。制
御部20は、伝送されてきた演算結果に基づき、ヘッド
駆動部6及びステージ駆動部16を動作させ、ヘッド6
に吸着保持された半導体チップ1と、ステージ16上で
保持されたプリント配線板1を正確な位置に移動させ
る。そして、所定の圧力及び温度のプロファイルによ
り、半導体チップ1及びプリント配線板11を、電極間
の電気的接続をなしつつ接合させるとともに、両者の接
合部分を樹脂封止する。The first calculation section 9 calculates the position of the positioning mark 2 of the semiconductor chip 1 based on the image signal transmitted from the infrared camera 8. On the other hand, the second arithmetic unit 1
In 9, the position of the positioning mark 12 on the printed wiring board 11 is calculated based on the image signal transmitted from the visible area camera 18. These first and second operation units 9 and 19
Are transmitted to the control unit 20 together. The control unit 20 operates the head driving unit 6 and the stage driving unit 16 based on the transmitted calculation result,
The semiconductor chip 1 sucked and held on the stage and the printed wiring board 1 held on the stage 16 are moved to accurate positions. Then, the semiconductor chip 1 and the printed wiring board 11 are joined with a predetermined pressure and temperature profile while making electrical connection between the electrodes, and the joint between them is sealed with a resin.
【0022】図3(a)〜(g)は、本発明の実施の形
態に係る半導体装置の製造方法を工程順に示す説明図で
ある。まず、複数の半導体チップ1を含む領域を備えた
半導体ウエハ30に位置決めマーク(不図示)及び電極
パッド5を形成する(図3の(a)参照)。この実施の
形態では、半導体チップ1に形成される位置決めマーク
2および電極パッド5の材質としてアルミが用いられ、
フォトリソグラフィー技術及びエッチング技術により、
所定の位置および形状に形成される。なお、位置決めマ
ーク2の材質としては、赤外線が透過しなければいずれ
の材質も適用可能であるが、電極パッド5と同じ材質
が、製造プロセス上、位置決めマーク2及び電極パッド
5を同時に形成可能であるため好ましい。3A to 3G are explanatory views showing a method of manufacturing a semiconductor device according to the embodiment of the present invention in the order of steps. First, a positioning mark (not shown) and an electrode pad 5 are formed on a semiconductor wafer 30 having a region including a plurality of semiconductor chips 1 (see FIG. 3A). In this embodiment, aluminum is used as the material of the positioning marks 2 and the electrode pads 5 formed on the semiconductor chip 1.
With photolithography technology and etching technology,
It is formed in a predetermined position and shape. Any material can be used as the material of the positioning mark 2 as long as it does not transmit infrared rays. However, the same material as the electrode pad 5 can form the positioning mark 2 and the electrode pad 5 at the same time due to the manufacturing process. Because it is, it is desirable.
【0023】次に、半導体ウエハ30の電極パッド5上
にバンプ3を形成する(図3の(b)参照)。この実施
の形態では、バンプ3の材質としてハンダを用い、バン
プ3はハンダがめっき方式で形成されてなる。なお、バ
ンプ3の材質としては、導電性の材料のいずれもが適用
可能であるが、例えば金,銅,はんだ等の低温溶融金属
が、接続信頼性の観点から好ましい。また、バンプ形成
方法としては、めっき方式に限定されることなく、蒸着
方式,ワイヤボンド方式,印刷方式,ボール搭載方式
等、いずれの方式も適用可能である。更に、インクジェ
ットプリンタ方式の原理を利用し、溶解したハンダをジ
ェッティングし、バンプ3を形成する方式も適用可能で
ある。Next, the bumps 3 are formed on the electrode pads 5 of the semiconductor wafer 30 (see FIG. 3B). In this embodiment, solder is used as the material of the bumps 3, and the bumps 3 are formed by plating solder. In addition, as the material of the bump 3, any of conductive materials can be applied, and for example, a low-temperature molten metal such as gold, copper, and solder is preferable from the viewpoint of connection reliability. Further, the method for forming the bump is not limited to the plating method, and any method such as a vapor deposition method, a wire bonding method, a printing method, and a ball mounting method can be applied. Further, a method of forming a bump 3 by jetting molten solder using the principle of an ink jet printer method is also applicable.
【0024】続いて、バンプ3が形成された半導体ウエ
ハ30の片面(図中の上面)の全領域に接着樹脂層4を
形成する(図3の(c)参照)。この実施の形態では、
半導体ウエハ上の接着樹脂層4が、室温において液状で
ある接着樹脂が半導体ウエハ上に印刷方式で形成されて
なる。室温で液状である接着樹脂を用いることにより、
バンプ3の周辺にボイドなく接着樹脂層4を形成するこ
とができる。なお、液状の接着樹脂の塗布方法として
は、印刷方式に限定されることなく、ディスペンス方式
およびスタンピング方式等のいずれの方式も適用可能で
ある。Subsequently, an adhesive resin layer 4 is formed on the entire surface of one surface (the upper surface in the figure) of the semiconductor wafer 30 on which the bumps 3 are formed (see FIG. 3C). In this embodiment,
The adhesive resin layer 4 on the semiconductor wafer is formed by forming an adhesive resin that is liquid at room temperature on the semiconductor wafer by a printing method. By using an adhesive resin that is liquid at room temperature,
The adhesive resin layer 4 can be formed around the bump 3 without voids. The method for applying the liquid adhesive resin is not limited to the printing method, and any method such as a dispensing method and a stamping method can be applied.
【0025】また、接着樹脂層4の材料としては、半導
体チップ1とプリント配線板11とを接合可能であれ
ば、いずれの材料も適用可能であるが、接合の信頼性の
観点からすると、エポキシ樹脂を含む材料が好ましい。
エポキシ樹脂としては、特に制限はないが、例えばビス
フェノールA型エポキシ樹脂,ビスフェノールF型エポ
キシ樹脂,ビスフェノールS型エポキシ,ビスフェノー
ルAD型エポキシ樹脂,ジアリルビスフェノールA型エ
ポキシ樹脂,ジアリルビスフェノールF型エポキシ樹
脂,ジアリルビスフェノールAD型エポキシ樹脂,テト
ラメチルビフェノール型エポキシ樹脂,ビフェノール型
エポキシ樹脂,シクロペンタジエン型エポキシ樹脂,テ
ルペンフェノール型エポキシ樹脂,テトラブロムビスフ
ェノールA型エポキシ樹脂,フェノールノボラック型エ
ポキシ樹脂,クレゾールノボラック型エポキシ樹脂,ト
リフェニルメタン型エポキシ樹脂,環式脂肪族エポキシ
樹脂,グリシジルエステルエポキシ樹脂および複素環式
エポキシ樹脂等があり、それらを単独で若しくは混合し
て用いることが可能である。更に、接着樹脂層4の材料
としては、エポキシ樹脂を含むものの他に、エポキシ樹
脂の硬化剤,熱可塑性樹脂,ゴム等のエポキシ樹脂以外
の樹脂成分が混合されたものも適用可能である。As the material of the adhesive resin layer 4, any material can be used as long as the semiconductor chip 1 and the printed wiring board 11 can be joined. Materials containing resins are preferred.
The epoxy resin is not particularly limited. For example, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, bisphenol AD type epoxy resin, diallyl bisphenol A type epoxy resin, diallyl bisphenol F type epoxy resin, diallyl Bisphenol AD epoxy resin, tetramethylbiphenol epoxy resin, biphenol epoxy resin, cyclopentadiene epoxy resin, terpene phenol epoxy resin, tetrabromobisphenol A epoxy resin, phenol novolak epoxy resin, cresol novolak epoxy resin, Triphenylmethane type epoxy resin, cycloaliphatic epoxy resin, glycidyl ester epoxy resin, heterocyclic epoxy resin, etc. , It is possible to use them singly or in combination. Further, as a material of the adhesive resin layer 4, in addition to a material containing an epoxy resin, a material in which a resin component other than the epoxy resin such as a curing agent of the epoxy resin, a thermoplastic resin, and rubber is mixed can be applied.
【0026】また、更に、接着樹脂層4の材料は、熱膨
張係数を小さくし、低吸水性をもたらすべく、充填剤を
含むことが好ましい。充填剤としては、接着樹脂の硬化
を損なわないものであれば特に制限はなく、例えば、溶
融シリカ、結晶シリカなどのシリカ(二酸化ケイ素),
アルミナ(酸化アルミニウム),窒化ケイ素,炭酸カル
シウム,酸化亜鉛等が適用可能である。このうち、得ら
れる接着樹脂の熱膨張係数を低下させ、機械的強度を向
上させる点からすると、溶融シリカが好ましい。更に、
流動性をもたらす点からすると、球状の溶融シリカが好
ましい。Further, the material of the adhesive resin layer 4 preferably contains a filler in order to reduce the coefficient of thermal expansion and provide low water absorption. The filler is not particularly limited as long as it does not impair the curing of the adhesive resin. For example, silica (silicon dioxide) such as fused silica and crystalline silica,
Alumina (aluminum oxide), silicon nitride, calcium carbonate, zinc oxide and the like are applicable. Among them, fused silica is preferred from the viewpoint of reducing the coefficient of thermal expansion of the obtained adhesive resin and improving the mechanical strength. Furthermore,
From the viewpoint of providing fluidity, spherical fused silica is preferred.
【0027】この実施の形態では、半導体チップ1に対
する電極パッド5,位置決めマーク2,バンプ3及び接
着樹脂層4の形成が、半導体ウエハ30上にて、複数の
半導体チップ1となる領域にわたって連続的に行なわれ
るため、効率的な生産作業を実現することができる。な
お、半導体チップ1を複数含むウエハ状態で行なわれる
が、これに限定されることなく、半導体チップ毎に切断
した後、電極パッド5,位置決めマーク2,バンプ3及
び接着樹脂層4を形成してもよい。In this embodiment, the formation of the electrode pads 5, the positioning marks 2, the bumps 3, and the adhesive resin layer 4 on the semiconductor chip 1 is continuously performed on the semiconductor wafer 30 over a region to be a plurality of semiconductor chips 1. Therefore, an efficient production operation can be realized. It should be noted that the process is performed in a wafer state including a plurality of semiconductor chips 1, but is not limited to this. After cutting for each semiconductor chip, electrode pads 5, positioning marks 2, bumps 3, and adhesive resin layer 4 are formed. Is also good.
【0028】続いて、バンプ3および接着樹脂層4が形
成された半導体ウエハ30を半導体チップ1毎にダイシ
ングする(図3の(d)参照)。これにより、複数の半
導体チップ1が得られる。Subsequently, the semiconductor wafer 30 on which the bumps 3 and the adhesive resin layer 4 are formed is diced for each semiconductor chip 1 (see FIG. 3D). Thereby, a plurality of semiconductor chips 1 are obtained.
【0029】引き続き、バンプ3および接着樹脂層4が
形成された半導体チップ1の位置決めマーク2(図1参
照)を赤外線カメラ8で検出し、また、プリント配線板
11の位置決めマーク12(図1参照)を通常のカメラ
18で検出しつつ、バンプ3と電極パッド13とが対応
するように相互の位置決めを行う(図3の(e)参
照)。Subsequently, the positioning mark 2 (see FIG. 1) of the semiconductor chip 1 on which the bump 3 and the adhesive resin layer 4 are formed is detected by the infrared camera 8, and the positioning mark 12 of the printed wiring board 11 (see FIG. 1). ) Is detected by the ordinary camera 18 and the mutual positioning is performed so that the bumps 3 correspond to the electrode pads 13 (see FIG. 3E).
【0030】次に、ヘッド6を駆動させ、そこに吸着保
持された半導体チップ1を、ステージ16上に保持され
たプリント配線板11に対して圧着させる。このとき、
半導体チップ1のバンプ3が、プリント配線板11の電
極ランド13に接触する(図3の(f)参照)。更に、
この状態で、所定の圧力及び温度のプロファイルでヘッ
ド6を昇温させて、半導体チップ1,バンプ3および接
着樹脂層4を加熱する。この実施の形態では、バンプ3
の材質としてハンダを用い、バンプ3の融点未満の温度
で接着樹脂層4を溶融させ、続いて、ヘッド6で半導体
チップ1の位置を制御し、半導体チップ1及びプリント
配線板11を所定の位置及び間隔に保持した状態で、バ
ンプ3の融点以上の温度で、接着樹脂層4およびバンプ
3を溶融させることにより、半導体チップ1とプリント
配線板11とを電気的に接続した上で、バンプの融点未
満の温度で接着樹脂層4を硬化させる。これにより、信
頼性の高い接合を行なうことができる。なお、半導体チ
ップ1とプリント配線板11との接合プロセスとして
は、両者が電気的に接続され、接着樹脂層を介して接合
されるとともに、その接合部分が樹脂封止されるもので
あれば、いかなるプロセスも適用可能である。Next, the head 6 is driven, and the semiconductor chip 1 sucked and held there is pressed against the printed wiring board 11 held on the stage 16. At this time,
The bump 3 of the semiconductor chip 1 comes into contact with the electrode land 13 of the printed wiring board 11 (see FIG. 3F). Furthermore,
In this state, the temperature of the head 6 is raised with a predetermined pressure and temperature profile to heat the semiconductor chip 1, the bumps 3 and the adhesive resin layer 4. In this embodiment, the bump 3
The adhesive resin layer 4 is melted at a temperature lower than the melting point of the bumps 3 by using solder as the material of the semiconductor chip 1. The semiconductor chip 1 and the printed wiring board 11 are electrically connected to each other by melting the adhesive resin layer 4 and the bumps 3 at a temperature equal to or higher than the melting point of the bumps 3 while maintaining the gaps. The adhesive resin layer 4 is cured at a temperature lower than the melting point. Thereby, highly reliable bonding can be performed. In addition, as a joining process of the semiconductor chip 1 and the printed wiring board 11, as long as they are electrically connected and joined via an adhesive resin layer, and the joining portion is resin-sealed, Any process is applicable.
【0031】その後、半導体装置をオーブン32に入
れ、接着樹脂層4を硬化させる(図3の(g)参照)。
これによって、半導体チップ1とプリント配線板11と
が両電極間の電気的接続をなしつつ接合されると同時
に、それらの接合部分が樹脂封止される。Thereafter, the semiconductor device is placed in an oven 32, and the adhesive resin layer 4 is cured (see FIG. 3 (g)).
As a result, the semiconductor chip 1 and the printed wiring board 11 are joined together while making electrical connection between the two electrodes, and at the same time, the joined portions are sealed with resin.
【0032】なお、本発明は、例示された実施の形態に
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。例えば、接着樹脂としては液状に
限定されることなく、フィルム状のものを用いてもよ
い。フィルム状の接着樹脂を用いた場合は、ラミネータ
やホットプレス等を用い、半導体ウエハ30や半導体チ
ップ1上にフィルム状の接着樹脂を圧着することによ
り、樹脂層の形成が可能である。The present invention is not limited to the illustrated embodiment, and it goes without saying that various improvements and design changes can be made without departing from the spirit of the present invention. For example, the adhesive resin is not limited to a liquid but may be a film. When a film-like adhesive resin is used, a resin layer can be formed by pressing the film-like adhesive resin onto the semiconductor wafer 30 or the semiconductor chip 1 using a laminator, a hot press, or the like.
【0033】また、バンプ3の材質としては、金を用い
てもよい。この場合には、半導体チップ1及びプリント
配線板11の接合に際して、半導体チップ1側のバンプ
3およびプリント配線板11側の電極ランド13との間
に、超音波振動を印加して固相拡散による接合部分が形
成される。バンプ3に超音波振動を印加して固相拡散に
より接合部分が形成される場合、その容易さの点からす
ると、プリント配線板11の電極ランド13が金又はア
ルミからなることが好ましい。As a material of the bump 3, gold may be used. In this case, when the semiconductor chip 1 and the printed wiring board 11 are joined, ultrasonic vibration is applied between the bumps 3 on the semiconductor chip 1 side and the electrode lands 13 on the printed wiring board 11 to perform solid phase diffusion. A joint is formed. In the case where a bonding portion is formed by solid-phase diffusion by applying ultrasonic vibration to the bump 3, it is preferable that the electrode land 13 of the printed wiring board 11 be made of gold or aluminum in terms of ease.
【0034】[0034]
【発明の効果】以上の説明から明らかなように、本願の
請求項1の発明によれば、それぞれ互いに対応する電極
を備え、少なくとも一方が半導体チップからなる一対の
配線基体を、接着樹脂層を介して、電極間の電気的接続
をなしつつ接合させると同時に、両者の接合部分を樹脂
封止する半導体装置の製造方法において、上記半導体チ
ップの電極上以外の所定の部位に、赤外線不透過性を有
する位置決めマークを形成し、上記半導体チップの電極
上にバンプを形成し、上記半導体チップの少なくとも位
置決めマーク及びバンプを含む領域に接着樹脂層を形成
し、上記半導体チップの位置決めマークを接着樹脂層の
上から赤外線カメラで検出し、両配線基体を位置合わせ
し、両配線基体を電極間の電気的接続をなしつつ接合さ
せるとともに、両者の接合部分を樹脂封止するので、半
導体チップ側では、位置決めマークの上から接着樹脂層
を形成することが可能で、他方の配線基体側でチップの
実装に必要な面積を小さくすることができ、その結果、
装置本体の小型化を実現することができる。As is apparent from the above description, according to the first aspect of the present invention, a pair of wiring bases each having electrodes corresponding to each other, at least one of which is made of a semiconductor chip, is provided with an adhesive resin layer. In the method of manufacturing a semiconductor device in which the electrodes are joined together while making electrical connection between the electrodes, and at the same time, the joint portion between the electrodes is sealed with a resin, a predetermined portion other than on the electrodes of the semiconductor chip is impermeable to infrared light. Forming a positioning mark having: a bump on the electrode of the semiconductor chip; forming an adhesive resin layer on at least a region of the semiconductor chip including the positioning mark and the bump; Infrared camera detects from above, aligns both wiring substrates, joins both wiring substrates while making electrical connection between electrodes, Since the bonding portion is sealed with a resin, it is possible to form an adhesive resin layer from above the positioning mark on the semiconductor chip side, and it is possible to reduce an area required for mounting the chip on the other wiring base side. ,as a result,
The size of the apparatus main body can be reduced.
【0035】また、本願の請求項2の発明によれば、上
記位置決めマーク,バンプおよび接着樹脂層を形成する
ステップにおいて、位置決めマーク,バンプ及び接着樹
脂層を、半導体ウエハ上の複数の半導体チップとなる領
域にわたって連続して形成した後、半導体ウエハを各半
導体チップ毎に分割するため、より効率的に製造を行な
うことができる。According to the invention of claim 2 of the present application, in the step of forming the positioning mark, the bump and the adhesive resin layer, the positioning mark, the bump and the adhesive resin layer are combined with a plurality of semiconductor chips on a semiconductor wafer. After the semiconductor wafer is formed continuously over a certain area, the semiconductor wafer is divided into individual semiconductor chips, so that manufacturing can be performed more efficiently.
【0036】更に、本願の請求項3の発明によれば、上
記半導体チップに形成されるバンプの材質にハンダを用
いるとともに、上記接合ステップにおいて、該バンプの
融点未満の温度で上記接着樹脂層を溶融させ、続いて、
半導体チップ及び他方の配線基体を所定の位置及び間隔
に保持した状態で、バンプの融点以上の温度で、接着樹
脂層及びバンプを溶融させることにより、半導体チップ
と配線基体とを電気的に接続させた上で、バンプの融点
未満の温度で接着樹脂層を硬化させるため、電極間に接
着樹脂層が噛み込まれることなく接合を行なえ、信頼性
の高い電気的接続を実現することができる。Further, according to the invention of claim 3 of the present application, solder is used as a material of the bump formed on the semiconductor chip, and in the bonding step, the adhesive resin layer is formed at a temperature lower than the melting point of the bump. Melting, followed by
With the semiconductor chip and the other wiring substrate held at predetermined positions and intervals, the semiconductor chip and the wiring substrate are electrically connected by melting the adhesive resin layer and the bump at a temperature equal to or higher than the melting point of the bump. In addition, since the adhesive resin layer is cured at a temperature lower than the melting point of the bump, bonding can be performed without the adhesive resin layer being bitten between the electrodes, and highly reliable electrical connection can be realized.
【0037】また、更に、本願の請求項4の発明によれ
ば、上記接合ステップでは、上記半導体チップ側のバン
プと他方の配線基体の電極とが互いに接触した状態で、
超音波振動を印加して固相拡散反応により両者を接合さ
せるため、信頼性の高い電気的接続を実現することがで
きる。Further, according to the invention of claim 4 of the present application, in the joining step, the bump on the semiconductor chip side and the electrode on the other wiring base are in contact with each other,
Since both are joined by solid-phase diffusion reaction by applying ultrasonic vibration, highly reliable electrical connection can be realized.
【0038】また、更に、本願の請求項5の発明によれ
ば、上記半導体チップ側のバンプが金からなり、他方の
配線基体側の電極が金及びアルミのいずれか一方からな
るため、容易でかつ効率的に接合を行なえ、信頼性の高
い電気的接続を実現することができる。Further, according to the invention of claim 5 of the present application, the bump on the semiconductor chip side is made of gold, and the electrode on the other wiring substrate side is made of one of gold and aluminum. In addition, bonding can be performed efficiently, and highly reliable electrical connection can be realized.
【0039】また、更に、本願の請求項6の発明によれ
ば、上記接着樹脂層形成ステップにおいて、上記接着樹
脂層の材料として室温で液状であるものを用いるため、
配線基体表面の凹凸に追従して、接着樹脂層を形成する
ことができ、信頼性の高い接合を実現することができ
る。Further, according to the invention of claim 6 of the present application, in the step of forming the adhesive resin layer, a material that is liquid at room temperature is used as the material of the adhesive resin layer.
The adhesive resin layer can be formed following the irregularities on the surface of the wiring substrate, and highly reliable bonding can be realized.
【0040】また、更に、本願の請求項7の発明によれ
ば、上記接着樹脂層形成ステップにおいて、上記接着樹
脂層の材料として室温でフィルム状であるものを用いる
ため、その取り扱いが容易で、生産性を向上させること
ができる。Further, according to the invention of claim 7 of the present application, in the step of forming the adhesive resin layer, the material of the adhesive resin layer which is a film at room temperature is used, so that the handling is easy. Productivity can be improved.
【0041】また、更に、本願の請求項8の発明によれ
ば、上記接着樹脂層が、エポキシ樹脂を主成分として含
んでいるため、良好な接着性および耐湿性をもつ接着樹
脂層を形成することができる。Further, according to the invention of claim 8 of the present application, since the adhesive resin layer contains an epoxy resin as a main component, an adhesive resin layer having good adhesiveness and moisture resistance is formed. be able to.
【0042】また、更に、本願の請求項9の発明によれ
ば、接着樹脂層が、シリカ充填剤を含んでいるため、接
着樹脂層の熱膨張係数を低減して、接着樹脂層と他方の
配線基体との界面応力が低減でき、信頼性の高い接合を
実現することができる。Further, according to the ninth aspect of the present invention, since the adhesive resin layer contains a silica filler, the thermal expansion coefficient of the adhesive resin layer is reduced, and the adhesive resin layer and the other of the adhesive resin layer and the other resin are used. The interface stress with the wiring substrate can be reduced, and highly reliable bonding can be realized.
【図1】 (a)本発明の実施の形態に係る半導体装置
を構成する半導体チップを概略的に示す図である。 (b)本発明の実施の形態に係る半導体装置を構成する
プリント配線板を概略的に示す図である。FIG. 1A is a diagram schematically showing a semiconductor chip constituting a semiconductor device according to an embodiment of the present invention. (B) It is a figure which shows schematically the printed wiring board which comprises the semiconductor device which concerns on embodiment of this invention.
【図2】 上記半導体チップ及びプリント配線板を接合
する接合装置を示す図である。FIG. 2 is a view showing a joining device for joining the semiconductor chip and a printed wiring board.
【図3】 上記半導体装置の製造フローを簡略化して示
す図である。FIG. 3 is a diagram schematically illustrating a manufacturing flow of the semiconductor device.
【図4】 (a)従来の半導体装置を構成する半導体チ
ップを示す図である。 (b)従来の半導体装置を構成するプリント配線板を示
す図である。FIG. 4A is a diagram illustrating a semiconductor chip constituting a conventional semiconductor device. (B) is a diagram showing a printed wiring board that constitutes a conventional semiconductor device.
【図5】 従来の半導体装置の製造フローを簡略化して
示す図である。FIG. 5 is a diagram showing a simplified flow of manufacturing a conventional semiconductor device.
1 半導体チップ,2 半導体チップの位置決めマー
ク,3 バンプ,4接着樹脂層,5 電極パッド,6
ヘッド,8 赤外線カメラ,10 接合装置,11 プ
リント配線板,12 プリント配線板の位置決めマー
ク,13 電極ランド,16 ステージ,18 可視領
域カメラ,30 半導体ウエハ1 semiconductor chip, 2 positioning mark of semiconductor chip, 3 bump, 4 adhesive resin layer, 5 electrode pad, 6
Head, 8 infrared camera, 10 joining device, 11 printed wiring board, 12 positioning mark of printed wiring board, 13 electrode land, 16 stage, 18 visible area camera, 30 semiconductor wafer
フロントページの続き (72)発明者 藤岡 弘文 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5F044 LL05 LL11 QQ01 QQ09 RR12Continued on the front page (72) Inventor Hirofumi Fujioka 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F-term (reference) 5F044 LL05 LL11 QQ01 QQ09 RR12
Claims (9)
なくとも一方が半導体チップからなる一対の配線基体
を、接着樹脂層を介して、電極間の電気的接続をなしつ
つ接合させると同時に、両者の接合部分を樹脂封止する
半導体装置の製造方法において、 上記半導体チップの電極上以外の所定の部位に、赤外線
不透過性を有する位置決めマークを形成するマーク形成
ステップと、 上記半導体チップの電極上にバンプを形成するバンプ形
成ステップと、 上記半導体チップの少なくとも位置決めマーク及びバン
プを含む領域に接着樹脂層を形成する接着樹脂層形成ス
テップと、 上記半導体チップの位置決めマークを接着樹脂層の上か
ら赤外線カメラで検出し、両配線基体を位置合わせする
位置合わせステップと、 両配線基体を電極間の電気的接続をなしつつ接合させる
とともに、両者の接合部分を樹脂封止する接合ステップ
とを有していることを特徴とする半導体装置の製造方
法。At the same time, a pair of wiring bases, each of which is provided with an electrode corresponding to each other and at least one of which is formed of a semiconductor chip, is joined via an adhesive resin layer while making electrical connection between the electrodes, and at the same time, joining of the two. In a method of manufacturing a semiconductor device for sealing a portion with a resin, a mark forming step of forming a positioning mark having infrared opacity at a predetermined portion other than on the electrode of the semiconductor chip; and a bump on the electrode of the semiconductor chip. Forming an adhesive resin layer on at least a region including the positioning mark and the bump of the semiconductor chip; and positioning the positioning mark of the semiconductor chip on the adhesive resin layer with an infrared camera. An alignment step of detecting and aligning both wiring bases; and electrically connecting both wiring bases between the electrodes. The method of manufacturing a semiconductor device according to claim causes bonding while none and that the joint portion therebetween and a bonding step of a resin sealing.
樹脂層を形成するステップにおいて、位置決めマーク,
バンプ及び接着樹脂層を、半導体ウエハ上の複数の半導
体チップとなる領域にわたって連続して形成した後、該
半導体ウエハを、各半導体チップ毎に分割することを特
徴とする請求項1記載の半導体装置の製造方法。2. The step of forming the positioning mark, the bump and the adhesive resin layer,
2. The semiconductor device according to claim 1, wherein after the bump and the adhesive resin layer are continuously formed over a region to be a plurality of semiconductor chips on the semiconductor wafer, the semiconductor wafer is divided for each semiconductor chip. Manufacturing method.
材質にハンダを用いるとともに、上記接合ステップにお
いて、該バンプの融点未満の温度で上記接着樹脂層を溶
融させ、続いて、半導体チップ及び他方の配線基体を所
定の位置及び間隔に保持した状態で、バンプの融点以上
の温度で、接着樹脂層及びバンプを溶融させることによ
り、半導体チップと配線基体とを電気的に接続させた上
で、バンプの融点未満の温度で接着樹脂層を硬化させる
ことを特徴とする請求項1又は2に記載の半導体装置の
製造方法。3. The method according to claim 1, wherein solder is used as a material of a bump formed on the semiconductor chip, and in the bonding step, the adhesive resin layer is melted at a temperature lower than a melting point of the bump. While maintaining the wiring base at a predetermined position and at a predetermined interval, the semiconductor chip and the wiring base are electrically connected by melting the adhesive resin layer and the bump at a temperature equal to or higher than the melting point of the bump. 3. The method of manufacturing a semiconductor device according to claim 1, wherein the adhesive resin layer is cured at a temperature lower than the melting point.
チップ側のバンプと他方の配線基体の電極とが互いに接
触した状態で、超音波振動を印加して固相拡散反応によ
り両者を接合させることを特徴とする請求項1又は2に
記載の半導体装置の製造方法。4. The method according to claim 1, wherein in the bonding step, in a state where the bumps on the semiconductor chip side and the electrodes of the other wiring substrate are in contact with each other, ultrasonic vibration is applied to bond the two by solid phase diffusion reaction. The method for manufacturing a semiconductor device according to claim 1.
り、他方の配線基体側の電極が金及びアルミのいずれか
一方からなることを特徴とする請求項4記載の半導体装
置の製造方法。5. The method according to claim 4, wherein the bump on the semiconductor chip side is made of gold, and the electrode on the other wiring base is made of one of gold and aluminum.
接着樹脂層の材料として室温で液状であるものを用いる
ことを特徴とする請求項1〜5のいずれか一に記載の半
導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 1, wherein in the step of forming the adhesive resin layer, a material that is liquid at room temperature is used as the material of the adhesive resin layer. .
接着樹脂層の材料として室温でフィルム状であるものを
用いることを特徴とする請求項1〜5のいずれか一に記
載の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of forming the adhesive resin layer, a material that is in the form of a film at room temperature is used as the material of the adhesive resin layer. Method.
分として含んでいることを特徴とする請求項1〜7のい
ずれか一に記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 1, wherein said adhesive resin layer contains an epoxy resin as a main component.
でいることを特徴とする請求項1〜7のいずれか一に記
載の半導体装置の製造方法。9. The method for manufacturing a semiconductor device according to claim 1, wherein the adhesive resin layer contains a silica filler.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001046473A JP2002252245A (en) | 2001-02-22 | 2001-02-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001046473A JP2002252245A (en) | 2001-02-22 | 2001-02-22 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002252245A true JP2002252245A (en) | 2002-09-06 |
Family
ID=18908092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001046473A Pending JP2002252245A (en) | 2001-02-22 | 2001-02-22 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002252245A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007502698A (en) * | 2003-08-21 | 2007-02-15 | エミテク・ゲゼルシャフト・フュール・エミシオーンテクノロギー・ミット・ベシュレンクテル・ハフツング | Process and apparatus for manufacturing a honeycomb body |
WO2007148724A1 (en) * | 2006-06-23 | 2007-12-27 | Hitachi Chemical Company, Ltd. | Production method of semiconductor device and bonding film |
JP2009260226A (en) * | 2008-03-27 | 2009-11-05 | Hitachi Chem Co Ltd | Method of manufacturing semiconductor device |
US7811835B2 (en) | 2004-08-05 | 2010-10-12 | Fujitsu Limited | Method for processing a base that includes connecting a first base to a second base with an insulating film |
JP2013058548A (en) * | 2011-09-07 | 2013-03-28 | Sekisui Chem Co Ltd | Semiconductor chip bonded body manufacturing method |
WO2018147097A1 (en) * | 2017-02-09 | 2018-08-16 | リンテック株式会社 | Curable resin film and sheet for forming first protective film |
-
2001
- 2001-02-22 JP JP2001046473A patent/JP2002252245A/en active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007502698A (en) * | 2003-08-21 | 2007-02-15 | エミテク・ゲゼルシャフト・フュール・エミシオーンテクノロギー・ミット・ベシュレンクテル・ハフツング | Process and apparatus for manufacturing a honeycomb body |
JP4861174B2 (en) * | 2003-08-21 | 2012-01-25 | エミテク・ゲゼルシャフト・フュール・エミシオーンテクノロギー・ミット・ベシュレンクテル・ハフツング | Process and apparatus for manufacturing a honeycomb body |
US7811835B2 (en) | 2004-08-05 | 2010-10-12 | Fujitsu Limited | Method for processing a base that includes connecting a first base to a second base with an insulating film |
US7816180B2 (en) | 2004-08-05 | 2010-10-19 | Fujitsu Limited | Method for processing a base that includes connecting a first base to a second base |
US8034659B2 (en) | 2006-06-23 | 2011-10-11 | Hitachi Chemical Company, Ltd. | Production method of semiconductor device and bonding film |
WO2007148724A1 (en) * | 2006-06-23 | 2007-12-27 | Hitachi Chemical Company, Ltd. | Production method of semiconductor device and bonding film |
JP2012054582A (en) * | 2006-06-23 | 2012-03-15 | Hitachi Chem Co Ltd | Adhesive film |
JP5181222B2 (en) * | 2006-06-23 | 2013-04-10 | 日立化成株式会社 | Manufacturing method of semiconductor device |
JP2013102190A (en) * | 2006-06-23 | 2013-05-23 | Hitachi Chemical Co Ltd | Semiconductor device manufacturing method |
JP2009260226A (en) * | 2008-03-27 | 2009-11-05 | Hitachi Chem Co Ltd | Method of manufacturing semiconductor device |
JP2013058548A (en) * | 2011-09-07 | 2013-03-28 | Sekisui Chem Co Ltd | Semiconductor chip bonded body manufacturing method |
WO2018147097A1 (en) * | 2017-02-09 | 2018-08-16 | リンテック株式会社 | Curable resin film and sheet for forming first protective film |
JP6388752B1 (en) * | 2017-02-09 | 2018-09-12 | リンテック株式会社 | Curable resin film and first protective film forming sheet |
CN110249414A (en) * | 2017-02-09 | 2019-09-17 | 琳得科株式会社 | Piece is used in curable resin film and the formation of the first protective film |
CN110249414B (en) * | 2017-02-09 | 2023-04-04 | 琳得科株式会社 | Curable resin film and first protective film-forming sheet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6294405B1 (en) | Method of forming semiconductor device having a sub-chip-scale package structure | |
JP4330821B2 (en) | Manufacturing method of semiconductor device | |
US7242433B2 (en) | Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate | |
JP3597754B2 (en) | Semiconductor device and manufacturing method thereof | |
US6166434A (en) | Die clip assembly for semiconductor package | |
US7598121B2 (en) | Method of manufacturing a semiconductor device | |
KR100609334B1 (en) | Stack circuit member gap-filled photo sensitive polymer and method for manufacturing thereof | |
CN100438001C (en) | Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip typ | |
US6838762B2 (en) | Water-level package with bump ring | |
US8298874B2 (en) | Packaged electronic devices having die attach regions with selective thin dielectric layer | |
KR20010098592A (en) | Semiconductor package and semiconductor package fabrication method | |
JP2009521818A (en) | Microelectronic device having a compliant terminal fixture and method of making the microelectronic device | |
US6002171A (en) | Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package | |
JP2002252245A (en) | Method for manufacturing semiconductor device | |
TW201917813A (en) | Chip bonding apparatus, chip bonding method and a chip package structure | |
JP3176028B2 (en) | Flip chip mounting method and flip chip mounting structure | |
KR100379823B1 (en) | Manufacturing method of semiconductor integrated circuit device | |
TWI394240B (en) | Flip chip package eliminating bump and its interposer | |
US6632690B2 (en) | Method of fabricating reliable laminate flip-chip assembly | |
JP2003243455A (en) | Tape, method of manufacturing the same, semiconductor device, method of manufacturing the same | |
JP3153755B2 (en) | Method for manufacturing semiconductor device | |
JP3550057B2 (en) | Tape film and semiconductor package | |
TWI249797B (en) | Method for packaging a chip | |
TW502344B (en) | Chip scale package structure and its manufacturing method | |
JP2000100868A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |