JP2002252181A - 多結晶半導体層の製造方法及びレーザアニール装置 - Google Patents
多結晶半導体層の製造方法及びレーザアニール装置Info
- Publication number
- JP2002252181A JP2002252181A JP2001047181A JP2001047181A JP2002252181A JP 2002252181 A JP2002252181 A JP 2002252181A JP 2001047181 A JP2001047181 A JP 2001047181A JP 2001047181 A JP2001047181 A JP 2001047181A JP 2002252181 A JP2002252181 A JP 2002252181A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- chamber
- semiconductor layer
- laser
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005224 laser annealing Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 34
- 239000012298 atmosphere Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 5
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract 2
- 239000001257 hydrogen Substances 0.000 abstract 1
- 229910052739 hydrogen Inorganic materials 0.000 abstract 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 46
- 230000003746 surface roughness Effects 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 レーザを用いた多結晶化アニールにおける生
産性向上と得られる多結晶半導体膜の表面の平滑性向上
とを両立すること。 【解決手段】 アニールチャンバ１００内に配置される
非晶質半導体層にチャンバ窓１２０を介してレーザ光を
照射して多結晶化するレーザアニールに際し、アニール
チャンバ１００内を常温で低真空（１．３×１０3Ｐａ
程度〜１．３Ｐａ程度）とする。また、この雰囲気中に
は、窒素、水素、アルゴン等の安定ガスを導入してお
く。常圧でなく、低真空であることで、多結晶半導体層
の表面の平滑性が高真空アニールと同等に高く、一方高
真空と異なり、チャンバ窓１２０の汚れが少ないので生
産性を向上させることができる。
産性向上と得られる多結晶半導体膜の表面の平滑性向上
とを両立すること。 【解決手段】 アニールチャンバ１００内に配置される
非晶質半導体層にチャンバ窓１２０を介してレーザ光を
照射して多結晶化するレーザアニールに際し、アニール
チャンバ１００内を常温で低真空（１．３×１０3Ｐａ
程度〜１．３Ｐａ程度）とする。また、この雰囲気中に
は、窒素、水素、アルゴン等の安定ガスを導入してお
く。常圧でなく、低真空であることで、多結晶半導体層
の表面の平滑性が高真空アニールと同等に高く、一方高
真空と異なり、チャンバ窓１２０の汚れが少ないので生
産性を向上させることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、レーザアニール
を用いた非晶質半導体層の多結晶化処理に関する。
を用いた非晶質半導体層の多結晶化処理に関する。
【０００２】
【従来の技術】多結晶シリコン（ｐ−Ｓｉ）を能動層に
用いた薄膜トランジスタ（以下、ＴＦＴ）は、非晶質シ
リコン（ａ−Ｓｉ）を用いたＴＦＴと比較すると、スイ
ッチ能力が高く、また自己整合によって能動層のチャネ
ル位置を決められるので素子小型化、ＣＭＯＳ化が可能
であるといった特徴がある。このため、アクティブマト
リクス型のフラットパネルディスプレイ（例えば液晶表
示装置）などの画素スイッチ素子や内蔵ドライバとし
て、実用化が始まりつつある。
用いた薄膜トランジスタ（以下、ＴＦＴ）は、非晶質シ
リコン（ａ−Ｓｉ）を用いたＴＦＴと比較すると、スイ
ッチ能力が高く、また自己整合によって能動層のチャネ
ル位置を決められるので素子小型化、ＣＭＯＳ化が可能
であるといった特徴がある。このため、アクティブマト
リクス型のフラットパネルディスプレイ（例えば液晶表
示装置）などの画素スイッチ素子や内蔵ドライバとし
て、実用化が始まりつつある。
【０００３】多結晶シリコン膜は、成膜した非晶質シリ
コン膜を加熱して多結晶化することで形成できるが、シ
リコン膜を形成する基板として、現在、安価で大型化が
容易であるが融点の低いガラス基板が採用されることが
多い。多結晶化の方法としては固相成長法の他、短時間
ランプアニール（ＲＴＡ）、レーザアニール等が提案さ
れているが、ガラス基板が低融点であることを考慮する
と、現在のところ、低温処理の可能なレーザアニールが
多結晶化アニールとして有効と考えられている。
コン膜を加熱して多結晶化することで形成できるが、シ
リコン膜を形成する基板として、現在、安価で大型化が
容易であるが融点の低いガラス基板が採用されることが
多い。多結晶化の方法としては固相成長法の他、短時間
ランプアニール（ＲＴＡ）、レーザアニール等が提案さ
れているが、ガラス基板が低融点であることを考慮する
と、現在のところ、低温処理の可能なレーザアニールが
多結晶化アニールとして有効と考えられている。
【０００４】上記レーザアニールは、図４に示すよう
に、被処理対象２００をアニールチャンバ１００の中に
置き、チャンバに形成された窓（プロセスウィンドウ）
１２０を介してチャンバ外側に配置された光源より被処
理対象にレーザ（エキシマレーザ）を照射する。アニー
ル処理雰囲気として、常圧、窒素雰囲気を採用するとア
ニール処理のスループットが高く生産性に優れるため、
現在多結晶シリコン層の量産には、この常圧、窒素雰囲
気での多結晶化レーザアニール処理の採用が試みられて
いる。
に、被処理対象２００をアニールチャンバ１００の中に
置き、チャンバに形成された窓（プロセスウィンドウ）
１２０を介してチャンバ外側に配置された光源より被処
理対象にレーザ（エキシマレーザ）を照射する。アニー
ル処理雰囲気として、常圧、窒素雰囲気を採用するとア
ニール処理のスループットが高く生産性に優れるため、
現在多結晶シリコン層の量産には、この常圧、窒素雰囲
気での多結晶化レーザアニール処理の採用が試みられて
いる。
【０００５】
【発明が解決しようとする課題】アニール時におけるチ
ャンバ内の処理雰囲気は、ｐ−Ｓｉの表面荒さや、結晶
性を左右する重要なファクターの一つである。上記常
圧、窒素雰囲気でのエキシマレーザアニールは、多結晶
シリコン膜の高い生産性を実現できるが、本出願人の研
究の結果、上記常圧、窒素雰囲気の条件は、ｐ−Ｓｉの
表面荒さの制御が難しく、非常に表面の荒い膜になって
しまうことが判明した。この表面荒さの問題を解消する
ためには、図４のような排気ポンプ３００を設けてチャ
ンバ１００内を真空としてアニールを実行すればよい。
ャンバ内の処理雰囲気は、ｐ−Ｓｉの表面荒さや、結晶
性を左右する重要なファクターの一つである。上記常
圧、窒素雰囲気でのエキシマレーザアニールは、多結晶
シリコン膜の高い生産性を実現できるが、本出願人の研
究の結果、上記常圧、窒素雰囲気の条件は、ｐ−Ｓｉの
表面荒さの制御が難しく、非常に表面の荒い膜になって
しまうことが判明した。この表面荒さの問題を解消する
ためには、図４のような排気ポンプ３００を設けてチャ
ンバ１００内を真空としてアニールを実行すればよい。
【０００６】しかしながら、真空雰囲気でエキシマレー
ザアニールを行うと、アニールチャンバのプロセスウィ
ンドウ内側が汚れてしまうという問題が発生することが
判明した。そして、この汚れの速度は非常に速いため、
極めて短いサイクルで汚れを除する処置を施さなければ
ならず、量産機の多結晶化レーザアニール条件に、この
ような真空雰囲気を採用することは難しいという問題が
ある。
ザアニールを行うと、アニールチャンバのプロセスウィ
ンドウ内側が汚れてしまうという問題が発生することが
判明した。そして、この汚れの速度は非常に速いため、
極めて短いサイクルで汚れを除する処置を施さなければ
ならず、量産機の多結晶化レーザアニール条件に、この
ような真空雰囲気を採用することは難しいという問題が
ある。
【０００７】そこで、本発明では、表面が平滑な多結晶
半導体膜を形成でき、かつ、プロセスウィンドウの汚れ
の少ない量産に適したレーザアニール方法を実現するこ
とを目的とする。
半導体膜を形成でき、かつ、プロセスウィンドウの汚れ
の少ない量産に適したレーザアニール方法を実現するこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、非晶質半導体層に対してレーザアニール
を施して多結晶半導体層を製造する方法において、前記
アニールを低真空雰囲気で行うことを特徴とする。
にこの発明は、非晶質半導体層に対してレーザアニール
を施して多結晶半導体層を製造する方法において、前記
アニールを低真空雰囲気で行うことを特徴とする。
【０００９】本発明の他の特徴は、上記レーザアニール
を１．３×１０3Ｐａ程度〜１．３Ｐａ程度の低真空圧
力範囲で行うことである。
を１．３×１０3Ｐａ程度〜１．３Ｐａ程度の低真空圧
力範囲で行うことである。
【００１０】また、本発明において、上記アニールに際
し、アニール雰囲気中には安定ガスが含まれていること
を特徴とする。
し、アニール雰囲気中には安定ガスが含まれていること
を特徴とする。
【００１１】上述のように、常圧窒素雰囲気下でのレー
ザアニールで形成した多結晶半導体層は平滑性が低い。
これは、アニール雰囲気に窒素が存在するので、非晶質
半導体層の表面に多少の窒素反応膜が形成され、この窒
化膜の蓄熱作用などにより非晶質半導体層に対するレー
ザアニール条件が部分的に設定からずれたり、ばらつく
ことで多結晶の粒径に差が発生することが原因の一つと
して考えられている。従って、高真空条件でレーザアニ
ールを実行すれば、膜表面に反応物が形成されず、表面
の平滑性を保って多結晶半導体層を形成することが可能
となるのである。ところが、アニールチャンバ内が真空
であると、気体分子などの平均自由行程が増大するた
め、レーザ照射によりチャンバ内の半導体層周辺で飛散
した粒子がチャンバの窓まで到達して窓に付着し、これ
が窓の汚れを引き起こすと考えられている。
ザアニールで形成した多結晶半導体層は平滑性が低い。
これは、アニール雰囲気に窒素が存在するので、非晶質
半導体層の表面に多少の窒素反応膜が形成され、この窒
化膜の蓄熱作用などにより非晶質半導体層に対するレー
ザアニール条件が部分的に設定からずれたり、ばらつく
ことで多結晶の粒径に差が発生することが原因の一つと
して考えられている。従って、高真空条件でレーザアニ
ールを実行すれば、膜表面に反応物が形成されず、表面
の平滑性を保って多結晶半導体層を形成することが可能
となるのである。ところが、アニールチャンバ内が真空
であると、気体分子などの平均自由行程が増大するた
め、レーザ照射によりチャンバ内の半導体層周辺で飛散
した粒子がチャンバの窓まで到達して窓に付着し、これ
が窓の汚れを引き起こすと考えられている。
【００１２】本発明では、レーザアニール条件を低真
空、例えば１．３×１０3Ｐａ程度〜１．３Ｐａ程度の
圧力範囲とすることで、非晶質半導体層表面に反応物な
どが付着することを防いで表面平滑性の高い多結晶半導
体膜を製造することを可能とする。さらに、真空（高真
空）と比較して分子の平均自由行程を減少させることが
できるので、チャンバ窓の汚れ速度を十分遅くすること
ができる。従って粒径の揃った平坦な表面の多結晶半導
体層を高い生産性にて製造することが可能となる。
空、例えば１．３×１０3Ｐａ程度〜１．３Ｐａ程度の
圧力範囲とすることで、非晶質半導体層表面に反応物な
どが付着することを防いで表面平滑性の高い多結晶半導
体膜を製造することを可能とする。さらに、真空（高真
空）と比較して分子の平均自由行程を減少させることが
できるので、チャンバ窓の汚れ速度を十分遅くすること
ができる。従って粒径の揃った平坦な表面の多結晶半導
体層を高い生産性にて製造することが可能となる。
【００１３】また、本発明の他の特徴は、アニールチャ
ンバ内に配置される処理対象にチャンバ窓を介してレー
ザ光を照射するレーザアニール装置において、アニール
中の前記アニールチャンバ内に安定ガスを導入する導入
部と、前記アニールチャンバ内を減圧するポンプと、前
記アニールチャンバ内の圧力を１．３×１０3Ｐａ程度
〜１．３Ｐａ程度の圧力範囲に制御する圧力制御部と、
を備えることである。
ンバ内に配置される処理対象にチャンバ窓を介してレー
ザ光を照射するレーザアニール装置において、アニール
中の前記アニールチャンバ内に安定ガスを導入する導入
部と、前記アニールチャンバ内を減圧するポンプと、前
記アニールチャンバ内の圧力を１．３×１０3Ｐａ程度
〜１．３Ｐａ程度の圧力範囲に制御する圧力制御部と、
を備えることである。
【００１４】このような装置構成とすれば、アニールチ
ャンバ内を表面平滑性の高い多結晶半導体層を効率よく
製造することができる。
ャンバ内を表面平滑性の高い多結晶半導体層を効率よく
製造することができる。
【００１５】
【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。
適な実施の形態（以下実施形態という）について説明す
る。
【００１６】図１は、この発明の実施形態に係るレーザ
アニール装置の概略構成を示している。装置は、被処理
対象である非晶質半導体（ａ−Ｓｉ）膜が形成された基
板２００が載置されるアニールチャンバ１００を有し、
このチャンバ１００にはガラスや石英などが用いられた
透明なプロセスウィンドウ（チャンバ窓）１２０が設け
られている。この窓１２０からは、所定の光学系を経
て、図示しないエキシマレーザ光源（ＸｅＣｌ）からの
パルスレーザ光がチャンバ１００内の非晶質半導体膜に
照射される。
アニール装置の概略構成を示している。装置は、被処理
対象である非晶質半導体（ａ−Ｓｉ）膜が形成された基
板２００が載置されるアニールチャンバ１００を有し、
このチャンバ１００にはガラスや石英などが用いられた
透明なプロセスウィンドウ（チャンバ窓）１２０が設け
られている。この窓１２０からは、所定の光学系を経
て、図示しないエキシマレーザ光源（ＸｅＣｌ）からの
パルスレーザ光がチャンバ１００内の非晶質半導体膜に
照射される。
【００１７】アニールチャンバ１００には、マスフロー
１１０が連結されており、ガス流量（質量）を制御しな
がら後述する安定ガスをチャンバ１００内に導入してい
る。また、チャンバ１００には排気ポンプ１５０が連結
され、また、この排気ポンプ１５０とチャンバ１００と
の間に排気量、つまり、チャンバ１００内の真空度を制
御するための圧力制御バルブ（コンダクタンスバルブ）
１４０が設けられている。本実施形態では、ポンプ１５
０でチャンバ１００内を排気して一旦高真空状態とし、
次に圧力制御バルブ１４０を調節し、かつ上記マスフロ
ー１１０により所定の安定ガスをチャンバ１００内に導
入することで、レーザアニール時のチャンバ１００内の
圧力を低真空（約１．３×１０3Ｐａ〜約１．３Ｐａ）
状態に維持する。また、処理温度は室温に設定してい
る。
１１０が連結されており、ガス流量（質量）を制御しな
がら後述する安定ガスをチャンバ１００内に導入してい
る。また、チャンバ１００には排気ポンプ１５０が連結
され、また、この排気ポンプ１５０とチャンバ１００と
の間に排気量、つまり、チャンバ１００内の真空度を制
御するための圧力制御バルブ（コンダクタンスバルブ）
１４０が設けられている。本実施形態では、ポンプ１５
０でチャンバ１００内を排気して一旦高真空状態とし、
次に圧力制御バルブ１４０を調節し、かつ上記マスフロ
ー１１０により所定の安定ガスをチャンバ１００内に導
入することで、レーザアニール時のチャンバ１００内の
圧力を低真空（約１．３×１０3Ｐａ〜約１．３Ｐａ）
状態に維持する。また、処理温度は室温に設定してい
る。
【００１８】マスフロー１１０を介してチャンバ１００
内に導入されるガスとしては、非晶質半導体膜のレーザ
アニール時、化学反応により半導体膜表面に酸化膜など
を形成することのないＮ2、Ｈ2、Ａｒ、Ｎｅなどの安定
ガス（不活性ガス）を用いることができる。本実施形態
では、このうちＮ2を採用している。
内に導入されるガスとしては、非晶質半導体膜のレーザ
アニール時、化学反応により半導体膜表面に酸化膜など
を形成することのないＮ2、Ｈ2、Ａｒ、Ｎｅなどの安定
ガス（不活性ガス）を用いることができる。本実施形態
では、このうちＮ2を採用している。
【００１９】図２は、レーザアニールの圧力条件（横
軸）と、得られた多結晶シリコン膜の表面荒さ（縦軸）
との関係を示している。表面荒さ（ｎｍ）は、原子間力
顕微鏡（ＡＦＭ）を用いて測定された膜表面のピーク−
バレーの距離、つまり、膜の突出表面から膜下面までの
距離を示すものであり、膜厚に膜表面の突出量を加えた
値となっている。図２の例では、常温、窒素大気圧（７
６０ｔｏｒｒ）でエキシマレーザアニールにより得たＰ
−Ｓｉ膜は、目標膜厚４５ｎｍに対し、表面荒さが９０
ｎｍ〜１００ｎｍ近くもある。つまり、この条件では、
ｐ−Ｓｉ膜の膜厚が２倍近くもばらついた荒い表面形状
であることがわかる。ｐ−Ｓｉ膜は、薄膜トランジスタ
の能動層としての用途があるが、特に、このようなｐ−
Ｓｉ膜を能動層とし、これより上層にゲート電極を形成
するトップゲート型トランジスタを形成する場合、能動
層に大きな凹凸が発生するとその上層にゲート電極を精
度良く形成することができない。従って、トランジスタ
の特性にばらつきが発生したり、接触不良や断線などを
発生させたりすることも考えられる。
軸）と、得られた多結晶シリコン膜の表面荒さ（縦軸）
との関係を示している。表面荒さ（ｎｍ）は、原子間力
顕微鏡（ＡＦＭ）を用いて測定された膜表面のピーク−
バレーの距離、つまり、膜の突出表面から膜下面までの
距離を示すものであり、膜厚に膜表面の突出量を加えた
値となっている。図２の例では、常温、窒素大気圧（７
６０ｔｏｒｒ）でエキシマレーザアニールにより得たＰ
−Ｓｉ膜は、目標膜厚４５ｎｍに対し、表面荒さが９０
ｎｍ〜１００ｎｍ近くもある。つまり、この条件では、
ｐ−Ｓｉ膜の膜厚が２倍近くもばらついた荒い表面形状
であることがわかる。ｐ−Ｓｉ膜は、薄膜トランジスタ
の能動層としての用途があるが、特に、このようなｐ−
Ｓｉ膜を能動層とし、これより上層にゲート電極を形成
するトップゲート型トランジスタを形成する場合、能動
層に大きな凹凸が発生するとその上層にゲート電極を精
度良く形成することができない。従って、トランジスタ
の特性にばらつきが発生したり、接触不良や断線などを
発生させたりすることも考えられる。
【００２０】これに対して、本実施形態のように常温、
窒素低真空（約１．３×１０3Ｐａ〜約１．３Ｐａ）条
件でレーザアニールしたｐ−Ｓｉ膜の表面荒さは、図２
の例では６０ｎｍ付近である。これは、高真空条件（図
２では１×１０-6ｔｏｒｒ：１．３×１０-4Ｐａ）で多
結晶化したｐ−Ｓｉ膜と同程度の表面荒さとなってお
り、膜の平滑性が非常に向上していることがわかる。こ
のため、トップゲート型トランジスタとしてこのｐ−Ｓ
ｉ膜を用いた場合にも、電気的、構造的なプロセスマー
ジンを十分確保することができる。
窒素低真空（約１．３×１０3Ｐａ〜約１．３Ｐａ）条
件でレーザアニールしたｐ−Ｓｉ膜の表面荒さは、図２
の例では６０ｎｍ付近である。これは、高真空条件（図
２では１×１０-6ｔｏｒｒ：１．３×１０-4Ｐａ）で多
結晶化したｐ−Ｓｉ膜と同程度の表面荒さとなってお
り、膜の平滑性が非常に向上していることがわかる。こ
のため、トップゲート型トランジスタとしてこのｐ−Ｓ
ｉ膜を用いた場合にも、電気的、構造的なプロセスマー
ジンを十分確保することができる。
【００２１】なお、ボトムゲート型トランジスタにこの
ｐ−Ｓｉ膜を用いた場合にも同様に電気的、構造的なプ
ロセスマージンを十分確保することができる。
ｐ−Ｓｉ膜を用いた場合にも同様に電気的、構造的なプ
ロセスマージンを十分確保することができる。
【００２２】図３は、レーザアニール装置におけるパル
ス状エキシマレーザのショット数とその時形成されるｐ
−Ｓｉ膜の粒径（任意単位）との関係を示している。な
お図３は、レーザ光としてＸｅＣｌを用いたエキシマレ
ーザを採用し、レーザパワーを３００〜３５０ｍＪ／ｃ
ｍ2とした場合の特性である。多結晶化のためのレーザ
アニールでは、光学系によってレーザ光を所定の矩形形
状に整形し、前の照射領域に対し次の照射領域が所定量
（例えば、５μｍ〜２０μｍ）づつずれるように、レー
ザ光を走査して１ショットづつ照射位置を変えて非結晶
シリコン膜に照射する。
ス状エキシマレーザのショット数とその時形成されるｐ
−Ｓｉ膜の粒径（任意単位）との関係を示している。な
お図３は、レーザ光としてＸｅＣｌを用いたエキシマレ
ーザを採用し、レーザパワーを３００〜３５０ｍＪ／ｃ
ｍ2とした場合の特性である。多結晶化のためのレーザ
アニールでは、光学系によってレーザ光を所定の矩形形
状に整形し、前の照射領域に対し次の照射領域が所定量
（例えば、５μｍ〜２０μｍ）づつずれるように、レー
ザ光を走査して１ショットづつ照射位置を変えて非結晶
シリコン膜に照射する。
【００２３】図３において、膜平滑性に優れた高真空条
件の場合、初期のころに形成されたｐ−Ｓｉ膜は大きな
グレインサイズ（粒径）が実現されており、図３ではそ
のときのグレインサイズを１００としている。しかし、
装置のトータルショット数が増加するに従い得られるｐ
−Ｓｉ膜のグレインサイズが低下している。トータルシ
ョット数が９×１０5回程度に到達した時点で、形成さ
れたｐ−Ｓｉ膜のグレインサイズは初期状態のグレイン
サイズの７０％程度にしか達していない。ｐ−Ｓｉ膜の
グレインサイズは、これを用いて薄膜トランジスタを形
成した場合、トランジスタの特性に大きな影響を及ぼす
ため、粒径の大きな変化は許容できない。
件の場合、初期のころに形成されたｐ−Ｓｉ膜は大きな
グレインサイズ（粒径）が実現されており、図３ではそ
のときのグレインサイズを１００としている。しかし、
装置のトータルショット数が増加するに従い得られるｐ
−Ｓｉ膜のグレインサイズが低下している。トータルシ
ョット数が９×１０5回程度に到達した時点で、形成さ
れたｐ−Ｓｉ膜のグレインサイズは初期状態のグレイン
サイズの７０％程度にしか達していない。ｐ−Ｓｉ膜の
グレインサイズは、これを用いて薄膜トランジスタを形
成した場合、トランジスタの特性に大きな影響を及ぼす
ため、粒径の大きな変化は許容できない。
【００２４】ショット数の増加に伴うｐ−Ｓｉ膜の粒径
の低下は、アニールチャンバ１００のチャンバ窓１２０
が汚れてレーザ光透過率が低下し、非晶質シリコン膜に
供給されるレーザビームエネルギーが減少するためであ
ると考えられる。そして、窓１２０の汚れにより、透過
率が４〜５％程度低下するだけで、ｐ−Ｓｉ膜の粒径に
大きな影響を与えてしまう。高真空条件（１．３×１０
-3Ｐａ：１×１０-5ｔｏｒｒ）のアニールでは、３×１
０5回で窓１２０の汚れが顕著となるため、高真空条件
でのアニールを１日続けたとすると、（もちろん照射レ
ーザパワなどにもよるが）１日に何十回も窓１２０のク
リーニング処理が必要となると考えられる。従って、高
真空条件は、ｐ−Ｓｉ膜の量産のためのレーザアニール
装置に採用することは極めて困難である。
の低下は、アニールチャンバ１００のチャンバ窓１２０
が汚れてレーザ光透過率が低下し、非晶質シリコン膜に
供給されるレーザビームエネルギーが減少するためであ
ると考えられる。そして、窓１２０の汚れにより、透過
率が４〜５％程度低下するだけで、ｐ−Ｓｉ膜の粒径に
大きな影響を与えてしまう。高真空条件（１．３×１０
-3Ｐａ：１×１０-5ｔｏｒｒ）のアニールでは、３×１
０5回で窓１２０の汚れが顕著となるため、高真空条件
でのアニールを１日続けたとすると、（もちろん照射レ
ーザパワなどにもよるが）１日に何十回も窓１２０のク
リーニング処理が必要となると考えられる。従って、高
真空条件は、ｐ−Ｓｉ膜の量産のためのレーザアニール
装置に採用することは極めて困難である。
【００２５】これに対して本実施形態のように低真空条
件（ここでは１．３×１０3Ｐａ：１０ｔｏｒｒ）でレ
ーザアニールすることで、図３に示すように、ショット
数が９×１０5回程度の時点でも得られるｐ−Ｓｉ膜の
粒径は、初期状態の時の粒径と変わらない。これは、低
真空条件では、チャンバ１００内で分子などが飛散して
も、チャンバ１００内の安定ガス等の存在により分子の
平均自由行程が減少するため、汚れ成分が窓１２０まで
到達し難くなるためであると考えられる。そして、低真
空条件でレーザアニールを行えば、窓１２０の清掃頻度
は、例えば１日に１回、数週間に１回などとすることが
でき、生産性を下げることなく、均一な粒径で平滑性の
高い多結晶シリコン膜を形成することができる。
件（ここでは１．３×１０3Ｐａ：１０ｔｏｒｒ）でレ
ーザアニールすることで、図３に示すように、ショット
数が９×１０5回程度の時点でも得られるｐ−Ｓｉ膜の
粒径は、初期状態の時の粒径と変わらない。これは、低
真空条件では、チャンバ１００内で分子などが飛散して
も、チャンバ１００内の安定ガス等の存在により分子の
平均自由行程が減少するため、汚れ成分が窓１２０まで
到達し難くなるためであると考えられる。そして、低真
空条件でレーザアニールを行えば、窓１２０の清掃頻度
は、例えば１日に１回、数週間に１回などとすることが
でき、生産性を下げることなく、均一な粒径で平滑性の
高い多結晶シリコン膜を形成することができる。
【００２６】
【発明の効果】以上説明したように、この発明において
は、低真空レーザアニールによって平滑性が高くかつ安
定した多結晶半導体膜を高い生産性で形成することが可
能となる。
は、低真空レーザアニールによって平滑性が高くかつ安
定した多結晶半導体膜を高い生産性で形成することが可
能となる。
【図１】 本発明の実施形態に係るレーザアニールの概
略構成を示す図である。
略構成を示す図である。
【図２】 レーザアニールの圧力条件と得られるｐ−Ｓ
ｉの表面荒さとの関係を示す図である。
ｉの表面荒さとの関係を示す図である。
【図３】 レーザのショット数と得られるｐ−Ｓｉ膜の
粒径との関係を示す図である。
粒径との関係を示す図である。
【図４】 従来のレーザアニール装置の構成を示す図で
ある。
ある。
１００ アニールチャンバ、１１０ マスフロー、１２
０ チャンバ窓（プロセスウィンドウ）、１４０ 圧力
制御バルブ（コンダクタンスバルブ）、１５０排気ポン
プ、２００ 被処理基板（非晶質半導体層）
０ チャンバ窓（プロセスウィンドウ）、１４０ 圧力
制御バルブ（コンダクタンスバルブ）、１５０排気ポン
プ、２００ 被処理基板（非晶質半導体層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇田 賢 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 門前 俊夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 尾方 秀謙 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 中西 史朗 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 森本 佳宏 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F052 AA02 BB07 CA02 CA08 DA01 DA02 JA01 5F110 AA18 BB02 BB04 CC01 CC03 CC05 CC07 GG02 GG13 PP03 PP05 PP06 PP13 PP40
Claims (4)
- 【請求項１】 非晶質半導体層に対してレーザアニール
を施して多結晶半導体層を製造する方法において、 前記アニールを低真空雰囲気で行うことを特徴とする多
結晶半導体層の製造方法。 - 【請求項２】 請求項１に記載の多結晶半導体層の製造
方法において、 前記アニールは、１．３×１０3Ｐａ程度〜１．３Ｐａ
程度の圧力範囲で行うことを特徴とする多結晶半導体層
の製造方法。 - 【請求項３】 請求項１又は２に記載の多結晶半導体層
の製造方法において、 前記アニールに際し、アニール雰囲気中には安定ガスが
含まれていることを特徴とする多結晶半導体層の製造方
法。 - 【請求項４】 アニールチャンバ内に配置される処理対
象にチャンバ窓を介してレーザ光を照射するレーザアニ
ール装置において、 アニール中の前記アニールチャンバ内に安定ガスを導入
する導入部と、 前記アニールチャンバ内を減圧するポンプと、 前記アニールチャンバ内の圧力を１．３×１０3Ｐａ程
度〜１．３Ｐａ程度の圧力範囲に制御する圧力制御部
と、を備えることを特徴とするレーザアニール装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001047181A JP2002252181A (ja) | 2001-02-22 | 2001-02-22 | 多結晶半導体層の製造方法及びレーザアニール装置 |
| KR10-2002-0009194A KR100522643B1 (ko) | 2001-02-22 | 2002-02-21 | 다결정 반도체층의 제조 방법 및 레이저 어닐링 장치 |
| TW091102983A TWI253127B (en) | 2001-02-22 | 2002-02-21 | Method for making a poly crystalline semiconductor layer and laser annealing device |
| CNB021051887A CN1213465C (zh) | 2001-02-22 | 2002-02-22 | 多晶半导体层的制造方法及激光退火装置 |
| EP02251240A EP1235260A2 (en) | 2001-02-22 | 2002-02-22 | Method for manufacturing polycristalline semiconductor layers and thin-film transistors, and laser annealing apparatus |
| US10/080,424 US6797651B2 (en) | 2001-02-22 | 2002-02-22 | Method for manufacturing polycrystalline semiconductor layers and thin-film transistors and laser annealing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001047181A JP2002252181A (ja) | 2001-02-22 | 2001-02-22 | 多結晶半導体層の製造方法及びレーザアニール装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002252181A true JP2002252181A (ja) | 2002-09-06 |
Family
ID=18908669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001047181A Withdrawn JP2002252181A (ja) | 2001-02-22 | 2001-02-22 | 多結晶半導体層の製造方法及びレーザアニール装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6797651B2 (ja) |
| EP (1) | EP1235260A2 (ja) |
| JP (1) | JP2002252181A (ja) |
| KR (1) | KR100522643B1 (ja) |
| CN (1) | CN1213465C (ja) |
| TW (1) | TWI253127B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018137378A (ja) * | 2017-02-23 | 2018-08-30 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法および熱処理装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158487A (ja) * | 2002-11-01 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4464078B2 (ja) * | 2003-06-20 | 2010-05-19 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| JP4655495B2 (ja) * | 2004-03-31 | 2011-03-23 | 東京エレクトロン株式会社 | 成膜方法 |
| KR101090252B1 (ko) * | 2004-09-24 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR100712180B1 (ko) | 2006-05-22 | 2007-04-27 | 삼성에스디아이 주식회사 | 레이저 결정화장치 및 이를 이용한 결정화방법 |
| CN102306620B (zh) * | 2011-09-01 | 2013-03-27 | 清华大学 | 激光退火片台装置 |
| CN103065956B (zh) * | 2012-12-27 | 2015-02-25 | 南京大学 | 一种实现硅表面结构平滑的方法与设备 |
| JP6185512B2 (ja) * | 2014-06-24 | 2017-08-23 | ウルトラテック インク | 周囲酸素ガスの局在化制御を用いた半導体ウエハのレーザアニーリング方法 |
| DE102015202575A1 (de) * | 2015-02-12 | 2016-08-18 | Robert Bosch Gmbh | Vorrichtung zum Bearbeiten eines Substrats |
| CN107706092B (zh) * | 2017-10-13 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种准分子激光退火设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0824104B2 (ja) * | 1991-03-18 | 1996-03-06 | 株式会社半導体エネルギー研究所 | 半導体材料およびその作製方法 |
| KR940016602A (ko) * | 1992-12-14 | 1994-07-23 | 김광호 | 비정질실리콘의 다결정화 방법 |
| JP2000021807A (ja) * | 1998-06-29 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 非晶質薄膜の加熱処理装置およびその方法 |
| JP2000208414A (ja) * | 1999-01-08 | 2000-07-28 | Sony Corp | 半導体薄膜製造方法及び半導体薄膜製造装置 |
| KR100284808B1 (ko) * | 1999-03-31 | 2001-03-15 | 구본준 | 레이저 어닐링을 이용한 반도체 층 결정화 및 활성화 방법 |
-
2001
- 2001-02-22 JP JP2001047181A patent/JP2002252181A/ja not_active Withdrawn
-
2002
- 2002-02-21 TW TW091102983A patent/TWI253127B/zh not_active IP Right Cessation
- 2002-02-21 KR KR10-2002-0009194A patent/KR100522643B1/ko active IP Right Grant
- 2002-02-22 US US10/080,424 patent/US6797651B2/en not_active Expired - Lifetime
- 2002-02-22 CN CNB021051887A patent/CN1213465C/zh not_active Expired - Lifetime
- 2002-02-22 EP EP02251240A patent/EP1235260A2/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018137378A (ja) * | 2017-02-23 | 2018-08-30 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法および熱処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6797651B2 (en) | 2004-09-28 |
| US20020142567A1 (en) | 2002-10-03 |
| CN1213465C (zh) | 2005-08-03 |
| KR20020069132A (ko) | 2002-08-29 |
| EP1235260A2 (en) | 2002-08-28 |
| TWI253127B (en) | 2006-04-11 |
| KR100522643B1 (ko) | 2005-10-20 |
| CN1372309A (zh) | 2002-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972433B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| US20090042342A1 (en) | Method for crystallization of amorphous silicon by joule heating | |
| JP2007502025A (ja) | シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜 | |
| JP2002252181A (ja) | 多結晶半導体層の製造方法及びレーザアニール装置 | |
| JP4258476B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4472066B2 (ja) | 結晶性半導体膜の製造方法、結晶化装置及びｔｆｔの製造方法 | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| JP4939037B2 (ja) | シリコン薄膜の製造方法 | |
| US7083676B2 (en) | Method of laser crystallization | |
| JP3512550B2 (ja) | 半導体装置の作製方法 | |
| JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
| KR100222913B1 (ko) | 다결성 규소박막의 제조방법 | |
| JPH11186165A (ja) | 多結晶薄膜の製造方法および半導体装置の製造方法 | |
| TWI377173B (en) | Method for manufacturing crystalline silicon | |
| JP5217124B2 (ja) | 多結晶シリコン膜の製造方法及び製造装置 | |
| CN107799398B (zh) | 多晶硅薄膜的制作方法、薄膜、晶体管、基板及激光设备 | |
| JP2005167280A (ja) | 半導体装置、アクティブマトリクス基板、及び電子機器 | |
| JP3917934B2 (ja) | レーザーアニール方法 | |
| JP2000277453A (ja) | 半導体製造装置 | |
| KR20050072943A (ko) | 실리콘 박막 형성방법 | |
| JP2002184697A (ja) | より清浄なシリコン膜の製造方法 | |
| JP2000114175A (ja) | 半導体膜結晶化方法及び製造方法 | |
| JP2002289519A (ja) | 薄膜トランジスタの製造方法、電気光学装置の製造方法及び電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070307 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080205 |