JP2002245428A - Multifunction card having plurality of functions, one function chip used in the card and method for configuring multifunction card - Google Patents
Multifunction card having plurality of functions, one function chip used in the card and method for configuring multifunction cardInfo
- Publication number
- JP2002245428A JP2002245428A JP2001043631A JP2001043631A JP2002245428A JP 2002245428 A JP2002245428 A JP 2002245428A JP 2001043631 A JP2001043631 A JP 2001043631A JP 2001043631 A JP2001043631 A JP 2001043631A JP 2002245428 A JP2002245428 A JP 2002245428A
- Authority
- JP
- Japan
- Prior art keywords
- function
- chip
- line
- card
- function number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の単機能チッ
プを接続して構成される複数の機能を有する多機能カー
ド、同カードに用いられる単機能チップ及び多機能カー
ドの構成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-function card having a plurality of functions constituted by connecting a plurality of single-function chips, a single-function chip used in the card, and a method of constructing the multi-function card.
【０００２】[0002]
【従来の技術】近時、パーソナルコンピュータ、携帯情
報端末、電子カメラ等の電子機器は、機能拡張が可能な
ように、入出力機能を有するカードが挿入可能なカード
スロットを備えているのが主流となっている。このよう
な電子機器では、カードスロットにカードを挿入するこ
とにより、そのカードに固有の入出力機能、例えばメモ
リ、セキュリティ回路、シリアルインタフェース、ブル
ートゥースインタフェース、ＵＲＴ（Universal Asynch
ronous Receiver Transmitter）等の入出力機能を容易
に実現することができる。また最近は、複数種類の入出
力機能（複数機能）を有するカード（多機能カード）が
要求されている。2. Description of the Related Art In recent years, electronic devices such as personal computers, personal digital assistants, and electronic cameras generally have a card slot into which a card having an input / output function can be inserted so that functions can be extended. It has become. In such an electronic device, when a card is inserted into a card slot, input / output functions specific to the card, such as a memory, a security circuit, a serial interface, a Bluetooth interface, and a UART (Universal Asynch).
input / output functions such as a ronous Receiver Transmitter) can be easily realized. Recently, a card (multifunction card) having a plurality of types of input / output functions (multiple functions) has been demanded.
【０００３】[0003]
【発明が解決しようとする課題】上記したように最近
は、多機能カードが要求されている。このようなカード
を実現するには、必要とする複数種類の入出力機能を有
する集積回路チップを開発することが好ましい。As described above, recently, there has been a demand for a multi-function card. To realize such a card, it is preferable to develop an integrated circuit chip having a plurality of necessary input / output functions.
【０００４】しかし、必要な機能を高集積化して１チッ
プ（多機能チップ）に統合するには、開発に多くの時間
を要する。このため、複数機能を有する多機能チップが
実装された多機能カードの販売時期が遅れる等の問題が
生じやすい。[0004] However, in order to highly integrate required functions and integrate them into one chip (multifunctional chip), much time is required for development. For this reason, problems such as a delay in the sales time of a multi-function card on which a multi-function chip having a plurality of functions is mounted are likely to occur.
【０００５】一方、各機能別のチップ（単機能チップ）
の開発は、同様のチップが既に存在する場合が多いこと
から、多機能チップに比べれば容易である。そこで最初
の段階では、必要とする種類の単機能チップを個別に開
発し、それぞれの種類の単機能チップを１つのカード上
に実装して多機能カードを実現することが考えられる。
この場合、多機能チップの開発が完了した段階で、その
多機能チップが実装されたカード（多機能カードに）の
製造・販売に切り替えればよい。On the other hand, a chip for each function (single function chip)
Is easier to develop than multifunctional chips because similar chips often already exist. Therefore, in the first stage, it is conceivable that a single-function chip of a required type is individually developed, and a single-function chip of each type is mounted on one card to realize a multi-function card.
In this case, when the development of the multi-function chip is completed, the production and sale of a card (on a multi-function card) on which the multi-function chip is mounted may be switched.
【０００６】ところが、複数の単機能チップを実装して
多機能カードを実現するには、例えば特開平９−２２３
２００号公報に記載されているように、個々の機能（チ
ップ）を管理する制御ユニットが必要となり、この制御
ユニットも開発しなければならない。However, in order to implement a multi-function card by mounting a plurality of single-function chips, for example, Japanese Patent Application Laid-Open No. 9-223
As described in Japanese Patent Publication No. 200, a control unit for managing individual functions (chips) is required, and this control unit must also be developed.
【０００７】本発明は上記事情を考慮してなされたもの
でその目的は、開発が容易な多機能カード、同カードに
用いられる単機能チップ及び多機能カードの構成方法を
提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a multi-function card that can be easily developed, a single-function chip used in the card, and a method of configuring a multi-function card.
【０００８】[0008]
【課題を解決するための手段】本発明は、複数の機能を
有し、ホストシステムに接続して用いられる多機能カー
ドにおいて、上記複数の機能のうちの少なくとも１つを
有する複数の単機能チップと、命令を転送するためのコ
マンドライン、命令に対する応答をシリアル転送するた
めの応答ライン、及びデータを転送するためのデータラ
インを含み、上記複数の単機能チップを接続する信号ラ
イン群とを備え、上記各単機能チップに、上記複数の機
能に共通の共通領域、及び自身の有する機能に固有の固
有領域を含む記憶モジュールと、当該チップ全体を制御
するコントローラとを設けたこを特徴とする。このコン
トローラは、コマンドライン上の命令が機能を指定する
機能番号を含む場合に、その機能番号が上記各単機能チ
ップに共通の特定機能番号であるならば上記共通領域を
アクセスし、その機能番号が当該チップの有する機能に
割り当てられた機能番号であるならば、その機能に固有
の当該チップ内の上記固定領域をアクセスすることを特
徴とする。According to the present invention, there is provided a multifunction card having a plurality of functions and used in connection with a host system, comprising a plurality of single function chips having at least one of the above functions. And a signal line group including a command line for transferring an instruction, a response line for serially transferring a response to the instruction, and a data line for transferring data, and connecting the plurality of single function chips. Each of the single-function chips is provided with a storage module including a common area common to the plurality of functions and a unique area unique to its own function, and a controller for controlling the entire chip. When the command on the command line includes a function number designating a function, the controller accesses the common area if the function number is a specific function number common to each of the single function chips. Is a function number assigned to a function of the chip, the fixed area in the chip, which is unique to the function, is accessed.
【０００９】このように、本発明の多機能カードにおい
ては、命令により各チップに共通の特定機能番号が指定
されたときは、共通領域がアクセスされ、特定機能番号
以外の機能番号が指定されたときは、その機能番号が割
り当てられている機能を持つ単機能チップに設けられ
た、その機能に固有の固有領域がアクセスされる。よっ
て、各チップが有する共通領域を、カード全体では１つ
の共通領域として見せることができる。これによりカー
ドとしてのメモリマップ構成は、当該カードが有する全
ての機能（チップ）に共通の１つの共通領域と、各機能
毎の固有領域とからなるメモリマップ構成、即ち低コス
ト化と実装面積の低減のために、必要な機能が統合され
た多機能チップを用いて実現される多機能カードで適用
すべきメモリマップ構成と等価となる。したがって、い
ずれのタイプの多機能カードを使用する場合でも、同一
のホストドライバで対応でき、２種類のホストドライバ
を開発する必要がない。また、複数の単機能チップを用
いて多機能カードを実現していることから、必要な機能
が統合された多機能チップを用いて多機能カードを実現
する場合に比べて開発が容易で且つ開発期間も短くて済
む。As described above, in the multi-function card of the present invention, when a specific function number common to each chip is designated by an instruction, a common area is accessed and a function number other than the specific function number is designated. At this time, a unique area unique to the function, which is provided in a single function chip having a function to which the function number is assigned, is accessed. Therefore, the common area of each chip can be seen as one common area in the entire card. As a result, the memory map configuration as a card has a memory map configuration including one common area common to all functions (chips) of the card and a unique area for each function, that is, cost reduction and mounting area reduction. For reduction, the memory map configuration is equivalent to a memory map configuration to be applied to a multi-function card realized by using a multi-function chip in which necessary functions are integrated. Therefore, the same host driver can be used when using any type of multi-function card, and there is no need to develop two types of host drivers. In addition, since a multi-function card is realized using a plurality of single-function chips, development is easier and faster than when a multi-function card is realized using a multi-function chip in which necessary functions are integrated. The period is short.
【００１０】また本発明は、上記各単機能チップのコン
トローラに次の手段、即ち多機能カードの初期化時に、
当該チップのホストシステムを基準とする接続位置が先
頭であるならば、つまり当該チップが初段のチップであ
るならば、自身の有する機能に対し、予め定められた機
能番号から順に機能番号を割り当てると共に、割り当て
た機能番号を次段に通知し、当該チップが初段でも最終
段でもないならば、自身の有する機能に対し、前段のチ
ップから送出された機能番号の次の機能番号から順に機
能番号を割り当てると共に、割り当てた機能番号を次段
に通知し、当該チップが最終段であるならば、自身の有
する機能に対し、前段チップから通知された機能番号の
次の機能番号から順に機能番号を割り当てると共に、割
り当てた機能番号を通知する応答を応答ラインに送出す
る手段を備えたことをも特徴とする。Further, the present invention provides the following means in the controller of each single-function chip, namely, when initializing a multi-function card,
If the connection position of the chip with respect to the host system is the first, that is, if the chip is the first-stage chip, a function number is assigned to a function of the chip in order from a predetermined function number and Notify the next stage of the assigned function number, and if the chip is neither the first stage nor the last stage, the function numbers of its own are sequentially assigned from the function number next to the function number sent from the preceding chip. In addition to the assignment, the assigned function number is notified to the next stage, and if the chip is the last stage, a function number is assigned to the function of the chip in order from the function number next to the function number notified from the preceding chip. In addition, a means for sending a response notifying the assigned function number to the response line is provided.
【００１１】このように本発明においては、多機能カー
ドを実現する複数の単機能チップが有する各機能につい
て、カード初期化時に、その機能を有するチップの接続
位置で決まる順番で、そのチップのコントローラにより
機能番号が自動的に割り当てられる。この割り当てに、
特開平９−２２３２００号公報に記載されているような
制御ユニットは必要なく、この点からも、必要な機能が
統合された多機能チップを用いて多機能カードを実現す
る場合に比べて開発が容易で且つ開発期間も短くて済
む。As described above, according to the present invention, for each function of a plurality of single-function chips for realizing a multi-function card, when the card is initialized, the controller of the chip is arranged in an order determined by the connection position of the chip having the function. Automatically assigns a function number. In this assignment,
A control unit as described in Japanese Patent Application Laid-Open No. 9-223200 is not required. Easy and short development time.
【００１２】以上の構成の多機能カードに係る発明は、
当該カードを構成する各単機能チップに係る発明として
も成立し、また多機能カードの構成方法に係る発明とし
ても成立する。The invention relating to the multifunctional card having the above configuration is
The invention also holds as an invention relating to each single-function chip constituting the card, and also holds as an invention according to a method of configuring a multi-function card.
【００１３】[0013]
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１４】［第１の実施形態］図１は本発明の第１の
実施形態に係る多機能カードのブロック構成を示す。図
１の多機能カード１０は、それぞれ固有の機能Ｆ１，Ｆ
２，Ｆ３を有する３つの単機能チップ１１Ａ，１１Ｂ，
１１Ｃを備えている。[First Embodiment] FIG. 1 shows a block configuration of a multi-function card according to a first embodiment of the present invention. The multi-function card 10 of FIG.
2, three single function chips 11A, 11B having F3,
11C.
【００１５】チップ１１Ａ，１１Ｂ，１１Ｃは、それぞ
れコマンドライン（ＣＭＤ）１２、応答ライン（ＲＳ
Ｐ）１３、及びデータライン（ＤＡＴ）１４によりデイ
ジーチェーン（daisy chain）接続されている。コマン
ドライン１２は命令のシリアル転送に用いられる。応答
ライン１３は命令に対する応答等のシリアル転送に用い
られる。データライン１４はデータの転送に用いられ
る。データライン１４のデータ幅は例えば４ビットであ
る。The chips 11A, 11B and 11C have a command line (CMD) 12 and a response line (RS
P) 13 and a data line (DAT) 14 are connected in a daisy chain. Command line 12 is used for serial transfer of instructions. The response line 13 is used for serial transfer of a response to an instruction or the like. The data line 14 is used for transferring data. The data width of the data line 14 is, for example, 4 bits.
【００１６】コマンドライン１２は信号の方向がチップ
１１Ａ→チップ１１Ｂ→チップ１１Ｃの単方向信号ライ
ンである。応答ライン１３は信号の方向がコマンドライ
ン１２とは逆の単方向信号ラインである。コマンドライ
ン１２の終端は応答ライン１３の始端と接続されてい
る。つまりコマンドライン１２はチップ１１Ｃで応答ラ
イン１３側に折り返されている。これにより、チップ１
１Ｃからコマンドライン１２に送出された命令は応答ラ
イン１３を介して当該チップ１１Ｃに戻される。データ
ライン１４のデータ方向は双方向であり、その方向はコ
マンドライン１２上の命令によって決定されて、後述す
るインタフェース１１１Ａ，１１１Ｂ，１１１Ｃにより
切り替えられる。The command line 12 is a unidirectional signal line whose signal direction is from chip 11A to chip 11B to chip 11C. The response line 13 is a unidirectional signal line whose signal direction is opposite to that of the command line 12. The end of the command line 12 is connected to the start of the response line 13. That is, the command line 12 is folded back to the response line 13 side by the chip 11C. Thereby, chip 1
The command sent from 1C to the command line 12 is returned to the chip 11C via the response line 13. The data direction of the data line 14 is bidirectional, and the direction is determined by an instruction on the command line 12, and is switched by interfaces 111A, 111B, and 111C described later.
【００１７】また各チップ１１Ａ〜１１Ｃは電源ライン
（ＶＤＤ）１５、接地ライン（ＧＮＤ）１６及びクロッ
クライン（ＣＬＫ）１７に共通に接続されている。Each of the chips 11A to 11C is commonly connected to a power supply line (VDD) 15, a ground line (GND) 16, and a clock line (CLK) 17.
【００１８】カード１０は、当該カード１０を利用する
ホストシステムのカードスロットに挿入されることによ
り、コマンドライン１２、応答ライン１３、データライ
ン１４、電源ライン１５、接地ライン１６及びクロック
ライン１７を含むインタフェースバス１８を介して、ホ
ストシステムのドライバ（ホストドライバ）と接続され
る。The card 10 includes a command line 12, a response line 13, a data line 14, a power supply line 15, a ground line 16 and a clock line 17 when inserted into a card slot of a host system using the card 10. It is connected to a driver (host driver) of the host system via the interface bus 18.
【００１９】チップ１１Ａ，１１Ｂ，１１Ｃは、それぞ
れ、コマンドライン１２、応答ライン１３、データライ
ン１４及びクロックライン１７と接続されるインタフェ
ース１１１Ａ，１１１Ｂ，１１１Ｃと、当該チップ１１
Ａ，１１Ｂ，１１Ｃ全体を制御し、機能Ｆ１，Ｆ２，Ｆ
３を実現するためのコントローラ１１２Ａ，１１２Ｂ，
１１２Ｃと、メモリ（記憶モジュール）１１３Ａ，１１
３Ｂ，１１３Ｃとを有している。The chips 11A, 11B, and 11C include interfaces 111A, 111B, and 111C connected to a command line 12, a response line 13, a data line 14, and a clock line 17, respectively.
A, 11B and 11C are controlled in their entirety, and functions F1, F2 and F
Controllers 112A, 112B,
112C and memories (storage modules) 113A, 11
3B and 113C.
【００２０】コントローラ１１２ｉ（ｉ＝Ａ，Ｂ，Ｃ）
は、コマンドライン１２を介して与えられる命令に対
し、インタフェース１１１ｉを介して応答ライン１３上
に応答を返す。この命令のフォーマットを図２に、応答
のフォーマットを図３に、それぞれ示す。Controller 112i (i = A, B, C)
Returns a response on the response line 13 to the command given via the command line 12 via the interface 111i. FIG. 2 shows the format of this instruction, and FIG. 3 shows the format of the response.
【００２１】命令は、コマンドフィールド２１と、機能
番号フィールド２２と、アドレスフィールド２３とを含
む。また、１バイトのデータフィールド２４を含むこと
もある。コマンドフィールド２１はリード／ライト等の
命令種類を指定し、機能番号フィールド２２は図１のカ
ードが有する機能の１つを指定するのに用いられる。こ
の機能指定には機能番号（ＦＮ）が用いられる。ここで
は、チップ１１Ａ，１１Ｂ，１１Ｃの機能Ｆ１，Ｆ２，
Ｆ３の機能番号は、それぞれ１，２，３であるものとす
る。但し、チップ１１Ａ，１１Ｂ，１１Ｃが単独で用い
られる場合には、機能Ｆ１，Ｆ２，Ｆ３の機能番号はい
ずれも１となる。アドレスフィールド２３は、機能番号
フィールド２２に設定されている機能番号で決まるレジ
スタ領域内のレジスタを指定するのに用いられる。The instruction includes a command field 21, a function number field 22, and an address field 23. It may also include a 1-byte data field 24. The command field 21 specifies an instruction type such as read / write, and the function number field 22 is used to specify one of the functions of the card in FIG. The function number (FN) is used for this function designation. Here, the functions F1, F2, and F2 of the chips 11A, 11B, and 11C are used.
The function numbers of F3 are 1, 2, and 3, respectively. However, when the chips 11A, 11B, and 11C are used alone, the function numbers of the functions F1, F2, and F3 are all 1. The address field 23 is used to specify a register in a register area determined by the function number set in the function number field 22.
【００２２】応答は、カード１０のステータスを示すス
テータスフィールド３１と１バイトのデータが設定され
るデータフィールド３２とを含む。The response includes a status field 31 indicating the status of the card 10 and a data field 32 in which 1-byte data is set.
【００２３】メモリ１１３Ａ，１１３Ｂ，１１３Ｃに
は、カード１０の全ての機能Ｆ１，Ｆ２，Ｆ３に共通
の、つまりカード１０上の全てのチップ１１Ａ，１１
Ｂ，１１Ｃに共通の同サイズの共通レジスタ領域（共通
領域）１１４Ａ，１１４Ｂ，１１４Ｃと、機能Ｆ１，Ｆ
２，Ｆ３に固有の固有レジスタ領域１１５-1，１１５-
2，１１５-3とが確保されている。領域１１４Ａ，１１
４Ｂ，１１４Ｃ，１１５-1，１１５-2，１１５-3には、
それぞれ複数のレジスタが割り当てられている。ここで
は、各レジスタのサイズは８ビット（１バイト）であ
る。各チップ１１Ａ，１１Ｂ，１１Ｃのレジスタマップ
を図４（ａ）に示す。The memories 113A, 113B and 113C are common to all the functions F1, F2 and F3 of the card 10, ie, all the chips 11A, 11
B, 11C, common register areas (common areas) 114A, 114B, 114C of the same size and functions F1, F
2, F3 unique register areas 115-1, 115-
2, 115-3 are secured. Areas 114A and 11
4B, 114C, 115-1, 115-2, 115-3 include:
Each of them is assigned a plurality of registers. Here, the size of each register is 8 bits (1 byte). FIG. 4A shows a register map of each of the chips 11A, 11B, and 11C.
【００２４】共通レジスタ領域１１４ｉ（ｉ＝Ａ，Ｂ，
Ｃ）は、特定の機能番号、例えば機能番号０（ＦＮ＝
０）によって共通に指定される。一方、固有レジスタ領
域１１５-1，１１５-2，１１５-3は、対応する機能Ｆ
１，Ｆ２，Ｆ３毎に独立した領域であり、それぞれ機能
Ｆ１，Ｆ２，Ｆ３の機能番号１，２，３（ＦＮ＝１，
２，３）によって指定される。したがって、図４（ａ）
に示した各チップ１１Ａ，１１Ｂ，１１Ｃのレジスタマ
ップは、多機能カード１０のレジスタマップとしては、
図４（ｂ）に示すレジスタマップ、即ち機能番号０によ
って指定される共通レジスタ領域１１４と、機能番号
１，２，３（ＦＮ＝１，２，３）によって指定される固
有レジスタ領域１１５-1，１１５-2，１１５-3とから構
成されるレジスタマップと等価である。この図４（ｂ）
のレジスタマップ構成は、後述するように、チップ１１
Ａ，１１Ｂ，１１Ｃの各機能を１チップ（多機能チッ
プ）に統合した場合にも適用される。つまり、チップ１
１Ａ，１１Ｂ，１１Ｃを接続して複数機能が実現される
多機能カードと、当該複数機能が１つのチップで実現さ
れる多機能カードとで、同一レジスタマップ構成とする
ことができる。The common register area 114i (i = A, B,
C) is a specific function number, for example, function number 0 (FN =
0). On the other hand, the unique register areas 115-1, 115-2, 115-3 store the corresponding function F
1, F2, and F3 are independent areas, and function numbers 1, 2, and 3 (FN = 1, 2) of the functions F1, F2, and F3, respectively.
2, 3). Therefore, FIG.
The register map of each of the chips 11A, 11B, and 11C shown in FIG.
The register map shown in FIG. 4B, that is, the common register area 114 specified by the function number 0 and the unique register area 115-1 specified by the function numbers 1, 2, and 3 (FN = 1, 2, 3) , 115-2, and 115-3. FIG. 4 (b)
The register map configuration of the chip 11
The present invention is also applied to a case where the functions of A, 11B, and 11C are integrated into one chip (multifunctional chip). That is, chip 1
The same register map configuration can be used for a multifunction card in which a plurality of functions are realized by connecting 1A, 11B, and 11C and a multifunction card in which the plurality of functions are realized by one chip.
【００２５】なお、チップ１１Ａ，１１Ｂ，１１Ｃが単
独でカードに実装される場合、つまり当該チップ１１
Ａ，１１Ｂ，１１Ｃのカード上の位置が後述するように
先頭で且つ最後の場合には、当該チップ１１Ａ，１１
Ｂ，１１Ｃの固有レジスタ領域１１５-1，１１５-2，１
１５-3はいずれも機能番号１によって指定される。When the chips 11A, 11B and 11C are individually mounted on a card, that is,
If the positions of A, 11B, and 11C on the card are the first and last positions as described later, the chips 11A, 11C
B, 11C unique register areas 115-1, 115-2, 1
15-3 are all designated by the function number 1.
【００２６】本実施形態では、チップ１１Ａ，１１Ｂ，
１１Ｃがそれぞれ１つの機能Ｆ１，Ｆ２，Ｆ３を有する
ものとしているが、複数の機能を有していても構わな
い。複数の機能を有するチップには、その機能数分の固
有領域を用意すればよい。この場合、１つのチップに、
機能数分の機能番号が割り当てられる。In this embodiment, the chips 11A, 11B,
11C has one function F1, F2, F3, respectively, but may have a plurality of functions. A chip having a plurality of functions may be provided with a unique area corresponding to the number of functions. In this case, one chip
Function numbers for the number of functions are assigned.
【００２７】チップ１１Ａ，１１Ｂ，１１Ｃは、それぞ
れ、例えば２本の特定端子１１６Ａ及び１１７Ａ，１１
６Ｂ及び１１７Ｂ，１１６Ｃ及び１１７Ｃを有してい
る。このチップ１１ｉの特定端子１１６ｉ及び１１７ｉ
は、当該チップ１１ｉのカード上の接続位置がホストシ
ステム側を基準に先頭位置、または最後の位置、または
それ以外の位置のいずれであるかを指定するのに用いら
れる、また、チップ１１ｉの特定端子１１６ｉ及び１１
７ｉは、当該チップ１１１ｉが単独で用いられる場合に
は、当該チップ１１１ｉのカード上の接続位置が先頭で
且つ最後の位置であることを指定するのにも用いられ
る。このチップ１１ｉの接続位置は、当該チップ１１ｉ
の特定端子１１６ｉ及び１１７ｉの各々をカード上の電
源ライン１５または接地ライン１６に接続することで、
つまり“１”または“０”に設定することで、指定可能
である。この端子１１６ｉ及び１１７ｉの状態とチップ
１１ｉの位置との関係の一例を図５に示す。Each of the chips 11A, 11B, and 11C has, for example, two specific terminals 116A and 117A,
6B and 117B, 116C and 117C. Specific terminals 116i and 117i of this chip 11i
Is used to specify whether the connection position of the chip 11i on the card is the first position, the last position, or any other position with reference to the host system side. Terminals 116i and 11
When the chip 111i is used alone, 7i is also used to specify that the connection position of the chip 111i on the card is the first position and the last position. The connection position of the chip 11i is
By connecting each of the specific terminals 116i and 117i to the power line 15 or the ground line 16 on the card,
That is, it can be specified by setting it to “1” or “0”. FIG. 5 shows an example of the relationship between the state of the terminals 116i and 117i and the position of the chip 11i.
【００２８】次に、本実施形態の動作を、（１）初期化
時と（２）命令受信時のそれぞれについて、順次説明す
る。Next, the operation of this embodiment will be sequentially described for (1) initialization and (2) instruction reception.
【００２９】（１）初期化時 まず、多機能カード１０の初期化時の動作について、図
６のフローチャートを参照して説明する。(1) Initialization First, the operation of the multi-function card 10 at the time of initialization will be described with reference to the flowchart of FIG.
【００３０】ホストシステムの電源が投入されている状
態で、当該ホストシステムのカードスロットにカード１
０が挿入されると、インタフェースバス１８の電源ライ
ン１５を介して当該カード１０に電源が供給される。ま
た、カード１０がホストシステムのカードスロットに挿
入されている状態で、ホストシステムの電源が投入され
ても、当該カード１０に電源が供給される。このように
カード１０に電源が供給された場合などにおいては、単
機能チップ１１ｉ（ｉ＝Ａ，Ｂ，Ｃ）のコントローラ１
１２ｉは、以下に述べる初期化処理を実行する。While the power of the host system is turned on, the card 1 is inserted into the card slot of the host system.
When 0 is inserted, power is supplied to the card 10 via the power supply line 15 of the interface bus 18. Further, even when the power of the host system is turned on while the card 10 is inserted in the card slot of the host system, the power is supplied to the card 10. When the power is supplied to the card 10 as described above, the controller 1 of the single-function chip 11i (i = A, B, C)
12i performs an initialization process described below.
【００３１】まずコントローラ１１２ｉは、端子１１６
ｉ及び１１７ｉの論理状態から、単機能チップ１１ｉの
カード１０上の位置が先頭であるか否かを判定する（ス
テップＡ１）。もし、先頭である場合、つまりチップ１
１ｉが単機能チップ１１Ａの場合、コントローラ１１２
ｉは自身の機能数を変数ｐに設定すると共に、機能番号
を示す変数ｎを初期値０に設定する（ステップＡ２，Ａ
３）。First, the controller 112 i
From the logical states of i and 117i, it is determined whether or not the position of the single function chip 11i on the card 10 is the head (step A1). If it is the first, that is, chip 1
If 1i is the single function chip 11A, the controller 112
i sets the number of its functions to a variable p and sets a variable n indicating a function number to an initial value 0 (steps A2 and A
3).
【００３２】次にコントローラ１１２ｉは、変数ｎを１
インクリメントした値を自身の機能の機能番号ｎとして
設定する（ステップＡ４）。次にコントローラ１１２ｉ
は、変数ｐを１デクリメントして、そのデクリメント後
のｐが０であるか否かを判定する（ステップＡ５，Ａ
６）。もし、ｐが０でないならば、コントローラ１１２
ｉは再びステップＡ４を実行する。これに対し、ｐが０
であるならば、コントローラ１１２ｉは現在の機能番号
ｎの値、つまり自身の設定した最大機能番号ｎの値をデ
ータ“ｎ”として、インタフェース１１１ｉによりクロ
ックライン１７上のクロック信号に同期してデータライ
ン１４に送出させる（ステップＡ７）。このときコント
ローラ１１２ｉは、初期化コマンドをインタフェース１
１１ｉによりコマンドライン１２に送出させる。この初
期化コマンドは、後続のチップ１１Ｂ及びチップ１１Ｃ
に順にシリアル転送される。Next, the controller 112i sets the variable n to 1
The incremented value is set as the function number n of its own function (step A4). Next, the controller 112i
Decrements the variable p by 1 and determines whether or not p after the decrement is 0 (steps A5 and A5).
6). If p is not zero, the controller 112
i executes step A4 again. On the other hand, if p is 0
In this case, the controller 112i sets the value of the current function number n, that is, the value of the maximum function number n set by the controller 112i as data "n", and synchronizes the data line with the clock signal on the clock line 17 by the interface 111i. 14 (step A7). At this time, the controller 112i sends the initialization command to the interface 1
11i to the command line 12. This initialization command is transmitted to subsequent chips 11B and 11C.
Are serially transferred in sequence.
【００３３】本実施形態において、先頭位置のチップは
機能Ｆ１のみを有する単機能チップ１１Ａである。この
場合、チップ１１ＡではステップＡ４〜Ａ６が１回だけ
実行されて、機能Ｆ１の機能番号として１が設定され
る。したがって、チップ１１Ａからは、図７のタイミン
グチャートに示すようにデータ“１”が１クロックの期
間だけ送出される。In this embodiment, the chip at the head position is a single-function chip 11A having only the function F1. In this case, steps A4 to A6 are executed only once in the chip 11A, and 1 is set as the function number of the function F1. Therefore, as shown in the timing chart of FIG. 7, data "1" is transmitted from the chip 11A only for one clock period.
【００３４】一方、先頭以外のチップ１１ｉのコントロ
ーラ１１２ｉは、インタフェース１１１ｉにより、コマ
ンドライン１２から初期化コマンドが、データライン１
４から０以外のデータ“ｎ”が、それぞれ受信されるの
を待つ（ステップＡ１０）。そして、０以外のデータ
“ｎ”が受信されると、コントローラ１１２ｉは自身の
機能数を変数ｐに設定する（ステップＡ１１）。次にコ
ントローラ１１２ｉは、機能番号を示す変数ｎを受信デ
ータ“ｎ”の値に設定する（ステップＡ１２）。以降の
動作は先頭のチップ１１ｉ（１１Ａ）と同様であり、ス
テップＡ４〜Ａ６と同様のステップＡ１３〜Ａ１５が実
行される。On the other hand, the controller 112i of the chip 11i other than the head sends an initialization command from the command line 12 to the data line 1 by the interface 111i.
It waits for data "n" other than 4 to 0 to be received (step A10). Then, when data "n" other than 0 is received, the controller 112i sets its own function number to a variable p (step A11). Next, the controller 112i sets the variable n indicating the function number to the value of the received data “n” (step A12). The subsequent operation is the same as that of the first chip 11i (11A), and steps A13 to A15 similar to steps A4 to A6 are executed.
【００３５】コントローラ１１２ｉは、ステップＡ１３
〜Ａ１５をチップ１１ｉの有する機能数だけ実行する
と、当該チップ１１ｉのカード１０上の位置が最後であ
るか否かを判定する（ステップＡ１６）。もし、最後で
ないならば、コントローラ１１２ｉは受信データ“ｎ”
を現在の機能番号ｎの値、つまり自身の設定した最大機
能番号ｎの値に変更して、データライン１４を介して次
段のチップに送出させる（ステップＡ１７）。本実施形
態において、チップ１１Ａの次段のチップ１１Ｂは機能
Ｆ２のみを有することから、当該チップ１１Ｂではステ
ップＡ１３〜Ａ１５が１回だけ実行されて、機能Ｆ２の
機能番号として２が設定される。したがって、チップ１
１Ｂからは、図７のタイミングチャートに示すようにデ
ータ“２”が次の１クロックの期間だけ送出される。The controller 112i determines in step A13
When A15 is executed by the number of functions of the chip 11i, it is determined whether or not the position of the chip 11i on the card 10 is the last (step A16). If not the last, the controller 112i receives the data "n"
Is changed to the value of the current function number n, that is, the value of the maximum function number n set by itself, and transmitted to the next chip via the data line 14 (step A17). In the present embodiment, since the chip 11B at the next stage of the chip 11A has only the function F2, steps A13 to A15 are executed only once in the chip 11B, and 2 is set as the function number of the function F2. Therefore, chip 1
From 1B, as shown in the timing chart of FIG. 7, data "2" is transmitted only during the next one clock period.
【００３６】これに対し、最後のチップ１１ｉのコント
ローラ１１２ｉは、現在の機能番号ｎの値、つまり自身
の設定した最大機能番号ｎの値がデータフィールド３２
に設定された応答を、インタフェース１１１ｉにより応
答ライン１３上に送出させる（ステップＡ２０）。本実
施形態において、最後のチップは機能Ｆ３のみを有する
単機能チップ１１Ｃであることから、当該チップ１１Ｃ
ではステップＡ１３〜Ａ１５が１回だけ実行されて、機
能Ｆ３の機能番号として３が設定される。したがって、
チップ１１Ｃからは、図７のタイミングチャートに示す
ようにデータ“３”が付された応答が次のクロックのタ
イミングから一定クロック数の期間送出される。On the other hand, the controller 112i of the last chip 11i stores the value of the current function number n, that is, the value of the maximum function number n set by itself in the data field 32.
Is sent out onto the response line 13 by the interface 111i (step A20). In the present embodiment, since the last chip is the single-function chip 11C having only the function F3, the chip 11C
Then, steps A13 to A15 are executed only once, and 3 is set as the function number of the function F3. Therefore,
As shown in the timing chart of FIG. 7, a response with data "3" is sent from the chip 11C for a certain number of clocks from the timing of the next clock.
【００３７】チップ１１Ｂでは、チップ１１Ｃからの応
答がインタフェース１１１Ｂで受信されると、その応答
が、図７のタイミングチャートに示すように１クロック
期間だけ遅延されて、そのまま前段のチップ１１Ａに伝
達される（ステップＡ１８，Ａ１９）。チップ１１Ａで
は、チップ１１Ｂにより伝達された応答が受信される
と、その応答のデータフィールド３２の値から、多機能
カード１０における最大機能番号、つまり機能数を判定
してホストシステムのホストドライバに通知する（ステ
ップＡ９）。In the chip 11B, when the response from the chip 11C is received by the interface 111B, the response is delayed by one clock period as shown in the timing chart of FIG. 7 and transmitted to the preceding chip 11A as it is. (Steps A18 and A19). Upon receiving the response transmitted by the chip 11B, the chip 11A determines the maximum function number, that is, the number of functions in the multi-function card 10 from the value of the data field 32 of the response, and notifies the host driver of the host system. (Step A9).
【００３８】ホストドライバは、チップ１１Ａから通知
された機能数をもとに、カード１０が有する各機能の機
能番号を認識する。そしてホストドライバは、認識した
各機能番号を用いて対応する機能毎のコンフィグレーシ
ョンを行う。The host driver recognizes the function number of each function of the card 10 based on the number of functions notified from the chip 11A. Then, the host driver performs configuration for each corresponding function using the recognized function numbers.
【００３９】なお、図６のフローチャートでは、チップ
１１ｉが単独で使用される場合については考慮されてい
ない。必要ならば、例えば図１３のフローチャートに示
すように、ステップＡ１の前で、チップ１１ｉの位置が
先頭で且つ最後であるか否かを判定し（ステップＥ
１）、ＹＥＳであれば、つまりチップ１１ｉが単独で使
用されているならば、ステップＡ２〜Ａ６，Ａ９と同様
のステップＥ２〜Ｅ６，Ｅ７を処理を実行すればよい。
一方、ステップＥ１の判定がＮＯであれば、つまりチッ
プ１１ｉが他の単機能チップと接続して使用されている
ならば、図６のフローチャートと同一の処理、即ちステ
ップＡ１以降の処理を実行すればよい。明らかなよう
に、チップ１１ｉが単独で使用される場合、当該チップ
１１ｉが１つの機能を有しているならば、その機能には
必ず機能番号１が割り当てられる。また、複数の機能を
有しているならば、その機能数をＮとすると、そのＮ個
の機能には、それぞれ機能番号１〜Ｎが割り当てられ
る。In the flowchart of FIG. 6, the case where the chip 11i is used alone is not considered. If necessary, for example, as shown in the flowchart of FIG. 13, before step A1, it is determined whether or not the position of the chip 11i is the first and last position (step E).
1) If YES, that is, if the chip 11i is used alone, steps E2 to E6 similar to steps A2 to A6 and A9 may be executed.
On the other hand, if the judgment in the step E1 is NO, that is, if the chip 11i is used by being connected to another single-function chip, the same processing as the flowchart in FIG. 6, that is, the processing after the step A1 is executed. I just need. As is apparent, when the chip 11i is used alone, if the chip 11i has one function, the function is always assigned the function number 1. If a plurality of functions are provided, and the number of functions is N, function numbers 1 to N are assigned to the N functions, respectively.
【００４０】また、図１の構成では、チップ１１Ａ〜１
１Ｃがコマンドライン１２によりデイジーチェーン接続
されているものとしたが、これに限るものではない。例
えば、チップ１１Ａ〜１１Ｃがコマンドライン１２によ
り共通に接続されるものであっても構わない。但し、図
１の構成では、各チップ１１Ａ〜１１Ｃが自身の機能番
号ｎを通知するのに、コマンドライン１２を用いること
もできる。この例を図８に示す。Further, in the configuration of FIG.
1C is daisy-chained by the command line 12, but is not limited to this. For example, the chips 11A to 11C may be commonly connected by the command line 12. However, in the configuration of FIG. 1, each of the chips 11A to 11C can use the command line 12 to notify the function number n of the chip. This example is shown in FIG.
【００４１】ここでは、先頭のチップ１１Ａは自身の機
能番号としてｎ＝１を設定すると、データフィールド２
４のビットｎ−１、即ちビット０に“１”が設定された
初期化命令をコマンドライン１２上に送出する。チップ
１１Ｂは、この初期化命令を受信すると、データフィー
ルド２４内で“１”が設定されている最大ビット位置ｎ
−１、即ちビット０から、前段のチップ１１Ａの最大機
能番号ｎ、即ちｎ＝１を判別する。次にチップ１１Ｂ
は、自身の機能番号としてｎ＝ｎ＋１＝２を設定する。
そしてチップ１１Ｂは、受信した初期化命令のデータフ
ィールド２４のビットｎ−１、即ちビット１に“１”を
設定して、当該命令をコマンドライン１２に送出する。Here, when the leading chip 11A sets n = 1 as its function number, the data field 2
An initialization instruction in which “1” is set in bit n−1 of bit 4, ie, bit 0, is transmitted on the command line 12. Upon receiving this initialization command, the chip 11B receives the maximum bit position n in which “1” is set in the data field 24.
From −1, that is, bit 0, the maximum function number n of the preceding chip 11A, that is, n = 1, is determined. Next, chip 11B
Sets n = n + 1 = 2 as its function number.
Then, the chip 11B sets “1” to bit n−1, that is, bit 1 of the data field 24 of the received initialization command, and sends the command to the command line 12.
【００４２】最後のチップ１１Ｃは、チップ１１Ｂから
の初期化命令を受信すると、データフィールド２４内で
“１”が設定されている最大ビット位置１から、前段の
チップ１１Ｂの最大機能番号２を判別する。次にチップ
１１Ｃは、自身の機能番号としてチップ１１Ｂの最大機
能番号２を１インクリメントした３を設定する。そして
チップ１１Ｃは、受信した初期化命令のデータフィール
ド２４のビット２に“１”を設定して、当該命令をコマ
ンドライン１２に送出する。このチップ１１Ｃからコマ
ンドライン１２に送出された命令は応答ライン１３を介
して当該チップ１１Ｃに伝達される。これを受けてチッ
プ１１Ｃは、自身が送出した命令のデータフィールド２
４と同一内容のデータフィールド３２を持つ応答を応答
ライン１３上に送出する。この応答は、応答ライン１３
を介してチップ１１Ｂ及びチップ１１Ａに順次伝達され
る。チップ１１Ｃは、応答中のデータフィールド３２内
で“１”が設定されている最大ビット位置２から、カー
ド１０の機能数３を判定する。Upon receiving the initialization command from the chip 11B, the last chip 11C determines the maximum function number 2 of the preceding chip 11B from the maximum bit position 1 in which “1” is set in the data field 24. I do. Next, the chip 11C sets the maximum function number 2 of the chip 11B to 3, which is incremented by 1, as its own function number. Then, the chip 11C sets “1” to bit 2 of the data field 24 of the received initialization command, and sends the command to the command line 12. The command sent from the chip 11C to the command line 12 is transmitted to the chip 11C via the response line 13. The chip 11C receives the data field 2 of the command transmitted by itself.
A response having the same data field 32 as that of the response 4 is transmitted on the response line 13. This response is sent to response line 13
Are sequentially transmitted to the chip 11B and the chip 11A. The chip 11C determines the number of functions 3 of the card 10 from the maximum bit position 2 in which “1” is set in the data field 32 being responded.
【００４３】（２）命令受信時 次に、ホストシステムのホストドライバから送られた命
令がカード１０のチップ１１ｉで受信された場合の動作
について、図９乃至図１１のフローチャートを参照して
説明する。(2) At the Time of Receiving the Command Next, the operation when the command sent from the host driver of the host system is received by the chip 11i of the card 10 will be described with reference to the flowcharts of FIGS. .
【００４４】まず、ホストドライバからインタフェース
バス１８のコマンドライン１２に送出された命令は、当
該コマンドライン１２によりデイジーチェーン接続され
た、カード１０上のチップ１１Ａ，１１Ｂ，１１Ｃに順
次シリアル転送される。First, an instruction sent from the host driver to the command line 12 of the interface bus 18 is serially transferred to the chips 11A, 11B, 11C on the card 10 daisy-chained by the command line 12.
【００４５】チップ１１ｉ（ｉ＝Ａ，Ｂ，Ｃ）のコント
ローラ１１２ｉは、コマンドライン１２を介して転送さ
れた命令がインタフェース１１１ｉにより受信される
と、当該命令のコマンドフィールド２１から当該命令が
リードまたはライトのいずれを指定しているかを判定す
る（ステップＢ１）。なお本実施形態では、説明を簡略
化するために、１バイトを超えるデータのリードまたは
ライト動作、即ち複数のレジスタを対象とするリードま
たはライト動作は指定されていないものとする。When an instruction transferred through the command line 12 is received by the interface 111i, the controller 112i of the chip 11i (i = A, B, C) reads or reads the instruction from the command field 21 of the instruction. It is determined which of the lights is designated (step B1). In this embodiment, to simplify the description, it is assumed that a read or write operation of data exceeding 1 byte, that is, a read or write operation for a plurality of registers is not specified.
【００４６】受信された命令がライトを指定している場
合、コントローラ１１２ｉは当該命令の機能番号フィー
ルド２２に設定されている機能番号ＦＮが０であるか否
かを判定する（ステップＢ２）。もし、機能番号ＦＮが
０であるならば、コントローラ１１２ｉは共通レジスタ
領域１１４ｉ内のレジスタのうち、上記命令のアドレス
フィールド２３に設定されているアドレスにより指定さ
れるレジスタにデータを書き込む（ステップＢ３）。If the received instruction specifies write, the controller 112i determines whether the function number FN set in the function number field 22 of the instruction is 0 (step B2). If the function number FN is 0, the controller 112i writes data to a register specified by the address set in the address field 23 of the instruction among the registers in the common register area 114i (step B3). .
【００４７】このように、機能番号ＦＮとして０が指定
された場合のライト動作は、カード１０上の全てのチッ
プ１１Ａ，１１Ｂ，１１Ｃで、共通レジスタ領域１１４
Ａ，１１４Ｂ，１１４Ｃ内の指定レジスタに同一データ
をライトする動作が行われる。このデータ（ライトデー
タ）は、ホストドライバからインタフェースバス１８の
データライン１４を介して転送される。また、この例の
ように１バイト以下のデータのライトの場合には、当該
データを上記命令のデータフィールド２４に設定して転
送することもできる。As described above, when 0 is designated as the function number FN, the write operation is performed in the common register area 114 in all the chips 11A, 11B, and 11C on the card 10.
The operation of writing the same data to the designated registers in A, 114B and 114C is performed. This data (write data) is transferred from the host driver via the data line 14 of the interface bus 18. In the case of writing data of 1 byte or less as in this example, the data can be set in the data field 24 of the instruction and transferred.
【００４８】一方、指定された機能番号ＦＮが０でない
場合、コントローラ１１２ｉは当該ＦＮがチップ１１ｉ
の機能番号ｎに一致しているか否かを判定する（ステッ
プＢ４）。なお、複数の機能を有するチップでは、その
複数機能のそれぞれに割り当てられた機能番号の１つに
機能番号ＦＮが一致しているか否かが判定される。On the other hand, if the designated function number FN is not 0, the controller 112i determines that the FN is a chip 11i.
(Step B4). In a chip having a plurality of functions, it is determined whether or not the function number FN matches one of the function numbers assigned to each of the plurality of functions.
【００４９】コントローラ１１２ｉは、指定された機能
番号ＦＮが、チップ１１ｉの有する機能の機能番号ｊ
（ｊは１〜３のいずれか）に一致する場合、当該チップ
１１ｉが選択されたものとして、機能番号ＦＮ＝ｊで指
定される固有レジスタ領域（＃ＦＮ）１１５-j内の指定
レジスタにデータを書き込む（ステップＢ５）。ここで
は、ＦＮが１であれば、チップ１１Ａが選択されて、当
該チップ１１Ａ内の固有レジスタ領域１１５-1がアクセ
スされる。同様に、ＦＮが２であれば、チップ１１Ｂが
選択されて、当該チップ１１Ｂ内の固有レジスタ領域１
１５-2がアクセスされ、ＦＮが３であれば、チップ１１
Ｃが選択されて、当該チップ１１Ｃ内の固有レジスタ領
域１１５-3がアクセスされる。The controller 112i determines that the designated function number FN is the function number j of the function of the chip 11i.
If (j is any one of 1 to 3), it is determined that the chip 11i is selected and the data is stored in the designated register in the unique register area (#FN) 115-j designated by the function number FN = j. Is written (step B5). Here, if FN is 1, the chip 11A is selected, and the unique register area 115-1 in the chip 11A is accessed. Similarly, if FN is 2, the chip 11B is selected and the unique register area 1 in the chip 11B is selected.
15-2 is accessed and if FN is 3, chip 11
C is selected, and the unique register area 115-3 in the chip 11C is accessed.
【００５０】コントローラ１１２ｉは、ステップＢ３ま
たはＢ５を実行すると、ステップＢ６に進む。またコン
トローラ１１２ｉは、指定された機能番号ＦＮが、チッ
プ１１ｉの有する機能の機能番号ｊに一致しない場合に
は、ステップＢ５をスキップしてステップＢ６に進む。After executing step B3 or B5, the controller 112i proceeds to step B6. If the specified function number FN does not match the function number j of the function of the chip 11i, the controller 112i skips step B5 and proceeds to step B6.
【００５１】コントローラ１１２ｉは、ステップＢ６で
は、チップ１１ｉのカード１０上の位置が最後であるか
否かを判定する。もし、最後であるならば、コントロー
ラ１１２ｉは、ホストドライバからの命令に対する応答
をインタフェース１１１ｉにより応答ライン１３上に送
出させる（ステップＢ７）。In step B6, the controller 112i determines whether the position of the chip 11i on the card 10 is the last. If it is the last, the controller 112i causes the response to the command from the host driver to be sent out on the response line 13 by the interface 111i (step B7).
【００５２】これに対し、最後でないなら、コントロー
ラ１１２ｉは、最後のチップ（図１の例ではチップ１１
Ｃ）からコマンドライン１２に送出された応答を受信す
るのを待つ（ステップＢ８）。そしてコントローラ１１
２ｉは、応答を受信すると、チップ１１ｉのカード１０
上の位置が先頭であるか否かを判定する（ステップＢ
９）。On the other hand, if it is not the last, the controller 112i sends the last chip (the chip 11 in the example of FIG. 1).
Wait for a response from C) to be sent to the command line 12 (step B8). And the controller 11
2i, upon receiving the response, the card 10 of the chip 11i
It is determined whether or not the upper position is the first position (step B
9).
【００５３】もし、先頭でないならば、コントローラ１
１２ｉは受信した応答をインタフェース１１１ｉにより
そのまま応答ライン１３を介して前段のチップに伝達さ
せる（ステップＢ１０）。一方、先頭であるならば、コ
ントローラ１１２ｉは受信した応答のステータスフィー
ルド３１にステータスを設定して、インタフェース１１
１ｉにより応答ライン１３を介してホストドライバに伝
達させる（ステップＢ１１）。If it is not the head, the controller 1
12i transmits the received response to the preceding chip via the response line 13 as it is via the interface 111i (step B10). On the other hand, if it is the head, the controller 112i sets the status in the status field 31 of the received response,
The data is transmitted to the host driver via the response line 13 by 1i (step B11).
【００５４】次に、受信された命令がリードを指定して
いると判定された場合、コントローラ１１２ｉは当該命
令の機能番号フィールド２２に設定されている機能番号
ＦＮが０であるか否かを判定する（ステップＣ１）。機
能番号ＦＮが０でない場合、コントローラ１１２ｉは当
該ＦＮがチップ１１ｉの機能番号ｎに一致しているか否
かを判定する（ステップＣ２）。Next, when it is determined that the received instruction specifies the read, the controller 112i determines whether the function number FN set in the function number field 22 of the instruction is 0 or not. (Step C1). If the function number FN is not 0, the controller 112i determines whether the FN matches the function number n of the chip 11i (step C2).
【００５５】コントローラ１１２ｉは、指定された機能
番号ＦＮが、チップ１１ｉの有する機能の機能番号ｊ
（ｊは１〜３のいずれか）に一致する場合、当該チップ
１１ｉが選択されたものとして、機能番号ＦＮ＝ｊで指
定される固有レジスタ領域（＃ＦＮ）１１５-j内の指定
レジスタからデータを読み出す（ステップＣ３）。この
ステップＣ１，Ｃ２，Ｃ３は、リードとライトの違いは
あるものの、上記ステップＢ２，Ｂ４，Ｂ５と同様であ
る。これに対し、指定された機能番号ＦＮが、チップ１
１ｉの有する機能の機能番号ｊに一致しない場合には、
コントローラ１１２ｉは、上記ステップＢ６以降の処理
を実行する。The controller 112i determines that the designated function number FN is the function number j of the function of the chip 11i.
If (j is any one of 1 to 3), it is determined that the chip 11i is selected, and data from the designated register in the unique register area (#FN) 115-j designated by the function number FN = j Is read (step C3). Steps C1, C2 and C3 are the same as steps B2, B4 and B5, although there are differences between read and write. On the other hand, the designated function number FN is
If it does not match the function number j of the function of 1i,
The controller 112i executes the processing after step B6.
【００５６】一方、ステップＣ１で機能番号ＦＮが０で
あると判定された場合、コントローラ１１２ｉは共通レ
ジスタ領域１１４ｉ内の指定レジスタが共通レジスタで
あるか否かを判定する（ステップＣ４）。共通レジスタ
とは、共通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃ
内の相対位置が同一のレジスタであって、且つ各チップ
１１Ａ，１１Ｂ，１１Ｃに共通の同一内容のレジスタを
指す。共通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃ
内の共通レジスタはホストドライバから指定される。こ
こで、共通レジスタのリードアクセスは、チップ１１
Ａ，１１Ｂ，１１Ｃのうちホストドライバによって選択
されているチップによってのみ行われる。On the other hand, when it is determined in step C1 that the function number FN is 0, the controller 112i determines whether the designated register in the common register area 114i is a common register (step C4). The common registers are common register areas 114A, 114B, 114C.
Are registers having the same relative position and the same register common to the chips 11A, 11B, and 11C. Common register areas 114A, 114B, 114C
The common registers in are designated by the host driver. Here, the read access of the common register is performed by the chip 11
This is performed only by the chip selected by the host driver among A, 11B, and 11C.
【００５７】そのため、コントローラ１１２ｉは、共通
レジスタ領域１１４ｉ内の指定レジスタが共通レジスタ
である場合、その共通レジスタアクセスに関し、チップ
１１ｉが選択されているか否かを判定する（ステップＣ
５）。もしチップ１１ｉが選択されているならば、コン
トローラ１１２ｉは共通レジスタ領域１１４ｉ内の指定
された共通レジスタをリードする（ステップＣ６）。こ
れに対し、チップ１１ｉが選択されてないならば、コン
トローラ１１２ｉは上記ステップＢ６以降の処理を実行
する。Therefore, when the designated register in the common register area 114i is a common register, the controller 112i determines whether or not the chip 11i has been selected for the access to the common register (step C).
5). If the chip 11i has been selected, the controller 112i reads the designated common register in the common register area 114i (step C6). On the other hand, if the chip 11i has not been selected, the controller 112i executes the processing after step B6.
【００５８】コントローラ１１２ｉは、ステップＣ３ま
たはＣ６のリード動作を行うと、チップ１１ｉのカード
１０上の位置が最後であるか否かを判定する（ステップ
Ｃ７）。もし、最後であるならば、コントローラ１１２
ｉは、ホストドライバからの命令に対する応答をインタ
フェース１１１ｉにより応答ライン１３上に送出させる
と共に、リードしたデータをデータライン１４上に送出
させる（ステップＣ８）。なお、本実施形態のように１
つのレジスタからのデータリード、つまり１バイトリー
ドの場合には、リードデータを応答のデータフィールド
３２に設定して転送することも可能である。After performing the read operation of step C3 or C6, the controller 112i determines whether or not the position of the chip 11i on the card 10 is the last (step C7). If it is the last, the controller 112
i causes the interface 111i to transmit a response to the command from the host driver onto the response line 13 and transmit the read data onto the data line 14 (step C8). Note that, as in the present embodiment, 1
In the case of data reading from one register, that is, 1-byte reading, read data can be set in the response data field 32 and transferred.
【００５９】これに対し、最後でないなら、コントロー
ラ１１２ｉは、最後のチップ（図１の例ではチップ１１
Ｃ）からコマンドライン１２に送出された応答を受信す
るのを待つ（ステップＣ９）。そしてコントローラ１１
２ｉは、応答を受信すると、チップ１１ｉのカード１０
上の位置が先頭であるか否かを判定する（ステップＢＣ
１０）。On the other hand, if it is not the last, the controller 112i sends the last chip (the chip 11 in the example of FIG. 1).
Wait for receiving the response sent from C) to the command line 12 (step C9). And the controller 11
2i, upon receiving the response, the card 10 of the chip 11i
It is determined whether or not the upper position is the first position (step BC
10).
【００６０】もし、先頭でないならば、コントローラ１
１２ｉは受信した応答をインタフェース１１１ｉにより
そのまま応答ライン１３を介して前段のチップに伝達さ
せると共に、リードしたデータをデータライン１４上に
送出させる（ステップＣ１１）。一方、先頭であるなら
ば、コントローラ１１２ｉは受信した応答のステータス
フィールド３１にステータスを設定して、インタフェー
ス１１１ｉにより応答ライン１３を介してホストドライ
バに伝達させると共に、リードしたデータをデータライ
ン１４を介してホストドライバに送出させる（ステップ
Ｃ１２）。これにより、チップ１１Ａ，１１Ｂ，１１Ｃ
の共通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃを、
カード１０全体では、ホストドライバに対して、図４
（ｂ）のレジスタマップの共通レジスタ領域１１４とし
て見せることができる。If it is not the head, the controller 1
12i transmits the received response to the preceding chip via the response line 13 as it is via the interface 111i, and transmits the read data onto the data line 14 (step C11). On the other hand, if it is the head, the controller 112i sets a status in the status field 31 of the received response, transmits the status to the host driver via the response line 13 by the interface 111i, and transmits the read data via the data line 14. To the host driver (step C12). Thereby, the chips 11A, 11B, 11C
The common register areas 114A, 114B, 114C of
FIG. 4 shows the entire card 10 for the host driver.
This can be shown as the common register area 114 of the register map of FIG.
【００６１】一方、ステップＣ４で指定レジスタが共通
レジスタでないと判定された場合、つまり共通レジスタ
以外のレジスタリードの場合、コントローラ１１２ｉは
ステップＤ１を実行する。コントローラ１１２ｉは、こ
のステップＤ１において、共通レジスタ領域１１４ｉ内
の指定レジスタのビット０〜７のうち、自身の機能番号
ｎに対応するビットｎ−１をリードする。このリード動
作は、指定レジスタをリードして、そのビットｎ−１を
選択することにより実現される。もし、自身の機能番号
が複数設定されている場合には、それらの各機能番号に
対応するビットが全てリードされる。本実施形態では、
チップ１１Ａ，１１Ｂ，１１Ｃの機能番号はそれぞれ
１，２，３である。この場合、チップ１１Ａのコントロ
ーラ１１２Ａでは共通レジスタ領域１１４Ａ内の指定レ
ジスタのビット０がリードされる。同様に、チップ１１
Ｂのコントローラ１１２Ｂでは共通レジスタ領域１１４
Ｂ内の指定レジスタのビット１がリードされ、チップ１
１Ｃのコントローラ１１２Ｃでは共通レジスタ領域１１
４Ｃ内の指定レジスタのビット２がリードされる。On the other hand, if it is determined in step C4 that the designated register is not a common register, that is, if a register other than the common register is read, the controller 112i executes step D1. In step D1, the controller 112i reads the bit n-1 corresponding to its function number n among the bits 0 to 7 of the designated register in the common register area 114i. This read operation is realized by reading the designated register and selecting its bit n-1. If a plurality of own function numbers are set, all bits corresponding to those function numbers are read. In this embodiment,
The function numbers of the chips 11A, 11B, and 11C are 1, 2, and 3, respectively. In this case, the controller 112A of the chip 11A reads bit 0 of the designated register in the common register area 114A. Similarly, chip 11
B controller 112B has a common register area 114
Bit 1 of the designated register in B is read and chip 1
In the controller 112C of 1C, the common register area 11
Bit 2 of the designated register in 4C is read.
【００６２】コントローラ１１２ｉはステップＤ１のリ
ード動作を実行すると、チップ１１ｉのカード１０上の
位置が最後であるか否かを判定する（ステップＤ２）。
もし、最後であるならば、コントローラ１１２ｉは、ホ
ストドライバからの命令に対する応答であって、そのデ
ータフィールド２４のビットｎ−１にステップＤ１でリ
ードしたデータ（ビットデータ）がセットされた応答
を、インタフェース１１１ｉにより応答ライン１３上に
送出させる（ステップＤ３）。After executing the read operation in step D1, the controller 112i determines whether or not the position of the chip 11i on the card 10 is the last (step D2).
If it is the last, the controller 112i sends a response to the command from the host driver, in which the data (bit data) read in step D1 is set in bit n-1 of the data field 24, The data is sent out onto the response line 13 by the interface 111i (step D3).
【００６３】これに対し、最後でないなら、コントロー
ラ１１２ｉは、最後のチップ（図１の例ではチップ１１
Ｃ）からコマンドライン１２に送出された応答を受信す
るのを待つ（ステップＤ４）。そしてコントローラ１１
２ｉは、応答を受信すると、チップ１１ｉのカード１０
上の位置が先頭であるか否かを判定する（ステップＢＤ
５）。On the other hand, if it is not the last, the controller 112i sends the last chip (chip 11 in the example of FIG. 1).
It waits for a response sent from C) to the command line 12 (step D4). And the controller 11
2i, upon receiving the response, the card 10 of the chip 11i
It is determined whether or not the upper position is the first position (step BD
5).
【００６４】もし、先頭でないならば、コントローラ１
１２ｉは受信した応答のデータフィールド２４のビット
ｎ−１にステップＤ１でリードしたデータを設定して、
インタフェース１１１ｉにより応答ライン１３を介して
前段のチップに伝達させる（ステップＤ６）。一方、先
頭であるならば、コントローラ１１２ｉは受信した応答
のステータスフィールド３１にステータスを、データフ
ィールド３２のビットｎ−１にリードデータを、それぞ
れ設定して、インタフェース１１１ｉにより応答ライン
１３を介してホストドライバに伝達させる（ステップＤ
７）。これにより、チップ１１Ａ，１１Ｂ，１１Ｃの共
通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃを、カー
ド１０全体では、ホストドライバに対して、図４（ｂ）
のレジスタマップの共通レジスタ領域１１４として見せ
ることができる。If it is not the head, the controller 1
12i sets the data read in step D1 to bit n-1 of the data field 24 of the received response,
The signal is transmitted to the preceding chip via the response line 13 by the interface 111i (step D6). On the other hand, if it is the head, the controller 112i sets the status in the status field 31 of the received response and the read data in bit n-1 of the data field 32, respectively, and sets the host via the response line 13 by the interface 111i. Transmit to the driver (Step D
7). As a result, the common register areas 114A, 114B, and 114C of the chips 11A, 11B, and 11C are transferred from the host 10 to the host driver in FIG.
Can be shown as a common register area 114 of the register map of FIG.
【００６５】［第２の実施形態］図１２は本発明の第２
の実施形態に係る多機能カードのブロック構成を示す。
図１２の多機能カード２０は、図１の多機能カード１０
と同一機能Ｆ１，Ｆ２，Ｆ３を有する多機能チップ１２
０を備えている。多機能チップ１２０は、カード１０を
構成するのに用いられた単機能チップ１１Ａ，１１Ｂ，
１１Ｃの機能Ｆ１，Ｆ２，Ｆ３を高集積化して１つのチ
ップに統合したものである。この多機能チップ１２０
は、単機能チップ１１Ａ，１１Ｂ，１１Ｃに比べて、開
発に時間を要するものの、高集積化により低コスト化と
実装面積の低減を図ることができる。そこで、当初は図
１のカード１０を製造・販売し、多機能チップ１２０の
開発が完了した時点で、図２のカード２０の製造・販売
に切り替えるとよい。[Second Embodiment] FIG. 12 shows a second embodiment of the present invention.
1 shows a block configuration of a multi-function card according to the embodiment.
The multi-function card 20 of FIG.
Multifunctional chip 12 having the same functions F1, F2 and F3
0 is provided. The multi-function chip 120 includes the single-function chips 11A, 11B,
The functions F1, F2, and F3 of 11C are highly integrated and integrated into one chip. This multifunctional chip 120
Although it takes more time for development than the single-function chips 11A, 11B, and 11C, the cost can be reduced and the mounting area can be reduced by high integration. Therefore, it is preferable to initially manufacture and sell the card 10 in FIG. 1 and to switch to manufacturing and selling the card 20 in FIG. 2 when the development of the multifunctional chip 120 is completed.
【００６６】チップ１２０は、機能Ｆ１，Ｆ２，Ｆ３を
有する機能モジュール１２１-1，１２１-2，１２１-3
と、ホストドライバとのインタフェースをなすと共に、
機能モジュール１２１-1，１２１-2，１２１-3を管理す
るインタフェースモジュール（ＩＦモジュール）１２２
と、メモリ１２３とを含む。ＩＦモジュール１２２は、
カード２０がホストシステムのカードスロットに挿入さ
れることにより、インタフェースバス１８を介してホス
トドライバと接続される。The chip 120 has function modules 121-1, 121-2, 121-3 having functions F1, F2, F3.
And interface with the host driver,
Interface module (IF module) 122 that manages the function modules 121-1, 121-2, and 121-3.
And a memory 123. IF module 122
When the card 20 is inserted into the card slot of the host system, it is connected to the host driver via the interface bus 18.
【００６７】メモリ１２３には、図４（ｂ）に示したレ
ジスタマップ構成をとる、共通レジスタ領域１１４及び
固有レジスタ領域１１５-1，１１５-2，１１５-3が割り
当てられている。このカード２０でのレジスタマップ構
成と、カード１０でのレジスタマップ構成とは、カード
２０では機能Ｆ１．Ｆ２，Ｆ３が統合された多機能チッ
プ１２０を用い、カード１０では機能Ｆ１．Ｆ２，Ｆ３
を有し、且つ単独で使用可能な単機能チップ１１Ａ，１
１Ｂ，１１Ｃを接続して用いていながら、同一である。
したがって、ホストシステムでカード２０を用いる場合
でも、或いはカード１０を用いる場合でも、ホストドラ
イバを切り替える必要がない。つまり、２種類のホスト
ドライバを開発する必要がない。The memory 123 is assigned a common register area 114 and unique register areas 115-1, 115-2, and 115-3 having the register map configuration shown in FIG. 4B. The register map configuration of the card 20 and the register map configuration of the card 10 correspond to the functions F1. F2, F3 are integrated, and the card 10 uses the functions F1. F2, F3
Single-function chip 11A, 1 having
It is the same while connecting and using 1B and 11C.
Therefore, even when the card 20 is used in the host system or when the card 10 is used, there is no need to switch the host driver. That is, there is no need to develop two types of host drivers.
【００６８】なお、本発明は、上記各実施形態に限定さ
れるものではなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。更に、上記実
施形態には種々の段階の発明が含まれており、開示され
る複数の構成要件における適宜な組み合わせにより種々
の発明が抽出され得る。例えば、実施形態に示される全
構成要件から幾つかの構成要件が削除されても、発明が
解決しようとする課題の欄で述べた課題が解決でき、発
明の効果の欄で述べられている効果の少なくとも１つが
得られる場合には、この構成要件が削除された構成が発
明として抽出され得る。The present invention is not limited to the above embodiments, and can be variously modified in the practical stage without departing from the gist of the present invention. Further, the embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some components are deleted from all the components shown in the embodiment, the problem described in the column of the problem to be solved by the invention can be solved, and the effects described in the column of the effect of the invention can be solved. When at least one of the above is obtained, a configuration from which this configuration requirement is deleted can be extracted as an invention.
【００６９】[0069]
【発明の効果】以上詳述したように本発明によれば、多
機能カードを実現するのに、複数の単機能チップを接続
すると共に、当該各チップに共通領域及び固有領域を含
む記憶モジュールを設け、受信した命令中の機能番号が
当該各チップに共通の特定機能番号であるならば共通領
域がアクセスされ、その機能番号が当該チップの有する
機能に割り当てられた機能番号であるならば、その機能
に固有の当該チップ内の固定領域がアクセスされる構成
とした。これにより、多機能カードを実現するのに、当
該カード上の各単機能チップの機能を管理するための、
特開平９−２２３２００号公報に記載されているような
独立の制御ユニットを不要とすることができる。しか
も、複数の単機能チップを用いて多機能カードを実現し
ていることから、必要な機能が統合された多機能チップ
を用いて多機能カードを実現する場合に比べて開発が容
易で且つ開発期間も短くて済む。As described above, according to the present invention, in order to realize a multi-function card, a plurality of single-function chips are connected and a storage module including a common area and a unique area in each of the chips is provided. The common area is accessed if the function number in the received instruction is a specific function number common to each chip, and if the function number is a function number assigned to the function of the chip, The configuration is such that a fixed area in the chip that is specific to the function is accessed. Thereby, in order to realize a multi-function card, to manage the functions of each single-function chip on the card,
An independent control unit as described in JP-A-9-223200 can be dispensed with. In addition, since a multi-function card is realized using a plurality of single-function chips, development is easier and faster than when a multi-function card is realized using a multi-function chip in which necessary functions are integrated. The period is short.
【００７０】また、本発明によれば、各チップが有する
共通領域を、カード全体では１つの共通領域として見せ
ることができる。これによりカード全体のメモリマップ
構成は、カードが有する全ての機能（チップ）に共通の
１つの共通領域と、各機能毎の固有領域とからなるメモ
リマップ構成、即ち低コスト化と実装面積の低減のため
に、必要な機能が統合された多機能チップを用いて実現
される多機能カードで適用すべきメモリマップ構成と等
価となる。したがって、いずれのタイプの多機能カード
を使用する場合でも、同一のホストドライバで対応で
き、２種類のホストドライバを開発する必要がない。Further, according to the present invention, the common area of each chip can be seen as one common area in the entire card. As a result, the memory map configuration of the entire card has a memory map configuration including one common area common to all functions (chips) of the card and a unique area for each function, that is, reduction in cost and reduction in mounting area. Therefore, the memory map configuration is equivalent to a memory map configuration to be applied to a multi-function card realized by using a multi-function chip in which necessary functions are integrated. Therefore, the same host driver can be used when using any type of multi-function card, and there is no need to develop two types of host drivers.
【図１】本発明の第１の実施形態に係る多機能カードの
構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of a multi-function card according to a first embodiment of the present invention.
【図２】同実施形態で適用される命令のフォーマットを
示す図。FIG. 2 is an exemplary view showing a format of an instruction applied in the embodiment.
【図３】同実施形態で適用される応答のフォーマットを
示す図。FIG. 3 is an exemplary view showing a format of a response applied in the embodiment.
【図４】カード１０内の各単機能チップ１１Ａ，１１
Ｂ，１１Ｃにおけるレジスタマップ構成と、当該カード
１０全体のレジスタマップ構成とを対比して示す図。FIG. 4 shows each single function chip 11A, 11 in the card 10;
9 is a diagram showing a register map configuration in B and 11C in comparison with a register map configuration of the entire card 10; FIG.
【図５】カード１０内の各チップ１１ｉ（ｉ＝Ａ，Ｂ，
Ｃ）の端子１１６ｉ及び１１７ｉの状態と当該カード１
０内のチップ位置との関係を示す図。FIG. 5 shows each chip 11i (i = A, B,
C) Terminals 116i and 117i and Card 1
The figure which shows the relationship with the chip position in 0.
【図６】図１の多機能カード１０の初期化時の動作を説
明するためのフローチャート。FIG. 6 is a flowchart for explaining an operation at the time of initialization of the multi-function card 10 of FIG. 1;
【図７】図１の多機能カード１０の初期化時の動作を説
明するためのタイミングチャート。FIG. 7 is a timing chart for explaining an operation at the time of initialization of the multi-function card 10 of FIG. 1;
【図８】図１の多機能カード１０の初期化時の動作の変
形例を説明するためのタイミングチャート。FIG. 8 is a timing chart for explaining a modification of the operation at the time of initialization of the multi-function card 10 of FIG. 1;
【図９】図１の多機能カード１０の命令受信時の動作を
説明するためのフローチャートの一部を示す図。9 is a diagram showing a part of a flowchart for explaining an operation of the multi-function card 10 of FIG. 1 when receiving a command.
【図１０】図１の多機能カード１０の命令受信時の動作
を説明するためのフローチャートの他の一部を示す図。FIG. 10 is a view showing another portion of the flowchart for explaining the operation of the multi-function card 10 of FIG. 1 when receiving a command.
【図１１】図１の多機能カード１０の命令受信時の動作
を説明するためのフローチャートの残りを図。FIG. 11 is a remaining flowchart illustrating the operation of the multi-function card 10 of FIG. 1 when receiving a command.
【図１２】本発明の第２の実施形態に係る多機能カード
の構成を示すブロック図。FIG. 12 is a block diagram showing a configuration of a multi-function card according to a second embodiment of the present invention.
【図１３】図１のカード１０内のチップ１１ｉ（ｉ＝
Ａ，Ｂ，Ｃ）が単独で使用される場合を考慮した初期化
時の動作を説明するためのフローチャートの要部を示す
図。FIG. 13 shows a chip 11i (i =
FIG. 4 is a diagram showing a main part of a flowchart for explaining an operation at the time of initialization in consideration of a case where A, B, and C) are used alone;
１０，２０…多機能カード １１Ａ，１１Ｂ，１１Ｃ…単機能チップ １２…コマンドライン １３…応答ライン １４…データライン １５…電源ライン １６…接地ライン １７…クロックライン １８…インタフェースバス ２１…コマンドフィールド ２２…機能番号フィールド ２３…アドレスフィールド ２４，３２…データフィールド ３１…ステータスフィールド １１１Ａ，１１１Ｂ，１１１Ｃ…インタフェース １１２Ａ，１１２Ｂ，１１２Ｃ…コントローラ １１３Ａ，１１３Ｂ，１１３Ｃ，１２３…メモリ（記憶
モジュール） １１４Ａ，１１４Ｂ，１１４Ｃ，１１４…共通レジスタ
領域（共通領域） １１５-1，１１５-2，１１５-3…固有レジスタ領域（固
有領域） １１６Ａ，１１６Ｂ，１１６Ｃ…特定端子（第１の端
子） １１７Ａ，１１７Ｂ，１１７Ｃ…特定端子（第２の端
子） １２０…多機能チップ １２１-1，１２１-2，１２１-3…機能モジュール １２２…インタフェースモジュール（ＩＦモジュール）10, 20 multifunctional card 11A, 11B, 11C single function chip 12 command line 13 response line 14 data line 15 power supply line 16 ground line 17 clock line 18 interface bus 21 command field 22 Function number field 23 ... Address field 24, 32 ... Data field 31 ... Status field 111A, 111B, 111C ... Interface 112A, 112B, 112C ... Controller 113A, 113B, 113C, 123 ... Memory (storage module) 114A, 114B, 114C, 114: common register area (common area) 115-1, 115-2, 115-3: unique register area (unique area) 116A, 116B, 116C: specific terminal (first terminal) 117A, 11 B, 117C ... particular terminal (second terminal) 120 ... multifunction chip 121-1,121-2,121-3 ... function modules 122 ... interface module (IF module)
Claims (11)
続して用いられる多機能カードにおいて、 前記複数の機能のうちの少なくとも１つを有する複数の
単機能チップと、 前記複数の単機能チップを接続する信号ライン群であっ
て、命令を転送するためのコマンドライン、前記命令に
対する応答をシリアル転送するための応答ライン、及び
データを転送するためのデータラインを含む信号ライン
群とを具備し、 前記各単機能チップは、前記複数の機能に共通の共通領
域、及び自身の有する機能に固有の固有領域を含む記憶
モジュールと、当該チップ全体を制御するコントローラ
であって、前記コマンドライン上の命令が機能を指定す
る機能番号を含む場合、当該命令中の機能番号が前記各
単機能チップに共通の特定機能番号であるならば前記共
通領域をアクセスし、当該命令中の機能番号が当該チッ
プの有する機能に割り当てられた機能番号であるなら
ば、その機能に固有の当該チップ内の前記固定領域をア
クセスするコントローラとを備えることを特徴とする多
機能カード。1. A multi-function card having a plurality of functions and used by being connected to a host system, wherein: a plurality of single-function chips having at least one of the plurality of functions; A signal line group including a command line for transferring an instruction, a response line for serially transferring a response to the instruction, and a data line for transferring data. The single function chip is a storage module including a common area common to the plurality of functions and a unique area unique to a function of the single function chip, and a controller for controlling the entire chip. When the instruction includes a function number designating a function, the function number in the instruction is a specific function number common to the single function chips. A controller that accesses a common area and, if the function number in the instruction is a function number assigned to a function of the chip, accesses the fixed area in the chip specific to the function. Features a multi-functional card.
記多機能カードの初期化時に、当該チップの前記ホスト
システムを基準とする接続位置が先頭であるならば、自
身の有する機能に対し、予め定められた機能番号から順
に機能番号を割り当てると共に、割り当てた機能番号を
前記コマンドライン及び前記データラインのうち予め定
められたラインに送出し、当該チップの接続位置が先頭
でも最後でもないならば、自身の有する機能に対し、直
前の接続位置の単機能チップから送出された機能番号の
次の機能番号から順に機能番号を割り当てると共に、割
り当てた機能番号を前記コマンドライン及び前記データ
ラインのうち予め定められたラインに送出し、当該チッ
プの接続位置が最後であるならば、自身の有する機能に
対し、直前の接続位置の単機能チップから通知された機
能番号の次の機能番号から順に機能番号を割り当てると
共に、割り当てた機能番号を通知する応答を前記応答ラ
インに送出する手段を備えることを特徴とする請求項１
記載の多機能カード。2. The controller of each single-function chip determines in advance its own function if the connection position of the chip with respect to the host system is the first at the time of initialization of the multi-function card. A function number is assigned in order from the assigned function number, and the assigned function number is transmitted to a predetermined line of the command line and the data line. For the functions having, the function numbers are allocated in order from the function number next to the function number transmitted from the single function chip at the immediately preceding connection position, and the allocated function numbers are predetermined among the command line and the data line. If the connection position of the chip is the last one, 2. A device according to claim 1, further comprising: means for allocating function numbers sequentially from the function number next to the function number notified from the single function chip, and transmitting a response notifying the allocated function number to the response line.
Multifunctional card as described.
ラインを含み、 前記各単機能チップは、前記電源ライン及び前記接地ラ
インの一方と接続される第１の端子と、前記電源ライン
及び前記接地ラインの一方と接続される第２の端子とを
含み、 前記各単機能チップの前記コントローラは、当該チップ
の接続位置が、先頭、最後、及び先頭でも最後でもない
位置を含む複数の位置のうちのいずれであるかを、前記
第１及び第２の端子の状態に応じて判定する手段を備え
ることを特徴とする請求項２記載の多機能カード。3. The signal line group includes a power supply line and a ground line. Each of the single function chips includes a first terminal connected to one of the power supply line and the ground line, and the power supply line and the ground. A second terminal connected to one of the lines, wherein the controller of each single-function chip is configured such that the connection position of the chip is a plurality of positions including a head, an end, and a position that is neither the head nor the end. 3. The multi-function card according to claim 2, further comprising: means for determining which of the first and second terminals is in accordance with the states of the first and second terminals.
記多機能カードの初期化時に、当該チップの前記ホスト
システムを基準とする接続位置が先頭であるならば、自
身の有する機能に対し、予め定められた機能番号から順
に機能番号を割り当てると共に、割り当てた機能番号を
前記コマンドラインに送出し、当該チップの接続位置が
先頭でないならば、自身の有する機能に対し、直前の接
続位置の単機能チップから送出された機能番号の次の機
能番号から順に機能番号を割り当てると共に、割り当て
た機能番号を前記コマンドラインに送出し、当該チップ
の接続位置が最後であるならば、前記コマンドラインに
送出した機能番号を含む応答を前記応答ラインに送出す
る手段を備えることを特徴とする請求項１記載の多機能
カード。4. The controller of each of the single-function chips determines a predetermined function for its own function if the connection position of the chip with respect to the host system is at the beginning when the multi-function card is initialized. A function number is assigned in order from the assigned function number, and the assigned function number is sent to the command line. If the connection position of the chip is not the head, the single function chip at the connection position immediately before the function of the chip itself is provided. A function number is assigned in order from the function number next to the function number sent from, and the assigned function number is sent to the command line. If the connection position of the chip is the last, the function sent to the command line 2. The multi-function card according to claim 1, further comprising means for sending a response including a number to the response line.
ラインを含み、 前記各単機能チップは、前記電源ライン及び前記接地ラ
インの一方と接続される第１の端子と、前記電源ライン
及び前記接地ラインの一方と接続される第２の端子とを
備え、 前記コマンドラインの終端と前記応答ラインの始端とが
接続されており、 前記各単機能チップの前記コントローラは、当該チップ
の接続位置が、先頭、及び先頭以外を含む複数の位置の
うちのいずれであるかを、前記第１及び第２の端子の状
態に応じて判定すると共に、前記コマンドラインに送出
した機能番号を前記応答ラインから受信した場合に、当
該チップの接続位置が最後であると判定する手段を備え
ることを特徴とする請求項４記載の多機能カード。5. The signal line group includes a power supply line and a ground line, each of the single function chips includes a first terminal connected to one of the power supply line and the ground line, the power supply line and the ground. A second terminal connected to one of the lines, an end of the command line is connected to a start of the response line, and the controller of each single-function chip has a connection position of the chip, Which of a plurality of positions including the head and other than the head is determined according to the state of the first and second terminals, and the function number transmitted to the command line is received from the response line. 5. The multi-function card according to claim 4, further comprising: means for judging that the connection position of the chip is the last in the case where the operation is performed.
前記共通領域をリードアクセスした場合、当該チップの
接続位置が最後であるならば、当該チップの有する機能
に対応するリードデータ中のビットデータがその機能に
対応するビット位置に設定された応答を前記応答ライン
に送出し、当該チップの接続位置が最後でないならば、
当該チップの有する機能に対応する前記応答ライン上の
応答データ中のビット位置に、当該チップの有する機能
に対応するリードデータ中のビットデータを設定するリ
ード手段を備えることを特徴とする請求項５記載の多機
能カード。6. The controller of each single-function chip,
When the common area is read-accessed, if the connection position of the chip is the last, the response in which the bit data in the read data corresponding to the function of the chip is set to the bit position corresponding to the function is described above. Send to the response line, and if the connection position of the chip is not the last,
6. A read means for setting bit data in read data corresponding to a function of the chip at a bit position in response data on the response line corresponding to a function of the chip. Multifunctional card as described.
前記リード手段は、前記コマンドライン上の命令が機能
を指定する機能番号を含むリード命令である場合に、当
該チップだけが選択されているか否かを判定し、選択さ
れているならば、前記共通領域をリードアクセスして、
そのリードデータを前記データラインに送出するリード
手段を備えることを特徴とする請求項６記載の多機能カ
ード。7. The read means in the controller of each single-function chip determines whether only the chip is selected when the instruction on the command line is a read instruction including a function number designating a function. And if it is selected, read access to the common area,
7. The multi-function card according to claim 6, further comprising a read unit that sends the read data to the data line.
するのに用いられ、前記複数の機能のうちの少なくとも
１つを有する単機能チップであって、 前記複数の機能に共通の共通領域、及び自身の有する機
能に固有の固有領域を含む記憶モジュールと、 前記チップ全体を制御するコントローラと、 命令を転送するためのコマンドライン、前記命令に対す
る応答をシリアル転送するための応答ライン、及びデー
タを転送するためのデータラインを含む信号ライン群と
接続されるインタフェースとを具備し、 前記コントローラは、前記コマンドライン上の命令が機
能を指定する機能番号を含む場合、当該命令中の機能番
号が前記各単機能チップに共通の特定機能番号であるな
らば前記共通領域をアクセスし、当該命令中の機能番号
が当該チップの有する機能に割り当てられた機能番号で
あるならば、その機能に固有の当該チップ内の前記固定
領域をアクセスするアクセス手段を備えることを特徴と
する単機能チップ。8. A single-function chip used to configure a multi-function card having a plurality of functions and having at least one of the plurality of functions, comprising: a common area common to the plurality of functions; And a storage module including a unique area unique to a function of the controller, a controller for controlling the entire chip, a command line for transferring an instruction, a response line for serially transferring a response to the instruction, and data. An interface connected to a signal line group including a data line for transfer, wherein the controller, when an instruction on the command line includes a function number designating a function, sets the function number in the instruction to the If the specific function number is common to each single function chip, the common area is accessed, and the function number in the instruction corresponds to the chip. If a function number assigned to the function having a single functional chips, characterized in that it comprises an access means for accessing the fixing region in specific the chip in its function.
の初期化時に、 当該チップが単独で用いられているか、ホストシステム
に接続して用いられる多機能カードを構成するために、
他の単機能チップと前記信号ライン群により接続されて
いるかを判定する手段と、前記判定手段により単独で用
いられていると判定された場合、自身の有する機能に対
し、予め定められた機能番号から順に機能番号を割り当
てる手段と、前記判定手段により他の単機能チップと接
続されていると判定された場合、前記ホストシステムを
基準とする接続位置が先頭であるならば、自身の有する
機能に対し、予め定められた機能番号から順に機能番号
を割り当てると共に、割り当てた機能番号を前記コマン
ドライン及び前記データラインのうち予め定められたラ
インに送出し、当該チップの接続位置が先頭でも最後で
もないならば、自身の有する機能に対し、直前の接続位
置の単機能チップから送出された機能番号の次の機能番
号から順に機能番号を割り当てると共に、割り当てた機
能番号を前記コマンドライン及び前記データラインのう
ち予め定められたラインに送出し、当該チップの接続位
置が最後であるならば、自身の有する機能に対し、直前
の接続位置の単機能チップから通知された機能番号の次
の機能番号から順に機能番号を割り当てると共に、割り
当てた機能番号を通知する応答を前記応答ラインに送出
する手段を備えることを特徴とする請求項１記載の多機
能カード。9. The controller, when initializing the single-function chip, configures a multi-function card used alone or connected to a host system.
Means for determining whether or not the chip is connected to another single-function chip by the signal line group; and, if the determination means determines that the chip is used alone, a predetermined function number for a function of the chip. Means for assigning function numbers in order from and, if it is determined by the determination means that the chip is connected to another single-function chip, if the connection position with respect to the host system is the first, the function of its own On the other hand, function numbers are allocated in order from a predetermined function number, and the allocated function number is transmitted to a predetermined line of the command line and the data line, and the connection position of the chip is not at the beginning or end. If so, the function number of the function that it owns is sequentially from the function number next to the function number sent from the single function chip at the immediately preceding connection position. And the assigned function number is sent to a predetermined line of the command line and the data line. If the connection position of the chip is the last, the previous connection position is determined for the function of the chip. 2. A device according to claim 1, further comprising means for assigning function numbers in order from the function number next to the function number notified from said single function chip, and transmitting a response notifying the assigned function number to said response line. Multifunctional card.
域、及び当該機能に固有の固有領域を含む記憶モジュー
ルを備えた複数の単機能チップが、命令を転送するため
のコマンドライン、前記命令に対する応答をシリアル転
送するための応答ライン、及びデータを転送するための
データラインを含む信号ライン群によって接続された多
機能カードの構成方法であって、 前記コマンドライン上の命令が機能を指定する機能番号
を含む場合、当該命令中の機能番号が前記各単機能チッ
プに共通の特定機能番号であるか否かを判定するステッ
プと、 前記命令中の機能番号が前記特定機能番号であるならば
前記共通領域をアクセスするステップと、 前記命令中の機能番号が前記特定機能番号でないなら
ば、前記各単機能チップの固有領域のうち、当該命令中
の機能番号が割り当てられた機能に固有の固有領域をア
クセスするステップとを具備することを特徴とする多機
能カードの構成方法。10. A plurality of single-function chips having at least one function and including a storage module including a common area and a unique area specific to the function, a plurality of single-function chips for transferring a command, a command line for transferring the command, A method of configuring a multi-function card connected by a signal line group including a response line for serially transferring a response and a data line for transferring data, wherein a command on the command line specifies a function. If the function number in the instruction is the specific function number, the step of determining whether the function number in the instruction is a specific function number common to the single function chips is performed. Accessing a common area, if the function number in the instruction is not the specific function number, Accessing a unique area unique to the function to which the function number in the command is assigned.
能チップにおいて、自身の有する機能に対し、予め定め
られた機能番号から順に機能番号を割り当てると共に、
割り当てた機能番号を前記コマンドライン及び前記デー
タラインのうち予め定められたラインに送出するステッ
プと、 前記接続位置が先頭でも最後でもない単機能チップにお
いて、自身の有する機能に対し、直前の接続位置の単機
能チップから送出された機能番号の次の機能番号から順
に機能番号を割り当てると共に、割り当てた機能番号を
前記コマンドライン及び前記データラインのうち予め定
められたラインに送出するステップと、 前記接続位置が最後の単機能チップにおいて、自身の有
する機能に対し、直前の接続位置の単機能チップから通
知された機能番号の次の機能番号から順に機能番号を割
り当てると共に、割り当てた機能番号を通知する応答を
前記応答ラインに送出するステップとを更に具備するこ
とを特徴とする請求項１０記載の多機能カードの構成方
法。11. When the multi-function card is initialized, in a single-function chip whose connection position with respect to the host system is the first, a function number is allocated to a function of the single function chip in order from a predetermined function number. Along with
Sending the assigned function number to a predetermined one of the command line and the data line; and, in a single-function chip in which the connection position is neither the first nor the last, the connection position immediately before the function of the single function chip. Assigning function numbers in order from the function number next to the function number sent from the single function chip, and sending the assigned function number to a predetermined one of the command line and the data line; and In the single-function chip at the last position, the function numbers assigned to the own functions are sequentially assigned from the function number next to the function number notified from the single-function chip at the immediately preceding connection position, and the assigned function numbers are notified. Sending a response to said response line. Multi-function card configuration method as set forth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001043631A JP3643539B2 (en) | 2001-02-20 | 2001-02-20 | Multi-function card having a plurality of functions, single-function chip used in the card, and operation method of single-function chip for constituting multi-function card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001043631A JP3643539B2 (en) | 2001-02-20 | 2001-02-20 | Multi-function card having a plurality of functions, single-function chip used in the card, and operation method of single-function chip for constituting multi-function card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002245428A true JP2002245428A (en) | 2002-08-30 |
| JP3643539B2 JP3643539B2 (en) | 2005-04-27 |
Family
ID=18905763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001043631A Expired - Fee Related JP3643539B2 (en) | 2001-02-20 | 2001-02-20 | Multi-function card having a plurality of functions, single-function chip used in the card, and operation method of single-function chip for constituting multi-function card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643539B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005048176A1 (en) * | 2003-11-12 | 2005-05-26 | Matsushita Electric Industrial Co., Ltd. | Electronic device and control method thereof |
| US7209995B2 (en) * | 2003-12-09 | 2007-04-24 | Sandisk Corporation | Efficient connection between modules of removable electronic circuit cards |
| US7680974B2 (en) | 2000-09-01 | 2010-03-16 | Sandisk Corporation | Cooperative interconnection and operation of a non-volatile memory card and an input-output card |
| US8019942B2 (en) | 2003-04-17 | 2011-09-13 | SanDisk Technologies, Inc. | Memory cards including a standard security function |
| US8037229B2 (en) | 2002-11-21 | 2011-10-11 | Sandisk Technologies Inc. | Combination non-volatile memory and input-output card with direct memory access |
| US8752765B2 (en) | 2002-11-13 | 2014-06-17 | Sandisk Technologies Inc. | Universal non-volatile memory card used with various different standard cards containing a memory controller |
| US9747994B2 (en) | 2015-08-27 | 2017-08-29 | Kabushiki Kaisha Toshiba | Memory system |
| CN117935743A (en) * | 2024-03-22 | 2024-04-26 | 钰泰半导体股份有限公司 | Backlight light source partition dimming control method, circuit and LED driving chip |
-
2001
- 2001-02-20 JP JP2001043631A patent/JP3643539B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7680974B2 (en) | 2000-09-01 | 2010-03-16 | Sandisk Corporation | Cooperative interconnection and operation of a non-volatile memory card and an input-output card |
| US8752765B2 (en) | 2002-11-13 | 2014-06-17 | Sandisk Technologies Inc. | Universal non-volatile memory card used with various different standard cards containing a memory controller |
| US8745299B2 (en) | 2002-11-21 | 2014-06-03 | Sandisk Technologies Inc. | Combination non-volatile memory and input-output card with direct memory access |
| US8037229B2 (en) | 2002-11-21 | 2011-10-11 | Sandisk Technologies Inc. | Combination non-volatile memory and input-output card with direct memory access |
| US8019942B2 (en) | 2003-04-17 | 2011-09-13 | SanDisk Technologies, Inc. | Memory cards including a standard security function |
| US8539183B2 (en) | 2003-04-17 | 2013-09-17 | Sandisk Technologies Inc. | Memory cards including a standard security function |
| JP4602907B2 (en) * | 2003-11-12 | 2010-12-22 | パナソニック株式会社 | Electronic device and control method thereof |
| WO2005048176A1 (en) * | 2003-11-12 | 2005-05-26 | Matsushita Electric Industrial Co., Ltd. | Electronic device and control method thereof |
| US7549594B2 (en) | 2003-11-12 | 2009-06-23 | Panasonic Corporation | Electronic device having plurality of functional units and controller for controlling registers according to status of functional units |
| JPWO2005048176A1 (en) * | 2003-11-12 | 2007-11-29 | 松下電器産業株式会社 | Electronic device and control method thereof |
| US7209995B2 (en) * | 2003-12-09 | 2007-04-24 | Sandisk Corporation | Efficient connection between modules of removable electronic circuit cards |
| US9747994B2 (en) | 2015-08-27 | 2017-08-29 | Kabushiki Kaisha Toshiba | Memory system |
| CN117935743A (en) * | 2024-03-22 | 2024-04-26 | 钰泰半导体股份有限公司 | Backlight light source partition dimming control method, circuit and LED driving chip |
| CN117935743B (en) * | 2024-03-22 | 2024-05-31 | 钰泰半导体股份有限公司 | Backlight light source partition dimming control method, circuit and LED driving chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3643539B2 (en) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1132824B1 (en) | Electronic device with card interface | |
| KR0178106B1 (en) | Memory device with switching of data stream modes | |
| AU766478B2 (en) | Architecture for a universal serial bus-based PC flash disk | |
| JP4896466B2 (en) | Multi-interface method between smart card and memory card and multi-interface card | |
| US20030056050A1 (en) | Card device | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| JP2002232508A (en) | Electronic device and method for automatically selecting interface protocol used by the electronic device | |
| US20070250652A1 (en) | High speed dual-wire communications device requiring no passive pullup components | |
| JP2015520459A (en) | Ring topology status indication | |
| JP2002245428A (en) | Multifunction card having plurality of functions, one function chip used in the card and method for configuring multifunction card | |
| JP2008521080A5 (en) | ||
| EP1774529A1 (en) | Fuse data storage system using core memory | |
| KR20080078977A (en) | Method and system for interfacing a plurality of memory devices using mmc or sd protocol | |
| JPH10116187A (en) | Microcomputer | |
| JP4158935B2 (en) | Memory card input / output device and control method thereof | |
| JP3477306B2 (en) | Extended input / output interface | |
| US20050235110A1 (en) | Method, device and memory controller for adapting data transfer bus | |
| CN116486868A (en) | Computing high speed nonvolatile memory (NVMe) over high speed link (CXL) | |
| JPH09293040A (en) | Method for identifying peripheral device in semi-conductor device | |
| US20070131767A1 (en) | System and method for media card communication | |
| JPH11167548A (en) | Data transmission system | |
| US5832277A (en) | System for arbitrating demand on memory during configuration of a computer add-on card | |
| JP2010088188A (en) | Motor control circuit | |
| KR20230103986A (en) | Memory control system and display device having memory controlling function | |
| AU2006200756B2 (en) | A USB flash memory device for connecting to a USB-defined BUS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |