JP2002244632A - 情報処理装置および表示制御方法 - Google Patents
情報処理装置および表示制御方法Info
- Publication number
- JP2002244632A JP2002244632A JP2001035982A JP2001035982A JP2002244632A JP 2002244632 A JP2002244632 A JP 2002244632A JP 2001035982 A JP2001035982 A JP 2001035982A JP 2001035982 A JP2001035982 A JP 2001035982A JP 2002244632 A JP2002244632 A JP 2002244632A
- Authority
- JP
- Japan
- Prior art keywords
- display
- timing
- information processing
- timings
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】ＬＣＤとＣＲＴなどのように、異なる２つの表
示装置に同一解像度の画面を正しく表示する。 【解決手段】内部表示モードでは、表示コントローラ１
５からＳＸＧＡ＋で規定された表示タイミングで表示信
号＃１が出力され、これによって内部ＬＣＤ１６に１４
００ｘ１０５０の解像度で画面表示が行われる。外部表
示モードでは、ＳＸＧＡ＋で規定された表示タイミング
とは異なる表示タイミングで、表示コントローラ１５か
ら表示信号＃２が出力され、これによってＲＧＢコネク
タ１７を介して外部ＣＲＴディスプレイ３０に１４００
ｘ１０５０の解像度で画面表示がなされる。このよう
に、表示先となる表示装置に合わせて表示タイミングを
自動的に切り換えることにより、ＬＣＤ・ＣＲＴにそれ
ぞれ最適なタイミングで表示信号を出力できる。
示装置に同一解像度の画面を正しく表示する。 【解決手段】内部表示モードでは、表示コントローラ１
５からＳＸＧＡ＋で規定された表示タイミングで表示信
号＃１が出力され、これによって内部ＬＣＤ１６に１４
００ｘ１０５０の解像度で画面表示が行われる。外部表
示モードでは、ＳＸＧＡ＋で規定された表示タイミング
とは異なる表示タイミングで、表示コントローラ１５か
ら表示信号＃２が出力され、これによってＲＧＢコネク
タ１７を介して外部ＣＲＴディスプレイ３０に１４００
ｘ１０５０の解像度で画面表示がなされる。このよう
に、表示先となる表示装置に合わせて表示タイミングを
自動的に切り換えることにより、ＬＣＤ・ＣＲＴにそれ
ぞれ最適なタイミングで表示信号を出力できる。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置および
表示制御方法に関し、特に第１および第２の表示装置を
制御可能な情報処理装置およびその情報処理装置におけ
る表示制御方法に関する。
表示制御方法に関し、特に第１および第２の表示装置を
制御可能な情報処理装置およびその情報処理装置におけ
る表示制御方法に関する。
【０００２】
【従来の技術】近年、ノートブック型またはラップトッ
プ型のパーソナルコンピュータが種々開発されている。
この種のパーソナルコンピュータにおいては、ＬＣＤな
どのフラットパネルディスプレイがディスプレイモニタ
として設けられている。また、必要に応じてＣＲＴなど
の外部ディスプレイを接続して使用するためのＲＧＢコ
ネクタを装備したものもある。
プ型のパーソナルコンピュータが種々開発されている。
この種のパーソナルコンピュータにおいては、ＬＣＤな
どのフラットパネルディスプレイがディスプレイモニタ
として設けられている。また、必要に応じてＣＲＴなど
の外部ディスプレイを接続して使用するためのＲＧＢコ
ネクタを装備したものもある。
【０００３】通常、ＬＣＤの解像度および表示タイミン
グは、ＶＥＳＡ（登録商標），ＶＥＳＡ：Ｖｉｄｅｏ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｔａｎｄａｒｄｓ Ａｓｓ
ｏｃｉａｔｉｏｎ，によるＣＲＴの表示タイミングの規
定に準拠する形で規定されている。そのため、ＸＧＡ
（登録商標）と称される１０２４ｘ７６８の表示解像度
を持つＬＣＤパネルなどでは、ＶＥＳＡのＤＭＴＳ（Ｄ
ｉｓｐｌａｙ Ｍｏｎｉｔｏｒ Ｔｉｍｉｎｇ Ｓｐｅ
ｃｉｆｉｃａｔｉｏｎｓ）に規定されたタイミングがそ
のままＬＣＤパネルの仕様として規定されている。この
ため一部の特殊なＬＣＤを除き、従来はＬＣＤとＣＲＴ
は同じタイミングの表示信号で正常に表示させることが
可能であった。
グは、ＶＥＳＡ（登録商標），ＶＥＳＡ：Ｖｉｄｅｏ
Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｔａｎｄａｒｄｓ Ａｓｓ
ｏｃｉａｔｉｏｎ，によるＣＲＴの表示タイミングの規
定に準拠する形で規定されている。そのため、ＸＧＡ
（登録商標）と称される１０２４ｘ７６８の表示解像度
を持つＬＣＤパネルなどでは、ＶＥＳＡのＤＭＴＳ（Ｄ
ｉｓｐｌａｙ Ｍｏｎｉｔｏｒ Ｔｉｍｉｎｇ Ｓｐｅ
ｃｉｆｉｃａｔｉｏｎｓ）に規定されたタイミングがそ
のままＬＣＤパネルの仕様として規定されている。この
ため一部の特殊なＬＣＤを除き、従来はＬＣＤとＣＲＴ
は同じタイミングの表示信号で正常に表示させることが
可能であった。
【０００４】
【発明が解決しようとする課題】ところで、最近ではＳ
ＸＧＡ＋（１４００ｘ１０５０）の解像度を持つＬＣＤ
が多く開発され始めている。このＳＸＧＡ＋は、ＬＣＤ
パネル先行で規定された解像度である。このためＶＥＳ
ＡのＤＭＴＳには１４００ｘ１０５０という解像度は規
定されていない。
ＸＧＡ＋（１４００ｘ１０５０）の解像度を持つＬＣＤ
が多く開発され始めている。このＳＸＧＡ＋は、ＬＣＤ
パネル先行で規定された解像度である。このためＶＥＳ
ＡのＤＭＴＳには１４００ｘ１０５０という解像度は規
定されていない。
【０００５】ＣＲＴではある一定以上の長さのブランキ
ング（Ｂｌａｎｋｉｎｇ）期間が必要であるが、ＬＣＤ
ではＣＲＴに比べ必要とするＢｌａｎｋｉｎｇ期間は短
い。このため、ＳＸＧＡ＋はＬＣＤの都合でタイミング
を規定してしまった結果、Ｂｌａｎｋｉｎｇ期間をＣＲ
Ｔが必要としている長さよりも短く規定している。その
結果、同じタイミングで出力する場合ＣＲＴが正常に動
作しないことになる。すなわち、ＬＣＤ用のＳＸＧＡ＋
の表示タイミングでＣＲＴに表示を行った場合にはＳＸ
ＧＡ＋で規定されたＢｌａｎｋｉｎｇ期間の間に走査線
を起点へ正しく戻すことができなくなる。この結果、画
面の端が欠けてしまい、１４００ｘ１０５０の画面のう
ちの例えば上下左右の領域が表示されなくなるという症
状が生ずるのである。
ング（Ｂｌａｎｋｉｎｇ）期間が必要であるが、ＬＣＤ
ではＣＲＴに比べ必要とするＢｌａｎｋｉｎｇ期間は短
い。このため、ＳＸＧＡ＋はＬＣＤの都合でタイミング
を規定してしまった結果、Ｂｌａｎｋｉｎｇ期間をＣＲ
Ｔが必要としている長さよりも短く規定している。その
結果、同じタイミングで出力する場合ＣＲＴが正常に動
作しないことになる。すなわち、ＬＣＤ用のＳＸＧＡ＋
の表示タイミングでＣＲＴに表示を行った場合にはＳＸ
ＧＡ＋で規定されたＢｌａｎｋｉｎｇ期間の間に走査線
を起点へ正しく戻すことができなくなる。この結果、画
面の端が欠けてしまい、１４００ｘ１０５０の画面のう
ちの例えば上下左右の領域が表示されなくなるという症
状が生ずるのである。
【０００６】本発明は上述の事情を考慮してなされたも
のであり、異なる２つの表示装置に同一解像度の画面を
正しく表示することが可能な情報処理装置および表示制
御方法を提供することを目的とする。
のであり、異なる２つの表示装置に同一解像度の画面を
正しく表示することが可能な情報処理装置および表示制
御方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は、第１および第２の表示装置を制御可能な
情報処理装置において、表示制御装置と、前記第１およ
び第２の表示装置の少なくとも一方に画面表示が行われ
るように、前記表示制御装置の表示先となる表示装置を
切り換える手段と、同一解像度の画面表示を行うために
規定された互いに異なる第１および第２の表示タイミン
グを有し、表示先となる表示装置に合わせて前記表示制
御装置から異なる表示タイミングの表示信号が生成され
るように、表示先の切り換えに応じて前記第１および第
２の表示タイミングを選択的に前記表示制御装置に設定
する表示タイミング制御手段とを具備することを特徴と
する。
め、本発明は、第１および第２の表示装置を制御可能な
情報処理装置において、表示制御装置と、前記第１およ
び第２の表示装置の少なくとも一方に画面表示が行われ
るように、前記表示制御装置の表示先となる表示装置を
切り換える手段と、同一解像度の画面表示を行うために
規定された互いに異なる第１および第２の表示タイミン
グを有し、表示先となる表示装置に合わせて前記表示制
御装置から異なる表示タイミングの表示信号が生成され
るように、表示先の切り換えに応じて前記第１および第
２の表示タイミングを選択的に前記表示制御装置に設定
する表示タイミング制御手段とを具備することを特徴と
する。
【０００８】この情報処理装置においては、同一解像度
の画面表示を行うための表示タイミングとして互いに異
なる第１および第２の表示タイミングが予め用意されて
おり、表示先となる表示装置に合わせて、第１および第
２の表示タイミングが自動選択されて表示制御装置に設
定される。よって、同一解像度での画面表示を行うに際
し、第１の表示装置と第２の表示装置とで異なる表示タ
イミングを使用することが可能となるので、第１および
第２の表示タイミングをそれぞれ第１および第２の表示
装置に合わせて規定しておくだけで、異なる２つの表示
装置に同一解像度の画面を正しく表示することが可能と
なる。
の画面表示を行うための表示タイミングとして互いに異
なる第１および第２の表示タイミングが予め用意されて
おり、表示先となる表示装置に合わせて、第１および第
２の表示タイミングが自動選択されて表示制御装置に設
定される。よって、同一解像度での画面表示を行うに際
し、第１の表示装置と第２の表示装置とで異なる表示タ
イミングを使用することが可能となるので、第１および
第２の表示タイミングをそれぞれ第１および第２の表示
装置に合わせて規定しておくだけで、異なる２つの表示
装置に同一解像度の画面を正しく表示することが可能と
なる。
【０００９】この場合、第１および第２の表示タイミン
グはリフレッシュレートが同一で且つブランキング期間
の長さが互いに異なるものとすることが好ましい。この
ように、リフレッシュレートで決まる表示周期に対する
ブランキング期間の割合を異ならせておくことで、フラ
ットパネルディスプレイとＣＲＴのように互いに必要と
するブランキング期間が異なる２種類の表示装置に対し
て同一解像度の画面を正しく表示することが可能とな
る。
グはリフレッシュレートが同一で且つブランキング期間
の長さが互いに異なるものとすることが好ましい。この
ように、リフレッシュレートで決まる表示周期に対する
ブランキング期間の割合を異ならせておくことで、フラ
ットパネルディスプレイとＣＲＴのように互いに必要と
するブランキング期間が異なる２種類の表示装置に対し
て同一解像度の画面を正しく表示することが可能とな
る。
【００１０】また、第１および第２の表示装置に同一解
像度での画面表示を同時に行う場合には、前記第１およ
び第２の表示タイミングに対応する第１および第２の表
示信号が前記第１および第２の表示装置にそれぞれ供給
されるように前記第１および第２の表示タイミングを前
記表示制御装置の第１および第２の表示制御回路にそれ
ぞれ設定することで、第１および第２の表示装置に対し
て同一解像度の画面を同時に正しく表示することができ
る。
像度での画面表示を同時に行う場合には、前記第１およ
び第２の表示タイミングに対応する第１および第２の表
示信号が前記第１および第２の表示装置にそれぞれ供給
されるように前記第１および第２の表示タイミングを前
記表示制御装置の第１および第２の表示制御回路にそれ
ぞれ設定することで、第１および第２の表示装置に対し
て同一解像度の画面を同時に正しく表示することができ
る。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１には、本発明の一実施形態に係
る情報処理装置の構成が示されている。この情報処理装
置はノートブック型のコンピュータであり、コンピュー
タ本体と、このコンピュータ本体に開閉自在に取り付け
られたディスプレイパネル部とから構成されている。こ
のディスプレイパネル部には内部ＬＣＤ１６が収容され
ている。内部ＬＣＤ１６は本コンピュータの標準ディス
プレイモニタとして使用されるフラットパネル型の表示
装置であり、ＳＸＧＡ＋（１４００ｘ１０５０）の表示
解像度を有している。また、コンピュータ本体には外部
ＣＲＴディスプレイ３０などの外部ディスプレイを接続
可能なＲＧＢコネクタ１７が設けられている。
施形態を説明する。図１には、本発明の一実施形態に係
る情報処理装置の構成が示されている。この情報処理装
置はノートブック型のコンピュータであり、コンピュー
タ本体と、このコンピュータ本体に開閉自在に取り付け
られたディスプレイパネル部とから構成されている。こ
のディスプレイパネル部には内部ＬＣＤ１６が収容され
ている。内部ＬＣＤ１６は本コンピュータの標準ディス
プレイモニタとして使用されるフラットパネル型の表示
装置であり、ＳＸＧＡ＋（１４００ｘ１０５０）の表示
解像度を有している。また、コンピュータ本体には外部
ＣＲＴディスプレイ３０などの外部ディスプレイを接続
可能なＲＧＢコネクタ１７が設けられている。
【００１２】コンピュータ本体内には、図示のように、
ＣＰＵ１１、主メモリ１２、ＮＯＲＴＨブリッジ１３、
ＳＯＵＴＨブリッジ１４、表示コントローラ１５、各種
ＰＣＩデバイス１８、ＢＩＯＳ−ＲＯＭ１９、キーボー
ドコントローラ（ＫＢＣ）２０、およびキーボード２１
などが設けられている。
ＣＰＵ１１、主メモリ１２、ＮＯＲＴＨブリッジ１３、
ＳＯＵＴＨブリッジ１４、表示コントローラ１５、各種
ＰＣＩデバイス１８、ＢＩＯＳ−ＲＯＭ１９、キーボー
ドコントローラ（ＫＢＣ）２０、およびキーボード２１
などが設けられている。
【００１３】ＣＰＵ１１は本コンピュータの動作を制御
するものであり、主メモリ１２上にロードされたオペレ
ーティングシステムおよびＢＩＯＳを初め、各種アプリ
ケーションおよびユーティリティプログラムなどを実行
する。ＣＰＵ１１による主メモリ１２のアクセスはＮＯ
ＲＴＨブリッジ１３内に設けられているメモリコントロ
ーラによって行われる。また、ＮＯＲＴＨブリッジ１３
にはＡＧＰバスを介して表示コントローラ１５が接続さ
れており、主メモリ１２から表示コントローラ１５への
表示データの転送はＡＧＰバスを介して実行される。
するものであり、主メモリ１２上にロードされたオペレ
ーティングシステムおよびＢＩＯＳを初め、各種アプリ
ケーションおよびユーティリティプログラムなどを実行
する。ＣＰＵ１１による主メモリ１２のアクセスはＮＯ
ＲＴＨブリッジ１３内に設けられているメモリコントロ
ーラによって行われる。また、ＮＯＲＴＨブリッジ１３
にはＡＧＰバスを介して表示コントローラ１５が接続さ
れており、主メモリ１２から表示コントローラ１５への
表示データの転送はＡＧＰバスを介して実行される。
【００１４】表示コントローラ１５はディスプレイモニ
タを制御するための表示制御装置であり、ディスプレイ
モニタに画面表示するための表示信号を生成して出力す
る。表示コントローラ１５は内部ＬＣＤ１６に対する表
示信号＃１と外部ディスプレイに対する表示信号＃２と
の２つの表示出力を有している。表示信号＃１はＬＣＤ
表示用のデジタル出力であり、また表示信号＃２はアナ
ログＣＲＴ用のアナログＲＧＢ出力である。表示信号＃
１と表示信号＃２は同一の表示画像データを基に生成さ
れたものである。
タを制御するための表示制御装置であり、ディスプレイ
モニタに画面表示するための表示信号を生成して出力す
る。表示コントローラ１５は内部ＬＣＤ１６に対する表
示信号＃１と外部ディスプレイに対する表示信号＃２と
の２つの表示出力を有している。表示信号＃１はＬＣＤ
表示用のデジタル出力であり、また表示信号＃２はアナ
ログＣＲＴ用のアナログＲＧＢ出力である。表示信号＃
１と表示信号＃２は同一の表示画像データを基に生成さ
れたものである。
【００１５】本システムでは、内部ＬＣＤ１６のみに画
面表示を行う内部表示モード、外部ＣＲＴディスプレイ
３０にのみ画面表示を行う外部表示モード、内部ＬＣＤ
１６と外部ＣＲＴディスプレイ３０に同時に画面表示を
行う同時表示モード（サイマルモード）が用意されてい
る。内部表示モードでは、表示コントローラ１５から表
示信号＃１が出力され、これによって内部ＬＣＤ１６に
画面表示が行われる。外部表示モードでは、表示コント
ローラ１５から表示信号＃２が出力され、これによって
ＲＧＢコネクタ１７を介して外部ＣＲＴディスプレイ３
０に画面表示がなされる。サイマルモードでは、表示コ
ントローラ１５から表示信号＃１，＃２が同時に出力さ
れ、これによって内部ＬＣＤ１６と外部ＣＲＴディスプ
レイ３０に同時表示が行われる。
面表示を行う内部表示モード、外部ＣＲＴディスプレイ
３０にのみ画面表示を行う外部表示モード、内部ＬＣＤ
１６と外部ＣＲＴディスプレイ３０に同時に画面表示を
行う同時表示モード（サイマルモード）が用意されてい
る。内部表示モードでは、表示コントローラ１５から表
示信号＃１が出力され、これによって内部ＬＣＤ１６に
画面表示が行われる。外部表示モードでは、表示コント
ローラ１５から表示信号＃２が出力され、これによって
ＲＧＢコネクタ１７を介して外部ＣＲＴディスプレイ３
０に画面表示がなされる。サイマルモードでは、表示コ
ントローラ１５から表示信号＃１，＃２が同時に出力さ
れ、これによって内部ＬＣＤ１６と外部ＣＲＴディスプ
レイ３０に同時表示が行われる。
【００１６】表示コントローラ１５は２系統の表示制御
回路（ＣＲＴコントローラ ＣＲＴＣ＃１，＃２）を有
するデュアルコントローラであり、ＣＲＴＣ＃１，＃２
はそれぞれ個別の表示タイミングで表示信号を生成する
ことができる。したがって、ＣＲＴＣ＃１，＃２の双方
を使用するデュアルコントローラモードでは、表示信号
＃１と表示信号＃２とを互いに異なるタイミングで出力
することが出来る。一方、ＣＲＴＣ＃１のみを使用する
シングルコントローラモードでは、表示信号＃１と表示
信号＃２のタイミングは基本的には同じものとなる。
回路（ＣＲＴコントローラ ＣＲＴＣ＃１，＃２）を有
するデュアルコントローラであり、ＣＲＴＣ＃１，＃２
はそれぞれ個別の表示タイミングで表示信号を生成する
ことができる。したがって、ＣＲＴＣ＃１，＃２の双方
を使用するデュアルコントローラモードでは、表示信号
＃１と表示信号＃２とを互いに異なるタイミングで出力
することが出来る。一方、ＣＲＴＣ＃１のみを使用する
シングルコントローラモードでは、表示信号＃１と表示
信号＃２のタイミングは基本的には同じものとなる。
【００１７】ＳＯＵＴＨブリッジ１４はＰＣＩバス、Ｉ
ＳＡバス、およびＮＯＲＴＨブリッジ１３の相互間でト
ランザクションを伝達する。ＩＳＡバスには、ＢＩＯＳ
−ＲＯＭ１９及びキーボードコントローラ（ＫＢＣ）２
０が接続されている。ＢＩＯＳ−ＲＯＭ１９には、ＢＩ
ＯＳプログラムが記憶されている。このＢＩＯＳはハー
ドウェア制御のためのルーチンを体系化したプログラム
群から構成されている。このＢＩＯＳには、システムの
初期化およびテストのためのＰＯＳＴ処理ルーチンの
他、表示制御のためのＶＧＡ−ＢＩＯＳ、ホットキー処
理ルーチンなどが含まれている。
ＳＡバス、およびＮＯＲＴＨブリッジ１３の相互間でト
ランザクションを伝達する。ＩＳＡバスには、ＢＩＯＳ
−ＲＯＭ１９及びキーボードコントローラ（ＫＢＣ）２
０が接続されている。ＢＩＯＳ−ＲＯＭ１９には、ＢＩ
ＯＳプログラムが記憶されている。このＢＩＯＳはハー
ドウェア制御のためのルーチンを体系化したプログラム
群から構成されている。このＢＩＯＳには、システムの
初期化およびテストのためのＰＯＳＴ処理ルーチンの
他、表示制御のためのＶＧＡ−ＢＩＯＳ、ホットキー処
理ルーチンなどが含まれている。
【００１８】ホットキー処理ルーチンは、キーボード２
１上に割り当てられた特定のキーの組み合わせがユーザ
によってキー入力されたときにキーボードコントローラ
（ＫＢＣ）２０からＣＰＵ１１に発行されるハードウェ
ア割り込み信号（例えばシステム管理割り込みＳＭＩ）
に応じて自動的に起動される。このホットキー処理ルー
チンには、表示先となる表示装置を切り換えるための表
示装置切り換え機能が含まれている。この表示装置切り
換え機能は例えばＦｎキーとＦ５キーが同時に押された
ときに実行されるものであり（Ｆｎ＋Ｆ５）、Ｆｎ＋Ｆ
５が押されるたびに、表示先となる表示装置が、内部表
示モード（ＬＣＤ）→サイマルモード→外部表示モード
（ＣＲＴ）→内部表示モード（ＬＣＤ）… の順にトグ
ル的に切り換えられる。
１上に割り当てられた特定のキーの組み合わせがユーザ
によってキー入力されたときにキーボードコントローラ
（ＫＢＣ）２０からＣＰＵ１１に発行されるハードウェ
ア割り込み信号（例えばシステム管理割り込みＳＭＩ）
に応じて自動的に起動される。このホットキー処理ルー
チンには、表示先となる表示装置を切り換えるための表
示装置切り換え機能が含まれている。この表示装置切り
換え機能は例えばＦｎキーとＦ５キーが同時に押された
ときに実行されるものであり（Ｆｎ＋Ｆ５）、Ｆｎ＋Ｆ
５が押されるたびに、表示先となる表示装置が、内部表
示モード（ＬＣＤ）→サイマルモード→外部表示モード
（ＣＲＴ）→内部表示モード（ＬＣＤ）… の順にトグ
ル的に切り換えられる。
【００１９】（表示タイミング）次に、本実施形態で使
用される表示タイミングについて説明する。本実施形態
では、内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０と
の表示原理の違いを考慮して、内部ＬＣＤ１６と外部Ｃ
ＲＴディスプレイ３０とで異なる表示タイミングを規定
している。以下、これについて具体的に説明する。
用される表示タイミングについて説明する。本実施形態
では、内部ＬＣＤ１６と外部ＣＲＴディスプレイ３０と
の表示原理の違いを考慮して、内部ＬＣＤ１６と外部Ｃ
ＲＴディスプレイ３０とで異なる表示タイミングを規定
している。以下、これについて具体的に説明する。
【００２０】ＣＲＴ・ＬＣＤ等の表示デバイスは、基本
的には表示コントローラ１５から図２のような表示信号
を受け取り表示を行う。アナログＣＲＴの場合、図２の
ＤａｔａはＲ、Ｇ、Ｂの３本からなるアナログ信号で構
成される。ＬＣＤの場合、Ｄａｔａは各色数ｂｉｔづつ
のディジタル信号として規定さる。またＬＣＤでは水平
同期信号（ＨＳＹＮＣ）／垂直同期信号（ＶＳＹＮＣ）
以外にもＤａｔａ信号の出力に同期してアサートされる
ＤａｔａＥｎａｂｌｅ信号、水平方向１ピクセルを同期
させるためのピクセルクロック（Ｐｉｘｅｌ Ｃｌｏｃ
ｋ）などの信号も使用する。
的には表示コントローラ１５から図２のような表示信号
を受け取り表示を行う。アナログＣＲＴの場合、図２の
ＤａｔａはＲ、Ｇ、Ｂの３本からなるアナログ信号で構
成される。ＬＣＤの場合、Ｄａｔａは各色数ｂｉｔづつ
のディジタル信号として規定さる。またＬＣＤでは水平
同期信号（ＨＳＹＮＣ）／垂直同期信号（ＶＳＹＮＣ）
以外にもＤａｔａ信号の出力に同期してアサートされる
ＤａｔａＥｎａｂｌｅ信号、水平方向１ピクセルを同期
させるためのピクセルクロック（Ｐｉｘｅｌ Ｃｌｏｃ
ｋ）などの信号も使用する。
【００２１】図２では簡単のためにＨＳＹＮＣとＶＳＹ
ＮＣを同じ周期で示している。同期信号（ＨＳＹＮＣ、
ＶＳＹＮＣ）のアサートからデータ（Ｄａｔａ）が出力
されるまでの期間をＢａｃｋ Ｐｏｒｃｈと呼ぶ。Ｄａ
ｔａ出力が終了し、次の同期信号（ＨＳＹＮＣ、ＶＳＹ
ＮＣ）がアサートされるまでの期間をＦｒｏｎｔ Ｐｏ
ｒｃｈと呼ぶ。Ｂａｃｋ Ｐｏｒｃｈと、Ｆｒｏｎｔ
Ｐｏｒｃｈと、同期信号がアサートされている時間は、
データが出力されない期間でありこの期間のことをブラ
ンキング期間（Ｂｌａｎｋｉｎｇ Ｔｉｍｅ）と呼ぶ。
ＮＣを同じ周期で示している。同期信号（ＨＳＹＮＣ、
ＶＳＹＮＣ）のアサートからデータ（Ｄａｔａ）が出力
されるまでの期間をＢａｃｋ Ｐｏｒｃｈと呼ぶ。Ｄａ
ｔａ出力が終了し、次の同期信号（ＨＳＹＮＣ、ＶＳＹ
ＮＣ）がアサートされるまでの期間をＦｒｏｎｔ Ｐｏ
ｒｃｈと呼ぶ。Ｂａｃｋ Ｐｏｒｃｈと、Ｆｒｏｎｔ
Ｐｏｒｃｈと、同期信号がアサートされている時間は、
データが出力されない期間でありこの期間のことをブラ
ンキング期間（Ｂｌａｎｋｉｎｇ Ｔｉｍｅ）と呼ぶ。
【００２２】アナログＣＲＴは、このＢｌａｎｋｉｎｇ
期間の間に走査線を起点に戻す動作を行う。走査線を戻
すのに要する期間はＣＲＴの種類によっても異なるが、
Ｔｏｔａｌ Ｔｉｍｅ（水平周期Ｈｐｅｒｉｏｄ、垂直
周期Ｖｐｅｒｉｏｄ）に対する比率で決まってくる。走
査線を起点へ戻す際に走査される線を、それぞれ水平帰
線・垂直帰線と呼ぶ。ＣＲＴはこれら水平帰線・垂直帰
線が表示されないよう、Ｂｌａｎｋｉｎｇ期間（Ｈ Ｂ
ｌａｎｋ，Ｖ Ｂｌａｎｋ）には走査線が表示されない
ようにしている。
期間の間に走査線を起点に戻す動作を行う。走査線を戻
すのに要する期間はＣＲＴの種類によっても異なるが、
Ｔｏｔａｌ Ｔｉｍｅ（水平周期Ｈｐｅｒｉｏｄ、垂直
周期Ｖｐｅｒｉｏｄ）に対する比率で決まってくる。走
査線を起点へ戻す際に走査される線を、それぞれ水平帰
線・垂直帰線と呼ぶ。ＣＲＴはこれら水平帰線・垂直帰
線が表示されないよう、Ｂｌａｎｋｉｎｇ期間（Ｈ Ｂ
ｌａｎｋ，Ｖ Ｂｌａｎｋ）には走査線が表示されない
ようにしている。
【００２３】ＬＣＤの場合は、走査によって表示を行う
わけではないが、表示信号のフォーマットはＣＲＴと共
通で規定されている場合が多い。
わけではないが、表示信号のフォーマットはＣＲＴと共
通で規定されている場合が多い。
【００２４】内蔵ＬＣＤ表示装置１６は、図３の表示タ
イミング２：ＳＸＧＡ＋ ＬＣＤＳｐｅｃで規定されて
いるタイミングで動作する。このタイミングは図３の表
示タイミング１：ＶＥＳＡ １２８０ｘ１０２４規定を
基にしたものである。つまり、表示タイミング２は、本
来１２８０ｘ１０２４の解像度をＣＲＴへ表示するため
の表示タイミング１が基であり、１４００ｘ１０５０の
解像度を表示するためにＢｌａｎｋｉｎｇ期間を短く
し、データ表示のためのＡｃｔｉｖｅ Ｖｉｄｅｏ期間
を延ばすことで対応している。このため、表示タイミン
グ２：ＳＸＧＡ＋ ＬＣＤ Ｓｐｅｃで規定されている
タイミングをそのまま使用すると、外部ＣＲＴ表示装置
３０への正常に画面表示を行うことが出来なくなる。
イミング２：ＳＸＧＡ＋ ＬＣＤＳｐｅｃで規定されて
いるタイミングで動作する。このタイミングは図３の表
示タイミング１：ＶＥＳＡ １２８０ｘ１０２４規定を
基にしたものである。つまり、表示タイミング２は、本
来１２８０ｘ１０２４の解像度をＣＲＴへ表示するため
の表示タイミング１が基であり、１４００ｘ１０５０の
解像度を表示するためにＢｌａｎｋｉｎｇ期間を短く
し、データ表示のためのＡｃｔｉｖｅ Ｖｉｄｅｏ期間
を延ばすことで対応している。このため、表示タイミン
グ２：ＳＸＧＡ＋ ＬＣＤ Ｓｐｅｃで規定されている
タイミングをそのまま使用すると、外部ＣＲＴ表示装置
３０への正常に画面表示を行うことが出来なくなる。
【００２５】表示タイミング３：ＣＲＴ Ｏｎｌｙのタ
イミング規定は、本実施形態に置いて、１４００ｘ１０
５０の解像度を外部ＣＲＴ表示装置３０に正常に表示さ
せるための表示信号＃２のタイミングである。
イミング規定は、本実施形態に置いて、１４００ｘ１０
５０の解像度を外部ＣＲＴ表示装置３０に正常に表示さ
せるための表示信号＃２のタイミングである。
【００２６】図３に示されているように、表示タイミン
グ２と表示タイミング３では、画面リフレッシュレート
（垂直同期周波数Ｖ Ｆｒｅｑ．）は同じであるが、ブ
ランキング期間（Ｖ Ｂｌａｎｋ，Ｈ Ｂｌａｎｋと
も）は表示タイミング２よりも表示タイミング３の方が
長く設定されている。つまり、画素当たりの表示データ
Ｄａｔａ出力速度（Ｐｉｘ Ｆｒｅｑ．）が表示タイミ
ング２よりも表示タイミング３の方が高速化されてお
り、これによって表示タイミング３では十分なブランキ
ング期間を確保している。
グ２と表示タイミング３では、画面リフレッシュレート
（垂直同期周波数Ｖ Ｆｒｅｑ．）は同じであるが、ブ
ランキング期間（Ｖ Ｂｌａｎｋ，Ｈ Ｂｌａｎｋと
も）は表示タイミング２よりも表示タイミング３の方が
長く設定されている。つまり、画素当たりの表示データ
Ｄａｔａ出力速度（Ｐｉｘ Ｆｒｅｑ．）が表示タイミ
ング２よりも表示タイミング３の方が高速化されてお
り、これによって表示タイミング３では十分なブランキ
ング期間を確保している。
【００２７】図４には、垂直周期に対する表示タイミン
グ２（Ｔ２）と表示タイミング３（Ｔ３）との関係が示
されている。
グ２（Ｔ２）と表示タイミング３（Ｔ３）との関係が示
されている。
【００２８】ＶＳＹＮＣの周波数は前述したようにＴ２
とＴ３とで基本的には同じであるが、垂直周期当たりの
走査線数であるＶ Ｔｏｔａｌは、Ｔ２では１０６６ラ
インであり、Ｔ３では１０９４ラインである（ＨＳＹＮ
ＣＫの周波数Ｈ Ｆｒｅｑ．がＴ２よりもＴ３の方が高
い）。表示対象となる有効表示走査線数であるＶ Ａｄ
ｄｒｅｓｓは１０５０で同一であり、Ｖ Ｂｌａｎｋは
Ｔ２が１６ラインで、Ｔ３が４４ラインとなっている。
とＴ３とで基本的には同じであるが、垂直周期当たりの
走査線数であるＶ Ｔｏｔａｌは、Ｔ２では１０６６ラ
インであり、Ｔ３では１０９４ラインである（ＨＳＹＮ
ＣＫの周波数Ｈ Ｆｒｅｑ．がＴ２よりもＴ３の方が高
い）。表示対象となる有効表示走査線数であるＶ Ａｄ
ｄｒｅｓｓは１０５０で同一であり、Ｖ Ｂｌａｎｋは
Ｔ２が１６ラインで、Ｔ３が４４ラインとなっている。
【００２９】図５には、水平周期に対する表示タイミン
グ２（Ｔ２）と表示タイミング３（Ｔ３）との関係が示
されている。なお、図５では表記上、Ｔ２とＴ３の水平
周期を同じものと示しているが、前述したようにＨＳＹ
ＮＣＫの周波数Ｈ Ｆｒｅｑ．はＴ２よりもＴ３の方が
高い。
グ２（Ｔ２）と表示タイミング３（Ｔ３）との関係が示
されている。なお、図５では表記上、Ｔ２とＴ３の水平
周期を同じものと示しているが、前述したようにＨＳＹ
ＮＣＫの周波数Ｈ Ｆｒｅｑ．はＴ２よりもＴ３の方が
高い。
【００３０】水平周期あたりの画素数であるＨ Ｔｏｔ
ａｌは、Ｔ２では１６８８画素であり、Ｔ３では１８８
８画素である（ピクセルクロックの周波数Ｐｉｘ Ｆｒ
ｅｑ．がＴ２よりもＴ３の方が高い）。表示対象となる
水平有効画素数であるＨ Ａｄｄｒｅｓｓは１４００画
素で同一であり、Ｈ ＢｌａｎｋはＴ２が２８８画素
で、Ｔ３が４８８画素となっている。
ａｌは、Ｔ２では１６８８画素であり、Ｔ３では１８８
８画素である（ピクセルクロックの周波数Ｐｉｘ Ｆｒ
ｅｑ．がＴ２よりもＴ３の方が高い）。表示対象となる
水平有効画素数であるＨ Ａｄｄｒｅｓｓは１４００画
素で同一であり、Ｈ ＢｌａｎｋはＴ２が２８８画素
で、Ｔ３が４８８画素となっている。
【００３１】（シングル／デュアル）表示コントローラ
１５は２つあるＣＲＴＣ＃１，２のうち通常はＣＲＴＣ
＃１だけを使用して表示信号を出力している。この場
合、１）内蔵ＬＣＤのみの表示、２）外部ＣＲＴのみの
表示、３）表示信号＃１と表示信号＃２が同じタイミン
グでの内蔵ＬＣＤ・外部ＣＲＴの同時表示が可能であ
る。この同時表示モードをシングルコントローラ同時表
示モードと呼ぶ。この場合、コントローラ回路のうちＣ
ＲＴＣ＃１しか使用しないため、両方使用した場合に比
べ表示コントローラ１５の負荷が減るため描画性能など
の表示制御に関するパフォーマンスは高くなる。
１５は２つあるＣＲＴＣ＃１，２のうち通常はＣＲＴＣ
＃１だけを使用して表示信号を出力している。この場
合、１）内蔵ＬＣＤのみの表示、２）外部ＣＲＴのみの
表示、３）表示信号＃１と表示信号＃２が同じタイミン
グでの内蔵ＬＣＤ・外部ＣＲＴの同時表示が可能であ
る。この同時表示モードをシングルコントローラ同時表
示モードと呼ぶ。この場合、コントローラ回路のうちＣ
ＲＴＣ＃１しか使用しないため、両方使用した場合に比
べ表示コントローラ１５の負荷が減るため描画性能など
の表示制御に関するパフォーマンスは高くなる。
【００３２】１）内蔵ＬＣＤのみの表示では、ＣＲＴＣ
＃１により表示タイミング２で表示信号＃１が生成され
る。
＃１により表示タイミング２で表示信号＃１が生成され
る。
【００３３】２）外部ＣＲＴのみの表示では、ＣＲＴＣ
＃１により表示タイミング３で表示信号＃１が生成され
る。
＃１により表示タイミング３で表示信号＃１が生成され
る。
【００３４】３）シングルコントローラ同時表示モード
では、ＣＲＴＣ＃１により表示タイミング２で表示信号
＃１，＃２が生成される。この場合、外部ＣＲＴはその
画面端が切れるなどの問題が発生するが、高いパフォー
マンスをユーザに提供できる。
では、ＣＲＴＣ＃１により表示タイミング２で表示信号
＃１，＃２が生成される。この場合、外部ＣＲＴはその
画面端が切れるなどの問題が発生するが、高いパフォー
マンスをユーザに提供できる。
【００３５】図６（Ａ）は表示タイミング２で表示信号
＃１を生成した場合のＬＣＤ表示画面を示しており、ま
た図６（Ｂ）は表示タイミング２で表示信号＃２を生成
した場合のＣＲＴ表示画面を示している。このように表
示タイミング２で表示信号＃２を生成すると、ＳＸＧＡ
＋で規定されたＢｌａｎｋｉｎｇ期間の間に走査線を起
点へ正しく戻すことができなくなるため、画面端が表示
されなくなる。図６（Ｃ）は表示タイミング３で表示信
号＃２を生成した場合のＣＲＴ表示画面を示している。
表示タイミング３は十分なＢｌａｎｋｉｎｇ期間を確保
しているため、１２８０ｘ１０２４よりも高解像度をサ
ポートしたＣＲＴであれば特別な調整なしに正しい画面
表示を実現できる。
＃１を生成した場合のＬＣＤ表示画面を示しており、ま
た図６（Ｂ）は表示タイミング２で表示信号＃２を生成
した場合のＣＲＴ表示画面を示している。このように表
示タイミング２で表示信号＃２を生成すると、ＳＸＧＡ
＋で規定されたＢｌａｎｋｉｎｇ期間の間に走査線を起
点へ正しく戻すことができなくなるため、画面端が表示
されなくなる。図６（Ｃ）は表示タイミング３で表示信
号＃２を生成した場合のＣＲＴ表示画面を示している。
表示タイミング３は十分なＢｌａｎｋｉｎｇ期間を確保
しているため、１２８０ｘ１０２４よりも高解像度をサ
ポートしたＣＲＴであれば特別な調整なしに正しい画面
表示を実現できる。
【００３６】また、上述したように、ＣＲＴＣ＃１とＣ
ＲＴＣ＃２を同時に使用し、表示信号＃１と表示信号＃
２に対して別々のタイミングで内蔵ＬＣＤ・外部ＣＲＴ
を同時に表示することも可能である。この同時表示モー
ドをデュアルコントローラ同時表示モードと呼ぶ。この
場合、ＣＲＴＣ＃１により表示タイミング２で表示信号
＃１が生成され、また同時に、ＣＲＴＣ＃２により表示
タイミング３で表示信号＃２が生成される。
ＲＴＣ＃２を同時に使用し、表示信号＃１と表示信号＃
２に対して別々のタイミングで内蔵ＬＣＤ・外部ＣＲＴ
を同時に表示することも可能である。この同時表示モー
ドをデュアルコントローラ同時表示モードと呼ぶ。この
場合、ＣＲＴＣ＃１により表示タイミング２で表示信号
＃１が生成され、また同時に、ＣＲＴＣ＃２により表示
タイミング３で表示信号＃２が生成される。
【００３７】（モード切換制御）本実施形態ではでは、
表示先となる表示装置の切り換えを（１）ホットキーに
よる切り換え、（２）ユーティリティプログラムによる
切り換え、の２つの方法でサポートしている。すなわ
ち、シングルコントローラモード・デュアルコントロー
ラモードの切替は専用のユーティリティプログラムによ
り行い、表示装置の切り換えはホットキー、ユーティリ
ティのどちらからでも行うことが出来る。
表示先となる表示装置の切り換えを（１）ホットキーに
よる切り換え、（２）ユーティリティプログラムによる
切り換え、の２つの方法でサポートしている。すなわ
ち、シングルコントローラモード・デュアルコントロー
ラモードの切替は専用のユーティリティプログラムによ
り行い、表示装置の切り換えはホットキー、ユーティリ
ティのどちらからでも行うことが出来る。
【００３８】図７にはモード遷移の様子が示されてい
る。ここでは、表示装置の切り換えをホットキーによっ
て行い、シングルコントローラモード・デュアルコント
ローラモードの切り換えについては専用のユーティリテ
ィプログラムによって行うことを想定している。
る。ここでは、表示装置の切り換えをホットキーによっ
て行い、シングルコントローラモード・デュアルコント
ローラモードの切り換えについては専用のユーティリテ
ィプログラムによって行うことを想定している。
【００３９】Ｓ１はデフォルトのモードであり、シング
ルコントローラモードで内部ＬＣＤ１６にのみ表示タイ
ミング２（Ｔ２）で表示を行う。この状態で、ホットキ
ーが押されると、Ｓ２に遷移する。Ｓ２は、シングルコ
ントローラ同時表示モード：サイマル（Ｓ）であり、内
部ＬＣＤ１６および外部ＣＲＴ３０の双方に表示タイミ
ング２（Ｔ２）で表示を行う。Ｓ２においてホットキー
が押されると、Ｓ３に遷移する。Ｓ３は、シングルコン
トローラモードで外部ＣＲＴ３０にのみ表示タイミング
３（Ｔ３）で表示を行う。
ルコントローラモードで内部ＬＣＤ１６にのみ表示タイ
ミング２（Ｔ２）で表示を行う。この状態で、ホットキ
ーが押されると、Ｓ２に遷移する。Ｓ２は、シングルコ
ントローラ同時表示モード：サイマル（Ｓ）であり、内
部ＬＣＤ１６および外部ＣＲＴ３０の双方に表示タイミ
ング２（Ｔ２）で表示を行う。Ｓ２においてホットキー
が押されると、Ｓ３に遷移する。Ｓ３は、シングルコン
トローラモードで外部ＣＲＴ３０にのみ表示タイミング
３（Ｔ３）で表示を行う。
【００４０】ユーティリティプログラムによって提供さ
れるＧＵＩ画面上でユーザがデュアルコントローラモー
ドを選択すると、今度は、Ｓ４，Ｓ５，Ｓ６の間の状態
遷移となる。Ｓ４，Ｓ５，Ｓ６はそれぞれＳ１，Ｓ２，
Ｓ３に対応するものである。Ｓ５はデュアルコントロー
ラ同時表示モード：サイマル（Ｄ）であり、内部ＬＣＤ
１６には表示タイミング２（Ｔ２）で表示を行い、これ
と同時に、外部ＣＲＴ３０には表示タイミング３（Ｔ
３）で表示を行う。
れるＧＵＩ画面上でユーザがデュアルコントローラモー
ドを選択すると、今度は、Ｓ４，Ｓ５，Ｓ６の間の状態
遷移となる。Ｓ４，Ｓ５，Ｓ６はそれぞれＳ１，Ｓ２，
Ｓ３に対応するものである。Ｓ５はデュアルコントロー
ラ同時表示モード：サイマル（Ｄ）であり、内部ＬＣＤ
１６には表示タイミング２（Ｔ２）で表示を行い、これ
と同時に、外部ＣＲＴ３０には表示タイミング３（Ｔ
３）で表示を行う。
【００４１】図８には、モード切換制御のための仕組み
が示されている。
が示されている。
【００４２】本実施形態では、モード切換制御のための
カレント表示デバイスフラグ（Ｃｕｒｒｅｎｔ Ｄｉｓ
ｐｌａｙ Ｄｅｖｉｃｅ）２０１とシングル／デュアル
フラグ（Ｓｉｎｇｌｅ／Ｄｕａｌ）２０２の２つのフラ
グを使用する。これらフラグは、例えば、主メモリ１２
上に用意されるＢＩＯＳのワークエリア上に設定されて
いる。
カレント表示デバイスフラグ（Ｃｕｒｒｅｎｔ Ｄｉｓ
ｐｌａｙ Ｄｅｖｉｃｅ）２０１とシングル／デュアル
フラグ（Ｓｉｎｇｌｅ／Ｄｕａｌ）２０２の２つのフラ
グを使用する。これらフラグは、例えば、主メモリ１２
上に用意されるＢＩＯＳのワークエリア上に設定されて
いる。
【００４３】カレント表示デバイスフラグ２０１は現在
の表示先のデバイスを指定するためのものであり、１）
ＬＣＤのみ、２）同時表示、３）ＣＲＴのみ、の３値の
いずれかに設定される。デフォルト値は１）ＬＣＤのみ
である。ＢＩＯＳ１０１は、表示コントローラ１５によ
る表示先のデバイスが、１）ＬＣＤのみ、２）同時表
示、３）ＣＲＴのみ、の順にトグルするように、ホット
キーの入力イベントが発生するたびにカレント表示デバ
イスフラグ２０１の値を現在の値から次の値に更新す
る。ユーティリティプログラム１０２は、それが提供す
るＧＵＩ画面上でユーザにより指定された表示先デバイ
スに対応する値に、カレント表示デバイスフラグ２０１
の値を更新する。
の表示先のデバイスを指定するためのものであり、１）
ＬＣＤのみ、２）同時表示、３）ＣＲＴのみ、の３値の
いずれかに設定される。デフォルト値は１）ＬＣＤのみ
である。ＢＩＯＳ１０１は、表示コントローラ１５によ
る表示先のデバイスが、１）ＬＣＤのみ、２）同時表
示、３）ＣＲＴのみ、の順にトグルするように、ホット
キーの入力イベントが発生するたびにカレント表示デバ
イスフラグ２０１の値を現在の値から次の値に更新す
る。ユーティリティプログラム１０２は、それが提供す
るＧＵＩ画面上でユーザにより指定された表示先デバイ
スに対応する値に、カレント表示デバイスフラグ２０１
の値を更新する。
【００４４】シングル／デュアルフラグ２０２は表示コ
ントローラ１５をデュアルコントローラモードとシング
ルコントローラのどちらのモードで動作させるかを指定
するためのものである。このシングル／デュアルフラグ
２０２の更新は、ユーティリティプログラム１０２のＧ
ＵＩ画面上の操作に応じて行われる。
ントローラ１５をデュアルコントローラモードとシング
ルコントローラのどちらのモードで動作させるかを指定
するためのものである。このシングル／デュアルフラグ
２０２の更新は、ユーティリティプログラム１０２のＧ
ＵＩ画面上の操作に応じて行われる。
【００４５】表示ドライバ（またはＶＧＡ ＢＩＯＳ）
１０３は表示コントローラ１５を制御するためのもので
あり、カレント表示デバイスフラグ２０１とシングル／
デュアルフラグ２０２とに応じて、表示コントローラ１
５の表示先、シングル／デュアルモード、および各表示
信号の生成に使用する表示タイミングを制御する。
１０３は表示コントローラ１５を制御するためのもので
あり、カレント表示デバイスフラグ２０１とシングル／
デュアルフラグ２０２とに応じて、表示コントローラ１
５の表示先、シングル／デュアルモード、および各表示
信号の生成に使用する表示タイミングを制御する。
【００４６】表示タイミングの制御は、表示コントロー
ラ１５内のＣＲＴＣ制御用レジスタに該当する表示タイ
ミングを規定する各種パラメタを設定することによって
行われる。例えば、表示タイミング２で表示させる場合
には図３で説明した表示タイミング２に対応する各種パ
ラメタがＣＲＴＣ制御用レジスタに設定され、表示タイ
ミング３で表示させる場合には図３で説明した表示タイ
ミング３に対応する各種パラメタがＣＲＴＣ制御用レジ
スタに設定されることになる。すなわち、表示ドライバ
（またはＶＧＡ ＢＩＯＳ）１０３は、表示タイミング
２に対応するパラメタと表示タイミング３に対応するパ
ラメタとを有しており、カレント表示デバイスフラグ２
０１とシングル／デュアルフラグ２０２とに応じてどの
表示信号の生成をどの表示タイミングで実行するかを決
定し、それに応じて必要なパラメタをＣＲＴＣ制御用レ
ジスタに設定する。
ラ１５内のＣＲＴＣ制御用レジスタに該当する表示タイ
ミングを規定する各種パラメタを設定することによって
行われる。例えば、表示タイミング２で表示させる場合
には図３で説明した表示タイミング２に対応する各種パ
ラメタがＣＲＴＣ制御用レジスタに設定され、表示タイ
ミング３で表示させる場合には図３で説明した表示タイ
ミング３に対応する各種パラメタがＣＲＴＣ制御用レジ
スタに設定されることになる。すなわち、表示ドライバ
（またはＶＧＡ ＢＩＯＳ）１０３は、表示タイミング
２に対応するパラメタと表示タイミング３に対応するパ
ラメタとを有しており、カレント表示デバイスフラグ２
０１とシングル／デュアルフラグ２０２とに応じてどの
表示信号の生成をどの表示タイミングで実行するかを決
定し、それに応じて必要なパラメタをＣＲＴＣ制御用レ
ジスタに設定する。
【００４７】表示コントローラ１５の表示先を指定する
パラメタ、シングル／デュアルモードを指定するパラメ
タについても、表示ドライバ（またはＶＧＡ ＢＩＯ
Ｓ）１０３によって表示コントローラ１５内のレジスタ
に設定される。
パラメタ、シングル／デュアルモードを指定するパラメ
タについても、表示ドライバ（またはＶＧＡ ＢＩＯ
Ｓ）１０３によって表示コントローラ１５内のレジスタ
に設定される。
【００４８】（処理手順）次に、図９を参照して、ホッ
トキーが押されてから表示先の切り換えおよびそれに伴
う表示タイミング制御が行われるまでの一連の処理の流
れについて説明する。
トキーが押されてから表示先の切り換えおよびそれに伴
う表示タイミング制御が行われるまでの一連の処理の流
れについて説明する。
【００４９】ユーザによってホットキー（Ｆｎ＋Ｆ５）
が押下されると、まず、カレント表示デバイスフラグ２
０１がチェックされ、現在表示対象となっている表示先
のデバイスが調べられる（ステップＳ１０１）。現在の
表示先デバイスが「ＬＣＤのみ」である場合には、表示
先デバイスが「同時表示（サイマル）」に変更されるこ
とになる。この際、シングル／デュアルフラグ２０２の
チェックが行われ、現在の表示コントローラ１５のモー
ドが判別される（ステップＳ１０２）。シングルコント
ローラモードである場合には、表示コントローラ１５を
シングルコントローラ同時表示モード：サイマル（Ｓ）
に設定する処理が実行される（ステップＳ１０３）。こ
の場合、ＣＲＴＣ＃１は表示タイミング２（Ｔ２）で表
示信号＃１，＃２を生成して出力する。一方、デュアル
コントローラモードである場合には、表示コントローラ
１５をデュアルコントローラ同時表示モード：サイマル
（Ｄ）に設定する処理が実行される（ステップＳ１０
４）。この場合、ＣＲＴＣ＃１の制御レジスタには表示
タイミング２（Ｔ２）のパラメタが設定され、ＣＲＴＣ
＃２の制御レジスタには表示タイミング３（Ｔ３）のパ
ラメタが設定される。これにより、ＣＲＴＣ＃１は表示
タイミング２（Ｔ２）で表示信号＃１を生成して出力
し、またＣＲＴＣ＃２は表示タイミング３（Ｔ３）で表
示信号＃２を生成して出力する。
が押下されると、まず、カレント表示デバイスフラグ２
０１がチェックされ、現在表示対象となっている表示先
のデバイスが調べられる（ステップＳ１０１）。現在の
表示先デバイスが「ＬＣＤのみ」である場合には、表示
先デバイスが「同時表示（サイマル）」に変更されるこ
とになる。この際、シングル／デュアルフラグ２０２の
チェックが行われ、現在の表示コントローラ１５のモー
ドが判別される（ステップＳ１０２）。シングルコント
ローラモードである場合には、表示コントローラ１５を
シングルコントローラ同時表示モード：サイマル（Ｓ）
に設定する処理が実行される（ステップＳ１０３）。こ
の場合、ＣＲＴＣ＃１は表示タイミング２（Ｔ２）で表
示信号＃１，＃２を生成して出力する。一方、デュアル
コントローラモードである場合には、表示コントローラ
１５をデュアルコントローラ同時表示モード：サイマル
（Ｄ）に設定する処理が実行される（ステップＳ１０
４）。この場合、ＣＲＴＣ＃１の制御レジスタには表示
タイミング２（Ｔ２）のパラメタが設定され、ＣＲＴＣ
＃２の制御レジスタには表示タイミング３（Ｔ３）のパ
ラメタが設定される。これにより、ＣＲＴＣ＃１は表示
タイミング２（Ｔ２）で表示信号＃１を生成して出力
し、またＣＲＴＣ＃２は表示タイミング３（Ｔ３）で表
示信号＃２を生成して出力する。
【００５０】現在の表示先デバイスが「同時表示（サイ
マル）」である場合には、表示先デバイスが「ＣＲＴの
み」に変更されることになる。この場合、外部ＣＲＴ３
０にのみ表示タイミング３（Ｔ３）で表示するための設
定が表示コントローラ１５に対して行われる（ステップ
Ｓ１０５）。もし表示コントローラ１５が現在シングル
コントローラモードであれば図７の状態Ｓ３に遷移し、
またデュアルコントローラモードであれば図７の状態Ｓ
６に遷移することになる。状態Ｓ３，Ｓ６のどちらにお
いても、表示タイミング３（Ｔ３）の表示信号＃２が出
力されることになる。
マル）」である場合には、表示先デバイスが「ＣＲＴの
み」に変更されることになる。この場合、外部ＣＲＴ３
０にのみ表示タイミング３（Ｔ３）で表示するための設
定が表示コントローラ１５に対して行われる（ステップ
Ｓ１０５）。もし表示コントローラ１５が現在シングル
コントローラモードであれば図７の状態Ｓ３に遷移し、
またデュアルコントローラモードであれば図７の状態Ｓ
６に遷移することになる。状態Ｓ３，Ｓ６のどちらにお
いても、表示タイミング３（Ｔ３）の表示信号＃２が出
力されることになる。
【００５１】現在の表示先デバイスが「ＣＲＴのみ」で
ある場合には、表示先デバイスが「ＬＣＤのみ」に変更
されることになる。この場合、内部ＬＣＤ１６にのみ表
示タイミング２（Ｔ２）で表示するための設定が表示コ
ントローラ１５に対して行われる（ステップＳ１０
６）。もし表示コントローラ１５が現在シングルコント
ローラモードであれば図７の状態Ｓ１に遷移し、またデ
ュアルコントローラモードであれば図７の状態Ｓ４に遷
移することになる。状態Ｓ１，Ｓ４のどちらにおいて
も、表示タイミング２（Ｔ２）の表示信号＃１が出力さ
れることになる。
ある場合には、表示先デバイスが「ＬＣＤのみ」に変更
されることになる。この場合、内部ＬＣＤ１６にのみ表
示タイミング２（Ｔ２）で表示するための設定が表示コ
ントローラ１５に対して行われる（ステップＳ１０
６）。もし表示コントローラ１５が現在シングルコント
ローラモードであれば図７の状態Ｓ１に遷移し、またデ
ュアルコントローラモードであれば図７の状態Ｓ４に遷
移することになる。状態Ｓ１，Ｓ４のどちらにおいて
も、表示タイミング２（Ｔ２）の表示信号＃１が出力さ
れることになる。
【００５２】以上のように、本実施形態においては、同
じ１４００ｘ１０５０の解像度で画面表示を行う場合で
あっても、内部ＬＣＤ１６に表示する場合と外部ＣＲＴ
３０に表示する場合とで使用する表示タイミングを自動
的に替えることにより、ＳＸＧＡ＋ＬＣＤを持つシステ
ムにおいても、外部ＣＲＴ３０に１４００ｘ１０５０の
解像度で正しく画面表示することが可能となる。また、
シングル／デュアルの切り換えにより、パフォーマンス
を重視する場合・品質を重視する場合の選択肢を設ける
ことができるので、ユーザにコンピュータを最適に使用
できる環境を提供することが可能となる。
じ１４００ｘ１０５０の解像度で画面表示を行う場合で
あっても、内部ＬＣＤ１６に表示する場合と外部ＣＲＴ
３０に表示する場合とで使用する表示タイミングを自動
的に替えることにより、ＳＸＧＡ＋ＬＣＤを持つシステ
ムにおいても、外部ＣＲＴ３０に１４００ｘ１０５０の
解像度で正しく画面表示することが可能となる。また、
シングル／デュアルの切り換えにより、パフォーマンス
を重視する場合・品質を重視する場合の選択肢を設ける
ことができるので、ユーザにコンピュータを最適に使用
できる環境を提供することが可能となる。
【００５３】なお、本実施形態では内部ディスプレイと
してＬＣＤを例示したが、例えばプラズマディスプレイ
など、ＬＣＤ以外の他の種類のＳＸＧＡ＋フラットパネ
ルディスプレイを持つシステムにも適用することが出来
る。外部ディスプレイについても同様であり、例えばア
ナログＲＧＢインタフェースを持つ外部ＬＣＤを使用す
る場合でも、その外部ＬＣＤのＡ／Ｄ変換の性能等によ
っては本実施形態の制御が有効となる。
してＬＣＤを例示したが、例えばプラズマディスプレイ
など、ＬＣＤ以外の他の種類のＳＸＧＡ＋フラットパネ
ルディスプレイを持つシステムにも適用することが出来
る。外部ディスプレイについても同様であり、例えばア
ナログＲＧＢインタフェースを持つ外部ＬＣＤを使用す
る場合でも、その外部ＬＣＤのＡ／Ｄ変換の性能等によ
っては本実施形態の制御が有効となる。
【００５４】また、本実施形態の制御は、例えば１２８
０ｘ６００の横長ＬＣＤなど、ＣＲＴにとってイレギュ
ラーな表示タイミングが規定されているＬＣＤを内蔵し
た情報処理装置などにも応用できる。
０ｘ６００の横長ＬＣＤなど、ＣＲＴにとってイレギュ
ラーな表示タイミングが規定されているＬＣＤを内蔵し
た情報処理装置などにも応用できる。
【００５５】また、上記実施形態には種々の段階の発明
が含まれており、開示される複数の構成要件における適
宜な組み合わせにより種々の発明が抽出され得る。例え
ば、実施形態に示される全構成要件から幾つかの構成要
件が削除されても、発明が解決しようとする課題の欄で
述べた課題が解決でき、発明の効果の欄で述べられてい
る効果が得られる場合には、この構成要件が削除された
構成が発明として抽出され得る。
が含まれており、開示される複数の構成要件における適
宜な組み合わせにより種々の発明が抽出され得る。例え
ば、実施形態に示される全構成要件から幾つかの構成要
件が削除されても、発明が解決しようとする課題の欄で
述べた課題が解決でき、発明の効果の欄で述べられてい
る効果が得られる場合には、この構成要件が削除された
構成が発明として抽出され得る。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
異なる２つの表示装置に同一解像度の画面を正しく表示
することが可能となる。
異なる２つの表示装置に同一解像度の画面を正しく表示
することが可能となる。
【図１】本発明の一実施形態に係る情報処理装置のシス
テム構成を示すブロック図。
テム構成を示すブロック図。
【図２】同実施形態で用いられる表示信号の基本波形を
示す図。
示す図。
【図３】同実施形態で用いられる表示タイミングを説明
するための図。
するための図。
【図４】同実施形態で用いられる表示タイミング２（Ｔ
２）と表示タイミング３（Ｔ３）との関係を示す第１の
図。
２）と表示タイミング３（Ｔ３）との関係を示す第１の
図。
【図５】同実施形態で用いられる表示タイミング２（Ｔ
２）と表示タイミング３（Ｔ３）との関係を示す第２の
図。
２）と表示タイミング３（Ｔ３）との関係を示す第２の
図。
【図６】同実施形態における表示タイミングと表示画面
との関係を示す図。
との関係を示す図。
【図７】同実施形態における表示モードの遷移の様子を
示す図。
示す図。
【図８】同実施形態におけるモード切換制御のための仕
組みを説明するための図。
組みを説明するための図。
【図９】同実施形態で実行される一連の処理手順を示す
フローチャート。
フローチャート。
１１…ＣＰＵ １２…主メモリ １５…表示コントローラ １６…内部ＬＣＤ １９…ＢＩＯＳ ＲＯＭ ３０…外部ＣＲＴ １０１…ＢＩＯＳ １０２…ユーティリティプログラム １０３…表示ドライバ ２０１…カレント表示デバイスフラグ ２０２…シングル／デュアルフラグ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 Ｇ０９Ｇ 5/00 ５２０Ｗ Ｆターム(参考） 5C058 AA07 AA08 BA04 BB10 BB17 CA13 5C068 AA18 EA05 MA05 5C080 AA05 AA10 BB05 CC08 DD07 DD21 JJ02 JJ04 JJ07 5C082 AA01 AA34 BA34 BC16 CA81 CA84 CB01 MM05 MM06
Claims (9)
- 【請求項１】 第１および第２の表示装置を制御可能な
情報処理装置において、 表示制御装置と、 前記第１および第２の表示装置の少なくとも一方に画面
表示が行われるように、前記表示制御装置の表示先とな
る表示装置を切り換える手段と、 同一解像度の画面表示を行うために規定された互いに異
なる第１および第２の表示タイミングを有し、表示先と
なる表示装置に合わせて前記表示制御装置から異なる表
示タイミングの表示信号が生成されるように、表示先の
切り換えに応じて前記第１および第２の表示タイミング
を選択的に前記表示制御装置に設定する表示タイミング
制御手段とを具備することを特徴とする情報処理装置。 - 【請求項２】 前記第１および第２の表示タイミング
は、リフレッシュレートが同一で且つブランキング期間
の長さが互いに異なるものであることを特徴とする請求
項１記載の情報処理装置。 - 【請求項３】 前記第１の表示装置はフラットパネルデ
ィスプレイであり、前記第１の表示タイミングのブラン
キング期間の長さは前記フラットパネルディスプレイの
特性に合わせて規定されており、前記第２の表示タイミ
ングは前記第１の表示タイミングよりもブランキング期
間が長く規定されたものであることを特徴とする請求項
２記載の情報処理装置。 - 【請求項４】 前記表示制御装置は表示信号をそれぞれ
生成するための第１１および第２の表示制御回路を含
み、 前記表示タイミング制御手段は、前記第１および第２の
表示装置に同一解像度での画面表示を同時に行う場合、
前記第１および第２の表示タイミングに対応する第１お
よび第２の表示信号が前記第１および第２の表示装置に
それぞれ供給されるように前記第１および第２の表示タ
イミングを前記第１および第２の表示制御回路にそれぞ
れ設定する手段を含むことを特徴とする請求項１記載の
情報処理装置。 - 【請求項５】 前記表示先となる表示装置を切り換える
手段は、前記情報処理装置のキーボードからの所定のキ
ー入力を受け付け、そのキー入力の受け付けの度に、表
示先となる表示装置を前記第１の表示装置、前記第２の
表示装置、前記第１および第２の表示装置への同時表
示、の順で切り換える手段を含むことを特徴とする請求
項１記載の情報処理装置。 - 【請求項６】 情報処理装置で使用される第１および第
２の表示装置を制御するための表示制御方法において、 前記第１および第２の表示装置の少なくとも一方に画面
表示が行われるように、表示先となる表示装置を切り換
えるステップと、 同一解像度の画面表示を行うために規定された互いに異
なる第１および第２の表示タイミングを有し、表示先と
なる表示装置に合わせて前記情報処理装置から異なる表
示タイミングの表示信号が生成されるように、表示先の
切り換えに応じて前記第１および第２の表示タイミング
を選択的に前記情報処理装置に設定するステップとを具
備することを特徴とする表示制御方法。 - 【請求項７】 前記第１および第２の表示タイミング
は、リフレッシュレートが同一で且つブランキング期間
の長さが互いに異なるものであることを特徴とする請求
項６記載の表示制御方法。 - 【請求項８】 前記第１の表示装置はフラットパネルデ
ィスプレイであり、前記第１の表示タイミングのブラン
キング期間の長さは前記フラットパネルディスプレイの
特性に合わせて規定されており、前記第２の表示タイミ
ングは前記第１の表示タイミングよりもブランキング期
間が長く規定されたものであることを特徴とする請求項
７記載の表示制御方法。 - 【請求項９】 フラットパネルディスプレイをディスプ
レイモニタとして有する情報処理装置において、 外部ディスプレイを接続可能な表示信号出力端子と、 前記フラットパネルディスプレイおよび前記表示信号出
力端子の少なくとも一方に対する表示信号を生成する表
示制御装置と、 前記フラットパネルディスプレイおよび前記外部ディス
プレイの少なくとも一方に画面表示が行われるように、
前記表示制御装置の表示先となる表示装置を切り換える
手段と、 前記フラットパネルディスプレイの表示解像度と同一の
解像度で前記フラットパネルディスプレイに画面表示を
行うために規定された第１の表示タイミングと、前記外
部ディスプレイに前記フラットパネルディスプレイの表
示解像度と同一の解像度で画面表示を行うために第１の
表示タイミングよりもブランキング期間が長く規定され
た第２の表示タイミングとを有し、表示先となるディス
プレイに合わせて前記表示制御装置から異なる表示タイ
ミングの表示信号が生成されるように、表示先の切り換
えに応じて前記第１および第２の表示タイミングを選択
的に前記表示制御装置に設定する表示タイミング制御手
段とを具備することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035982A JP4921642B2 (ja) | 2001-02-13 | 2001-02-13 | 情報処理装置および表示制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035982A JP4921642B2 (ja) | 2001-02-13 | 2001-02-13 | 情報処理装置および表示制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002244632A true JP2002244632A (ja) | 2002-08-30 |
| JP4921642B2 JP4921642B2 (ja) | 2012-04-25 |
Family
ID=18899334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035982A Expired - Fee Related JP4921642B2 (ja) | 2001-02-13 | 2001-02-13 | 情報処理装置および表示制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4921642B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079132A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | 表示装置 |
| WO2007036091A1 (fr) * | 2005-09-28 | 2007-04-05 | Lenovo (Beijing) Limited | Systeme d’affichage multiecran et procede de reglage automatique du mode d’affichage |
| JP2010139995A (ja) * | 2008-12-15 | 2010-06-24 | Toshiba Corp | 電子機器、及び表示制御方法 |
| WO2016035320A1 (en) * | 2014-09-04 | 2016-03-10 | Ricoh Company, Ltd. | Information processing method and information processing apparatus |
| JP2017225492A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
| JP2017225491A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
| JP2017225490A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05341727A (ja) * | 1992-06-12 | 1993-12-24 | Toshiba Corp | 表示制御システム |
| JPH07311639A (ja) * | 1994-05-16 | 1995-11-28 | Toshiba Corp | ポータブルコンピュータ |
| JP2000253335A (ja) * | 1999-03-04 | 2000-09-14 | Seiko Epson Corp | 画像表示装置 |
-
2001
- 2001-02-13 JP JP2001035982A patent/JP4921642B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05341727A (ja) * | 1992-06-12 | 1993-12-24 | Toshiba Corp | 表示制御システム |
| JPH07311639A (ja) * | 1994-05-16 | 1995-11-28 | Toshiba Corp | ポータブルコンピュータ |
| JP2000253335A (ja) * | 1999-03-04 | 2000-09-14 | Seiko Epson Corp | 画像表示装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079132A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | 表示装置 |
| GB2446527B (en) * | 2005-09-28 | 2010-08-11 | Lenovo | Multi-display system and method of automatically setting display mode |
| WO2007036091A1 (fr) * | 2005-09-28 | 2007-04-05 | Lenovo (Beijing) Limited | Systeme d’affichage multiecran et procede de reglage automatique du mode d’affichage |
| GB2446527A (en) * | 2005-09-28 | 2008-08-13 | Lenovo | Multiple displays system and automatically setting display mode method thereof |
| CN100419848C (zh) * | 2005-09-28 | 2008-09-17 | 联想(北京)有限公司 | 一种多显示器***及其自动设置显示模式的方法 |
| JP4581012B2 (ja) * | 2008-12-15 | 2010-11-17 | 株式会社東芝 | 電子機器、及び表示制御方法 |
| JP2010139995A (ja) * | 2008-12-15 | 2010-06-24 | Toshiba Corp | 電子機器、及び表示制御方法 |
| US7948556B2 (en) | 2008-12-15 | 2011-05-24 | Kabushiki Kaisha Toshiba | Electronic apparatus and display control method |
| WO2016035320A1 (en) * | 2014-09-04 | 2016-03-10 | Ricoh Company, Ltd. | Information processing method and information processing apparatus |
| JP2016053688A (ja) * | 2014-09-04 | 2016-04-14 | 株式会社リコー | 情報処理プログラム、情報処理方法、及び情報処理装置 |
| US10592189B2 (en) | 2014-09-04 | 2020-03-17 | Ricoh Company, Ltd. | Information processing method and information processing apparatus |
| JP2017225492A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
| JP2017225491A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
| JP2017225490A (ja) * | 2016-06-20 | 2017-12-28 | 京楽産業．株式会社 | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4921642B2 (ja) | 2012-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100853210B1 (ko) | 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 | |
| US6542150B1 (en) | Method and apparatus for asynchronous display of graphic images | |
| JP3419046B2 (ja) | 映像表示装置 | |
| JP2001042852A (ja) | 表示装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
| JPH1115425A (ja) | 表示モード切り替え制御ディスプレイ | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| JP2002304163A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP2002244632A (ja) | 情報処理装置および表示制御方法 | |
| JP2001067054A (ja) | 表示制御装置およびコンピュータシステム | |
| JP2956738B2 (ja) | 映像表示装置およびコンピュータ | |
| JPH07503327A (ja) | デジタルビデオディスプレイのためのアナログビデオインターフェース | |
| JP2000224477A (ja) | 映像表示装置および方法 | |
| JP2002032063A (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
| JP3671721B2 (ja) | 画像表示装置 | |
| US6046738A (en) | Method and apparatus for scanning a digital display screen of a computer screen at a horizontal scanning frequency lower than the origin frequency of a display signal | |
| JP2008205641A (ja) | 画像表示装置 | |
| JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
| JPH11133939A (ja) | 表示装置 | |
| JP2762989B2 (ja) | 画像信号処理装置、画像信号処理システム及び表示システム | |
| Eveleno | Building simple yet powerful desktop LCD monitors | |
| US20070146305A1 (en) | Testing system for liquid crystal display | |
| JP3643652B2 (ja) | 液晶表示装置 | |
| JP2506959B2 (ja) | 表示デ―タ処理装置 | |
| JP2003309783A (ja) | 画像表示装置 | |
| JPH08140019A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |