JP2002237744A - Fet switch and automatic zero correction circuit - Google Patents
Fet switch and automatic zero correction circuitInfo
- Publication number
- JP2002237744A JP2002237744A JP2001031971A JP2001031971A JP2002237744A JP 2002237744 A JP2002237744 A JP 2002237744A JP 2001031971 A JP2001031971 A JP 2001031971A JP 2001031971 A JP2001031971 A JP 2001031971A JP 2002237744 A JP2002237744 A JP 2002237744A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- circuit
- switch
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＦＥＴスイッチお
よび同ＦＥＴスイッチにより被測定電圧と接地電圧とを
交互に入力してＡ／Ｄ変換器などの回路オフセット電圧
の影響を排除するオートゼロ補正回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an FET switch and an automatic zero correction circuit for alternately inputting a voltage to be measured and a ground voltage by the FET switch to eliminate the influence of a circuit offset voltage of an A / D converter or the like. Things.
【０００２】[0002]
【従来の技術】被測定信号をＡ／Ｄ変換してデシタル処
理する電気測定器においては、特にその被測定信号が微
小である場合、Ａ／Ｄ変換器などから発生する固有的な
オフセット成分が測定精度を左右することになる。2. Description of the Related Art In an electric measuring device which performs A / D conversion of a signal under measurement and performs digital processing, especially when the signal under measurement is very small, a unique offset component generated from the A / D converter or the like is generated. Measurement accuracy will be affected.
【０００３】そこで、被測定電圧と接地電圧（アース電
圧）とを交互に入力して、その被測定電圧のゼロレベル
を自動的に校正するオートキャリブレーションが行なわ
れており、その基本的な回路構成を図２に示す。Therefore, an auto-calibration is performed in which a voltage to be measured and a ground voltage (earth voltage) are alternately input and the zero level of the voltage to be measured is automatically calibrated. The configuration is shown in FIG.
【０００４】これによると、被測定電圧Ｖｍは抵抗Ｒお
よびコンデンサＣからなる入力フィルタ回路１を介して
増幅回路２に与えられるが、この場合、増幅回路２の入
力端子側には、交代的にオンオフ制御される２つのスイ
ッチ３ａ，３ｂを有するスイッチ回路３が設けられてい
る。According to this, the voltage to be measured Vm is supplied to the amplifier circuit 2 through the input filter circuit 1 including the resistor R and the capacitor C. In this case, the input terminal side of the amplifier circuit 2 is alternately provided. A switch circuit 3 having two switches 3a and 3b that are turned on and off is provided.
【０００５】すなわち、一方のスイッチ３ａは入力フィ
ルタ回路１側に接続され、他方のスイッチ３ｂは接地端
子側に接続されており、これらのスイッチ３ａ，３ｂが
交代的にオンオフすることにより、増幅回路２に被測定
電圧Ｖｍと接地電圧Ｖｅとが交互に入力される。増幅回
路２で増幅された各電圧Ｖｍ，Ｖｅは次段のＡ／Ｄ変換
回路４でデシタル変換された後、制御手段としてのＣＰ
Ｕ５に与えられる。That is, one switch 3a is connected to the input filter circuit 1 side, and the other switch 3b is connected to the ground terminal side. When these switches 3a and 3b are turned on and off alternately, the amplifier circuit is turned on. 2, the measured voltage Vm and the ground voltage Ve are input alternately. After the voltages Vm and Ve amplified by the amplifier circuit 2 are digitally converted by the A / D converter circuit 4 at the next stage, the voltages Vm and Ve are converted into CPs as control means.
Provided to U5.
【０００６】ＣＰＵ５は、スイッチ回路３に切換信号を
定期的に出力するとともに、被測定電圧Ｖｍから接地電
圧Ｖｅを減算して図示しない表示装置に出力する。これ
により、測定値からＡ／Ｄ変換回路などから生ずる回路
オフセット電圧の影響が取り除かれる。The CPU 5 periodically outputs a switching signal to the switch circuit 3, and also subtracts the ground voltage Ve from the measured voltage Vm and outputs the same to a display device (not shown). Thereby, the influence of the circuit offset voltage generated from the A / D conversion circuit or the like is removed from the measured value.
【０００７】ところで、測定値の信頼性を高めるため、
スイッチ回路３は高速で切換制御されるため、リレース
イッチなどの機械接点式のものは不適で、実際にはＦＥ
Ｔなどの半導体スイッチが用いられている。図３を参照
して、その一例としてＦＥＴよりなるスイッチ回路３０
について説明する。By the way, in order to improve the reliability of the measured values,
Since the switching circuit 3 is switched at a high speed, a mechanical contact type such as a relay switch is not suitable.
Semiconductor switches such as T are used. Referring to FIG. 3, as an example, a switch circuit 30 composed of FETs
Will be described.
【０００８】このスイッチ回路３０は、スイッチ素子と
して、相補的に接続されたＮチャンネルＦＥＴ３１０お
よびＰチャンネルＦＥＴ３２０の２つのＦＥＴを備えて
いる。ＮチャンネルＦＥＴ３１０のソース端子は入力フ
ィルタ回路１側に接続され、そのドレイン端子は増幅回
路２の非反転端子に接続されている。The switching circuit 30 has two FETs, an N-channel FET 310 and a P-channel FET 320, which are connected complementarily as switching elements. The source terminal of the N-channel FET 310 is connected to the input filter circuit 1 side, and the drain terminal is connected to the non-inverting terminal of the amplifier circuit 2.
【０００９】これに対して、ＰチャンネルＦＥＴ３２０
のソース端子は接地されており、そのドレイン端子はＮ
チャンネルＦＥＴ３１０のドレイン端子と同じく増幅回
路２の非反転端子に接続されている。On the other hand, a P-channel FET 320
Source terminal is grounded, and its drain terminal is N
The drain terminal of the channel FET 310 is connected to the non-inverting terminal of the amplifier circuit 2 as well.
【００１０】また、各ＦＥＴ３１０，３２０のゲート−
ソース間には、これらＦＥＴ３１０，３２０のオフ時
に、そのゲート−ソース間に蓄えられる電荷を放電させ
るための放電用抵抗３１２，３２２が接続されている。The gates of the FETs 310 and 320
Discharge resistors 312 and 322 for discharging the charge stored between the gate and the source when the FETs 310 and 320 are off are connected between the sources.
【００１１】これに関連して、ＮチャンネルＦＥＴ３１
０のゲート端子は、第１ダイオード３１１を介してＣＰ
Ｕ５のスイッチ切換信号出力ポート５０１に接続され、
また、ＰチャンネルＦＥＴ３２０のゲート端子も、第２
ダイオード３２１を介してＣＰＵ５のスイッチ切換信号
出力ポート５０１に接続されている。In connection with this, N-channel FET 31
0 is connected to the CP terminal via the first diode 311.
Connected to the switch switching signal output port 501 of U5,
Also, the gate terminal of the P-channel FET 320 is
It is connected to the switch switching signal output port 501 of the CPU 5 via the diode 321.
【００１２】なお、第１ダイオード３１１の向きはアノ
ードがゲート端子側、カソードがスイッチ切換信号出力
ポート５０１側であるのに対し、第２ダイオード３２１
の向きはカソードがゲート端子側、アノードがスイッチ
切換信号出力ポート５０１側である。The direction of the first diode 311 is such that the anode is on the gate terminal side and the cathode is on the switch switching signal output port 501 side, while the second diode 321 is on the side.
The cathode is on the gate terminal side and the anode is on the switch switching signal output port 501 side.
【００１３】ここで、図３に示されているように、ＣＰ
Ｕ５からそのスイッチ切換信号出力ポート５０１（Ａ
点）に、Ｈ（測定），Ｌ（校正）を交互に繰り返すスイ
ッチ切換信号が出力されるものとする。Here, as shown in FIG.
From U5, the switch switching signal output port 501 (A
(Point), a switch switching signal that alternately repeats H (measurement) and L (calibration) is output.
【００１４】なお、この例において、被測定電圧Ｖｍが
＋２Ｖ〜−２Ｖの範囲内であるのに対して、Ｈ電圧は＋
１０Ｖ，Ｌ電圧は−１０Ｖに設定されており、また、入
力フィルタ回路１の抵抗Ｒはきわめて小さな抵抗値とさ
れている。In this example, the measured voltage Vm is in the range of +2 V to -2 V, while the H voltage is +
The 10V and L voltages are set to -10V, and the resistance R of the input filter circuit 1 has an extremely small resistance value.
【００１５】まず、Ａ点のスイッチ切換信号が「Ｌ」の
ときには、入力フィルタ回路１側のＢ点から放電用抵抗
３１２および第１ダイオード３１１を通ってＡ点側に電
流が流れ、そのとき放電用抵抗３１２に発生する電圧降
下によりゲート電位がソース電位よりも低くなるため、
ＮチャンネルＦＥＴ３１０がオフとなる。First, when the switch switching signal at the point A is "L", a current flows from the point B on the input filter circuit 1 side to the point A side through the discharging resistor 312 and the first diode 311. The gate potential becomes lower than the source potential due to the voltage drop generated in the use resistor 312,
The N-channel FET 310 turns off.
【００１６】このとき、ＰチャンネルＦＥＴ３２０側で
は、ゲート電位がソース電位よりも低くなってオンとな
り、これによりＰチャンネルＦＥＴ３２０側から増幅回
路２の非反転入力端子に接地電圧（アース電圧）Ｖｅが
入力される。At this time, on the P-channel FET 320 side, the gate potential is lower than the source potential, and the P-channel FET 320 is turned on, whereby the ground voltage (earth voltage) Ve is input from the P-channel FET 320 to the non-inverting input terminal of the amplifier circuit 2 Is done.
【００１７】次に、Ａ点のスイッチ切換信号が「Ｈ」に
転ずると、ＰチャンネルＦＥＴ３２０側では、そのゲー
ト電位がソース電位よりも高くなるため、Ｐチャンネル
ＦＥＴ３２０がオフとされる。Next, when the switch switching signal at point A changes to "H", the P-channel FET 320 is turned off because the gate potential of the P-channel FET 320 becomes higher than the source potential.
【００１８】このとき、ＮチャンネルＦＥＴ３１０側で
は、Ｂ点からＡ点側への電流の流れが止まり、その結
果、ゲート電位とソース電位とが同電位になり、Ｎチャ
ンネルＦＥＴ３１０がオンとなる。これにより、入力フ
ィルタ回路１側から被測定電圧Ｖｍが増幅回路２の非反
転入力端子に入力される。At this time, on the N-channel FET 310 side, the flow of the current from the point B to the point A stops, and as a result, the gate potential and the source potential become the same potential, and the N-channel FET 310 is turned on. As a result, the measured voltage Vm is input from the input filter circuit 1 to the non-inverting input terminal of the amplifier circuit 2.
【００１９】このようにして、増幅回路２に被測定電圧
Ｖｍと接地電圧Ｖｅとが交互に入力され、また、接地電
圧入力側のスイッチ素子にもＦＥＴ３２０が用いられて
いるため、漏れ電流を１ｐＡ以下に抑えることができ
る。As described above, the measured voltage Vm and the ground voltage Ve are alternately input to the amplifier circuit 2, and the FET 320 is also used as the switch element on the ground voltage input side. It can be suppressed to the following.
【００２０】[0020]
【発明が解決しようとする課題】しかしながら、Ｎチャ
ンネルＦＥＴ３１０のオフ時にＢ点から放電用抵抗３１
２および第１ダイオード３１１を通ってＡ点側に電流が
流れるため、Ｂ点の電位が変動する。However, when the N-channel FET 310 is turned off, the discharge resistor 31 starts from the point B.
Since a current flows to the point A side through the second diode 1 and the first diode 311, the potential at the point B fluctuates.
【００２１】したがって、ＮチャンネルＦＥＴ３１０が
オンしてから、Ｂ点の電位が安定するまで測定動作に入
ることができないという別の課題が生ずる。参考まで
に、図４にＡ点，Ｂ点およびＣ点に現れる電圧波形を示
す。Ｃ点は増幅回路２の入力端子側の電圧である。Therefore, another problem occurs that the measurement operation cannot be started until the potential at the point B is stabilized after the N-channel FET 310 is turned on. For reference, FIG. 4 shows voltage waveforms appearing at points A, B and C. Point C is the voltage on the input terminal side of the amplifier circuit 2.
【００２２】なお、Ｂ点での電位変動は、入力フィルタ
回路１にコンデンサＣが含まれているためであるが、こ
のＲ−ＣフィルタはＳ／Ｎ比を向上させるうえで不可欠
であり、これを省くことは好ましくない。The potential fluctuation at the point B is due to the fact that the input filter circuit 1 includes the capacitor C. This RC filter is indispensable for improving the S / N ratio. It is not preferable to omit.
【００２３】本発明は、上記課題を解決するためになさ
れたもので、その第１の目的は、ゲート−ソース間に放
電用抵抗を備えた構成でありながら、オフ時にその放電
用抵抗を介して入力側の電流が流れないようにしたＦＥ
Ｔスイッチを提供することにある。また、本発明の第２
の目的は、入力を接地電圧から被測定電圧に切り換えて
測定モードに入る際、入力フィルタ回路側の電位を安定
させる期間をおく必要のないスイッチ回路（ＦＥＴスイ
ッチ）を備えたオートゼロ補正回路を提供することにあ
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem. A first object of the present invention is to provide a structure having a discharge resistor between a gate and a source, and to provide the structure via the discharge resistor when the device is off. FE to prevent the current on the input side from flowing
It is to provide a T switch. Further, the second aspect of the present invention
The object of the present invention is to provide an auto-zero correction circuit provided with a switch circuit (FET switch) which does not require a period for stabilizing the potential on the input filter circuit side when switching the input from the ground voltage to the voltage to be measured and entering the measurement mode. Is to do.
【００２４】[0024]
【課題を解決するための手段】上記第１の目的を達成す
るため、本発明のＦＥＴスイッチは、Ｎチャンネルもし
くはＰチャンネルのいずれかからなる２つのＦＥＴを含
み、上記各ＦＥＴは、そのソース端子同士およびゲート
端子同士が接続され、一方のドレイン端子が信号入力
側、他方のドレイン端子が信号出力側で、上記ソース端
子と上記ゲート端子間には放電用抵抗が接続されてお
り、上記各ゲート端子側が第１ダイオードを介してスイ
ッチ切換信号出力ポートに接続されるとともに、上記各
ソース端子側には、第２ダイオードを介して所定電圧の
直流電源が接続されることを特徴としている。In order to achieve the first object, an FET switch according to the present invention includes two FETs each having either an N-channel or a P-channel, and each of the FETs has a source terminal. And one of the gate terminals is connected to each other, one drain terminal is on the signal input side, the other drain terminal is on the signal output side, and a discharge resistor is connected between the source terminal and the gate terminal. A terminal is connected to the switch switching signal output port via a first diode, and a DC power supply of a predetermined voltage is connected to each of the source terminals via a second diode.
【００２５】上記第２の目的を達成するため、本発明の
オートゼロ補正回路は、抵抗およびコンデンサからなる
入力フィルタ回路を介して入力される被測定電圧と接地
電圧とを交互に切り換えて増幅回路に与える入力切換用
のスイッチ回路と、上記増幅回路の出力をデジタル変換
するＡ／Ｄ変換回路と、上記スイッチ回路を切換制御す
るとともに、上記Ａ／Ｄ変換後の上記被測定電圧から上
記接地電圧を減算してオフセット電圧分を除去する制御
手段とを含み、上記スイッチ回路が、スイッチ素子とし
て２つのＮチャンネルＦＥＴと１つのＰチャンネルＦＥ
Ｔの３つのＦＥＴを含み、上記２つのＮチャンネルＦＥ
Ｔは、そのソース端子同士およびゲート端子同士が接続
され、一方のドレイン端子が上記増幅回路の所定入力端
子に、他方のドレイン端子が上記入力フィルタ回路に接
続されているとともに、上記ソース端子と上記ゲート端
子間には放電用第１抵抗が接続されており、上記Ｐチャ
ンネルＦＥＴは、そのソース端子が接地され、同ソース
端子とゲート端子間には放電用第２抵抗が接続されてい
るとともに、ドレイン端子が上記増幅回路の所定入力端
子に接続されており、上記ＮチャンネルＦＥＴ側の各ゲ
ート端子はアノードが同ゲート端子側とされた第１ダイ
オードを介して、上記ＰチャンネルＦＥＴ側のゲート端
子はカソードが同ゲート端子側とされた第２ダイオード
を介して上記制御手段のスイッチ切換信号出力ポートに
それぞれ接続され、さらに、上記ＮチャンネルＦＥＴの
ソース側には、カソードが同ソース側とされた第３ダイ
オードを介して所定電圧の直流電源が接続されているこ
とを特徴としている。In order to achieve the second object, the auto-zero correction circuit of the present invention alternately switches between a voltage to be measured and a ground voltage input through an input filter circuit including a resistor and a capacitor to an amplifier circuit. A switch circuit for input switching to be given, an A / D converter circuit for digitally converting an output of the amplifier circuit, a switching control of the switch circuit, and the ground voltage from the measured voltage after the A / D conversion. Control means for removing the offset voltage by subtraction, wherein the switch circuit comprises two N-channel FETs and one P-channel FE as switch elements.
T including three FETs, the two N-channel FEs
T has its source terminals connected to each other and its gate terminals connected to each other, one drain terminal is connected to a predetermined input terminal of the amplifier circuit, and the other drain terminal is connected to the input filter circuit. A first discharge resistor is connected between the gate terminals, the source terminal of the P-channel FET is grounded, and a second discharge resistor is connected between the source terminal and the gate terminal. A drain terminal is connected to a predetermined input terminal of the amplifier circuit, and each gate terminal on the N-channel FET side is connected to the gate terminal on the P-channel FET side via a first diode whose anode is on the same gate terminal side. Is connected to a switch switching signal output port of the control means via a second diode having a cathode connected to the gate terminal side. Further, the source side of the N-channel FET has a cathode is characterized in that the DC power supply having a predetermined voltage via the third diode and the source side is connected.
【００２６】上記２つのＮチャンネルＦＥＴが被測定電
圧入力側スイッチ素子で、上記１つのＰチャンネルＦＥ
Ｔが接地電圧入力側スイッチ素子であるが、これを入れ
替えて、被測定電圧入力側スイッチ素子を２つのＰチャ
ンネルＦＥＴとし、接地電圧入力側スイッチ素子を１つ
のＮチャンネルＦＥＴとしてもよい。The two N-channel FETs are switch elements on the voltage-input side to be measured, and the one P-channel FE is
Although T is a ground voltage input side switch element, this may be interchanged so that the measured voltage input side switch element is two P-channel FETs and the ground voltage input side switch element is one N-channel FET.
【００２７】もっとも、この場合には、上記第１および
第２ダイオードはそれぞれ逆向きに接続されることにな
り、また、上記スイッチ切換信号出力ポートに現れる
Ｈ，Ｌによる各スイッチ素子のオン、オフも逆となる。In this case, however, the first and second diodes are respectively connected in opposite directions, and each switch element is turned on and off by H and L appearing at the switch switching signal output port. And vice versa.
【００２８】本発明のオートゼロ補正回路において、上
記直流電源は被測定電圧入力側スイッチ素子のソース電
位を安定させるためのものであるが、その電圧が上記被
測定電圧に重畳されないようにするため、上記直流電源
の電圧は上記被測定電圧よりも低い電圧に設定されるこ
とが好ましい。In the auto zero correction circuit according to the present invention, the DC power source is for stabilizing the source potential of the switch element on the input side of the voltage to be measured, but in order to prevent the voltage from being superimposed on the voltage to be measured. It is preferable that the voltage of the DC power supply is set to a voltage lower than the voltage to be measured.
【００２９】[0029]
【発明の実施の形態】次に、図１を参照して、本発明の
ＦＥＴスイッチが適用されたオートゼロ補正回路の実施
形態について説明する。なお、この実施形態において、
先に図３で説明した従来例と同一もしくは同一と見なさ
れてよい構成要素にはそれと同一の参照符号が付されて
いる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of an auto-zero correction circuit to which an FET switch according to the present invention is applied will be described with reference to FIG. In this embodiment,
Components that may be the same as or the same as those in the conventional example described above with reference to FIG. 3 are denoted by the same reference numerals.
【００３０】この実施形態において、スイッチ回路は参
照符号３０Ａで示されている。このスイッチ回路３０Ａ
は、先に図３で説明した従来例が備えているスイッチ回
路３０の構成要素を含むが、被測定電圧入力側スイッチ
素子として、ＮチャンネルＦＥＴ３１０のほかに、もう
一つのＮチャンネルＦＥＴ３１３が追加されている。In this embodiment, the switch circuit is designated by reference numeral 30A. This switch circuit 30A
Includes the constituent elements of the switch circuit 30 provided in the conventional example described above with reference to FIG. 3, but in addition to the N-channel FET 310, another N-channel FET 313 is added as a measured voltage input side switch element. ing.
【００３１】すなわち、被測定電圧入力側スイッチ素子
は、２つのＮチャンネルＦＥＴ３１０，３１３よりな
り、それらのソース端子同士が接続され、また、ゲート
端子同士も接続されている。一方のドレイン端子は増幅
器２の非反転端子に接続され、他方のドレイン端子は入
力フィルタ回路１に接続されている。That is, the voltage-input-side switch element to be measured includes two N-channel FETs 310 and 313, and their source terminals are connected to each other, and their gate terminals are also connected to each other. One drain terminal is connected to the non-inverting terminal of the amplifier 2, and the other drain terminal is connected to the input filter circuit 1.
【００３２】各ＮチャンネルＦＥＴ３１０，３１３のソ
ース端子とゲート端子間に、放電用抵抗３１２が接続さ
れ、それら各ゲート端子は第１ダイオード３１１を介し
てＣＰＵ５のスイッチ切換信号出力ポート５０１に接続
されている。A discharge resistor 312 is connected between the source terminal and the gate terminal of each of the N-channel FETs 310 and 313, and each of the gate terminals is connected to the switch switching signal output port 501 of the CPU 5 via the first diode 311. I have.
【００３３】また、各ＮチャンネルＦＥＴ３１０，３１
３のソース端子には、第３ダイオード３１５を介して直
流電圧源３１４が接続されている。第３ダイオード３１
５の向きは、そのカソードがソース端子側でアノードが
直流電圧源３１４側である。Further, each of the N-channel FETs 310 and 31
A DC voltage source 314 is connected to the third source terminal via a third diode 315. Third diode 31
In the direction 5, the cathode is on the source terminal side and the anode is on the DC voltage source 314 side.
【００３４】直流電圧源３１４は、各ＮチャンネルＦＥ
Ｔ３１０，３１３がオフ状態にあるとき、そのソース電
位を安定化させるための電源であり、その電圧Ｖｐは被
測定電圧Ｖｍよりも低く設定されている（Ｖｍ＞Ｖ
ｐ）。The DC voltage source 314 is connected to each of the N-channel FEs.
When T310 and 313 are in the OFF state, they are power supplies for stabilizing their source potentials, and their voltage Vp is set lower than the measured voltage Vm (Vm> V).
p).
【００３５】なお、接地電圧入力側のＰチャンネルＦＥ
Ｔ３２０およびＣＰＵ５からそのスイッチ切換信号出力
ポート５０１（Ａ点）に出力されるスイッチ切換信号な
どの他の構成は上記従来例と同じである。The P-channel FE on the ground voltage input side
Other configurations such as a switch switching signal output from T320 and the CPU 5 to the switch switching signal output port 501 (point A) are the same as those in the above-described conventional example.
【００３６】次に、動作について説明する。まず、Ａ点
であるスイッチ切換信号出力ポート５０１のスイッチ切
換信号が「Ｌ（−１０Ｖ）」のときには、直流電圧源３
１４から第３ダイオード３１５、放電用抵抗３１２およ
び第１ダイオード３１１を通ってＡ点に電流が流れ、そ
のとき放電用抵抗３１２に発生する電圧降下によりゲー
ト電位がソース電位よりも低くなるため、Ｎチャンネル
ＦＥＴ３１０，３１３がともにオフとなる。Next, the operation will be described. First, when the switch switching signal of the switch switching signal output port 501 at the point A is “L (−10 V)”, the DC voltage source 3
14 flows through the third diode 315, the discharging resistor 312 and the first diode 311 to the point A, and the gate potential becomes lower than the source potential due to the voltage drop generated in the discharging resistor 312 at that time. The channel FETs 310 and 313 are both turned off.
【００３７】このとき、ＰチャンネルＦＥＴ３２０側で
は、ゲート電位がソース電位よりも低くなってオンとな
り、これによりＰチャンネルＦＥＴ３２０側から増幅回
路２の非反転入力端子に接地電圧（アース電圧）Ｖｅが
入力される。At this time, on the P-channel FET 320 side, the gate potential is lower than the source potential, and the P-channel FET 320 is turned on. Is done.
【００３８】次に、Ａ点のスイッチ切換信号が「Ｈ（＋
１０Ｖ）」に転ずると、ＰチャンネルＦＥＴ３２０側で
は、そのゲート電位がソース電位よりも高くなるため、
ＰチャンネルＦＥＴ３２０がオフとされる。Next, the switch switching signal at the point A becomes "H (+
10V), the gate potential on the P-channel FET 320 side becomes higher than the source potential,
P-channel FET 320 is turned off.
【００３９】このとき、ＮチャンネルＦＥＴ３１０，３
１３側では、直流電圧源３１４からＡ点側への電流の流
れが止まり、その結果、ゲート電位とソース電位とが同
電位になり、ＮチャンネルＦＥＴ３１０，３１３がとも
にオンとなる。At this time, the N-channel FETs 310, 3
On the 13th side, the flow of current from the DC voltage source 314 to the point A side stops, and as a result, the gate potential and the source potential become equal, and both the N-channel FETs 310 and 313 are turned on.
【００４０】これにより、入力フィルタ回路１側から被
測定電圧Ｖｍが増幅回路２の非反転入力端子に入力され
る。この場合、Ｖｍ＞Ｖｐであるため、直流電圧源３１
４の電圧Ｖｐが測定系に入り込むおそれはない。As a result, the measured voltage Vm is input from the input filter circuit 1 to the non-inverting input terminal of the amplifier circuit 2. In this case, since Vm> Vp, the DC voltage source 31
There is no possibility that the voltage Vp of No. 4 will enter the measurement system.
【００４１】このように、本発明によれば、Ｎチャンネ
ルＦＥＴ３１０と入力フィルタ回路１との間に、もう一
つのＮチャンネルＦＥＴ３１３を入れたことにより、各
ＮチャンネルＦＥＴ３１０，３１３がオフのときには入
力フィルタ回路１側のＢ点から電流が流れない。As described above, according to the present invention, when another N-channel FET 313 is inserted between the N-channel FET 310 and the input filter circuit 1, the input filter is turned off when each of the N-channel FETs 310 and 313 is off. No current flows from the point B on the circuit 1 side.
【００４２】そのため、Ｂ点の電位は安定しており、ス
イッチ切換信号を「Ｈ」として校正モードから測定モー
ドに入る際、入力フィルタ回路１側の電位を安定させる
期間をおく必要がなくなる。Therefore, the potential at the point B is stable, and when entering the measurement mode from the calibration mode by setting the switch switching signal to "H", there is no need to provide a period for stabilizing the potential on the input filter circuit 1 side.
【００４３】なお、本発明の別の実施形態として、被測
定電圧入力側の２つのスイッチ素子をＰチャンネルＦＥ
Ｔ、接地電圧入力側の１つのスイッチ素子をＮチャンネ
ルＦＥＴとしてもよい。As another embodiment of the present invention, two switch elements on the voltage input side to be measured are connected to a P-channel FE.
One switch element on the T, ground voltage input side may be an N-channel FET.
【００４４】もっとも、この場合には、上記実施形態の
第１ないし第３ダイオードの向きがいずれも逆とされ、
Ａ点のスイッチ切換信号が「Ｈ」の場合、被測定電圧入
力側のスイッチ素子がオフで、接地電圧入力側のスイッ
チ素子がオンとなり、Ａ点のスイッチ切換信号が「Ｌ」
の場合、被測定電圧入力側のスイッチ素子がオンで、接
地電圧入力側のスイッチ素子がオフとなる。In this case, however, the directions of the first to third diodes in the above embodiment are all reversed.
When the switch signal at the point A is "H", the switch element on the input side of the measured voltage is off, the switch element on the ground voltage input side is on, and the switch signal at the point A is "L".
In the case of (1), the switch element on the voltage input side to be measured is on, and the switch element on the ground voltage input side is off.
【００４５】本発明のＦＥＴスイッチは、上記実施形態
のようにオートゼロ補正回路に好適ではあるが、その用
途はこれに限定されるものでなく、スイッチ手段として
他の回路にも広く適用可能である。Although the FET switch of the present invention is suitable for an auto-zero correction circuit as in the above embodiment, its use is not limited to this, and can be widely applied to other circuits as a switch means. .
【００４６】[0046]
【発明の効果】以上説明したように、本発明によれば、
ゲート−ソース間に放電用抵抗を備えた構成でありなが
ら、オフ時にその放電用抵抗を介して入力側の電流が流
れないようにしたＦＥＴスイッチが提供される。As described above, according to the present invention,
There is provided an FET switch which has a configuration including a discharge resistor between a gate and a source, but does not allow a current on the input side to flow through the discharge resistor when the switch is off.
【００４７】また、本発明によれば、抵抗およびコンデ
ンサからなる入力フィルタ回路を介して入力される被測
定電圧と接地電圧とを交互に切り換えて増幅回路に与え
る入力切換用のスイッチ回路と、上記増幅回路の出力を
デジタル変換するＡ／Ｄ変換回路と、制御手段とを含
み、上記制御手段により上記スイッチ回路を切換制御す
るとともに、上記Ａ／Ｄ変換後の上記被測定電圧から上
記接地電圧を減算してオフセット電圧分を除去するオー
トゼロ補正回路において、入力を接地電圧から被測定電
圧に切り換えて測定モードに入る際、入力フィルタ回路
側の電位を安定させる期間をおく必要がなくなる。Further, according to the present invention, an input switching switch circuit for alternately switching between a voltage to be measured and a ground voltage input through an input filter circuit comprising a resistor and a capacitor and supplying the voltage to an amplifier circuit; An A / D conversion circuit for converting the output of the amplifier circuit into a digital signal; and a control means. The control means controls the switching of the switch circuit, and converts the ground voltage from the measured voltage after the A / D conversion. In the auto-zero correction circuit for removing the offset voltage by subtraction, when switching the input from the ground voltage to the voltage to be measured and entering the measurement mode, there is no need to provide a period for stabilizing the potential on the input filter circuit side.
【図１】本発明によるＦＥＴスイッチを備えたオートゼ
ロ補正回路の実施形態を示した回路図。FIG. 1 is a circuit diagram showing an embodiment of an auto-zero correction circuit including an FET switch according to the present invention.
【図２】オートゼロ補正回路の基本的な構成を示した回
路図。FIG. 2 is a circuit diagram showing a basic configuration of an auto-zero correction circuit.
【図３】従来のスイッチ回路を備えたオートゼロ補正回
路を示した回路図。FIG. 3 is a circuit diagram showing a conventional auto zero correction circuit including a switch circuit.
【図４】従来のスイッチ回路の動作説明用の波形図。FIG. 4 is a waveform chart for explaining the operation of a conventional switch circuit.
１ 入力フィルタ回路 ２ 増幅回路 ４ Ａ／Ｄ変換回路 ５ ＣＰＵ（制御手段） ５０１ スイッチ切換信号出力ポート ３０Ａ スイッチ回路 ３１０，３１３ ＮチャンネルＦＥＴ ３１１，３１５，３２１ ダイオード ３１２，３２２ 放電用抵抗 ３１４ 直流電源 Reference Signs List 1 input filter circuit 2 amplifier circuit 4 A / D converter circuit 5 CPU (control means) 501 switch switching signal output port 30A switch circuit 310, 313 N-channel FETs 311, 315, 321 diode 312, 322 discharge resistor 314 DC power supply
Claims (4)
ずれかからなる２つのＦＥＴを含み、上記各ＦＥＴは、
そのソース端子同士およびゲート端子同士が接続され、
一方のドレイン端子が信号入力側、他方のドレイン端子
が信号出力側で、上記ソース端子と上記ゲート端子間に
は放電用抵抗が接続されており、上記各ゲート端子側が
第１ダイオードを介してスイッチ切換信号出力ポートに
接続されるとともに、上記各ソース端子側には、第２ダ
イオードを介して所定電圧の直流電源が接続されること
を特徴とするＦＥＴスイッチ。1. An electronic device comprising two FETs each comprising either an N-channel or a P-channel, wherein each of the FETs comprises
The source terminals and the gate terminals are connected,
One drain terminal is a signal input side, the other drain terminal is a signal output side, a discharge resistor is connected between the source terminal and the gate terminal, and each gate terminal side is switched via a first diode. An FET switch, wherein the FET switch is connected to a switching signal output port, and a DC voltage of a predetermined voltage is connected to each of the source terminal sides via a second diode.
ルタ回路を介して入力される被測定電圧と接地電圧とを
交互に切り換えて増幅回路に与える入力切換用のスイッ
チ回路と、上記増幅回路の出力をデジタル変換するＡ／
Ｄ変換回路と、制御手段とを含み、上記制御手段により
上記スイッチ回路を切換制御するとともに、上記Ａ／Ｄ
変換後の上記被測定電圧から上記接地電圧を減算してオ
フセット電圧分を除去するオートゼロ補正回路におい
て、 上記スイッチ回路は、スイッチ素子として２つのＮチャ
ンネルＦＥＴと１つのＰチャンネルＦＥＴの３つのＦＥ
Ｔを含み、 上記２つのＮチャンネルＦＥＴは、そのソース端子同士
およびゲート端子同士が接続され、一方のドレイン端子
が上記増幅回路の所定入力端子に、他方のドレイン端子
が上記入力フィルタ回路に接続されているとともに、上
記ソース端子と上記ゲート端子間には放電用第１抵抗が
接続されており、 上記ＰチャンネルＦＥＴは、そのソース端子が接地さ
れ、同ソース端子とゲート端子間には放電用第２抵抗が
接続されているとともに、ドレイン端子が上記増幅回路
の所定入力端子に接続されており、 上記ＮチャンネルＦＥＴ側の各ゲート端子はアノードが
同ゲート端子側とされた第１ダイオードを介して、上記
ＰチャンネルＦＥＴ側のゲート端子はカソードが同ゲー
ト端子側とされた第２ダイオードを介して上記制御手段
のスイッチ切換信号出力ポートにそれぞれ接続され、 さらに、上記ＮチャンネルＦＥＴのソース側には、カソ
ードが同ソース側とされた第３ダイオードを介して所定
電圧の直流電源が接続されていることを特徴とするオー
トゼロ補正回路。2. A switch circuit for input switching, which alternately switches between a voltage under test and a ground voltage input through an input filter circuit including a resistor and a capacitor and supplies the voltage to an amplifier circuit, and a digital output of the amplifier circuit. A / to convert
A D conversion circuit; and a control means. The control means controls the switching of the switch circuit.
An auto-zero correction circuit for subtracting the ground voltage from the measured voltage after conversion to remove an offset voltage, wherein the switch circuit includes three FEs of two N-channel FETs and one P-channel FET as switch elements.
The two N-channel FETs have source terminals and gate terminals connected to each other, one drain terminal connected to a predetermined input terminal of the amplifier circuit, and the other drain terminal connected to the input filter circuit. And a first resistor for discharging is connected between the source terminal and the gate terminal. The source terminal of the P-channel FET is grounded, and a discharging first resistor is provided between the source terminal and the gate terminal. 2 resistors are connected, the drain terminal is connected to a predetermined input terminal of the amplifier circuit, and each gate terminal on the N-channel FET side is connected via a first diode whose anode is on the same gate terminal side. The gate terminal of the P-channel FET is connected to a switch of the control means via a second diode having a cathode connected to the gate terminal. The switching signal output ports are connected to each other, and a DC power supply of a predetermined voltage is connected to a source side of the N-channel FET via a third diode whose cathode is the same as the source side. Auto zero correction circuit.
ルタ回路を介して入力される被測定電圧と接地電圧とを
交互に切り換えて増幅回路に与える入力切換用のスイッ
チ回路と、上記増幅回路の出力をデジタル変換するＡ／
Ｄ変換回路と、制御手段とを含み、上記制御手段により
上記スイッチ回路を切換制御するとともに、上記Ａ／Ｄ
変換後の上記被測定電圧から上記接地電圧を減算してオ
フセット電圧分を除去するオートゼロ補正回路におい
て、 上記スイッチ回路は、スイッチ素子として２つのＰチャ
ンネルＦＥＴと１つのＮチャンネルＦＥＴの３つのＦＥ
Ｔを含み、 上記２つのＰチャンネルＦＥＴは、そのソース端子同士
およびゲート端子同士が接続され、一方のドレイン端子
が上記増幅回路の所定入力端子に、他方のドレイン端子
が上記入力フィルタ回路に接続されているとともに、上
記ソース端子と上記ゲート端子間には放電用第１抵抗が
接続されており、 上記ＮチャンネルＦＥＴは、そのソース端子が接地さ
れ、同ソース端子とゲート端子間には放電用第２抵抗が
接続されているとともに、ドレイン端子が上記増幅回路
の所定入力端子に接続されており、 上記ＰチャンネルＦＥＴ側の各ゲート端子はカソードが
同ゲート端子側とされた第１ダイオードを介して、上記
ＮチャンネルＦＥＴ側のゲート端子はアノードがゲート
端子側とされた第２ダイオードを介して上記制御手段の
スイッチ切換信号出力ポートにそれぞれ接続され、 さらに、上記ＰチャンネルＦＥＴのソース側には、カソ
ードが同ソース側とされた第３ダイオードを介して所定
電圧の直流電源が接続されていることを特徴とするオー
トゼロ補正回路。3. A switch circuit for input switching, which alternately switches between a voltage under test and a ground voltage input through an input filter circuit including a resistor and a capacitor and supplies the voltage to an amplifier circuit, and digitally outputs an output of the amplifier circuit. A / to convert
A D conversion circuit; and a control means. The control means controls the switching of the switch circuit.
An auto-zero correction circuit for subtracting the ground voltage from the measured voltage after conversion to remove an offset voltage, wherein the switch circuit includes three FEs of two P-channel FETs and one N-channel FET as switch elements.
The two P-channel FETs have source terminals and gate terminals connected to each other, one drain terminal connected to a predetermined input terminal of the amplifier circuit, and the other drain terminal connected to the input filter circuit. A first discharge resistor is connected between the source terminal and the gate terminal. The N-channel FET has a source terminal grounded and a discharge first resistor connected between the source terminal and the gate terminal. 2 resistors are connected, a drain terminal is connected to a predetermined input terminal of the amplifier circuit, and each gate terminal on the P-channel FET side is connected via a first diode whose cathode is on the same gate terminal side. The gate terminal of the N-channel FET is connected to a switch of the control means through a second diode having an anode connected to the gate terminal. And a DC power supply of a predetermined voltage is connected to a source side of the P-channel FET via a third diode whose cathode is the same as the source side. Auto zero correction circuit.
りも低い電圧に設定されている請求項２または３に記載
のオートゼロ補正回路。4. The auto-zero correction circuit according to claim 2, wherein the voltage of the DC power supply is set to a voltage lower than the voltage to be measured.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031971A JP4705724B2 (en) | 2001-02-08 | 2001-02-08 | Auto zero correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031971A JP4705724B2 (en) | 2001-02-08 | 2001-02-08 | Auto zero correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002237744A true JP2002237744A (en) | 2002-08-23 |
| JP4705724B2 JP4705724B2 (en) | 2011-06-22 |
Family
ID=18895974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001031971A Expired - Lifetime JP4705724B2 (en) | 2001-02-08 | 2001-02-08 | Auto zero correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4705724B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7957110B2 (en) | 2005-01-25 | 2011-06-07 | Hannstar Display Corporation | Display apparatus current discharging method |
| KR101215830B1 (en) * | 2011-03-24 | 2012-12-27 | 주식회사 실리콘웍스 | A switch circuit using LDMOS devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6485408A (en) * | 1987-09-28 | 1989-03-30 | Yokogawa Electric Corp | Automatic zero circuit |
| JPH0685669A (en) * | 1991-11-12 | 1994-03-25 | Yokogawa Electric Corp | Auto zero correction circuit |
| JPH10261945A (en) * | 1997-03-18 | 1998-09-29 | N T T Data Tsushin Kk | Semiconductor switch |
-
2001
- 2001-02-08 JP JP2001031971A patent/JP4705724B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6485408A (en) * | 1987-09-28 | 1989-03-30 | Yokogawa Electric Corp | Automatic zero circuit |
| JPH0685669A (en) * | 1991-11-12 | 1994-03-25 | Yokogawa Electric Corp | Auto zero correction circuit |
| JPH10261945A (en) * | 1997-03-18 | 1998-09-29 | N T T Data Tsushin Kk | Semiconductor switch |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7957110B2 (en) | 2005-01-25 | 2011-06-07 | Hannstar Display Corporation | Display apparatus current discharging method |
| KR101215830B1 (en) * | 2011-03-24 | 2012-12-27 | 주식회사 실리콘웍스 | A switch circuit using LDMOS devices |
| US8836027B2 (en) | 2011-03-24 | 2014-09-16 | Silicon Works Co., Ltd. | Switch circuit using LDMOS element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4705724B2 (en) | 2011-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10826523B2 (en) | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion | |
| US6621259B2 (en) | Current sense amplifier and method | |
| EP0294880A2 (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| EP0110130B1 (en) | Circuit producing an output free from a leakage between output and input ends | |
| US6621273B2 (en) | Voltage measurement apparatus | |
| EP3179631A1 (en) | Class-d audio amplifier comprising a circuit for reading a current supplied by the amplifier to the load, and corresponding reading method | |
| US20180102180A1 (en) | High Voltage Bootstrap Sampling Circuit | |
| US10564186B2 (en) | Current sense amplifier architecture and level shifter | |
| JP2916505B2 (en) | Comparison circuit | |
| US20010033190A1 (en) | Analog voltage isolation circuit | |
| JP4127480B2 (en) | Photometric circuit | |
| JP2002237744A (en) | Fet switch and automatic zero correction circuit | |
| US6242966B1 (en) | Leakage current correcting circuit | |
| US7057909B2 (en) | Current/charge-voltage converter | |
| JPH11215735A (en) | Or circuit for power supply | |
| US20210297077A1 (en) | Sampling Circuit and Sampling Method | |
| JPH05189994A (en) | Output circuit and semiconductor integrated circuit | |
| JPH05119110A (en) | Direct current measuring device | |
| US6825717B2 (en) | Feedback network and amplifier and/or converter circuit with a feedback network | |
| JP3705423B2 (en) | Current-voltage conversion circuit | |
| JP3979720B2 (en) | Sample and hold circuit | |
| JP3705422B2 (en) | Current-voltage converter | |
| JP2021002175A (en) | Voltage and current conversion circuit and charge/discharge control device | |
| KR910009559B1 (en) | Sample and hold circuit | |
| JP2547104Y2 (en) | Current detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4705724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |