JP2002237187A - Internal voltage generating device for semiconductor integrated circuit - Google Patents

Internal voltage generating device for semiconductor integrated circuit

Info

Publication number
JP2002237187A
JP2002237187A JP2001379594A JP2001379594A JP2002237187A JP 2002237187 A JP2002237187 A JP 2002237187A JP 2001379594 A JP2001379594 A JP 2001379594A JP 2001379594 A JP2001379594 A JP 2001379594A JP 2002237187 A JP2002237187 A JP 2002237187A
Authority
JP
Japan
Prior art keywords
voltage
power supply
internal
ext
external power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001379594A
Other languages
Japanese (ja)
Inventor
Hiroyuki Nakao
浩之 中尾
Shigeru Mori
茂 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001379594A priority Critical patent/JP2002237187A/en
Publication of JP2002237187A publication Critical patent/JP2002237187A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To shorten a time required for stabilizing internal voltage at the time of applying a power source, in an internal voltage generating device used for a semiconductor integrated circuit such as a semiconductor memory or the like. SOLUTION: This device is provided with an internal power source generating circuit 1 generating internal power source voltage Int. VCC, a VPP generating circuit 4 inputting this internal power source voltage Int. VCC and generating internal voltage VPP, and a power source switching circuit 6 supplying directly external power source voltage Ext. VCC to the VPP generating circuit 4 instead of the internal power source voltage Int. VCC from the internal power source generating circuit 1 at the time of rise of the external power source voltage Ext. VCC.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明は、半導体メモリ等で採
用され、外部電源電圧を降圧して内部電源を作成し、こ
の内部電源をもとに必要な内部電圧を発生する半導体集
積回路の内部電圧発生装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is applied to a semiconductor memory or the like, and reduces an external power supply voltage to create an internal power supply. The internal power supply of the semiconductor integrated circuit generates a required internal voltage based on the internal power supply. The present invention relates to a voltage generator.

【０００２】[0002]

【従来の技術】図２０は従来の内部電圧発生装置の構成
を示すブロック図である。図において、１は外部電源２
（電圧Ｅｘｔ．ＶＣＣ）を降圧して内部電源３（電圧Ｉ
ｎｔ．ＶＣＣ）を作成する内部電源作成回路、４は内部
電源３を入力して所定値の内部電圧５（電圧ＶＰＰ）を
発生する内部電圧発生回路（ＶＰＰ発生回路）である。
図２１は図２０中のＥｘｔ．ＶＣＣ、Ｉｎｔ．ＶＣＣ、
ＶＰＰ各々の電圧の動きを示したものである。2. Description of the Related Art FIG. 20 is a block diagram showing a configuration of a conventional internal voltage generator. In the figure, 1 is an external power supply 2
(The voltage Ext. V CC ) to reduce the voltage of the internal power supply 3 (the voltage I
nt. V CC ) is an internal voltage generating circuit (V PP generating circuit) which receives the internal power 3 and generates an internal voltage 5 (voltage V PP ) of a predetermined value.
FIG. 21 shows Ext. V CC , Int. V CC ,
5 shows the behavior of each voltage of VPP.

【０００３】図２２は同じく従来の内部電圧発生装置の
構成を示すブロック図で、ここでは、内部電圧発生回路
４は内部電源作成回路１からの内部電源３を入力して所
定の負の内部電圧５（電圧ＶＢＢ）を発生する。図２３
は図２２中のＥｘｔ．ＶＣＣ、Ｉｎｔ．ＶＣＣ、ＶＢＢ
各々の電圧の動きを示したものである。FIG. 22 is a block diagram showing the configuration of a conventional internal voltage generator. In this case, an internal voltage generator 4 receives an internal power supply 3 from an internal power supply generating circuit 1 and receives a predetermined negative internal voltage. 5 (voltage V BB ). FIG.
Is Ext. In FIG. V CC , Int. V CC , V BB
It shows the behavior of each voltage.

【０００４】図２４は、図２０中のＶＰＰ発生回路４の
ＶＰＰ発生部分の回路である。図において、４０、４３
はキャパシタ、４１、４２はＮｃｈＴｒである。図２５
は、図２４中のＣＬＫ、ＶＰＰのタイミング図である。
図２６は、図２２中のＶＢＢ発生回路４のＶＢＢ発生部
分の回路である。図において、４４、４７はキャパシ
タ、４５、４６はＮｃｈＴｒである。図２７は、図２６
中のＣＬＫ、ＶＢＢのタイミング図である。FIG. 24 is a circuit diagram of a VPP generation portion of the VPP generation circuit 4 in FIG. In the figure, 40, 43
Is a capacitor, and 41 and 42 are NchTr. FIG.
FIG. 25 is a timing chart of CLK and VPP in FIG. 24.
FIG. 26 is a circuit diagram of the VBB generation portion of the VBB generation circuit 4 in FIG. In the figure, 44 and 47 are capacitors, and 45 and 46 are NchTr. FIG.
CLK in is a timing diagram of the V BB.

【０００５】次に動作について説明する。図２４に示し
た様に電圧ＶＰＰを発生する場合、ＶＰＰ発生回路４は
内部電源電圧Ｉｎｔ．ＶＣＣを電源としている。また図
２１から、外部電源電圧Ｅｘｔ．ＶＣＣに少しの変動が
発生しても内部電源電圧Ｉｎｔ．ＶＣＣには影響を与え
ることは生じない。従って、電圧ＶＰＰは外部電源電圧
Ｅｘｔ．ＶＣＣに変動が生じても、内部電源電圧Ｉｎ
ｔ．ＶＣＣが安定しているかぎり、外部電源電圧Ｅｘ
ｔ．ＶＣＣの影響を直接に受けることはない。Next, the operation will be described. When generating voltage VPP as shown in FIG. 24, VPP generation circuit 4 generates internal power supply voltage Int. The power supply is VCC . FIG. 21 shows that the external power supply voltage Ext. The internal power supply voltage Int be a little variation in the V CC is generated. It does not occur that affect the V CC. Therefore, voltage VPP is equal to external power supply voltage Ext. Even if a change occurs in VCC , the internal power supply voltage In
t. As long as V CC is stable, the external power supply voltage Ex
t. Not directly to the subject that the influence of V CC.

【０００６】図２４のＶＰＰ発生回路の動作について更
に詳細に説明を行う。図２４中の信号ＣＬＫは図２５に
示す様にＨｉｇｈがＩｎｔ．ＶＣＣで、Ｌｏｗが０
［ｖ］のパルス波である。この信号ＣＬＫは、キャパシ
タ４０の一方の極に伝わる。信号ＣＬＫがＬｏｗからＨ
ｉｇｈに変化するとキャパシタ４０の他方の極もＬｏｗ
からＨｉｇｈに変化する。この時、ＮｃｈＴｒ４２はＯ
Ｎになり、ＮｃｈＴｒ４１はＯＦＦになる。従って、キ
ャパシタ４０の他方の極のＨｉｇｈ信号（この信号は過
渡的に２Ｉｎｔ．ＶＣＣ−ＶＴＨまで上昇する）は、Ｎ
ｃｈＴｒ４２を通って電圧ＶＰＰに伝播する。次に信号
ＣＬＫがＨｉｇｈからＬｏｗに変化すると信号ＣＬＫは
キャパシタ４０の一方の極に伝わる。これによりキャパ
シタ４０の他方の極もＨｉｇｈからＬｏｗに変化する。
この時、ＮｃｈＴｒ４２はＯＦＦになり、ＮｃｈＴｒ４
１はＯＮになる。従って、キャパシタ４０の他方の極は
ＮｃｈＴｒ４１がＯＮであるために（Ｉｎｔ．ＶＣＣ−
ＶＴＨ）の電圧が供給される。以上のことを繰り返す
と、信号ＣＬＫがＬｏｗからＨｉｇｈに変化した後に、
電圧ＶＰＰはキャパシタ４０の電荷をキャパシタ４３に
移し変えた電荷分だけ電圧が上昇し、信号ＣＬＫがＨｉ
ｇｈからＬｏｗに変化した後は、内部電源電圧Ｉｎｔ．
ＶＣＣからキャパシタ４０に電荷が蓄えられる。The operation of the VPP generation circuit shown in FIG. 24 will be described in more detail. As shown in FIG. 25, the signal CLK in FIG. Low at 0 at V CC
[V] is a pulse wave. This signal CLK is transmitted to one pole of the capacitor 40. Signal CLK changes from low to high
When it changes to high, the other pole of the capacitor 40 is also Low.
From High to High. At this time, the NchTr 42
N, and the NchTr 41 is turned off. Therefore, the High signal of the other pole of the capacitor 40 (this signal transiently rises to 2 Int.V CC -V TH ) is N
propagating the voltage V PP through ChTr42. Next, when the signal CLK changes from High to Low, the signal CLK is transmitted to one pole of the capacitor 40. As a result, the other pole of the capacitor 40 also changes from High to Low.
At this time, the NchTr 42 is turned off and the NchTr4
1 turns ON. Thus, the other pole of the capacitor 40 for NchTr41 is ON (Int.V CC -
V TH ). By repeating the above, after the signal CLK changes from low to high,
The voltage VPP increases by an amount corresponding to the charge obtained by transferring the charge of the capacitor 40 to the capacitor 43, and the signal CLK becomes Hi.
gh to Low, the internal power supply voltage Int.
Charge is stored in the capacitor 40 from V CC .

【０００７】図２２において、図２０と同様にして外部
電源電圧Ｅｘｔ．ＶＣＣの影響を受けることなく電圧Ｖ
ＢＢを発生することができる。図２６中の信号ＣＬＫは
図２７に示す様にＨｉｇｈがＩｎｔ．ＶＣＣで、Ｌｏｗ
が０［ｖ］のパルス波である。この信号ＣＬＫはキャパ
シタ４４の一方の極に伝わる。信号ＣＬＫがＨｉｇｈか
らＬｏｗに変化するとキャパシタ４４の他方の極もＨｉ
ｇｈからＬｏｗに変化する。この時、ＮｃｈＴｒ４６は
ＯＮになり、ＮｃｈＴｒ４５はＯＦＦになる。従って、
キャパシタ４４の他方の極のＬｏｗ信号（−Ｉｎｔ．Ｖ
ＣＣ＋ＶＴＨ）は、ＮｃｈＴｒ４６を通って電圧ＶＢＢ
に伝播する。次に信号ＣＬＫがＬｏｗからＨｉｇｈに変
化すると信号ＣＬＫはキャパシタ４４の一方の極に伝わ
る。これによりキャパシタ４４の他方の極もＬｏｗから
Ｈｉｇｈに変化する。このときＮｃｈＴｒ４６はＯＦＦ
になり、ＮｃｈＴｒ４５はＯＮになる。キャパシタ４４
の他方の極は、ＮｃｈＴｒ４５がＯＮであるためにＶ
Ｔｈの電圧になる。以上のことを繰り返すことにより、
信号ＣＬＫがＨｉｇｈからＬｏｗに変化した後に、電圧
ＶＢＢはキャパシタ４４の負電荷をキャパシタ４７に移
し変えた電荷分だけ電圧が下降し、信号ＣＬＫがＬｏｗ
からＨｉｇｈに変化した後は、キャパシタ４４に蓄えた
電荷をグランドに放つ。In FIG. 22, external power supply voltage Ext. Voltage V without being affected by V CC
BB can be generated. As shown in FIG. 27, the signal CLK in FIG. Low at V CC
Is a pulse wave of 0 [v]. This signal CLK is transmitted to one pole of the capacitor 44. When the signal CLK changes from High to Low, the other pole of the capacitor 44 also becomes Hi.
gh to Low. At this time, the NchTr 46 is turned on and the NchTr 45 is turned off. Therefore,
The Low signal of the other pole of the capacitor 44 (−Int.V
CC + V TH), the voltage V BB through the NchTr46
Propagate to Next, when the signal CLK changes from Low to High, the signal CLK is transmitted to one pole of the capacitor 44. As a result, the other pole of the capacitor 44 also changes from low to high. At this time, NchTr46 is OFF
, And the NchTr 45 is turned ON. Capacitor 44
The other pole of V is set to V since the Nch Tr 45 is ON.
Th voltage. By repeating the above,
After the signal CLK changes from High to Low, the voltage of the voltage V BB decreases by an amount corresponding to the transfer of the negative charge of the capacitor 44 to the capacitor 47, and the signal CLK changes to Low.
After that, the charge stored in the capacitor 44 is released to the ground.

【０００８】従って、電圧ＶＰＰは内部電源電圧Ｉｎ
ｔ．ＶＣＣを昇圧した正の電圧になり、電圧ＶＢＢは、
グランドを降圧した負の電圧になる。また図２５におい
て、信号ＣＬＫがＬｏｗからＨｉｇｈに立上がる時、電
圧ＶＰＰのレベルが上昇する割合は、図２４中のキャパ
シタ４０とキャパシタ４３との容量の比によって決ま
る。同様に図２７において、信号ＣＬＫがＨｉｇｈから
Ｌｏｗに立下がる時、電圧ＶＢＢのレベルが下降する割
合は、図２６中のキャパシタ４４とキャパシタ４７との
容量の比によって決まる。Therefore, voltage VPP is equal to internal power supply voltage In.
t. V CC becomes a positive voltage that is boosted, and the voltage V BB becomes
It becomes a negative voltage that drops the ground. In Figure 25, when the signal CLK rises to High from Low, percentage of the level of the voltage V PP increases it is determined by the capacitance ratio between the capacitor 40 and the capacitor 43 in FIG. 24. Similarly, in FIG. 27, when the signal CLK falls to Low from High, percentage of the level of voltage V BB drops is determined by the ratio of the capacitance of the capacitor 44 and the capacitor 47 in FIG. 26.

【０００９】[0009]

【発明が解決しようとする課題】従来の半導体集積回路
の内部電圧発生装置は以上のように構成されているの
で、図２１、図２３から判るように、電源投入時点から
内部電圧ＶＰＰ、ＶＢＢが所定のレベルに到達し安定す
るまでにかなりの時間がかかり、立上り特性が劣るとい
う問題点があった。また、外部電源電圧Ｅｘｔ．ＶＣＣ
がかなり変動した場合は内部電圧の変動も避けられず、
この影響を無視し得ないという問題点もあった。Since the conventional internal voltage generator for a semiconductor integrated circuit is constructed as described above, as can be seen from FIGS. 21 and 23, the internal voltages V PP , V It takes a considerable amount of time for BB to reach a predetermined level and stabilize, and there is a problem that the rising characteristics are inferior. The external power supply voltage Ext. V CC
If the voltage fluctuates considerably, the fluctuation of the internal voltage is inevitable,
There is also a problem that this effect cannot be ignored.

【００１０】この発明は上記のような問題点を解消する
ためになされたもので、電源投入後の内部電圧の立上り
時間を短縮し、また、外部電源電圧の変動による発生内
部電圧への影響を抑制することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and shortens the rise time of the internal voltage after power is turned on. The purpose is to control.

【００１１】[0011]

【課題を解決するための手段】この発明の請求項１に係
る半導体集積回路の内部電圧発生装置は、外部電源を入
力しこの外部電源電圧を降圧して内部電源を作成する内
部電源作成回路、この内部電源作成回路からの内部電源
を入力し上記内部電源の電圧以上の内部電圧を発生する
内部電圧発生回路、および上記外部電源電圧の変化に応
じて変化する信号により制御され、上記外部電圧が所定
の電圧以上のとき、上記内部電圧発生回路を上記内部電
源作成回路からの内部電源に接続し、上記外部電源電圧
が上記所定の電圧未満のとき、上記内部電圧発生回路を
上記外部電源に直接接続する電源切換回路を備えたもの
である。According to a first aspect of the present invention, there is provided an internal power supply generating circuit for receiving an external power supply and stepping down the external power supply voltage to generate an internal power supply. An internal voltage generating circuit that receives an internal power supply from the internal power supply generation circuit and generates an internal voltage equal to or higher than the voltage of the internal power supply, and a signal that changes in accordance with a change in the external power supply voltage. When the voltage is equal to or higher than a predetermined voltage, the internal voltage generation circuit is connected to the internal power supply from the internal power supply generation circuit. When the external power supply voltage is lower than the predetermined voltage, the internal voltage generation circuit is directly connected to the external power supply. A power supply switching circuit to be connected is provided.

【００１２】この発明の請求項２に係る半導体集積回路
の内部電圧発生装置は、外部電源を入力しこの外部電源
電圧を降圧して内部電源を作成する内部電源作成回路、
この内部電源作成回路からの内部電源を入力し上記内部
電源の電圧以上の内部電圧を発生する内部電圧発生回
路、および上記外部電源電圧の変化に応じて変化する信
号により制御され、上記外部電圧が所定の電圧以上のと
き、上記内部電圧発生回路の出力を内部電圧とし、上記
外部電源電圧が上記所定の電圧未満のとき、上記外部電
源の電圧を内部電圧とする電源切換回路を備えたもので
ある。According to a second aspect of the present invention, there is provided an internal voltage generating apparatus for an internal power supply, which receives an external power supply, and steps down the external power supply voltage to generate an internal power supply.
An internal voltage generating circuit that receives an internal power supply from the internal power supply generation circuit and generates an internal voltage equal to or higher than the voltage of the internal power supply, and a signal that changes in accordance with a change in the external power supply voltage. A power supply switching circuit for setting the output of the internal voltage generation circuit to an internal voltage when the voltage is equal to or higher than a predetermined voltage, and for setting the voltage of the external power supply to an internal voltage when the external power supply voltage is lower than the predetermined voltage; is there.

【００１３】[0013]

【実施例】実施例１．図１はこの発明の実施例１による
内部電圧発生装置の構成を示すブロック図である。図に
おいて、従来の図２０と同一部分には同一符号を付して
説明を省略する。６は外部電源２および内部電源作成回
路１とＶＰＰ発生回路４との間に挿入された電源切換回
路で、Ｔｒ６１〜６４から構成されている。このうち、
６１、６３はＰｃｈＴｒ、６２、６４はＮｃｈＴｒであ
る。外部電源電圧ＥｘＴ．ＶＣ Ｃは、内部電源作成回路
１とＰｃｈＴｒ６１・ＮｃｈＴｒ６２を介してＶＰＰ発
生回路４に接続する。内部電源作成回路１の出力である
内部電源電圧Ｉｎｔ．Ｖ ＣＣは、ＰｃｈＴｒ６３・Ｎｃ
ｈＴｒ６４を介してＶＰＰ発生回路４に接続する。Ｐｃ
ｈＴｒ６１とＮｃｈＴｒ６４とのゲートはＰＯＲ信号に
接続する。ＮｃｈＴｒ６２とＰｃｈＴｒ６３とのゲート
はＰＯＲ信号に接続する。図２は、外部電源電圧Ｅｘ
Ｔ．ＶＣＣ、ＰＯＲ、ＰＯＲ信号のタイミング図であ
る。図３は、Ｖ ＰＰ発生回路４の電源が外部電源電圧Ｅ
ｘｔ．ＶＣＣ及び内部電源電圧Ｉｎｔ．ＶＣＣのそれぞ
れの場合における電圧ＶＰＰの昇圧の変化の違いを示す
タイミング図である。[Embodiment 1] FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a block diagram illustrating a configuration of an internal voltage generator. In the figure
The same parts as those in FIG.
Description is omitted. 6 is the external power supply 2 and internal power supply creation time
Road 1 and VPPPower supply switching circuit inserted between the generator circuit 4
The road is composed of Tr61 to Tr64. this house,
61 and 63 are PchTr, and 62 and 64 are NchTr.
You. External power supply voltage ExT. VC CIs the internal power supply creation circuit
1 and V via PchTr61 / NchTr62PPDeparture
Connect to raw circuit 4. Output of internal power supply generation circuit 1
Internal power supply voltage Int. V CCIs PchTr63 · Nc
V via hTr64PPConnect to the generation circuit 4. Pc
The gate of hTr61 and NchTr64 isPORAt the signal
Connecting. Gate of NchTr62 and PchTr63
Connects to the POR signal. FIG. 2 shows the external power supply voltage Ex.
T. VCC, POR,PORFIG.
You. FIG. PPThe power supply of the generating circuit 4 is the external power supply voltage E
xt. VCCAnd the internal power supply voltage Int. VCCEach
Voltage V in this casePPShows the difference in change in boost
It is a timing chart.

【００１４】図１において、ＰＯＲ、ＰＯＲ信号で操作
される電源切換回路６によりＶＰＰ発生回路４に供給す
る電源を切り換える。図２に示した様に、外部電源電圧
Ｅｘｔ．ＶＣＣ、ＰＯＲ、ＰＯＲ信号を見ると、外部電
源電圧Ｅｘｔ．ＶＣＣが立上がるにつれてＰＯＲ信号も
上昇する。電圧Ｅｘｔ．ＶＣＣの立上がりが完了する
と、ＰＯＲ信号は立下がり、替わってＰＯＲ信号が立上
がる。[0014] In FIG. 1, POR, switch the power supply for the V PP generating circuit 4 by the power supply switching circuit 6 which is operated by the POR signal. As shown in FIG. 2, the external power supply voltage Ext. Looking at the V CC , POR, and POR signals, the external power supply voltage Ext. POR signal as V CC rises also rises. The voltage Ext. When the rising edge of the V CC is completed, POR signal falls, replaced by POR signal rises.

【００１５】このＰＯＲ信号とＰＯＲ信号とを図１に示
すＰｃｈＴｒ６１、６３及びＮｃｈＴｒ６２、６４に接
続することにより、電圧Ｅｘｔ．ＶＣＣが立上がる時、
ＰＯＲはＨｉｇｈ、ＰＯＲはＬｏｗであるので、Ｐｃｈ
Ｔｒ６１とＮｃｈＴｒ６２とはＯＮ、ＰｃｈＴｒ６３と
ＮｃｈＴｒ６４とはＯＦＦになり、電圧Ｅｘｔ．ＶＣ Ｃ
が直接ＶＰＰ発生回路４に供給される。その後、電圧Ｅ
ｘｔ．ＶＣＣが完全に立上がってしまうと、ＰＯＲはＬ
ｏｗ、ＰＯＲはＨｉｇｈに変化する。これによりＰｃｈ
Ｔｒ６１とＮｃｈＴｒ６２とはＯＦＦ、ＰｃｈＴｒ６３
とＮｃｈＴｒ６４とはＯＮになり、内部電源作成回路１
の出力である内部電源電圧Ｉｎｔ．ＶＣ ＣがＶＰＰ発生
回路４に供給される。By connecting the POR signal and the POR signal to the PchTrs 61 and 63 and the NchTrs 62 and 64 shown in FIG. When V CC rises,
Since POR is High and POR is Low, Pch
Tr61 and NchTr62 are turned on, PchTr63 and NchTr64 are turned off, and the voltage Ext. V C C
Is supplied directly to the VPP generation circuit 4. Then, the voltage E
xt. When V CC would rise to the full, POR is L
ow, POR changes to High. This allows Pch
Tr61 and NchTr62 are OFF, PchTr63
And NchTr64 are turned ON, and the internal power supply creation circuit 1
Internal power supply voltage Int. V C C is supplied to the V PP generating circuit 4.

【００１６】従って、電圧Ｅｘｔ．ＶＣＣが立上がる時
には、ＶＰＰ発生回路４には電源として電圧Ｅｘｔ．Ｖ
ＣＣが供給される。その後、電圧Ｅｘｔ．ＶＣＣの立上
がりが完了すると、ＶＰＰ発生回路４の電源として電圧
Ｉｎｔ．ＶＣＣに切り変わる。図３に示す様に、外部電
源電圧Ｅｘｔ．ＶＣＣを用いた場合と内部電源電圧Ｉｎ
ｔ．ＶＣＣを用いた場合とでは、電圧ＶＰＰの昇圧率が
異なるため、外部電源電圧Ｅｘｔ．ＶＣＣが立上がる時
において、電圧ＶＰＰの昇圧効率のよい外部電源電圧Ｅ
ｘｔ．ＶＣＣを用いて、電圧ＶＰＰを昇圧する。電圧Ｅ
ｘｔ．ＶＣＣが完全に立ち上がった後は、通常の内部電
源電圧Ｉｎｔ．ＶＣＣを用いて、電圧Ｖ ＰＰを昇圧す
る。Therefore, the voltage Ext. VCCRises
Has VPPThe voltage Ext. V
CCIs supplied. Thereafter, the voltage Ext. VCCRise
When the beam is completed, VPPVoltage as the power supply for the generator 4
Int. VCCSwitch to. As shown in FIG.
Source voltage Ext. VCCAnd the internal power supply voltage In
t. VCCIs used, the voltage VPPThe boost rate of
Since the external power supply voltage Ext. VCCRises
At the voltage VPPExternal power supply voltage E with high boosting efficiency
xt. VCCAnd the voltage VPPTo boost. Voltage E
xt. VCCAfter the unit has completely started up,
Source voltage Int. VCCAnd the voltage V PPBoost
You.

【００１７】実施例２．図４はこの発明の実施例２によ
る内部電圧発生装置の構成を示すブロック図である。こ
の実施例では、内部電源電圧Ｉｎｔ．ＶＣＣを入力して
電圧ＶＰＰを発生する図１と同様のＶＰＰ発生回路４Ａ
に加えて、外部電源電圧Ｅｘｔ．ＶＣＣを入力して電圧
ＶＰＰを発生するＶＰＰ発生回路４Ｂを備えている。そ
して、７はＶＰＰ発生回路４Ａと４Ｂとの電圧出力を切
換える電圧出力切換回路で、図１の電源切換回路６と同
様、ＰｃｈＴｒ７１、７３とＮｃｈＴｒ７２、７４とか
ら構成されている。Embodiment 2 FIG. FIG. 4 is a block diagram showing a configuration of an internal voltage generator according to Embodiment 2 of the present invention. In this embodiment, the internal power supply voltage Int. VPP generation circuit 4A similar to FIG. 1 for receiving V CC to generate voltage V PP
In addition to the external power supply voltage Ext. A VPP generation circuit 4B that receives V CC and generates a voltage V PP is provided. Then, 7 is a voltage output switching circuit for switching the voltage output of the V PP generating circuits 4A and 4B, similar to the power supply switching circuit 6 in FIG. 1, and a PchTr71,73 and NchTr72,74 Prefecture.

【００１８】外部電源電圧Ｅｘｔ．ＶＣＣに対するＰＯ
Ｒ、ＰＯＲ信号の形態は実施例１における図２と同一で
ある。従って、外部電源電圧Ｅｘｔ．ＶＣＣの立ち上が
り時にはＰｃｈＴｒ７１とＮｃｈＴｒ７２とがＯＮとな
ってＶＰＰ発生回路４Ｂの出力が内部電圧ＶＰＰとして
取り出される。また、電圧Ｅｘｔ．ＶＣＣが一定となっ
た後は、ＰｃｈＴｒ７３とＮｃｈＴｒ７４とがＯＮとな
ってＶＰＰ発生回路４Ａの出力が内部電圧ＶＰＰとして
取り出される。この結果、実施例１と同様、電圧ＶＰＰ
の立上がり時間が短縮される。External power supply voltage Ext. PO for V CC
The form of the R and POR signals is the same as in FIG. 2 in the first embodiment. Therefore, the external power supply voltage Ext. During the rise of V CC and the PchTr71 the NchTr72 output V PP generating circuit 4B becomes ON is taken as the internal voltage V PP. The voltage Ext. After the V CC becomes constant, and PchTr73 and NchTr74 output of V PP generating circuit 4A becomes ON is taken as the internal voltage V PP. As a result, similarly to the first embodiment, the voltage V PP
Rise time is reduced.

【００１９】実施例３．図５は、この発明の他の実施例
である。外部電源電圧Ｅｘｔ．ＶＣＣをＰｃｈＴｒ８を
介して直接に電圧ＶＰＰに接続する。図５において、電
圧Ｅｘｔ．ＶＣ Ｃが立上がる時、電圧Ｅｘｔ．ＶＣＣを
直接電圧ＶＰＰに供給し、電圧Ｅｘｔ．ＶＣＣが立上が
った後は、通常の内部電源電圧Ｉｎｔ．ＶＣＣによりＶ
ＰＰ発生回路４を動作させる。図５中の電圧Ｅｘｔ．Ｖ
ＣＣ、ＰＯＲ信号は、図２に示す通りである。この場合
にも、出力される電圧ＶＰＰの立上がり時間が従来より
短縮される。Embodiment 3 FIG. FIG. 5 shows another embodiment of the present invention. External power supply voltage Ext. The V CC connected directly to the voltage V PP via PchTr8. In FIG. 5, the voltage Ext. When V C C rises, voltage Ext. Supply V CC directly to the voltage V PP, voltage Ext. After the V CC rises are usually of the internal power supply voltage Int. V by V CC
The PP generation circuit 4 is operated. The voltage Ext. In FIG. V
The CC and POR signals are as shown in FIG. In this case, the rise time of the voltage V PP to be output is shorter than conventional.

【００２０】実施例４．図６は、内部電圧として電圧Ｖ
ＢＢを発生する場合の実施例を示すもので、従来の図２
２に対応するものである。図６において、４はＶＢＢ発
生回路、６はＴｒ６１〜６４からなる電源切換回路であ
る。図７は、ＶＢＢ発生回路４の電源が、外部電源電圧
Ｅｘｔ．ＶＣＣ及び内部電源電圧Ｉｎｔ．ＶＣＣのそれ
ぞれの場合における電圧ＶＢＢの降圧の変化の違いを示
すタイミング図である。図６における各信号は、図１と
同様の動作を示すが、ＶＢＢ発生回路４の出力信号であ
る電圧ＶＢＢのみが異なる。図１における電圧Ｖ
ＰＰは、昇圧しているが、図７に示すように電圧ＶＢＢ
は降圧する。Embodiment 4 FIG. FIG. 6 shows a voltage V as an internal voltage.
FIG. 2 shows an embodiment in which BB is generated.
This corresponds to 2. 6, 4 V BB generating circuit, 6 is a power supply switching circuit consisting Tr61～64. FIG. 7 shows that the power supply of the VBB generation circuit 4 is supplied from the external power supply voltage Ext. VCC and the internal power supply voltage Int. FIG. 9 is a timing chart showing a difference in a change in step-down of a voltage V BB in each case of V CC . Each signal in FIG. 6 shows the same operation as that in FIG. 1 except for the voltage VBB which is the output signal of the VBB generation circuit 4. Voltage V in FIG.
Although PP is boosted, the voltage V BB is increased as shown in FIG.
Drops.

【００２１】図６に示す様にＰＯＲ、ＰＯＲ信号によ
り、ＶＢＢ発生回路４の電源を外部電源電圧Ｅｘｔ．Ｖ
ＣＣと内部電源電圧Ｉｎｔ．ＶＣＣとに切り換えること
により、電圧Ｅｘｔ．ＶＣＣが立上がる期間は、電圧Ｅ
ｘｔ．ＶＣＣを用い、電圧Ｅｘｔ．ＶＣＣが立上がった
後は、内部電源電圧Ｉｎｔ．ＶＣＣを用いる。これによ
り、電源投入時に効率よく電圧ＶＢＢを降圧することが
できる。[0021] As shown in FIG. 6 POR, the POR signal, V BB generation circuit 4 of the power supply of the external power supply voltage Ext. V
CC and the internal power supply voltage Int. VCC and the voltage Ext. V CC rises period, the voltage E
xt. Using the V CC, voltage Ext. After the V CC rises, the internal power supply voltage Int. Use VCC . Thus, the voltage VBB can be efficiently reduced when the power is turned on.

【００２２】実施例５．図８は更に他の実施例を示す。
但し、この実施例は出力すべき内部電圧が電圧ＶＢＢで
ある点が異なるのみで、他は前掲の図４の実施例と同一
であるので説明は省略するが、電源投入時、電圧ＶＢＢ
が安定化するまでの時間が短縮されるという同様の効果
を奏する。Embodiment 5 FIG. FIG. 8 shows still another embodiment.
However, this embodiment is only the point internal voltage to be output is a voltage V BB is different, the other has a description thereof will be omitted since it is identical to the embodiment of the previous drawings 4, when the power is turned on, voltage V BB
Has the same effect that the time required for stabilization is reduced.

【００２３】実施例６．図９はこの発明の更に他の実施
例による内部電圧発生装置の構成を示すブロック図であ
る。図において、図１と同一部分には同一符号を付して
説明を省略する。９は内部電圧検出回路としてのＶＰＰ
レベルディテクターで、電圧ＶＰＰのレベルを検出し、
φＰ及びφＰ 信号を出力する。このφＰ信号はＮｃｈＴ
ｒ６２とＰｃｈＴｒ６３とのゲートに接続され、φＰ 信
号はＰｃｈＴｒ６１とＮｃｈＴｒ６４とに接続してあ
る。図１０は、電圧ＶＰＰ、φＰ、φＰ 信号のタイミン
グ図である。Embodiment 6 FIG. FIG. 9 is a block diagram showing a configuration of an internal voltage generator according to still another embodiment of the present invention. In the figure, the same parts as those in FIG. 9 is V PP as an internal voltage detection circuit.
Level detector detects the level of the voltage V PP,
and outputs the phi P and phi P signal. This φ P signal is NchT
is connected to the gate of the r62 and PchTr63, φ P signal is coupled to the PchTr61 and NchTr64. FIG. 10 is a timing chart of the voltages V PP , φ P , and φ P signals.

【００２４】図９中のＶＰＰレベルディテクター９は、
図１０に示す様に、電圧ＶＰＰが設定電圧レベルよりも
低い電圧の時、φＰ信号はＨｉｇｈレベルを、φＰ 信号
はＬｏｗレベルを出力し、電圧ＶＰＰが設定電圧レベル
よりも高い電圧の時、φＰ信号はＬｏｗレベルを、φＰ
信号はＨｉｇｈレベルを出力する。従って、電源投入
後、電圧ＶＰＰがＶＰＰレベルディテクター９の設定レ
ベルに達するまでの間、φＰ信号はＨｉｇｈをφＰ 信号
はＬｏｗを出力し続ける。この時、ＰｃｈＴｒ６１とＮ
ｃｈＴｒ６２とはＯＮに、ＰｃｈＴｒ６３とＮｃｈＴｒ
６４とはＯＦＦになり、外部電源電圧Ｅｘｔ．ＶＣＣが
直接ＶＰＰ発生回路４に供給される。電圧ＶＰＰがＶ
ＰＰレベルディテクター９の設定レベルに達すると、φ
Ｐ信号はＬｏｗに、φＰ 信号はＨｉｇｈになる。これに
より、ＰｃｈＴｒ６１とＮｃｈＴｒ６２とはＯＦＦに、
ＰｃｈＴｒ６３とＮｃｈＴｒ６４とはＯＮになる。従っ
て、Ｖ ＰＰ発生回路４の電源には、内部電源電圧Ｉｎ
ｔ．Ｖｃｃが供給される。V in FIG.PPLevel detector 9
As shown in FIG.PPIs higher than the set voltage level
At low voltage, φPThe signal has a High level,φ P signal
Outputs a low level, and the voltage VPPIs the set voltage level
When the voltage is higher thanPThe signal has a low level,φ P
The signal outputs a High level. Therefore, power on
Later, the voltage VPPIs VPPLevel detector 9 setting level
Until the bell is reached, φPThe signal is Highφ P signal
Keeps outputting Low. At this time, PchTr61 and N
chTr62 is ON, PchTr63 and NchTr
64 is turned off and the external power supply voltage Ext. VCCBut
Direct VPPIt is supplied to the generation circuit 4. Voltage VPPIs V
PPWhen the set level of the level detector 9 is reached, φ
PThe signal is Low,φ P The signal goes high. to this
Thus, PchTr61 and NchTr62 are turned off,
The PchTr 63 and the NchTr 64 are turned ON. Follow
And V PPThe power supply of the generation circuit 4 has an internal power supply voltage In.
t. VccIs supplied.

【００２５】この実施例では、出力される電圧ＶＰＰを
具体的に検出し、その検出出力が所定の設定電圧に達す
る迄は外部電源電圧Ｅｘｔ．ＶＣＣをＶＰＰ発生回路４
に供給するよう電源切換回路６に信号を送出するように
したので、電圧ＶＰＰの立上げ促進が確実になされる。In this embodiment, the output voltage VPP is specifically detected, and until the detected output reaches a predetermined set voltage, the external power supply voltage Ext. V CC to V PP generation circuit 4
Is sent to the power supply switching circuit 6 so as to supply the voltage VPP to the power supply switching circuit 6, so that the start-up of the voltage VPP is reliably promoted.

【００２６】実施例７．図１１は更に他の実施例で、図
４の実施例にＶＰＰレベルディテクター９を追加したも
のである。電圧Ｅｘｔ．ＶＣＣ、φＰ、φＰ 信号は図１
０に示す通りである。この場合も、実施例６と同様、電
圧ＶＰＰの立上げ時間の短縮が確実になされる。Embodiment 7 FIG. FIG. 11 shows still another embodiment, in which a VPP level detector 9 is added to the embodiment of FIG. The voltage Ext. The V CC , φ P , and φ P signals are shown in FIG.
0. Also in this case, as in the sixth embodiment, the rise time of the voltage VPP can be reliably reduced.

【００２７】実施例８．図１２は、更に他の実施例で、
ＶＰＰレベルディテクター９の出力信号φＰ をＰｃｈＴ
ｒ８のゲートに接続する。外部電源電圧Ｅｘｔ．ＶＣＣ
をＰｃｈＴｒ８を介して、電圧ＶＰＰに接続する。電源
投入後、電圧ＶＰＰが、ＶＰＰレベルディテクター９の
設定電圧レベルよりも低い期間は、図１０に示す様にφ
Ｐ 信号はＬｏｗであり、ＰｃｈＴｒ８はＯＮする。これ
により、電圧ＶＰＰに対して外部電源電圧Ｅｘｔ．Ｖ
ＣＣが直接に供給される。電圧ＶＰＰの電圧レベルが設
定電圧レベルに達するとφＰ 信号はＨｉｇｈになり、Ｐ
ｃｈＴｒ８はＯＦＦする。その後、ＶＰＰ発生回路４
は、内部電源電圧Ｉｎｔ．ＶＣＣを電源として電圧Ｖ
ＰＰを供給し続ける。Embodiment 8 FIG. FIG. 12 shows still another embodiment,
PchT output signal phi P of V PP level detector 9
Connect to the gate of r8. External power supply voltage Ext. V CC
The through PchTr8, connected to a voltage V PP. After power-on, the voltage V PP, set lower than the voltage level of V PP level detector 9, as shown in FIG. 10 phi
The P signal is Low, and the PchTr8 turns ON. Thus, the external power supply voltage Ext respect to the voltage V PP. V
CC is supplied directly. And phi P signal is the voltage level of the voltage V PP reaches a set voltage level becomes High, P
chTr8 is turned off. Then, the VPP generation circuit 4
Is the internal power supply voltage Int. Using V CC as a power supply and voltage V
Continue to supply PP .

【００２８】実施例９．図１３は、電圧ＶＢＢを発生さ
せる場合の一実施例である。図において、９は内部電圧
検出回路としてのＶＢＢレベルディテクターで、電圧Ｖ
ＢＢを検出し、φＢ及びφＢ 信号を出力する。図１４
は、電圧ＶＢＢ、φＢ、φＢ 信号のタイミング図であ
る。Embodiment 9 FIG. FIG. 13 shows an embodiment in which the voltage VBB is generated. In FIG, 9 is a V BB level detector as an internal voltage detection circuit, the voltage V
Detecting the BB, and outputs the phi B and phi B signals. FIG.
FIG. 4 is a timing chart of signals V BB , φ B , and φ B.

【００２９】図１３中のＶＢＢレベルディテクター９
は、図１４に示す様に電圧ＶＢＢが設定電圧レベルより
も高い電圧になるとφＢはＨｉｇｈ、φＢ はＬｏｗにな
る。これによりＰｃｈＴｒ６１及びＮｃｈＴｒ６２はＯ
Ｎになり、ＰｃｈＴｒ６３及びＮｃｈＴｒ６４はＯＦＦ
になり、ＶＢＢ発生回路４の電源に対して外部電源電圧
Ｅｘｔ．ＶＣＣを供給する。電圧ＶＢＢが設定電圧レベ
ルよりも低くなるとφＢ信号はＬｏｗにφＢ 信号はＨｉ
ｇｈになり、ＰｃｈＴｒ６１及びＮｃｈＴｒ６２はＯＦ
Ｆになり、ＰｃｈＴｒ６３及びＮｃｈＴｒ６４はＯＮに
なり、ＶＢＢ発生回路４の電源に対して内部電源電圧Ｉ
ｎｔ．ＶＣＣを供給する。[0029] V BB level detector 9 in FIG. 13
Is, B phi when the voltage V BB as shown in Figure 14 becomes a voltage higher than the set voltage level is High, phi B becomes Low. As a result, PchTr61 and NchTr62 become O
N, PchTr63 and NchTr64 are OFF
External power supply voltage Ext respect will, power of V BB generating circuit 4 in. And supplies the V CC. The voltage V BB is lower than the set voltage level when phi B signal phi B signals to Low, Hi
gh, and PchTr61 and NchTr62 are OF
It becomes F, PchTr63 and NchTr64 becomes ON, the internal power supply to the power supply of V BB generating circuit 4 voltage I
nt. And supplies the V CC.

【００３０】実施例１０．図１５は先の図１１に対応す
る電圧ＶＢＢ発生用の実施例で、内部電源電圧Ｉｎｔ．
ＶＣＣを電源とするＶＢＢ発生回路４Ａと外部電源電圧
Ｅｘｔ．ＶＣＣを電源とするＶＢＢ発生回路４Ｂとを、
電圧ＶＢＢを検出して動作するＶＢＢレベルディテクタ
ー９からのφＢ、φＢ 信号によって切り換えるものであ
る。Embodiment 10 FIG. FIG. 15 shows an embodiment for generating the voltage VBB corresponding to FIG.
V BB generation circuit 4A and an external power supply voltage Ext to the V CC power supply. And the V BB generating circuit 4B to the power supply V CC,
Phi B from V BB level detector 9 which operates by detecting a voltage V BB, are those for switching the phi B signals.

【００３１】実施例１１．図１６は、この発明の実施例
１１による内部電圧発生装置の構成を示すブロック図で
ある。図において、ＶＢＢレベルディテクター９は、電
圧ＶＢＢを入力し、φ１信号を出力する。φ１信号は、
外部電源電圧Ｅｘｔ．ＶＣＣを電源とするＶＢＢ発生回
路４Ｂに接続してある。このＶＢＢ発生回路４Ｂの出力
を電圧ＶＢ Ｂに接続する。図１７は、図１６中の電圧Ｖ
ＢＢ、φ１信号のタイミング図である。Embodiment 11 FIG. FIG. 16 is a block diagram showing a configuration of an internal voltage generator according to Embodiment 11 of the present invention. In FIG., V BB level detector 9 receives the voltage V BB, and outputs the phi 1 signal. φ 1 signal,
External power supply voltage Ext. The V CC is connected to the V BB generating circuit 4B to power. Connecting the output of the V BB generating circuit 4B to the voltage V B B. FIG. 17 shows the voltage V in FIG.
BB, is a timing diagram of the phi 1 signal.

【００３２】電圧ＶＢＢが設定電圧のレベルよりも高く
なるとφ１信号はＨｉｇｈに、電圧ＶＢＢが設定電圧レ
ベルよりも低くなるとφ１信号はＬｏｗになる。これに
より、ＶＢＢ発生回路４Ｂの出力をＯＮ、ＯＦＦさせる。
従って、電圧ＶＢＢがＶＢＢレベルディテクター９の設
定電圧よりも高い時は、ＶＢＢ発生回路４ＢとＶＢＢ発
生回路４Ａとの両方から同時に電圧ＶＢＢに降圧する。
この結果、電圧ＶＢＢは急速に降下する。電圧ＶＢＢが
ＶＢＢレベルディテクター９の設定電圧のレベルよりも
低くなるとＶＢＢ発生回路４Ｂを止め、ＶＢＢ発生回路
４Ａのみを動作させて電圧ＶＢＢを降圧する。The higher becomes the phi 1 signal than the level of voltage V BB is set voltage to High, comprising the phi 1 signal lower than the voltage V BB set voltage level becomes Low. Thereby, the output of the VBB generation circuit 4B is turned on and off.
Therefore, when the voltage V BB higher than the set voltage V BB level detector 9 is simultaneously lowered to a voltage V BB from both the V BB generating circuit 4B and the V BB generating circuit 4A.
As a result, voltage V BB drops rapidly. Stop V BB generating circuit 4B when a voltage V BB is lower than the level of the set voltage of V BB level detector 9, and only by operating V BB generating circuit 4A steps down voltage V BB.

【００３３】実施例１２．図１８は、この発明の更に他
の実施例を示す。図において、１０は、外部電圧検出回
路としてのＥｘｔ．ＶＣＣレベルディテクターである。
図１９は、電圧Ｅｘｔ．ＶＣＣ、φ２信号のタイミング
図である。図１８において、Ｅｘｔ．ＶＣ Ｃレベルディ
テクター１０の入力信号を外部電源電圧Ｅｘｔ．ＶＣＣ
に接続し、Ｅｘｔ．ＶＣＣレベルディテクター１０の出
力φ２信号をＶＢＢ発生回路４Ｂに接続する。Embodiment 12 FIG. FIG. 18 shows still another embodiment of the present invention. In the figure, reference numeral 10 denotes Ext. As an external voltage detection circuit. A V CC level detector.
FIG. 19 shows the voltage Ext. V CC, is a timing diagram of phi 2 signal. In FIG. V C C level external power supply voltage Ext input signal detector 10. V CC
To Ext. An output phi 2 signal V CC level detector 10 is connected to the V BB generating circuit 4B.

【００３４】外部電源電圧Ｅｘｔ．ＶＣＣがＥｘｔ．Ｖ
ＣＣレベルディテクター１０の設定電圧のレベルよりも
高くなると信号φ２がＨｉｇｈになり、ＶＢＢ発生回路
４Ａに加えてＶＢＢ発生回路４Ｂが動作し、両回路４
Ａ、４Ｂが協動して電圧ＶＢＢを降圧する。外部電源電
圧Ｅｘｔ．ＶＣＣがＥｘｔ．ＶＣＣレベルディテクター
１０の設定電圧のレベルよりも低い時は、信号φ２はＬ
ｏｗとなりＶＢＢ発生回路４Ｂからの供給を止め、Ｖ
ＢＢ発生回路４Ａからのみ供給する。これにより、外部
電源電圧Ｅｘｔ．ＶＣＣが高くなることによってグラン
ドに流れ出す基板電流の増加に伴い電圧ＶＢＢの上昇が
生じる現象に対して、電圧ＶＢＢの上昇を防ぐことがで
きる。External power supply voltage Ext. VCC is Ext. V
Becomes higher than the level of the set voltage of the CC level detector 10 becomes a signal phi 2 is the High, V BB generating circuit 4B is operated in addition to the V BB generation circuit 4A, both circuits 4
A, 4B to step down the voltage V BB cooperate. External power supply voltage Ext. VCC is Ext. When less than the level of the set voltage of V CC level detector 10, the signal phi 2 is L
stopping the supply of from ow next to V BB generating circuit 4B, V
It is supplied only from the BB generation circuit 4A. Thereby, external power supply voltage Ext. V CC relative phenomenon in which increase in the voltage V BB generated with increasing substrate current flowing to the ground by the increases, it is possible to prevent increase in the voltage V BB.

【００３５】[0035]

【発明の効果】以上のように、この発明の内部電圧発生
装置は、所定の電源切換回路または電圧出力切換回路を
備えたので、電源投入後の内部電圧の立上がり時間を短
縮することができる。また、所定の内部電圧検出回路を
備えた場合は、その動作が更に確実になり、迅速で安定
した内部電圧の立上がり特性が得られる。また、所定の
外部電圧検出回路を備えた場合は、外部電源電圧の上昇
に伴って発生する内部電圧の上昇を抑制することができ
る。As described above, since the internal voltage generator of the present invention includes the predetermined power supply switching circuit or voltage output switching circuit, the rise time of the internal voltage after the power is turned on can be shortened. When a predetermined internal voltage detection circuit is provided, the operation is further ensured, and a quick and stable rising characteristic of the internal voltage can be obtained. Further, when a predetermined external voltage detection circuit is provided, it is possible to suppress an increase in the internal voltage that occurs with an increase in the external power supply voltage.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 この発明の実施例１による半導体集積回路の
内部電圧発生装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an internal voltage generator of a semiconductor integrated circuit according to a first embodiment of the present invention.

【図２】 図１中の外部電源電圧Ｅｘｔ．ＶＣＣ、ＰＯ
Ｒ、ＰＯＲ信号を示すタイミング図である。FIG. 2 shows an external power supply voltage Ext. V CC, PO
FIG. 4 is a timing chart showing R and POR signals.

【図３】 電圧Ｅｘｔ．ＶＣＣとＩｎｔ．ＶＣＣとを電
源とした場合の電圧ＶＰＰの変化を示すタイミング図で
ある。FIG. 3 shows a voltage Ext. VCC and Int. FIG. 7 is a timing chart showing a change in voltage VPP when VCC is used as a power supply.

【図４】 この発明の実施例２による内部電圧発生装置
を示すブロック図である。FIG. 4 is a block diagram showing an internal voltage generator according to Embodiment 2 of the present invention.

【図５】 この発明の実施例３による内部電圧発生装置
を示すブロック図である。FIG. 5 is a block diagram showing an internal voltage generator according to Embodiment 3 of the present invention.

【図６】 この発明の実施例４による内部電圧発生装置
を示すブロック図である。FIG. 6 is a block diagram showing an internal voltage generator according to Embodiment 4 of the present invention.

【図７】 電圧Ｅｘｔ．ＶＣＣとＩｎｔ．ＶＣＣとを電
源とした場合の電圧ＶＢＢの変化を示すタイミング図で
ある。FIG. 7 shows a voltage Ext. VCC and Int. FIG. 5 is a timing chart showing a change in voltage V BB when V CC is used as a power supply.

【図８】 この発明の実施例５による内部電圧発生装置
を示すブロック図である。FIG. 8 is a block diagram showing an internal voltage generator according to Embodiment 5 of the present invention.

【図９】 この発明の実施例６による内部電圧発生装置
を示すブロック図である。FIG. 9 is a block diagram showing an internal voltage generator according to Embodiment 6 of the present invention.

【図１０】 図９中の電圧ＶＰＰ、φＰ、φＰ 信号を示
すタイミング図である。FIG. 10 is a timing chart showing signals V PP , φ P , and φ P in FIG. 9;

【図１１】 この発明の実施例７による内部電圧発生装
置を示すブロック図である。FIG. 11 is a block diagram showing an internal voltage generator according to Embodiment 7 of the present invention.

【図１２】 この発明の実施例８による内部電圧発生装
置を示すブロック図である。FIG. 12 is a block diagram showing an internal voltage generator according to Embodiment 8 of the present invention.

【図１３】 この発明の実施例９による内部電圧発生装
置を示すブロック図である。FIG. 13 is a block diagram showing an internal voltage generator according to Embodiment 9 of the present invention.

【図１４】 図１３中の電圧ＶＢＢ、φＢ、φＢ 信号を
示すタイミング図である。FIG. 14 is a timing chart showing voltage V BB , φ B , and φ B signals in FIG. 13;

【図１５】 この発明の実施例１０による内部電圧発生
装置を示すブロック図である。FIG. 15 is a block diagram showing an internal voltage generator according to Embodiment 10 of the present invention.

【図１６】 この発明の実施例１１による内部電圧発生
装置を示すブロック図である。FIG. 16 is a block diagram showing an internal voltage generator according to Embodiment 11 of the present invention.

【図１７】 図１６中の電圧ＶＢＢ、φ１信号を示すタ
イミング図である。[17] the voltage V BB in FIG. 16 is a timing diagram illustrating the phi 1 signal.

【図１８】 この発明の実施例１２による内部電圧発生
装置を示すブロック図である。FIG. 18 is a block diagram showing an internal voltage generator according to Embodiment 12 of the present invention.

【図１９】 図１８中の電圧Ｅｘｔ．ＶＣＣ、φ２信号
を示すタイミング図である。FIG. 19 shows a voltage Ext. V CC, is a timing diagram illustrating the phi 2 signal.

【図２０】 従来の内部電圧発生装置を示すブロック図
である。FIG. 20 is a block diagram showing a conventional internal voltage generator.

【図２１】 図２０中の電圧Ｅｘｔ．ＶＣＣ、Ｉｎｔ．
ＶＣＣ、ＶＰＰの変化を示すタイミング図である。21 is a diagram illustrating a voltage Ext. V CC , Int.
FIG. 4 is a timing chart showing changes in V CC and V PP .

【図２２】 図２０とは異なる従来の内部電圧発生装置
を示すブロック図である。FIG. 22 is a block diagram showing a conventional internal voltage generator different from FIG.

【図２３】 図２２中の電圧Ｅｘｔ．ＶＣＣ、Ｉｎｔ．
ＶＣＣ、ＶＢＢの変化を示すタイミング図である。FIG. 23 shows a voltage Ext. V CC , Int.
FIG. 5 is a timing chart showing changes in V CC and V BB .

【図２４】 図２０中のＶＰＰ発生回路の内部構成を示
す回路図である。24 is a circuit diagram showing an internal configuration of a VPP generation circuit in FIG.

【図２５】 図２４中の信号ＣＬＫ、電圧ＶＰＰを示す
タイミング図である。[Figure 25] signal CLK in FIG. 24 is a timing diagram showing the voltage V PP.

【図２６】 図２２中のＶＢＢ発生回路の内部構成を示
す回路図である。FIG. 26 is a circuit diagram showing the internal structure of the V BB generating circuit in FIG.

【図２７】 図２６中の信号ＣＬＫ、電圧ＶＢＢを示す
タイミング図である。[27] signal CLK in FIG. 26 is a timing diagram showing the voltage V BB.

【符号の説明】[Explanation of symbols]

１ 内部電源作成回路、２ 外部電源、３ 内部電源、
４，４Ａ，４Ｂ 内部電圧発生回路としてのＶＰＰ発生
回路，ＶＢＢ発生回路、５ 内部電圧、６ 電源切換回
路、７ 電圧出力切換回路、９ 内部電圧検出回路とし
てのＶＰＰレベルディテクター，ＶＢＢレベルディテク
ター、１０ 外部電圧検出回路としてのＥｘｔ．ＶＣＣ
レベルディテクター、Ｅｘｔ．ＶＣＣ 外部電源電圧、
Ｉｎｔ．ＶＣＣ 内部電源電圧。1 internal power supply creation circuit, 2 external power supply, 3 internal power supply,
4, 4A, V PP generating circuit as 4B internal voltage generating circuit, V BB generating circuit, 5 internal voltage, 6 power supply switching circuit, 7 a voltage output switching circuit, 9 an internal voltage V PP level detector as a detection circuit, V BB Level detector, Ext. 10 as an external voltage detection circuit V CC
Level detector, Ext. VCC external power supply voltage,
Int. VCC Internal power supply voltage.

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B015 HH05 JJ15 KB63 KB64 KB72 KB73 5F038 BG03 BG06 BG09 CD15 CD17 DF05 EZ20 5M024 AA24 AA50 BB29 BB32 FF02 FF03 FF22 FF27 GG13 HH11 PP01 PP02 PP03 PP07  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5B015 HH05 JJ15 KB63 KB64 KB72 KB73 5F038 BG03 BG06 BG09 CD15 CD17 DF05 EZ20 5M024 AA24 AA50 BB29 BB32 FF02 FF03 FF22 FF27 GG13 HH11 PP01 PP02 PP03 PP07

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 外部電源を入力しこの外部電源電圧を降
圧して内部電源を作成する内部電源作成回路、この内部
電源作成回路からの内部電源を入力し上記内部電源の電
圧以上の内部電圧を発生する内部電圧発生回路、および
上記外部電源電圧の変化に応じて変化する信号により制
御され、上記外部電圧が所定の電圧以上のとき、上記内
部電圧発生回路を上記内部電源作成回路からの内部電源
に接続し、上記外部電源電圧が上記所定の電圧未満のと
き、上記内部電圧発生回路を上記外部電源に直接接続す
る電源切換回路を備えたことを特徴とする半導体集積回
路の内部電圧発生装置。An internal power supply generating circuit for inputting an external power supply and stepping down the external power supply voltage to generate an internal power supply, and receiving an internal power supply from the internal power supply generating circuit to generate an internal voltage higher than the internal power supply voltage An internal voltage generating circuit that is generated, and is controlled by a signal that changes according to a change in the external power supply voltage. When the external voltage is equal to or higher than a predetermined voltage, the internal voltage generating circuit is controlled by the internal power supply And a power supply switching circuit for directly connecting the internal voltage generation circuit to the external power supply when the external power supply voltage is lower than the predetermined voltage. 【請求項２】 外部電源を入力しこの外部電源電圧を降
圧して内部電源を作成する内部電源作成回路、この内部
電源作成回路からの内部電源を入力し上記内部電源の電
圧以上の内部電圧を発生する内部電圧発生回路、および
上記外部電源電圧の変化に応じて変化する信号により制
御され、上記外部電圧が所定の電圧以上のとき、上記内
部電圧発生回路の出力を内部電圧とし、上記外部電源電
圧が上記所定の電圧未満のとき、上記外部電源の電圧を
内部電圧とする電源切換回路を備えたことを特徴とする
半導体集積回路の内部電圧発生装置。2. An internal power supply generating circuit for inputting an external power supply and stepping down the external power supply voltage to generate an internal power supply, and receiving an internal power supply from the internal power supply generating circuit to generate an internal voltage higher than the internal power supply voltage An internal voltage generating circuit that is generated, and is controlled by a signal that changes according to a change in the external power supply voltage. When the external voltage is equal to or higher than a predetermined voltage, an output of the internal voltage generating circuit is used as an internal voltage, An internal voltage generator for a semiconductor integrated circuit, comprising: a power supply switching circuit that uses the voltage of the external power supply as an internal voltage when the voltage is lower than the predetermined voltage.
JP2001379594A 2001-12-13 2001-12-13 Internal voltage generating device for semiconductor integrated circuit Pending JP2002237187A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001379594A JP2002237187A (en) 2001-12-13 2001-12-13 Internal voltage generating device for semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001379594A JP2002237187A (en) 2001-12-13 2001-12-13 Internal voltage generating device for semiconductor integrated circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13865992A Division JP3447068B2 (en) 1992-05-29 1992-05-29 Internal voltage generator for semiconductor integrated circuits

Publications (1)

Publication Number Publication Date
JP2002237187A true JP2002237187A (en) 2002-08-23

Family

ID=19186896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001379594A Pending JP2002237187A (en) 2001-12-13 2001-12-13 Internal voltage generating device for semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2002237187A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120869A (en) * 2004-10-21 2006-05-11 Oki Electric Ind Co Ltd Semiconductor integrated circuit and boosting method
JP2011134059A (en) * 2009-12-24 2011-07-07 Samsung Electronics Co Ltd Voltage stabilization device, semiconductor device using the same, and voltage stabilization method
US8493795B2 (en) 2009-12-24 2013-07-23 Samsung Electronics Co., Ltd. Voltage stabilization device and semiconductor device including the same, and voltage generation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120869A (en) * 2004-10-21 2006-05-11 Oki Electric Ind Co Ltd Semiconductor integrated circuit and boosting method
JP2011134059A (en) * 2009-12-24 2011-07-07 Samsung Electronics Co Ltd Voltage stabilization device, semiconductor device using the same, and voltage stabilization method
US8493795B2 (en) 2009-12-24 2013-07-23 Samsung Electronics Co., Ltd. Voltage stabilization device and semiconductor device including the same, and voltage generation method

Similar Documents

Publication Publication Date Title
US6927620B2 (en) Semiconductor device having a boosting circuit to suppress current consumption
US6724242B2 (en) Pump circuits and methods for integrated circuits including first and second oscillators and first and second pumps
JP2005251347A (en) Booster circuit and semiconductor device equipped with the same
JPH09288523A (en) Internal power source voltage generating circuit, internal voltage generating circuit and semiconductor device
CN107465392B (en) Oscillating circuit
JP2011511392A (en) Power supply and system for flash memory devices
US7304528B2 (en) Charge pump with speed control
US6828848B2 (en) Integrated circuit device capable of optimizing operating performance according to consumed power
US6977828B2 (en) DC-DC converter applied to semiconductor device
US7245176B2 (en) Apparatus for generating internal voltage in test mode and its method
US8139424B2 (en) Semiconductor apparatus
JPH087567A (en) Semiconductor storage device
JP2002237187A (en) Internal voltage generating device for semiconductor integrated circuit
JP2004063019A (en) Internal voltage generating circuit
GB2373865A (en) High voltage detector
JP3695966B2 (en) Semiconductor integrated circuit
US5587956A (en) Semiconductor memory device having function of generating boosted potential
JPH05336736A (en) Internal voltage generating device for semiconductor integrated circuit
KR100592772B1 (en) High voltage generating circuit
JP2006252708A (en) Voltage generating method in semiconductor memory device, and semiconductor memory device
TWI267856B (en) Power up circuit of semiconductor memory device and compensating method thereof
KR100379554B1 (en) Device for Generating Inner Power Voltage Source
KR101081878B1 (en) High voltage switch circuit for removing ripple of high voltage
JP2004038563A (en) Reference voltage control circuit
KR200266876Y1 (en) VPP generator of semiconductor memory device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050105