JP2002232786A - 画像センサピクセルの出力信号の処理方法、及び読み出し回路 - Google Patents

画像センサピクセルの出力信号の処理方法、及び読み出し回路

Info

Publication number
JP2002232786A
JP2002232786A JP2001378004A JP2001378004A JP2002232786A JP 2002232786 A JP2002232786 A JP 2002232786A JP 2001378004 A JP2001378004 A JP 2001378004A JP 2001378004 A JP2001378004 A JP 2001378004A JP 2002232786 A JP2002232786 A JP 2002232786A
Authority
JP
Japan
Prior art keywords
terminal
capacitor element
capacitor
switch means
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001378004A
Other languages
English (en)
Other versions
JP4027087B2 (ja
Inventor
Paul Hua
ホア ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Symagery Microsystems Inc
Original Assignee
Symagery Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CA002350416A external-priority patent/CA2350416A1/en
Application filed by Symagery Microsystems Inc filed Critical Symagery Microsystems Inc
Publication of JP2002232786A publication Critical patent/JP2002232786A/ja
Application granted granted Critical
Publication of JP4027087B2 publication Critical patent/JP4027087B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 固定パターンノイズを有効に取り除く、画像
センサピクセルの出力信号の処理方法を提供する。 【解決手段】 この方法は、共通端子で互いに結合され
た第１及び第２コンデンサ素子に基準電圧ＶREFを印加
するステップと、画像センサピクセルからの第１のサン
プル信号ＶS1を第１のコンデンサ素子に印加し、第１の
コンデンサ素子に電荷を配置するステップと、この電荷
を第１のコンデンサ素子から第２のコンデンサ素子に移
すステップと、画像センサピクセルからの第２のサンプ
ル信号ＶS2を第１のコンデンサ素子に印加し、第１のコ
ンデンサ素子に電荷を配置するステップと、電荷を第２
のコンデンサ素子から第１のコンデンサ素子に移し、第
２のサンプル信号ＶS2と第１のサンプル信号ＶS1との差
の関数である出力信号を提供するステップと、を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に画像走査デバ
イスに関し、より詳細にはＣＭＯＳ画像センサに関す
る。
【０００２】
【従来の技術】電気通信デバイス及び個人用携帯情報端
末の人気が高まるにつれて、新しく興味深い機能に対す
る要求も増加している。デジタルビデオ通信又ははめ込
み画像撮像装置を含みうるこのような機能は、これらの
デバイスと両立しうる仕様の、即ち、低電力消費、小さ
なサイズ、高解像度、及び高速の、変換器の使用を必要
とする。
【０００３】１９７３年２月６日発行のワイマー（Weim
er）の米国特許第３，７１５，４８５号に開示されるタ
イプの電荷結合素子（ＣＣＤ）は、画像を電気信号とし
て表すのに使用される現在最も有効な商用ＩＣ変換器で
ある。相補型金属酸化膜半導体電界効果トランジスタ
（ＣＭＯＳ）画像センサ及びＣＣＤセンサはほぼ同時期
に開発されたが、初めて製造された際に、ＣＭＯＳ画像
センサはＳＮ比が大きく、競争力のないことがわかっ
た。ＣＭＯＳ画像形成装置の基本的な例は、１９７９年
５月１５日発行のオーバら(Ohba et al)の米国特許第
４，１５５，０９４号に記載されている。
【０００４】しかしながら、ＣＭＯＳセンサには、ＣＣ
Ｄセンサに勝る利点がいくつかある。ＣＭＯＳ画像セン
サは、デジタル信号処理回路などの関連回路を画像セン
サと同一の基板に一体化させることができ、画像センサ
と連動するのに必要な周辺回路の大きさを減少させるこ
とができる。更に、集積化処理及び取得回路により、設
計者はこれらの段階間でより幅広なデータパスを利用す
ることができる。
【０００５】同様に、ＣＭＯＳ画像センサは、現行の標
準ＣＭＯＳ製造技術を用いて製造可能であり、特殊な製
造技術を必要とする代替的なＣＣＤ画像センサを使用す
るよりもコストの点で非常に有利である。ＣＭＯＳは、
より少数のマスク層を用いたより安価な技術であり、商
業的により大きい生産量を有する、より成熟した製造技
術である。ＣＣＤ技術は複雑であるため、製造の際の歩
留りがより低い。
【０００６】ＣＭＯＳ画像形成装置の不利な点であるノ
イズは、デバイス内の種々の段階で対処されている。特
に、１９７６年４月６日発行のマルーグ(Malueg)の米国
特許第３，９４９，１６２号に記載の相関二重サンプリ
ング（ＣＤＳ）が開発されている。
【０００７】ＣＤＳは、画像ピクセルから情報を読み出
す際に用いられる。この動作は、まず、ピクセルエレメ
ント（素子）に蓄積された電荷のレベルを読み出してこ
れをコンデンサに蓄積し、次にピクセルエレメントに蓄
積された電荷をリセット電圧によって読み出してこれを
コンデンサに蓄積することにより行われる。次にこれら
の２つの信号は組み合わされ、ピクセル信号を表すノイ
ズの低減された信号が形成される。このプロセスは、暗
電流ノイズ、浮動拡散ノードからのｋＴ／Ｃノイズ、ピ
クセル内のしきい値電圧差から生じるＭＯＳトランジス
タの固定パターンノイズ（ＦＰＮ）、及びソースフォロ
アＭＯＳトランジスタによって生じる低周波数ノイズな
ど、アクティブピクセルセンサ（ＡＰＳ）に関連するノ
イズの殆どを低減する。しかしながら、このプロセス
は、列（コラム）読み出し回路におけるコンデンサの不
整合が一因となる、列に関連したＦＰＮを低減しない。
【０００８】
【発明が解決しようとする課題】従って、列読み出し回
路によって生じる固定パターンノイズを有効に取り除く
方法及び装置が必要である。
【０００９】本発明は、画像センサピクセルの出力信号
の処理方法及び装置に関する。
【００１０】
【課題を解決するための手段】この方法は、共通端子で
互いに結合された第１及び第２コンデンサ素子に基準電
圧ＶREFを印加するステップと、画像センサピクセルか
らの第１のサンプル信号ＶS1を第１のコンデンサ素子に
印加し、第１のコンデンサ素子に電荷を配置するステッ
プと、この電荷を第１のコンデンサ素子から第２のコン
デンサ素子に移すステップと、画像センサピクセルから
の第２のサンプル信号ＶS2を第１のコンデンサ素子に印
加し、第１のコンデンサ素子に電荷を配置するステップ
と、電荷を第２のコンデンサ素子から第１のコンデンサ
素子に移し、第２のサンプル信号ＶS2と第１のサンプル
信号ＶS1との差の関数である出力信号を提供するステッ
プと、を含む。
【００１１】本発明の別の態様によると、演算増幅器が
第１コンデンサ素子と第２コンデンサ素子との間の共通
端子に結合されており、演算増幅器の出力はＶO＝ＶS2
−ＶS 1＋ＶREFである。更に、ＶS1はピクセル上の光強
度に比例するサンプル電圧であり、ＶS2はピクセルリセ
ット電圧である。
【００１２】本発明の更なる態様に関しては、画像セン
サピクセル用の読み出し回路は、第１及び第２の端子を
有する第１のコンデンサ素子と、第１及び第２の端子を
有する第２のコンデンサ素子と、入力端子及び出力端子
を有し、入力端子が第１及び第２のコンデンサ素子の第
２端子に接続された増幅器と、を含む。読み出し回路
は、基準電圧と第１のコンデンサ素子の第１端子との間
に接続された第１のスイッチと、ピクセルと第１のコン
デンサ素子の第１端子との間に接続された第２のスイッ
チと、基準電圧と第２のコンデンサ素子の第１端子との
間に接続された第３のスイッチと、増幅器の入力端子と
出力端子との間に接続された第４のスイッチと、第２の
コンデンサ素子の第２端子と増幅器の出力端子との間に
接続された第５のスイッチと、第１のコンデンサ素子の
第１端子と増幅器の出力端子との間に接続された第６の
スイッチと、を更に含む。
【００１３】本発明の更なる態様に関して、読み出し回
路は、第１〜第６のスイッチを制御するコントローラを
更に含む。特に、コントローラは第１、第３、及び第４
のスイッチを同時に閉め、第２及び第５のスイッチを同
時に閉め、第２及び第４のスイッチを同時に閉め、そし
て第３及び第６のスイッチを同時に閉めるようになって
いる。
【００１４】本発明の特定の態様によると、増幅器は、
基準電圧に接続するための基準端子を有するＣＭＯＳ演
算増幅器であり、スイッチは全てＣＭＯＳトランジスタ
である。
【００１５】本発明の別の態様によると、前述の読み出
し回路の作動方法は、全てのスイッチを開くステップ
と、第１、第３、及び第４のスイッチを閉めるステップ
と、全てのスイッチを開くステップと、第２及び第５の
スイッチを閉めるステップと、第５のスイッチを開いて
第４のスイッチを閉めるステップと、全てのスイッチを
開くステップと、第３及び第６のスイッチを閉めるステ
ップと、演算増幅器の出力端子の出力電圧ＶOを読み取
るステップと、を含む。
【００１６】基準電圧がＶREFに等しく、ピクセルサン
プル信号がＶS1及びＶS2である場合、ＶO＝ＶS2−ＶS1
＋ＶREFである。ＶS1がピクセル上の光強度に比例する
サンプル電圧であり、ＶS2がピクセルリセット電圧であ
る場合、出力ＶOは、第１及び第２のコンデンサ素子の
値に依存しないピクセル上の光強度の関数である。
【００１７】本発明の態様及び利点、ならびに本発明の
種々の実施の形態の構造及び作用は、添付の図面に関連
させて本発明の下記の説明を検討するにつれ、当業者に
は明白になるであろう。
【００１８】本発明は、添付の図面を参照して説明され
る。
【００１９】
【発明の実施の形態】基本的な相関二重サンプリング
（ＣＤＳ）列読み出し回路１００が図１に示されてい
る。回路１００は、演算増幅器１０１、コンデンサ１０
５及び１０７、ならびにトランジスタ１０２、１０６、
１０９、及び１１０を含む。列のビットラインはライン
１２０を介してトランジスタ１０２のソースに接続され
ている。回路１００は、このビットラインから第１の有
効ピクセル電荷ＶA、そしてリセットピクセル電荷ＶBを
以下のように連続的にサンプリングする。
【００２０】第１の周期の際、大きな値の信号φAがト
ランジスタ１０２、１０６、及び１１０のゲートに印加
され、これらは導電状態になる。トランジスタ１０９
は、ゲートの信号の値が小さいため、非導電状態であ
る。この周期の間、フィードバックコンデンサ１０７は
演算増幅器１０１のオフセット電圧ＶOS1に帯電され、
入力コンデンサ１０５は、（ライン１１５の基準電圧Ｖ
REF−演算増幅器のオフセット電圧ＶOS1）を入力ピクセ
ル電圧ＶAから引いて得られた値に帯電される。従っ
て、コンデンサ１０５における電荷Ｑ1は下記のように
なる。 Ｑ1＝［ＶA−（ＶREF−ＶOS1）］Ｃ1
【００２１】第２の周期の際、トランジスタ１０６及び
１１０は非導電モードになり、トランジスタ１０２及び
１０９は、大きな値の信号φBをトランジスタ１０２及
び１０９のゲートに印加することによって導電モードに
なる。これにより、演算増幅器１０１は電荷フィードバ
ック増幅設定になる。これと同時に、ＶBがライン１２
０に印加される。コンデンサ１０５及び１０７のキャパ
シタンスが整合している場合、フィードバックコンデン
サ１０７に蓄積されたオフセット電圧ＶOS1は演算増幅
器のオフセット電圧ＶOS2を補償し、入力電圧の差がＶO
として出力端子１１３に伝わる。ここで、ＶO＝ＶREF＋
ＶA−ＶBである。しかしながら、コンデンサ１０５及び
１０７が不整合である場合、電圧差（ＶA−ＶB）は増幅
され、蓄積されたオフセット電圧ＶOS1は第２のサンプ
リングの際にオフセット電圧ＶOS2の増幅効果を相殺し
ない。これにより、コンデンサの不整合による列のＦＰ
Ｎが生じる。
【００２２】この問題は、本発明に従って、図２に示さ
れる列読み出し回路２００によって解決される。読み出
し回路の対応クロック信号が図３に示されている。図３
は、クロック信号φ1、φ2、φ3、及びφ4を示してい
る。トランジスタ２１０、２０２、及び２０６にそれぞ
れ送られる、組み合わされたクロック信号φ1＋φ4、φ
2＋φ3、及びφ1＋φ3も示されている。サンプル信号Ｖ
S1及びＶS2も図３に示されている。回路２００は、読み
出し回路２００を介する電荷の流れを制御する、ＮＭＯ
Ｓトランジスタ２０２、２０３、２０６、２０９、２１
０、及び２１４などのいくつかのスイッチングデバイス
と、ピクセルの電荷の読み出し値を蓄積する２つのコン
デンサ素子２０５及び２０７と、最終的な読み出し値を
増幅させる演算増幅器２０１と、を含む。図面及び後述
の説明において、コンデンサ２０５及び２０７のそれぞ
れの値Ｃ1及びＣ2は、この場合では工程の不整合として
知られる、集積回路の形成工程に特有の差により、互い
に対して等しくない。増幅器２０１の、コンデンサ２０
５及び２０７の値への依存性を取り除くことによってこ
れらの差を効果的に吸収することが、本発明の意図する
ところである。
【００２３】読み出しの第１ステップ即ちリセットステ
ップでは、図４に示されるように、列読み出し回路２０
０は、トランジスタ２０３、２０６、及び２１０のゲー
トでφ1を高論理レベルに設定し、これらのトランジス
タを導電状態にすることによってリセットされる。他の
トランジスタは全て、非導電状態のままにされる。これ
により、基準電圧ＶREFが第１のコンデンサ素子２０５
の陽極及び第２のコンデンサ２０７の陽極に接続され
る。このステップは、コンデンサ２０５及び２０７の電
荷を演算増幅器２０１のオフセット電圧ＶOSに設定し、
出力ＶOを（基準電圧ＶREF−オフセット電圧ＶOS）に設
定する。要約すると、以下のようになる。 ＶC1＝ＶOS （式１．１） ＶC2＝ＶOS （式１．２） ＶO＝ＶREF−ＶOS （式１．３）
【００２４】図５に示されるような第２のステップは、
第１のサンプル信号ＶS1の取得である。この信号の取得
は、φ1を低論理レベルに戻し、φ2を高論理レベルに上
げることによって達成される。φ2がトランジスタ２０
２及び２０９のゲートに印加されると、これらのトラン
ジスタは導電状態になる。他のトランジスタは全て、非
導電状態にある。ライン２２０は、第１のサンプル電圧
ＶS1を有するピクセルエレメントに列のラインを介して
接続される。
【００２５】第１のコンデンサ２０５の陽極は予めＶ
REFに帯電されているため、このノードにＶS1を取り込
むと電荷の差が生じる。電荷保存の法則により、２つの
コンデンサ２０５及び２０７間の電荷の総量は変化しな
い。即ち、下記の通りである。 Ｑ1＋Ｑ2＝Ｋ （式２．１） 式中、Ｑはコンデンサに関連する電荷であり、ΔＱはコ
ンデンサにおける電荷の差であり、Ｋは定数である。即
ち、ΔＱ1＋ΔＱ2＝０である。
【００２６】電荷保存の法則から、この回路に関連する
式を決定することができる。 ＶC1＝ＶS1−（ＶREF−ＶOS） （式２．２）
【００２７】電荷保存の法則から、下記のようになる。 ΔＶC1＝−（ＶREF−ＶS1） ΔＱ1＝−（ＶREF−ＶS1）×Ｃ1
【００２８】次いで、 ΔＱ2＝−ΔＱ1 ΔＱ2＝＋（ＶREF−ＶS1）×Ｃ1
【００２９】そして、 ＶC2＝ＶC2OLD＋ΔＱ2／Ｃ2
【００３０】従って、 ＶC2＝ＶOS＋（Ｃ1／Ｃ2）×（ＶREF−ＶS1） （式２．３）
【００３１】もちろん、 ＶC2＝ＶO−（ＶREF−ＶOS） であるので、下記のようになる。
【００３２】 ＶO＝ＶREF＋（Ｃ1／Ｃ2）×（ＶREF−ＶS1） （式２．４）
【００３３】本質的に、回路はピクセルデータの第１の
サンプリングを完了した。このサンプリングは、第１の
サンプル信号を第１のコンデンサ２０５に配置し、次に
取得された第１ピクセルデータを第２のコンデンサ２０
７に移すことによって達成された。これにより第１のコ
ンデンサ２０５に回路スペースがもたらされ、ピクセル
データの第２のサンプル信号ＶS2がこのスペースを用い
て取得される。
【００３４】図６に示されるような、第２のサンプル信
号ＶS2の取得を含む第３のステップは、φ2信号を低論
理レベルに戻し、φ3信号を高論理レベルに設定するこ
とによって行われる。これによってトランジスタ２０２
及び２０６は導電状態になり、回路２００内の他のトラ
ンジスタは全て非導電状態のままである。
【００３５】これにより、ライン２２０からの第２のサ
ンプル信号ＶS2を第１のコンデンサ２０５の陽極に配置
することができる。コンデンサ２０５の両側にかかる電
圧は下記の値を有する。 ＶC1＝ＶS2−（ＶREF−ＶOS） （式３．１）
【００３６】同様に、演算増幅器２０１の出力は演算増
幅器２０１の反転入力２１６に関係しているため、下記
の値となる。 ＶO＝ＶREF−ＶOS （式３．２）
【００３７】更に、第２のコンデンサ素子２０７の陽極
は影響を及ぼすあらゆる電位から切断されており、陰極
は前のステップと同一の電圧に維持されているため、前
のステップの電荷を維持することができる。従って、以
下のようになる。 ＶC2＝ＶOS＋（Ｃ1／Ｃ2）×（ＶREF−ＶS1） （式３．３）
【００３８】本質的に、第１のサンプル信号ＶS1は取得
され、第２のコンデンサ２０７に蓄えられた。次いで、
第２のサンプル信号ＶS2が取得され、第１のコンデンサ
素子２０５に蓄えられた。これにより、２つのピクセル
データ値を評価するステップのみが残る。
【００３９】図７に示すような、ピクセルデータの評価
に関する第４のステップは、φ3を低論理レベルに戻
し、φ4を高論理レベルにすることによって達成され
る。φ4クロック信号はトランジスタ２１４及び２１０
を制御し、トランジスタ２１４及び２１０のゲートでφ
4を高論理レベルに設定することによりトランジスタ２
１４及び２１０が導電状態になり、他のトランジスタは
全て非導電状態のままである。
【００４０】演算増幅器２０１の入力値間の実質上の短
絡により、コンデンサ２０７の陽極はＶREFに接続され
ており、陰極は（ＶREF−ＶOS）に接続されている。こ
れにより、以下の値の電荷がコンデンサ２０７上に設け
られる。 Ｑ2＝ＶREF−（ＶREF−ＶOS）×Ｃ2
【００４１】従って、下記のようになる。 ＶC2＝ＶOS （式４．１）
【００４２】電荷保存の法則によると、 ΔＱ1＋ΔＱ2＝０
【００４３】従って、 ΔＶC2＝ＶC2NEW−ＶC2OLD ΔＶC2＝ＶOS−［（Ｃ1／Ｃ2）×（ＶREF−ＶS1）＋ＶOS］ ＝−（Ｃ1／Ｃ2）×（ＶREF−ＶS1） ΔＱ2＝Ｃ2×ΔＶC2 ＝−Ｃ1×（ＶREF−ＶS1）
【００４４】また、 ΔＱ1＝−ΔＱ2 だから、下記のようになる。
【００４５】ΔＶC1＝ΔＱ1／Ｃ1 ＝ＶREF−ＶS1 ＶC1＝ＶC1OLD＋ΔＶC1 ＝（ＶS2−（ＶREF−ＶOS））＋（ＶREF−ＶS1） ＶC1＝ＶS2−ＶS1＋ＶOS （式４．２）
【００４６】また、下記のようにも表すことができる。 ＶC1＝ＶO−（ＶREF−ＶOS）
【００４７】従って、 ＶO＝ＶC1＋（ＶREF−ＶOS）
【００４８】よって、下記のように決定することができ
る。 ＶO＝ＶS2−ＶS1＋ＶREF （式４．３）
【００４９】ここまで生じたことに関しては、第２のコ
ンデンサ２０７に蓄積された電荷が第１のコンデンサ２
０５に移され、回路２００の出力ＶOには評価が残され
る。コンデンサ２０５及び２０７の値とは独立した評価
が増幅器において使用され、従って、工程の不整合によ
って生じる、コンデンサ２０５及び２０７に関連したノ
イズを有効に取り除く。更に、本発明は、コンデンサ２
０５及び２０７間の差が小さいか又は存在しない場合で
も、同様に適用可能である。
【００５０】従って、ＣＭＯＳ画像形成装置用の独特で
有用な列読み出し回路が上記に詳細に説明された。しか
しながら、本発明は必ずしもＣＭＯＳ画像形成装置に限
られているわけではなく、読み出し回路からのノイズな
しで２つの電気信号の評価を行わなくてはならないいか
なる状況下でも本発明を用いることができる。
【００５１】本発明は、目下最も実用的で好適な実施の
形態とみなされるものに従って説明されたが、本発明は
ここに開示された実施の形態に限定されないことを理解
せねばならない。請求の範囲に定義されるような本発明
の趣意及び範囲から逸脱せずに種々の変更物や同等の構
造及び機能が形成可能であることを、当業者は理解する
であろう。従って、請求の範囲に定義されるような本発
明に対しては、このような変更物、ならびに同等の構造
及び機能を全て含むように、最も広義の解釈がなされる
必要がある。
【図面の簡単な説明】
【図１】基本的な従来技術の相関二重サンプリング（Ｃ
ＤＳ）列読み出し回路を示す図である。
【図２】本発明の列読み出し回路を示す図である。
【図３】列読み出し回路のための制御信号を示す図であ
る。
【図４】読み出し処理のステップを概略的に例示する図
である。
【図５】読み出し処理のステップを概略的に例示する図
である。
【図６】読み出し処理のステップを概略的に例示する図
である。
【図７】読み出し処理のステップを概略的に例示する図
である。
【符号の説明】
２００ 列読み出し回路 ２０１ 演算増幅器 ２０２、２０３、２０６、２０９、２１０、２１４
トランジスタ ２０３、２０７ コンデンサ ２２０ ライン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA05 AB01 BA14 CA02 DD09 FA06 5C024 CX04 CX05 CX06 CX07 CX08 GY31 HX13 HX29

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 第１のコンデンサ素子が第２のコンデン
    サ素子に結合された読み取り回路における画像センサピ
    クセルの出力信号の処理方法であって、 （ａ）前記第１及び第２のコンデンサ素子に基準電圧Ｖ
    REFを印加するステップと、 （ｂ）前記画像センサピクセルからの第１のサンプル信
    号ＶS1を前記第１のコンデンサ素子に印加し、前記第１
    のコンデンサ素子に電荷を配置するステップと、 （ｃ）前記電荷を前記第１のコンデンサ素子から前記第
    ２のコンデンサ素子に移すステップと、 （ｄ）前記画像センサピクセルからの第２のサンプル信
    号ＶS2を前記第１のコンデンサ素子に印加し、前記第１
    のコンデンサ素子に電荷を配置するステップと、 （ｅ）前記電荷を前記第２のコンデンサ素子から前記第
    １のコンデンサ素子に移し、前記第２のサンプル信号Ｖ
    S2と前記第１のサンプル信号ＶS1との差の関数である出
    力信号を提供するステップと、 を含む、画像センサピクセルの出力信号の処理方法。
  2. 【請求項２】 前記ステップ（ｅ）が、前記電荷を前記
    第２のコンデンサ素子から前記第１のコンデンサ素子に
    移し、ＶO＝ＶS2−ＶS1＋ＶREFである出力信号ＶOを提
    供することを含む、請求項１記載の方法。
  3. 【請求項３】 ＶS1はピクセル上の光強度に比例するサ
    ンプル電圧であり、ＶS2はピクセルリセット電圧であ
    る、請求項１記載の方法。
  4. 【請求項４】 入力端子、基準端子、及び出力端子を備
    える演算増幅器と、第１及び第２の端子を有し、前記第
    ２端子が前記入力端子に結合された第１のコンデンサ
    と、第１及び第２の端子を有し、前記第２端子が前記入
    力端子に結合された第２のコンデンサと、を有する読み
    出し回路における、画像センサピクセルの出力信号の処
    理方法であって、 （ａ）前記演算増幅器の前記基準端子を基準電圧ＶREF
    に接続するステップと、 （ｂ）前記基準電圧ＶREFを前記第１及び第２のコンデ
    ンサ素子の前記第１端子に印加するステップと、 （ｃ）前記画像センサピクセルからの第１のサンプル信
    号ＶS1を前記第１のコンデンサ素子の前記第１端子に印
    加し、前記第１のコンデンサ素子に電荷を配置するステ
    ップと、 （ｄ）前記電荷を前記第１のコンデンサ素子から前記第
    ２のコンデンサ素子に移すステップと、 （ｅ）前記画像センサピクセルからの第２のサンプル信
    号ＶS2を前記第１のコンデンサ素子の前記第１端子に印
    加し、前記第１のコンデンサ素子に電荷を配置するステ
    ップと、 （ｆ）前記電荷を前記第２のコンデンサ素子から前記第
    １のコンデンサ素子に移し、前記第２のサンプル信号Ｖ
    S2と前記第１のサンプル信号ＶS1との差の関数である出
    力信号ＶOを前記演算増幅器の前記出力端子に提供する
    ステップと、 を含む、画像センサピクセルの出力信号の処理方法。
  5. 【請求項５】 ＶO＝ＶS2−ＶS1＋ＶREFである、請求項
    ４記載の方法。
  6. 【請求項６】 ＶS1はピクセル上の光強度に比例するサ
    ンプル電圧であり、ＶS2はピクセルリセット電圧であ
    る、請求項４記載の方法。
  7. 【請求項７】 入力端子、第１の基準電圧に接続された
    基準端子、及び出力端子を備える演算増幅器と、第１及
    び第２の端子を有し、前記第２端子が前記入力端子に結
    合された第１のコンデンサ素子と、第１及び第２の端子
    を有し、前記第２端子が前記入力端子に結合された第２
    のコンデンサ素子と、第２の基準電圧と前記第１のコン
    デンサ素子の前記第１端子との間に接続された第１のス
    イッチ手段と、ピクセルと前記第１のコンデンサ素子の
    前記第１端子との間に接続された第２のスイッチ手段
    と、第３の基準電圧と前記第２のコンデンサ素子の前記
    第１端子との間に接続された第３のスイッチ手段と、前
    記演算増幅器の前記入力端子と前記出力端子との間に接
    続された第４のスイッチ手段と、前記第２のコンデンサ
    素子の前記第２端子と前記演算増幅器の前記出力端子と
    の間に接続された第５のスイッチ手段と、前記第１のコ
    ンデンサ素子の前記第１端子と前記演算増幅器の前記出
    力端子との間に接続された第６のスイッチ手段と、を有
    する読み出し回路における、画像センサピクセルの出力
    信号の処理方法であって、 （ａ）全ての前記スイッチ手段を開くステップと、 （ｂ）前記第１、第３、及び第４のスイッチ手段を閉め
    るステップと、 （ｃ）全ての前記スイッチ手段を開くステップと、 （ｄ）前記第２及び第５のスイッチ手段を閉めるステッ
    プと、 （ｅ）前記第５のスイッチ手段を開き、前記第４のスイ
    ッチ手段を閉めるステップと、 （ｆ）全ての前記スイッチ手段を開くステップと、 （ｇ）前記第３及び第６のスイッチ手段を閉めるステッ
    プと、 （ｈ）前記演算増幅器の前記出力端子の前記出力電圧Ｖ
    Oを読み取るステップと、 を含む、画像センサピクセルの出力信号の処理方法。
  8. 【請求項８】 前記第１、第２、及び第３の基準電圧が
    ＶREFに等しい、請求項７記載の方法。
  9. 【請求項９】 前記ステップ（ｄ）が、ピクセルのサン
    プル信号ＶS1を前記第１のコンデンサ素子に印加するこ
    とを含む、請求項８記載の方法。
  10. 【請求項１０】 前記ステップ（ｅ）が、ピクセルのサ
    ンプル信号ＶS2を前記第１のコンデンサ素子に印加する
    ことを含む、請求項９記載の方法。
  11. 【請求項１１】 ＶO＝ＶS2−ＶS1＋ＶREFである、請求
    項１０記載の方法。
  12. 【請求項１２】 ＶS1はピクセル上の光強度に比例する
    サンプル電圧であり、ＶS2はピクセルリセット電圧であ
    る、請求項１１記載の方法。
  13. 【請求項１３】 画像センサピクセル用の読み出し回路
    であって、 第１及び第２の端子を有する第１のコンデンサ手段と、 第１及び第２の端子を有する第２のコンデンサ手段と、 入力端子及び出力端子を有し、前記第１及び第２のコン
    デンサ手段の前記第２端子が前記入力端子に接続された
    増幅器手段と、 前記第１のコンデンサ手段の前記第１端子に接続された
    第１のスイッチ手段と、 前記第２のコンデンサ手段の前記第１端子に接続された
    第２のスイッチ手段と、 前記増幅器手段の前記入力端子と前記出力端子との間に
    接続された第３のスイッチ手段と、 前記第２のコンデンサ手段の前記第２端子と前記増幅器
    手段の前記出力端子との間に接続された第４のスイッチ
    手段と、 前記第１のコンデンサ手段の前記第１端子と前記増幅器
    手段の前記出力端子との間に接続された第５のスイッチ
    手段と、 を含む、読み出し回路。
  14. 【請求項１４】 前記増幅器手段が、基準電圧ＶREFに
    接続された基準端子を更に含む、請求項１３記載の読み
    出し回路。
  15. 【請求項１５】 前記第１のスイッチ手段が、 前記第１のコンデンサ手段の前記第１端子を基準電圧Ｖ
    REFに結合する第１の結合手段と、 前記第１のコンデンサ手段の前記第１端子をピクセルに
    結合する第２の結合手段と、 を含む、請求項１４記載の読み出し回路。
  16. 【請求項１６】 前記第２のスイッチ手段が、前記第２
    のコンデンサ手段の前記第１端子を基準電圧ＶREFに結
    合する、請求項１５記載の読み出し回路。
  17. 【請求項１７】 前記第１及び第２の結合手段と、前記
    第２、第３、第４、及び第５のスイッチ手段とを制御す
    る手段を含む、請求項１６記載の読み出し回路。
  18. 【請求項１８】 前記制御手段は、前記第２のスイッチ
    手段、前記第３のスイッチ手段、及び前記第１の結合手
    段をほぼ同時に閉める、請求項１７記載の読み出し回
    路。
  19. 【請求項１９】 前記制御手段は、前記第４のスイッチ
    手段及び前記第２の結合手段をほぼ同時に閉める、請求
    項１８記載の読み出し回路。
  20. 【請求項２０】 前記制御手段は、前記第３のスイッチ
    手段及び前記第２の結合手段をほぼ同時に閉める、請求
    項１９記載の読み出し回路。
  21. 【請求項２１】 前記制御手段は、前記第２のスイッチ
    手段及び前記第５のスイッチ手段をほぼ同時に閉める、
    請求項２０記載の読み出し回路。
  22. 【請求項２２】 前記第１及び第２の結合手段、ならび
    に前記第２、第３、第４、及び第５のスイッチ手段はト
    ランジスタである、請求項１６記載の読み出し回路。
  23. 【請求項２３】 前記第１及び第２の結合手段、ならび
    に前記第２、第３、第４、及び第５のスイッチ手段はＣ
    ＭＯＳトランジスタである、請求項１６記載の読み出し
    回路。
JP2001378004A 2000-12-20 2001-12-12 画像センサピクセルの出力信号の処理方法、及び読み出し回路 Expired - Fee Related JP4027087B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25649100P 2000-12-20 2000-12-20
CA60/256491 2001-06-14
CA002350416A CA2350416A1 (en) 2000-12-20 2001-06-14 Image sensor with correlated double sampling technique using switched-capacitor technology
CA2350416 2001-06-14

Publications (2)

Publication Number Publication Date
JP2002232786A true JP2002232786A (ja) 2002-08-16
JP4027087B2 JP4027087B2 (ja) 2007-12-26

Family

ID=25682617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001378004A Expired - Fee Related JP4027087B2 (ja) 2000-12-20 2001-12-12 画像センサピクセルの出力信号の処理方法、及び読み出し回路

Country Status (2)

Country Link
EP (1) EP1220534A1 (ja)
JP (1) JP4027087B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022903A1 (ja) * 2003-08-29 2005-03-10 Rohm Co., Ltd. 光電変換装置
JP2007502068A (ja) * 2003-08-08 2007-02-01 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用
JP2007336157A (ja) * 2006-06-14 2007-12-27 Olympus Corp 固体撮像装置
US7692702B2 (en) 2005-07-01 2010-04-06 Seiko Epson Corporation Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
JP2010183400A (ja) * 2009-02-06 2010-08-19 Texas Instr Japan Ltd 増幅回路及び撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104266764B (zh) * 2014-09-30 2017-05-03 天津工业大学 一种用于红外面阵型探测器的读出电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946597A (ja) * 1995-07-31 1997-02-14 Sony Corp 固体撮像装置およびその駆動方法
US6222175B1 (en) * 1998-03-10 2001-04-24 Photobit Corporation Charge-domain analog readout for an image sensor
US6342919B2 (en) * 1999-04-08 2002-01-29 Nucore Technology, Inc. Power saving method using interleaved programmable gain amplifier and A/D converters for digital imaging devices

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502068A (ja) * 2003-08-08 2007-02-01 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用
JP4851326B2 (ja) * 2003-08-08 2012-01-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用
WO2005022903A1 (ja) * 2003-08-29 2005-03-10 Rohm Co., Ltd. 光電変換装置
US7420600B2 (en) 2003-08-29 2008-09-02 Rohm Co., Ltd. Photoelectric conversion apparatus with circuitry to offset dark noise
US7692702B2 (en) 2005-07-01 2010-04-06 Seiko Epson Corporation Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
JP2007336157A (ja) * 2006-06-14 2007-12-27 Olympus Corp 固体撮像装置
JP2010183400A (ja) * 2009-02-06 2010-08-19 Texas Instr Japan Ltd 増幅回路及び撮像装置

Also Published As

Publication number Publication date
JP4027087B2 (ja) 2007-12-26
EP1220534A1 (en) 2002-07-03

Similar Documents

Publication Publication Date Title
KR100399954B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
US7697051B2 (en) Image sensor with pixels having multiple capacitive storage elements
US7612817B2 (en) CMOS image sensor with noise cancellation
Ma et al. A single-chip CMOS APS camera with direct frame difference output
JP4362156B2 (ja) Ｃｍｏｓ領域アレイ・センサのための逐次相関ダブル・サンプリング方式
US6864919B2 (en) Image sensor with correlated double sampling technique using switched-capacitor technology
JP2002330349A (ja) Ｘｙアドレス型固体撮像装置
US20060044436A1 (en) Solid-state imaging device
JP4558216B2 (ja) Ｃｍｏｓイメージセンサーのアクティブピクセル回路
WO2002101832A2 (en) Cmos image sensor and method for operating a cmos image sensor with increased dynamic range
JP2001128070A (ja) 自己補償型相関二重サンプリング回路
JPH11275471A (ja) アクティブ画素センサの読み出しチャネル
JP2002064751A (ja) 固体撮像装置
CN112004037B (zh) 图像传感器像素结构
JP2003511920A (ja) 能動画素センサによる時間遅延積分画像形成
CN111787250B (zh) 比较器电路、图像感测装置及方法
US6995797B2 (en) Charge detecting device for a solid state imaging device
US20110058082A1 (en) CMOS Image Sensor with Noise Cancellation
JP4027087B2 (ja) 画像センサピクセルの出力信号の処理方法、及び読み出し回路
JP2004266597A (ja) 全画素同時電子シャッタ機能つきイメージセンサ
US8045028B1 (en) Six transistor (6T) pixel architecture
US8648950B2 (en) Image sensor for minimizing variation of control signal level
Xu et al. A new digital-pixel architecture for CMOS image sensor with pixel-level ADC and pulse width modulation using a 0.18/spl mu/m CMOS technology
CN112866590A (zh) 一种减小图像传感器时序电路误差值的方法
CN216313265U (zh) 一种双存储cmos图像传感器电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees