JP2002217379A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor deviceInfo
- Publication number
- JP2002217379A JP2002217379A JP2001014397A JP2001014397A JP2002217379A JP 2002217379 A JP2002217379 A JP 2002217379A JP 2001014397 A JP2001014397 A JP 2001014397A JP 2001014397 A JP2001014397 A JP 2001014397A JP 2002217379 A JP2002217379 A JP 2002217379A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- impurity
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多結晶シリコン
（ポリシリコン）からなる抵抗膜を有する半導体装置の
製造方法に関する。The present invention relates to a method of manufacturing a semiconductor device having a resistive film made of polycrystalline silicon (polysilicon).
【０００２】[0002]
【従来の技術】一般に半導体装置に抵抗体を形成する場
合、抵抗体は半導体装置の基板内に拡散領域として形成
された抵抗層を利用するか、又は半導体基板の上面に絶
縁膜を介して形成した抵抗性の多結晶シリコン膜が利用
されている。2. Description of the Related Art Generally, when a resistor is formed on a semiconductor device, the resistor is formed by using a resistance layer formed as a diffusion region in a substrate of the semiconductor device, or by forming an insulating film on an upper surface of the semiconductor substrate. A resistive polycrystalline silicon film is used.
【０００３】図７及び図８は、従来の多結晶シリコンを
使用した抵抗体を有する半導体装置の製造方法を示して
いる。FIGS. 7 and 8 show a conventional method of manufacturing a semiconductor device having a resistor using polycrystalline silicon.
【０００４】（イ）先ず、図７に示すように、半導体基
板（シリコン基板）１を用意し、半導体基板１の一方の
主面に熱酸化法若しくはＣＶＤ法によりシリコン酸化膜
（ＳｉＯ2膜）からなる絶縁膜２を形成する。更に、こ
の絶縁膜２の上に、ＣＶＤ法によりノンドープの多結晶
シリコン膜３を堆積させる。(A) First, as shown in FIG. 7, a semiconductor substrate (silicon substrate) 1 is prepared, and a silicon oxide film (SiO 2 film) is formed on one main surface of the semiconductor substrate 1 by a thermal oxidation method or a CVD method. Is formed. Further, a non-doped polycrystalline silicon film 3 is deposited on the insulating film 2 by a CVD method.
【０００５】（ロ）次に、図８に示すように、ノンドー
プの多結晶シリコン膜３に、例えばボロン（Ｂ）などの
不純物をイオン注入法等により導入する。イオン注入直
後の導入された不純物イオンは電気的に活性ではないの
でキャリア密度はイオン注入前とほとんど変わらず、多
結晶シリコン膜３の電気抵抗は高いままである。(B) Next, as shown in FIG. 8, an impurity such as boron (B) is introduced into the non-doped polycrystalline silicon film 3 by an ion implantation method or the like. Since the impurity ions introduced immediately after the ion implantation are not electrically active, the carrier density is almost the same as before the ion implantation, and the electrical resistance of the polycrystalline silicon film 3 remains high.
【０００６】（ハ）次に、この多結晶シリコン膜３を所
望の形状にパターニングし、ｐ型の導電型を有する多結
晶シリコン膜３からなる抵抗体（以下において、「ポリ
シリコン抵抗体３」と言う。）が得られる。(C) Next, the polycrystalline silicon film 3 is patterned into a desired shape, and a resistor made of the polycrystalline silicon film 3 having a p-type conductivity (hereinafter referred to as a "polysilicon resistor 3") Is obtained.)
【０００７】（ニ）次に、このポリシリコン抵抗体３の
上面をシリコン酸化膜などの絶縁膜（図示省略する。）
によって被覆した後、ポリシリコン抵抗体３に熱処理
（活性化アニール処理）を施す。これにより、多結晶シ
リコン膜３内の不純物イオンが電気的に活性化し、キャ
リア密度が増大し、所望の抵抗値を有するポリシリコン
抵抗体３が得られる。(D) Next, the upper surface of the polysilicon resistor 3 is covered with an insulating film such as a silicon oxide film (not shown).
After that, the polysilicon resistor 3 is subjected to a heat treatment (activation annealing treatment). Thereby, impurity ions in the polycrystalline silicon film 3 are electrically activated, the carrier density is increased, and the polysilicon resistor 3 having a desired resistance value is obtained.
【０００８】（ホ）その後、このポリシリコン抵抗体３
の上面を被覆する絶縁膜上にコンタクトホールを開口し
て、このポリシリコン抵抗体３に電気的に接続される電
極などを形成することにより、ポリシリコン抵抗体３を
有する半導体装置が完成する。(E) Thereafter, the polysilicon resistor 3
A contact hole is opened on an insulating film covering the upper surface of the semiconductor device, and an electrode or the like electrically connected to the polysilicon resistor 3 is formed, whereby a semiconductor device having the polysilicon resistor 3 is completed.
【０００９】このようなポリシリコン抵抗体３の形成方
法によれば、多結晶シリコン膜３に導入する不純物のド
ーズ量を制御するか、又は熱処理条件（温度、時間）を
変えることにより、不純物の活性化率を制御することに
より、所望の抵抗値を有する多結晶シリコン膜３を得る
ことが出来る。例えば、このような方法によれば、多結
晶シリコン膜３に不純物としてＢを使用して、これをイ
オン注入することにより、８ｋΩ程度の比較的高抵抗の
抵抗膜も形成することが出来る。According to such a method of forming the polysilicon resistor 3, the impurity dose is controlled by controlling the dose of the impurity introduced into the polycrystalline silicon film 3 or by changing the heat treatment conditions (temperature and time). By controlling the activation rate, a polycrystalline silicon film 3 having a desired resistance value can be obtained. For example, according to such a method, a relatively high-resistance resistance film of about 8 kΩ can be formed by using B as an impurity in the polycrystalline silicon film 3 and ion-implanting the same.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、上記方
法では、導電性を付与する不純物としてＢのみを使用し
た場合、水素（Ｈ）による抵抗値変動が起こり易く、所
望の抵抗値を維持することが困難（不安定）であること
が確認されている。即ち、多結晶シリコン膜中には多数
のダングリングボンドが存在するが、種々の製造工程を
経る際に、主として水素イオン（Ｈ＋）が多結晶シリコ
ン膜中に取り込まれ、これがダングリングボンドと結合
する。水素イオンがダングリングボンドと結合すると、
多結晶シリコン膜のみかけ上の電気伝導度が変化し、抵
抗値変動を招来する。However, in the above-mentioned method, when only B is used as the impurity for imparting conductivity, the resistance value easily changes due to hydrogen (H), and the desired resistance value can be maintained. It has been confirmed that it is difficult (unstable). That is, a large number of dangling bonds are present in the polycrystalline silicon film. During various manufacturing steps, hydrogen ions (H + ) are mainly taken into the polycrystalline silicon film, and this is called a dangling bond. Join. When hydrogen ions bond with dangling bonds,
The apparent electrical conductivity of the polycrystalline silicon film changes, causing a change in resistance.
【００１１】ここで、水素によるダングリングボンドの
終端を防止するため、導電性を付与する不純物としての
Ｂを多量に導入し、Ｂでダングリングボンドを終端する
ことも考えられる。しかし、このように多量のＢを導入
すると、多結晶シリコン膜の電気伝導度が増加し、高抵
抗の抵抗膜としての多結晶シリコン膜を形成することが
出来ない。Here, in order to prevent dangling bonds from being terminated by hydrogen, it is conceivable to introduce a large amount of B as an impurity imparting conductivity and terminate the dangling bonds with B. However, when such a large amount of B is introduced, the electrical conductivity of the polycrystalline silicon film increases, and it is impossible to form a polycrystalline silicon film as a high-resistance resistive film.
【００１２】本発明は上記課題を解決するためになされ
たものである。そこで、本発明の目的は、抵抗値変動を
良好に防止し、且つ比較的高抵抗であり、生産性にも優
れた多結晶シリコン抵抗膜を有する半導体装置の製造方
法を提供することを目的としている。The present invention has been made to solve the above problems. Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device having a polycrystalline silicon resistance film which prevents a fluctuation in resistance value, has relatively high resistance, and is excellent in productivity. I have.
【００１３】[0013]
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、（イ）絶縁層の表面に、故
意には不純物を添加しない多結晶シリコン膜を堆積する
工程、（ロ）多結晶シリコン膜を所望の形状にパターニ
ングする工程、（ハ）多結晶シリコン膜の上部に第１及
び第２導電型の不純物元素を含む不純物導入膜を堆積す
る工程、（ニ）不純物導入膜に熱処理を施して、第１及
び第２導電型の不純物元素を多結晶シリコン膜へ拡散さ
せ、多結晶シリコン膜の抵抗値を調整する工程、（ホ）
抵抗値を調整された多結晶シリコン膜の上部の不純物導
入膜にコンタクトホールを開口し、多結晶シリコン膜の
一部を露出する工程、（ヘ）コンタクトホールを介し
て、抵抗値を調整された多結晶シリコン膜に対する電極
を形成する工程とを有する半導体装置の製造方法である
ことを要旨とする。「故意には不純物を添加しない」と
は、例えば多結晶シリコン膜をＣＶＤ法等により堆積す
る際に、故意にドーパントガスを導入しないと言う意味
である。即ち、技術上の限界から、原料ガス中に含まれ
ている意図しない不純物元素の混入等は許容する意であ
る。以下において、故意には不純物を添加しない多結晶
シリコン膜を「ノンドープの多結晶シリコン膜」と言
う。第１導電型と第２導電型とは互いに反対導電型であ
る。即ち、第１導電型がｎ型であれば、第２導電型はｐ
型であり、第１導電型がｐ型であれば、第２導電型はｎ
型である。更に、不純物導入膜は、第１及び第２導電型
の不純物元素の拡散源として機能し、不純物拡散後は抵
抗体を構成した多結晶シリコン膜の上部を覆うように残
存し、層間絶縁膜若しくはパッシベーション膜等の保護
膜として機能する。Means for Solving the Problems In order to solve the above-mentioned problems, a first feature of the present invention is that (a) a step of depositing a polycrystalline silicon film to which no impurity is intentionally added on the surface of an insulating layer. (B) a step of patterning the polycrystalline silicon film into a desired shape; (c) a step of depositing an impurity-introducing film containing first and second conductivity-type impurity elements on the polycrystalline silicon film; (E) adjusting the resistance of the polycrystalline silicon film by subjecting the impurity-introduced film to a heat treatment to diffuse the first and second conductivity type impurity elements into the polycrystalline silicon film;
A step of opening a contact hole in the impurity-introduced film above the polycrystalline silicon film whose resistance value has been adjusted and exposing a part of the polycrystalline silicon film; (f) adjusting the resistance value through the contact hole Forming a electrode on the polycrystalline silicon film. “Do not intentionally add impurities” means that a dopant gas is not intentionally introduced when, for example, a polycrystalline silicon film is deposited by a CVD method or the like. That is, due to technical limitations, it is intended to allow unintentional mixing of impurity elements contained in the source gas. Hereinafter, a polycrystalline silicon film to which an impurity is not intentionally added is referred to as a “non-doped polycrystalline silicon film”. The first conductivity type and the second conductivity type are opposite conductivity types. That is, if the first conductivity type is n-type, the second conductivity type is p-type.
And the second conductivity type is n if the first conductivity type is p-type.
Type. Further, the impurity-introduced film functions as a diffusion source of the first and second conductivity type impurity elements, remains after the impurity diffusion so as to cover the upper portion of the polycrystalline silicon film forming the resistor, and has an interlayer insulating film or Functions as a protective film such as a passivation film.
【００１４】本発明の第１の特徴に係る半導体装置の製
造方法においては、互いにキャリア密度を補償しあう反
対導電型の不純物元素が、ノンドープの多結晶シリコン
膜に導入されるので、原子レベルの導入量（密度）が増
大しても、キャリア密度は増大しない。即ち、比抵抗を
下げずに、原子レベルの不純物密度を増大出来る。この
ため、多結晶シリコン膜の表面や粒界に存在するダング
リングボンドが、大量に存在する第１導電型の不純物元
素及び第２導電型の不純物元素によって終端（結合）さ
れ、ダングリングボンドに水素が結合することに起因し
た抵抗値の変動を防止出来る。In the method of manufacturing a semiconductor device according to the first aspect of the present invention, since the opposite conductivity type impurity elements that compensate for each other in the carrier density are introduced into the non-doped polycrystalline silicon film, the atomic level of the impurity is reduced. Even if the introduction amount (density) increases, the carrier density does not increase. That is, the impurity density at the atomic level can be increased without lowering the specific resistance. For this reason, the dangling bonds existing on the surface or the grain boundary of the polycrystalline silicon film are terminated (coupled) by the large amount of the first conductivity type impurity element and the second conductivity type impurity element, and the dangling bond is formed. It is possible to prevent the resistance value from fluctuating due to the bonding of hydrogen.
【００１５】本発明の第２の特徴は、（イ）絶縁層の表
面に、第１導電型の不純物元素を添加した多結晶シリコ
ン膜を形成する工程、（ロ）多結晶シリコン膜を所望の
形状にパターニングする工程、（ハ）多結晶シリコン膜
の上部に第２導電型の不純物元素を含む不純物導入膜を
堆積する工程、（ニ）不純物導入膜に熱処理を施して、
第２導電型の不純物元素を多結晶シリコン膜へ拡散さ
せ、多結晶シリコン膜の抵抗値を調整する工程、（ホ）
抵抗値を調整された多結晶シリコン膜の上部の不純物導
入膜にコンタクトホールを開口し、多結晶シリコン膜の
一部を露出する工程、（ヘ）コンタクトホールを介し
て、抵抗値を調整された多結晶シリコン膜に対する電極
を形成する工程とを有する半導体装置の製造方法である
ことを要旨とする。本発明の第２の特徴に係る不純物導
入膜は、第２導電型の不純物元素の拡散源として機能
し、不純物拡散後は抵抗体を構成した多結晶シリコン膜
の上部を覆うように残存し、層間絶縁膜若しくはパッシ
ベーション膜等の保護膜として機能する。A second feature of the present invention is that (a) a step of forming a polycrystalline silicon film to which an impurity element of the first conductivity type is added on the surface of the insulating layer; Patterning into a shape, (c) depositing an impurity introduction film containing a second conductivity type impurity element on the polycrystalline silicon film, and (d) subjecting the impurity introduction film to a heat treatment,
(E) adjusting the resistance value of the polycrystalline silicon film by diffusing the impurity element of the second conductivity type into the polycrystalline silicon film;
A step of opening a contact hole in the impurity-introduced film above the polycrystalline silicon film whose resistance value has been adjusted and exposing a part of the polycrystalline silicon film; (f) adjusting the resistance value through the contact hole Forming a electrode on the polycrystalline silicon film. The impurity introduction film according to the second feature of the present invention functions as a diffusion source of the impurity element of the second conductivity type, and remains after the impurity diffusion so as to cover an upper portion of the polycrystalline silicon film forming the resistor, It functions as a protective film such as an interlayer insulating film or a passivation film.
【００１６】本発明の第２の特徴に係る半導体装置の製
造方法は、第１の特徴に係る半導体装置の製造方法とは
異なり、例えば多結晶シリコン膜をＣＶＤ法等により堆
積する際に故意に、第１導電型の不純物元素を含むドー
パントガスを導入する。或いは、ノンドープの多結晶シ
リコン膜を堆積後、且つ多結晶シリコン膜を所望の形状
にパターニングする工程の前に、イオン注入法や気相拡
散法等により、ノンドープの多結晶シリコン膜に第１導
電型の不純物元素を導入し、第１導電型の不純物元素を
添加した多結晶シリコン膜を形成する。The method of manufacturing a semiconductor device according to the second aspect of the present invention is different from the method of manufacturing a semiconductor device according to the first aspect, in that, for example, when a polycrystalline silicon film is deposited by a CVD method or the like, it is intentionally performed. Then, a dopant gas containing an impurity element of the first conductivity type is introduced. Alternatively, after depositing the non-doped polycrystalline silicon film and before the step of patterning the polycrystalline silicon film into a desired shape, the first conductive film is formed on the non-doped polycrystalline silicon film by an ion implantation method or a vapor phase diffusion method. A polycrystalline silicon film is formed by introducing an impurity element of the first conductivity type and adding an impurity element of the first conductivity type.
【００１７】第１の特徴に係る半導体装置の製造方法と
は異なり、第１導電型の不純物元素が多結晶シリコン膜
へ導入されるタイミングと、第２導電型の不純物元素が
多結晶シリコン膜へ導入されるタイミングとが異なるタ
イミングでなされる。しかし、第２の特徴に係る半導体
装置の製造方法も、最終的には第１の特徴に係る半導体
装置の製造方法と同様に、互いにキャリア密度を補償し
あう反対導電型の不純物元素が、多結晶シリコン膜に導
入される。このため、原子レベルの導入量（密度）が増
大しても、キャリア密度は補償して増大せず、多結晶シ
リコン膜の比抵抗を下げないで、原子レベルの不純物密
度を増大出来る。このため、結局、多結晶シリコン膜の
表面や粒界に存在するダングリングボンドが、大量に存
在する第１導電型の不純物元素及び第２導電型の不純物
元素によって終端され、ダングリングボンドに水素が結
合することに起因した抵抗値の変動を防止出来る。Unlike the semiconductor device manufacturing method according to the first feature, the timing at which the first conductivity type impurity element is introduced into the polycrystalline silicon film, and the timing at which the second conductivity type impurity element is introduced into the polycrystalline silicon film. This is performed at a timing different from the timing of introduction. However, similarly to the method of manufacturing the semiconductor device according to the first feature, the method of manufacturing the semiconductor device according to the second feature eventually has many impurity elements of opposite conductivity types mutually compensating for the carrier density. It is introduced into the crystalline silicon film. Therefore, even if the introduction amount (density) at the atomic level increases, the carrier density does not increase by compensation, and the impurity density at the atomic level can be increased without lowering the specific resistance of the polycrystalline silicon film. Therefore, dangling bonds existing on the surface and grain boundaries of the polycrystalline silicon film are terminated by a large amount of the first conductivity type impurity element and the second conductivity type impurity element, and hydrogen is added to the dangling bond. Can be prevented from fluctuating in resistance value due to the combination of
【００１８】本発明の第３の特徴は、（イ）絶縁層の表
面に、ノンドープの多結晶シリコン膜を堆積する工程、
（ロ）多結晶シリコン膜を所望の形状にパターニングす
る工程、（ハ）パターニングされた多結晶シリコン膜に
第１導電型の不純物元素を導入する工程、（ニ）多結晶
シリコン膜の上部に第２導電型の不純物元素を含む不純
物導入膜を堆積する工程、（ホ）不純物導入膜に熱処理
を施して、第２導電型の不純物元素を多結晶シリコン膜
へ拡散させ、多結晶シリコン膜の抵抗値を調整する工
程、（ヘ）抵抗値を調整された多結晶シリコン膜の上部
の不純物導入膜にコンタクトホールを開口し、多結晶シ
リコン膜の一部を露出する工程、（ト）コンタクトホー
ルを介して、抵抗値を調整された多結晶シリコン膜に対
する電極を形成する工程とを有する半導体装置の製造方
法であることを要旨とする。A third feature of the present invention is that (a) a step of depositing a non-doped polycrystalline silicon film on the surface of the insulating layer;
(B) a step of patterning the polycrystalline silicon film into a desired shape; (c) a step of introducing a first conductivity type impurity element into the patterned polycrystalline silicon film; Depositing an impurity-introduced film containing a two-conductivity-type impurity element; and (e) subjecting the impurity-introduced film to heat treatment to diffuse the second-conductivity-type impurity element into the polycrystalline silicon film, and Adjusting the value, (f) opening a contact hole in the impurity-introduced film above the polycrystalline silicon film having the adjusted resistance value, exposing a part of the polycrystalline silicon film, and (g) forming the contact hole. And a step of forming an electrode on the polycrystalline silicon film having the adjusted resistance value.
【００１９】本発明の第３の特徴に係る半導体装置の製
造方法は、第１の特徴に係る半導体装置の製造方法と同
様に、例えば多結晶シリコン膜をＣＶＤ法等により堆積
する際には、故意に不純物元素を導入しない。しかし、
多結晶シリコン膜を所望の形状にパターニングする工程
の後に、先ずイオン注入法や気相拡散法等により、ノン
ドープの多結晶シリコン膜に第１導電型の不純物元素を
導入し、第１導電型の不純物元素を添加した多結晶シリ
コン膜を形成する。The method for fabricating a semiconductor device according to the third aspect of the present invention is similar to the method for fabricating a semiconductor device according to the first aspect, for example, when a polycrystalline silicon film is deposited by a CVD method or the like. No intentional introduction of impurity elements. But,
After the step of patterning the polycrystalline silicon film into a desired shape, first, an impurity element of the first conductivity type is introduced into the non-doped polycrystalline silicon film by an ion implantation method, a vapor phase diffusion method, or the like. A polycrystalline silicon film to which an impurity element is added is formed.
【００２０】第１の特徴に係る半導体装置の製造方法と
は異なり、第１導電型の不純物元素が多結晶シリコン膜
へ導入されるタイミングと、第２導電型の不純物元素が
多結晶シリコン膜へ導入されるタイミングとが異なるタ
イミングでなされる。しかし、第３の特徴に係る半導体
装置の製造方法も、最終的には第１及び第２の特徴に係
る半導体装置の製造方法と同様に、互いにキャリア密度
を補償しあう反対導電型の不純物元素が、多結晶シリコ
ン膜に導入される。このため、原子レベルの導入量（密
度）が増大しても、キャリア密度は補償されて増大しな
いので、多結晶シリコン膜の比抵抗は下がらない。この
ため、結局、多結晶シリコン膜の表面や粒界に存在する
ダングリングボンドが、大量に存在する第１導電型の不
純物元素及び第２導電型の不純物元素によって終端さ
れ、ダングリングボンドに水素が結合することに起因し
た抵抗値の変動を防止出来る。Unlike the semiconductor device manufacturing method according to the first feature, the timing at which the first conductivity type impurity element is introduced into the polycrystalline silicon film, and the timing at which the second conductivity type impurity element is introduced into the polycrystalline silicon film. This is performed at a timing different from the timing of introduction. However, the method of manufacturing the semiconductor device according to the third feature also ends up with an impurity element of the opposite conductivity type that compensates for the carrier density mutually, similarly to the method of manufacturing the semiconductor device according to the first and second features. Is introduced into the polycrystalline silicon film. For this reason, even if the introduction amount (density) at the atomic level increases, the carrier density is compensated and does not increase, so that the specific resistance of the polycrystalline silicon film does not decrease. Therefore, dangling bonds existing on the surface and grain boundaries of the polycrystalline silicon film are terminated by a large amount of the first conductivity type impurity element and the second conductivity type impurity element, and hydrogen is added to the dangling bond. Can be prevented from fluctuating in resistance value due to the combination of
【００２１】本発明の多結晶シリコン膜は、上述のＣＶ
Ｄ法以外にも、成膜したアモルファスシリコンを、例え
ばエキシマレーザアニール（ＥＬＡ）して多結晶化させ
て形成する技術などで形成することが出来る。しかし、
本発明の第１〜第３の特徴に係る半導体装置の製造方法
において、多結晶シリコン膜をＣＶＤ法で堆積する工程
は、不活性ガス中若しくは真空中（減圧中）におけるシ
リコン含有化合物ガスの熱分解によることが好ましい。
「不活性ガス」とは周知のように、ヘリウム（Ｈｅ）、
アルゴン（Ａｒ）等の希ガス、若しくは窒素（Ｎ2）ガ
スを意味する。即ち、水素、（Ｈ2）ガスを含まない雰
囲気中で、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ
6）等のシリコン含有化合物ガスの熱分解により、多結
晶シリコン膜を堆積すれば、Ｈ2ガスをキャリアガスと
して用いたＣＶＤ法に比し、ＣＶＤ時に多結晶シリコン
膜に含まれる水素（Ｈ）の量を極めて少なく出来る。特
にシリコン含有化合物ガスとして四フッ化珪素（ＳｉＦ
4）や六フッ化二珪素（Ｓｉ2Ｆ6）等の水素を含まない
原料ガスを用いることが有効である。そして、多結晶シ
リコン膜の表面や粒界に存在するダングリングボンド
が、大量に存在する第１導電型の不純物元素及び第２導
電型の不純物元素によって終端されるので、ダングリン
グボンドに水素が結合することが、更に有効に抑制出来
る。The polycrystalline silicon film of the present invention has the above-mentioned CV
In addition to the method D, the amorphous silicon film can be formed by, for example, a technique in which the formed amorphous silicon is polycrystallized by excimer laser annealing (ELA). But,
In the method for fabricating a semiconductor device according to the first to third aspects of the present invention, the step of depositing a polycrystalline silicon film by a CVD method includes the steps of: Preference is given to decomposition.
As is well known, "inert gas" includes helium (He),
It means a rare gas such as argon (Ar) or nitrogen (N 2 ) gas. That is, monosilane (SiH 4 ) and disilane (Si 2 H) are contained in an atmosphere containing neither hydrogen nor (H 2 ) gas.
When a polycrystalline silicon film is deposited by thermal decomposition of a silicon-containing compound gas such as 6 ), hydrogen (H) contained in the polycrystalline silicon film at the time of CVD is lower than the CVD method using H 2 gas as a carrier gas. Can be extremely reduced. In particular, silicon tetrafluoride (SiF
It is effective to use a source gas that does not contain hydrogen, such as 4 ) or disilicon hexafluoride (Si 2 F 6 ). Then, dangling bonds present on the surface and grain boundaries of the polycrystalline silicon film are terminated by a large amount of the first conductivity type impurity element and the second conductivity type impurity element. Bonding can be more effectively suppressed.
【００２２】本発明の第１〜第３の特徴に係る半導体装
置の製造方法において、絶縁層は、半導体基板上に形成
された絶縁膜であることが好ましい。しかし、一定の場
合は、液晶表示装置（ＬＣＤ）の液晶パネルや、フィー
ルドエミッションデバイス（ＦＥＤ）のパネルや、エレ
クトロルミネッセンス（ＥＬ）表示装置を構成する発光
基板などの場合と同様に石英ガラス基板を用いて、その
上に堆積する絶縁膜を省略しても良い。更には、アルミ
ナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）等の絶縁
性基板を用いて、その上に堆積する絶縁膜を省略しても
良い。In the method for manufacturing a semiconductor device according to the first to third aspects of the present invention, the insulating layer is preferably an insulating film formed on a semiconductor substrate. However, in certain cases, a quartz glass substrate is used in the same manner as a liquid crystal panel of a liquid crystal display (LCD), a panel of a field emission device (FED), or a light emitting substrate constituting an electroluminescence (EL) display. Alternatively, the insulating film deposited thereon may be omitted. Further, an insulating substrate such as alumina (Al 2 O 3 ) or aluminum nitride (AlN) may be used, and the insulating film deposited thereon may be omitted.
【００２３】[0023]
【発明の実施の形態】次に、図面を参照して、本発明の
第１及び第２の実施の形態を説明する。以下の図面の記
載において、同一又は類似の部分には同一又は類似の符
号を付している。ただし、図面は模式的なものであり、
厚みと平面寸法との関係、各層の厚みの比率等は現実の
ものとは異なることに留意すべきである。したがって、
具体的な厚みや寸法は以下の説明を参酌して判断すべき
ものである。また図面相互間においても互いの寸法の関
係や比率が異なる部分が含まれていることは勿論であ
る。Next, first and second embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the drawings are schematic,
It should be noted that the relationship between the thickness and the plane dimension, the ratio of the thickness of each layer, and the like are different from actual ones. Therefore,
Specific thicknesses and dimensions should be determined in consideration of the following description. In addition, it is needless to say that the drawings include portions having different dimensional relationships and ratios.
【００２４】（第１の実施の形態）図１〜図３は、本発
明の第１の実施の形態に係る半導体装置の製造方法を示
す工程断面図である。(First Embodiment) FIGS. 1 to 3 are process sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【００２５】（１）本発明の第１の実施の形態では、先
ず、図１に示すように、例えばトランジスタやダイオー
ドなどの半導体能動素子が形成された半導体基板１１を
用意する。そしてその一方の主面に熱酸化法若しくはＣ
ＶＤ法によって、厚さ１５０ｎｍから２μｍ程度のシリ
コン酸化膜からなる絶縁膜１２を形成する。その後、絶
縁膜１２の上に、ＣＶＤ法によって厚さ１０ｎｍから５
００ｎｍ程度のノンドープの多結晶シリコン膜１３を堆
積させる。ノンドープの多結晶シリコン膜１３の厚さ
は、要求される抵抗体の仕様に応じて選定すれば良い。(1) In the first embodiment of the present invention, first, as shown in FIG. 1, a semiconductor substrate 11 on which semiconductor active elements such as transistors and diodes are formed is prepared. And the thermal oxidation method or C
An insulating film 12 made of a silicon oxide film having a thickness of about 150 nm to about 2 μm is formed by the VD method. After that, a thickness of 10 nm to 5 nm is formed on the insulating film 12 by the CVD method.
A non-doped polycrystalline silicon film 13 of about 00 nm is deposited. The thickness of the non-doped polycrystalline silicon film 13 may be selected according to the required specifications of the resistor.
【００２６】（２）その後、図２に示すように、ノンド
ープの多結晶シリコン膜１３をフォトリソグラフィー技
術及びエッチング技術を用いて所望の抵抗膜の形状にパ
ターニングを行う。(2) Thereafter, as shown in FIG. 2, the non-doped polycrystalline silicon film 13 is patterned into a desired resistive film shape using a photolithography technique and an etching technique.
【００２７】（３）次に、図３に示すように、パターニ
ングされたノンドープの多結晶シリコン膜１３と絶縁膜
１２の上に、ＣＶＤ法にて不純物導入膜としてのＢＰＳ
Ｇ膜１４を、厚さ２５０ｎｍから８００ｎｍ程度で堆積
させる。このＢＰＳＧ膜１４は、第１導電型（ｐ型）の
不純物としてのＢと、第２導電型（ｎ型）の不純物とし
てのリン（Ｐ）を含んでいる。具体的には、Ｂの不純物
密度が３×１０21ｃｍ− 3〜４．５×１０21ｃｍ−3であ
り、Ｐの不純物密度が１．３×１０21ｃｍ−3〜１．６
×１０21ｃｍ−3に設定されている。(3) Next, as shown in FIG. 3, a BPS as an impurity introducing film is formed on the patterned non-doped polycrystalline silicon film 13 and the insulating film 12 by the CVD method.
A G film 14 is deposited with a thickness of about 250 nm to 800 nm. The BPSG film 14 contains B as a first conductivity type (p-type) impurity and phosphorus (P) as a second conductivity type (n-type) impurity. Specifically, the impurity density of 3 × 10 21 cm of B - 3 ~ 4.5 is a × 10 21 cm -3, the impurity density of P is 1.3 × 10 21 cm -3 ~1.6
× 10 21 cm −3 is set.
【００２８】（４）続いて、フォトリソグラフィー技術
及びエッチング技術を用いて、不純物導入膜１４を所望
の形状にパターニングする。(4) Subsequently, the impurity introduction film 14 is patterned into a desired shape by using a photolithography technique and an etching technique.
【００２９】（５）次に、９５０℃〜１２００℃の所定
の熱処理温度で、所定の熱処理時間の熱処理を施して、
不純物導入膜１４中のＢとＰとを多結晶シリコン膜１３
中に拡散させる。これにより、多結晶シリコン膜の原子
状態での不純物密度は高くなる。しかし、本発明の第１
の実施の形態では、ノンドープの多結晶シリコン膜１３
に導電型が互いに反対であるＢとＰの両方の不純物を導
入するため、多結晶シリコン膜１３の原子状態での不純
物密度が高められても、キャリア密度は互いに補償しあ
うため、増大しない。その結果、原子状態での不純物密
度が高められても、その電気伝導度が必要以上に高くな
ることはない。したがって、所望の高抵抗の多結晶シリ
コン膜１３からなる抵抗体（以下において、「多結晶シ
リコン抵抗体１３」と言う。）が形成出来る。また、多
結晶シリコン膜１３中に原子状態での不純物を比較的高
不純物密度に導入出来るため、多結晶シリコン膜１３中
のダングリングボンドをＢ又はＰによって終端させるこ
とが出来る。(5) Next, heat treatment is performed at a predetermined heat treatment temperature of 950 ° C. to 1200 ° C. for a predetermined heat treatment time.
The B and P in the impurity introduction film 14 are
Spread in. Thereby, the impurity density of the polycrystalline silicon film in the atomic state is increased. However, the first of the present invention
In the embodiment, the non-doped polycrystalline silicon film 13 is used.
Therefore, even if the impurity density of the polycrystalline silicon film 13 in the atomic state is increased, the carrier density does not increase because the impurity density is increased. As a result, even if the impurity density in the atomic state is increased, the electric conductivity does not increase more than necessary. Therefore, a resistor made of the desired high-resistance polycrystalline silicon film 13 (hereinafter, referred to as "polycrystalline silicon resistor 13") can be formed. Further, since impurities in an atomic state can be introduced into the polycrystalline silicon film 13 at a relatively high impurity density, dangling bonds in the polycrystalline silicon film 13 can be terminated by B or P.
【００３０】（６）その後、フォトリソグラフィー技術
及びエッチング技術を用いて、多結晶シリコン抵抗体１
３の上面を被覆する不純物導入膜１４に図示しないコン
タクトホールを開口する。そして、このコンタクトホー
ルを介して、真空蒸着やスパッタリング法によりアルミ
ニウム（Ａｌ）やアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ
−Ｃｕ−Ｓｉ）等の金属薄膜を５００ｎｍから４μｍの
厚さに堆積し、フォトリソグラフィー技術及びエッチン
グ技術を用いて電極形状にパターニングする。こうし
て、コンタクトホールを介して多結晶シリコン抵抗体１
３に電気的に接続される電極を形成することにより、多
結晶シリコン膜１３を抵抗膜とする半導体装置が完成す
る。ここで、不純物導入膜１４は、抵抗膜としての多結
晶シリコン膜１３を被覆する保護膜として機能する。(6) Thereafter, the polycrystalline silicon resistor 1 is formed by using a photolithography technique and an etching technique.
A contact hole (not shown) is opened in the impurity introduction film 14 covering the upper surface of the substrate 3. Then, through this contact hole, aluminum (Al) or aluminum alloy (Al-Si, Al) is formed by vacuum evaporation or sputtering.
A thin metal film such as —Cu—Si) is deposited to a thickness of 500 nm to 4 μm, and is patterned into an electrode shape using a photolithography technique and an etching technique. Thus, the polycrystalline silicon resistor 1 is formed through the contact hole.
By forming an electrode electrically connected to 3, a semiconductor device using polycrystalline silicon film 13 as a resistive film is completed. Here, the impurity introduction film 14 functions as a protective film that covers the polycrystalline silicon film 13 as a resistance film.
【００３１】本発明の第１の実施の形態では、多結晶シ
リコン膜１３における表面や粒界に存在するダングリン
グボンドが、不純物導入膜１４の熱処理により導入され
たＢ又はＰによって終端（結合）される。このため、後
の工程を経ても、水素がダングリングボンドに結合する
ことはない。その結果、多結晶シリコン膜１３の抵抗値
は安定となり、抵抗値変動を抑制することが出来る。ま
た、多結晶シリコン膜中に互いに導電型が反対の不純
物、ＢとＰとを導入することが出来るため、抵抗膜とし
ての多結晶シリコン膜１３の抵抗値を相対的に高い値に
設定することが出来る。このように、不純物導入膜１４
は不純物拡散源として機能し、熱処理後は抵抗膜となっ
た多結晶シリコン膜１３を保護する保護膜となるため、
その後の保護膜の形成工程を省略することが可能とな
る。この結果、半導体装置の生産性を高めることが出来
る。なお、不純物導入膜１４は、絶縁膜１２の上に形成
されるため、半導体基板１１側へ不純物が導入されず、
デバイス動作には何ら影響を与えることはない。In the first embodiment of the present invention, dangling bonds existing on the surface and grain boundaries of the polycrystalline silicon film 13 are terminated (coupled) by B or P introduced by the heat treatment of the impurity introduction film 14. Is done. For this reason, hydrogen does not bond to dangling bonds even after the subsequent steps. As a result, the resistance value of the polycrystalline silicon film 13 becomes stable, and the fluctuation of the resistance value can be suppressed. Further, since impurities having opposite conductivity types, B and P, can be introduced into the polycrystalline silicon film, the resistance value of the polycrystalline silicon film 13 as a resistance film should be set to a relatively high value. Can be done. Thus, the impurity introduction film 14
Functions as an impurity diffusion source and becomes a protective film for protecting the polycrystalline silicon film 13 which has become a resistive film after the heat treatment.
The subsequent step of forming the protective film can be omitted. As a result, the productivity of the semiconductor device can be improved. Since the impurity introduction film 14 is formed on the insulating film 12, no impurity is introduced into the semiconductor substrate 11 side.
It has no effect on device operation.
【００３２】（第２の実施の形態）図４〜図６は、本発
明の第２の実施の形態に係る半導体装置の製造方法を示
す工程断面図である。(Second Embodiment) FIGS. 4 to 6 are process sectional views showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【００３３】（１）本発明の第２の実施の形態では、先
ず、図４に示すように、例えばトランジスタやダイオー
ドなどが形成された半導体基板２１を用意し、その一方
の主面に熱酸化法若しくはＣＶＤ法によってシリコン酸
化膜からなる絶縁膜２２を形成する。その後、絶縁膜２
２の上に、ＣＶＤ法によって、第１導電型としてのｐ型
の不純物である例えばＢがドープされた多結晶シリコン
膜（ドープドポリシリコン）２３を堆積させる。ドープ
ドポリシリコンは、８５０℃〜１０００℃のＣＶＤ温度
で、ＳｉＨ4の熱分解し、多結晶シリコン膜堆積する際
にジボラン（Ｂ2Ｈ 6）をドーパントガスとして用いて形
成する。或いは、ノンドープの多結晶シリコン膜を堆積
後、イオン注入法や気相拡散法等により、ノンドープの
多結晶シリコン膜にＢを導入し、ｐ型の不純物元素を添
加した多結晶シリコン膜を形成しても良い。(1) In the second embodiment of the present invention,
First, as shown in FIG.
Prepare a semiconductor substrate 21 on which
Silicon oxide by thermal oxidation or CVD
An insulating film 22 made of an oxide film is formed. Then, the insulating film 2
2 on the p-type as the first conductivity type by CVD.
Polycrystalline silicon doped with impurities such as B
A film (doped polysilicon) 23 is deposited. Dope
Doped polysilicon has a CVD temperature of 850 ° C. to 1000 ° C.
And SiHFourThermal decomposition and deposition of polycrystalline silicon film
To diborane (BTwoH 6) As dopant gas
To achieve. Alternatively, deposit a non-doped polycrystalline silicon film
After that, non-doped by ion implantation, gas phase diffusion, etc.
B is introduced into the polycrystalline silicon film, and a p-type impurity element is added.
An added polycrystalline silicon film may be formed.
【００３４】（２）その後、図５に示すように、ドープ
ドポリシリコン２３をフォトリソグラフィー技術及びエ
ッチング技術を用いて所望の抵抗膜の形状にパターニン
グを行う。(2) Then, as shown in FIG. 5, the doped polysilicon 23 is patterned into a desired resistive film shape by using a photolithography technique and an etching technique.
【００３５】（３）次に、図６に示すように、パターニ
ングされたＢドープのドープドポリシリコン２３と絶縁
膜２２の上に、ＣＶＤ法にて第２導電型（反対導電型）
のｎ型の不純物である例えばＰがドープされた不純物導
入膜、例えばＰＳＧ（Ｐシリケートガラス）膜２４を堆
積させる。(3) Next, as shown in FIG. 6, a second conductivity type (opposite conductivity type) is formed on the patterned B-doped doped polysilicon 23 and the insulating film 22 by the CVD method.
An n-type impurity, for example, a P-doped impurity introduction film, for example, a PSG (P silicate glass) film 24 is deposited.
【００３６】（４）続いて、フォトリソグラフィー技術
及びエッチング技術を用いて、不純物導入膜２４を所望
の形状にパターニングして、他の素子形成領域への不純
物の影響を極力防止する。(4) Subsequently, the impurity introduction film 24 is patterned into a desired shape by using a photolithography technique and an etching technique to minimize the influence of impurities on other element formation regions.
【００３７】（５）次に、熱処理を施して、不純物導入
膜２４中のＰをドープドポリシリコン２３中に拡散させ
る。これにより、ドープドポリシリコン２３の不純物密
度は補償され、所望の値になる。即ち、補償されたドー
プドポリシリコン２３は所定の抵抗値になるように電気
伝導度を制御されて、所定の抵抗値が得られる。このよ
うに、第１導電型のドープドポリシリコン２３に第２導
電型（反対導電型）の不純物が導入され、互いにキャリ
アを補償するのでその電気伝導度が必要以上に高くなる
ことはない。したがって、所望の高抵抗のドープドポリ
シリコン２３からなる抵抗体（以下において、「多結晶
シリコン抵抗体２３」と言う。）が形成出来る。また、
ドープドポリシリコン２３中に不純物元素を、キャリア
密度を高めずに比較的高濃度に導入出来るため、ドープ
ドポリシリコン２３中のダングリングボンドをＢ又はＰ
によって終端させることが出来る。(5) Next, heat treatment is performed to diffuse P in the impurity-doped film 24 into the doped polysilicon 23. Thereby, the impurity density of the doped polysilicon 23 is compensated and becomes a desired value. That is, the electrical conductivity of the compensated doped polysilicon 23 is controlled so as to have a predetermined resistance value, and a predetermined resistance value is obtained. As described above, since the impurities of the second conductivity type (opposite conductivity type) are introduced into the doped polysilicon 23 of the first conductivity type, and the carriers are compensated for each other, the electric conductivity does not become higher than necessary. Therefore, a resistor made of the desired high-resistance doped polysilicon 23 (hereinafter referred to as "polycrystalline silicon resistor 23") can be formed. Also,
Since the impurity element can be introduced into the doped polysilicon 23 at a relatively high concentration without increasing the carrier density, the dangling bond in the doped polysilicon 23 is changed to B or P.
Can be terminated.
【００３８】（６）その後、多結晶シリコン抵抗体２３
の上面を被覆する不純物導入膜２４にコンタクトホール
を開口し、このコンタクトホール内に多結晶シリコン抵
抗体２３に電気的に接続される電極を形成することによ
り、このドープドポリシリコン２３を抵抗膜とする半導
体装置が完成する。ここで、不純物導入膜２４は、抵抗
膜としてのドープドポリシリコン２３を被覆する保護膜
として機能する。(6) Then, the polycrystalline silicon resistor 23
A contact hole is opened in the impurity introducing film 24 covering the upper surface of the substrate, and an electrode electrically connected to the polycrystalline silicon resistor 23 is formed in the contact hole. Is completed. Here, the impurity introduction film 24 functions as a protective film that covers the doped polysilicon 23 as a resistance film.
【００３９】本発明の第２の実施の形態では、ドープド
ポリシリコン２３における表面や粒界に存在するダング
リングボンドが、予めドープドポリシリコン２３にドー
プされたＢ又は不純物導入膜２４の熱処理により導入さ
れたＰによって終端（結合）される。このため、後の工
程を経ても、水素がダングリングボンドに結合すること
はない。その結果、ドープドポリシリコン２３の抵抗値
は安定となり、抵抗値変動を抑制することが出来る。ま
た、ドープドポリシリコン２３中に互いに導電型が反対
の不純物、ＢとＰとを導入することが出来るため、抵抗
膜としてのドープドポリシリコン２３の抵抗値を相対的
に高い値に設定することが出来る。このように、不純物
導入膜２４は不純物（Ｐ）拡散源として機能し、不純物
拡散後は抵抗膜となったドープドポリシリコン２３を保
護する保護膜として利用することが出来る。In the second embodiment of the present invention, the dangling bonds existing on the surface and the grain boundaries in the doped polysilicon 23 are subjected to heat treatment of B or the impurity introduction film 24 doped in the doped polysilicon 23 in advance. Is terminated (coupled) by P introduced by For this reason, hydrogen does not bond to dangling bonds even after the subsequent steps. As a result, the resistance value of the doped polysilicon 23 becomes stable, and the fluctuation of the resistance value can be suppressed. In addition, since impurities of opposite conductivity types, B and P, can be introduced into the doped polysilicon 23, the resistance value of the doped polysilicon 23 as a resistance film is set to a relatively high value. I can do it. As described above, the impurity introduction film 24 functions as an impurity (P) diffusion source, and can be used as a protection film for protecting the doped polysilicon 23 which has become a resistance film after the impurity diffusion.
【００４０】（その他の実施の形態）以上、本発明の第
１及び第２の実施の形態について説明したが、上記の実
施の形態の開示の一部をなす論述及び図面はこの発明を
限定するものであると理解するべきではない。この開示
から当業者には様々な代替実施の形態、実施例及び運用
技術が明らかとなろう。(Other Embodiments) The first and second embodiments of the present invention have been described above. However, the description and drawings constituting a part of the disclosure of the above embodiments limit the present invention. Should not be understood. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art.
【００４１】例えば、以下のような変形例も可能であ
る。即ち、第１の実施形態に係る半導体装置の製造方法
と同様に多結晶シリコン膜をＣＶＤ法等により堆積する
際には、故意に不純物元素を導入しない。しかし、多結
晶シリコン膜を所望の形状にパターニングする工程の後
に、先ずイオン注入法や気相拡散法等によりノンドープ
の多結晶シリコン膜に第１導電型の不純物元素を導入
し、第１導電型の不純物元素を添加した多結晶シリコン
膜を形成する方法を採用しても良い。第１の実施形態に
係る半導体装置の製造方法とは異なり、第１導電型の不
純物元素が多結晶シリコン膜へ導入されるタイミング
と、第２導電型の不純物元素が多結晶シリコン膜へ導入
されるタイミングとが異なるタイミングでなされる。し
かし、この場合も、最終的には第１及び第２の実施形態
に係る半導体装置の製造方法と同様に、互いにキャリア
密度を補償しあう反対導電型の不純物元素が、多結晶シ
リコン膜に導入される。このため、原子レベルの導入量
（密度）が増大しても、キャリア密度は補償されて増大
しないので、多結晶シリコン膜の比抵抗は下がらない。
結局、多結晶シリコン膜の表面や粒界に存在するダング
リングボンドが、大量に存在する第１導電型の不純物元
素及び第２導電型の不純物元素によって終端され、ダン
グリングボンドに水素が結合することに起因した抵抗値
の変動を防止出来る。For example, the following modifications are possible. That is, when the polycrystalline silicon film is deposited by the CVD method or the like as in the method of manufacturing the semiconductor device according to the first embodiment, no impurity element is intentionally introduced. However, after the step of patterning the polycrystalline silicon film into a desired shape, first, an impurity element of the first conductivity type is introduced into the non-doped polycrystalline silicon film by an ion implantation method, a vapor phase diffusion method, or the like. Alternatively, a method of forming a polycrystalline silicon film to which an impurity element is added may be employed. Unlike the method of manufacturing the semiconductor device according to the first embodiment, the timing at which the first conductivity type impurity element is introduced into the polycrystalline silicon film, and the timing at which the second conductivity type impurity element is introduced into the polycrystalline silicon film. Is performed at a different timing. However, also in this case, similarly to the manufacturing method of the semiconductor device according to the first and second embodiments, the opposite conductivity type impurity elements that mutually compensate the carrier density are introduced into the polycrystalline silicon film. Is done. For this reason, even if the introduction amount (density) at the atomic level increases, the carrier density is compensated and does not increase, so that the specific resistance of the polycrystalline silicon film does not decrease.
As a result, dangling bonds existing on the surface and grain boundaries of the polycrystalline silicon film are terminated by a large amount of the first conductivity type impurity element and the second conductivity type impurity element, and hydrogen is bonded to the dangling bond. This can prevent the fluctuation of the resistance value.
【００４２】不純物導入膜は完全に均一組成の単層膜で
ある必要はなく、例えば第１の実施形態に係る半導体装
置の製造方法で用いたＢＰＳＧ膜１４の上に、厚さ１５
０ｎｍ〜３００ｎｍ程度のシリコン窒化膜（Ｓｉ3Ｎ4）
を堆積した２層膜等の複合膜を用いても良い。こうすれ
ば、不純物導入膜１４中のＢとＰとを多結晶シリコン膜
１３中に拡散させる際に外方拡散が防止されより有効に
熱拡散が出来る。更に、このＢＰＳＧ膜／Ｓｉ3Ｎ4膜か
らなる複合膜をそのまま残存させ、保護膜として用いれ
ばパッシベーション効果も増大する。第２の実施形態に
おけるＰＳＧ膜２４も同様に、ＰＳＧ膜／Ｓｉ3Ｎ4膜か
らなる複合膜とし、熱拡散し、熱拡散後そのまま残存さ
せて保護膜として用いることが可能である。The impurity introduction film does not need to be a single-layer film having a completely uniform composition. For example, the impurity introduction film may have a thickness of 15
Silicon nitride film (Si 3 N 4 ) of about 0 nm to 300 nm
May be used. In this way, when B and P in the impurity-introduced film 14 are diffused into the polycrystalline silicon film 13, outward diffusion is prevented and heat diffusion can be performed more effectively. Furthermore, if the composite film composed of the BPSG film / Si 3 N 4 film is left as it is and used as a protective film, the passivation effect is increased. Similarly, the PSG film 24 according to the second embodiment can be a composite film composed of a PSG film / Si 3 N 4 film, thermally diffused, and left as it is after thermal diffusion to be used as a protective film.
【００４３】また、本発明の第１及び第２の実施の形態
では、絶縁膜として半導体基板１１、１２の上に熱酸化
により形成された酸化膜を例示したが、Ｓｉ3Ｎ4膜、シ
リコン酸化窒化膜（ＳｉＯｘＮｙ）、アルミナ（Ａｌ2
Ｏ3）、窒化アルミニウム（ＡｌＮ）等の絶縁膜やこれ
らの複合膜であっても良い。また、半導体基板の上に絶
縁膜を形成した構造以外に、例えば液晶パネルを構成す
るガラス基板やその他の各種絶縁体の基板を用いても良
い。In the first and second embodiments of the present invention, an oxide film formed by thermal oxidation on the semiconductor substrates 11 and 12 has been exemplified as the insulating film. However, an Si 3 N 4 film, a silicon Oxynitride film (SiO x N y ), alumina (Al 2
An insulating film such as O 3 ) or aluminum nitride (AlN) or a composite film thereof may be used. In addition to a structure in which an insulating film is formed over a semiconductor substrate, for example, a glass substrate that forms a liquid crystal panel or a substrate of various other insulators may be used.
【００４４】また、上記第２の実施の形態において、第
１導電型をｐ型として第２導電型をｎ型としたが逆にし
ても良い。この場合は、多結晶シリコン２３を成膜する
ソースガスとしてＰなどのｐ型不純物を含むものを用い
れば良い。In the second embodiment, the first conductivity type is p-type and the second conductivity type is n-type. In this case, a source gas containing a p-type impurity such as P may be used as a source gas for forming the polycrystalline silicon 23.
【００４５】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。As described above, the present invention naturally includes various embodiments and the like not described herein. Therefore, the technical scope of the present invention is defined only by the matters specifying the invention according to the claims that are appropriate from the above description.
【００４６】[0046]
【発明の効果】以上の説明から明らかなように、本発明
によれば、水素がダングリングボンドに終端することを
防止出来るため、多結晶シリコン抵抗体の抵抗値変動を
良好に防止することが出来る。As is apparent from the above description, according to the present invention, it is possible to prevent hydrogen from terminating at dangling bonds, so that fluctuations in the resistance of the polycrystalline silicon resistor can be prevented well. I can do it.
【００４７】また、本発明によれば、多結晶シリコン膜
に第１導電型の不純物元素と第２導電型の不純物元素と
の両方が導入されるため、電気伝導度が高くなるのを抑
制出来、比較的高抵抗な多結晶シリコン抵抗体を形成す
ることが出来る。According to the present invention, since both the first conductivity type impurity element and the second conductivity type impurity element are introduced into the polycrystalline silicon film, it is possible to suppress an increase in electric conductivity. Thus, a relatively high-resistance polycrystalline silicon resistor can be formed.
【００４８】更に、本発明によれば、不純物ソースとし
ての不純物導入膜が、層間絶縁膜若しくはパッシベーシ
ョン膜等の保護膜として利用出来るため、生産性にも優
れた多結晶シリコン抵抗膜を有する半導体装置を実現出
来る。Further, according to the present invention, since the impurity-introduced film as the impurity source can be used as a protective film such as an interlayer insulating film or a passivation film, a semiconductor device having a polycrystalline silicon resistance film excellent in productivity is provided. Can be realized.
【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。FIG. 1 is a process sectional view illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。FIG. 2 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。FIG. 3 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図４】本発明の第２の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。FIG. 4 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
【図５】本発明の第２の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。FIG. 5 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
【図６】本発明の第２の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。FIG. 6 is a process sectional view illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
【図７】従来の半導体装置の製造方法を示す工程断面図
である。FIG. 7 is a process cross-sectional view showing a conventional method for manufacturing a semiconductor device.
【図８】従来の半導体装置の製造方法を示す工程断面図
である。FIG. 8 is a process sectional view showing a conventional method for manufacturing a semiconductor device.
１１ 半導体基板 １２ 絶縁膜 １３ 多結晶シリコン膜 １４ 不純物導入膜（ＢＰＳＧ） ２１ 半導体基板 ２２ 絶縁膜 ２３ 多結晶シリコン膜（Ｂドープ） ２４ 不純物導入膜（ＰＳＧ） Reference Signs List 11 semiconductor substrate 12 insulating film 13 polycrystalline silicon film 14 impurity introducing film (BPSG) 21 semiconductor substrate 22 insulating film 23 polycrystalline silicon film (B-doped) 24 impurity introducing film (PSG)
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH09 JJ01 JJ08 JJ09 KK04 LL04 PP06 PP15 PP19 QQ08 QQ37 QQ59 QQ65 QQ73 RR04 RR14 RR15 SS11 VV09 XX00 5F038 AR09 AR10 AR16 AR25 EZ12 EZ13 EZ17 EZ20 ──────────────────────────────────────────────────続 き Continued on front page F term (reference) 5F033 HH08 HH09 JJ01 JJ08 JJ09 KK04 LL04 PP06 PP15 PP19 QQ08 QQ37 QQ59 QQ65 QQ73 RR04 RR14 RR15 SS11 VV09 XX00 5F038 AR09 AR10 AR16 AR25 EZ12 EZ13 EZ17
Claims (5)
しない多結晶シリコン膜を堆積する工程と、 前記多結晶シリコン膜を所望の形状にパターニングする
工程と、 前記多結晶シリコン膜の上部に第１及び第２導電型の不
純物元素を含む不純物導入膜を堆積する工程と、 前記不純物導入膜に熱処理を施して、前記第１及び第２
導電型の不純物元素を前記多結晶シリコン膜へ拡散さ
せ、前記多結晶シリコン膜の抵抗値を調整する工程と、 前記抵抗値を調整された多結晶シリコン膜の上部の前記
不純物導入膜にコンタクトホールを開口し、前記多結晶
シリコン膜の一部を露出する工程と、 前記コンタクトホールを介して、前記抵抗値を調整され
た多結晶シリコン膜に対する電極を形成する工程とを有
することを特徴とする半導体装置の製造方法。1. a step of depositing a polycrystalline silicon film to which no impurity is intentionally added on a surface of an insulating layer; a step of patterning the polycrystalline silicon film into a desired shape; Depositing an impurity-introduced film containing first and second conductivity-type impurity elements, and performing a heat treatment on the impurity-introduced film to form the first and second impurity-doped films.
Diffusing a conductive impurity element into the polycrystalline silicon film to adjust a resistance value of the polycrystalline silicon film; and contact holes in the impurity introduction film above the polycrystalline silicon film having the adjusted resistance value. And exposing a part of the polycrystalline silicon film; and forming an electrode for the polycrystalline silicon film whose resistance value has been adjusted through the contact hole. A method for manufacturing a semiconductor device.
素を添加した多結晶シリコン膜を形成する工程と、 前記多結晶シリコン膜を所望の形状にパターニングする
工程と、 前記多結晶シリコン膜の上部に第２導電型の不純物元素
を含む不純物導入膜を堆積する工程と、 前記不純物導入膜に熱処理を施して、前記第２導電型の
不純物元素を前記多結晶シリコン膜へ拡散させ、前記多
結晶シリコン膜の抵抗値を調整する工程と、 前記抵抗値を調整された多結晶シリコン膜の上部の前記
不純物導入膜にコンタクトホールを開口し、前記多結晶
シリコン膜の一部を露出する工程と、 前記コンタクトホールを介して、前記抵抗値を調整され
た多結晶シリコン膜に対する電極を形成する工程とを有
することを特徴とする半導体装置の製造方法。2. A step of forming a polycrystalline silicon film to which an impurity element of a first conductivity type is added on a surface of an insulating layer; a step of patterning the polycrystalline silicon film into a desired shape; Depositing an impurity introduction film containing a second conductivity type impurity element on top of the film; performing a heat treatment on the impurity introduction film to diffuse the second conductivity type impurity element into the polycrystalline silicon film; Adjusting the resistance value of the polycrystalline silicon film; and opening a contact hole in the impurity-introduced film on the polycrystalline silicon film having the adjusted resistance value to expose a part of the polycrystalline silicon film. And a step of forming an electrode for the polycrystalline silicon film having the adjusted resistance value through the contact hole.
しない多結晶シリコン膜を堆積する工程と、 前記多結晶シリコン膜を所望の形状にパターニングする
工程と、 前記パターニングされた前記多結晶シリコン膜に第１導
電型の不純物元素を導入する工程と、 前記多結晶シリコン膜の上部に第２導電型の不純物元素
を含む不純物導入膜を堆積する工程と、 前記不純物導入膜に熱処理を施して、前記第２導電型の
不純物元素を前記多結晶シリコン膜へ拡散させ、前記多
結晶シリコン膜の抵抗値を調整する工程と、 前記抵抗値を調整された多結晶シリコン膜の上部の前記
不純物導入膜にコンタクトホールを開口し、前記多結晶
シリコン膜の一部を露出する工程と、 前記コンタクトホールを介して、前記抵抗値を調整され
た多結晶シリコン膜に対する電極を形成する工程とを有
することを特徴とする半導体装置の製造方法。3. a step of depositing a polycrystalline silicon film to which an impurity is not intentionally added on a surface of an insulating layer; a step of patterning the polycrystalline silicon film into a desired shape; A step of introducing a first conductivity type impurity element into the silicon film; a step of depositing an impurity introduction film containing a second conductivity type impurity element on the polycrystalline silicon film; and performing a heat treatment on the impurity introduction film. Diffusing the impurity element of the second conductivity type into the polycrystalline silicon film to adjust the resistance value of the polycrystalline silicon film; and forming the impurity element on the polycrystalline silicon film having the adjusted resistance value. Forming a contact hole in the introduction film and exposing a part of the polycrystalline silicon film; and forming the polycrystalline silicon film with the adjusted resistance value through the contact hole. Forming an electrode to be formed.
は、不活性ガス中若しくは真空中におけるシリコン含有
化合物ガスの熱分解によることを特徴とする請求項１〜
３のいずれか１項記載の半導体装置の製造方法。4. The method according to claim 1, wherein the step of depositing the polycrystalline silicon film is performed by thermal decomposition of a silicon-containing compound gas in an inert gas or in a vacuum.
4. The method for manufacturing a semiconductor device according to claim 3.
た絶縁膜であることを特徴とする請求項１〜４のいずれ
か１項記載の半導体装置の製造方法。5. The method according to claim 1, wherein said insulating layer is an insulating film formed on a semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001014397A JP2002217379A (en) | 2001-01-23 | 2001-01-23 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001014397A JP2002217379A (en) | 2001-01-23 | 2001-01-23 | Method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217379A true JP2002217379A (en) | 2002-08-02 |
Family
ID=18881098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001014397A Pending JP2002217379A (en) | 2001-01-23 | 2001-01-23 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217379A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017130677A (en) * | 2017-03-08 | 2017-07-27 | インテル・コーポレーション | Non-planar semiconductor device having omega fin with dope sub-fin region, and method for manufacturing the same |
| US10355093B2 (en) | 2014-06-26 | 2019-07-16 | Intel Corporation | Non-planar semiconductor device having omega-fin with doped sub-fin region and method to fabricate same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488682A (en) * | 1990-08-01 | 1992-03-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH05243499A (en) * | 1992-03-30 | 1993-09-21 | Hitachi Ltd | Semiconductor integrated circuit and its manufacture |
| JPH09232521A (en) * | 1996-02-28 | 1997-09-05 | Nec Corp | Semiconductor device and manufacture thereof |
-
2001
- 2001-01-23 JP JP2001014397A patent/JP2002217379A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488682A (en) * | 1990-08-01 | 1992-03-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH05243499A (en) * | 1992-03-30 | 1993-09-21 | Hitachi Ltd | Semiconductor integrated circuit and its manufacture |
| JPH09232521A (en) * | 1996-02-28 | 1997-09-05 | Nec Corp | Semiconductor device and manufacture thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10355093B2 (en) | 2014-06-26 | 2019-07-16 | Intel Corporation | Non-planar semiconductor device having omega-fin with doped sub-fin region and method to fabricate same |
| US11276760B2 (en) | 2014-06-26 | 2022-03-15 | Intel Corporation | Non-planar semiconductor device having omega-fin with doped sub-fin region and method to fabricate same |
| JP2017130677A (en) * | 2017-03-08 | 2017-07-27 | インテル・コーポレーション | Non-planar semiconductor device having omega fin with dope sub-fin region, and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2923700B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5773325A (en) | Method of making a variable concentration SiON gate insulating film | |
| US7531395B2 (en) | Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors | |
| US20040126938A1 (en) | Method of fabricating polysilicon thin film transistor | |
| US20020030235A1 (en) | Boron incorporated diffusion barrier material | |
| KR20020058271A (en) | Thin film transistor and the method of fabricating the same | |
| KR20020027902A (en) | A method of fabricating the same | |
| KR20020056114A (en) | Thin film transistor and the method of fabricating the same | |
| JP2002217379A (en) | Method of manufacturing semiconductor device | |
| JP2740722B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3332467B2 (en) | Method for manufacturing polycrystalline semiconductor | |
| KR100317640B1 (en) | Thin film transistor and the method of fabricating the same | |
| JPH03205830A (en) | Manufacture of semiconductor device and polycrystalline germanium | |
| KR100282436B1 (en) | Method for manufacturing of semiconductor device | |
| JPH0620944A (en) | Semiconductor device and manufacture thereof | |
| JP3325664B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPS6298747A (en) | Manufacture of semiconductor device | |
| JP3079566B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPS6344725A (en) | Manufacture of semiconductor device | |
| JP2994700B2 (en) | Method for manufacturing polycrystalline silicon thin film and semiconductor device | |
| JP3426163B2 (en) | Liquid crystal display | |
| JP3364991B2 (en) | Method for manufacturing semiconductor device | |
| JP3336274B2 (en) | Method for manufacturing semiconductor device | |
| KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
| JP3426164B2 (en) | Manufacturing method of liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |