JP2002215708A - Layout support system and program for by-pass capacitor disposition and wiring in printed board - Google Patents
Layout support system and program for by-pass capacitor disposition and wiring in printed boardInfo
- Publication number
- JP2002215708A JP2002215708A JP2001010726A JP2001010726A JP2002215708A JP 2002215708 A JP2002215708 A JP 2002215708A JP 2001010726 A JP2001010726 A JP 2001010726A JP 2001010726 A JP2001010726 A JP 2001010726A JP 2002215708 A JP2002215708 A JP 2002215708A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- layout
- bypass capacitor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、プリント基板にお
けるバイパスコンデンサ配置配線設計支援システムおよ
びプログラムに関し、さらに詳細には、プリント基板に
おけるＥＭＣ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｃｏ
ｍｐａｔｉｂｉｌｉｔｙ：電磁的両立性）対策のために
用いて好適なプリント基板におけるバイパスコンデンサ
配置配線設計支援システムおよびプログラムに関し、特
に、パターンを含めたバイパスコンデンサの周波数特性
の表示ならびにチェック機能を備えるようにしたプリン
ト基板におけるバイパスコンデンサ配置配線設計支援シ
ステムおよびプログラムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system and a program for supporting the design and placement of a bypass capacitor on a printed circuit board, and more particularly, to an EMC (electromagnetic code) for a printed circuit board.
The present invention relates to a bypass capacitor placement and wiring design support system and program suitable for use as a countermeasure against electromagnetic compatibility (electromagnetic compatibility), and particularly to a function of displaying and checking the frequency characteristics of a bypass capacitor including a pattern. The present invention relates to a bypass capacitor placement and wiring design support system and program for a printed circuit board.
【０００２】[0002]
【従来の技術】各種のコンピュータシステムなどのよう
に、マイクロプロセッサを搭載した電子機器において
は、高周波数帯域のクロック信号またはそれに同期した
各種の信号が、プリント基板上に配設されたＣＰＵ（中
央処理装置）をはじめその周辺回路などの信号路上を流
れている。2. Description of the Related Art In electronic equipment equipped with a microprocessor, such as various computer systems, a clock signal of a high frequency band or various signals synchronized with the clock signal is supplied to a CPU (central processing unit) provided on a printed circuit board. Processing device) and its peripheral circuits.
【０００３】このため、高周波数帯域で動作するプリン
ト基板においては、特に深刻な問題となる放射ノイズや
電源ノイズを抑制するための主な手段として、プリント
基板全体にバイパスコンデンサを挿入する方法が一般に
用いられている。For this reason, in a printed circuit board operating in a high frequency band, a method of inserting a bypass capacitor into the entire printed circuit board is generally used as a main means for suppressing radiation noise and power supply noise, which are particularly serious problems. Used.
【０００４】一方、近年、コンピュータを利用したプリ
ント基板設計ＣＡＤ（ｃｏｍｐｕｔｅｒ ａｉｄｅｄ
ｄｅｓｉｇｎ）システムにより、プリント基板上に電子
回路を構成するためのレイアウト設計（プリント基板レ
イアウト設計）が行われるようになってきた。On the other hand, in recent years, printed circuit board design CAD (computer aided) using a computer has been proposed.
With a design system, a layout design (a printed circuit board layout design) for forming an electronic circuit on a printed circuit board has been performed.
【０００５】そして、プリント基板設計ＣＡＤシステム
によりレイアウト設計を行う際には、そのレイアウト設
計時にバイパスコンデンサの有効な配置と配線とを決定
することが効率的である。When a layout is designed by a printed circuit board design CAD system, it is efficient to determine an effective arrangement and wiring of a bypass capacitor during the layout design.
【０００６】しかしながら、従来においては、個々のバ
イパスコンデンサの特性や基板上の局所的なプレーン層
の特性などを簡単に把握する手段が存在しないため、レ
イアウト設計の際の初期設計後に実測を行って、実際に
ノイズ抑制効果が十分であるか否かを確認し、不十分な
場合にはバイパスコンデンサの配置場所や配線を修正す
るなどの試行錯誤を繰り返すことにより設定を行ってい
た。However, conventionally, there is no means for easily grasping the characteristics of the individual bypass capacitors and the characteristics of the local plane layer on the substrate. Therefore, actual measurement is performed after the initial design in the layout design. In practice, it was confirmed whether the noise suppression effect was sufficient or not. If the noise suppression effect was not sufficient, the setting was performed by repeating trial and error, such as correcting the location and wiring of the bypass capacitor.
【０００７】即ち、従来においては、プリント基板設計
ＣＡＤシステムの効率性が必ずしも生かされておらず、
プリント基板のレイアウト設計に要する時間が膨大とな
ってしまうという問題点があった。That is, conventionally, the efficiency of a printed circuit board design CAD system is not always utilized,
There is a problem that the time required for the layout design of the printed circuit board becomes enormous.
【０００８】また、従来においては、バイパスコンデン
サの有効な配置配線方法として、コンデンサとパターン
と他の素子（抵抗、インダクタンス、フィルタ）との直
列共振周波数特性と、それらのバイパスコンデンサ群の
並列共振周波数特性とを考慮していないため、以下のよ
うな不都合が生じていた。Conventionally, as an effective method of arranging and wiring a bypass capacitor, a series resonance frequency characteristic of a capacitor, a pattern, and other elements (resistance, inductance, filter) and a parallel resonance frequency of a group of the bypass capacitors are used. Since the characteristics were not taken into consideration, the following inconveniences occurred.
【０００９】即ち、バイパスコンデンサの並列共振周波
数特性は、その並列共振点においてインピーダンスが非
常に高くなり、放射ＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅ
ｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ；電波雑音干渉）が
増加する。That is, in the parallel resonance frequency characteristic of the bypass capacitor, the impedance becomes extremely high at the parallel resonance point, and the radiation EMI (electromagnetization) is increased.
tic interference; radio noise interference).
【００１０】従って、バイパスコンデンサを複数使用し
た場合は、追加したバイパスコンデンサの直列共振周波
数では、放射ＥＭＩが削減されても追加したことにより
インピーダンスが高くなる並列共振点では、放射ＥＭＩ
が増加するという問題を生じることとなっていた。Therefore, when a plurality of bypass capacitors are used, at the parallel resonance point at which the impedance increases due to the addition of the added radiated EMI at the series resonance frequency of the added bypass capacitor, the radiated EMI is reduced.
Would increase.
【００１１】[0011]
【発明が解決しようとする課題】本発明は、上記したよ
うな従来の技術の有する種々の問題点に鑑みてなされた
ものであり、その目的とするところは、プリント基板の
レイアウト設計に要する時間を短縮することができるよ
うにしたプリント基板におけるバイパスコンデンサ配置
配線設計支援システムおよびプログラムを提供しようと
するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned various problems of the prior art, and has as its object to reduce the time required for layout design of a printed circuit board. It is an object of the present invention to provide a bypass capacitor arrangement and wiring design support system and a program on a printed circuit board, which can reduce the length of the printed circuit board.
【００１２】また、本発明の目的とするところは、バイ
パスコンデンサとパターンと他の素子（抵抗、インダク
タンス、フィルタ）との直列共振周波数特性と、それら
のバイパスコンデンサ群の並列共振周波数特性とを考慮
してレイアウト設計を行うことができるようにしたプリ
ント基板におけるバイパスコンデンサ配置配線設計支援
システムおよびプログラムを提供しようとするものであ
る。It is another object of the present invention to consider the series resonance frequency characteristics of a bypass capacitor, a pattern, and other elements (resistance, inductance, filter), and the parallel resonance frequency characteristics of a group of these bypass capacitors. It is an object of the present invention to provide a bypass capacitor arrangement and wiring design support system and a program on a printed circuit board, which can perform a layout design.
【００１３】[0013]
【課題を解決するための手段】上記目的を達成するため
に、本発明によるプリント基板におけるバイパスコンデ
ンサ配置配線設計支援システムおよびプログラムは、プ
リント基板のレイアウト設計時に、各ＬＳＩ（ｌａｒｇ
ｅ−ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ：大規模集積
回路）の電源毎のバイパスコンデンサ群の周波数特性が
適当であるか否かを、レイアウト設計の段階でパターン
の特性も含めて評価するようにしたものである。In order to achieve the above object, a system and a program for designing a bypass capacitor arrangement and wiring on a printed circuit board according to the present invention are provided.
Whether or not the frequency characteristics of the bypass capacitor group for each power supply of the e-scale integration (large-scale integrated circuit) are appropriate is evaluated at the layout design stage, including the characteristics of the pattern.
【００１４】そして、本発明のうち請求項１に記載の発
明によるプリント基板におけるバイパスコンデンサ配置
配線設計支援システムは、プリント基板の電源回路に介
在されるバイパスコンデンサの配置状態を評価する機能
をもつプリント基板におけるバイパスコンデンサ配置配
線設計支援システムであって、プリント基板のレイアウ
ト情報、プリント基板の構造情報およびプリント基板の
材質情報を含む各種情報に基づいて、バイパスコンデン
サの周波数特性を算出する算出手段と、上記算出手段に
よって算出されたバイパスコンデンサの周波数特性に応
じて、プリント基板にバイパスコンデンサを配置配線す
る配置配線手段とを有するものである。According to a first aspect of the present invention, there is provided a bypass capacitor placement and wiring design support system for a printed circuit board according to the first aspect of the present invention, which has a function of evaluating a placement state of a bypass capacitor interposed in a power supply circuit of the printed board. A bypass capacitor placement and wiring design support system for a board, comprising: a layout means for a printed board, various types of information including printed board structure information and printed board material information, and calculating means for calculating a frequency characteristic of the bypass capacitor. And a wiring means for arranging and wiring the bypass capacitor on the printed circuit board in accordance with the frequency characteristic of the bypass capacitor calculated by the calculating means.
【００１５】ここで、上記算出手段において用いられる
上記各種情報は、本発明のうち請求項２に記載の発明に
よるプリント基板におけるバイパスコンデンサ配置配線
設計支援システムのように、ユーザーが指定するインピ
ーダンス情報を含むようにしてもよい。Here, the various kinds of information used in the calculating means include impedance information designated by a user, as in the system for supporting placement and wiring of a bypass capacitor on a printed circuit board according to the second aspect of the present invention. It may be included.
【００１６】また、本発明のうち請求項３に記載の発明
によるプログラムは、プリント基板の電源回路に介在さ
れるバイパスコンデンの配置状態を評価する機能をもつ
プリント基板におけるバイパスコンデンサ配置配線設計
支援システムに用いるプログラムであって、コンピュー
タを、プリント基板のレイアウト情報、プリント基板の
構造情報およびプリント基板の材質情報を含む各種情報
に基づいて、バイパスコンデンサの周波数特性を算出す
る算出手段、上記算出手段によって算出されたバイパス
コンデンサの周波数特性に応じて、プリント基板にバイ
パスコンデンサを配置配線する配置配線手段、として機
能させるようにしてものである。According to a third aspect of the present invention, there is provided a program for designing a bypass capacitor arrangement and wiring on a printed circuit board having a function of evaluating an arrangement state of bypass capacitors interposed in a power supply circuit of the printed circuit board. A program used to calculate the frequency characteristics of the bypass capacitor based on various information including the layout information of the printed circuit board, the structural information of the printed circuit board, and the material information of the printed circuit board. In accordance with the calculated frequency characteristic of the bypass capacitor, it may be made to function as an arrangement wiring means for arranging and wiring the bypass capacitor on the printed circuit board.
【００１７】ここで、上記算出手段において用いられる
上記各種情報は、本発明のうち請求項４に記載の発明に
よるプログラムのように、ユーザーが指定するインピー
ダンス情報を含むようにしてもよい。Here, the various kinds of information used in the calculating means may include impedance information specified by a user, as in a program according to a fourth aspect of the present invention.
【００１８】また、本発明のうち請求項５に記載の発明
によるプリント基板におけるバイパスコンデンサ配置配
線設計支援システムは、プリント基板のレイアウト設計
を行うためのプリント基板におけるバイパスコンデンサ
配置配線設計支援システムであって、プリント基板のレ
イアウト設計上必要な基板レイアウト情報を格納した基
板レイアウト情報蓄積手段と、上記基板レイアウト情報
蓄積手段に格納された基板レイアウト情報に基づいて、
プリント基板上に配置するノイズ除去用のバイパスコン
デンサの配線路に関するパラメータを決定し、該パラメ
ータに基づいて算出したインピーダンス特性から該バイ
パスコンデンサの配置配線を決定する決定手段と、上記
決定手段により決定されたバイパスコンデンサの配置配
線の状態を視覚的に確認できるように表示する表示手段
とを有するようにしたものである。According to a fifth aspect of the present invention, there is provided a bypass capacitor layout and wiring design support system for a printed circuit board for designing a layout of a printed circuit board. Based on the board layout information storage means storing the board layout information necessary for the layout design of the printed circuit board, based on the board layout information stored in the board layout information storage means,
The determining unit determines a parameter relating to a wiring path of a bypass capacitor for noise removal disposed on a printed circuit board, and determines a wiring of the bypass capacitor from impedance characteristics calculated based on the parameter. Display means for displaying the state of the arrangement and wiring of the bypass capacitors so as to be visually confirmed.
【００１９】また、本発明のうち請求項６に記載の発明
によるプログラムは、プリント基板のレイアウト設計を
行うためのプリント基板におけるバイパスコンデンサ配
置配線設計支援システムに用いるプログラムであって、
コンピュータを、プリント基板のレイアウト設計上必要
な基板レイアウト情報を格納した基板レイアウト情報蓄
積手段、上記基板レイアウト情報蓄積手段に格納された
基板レイアウト情報に基づいて、プリント基板上に配置
するノイズ除去用のバイパスコンデンサの配線路に関す
るパラメータを決定し、該パラメータに基づいて算出し
たインピーダンス特性から該バイパスコンデンサの配置
配線を決定する決定手段、上記決定手段により決定され
たバイパスコンデンサの配置配線の状態を視覚的に確認
できるように表示する表示手段、として機能させるよう
にしたものである。According to a sixth aspect of the present invention, there is provided a program for use in a system for supporting a bypass capacitor arrangement and wiring design on a printed circuit board for performing a layout design of the printed circuit board.
A computer configured to store board layout information necessary for the layout design of the printed circuit board, and to remove noise arranged on the printed circuit board based on the board layout information stored in the board layout information storage means. Deciding means for deciding a parameter relating to the wiring path of the bypass capacitor and deciding the arrangement and wiring of the bypass capacitor from the impedance characteristic calculated based on the parameter; And a display means for displaying the information so that it can be confirmed.
【００２０】[0020]
【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明によるプリント基板におけるバイパスコンデ
ンサ配置配線設計支援システムおよびプログラムの実施
の形態の一例を詳細に説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a system for supporting placement and wiring design of a bypass capacitor on a printed circuit board according to the present invention;
【００２１】図１には、本発明によるプリント基板にお
けるバイパスコンデンサ配置配線設計支援システムの第
１の実施の形態のブロック構成図が示されている。FIG. 1 is a block diagram showing a first embodiment of a system for supporting the layout and wiring of bypass capacitors in a printed circuit board according to the present invention.
【００２２】即ち、このプリント基板におけるバイパス
コンデンサ配置配線設計支援システム（以下、適宜に
「バイパスコンデンサ配置配線設計支援システム」と称
する。）は、プリント基板のレイアウト情報、プリント
基板の構造情報およびプリント基板の材質情報を含む各
種情報を入力する入力手段１０と、入力手段１０から入
力された各種情報に基づいてバイパスコンデンサの周波
数特性を算出する算出手段１２と、算出手段１２によっ
て算出されたバイパスコンデンサの周波数特性に応じて
プリント基板にバイパスコンデンサを配置配線する配置
配線手段１４とを備えている。That is, the bypass capacitor placement and wiring design support system for a printed circuit board (hereinafter referred to as a "bypass capacitor placement and wiring design support system" as appropriate) comprises printed circuit board layout information, printed circuit board structure information, and printed circuit board information. Input means 10 for inputting various information including the material information of the above, calculating means 12 for calculating the frequency characteristics of the bypass capacitor based on the various information input from the input means 10, and the bypass capacitor calculated by the calculating means 12 And a wiring means 14 for arranging and wiring a bypass capacitor on a printed circuit board in accordance with frequency characteristics.
【００２３】ここで、入力手段１０は、上記したプリン
ト基板のレイアウト情報、プリント基板の構造情報およ
びプリント基板の材質情報に加えて、ユーザーが指定す
るインピーダンス情報を算出手段１２へ入力することが
できる。Here, the input means 10 can input the impedance information designated by the user to the calculating means 12 in addition to the above-mentioned printed circuit board layout information, printed circuit board structure information and printed circuit board material information. .
【００２４】以上の構成において、算出手段１２は、入
力手段１０から入力された各種情報に基づいて、バイパ
スコンデンサの周波数特性を算出する。In the above configuration, the calculating means 12 calculates the frequency characteristic of the bypass capacitor based on various information input from the input means 10.
【００２５】そして、配置配線手段１４は、算出手段１
２によって算出されたバイパスコンデンサの周波数特性
に応じて、プリント基板上にバイパスコンデンサを配置
配線することになる。The placement and routing means 14 is provided by the calculating means 1
In accordance with the frequency characteristics of the bypass capacitor calculated in step 2, the bypass capacitor is arranged and wired on the printed circuit board.
【００２６】従って、このバイパスコンデンサ配置配線
設計支援システムによれば、プリント基板上にバイパス
コンデンサを自動的に配置配線することができるので、
プリント基板のレイアウト設計に要する時間を短縮する
ことができる。Therefore, according to the bypass capacitor placement and wiring design support system, the bypass capacitors can be automatically placed and wired on the printed circuit board.
The time required for the layout design of the printed circuit board can be reduced.
【００２７】また、算出手段１２へユーザーが指定する
インピーダンス情報が入力された場合には、バイパスコ
ンデンサとパターンと他の素子（抵抗、インダクタン
ス、フィルタ）との直列共振周波数特性と、それらのバ
イパスコンデンサ群の並列共振周波数特性と考慮したレ
イアウト設計を行うことができるようになる。When the impedance information specified by the user is input to the calculating means 12, the series resonance frequency characteristics of the bypass capacitor, the pattern, and other elements (resistance, inductance, filter), and the bypass capacitor The layout design can be performed in consideration of the parallel resonance frequency characteristics of the group.
【００２８】次に、図２には、本発明によるプリント基
板におけるバイパスコンデンサ配置配線設計支援システ
ムの第２の実施の形態のブロック構成図が示されてい
る。FIG. 2 is a block diagram showing a second embodiment of a system for supporting the layout and wiring of bypass capacitors in a printed circuit board according to the present invention.
【００２９】即ち、このプリント基板におけるバイパス
コンデンサ配置配線設計支援システム（以下、適宜に
「バイパスコンデンサ配置配線設計支援システム」と称
する。）は、プリント基板のレイアウト設計上必要な基
板レイアウト情報を格納した基板レイアウト情報蓄積手
段２０と、バイパスコンデンサの配置配線を決定する決
定手段２２と、決定手段２２により決定されたバイパス
コンデンサの配置配線の状態を視覚的に確認できるよう
に表示する表示手段２４とを備えている。That is, the bypass capacitor placement and wiring design support system for the printed circuit board (hereinafter referred to as "bypass capacitor placement and wiring design support system" as appropriate) stores board layout information necessary for the printed circuit board layout design. The board layout information accumulating means 20, the deciding means 22 for deciding the arrangement and wiring of the bypass capacitors, and the display means 24 for displaying the state of the arrangement and wiring of the bypass capacitors determined by the deciding means 22 so as to be visually confirmed. Have.
【００３０】ここで、表示手段２４は、画面上にプリン
ト基板のレイアウト設計を表示して、バイパスコンデン
サの配置配線の状態を視覚的に表すことのできる液晶デ
ィスプレイやＣＲＴなどを備えている。Here, the display means 24 is provided with a liquid crystal display, a CRT or the like capable of displaying the layout design of the printed circuit board on the screen and visually indicating the state of the arrangement and wiring of the bypass capacitors.
【００３１】以上の構成において、決定手段２２が、基
板レイアウト情報蓄積手段２０に格納された基板レイア
ウト情報に基づいて、プリント基板上に配置するノイズ
除去用のバイパスコンデンサの配線路に関するパラメー
タを決定し、パラメータに基づいて算出したインピーダ
ンス特性からバイパスコンデンサの配置配線を決定する
ことになる。In the above configuration, the determining means 22 determines parameters relating to the wiring path of the bypass capacitor for noise removal arranged on the printed circuit board based on the board layout information stored in the board layout information accumulating means 20. The arrangement and wiring of the bypass capacitors are determined from the impedance characteristics calculated based on the parameters.
【００３２】上記のようにして、決定手段２２によりバ
イパスコンデンサの配置配線が決定されると、表示手段
は２４は、決定手段２２により決定されたバイパスコン
デンサの配置配線の状態を視覚的に確認できるように表
示するのである。When the arrangement and wiring of the bypass capacitors are determined by the determining means 22 as described above, the display means 24 can visually confirm the state of the arrangement and wiring of the bypass capacitors determined by the determining means 22. It is displayed as follows.
【００３３】従って、このバイパスコンデンサ配置配線
設計支援システムによれば、プリント基板上にバイパス
コンデンサを自動的に配置配線することができるので、
プリント基板のレイアウト設計に要する時間を短縮する
ことができる。Therefore, according to the bypass capacitor placement and wiring design support system, the bypass capacitors can be automatically placed and wired on the printed circuit board.
The time required for the layout design of the printed circuit board can be reduced.
【００３４】また、決定手段２２はインピーダンス特性
からバイパスコンデンサの配置配線を決定するので、バ
イパスコンデンサとパターンと他の素子（抵抗、インダ
クタンス、フィルタ）との直列共振周波数特性と、それ
らのバイパスコンデンサ群の並列共振周波数特性と考慮
したレイアウト設計を行うことができるようになる。The determining means 22 determines the arrangement and wiring of the bypass capacitor from the impedance characteristics, so that the series resonance frequency characteristics of the bypass capacitor, the pattern, and other elements (resistance, inductance, filter), and the group of these bypass capacitors Layout design in consideration of the parallel resonance frequency characteristic of
【００３５】なお、図３（ａ）には、上記した第１の実
施の形態あるいは第２の実施の形態によるバイパスコン
デンサ配置配線設計支援システムにより配置配線される
バイパスコンデンサの周波数特性が示されている。FIG. 3A shows the frequency characteristics of the bypass capacitors placed and routed by the bypass capacitor placement and routing design support system according to the first or second embodiment. I have.
【００３６】ここで、図３（ａ）において実線により示
される周波数特性は、図３（ｂ）に示すようにバイパス
コンデンサに抵抗を直列に接続した状態を示している。
なお、図３（ｃ）は、図３（ａ）において実線により示
される周波数特性の特徴を強調して示している。Here, the frequency characteristic indicated by the solid line in FIG. 3A shows a state in which a resistor is connected in series to a bypass capacitor as shown in FIG. 3B.
FIG. 3C emphasizes the characteristics of the frequency characteristic indicated by the solid line in FIG.
【００３７】一方、図３（ａ）において破線により示さ
れる周波数特性は、図３（ｄ）に示すようにバイパスコ
ンデンサに抵抗を接続していない状態を示している。な
お、図３（ｅ）は、図３（ａ）において破線により示さ
れる周波数特性の特徴を強調して示している。On the other hand, the frequency characteristic indicated by a broken line in FIG. 3A shows a state where no resistor is connected to the bypass capacitor as shown in FIG. 3D. FIG. 3 (e) emphasizes the characteristics of the frequency characteristics indicated by the broken lines in FIG. 3 (a).
【００３８】また、図４には、上記した第２の実施の形
態によるバイパスコンデンサ配置配線設計支援システム
における表示手段２４の表示例が示されている。FIG. 4 shows a display example of the display means 24 in the bypass capacitor arrangement and wiring design support system according to the second embodiment.
【００３９】[0039]
【発明の効果】本発明は、以上説明したように構成され
ているので、プリント基板のレイアウト設計に要する時
間を短縮することができるようになるという優れた効果
を奏する。As described above, the present invention has an excellent effect that the time required for the layout design of the printed circuit board can be shortened.
【００４０】また、本発明は、以上説明したように構成
されているので、バイパスコンデンサとパターンと他の
素子（抵抗、インダクタンス、フィルタ）との直列共振
周波数特性と、それらのバイパスコンデンサ群の並列共
振周波数特性とを考慮してレイアウト設計を行うことが
できるようになるという優れた効果を奏する。Further, since the present invention is configured as described above, the series resonance frequency characteristic of the bypass capacitor, the pattern, and other elements (resistance, inductance, filter), and the parallel connection of the bypass capacitor group There is an excellent effect that the layout design can be performed in consideration of the resonance frequency characteristics.
【図１】本発明によるプリント基板におけるバイパスコ
ンデンサ配置配線設計支援システムの第１の実施の形態
のブロック構成図である。FIG. 1 is a block diagram of a first embodiment of a support system for designing and arranging bypass capacitors on a printed circuit board according to the present invention.
【図２】本発明によるプリント基板におけるバイパスコ
ンデンサ配置配線設計支援システムの第２の実施の形態
のブロック構成図である。FIG. 2 is a block configuration diagram of a second embodiment of a system for supporting the layout and wiring of bypass capacitors in a printed circuit board according to the present invention;
【図３】（ａ）は、上記した第１の実施の形態あるいは
第２の実施の形態によるバイパスコンデンサ配置配線設
計支援システムにより配置配線されるバイパスコンデン
サの周波数特性を示す。（ｂ）は、バイパスコンデンサ
に抵抗を直列に接続した状態を示す。（ｃ）は、（ａ）
において実線により示される周波数特性の特徴を強調し
て示す。（ｄ）は、バイパスコンデンサに抵抗を接続し
ていない状態を示す。（ｅ）は、（ａ）において破線に
より示される周波数特性の特徴を強調して示す。FIG. 3A shows a frequency characteristic of a bypass capacitor placed and wired by the bypass capacitor placement and wiring design support system according to the first embodiment or the second embodiment. (B) shows a state in which a resistor is connected in series to the bypass capacitor. (C) is (a)
In FIG. 7, the characteristics of the frequency characteristics indicated by the solid lines are emphasized. (D) shows a state in which no resistor is connected to the bypass capacitor. (E) emphasizes and shows the characteristics of the frequency characteristic indicated by the broken line in (a).
【図４】第２の実施の形態によるバイパスコンデンサ配
置配線設計支援システムにおける表示手段の表示例を示
す。FIG. 4 shows a display example of a display means in the bypass capacitor arrangement and wiring design support system according to the second embodiment.
１０ 入力手段 １２ 算出手段 １４ 配置配線手段 ２０ 基板レイアウト情報蓄積手段 ２２ 決定手段 ２４ 表示手段 DESCRIPTION OF SYMBOLS 10 Input means 12 Calculation means 14 Arrangement and wiring means 20 Board layout information accumulation means 22 Decision means 24 Display means
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松沢 浩彦 横浜市都筑区荏田東二丁目25番１号 株式 会社図研内 Ｆターム(参考） 5B046 AA08 BA05 DA05 GA01 HA04 JA03 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Hirohiko Matsuzawa 2- 25-1, Edahigashi, Tsuzuki-ku, Yokohama-shi F-term in Zuken Co., Ltd. 5B046 AA08 BA05 DA05 GA01 HA04 JA03
Claims (6)
イパスコンデンサの配置状態を評価する機能をもつプリ
ント基板におけるバイパスコンデンサ配置配線設計支援
システムであって、 プリント基板のレイアウト情報、プリント基板の構造情
報およびプリント基板の材質情報を含む各種情報に基づ
いて、バイパスコンデンサの周波数特性を算出する算出
手段と、 前記算出手段によって算出されたバイパスコンデンサの
周波数特性に応じて、プリント基板にバイパスコンデン
サを配置配線する配置配線手段とを有するプリント基板
におけるバイパスコンデンサ配置配線設計支援システ
ム。The present invention relates to a bypass capacitor layout and wiring design support system for a printed circuit board having a function of evaluating an arrangement state of a bypass capacitor interposed in a power supply circuit of the printed circuit board, the printed circuit board layout information and the printed circuit board structural information. Calculating means for calculating a frequency characteristic of the bypass capacitor based on various information including material information of the printed circuit board, and arranging and wiring the bypass capacitor on the printed circuit board in accordance with the frequency characteristic of the bypass capacitor calculated by the calculating means. And a layout and wiring design support system for a printed circuit board having a layout and wiring means.
バイパスコンデンサ配置配線設計支援システムにおい
て、 前記算出手段において用いられる前記各種情報は、ユー
ザーが指定するインピーダンス情報を含むものであるプ
リント基板におけるバイパスコンデンサ配置配線設計支
援システム。2. The bypass capacitor arrangement and wiring design system according to claim 1, wherein said various information used in said calculating means includes impedance information specified by a user. Design support system.
イパスコンデンの配置状態を評価する機能をもつプリン
ト基板におけるバイパスコンデンサ配置配線設計支援シ
ステムに用いるプログラムであって、 コンピュータを、 プリント基板のレイアウト情報、プリント基板の構造情
報およびプリント基板の材質情報を含む各種情報に基づ
いて、バイパスコンデンサの周波数特性を算出する算出
手段、 前記算出手段によって算出されたバイパスコンデンサの
周波数特性に応じて、プリント基板にバイパスコンデン
サを配置配線する配置配線手段、 として機能させるためのプログラム。3. A program used for a bypass capacitor placement and wiring design support system for a printed circuit board having a function of evaluating a placement state of a bypass capacitor interposed in a power supply circuit of the printed circuit board, the program comprising: Calculating means for calculating the frequency characteristics of the bypass capacitor based on various information including the structure information of the printed circuit board and the material information of the printed circuit board, according to the frequency characteristics of the bypass capacitor calculated by the calculating means, A program for functioning as a placement and routing means for placing and routing bypass capacitors.
ザーが指定するインピーダンス情報を含むものであるプ
ログラム。4. The program according to claim 3, wherein the various information used in the calculation unit includes impedance information specified by a user.
めのプリント基板におけるバイパスコンデンサ配置配線
設計支援システムであって、 プリント基板のレイアウト設計上必要な基板レイアウト
情報を格納した基板レイアウト情報蓄積手段と、 前記基板レイアウト情報蓄積手段に格納された基板レイ
アウト情報に基づいて、プリント基板上に配置するノイ
ズ除去用のバイパスコンデンサの配線路に関するパラメ
ータを決定し、該パラメータに基づいて算出したインピ
ーダンス特性から該バイパスコンデンサの配置配線を決
定する決定手段と、 前記決定手段により決定されたバイパスコンデンサの配
置配線の状態を視覚的に確認できるように表示する表示
手段とを有するプリント基板におけるバイパスコンデン
サ配置配線設計支援システム。5. A system for supporting the layout and layout of bypass capacitors on a printed circuit board for designing the layout of the printed circuit board, comprising: board layout information storage means for storing board layout information required for the layout design of the printed circuit board; Based on the board layout information stored in the board layout information storage means, a parameter relating to a wiring path of a bypass capacitor for noise removal arranged on the printed board is determined, and the impedance of the bypass capacitor is determined from impedance characteristics calculated based on the parameter. And a display means for displaying the state of the placement and wiring of the bypass capacitors determined by the determining means so as to be visually confirmed.
めのプリント基板におけるバイパスコンデンサ配置配線
設計支援システムに用いるプログラムであって、 コンピュータを、 プリント基板のレイアウト設計上必要な基板レイアウト
情報を格納した基板レイアウト情報蓄積手段、 前記基板レイアウト情報蓄積手段に格納された基板レイ
アウト情報に基づいて、プリント基板上に配置するノイ
ズ除去用のバイパスコンデンサの配線路に関するパラメ
ータを決定し、該パラメータに基づいて算出したインピ
ーダンス特性から該バイパスコンデンサの配置配線を決
定する決定手段、 前記決定手段により決定されたバイパスコンデンサの配
置配線の状態を視覚的に確認できるように表示する表示
手段、 として機能させるためのプログラム。6. A computer program for use in a system for supporting the layout and wiring of bypass capacitors in a printed circuit board for designing the layout of the printed circuit board, the computer comprising: a board layout storing board layout information necessary for the layout design of the printed circuit board. Information storage means, based on the board layout information stored in the board layout information storage means, determine a parameter relating to a wiring path of a bypass capacitor for noise removal arranged on a printed circuit board, and calculate an impedance based on the parameter. A program for functioning as deciding means for deciding the arrangement and wiring of the bypass capacitor from characteristics, and as display means for displaying the state of the arrangement and wiring of the bypass capacitor determined by the deciding means so as to be visually confirmed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010726A JP4540861B2 (en) | 2001-01-18 | 2001-01-18 | Bypass capacitor placement and wiring design support system and program on printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010726A JP4540861B2 (en) | 2001-01-18 | 2001-01-18 | Bypass capacitor placement and wiring design support system and program on printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002215708A true JP2002215708A (en) | 2002-08-02 |
| JP4540861B2 JP4540861B2 (en) | 2010-09-08 |
Family
ID=18877989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001010726A Expired - Fee Related JP4540861B2 (en) | 2001-01-18 | 2001-01-18 | Bypass capacitor placement and wiring design support system and program on printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4540861B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013038511A1 (en) * | 2011-09-13 | 2013-03-21 | 富士通株式会社 | Design method for semiconductor integrated circuit and design program for semiconductor integrated circuit |
| JP2013207699A (en) * | 2012-03-29 | 2013-10-07 | Auto Network Gijutsu Kenkyusho:Kk | Reduction device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000123063A (en) * | 1998-10-19 | 2000-04-28 | Nec Corp | Software simulator system and storage medium for storing program |
| JP2000123062A (en) * | 1998-10-19 | 2000-04-28 | Toshiba Corp | Print board design supporting system |
| JP2000305968A (en) * | 1999-04-21 | 2000-11-02 | Nec Corp | Device and method for evaluating characteristic of printed circuit board and storage medium |
| JP2001175702A (en) * | 1999-12-22 | 2001-06-29 | Sanyo Electric Co Ltd | Method for designing circuit |
-
2001
- 2001-01-18 JP JP2001010726A patent/JP4540861B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000123063A (en) * | 1998-10-19 | 2000-04-28 | Nec Corp | Software simulator system and storage medium for storing program |
| JP2000123062A (en) * | 1998-10-19 | 2000-04-28 | Toshiba Corp | Print board design supporting system |
| JP2000305968A (en) * | 1999-04-21 | 2000-11-02 | Nec Corp | Device and method for evaluating characteristic of printed circuit board and storage medium |
| JP2001175702A (en) * | 1999-12-22 | 2001-06-29 | Sanyo Electric Co Ltd | Method for designing circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013038511A1 (en) * | 2011-09-13 | 2013-03-21 | 富士通株式会社 | Design method for semiconductor integrated circuit and design program for semiconductor integrated circuit |
| JP2013207699A (en) * | 2012-03-29 | 2013-10-07 | Auto Network Gijutsu Kenkyusho:Kk | Reduction device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4540861B2 (en) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4294647B2 (en) | Printed circuit board design device and CAD system | |
| JP4389224B2 (en) | Semiconductor device design method, design support system and program, and semiconductor package | |
| JP4612543B2 (en) | Printed circuit wiring board design support apparatus, printed circuit board design method and program thereof | |
| US8271925B2 (en) | Printed board design system and method including decoupling capacitor arrangement examination unit | |
| US8516431B2 (en) | Rule check system, design rule check method and design rule check program | |
| JP2001175702A (en) | Method for designing circuit | |
| JP4540861B2 (en) | Bypass capacitor placement and wiring design support system and program on printed circuit board | |
| US8769473B1 (en) | Wiring design support apparatus, method and computer-readable recording medium | |
| JP4682873B2 (en) | Bypass capacitor check method and check device | |
| JP3643450B2 (en) | Computer aided design system | |
| JP2009151363A (en) | Board design device | |
| JP2000123062A (en) | Print board design supporting system | |
| JP2004258756A (en) | Circuit part arrangement designing method and circuit part arrangement design supporting device | |
| JP4971123B2 (en) | Board design equipment | |
| JP5708166B2 (en) | Bypass capacitor aggregate replacement method, bypass capacitor aggregate replacement device, and bypass capacitor aggregate replacement program | |
| JP2943503B2 (en) | How to select a noise filter | |
| JP3076460B2 (en) | Automatic placement priority determination method and apparatus | |
| CN114401463B (en) | Method and device for reducing clock component port radiation of OLT (optical line terminal) equipment | |
| JP3109483B2 (en) | Radiated noise prevention printed circuit board placement and wiring processing system | |
| US20040205685A1 (en) | Routing method using a CAD tool | |
| JP3095307B2 (en) | Automatic electric component placement apparatus and automatic electric component placement method | |
| US7409662B1 (en) | Systems and methods involving designing shielding profiles for integrated circuits | |
| KR20120053586A (en) | Apparatus for generating bill of material for electronic part auto-inserting system and method thereof | |
| JPH11259551A (en) | Printed board parts layout and wiring cad device | |
| JP2022119512A (en) | Circuit design support device and circuit design support method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4540861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |