JP2002208613A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002208613A JP2002208613A JP2001005023A JP2001005023A JP2002208613A JP 2002208613 A JP2002208613 A JP 2002208613A JP 2001005023 A JP2001005023 A JP 2001005023A JP 2001005023 A JP2001005023 A JP 2001005023A JP 2002208613 A JP2002208613 A JP 2002208613A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- semiconductor device
- pad electrode
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体ペレットの突起電極とこの突起電極よ
り幅狭のパッド電極を重ね合わせ加圧すると突起電極が
薄い場合には半導体ペレットを損傷することがあった。 【解決手段】 絶縁基板上にパッド電極を形成した配線
基板と突起電極を形成した半導体ペレットとを対向させ
て突起電極をパッド電極に重合させて加圧し電気的に接
続した半導体装置において、上記突起電極は端面が略平
坦に形成され、パッド電極は前記突起電極より厚くかつ
幅狭に形成され、パッド電極の重合端面部分が突起電極
に圧入される。
り幅狭のパッド電極を重ね合わせ加圧すると突起電極が
薄い場合には半導体ペレットを損傷することがあった。 【解決手段】 絶縁基板上にパッド電極を形成した配線
基板と突起電極を形成した半導体ペレットとを対向させ
て突起電極をパッド電極に重合させて加圧し電気的に接
続した半導体装置において、上記突起電極は端面が略平
坦に形成され、パッド電極は前記突起電極より厚くかつ
幅狭に形成され、パッド電極の重合端面部分が突起電極
に圧入される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に突起電極を有する半導体ペレットとパッド電極を形
成した配線基板とを一体化した構造の半導体装置に関す
る。
特に突起電極を有する半導体ペレットとパッド電極を形
成した配線基板とを一体化した構造の半導体装置に関す
る。
【０００２】
【従来の技術】例えばノート型パーソナルコンピュータ
や携帯電話、ディジタルカメラなどの可搬型電子回路装
置は持ち運びに最適な寸法で軽量であることが要求さ
れ、これに用いられる電子部品も小型化が要求されてい
る。この要求に応えるため電子部品本体そのものを小型
化してパッケージの外形寸法を縮小したり電子部品本体
の外形寸法は従来と同じかやや大きくなっても電子部品
本体内部に多数の電子回路素子を集積し多機能化するこ
とにより実質的に小型化している。
や携帯電話、ディジタルカメラなどの可搬型電子回路装
置は持ち運びに最適な寸法で軽量であることが要求さ
れ、これに用いられる電子部品も小型化が要求されてい
る。この要求に応えるため電子部品本体そのものを小型
化してパッケージの外形寸法を縮小したり電子部品本体
の外形寸法は従来と同じかやや大きくなっても電子部品
本体内部に多数の電子回路素子を集積し多機能化するこ
とにより実質的に小型化している。
【０００３】この種半導体装置の一例を図４から説明す
る。図において、１は配線基板で、セラミックや耐熱性
絶縁性の樹脂などからなる絶縁基板２の一方の主面上に
多数のパッド電極３を平行状または環状に形成してい
る。４は電子部品本体である半導体ペレットで、内部に
多数の半導体素子（図示せず）を形成した半導体基板５
の一主面周縁部に多数の突起電極６を形成している。こ
の突起電極６は図示例では先端にボールを形成したワイ
ヤを半導体基板５に圧着し圧潰したボール近傍でワイヤ
を切断することにより形成されており、基部が径大で中
間部乃至端部が径小の異径電極である。この配線基板１
のパッド電極３は半導体ペレット４の突起電極６と対応
する位置に配置され、パッド電極３上に突起電極６の先
端を重合させ加圧して突起電極６を軸方向に圧縮し周面
を膨出させて一部が塑性変形した状態でパッド電極３に
接続されている。７は配線基板１と半導体ペレット４の
間に充填された封止用の樹脂で、両者を接着して一体化
し、配線基板１と半導体ペレット４間の熱膨張係数差に
よる応力がパッド電極３と突起電極６の電気的接続部分
に集中するのを防止するとともに外気に含まれる湿気や
腐食性ガスによって半導体ペレット４表面の配線パター
ン（図示せず）や電極重合部が腐食されるのを防止して
いる。配線基板１のパッド電極３を形成した面とは反対
側の面にはパッド電極３より径大の導電ランド８が形成
され、この導電ランド８をパッド電極３と電気的に接続
するとともに半田球などを接続して外部接続用の電極９
を形成している。
る。図において、１は配線基板で、セラミックや耐熱性
絶縁性の樹脂などからなる絶縁基板２の一方の主面上に
多数のパッド電極３を平行状または環状に形成してい
る。４は電子部品本体である半導体ペレットで、内部に
多数の半導体素子（図示せず）を形成した半導体基板５
の一主面周縁部に多数の突起電極６を形成している。こ
の突起電極６は図示例では先端にボールを形成したワイ
ヤを半導体基板５に圧着し圧潰したボール近傍でワイヤ
を切断することにより形成されており、基部が径大で中
間部乃至端部が径小の異径電極である。この配線基板１
のパッド電極３は半導体ペレット４の突起電極６と対応
する位置に配置され、パッド電極３上に突起電極６の先
端を重合させ加圧して突起電極６を軸方向に圧縮し周面
を膨出させて一部が塑性変形した状態でパッド電極３に
接続されている。７は配線基板１と半導体ペレット４の
間に充填された封止用の樹脂で、両者を接着して一体化
し、配線基板１と半導体ペレット４間の熱膨張係数差に
よる応力がパッド電極３と突起電極６の電気的接続部分
に集中するのを防止するとともに外気に含まれる湿気や
腐食性ガスによって半導体ペレット４表面の配線パター
ン（図示せず）や電極重合部が腐食されるのを防止して
いる。配線基板１のパッド電極３を形成した面とは反対
側の面にはパッド電極３より径大の導電ランド８が形成
され、この導電ランド８をパッド電極３と電気的に接続
するとともに半田球などを接続して外部接続用の電極９
を形成している。
【０００４】この半導体装置１０は、平面寸法が半導体
ペレット４よりやや大きく、配線基板１、半導体ペレッ
ト４のそれぞれの厚みと重合した電極３、６の高さで決
定される厚さにできるため小型化が可能である。半導体
ペレット４として一辺が数ｍｍ〜十数ｍｍの半導体基板
５に基部径が６０〜１００μｍ、小径部の径が１５〜２
５μｍ、高さ７０〜９０μｍの異径突起電極６を２００
μｍピッチで数１０〜数百個形成したものを用い、配線
基板１として一辺が１００μｍ、厚さ１２〜１８μｍの
銅層上に厚さ２〜５μｍのニッケル層、厚さ０．０３〜
１μｍの金層を積層したパッド電極３を形成したものを
用い、突起電極６をパッド電極３上に加圧すると、異径
の突起電極６はその径小部の断面積に比して十分広い面
積のパッド電極３に当接し圧着されるため、電極重合部
に加えられた加圧力はパッド電極３全体に分散され、突
起電極６は高さが４５〜５０μｍに圧縮され、小径部が
膨出して直径２０〜３５μｍとなる。配線基板１がセラ
ミックなど硬質の絶縁基板２を用いたものではパッド電
極３は加圧されても変形しないため、配線基板１上の異
なる位置にある各電極３、６の接続品質は一定である。
また絶縁基板２としてポリイミド樹脂など加圧されると
わずかに軟化する樹脂を用いた配線基板１ではパッド電
極３の中央部を突起電極６先端の径小部で加圧すると、
パッド電極３の中央部が窪んだ状態で対称に湾曲変形す
るが各電極３、６の接続品質は問題ない。
ペレット４よりやや大きく、配線基板１、半導体ペレッ
ト４のそれぞれの厚みと重合した電極３、６の高さで決
定される厚さにできるため小型化が可能である。半導体
ペレット４として一辺が数ｍｍ〜十数ｍｍの半導体基板
５に基部径が６０〜１００μｍ、小径部の径が１５〜２
５μｍ、高さ７０〜９０μｍの異径突起電極６を２００
μｍピッチで数１０〜数百個形成したものを用い、配線
基板１として一辺が１００μｍ、厚さ１２〜１８μｍの
銅層上に厚さ２〜５μｍのニッケル層、厚さ０．０３〜
１μｍの金層を積層したパッド電極３を形成したものを
用い、突起電極６をパッド電極３上に加圧すると、異径
の突起電極６はその径小部の断面積に比して十分広い面
積のパッド電極３に当接し圧着されるため、電極重合部
に加えられた加圧力はパッド電極３全体に分散され、突
起電極６は高さが４５〜５０μｍに圧縮され、小径部が
膨出して直径２０〜３５μｍとなる。配線基板１がセラ
ミックなど硬質の絶縁基板２を用いたものではパッド電
極３は加圧されても変形しないため、配線基板１上の異
なる位置にある各電極３、６の接続品質は一定である。
また絶縁基板２としてポリイミド樹脂など加圧されると
わずかに軟化する樹脂を用いた配線基板１ではパッド電
極３の中央部を突起電極６先端の径小部で加圧すると、
パッド電極３の中央部が窪んだ状態で対称に湾曲変形す
るが各電極３、６の接続品質は問題ない。
【０００５】しかしながら突起電極６とパッド電極３の
位置がずれると、パッド電極３の湾曲変形が非対象とな
り、突起電極６が傾くため各電極を正確に位置決めする
必要がある。さらには配線基板１として硬質で微細なガ
ラス繊維を織り上げたガラス織布をエポキシ樹脂で被覆
したガラスエポキシ基板を絶縁基板２としたものがあ
る。直径３〜５μｍのガラス繊維を数十〜数百本束ね、
これを縦横に織り上げると厚さ５０〜１２５μｍ、一方
向の凹凸周期が数百〜千数百μｍ、凹凸深さが１０〜５
０μｍの織布が得られ、この織布を数枚積層してエポキ
シ樹脂を含浸し、この含浸体の両面をさらに表層樹脂で
被覆することによりガラスエポキシ樹脂基板が得られ
る。
位置がずれると、パッド電極３の湾曲変形が非対象とな
り、突起電極６が傾くため各電極を正確に位置決めする
必要がある。さらには配線基板１として硬質で微細なガ
ラス繊維を織り上げたガラス織布をエポキシ樹脂で被覆
したガラスエポキシ基板を絶縁基板２としたものがあ
る。直径３〜５μｍのガラス繊維を数十〜数百本束ね、
これを縦横に織り上げると厚さ５０〜１２５μｍ、一方
向の凹凸周期が数百〜千数百μｍ、凹凸深さが１０〜５
０μｍの織布が得られ、この織布を数枚積層してエポキ
シ樹脂を含浸し、この含浸体の両面をさらに表層樹脂で
被覆することによりガラスエポキシ樹脂基板が得られ
る。
【０００６】
【発明が解決しようとする課題】ところで配線基板１を
構成する絶縁基板２としてガラスエポキシ樹脂基板を用
いたものでは、ガラス織布表面に凹凸があるため絶縁基
板２表面からガラス織布までの樹脂（表層樹脂）の厚み
が配線基板１上の場所により異なる。一方、配線基板１
の厚みは半導体装置の厚みと関係し、配線基板１を薄く
することにより薄い半導体装置を実現できるが、ガラス
エポキシ樹脂基板では表層の樹脂厚みの厚い部分と薄い
部分の比が大きくなる。またガラス織布はガラス繊維束
を縦横に織り上げているため繊維束の一方向の凹凸周期
長さ数百〜千数百μｍの１／２の間隔で凸部が隣接配置
される。そのためガラス織布の凹部位置の樹脂が厚い部
分ではパッド電極３が樹脂中に深く押し込まれ、ガラス
織布の凸部位置の樹脂厚が薄い部分ではパッド電極３の
沈み込み量は小さく、凹部と凸部の中間位置ではパッド
電極３の中央に突起電極６を当接させたとしてもガラス
織布表面の傾斜によりパッド電極３が傾き易くなるた
め、基板１上の電極位置により電極３、６の接続品質が
ばらつくという問題があった。
構成する絶縁基板２としてガラスエポキシ樹脂基板を用
いたものでは、ガラス織布表面に凹凸があるため絶縁基
板２表面からガラス織布までの樹脂（表層樹脂）の厚み
が配線基板１上の場所により異なる。一方、配線基板１
の厚みは半導体装置の厚みと関係し、配線基板１を薄く
することにより薄い半導体装置を実現できるが、ガラス
エポキシ樹脂基板では表層の樹脂厚みの厚い部分と薄い
部分の比が大きくなる。またガラス織布はガラス繊維束
を縦横に織り上げているため繊維束の一方向の凹凸周期
長さ数百〜千数百μｍの１／２の間隔で凸部が隣接配置
される。そのためガラス織布の凹部位置の樹脂が厚い部
分ではパッド電極３が樹脂中に深く押し込まれ、ガラス
織布の凸部位置の樹脂厚が薄い部分ではパッド電極３の
沈み込み量は小さく、凹部と凸部の中間位置ではパッド
電極３の中央に突起電極６を当接させたとしてもガラス
織布表面の傾斜によりパッド電極３が傾き易くなるた
め、基板１上の電極位置により電極３、６の接続品質が
ばらつくという問題があった。
【０００７】本出願人は特願平９−１０９９５４号／特
開平１０−３０３２５２号公報（先行技術）にて、図５
に示す構造の半導体装置１１を提案している。図におい
て１２は配線基板で、絶縁基板１３上にパッド電極１４
を形成している。１５は半導体ペレットで、半導体基板
１６の一主面に金めっきにより端面が平坦な突起電極１
７を形成している。１８は配線基板１２と半導体ペレッ
ト１５間に充填された封止用樹脂を示す。この半導体装
置１１は図４半導体装置と同様に配線基板１２に外部接
続用の電極が形成されるが図示省略している。
開平１０−３０３２５２号公報（先行技術）にて、図５
に示す構造の半導体装置１１を提案している。図におい
て１２は配線基板で、絶縁基板１３上にパッド電極１４
を形成している。１５は半導体ペレットで、半導体基板
１６の一主面に金めっきにより端面が平坦な突起電極１
７を形成している。１８は配線基板１２と半導体ペレッ
ト１５間に充填された封止用樹脂を示す。この半導体装
置１１は図４半導体装置と同様に配線基板１２に外部接
続用の電極が形成されるが図示省略している。
【０００８】この半導体装置１１は突起電極１７より幅
狭のパッド電極１４を突起電極１７の平坦面に圧入させ
ることにより各電極１４、１７の電気的接続を良好にし
たものであるが、図４半導体装置と比較するとパッド電
極１４の絶縁基板１３に接する断面積が小さいため加圧
力が集中し易く、加圧と同じに加熱されるとパッド電極
１４は樹脂基板内に沈み込むため電極重合部の加圧力が
安定せず電気的接続も不安定になるという問題があっ
た。この問題は突起電極１７の高さがばらつくと顕著と
なり隣接する突起電極より低い突起電極がパッド電極に
当接してもパッド電極が樹脂基板に沈み込むと突起電極
との間で十分な加圧力が得られず、電気的接続強度が低
下するという問題があった。
狭のパッド電極１４を突起電極１７の平坦面に圧入させ
ることにより各電極１４、１７の電気的接続を良好にし
たものであるが、図４半導体装置と比較するとパッド電
極１４の絶縁基板１３に接する断面積が小さいため加圧
力が集中し易く、加圧と同じに加熱されるとパッド電極
１４は樹脂基板内に沈み込むため電極重合部の加圧力が
安定せず電気的接続も不安定になるという問題があっ
た。この問題は突起電極１７の高さがばらつくと顕著と
なり隣接する突起電極より低い突起電極がパッド電極に
当接してもパッド電極が樹脂基板に沈み込むと突起電極
との間で十分な加圧力が得られず、電気的接続強度が低
下するという問題があった。
【０００９】また図５に示すように突起電極１４の厚さ
を十分大きく設定しておけばパッド電極１４が圧入され
ても半導体基板１６が損傷することはないが、高価な貴
金属である金を多量に使用すると半導体装置が高価にな
るという問題があり、突起電極１７の厚みを薄くすると
パッド電極１７から加圧力が集中し、半導体基板１６を
損傷する虞もあった。さらに絶縁基板１３としてガラス
エポキシ樹脂基板を用いたものでは電極位置によって絶
縁基板１３の表層樹脂の厚みが異なりパッド電極１４の
埋没深さが異なるだけでなく幅狭のパッド電極１４は傾
斜し易く、傾斜の状態も電極位置毎に異なるため、配線
基板１２上の電極位置によって各電極１４、１７の接続
状態のばらつきが大きいという問題があった。このよう
な問題は半導体ペレット１５の電極数を増大させるため
に突起電極１７の径を縮小し配列ピッチを狭めたもので
顕著であった。
を十分大きく設定しておけばパッド電極１４が圧入され
ても半導体基板１６が損傷することはないが、高価な貴
金属である金を多量に使用すると半導体装置が高価にな
るという問題があり、突起電極１７の厚みを薄くすると
パッド電極１７から加圧力が集中し、半導体基板１６を
損傷する虞もあった。さらに絶縁基板１３としてガラス
エポキシ樹脂基板を用いたものでは電極位置によって絶
縁基板１３の表層樹脂の厚みが異なりパッド電極１４の
埋没深さが異なるだけでなく幅狭のパッド電極１４は傾
斜し易く、傾斜の状態も電極位置毎に異なるため、配線
基板１２上の電極位置によって各電極１４、１７の接続
状態のばらつきが大きいという問題があった。このよう
な問題は半導体ペレット１５の電極数を増大させるため
に突起電極１７の径を縮小し配列ピッチを狭めたもので
顕著であった。
【００１０】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、突起電極を形成した半
導体ペレットと絶縁基板上にパッド電極を形成した配線
基板とを対向させて突起電極とパッド電極とを重合させ
て加圧し電気的に接続した半導体装置において、上記突
起電極は端面が略平坦に形成され、パッド電極は絶縁基
板上に積層した導電パターンの一部を前記突起電極より
幅狭かつ突起電極より高くすることにより形成され、パ
ッド電極の重合部分が突起電極に圧入されたことを特徴
とする半導体装置を提供する。
を目的として提案されたもので、突起電極を形成した半
導体ペレットと絶縁基板上にパッド電極を形成した配線
基板とを対向させて突起電極とパッド電極とを重合させ
て加圧し電気的に接続した半導体装置において、上記突
起電極は端面が略平坦に形成され、パッド電極は絶縁基
板上に積層した導電パターンの一部を前記突起電極より
幅狭かつ突起電極より高くすることにより形成され、パ
ッド電極の重合部分が突起電極に圧入されたことを特徴
とする半導体装置を提供する。
【００１１】
【発明の実施の形態】本発明による半導体装置は端面が
略平坦に形成された突起電極に、突起電極より幅狭でか
つ高く形成されたパッド電極を圧入したもので、突起電
極は軟らかい金をめっきすることにより形成され、さら
にパッド電極は配線基板側が金より硬質の導電部材より
なり突起電極と重合する面が金がめっきされている。本
発明による半導体装置はパッド電極の突起電極への圧入
深さを１〜１０μｍとすることにより十分な接続強度を
得ることが出来る。また突起電極の厚みとパッド電極の
突起電極への圧入深さの比を２〜５とすることにより、
パッド電極を突起電極に圧入する際に突起電極を介して
半導体基板に伝達される加圧力によって半導体基板が損
傷を受けるのを防止することが出来る。
略平坦に形成された突起電極に、突起電極より幅狭でか
つ高く形成されたパッド電極を圧入したもので、突起電
極は軟らかい金をめっきすることにより形成され、さら
にパッド電極は配線基板側が金より硬質の導電部材より
なり突起電極と重合する面が金がめっきされている。本
発明による半導体装置はパッド電極の突起電極への圧入
深さを１〜１０μｍとすることにより十分な接続強度を
得ることが出来る。また突起電極の厚みとパッド電極の
突起電極への圧入深さの比を２〜５とすることにより、
パッド電極を突起電極に圧入する際に突起電極を介して
半導体基板に伝達される加圧力によって半導体基板が損
傷を受けるのを防止することが出来る。
【００１２】
【実施例】以下に本発明の実施例を図１及び図２から説
明する。図１は正面図、図２は左側面図を示す。図にお
いて、１９は配線基板で、絶縁基板２０上の所定位置に
パッド電極２１を形成している。この配線基板１９は絶
縁基板２０としてガラスエポキシ樹脂基板を用いたもの
で、パッド電極２１は図示省略するが絶縁基板２０に積
層した銅箔をエッチングして微細パターンとしこの上に
ニッケル層、金層を順次積層形成している。一般的に用
いられるガラスエポキシ樹脂基板では導電パターンの銅
層の厚さは１２〜１８μｍで、この銅層に厚さ２〜５μ
ｍのニッケル層、厚さ０．０３〜１μｍの金層を順次積
層し厚さ約１５〜２４μｍのパッド電極２１を形成して
いる。２２は半導体ペレットで、半導体基板２３の一主
面に多数の突起電極２４を形成している。この突起電極
２４は金めっきにより厚さ１０〜１５μｍ、一辺長さが
１００μの方形で端面が略平坦に形成されている。この
突起電極２４に対して前記パッド電極２１は幅が約５０
μｍ、長さが１００μｍ以上に設定される。上記パッド
電極２１に突起電極２４を重合させ加圧しつつ加熱して
接続する熱圧着法または加圧して加熱しつつ超音波振動
を付与して接続する超音波接続法により電気的に接続さ
れる。２５は半導体ペレット２２と配線基板１９の間に
充填された封止用の樹脂を示す。この樹脂２５は粘稠性
樹脂を予め半導体ペレット２２が対向する配線基板１９
上に供給し各電極を接続した後、加熱硬化させてもよい
し、各電極を接続した後、配線基板１９と半導体ペレッ
ト２２の間に粘稠性樹脂を供給し、この樹脂を加熱硬化
させてもよい。
明する。図１は正面図、図２は左側面図を示す。図にお
いて、１９は配線基板で、絶縁基板２０上の所定位置に
パッド電極２１を形成している。この配線基板１９は絶
縁基板２０としてガラスエポキシ樹脂基板を用いたもの
で、パッド電極２１は図示省略するが絶縁基板２０に積
層した銅箔をエッチングして微細パターンとしこの上に
ニッケル層、金層を順次積層形成している。一般的に用
いられるガラスエポキシ樹脂基板では導電パターンの銅
層の厚さは１２〜１８μｍで、この銅層に厚さ２〜５μ
ｍのニッケル層、厚さ０．０３〜１μｍの金層を順次積
層し厚さ約１５〜２４μｍのパッド電極２１を形成して
いる。２２は半導体ペレットで、半導体基板２３の一主
面に多数の突起電極２４を形成している。この突起電極
２４は金めっきにより厚さ１０〜１５μｍ、一辺長さが
１００μの方形で端面が略平坦に形成されている。この
突起電極２４に対して前記パッド電極２１は幅が約５０
μｍ、長さが１００μｍ以上に設定される。上記パッド
電極２１に突起電極２４を重合させ加圧しつつ加熱して
接続する熱圧着法または加圧して加熱しつつ超音波振動
を付与して接続する超音波接続法により電気的に接続さ
れる。２５は半導体ペレット２２と配線基板１９の間に
充填された封止用の樹脂を示す。この樹脂２５は粘稠性
樹脂を予め半導体ペレット２２が対向する配線基板１９
上に供給し各電極を接続した後、加熱硬化させてもよい
し、各電極を接続した後、配線基板１９と半導体ペレッ
ト２２の間に粘稠性樹脂を供給し、この樹脂を加熱硬化
させてもよい。
【００１３】この半導体装置２６は図５半導体装置１１
と同様にパッド電極２１の幅が突起電極２４の幅より狭
く形成され、各電極２１、２４を重合加圧することによ
りパッド電極２１の一部が突起電極２４に圧入される
が、突起電極２４の厚さをパッド電極２１の厚さより低
くした点で図５半導体装置と異なる。この半導体装置は
半導体ペレット２２の加熱温度を１８０〜２５０℃と
し、バンプ当り０．１〜０．６Ｎ（１０〜６０ｇｆ）の
荷重をかけたとき、パッド電極２１は突起電極２４の表
面から１〜１０μｍ圧入され、各電極間を十分な強度で
接続できた。パッド電極２１は加熱、加圧により軟化し
た配線基板１９内に３〜１０μｍ沈み込むが、パッド電
極２１の厚みを突起電極２４より高く設定したので突起
電極２４の厚さがばらついて加圧開始当初はパッド電極
２１と接触させることができない電極があったとして
も、突起電極２４によって加圧されたパッド電極２１が
図３に示すように樹脂基板２０に沈み込むとにより相対
的に加圧開始当初接触していなかった突起電極２４とパ
ッド電極２１の距離が短時間で接近して当接し各電極間
を接続することができる。そのためめっき条件のばらつ
きによって生じる突起電極２４の高さのばらつきを許容
することができる。
と同様にパッド電極２１の幅が突起電極２４の幅より狭
く形成され、各電極２１、２４を重合加圧することによ
りパッド電極２１の一部が突起電極２４に圧入される
が、突起電極２４の厚さをパッド電極２１の厚さより低
くした点で図５半導体装置と異なる。この半導体装置は
半導体ペレット２２の加熱温度を１８０〜２５０℃と
し、バンプ当り０．１〜０．６Ｎ（１０〜６０ｇｆ）の
荷重をかけたとき、パッド電極２１は突起電極２４の表
面から１〜１０μｍ圧入され、各電極間を十分な強度で
接続できた。パッド電極２１は加熱、加圧により軟化し
た配線基板１９内に３〜１０μｍ沈み込むが、パッド電
極２１の厚みを突起電極２４より高く設定したので突起
電極２４の厚さがばらついて加圧開始当初はパッド電極
２１と接触させることができない電極があったとして
も、突起電極２４によって加圧されたパッド電極２１が
図３に示すように樹脂基板２０に沈み込むとにより相対
的に加圧開始当初接触していなかった突起電極２４とパ
ッド電極２１の距離が短時間で接近して当接し各電極間
を接続することができる。そのためめっき条件のばらつ
きによって生じる突起電極２４の高さのばらつきを許容
することができる。
【００１４】また突起電極２４の厚みが小さいとパッド
電極２１からの応力が半導体基板２３に及び微細なクラ
ックを生じ電気的な接続を損なう虞があるが、前記圧入
深さに対して突起電極１４の厚さを２〜５倍に設定する
ことにより加圧による半導体ペレット２２の損傷を防止
できた。そのため配線基板１９としてガラス織布によっ
て表層樹脂の厚みがパッド電極位置によって異なるガラ
スエポキシ樹脂基板を用いても半導体ペレット２２を損
傷することなく各電極間の電気的接続を確実に出来る。
またこのように突起電極２４を比較的薄く出来るため高
価な金の使用量を低減でき安価な半導体装置を実現出来
る。
電極２１からの応力が半導体基板２３に及び微細なクラ
ックを生じ電気的な接続を損なう虞があるが、前記圧入
深さに対して突起電極１４の厚さを２〜５倍に設定する
ことにより加圧による半導体ペレット２２の損傷を防止
できた。そのため配線基板１９としてガラス織布によっ
て表層樹脂の厚みがパッド電極位置によって異なるガラ
スエポキシ樹脂基板を用いても半導体ペレット２２を損
傷することなく各電極間の電気的接続を確実に出来る。
またこのように突起電極２４を比較的薄く出来るため高
価な金の使用量を低減でき安価な半導体装置を実現出来
る。
【００１５】尚、本発明は上記実施例にのみ限定される
ものではなく例えば、配線基板１９としてガラスエポキ
シ樹脂基板だけでなく、単層の樹脂フィルム基板やセラ
ミックを用いた配線基板を適用することが出来る。
ものではなく例えば、配線基板１９としてガラスエポキ
シ樹脂基板だけでなく、単層の樹脂フィルム基板やセラ
ミックを用いた配線基板を適用することが出来る。
【００１６】
【発明の効果】以上のように本発明によれば突起電極の
高さのばらつき、突起電極が重合するパッド電極下部の
状態がばらついても電極間の接続を確実にできる半導体
装置を実現できる。
高さのばらつき、突起電極が重合するパッド電極下部の
状態がばらついても電極間の接続を確実にできる半導体
装置を実現できる。
【図１】 本発明の実施例を示す半導体装置の正断面図
【図２】 図１半導体装置の左側断面図
【図３】 図１半導体装置の要部拡大側断面図
【図４】 従来の半導体装置の一例を示す正断面図
【図５】 従来の半導体装置の他の例を示す正断面図
１９ 配線基板 ２０ 絶縁基板 ２１ パッド電極 ２２ 半導体ペレット ２３ 半導体基板 ２４ 突起電極 ２５ 樹脂 ２６ 半導体装置
Claims (5)
- 【請求項１】絶縁基板上にパッド電極を形成した配線基
板と突起電極を形成した半導体ペレットとを対向させて
突起電極をパッド電極に重合させて加圧し電気的に接続
した半導体装置において、 上記突起電極は端面が略平坦に形成され、パッド電極は
前記突起電極より厚くかつ幅狭に形成され、パッド電極
の重合端面部分が突起電極に圧入されたことを特徴とす
る半導体装置。 - 【請求項２】突起電極が金めっきにより形成されたこと
を特徴とする請求項１に記載の半導体装置。 - 【請求項３】パッド電極は、絶縁基板側が金より硬質の
導電部材よりなり突起電極と重合する面が金めっきされ
たことを特徴とする請求項２に記載の半導体装置。 - 【請求項４】パッド電極の突起電極への圧入深さを１〜
１０μｍとしたことを特徴とする請求項１に記載の半導
体装置。 - 【請求項５】突起電極の厚みとパッド電極の突起電極へ
の圧入深さの比を２〜５としたことを特徴とする請求項
４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005023A JP2002208613A (ja) | 2001-01-12 | 2001-01-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005023A JP2002208613A (ja) | 2001-01-12 | 2001-01-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208613A true JP2002208613A (ja) | 2002-07-26 |
Family
ID=18873121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005023A Pending JP2002208613A (ja) | 2001-01-12 | 2001-01-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002208613A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008072510A1 (ja) * | 2006-12-15 | 2008-06-19 | Sharp Kabushiki Kaisha | 半導体装置 |
| JP2008182283A (ja) * | 2008-04-21 | 2008-08-07 | Sharp Corp | 半導体装置 |
| CN109545730A (zh) * | 2017-09-21 | 2019-03-29 | 三星电子株式会社 | 支撑基板、电子器件制造方法、半导体封装件及制造方法 |
-
2001
- 2001-01-12 JP JP2001005023A patent/JP2002208613A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008072510A1 (ja) * | 2006-12-15 | 2008-06-19 | Sharp Kabushiki Kaisha | 半導体装置 |
| JP2008182283A (ja) * | 2008-04-21 | 2008-08-07 | Sharp Corp | 半導体装置 |
| JP4750149B2 (ja) * | 2008-04-21 | 2011-08-17 | シャープ株式会社 | 半導体装置 |
| CN109545730A (zh) * | 2017-09-21 | 2019-03-29 | 三星电子株式会社 | 支撑基板、电子器件制造方法、半导体封装件及制造方法 |
| US11908727B2 (en) | 2017-09-21 | 2024-02-20 | Samsung Electronics Co., Ltd. | Support substrates, methods of fabricating semiconductor packages using the same, and methods of fabricating electronic devices using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5347222B2 (ja) | 半導体装置の製造方法 | |
| US20100084762A1 (en) | Memory card | |
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| JP2002016101A (ja) | 半導体装置及びその製造方法 | |
| JPH10199934A (ja) | 半導体素子実装構造体及び半導体素子実装方法 | |
| KR20070019798A (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| KR100376336B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2002270647A (ja) | 半導体チップ実装基板およびその製造方法 | |
| US20080185717A1 (en) | Semiconductor device including bump electrodes | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPWO2007058134A1 (ja) | 半導体パッケージ、電子部品、及び電子機器 | |
| JP2008288327A (ja) | 半導体装置及びその製造方法 | |
| JPH10303249A (ja) | 半導体装置 | |
| JP2002208613A (ja) | 半導体装置 | |
| US6881612B2 (en) | Method of bonding a semiconductor element to a substrate | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2003059971A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP2007141963A (ja) | 基板の実装方法、及びその実装方法で実装された半導体装置 | |
| JP2001176925A (ja) | 半導体装置 | |
| JP3572254B2 (ja) | 回路基板 | |
| JP2001274197A (ja) | 半導体装置及びその製造方法 | |
| JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
| JP2005353854A (ja) | 配線基板およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |