JP2002207718A

JP2002207718A - 高速ｆｆｔ演算処理方法

Info

Publication number: JP2002207718A
Application number: JP2001002029A
Authority: JP
Inventors: Masaharu Tauchi; 正治田内
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 2001-01-10
Filing date: 2001-01-10
Publication date: 2002-07-26

Abstract

(57)【要約】【課題】ＦＦＴ演算にともなって生じる、メモリから
演算レジスタへの演算毎のデータの転送時間を短縮する
ことにより、ＦＦＴ演算全体の処理時間を短縮すること
である。【解決手段】多数の被ＦＦＴデータをＦＦＴ演算する
高速ＦＦＴ演算処理方法において、前記多数の被ＦＦＴ
データ（Ｎ）を、ＦＦＴ演算処理手段内のメモリのアク
セスに適したブロックに分割するステップ(a)と、前記
メモリに対して、前記ブロックに分割されたデータを順
次転送するステップ(b)と、前記メモリに転送されたＦ
ＦＴデータによるＦＦＴ演算処理を実行するステップ
(c)と、前記ステップ(c)及びステップ(c)を、全ての分
割されたブロックについて繰り返すステップ(d)と、を
有することを特徴とする高速ＦＦＴ演算処理方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＦＦＴ（高速フー
リエ変換）演算に適用する高速ＦＦＴ演算処理方法に関
する。

【０００２】

【従来の技術】信号処理においてＦＦＴ（高速フーリエ
変換）、ＩＦＦＴ（逆フーリエ変換処理）は、例えばＤ
ＳＰ（デジタル信号プロセッサ）等の演算デバイスの性
能向上により高速に処理できるため、大容量データの解
析が実用レベルで可能になった。ＦＦＴ（以降、フー
リエ変換も逆フーリエ変換もＦＦＴとして扱う）では、
周波数間引き、時間間引きによらず全てのデータを使用
して演算するので、実部、虚部のデータ分の記憶デバイ
ス（以降メモリ）が必要である。

【０００３】ＦＦＴ演算処理はメモリに格納されている
実部、虚部データを演算デバイスのレジスタへ転送し、
そこで回転子との演算（乗算・加算）を行い、演算結果
をメモリへ格納する。演算式、式１は、図１中に式１Ｆ
ＦＴ算出式として示されている。（ＦＦＴ演算は既知の
手法でるので、説明は省略する。）この演算を全てのデータに対して繰り返し行う。

【０００４】実際に、演算デバイスで処理する場合、演
算の度に、データを演算デバイス内レジスタへ転送して
から演算している。よって、転送時間の短縮、すなわち
メモリへのアクセス時間の短縮はＦＦＴ演算処理の高速
化につながる。

【０００５】例えば、１６個のデータを使用した周波数
間引き方式のＦＦＴ演算で説明する。周波数間引きの場
合、上記、式１の周波数間引き法を使用する。それぞれ
の扱うデータは、図２−１従来処理のように、入力デー
タの並び替え後、第一段で入力データＸ０と入力データ
Ｘ８に対して式１の計算をする。これを全ての入力デー
タに対して図２−１のように演算すると第１段の演算が
終了する。

【０００６】次に第２段として第一段の入力データＸ０
とＸ８の結果と、Ｘ４とＸ１２の演算結果に対して同様
の演算をする。この演算を同様の方法で処理し、第２段
の演算を処理していき、これを第３段、第４段と進めて
いくと、最終的にＹ０からＹ１５までの出力結果を得る
ことができる。

【０００７】図２−２に太線で示すように、Ｙ０のデー
タを求めるためにはＸ０〜Ｘ１５まで全てのデータを使
用することになる。したがって、入力データＸ０〜Ｘ１
５までの全てのデータをメモリに記憶しておき、演算毎
にメモリから演算デバイスへ必要なデータを転送して演
算が行われていた。

【０００８】パソコンなどでＦＦＴ演算する場合、デー
タは、例えばＳＤＲＡＭ上にデータを配置される場合が
多い。このＳＤＲＡＭは、同じバンク、同じローアドレ
ス以内のデータを扱う場合には、カラムアドレスの変更
だけでよいため、データ毎のバンクまたは、ローアドレ
スの再設定が不要であるが、バンク、またはローアドレ
スの範囲を超えるデータを扱う場合には、バンク又はロ
ーアドレスの再設定が必要になる。同一ローアドレスで
指定できない容量のＦＦＴ演算の場合（図３参照）、例
えば、第３段のＸ０とＸ１が異なるローアドレスに割り
当てられたとする。

【０００９】この場合の第１のケースとして、図５−１
の様に、ローアドレスの設定のためにＡＣＴコマンドを
送信し、Ｒｅａｄコマンドによってデータを読み込むメ
モリアクセス方式（アクセス方式Ａ）であれば、Ｘ０と
Ｘ１のデータを読み込む場合に、それぞれ５ｃｌｋを要
する。（ＳＤＲＡＭなどに相当する方式）

【００１０】また、第２のケースとして、図５−３の様
に、ローアドレスを設定し、カラムアドレスを設定する
ようなメモリアクセス方式（アクセス方式Ｂ）であれ
ば、Ｘ０とＸ１のデータを読み込むために、それぞれ５
クロック（ｃｌｋ）を要する。（ＥＤＯＤＲＡＭなど
に相当する方式）

【００１１】また、第３のケースとして、ＣＰＵ、ＤＳ
Ｐ等の演算デバイスとして、アドレス指定方式にページ
方式（絶対アドレスを指定する場合、ローアドレス命令
後、カラムアドレスを指定して読み込む命令体系）を採
用しているデバイスの場合には、Ｘ０とＸ１のデータを
読み込む場合、最低でも２命令×２データ＝４命令の実
行が必要である。

【００１２】上記の処理はデータを読み込む毎、書き込
む毎に発生する。さらに、バンクによってコマンドを設
定しなければならないメモリアクセス方式の場合には、
さらにバンク設定コマンドを送信しなければならない。
例えば、Ｘ０とＸ１の演算において、Ｘ０とＸ１と回転
子が、それぞれ違うバンクに配置されている場合には、
先ず、Ｘ０のバンクアドレスの設定＋ローアドレスの設
定後、カラムアドレス設定によりデータ（Ｘ０）を読み
出す。次に、Ｘ１のバンクアドレスの設定＋ローアドレ
スの設定後、カラムアドレス設定によりデータ（Ｘ１）
を読み出す。さらに、回転子のバンクアドレスの設定＋
ローアドレスの設定後、カラムアドレス設定によりデー
タ（回転子）を読み出した後、（前記式１）の積和演算
を実行する。その後、Ｘ０のバンクアドレスの設定＋ロ
ーアドレスの設定後、カラムアドレス設定によりデータ
（Ｘ０）を書き込み、さらに、Ｘ１のバンクアドレスの
設定＋ローアドレスの設定後、カラムアドレス設定によ
りデータ（Ｘ１）を書き込む必要がある。

【００１３】上記の如く、メモリへのデータの読み込み
及び書込みに要する時間（クロック数）の大小は、演算
処理に大きく影響する。図１及び図２に示すような、１
６個のＦＦＴ演算では、この影響はそれ程ではない。し
かし、実用レベルの、例えば１６３８４個のＦＦＴ演算
の場合、浮動小数点演算で１データが４バイトであるた
め、６５５３６バイトのデータ格納容量が実部、虚部に
必要であり、上記のデータの読み出し、書込みに要する
時間の影響が大きい。また、例えば回転子をテーブルで
持つと３２７６８バイトの格納エリアが必要であるの
で、複数のローアドレス領域にまたがってデータを読み
込んで演算することになる。この場合、例えば、Ｘ０と
Ｘ８１９２番目・・・・・Ｘ１とＸ８１９３の演算をす
るなどローアドレスの再設定が頻繁に発生することにな
り、アドレスの再設定の時間は無視できない値になって
くる。

【００１４】

【発明が解決しようとする課題】本発明の目的は、ＦＦ
Ｔ演算にともなって生じる、メモリから演算レジスタへ
の演算毎のデータの転送時間を短縮することにより、Ｆ
ＦＴ演算全体の処理時間を短縮することである。本発明
は、大容量のデータのＦＦＴ演算において、ＦＦＴデー
タを分割して演算することによって、処理時間の短縮を
実現できる。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に、多数の被ＦＦＴデータをＦＦＴ演算する高速ＦＦＴ
演算処理方法において、前記多数の被ＦＦＴデータ
（Ｎ）を、ＦＦＴ演算処理に用いるメモリのアクセスに
適したブロックに分割するステップ(a)と、前記メモリ
に対して、前記ブロックに分割されたデータを順次転送
するステップ(b)と、前記メモリに転送されたＦＦＴデ
ータによるＦＦＴ演算処理を実行するステップ(c)と、
前記ステップ(c)及びステップ(c)を、全ての分割された
ブロックについて繰り返すステップ(d)とで、高速ＦＦ
Ｔ演算処理を実行することにより、ＦＦＴ演算にともな
って生じる、メモリから演算レジスタへの演算毎のデー
タの転送時間を短縮することにより、ＦＦＴ演算全体の
処理時間を短縮することができる。（請求項１）

【００１６】また、前記多数の被ＦＦＴデータのＦＦＴ
演算処理を複数のステージに分割し、各ステージ間で、
被ＦＦＴデータの並び替えを実行するステップを有する
ことにより、より少ないメモリでＦＦＴ演算が可能にな
る。（請求項２）また、前記ステップ(a)における被ＦＦＴデータの分割
は、前記メモリアクセスに際して、メモリを構成するバ
ンクの再設定が不要なデータ範囲内になるように行うこ
とにより、バンク構成のメモリの場合に、バンクの再設
定なしにデータのアクセスが可能になるので、メモリか
ら演算レジスタへの演算毎のデータの転送時間を短縮す
ることにより、ＦＦＴ演算全体の処理時間を短縮するこ
とができる。（請求項３）また、前記ステップ(a)における被ＦＦＴデータの分割
は、前記メモリアクセスに際して、ローアドレス又はカ
ラムアドレスの再設定が不要なデータ範囲内になるよう
に行うことにより、一度設定した、ローアドレス又はカ
ラムアドレスの再設定なしに、データのアクセスが可能
になるので、メモリから演算レジスタへの演算毎のデー
タの転送時間を短縮することにより、ＦＦＴ演算全体の
処理時間を短縮することができる。（請求項４）

【００１７】また、前記被ＦＦＴデータは、それぞれ実
数部及び虚数部からなり、回転子との間でＦＦＴ演算処
理される。（請求項５）また、前記回転子が前記ブロックに対応して予めテーブ
ルに保管されていることにより、より高速なＦＦＴ演算
処理が可能になる。（請求項６）

【００１８】また、前記被ＦＦＴデータの内の虚数部デ
ータの演算を省略する。（請求項７）また、前記ＦＦＴ演算において、回転子の実数部又は虚
数部のいずれか一方がゼロの場合には、乗算を省略する
ことにより、更に高速のＦＦＴ演算処理が可能になる。
（請求項８）この場合、現実的な信号解析において、サンプリングし
たデータの周波数解析を行う場合、虚数データの演算を
省略するとか、回転子の値が実部＝１，虚部＝０、また
は、実部＝０、虚部＝１であることにより乗算を省略す
る事ができるとか、等の既知の高速化手法を反映させや
すい事を特徴とする。

【００１９】

【発明の実施の形態】以下、従来と同じハードウェア構
成の場合でも、高速にＦＦＴ演算処理をすることが可能
な、本発明のＦＦＴ高速アルゴリズムの原理を説明す
る。従来技術の技術では、図３、図５−１、図５−３を
用いて説明したように、メモリから演算デバイスのレジ
スタへのデータの転送時間が（例えば）５クロック（ｃ
ｌｋ）必要である。しかし、同１ブロックで処理できる
データを同一のローアドレスになるようなワークエリア
に転送した後、当該ブロック内でのＦＦＴ演算を実行す
る。このようにすると、データ転送においては、メモリ
アクセス方式Ａの場合、最初は４クロックは必要である
が、最初の設定さえしてしまえば、その後は、１クロッ
ク（ｃｌｋ）でデータのｒｅａｄが可能である。（図５
−２参照）また、メモリアクセス方式Ｂにおいても同様のことがい
える。（図５−４参照）

【００２０】データ数が多ければ、この最初の設定の４
クロック（ｃｌｋ）は、ほぼ無視できる値になり、アク
セス時間は１／５に短縮されたことになる。また、ＣＰ
Ｕのアドレッシングによる命令数は１命令×２データ＝
２命令と１／２にすることが可能である。データのＲｅ
ａｄ，Ｗｒｉｔｅ毎に転送は必要であるためＦＦＴ演算
処理全体に占める転送時間の割合は大きい。

【００２１】２６２１４４点の入力データをＦＦＴ演算
する場合について説明する。この場合、２６２１４４点
の実部・虚部のデータと１３１０７２点の回転子の実部
・虚部の係数が、複数のローアドレスエリアにまたがっ
て配置されているとする。先ず、ＦＦＴ演算の総データ
をブロックに分ける。同一ローアドレスエリアに５１２
点の実部、虚部、回転子を格納できるとすると１ブロッ
クのデータ数は５１２となり、５１２個のブロックがで
きる。５１２点（Ａ）のＦＦＴ演算を５１２回繰り返す
ことになる。

【００２２】周波数間引きで処理をする場合、まずビッ
トリバースによる並び替えをする（ＦＦＴ演算の一般的
な並び替えである）。並び替え後、実部［０］〜［２６
２１４３］、虚部［０］〜［２６２１４３］を［０］番
目から５１２個、５１２点の実部、虚部データをワーク
エリアへ転送する。この場合、ＦＦＴ演算処理するた
め、ブロック数は２のｍ乗であることが必要である。回
転子のデータもワークエリアへ転送することで更に高速
化が可能になる。

【００２３】第１ステージで、９段のＦＦＴ演算（バタ
フライ演算：図１の式１参照、２の９乗＝５１２）を行
い、再び、元の記憶エリアへ戻す。次に実部、虚部のデ
ータ［５１２］から５１２点のデータをワークエリアに
転送し、再びＦＦＴ演算を実行する。同様の処理を５１
２個のブロックについてＦＦＴ演算を繰り返す。（図６
−１の1stステージ処理）

【００２４】1stステージ終了後、２ndステージで使用
する演算データの抽出のため実部、虚部データ［０］か
ら５１２点毎にデータをワークエリアへ５１２個のデー
タを転送し、ＦＦＴ演算を行う。ＦＦＴ演算後、また元
の記憶エリアへ転送する。同様の処理を５１２個のブロ
ックについてＦＦＴ演算を繰り返す。（図６−１の２nd
ステージ処理）

【００２５】このように、ＦＦＴ演算処理に伴うデータ
の転送において、ローアドレスが異なるためアクセス時
間が掛かるが、本発明では、ローアドレスの設定は１回
だけである。従来の場合、残りのＦＦＴ演算処理９段
分、すなわち９倍の演算時毎にコマンドの再設定、ロー
アドレスの設定が必要であった。

【００２６】上記１stステージ及び２ndステージの処理
をフローチャートを図６−１示す。また、分割された各
ブロックの演算順序を図６−２に示す。この処理によ
り、ＦＦＴ演算において、データの実部、虚部、回転子
の実部、虚部のデータの、演算器（レジスタ）とメモリ
間のデータ転送時間を従来にくらべて、大幅に短縮させ
ることによりＦＦＴ演算全体の高速化を図っている。上
記の如く、本発明のメモリに対するデータアクセスは、
図４に示すように、演算デバイスのメモリには、同一ロ
ーアドレスでアクセス可能な範囲のデータをブロックと
して記憶しておくことに特徴である。

【００２７】上記の如き、２６２１４４点のデータによ
るＦＦＴ演算では、全てのデータを図示するのが困難で
あるので、図１では、１６点のデータによるＦＦＴ演算
において、ブロックへの分割、並び替え、複数ステージ
処理の採用による、本発明のＦＦＴ演算高速アルゴリズ
ムの概念図を図１に示す。

【００２８】図１における、並び替え１では、第１ステ
ージ後のＦＦＴ演算（図１では第２ステージのこと）で
は、使用データが前記第１ステージで使用したブロック
とは別のブロックにまたがるので、データ選択（並び替
え）によって使用データを選び直している。図１では第
３段、第４段に使用するデータをこの並び替え１で選び
直している。

【００２９】並び替え１以降は、再び、選び出した使用
データ毎に演算ブロックを構成し、ブロック毎に転送
し、ＦＦＴ演算処理する。上記の処理を、全てのブロッ
クで繰り返すことによって、全てのＦＦＴ処理を完結さ
せる。この並び替えにより複数のステージを構成するこ
とで、同一のローアドレスエリア内にデータを配置し
て、ＦＦＴ演算処理することが可能となる。

【００３０】次に、回転子係数の選択であるが、周波数
間引きによるＦＦＴ演算の場合、図９の表１の様な回転
子を使用する。回転子を入力データと掛け合わせて演算
結果を得るため、回転子の係数もメモリからレジスタへ
転送して演算される。ということは、回転子の場合も、
上記データ同様に、同一のローアドレスエリアに転送し
て演算することで転送時間の短縮が可能となる。

【００３１】しかし、図９の表１のように、各段で使用
する回転子は各ブロックで違うため、各ブロックの各ス
テージで使用する回転子係数を使用する順に並べて高速
メモリへ転送して使用することで、回転子の違いを意識
して使用する必要が無くなる。各ブロックでは、図９の
表２のように、テーブルの上から順に回転子を抽出して
演算をすることにより、共通の演算ルーチンを組むこと
が可能になる。この場合、回転子係数の抽出はテーブル
の上から順に参照するという簡単な方法で実現可能であ
るため処理の高速化も容易に実現できる。第２ステージ
でも同様に必要な回転子係数を抽出し、同一ローアドレ
スエリアへ転送することで高速化を図ることができる。

【００３２】また、現実的には、サンプリングしたデー
タのＦＦＴ周波数解析を行う場合、ＦＦＴ演算の入力で
ある実数部と虚数部データは、実数部にサンプリングデ
ータを、虚数部に「０」を格納して演算する。虚数部が
「０」であれば虚数データの演算を省略することができ
る。（図８の：第１段の演算をを変更することにより
実現でき、第１ステージの各ブロックで共通に使用する
ことが可能）

【００３３】実際には、Ｘ０〜Ｘ１５及びＹ０〜Ｙ１５
のデータと回転子は、例えば、 X1=Xr1（実部）＋ｊXi1（虚部）、 X2=Xr2（実部）＋ｊXi2（虚部）、 Y1=Yr1（実部）＋ｊYi1（虚部）、 Y2=Yr2（実部）＋ｊYi2（虚部）、 W =Wr （実部）＋ｊWi （虚部）の複素数で表される。よって、周波数間引き法における前記演算式１は、 Y1=X1+X2=（Xr1+jXi1）＋（Xr2+jXi2）＝（Xr1+Xr2）＋ｊ（Xi1+Xi2）・・・・・・・・・・・（1-1） Y2=（X1-X2）W=｛（Xr1+jXi1）−（Xr2+jXi2）｝(Wr+jW
i)＝｛（Xr1-Xr2）＋ｊ（Xi1-Xi2）}(Wr+jWi） XR=Xr1-Xr2,XI=Xi1-Xi2とすると Y2=(XR+jXI）（Wr+jWi）=（XR・Wr-XI・Wi）＋j(XR・Wi+XI・Wr）・・（1-2） (1-1)より、 Yr1（実部）＝Xr1+Xr2 Yi1（虚部）＝Xi1+Xi2 (1-2)より、 Yr2（実部）＝XR・Wr-XI・Wi Yi2（虚部）＝XR・Wi+XI・Wr 実部、虚部に対して上記の演算を実行する。ここで、サ
ンプリングデータとして実部のデータのみが与えられる
と、虚部が「０」で演算されるため、 Yr1（実部）＝Xr1+Xr2 Yi1（虚部）＝Xi1+Xi2=0+0 Yr2（実部）＝XR・Wr-XI・Wi＝XR・Wr Yi2（虚部）＝XR・Wi+XI・Wr＝XR・Wi になる。これは、一段目に限ってであり、二段目以降は
虚部のデータが存在するので、正規の演算が必要にな
る。

【００３４】また、回転子の値が実部＝１，虚部＝０、
または、実部＝０、虚部＝１であることにより回転子と
演算データの乗算を省略する事ができる（図８の：第
３段、第４段の演算を変更することにより実現でき、第
２ステージで使用する回転子が同じなので処理ルーチン
を共通に使用することが可能）とか、等の既知の高速化
手法を反映させることが容易であり、これにより更に高
速化が可能になる。例えば、回転子W=(Wr,Wi）＝（１，０）の場合、 Yr2（実部）=XR・Wr-XI・Wi＝XR Yi2（虚部）=XR・Wi+XI・Wr＝XI また、回転子W=(Wr,Wi）＝（０，ｊ）の場合、 Yr2（実部）=XR・Wr-XI・Wi＝−XI Yi2（虚部）=XR・Wi+XI・Wr＝XR として、演算を省略することが可能である。

【００３５】ペンティアム（登録商標）ＣＰＵを使った
一般的なパーソナルコンピュータを使用して２６２１４
４点のＦＦＴを行った場合、本発明を適用しない場合に
比べ、本発明を適用することでＦＦＴの演算時間を数分
の１に縮める事が可能である。また、本発明における処
理は、厳密にローアドレスエリア内に設定する必要もな
い。２６２１４４点ＦＦＴ演算に対して、十分小さい５
１２点とか、１０２４点のブロックに分割することで、
ローアドレスの再設定とか、バンクの再設定の頻度が減
るため高速に処理可能となる。また、第１ステージ，第
２ステージのＦＦＴ演算データ数は同じにする必要はな
く、２のｍ乗、２のｋ乗と、ＦＦＴ演算可能な数にまと
まっていればよい。ステージも、２分割するのでなく、
ステージ数を３又は４とする事もできる。

【００３６】

【発明の効果】請求項１に記載の発明では、多数の被Ｆ
ＦＴデータをＦＦＴ演算する高速ＦＦＴ演算処理方法に
おいて、前記多数の被ＦＦＴデータ（Ｎ）を、ＦＦＴ演
算処理に用いるメモリのアクセスに適したブロックに分
割するステップ(a)と、前記メモリに対して、前記ブロ
ックに分割されたデータを順次転送するステップ(b)
と、前記メモリに転送されたＦＦＴデータによるＦＦＴ
演算処理を実行するステップ(c)と、前記ステップ(c)及
びステップ(c)を、全ての分割されたブロックについて
繰り返すステップ(d)とで、高速ＦＦＴ演算処理を実行
することにより、ＦＦＴ演算にともなって生じる、メモ
リから演算レジスタへの演算毎のデータの転送時間を短
縮することにより、ＦＦＴ演算全体の処理時間を短縮す
ることができる。

【００３７】また、請求項２に記載の発明では、前記多
数の被ＦＦＴデータのＦＦＴ演算処理を複数のステージ
に分割し、各ステージ間で、被ＦＦＴデータの並び替え
を実行するステップを有することにより、より少ないメ
モリでＦＦＴ演算が可能になる。また、請求項３に記載
の発明では、前記ステップ(a)における被ＦＦＴデータ
の分割は、前記メモリアクセスに際して、メモリを構成
するバンクの再設定が不要なデータ範囲内になるように
行うことにより、バンク構成のメモリの場合に、バンク
の再設定なしにデータのアクセスが可能になるので、メ
モリから演算レジスタへの演算毎のデータの転送時間を
短縮することにより、ＦＦＴ演算全体の処理時間を短縮
することができる。また、請求項４に記載の発明では、
前記ステップ(a)における被ＦＦＴデータの分割は、前
記メモリアクセスに際して、ローアドレス又はカラムア
ドレスの再設定が不要なデータ範囲内になるように行う
ことにより、一度設定した、ローアドレス又はカラムア
ドレスの再設定なしに、データのアクセスが可能になる
ので、メモリから演算レジスタへの演算毎のデータの転
送時間を短縮することにより、ＦＦＴ演算全体の処理時
間を短縮することができる。

【００３８】また、請求項５に記載の発明では、前記被
ＦＦＴデータは、それぞれ実数部及び虚数部からなり、
回転子との間でＦＦＴ演算処理される。また、請求項６
に記載の発明では、前記回転子が前記ブロックに対応し
て予めテーブルに保管されていることにより、より高速
なＦＦＴ演算処理が可能になる。

【００３９】また、請求項７に記載の発明では、前記被
ＦＦＴデータの内の虚数部データの演算を省略する。ま
た、請求項８に記載の発明では、前記ＦＦＴ演算におい
て、回転子の実数部又は虚数部のいずれか一方がゼロの
場合には、乗算を省略することにより、更に高速のＦＦ
Ｔ演算処理が可能になる。この場合、現実的な信号解析
において、サンプリングしたデータの周波数解析を行う
場合、虚数データの演算を省略するとか、回転子の値が
実部＝１，虚部＝０、または、実部＝０、虚部＝１であ
ることにより乗算を省略する事ができるとか、等の既知
の高速化手法を反映させやすい事を特徴とする。

【図面の簡単な説明】

【図１】本発明の概念を示すブロック図である。

【図２】従来ＦＦＴ演算処理を示す図である。

【図３】従来のデータアクセスの概略図である。

【図４】本発明によるデータアクセスの概略図である。

【図５】メモリアクセス方式のリードタイミングを示す
図である

【図６】本発明のフローチャート及びブロックの処理順
を示す図である。

【図７】本発明の、ＦＦＴ回転子の選択を示した図であ
る

【図８】既知の高速手法を取り入れた高速処理概略図

【図９】本発明の、ＦＦＴ回転子の選択及びテーブルを
示した表である

【符号の説明】

なし

【手続補正書】

【提出日】平成１３年１月１１日（２００１．１．１
１）

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図３】

【図４】

【図７】

【図２】

【図５】

【図６】

【図８】

【図９】

Claims

【特許請求の範囲】

【請求項１】多数の被ＦＦＴデータをＦＦＴ演算する
高速ＦＦＴ演算処理方法において、前記多数の被ＦＦＴデータ（Ｎ）を、ＦＦＴ演算処理に
用いるメモリのアクセスに適したブロックに分割するス
テップ(a)と、前記メモリに対して、前記ブロックに分割されたデータ
を順次転送するステップ(b)と、前記メモリに転送されたＦＦＴデータに基づくＦＦＴ演
算処理を実行するステップ(c)と、前記ステップ(c)及びステップ(c)を、全ての分割された
ブロックについて繰り返すステップ(d)と、を有するこ
とを特徴とする高速ＦＦＴ演算処理方法。
【請求項２】前記多数の被ＦＦＴデータのＦＦＴ演算
処理を複数のステージに分割し、各ステージ間で、被Ｆ
ＦＴデータの並び替えを実行するステップを有すること
を特徴とする請求項１に記載の高速ＦＦＴ演算処理方
法。
【請求項３】前記ステップ(a)における被ＦＦＴデー
タの分割は、前記メモリアクセスに際して、メモリを構
成するバンクの再設定が不要なデータ範囲内になるよう
に行われることを特徴とする請求項１又は２に記載の高
速ＦＦＴ演算処理方法。
【請求項４】前記ステップ(a)における被ＦＦＴデー
タの分割は、前記メモリアクセスに際して、ローアドレ
ス又はカラムアドレスの再設定が不要なデータ範囲内に
なるように行われることを特徴とする請求項１又は２に
記載の高速ＦＦＴ演算処理方法。
【請求項５】前記被ＦＦＴデータは、それぞれ実数部
及び虚数部からなり、回転子との間でＦＦＴ演算処理さ
れることを特徴とする請求項１〜４のいずれか１項に記
載の高速ＦＦＴ演算処理方法。
【請求項６】前記回転子が前記ブロックに対応して予
めテーブルに保管されていることを特徴とする請求項１
〜５のいずれか１項に記載の高速ＦＦＴ演算処理方法。
【請求項７】前記被ＦＦＴデータの内の虚数部データ
の演算を省略することを特徴とする請求項１〜６のいず
れか１項に記載の高速ＦＦＴ演算処理方法。
【請求項８】前記ＦＦＴ演算において、回転子の実数部
又は虚数部のいずれか一方がゼロの場合には、乗算を省
略することを特徴とする請求項１〜７のいずれか１項に
記載の高速ＦＦＴ演算処理方法。