JP2002204185A - Automatic gain control circuit of direct sequence diffusion spectrum receiver and method therefor - Google Patents

Automatic gain control circuit of direct sequence diffusion spectrum receiver and method therefor

Info

Publication number
JP2002204185A
JP2002204185A JP2001334034A JP2001334034A JP2002204185A JP 2002204185 A JP2002204185 A JP 2002204185A JP 2001334034 A JP2001334034 A JP 2001334034A JP 2001334034 A JP2001334034 A JP 2001334034A JP 2002204185 A JP2002204185 A JP 2002204185A
Authority
JP
Japan
Prior art keywords
signal
agc
channel operation
control circuit
automatic gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001334034A
Other languages
Japanese (ja)
Other versions
JP3767456B2 (en
Inventor
Filip Zalio
フィリップ・ザリオ
Dobrica Vasic
ヴァシッチ・ドブリッツァ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JP2002204185A publication Critical patent/JP2002204185A/en
Application granted granted Critical
Publication of JP3767456B2 publication Critical patent/JP3767456B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/70735—Code identification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B2001/70706—Spread spectrum techniques using direct sequence modulation using a code tracking loop, e.g. a delay locked loop

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an automatic gain control circuit for a direct sequence diffusion spectrum receiver optimized for use of a signal capturing period and a signal tracking period. SOLUTION: A discriminating unit (10) generates a discrimination signal error from a received in-phase orthogonal base band signal, and a multiplying unit (16) simultaneously multiplies the signal error by a first loop gain constant of the signal tracing period and a second different loop gain constant of a signal tracking period. A recursive integrator (22) obtains an integrating AGC value from the multiplied signal error. This automatic gain control circuit can switch a 'high-speed mode' of the signal capturing period and a 'low-speed tracking' mode of the signal tracking period by using two different loop gain values.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、全体として、移動
式電話受信器用の自動利得制御回路及び方法に係り、特
に、同時信号をスペクトラムの共用部分で送信するため
の直接シーケンス拡散スペクトラム技術を使用した移動
式電話システムにおける自動利得制御回路及び方法の使
用に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates generally to automatic gain control circuits and methods for mobile telephone receivers and, more particularly, to the use of direct sequence spread spectrum techniques for transmitting simultaneous signals in a shared portion of the spectrum. Use of an automatic gain control circuit and method in a mobile telephone system.

【０００２】[0002]

【従来の技術】移動式電話システムでは、基地局からの
１つ又は通常各々異なる無線周波数を持つ２つ以上の無
線信号を移動局が探知して解析できるようにする仕組み
を使用する必要がある。このような様々な基地局を検索
する過程をセル検索という。セル検索の過程で、移動局
は全ての基地局を識別し、それら基地局のうちどれが接
続の確立に最適なものかを決定する。接続が確立される
と、入電があるかどうかのモニタが始まる、或いは、ユ
ーザーが電話発信できるようになる。移動局が移動して
いる場合、最適であると識別されたセルが質的に低下し
て他のセルからの無線信号の方が品質が良くなる可能性
があるため、このセル検索は周期的に行なう必要があ
る。セル検索の反復に応じて、移動局は、使用できる全
てのセルに関するリストの周期的な更新を継続する。現
在使用しているセルからの信号品質が特定の閾値よりも
低下した場合、移動局はこれまでのセルとの接続を断っ
て新しいセルに再接続する、即ち、ハンドオーバを行な
う。BACKGROUND OF THE INVENTION In a mobile telephone system, it is necessary to use a mechanism that allows a mobile station to detect and analyze one or more than one radio signal, usually at different radio frequencies, from a base station. . The process of searching for such various base stations is called cell search. During the cell search process, the mobile station identifies all base stations and determines which of those base stations is best for establishing a connection. Once the connection is established, monitoring for incoming calls will begin, or the user will be able to make phone calls. When the mobile station is moving, this cell search is periodically performed because the cell identified as optimal may be qualitatively degraded and radio signals from other cells may be of better quality. Need to do it. In response to the repeated cell search, the mobile station continues to periodically update the list for all available cells. If the signal quality from the currently used cell drops below a certain threshold, the mobile station disconnects from the previous cell and reconnects to a new cell, that is, performs a handover.

【０００３】Ｗ−ＣＤＭＡ（広帯域符号分割多重アクセ
ス方式）等のほとんどの移動システムでは、通話中でも
周期的なセル検索を行い、現在使用しているセルからの
信号が質的に低下しその際より品質の高い他のセルが使
用可能な場合にはハンドオーバを行えるようにして進行
中の通話が切れないようにする必要がある。[0003] In most mobile systems such as W-CDMA (Wideband Code Division Multiple Access), a periodic cell search is performed even during a call, and the signal from the cell currently used deteriorates qualitatively. If another high-quality cell is available, it is necessary to perform a handover so that the ongoing call is not disconnected.

【０００４】Ｗ−ＣＤＭＡのような拡散スペクトラム方
式を基にした移動システムでは、移動局が一時的に送受
信を中断して異なる無線チャンネルでセル検索を行なえ
るように送受信プロトコルを設計する場合が多いが、こ
の送受信の瞬間的な中断によってデータ損失が生じるこ
とはない。それは、移動局と基地局の双方が、平均デー
タ送信速度を維持するように一時的に送信速度を増すこ
とによって補償するからである。例えば、セル検索に使
われる時間が、使用可能時間全体の５０％を要する場
合、基地局と移動局は、残る５０％の時間に通常の２倍
の速度で送信を行なうことになる。しかしながら、送信
速度を増加した期間の送信エラー数は、増加した速度と
通常速度との比率の対数に正比例するため、送信速度を
無制限に高めることはできない。大部分の実際の用途で
は、わずかな送信エラーは許容される。しかし、Ｗ−Ｃ
ＤＭＡのような移動式電話システムでは、現在進行して
いる接続の完全な品質を維持する必要性から、測定に使
用できる時間を最小限に抑えることができるように最適
化されている。In a mobile system based on a spread spectrum system such as W-CDMA, a transmission / reception protocol is often designed so that a mobile station can temporarily suspend transmission / reception and search for a cell on a different radio channel. However, no data loss occurs due to this momentary interruption of transmission and reception. This is because both the mobile station and the base station compensate by temporarily increasing the transmission rate to maintain the average data transmission rate. For example, if the time used for cell search requires 50% of the total available time, the base station and the mobile station will transmit at twice the normal rate during the remaining 50% of the time. However, since the number of transmission errors during the period in which the transmission speed is increased is directly proportional to the logarithm of the ratio between the increased speed and the normal speed, the transmission speed cannot be increased without limit. For most practical applications, small transmission errors are acceptable. However, WC
Mobile telephone systems, such as DMA, have been optimized to minimize the time available for measurement due to the need to maintain the full quality of ongoing connections.

【０００５】移動局がセル検索期間に通常の送受信を中
断する際、移動局は、異なる無線チャンネルに合わせ直
す。この異なる無線チャンネルでは、受信した無線信号
のレベルは、通常の無線チャンネルでのレベルとは異な
る。このため、大部分の移動局受信器の設計には、異な
る強度の信号に対応できるように自動利得制御（ＡＧ
Ｃ）システムが用いられている。ＡＧＣシステムは、受
信信号の強度を求め、それに応じて受信器の利得、即ち
より低い信号レベルに対してはより高い利得を設定する
必要がある。When a mobile station interrupts normal transmission and reception during a cell search period, the mobile station retunes to a different radio channel. In this different radio channel, the level of the received radio signal is different from the level in the normal radio channel. For this reason, most mobile station receiver designs include automatic gain control (AG) to accommodate signals of different strengths.
C) System is used. AGC systems need to determine the strength of the received signal and set the gain of the receiver accordingly, ie, a higher gain for lower signal levels.

【０００６】[0006]

【発明が解決しようとする課題】異なる無線周波数チャ
ンネルでの又はデュアルモード対応の受信器の場合にお
ける異なるセルラーシステム（例えば、ＧＳＭ）での検
索測定を行なう際、セル検索に利用できる時間は、通
常、短時間とされたＷ−ＣＤＭＡのタイムスロットに厳
しく限定されるため、検索チャンネルの新しい利得値を
極めて短期間内に決定する必要がある。この場合、自動
利得制御機能は、検索期間の大部分を信号の計測と捕捉
のために使用できるように十分高速であることが要求さ
れる。しかし、受信器が１つのＷ−ＣＤＭＡセルに接続
され、低速作動によりビット誤り率を最適化するよう選
択される場合、従来の高速自動利得制御回路の設計は、
信号追跡時の使用に際して不安定であり決して満足でき
るものではない。When performing search measurements on different radio frequency channels or on different cellular systems (eg, GSM) in the case of a dual mode receiver, the time available for cell search is usually Strictly limited to short W-CDMA time slots, it is necessary to determine a new gain value for the search channel within a very short period of time. In this case, the automatic gain control function needs to be fast enough so that most of the search period can be used for signal measurement and acquisition. However, if the receiver is connected to one W-CDMA cell and is selected to optimize the bit error rate by slow operation, the design of the conventional fast automatic gain control circuit is as follows:
It is unstable and unsatisfactory for use in signal tracking.

【０００７】従って、従来の自動利得制御回路の１つ又
はそれ以上の問題点を改善或いは克服する、Ｗ−ＣＤＭ
Ａ又は他の直接シーケンス拡散スペクトラム受信器用の
自動利得制御回路及び方法を提供することが望ましい。
また、信号捕捉期間及び信号追跡期間の使用に最適化さ
れた、直接シーケンス拡散スペクトラム受信器用の自動
利得制御回路及び方法を提供することも望ましい。[0007] Accordingly, a W-CDM that improves or overcomes one or more of the problems of conventional automatic gain control circuits.
It would be desirable to provide an automatic gain control circuit and method for an A or other direct sequence spread spectrum receiver.
It would also be desirable to provide an automatic gain control circuit and method for a direct sequence spread spectrum receiver that is optimized for use in signal acquisition and tracking periods.

【０００８】[0008]

【課題を解決するための手段】上記点を考慮し、本発明
の１つの様態によれば、受信した同相・直交ベースバン
ド信号から判別信号誤差を生成するための判別手段と、
前記判別信号誤差に、信号捕捉期間の第１のループ利得
定数と信号追跡期間の第２の異なるループ利得定数とを
乗じるための乗算手段と、乗算された判別信号誤差から
積算ＡＧＣ値を得るための再帰型積算器を備えたことを
特徴とする直接シーケンス拡散スペクトラム受信器用の
自動利得制御回路が提供される。In view of the above, according to one aspect of the present invention, discriminating means for generating a discriminating signal error from a received in-phase / quadrature baseband signal,
Multiplying means for multiplying the discrimination signal error by a first loop gain constant during a signal acquisition period and a second different loop gain constant during a signal tracking period; and obtaining an integrated AGC value from the multiplied discrimination signal error. An automatic gain control circuit for a direct sequence spread spectrum receiver, comprising the recursive integrator according to (1).

【０００９】これらの構成を有する自動利得制御回路
は、２つの作動モード、即ち「高速捕捉」モード及び
「低速追跡」モードで機能することができる。これらの
モードの変更は、異なる値のループ利得、即ち、信号捕
捉期間に使用するための高い値と信号追跡期間に使用す
るための低い値とを使うことにより達成される。前記自
動利得制御回路は、便宜的に、一定のループ利得を選択
的に保持するための手段を備えようにしてもよい。An automatic gain control circuit having these configurations can function in two modes of operation, a "fast acquisition" mode and a "slow tracking" mode. These mode changes are achieved by using different values of loop gain, i.e., higher values for use during the signal acquisition period and lower values for use during the signal tracking period. The automatic gain control circuit may conveniently include means for selectively maintaining a constant loop gain.

【００１０】本発明の一実施形態において、前記再帰型
積算器は、検索チャンネル作動期間に使用する第１のＡ
ＧＣ値を記憶するための第１のレジスタと、公称チャン
ネル作動期間に使用する第２の異なるＡＧＣ値を記憶す
るための第２レジスタと、検索チャンネル作動及び公称
チャンネル作動の開始時に、それぞれ最新の第１及び第
２のＡＧＣ値を既存のものの代わりとして再帰型積算器
に取り込むためのＡＧＣ切換え手段を有する。In one embodiment of the present invention, the recursive integrator includes a first A used during a search channel operation period.
A first register for storing the GC value, a second register for storing a second different AGC value to be used during the nominal channel operation, and a new register at the start of the search channel operation and the nominal channel operation, respectively. AGC switching means is provided for taking the first and second AGC values into the recursive integrator instead of existing ones.

【００１１】検索チャンネル作動及び公称チャンネル作
動期間に使用するＡＧＣ値の記憶を２つの個別のレジス
タが維持するので、各検索期間の開始時に前回の既知Ａ
ＧＣ値を再取り込みすることが可能となり、これにより
信号捕捉時間を最小限とすることができる。信号が第１
の検索ウィンドウ以内で捕捉されない場合には、次のウ
ィンドウで検索を継続することができ、この検索は、検
索チャンネルについての前回の既知値を使用して開始さ
れる。At the beginning of each search period, the last known A is stored at the beginning of each search period because the storage of the AGC values used during the search channel operation and the nominal channel operation period is maintained.
GC values can be recaptured, thereby minimizing signal acquisition time. The signal is first
If not captured within the search window of, the search can continue in the next window, and the search is started using the last known value for the search channel.

【００１２】前記ＡＧＣ切換え手段は、公称チャンネル
作動の開始時に、最新の第１のＡＧＣ値を第１のレジス
タに保存する役割を果すようにしてもよい。更に、ＡＧ
Ｃ切換え手段は、検索チャンネル作動の開始時に、第２
のＡＧＣ値を第２のレジスタに保存する役割を果すよう
にしてもよい。また、このＡＧＣ切換え手段は、便宜的
に、検索チャンネル作動及び公称チャンネル作動の期間
に、それぞれ第１及び第２のレジスタを既存のものの代
わりとして再帰型積算器に接続する役割を果たすように
してもよい。The AGC switching means may serve to store the latest first AGC value in a first register at the start of nominal channel operation. Furthermore, AG
When the search channel operation starts, the C switching means starts the second operation.
May be stored in the second register. Also, the AGC switching means expediently serves to connect the first and second registers to the recursive integrator instead of the existing registers during the search channel operation and the nominal channel operation, respectively. Is also good.

【００１３】更に、前記自動利得制御回路は、信号及び
捕捉を検出し、信号捕捉の検出時に、乗算手段に選択的
な演算をさせるための捕捉論理回路を備えるようにして
もよい。この捕捉論理回路は、便宜的に、所定期間にお
いて判別信号誤差がプログム可能なヒステリシス値より
小さくなる時を検出するための判別手段を有するように
してもよい。この判別手段は、受信したベースバンド信
号の平均振幅の対数と予め設定した値との差から判別信
号誤差を求めるようにしてもよい。Further, the automatic gain control circuit may include an acquisition logic circuit for detecting the signal and the acquisition, and causing the multiplication means to perform a selective operation when the signal acquisition is detected. The capture logic may conveniently include a determination means for detecting when the determination signal error is less than a programmable hysteresis value during a predetermined period. The determination means may determine a determination signal error from a difference between a logarithm of the average amplitude of the received baseband signal and a preset value.

【００１４】本発明の他の様態によれば、（ａ）受信し
た同相・直交ベースバンド信号から判別信号誤差を生成
するステップと、（ｂ）判別信号誤差に、信号捕捉期間
の第１のループ利得定数と信号追跡期間の第２の異なる
ループ利得定数とを乗じるステップと、（ｃ）乗算され
た判別信号誤差から積算ＡＧＣ値を得るために再帰型積
算器を使用するステップとを含むことを特徴とする、直
接シーケンス拡散スペクトラム受信器の利得を自動的に
制御する方法が提供される。更に、この方法は、便宜的
に、（ｄ）選択的に一定のループ利得を保持するステッ
プを含むことができる。According to another aspect of the invention, (a) generating a discrimination signal error from the received in-phase / quadrature baseband signal; and (b) adding the discrimination signal error to a first loop of a signal acquisition period. Multiplying the gain constant by a second different loop gain constant of the signal tracking period; and (c) using a recursive integrator to obtain an integrated AGC value from the multiplied discriminant signal error. A method is provided for automatically controlling the gain of a featured direct sequence spread spectrum receiver. Further, the method may conveniently include (d) maintaining a selectively constant loop gain.

【００１５】一実施形態において、前記ステップ（ｃ）
は、検索チャンネル作動期間に使用する第１のＡＧＣ値
を第１のレジスタに記憶するステップと、公称チャンネ
ル作動期間に使用する第２の異なるＡＧＣ値を第２のレ
ジスタに記憶するステップと、検索チャンネル作動及び
公称チャンネル作動の開始時に、それぞれ最新の第１及
び第２のＡＧＣ値を既存のものの代わりとして再帰型積
算器に取り込むステップとを含む。In one embodiment, the step (c)
Storing a first AGC value in a first register for use during a search channel operation, storing a second different AGC value in a second register for use in a nominal channel operation period, At the beginning of the channel activation and the nominal channel activation, respectively taking the latest first and second AGC values into the recursive integrator instead of the existing one.

【００１６】最新の第１のＡＧＣ値は、公称チャンネル
作動の開始時に第１のレジスタに保存されるようにして
もよい。同様に、最新の第２のＡＧＣ値は、検索チャン
ネル作動の開始時に、第２のレジスタに保存されるよう
にしてもよい。これら第１及び第２のレジスタは、それ
ぞれ検索チャンネル作動及び公称チャンネル作動の期間
に既存のものの代わりとして再帰型積算器に接続される
ようにしてもよい。[0016] The latest first AGC value may be stored in the first register at the beginning of the nominal channel operation. Similarly, the latest second AGC value may be stored in the second register at the start of the search channel operation. These first and second registers may be connected to the recursive integrator instead of the existing one during the search channel operation and the nominal channel operation, respectively.

【００１７】好ましくは、この方法は、信号捕捉を検出
するステップと、信号捕捉検出時に、判別信号誤差に第
１のループ利得定数を選択的に乗じるステップを更に含
む。更に、この方法は、所定の期間において判別信号誤
差がプログム可能なヒステリシス値より小さくなる時を
検出するステップを含むようにしてもよい。更に、この
方法は、受信したベースバンド信号の平均振幅の対数と
予め設定した値との差から判別信号誤差を求めるステッ
プを含むようにしてもよい。Preferably, the method further comprises the steps of detecting signal acquisition and selectively multiplying the discriminant signal error by a first loop gain constant upon signal acquisition detection. Further, the method may include detecting when the discrimination signal error is less than a programmable hysteresis value during a predetermined time period. Further, the method may include a step of obtaining a discrimination signal error from a difference between a logarithm of the average amplitude of the received baseband signal and a preset value.

【００１８】以下の説明は、本発明の様々な特徴につい
てより詳細に述べたものであるが、本発明を理解を深め
るために、自動利得制御回路が望ましい実施形態として
例示された添付の図面を参照して説明する。しかしなが
ら、本発明の自動利得制御回路は、図面に例示されるよ
うな望ましい実施形態に限定されるものではないと理解
すべきである。The following description sets forth in more detail various aspects of the present invention, but for better understanding of the present invention, reference should be made to the accompanying drawings in which an automatic gain control circuit is illustrated as a preferred embodiment. It will be described with reference to FIG. However, it should be understood that the automatic gain control circuit of the present invention is not limited to the preferred embodiment as illustrated in the drawings.

【００１９】[0019]

【発明の実施の形態】図１を参照すると、直接シーケン
ス拡散スペクトラム受信器の一部を構成するベースバン
ド・モジュール１が全体的に示されている。ベースバン
ド・モジュール１は、受信器のアナログ・デジタル（Ａ
／Ｄ）変換モジュール２、自動利得制御（ＡＧＣ）回路
３、ＡＧＣデジタル・アナログ（Ｄ／Ａ）変換器４、ベ
ースバンド処理ユニット５、無線周波（ＲＦ）前置増幅
器６、及びデジタル信号処理（ＤＳＰ）・タイミング制
御ユニット７を備える。Ａ／Ｄ変換モジュール２は、受
信器（本図には示さず）内でアナログ前置ダウンコンバ
ータからアナログ同相・直交ベースバンド信号を受信
し、それらのデジタル等価信号Ｉ及びＱをＡＧＣ回路３
に送る。DETAILED DESCRIPTION OF THE INVENTION Referring to FIG. 1, there is shown generally a baseband module 1 which forms part of a direct sequence spread spectrum receiver. The baseband module 1 includes a receiver analog / digital (A
/ D) conversion module 2, automatic gain control (AGC) circuit 3, AGC digital / analog (D / A) converter 4, baseband processing unit 5, radio frequency (RF) preamplifier 6, and digital signal processing ( DSP) and a timing control unit 7. The A / D conversion module 2 receives an analog in-phase / quadrature baseband signal from an analog pre-downconverter in a receiver (not shown in the figure) and converts the digital equivalent signals I and Q into an AGC circuit 3.
Send to

【００２０】ＡＧＣ回路３は、受信器の利得を決定する
とともに、アナログ同相・直交受信信号の利得を制御す
るように後で受信器のＲＦモジュールによって使用のた
めに、出力信号ＡＧＣ＿ＷＯＲＤをＡＧＣ・Ｄ／Ａ変換
器モジュール４に送る。更に、ＡＧＣ回路３は、ＲＦ前
置増幅器６の制御のための出力信号ＰＲＥＡＭＰ＿ＯＮ
を生成する。ベースバンド処理ユニット５は、信号の送
受信期間に、受信器の音声モジュールに対するそしてそ
こからの全ての拡散スペクトラムの変調及び復調を行な
う。ＡＧＣ回路３は、ベースバンド処理モジュール５の
作動を制御するための出力信号ＳＥＡＲＣＨ＿ＷＩＮＤ
ＯＷ、ＡＧＣ＿ＶＡＬＩＤ及びＲＳＳＩを生成する。The AGC circuit 3 determines the gain of the receiver and converts the output signal AGC_WORD to AGC · D for later use by the RF module of the receiver to control the gain of the analog in-phase and quadrature received signals. / A converter module 4 Further, the AGC circuit 3 outputs an output signal PREAMP_ON for controlling the RF preamplifier 6.
Generate The baseband processing unit 5 modulates and demodulates all spread spectrum to and from the audio module of the receiver during signal transmission and reception. The AGC circuit 3 outputs an output signal SEARCH_WIND for controlling the operation of the baseband processing module 5.
Generate OW, AGC_VALID and RSSI.

【００２１】ＡＧＣ演算ブロック３の作動は、デジタル
制御パラメータ ＤＥＣＩＭＡＴＩＯＮ＿ＦＡＣＴＯ
Ｒ、ＲＥＦ＿ＬＥＶＥＬ、ＨＹＳＴＥＲＥＳＩＳ、ＧＡ
ＩＮ＿ＳＬＯＷ、ＧＡＩＮ＿ＦＡＳＴ、ＣＡＬＩＢＴＡ
ＴＩＯＮ＿ＤＡＴＡＳＥＴ、ＡＣＱ＿ＧＵＡＲＤ＿ＴＩ
ＭＥ、ＡＣＱ＿ＴＩＭＥＯＵＴを使って、更に、出力信
号ＣＯＭＭＡＮＤによって、ＤＳＰ・タイミング制御ユ
ニット７によって制御される。また、出力信号ＲＳＳＩ
は、ＡＧＣ回路３によってＤＳＰ・タイミング制御ユニ
ット７に送られる。The operation of the AGC operation block 3 is based on the digital control parameter DECIMATION_FACTO.
R, REF_LEVEL, HYSTERESIS, GA
IN_SLOW, GAIN_FAST, CALIBTA
TION_DATASET, ACQ_GUARD_TI
It is controlled by the DSP / timing control unit 7 by using ME, ACQ_TIMEOUT, and further by the output signal COMMAND. Also, the output signal RSSI
Is sent to the DSP / timing control unit 7 by the AGC circuit 3.

【００２２】図２は、図１に示したＡＧＣ回路３の基本
的な機能ブロックを示す。ＡＧＣ回路３は、デジタル化
されて同相・直交ベースバンド受信信号Ｉ及びＱから判
別信号誤差を生成するための判別ユニット４３を有す
る。判別ユニット４３は、関数Ｐ＝ＳＱＲＴ（Ｉ2＋
Ｑ2）によって、デジタル化された同相・直交受信信号
サンプルの振幅Ｐを計算するためのパワーブロック２１
を有する。FIG. 2 shows basic functional blocks of the AGC circuit 3 shown in FIG. The AGC circuit 3 has a discrimination unit 43 for generating a discrimination signal error from the in-phase / quadrature baseband reception signals I and Q after being digitized. The determination unit 43 calculates the function P = SQRT (I 2 +
Q 2 ), a power block 21 for calculating the amplitude P of the digitized in-phase / quadrature reception signal samples
Having.

【００２３】平均ブロック２２は、次の関数に基づいて
制御パラメータＤＥＣＩＭＡＴＩＯＮ＿ＦＡＣＴＯＲに
よって定められる時間にわたってパワーブロック２１か
らの出力の積算を行なう。The averaging block 22 integrates the output from the power block 21 over a time period determined by the control parameter DECIMATION_FACTOR based on the following function.

【００２４】ＡＶＧ＝ＳＵＭ｛Ｐ［ｋ］，Ｐ［ｋ−
１］，・・Ｐ［ｋ−ＤＥＣＩＭＡＴＩＯＮ＿ＦＡＣＴＯ
Ｒ］｝÷ＤＥＣＩＭＡＴＩＯＮ＿ＦＡＣＴＯＲAVG = SUM ｛P [k], P [k−
1], P [k-DECIMATION_FACTO
R] @DECIMATION_FACTOR

【００２５】これにより、同相・直交受信信号のサンプ
リングレートは、ＡＧＣ回路３による使用に相応しい率
まで低減される。ｄＢブロック２３は、関数ＡＶＧ＿ｄ
Ｂ＝ｌｏｇ（ＡＶＧ）定数に基づいて、平均ブロック２
２からの出力信号ＡＶＧの対数ＡＶＧ＿ｄＢを計算す
る。As a result, the sampling rate of the in-phase / quadrature reception signal is reduced to a rate suitable for use by the AGC circuit 3. The dB block 23 has a function AVG_d
B = average block 2 based on log (AVG) constant
The logarithmic AVG_dB of the output signal AVG from 2 is calculated.

【００２６】ｄＢブロック２３からの出力は、減算ブロ
ック２４によって制御パラメータＲＥＦ＿ＬＥＶＥＬの
値から減算され、判別信号誤差ＥＲＲが生成される。次
に、ヒステリシスブロック２５が、ＥＲＲ信号と制御パ
ラメータのＨＹＳＴＥＲＥＳＩＳの値とを比較する。Ｅ
ＲＲ信号の絶対値がＨＹＳＴＥＲＥＳＩＳの値より小さ
い場合は、第１の出力ＨＹＳＴ＿ｏｕｔｐｕｔ＝ゼロと
なり、第２の出力信号ＨＹＳＴ＿ｄｅｔｅｃｔ＝真とな
る。判別信号誤差ＥＲＲの値が制御パラメータＨＹＳＴ
ＥＲＥＳＩＳの値より小さくない場合、第１の出力ＨＹ
ＳＴ＿ｏｕｔｐｕｔ＝信号ＥＲＲの値となり、第２の出
力ＨＹＳＴ＿ｄｅｔｅｃｔ＝偽となる。The output from the dB block 23 is subtracted from the value of the control parameter REF_LEVEL by a subtraction block 24 to generate a discrimination signal error ERR. Next, the hysteresis block 25 compares the ERR signal with the value of the control parameter HYSTERESIS. E
When the absolute value of the RR signal is smaller than the value of HYSTERESIS, the first output HYST_output = zero and the second output signal HYST_detect = true. The value of the discrimination signal error ERR is the control parameter HYST.
If not less than the value of ERESIS, the first output HY
ST_output = the value of the signal ERR, and the second output HYST_detect = false.

【００２７】また、ＡＧＣ回路３は、判別信号誤差ＥＲ
Ｒに信号捕捉期間の第１ループ利得定数と信号追跡期間
の第２の異なるループ利得定数とを乗じるための乗算ユ
ニット４４を備える。このために、乗算ユニット４４に
は、切換えブロック２８及び乗算ブロック２６及び２７
がある。乗算ユニット４４は、受信信号の利得が得られ
ているか否かに応じて、出力ＨＹＳＴ＿ｏｕｔｐｕｔに
制御パラメータのＧＡＩＮ＿ＳＬＯＷ又はＧＡＩＮ＿Ｆ
ＡＳＴの値のいずれを乗じるかの選択ができるようにな
っている。乗算ユニット４４の出力からの乗算された判
別信号誤差は、再帰型積算器４５に送られる。The AGC circuit 3 determines the discrimination signal error ER
A multiplication unit 44 is provided for multiplying R by a first loop gain constant during the signal acquisition period and a second different loop gain constant during the signal tracking period. To this end, the multiplication unit 44 includes a switching block 28 and multiplication blocks 26 and 27.
There is. The multiplication unit 44 outputs the control parameter GAIN_SLOW or GAIN_F to the output HYST_output depending on whether the gain of the received signal is obtained.
The user can select which of the AST values to multiply. The multiplied discrimination signal error from the output of the multiplication unit 44 is sent to a recursive integrator 45.

【００２８】再帰型積算器４５は、第１及び第２のレジ
スタ３３及び３４、スイッチ３５、飽和ブロック３２、
加算器３１を備える。第１のレジスタ３３は、公称チャ
ンネル作動期間に使用するための第２の異なるＡＧＣ値
を記憶するために使用される。第２のレジスタ３４は、
受信器がセル検索を行なうために中間周波数又は中間シ
ステムチャンネルにある時に使用する第１のＡＧＣ値を
記憶する。このチャンネルは、多くの場合「検索チャン
ネル」と呼ばれる。再帰型積算器４５は以下に従って機
能する。The recursive integrator 45 includes first and second registers 33 and 34, a switch 35, a saturation block 32,
An adder 31 is provided. The first register 33 is used to store a second different AGC value for use during the nominal channel operation. The second register 34
It stores the first AGC value used when the receiver is on the intermediate frequency or intermediate system channel to perform a cell search. This channel is often referred to as the "search channel." The recursive integrator 45 functions as follows.

【００２９】ＧＡＩＮ［ｋ］＝ＧＡＩＮ［ｋ−１］＋Ｈ
ＹＳＴ＿Ｏｕｔｐｕｔ*ＧＡＩＮ＿ＳＬＯＷ、又は ＧＡＩＮ［ｋ］＝ＧＡＩＮ［ｋ−１］＋ＨＹＳＴ＿Ｏｕ
ｔｐｕｔ*ＧＡＩＮ＿ＦＡＳＴGAIN [k] = GAIN [k-1] + H
YST_Output * GAIN_SLOW or GAIN [k] = GAIN [k-1] + HYST_Ou
put * GAIN_FAST

【００３０】ここで、ＧＡＩＮとは、第１又は第２のレ
ジスタ３３、３４のいずれかに保持された最新のＡＧＣ
値である。これらのレジスタは、受信器によって使用さ
れる利得制御信号の対数値を保持する。Here, GAIN is the latest AGC stored in either the first or second register 33, 34.
Value. These registers hold the logarithmic value of the gain control signal used by the receiver.

【００３１】ＤＳＰ・タイミング制御ユニット７からＡ
ＧＣ計算ブロック３に送られる入力信号ＣＯＭＭＡＮＤ
は、捕捉制御論理ブロック２９に直接送られる。ＣＯＭ
ＭＡＮＤ信号から受信された指令とＨＹＳＴ＿ｄｅｔｅ
ｃｔ信号の状態とに応じて、捕捉制御論理ブロック２９
は、ＳＥＬ＿ＡＢ＿ＨＯＬＤの状態と信号４１とを決定
する。DSP / timing control unit 7 to A
Input signal COMMAND sent to GC calculation block 3
Is sent directly to the acquisition control logic block 29. COM
Command received from MAND signal and HYST_dete
ct signal state, the acquisition control logic block 29
Determines the state of SEL_AB_HOLD and the signal 41.

【００３２】ＳＥＬ＿ＡＢ信号は、再帰型積算を行なう
ために、第１又は第２のレジスタのいずれに記憶された
ＡＧＣ値をフィードバックして加算器３１によって判別
信号誤差と再結合するかを決定する。信号４１は、「低
速追跡」モード用のＧＡＩＮ＿ＳＬＯＷ定数を持つ乗算
器２６と「高速捕捉」モード用のＧＡＩＮ＿ＦＡＳＴ定
数を持つ乗算器２７のどちらかを選択することにより、
ＡＧＣブロック３を「低速追跡」又は「高速捕捉」モー
ドのいずれにするかを制御する。ＨＯＬＤ信号が捕捉制
御論理ブロック２９によってアサートされると、スイッ
チ３０は、加算器３１への最初の入力をゼロにし、この
結果、第１又は第２レジスタ３３又は３４のどちらかに
保持された利得の最新値が保存される。The SEL_AB signal is fed back to the AGC value stored in the first or second register to determine whether the signal is recombined with the discrimination signal error in order to perform recursive integration. The signal 41 is selected by selecting between a multiplier 26 having a GAIN_SLOW constant for the “slow tracking” mode and a multiplier 27 having a GAIN_FAST constant for the “fast acquisition” mode.
Controls whether the AGC block 3 is in "slow tracking" or "fast capture" mode. When the HOLD signal is asserted by the acquisition control logic block 29, the switch 30 causes the first input to the adder 31 to go to zero, resulting in the gain held in either the first or second register 33 or 34. The latest value of is saved.

【００３３】前置増幅器制御・ＡＧＣワード探索ユニッ
ト３６は、再帰型積算器４５の出力に接続され、再帰型
積算器４５の出力を、２つの出力信号、即ちＰＲＥＡＭ
Ｐ＿ＯＮ及びＡＧＣ＿ＷＯＲＤに変換する。ＰＲＥＡＭ
Ｐ＿ＯＮ出力信号は、無線周波前置増幅器６を制御する
ために使用される。再帰型積算器４５の出力の利得が予
め定めた閾値を超えるまで増大する場合、ＰＲＥＡＭＰ
＿ＯＮ出力信号は、第１の状態に設定され、これに対
し、利得が他の異なる閾値まで低下すると、ＰＲＥＡＭ
Ｐ＿ＯＮ信号は、偽の状態に設定される。前置増幅器の
切換えの遅延が利得制御された増幅器の応答時間と異な
ることによって引き起こされ得る発振を防ぐため、そし
て、信号レベルが前置増幅器の閾値に近似する際の頻繁
なスイッチング過度事象によって引き起こされる信号劣
化を防ぐために、これらの２つの閾値は異なる値に設定
される。ＡＧＣ＿ＷＯＲＤ出力信号は、再帰型積算器４
５の出力の利得値の変換によって、更に、利得制御され
た増幅器の制御応答の記憶された複製を使って生成され
る。このユニット３６の全ての制御パラメータは、ＤＳ
Ｐ・タイミング制御ユニット７によって与えられ、当然
の事として、無線周波チャンネルの周波数及び温度に対
して調整される。The preamplifier control and AGC word search unit 36 is connected to the output of the recursive integrator 45 and outputs the output of the recursive integrator 45 to two output signals, namely PREAM.
Convert to P_ON and AGC_WORD. PREAM
The P_ON output signal is used to control the RF preamplifier 6. If the gain of the output of the recursive integrator 45 increases until it exceeds a predetermined threshold, PREAMP
The _ON output signal is set to the first state, whereas when the gain drops to another different threshold, the PREAM
The P_ON signal is set to a false state. To prevent oscillations that can be caused by the switching delay of the preamplifier being different from the response time of the gain controlled amplifier, and caused by frequent switching transients when the signal level approaches the threshold of the preamplifier. These two thresholds are set to different values in order to prevent signal degradation. The AGC_WORD output signal is output from the recursive integrator 4
The conversion of the gain value at the output of 5 further generates using the stored replica of the control response of the gain controlled amplifier. All control parameters of this unit 36 are DS
Provided by the P-timing control unit 7 and, of course, adjusted for the frequency and temperature of the radio frequency channel.

【００３４】また、再帰型積算器４５の出力の利得は、
積算器の出力値をｄＢｕＶの入力信号レベルに変換する
受信信号の強度表示器（ＲＳＳＩ）フォーマッタユニッ
ト３７に送られる。再度、ＤＳＰ・タイミング制御ユニ
ット７によって与えられるＣＡＬＩＢＲＡＴＩＯＮ＿Ｄ
ＡＴＡＳＥＴ位取りデータに基づいて変換が行なわれ、
無線周波チャンネルの周波数及び温度に対して調整され
る。The output gain of the recursive integrator 45 is
The output value of the integrator is sent to the RSSI formatter unit 37 for converting the output value into an input signal level of dBuV. Again, the CALIBRATION_D provided by the DSP / timing control unit 7
The conversion is performed based on the ATASET scale data,
It is adjusted for the frequency and temperature of the radio frequency channel.

【００３５】更に、自動利得制御回路は、信号捕捉又は
新しい指令の受信の検出時に、（ａ）信号捕捉が達成さ
れたかどうか検出し、（ｂ）乗算手段４４に選択的な作
動をさせ、（ｃ）再帰型積算器４５内の第１又は第２の
レジスタ３３又は３４のいずれを使用するかを選択し、
（ｄ）ＡＧＣ＿ＶＡＬＩＤ及びＳＥＡＲＣＨ＿ＷＩＮＤ
ＯＷ信号を生成するための捕捉論理回路２９を備える。Further, the automatic gain control circuit detects (a) whether or not signal acquisition has been achieved upon detecting signal acquisition or reception of a new command, and (b) selectively operates the multiplication means 44, c) selecting whether to use the first or second register 33 or 34 in the recursive integrator 45,
(D) AGC_VALID and SEARCH_WIND
An acquisition logic circuit 29 for generating the OW signal is provided.

【００３６】捕捉制御論理回路２９は以下のように作動
する。即ち、５つの別個の作動状態、「保留」、「公称
捕捉」、「検索捕捉」、「公称」、「検索」がある。ま
た上記の作動状態に対応する、同じ名称の５つの指令が
ある。ある状態から他の状態への変更は、ＤＳＰ・タイ
ミング制御ユニット７がＣＯＭＭＡＮＤ信号送信バス上
に新しい指令を出す時に行なわれる。The acquisition control logic 29 operates as follows. That is, there are five distinct operating states: "hold", "nominal capture", "search capture", "nominal", and "search". There are also five commands with the same name, corresponding to the above operating states. The change from one state to another occurs when the DSP and timing control unit 7 issues a new command on the COMMAND signal transmission bus.

【００３７】「保留」指令を受信するとすぐに、制御論
理部２９は、ＨＯＬＤ信号を真に設定し、ＡＧＣ＿ＶＡ
ＬＩＤ信号及びＳＥＡＲＣＨ＿ＷＩＮＤＯＷ信号を偽に
設定する。信号４１及びＳＥＬ＿ＡＢは変更されない状
態にある。As soon as the "hold" command is received, the control logic 29 sets the HOLD signal to true and the AGC_VA
Set the LID signal and SEARCH_WINDOW signal to false. The signal 41 and SEL_AB remain unchanged.

【００３８】「公称捕捉」指令を受信するとすぐに、制
御論理部２９は、ＨＯＬＤ信号を偽に設定し、ＳＥＬ＿
ＡＢを偽に、信号４１を真に、ＡＧＣ＿ＶＡＬＩＤ及び
ＳＥＡＲＣＨ＿ＷＩＮＤＯＷを偽に設定する。同時に、
タイムアウトカウンタが始動する。このカウンタは、Ａ
ＧＣのクロックサイクル毎にインクリメントされる。カ
ウントされたクロックサイクルの数がＡＣＱ＿ＴＩＭＥ
ＯＵＴより大きいか又は等しい場合、信号４１は偽に設
定され、ＡＧＣ＿ＶＡＬＩＤは真に設定される。同時
に、信号ＨＹＳＴ＿ｄｅｔｅｃｔが真になる場合は、第
２のカウンタが始動するか、又は、ＨＹＳＴ＿ｄｅｔｅ
ｃｔが偽になる場合は、第２のカウンタがゼロにリセッ
トされる。第２のカウンタの値がＡＣＱ＿ＧＵＡＲＤ＿
ＴＩＭＥより大きい場合、制御論理部２９は、信号４１
を偽にＡＧＣ＿ＶＡＬＩＤを真に設定し、第１カウンタ
を停止する。通常、ＡＣＱ＿ＴＩＭＥＯＵＴは、ＨＹＳ
Ｔ＿ｄｅｔｅｃｔが決して真とはならない場合のみに対
処するため大きい値に設定される。これは、例えば不良
のＡＧＣ・Ｄ／Ａコンバータ４といった予期せぬシステ
ムの障害時にのみに起こる。通常の状態では、ＨＹＳＴ
＿ｄｅｔｅｃｔは、短時間後に真となる。信号４１を偽
に設定すると、ＡＧＣは「低速追跡」モードに切り替わ
り、第２カウンタがＡＣＱ＿ＧＵＡＲＤ＿ＴＩＭＥより
大きい場合は、ＡＧＣ取得を宣言することができる。Upon receiving the "nominal capture" command, control logic 29 sets the HOLD signal to false and SEL_
AB is set to false, signal 41 is set to true, and AGC_VALID and SEARCH_WINDOW are set to false. at the same time,
The timeout counter starts. This counter is
It is incremented every GC clock cycle. The number of clock cycles counted is ACQ_TIME
If greater than or equal to OUT, signal 41 is set to false and AGC_VALID is set to true. At the same time, if the signal HYST_detect goes true, the second counter is started or HYST_dete
If ct goes false, the second counter is reset to zero. When the value of the second counter is ACQ_GUARD_
If it is greater than TIME, the control logic 29
Is set to false and AGC_VALID is set to true, and the first counter is stopped. Normally, ACQ_TIMEOUT is HYS
It is set to a large value to handle only when T_detect is never true. This only occurs in the event of an unexpected system failure, for example a bad AGC D / A converter 4. Under normal conditions, HYST
_Detect becomes true after a short time. When signal 41 is set to false, the AGC switches to "slow tracking" mode, and if the second counter is greater than ACQ_GUARD_TIME, AGC acquisition can be declared.

【００３９】「検索捕捉」指令を受信するとすぐに、制
御論理部２９は、ＨＯＬＤ信号を偽に、ＳＥＬ＿ＡＢを
真に、信号４１を真に、ＡＧＣ＿ＶＡＬＩＤ及びＳＥＡ
ＲＣＨ＿ＷＩＮＤＯＷを偽に設定する。その後、ＡＧＣ
＿ＶＡＬＩＤが真に設定され、ＳＥＡＲＣＨ＿ＷＩＮＤ
ＯＷも真に設定される場合を除いて、「公称捕捉」指令
の後と同じ動作が行なわれる。Upon receiving the "search capture" command, control logic 29 sets HOLD signal false, SEL_AB true, signal 41 true, AGC_VALID and SEA.
Set RCH_WINDOW to false. Then, AGC
_VALID is set to true and SEARCH_WIND
Except when OW is also set to true, the same operations are performed as after a "nominal capture" command.

【００４０】「公称」指令を受信するとすぐに、制御論
理部２９は、ＨＯＬＤ信号を偽に、ＳＥＬ＿ＡＢを偽
に、信号４１を偽に、ＡＣＧ＿ＶＡＬＩＤを真に、ＳＥ
ＡＲＣＨ＿ＷＩＮＤＯＷを偽に設定する。この場合、上
記２つのタイマーは作動していない。「検索」指令を受
信するとすぐに、制御論理部２９は、ＨＯＬＤ信号を偽
に、ＳＥＬ＿ＡＢを真に、信号４１を偽に、ＡＧＣ＿Ｖ
ＡＬＩＤを真に、ＳＥＡＲＣＨ＿ＷＩＮＤＯＷを真に設
定する。この場合、上記２つのタイマーは作動していな
い。Upon receiving the "nominal" command, the control logic 29 sets the HOLD signal to false, SEL_AB to false, signal 41 to false, ACG_VALID to true, SE
Set ARCH_WINDOW to false. In this case, the two timers are not running. Upon receiving the "search" command, the control logic 29 sets the HOLD signal to false, the SEL_AB to true, the signal 41 to false, and the AGC_V
Set ALID to true and SEARCH_WINDOW to true. In this case, the two timers are not running.

【００４１】通常、「保留」指令は、移動局が電力を保
存するために無線回路を絶つために設けられる。この
「保留」モード作動の期間には、ループ利得は、選択的
に一定値に保持される。しばらくして無線回路がオンに
切換えられると、「公称」又は「検索」指令が出される
ので、公称チャンネル又は検索チャンネルのいずれかの
ために最新の既知利得値が再記憶される。通常、「検索
捕捉」指令は、新しい無線チャンネルでの第１のセル検
索期間に出される。「検索」指令は、通常、次の検索期
間に使用され、この期間に前の検索期間に使われた無線
チャンネルを利用されるようにし、その利得は、既に取
得され第２のレジスタ３４に記憶されている。通常、
「公称捕捉」指令は、電源投入後、移動局が公称チャン
ネル上にあるが利得がまだ取得されていない場合に出さ
れる。Normally, a "hold" command is provided for the mobile station to disconnect the radio circuit to conserve power. During this "hold" mode of operation, the loop gain is selectively held at a constant value. When the radio circuit is switched on after some time, a "nominal" or "search" command is issued, and the latest known gain value is restored for either the nominal or search channel. Typically, a "search acquisition" command is issued during the first cell search period on a new radio channel. The "search" command is typically used for the next search period, during which the radio channel used for the previous search period is utilized, the gain of which has already been obtained and stored in the second register 34. Have been. Normal,
A "nominal acquisition" command is issued after power up if the mobile station is on the nominal channel but the gain has not yet been obtained.

【００４２】図３に示されるように、公称送信チャンネ
ルのための有効データがパケット５０、５１及び５２の
状態で送信されるが、これらパケットは、送信間隔５３
及び５４で隔てられている。中間周波数セル検索又は中
間システムセル検索は、送信間隔５３及び５４で形成さ
れた検索チャンネル内で受信器によって行なわれる。各
送信間隔の開始点の検出を受けて、ＤＳＰ・タイミング
制御ユニット７が「検索捕捉」指令５５を送る。指令５
５は、捕捉制御論理部２９によって検出される。指令５
５の検出によって、乗算手段４４を選択的に作動させる
ことにより、スイッチ２８が作動して増幅器２７をＨＹ
ＳＴＥＲＥＳＩＳブロック２５及び再帰型積算器４５に
直列に接続する。現在、ＡＧＣ演算ブロック３は、「高
速捕捉」モードの状態にある。As shown in FIG. 3, valid data for the nominal transmission channel is transmitted in the form of packets 50, 51 and 52, which have a transmission interval of 53.
And 54. The intermediate frequency cell search or the intermediate system cell search is performed by the receiver in the search channel formed by the transmission intervals 53 and 54. Upon detection of the start point of each transmission interval, the DSP / timing control unit 7 sends a “search and capture” command 55. Command 5
5 is detected by the capture control logic 29. Command 5
5, by selectively operating the multiplying means 44, the switch 28 is actuated and the amplifier 27 is switched to HY.
It is connected in series to the STERESIS block 25 and the recursive integrator 45. At present, the AGC operation block 3 is in the “high-speed acquisition” mode.

【００４３】「検索捕捉」指令５５の検出により、更
に、第２のレジスタ３４が再帰型積算器４５に直列に接
続され、検索チャンネル作動期間に使用されたＡＧＣ値
を、第２レジスタ３４が取得できるようにする。第２レ
ジスタ３４の漸増値は、ＡＧＣ＿ＷＯＲＤ出力信号の傾
斜エッジ５７に反映される。ＡＧＣ＿ＷＯＲＤ出力信号
の点５８に示されるように、加算ブロック１４の出力の
判別誤差信号が、ＤＳＰ・タイミング制御ユニット７か
らの制御パラメータＨＹＳＴＥＲＥＳＩＳより小さいこ
とを、ＨＹＳＴＥＲＥＳＩＳブロック２５が検出した場
合、捕捉制御論理ユニット２９によって、信号４１は、
ＡＧＣ＿ＧＵＡＲＤ＿ＴＩＭＥ期間後にリセットされる
とともに、ＡＧＣ＿ＶＡＬＩＤ信号が立ち上がり５９で
真値にリセットされる。この時点、即ち、利得の取得時
に、乗算手段４４によって、直ちにスイッチ２８が選択
的に作動され、増幅器２６をＨＹＳＴＥＲＥＳＩＳブロ
ック２５と再帰型積算器４５との間に直列接続する。従
って、ＡＧＣ演算ブロック３は、「低速追跡」モードに
入り、有効データ６０が送信間隔５３の期間に追跡され
る。指令５５は「検索捕捉」のため、信号ＳＥＡＲＣＨ
＿ＷＩＮＤＯＷも真の値に設定される。Upon detection of the "search and capture" command 55, the second register 34 is further connected in series to the recursive integrator 45, and the second register 34 acquires the AGC value used during the search channel operation period. It can be so. The incremental value of the second register 34 is reflected on the slope edge 57 of the AGC_WORD output signal. As shown at point 58 of the AGC_WORD output signal, if the HYSTERESIS block 25 detects that the discrimination error signal at the output of the adder block 14 is smaller than the control parameter HYSTERESIS from the DSP / timing control unit 7, the acquisition control logic By unit 29, signal 41 is:
The signal is reset after the AGC_GUARD_TIME period, and the AGC_VALID signal is reset to a true value at a rising edge 59. At this time, that is, at the time of gain acquisition, the switch 28 is selectively operated immediately by the multiplication means 44, and the amplifier 26 is connected in series between the HYSTERESIS block 25 and the recursive integrator 45. Therefore, the AGC operation block 3 enters the “slow tracking” mode, and the valid data 60 is tracked during the transmission interval 53. Command 55 is a signal SEARCH for "search capture".
_WINDOW is also set to a true value.

【００４４】送信間隔５３の終わりに、ＤＳＰ・タイミ
ング制御ユニット７は「公称」指令６２を送る。この指
令は、乗算手段４４を選択的に作動させることによっ
て、再度、スイッチ２８が作動して増幅器２６をＨＹＳ
ＴＥＲＥＳＩＳブロック２５と再帰型積算器４５との間
に直列接続する。従って、ＡＧＣ演算ブロック３は、再
び自動的に「低速追跡」モードに保たれる。さらに、指
令６２により、捕捉制御論理部２９がＳＥＬ＿ＡＢ信号
を偽にリセットし、第１のレジスタ３３が再帰型積算器
４５に直列接続され、その結果、受信器の公称チャンネ
ル作動期間に使用するためそこに記憶されている第１の
最新ＡＧＣ値を取り込む。第１のレジスタ３３及び第２
のレジスタ３４に記憶されたＡＧＣ値の差は、立ち上が
り６４でのＡＧＣ＿ＷＯＲＤ信号の値の変化によって示
される。At the end of the transmission interval 53, the DSP and timing control unit 7 sends a "nominal" command 62. This command is issued when the multiplying means 44 is selectively operated, so that the switch 28 is operated again to cause the amplifier 26 to perform HYS.
It is connected in series between the TERESIS block 25 and the recursive integrator 45. Therefore, the AGC operation block 3 is automatically again kept in the "slow tracking" mode. In addition, the command 62 causes the acquisition control logic 29 to reset the SEL_AB signal to false and the first register 33 is connected in series with the recursive integrator 45 so that it can be used during the nominal channel activation period of the receiver. The first latest AGC value stored therein is fetched. The first register 33 and the second
The difference between the AGC values stored in the register 34 is indicated by the change in the value of the AGC_WORD signal at the rising edge 64.

【００４５】公称チャンネル作動期間に使用されるルー
プ利得が予め取得さている場合には、判別信号誤差は、
指令ワードＨＹＳＴＥＲＳＩＳより小さくなるため、Ｈ
ＹＳＴＥＲＥＳＩＳブロック２５からの出力信号ＨＹＳ
Ｔ＿ＯＵＴＰＵＴはゼロになる。その後、受信器は、公
称チャンネル作動期間に受信した有効データのパケット
５１の処理を継続する。次の送信間隔５４の期間に、Ｄ
ＳＰ・タイミング制御ユニット７は、「検索」指令６６
を送り、それにより、第１のレジスタが再帰型積算器４
５に直列接続され、第２のレジスタ３４に記憶された第
２のＡＧＣ値がブロック３６を介してＡＧＣ・Ｄ／Ａコ
ンバータ４に送られる。第２レジスタ３４に記憶された
値の再取り込みが、ＡＧＣ＿ＷＯＲＤ出力信号の立ち下
がり６７に示される。If the loop gain used during the nominal channel operation period has been obtained in advance, the discrimination signal error becomes
Since it is smaller than the command word HYSTERSIS, H
Output signal HYS from YSTERESIS block 25
T_OUTPUT goes to zero. Thereafter, the receiver continues processing packets 51 of valid data received during the nominal channel activation period. During the next transmission interval 54, D
The SP / timing control unit 7 sends a “search” command 66
So that the first register stores the recursive integrator 4
5 and the second AGC value stored in the second register 34 is sent to the AGC D / A converter 4 via the block 36. The recapture of the value stored in the second register 34 is shown at the falling edge 67 of the AGC_WORD output signal.

【００４６】上記の説明から、ＡＧＣ演算ブロック３
は、２つのモード、即ち「高速捕捉」及び「低速追跡」
モードで作動することが分かる。２つのモード間の切換
えは、制御パラメータＧＡＩＮ＿ＳＬＯＷ及びＧＡＩＮ
＿ＦＡＳＴによって決定されるようなループ利得の２つ
の異なる値の使用によって具現化される。各検索期間の
開始時に、ＡＧＣ演算ブロック３は、自動的に「高速捕
捉」モードとされる。ＡＧＣ演算ブロック３は、適切な
チャンネル利得を取得したことが捕捉制御論理回路２９
によって確認された時に、「低速追跡」モードに切換え
られる。従って、ＡＧＣ再取得時間は最小限とされるた
め、中間周波数作動又は中間システム作動期間にセル検
索測定が影響を受ける可能性のある時間を最適化するこ
とができる。更に、公称チャンネル作動及び検索チャン
ネル作動のための利得の最新既知値が個別のレジスタに
維持されるので、高速捕捉を達成することが可能とな
る。ループ利得が、制御パラメータＡＣＱ＿ＴＩＭＥＯ
ＵＴによって表される時間のプログラム可能な数値以内
で得られない場合には、ＡＧＣ演算ブロック３は自動的
に「低速追跡」モードに戻る。ループ利得が有効である
ことを示す出力論理信号は、ＡＧＣ演算ブロック３が
「低速追跡」モードにある場合のみ生成される。最後
に、本明細書に記載された自動利得制御回路に対し、本
発明の精神又は範囲から逸脱することなく様々な修正及
び追加を為し得ることを理解されたい。From the above description, the AGC operation block 3
Has two modes: "Fast Acquisition" and "Slow Tracking"
It can be seen that it operates in the mode. Switching between the two modes is controlled by the control parameters GAIN_SLOW and GAIN.
Implemented by the use of two different values of loop gain as determined by _FAST. At the start of each search period, the AGC operation block 3 is automatically set to the "high-speed acquisition" mode. The AGC operation block 3 indicates that the acquisition of the appropriate channel gain has been achieved by the acquisition control logic circuit 29.
Is switched to a "slow tracking" mode. Therefore, the AGC reacquisition time is minimized, so that the time during which the cell search measurement may be affected during the intermediate frequency operation or the intermediate system operation can be optimized. In addition, since the latest known value of the gain for nominal channel operation and search channel operation is maintained in separate registers, it is possible to achieve fast acquisition. The loop gain is controlled by the control parameter ACQ_TIMEO.
If not, within a programmable number of times represented by the UT, the AGC arithmetic block 3 automatically returns to the "slow tracking" mode. An output logic signal indicating that the loop gain is valid is generated only when the AGC operation block 3 is in the “slow tracking” mode. Finally, it should be understood that various modifications and additions can be made to the automatic gain control circuits described herein without departing from the spirit or scope of the invention.

【図面の簡単な説明】[Brief description of the drawings]

【図１】直接シーケンス拡散スペクトラム受信器のベー
スバンド・モジュールの主要機能ブロックのブロック図
である。FIG. 1 is a block diagram of the main functional blocks of a baseband module of a direct sequence spread spectrum receiver.

【図２】図１のベースバンド・モジュールの一部を構成
する自動利得制御回路のブロック図である。FIG. 2 is a block diagram of an automatic gain control circuit forming a part of the baseband module of FIG. 1;

【図３】作動期間における図２の自動利得制御回路の様
々な時点での信号レベルを示すタイミング図である。FIG. 3 is a timing diagram showing signal levels at various points in the automatic gain control circuit of FIG. 2 during operation.

【符号の説明】[Explanation of symbols]

１ ベースバンド・モジュール ２ 受信器Ａ／Ｄ変換モジュール ３ ＡＧＣ演算ブロック ４ ＡＧＣ・Ｄ／Ａコンバータ ５ ベースバンド処理ユニット ６ 無線周波前置増幅器 ７ ＤＳＰ・タイミング制御ユニット ２１ パワーブロック ２２ 平均ブロック ２３ ｄＢブロック ２４ 減算ブロック ２５ ヒステリシスブロック ２６、２７ 乗算器 ２８ 切換えブロック ２９ 捕捉制御論理ブロック ３０、３５ スイッチ ３１ 加算器 ３２ 飽和ブロック ３３ 第１のレジスタ ３４ 第２のレジスタ ３６ ＡＧＣワード検索ユニット ３７ ＲＳＳＩフォーマッタユニット ４１ 信号 ４３ 判別ユニット ４４ 乗算ユニット ４５ 再帰型積算器 REFERENCE SIGNS LIST 1 baseband module 2 receiver A / D conversion module 3 AGC operation block 4 AGC / D / A converter 5 baseband processing unit 6 radio frequency preamplifier 7 DSP / timing control unit 21 power block 22 average block 23 dB block 24 subtraction block 25 hysteresis block 26, 27 multiplier 28 switching block 29 acquisition control logic block 30, 35 switch 31 adder 32 saturation block 33 first register 34 second register 36 AGC word search unit 37 RSSI formatter unit 41 signal 43 discrimination unit 44 multiplication unit 45 recursive integrator

フロントページの続き Ｆターム(参考） 5K022 EE02 EE32 5K067 AA15 BB04 CC10 DD43 DD44 EE02 EE10 EE24 Continued on the front page F term (reference) 5K022 EE02 EE32 5K067 AA15 BB04 CC10 DD43 DD44 EE02 EE10 EE24

Claims (20)

【特許請求の範囲】[Claims] 【請求項１】 直接シーケンス拡散スペクトラム受信器
の自動利得制御回路であって、 受信した同相・直交ベースバンド信号から判別信号誤差
を生成するための判別手段と、 前記判別信号誤差に、信号捕捉期間の第１ループ利得定
数と信号追跡期間の第２の異なるループ利得定数とを乗
じるための乗算手段と、 前記乗算された判別信号誤差から積算ＡＧＣ値を得るた
めの再帰型積算器を備えたことを特徴とする自動利得制
御回路。1. An automatic gain control circuit for a direct sequence spread spectrum receiver, comprising: discriminating means for generating a discrimination signal error from a received in-phase / quadrature baseband signal; And a recursive integrator for obtaining an integrated AGC value from the multiplied discrimination signal error. An automatic gain control circuit. 【請求項２】 一定のループ利得を選択的に保持するた
めの手段を更に備えたことを特徴とする請求項１に記載
の自動利得制御回路。2. The automatic gain control circuit according to claim 1, further comprising means for selectively maintaining a constant loop gain. 【請求項３】 前記再帰型積算器は、 検索チャンネル作動期間に使用する第１のＡＧＣ値を記
憶するための第１のレジスタと、 公称チャンネル作動期間に使用する第２の異なるＡＧＣ
値を記憶するための第２のレジスタと、 検索チャンネル作動及び公称チャンネル作動の開始時
に、それぞれ最新の前記第１及び第２のＡＧＣ値を既存
のものの代わりとして前記再帰型積算器に取り込むため
のＡＧＣ切換え手段とを有することを特徴とする請求項
１又は２のいずれかに記載の自動利得制御回路。3. The recursive integrator comprises: a first register for storing a first AGC value used during a search channel operation; and a second different AGC used during a nominal channel operation.
A second register for storing a value, and at the beginning of a search channel operation and a nominal channel operation, respectively, for taking the latest said first and second AGC values into said recursive integrator instead of the existing one. 3. The automatic gain control circuit according to claim 1, further comprising AGC switching means. 【請求項４】 前記ＡＧＣ切換え手段は、公称チャンネ
ル作動の開始時に、最新の前記第１のＡＧＣ値を前記第
１レジスタに保存するよう作動することを特徴とする請
求項３に記載の自動利得制御回路。4. The automatic gain control according to claim 3, wherein said AGC switching means operates to store the latest first AGC value in said first register at the start of nominal channel operation. Control circuit. 【請求項５】 前記ＡＧＣ切換え手段は、検索チャンネ
ル作動の開始時に、前記第２のＡＧＣ値を前記第２レジ
スタに保存するよう作動することを特徴とする請求項４
に記載の自動利得制御回路。5. The AGC switching means operates to store the second AGC value in the second register at the start of a search channel operation.
3. The automatic gain control circuit according to claim 1. 【請求項６】 前記ＡＧＣ切換え手段は、検索チャンネ
ル作動及び公称チャンネル作動の期間に、それぞれ前記
第１及び第２のレジスタを既存のものの代わりとして前
記再帰型積算器に接続するよう作動することを特徴とす
る請求項３乃至５のいずれかに記載の自動利得制御回
路。6. The AGC switching means operable to connect the first and second registers to the recursive integrator instead of existing ones during a search channel operation and a nominal channel operation, respectively. 6. The automatic gain control circuit according to claim 3, wherein 【請求項７】 信号及び捕捉を検出し、信号捕捉の検出
時に、前記乗算手段に選択的な作動をさせる捕捉論理回
路を更に備えたことを特徴とする請求項１乃至６のいず
れかに記載の自動利得制御回路。7. The apparatus according to claim 1, further comprising an acquisition logic circuit for detecting a signal and an acquisition, and for selectively operating said multiplying means when the signal acquisition is detected. Automatic gain control circuit. 【請求項８】 前記捕捉論理回路は、所定の期間におい
て前記判別信号誤差がプログラム可能なヒステリシス値
より小さい時を検出する判別手段を有することを特徴と
する請求項７に記載の自動利得制御回路。8. The automatic gain control circuit according to claim 7, wherein said acquisition logic circuit includes a discriminating means for detecting when said discrimination signal error is smaller than a programmable hysteresis value during a predetermined period. . 【請求項９】 前記判別手段は、前記受信したベースバ
ンド信号の平均振幅の対数と予め設定した値との差から
前記判別信号誤差を求めることを特徴とする請求項８に
記載の自動利得制回路。9. The automatic gain control according to claim 8, wherein said discriminating means calculates the discrimination signal error from a difference between a logarithm of an average amplitude of the received baseband signal and a preset value. circuit. 【請求項１０】 直接シーケンス拡散スペクトラム受信
器の利得を自動的に制御する方法であって、 （ａ）受信した同相・直交ベースバンド信号から判別信
号誤差を生成するステップと、 （ｂ）前記判別信号誤差に、信号捕捉期間の第１のルー
プ利得定数と信号追跡期間の第２の異なるループ利得定
数とを乗じるステップと、 （ｃ）前記乗算された判別信号誤差から積算ＡＧＣ値を
得るために再帰型積算器を使用するステップとを含むこ
とを特徴とする方法。10. A method for automatically controlling the gain of a direct sequence spread spectrum receiver, comprising: (a) generating a discrimination signal error from a received in-phase / quadrature baseband signal; and (b) the discrimination. Multiplying the signal error by a first loop gain constant during a signal acquisition period and a second different loop gain constant during a signal tracking period; and (c) obtaining an integrated AGC value from the multiplied discrimination signal error. Using a recursive integrator. 【請求項１１】 （ｄ）一定のループ利得を選択的に保
持するステップを更に含むことを特徴とする請求項１０
に記載の方法。11. The method of claim 10 further comprising the step of: (d) selectively maintaining a constant loop gain.
The method described in. 【請求項１２】 前記ステップ（ｃ）は、 検索チャンネル作動期間に使用する第１のＡＧＣ値を第
１のレジスタに記憶するステップと、 公称チャンネル作動期間に使用する第２の異なるＡＧＣ
値を第２のレジスタに記憶するステップと、 検索チャンネル作動及び公称チャンネル作動の開始時
に、それぞれ最新の前記第１及び第２のＡＧＣ値を既存
のものの代わりとして前記再帰型積算器に取り込むステ
ップとを含むことを特徴とする請求項１０又は１１のい
ずれかに記載の方法。12. The method of claim 11, wherein the step (c) comprises: storing a first AGC value for use during a search channel operation in a first register; and a second different AGC value for use during a nominal channel operation.
Storing the values in a second register; and loading the latest first and second AGC values, respectively, into the recursive integrator as replacements for existing ones at the beginning of a search channel operation and a nominal channel operation. The method according to claim 10, wherein the method comprises: 【請求項１３】 前記最新の第１のＡＧＣ値は、公称チ
ャンネル作動の開始時に、前記第１のレジスタに保存さ
れることを特徴とする請求項１２に記載の方法。13. The method of claim 12, wherein the latest first AGC value is stored in the first register at the start of nominal channel operation. 【請求項１４】 前記第２のＡＧＣ値は、検索チャンネ
ル作動の開始時に、前記第２のレジスタに保存されるこ
とを特徴とする請求項１３に記載の方法。14. The method of claim 13, wherein the second AGC value is stored in the second register at the start of a search channel operation. 【請求項１５】 前記第１及び第２のレジスタは、検索
チャンネル作動及び公称チャンネル作動の期間に既存の
ものの代わりとして前記再帰型積算器に接続されること
を特徴とする請求項１２乃至１４のいずれかに記載の方
法。15. The recursive integrator of claim 12, wherein said first and second registers are connected to said recursive integrator instead of an existing one during a search channel operation and a nominal channel operation. The method according to any of the above. 【請求項１６】 信号捕捉を検出するステップと、 信号捕捉検出時に、前記判別信号誤差に前記第１のルー
プ利得定数を選択的に乗じるステップを更に含むことを
特徴とする請求項１０乃至１５のいずれかに記載の方
法。16. The method of claim 10, further comprising the steps of: detecting signal acquisition; and selectively multiplying said discriminant signal error by said first loop gain constant upon detection of signal acquisition. The method according to any of the above. 【請求項１７】 所定期間において前記判別信号誤差が
プログラム可能なヒステリシス値より小さい時を検出す
るステップを更に含むことを特徴とする請求項１６に記
載の方法。17. The method of claim 16, further comprising detecting when said discriminant signal error is less than a programmable hysteresis value for a predetermined period of time. 【請求項１８】 前記受信したベースバンド信号の平均
振幅の対数と予め設定した値との差から前記判別信号誤
差を求めるステップを更に含むことを特徴とする請求項
１７に記載の方法。18. The method according to claim 17, further comprising the step of determining the discrimination signal error from a difference between a logarithm of an average amplitude of the received baseband signal and a preset value. 【請求項１９】 添付図面を参照して本明細書に記載さ
れたような自動利得制御回路。19. An automatic gain control circuit as described herein with reference to the accompanying drawings. 【請求項２０】 本明細書に記載されたような各ステッ
プを含む、直接シーケンス拡散スペクトラム受信器の利
得を自動的に制御する方法。20. A method for automatically controlling the gain of a direct sequence spread spectrum receiver, comprising the steps as described herein.
JP2001334034A 2000-11-01 2001-10-31 Automatic gain control circuit and method for direct sequence spread spectrum receiver Expired - Fee Related JP3767456B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AU1177/00 2000-11-01
AUPR1177A AUPR117700A0 (en) 2000-11-01 2000-11-01 Automatic gain control circuit for direct sequence spread spectrum receiver

Publications (2)

Publication Number Publication Date
JP2002204185A true JP2002204185A (en) 2002-07-19
JP3767456B2 JP3767456B2 (en) 2006-04-19

Family

ID=3825220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001334034A Expired - Fee Related JP3767456B2 (en) 2000-11-01 2001-10-31 Automatic gain control circuit and method for direct sequence spread spectrum receiver

Country Status (3)

Country Link
JP (1) JP3767456B2 (en)
CN (1) CN1219359C (en)
AU (1) AUPR117700A0 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005534252A (en) * 2002-07-26 2005-11-10 トムソン ライセンシング Multistage automatic gain control for spread spectrum receivers.
JP2012034367A (en) * 2010-07-30 2012-02-16 Fujitsu Ltd Wireless communication terminal and automatic gain control method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102348274B (en) * 2010-07-30 2014-07-23 富士通株式会社 Wireless communication terminal
CN104144307B (en) * 2013-05-10 2018-02-27 硅实验室股份有限公司 Receiver with automatic growth control freeze capacity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005534252A (en) * 2002-07-26 2005-11-10 トムソン ライセンシング Multistage automatic gain control for spread spectrum receivers.
JP2012034367A (en) * 2010-07-30 2012-02-16 Fujitsu Ltd Wireless communication terminal and automatic gain control method

Also Published As

Publication number Publication date
AUPR117700A0 (en) 2000-11-23
JP3767456B2 (en) 2006-04-19
CN1219359C (en) 2005-09-14
CN1381957A (en) 2002-11-27

Similar Documents

Publication Publication Date Title
US6993291B2 (en) Method and apparatus for continuously controlling the dynamic range from an analog-to-digital converter
US5301364A (en) Method and apparatus for digital automatic gain control in a receiver
EP1116337B1 (en) Interference-based receiver linearity control
JP2636236B2 (en) Switching channels during a call
US8103301B2 (en) Dynamic noise floors in a wireless device
US8615213B2 (en) Reducing power consumption of a filter
US20190364504A1 (en) Power-save system for detection of Bluetooth Long Range Packets
MXPA04009065A (en) Method and apparatus for indicating the presence of a wireless local area network by detecting energy fluctuations.
US6392479B2 (en) Automatic gain controller and automatic gain control method, and radio communications apparatus equipped with automatic gain control function
JPH0342925A (en) Receiver for mobile telephone
JP3715606B2 (en) Wireless communication apparatus and control method thereof
US6985514B2 (en) Automatic gain control circuit and method for direct sequence spread spectrum receiver
US6853837B1 (en) CDMA receiver and DCMA demodulator with AGC circuit
CA2062776C (en) Digital automatic gain control
JP3204224B2 (en) Receiver with DC offset cancellation and carrier detection threshold measurement functions and control method thereof
AU778590B2 (en) Communication set radio communication system and automatic gain control method for radio communication set
US6741665B2 (en) Method and apparatus providing an amplitude independent automatic frequency control circuit
JP2002204185A (en) Automatic gain control circuit of direct sequence diffusion spectrum receiver and method therefor
KR20090086537A (en) Methods and apparatus for power measurement in a communication system
JPH09307380A (en) Radio communication equipment with agc function
WO2003092178A1 (en) Dynamic noise floors in a wireless device
US7339977B2 (en) Signal strength assisted searcher and acquisition
JP2003124909A (en) Automatic gain-controlling apparatus and method therefor
KR20010026355A (en) Apparatus and method for sampling received signal for power control in mobile telecommunication system
JPH10233815A (en) Gain controller

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees