JP2002202752A - Ac-type pdp device having small number of wires between signal processing board and panel - Google Patents
Ac-type pdp device having small number of wires between signal processing board and panelInfo
- Publication number
- JP2002202752A JP2002202752A JP2000399719A JP2000399719A JP2002202752A JP 2002202752 A JP2002202752 A JP 2002202752A JP 2000399719 A JP2000399719 A JP 2000399719A JP 2000399719 A JP2000399719 A JP 2000399719A JP 2002202752 A JP2002202752 A JP 2002202752A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- panel
- chip
- data
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】画像信号処理回路、走査信号
回路、高圧ＦＥＴ電源切替回路の電子部品数を削減し、
さらにそれらの電子部品を搭載した基板とＡＣ型ＰＤＰ
ガラスパネル間の接続配線数の少ない信頼性のあるＡＣ
型ＰＤＰ装置に関する。BACKGROUND OF THE INVENTION The number of electronic components of an image signal processing circuit, a scanning signal circuit, and a high-voltage FET power supply switching circuit is reduced.
In addition, a board on which these electronic components are mounted and an AC type PDP
Reliable AC with few connection wires between glass panels
Type PDP device.
【０００２】[0002]
【従来の技術】従来のＡＣ型ＰＤＰ装置５０のガラスパ
ネル部４０の標準的な構成について図８、図９により説
明する。図８（ｃ）は画面表示パネルの２枚のガラスの
前面ガラス基板１と背面ガラス基板８とを開いた状態を
示したもので、図８（ａ）（ｂ）に示すように前面ガラ
ス基板１と背面ガラス基板８とは互いに平行に且つ対向
して設置される。前面ガラス基板１の下側には画面の水
平方向に延び、それぞれＩＴＯ膜などの透明電極２及び
母線となる金属電極３からなる第１複合電極４（第１の
電極）と、その隣に配設されたそれぞれ透明電極２′及
び母線となる金属電極３′からなる第２複合電極４′
（第２の電極）とを１対の表示電極セルとして所定の第
１ピッチで複数個配設し、これらを覆う様にして透明な
誘電体５が形成され、その上に薄い保護膜７が形成され
ている。尚、表示電極セルと隣接するセルの間にはブラ
ックストライプ領域１３がある。2. Description of the Related Art A standard configuration of a glass panel section 40 of a conventional AC type PDP device 50 will be described with reference to FIGS. FIG. 8C shows a state in which the front glass substrate 1 and the rear glass substrate 8 of the two glasses of the screen display panel are opened, and as shown in FIGS. 1 and the back glass substrate 8 are installed in parallel and opposed to each other. Below the front glass substrate 1, a first composite electrode 4 (first electrode) extending in the horizontal direction of the screen and including a transparent electrode 2 such as an ITO film and a metal electrode 3 serving as a bus bar is disposed next to the first composite electrode 4. A second composite electrode 4 'comprising a transparent electrode 2' and a metal electrode 3 'serving as a bus bar.
(A second electrode) are disposed at a predetermined first pitch as a pair of display electrode cells, a transparent dielectric 5 is formed so as to cover them, and a thin protective film 7 is formed thereon. Is formed. Note that there is a black stripe region 13 between the display electrode cell and an adjacent cell.
【０００３】なお、金属電極３，３′はそれぞれ透明電
極４，４′の一端に図８（ａ）（ｃ）に示すように、ブ
ラックストライブ領域１３側に形成されている。一方、
背面ガラス基板８の上には画面の垂直方向に延びた複数
の背面隔壁１１を所定の第２ピッチで設け、それら背面
隔壁１１のそれぞれの中間部にそって背面電極９（第３
の電極）を配設する。ここで、前面ガラス基板１と背面
ガラス基板８は、前記第１、第２複合電極４，４′とア
ドレッシングを行う背面電極９とを互いに直交するよう
配置されており、背面電極９を覆うよう白色誘電体１０
が配置され、背面隔壁１１の側面と底面にある白色誘電
体１０を覆うようにして蛍光体１２が形成されている。
第１、第２複合電極４，４′と背面電極９との間には放
電ガス空間を介して、それらの電極群が対向して配置さ
れ、前記第１電極４（第１の電極）及び背面電極９（第
３の電極）によって発光すべきセルのみ帯電させるアド
レッシングを行うと共に前記第１複合電極４（第１の電
極）及び第２複合電極４′（第２の電極）によって、そ
の面放電発光を維持する３電極面放電構造である。The metal electrodes 3, 3 'are formed at one end of the transparent electrodes 4, 4', respectively, on the side of the black stripe region 13 as shown in FIGS. 8 (a) and 8 (c). on the other hand,
A plurality of rear barrier ribs 11 extending in the vertical direction of the screen are provided on the rear glass substrate 8 at a predetermined second pitch, and the rear electrode 9 (third electrode) is provided along each intermediate portion of the rear barrier ribs 11.
Electrodes). Here, the front glass substrate 1 and the rear glass substrate 8 are arranged so that the first and second composite electrodes 4 and 4 ′ and the back electrode 9 for addressing are orthogonal to each other, and cover the back electrode 9. White dielectric 10
Are arranged, and a phosphor 12 is formed so as to cover the white dielectric 10 on the side and bottom surfaces of the rear partition 11.
The first and second composite electrodes 4, 4 'and the back electrode 9 are arranged with their electrode groups facing each other via a discharge gas space, and the first electrode 4 (first electrode) and the The back electrode 9 (third electrode) performs addressing for charging only cells to emit light, and the first composite electrode 4 (first electrode) and the second composite electrode 4 ′ (second electrode) form a surface. This is a three-electrode surface discharge structure that maintains discharge light emission.
【０００４】また、図９は図８の従来のＡＣ型ＰＤＰに
おいて、前面板を取り除いた平面図であり、前記第１及
び第２の電極の位置を２点鎖線で示してある。なお、
Ａ，Ｂ，Ｃは表示セルが放電した状態を示す。FIG. 9 is a plan view of the conventional AC PDP shown in FIG. 8 from which a front plate is removed, and the positions of the first and second electrodes are indicated by two-dot chain lines. In addition,
A, B, and C show the state where the display cell was discharged.
【０００５】このようなＡＣ型ＰＤＰは例えば、特開平
６−２６７４２１号公報、特開平１１−６５５１５号公
報などに公開されている。[0005] Such an AC type PDP is disclosed in, for example, JP-A-6-267421 and JP-A-11-65515.
【０００６】以上のようなＡＣ型ＰＤＰパネル部４０と
それを駆動させる基板部からなる従来のＡＣ型ＰＤＰ装
置５０において、その外部基板に搭載されている回路構
成は、大きく分けて電源部、信号処理部及び高耐圧駆回
路部などに大別できる。電源には主として、スイッチン
グレギュレータが用いられる例が多い。電圧変換効率や
回路に用いる電解コンデンサの寿命などに問題もあるが
技術的には確立している。[0006] In the conventional AC PDP device 50 including the AC PDP panel section 40 and the board section for driving the same, the circuit configuration mounted on the external board is roughly divided into a power supply section and a signal section. It can be broadly divided into a processing section and a high-voltage driving circuit section. In many cases, a switching regulator is mainly used as a power supply. Although there are problems with the voltage conversion efficiency and the life of the electrolytic capacitor used in the circuit, it is technically established.
【０００７】ここで、問題となるのは、信号処理基板回
路部では多くの電子部品が使用されているため、ＡＣ型
ＰＤＰ装置５０の重量を軽減する妨げとなっている点で
ある。図６及び図７に従来の代表的なＡＣ型ＰＤＰ装置
５０を示す。図６は展開した外観図であり、図７はガラ
スパネル部の構造図と基板の作動を示すブロック図であ
る。図６より分るようにパネルを駆動するためのドライ
バＩＣ２７，２８、ハイブリッド ＩＣ２２、Ｇ／Ａ３
１，３４，３５，３６，３７、ＦＥＴ２４、メモリ３３
など多くの電子部品があり、また、それらは信号処理基
板２０、走査アドレス信号基板１９、放電維持信号基板
１８、データ駆動ＩＣ基板１７などに搭載されている。
図７で、その構成を説明する。４０は図８に示した従来
のＡＣ型ＰＤＰのガラスパネル部であり、前面ガラス基
板１の左側に第１の電極群４の配線回路があり、基板１
９上にある走査アドレス駆動回路群２８にフレキシブル
ケーブル１６を介して接続する。外部信号によるタイミ
ングコントローラＧ／Ａ３５とマイクロプロセッサ３８
により制御された順序コントローラＧ／Ａ３７により走
査信号駆動ＩＣ２８は制御される。The problem here is that many electronic components are used in the signal processing circuit board, which hinders the weight reduction of the AC type PDP device 50. 6 and 7 show a conventional representative AC-type PDP device 50. FIG. FIG. 6 is a developed external view, and FIG. 7 is a block diagram showing the structure of the glass panel portion and the operation of the substrate. As can be seen from FIG. 6, driver ICs 27 and 28 for driving the panel, hybrid IC 22, G / A3
1, 34, 35, 36, 37, FET 24, memory 33
There are many other electronic components, and they are mounted on a signal processing board 20, a scan address signal board 19, a discharge sustaining signal board 18, a data drive IC board 17, and the like.
The configuration will be described with reference to FIG. Reference numeral 40 denotes a glass panel portion of the conventional AC type PDP shown in FIG. 8, in which a wiring circuit of the first electrode group 4 is provided on the left side of the front glass substrate 1.
9 via a flexible cable 16. Timing controller G / A 35 by external signal and microprocessor 38
The scanning signal driving IC 28 is controlled by the sequence controller G / A 37 controlled by the above.
【０００８】また、前面ガラス基板１の右側に第２の電
極群４′の配線回路があり、放電維持信号基板１８上に
ある高圧ＦＥＴ電源切替回路２９の出力線と第２の電極
群４′をフレキシブルケーブル１６を介して接続する。On the right side of the front glass substrate 1, there is a wiring circuit for the second electrode group 4 ', and the output line of the high-voltage FET power supply switching circuit 29 on the sustaining signal substrate 18 and the second electrode group 4' Are connected via a flexible cable 16.
【０００９】対向する背面ガラス基板８の上端に第３の
電極群９の配線回路があり、この実施例では１０枚のデ
ータ駆動ＩＣ基板１７上のデータ駆動ＩＣ２７にフレキ
シブルケーブル１６を介して接続する場合を示したが、
さらに高精細化に向けて増加する方向にある。A wiring circuit for a third electrode group 9 is provided at the upper end of the opposing rear glass substrate 8. In this embodiment, the wiring circuit is connected to data driving ICs 27 on ten data driving IC substrates 17 via a flexible cable 16. I showed the case,
There is a tendency to increase toward higher definition.
【００１０】一方、信号処理基板２０は、入力コネクタ
ー２１からデジタルＲＧＢ信号（各色ｎ階調ビット）が
入力され、入力コントローラＧ／Ａ３１に入る。ＦＩＦ
Ｏメモリ３２を介して、データ変換回路Ｇ／Ａ３４で汎
用メモリ群３３に一行分のデータ信号が順次階調別に分
配される。次にデータ変換回路Ｇ／Ａ３４で毎行の各表
示セルに対応するデータを汎用メモリ３３から順次呼び
出して、その出力をフレキシブルケーブル１６を介して
前記データ駆動ＩＣ２７へ出力する。従って、これらの
間を多くのフレキシブルケーブル１６で接続することに
なり、さらに図７の破線３９に示したようにＰＤＰガラ
スパネル部４０と基板１７，１８，１９間の配線数は約
５４００本以上となり高精細化に向けてますます、信頼
性が問題となる。また、多くの電子部品の使用により、
そのパッケージ費や部品を基板に組込む実装費、及び前
述した重量と、その面積も問題となる。On the other hand, the signal processing board 20 receives digital RGB signals (n gradation bits for each color) from the input connector 21 and enters the input controller G / A 31. FIF
Through the O memory 32, the data signals for one row are sequentially distributed to the general-purpose memory group 33 by the data conversion circuit G / A 34 for each gradation. Next, the data corresponding to each display cell of each row is sequentially called from the general-purpose memory 33 by the data conversion circuit G / A 34, and the output is output to the data drive IC 27 via the flexible cable 16. Accordingly, these are connected by many flexible cables 16, and the number of wires between the PDP glass panel section 40 and the substrates 17, 18, 19 is about 5400 or more as shown by the broken line 39 in FIG. In order to achieve higher definition, reliability is an issue. Also, by using many electronic components,
The package cost, the mounting cost for assembling the components on the board, the weight described above, and the area thereof also become problems.
【００１１】さらに、ＰＤＰガラスパネル部４０につい
ても、列方向の隣接表示電極セルへの誤放電が起りやす
い問題もあり、また、前面ガラス基板と背面ガラス基板
を位置合せする場合、その位置合せを行うのに画像処理
などの高価な装置を用いて、それらの前面及び背面ガラ
ス基板に記した目印を合せる必要がある。Further, the PDP glass panel section 40 also has a problem that erroneous discharge is likely to occur to the adjacent display electrode cells in the column direction, and when the front glass substrate and the rear glass substrate are aligned, the alignment must be performed. It is necessary to use expensive equipment such as image processing to perform the operation, and to match the marks on the front and rear glass substrates.
【００１２】[0012]
【発明が解決しようとする課題】本発明は前述した点に
鑑みてなされたものであり、その目的とするところは、
前記ＰＤＰガラスパネル部は、その前面ガラス基板の第
１及び第２電極の金属電極上側に背面隔壁の第２ピッチ
に合せる突出壁を設け、その前面ガラス基板と背面ガラ
ス基板を組合せたときその突出壁が背面隔壁の間に入
り、隣接表示電極セルに対して隔壁となるようにし、誤
放電を防止すると共に、前面ガラス基板と背面ガラス基
板が容易に簡素な装置で組立てられる構成として、その
ＰＤＰガラスパネル部を駆動する構成は、回路のシステ
ム設計上専用のドライバＩＣやメモリを使用し、大幅な
電子部品数の削減と、駆動回路とＰＤＰガラスパネル側
に配置することにより、基板とガラスパネルを接続する
配線数を少なくしたことにより軽量薄型で、信頼性のあ
る回路構成とするＡＣ型ＰＤＰ装置を提供するものであ
る。DISCLOSURE OF THE INVENTION The present invention has been made in view of the above points, and has as its object the following:
The PDP glass panel portion has a protruding wall that is arranged on the upper side of the first and second electrodes of the front glass substrate so as to match the second pitch of the rear partition wall. When the front glass substrate and the rear glass substrate are combined, the protruding wall is formed. The PDP has a structure in which a wall is inserted between the rear partition walls and serves as a partition wall for an adjacent display electrode cell to prevent erroneous discharge, and the front glass substrate and the rear glass substrate can be easily assembled with a simple device. The configuration for driving the glass panel uses a dedicated driver IC and memory for the circuit system design, greatly reducing the number of electronic components, and arranging it on the drive circuit and PDP glass panel side. The present invention is to provide an AC-type PDP device having a light and thin and reliable circuit configuration by reducing the number of wirings for connecting the PDP.
【００１３】[0013]
【課題を解決するための手段】前記課題を解決するた
め、本発明の信号処理基板とパネル間配線数の少ないＡ
Ｃ型ＰＤＰ装置は、画像信号処理回路、走査信号回路及
び高圧パルス生成回路を少なくとも搭載した基板部と、
ＡＣ型ＰＤＰ３電極放電構造を形成する前面板及び背面
板とを少なくとも備えたガラスパネル部とからなるＡＣ
型ＰＤＰ装置であって、前記ガラスパネル部前面板は、
その内面の行方向へ延び、複数の透明電極が所定の透明
電極ピッチで所定の間隔長を置いて配置し、それぞれの
透明電極の中心上には母線となる金属電極を配設した複
合電極群と、その複合電極群を積層した前面板面上に形
成した誘電体及びその保護膜と、前記複合電極群を１つ
置きに交互に配置された第１の電極群と第２の電極群に
分け、その内面の垂直方向の第１の辺外縁部領域内に形
成され、前記第１の電極群の端部にそれぞれ接続する配
線回路群と、それらの配線回路を介して、前記第１の電
極群を駆動するため、その第１の辺外縁部に搭載された
複数の走査駆動ＩＣチップと、前記基板から走査信号を
入力して前記走査駆動ＩＣチップへ出力するための走査
受信ＩＣチップと、それらＩＣチップを直列に接続する
ための配線回路と、前記第１の辺に対向する第２の辺外
縁部領域に形成され、前記第２の電極群の端部に接続す
る配線回路とを備え、前記ガラスパネル部背面板は、そ
の内面の列方向へ延びた複数の背面隔壁を所定の背面隔
壁ピッチで配置し、それらの中間部にそって形成したア
ドレッシング用の第３の電極群と、その内面の水平方向
の１辺外縁部領域内に形成され、前記第３の電極群の端
部にそれぞれ接続する配線回路群と、それらの配線回路
を介して前記第３の電極群を駆動するため、その水平方
向外縁部に搭載された複数の多ビットシフトレジスタ機
能付データ駆動ＩＣチップと、パネル表示セル行方向配
列順に合せて並び替えられた画像信号を入力し、前記デ
ータ駆動ＩＣチップのシフトレジスタ部へ出力するデー
タ受信ＩＣチップと、それらＩＣチップを直列に接続す
るための配線回路とを備え、前記基板は、ｎ階調のデジ
タルＲＧＢ画像信号を入力し、１フィールドを表示する
デジタル画像信号をパネル各表示セルに対応するｎ個の
サブフィールドに分割する階調表示に並び替え、さら
に、そのサブフィールドデータをパネル表示セル行方向
配列順に合せて並び替え出力するＰＤＰ専用メモリと、
そのＰＤＰ専用メモリの並び替え画像データを入力し、
ケーブルを介して前記データ受信ＩＣチップ及び走査受
信ＩＣチップに出力するデータ送信ＩＣと、前記各駆動
回路を介して、第１及び第３電極間、第１及び第２電極
間にそれぞれ所定のタイミング及び所定時間高圧パルス
を印加するための高圧ＦＥＴ電源切替回路と、それらを
制御するシステム制御ゲートアレーとを備え、前記受信
ＩＣチップから直列接続の前記データ駆動ＩＣチップ
へ、その各多ビットシフトレジスタ機能により１行毎に
データが全部送られてからラッチし、前記第３の電極群
へ出力し、その第３の電極と第１の電極とでアドレッシ
ングを行い帯電させ、該第１の電極の両隣接の第２の電
極と前記第１の電極間で両放電を維持することを特徴と
する。In order to solve the above-mentioned problem, the signal processing board of the present invention and A having a small number of wires between panels are used.
A C-type PDP device includes a substrate unit on which at least an image signal processing circuit, a scanning signal circuit, and a high-voltage pulse generating circuit are mounted;
An AC-type PDP comprising a glass panel having at least a front plate and a back plate forming a three-electrode discharge structure.
A PDP device, wherein the glass panel front plate comprises:
A composite electrode group extending in the row direction of the inner surface, a plurality of transparent electrodes arranged at a predetermined transparent electrode pitch at a predetermined interval length, and a metal electrode serving as a bus is disposed on the center of each transparent electrode. And a dielectric and a protective film formed on the front plate surface on which the composite electrode group is laminated, and a first electrode group and a second electrode group alternately arranged every other composite electrode group. A wiring circuit group formed in a first side outer edge region in a vertical direction of an inner surface thereof and connected to an end of the first electrode group, and the first circuit through the wiring circuits. A plurality of scan driving IC chips mounted on the outer edge of the first side for driving the electrode group, and a scan receiving IC chip for inputting a scan signal from the substrate and outputting the scan signal to the scan drive IC chip; , A wiring circuit for connecting the IC chips in series, A wiring circuit formed in a second side outer edge region facing the first side and connected to an end of the second electrode group, wherein the glass panel back plate is arranged in a row direction on an inner surface thereof. A plurality of rear partition walls extending at a predetermined rear partition pitch are arranged, and a third electrode group for addressing formed along an intermediate portion thereof, and a third electrode group formed in an outer peripheral region of one side of the inner surface in the horizontal direction. A wiring circuit group connected to the end of the third electrode group, and a plurality of multi-circuits mounted on the outer edge in the horizontal direction for driving the third electrode group via the wiring circuits. A data driving IC chip having a bit shift register function, a data receiving IC chip for inputting image signals rearranged according to a panel display cell row direction arrangement order, and outputting to a shift register section of the data driving IC chip; H A wiring circuit for connecting a plurality of sub-pixels in series, wherein the substrate receives an n-gradation digital RGB image signal and converts a digital image signal for displaying one field into n sub-pixels corresponding to each display cell of the panel. A PDP-only memory that rearranges the grayscale display into fields, and rearranges and outputs the subfield data in the panel display cell row direction array order;
Input the rearranged image data in the PDP dedicated memory,
A data transmission IC for outputting to the data reception IC chip and the scan reception IC chip via a cable; and a predetermined timing between the first and third electrodes and between the first and second electrodes via the respective drive circuits. And a high-voltage FET power supply switching circuit for applying a high-voltage pulse for a predetermined time, and a system control gate array for controlling the high-voltage FET power supply switching circuit. The function latches data after all data has been sent for each row, outputs the data to the third electrode group, performs addressing between the third electrode and the first electrode, charges the first electrode, and charges the first electrode. It is characterized in that both discharges are maintained between both adjacent second electrodes and the first electrode.
【００１４】また、前記データ駆動ＩＣチップ、データ
受信ＩＣチップ、走査駆動ＩＣチップ、走査受信ＩＣチ
ップはチップ・オン・グラス（Ｃｈｉｐ ｏｎ Ｇｌａ
ｓｓ）技術でそのリード線と配線回路とを接続すること
を特徴とする。Further, the data driving IC chip, the data receiving IC chip, the scanning driving IC chip, and the scanning receiving IC chip are Chip on Glass.
ss) connecting the lead wire and the wiring circuit by a technique.
【００１５】また、前記データ送信ＩＣは入力した画像
データを圧縮して出力し、前記データ受信ＩＣチップ及
び走査受信ＩＣチップはそれらの圧縮データを入力し、
画像データに復元して出力することを特徴とする。The data transmitting IC compresses and outputs the input image data, and the data receiving IC chip and the scanning receiving IC chip input the compressed data,
The image data is restored and output.
【００１６】また、前記ガラスパネル部前面板の金属電
極の誘電体膜上に少なくとも金属電極幅で前記背面隔壁
間隙の長さ程度の突出壁をその背面隔壁ピッチで配置し
た前面板隔壁群をさらに備え、前記背面板の背面隔壁群
の間に前記前面板の前面板隔壁群が挿入され、前記第１
及び第２の表示電極セルがそれぞれ背面隔壁と前面板隔
壁群とにより四方が囲まれていることを特徴とする。Further, a front panel partition group in which projecting walls at least as long as the metal electrode width and the length of the rear partition gap are arranged at the rear partition pitch on the dielectric film of the metal electrode of the glass panel front panel is further provided. A front plate partition group of the front plate is inserted between the rear partition groups of the rear plate;
And the second display electrode cells are surrounded on all sides by a rear partition and a front panel partition group, respectively.
【００１７】[0017]
【発明の実施の形態】本発明の信号処理基板とガラスパ
ネル間接続配線数の少ないＡＣ型ＰＤＰ装置１００の一
実施例を図１、図２に示す。1 and 2 show an embodiment of an AC type PDP device 100 of the present invention having a small number of connection wires between a signal processing substrate and a glass panel.
【００１８】図１はそのＡＣ型ＰＤＰ装置１００の展開
外観図、図２はＡＣ型ＰＤＰ装置１００のガラスパネル
部の構造図と基板の動作を示すブロック図である。ＡＣ
型ＰＤＰ装置１００はＡＣ型ＰＤＰガラスパネル部８０
と信号処理基板７０からなる。その間はフレキシブルケ
ーブル６６で接続されている。図２では、基板７０とガ
ラスパネル部８０の境界線３９を破線で示してあるが、
この間をフレキシブルケーブル６６ａ，ｂ，ｃ，ｄ，ｅ
で接続されている。FIG. 1 is an exploded external view of the AC PDP device 100, and FIG. 2 is a structural diagram of a glass panel portion of the AC PDP device 100 and a block diagram showing the operation of the substrate. AC
Type PDP device 100 is an AC type PDP glass panel unit 80
And a signal processing board 70. The space between them is connected by a flexible cable 66. In FIG. 2, the boundary line 39 between the substrate 70 and the glass panel section 80 is indicated by a broken line,
During this time, flexible cables 66a, b, c, d, e
Connected.
【００１９】ガラスパネル部８０は前面ガラス基板６１
と背面ガラス基板６８とからなる。The glass panel section 80 includes a front glass substrate 61.
And a rear glass substrate 68.
【００２０】図３、図４、図５に本発明のそのガラスパ
ネル部８０の構造を示す。図３は前面ガラス基板６１と
背面ガラス基板６８が開いた状態を示す。ただし、この
実施例では前面ガラス基板６１には後述する前面板隔壁
群がある場合を示してあるが、この前面板隔壁群をなく
した場合でもよい。図４（ａ）は背面隔壁１１に平行な
面の断面図、図４（ｂ）はその隔壁１１に垂直な面の断
面図、図５は前面ガラス基板６１を取り除いた平面図で
あり、第１の電極、第２の電極の位置を２点鎖線で示し
てある。FIGS. 3, 4 and 5 show the structure of the glass panel section 80 of the present invention. FIG. 3 shows a state where the front glass substrate 61 and the rear glass substrate 68 are open. In this embodiment, the front glass substrate 61 has a front plate partition group, which will be described later. However, the front glass partition group may be omitted. 4A is a cross-sectional view of a plane parallel to the rear partition 11, FIG. 4B is a cross-sectional view of a plane perpendicular to the partition 11, and FIG. 5 is a plan view with the front glass substrate 61 removed. The positions of the first electrode and the second electrode are indicated by two-dot chain lines.
【００２１】図３〜５において、図８と同一符号は同じ
機能であり、説明を省略する。In FIGS. 3 to 5, the same reference numerals as those in FIG. 8 denote the same functions, and a description thereof will be omitted.
【００２２】ここで、前面ガラス基板６１における透明
電極２，２′、金属電極３，３′からなる複合電極４，
４′は従来の図８の前面板とその構造が大きく異なる。
すなわち、金属電極３，３′はそれぞれの透明電極２，
２′の中心に位置していることである。図８では、さら
に、前面板隔壁群６がある。なお、背面ガラス基板６８
の背面電極９（第３の電極）は図８と同様である。以下
に本発明の前面ガラス基板６１の構造を述べる。Here, a composite electrode 4 composed of transparent electrodes 2 and 2 'and metal electrodes 3 and 3' on the front glass substrate 61.
4 'is significantly different from the conventional front plate shown in FIG.
That is, the metal electrodes 3, 3 'are respectively
2 ′. In FIG. 8, there is further a front plate partition group 6. The back glass substrate 68
The back electrode 9 (third electrode) is the same as that in FIG. Hereinafter, the structure of the front glass substrate 61 of the present invention will be described.
【００２３】前面ガラス基板６１の内側表面に行方向
（画面の水平方向）へ延びる同一幅の複数の透明電極が
所定の透明電極ピッチで所定の間隙長を置いて配置形成
する。例えば前面ガラス基板６１の表面にスパッタ法或
は蒸着法によりＩＴＯ膜を堆積し、その膜をホトリソグ
ラフィー技術を図示してあるようにパターニングする既
知の技術で透明電極群を形成する。A plurality of transparent electrodes having the same width and extending in the row direction (horizontal direction of the screen) are formed on the inner surface of the front glass substrate 61 at a predetermined transparent electrode pitch and at a predetermined gap length. For example, an ITO film is deposited on the surface of the front glass substrate 61 by a sputtering method or a vapor deposition method, and a transparent electrode group is formed by a known technique of patterning the film as shown in the photolithography technique.
【００２４】それら透明電極の中心には母線となる金属
電極が形成され１つの複合電極となる。これらの金属電
極は印刷法などにより金属層を積層し、ホトリソグラフ
ィー技術を用いる既知技術で形成する。A metal electrode serving as a bus is formed at the center of these transparent electrodes to form one composite electrode. These metal electrodes are formed by laminating metal layers by a printing method or the like and using a known technique using photolithography.
【００２５】これらの複合電極４，４′を覆うようにし
て透明な誘電体５が形成し、その上、薄い保護膜７が形
成する。A transparent dielectric 5 is formed so as to cover these composite electrodes 4 and 4 ', and a thin protective film 7 is formed thereon.
【００２６】ここで、さらに金属電極３，３′の上側に
誘電体５を挟んで突出壁を形成させる。この突出壁の幅
は金属電極３，３′の幅にほぼ等しいか又はその幅より
大きくともよい。突出壁の行方向（画面の水平方向）の
長さは、背面隔壁１１の間隙の長さ程度に形成し、背面
隔壁ピッチで配置した前面板隔壁群６とする。この前面
板隔壁群６はホトマスクを用いたスクリーン印刷或はＰ
ＤＰ製造によく使われるサンドブラスト法などの既知の
技術で形成することができる。Here, a protruding wall is formed above the metal electrodes 3, 3 'with the dielectric 5 interposed therebetween. The width of this protruding wall may be substantially equal to or greater than the width of the metal electrodes 3, 3 '. The length of the protruding wall in the row direction (horizontal direction of the screen) is approximately equal to the length of the gap between the rear partition walls 11, and the front panel partition group 6 is arranged at the rear partition pitch. This front panel partition group 6 is screen printed using a photomask or P
It can be formed by a known technique such as a sand blast method often used for DP production.
【００２７】背面ガラス基板６８の背面隔壁１１の間に
それぞれ前面ガラス基板６１の前面板隔壁群６が挿入さ
れ、背面ガラス基板６８と前面ガラス基板６１の位置合
せが簡素な位置合せ装置で行えると共に、背面板隔壁１
１と前面板隔壁６により表示電極セルが四方を囲むよう
な構成にできるので隣接セルへの誤放電を防止できる。The front panel partitions 6 of the front glass substrate 61 are inserted between the rear partitions 11 of the rear glass substrate 68 so that the positioning of the rear glass substrate 68 and the front glass substrate 61 can be performed by a simple positioning device. , Back plate partition 1
Since the display electrode cells can be formed so as to surround all four sides by the front panel partition 6 and the front plate 1, erroneous discharge to adjacent cells can be prevented.
【００２８】このガラスパネル部８０の動作は以下のよ
うになる。図３、図５に示すように背面電極９（第３の
電極）と第１の電極４とでアドレッシングを行い帯電さ
せ、その第１の電極４に隣接する２つの第２の電極４′
と前記第１の電極４との間で面放電をさせ、図５に示す
ように、Ａ，Ａ，Ｂ，Ｂ，Ｃ，Ｃのようにそれぞれ２つ
の場所で放電し、従来に比べ倍の輝度を得ることができ
る。The operation of the glass panel section 80 is as follows. As shown in FIGS. 3 and 5, the back electrode 9 (third electrode) and the first electrode 4 are charged by performing addressing, and two second electrodes 4 ′ adjacent to the first electrode 4 are charged.
A surface discharge is caused between the first electrode 4 and the first electrode 4 and, as shown in FIG. 5, a discharge is performed at two places as indicated by A, A, B, B, C, and C, respectively. Brightness can be obtained.
【００２９】前面ガラス基板６１は、その前面ガラス基
板内面の垂直方向の第１の辺外縁部領域に行方向に延び
る第１の電極群４の端部にそれぞれ接続する配線回路群
をガラス内面の外縁部に沿って形成し、その配線回路群
を介して第１の電極群４を駆動するため、ガラスパネル
上に複数の走査駆動ＩＣチップ６１ｂを配設する。さら
に、基板７０から走査信号を入力して、走査駆動ＩＣチ
ップ６１ｂへ出力する走査受信ＩＣチップを配設し、そ
れらＩＣチップを直列に接続する配線回路群とを形成す
る。The front glass substrate 61 has a wiring circuit group connected to an end of the first electrode group 4 extending in the row direction in a first side outer edge region in the vertical direction of the inner surface of the front glass substrate. A plurality of scan driving IC chips 61b are formed on the glass panel to be formed along the outer edge and to drive the first electrode group 4 via the wiring circuit group. Further, a scanning reception IC chip for inputting a scanning signal from the substrate 70 and outputting the scanning signal to the scanning driving IC chip 61b is provided, and a wiring circuit group for connecting the IC chips in series is formed.
【００３０】また、前面ガラス基板６１は、その前面板
内面の前記第１の辺外縁部に対向する他の第２の辺外縁
部領域に行方向に延びる第２の電極群４′の端部を接続
する配線回路を形成してある。Further, the front glass substrate 61 has an end portion of a second electrode group 4 'extending in the row direction to another second side outer edge region facing the first side outer edge portion on the inner surface of the front plate. Are formed.
【００３１】背面ガラス基板６８は、その背面板内面の
水平方向の１辺外縁部領域に、列方向に延びるアドレス
用第３電極群の端部にそれぞれ接続する配線回路群をガ
ラス内面の外縁部に沿って形成し、その配線回路群を介
して第３の電極群９を駆動するため、ガラスパネル上に
複数のデータ駆動ＩＣチップ６８ｂを配設する。さら
に、基板７０からパネル表示セル行方向配列順に合せて
並び替えられた画像信号を入力し、データ駆動ＩＣチッ
プ６８ｂのシフトレジスタ部へ出力するデータ受信ＩＣ
チップを配設し、それらＩＣチップ６８ａ，６８ｂを直
列に接続する配線回路とを形成する。The rear glass substrate 68 is provided with a wiring circuit group connected to an end of the third addressing electrode group extending in the column direction in a horizontal outer edge region of the inner surface of the rear plate. And a plurality of data drive IC chips 68b are arranged on the glass panel to drive the third electrode group 9 via the wiring circuit group. Further, a data receiving IC for inputting image signals rearranged according to the panel display cell row direction arrangement order from the substrate 70 and outputting to the shift register section of the data driving IC chip 68b.
A chip is provided, and a wiring circuit for connecting the IC chips 68a and 68b in series is formed.
【００３２】一方、信号処理基板７０は、ｎ階調のデジ
タルＲＧＢ画像信号を入力し、１フィールドを表示する
デジタル信号を各表示セルに対応するｎ個のサブフィー
ルドに分割する階調表示に並び替え、さらに、そのサブ
フィールドデータをパネル表示セル行方向配列順に合せ
て並び替えた画像データを出力するＰＤＰ専用メモリ７
１と、そのメモリ７１の出力した画像データを入力し、
ケーブルを介してデータ受信ＩＣチップ６８ａと走査受
信ＩＣチップに出力するデータ送信ＩＣと、各駆動回路
を介して第１及び第３電極間、第１及び第２電極間にそ
れぞれ印加する高圧パルスを所定タイミング、所定時間
出力する高圧ＦＥＴ電源切替回路と、それらを制御する
システム制御ゲートアレーとを搭載する。On the other hand, the signal processing board 70 receives digital RGB image signals of n gradations and arranges them in a gradation display for dividing a digital signal for displaying one field into n subfields corresponding to each display cell. PDP dedicated memory 7 for outputting image data in which the subfield data is rearranged according to the arrangement order of the panel display cells in the row direction.
1 and the image data output from the memory 71,
A data transmission IC that outputs to the data reception IC chip 68a and the scanning reception IC chip via a cable, and a high-voltage pulse applied between the first and third electrodes and between the first and second electrodes via each drive circuit. A high-voltage FET power supply switching circuit that outputs a predetermined timing and a predetermined time, and a system control gate array that controls them are mounted.
【００３３】ガラスパネル部８０と、フレキシブルケー
ブル６６ａ，ｂ，ｃ，ｄ，ｅで信号処理基板７０とを接
続したＡＣ型ＰＤＰ装置１００としての画像信号の流れ
は以下のようになる。The flow of image signals as the AC-type PDP device 100 in which the glass panel section 80 and the signal processing board 70 are connected by the flexible cables 66a, b, c, d, and e is as follows.
【００３４】信号処理基板７０で前述したように生成さ
れたパネル表示セル行方向配列順に合せて並び替えられ
た画像データをデータ送信ＩＣ７３からフレキシブルケ
ーブル６６ａを介してデータ受信ＩＣチップ６８ａへ送
られると共にフレキシブルケーブル６６ｂを介して走査
受信ＩＣチップ６１ａへ送られる。The image data generated by the signal processing board 70 and rearranged in the panel display cell row direction arrangement order as described above is sent from the data transmission IC 73 to the data reception IC chip 68a via the flexible cable 66a. It is sent to the scanning reception IC chip 61a via the flexible cable 66b.
【００３５】データ受信ＩＣチップ６８ａは並び替えら
れた画像データと直列に接続された複数のデータ駆動Ｉ
Ｃチップ６８ｂのそれぞれにある多ビットシフトレジス
タ機能を使って１行毎にデータを送り、１行分全部送ら
れる毎にラッチし、そこで第３の電極群９へ出力する。
それと同時に走査受信ＩＣチップ６１ａに送られた走査
信号は直列に接続された走査駆動ＩＣチップ６１ｂに送
られアドレスすべき第１の電極４を選択する。よって、
第３の電極群９と第１の電極によりアドレッシングを行
い放電すべき表示セルを帯電させ、第２の電極群４′に
前述したように面放電を維持させる。The data receiving IC chip 68a includes a plurality of data driving ICs connected in series with the rearranged image data.
Using the multi-bit shift register function provided in each of the C chips 68b, data is sent row by row and latched every time one row has been sent, and output to the third electrode group 9 there.
At the same time, the scanning signal sent to the scanning reception IC chip 61a is sent to the scanning driving IC chip 61b connected in series and selects the first electrode 4 to be addressed. Therefore,
Addressing is performed by the third electrode group 9 and the first electrode to charge the display cells to be discharged, and the second electrode group 4 'maintains the surface discharge as described above.
【００３６】尚、データ駆動ＩＣチップ６８ｂ、データ
受信ＩＣチップ６８ａ、走査駆動ＩＣチップ６１ｂ、走
査受信ＩＣチップ６１ａは公知のチップ・オン・グラス
（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）技術により、そのリー
ド線をパネルガラスを貫通して配線回路群とを接続し形
成させる。The data drive IC chip 68b, the data reception IC chip 68a, the scan drive IC chip 61b, and the scan reception IC chip 61a are connected to a panel glass by a well-known Chip on Glass technique. To form a connection with the wiring circuit group.
【００３７】以上により、電子部品数を大幅に減少させ
ると共に、基板７０とガラスパネル８０を接続する配線
本数を大幅に減らすことができるが、さらに、データ送
信ＩＣ７３はメモリ７１から入力した画像データを圧縮
し、その圧縮データを出力しデータ受信ＩＣチップ６８
ａ及び走査受信ＩＣチップ６１ａはその圧縮データを入
力して、画像データに復元し、それを出力する公知の圧
縮データ伝送方式を用いることにより、基板７０とガラ
スパネル部８０を接続する配線本数は約３０本程度とす
ることができる。As described above, the number of electronic components can be greatly reduced, and the number of wirings for connecting the substrate 70 and the glass panel 80 can be significantly reduced. It compresses and outputs the compressed data to the data receiving IC chip 68
a and the scanning reception IC chip 61a receive the compressed data, restore the image data to image data, and use a known compressed data transmission method of outputting the image data. Thus, the number of wires connecting the substrate 70 and the glass panel unit 80 is reduced. The number can be about 30.
【００３８】[0038]
【発明の効果】本発明の信号処理基板とパネル間配線数
の少ないＡＣ型ＰＤＰ装置は以下のような効果を奏す
る。 （１）ガラスパネル部は従来に比べて輝度を２倍にする
ことができる。 （２）前面板と背面板を最終的に位置合せする時に前面
板隔壁と背面板隔壁がはまり込むように構成されている
ので、位置決めの際、列方向（画面の水平方向）の位置
が決められるため、行方向（画面の垂直方向）のみを位
置決めすればよいことになり、位置合せに画像処理など
の高価な装置を用いずに容易に行うことができる。 （３）また、各表示電極セルは前面板隔壁と背面板隔壁
とにより四方向から囲む形となって、隣接するセルへの
誤放電を防止できる。 （４）ＡＣ型ＰＤＰガラスパネル部を駆動させる回路シ
ステムに適合させた専用のドライバＩＣや専用のメモリ
を使用することにより、大幅に電子部品数を削減し、ま
た、基板やそれらを接続するケーブル、コネクター類を
削減して軽量・薄型で信頼性ある回路構成とすることが
できる。 （５）ドライバＩＣをガラスパネル基板上に直接設置す
ることによって、基板とガラスパネル間の接続配線数を
大幅に減少させＡＣ型ＰＤＰ装置としての信頼性の向上
と、コンパクト化、小型化及び重量の軽減とを実現する
ことができる。The AC-type PDP device of the present invention having a small number of wires between the signal processing board and the panel has the following effects. (1) The brightness of the glass panel can be doubled as compared with the related art. (2) When the front plate and the rear plate are finally aligned, the front plate partition and the rear plate partition are fitted so that the position in the column direction (horizontal direction of the screen) is determined at the time of positioning. Therefore, only the row direction (vertical direction of the screen) needs to be positioned, and alignment can be easily performed without using an expensive apparatus such as image processing. (3) Further, each display electrode cell is surrounded by the front panel partition and the rear panel partition from four directions, thereby preventing erroneous discharge to adjacent cells. (4) By using a dedicated driver IC and a dedicated memory adapted to the circuit system for driving the AC type PDP glass panel, the number of electronic components is significantly reduced, and the boards and the cables connecting them are connected. By reducing the number of connectors, a lightweight, thin, and reliable circuit configuration can be obtained. (5) By directly installing the driver IC on the glass panel substrate, the number of connection wires between the substrate and the glass panel is greatly reduced, thereby improving the reliability as an AC type PDP device, and reducing the size, size, and weight. Can be reduced.
【図１】本発明のＡＣ型ＰＤＰ装置の展開外観図であ
る。FIG. 1 is a developed external view of an AC type PDP device of the present invention.
【図２】本発明のＡＣ型ＰＤＰ装置のガラスパネル構造
図と信号処理基板の動作を示すブロック図である。FIG. 2 is a block diagram showing the structure of a glass panel of an AC type PDP device of the present invention and the operation of a signal processing substrate.
【図３】本発明のＡＣ型ＰＤＰのパネルを開いた斜視図
である。FIG. 3 is a perspective view of an AC type PDP of the present invention in which a panel is opened.
【図４】（ａ）は図３の背面隔壁に平行な面による断面
図、（ｂ）は図３の背面隔壁に垂直な面による断面図で
ある。4A is a cross-sectional view taken along a plane parallel to the rear partition of FIG. 3, and FIG. 4B is a cross-sectional view taken along a plane perpendicular to the rear partition of FIG.
【図５】本発明のＡＣ型ＰＤＰのパネルの前面板を取り
除いた平面図である。なお、前面板の透明電極、金属電
極の位置を２点鎖線で示す。FIG. 5 is a plan view of the AC type PDP of the present invention in which a front panel of the panel is removed. The positions of the transparent electrode and the metal electrode on the front panel are indicated by two-dot chain lines.
【図６】従来のＡＣ型ＰＤＰ装置の展開外観図である。FIG. 6 is a developed external view of a conventional AC PDP device.
【図７】従来のＡＣ型ＰＤＰ装置のガラスパネル構造図
とその信号処理基板、走査信号用基板等の動作を示すブ
ロック図である。FIG. 7 is a block diagram showing the structure of a glass panel of a conventional AC type PDP device and the operation of a signal processing substrate, a scanning signal substrate and the like.
【図８】（ｃ）は従来の標準的なＡＣ型ＰＤＰのパネル
を開いた斜視図、（ａ）はその背面隔壁に平行な面によ
る断面図、（ｂ）はその隔壁に垂直な面の断面図であ
る。8 (c) is a perspective view of a conventional standard AC type PDP panel opened, FIG. 8 (a) is a cross-sectional view taken along a plane parallel to the rear partition wall, and FIG. It is sectional drawing.
【図９】従来のＡＣ型ＰＤＰのパネルの前面板を取り除
いた平面図である。FIG. 9 is a plan view of a conventional AC type PDP panel with a front plate removed.
１，６１ 前面ガラス基板（ガラスパネル部前面板） ２，２′ 透明電極 ３，３′ 金属電極、母線電極 ４ 透明電極２と金属電極３からなる第１複合電極
（第１の電極） ４′ 透明電極２′と金属電極３′からなる第２複合電
極（第２の電極） ５ 透明誘電体 ６ 前面板隔壁 ７ 保護膜（ＭｇＯ） ８，６８ 背面ガラス基板（ガラスパネル部背面板） ９ 背面電極（第３の電極） １０ 誘電体 １１ 背面隔壁 １２ 蛍光体 １３ ブラックストライプ領域 １６，６６，６６ａ−６６ｅ フレキシブルケーブル １７ データ駆動ＩＣ基板 １８ 放電維持信号基板 １９ 走査アドレス信号基板 ２０，７０ 信号処理基板 ２１ 入力コネクター（デジタルＲＧＢ信号（各色８
ビット）入力部） ２２ ハイブリッド ＩＣ ２４ ＦＥＴ ２７ データ駆動ＩＣ ２８ 走査信号駆動ＩＣ ２９ 高圧ＦＥＴ電源切替回路 ３０ 高圧電源 ３１ 入力コントローラＧ／Ａ ３２ ＦＩＦＯメモリ ３３ 汎用メモリ ３４ データ変換回路Ｇ／Ａ ３５ タイミングコントローラＧ／Ａ ３６ メモリコントローラＧ／Ａ ３７ 順序コントローラＧ／Ａ ３８ マイクロプロセッサ ３９ 基板とガラスパネルの境界線 ４０，８０ ＡＣ型ＰＤＰのガラスパネル部 ５０，１００ ＡＣ型ＰＤＰ装置 ６１ａ 走査受信ＩＣチップ ６１ｂ 走査駆動ＩＣチップ ６８ａ データ受信ＩＣチップ ６８ｂ データ駆動ＩＣチップ ７１ ＰＤＰ専用メモリ ７２ システムコントローラＧ／Ａ ７３ データ送信ＩＣ ７９ 電源入力端子1,61 Front glass substrate (glass panel front plate) 2,2 'Transparent electrode 3,3' Metal electrode, bus electrode 4 First composite electrode (first electrode) 4 'composed of transparent electrode 2 and metal electrode 3 Second composite electrode (second electrode) composed of transparent electrode 2 'and metal electrode 3' 5 Transparent dielectric 6 Front plate partition 7 Protective film (MgO) 8,68 Back glass substrate (glass panel back plate) 9 Back Electrode (third electrode) 10 Dielectric 11 Back partition 12 Phosphor 13 Black stripe region 16, 66, 66a-66e Flexible cable 17 Data drive IC board 18 Discharge maintaining signal board 19 Scan address signal board 20, 70 Signal processing board 21 Input connector (digital RGB signal (8 for each color)
Bit) input section) 22 hybrid IC 24 FET 27 data driving IC 28 scanning signal driving IC 29 high voltage FET power supply switching circuit 30 high voltage power supply 31 input controller G / A 32 FIFO memory 33 general purpose memory 34 data conversion circuit G / A 35 timing controller G / A 36 Memory controller G / A 37 Order controller G / A 38 Microprocessor 39 Boundary line between substrate and glass panel 40, 80 Glass panel section of AC type PDP 50, 100 AC type PDP device 61a Scanning reception IC chip 61b Scanning Drive IC chip 68a Data reception IC chip 68b Data drive IC chip 71 PDP dedicated memory 72 System controller G / A 73 Data transmission IC 79 Power supply input terminal
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 11/02 Ｇ０９Ｇ 3/28 Ｚ Ｅ (72)発明者 庄 子 博 神奈川県川崎市高津区坂戸３−２−１ ネ オ プラズマ株式会社内 Ｆターム(参考） 5C040 FA01 GK07 LA05 MA03 MA17 MA22 MA26 MA30 5C080 AA05 BB05 DD09 DD23 DD30 HH04 JJ02 JJ06 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01J 11/02 G09G 3/28 ZE (72) Inventor Hiroshi Shoko 3-2-1 Sakado, Takatsu-ku, Kawasaki-shi, Kanagawa Prefecture Neoplasma Co., Ltd. F-term (reference) 5C040 FA01 GK07 LA05 MA03 MA17 MA22 MA26 MA30 5C080 AA05 BB05 DD09 DD23 DD30 HH04 JJ02 JJ06
Claims (4)
圧パルス生成回路を少なくとも搭載した基板部と、ＡＣ
型ＰＤＰ３電極放電構造を形成する前面板及び背面板と
を少なくとも備えたガラスパネル部とからなるＡＣ型Ｐ
ＤＰ装置であって、 前記ガラスパネル部前面板は、その内面の行方向へ延
び、複数の透明電極が所定の透明電極ピッチで所定の間
隔長を置いて配置し、それぞれの透明電極の中心上には
母線となる金属電極を配設した複合電極群と、 その複合電極群を積層した前面板面上に形成した誘電体
及びその保護膜と、 前記複合電極群を１つ置きに交互に配置された第１の電
極群と第２の電極群に分け、その内面の垂直方向の第１
の辺外縁部領域内に形成され、前記第１の電極群の端部
にそれぞれ接続する配線回路群と、 それらの配線回路を介して、前記第１の電極群を駆動す
るため、その第１の辺外縁部に搭載された複数の走査駆
動ＩＣチップと、 前記基板から走査信号を入力して前記走査駆動ＩＣチッ
プへ出力するための走査受信ＩＣチップと、 それらＩＣチップを直列に接続するための配線回路と、 前記第１の辺に対向する第２の辺外縁部領域に形成さ
れ、前記第２の電極群の端部に接続する配線回路とを備
え、 前記ガラスパネル部背面板は、その内面の列方向へ延び
た複数の背面隔壁を所定の背面隔壁ピッチで配置し、そ
れらの中間部にそって形成したアドレッシング用の第３
の電極群と、 その内面の水平方向の１辺外縁部領域内に形成され、前
記第３の電極群の端部にそれぞれ接続する配線回路群
と、 それらの配線回路を介して前記第３の電極群を駆動する
ため、その水平方向外縁部に搭載された複数の多ビット
シフトレジスタ機能付データ駆動ＩＣチップと、 パネル表示セル行方向配列順に合せて並び替えられた画
像信号を入力し、前記データ駆動ＩＣチップのシフトレ
ジスタ部へ出力するデータ受信ＩＣチップと、 それらＩＣチップを直列に接続するための配線回路とを
備え、 前記基板は、ｎ階調のデジタルＲＧＢ画像信号を入力
し、１フィールドを表示するデジタル画像信号をパネル
各表示セルに対応するｎ個のサブフィールドに分割する
階調表示に並び替え、さらに、そのサブフィールドデー
タをパネル表示セル行方向配列順に合せて並び替え出力
するＰＤＰ専用メモリと、 そのＰＤＰ専用メモリの並び替え画像データを入力し、
ケーブルを介して前記データ受信ＩＣチップ及び走査受
信ＩＣチップに出力するデータ送信ＩＣと、 前記各駆動回路を介して、第１及び第３電極間、第１及
び第２電極間にそれぞれ所定のタイミング及び所定時間
高圧パルスを印加するための高圧ＦＥＴ電源切替回路
と、 それらを制御するシステム制御ゲートアレーとを備え、 前記受信ＩＣチップから直列接続の前記データ駆動ＩＣ
チップへ、その各多ビットシフトレジスタ機能により１
行毎にデータが全部送られてからラッチし、前記第３の
電極群へ出力し、その第３の電極と第１の電極とでアド
レッシングを行い帯電させ、該第１の電極の両隣接の第
２の電極と前記第１の電極間で両放電を維持することを
特徴とする信号処理基板とパネル間配線数の少ないＡＣ
型ＰＤＰ装置。An AC signal processing circuit, a scanning signal circuit, and a high-voltage pulse generating circuit;
Type PDP comprising a glass panel having at least a front plate and a back plate forming a discharge type PDP3 electrode structure
A DP device, wherein the glass panel front plate extends in a row direction on an inner surface thereof, and a plurality of transparent electrodes are arranged at a predetermined pitch at a predetermined transparent electrode pitch. , A composite electrode group in which metal electrodes serving as busbars are arranged, a dielectric formed on the front plate surface on which the composite electrode group is laminated, and a protective film thereof, and the composite electrode groups are alternately arranged alternately. Divided into a first electrode group and a second electrode group.
And a wiring circuit group formed in the outer peripheral region of the first electrode group and connected to an end of the first electrode group. The first electrode group is driven through the wiring circuits to drive the first electrode group. A plurality of scan drive IC chips mounted on the outer edge of the side; a scan reception IC chip for inputting a scan signal from the substrate and outputting the scan signal to the scan drive IC chip; and connecting these IC chips in series. And a wiring circuit formed in a second side outer edge region facing the first side and connected to an end of the second electrode group, wherein the glass panel unit rear plate includes: A plurality of rear partition walls extending in the column direction on the inner surface are arranged at a predetermined rear partition pitch, and a third addressing third electrode formed along an intermediate portion thereof.
An electrode group, a wiring circuit group formed in one side outer edge region in the horizontal direction on the inner surface thereof, and connected to the end of the third electrode group, respectively, and the third circuit group via the wiring circuits. In order to drive the electrode group, a plurality of data driving IC chips with a multi-bit shift register function mounted on the outer edge in the horizontal direction and image signals rearranged according to the panel display cell row direction arrangement order are inputted, A data receiving IC chip for outputting to a shift register section of the data driving IC chip; and a wiring circuit for connecting the IC chips in series. The substrate receives an n-gradation digital RGB image signal, The digital image signal for displaying the field is rearranged into a gradation display in which the subfield is divided into n subfields corresponding to each display cell of the panel. A PDP only memory to output rearranged in accordance with the display cell row sequential order, enter the reordering image data of the PDP-only memory,
A data transmission IC for outputting to the data reception IC chip and the scan reception IC chip via a cable; and a predetermined timing between the first and third electrodes and between the first and second electrodes via the respective drive circuits. A high-voltage FET power supply switching circuit for applying a high-voltage pulse for a predetermined time; and a system control gate array for controlling the high-voltage power supply switching circuit.
1 to the chip by its multi-bit shift register function
After all the data has been sent for each row, the data is latched, output to the third electrode group, and the third electrode and the first electrode are addressed and charged, and both adjacent electrodes of the first electrode are charged. An AC having a small number of wires between a signal processing substrate and a panel, wherein both discharges are maintained between a second electrode and the first electrode.
Type PDP device.
ＩＣチップ、走査駆動ＩＣチップ、走査受信ＩＣチップ
はチップ・オン・グラス（Ｃｈｉｐ ｏｎＧｌａｓｓ）
技術でそのリード線と配線回路とを接続することを特徴
とする請求項１記載の信号処理基板とパネル間配線数の
少ないＡＣ型ＰＤＰ装置。2. The data drive IC chip, the data reception IC chip, the scan drive IC chip, and the scan reception IC chip are Chip on Glass.
2. The AC type PDP device according to claim 1, wherein the lead wire and the wiring circuit are connected by technology.
タを圧縮して出力し、前記データ受信ＩＣチップ及び走
査受信ＩＣチップはそれらの圧縮データを入力し、画像
データに復元して出力することを特徴とする請求項１又
は２記載の信号処理基板とパネル間配線数の少ないＡＣ
型ＰＤＰ装置。3. The data transmitting IC compresses and outputs the input image data, and the data receiving IC chip and the scanning receiving IC chip receive the compressed data, restore the image data, and output the image data. 3. An AC having a small number of wires between the signal processing board and the panel according to claim 1 or 2.
Type PDP device.
誘電体膜上に少なくとも金属電極幅で前記背面隔壁間隙
の長さ程度の突出壁をその背面隔壁ピッチで配置した前
面板隔壁群をさらに備え、 前記背面板の背面隔壁群の間に前記前面板の前面板隔壁
群が挿入され、前記第１及び第２の表示電極セルがそれ
ぞれ背面隔壁と前面板隔壁群とにより四方が囲まれてい
ることを特徴とする請求項１，２又は３記載の信号処理
基板とパネル間配線数の少ないＡＣ型ＰＤＰ装置。4. A front panel partition group in which projecting walls at least as long as the metal electrode width and the length of the rear partition gap are arranged at the rear partition pitch on the dielectric film of the metal electrode of the glass panel front panel. A front panel partition group of the front panel is inserted between the rear panel partition groups of the rear panel, and the first and second display electrode cells are surrounded on all sides by a rear partition panel and a front panel partition group, respectively. 4. The AC type PDP device according to claim 1, wherein the number of wires between the signal processing board and the panel is small.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399719A JP2002202752A (en) | 2000-12-28 | 2000-12-28 | Ac-type pdp device having small number of wires between signal processing board and panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399719A JP2002202752A (en) | 2000-12-28 | 2000-12-28 | Ac-type pdp device having small number of wires between signal processing board and panel |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002202752A true JP2002202752A (en) | 2002-07-19 |
Family
ID=18864440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399719A Pending JP2002202752A (en) | 2000-12-28 | 2000-12-28 | Ac-type pdp device having small number of wires between signal processing board and panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002202752A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006243738A (en) * | 2005-03-03 | 2006-09-14 | Lg Electronics Inc | Plasma display apparatus |
| WO2007015308A1 (en) * | 2005-08-04 | 2007-02-08 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| JP2011134581A (en) * | 2009-12-24 | 2011-07-07 | Advanced Pdp Development Corp | Plasma display panel |
-
2000
- 2000-12-28 JP JP2000399719A patent/JP2002202752A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006243738A (en) * | 2005-03-03 | 2006-09-14 | Lg Electronics Inc | Plasma display apparatus |
| EP2053586A3 (en) * | 2005-03-03 | 2009-06-17 | LG Electronics Inc. | Plasma display apparatus |
| US8054246B2 (en) | 2005-03-03 | 2011-11-08 | Lg Electronics Inc. | Plasma display apparatus comprising data driver having data arranging unit |
| WO2007015308A1 (en) * | 2005-08-04 | 2007-02-08 | Fujitsu Hitachi Plasma Display Limited | Plasma display apparatus |
| JP2011134581A (en) * | 2009-12-24 | 2011-07-07 | Advanced Pdp Development Corp | Plasma display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703792B2 (en) | Module for mounting driver IC | |
| EP1065694B1 (en) | Plasma display panel and driving method thereof | |
| KR20030082354A (en) | Display device and plasma display device | |
| JP2002175761A (en) | Plasma display panel and its driving method | |
| JPH02220330A (en) | Gas discharge panel and method of driving same | |
| JPH1165518A (en) | Drive method for discharge display panel | |
| JP2002202752A (en) | Ac-type pdp device having small number of wires between signal processing board and panel | |
| US7009583B2 (en) | Display panel with sustain electrodes | |
| JP2001175222A (en) | Ac type pdp device having small number of wiring between signal processing substrate and panel | |
| US8350833B2 (en) | Plasma display device | |
| JP3127862B2 (en) | Color plasma display device | |
| KR100313116B1 (en) | Method for driving plasma display panel | |
| US20020130621A1 (en) | Plasma display panel | |
| KR100573111B1 (en) | Display panel | |
| JP4590220B2 (en) | Plasma display device | |
| EP1632929A2 (en) | Plasma display apparatus and arrangement of its electrode connection pads | |
| WO2007105481A1 (en) | Plasma display device | |
| WO2008004282A1 (en) | Plasma display device | |
| US6380691B2 (en) | 4-electrodes type plasma display panel, drive method and apparatus therefor | |
| JP2004096387A (en) | Plasma display panel | |
| KR100690636B1 (en) | Driving circuit module for plasma display panel | |
| WO2007105480A1 (en) | Plasma display device | |
| JP2003015540A (en) | Device for transmitting data waveform | |
| WO2007102329A1 (en) | Plasma display device | |
| JP2005018032A (en) | Driver ic packaging module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |