JP2002197970A - Manufacturing method for electron emitting element and manufacturing method for field emitting display device - Google Patents
Manufacturing method for electron emitting element and manufacturing method for field emitting display deviceInfo
- Publication number
- JP2002197970A JP2002197970A JP2001341152A JP2001341152A JP2002197970A JP 2002197970 A JP2002197970 A JP 2002197970A JP 2001341152 A JP2001341152 A JP 2001341152A JP 2001341152 A JP2001341152 A JP 2001341152A JP 2002197970 A JP2002197970 A JP 2002197970A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- layer
- semiconductor layer
- conductive electrode
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電界放出型ディス
プレイ装置或いは撮像管などに用いられる、高い電子放
出特性ならびに高い表面安定性を有する長寿命の電子放
出素子の製造方法、及びそのような電子放出素子を使用
して構成される電界放出型ディスプレイ装置の製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a long-lived electron-emitting device having high electron-emitting characteristics and high surface stability and used for a field-emission display device or an image pickup tube, and the like. 1. Field of the Invention The present invention relates to a method for manufacturing a field emission display device using emission devices.
【０００２】[0002]
【従来の技術】薄型・軽量のディスプレイ装置として現
在最も広く用いられているのが、液晶ディスプレイパネ
ルである。これは、１つ１つの画素において、液晶層に
印加される電圧を薄膜トランジスタ或いはＭＩＭ（金属
／絶縁体／金属）素子などのスイッチング素子によって
コントロールし、液晶層を通過する光量を調節する光バ
ルブである。このように液晶ディスプレイ装置は、それ
自身が発光する自発光素子ではないため、一般的に暗
く、視野角が狭いという問題がある。2. Description of the Related Art A liquid crystal display panel is currently most widely used as a thin and lightweight display device. This is a light valve that controls the voltage applied to the liquid crystal layer in each pixel by a switching element such as a thin film transistor or a MIM (metal / insulator / metal) element and adjusts the amount of light passing through the liquid crystal layer. is there. As described above, the liquid crystal display device is not a self-luminous element that emits light by itself, and thus has a problem that it is generally dark and has a narrow viewing angle.
【０００３】このような液晶ディスプレイ装置の問題点
を解決する薄型且つ軽量の自発光素子として、電子放出
素子が期待されている。この電子放出素子は、従来のＣ
ＲＴのようにカソードを加熱して電子を放出させる熱電
子放出タイプではなく、電界によってカソードから電子
を引っ張り出す冷陰極タイプである。[0003] An electron-emitting device is expected as a thin and lightweight self-luminous device that solves the problems of such a liquid crystal display device. This electron-emitting device uses the conventional C
It is not a thermionic emission type in which a cathode is heated to emit electrons as in RT, but a cold cathode type in which electrons are pulled from the cathode by an electric field.
【０００４】従来の電子放出素子に関しては、例えば、
半導体トランジスタ等の製造に使用されている微細加工
技術を利用してミクロンサイズの微小な真空素子を作製
する技術が研究開発されている（例えば、（１）伊藤順
司、応用物理、第５９巻第２号、第１６４〜１６９頁、
１９９０年、或いは（２）横尾邦義、電気学会誌、第１
１２巻第４号、１９９２年）。[0004] Regarding the conventional electron-emitting device, for example,
Research and development have been conducted on technologies for producing micron-sized micro vacuum devices using microfabrication technology used in the manufacture of semiconductor transistors and the like (for example, (1) Junji Ito, Applied Physics, Vol. 59, No. 59, No. 2, pages 164-169,
1990 or (2) Kuniyoshi Yokoo, Journal of the Institute of Electrical Engineers of Japan, No. 1
12 Vol. 4, No. 1992).
【０００５】この電子放出素子は、図７に示すように、
導電性シリコン基板（陰極基板）７０１と、このシリコ
ン基板７０１の上に形成され且つ表面に円錐状突起７０
２を有するシリコン層と、により構成されている。円錐
状突起７０２は、微細加工技術を使用して成形加工さ
れ、シリコン電子エミッタ部となる。また、この電子エ
ミッタ部を有する陰極基板７０１に対向して、陽極基板
が配置されている。この陽極基板は、透明なガラス基板
７０３に、透明電極７０４及び蛍光体薄膜７０５、更に
必要に応じて金属薄膜を順次積層して形成されたもので
あり、蛍光体薄膜７０５の設けられている側が電子エミ
ッタ部に対向するように配置されている。[0005] As shown in FIG.
A conductive silicon substrate (cathode substrate) 701 and a conical projection 70 formed on the silicon substrate 701 and having a surface
And a silicon layer having 2. The conical projection 702 is formed using a fine processing technique to form a silicon electron emitter. Further, an anode substrate is arranged to face the cathode substrate 701 having the electron emitter. The anode substrate is formed by sequentially laminating a transparent electrode 704, a phosphor thin film 705, and, if necessary, a metal thin film on a transparent glass substrate 703, and the side on which the phosphor thin film 705 is provided is formed. It is arranged to face the electron emitter.
【０００６】このように、発光素子を構成する対向した
陰極基板と陽極基板とを高真空中に設置して、陰極基板
と陽極基板との間に所定の電圧を印加すると、電子エミ
ッタ部の先端から真空中に電子が放出される。この放出
された電子は、印加された電圧によって加速されて蛍光
体薄膜７０５に到達する。このような電子の蛍光体薄膜
７０５への衝突によって、蛍光体薄膜７０５が発光す
る。蛍光体薄膜７０５は、その構成材料を変えることに
より、赤・青・緑の３原色、或いはその中間色を、自由
に発光させることが可能である。また、蛍光体の発光輝
度の制御は、ゲート電極７０６の電圧を調整することに
より行う。[0006] As described above, when the opposed cathode substrate and anode substrate constituting the light emitting element are placed in a high vacuum and a predetermined voltage is applied between the cathode substrate and the anode substrate, the tip of the electron emitter section is exposed. Release electrons into the vacuum. The emitted electrons are accelerated by the applied voltage and reach the phosphor thin film 705. The collision of the electrons with the phosphor thin film 705 causes the phosphor thin film 705 to emit light. The phosphor thin film 705 can freely emit light of the three primary colors of red, blue, and green or an intermediate color by changing the constituent material. The emission luminance of the phosphor is controlled by adjusting the voltage of the gate electrode 706.
【０００７】上記のような発光素子を平面上に複数個配
列して、ディスプレイ装置を構成する。A display device is constructed by arranging a plurality of such light emitting elements on a plane.
【０００８】[0008]
【発明が解決しようとする課題】上記のような従来の電
子放出素子は、低電圧での動作を可能にするために、電
子エミッタ部分を円錐形にし、その先端部分での電界強
度を高めて、電子を放出している。このため、先端部分
での電流密度が大きくなる。In the conventional electron-emitting device as described above, in order to enable operation at a low voltage, the electron emitter portion is formed into a conical shape, and the electric field strength at the tip portion is increased. Emits electrons. For this reason, the current density at the tip portion increases.
【０００９】加えて、電子エミッタ部の構成材料が金属
に比べて導電性の低いシリコンであるために、素子動作
中に先端部分に熱が発生し易い。そのため、エミッタ先
端部分が熱によって蒸発したり溶けたりすることによ
り、エミッタ部先端の曲率半径が大きくなって、電子放
出特性が劣化するという問題点がある。In addition, since the constituent material of the electron emitter portion is silicon having a lower conductivity than metal, heat is easily generated at the tip portion during operation of the device. Therefore, there is a problem that the radius of curvature at the tip of the emitter is increased due to evaporation or melting of the tip of the emitter due to heat, and the electron emission characteristics are deteriorated.
【００１０】また、上記のようにして電子放出特性が劣
化すると蛍光体の発光輝度が低下するため、輝度を高め
るためには、動作電圧をより高くして、エミッタを流れ
る電流を回復させなければならない。しかし、前述のよ
うにエミッタ先端部分での電気抵抗が大きくなっている
ため、この部分での発熱量は一層大きくなり、電子放出
特性の劣化が一層加速される。その結果、素子が破壊さ
れて所期の電子放出が実現されない。When the electron emission characteristics are deteriorated as described above, the emission luminance of the phosphor decreases. Therefore, in order to increase the luminance, the operating voltage must be increased to recover the current flowing through the emitter. No. However, since the electric resistance at the tip of the emitter is large as described above, the amount of heat generated at this portion is further increased, and the deterioration of the electron emission characteristics is further accelerated. As a result, the device is destroyed and the intended electron emission is not realized.
【００１１】このように、従来の電子放出素子は、エミ
ッタ部分が先端の尖った形状をしているが故に、動作電
流を大きくすることができず、発光輝度が低く、且つ寿
命が短いとともに動作安定性及び信頼性に乏しく、ディ
スプレイ装置として実用化することは極めて困難であ
る。As described above, in the conventional electron-emitting device, since the emitter portion has a sharp point, the operating current cannot be increased, the emission luminance is low, the lifetime is short, and the operation is performed. It has poor stability and reliability, and is very difficult to put into practical use as a display device.
【００１２】本発明は、上記の課題を解決するためにな
されたものであって、その目的は、（１）動作電流が大
きく且つエミッタ部の劣化が無く、長寿命で動作安定性
及び信頼性に優れた電子放出素子の製造方法を提供する
こと、及び、（２）上記の電子放出素子を利用した電界
放出型ディスプレイ装置その製造方法を提供すること、
である。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has the following objects. (1) The operating current is large, the emitter section is not deteriorated, the operating life is long, and the operation stability and reliability are improved. Providing a method of manufacturing an electron-emitting device having excellent characteristics, and (2) providing a method of manufacturing a field emission display device using the above-described electron-emitting device;
It is.
【００１３】[0013]
【課題を解決するための手段】本発明の電子放出素子の
製造方法は、第１の導電性電極を形成する工程と、該第
１の導電性電極の表面にハロゲンイオン或いはハロゲン
ラジカルを接触させて凹凸形状を形成する工程と、該第
１の導電性電極の表面に、第１の半導体膜、第２の半導
体層、絶縁体層、及び第２の導電性電極を順次形成する
工程と、を包含しており、そのことによって、前述の目
的が達成される。According to a method of manufacturing an electron-emitting device of the present invention, a step of forming a first conductive electrode and contacting a surface of the first conductive electrode with a halogen ion or a halogen radical are provided. Forming a first semiconductor film, a second semiconductor layer, an insulator layer, and a second conductive electrode on the surface of the first conductive electrode sequentially; Which achieves the above-mentioned object.
【００１４】本発明の他の電子放出素子の製造方法は、
第１の導電性電極を形成する工程と、シリコン原子を含
有するガスを水素ガスで体積比１：１０以上に希釈した
混合ガスをグロー放電にて分解することによって、該第
１の導電性電極の表面に第１の半導体層及び第２の半導
体層を順次形成する工程と、該第２の半導体層の表面
に、絶縁体層及び第２の導電性電極を順次形成する工程
と、を包含しており、そのことによって、前述の目的が
達成される。Another method for manufacturing an electron-emitting device according to the present invention is as follows.
Forming the first conductive electrode, and decomposing a mixed gas obtained by diluting a gas containing silicon atoms to a volume ratio of 1:10 or more with hydrogen gas by glow discharge, thereby forming the first conductive electrode. Sequentially forming a first semiconductor layer and a second semiconductor layer on the surface of the semiconductor device, and sequentially forming an insulator layer and a second conductive electrode on the surface of the second semiconductor layer. As a result, the above-mentioned object is achieved.
【００１５】本発明のさらに他の電子放出素子の製造方
法は、第１の導電性電極、第１の半導体層、及び第２の
半導体層を順次形成する工程と、該第１の半導体層或い
は該第２の半導体層の表面にハロゲンイオン或いはハロ
ゲンラジカルを接触させて凹凸形状を形成する工程と、
該第２の半導体層の表面に、絶縁体層及び第２の導電性
電極を順次形成する工程と、を包含しており、そのこと
によって、前述の目的が達成される。According to still another method of manufacturing an electron-emitting device of the present invention, a step of sequentially forming a first conductive electrode, a first semiconductor layer, and a second semiconductor layer; Contacting halogen ions or halogen radicals on the surface of the second semiconductor layer to form an uneven shape;
Sequentially forming an insulator layer and a second conductive electrode on the surface of the second semiconductor layer, thereby achieving the object described above.
【００１６】本発明のさらに他の電子放出素子の製造方
法は、第１の導電性電極、第１の半導体層、及び第２の
半導体層を順次形成する工程と、該第１及び第２の半導
体層を加熱して、少なくとも該第２の半導体層の内部に
微結晶を成長させる工程と、該第２の半導体層の表面
に、絶縁体層及び第２の導電性電極を順次形成する工程
と、を包含しており、そのことによって、前述の目的が
達成される。According to still another method of manufacturing an electron-emitting device of the present invention, a step of sequentially forming a first conductive electrode, a first semiconductor layer, and a second semiconductor layer; A step of heating the semiconductor layer to grow microcrystals at least inside the second semiconductor layer, and a step of sequentially forming an insulator layer and a second conductive electrode on the surface of the second semiconductor layer And the above-mentioned object is achieved.
【００１７】本発明によって提供される電界放出型ディ
スプレイ装置の製造方法は、上記のような特徴を有する
電子放出素子の製造方法に従って前記電子放出素子を形
成する工程と、蛍光体層を表面に有する陽極基板を形成
する工程と、該電子放出素子の前記第２の導電性電極の
表面と該陽極基板の該蛍光体層とを対向させ、該第２の
導電性電極の表面が該蛍光体層に対する電子放出源とし
て機能するように配置する工程と、を包含しており、そ
のことによって、前述の目的が達成される。A method of manufacturing a field emission display device provided by the present invention includes a step of forming the electron-emitting device according to the method of manufacturing an electron-emitting device having the above-described features, and a phosphor layer on a surface. Forming an anode substrate, and causing the surface of the second conductive electrode of the electron-emitting device to face the phosphor layer of the anode substrate, wherein the surface of the second conductive electrode is the phosphor layer And arranging it to function as an electron emission source for the above, thereby achieving the aforementioned object.
【００１８】[0018]
【発明の実施の形態】以下、本発明の幾つかの実施形態
を添付の図面を参照して説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention will be described below with reference to the accompanying drawings.
【００１９】（第１の実施形態）図１は、本発明の第１
の実施形態に係わる電子放出素子１００、及びそれを使
用した電界放出型ディスプレイ装置１０００の概略構成
図である。以下に、図１を参照しながら、電子放出素子
１００や電界放出型ディスプレイ装置１０００の構成や
製造方法を説明する。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
1 is a schematic configuration diagram of an electron-emitting device 100 according to an embodiment and a field emission display device 1000 using the same. Hereinafter, the configuration and manufacturing method of the electron-emitting device 100 and the field-emission display device 1000 will be described with reference to FIG.
【００２０】まず、ガラス基板１０１の上に、第１の導
電性電極１０２として、Ａｌ、Ａｌ−Ｌｉ合金、Ｍｇ、
Ｍｇ−Ａｇ合金、Ａｇ、Ｃｒ、Ｗ、Ｍｏ、Ｔａ、或いは
Ｔｉの薄膜を、スパッタ法或いは真空蒸着法により、厚
さ約０．０１μｍ〜約１００μｍ、典型的には約０．０
５μｍ〜約１μｍに形成する。First, on a glass substrate 101, as a first conductive electrode 102, Al, an Al--Li alloy, Mg,
A thin film of Mg-Ag alloy, Ag, Cr, W, Mo, Ta, or Ti is formed by sputtering or vacuum evaporation to a thickness of about 0.01 μm to about 100 μm, typically about 0.0 μm.
It is formed to a thickness of 5 μm to about 1 μm.
【００２１】次に、Ｓｉをターゲットとするスパッタ装
置の内部に基板１０１を配置して、Ｈｅ、Ｎｅ、Ａｒ、
或いはＫｒなどの希ガスとＯ2、Ｏ3、Ｎ2Ｏ、ＮＯ、Ｎ
Ｏ2、Ｏ、Ｏ2など酸素原子をその分子内に含むガスとの
混合ガスを、スパッタ装置内に導入する。その際、装置
内の圧力を約１ｍＴｏｒｒ〜約１０ｍＴｏｒｒ、典型的
には約２ｍＴｏｒｒ〜約５ｍＴｏｒｒに調整する。その
後に、高周波電力（１３．５６ＭＨｚ）を印加して、第
１の導電性電極１０２の上に、酸素を含む非晶質シリコ
ン膜を厚さ約１ｎｍ〜約１００ｎｍ、典型的には約５ｎ
ｍ〜約５０ｎｍに形成して、第１の半導体層１０３とす
る。但し、このときの層１０３の中の酸素含有量は、約
０．０００１原子％〜約１０原子％、典型的には約０．
００１原子％〜約１原子％である。Next, the substrate 101 is placed inside a sputtering apparatus targeting Si, and He, Ne, Ar,
Alternatively, a rare gas such as Kr and O 2 , O 3 , N 2 O, NO, N
A mixed gas with a gas containing oxygen atoms such as O 2 , O, and O 2 in the molecule is introduced into the sputtering apparatus. At that time, the pressure in the apparatus is adjusted to about 1 mTorr to about 10 mTorr, typically about 2 mTorr to about 5 mTorr. Thereafter, a high-frequency power (13.56 MHz) is applied to form an amorphous silicon film containing oxygen on the first conductive electrode 102 with a thickness of about 1 nm to about 100 nm, typically about 5 nm.
The first semiconductor layer 103 is formed to have a thickness of about m to about 50 nm. However, at this time, the oxygen content in the layer 103 is about 0.0001 atomic% to about 10 atomic%, typically about 0.1 atomic%.
001 atomic% to about 1 atomic%.
【００２２】次に、同じスパッタ装置内で、上記希ガス
のみを用いて非晶質シリコン膜を厚さ約１μｍ〜約１０
μｍ、典型的には約２μｍ〜約６μｍに形成し、第２の
半導体層１０４とする。但し、第１及び第２の半導体層
１０３及び１０４の成膜時の基板加熱温度は、約３００
℃〜約４００℃、典型的には約３５０℃とする。Next, in the same sputtering apparatus, an amorphous silicon film having a thickness of about 1 μm to about 10
μm, typically about 2 μm to about 6 μm, to form the second semiconductor layer 104. However, the substrate heating temperature when forming the first and second semiconductor layers 103 and 104 is about 300
C. to about 400.degree. C., typically about 350.degree.
【００２３】続いて、同じスパッタ装置内で、上記希ガ
スに加えて上記の酸素原子を分子内に含むガスを導入
し、ＳｉＯx膜（但し、ｘは０．２５以上且つ２以下）
を約０．４μｍの厚さで形成し、絶縁体層１０５とす
る。さらに、第２の導電性電極１０６として、第１の導
電性電極１０２の構成材料よりも大きい仕事関数を有す
る金属（例えば、Ａｕ、Ｐｔ、Ｎｉ、或いはＰｄ等）の
薄膜を、厚さ約１ｎｍ〜約５０ｎｍ、典型的には約５ｎ
ｍ〜約２０ｎｍで、スパッタ法或いは真空蒸着法により
積層する。Subsequently, in the same sputtering apparatus, in addition to the rare gas, a gas containing the above-mentioned oxygen atom in the molecule is introduced, and the SiO x film (where x is 0.25 or more and 2 or less)
Is formed to a thickness of about 0.4 μm to form an insulator layer 105. Further, as the second conductive electrode 106, a thin film of a metal (for example, Au, Pt, Ni, or Pd) having a larger work function than the constituent material of the first conductive electrode 102 is formed to a thickness of about 1 nm. ~ 50 nm, typically about 5n
The layer is formed to a thickness of about m to about 20 nm by a sputtering method or a vacuum evaporation method.
【００２４】以上によって、電子放出素子１００が形成
される。As described above, the electron-emitting device 100 is formed.
【００２５】この電子放出素子１００を陰極とし、それ
に対向するように、ガラス基板１０７の上にＩＴＯ或い
はＳｎＯ2等からなる透明電極１０８と蛍光体薄膜１０
９とが積層された陽極基板１５０を配置する。これによ
って、電界放出型ディスプレイ装置１０００を構成す
る。The electron-emitting device 100 is used as a cathode, and a transparent electrode 108 made of ITO or SnO 2 and a phosphor thin film 10 are placed on a glass substrate 107 so as to face the cathode.
9 is disposed. Thus, the field emission display device 1000 is configured.
【００２６】上記のような電子放出素子（陰極）１００
と陽極基板（陽極）１５０との間を真空状態にし、さら
に直流電源１１０及び１１１を使ってバイアス電圧を陰
極１００と陽極１５０との間に印加する。その結果、直
流電源１１０の電圧が約１０〜約２００Ｖ、直流電源１
１１の電圧が約３ｋＶ〜約１０ｋＶというバイアス条件
下で、第２の導電性電極１０６の表面から真空中に電子
が放出され、この放出された電子が、直流電源１１１に
よる電界によって加速されて蛍光体薄膜１０９と衝突
し、蛍光体薄膜１０９が発光することが観測された。The above-described electron-emitting device (cathode) 100
A vacuum is applied between the anode and the anode substrate (anode) 150, and a bias voltage is applied between the cathode 100 and the anode 150 using the DC power supplies 110 and 111. As a result, the voltage of the DC power supply 110 is about 10 to about 200 V,
Under a bias condition of a voltage of about 3 kV to about 10 kV, electrons are emitted from the surface of the second conductive electrode 106 into a vacuum, and the emitted electrons are accelerated by an electric field generated by the DC power supply 111 to emit fluorescent light. It was observed that the phosphor thin film 109 emitted light upon colliding with the body thin film 109.
【００２７】この素子の電子放出効率（直流電源１１１
を流れる電流と直流電源１１０を流れる電流との比）
は、約４％〜約３２％と高い。また、第２の導電性電極
１０６と蛍光体１０９との間を流れる電流密度も約１ｍ
Ａ／ｃｍ2を越えており、動作電流が大きいことが確認
できた。The electron emission efficiency of this device (DC power supply 111
Of the current flowing through the DC power supply 110)
Is as high as about 4% to about 32%. Further, the current density flowing between the second conductive electrode 106 and the phosphor 109 is also about 1 m.
It exceeded A / cm 2 , confirming that the operating current was large.
【００２８】蛍光体層１０９の発光輝度は、図７に示す
従来構造のものに比べて、２桁〜３桁ほど明るかった。
さらに、１０００時間以上の連続動作を行っても電子放
出素子１００からの電子放出効率はほとんど変化せず、
図１の電子放出素子１００が長寿命を有し且つ動作安定
性に優れていることが確認できた。The emission luminance of the phosphor layer 109 was about two to three digits brighter than that of the conventional structure shown in FIG.
Further, even if the continuous operation is performed for 1000 hours or more, the electron emission efficiency from the electron-emitting device 100 hardly changes.
It was confirmed that the electron-emitting device 100 of FIG. 1 has a long life and excellent operation stability.
【００２９】電子放出素子１００の電子放出効率が高
く、また、従来例に比べて動作電流が大きく高輝度が得
られた原因を調べたところ、第１の半導体層１０３の中
に存在する酸素含有量に関連があることが判明した。こ
れを以下に説明する。The cause of the high electron emission efficiency of the electron-emitting device 100 and the high operating current as compared with the conventional example and the high luminance were obtained. The quantity was found to be relevant. This will be described below.
【００３０】先ず比較のために、上記の電子放出素子１
００の第１の半導体層１０３の形成条件において、上記
酸素原子を含むガスを混合せずに、希ガスのみを用いて
酸素を全く含まない非晶質シリコンを形成し、他の構成
要素は素子１００と全く同様にして、比較用電子放出素
子を作製した。そして、この比較用素子について上記と
同様に電子放出特性を調べたところ、直流電源１１０の
電圧を４００Ｖ以上に大きくしても素子中を電流がほと
んど流れず、電子放出も観測できなかった。First, for comparison, the electron-emitting device 1 described above was used.
Under the conditions for forming the first semiconductor layer 103 of Example 00, amorphous silicon containing no oxygen was formed using only a rare gas without mixing the gas containing oxygen atoms, and the other constituent elements were elements. A comparison electron-emitting device was manufactured in exactly the same manner as in Example 100. When the electron emission characteristics of this comparative device were examined in the same manner as above, even when the voltage of the DC power supply 110 was increased to 400 V or more, almost no current flowed in the device, and no electron emission was observed.
【００３１】このように第１の半導体層の特性が異なる
２つの素子において電子放出特性が大きく異なった原因
を探るため、本実施形態における素子１００の第１の半
導体層１０３を単結晶Ｓｉウェーハ上に成膜し、電子ス
ピン共鳴（ＥＳＲ）法により分析したところ、第１の半
導体層１０３中の電子スピン（不対電子或いはダングリ
ングボンドともいう）の密度が約１×１０18ｃｍ-3〜約
５×１０19ｃｍ-3の範囲の値であるとともに、酸素含有
量が約０．０００１原子％〜約１０原子％の範囲では、
酸素含有量が増えれば増えるほど電子スピン密度が増加
することが判明した。また、電子スピン密度の大きい場
合ほど、電子放出効率が大きいことが確認できた。As described above, in order to investigate the cause of the large difference in the electron emission characteristics between the two devices having different characteristics of the first semiconductor layer, the first semiconductor layer 103 of the device 100 in this embodiment was placed on a single crystal Si wafer. And analyzed by an electron spin resonance (ESR) method, the density of the electron spin (also called unpaired electron or dangling bond) in the first semiconductor layer 103 is about 1 × 10 18 cm −3 or less. With a value in the range of about 5 × 10 19 cm −3 and an oxygen content in the range of about 0.0001 atomic% to about 10 atomic%,
It has been found that the electron spin density increases as the oxygen content increases. Also, it was confirmed that the higher the electron spin density, the higher the electron emission efficiency.
【００３２】一方、比較用素子の第１の半導体層を同様
に分析したところ、その電子スピン密度は約１×１０18
ｃｍ-3より小さいことが判明した。On the other hand, when the first semiconductor layer of the comparative device was similarly analyzed, its electron spin density was about 1 × 10 18
It was found to be smaller than cm -3 .
【００３３】これらの結果より、本実施形態における電
子放出素子１００が上記のように高い電子放出効率を示
す原因は、第１の半導体層１０３の電子スピン密度の高
さにあると考えられる。この電子スピンは半導体の禁止
帯内部に局在準位を生成するため、この電子スピン密度
の増加にともなって、局在準位密度も増加する。通常、
第１の導電性電極１０２から第１の半導体層１０３へ電
子を注入する場合、フェルミ準位の差によって生じるエ
ネルギー障壁の存在によって注入効率が悪い。しかし、
第１の半導体層１０３中に多くの局在準位が存在する
と、第１の導電性電極１０２中の電子は、第１の導電性
電極１０２のフェルミ準位からこの局在準位を介して第
１の半導体層１０３中に注入されるため、エネルギー障
壁がなく、注入効率が飛躍的に高くなる。注入された電
子は、局在準位間をホッピング伝導しながら第１の半導
体層１０３中を移動すると同時に、徐々に熱的に励起さ
れ、伝導帯にも到達するようになる。伝導帯に到達した
電子は、第１の半導体層１０３と同じ主成分からなる第
２の半導体層１０４へは、何の障壁もなく注入される。
次の絶縁体層１０５中にも、一般的には多くの局在準位
が存在するため、第２の半導体層１０４中を移動してき
た電子は、絶縁体層１０５との界面においても、ほぼ等
しいエネルギーをもった絶縁体層１０５中の局在準位に
何の障壁もなく移動する。From these results, it is considered that the cause of the high electron emission efficiency of the electron-emitting device 100 in this embodiment as described above is the high electron spin density of the first semiconductor layer 103. Since the electron spin generates a localized level inside the forbidden band of the semiconductor, the localized level density increases as the electron spin density increases. Normal,
When electrons are injected from the first conductive electrode 102 to the first semiconductor layer 103, injection efficiency is poor due to the presence of an energy barrier caused by a difference in Fermi level. But,
When there are many localized levels in the first semiconductor layer 103, electrons in the first conductive electrode 102 move from the Fermi level of the first conductive electrode 102 through this localized level. Since it is injected into the first semiconductor layer 103, there is no energy barrier, and the injection efficiency is dramatically increased. The injected electrons move in the first semiconductor layer 103 while performing hopping conduction between the localized levels, and at the same time, are gradually thermally excited and reach the conduction band. The electrons that have reached the conduction band are injected into the second semiconductor layer 104 made of the same main component as the first semiconductor layer 103 without any barrier.
In general, many localized levels also exist in the next insulator layer 105, so that electrons that have moved in the second semiconductor layer 104 almost disappear at the interface with the insulator layer 105. The localized state in the insulator layer 105 having the same energy moves without any barrier.
【００３４】さらに、直流電源１１０の電圧の大部分は
絶縁体層１０５に印加されているため、絶縁体層１０５
中の局在準位に存在する電子は、熱的に伝導帯へ励起さ
れるとこの高電界によって加速されてホットエレクトロ
ンとなり、厚さの薄い第２の導電性電極１０６を突き抜
けて真空中に飛び出す。飛び出した電子は、直流電源１
１１の作る電界によって蛍光体層１０９に衝突し、これ
を発光させる。従って、絶縁体層１０５中に注入される
電子の数の増加は、そのまま蛍光体層１０９の発光輝度
の増加につながる。Furthermore, since most of the voltage of the DC power supply 110 is applied to the insulator layer 105,
When the electrons existing at the localized level in the inside are thermally excited into the conduction band, they are accelerated by this high electric field to become hot electrons, penetrate through the thin second conductive electrode 106, and enter a vacuum. Jump out. The jumped out electrons are DC power 1
The electric field created by 11 collides with the phosphor layer 109 to emit light. Therefore, an increase in the number of electrons injected into the insulator layer 105 directly leads to an increase in emission luminance of the phosphor layer 109.
【００３５】一方、電子スピン密度の小さい酸素を含ま
ない非晶質シリコンを第１の半導体層として使用した比
較用素子の場合、局在準位を介しての第１の半導体層へ
の電子注入が行われないため、素子を流れる電流が小さ
く、電子放出も起こらないと考えられる。すなわち、効
率の高い電子放出を行うキーの１つが、第１の導電性電
極１０２から第１の半導体層１０３への電子の注入効率
を高めることであると考えられる。On the other hand, in the case of a comparative device using amorphous silicon not containing oxygen having a low electron spin density as the first semiconductor layer, electron injection into the first semiconductor layer via a localized level Therefore, it is considered that the current flowing through the element is small and no electron emission occurs. That is, it is considered that one of the keys for emitting electrons with high efficiency is to increase the efficiency of injecting electrons from the first conductive electrode 102 into the first semiconductor layer 103.
【００３６】第１の半導体層１０３の酸素含有量を１０
原子％以上にすると、電子放出効率が減少する。ここ
で、酸素含有量の増加時には、電子スピン密度は逆に急
減している。一般に、非晶質シリコン膜は、その中のダ
ングリングボンドを意図的に水素原子で終端させて使用
されることが多いが、上記のように酸素含有量が大きい
場合は、酸素原子は水素原子と同様にダングリングボン
ドを終端する作用を呈すると考えられる。The oxygen content of the first semiconductor layer 103 is set to 10
If it is at least atomic%, the electron emission efficiency will decrease. Here, when the oxygen content increases, the electron spin density decreases rapidly. Generally, an amorphous silicon film is often used by intentionally terminating dangling bonds therein with hydrogen atoms. However, when the oxygen content is large as described above, oxygen atoms are replaced with hydrogen atoms. It is considered that it has the effect of terminating dangling bonds in the same manner as described above.
【００３７】上記の結果より、第１の半導体層１０３の
中の電子スピン密度が約１０18ｃｍ -3以上であれば高い
電子放出効率が得られるが、これは、電子スピン密度の
値が大きいほど、第１の導電性電極１０２から第１の半
導体層１０３への電子注入効率が大きくなるためと思わ
れる。なお、好ましい電子スピン密度の値は約１×１０
18ｃｍ-3以上であり、より好ましくは、約１×１０19ｃ
ｍ-3以上である。From the above results, the first semiconductor layer 103
Electron spin density of about 1018cm -3Higher if above
The electron emission efficiency is obtained,
The larger the value, the more the first conductive electrode 102
This is probably because the efficiency of electron injection into the conductor layer 103 increases.
It is. A preferable value of the electron spin density is about 1 × 10
18cm-3And more preferably about 1 × 1019c
m-3That is all.
【００３８】また、本実施形態の電子放出素子１００
は、図７を参照して説明した従来技術における構造とは
異なって、エミッタ部分が尖っておらず平坦である。こ
のため、局部的な電流集中がなく、それに起因したエミ
ッタ部分の損傷が発生しないので、素子寿命が長くなる
とともに動作電流が安定する。Further, the electron-emitting device 100 of the present embodiment
Differs from the structure in the prior art described with reference to FIG. 7 in that the emitter portion is flat without being sharpened. For this reason, there is no local current concentration, and no damage to the emitter portion occurs due to the local current concentration, so that the element life is prolonged and the operating current is stabilized.
【００３９】このように、本実施形態では、従来の一般
的な非晶質シリコン膜の使用方法とは異なって、第１の
半導体層１０３の中のダングリングボンドを終端させず
に適切な電子スピン密度（不対電子密度、或いはダング
リングボンドの密度）を得ることによって、電子放出素
子としての高い電子放出効率を実現している。なお、第
１の半導体層１０３、第２の半導体層１０４、及び絶縁
体層１０５の形成方法としては、上記の範囲の適切な電
子スピン密度（不対電子密度、或いはダングリングボン
ドの密度）が得られる限りは、上記で説明したスパッタ
法に限られず、電子ビーム蒸着法や各種の化学的気相蒸
着（ＣＶＤ）法など、半導体技術で一般的に使用される
積層方法を使用することが可能である。As described above, in the present embodiment, unlike a conventional method of using a general amorphous silicon film, an appropriate electron is formed without terminating dangling bonds in the first semiconductor layer 103. By obtaining a spin density (unpaired electron density or dangling bond density), high electron emission efficiency as an electron-emitting device is realized. Note that as a method for forming the first semiconductor layer 103, the second semiconductor layer 104, and the insulator layer 105, an appropriate electron spin density (unpaired electron density or dangling bond density) in the above range is satisfied. As long as it can be obtained, it is not limited to the sputtering method described above, and it is possible to use a stacking method generally used in semiconductor technology, such as an electron beam evaporation method or various chemical vapor deposition (CVD) methods. It is.
【００４０】また、例えば水素を含有しない非晶質シリ
コン膜として上記の第１の半導体層１０３を形成した
り、或いは水素化非晶質シリコン膜として上記の第１の
半導体層１０３を形成した後に例えば電気炉内での約６
００℃以上の加熱処理によって第１の半導体層１０３か
ら水素を放出させたりして、結果として、上述の範囲の
適切な電子スピン密度（不対電子密度、或いはダングリ
ングボンドの密度）を得るようにしても、上記の特徴
（効果）を達成することが可能である。For example, after forming the first semiconductor layer 103 as an amorphous silicon film containing no hydrogen, or after forming the first semiconductor layer 103 as a hydrogenated amorphous silicon film, For example, about 6 in an electric furnace
Hydrogen is released from the first semiconductor layer 103 by heat treatment at a temperature of 00 ° C. or higher, so that an appropriate electron spin density (unpaired electron density or dangling bond density) in the above range is obtained. In any case, the above-described features (effects) can be achieved.
【００４１】（第２の実施形態）本発明の第２の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、第１の半導体層１０３として、上記の酸素を
含むガスの代わりに窒素原子を含むガス（Ｎ2、ＮＨ3、
ＮＦ3、Ｎ2Ｏ、ＮＯなど）或いは炭素原子を含むガス
（ＣＯ、ＣＯ2、ＣＨ4、Ｃ2Ｈ6、Ｃ3Ｈ8、Ｃ2Ｈ2など）
を使用して、窒素或いは炭素を含む非晶質シリコン層を
形成する。その他の各構成要素は第１の実施形態で説明
したものと同様であり、それらの説明はここでは省略す
る。(Second Embodiment) In a second embodiment of the present invention, the electron-emitting device 100 manufactured in the first embodiment is used.
In this case, the first semiconductor layer 103 is replaced with a gas containing nitrogen atoms (N 2 , NH 3 ,
NF 3 , N 2 O, NO, etc.) or gas containing carbon atoms (CO, CO 2 , CH 4 , C 2 H 6 , C 3 H 8 , C 2 H 2 etc.)
Is used to form an amorphous silicon layer containing nitrogen or carbon. Other components are the same as those described in the first embodiment, and a description thereof will be omitted.
【００４２】第１の実施形態と同様に本実施形態の素子
の電子放出特性を調べたところ、第１の実施形態におけ
る素子１００とほぼ同じ結果を得た。さらに、１０００
時間以上の連続動作を行っても電子放出効率はほとんど
変化せず、長寿命で動作安定性に優れていることが確認
できた。但し、上記のような特性を得るためには、窒素
或いは炭素を含む非晶質シリコン層からなる第１の半導
体層１０３における窒素或いは炭素含有量は、好ましく
は約０．０００１原子％〜約１０原子％に設定する。こ
のような設定によって、第１の半導体層１０３の中の電
子スピン密度が第１の実施形態で説明した適切な範囲内
に設定されて、第１の実施形態と同様の特徴（効果）が
達成される。When the electron emission characteristics of the device of this embodiment were examined in the same manner as in the first embodiment, almost the same results as those of the device 100 of the first embodiment were obtained. In addition, 1000
The electron emission efficiency hardly changed even after continuous operation for more than an hour, confirming that the device has a long life and excellent operation stability. However, in order to obtain the above characteristics, the content of nitrogen or carbon in the first semiconductor layer 103 made of an amorphous silicon layer containing nitrogen or carbon is preferably about 0.0001 atomic% to about 10 atomic%. Set to atomic%. With this setting, the electron spin density in the first semiconductor layer 103 is set within the appropriate range described in the first embodiment, and the same features (effects) as those in the first embodiment are achieved. Is done.
【００４３】なお、第１の半導体層１０３中に酸素原
子、炭素原子、及び窒素原子のうちの複数種類を含有し
ている場合も、それぞれの含有量の和が約０．０００１
原子％〜約１０原子％の範囲であれば、第１の半導体層
１０３の中の電子スピン密度が第１の実施形態で説明し
た適切な範囲内に設定されて、第１の実施形態で説明し
た電子放出素子と同等の特性が得られる。When the first semiconductor layer 103 contains a plurality of oxygen atoms, carbon atoms, and nitrogen atoms, the sum of the respective contents is about 0.0001.
In the range from atomic% to about 10 atomic%, the electron spin density in the first semiconductor layer 103 is set within an appropriate range described in the first embodiment, and described in the first embodiment. The same characteristics as the electron-emitting device obtained can be obtained.
【００４４】（第３の実施形態）本発明の第３の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、第１の半導体層１０３及び第２の半導体層１
０４を、Ｓｉターゲットの代わりにＧｅターゲットを使
用して非晶質ゲルマニウムで構成する。また、絶縁体層
１０５を、ＳｉＯx膜或いはＧｅＯx膜（但し、ｘは０．
２５以上且つ２以下）とする。その他の各構成要素は第
１の実施形態で説明したものと同様であり、それらの説
明はここでは省略する。(Third Embodiment) In a third embodiment of the present invention, the electron-emitting device 100 manufactured in the first embodiment is used.
The first semiconductor layer 103 and the second semiconductor layer 1
04 is made of amorphous germanium using a Ge target instead of a Si target. Further, the insulator layer 105 is formed of a SiO x film or a GeO x film (where x is 0.
25 or more and 2 or less). Other components are the same as those described in the first embodiment, and a description thereof will be omitted.
【００４５】第１の実施形態と同様に本実施形態の素子
の電子放出特性を調べたところ、第１の実施形態におけ
る素子１００とほぼ同じ結果を得た。 （第４の実施形態）本発明の第４の実施形態では、第１
の実施形態で作製した電子放出素子１００において、第
１の半導体層１０３及び第２の半導体層１０４を、Ｓｉ
ターゲットの代わりにグラファイトターゲットを使用し
て非晶質カーボンで構成する。また、絶縁体層１０５
を、ＳｉＯx膜或いはＧｅＯx膜（但し、ｘは０．２５以
上且つ２以下）とする。その他の各構成要素は第１の実
施形態で説明したものと同様であり、それらの説明はこ
こでは省略する。When the electron emission characteristics of the device of this embodiment were examined in the same manner as in the first embodiment, almost the same results as in the device 100 of the first embodiment were obtained. (Fourth Embodiment) In a fourth embodiment of the present invention, the first
In the electron-emitting device 100 manufactured in the embodiment, the first semiconductor layer 103 and the second semiconductor layer 104 are
It is composed of amorphous carbon using a graphite target instead of the target. Further, the insulator layer 105
Is a SiO x film or a GeO x film (where x is 0.25 or more and 2 or less). Other components are the same as those described in the first embodiment, and a description thereof will be omitted.
【００４６】第１の実施形態と同様に本実施形態の素子
の電子放出特性を調べたところ、第１の実施形態におけ
る素子１００とほぼ同じ結果を得た。When the electron emission characteristics of the device of this embodiment were examined in the same manner as in the first embodiment, almost the same results as those of the device 100 of the first embodiment were obtained.
【００４７】（第５の実施形態）本発明の第５の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、絶縁体層１０５を、ＳｉＯx膜の代わりに、
Ｓｉ1-xＣxＯy膜或いはＧｅ1-xＣxＯy膜（但し、０＜ｘ
＜１、及び、ｙは０．２５以上且つ２以下）とする。そ
の他の各構成要素は第１の実施形態で説明したものと同
様であり、それらの説明はここでは省略する。(Fifth Embodiment) In a fifth embodiment of the present invention, the electron-emitting device 100 manufactured in the first embodiment is used.
In, the insulator layer 105 is replaced with a SiO x film,
Si 1-x C x O y film or Ge 1-x C x O y film (where 0 <x
<1, and y is 0.25 or more and 2 or less). Other components are the same as those described in the first embodiment, and a description thereof will be omitted.
【００４８】第１の実施形態と同様に本実施形態の素子
の電子放出特性を調べたところ、第１の実施形態におけ
る素子１００とほぼ同じ結果を得た。When the electron emission characteristics of the device of this embodiment were examined in the same manner as in the first embodiment, almost the same results as those of the device 100 of the first embodiment were obtained.
【００４９】（第６の実施形態）本発明の第６の実施形
態では、第１の実施形態で作製した電子放出素子１００
において、第１の半導体層１０３を非晶質シリコンの代
わりに非晶質ゲルマニウムで構成した第１の電子放出素
子を構成した。さらに、第１の実施形態で作製した電子
放出素子１００において、第２の半導体層１０４を非晶
質シリコンの代わりに非晶質カーボンで構成した第２の
電子放出素子を構成した。第１及び第２の素子のそれぞ
れにおいて、その他の各構成要素は第１の実施形態で説
明したものと同様であり、それらの説明はここでは省略
する。(Sixth Embodiment) In a sixth embodiment of the present invention, the electron-emitting device 100 manufactured in the first embodiment is used.
In Example 1, a first electron-emitting device in which the first semiconductor layer 103 was made of amorphous germanium instead of amorphous silicon was formed. Further, in the electron-emitting device 100 manufactured in the first embodiment, a second electron-emitting device in which the second semiconductor layer 104 was made of amorphous carbon instead of amorphous silicon was formed. In each of the first and second elements, other components are the same as those described in the first embodiment, and description thereof is omitted here.
【００５０】第１の実施形態と同様に、本実施形態の第
１及び第２の素子の電子放出特性を調べたところ、第１
の実施形態における素子１００とほぼ同じ結果を得た。As in the first embodiment, the electron emission characteristics of the first and second devices of the present embodiment were examined.
Almost the same result as that of the device 100 in the embodiment was obtained.
【００５１】第１の半導体層１０３及び第２の半導体層
１０４を異なる材料で構成する場合は、上記のように、
第２の半導体層１０４の構成材料の禁止帯幅が第１の半
導体層１０３の構成材料の禁止帯幅よりも大きくなるよ
うに組み合わせると、好ましい結果が得られる。しか
し、逆に、第１の半導体層１０３の構成材料よりも第２
の半導体層１０４の構成材料の方が小さい禁止帯幅を有
するように組み合わせると（例えば、第１の半導体層１
０３を非晶質シリコン層とし、第２の半導体層１０４を
非晶質ゲルマニウム層とする場合）、電子放出効率は急
減する。When the first semiconductor layer 103 and the second semiconductor layer 104 are made of different materials, as described above,
A favorable result can be obtained by combining the second semiconductor layer 104 such that the band gap of the constituent material is larger than the band gap of the first semiconductor layer 103. However, conversely, the second semiconductor layer 103 is more
When the constituent materials of the semiconductor layer 104 are combined so as to have a smaller band gap (for example, the first semiconductor layer 1
In the case where 03 is an amorphous silicon layer and the second semiconductor layer 104 is an amorphous germanium layer), the electron emission efficiency sharply decreases.
【００５２】（第７の実施形態）図２は、本発明の第７
の実施形態に係わる電子放出素子２００、及びそれを使
用した電界放出型ディスプレイ装置２０００の概略構成
図である。(Seventh Embodiment) FIG. 2 shows a seventh embodiment of the present invention.
1 is a schematic configuration diagram of an electron-emitting device 200 according to an embodiment and a field emission display device 2000 using the same.
【００５３】本実施形態の電子放出素子２００の製造に
あたっては、第１の実施形態における電子放出素子１０
０の製造時と同様のプロセスで第２の半導体層１０４ま
での構成を形成した後に、Ｏ2ガスを徐々にその流量を
増加させながらスパッタ装置の中に導入して、図２に示
すように、ＳｉＯx膜（但し、ｘは０．２５以上且つ２
以下）からなる絶縁体層１０５と第２の半導体層１０４
との間に傾斜層２０１を形成する。傾斜層２０１の厚さ
は、好ましくは約０．０１μｍとし、一方、絶縁体層１
０５の厚さは約０．４μｍとする。In manufacturing the electron-emitting device 200 of this embodiment, the electron-emitting device 10 of the first embodiment is used.
After the structure up to the second semiconductor layer 104 is formed by the same process as in the manufacture of the O. 0, the O 2 gas is introduced into the sputtering apparatus while gradually increasing the flow rate thereof, as shown in FIG. , SiO x film (where x is 0.25 or more and 2
The insulator layer 105 and the second semiconductor layer 104
Is formed between them. The thickness of the gradient layer 201 is preferably about 0.01 μm, while the thickness of the insulator layer 1
05 has a thickness of about 0.4 μm.
【００５４】その後に、第２の導電性電極１０６とし
て、Ａｕ或いはＰｔ薄膜を約１０ｎｍの厚さにスパッタ
法或いは真空蒸着法により積層して、電子放出素子２０
０を形成する。さらに、第１の実施形態の電界放出型デ
ィスプレイ装置１０００と同様に、陽極基板１５０を電
子放出素子２００に対向して配置することによって、電
界放出型ディスプレイ装置２０００を構成する。After that, as the second conductive electrode 106, an Au or Pt thin film is laminated to a thickness of about 10 nm by a sputtering method or a vacuum evaporation method,
0 is formed. Further, similarly to the field emission display device 1000 according to the first embodiment, the field emission display device 2000 is configured by disposing the anode substrate 150 so as to face the electron emission element 200.
【００５５】なお、電子放出素子２００及び電界放出型
ディスプレイ装置２０００のその他の構成要素は、第１
の実施形態における素子１００及びディスプレイ装置１
０００と同様であり、それらの説明はここでは省略す
る。The other components of the electron-emitting device 200 and the field-emission display device 2000 are the first component.
100 and display device 1 in the embodiment
000, and their description is omitted here.
【００５６】本実施形態の素子２００について、第１の
実施形態１と同様に電子放出特性を測定したところ、直
流電源１１０の電圧が約５０Ｖ〜約１００Ｖ、直流電源
１１１の電圧が約５ｋＶのバイアス条件下で、蛍光体薄
膜１０９の発光が観測された。また、このときの電子放
出効率（直流電源１１１を流れる電流と直流電源１１０
を流れる電流との比）は約１０％〜約３５％と高く、さ
らに、第２の導電性電極１０６と蛍光体１０９との間を
流れる電流密度も約１ｍＡ／ｃｍ2を越えており、動作
電流が大きいことが確認できた。これは、第２の半導体
層１０４と絶縁体層１０５との間に傾斜層２０１を設け
ることで、第２の半導体層１０４の伝導帯から絶縁体層
１０５の伝導帯への電子の注入が、より効率的に行われ
るためと考えられる。When the electron emission characteristics of the device 200 of this embodiment were measured in the same manner as in the first embodiment, the bias of the DC power supply 110 was about 50 V to about 100 V, and the DC power supply 111 was about 5 kV. Under the conditions, light emission of the phosphor thin film 109 was observed. At this time, the electron emission efficiency (the current flowing through the DC power supply 111 and the DC power supply 110
Is about 10% to about 35%, and the current density flowing between the second conductive electrode 106 and the phosphor 109 also exceeds about 1 mA / cm 2. It was confirmed that the current was large. This is because by providing the inclined layer 201 between the second semiconductor layer 104 and the insulator layer 105, injection of electrons from the conduction band of the second semiconductor layer 104 to the conduction band of the insulator layer 105 can be performed. This is considered to be performed more efficiently.
【００５７】（第８の実施形態）本発明の第８の実施形
態では、第７の実施形態で作製した電子放出素子２００
において、傾斜層２０１の厚さを様々に変化させた一連
の電子放出素子を作製して、それらの動作特性を調べ
た。(Eighth Embodiment) In an eighth embodiment of the present invention, the electron-emitting device 200 manufactured in the seventh embodiment is used.
, A series of electron-emitting devices in which the thickness of the gradient layer 201 was variously changed were manufactured, and their operation characteristics were examined.
【００５８】その結果、傾斜層２０１の厚さが約０．０
１μｍより小さくなると、第１の実施形態における電子
放出素子１００と電子放出効率がほとんど同じになっ
た。一方、傾斜層２０１の厚さを絶縁体層１０５と同じ
約０．４μｍ或いはそれ以上にすると、電子放出を開始
する直流電源１１０の電圧が、約１２０Ｖ〜約２５０Ｖ
と高くなった。As a result, the thickness of the inclined layer 201 becomes about 0.0
When it was smaller than 1 μm, the electron emission efficiency became almost the same as that of the electron-emitting device 100 in the first embodiment. On the other hand, when the thickness of the inclined layer 201 is about 0.4 μm or more, which is the same as that of the insulator layer 105, the voltage of the DC power supply 110 for starting electron emission becomes about 120V to about 250V.
And higher.
【００５９】これより、傾斜層２０１の厚さは、約０．
０１μｍ以上であって絶縁体層１０５の厚さより薄いこ
とが好ましい。From this, the thickness of the inclined layer 201 is set to about 0.
It is preferable that the thickness be not less than 01 μm and smaller than the thickness of the insulator layer 105.
【００６０】（第９の実施形態）本実施形態では、図３
に示すように、１枚の基板上に複数の電子放出素子をア
レイ状に形成して、電子放出素子アレイ３００を形成す
る。(Ninth Embodiment) In this embodiment, FIG.
As shown in (1), a plurality of electron-emitting devices are formed in an array on one substrate to form an electron-emitting device array 300.
【００６１】具体的には、ガラス基板１０１上に、Ｌｉ
を約１原子％〜約３０原子％含有するＡｌ−Ｌｉ合金か
らなる第１の導電性電極１０２を、厚さ約０．０５μｍ
〜約０．５μｍに真空蒸着法或いはスパッタ法により形
成する。その際に、適切なパターンのマスクを使用する
ことによって、４８０本の互いに電気的絶縁された矩形
の電極パターンとして形成する。Specifically, on a glass substrate 101, Li
A first conductive electrode 102 made of an Al—Li alloy containing about 1 at% to about 30 at% of
It is formed to a thickness of about 0.5 μm by a vacuum evaporation method or a sputtering method. At this time, by using a mask having an appropriate pattern, 480 rectangular electrode patterns which are electrically insulated from each other are formed.
【００６２】次に、第１の実施形態においてと同様に、
Ｓｉをターゲットとする高周波スパッタ法によって、酸
素を含む非晶質シリコン膜を厚さ約１ｎｍ〜約１００ｎ
ｍ、典型的には約５ｎｍ〜約５０ｎｍに形成して、第１
の半導体層１０３とする。次に、同じスパッタ装置内
で、上記希ガスのみを用いて非晶質シリコン膜を厚さ約
１μｍ〜約１０μｍ、典型的には約２μｍ〜約６μｍに
形成し、第２の半導体層１０４とする。さらに、続いて
同じスパッタ装置内で、上記希ガスに加えて上記の酸素
原子を分子内に含むガスを導入し、ＳｉＯx膜（但し、
ｘは０．２５以上且つ２以下）を約０．４μｍの厚さで
形成し、絶縁体層１０５とする。また、Ａｕ、Ｃｕ、Ａ
ｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ａｇなどの金属か
らなる配線用の矩形電極３０１を、真空蒸着法或いはス
パッタ法により、第１の導電性電極１０２とは直交する
方向に所定のパターンのマスクを使用して計６４０個配
列する。Next, as in the first embodiment,
An amorphous silicon film containing oxygen is formed to a thickness of about 1 nm to about 100 n by a high frequency sputtering method using Si as a target.
m, typically from about 5 nm to about 50 nm,
Semiconductor layer 103. Next, in the same sputtering apparatus, an amorphous silicon film is formed to a thickness of about 1 μm to about 10 μm, typically about 2 μm to about 6 μm using only the above rare gas, and the second semiconductor layer 104 is formed. I do. Further, subsequently, in the same sputtering apparatus, a gas containing the above oxygen atom in the molecule in addition to the rare gas is introduced, and the SiO x film (however,
x is not less than 0.25 and not more than 2) with a thickness of about 0.4 μm to form the insulator layer 105. Au, Cu, A
A rectangular electrode 301 for wiring made of a metal such as l, Cr, Ti, Pt, Pd, Mo, and Ag is formed in a predetermined pattern in a direction orthogonal to the first conductive electrode 102 by a vacuum evaporation method or a sputtering method. Are arranged in total using the mask of (1).
【００６３】その後に、第２の導電性電極１０６とし
て、Ｐｔ薄膜を厚さ約１ｎｍ〜約１００ｎｍ、典型的に
は約５ｎｍ〜約２０ｎｍで、スパッタ法或いは真空蒸着
法により積層する。但し、このときに、第２の導電性電
極１０６は、適切なパターンのマスクを使用することに
よって、４８０個×６４０個の島状電極１０６のアレイ
として形成し、個々の島状電極１０６は配線用電極３０
１の何れか１本に電気的に接続させる。Thereafter, as the second conductive electrode 106, a Pt thin film having a thickness of about 1 nm to about 100 nm, typically about 5 nm to about 20 nm, is laminated by a sputtering method or a vacuum evaporation method. However, at this time, the second conductive electrode 106 is formed as an array of 480 × 640 island-shaped electrodes 106 by using a mask having an appropriate pattern. Electrode 30
1 is electrically connected to any one of them.
【００６４】以上によって、電子放出素子アレイ３００
が形成される。また、この電子放出素子アレイ３００に
対向するように陽極基板を配置することによって、電界
放出型ディスプレイ装置が構成される。As described above, the electron-emitting device array 300
Is formed. In addition, a field emission display device is configured by disposing an anode substrate so as to face the electron emission element array 300.
【００６５】この電子放出素子アレイ３００について、
第１の実施形態と同様に電子放出特性を調べた。その結
果、第１の導電性電極１０２と配線用電極３０１との間
に線順次に直流電圧を印加したところ、蛍光体層１０９
からの発光はモノクロ画像を表示した。さらに、１００
０時間以上の連続動作を行っても蛍光体層１０９の発光
輝度はほとんど変化せず、長寿命を有し且つ動作の安定
性に優れていることが確認できた。With respect to the electron-emitting device array 300,
The electron emission characteristics were examined in the same manner as in the first embodiment. As a result, when a DC voltage was applied line-sequentially between the first conductive electrode 102 and the wiring electrode 301, the phosphor layer 109
A monochrome image was displayed for the emission from. In addition, 100
Even when the continuous operation was performed for 0 hours or more, the emission luminance of the phosphor layer 109 hardly changed, and it was confirmed that the phosphor layer 109 had a long life and was excellent in operation stability.
【００６６】なお、絶縁体層１０５の構成材料として
は、Ｓｉ1-xＯx膜の代わりに、Ｓｉ1- xＮx膜（０＜ｘ＜
０．５７）、Ｓｉ1-xＣx膜（０＜ｘ＜１）、Ｇｅ1-xＣx
膜（０．３＜ｘ＜１）、Ｇｅ1-xＯx膜（０．２＜ｘ＜
１）、Ｇｅ1-xＮx膜（０．２＜ｘ＜０．５７）、水素化
非晶質カーボン（ａ−Ｃ：Ｈ）膜、ダイヤモンド膜、Ａ
ｌＮ膜、ＢＮ膜、Ａｌ2Ｏ3膜、ＭｇＯ膜、ＣａＦ2膜、
ＭｇＦ2膜など、第２の半導体層１０４の構成材料より
も大きい禁止帯幅を有する材料で有れば、同様の効果が
得られる。As a constituent material of the insulator layer 105, instead of the Si 1 -x O x film, a Si 1- x N x film (0 <x <
0.57), Si 1-x C x film (0 <x <1), Ge 1-x C x
Film (0.3 <x <1), Ge 1-x O x film (0.2 <x <
1), Ge 1-x N x layer (0.2 <x <0.57), hydrogenated amorphous carbon (a-C: H) film, a diamond film, A
1N film, BN film, Al 2 O 3 film, MgO film, CaF 2 film,
A similar effect can be obtained by using a material having a larger band gap than the material of the second semiconductor layer 104, such as an MgF 2 film.
【００６７】また、第７及び第８の実施形態として説明
したように、第２の半導体層（非晶質シリコン層）１０
４と絶縁層（ＳｉＯx層）１０５の間に傾斜層２０１を
設ければ、より高い放出効率が得られる。As described in the seventh and eighth embodiments, the second semiconductor layer (amorphous silicon layer) 10
If the inclined layer 201 is provided between the insulating layer 4 and the insulating layer (SiO x layer) 105, higher emission efficiency can be obtained.
【００６８】カラー画像を表示するためには、蛍光体層
１０９として、アレイ状に設けられた複数の第２の導電
性電極１０６の各々に対応してＲ、Ｇ、Ｂを発色する３
種類の蛍光体を配置させればよい。In order to display a color image, R, G, and B colors corresponding to each of the plurality of second conductive electrodes 106 provided in an array are used as the phosphor layer 109.
What kind of phosphor may be arranged.
【００６９】また、第１の導電性電極１０２、配線用電
極３０１、及び第２の導電性電極１０６を形成する際
に、上記ではマスクを使用しているが、フォトリソグラ
フィ法やリフトオフ法を使用しても、所期の電極パター
ンが形成できる。In forming the first conductive electrode 102, the wiring electrode 301, and the second conductive electrode 106, a mask is used in the above, but a photolithography method or a lift-off method is used. In this case, an intended electrode pattern can be formed.
【００７０】（第１０の実施形態）図４は、本発明の第
１０の実施形態に係わる電子放出素子４００、及びそれ
を使用した電界放出型ディスプレイ装置４０００の概略
構成図である。以下に、図４を参照しながら、電子放出
素子４００や電界放出型ディスプレイ装置４０００の構
成や製造方法を説明する。(Tenth Embodiment) FIG. 4 is a schematic structural view of an electron-emitting device 400 according to a tenth embodiment of the present invention and a field emission display device 4000 using the same. Hereinafter, the configuration and manufacturing method of the electron-emitting device 400 and the field-emission display device 4000 will be described with reference to FIG.
【００７１】まず、ガラス基板１０１の上に、第１の導
電性電極１０２として、Ａｌ、Ａｌ−Ｌｉ合金、Ｍｇ、
Ｍｇ−Ａｇ合金、Ａｇ、Ｃｒ、Ｗ、Ｍｏ、Ｔａ、或いは
Ｔｉの薄膜を、スパッタ法或いは真空蒸着法により、厚
さ約０．０１μｍ〜約１００μｍ、典型的には約０．０
５μｍ〜約１μｍに形成する。First, on a glass substrate 101, as a first conductive electrode 102, Al, an Al--Li alloy, Mg,
A thin film of Mg-Ag alloy, Ag, Cr, W, Mo, Ta, or Ti is formed by sputtering or vacuum evaporation to a thickness of about 0.01 μm to about 100 μm, typically about 0.0 μm.
It is formed to a thickness of 5 μm to about 1 μm.
【００７２】次に、ＳｉＨ4、水素、及び第１の実施形
態で説明した酸素原子を含むガスを混合したガスを用い
た平行平板容量結合型プラズマＣＶＤ法により、酸素を
含んだ水素化非晶質シリコン（以下、ａ−Ｓｉ：Ｈと略
記する）薄膜を、厚さ約１ｎｍ〜約１００ｎｍに形成し
て、第１の半導体層１０３とする。次に、ＳｉＨ4を水
素で希釈した混合ガス（但し、希釈時の体積比をＨ2／
ＳｉＨ4＝１０以上とする）を用いて、非晶質領域と微
結晶領域とが混在している水素を含んだシリコン薄膜を
厚さ約２μｍに形成し、第２の半導体層１０４とする。
なお、第１及び第２の半導体層１０３及び１０４の成膜
時に、基板加熱温度は約２００℃〜約４００℃、典型的
には約２５０℃〜約３５０℃、圧力は約０．２Ｔｏｒｒ
〜約１．０Ｔｏｒｒ、典型的には約０．５Ｔｏｒｒ〜約
１Ｔｏｒｒ、高周波電極面積は約１２０ｃｍ2、及び高
周波電力は約５Ｗ〜約５０Ｗ、典型的には約１０Ｗ〜約
３０Ｗとする。Next, by a parallel plate capacitively coupled plasma CVD method using a gas obtained by mixing SiH 4 , hydrogen and a gas containing oxygen atoms described in the first embodiment, a hydrogenated amorphous hydrogen containing oxygen is used. A thin film of high quality silicon (hereinafter abbreviated as a-Si: H) is formed to a thickness of about 1 nm to about 100 nm to form the first semiconductor layer 103. Next, a mixed gas obtained by diluting SiH 4 with hydrogen (provided that the volume ratio at the time of dilution is H 2 /
Using SiH 4 = 10 or more), a silicon thin film containing hydrogen in which an amorphous region and a microcrystalline region are mixed is formed to a thickness of about 2 μm, and the second semiconductor layer 104 is formed.
During the formation of the first and second semiconductor layers 103 and 104, the substrate heating temperature is about 200 ° C. to about 400 ° C., typically about 250 ° C. to about 350 ° C., and the pressure is about 0.2 Torr.
To about 1.0 Torr, typically about 0.5 Torr to about 1 Torr, the high frequency electrode area is about 120 cm < 2 >, and the high frequency power is about 5 W to about 50 W, typically about 10 W to about 30 W.
【００７３】続いて、ＳｉＨ4、水素、及び上記の酸素
原子を含むガスの混合ガスを用いて、同様のプラズマＣ
ＶＤ法により、ＳｉＯx膜（但し、ｘは０．２５以上且
つ２以下）を約０．４μｍの厚さで形成し、絶縁体層１
０５とする。さらに、第２の導電性電極１０６として、
第１の導電性電極１０２の構成材料よりも大きい仕事関
数を有する金属（例えば、Ａｕ、Ｐｔ、Ｎｉ、或いはＰ
ｄ等）の薄膜を、厚さ約１ｎｍ〜約１００ｎｍ、典型的
には約５ｎｍ〜約２０ｎｍで、スパッタ法或いは真空蒸
着法により積層する。Subsequently, a similar plasma C is formed by using a mixed gas of SiH 4 , hydrogen, and the above-mentioned gas containing oxygen atoms.
By a VD method, an SiO x film (where x is 0.25 or more and 2 or less) is formed to a thickness of about 0.4 μm, and the insulator layer 1 is formed.
05. Further, as the second conductive electrode 106,
A metal (for example, Au, Pt, Ni, or P) having a larger work function than the constituent material of the first conductive electrode 102
The thin film d) is deposited by sputtering or vacuum evaporation to a thickness of about 1 nm to about 100 nm, typically about 5 nm to about 20 nm.
【００７４】以上によって、電子放出素子４００が形成
される。As described above, the electron-emitting device 400 is formed.
【００７５】この電子放出素子４００を陰極とし、それ
に対向するように、ガラス基板１０７の上にＩＴＯ或い
はＳｎＯ2等からなる透明電極１０８と蛍光体薄膜１０
９とが積層された陽極基板１５０を配置する。これによ
って、電界放出型ディスプレイ装置４０００を構成す
る。The electron-emitting device 400 is used as a cathode, and a transparent electrode 108 made of ITO or SnO 2 and a phosphor thin film 10 are placed on a glass substrate 107 so as to face the cathode.
9 is disposed. Thus, a field emission display device 4000 is configured.
【００７６】本実施形態の素子４００について、第１の
実施形態と同様に電子放出特性を測定したところ、直流
電源１１０の電圧が約１０Ｖ〜約２００Ｖ、直流電源１
１１の電圧が約３ｋＶ〜約１０ｋＶのバイアス条件下
で、第２の導電性電極１０６の表面から真空中に電子が
放出され、この放出された電子が直流電源１１１による
電界によって加速されて蛍光体薄膜１０９と衝突するこ
とにより、蛍光体薄膜１０９の発光が観測された。When the electron emission characteristics of the device 400 of this embodiment were measured in the same manner as in the first embodiment, the voltage of the DC power supply 110 was about 10 V to about 200 V,
Under a bias condition of a voltage of about 3 kV to about 10 kV, electrons are emitted from the surface of the second conductive electrode 106 into a vacuum, and the emitted electrons are accelerated by an electric field generated by the DC power supply 111 to emit phosphors. By colliding with the thin film 109, light emission of the phosphor thin film 109 was observed.
【００７７】このときの電子放出効率（直流電源１１１
を流れる電流と直流電源１１０を流れる電流との比）は
約５％〜約３０％と高く、さらに、第２の導電性電極１
０６と蛍光体１０９との間を流れる電流密度も約１ｍＡ
／ｃｍ2を越えており、動作電流が大きいことが確認で
きた。At this time, the electron emission efficiency (DC power supply 111
The ratio of the current flowing through the DC power supply 110 to the current flowing through the DC power supply 110 is as high as about 5% to about 30%.
The current density flowing between the phosphor 06 and the phosphor 109 is also about 1 mA.
/ Cm 2 , confirming that the operating current is large.
【００７８】蛍光体層１０９の発光輝度は、図７に示す
従来構造のものに比べて、２桁〜３桁ほど明るかった。
さらに、１０００時間以上の連続動作を行っても電子放
出素子１００からの電子放出効率はほとんど変化せず、
図４の電子放出素子４００が長寿命を有し且つ動作安定
性に優れていることが確認できた。The emission luminance of the phosphor layer 109 was about two to three digits brighter than that of the conventional structure shown in FIG.
Further, even if the continuous operation is performed for 1000 hours or more, the electron emission efficiency from the electron-emitting device 100 hardly changes.
It was confirmed that the electron-emitting device 400 of FIG. 4 has a long life and excellent operation stability.
【００７９】電子放出素子４００の電子放出効率が高
く、また、従来例に比べて動作電流が大きく高輝度が得
られた原因を調べたところ、第２の半導体層１０４と絶
縁体層１０５との界面４１１の凹凸によるものであるこ
とが判明した。これを、以下に説明する。When the cause of the high electron emission efficiency of the electron-emitting device 400 and the high operating current as compared with the conventional example and high luminance was obtained, the second semiconductor layer 104 and the insulator layer 105 were compared. It turned out that it was due to the unevenness of the interface 411. This will be described below.
【００８０】先ず比較のために、上記の電子放出素子４
００の第２の半導体層１０４の形成条件において、体積
比Ｈ2：ＳｉＨ4＝８：１の混合ガスを使用して水素を含
んだシリコン薄膜を形成し、他の構成要素は素子４００
と全く同様にして、比較用電子放出素子を作製した。そ
して、この比較用素子について上記と同様に電子放出特
性を調べたところ、直流電源１１０の電圧を大きくして
も電子放出はわずかに観測されただけで、その放出効率
は、本実施形態における素子４００に比べて１桁小さか
った。このように、第２の半導体層１０４の作製条件が
異なる２つの素子間で電子放出特性が大きく異なる理由
について考察した内容を、以下に述べる。First, for comparison, the electron emission element 4
Under the conditions for forming the second semiconductor layer 104 of FIG. 00, a silicon thin film containing hydrogen is formed using a mixed gas having a volume ratio of H 2 : SiH 4 = 8: 1.
A comparative electron-emitting device was produced in exactly the same manner as in Example 1. When the electron emission characteristics of this comparative device were examined in the same manner as described above, only a small amount of electron emission was observed even when the voltage of the DC power supply 110 was increased. One digit smaller than 400. The reason why the electron emission characteristics are greatly different between two devices having different manufacturing conditions of the second semiconductor layer 104 will be described below.
【００８１】本実施形態における素子４００の第２の半
導体層１０４を透過電子顕微鏡により分析したところ、
層１０４の内部には微結晶領域と非晶質領域とが混在し
ており、その内の微結晶領域には柱状に成長した微結晶
粒が見られた。また、微結晶粒の大きさは、厚さ方向で
約５ｎｍ〜約５００ｎｍ、厚さ方向と垂直な方向では約
１ｎｍ〜約５０ｎｍであった。さらに、作製時のＳｉＨ
4に対するＨ2の割合を大きくすれば、微結晶の大きさが
それに応じて増加して、非晶質領域の面積に対する微結
晶領域の面積の割合が増加することが判明した。When the second semiconductor layer 104 of the device 400 in this embodiment was analyzed with a transmission electron microscope,
In the layer 104, a microcrystalline region and an amorphous region were mixed, and in the microcrystalline region, microcrystalline grains grown in a columnar shape were observed. The size of the fine crystal grains was about 5 nm to about 500 nm in the thickness direction, and about 1 nm to about 50 nm in the direction perpendicular to the thickness direction. Furthermore, the SiH
It has been found that when the ratio of H 2 to 4 is increased, the size of the microcrystals increases accordingly, and the ratio of the area of the microcrystal region to the area of the amorphous region increases.
【００８２】さらに、素子４００における第２の半導体
層１０４の表面（すなわち、第２の半導体層１０４と絶
縁体層１０５との間の界面４１１）を電子顕微鏡で観察
したところ、図５の模式的な拡大図に示すように、微結
晶粒の成長に起因した、周期性がなく高さも一定でない
不均一な凹凸が形成されていることが確認された。凹凸
の高低差は、最小で約５ｎｍ及び最大で約２００ｎｍの
範囲に分布しており、その平均は、約５０ｎｍ〜約１０
０ｎｍであった。なお、観察した素子４００の大きさ
は、２ｍｍ×２ｍｍであった。Further, the surface of the second semiconductor layer 104 in the element 400 (ie, the interface 411 between the second semiconductor layer 104 and the insulator layer 105) was observed with an electron microscope. As shown in a magnified view, it was confirmed that non-uniform irregularities having no periodicity and an irregular height were formed due to the growth of the fine crystal grains. The height difference of the unevenness is distributed in a range of a minimum of about 5 nm and a maximum of about 200 nm, and the average is about 50 nm to about 10 nm.
It was 0 nm. The size of the observed element 400 was 2 mm × 2 mm.
【００８３】一方、比較用素子における第２の半導体層
は、均一なａ−Ｓｉ：Ｈ層であり、その表面も鏡面状
で、本実施形態の素子４００におけるような凹凸は、第
２の半導体層（均一なａ−Ｓｉ：Ｈ層）と絶縁体層との
界面には形成されていないことが判明した。On the other hand, the second semiconductor layer in the comparative device is a uniform a-Si: H layer, and the surface thereof is also mirror-like. It was found that it was not formed at the interface between the layer (uniform a-Si: H layer) and the insulator layer.
【００８４】さらに、素子４００では、絶縁体層１０５
の表面にも凹凸が見られたのに対して、第２の半導体層
（均一なａ−Ｓｉ：Ｈ層）と絶縁体層との界面が平坦で
ある比較用素子では、絶縁体層１０４の表面には凹凸が
見られなかった。これより、素子４００の絶縁体層１０
５の表面の凹凸は、絶縁体層１０５に起因しているので
はなく、界面４１１、すなわち第２の半導体層１０４の
表面状態が反映していると考えられる。Further, in the element 400, the insulator layer 105
In the comparative device in which the interface between the second semiconductor layer (uniform a-Si: H layer) and the insulator layer is flat, the surface of the insulator layer 104 is flat. No irregularities were seen on the surface. Thus, the insulator layer 10 of the element 400
It is considered that the irregularities on the surface of No. 5 are not due to the insulator layer 105 but reflect the interface 411, that is, the surface state of the second semiconductor layer 104.
【００８５】以上の結果より、本実施形態の電子放出素
子４００が上記のようにより高い電子放出効率を示す原
因は、界面４１１の凹凸に起因すると考えられる。すな
わち、凹凸の有る界面４１１では、平坦な界面に比べて
接合面積が増加すること、さらに、界面４１１の凸部分
で電界強度が局部的に大きくなり、第２の半導体層１０
４から絶縁体層１０５への電子の注入効率が増加すると
いう効果がもたらされることによって、結果として絶縁
体層１０５中を流れる電子の数が増大するためと考えら
れる。From the above results, it is considered that the reason why the electron-emitting device 400 of this embodiment exhibits higher electron emission efficiency as described above is due to the unevenness of the interface 411. That is, at the interface 411 having the unevenness, the bonding area is increased as compared with the flat interface, and further, the electric field strength is locally increased at the convex portion of the interface 411, and the second semiconductor layer 10
It is considered that the effect of increasing the efficiency of injecting electrons into the insulator layer 105 from No. 4 results in an increase in the number of electrons flowing in the insulator layer 105 as a result.
【００８６】直流電源１１０の電圧の大部分は絶縁体層
１０５に印加されているため、絶縁体層１０５中を走行
する電子は大きく加速される。さらに、第２の導電性電
極１０６が薄いために、電子は第２の導電性電極１０６
を突き抜けて真空中に飛び出す。飛び出した電子は、直
流電源１１１の作る電界によって蛍光体層１０９に衝突
し、これを発光させる。従って、界面４１１の凹凸の作
用によって絶縁体層１０５中に注入される電子の数が増
加すれば、そのまま蛍光体層１０９の発光輝度の増加に
つながる。Since most of the voltage of DC power supply 110 is applied to insulator layer 105, electrons traveling in insulator layer 105 are greatly accelerated. Further, since the second conductive electrode 106 is thin, electrons are not supplied to the second conductive electrode 106.
Jumps out of the vacuum through. The jumped-out electrons collide with the phosphor layer 109 by an electric field generated by the DC power supply 111 and emit light. Therefore, if the number of electrons injected into the insulator layer 105 increases due to the unevenness of the interface 411, the light emission luminance of the phosphor layer 109 increases.
【００８７】また、本実施形態の電子放出素子１００
は、図７を参照して説明した従来技術における構造とは
異なって、エミッタ部分が尖っておらず平坦である。こ
のため、局部的な電流集中がなく、それに起因したエミ
ッタ部分の損傷が発生しないので、素子寿命が長くなる
とともに動作電流が安定する。The electron-emitting device 100 of this embodiment
Differs from the structure in the prior art described with reference to FIG. 7 in that the emitter portion is flat without being sharpened. For this reason, there is no local current concentration, and no damage to the emitter portion occurs due to the local current concentration, so that the element life is prolonged and the operating current is stabilized.
【００８８】（第１１の実施形態）本発明の第１１の実
施形態では、第１０の実施形態で作製した電子放出素子
４００において、ａ−Ｓｉ：Ｈからなる第２の半導体層
１０４を形成した後に、第２の半導体層１０４を電気炉
にて約６００℃以上に加熱して内部に微結晶を成長さ
せ、その後に順次絶縁体層１０５及び第２の導電性電極
１０６を形成する。その他の各構成要素は第１０の実施
形態で説明したものと同様であり、それらの説明はここ
では省略する。(Eleventh Embodiment) In the eleventh embodiment of the present invention, the second semiconductor layer 104 made of a-Si: H is formed in the electron-emitting device 400 manufactured in the tenth embodiment. After that, the second semiconductor layer 104 is heated to about 600 ° C. or higher in an electric furnace to grow microcrystals therein, and then the insulator layer 105 and the second conductive electrode 106 are sequentially formed. Other components are the same as those described in the tenth embodiment, and description thereof will be omitted here.
【００８９】第１０の実施形態と同様に本実施形態の素
子の電子放出特性を調べたところ、第１０の実施形態に
おける素子４００とほぼ同じ結果を得た。When the electron emission characteristics of the device of this embodiment were examined in the same manner as in the tenth embodiment, almost the same results as those of the device 400 of the tenth embodiment were obtained.
【００９０】また、ａ−Ｓｉ：Ｈ層１０４へのエキシマ
レーザ或いは電子ビームの照射によってａ−Ｓｉ：Ｈ層
１０４の内部に微結晶を成長させても、同様の結果を得
た。Similar results were obtained when microcrystals were grown inside the a-Si: H layer 104 by irradiating the a-Si: H layer 104 with an excimer laser or an electron beam.
【００９１】（第１２の実施形態）本発明の第１２の実
施形態では、第１０の実施形態で作製した電子放出素子
４００において、第１及び第２の半導体層１０３及び１
０４の厚さは変えずに、絶縁体層１０５の厚さを様々に
変化させた一連の素子を作製し、それらの動作特性を調
べた。(Twelfth Embodiment) In a twelfth embodiment of the present invention, in the electron-emitting device 400 manufactured in the tenth embodiment, the first and second semiconductor layers 103 and 1
A series of devices in which the thickness of the insulator layer 105 was variously changed without changing the thickness of the device 04 were manufactured, and their operation characteristics were examined.
【００９２】その結果、絶縁体層１０５の厚さが約０．
１μｍより小さくなると、素子がブレークダウンして動
作しなくなる場合が発生し、実用には供しえないことが
分かった。一方、絶縁体層１０５の厚さを約５μｍより
厚くすると、絶縁体層１０５の内部応力による剥離が発
生し易くなるとともに、直流電源１１０からの印加電圧
を約１ｋＶ以上に大きくする必要が生じて、やはり実用
には供し得ないことが分かった。As a result, the thickness of the insulator layer 105 is about 0.5 mm.
If the thickness is smaller than 1 μm, the element may break down and stop operating, and it has been found that the element cannot be used practically. On the other hand, if the thickness of the insulator layer 105 is greater than about 5 μm, peeling due to internal stress of the insulator layer 105 is likely to occur, and the voltage applied from the DC power supply 110 needs to be increased to about 1 kV or more. However, it was found that it could not be used for practical use.
【００９３】これより、絶縁体層１０５の厚さは、約
０．１μｍ〜約５μｍの範囲に設定することが好まし
い。Accordingly, it is preferable that the thickness of the insulator layer 105 be set in the range of about 0.1 μm to about 5 μm.
【００９４】さらに、界面４１１の凹凸の最大深さと絶
縁体層１０５の厚さとの関係を調べた。その結果を、表
１に示す。但し、界面４１１の凹凸の最大深さは、第１
０の実施形態における測定時と同様に、電子放出素子を
２ｍｍ×２ｍｍの大きさに切り出し、電子顕微鏡でその
断面を観察することにより測定した。Further, the relationship between the maximum depth of the irregularities at the interface 411 and the thickness of the insulator layer 105 was examined. Table 1 shows the results. However, the maximum depth of the unevenness of the interface 411 is the first depth.
As in the case of the measurement in the embodiment 0, the electron-emitting device was cut into a size of 2 mm × 2 mm, and the measurement was carried out by observing the cross section with an electron microscope.
【００９５】[0095]
【表１】 これより、界面４１１の凹凸の高低差の平均値が、絶縁
体層１０５の厚さの約１／１００以上あれば、高い電子
放出効率が得られる。なお、表１の結果によれば、絶縁
体層１０５の厚さと界面４１１の凹凸の最大深さとが等
しいときに、電子放出効率は最も高くなっている。但
し、実際には、このような条件下では絶縁体層１０５の
絶縁破壊が生じ易く、素子の動作が不安定になって短寿
命になるために、実用には不向きである。[Table 1] Accordingly, when the average value of the height difference of the unevenness of the interface 411 is about 1/100 or more of the thickness of the insulator layer 105, high electron emission efficiency can be obtained. According to the results in Table 1, when the thickness of the insulator layer 105 is equal to the maximum depth of the unevenness at the interface 411, the electron emission efficiency is highest. However, in practice, under such conditions, dielectric breakdown of the insulator layer 105 is likely to occur, and the operation of the element becomes unstable, resulting in a short life, which is not suitable for practical use.
【００９６】従って、界面４１１に凹凸を形成する場合
に、凹凸の高低差が有りすぎると、局部的に異常に高電
界の部分が形成されて、絶縁体層１０５の絶縁破壊が生
じ易くなる。一方、界面４１１の凹凸の高低差が小さす
ぎると、平坦な界面の場合と殆ど変化なくなって、高い
電子放出効率が得られない。さらに良好な動作特性を実
現するためには、界面４１１の凹凸の高低差に応じて、
絶縁体層１０５の厚さを調整する必要がある。Therefore, when the unevenness is formed at the interface 411, if there is too much difference in the height of the unevenness, an abnormally high electric field is locally formed, and the dielectric breakdown of the insulator layer 105 is likely to occur. On the other hand, if the height difference of the unevenness of the interface 411 is too small, there is almost no change from the case of the flat interface, and high electron emission efficiency cannot be obtained. In order to realize even better operating characteristics, according to the height difference of the unevenness of the interface 411,
It is necessary to adjust the thickness of the insulator layer 105.
【００９７】（第１３の実施形態）本発明の第１３の実
施形態では、第１０の実施形態で作製した電子放出素子
４００において、絶縁体層１０５の厚さは変えずに、第
２の半導体層１０４の厚さを様々に変化させた一連の素
子を作製し、それらの動作特性を調べた。(Thirteenth Embodiment) In a thirteenth embodiment of the present invention, in the electron-emitting device 400 manufactured in the tenth embodiment, the second semiconductor A series of devices in which the thickness of the layer 104 was variously changed were manufactured, and their operation characteristics were examined.
【００９８】その結果、第２の半導体層１０４の厚さが
約０．０１μｍより小さくなると、第２の半導体層１０
４の内部における非晶質領域と微結晶領域の混在という
不均一性が、その表面でも観察されるようになる。その
結果、素子の電子放出効率の面内分布（不均一性）が顕
著になり、全体的な電子放出効率（言い替えれば動作電
流）が低下すると共に素子寿命が減少して、実用には供
し得なくなる。As a result, when the thickness of the second semiconductor layer 104 becomes smaller than about 0.01 μm, the second semiconductor layer 10
The non-uniformity of the mixture of the amorphous region and the microcrystalline region inside 4 is also observed on its surface. As a result, the in-plane distribution (non-uniformity) of the electron emission efficiency of the device becomes remarkable, the overall electron emission efficiency (in other words, operating current) decreases, and the life of the device decreases. Disappears.
【００９９】一方、第２の半導体層１０４の厚さを約５
０μｍまで大きくしたが、動作特性の変化は見られなか
った。On the other hand, the thickness of the second semiconductor layer 104 is set to about 5
Although it was increased to 0 μm, no change in operating characteristics was observed.
【０１００】（第１４の実施形態）本発明の第１４の実
施形態では、第１０の実施形態で作製した電子放出素子
４００において、第２の半導体層１０４として、微結晶
粒を含むＳｉ層の代わりに、ほぼ同じ大きさの微結晶を
含むＧｅ層、Ｓｉ1-xＣx合金層、Ｓｉ1-xＧｅx合金層、
或いはＧｅ1-xＣx合金層（但し、０＜ｘ＜１）を形成す
る。その他の各構成要素は第１０の実施形態で説明した
ものと同様であり、それらの説明はここでは省略する。(Fourteenth Embodiment) In a fourteenth embodiment of the present invention, in the electron-emitting device 400 manufactured in the tenth embodiment, as the second semiconductor layer 104, a Si layer containing microcrystal grains is used. Instead, a Ge layer containing microcrystals of approximately the same size, a Si 1-x C x alloy layer, a Si 1-x Ge x alloy layer,
Alternatively, a Ge 1-x C x alloy layer (where 0 <x <1) is formed. Other components are the same as those described in the tenth embodiment, and description thereof will be omitted here.
【０１０１】第２の半導体層１０４を上記の材料で構成
しても、第１０の実施形態と同様に本実施形態の素子の
電子放出特性を調べたところ、第１０の実施形態におけ
る素子４００とほぼ同じ結果を得た。Even when the second semiconductor layer 104 was made of the above material, the electron emission characteristics of the device of this embodiment were examined in the same manner as in the tenth embodiment. Almost the same result was obtained.
【０１０２】また、第２の半導体層１０４を上記の材料
で形成する際に、原料ガスにＦ2、ＳｉＦ4、ＣＦ4、Ｇ
ｅＦ4などのフッ素を含むガスを混合することにより、
微結晶粒径を約１桁大きくすることができた。When the second semiconductor layer 104 is formed of the above-mentioned material, the source gas may be F 2 , SiF 4 , CF 4 , G
By mixing a gas containing fluorine such as eF 4 ,
The crystal grain size could be increased by about one digit.
【０１０３】さらに、原料ガスにＰＦ3、ＰＨ3、ＡｓＨ
3などのガスを混合し、第２の半導体層１０４にＰ、Ａ
ｓなどの不純物を約０．０１ｐｐｍ〜約１０００ｐｐｍ
だけ添加することにより、第２の半導体層１０４から絶
縁体層１０５への電子の注入を低い電界で発生させるこ
とが可能になり、電子放出が始まる直流電源１１０の印
加電圧が低減される。Further, PF 3 , PH 3 , AsH
3 and the like, and P and A are added to the second semiconductor layer 104.
about 0.01 ppm to about 1000 ppm of impurities such as s
By adding only, it becomes possible to generate electrons from the second semiconductor layer 104 to the insulator layer 105 with a low electric field, and the applied voltage of the DC power supply 110 at which electron emission starts is reduced.
【０１０４】（第１５の実施形態）本発明の第１５の実
施形態では、第１０の実施形態で作製した電子放出素子
４００の作製プロセスに改変を加えている。以下に、そ
の内容を説明する。(Fifteenth Embodiment) In a fifteenth embodiment of the present invention, the manufacturing process of the electron-emitting device 400 manufactured in the tenth embodiment is modified. The contents will be described below.
【０１０５】まず、ガラス基板１０１上に、Ｌｉを約１
原子％〜約３０原子％含有するＡｌ−Ｌｉ合金からなる
第１の導電性電極１０２を、厚さ約０．０５μｍ〜約
０．５μｍに真空蒸着法により形成する。その後に、ハ
ロゲン原子を含むガス（例えば、ＣＦ4、Ｃ2Ｆ6、Ｎ
Ｆ3、ＣｌＦ3、Ｆ2、ＳＦ6、ＨＦ、Ｃｌ2ガス、ＨＣｌ
ガス、など）をグロー放電により分解して生成したハロ
ゲンラジカルやハロゲンイオンを用いる化学的ドライエ
ッチング或いは反応性イオンエッチングによって、電極
１０２の表面から深さ方向に約１ｎｍ〜約１００ｎｍの
範囲をエッチングした。First, about 1% of Li was placed on the glass substrate 101.
A first conductive electrode 102 made of an Al-Li alloy containing at least 30 atomic% is formed by a vacuum evaporation method to a thickness of about 0.05 μm to about 0.5 μm. Thereafter, a gas containing a halogen atom (for example, CF 4 , C 2 F 6 , N
F 3 , ClF 3 , F 2 , SF 6 , HF, Cl 2 gas, HCl
Gas, etc.) by chemical dry etching or reactive ion etching using halogen radicals or halogen ions generated by decomposing by glow discharge, from about 1 nm to about 100 nm in the depth direction from the surface of the electrode 102. .
【０１０６】続いて、ＳｉＨ４及び酸素の混合ガスを用
いたプラズマＣＶＤ法により、酸素を含んだａ−Ｓｉ：
Ｈ層（第１の半導体層）１０３を約１０ｎｍ〜約１００
ｎｍの厚さに形成し、さらに、ガス混合比（Ｈ2／Ｓｉ
Ｈ4）を約０〜約１０としたプラズマＣＶＤ法により、
ａ−Ｓｉ：Ｈ膜（第２の半導体層）１０４を約１μｍ〜
約５μｍの厚さに形成した。但し、第１及び第２の半導
体層１０３及び１０４の成膜時の基板加熱温度は、約１
５０℃〜約３５０℃とする。このとき、ａ−Ｓｉ：Ｈ膜
１０４の表面を走査型電子顕微鏡により観察したとこ
ろ、深さが約１０ｎｍ（最小）〜３００ｎｍ（最大）の
範囲の凹凸が形成されていた。Subsequently, oxygen-containing a-Si: was formed by a plasma CVD method using a mixed gas of SiH4 and oxygen.
The H layer (first semiconductor layer) 103 has a thickness of about 10 nm to about 100 nm.
nm and a gas mixture ratio (H 2 / Si
H 4 ) from about 0 to about 10 by a plasma CVD method,
a-Si: H film (second semiconductor layer) 104 having a thickness of about 1 μm
It was formed to a thickness of about 5 μm. However, the substrate heating temperature at the time of forming the first and second semiconductor layers 103 and 104 is about 1
50 ° C to about 350 ° C. At this time, when the surface of the a-Si: H film 104 was observed with a scanning electron microscope, irregularities having a depth ranging from about 10 nm (minimum) to 300 nm (maximum) were formed.
【０１０７】次に、ＳｉＨ4／Ｏ2混合比を約０．５〜約
４とし、さらにＨ2を混合したガスを用いたプラズマＣ
ＶＤ法により、絶縁体層１０５としてのＳｉＯx（ｘは
１〜１．６）膜１０５を、厚さ約０．１μｍ〜約０．６
μｍに形成し、さらにその上にスパッタ法により第２の
導電性電極としてのＰｔ薄膜１０６を、厚さ約１０ｎｍ
に形成して、電子放出素子を作製する。Next, a plasma C using a gas in which the SiH 4 / O 2 mixture ratio is about 0.5 to about 4 and H 2 is further mixed is used.
By the VD method, the SiO x (x is 1 to 1.6) film 105 as the insulator layer 105 is formed to a thickness of about 0.1 μm to about 0.6 μm.
μm, and a Pt thin film 106 as a second conductive electrode is further formed thereon by sputtering to a thickness of about 10 nm.
To form an electron-emitting device.
【０１０８】このようにして形成した素子について、第
１０の実施形態と同様に電子放出効率を調べたところ、
約１０％〜約３０％と高い値が得られた。The electron emission efficiency of the device thus formed was examined in the same manner as in the tenth embodiment.
High values of about 10% to about 30% were obtained.
【０１０９】第１０の実施形態では、微結晶粒を含まな
いａ−Ｓｉ：Ｈ層によって第２の半導体層１０４を形成
する場合には、電子放出は生じなかった。これに対し
て、上記のように、下地の電極１０２の表面をエッチン
グし、面内におけるわずかなエッチング速度のバラツキ
を利用して電極１０２の表面に凹凸を形成することによ
り、本来であれば表面に凹凸が形成されない半導体層
（例えばａ−Ｓｉ：Ｈ層）の表面に、所望の凹凸を形成
することができる。これによって、絶縁体層１０５への
電子の注入効率を上げることができる。また、第２の半
導体層１０４として、ａ−Ｓｉ：Ｈ層の代わりに、ａ−
Ｇｅ：Ｈ層、ａ−Ｓｉ1-xＣx：Ｈ合金層、ａ−Ｓｉ1-x
Ｇｅx：Ｈ合金層、ａ−Ｇｅ1-xＣx：Ｈ合金層（但し、
０＜ｘ＜１）などを使用しても、上記と同様の結果を得
ることができる。さらに、これらの材料から構成される
第２の半導体層１０４に、Ｐ、Ａｓ、Ｓｂなどの不純物
を約１ｐｐｍ〜約１００００ｐｐｍだけ添加することに
より、第１４の実施形態と同様に、電子放出が始まる直
流電源１１０の印加電圧が低減される。In the tenth embodiment, when the second semiconductor layer 104 was formed of an a-Si: H layer containing no fine crystal grains, no electron emission occurred. On the other hand, as described above, the surface of the underlying electrode 102 is etched, and irregularities are formed on the surface of the electrode 102 by using a slight variation in the etching rate in the surface, so that the surface of the electrode 102 should be originally formed. Desired irregularities can be formed on the surface of a semiconductor layer (eg, an a-Si: H layer) in which irregularities are not formed. Thus, the efficiency of injecting electrons into the insulator layer 105 can be increased. Further, as the second semiconductor layer 104, instead of the a-Si: H layer, a-
Ge: H layer, a-Si 1-x C x : H alloy layer, a-Si 1-x
Ge x : H alloy layer, a-Ge 1-x C x : H alloy layer (however,
Even if 0 <x <1) or the like is used, the same result as described above can be obtained. Further, by adding impurities such as P, As, and Sb to the second semiconductor layer 104 made of these materials by about 1 ppm to about 10000 ppm, electron emission starts as in the fourteenth embodiment. The applied voltage of DC power supply 110 is reduced.
【０１１０】或いは、第２の半導体層１０４の構成材料
として、上記のような非晶質材料の他に、もともの成膜
時に凹凸が形成される、少なくとも微結晶を含むシリコ
ン薄膜、Ｇｅ層、Ｓｉ1-xＣx合金層、Ｓｉ1-xＧｅx合金
層、Ｇｅ1-xＣx合金層（但し、０＜ｘ＜１）等を使用し
ても、上記と同様の結果を得ることができる。Alternatively, as a constituent material of the second semiconductor layer 104, in addition to the above-described amorphous material, a silicon thin film containing at least microcrystals, which has irregularities during film formation, and a Ge layer , Si 1-x C x alloy layer, Si 1-x G x alloy layer, Ge 1-x C x alloy layer (where 0 <x <1), etc. be able to.
【０１１１】さらに、第１の導電性電極１０２の表面を
エッチングせずに、まず微結晶を含む半導体層を約０．
１μｍ〜約１μｍの厚さに形成し、続いて非晶質半導体
層を約０．５μｍ〜約５μｍの厚さに積層することによ
って、２層構造を有する第２の半導体層１０４を形成し
ても、その界面４１１に深さ約１０ｎｍ〜約３００ｎｍ
の範囲の凹凸が形成されて、上記と同様の結果を得るこ
とができる。Further, without etching the surface of the first conductive electrode 102, first, the semiconductor layer containing microcrystals is set to about 0.
A second semiconductor layer 104 having a two-layer structure is formed by forming a layer having a thickness of 1 μm to about 1 μm and subsequently stacking an amorphous semiconductor layer to a thickness of about 0.5 μm to about 5 μm. Also, the interface 411 has a depth of about 10 nm to about 300 nm.
Is formed, and the same result as above can be obtained.
【０１１２】（第１６の実施形態）本発明の第１６の実
施形態では、第１５の実施形態で作製した電子放出素子
において、第１の導電層１０２の代わりに低抵抗（約１
Ωｃｍ以下）のシリコンウェハを使用する。この場合の
シリコンウェハは、これまでの実施形態でガラス基板１
０１が果たしていた支持体としての機能も同時に奏する
ので、ガラス基板１０１は省略可能である。(Sixteenth Embodiment) According to a sixteenth embodiment of the present invention, in the electron-emitting device manufactured in the fifteenth embodiment, a low resistance (about 1
Ωcm or less) is used. The silicon wafer in this case is the same as the glass substrate 1 in the previous embodiment.
The glass substrate 101 can be omitted because it also plays the function of the support which was performed by 01.
【０１１３】上記の場合でも、第１５の実施形態におい
てと同様の結果が得られる。In the above case, the same result as in the fifteenth embodiment can be obtained.
【０１１４】（第１７の実施形態）本発明の第１７の実
施形態では、第１０の実施形態で作製した電子放出素子
４００の作製プロセスに改変を加えている。以下に、そ
の内容を説明する。(Seventeenth Embodiment) In the seventeenth embodiment of the present invention, the manufacturing process of the electron-emitting device 400 manufactured in the tenth embodiment is modified. The contents will be described below.
【０１１５】まず、ガラス基板１０１上に、Ｌｉを約１
原子％〜約３０原子％含有するＡｌ−Ｌｉ合金からなる
第１の導電性電極１０２を、厚さ約０．０５μｍ〜約
０．５μｍに真空蒸着法により形成する。First, on a glass substrate 101, about 1% of Li was added.
A first conductive electrode 102 made of an Al-Li alloy containing at least 30 atomic% is formed by a vacuum evaporation method to a thickness of about 0.05 μm to about 0.5 μm.
【０１１６】続いて、ＳｉＨ4及び酸素の混合ガスを用
いたプラズマＣＶＤ法により、酸素を含んだａ−Ｓｉ：
Ｈ層（第１の半導体層）１０３を約１０ｎｍ〜約１００
ｎｍの厚さに形成し、さらに、ガス混合比（Ｈ2／Ｓｉ
Ｈ4）を約０〜約１０としたプラズマＣＶＤ法により、
ａ−Ｓｉ：Ｈ膜（第２の半導体層）１０４を約２μｍ〜
約５μｍの厚さに形成した。但し、第１及び第２の半導
体層１０３及び１０４の成膜時の基板加熱温度は、約１
５０℃〜約３５０℃とする。Subsequently, oxygen-containing a-Si: was formed by plasma CVD using a mixed gas of SiH 4 and oxygen.
The H layer (first semiconductor layer) 103 has a thickness of about 10 nm to about 100 nm.
nm and a gas mixture ratio (H 2 / Si
H 4 ) from about 0 to about 10 by a plasma CVD method,
a-Si: H film (second semiconductor layer) 104 having a thickness of about 2 μm
It was formed to a thickness of about 5 μm. However, the substrate heating temperature at the time of forming the first and second semiconductor layers 103 and 104 is about 1
50 ° C to about 350 ° C.
【０１１７】その後に、ハロゲン原子を含むガス（例え
ば、ＣＦ4、Ｃ2Ｆ6、ＮＦ3、ＣｌＦ 3、Ｆ2、ＳＦ6、Ｈ
Ｆ、Ｃｌ2ガス、ＨＣｌガス、など）をグロー放電によ
り分解して生成したハロゲンラジカルやハロゲンイオン
を用いる化学的ドライエッチング或いは反応性イオンエ
ッチングによって、ａ−Ｓｉ：Ｈ層１０４の表面から深
さ方向に約０．１μｍ〜約１μｍの範囲をエッチングし
た。このとき、ａ−Ｓｉ：Ｈ膜１０４の表面を走査型電
子顕微鏡により観察したところ、深さが約１０ｎｍ（最
小）〜約５００ｎｍ（最大）の範囲の凹凸が形成されて
いた。Then, a gas containing a halogen atom (for example,
If CFFour, CTwoF6, NFThree, ClF Three, FTwo, SF6, H
F, ClTwoGas, HCl gas, etc.) by glow discharge
Radicals and halogen ions generated by decomposition
Dry etching or reactive ion etching
The depth from the surface of the a-Si: H layer 104
In the direction of about 0.1 μm to about 1 μm
Was. At this time, the surface of the a-Si: H film 104 is
Observation with a scanning microscope revealed that the depth was about 10 nm (maximum).
Unevenness in the range of (small) to about 500 nm (maximum) is formed.
Was.
【０１１８】次に、ＳｉＨ4／Ｏ2混合比を約０．５〜約
４とし、さらにＨ2を混合したガスを用いたプラズマＣ
ＶＤ法により、絶縁体層１０５としてのＳｉＯx（ｘは
１〜１．６）膜１０５を、厚さ約０．１μｍ〜約０．６
μｍに形成し、さらにその上にスパッタ法により第２の
導電性電極としてのＰｔ薄膜１０６を、厚さ約１０ｎｍ
に形成して、電子放出素子を作製する。Next, a plasma C using an SiH 4 / O 2 mixture ratio of about 0.5 to about 4 and a gas further mixed with H 2 is used.
By the VD method, the SiO x (x is 1 to 1.6) film 105 as the insulator layer 105 is formed to a thickness of about 0.1 μm to about 0.6 μm.
μm, and a Pt thin film 106 as a second conductive electrode is further formed thereon by sputtering to a thickness of about 10 nm.
To form an electron-emitting device.
【０１１９】このようにして形成した素子について、第
１０の実施形態と同様に電子放出効率を調べたところ、
約１０％〜約３０％と高い値が得られた。The electron emission efficiency of the device thus formed was examined in the same manner as in the tenth embodiment.
High values of about 10% to about 30% were obtained.
【０１２０】第１０の実施形態では、微結晶粒を含まな
いａ−Ｓｉ：Ｈ層によって第２の半導体層１０４を形成
する場合には、電子放出は生じなかった。これに対し
て、上記のように、ａ−Ｓｉ：Ｈ層１０４の表面をエッ
チングし、面内におけるわずかなエッチング速度のバラ
ツキを利用してａ−Ｓｉ：Ｈ層１０４の表面に凹凸を形
成することにより、本来であれば表面に凹凸が形成され
ない半導体層（例えばａ−Ｓｉ：Ｈ層）の表面に、所望
の凹凸を形成することができる。これによって、絶縁体
層１０５への電子の注入効率を上げることができる。In the tenth embodiment, when the second semiconductor layer 104 was formed of an a-Si: H layer containing no microcrystal grains, no electron emission occurred. On the other hand, as described above, the surface of the a-Si: H layer 104 is etched, and irregularities are formed on the surface of the a-Si: H layer 104 by using a slight variation in the etching rate in the plane. Accordingly, desired irregularities can be formed on the surface of a semiconductor layer (eg, an a-Si: H layer) that normally has no irregularities on the surface. Thus, the efficiency of injecting electrons into the insulator layer 105 can be increased.
【０１２１】また、第２の半導体層１０４として、ａ−
Ｓｉ：Ｈ層の代わりに、ａ−Ｇｅ：Ｈ層、ａ−Ｓｉ1-x
Ｃx：Ｈ合金層、ａ−Ｓｉ1-xＧｅx：Ｈ合金層、ａ−Ｇ
ｅ1-xＣx：Ｈ合金層（但し、０＜ｘ＜１）などを使用し
ても、上記と同様の結果を得ることができる。さらに、
これらの材料から構成される第２の半導体層１０４に、
Ｐ、Ａｓ、Ｓｂなどの不純物を約１ｐｐｍ〜約１０００
０ｐｐｍだけ添加することにより、第１４の実施形態と
同様に、電子放出が始まる直流電源１１０の印加電圧が
低減される。Further, as the second semiconductor layer 104, a-
A-Ge: H layer instead of Si: H layer, a-Si 1-x
C x : H alloy layer, a-Si 1-x Ge x : H alloy layer, aG
The same result as described above can be obtained even when an e 1-x C x : H alloy layer (where 0 <x <1) is used. further,
In the second semiconductor layer 104 made of these materials,
Impurities such as P, As, Sb, etc. from about 1 ppm to about 1000
By adding 0 ppm, as in the fourteenth embodiment, the applied voltage of the DC power supply 110 at which electron emission starts is reduced.
【０１２２】或いは、第２の半導体層１０４の構成材料
として、上記のような非晶質材料の他に、もともの成膜
時に凹凸が形成される、少なくとも微結晶を含むシリコ
ン薄膜、Ｇｅ層、Ｓｉ1-xＣx合金層、Ｓｉ1-xＧｅx合金
層、Ｇｅ1-xＣx合金層（但し、０＜ｘ＜１）等を使用し
ても、上記と同様の結果を得ることができる。Alternatively, as a constituent material of the second semiconductor layer 104, in addition to the above-described amorphous material, a silicon thin film containing at least microcrystals, which has irregularities when originally formed, and a Ge layer , Si 1-x C x alloy layer, Si 1-x G x alloy layer, Ge 1-x C x alloy layer (where 0 <x <1), etc. be able to.
【０１２３】（第１８の実施形態）本実施形態では、図
６に示すように、１枚の基板上に複数の電子放出素子を
アレイ状に形成して、電子放出素子アレイ６００を形成
する。(Eighteenth Embodiment) In this embodiment, as shown in FIG. 6, a plurality of electron-emitting devices are formed in an array on a single substrate, and an electron-emitting device array 600 is formed.
【０１２４】具体的には、ガラス基板１０１上に、Ｌｉ
を約１原子％〜約３０原子％含有するＡｌ−Ｌｉ合金か
らなる第１の導電性電極１０２を、厚さ約０．０５μｍ
〜約０．５μｍに真空蒸着法或いはスパッタ法により形
成する。その際に、適切なパターンのマスクを使用する
ことによって、４８０本の互いに電気的絶縁された矩形
の電極パターンとして形成する。Specifically, on a glass substrate 101, Li
A first conductive electrode 102 made of an Al—Li alloy containing about 1 at% to about 30 at% of
It is formed to a thickness of about 0.5 μm by a vacuum evaporation method or a sputtering method. At this time, by using a mask having an appropriate pattern, 480 rectangular electrode patterns which are electrically insulated from each other are formed.
【０１２５】次に、第１０の実施形態においてと同様
に、ＳｉＨ4、水素、及び酸素原子を含むガスを混合し
たガスを用いた平行平板容量結合型プラズマＣＶＤ法に
より、ａ−Ｓｉ：Ｈ薄膜を、厚さ約１ｎｍ〜約１００ｎ
ｍに形成して、第１の半導体層１０３とする。次に、Ｓ
ｉＨ4を水素で希釈した混合ガス（但し、希釈時の体積
比をＨ2／ＳｉＨ4＝１０以上とする）を用いて、非晶質
領域と微結晶領域とが混在している水素を含んだシリコ
ン薄膜を厚さ約１μｍ〜約５μｍに形成し、第２の半導
体層１０４とする。なお、第１及び第２の半導体層１０
３及び１０４の成膜時に、基板加熱温度は約２００℃〜
約４００℃、典型的には約２５０℃〜約３５０℃、圧力
は約０．２Ｔｏｒｒ〜約１．０Ｔｏｒｒ、典型的には約
０．５Ｔｏｒｒ〜約１Ｔｏｒｒ、高周波電極面積は約１
２０ｃｍ2、及び高周波電力は約５Ｗ〜約５０Ｗ、典型
的には約１０Ｗ〜約３０Ｗとする。このとき、第２の半
導体層１０４の表面４１１には、深さが約３０ｎｍ〜約
５００ｎｍの範囲の凹凸が形成されている。Next, as in the tenth embodiment, an a-Si: H thin film is formed by a parallel plate capacitively coupled plasma CVD method using a gas mixture of a gas containing SiH 4 , hydrogen, and oxygen atoms. From a thickness of about 1 nm to about 100 n
m so that the first semiconductor layer 103 is formed. Next, S
Using a mixed gas obtained by diluting iH 4 with hydrogen (provided that the volume ratio at the time of dilution is H 2 / SiH 4 = 10 or more), the mixed gas containing hydrogen in which an amorphous region and a microcrystalline region are mixed A silicon thin film having a thickness of about 1 μm to about 5 μm is formed as the second semiconductor layer 104. The first and second semiconductor layers 10
The substrate heating temperature is about 200 ° C.
About 400 ° C., typically about 250 ° C. to about 350 ° C., a pressure of about 0.2 Torr to about 1.0 Torr, typically about 0.5 Torr to about 1 Torr, and a high-frequency electrode area of about 1 Torr to about 1 Torr.
20 cm 2 , and high frequency power from about 5 W to about 50 W, typically from about 10 W to about 30 W. At this time, the surface 411 of the second semiconductor layer 104 has irregularities having a depth in the range of about 30 nm to about 500 nm.
【０１２６】続いて、ＳｉＨ4、水素、及び上記の酸素
原子を含むガスの混合ガスを用いて、同様のプラズマＣ
ＶＤ法により、ＳｉＯx膜（但し、ｘは０．２５以上且
つ２以下）を約０．３μｍ〜約０．５μｍの厚さで形成
し、絶縁体層１０５とする。さらに、Ａｕ、Ｃｕ、Ａ
ｌ、Ｃｒ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ａｇなどの金属か
らなる配線用の矩形電極３０１を、真空蒸着法或いはス
パッタ法により、第１の導電性電極１０２とは直交する
方向に所定のパターンのマスクを使用して計６４０個配
列する。続いて、第２の導電性電極１０６として、Ｐｔ
薄膜を厚さ約１ｎｍ〜約１００ｎｍ、典型的には約５ｎ
ｍ〜約２０ｎｍで、スパッタ法或いは真空蒸着法により
積層する。但し、このときに、第２の導電性電極１０６
は、適切なパターンのマスクを使用することによって、
４８０個×６４０個の島状電極１０６のアレイとして形
成し、個々の島状電極１０６は配線用電極３０１の何れ
か１本に電気的に接続させる。Subsequently, a similar plasma C was formed by using a mixed gas of SiH 4 , hydrogen, and the above-described gas containing oxygen atoms.
By a VD method, an SiO x film (where x is 0.25 or more and 2 or less) is formed with a thickness of about 0.3 μm to about 0.5 μm to form an insulator layer 105. Further, Au, Cu, A
A rectangular electrode 301 for wiring made of a metal such as l, Cr, Ti, Pt, Pd, Mo, and Ag is formed in a predetermined pattern in a direction orthogonal to the first conductive electrode 102 by a vacuum evaporation method or a sputtering method. Are arranged in total using the mask of (1). Subsequently, Pt is used as the second conductive electrode 106.
The thin film has a thickness of about 1 nm to about 100 nm, typically about 5 n
The layer is formed to a thickness of about m to about 20 nm by a sputtering method or a vacuum evaporation method. However, at this time, the second conductive electrode 106
By using an appropriately patterned mask,
An array of 480 × 640 island-shaped electrodes 106 is formed, and each of the island-shaped electrodes 106 is electrically connected to any one of the wiring electrodes 301.
【０１２７】以上によって、電子放出素子アレイ６００
が形成される。また、この電子放出素子アレイ６００に
対向するように陽極基板を配置することによって、電界
放出型ディスプレイ装置が構成される。As described above, the electron-emitting device array 600
Is formed. Further, a field emission display device is configured by disposing an anode substrate so as to face the electron emission element array 600.
【０１２８】この電子放出素子アレイ６００について、
第１の実施形態と同様に電子放出特性を調べた。その結
果、第１の導電性電極１０２と配線用電極３０１との間
に線順次に直流電圧を印加したところ、蛍光体層１０９
からの発光はモノクロ画像を表示した。さらに、１００
０時間以上の連続動作を行っても蛍光体層１０９の発光
輝度はほとんど変化せず、長寿命を有し且つ動作の安定
性に優れていることが確認できた。The electron-emitting device array 600 includes:
The electron emission characteristics were examined in the same manner as in the first embodiment. As a result, when a DC voltage was applied line-sequentially between the first conductive electrode 102 and the wiring electrode 301, the phosphor layer 109
A monochrome image was displayed for the emission from. In addition, 100
Even when the continuous operation was performed for 0 hours or more, the emission luminance of the phosphor layer 109 hardly changed, and it was confirmed that the phosphor layer 109 had a long life and was excellent in operation stability.
【０１２９】なお、絶縁体層１０５の構成材料として
は、Ｓｉ1-xＯx膜の代わりに、Ｓｉ1- xＮx膜（０＜ｘ＜
０．５７）、Ｓｉ1-xＣx膜（０＜ｘ＜１）、Ｇｅ1-xＣx
膜（０．３＜ｘ＜１）、Ｇｅ1-xＯx膜（０．２＜ｘ＜
１）、Ｇｅ1-xＮx膜（０．２＜ｘ＜０．５７）、水素化
非晶質カーボン（ａ−Ｃ：Ｈ）膜、ダイヤモンド膜、Ａ
ｌＮ膜、ＢＮ膜、Ａｌ2Ｏ3膜、ＭｇＯ膜、ＣａＦ2膜、
ＭｇＦ2膜など、第２の半導体層１０４の構成材料より
も大きい禁止帯幅を有する材料で有れば、同様の効果が
得られる。As a constituent material of the insulator layer 105, instead of the Si 1 -x O x film, a Si 1- x N x film (0 <x <
0.57), Si 1-x C x film (0 <x <1), Ge 1-x C x
Film (0.3 <x <1), Ge 1-x O x film (0.2 <x <
1), Ge 1-x N x layer (0.2 <x <0.57), hydrogenated amorphous carbon (a-C: H) film, a diamond film, A
1N film, BN film, Al 2 O 3 film, MgO film, CaF 2 film,
A similar effect can be obtained by using a material having a larger band gap than the material of the second semiconductor layer 104, such as an MgF 2 film.
【０１３０】カラー画像を表示するためには、蛍光体層
１０９として、アレイ状に設けられた複数の第２の導電
性電極１０６の各々に対応してＲ、Ｇ、Ｂを発色する３
種類の蛍光体を配置させればよい。In order to display a color image, R, G, and B colors corresponding to each of the plurality of second conductive electrodes 106 provided in an array are used as the phosphor layer 109.
What kind of phosphor may be arranged.
【０１３１】また、第１の導電性電極１０２、配線用電
極３０１、及び第２の導電性電極１０６を形成する際
に、上記ではマスクを使用しているが、フォトリソグラ
フィ法やリフトオフ法を使用しても、所期の電極パター
ンが形成できる。In forming the first conductive electrode 102, the wiring electrode 301, and the second conductive electrode 106, a mask is used in the above, but a photolithography method or a lift-off method is used. In this case, an intended electrode pattern can be formed.
【０１３２】[0132]
【発明の効果】以上のように、本発明によれば、動作電
流が大きく且つエミッタ部の劣化が無い、長寿命で動作
安定性及び信頼性に優れた電子放出素子が提供される。
この電子放出素子は、容易に製造可能である。As described above, according to the present invention, there is provided an electron-emitting device which has a large operating current, does not deteriorate the emitter section, has a long life, and has excellent operation stability and reliability.
This electron-emitting device can be easily manufactured.
【図１】本発明のある実施形態における電子放出素子、
及びそれを用いて構成される電界放出型ディスプレイ装
置の構成を模式的に示す図である。FIG. 1 shows an electron-emitting device according to an embodiment of the present invention;
FIG. 1 is a diagram schematically illustrating a configuration of a field emission display device configured using the same.
【図２】本発明の他の実施形態における電子放出素子、
及びそれを用いて構成される電界放出型ディスプレイ装
置の構成を模式的に示す図である。FIG. 2 shows an electron-emitting device according to another embodiment of the present invention;
FIG. 1 is a diagram schematically illustrating a configuration of a field emission display device configured using the same.
【図３】図１に示す電子放出素子をアレイ状に構成した
本発明の電子放出素子アレイの構成を模式的に示す図で
ある。FIG. 3 is a diagram schematically showing a configuration of an electron-emitting device array of the present invention in which the electron-emitting devices shown in FIG. 1 are arranged in an array.
【図４】本発明の他の実施形態における電子放出素子、
及びそれを用いて構成される電界放出型ディスプレイ装
置の構成を模式的に示す図である。FIG. 4 shows an electron-emitting device according to another embodiment of the present invention;
FIG. 1 is a diagram schematically illustrating a configuration of a field emission display device configured using the same.
【図５】図４の電子放出素子の界面部の形状を模式的に
示す拡大図である。FIG. 5 is an enlarged view schematically showing the shape of the interface of the electron-emitting device of FIG. 4;
【図６】図４に示す電子放出素子をアレイ状に構成した
本発明の電子放出素子アレイの構成を模式的に示す図で
ある。6 is a diagram schematically showing a configuration of an electron-emitting device array of the present invention in which the electron-emitting devices shown in FIG. 4 are configured in an array.
【図７】従来技術による電子放出素子の構成を模式的に
示す図である。FIG. 7 is a diagram schematically showing a configuration of an electron-emitting device according to a conventional technique.
１０１、１０７ ガラス基板 １０２ 第１の導電性電極 １０３ 第１の半導体層 １０４ 第２の半導体層 １０５ 絶縁体層 １０６ 第２の導電性電極 １０８ 透明導電性電極 １０９ 蛍光体層 １１０、１１１ 直流電源 ２０１ 傾斜層 ３０１ 配線用電極 ４１１ 界面 １００、２００、４００ 電子放出素子 １５０ 陽極基板 ３００、６００ 電子放出素子アレイ １０００、２０００、４０００ 電子放出素子型ディス
プレイ装置101, 107 Glass substrate 102 First conductive electrode 103 First semiconductor layer 104 Second semiconductor layer 105 Insulator layer 106 Second conductive electrode 108 Transparent conductive electrode 109 Phosphor layer 110, 111 DC power supply 201 Inclined layer 301 Wiring electrode 411 Interface 100, 200, 400 Electron-emitting device 150 Anode substrate 300, 600 Electron-emitting device array 1000, 2000, 4000 Electron-emitting device display device
Claims (8)
ゲンラジカルを接触させて凹凸形状を形成する工程と、 該第１の導電性電極の表面に、第１の半導体膜、第２の
半導体層、絶縁体層、及び第２の導電性電極を順次形成
する工程と、を包含する、電子放出素子の製造方法。A step of forming a first conductive electrode; a step of forming a concavo-convex shape by contacting a surface of the first conductive electrode with a halogen ion or a halogen radical; Forming a first semiconductor film, a second semiconductor layer, an insulator layer, and a second conductive electrode on the surface of the electrode in that order.
０以上に希釈した混合ガスをグロー放電にて分解するこ
とによって、該第１の導電性電極の表面に第１の半導体
層及び第２の半導体層を順次形成する工程と、 該第２の半導体層の表面に、絶縁体層及び第２の導電性
電極を順次形成する工程と、を包含する、電子放出素子
の製造方法。2. A step of forming a first conductive electrode, wherein a gas containing silicon atoms is hydrogen gas at a volume ratio of 1: 1.
A step of sequentially forming a first semiconductor layer and a second semiconductor layer on the surface of the first conductive electrode by decomposing a mixed gas diluted to 0 or more by glow discharge; Forming an insulator layer and a second conductive electrode sequentially on the surface of the layer.
び第２の半導体層を順次形成する工程と、 該第１の半導体層或いは該第２の半導体層の表面にハロ
ゲンイオン或いはハロゲンラジカルを接触させて凹凸形
状を形成する工程と、 該第２の半導体層の表面に、絶縁体層及び第２の導電性
電極を順次形成する工程と、を包含する、電子放出素子
の製造方法。3. A step of sequentially forming a first conductive electrode, a first semiconductor layer, and a second semiconductor layer; and forming a halogen ion or a surface on the surface of the first semiconductor layer or the second semiconductor layer. Manufacturing an electron-emitting device, comprising the steps of: forming a concavo-convex shape by contacting a halogen radical; and sequentially forming an insulator layer and a second conductive electrode on the surface of the second semiconductor layer. Method.
び第２の半導体層を順次形成する工程と、 該第１及び第２の半導体層を加熱して、少なくとも該第
２の半導体層の内部に微結晶を成長させる工程と、 該第２の半導体層の表面に、絶縁体層及び第２の導電性
電極を順次形成する工程と、を包含する、電子放出素子
の製造方法。4. A step of sequentially forming a first conductive electrode, a first semiconductor layer, and a second semiconductor layer; and heating the first and second semiconductor layers to form at least the second semiconductor layer. A method for manufacturing an electron-emitting device, comprising: a step of growing microcrystals inside a semiconductor layer; and a step of sequentially forming an insulator layer and a second conductive electrode on a surface of the second semiconductor layer. .
法に従って前記電子放出素子を形成する工程と、 蛍光体層を表面に有する陽極基板を形成する工程と、 該電子放出素子の前記第２の導電性電極の表面と該陽極
基板の該蛍光体層とを対向させ、該第２の導電性電極の
表面が該蛍光体層に対する電子放出源として機能するよ
うに配置する工程と、を包含する、電界放出型ディスプ
レイ装置の製造方法。5. A step of forming the electron-emitting device according to the method of manufacturing an electron-emitting device according to claim 1, forming an anode substrate having a phosphor layer on a surface thereof, Disposing the surface of the second conductive electrode and the phosphor layer of the anode substrate to face each other, and arranging the surface of the second conductive electrode so as to function as an electron emission source for the phosphor layer. A method for manufacturing a field emission display device.
法に従って前記電子放出素子を形成する工程と、 蛍光体層を表面に有する陽極基板を形成する工程と、 該電子放出素子の前記第２の導電性電極の表面と該陽極
基板の該蛍光体層とを対向させ、該第２の導電性電極の
表面が該蛍光体層に対する電子放出源として機能するよ
うに配置する工程と、を包含する、電界放出型ディスプ
レイ装置の製造方法。6. A step of forming the electron-emitting device according to the method of manufacturing an electron-emitting device according to claim 2, a step of forming an anode substrate having a phosphor layer on a surface thereof, Disposing the surface of the second conductive electrode and the phosphor layer of the anode substrate so as to face each other, and arranging the surface of the second conductive electrode so as to function as an electron emission source for the phosphor layer. A method for manufacturing a field emission display device.
法に従って前記電子放出素子を形成する工程と、 蛍光体層を表面に有する陽極基板を形成する工程と、 該電子放出素子の前記第２の導電性電極の表面と該陽極
基板の該蛍光体層とを対向させ、該第２の導電性電極の
表面が該蛍光体層に対する電子放出源として機能するよ
うに配置する工程と、を包含する、電界放出型ディスプ
レイ装置の製造方法。7. A step of forming the electron-emitting device according to the method of manufacturing an electron-emitting device according to claim 3, a step of forming an anode substrate having a phosphor layer on a surface thereof, Disposing the surface of the second conductive electrode and the phosphor layer of the anode substrate to face each other, and arranging the surface of the second conductive electrode so as to function as an electron emission source for the phosphor layer. A method for manufacturing a field emission display device.
法に従って前記電子放出素子を形成する工程と、 蛍光体層を表面に有する陽極基板を形成する工程と、 該電子放出素子の前記第２の導電性電極の表面と該陽極
基板の該蛍光体層とを対向させ、該第２の導電性電極の
表面が該蛍光体層に対する電子放出源として機能するよ
うに配置する工程と、を包含する、電界放出型ディスプ
レイ装置の製造方法。8. A step of forming the electron-emitting device according to the method of manufacturing an electron-emitting device according to claim 4, a step of forming an anode substrate having a phosphor layer on a surface thereof, Disposing the surface of the second conductive electrode and the phosphor layer of the anode substrate to face each other, and arranging the surface of the second conductive electrode so as to function as an electron emission source for the phosphor layer. A method for manufacturing a field emission display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001341152A JP3454803B2 (en) | 1997-08-27 | 2001-11-06 | Method of manufacturing electron-emitting device and method of manufacturing field-emission display device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-268477 | 1997-01-10 | ||
| JP23059297 | 1997-08-27 | ||
| JP9-230592 | 1997-08-27 | ||
| JP26847797 | 1997-10-01 | ||
| JP2001341152A JP3454803B2 (en) | 1997-08-27 | 2001-11-06 | Method of manufacturing electron-emitting device and method of manufacturing field-emission display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23928498A Division JP3387011B2 (en) | 1997-08-27 | 1998-08-25 | ELECTRON EMITTING ELEMENT, FIELD EMISSION DISPLAY DEVICE USING THE SAME, AND METHOD OF MANUFACTURING THEM |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002197970A true JP2002197970A (en) | 2002-07-12 |
| JP3454803B2 JP3454803B2 (en) | 2003-10-06 |
Family
ID=27331673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001341152A Expired - Fee Related JP3454803B2 (en) | 1997-08-27 | 2001-11-06 | Method of manufacturing electron-emitting device and method of manufacturing field-emission display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454803B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016009484A1 (en) * | 2014-07-14 | 2016-01-21 | パイオニア株式会社 | Electron emitting element array, image pickup device, and method for manufacturing electron emitting element array |
-
2001
- 2001-11-06 JP JP2001341152A patent/JP3454803B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016009484A1 (en) * | 2014-07-14 | 2016-01-21 | パイオニア株式会社 | Electron emitting element array, image pickup device, and method for manufacturing electron emitting element array |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3454803B2 (en) | 2003-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274881B1 (en) | Electron emission element having semiconductor emitter with localized state, field emission type display device using the same, and method for producing the element and the device | |
| US7811625B2 (en) | Method for manufacturing electron-emitting device | |
| US6780075B2 (en) | Method of fabricating nano-tube, method of manufacturing field-emission type cold cathode, and method of manufacturing display device | |
| JP3269065B2 (en) | Electronic device | |
| US20060061289A1 (en) | Electron emission device, electron source, and image display having dipole layer | |
| JP2002150922A (en) | Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture | |
| KR20020015707A (en) | Method of creating a field electron emission material and field electron emitter comprising said material | |
| US7405092B2 (en) | Method of manufacturing electron-emitting device and method of manufacturing image display apparatus | |
| US20020115269A1 (en) | Method of depositing amorphous silicon based films having controlled conductivity | |
| JP2009032443A (en) | Electron emission element, electron source, image display device, and information display reproduction system | |
| US6352910B1 (en) | Method of depositing amorphous silicon based films having controlled conductivity | |
| JP2004006205A (en) | Electrode and device using same | |
| JP3387011B2 (en) | ELECTRON EMITTING ELEMENT, FIELD EMISSION DISPLAY DEVICE USING THE SAME, AND METHOD OF MANUFACTURING THEM | |
| JP3454803B2 (en) | Method of manufacturing electron-emitting device and method of manufacturing field-emission display device | |
| JP2002352694A (en) | Electrode, electron emission element and device using it | |
| KR100803210B1 (en) | Field emission electrode using carbon nanotubes and method of fabricating the same | |
| JP3086445B2 (en) | Method of forming field emission device | |
| KR100464007B1 (en) | Mim emitter of field emission device and manufacturing method thereof | |
| JP2006260790A (en) | Minute electron source device, cathode panel, and manufacturing method thereof | |
| KR100376201B1 (en) | Active Matrix Type Field Emission Display Device Having Carbon Nanotube Film and Method of fabricating the same | |
| JP4490975B2 (en) | Field emission display based on fiber | |
| JP2002216615A (en) | Manufacturing method of field electron emitter | |
| KR100493696B1 (en) | the manufacturing method for FED by CNTs | |
| KR20020005794A (en) | Carbon nano tube field emission element and apparatus using it | |
| KR20000008722A (en) | Manufacturing method of diamond electron emitter array using select growth method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030715 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |