JP2002184939A - Power module - Google Patents
Power moduleInfo
- Publication number
- JP2002184939A JP2002184939A JP2000380202A JP2000380202A JP2002184939A JP 2002184939 A JP2002184939 A JP 2002184939A JP 2000380202 A JP2000380202 A JP 2000380202A JP 2000380202 A JP2000380202 A JP 2000380202A JP 2002184939 A JP2002184939 A JP 2002184939A
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- power module
- wiring
- control board
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、インバータ等の電
力変換に用いられるパワーモジュールに関し、特に、制
御回路の誤動作を防止したパワーモジュールに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power module used for power conversion of an inverter or the like, and more particularly to a power module in which a control circuit is prevented from malfunctioning.
【０００２】[0002]
【従来の技術】図１０は、従来のパワーモジュールの１
つであるインテリジェント・パワー・モジュール（ＩＰ
Ｍ）の断面図である。全体が１００で示されるパワーモ
ジュールは、筐体１とベース板２とを含む。ベース板２
上には、絶縁基板３が設けられている。絶縁基板３の表
面及び裏面には、金属パターンが形成されており（図示
せず）、裏面の金属パターンとベース板２とが半田等の
導電性材料により接続されている。また、表面の金属パ
ターン上には、ＩＧＢＴ４やダイオード５が設けられて
いる。ＩＧＢＴ４等は主電極６と電気的に接続され、パ
ワーモジュールの主回路配線を形成している。また、筐
体１には、絶縁基板３上のＩＧＢＴ４を制御する制御回
路（図示せず）が設けられた制御基板７が固定されてい
る。制御回路とＩＧＢＴ４等とは、中継端子８、ボンデ
ィングワイヤ９で接続されている。2. Description of the Related Art FIG. 10 shows a conventional power module.
Intelligent Power Module (IP
It is sectional drawing of M). The power module generally designated by 100 includes a housing 1 and a base plate 2. Base plate 2
An insulating substrate 3 is provided thereon. A metal pattern (not shown) is formed on the front surface and the back surface of the insulating substrate 3, and the metal pattern on the back surface and the base plate 2 are connected by a conductive material such as solder. The IGBT 4 and the diode 5 are provided on the metal pattern on the surface. The IGBT 4 and the like are electrically connected to the main electrode 6 and form a main circuit wiring of the power module. Further, a control board 7 provided with a control circuit (not shown) for controlling the IGBT 4 on the insulating board 3 is fixed to the housing 1. The control circuit and the IGBT 4 and the like are connected by a relay terminal 8 and a bonding wire 9.
【０００３】図１１は、パワーモジュール１００に含ま
れる絶縁基板３の上面図である。また、図１２は、３相
インバータの１相分を構成するパワーモジュールの簡略
化した回路構成を示したものである。なお、３相インバ
ータの３相分をパワーモジュール１台で構成している場
合もあるが、１相分に着目すると、その回路構成は、図
１２と同様である。図１１に示すように、絶縁基板３の
上には、正極側コレクタパターン１０と負極側コレクタ
パターン１１とが形成されている。正極側コレクタパタ
ーン１０の上には、ダイオード５のカソード電極とＩＧ
ＢＴ４のコレクタ電極とが正極側コレクタパターン１０
に接続するように、ダイオード５、ＩＧＢＴ４が搭載さ
れている。同様に、負極側のコレクタパターン１１上に
も、ダイオード５とＩＧＢＴ４とが搭載されている。FIG. 11 is a top view of the insulating substrate 3 included in the power module 100. FIG. 12 shows a simplified circuit configuration of a power module constituting one phase of a three-phase inverter. In some cases, the three phases of the three-phase inverter may be configured by one power module, but when focusing on one phase, the circuit configuration is the same as that in FIG. As shown in FIG. 11, a positive electrode side collector pattern 10 and a negative electrode side collector pattern 11 are formed on the insulating substrate 3. A cathode electrode of the diode 5 and an IG
The collector electrode of BT4 is the collector pattern 10 on the positive electrode side.
The diode 5 and the IGBT 4 are mounted so as to be connected to the. Similarly, the diode 5 and the IGBT 4 are also mounted on the collector pattern 11 on the negative electrode side.
【０００４】正極側電極１２と正極側コレクタパターン
１０との間、ＩＧＢＴ４のエミッタ電極とダイオード５
のアノード電極との間、ダイオード５のアノード電極と
負極側コレクタパターン１１との間は、それぞれボンデ
ィングワイヤ１４により接続されている。また、負極側
電極１３、ＩＧＢＴ４のエミッタ電極、ダイオード５の
アノード電極の間もボンディングワイヤ１４により接続
されている。更に、負極側コレクタパターン１１と交流
側電極１５との間もボンディングワイヤ１４により接続
されている。Between the positive electrode 12 and the positive collector pattern 10, the emitter electrode of the IGBT 4 and the diode 5
And the anode electrode of the diode 5 and the negative electrode-side collector pattern 11 are connected by bonding wires 14, respectively. The bonding wire 14 also connects between the negative electrode 13, the emitter electrode of the IGBT 4, and the anode electrode of the diode 5. Further, the negative electrode side collector pattern 11 and the AC side electrode 15 are also connected by a bonding wire 14.
【０００５】図１２は、３相インバータの１相分を構成
するパワーモジュールの簡略化した回路構成を示したも
のである。図示はしていないが、交流側電極１５には負
荷が接続される。パワーモジュール１００の制御回路に
より、駆動回路１、２が２つのＩＧＢＴ４を交互にオン
／オフさせると、交流側電極は交互に、正極及び負極の
電位となり、交流側電極に接続される負荷には交流電流
が供給される。FIG. 12 shows a simplified circuit configuration of a power module constituting one phase of a three-phase inverter. Although not shown, a load is connected to the AC electrode 15. When the drive circuits 1 and 2 alternately turn on / off the two IGBTs 4 by the control circuit of the power module 100, the AC side electrode alternately becomes the potential of the positive electrode and the negative electrode, and the load connected to the AC side electrode An alternating current is supplied.
【０００６】[0006]
【発明が解決しようとする課題】ＩＧＢＴ等のパワー素
子の高性能化により、パワーモジュール１００のＩＧＢ
Ｔ４を流れる電流の大電流化、スイッチング速度の高速
化が図られると、スイッチング時に発生する磁界強度が
大きくなる。その結果、パワー半導体モジュール内部の
主回路配線と、パワー部上方に位置する制御基板上の制
御回路配線パターン間に存在する相互インダクタンスに
より、スイッチング時に、パワー半導体モジュール内部
の主回路配線を流れる電流により発生する磁界が、制御
回路の動作に影響を及ぼす可能性が高くなる。更に、パ
ワー半導体モジュールの小型化により、制御基板とパワ
ー部間の距離が短くなると、その影響はいっそう大きな
ものとなる。特に、ＧＮＤは、すべての信号の基準電位
であるため、その電位は十分に安定している必要があ
る。By improving the performance of power devices such as IGBTs, the IGB of the power module 100 can be improved.
If the current flowing through T4 is increased and the switching speed is increased, the intensity of the magnetic field generated at the time of switching increases. As a result, due to the mutual inductance existing between the main circuit wiring inside the power semiconductor module and the control circuit wiring pattern on the control board located above the power part, the current flowing through the main circuit wiring inside the power semiconductor module during switching is reduced. There is a high possibility that the generated magnetic field affects the operation of the control circuit. Further, when the distance between the control board and the power unit is shortened due to the miniaturization of the power semiconductor module, the effect becomes even greater. In particular, since GND is a reference potential of all signals, its potential needs to be sufficiently stable.
【０００７】このような状況において、スイッチング時
に発生する磁界が鎖交するように、制御回路にループ状
のＧＮＤ配線が形成されていた場合、このループ状のＧ
ＮＤ配線に誘導電流が流れるためＧＮＤ電位が変動し、
その結果、制御回路が誤動作する可能性が生じてくる。In such a situation, when a loop-shaped GND wiring is formed in the control circuit so that the magnetic field generated at the time of switching is linked, the loop-shaped GND wiring is formed.
Since the induced current flows through the ND wiring, the GND potential fluctuates,
As a result, there is a possibility that the control circuit malfunctions.
【０００８】即ち、図１３の制御基板７の断面図に示す
ように、制御回路に用いられるＩＣ１７では、ＧＮＤピ
ン２０が対向して設けられている。また、ＧＮＤピン２
０の間は、ＩＣ１７の内部の配線１６により接続されて
いる。従って、板状のＧＮＤパターン１８を内部に有す
る制御基板７にＧＮＤピン２０を載置し、ＧＮＤピン２
０を、スルーホール１９を介してＧＮＤパターン１８に
接続させた場合、ＧＮＤラインのループ（以下、「ＧＮ
Ｄループ」という。）が形成される。また、ＧＮＤピン
２０を制御基板表面に設けたＧＮＤ配線パターンで接続
したとしても、同様に、ＧＮＤループが形成される。こ
のようなＧＮＤループが形成されるにも関わらず、従来
のパワー半導体モジュール１００では、制御用ＩＣ１４
の実装方法に関し、パワー半導体モジュール内部の主回
路配線を流れる電流により発生する磁界の影響が十分に
考慮されていなかった。That is, as shown in the sectional view of the control board 7 in FIG. 13, in the IC 17 used for the control circuit, the GND pins 20 are provided to face each other. Also, GND pin 2
Between 0, they are connected by the wiring 16 inside the IC 17. Therefore, the GND pins 20 are placed on the control board 7 having the plate-shaped GND pattern 18 therein, and the GND pins 2
0 is connected to the GND pattern 18 through the through hole 19, a loop of the GND line (hereinafter, “GN
"D loop". ) Is formed. Further, even if the GND pins 20 are connected by a GND wiring pattern provided on the surface of the control board, a GND loop is similarly formed. In spite of such a GND loop being formed, in the conventional power semiconductor module 100, the control IC 14
With respect to the mounting method, the effect of a magnetic field generated by a current flowing through a main circuit wiring inside the power semiconductor module has not been sufficiently considered.
【０００９】図１４に示すように、パワー半導体モジュ
ール内部の主回路配線導体を流れる電流方向２１と、制
御用ＩＣ１４の両端に存在するＧＮＤピンとが平行とな
るように配置すると、主回路配線を流れる電流により発
生する磁界２２が、上記ＧＮＤループに鎖交する。その
結果、ＧＮＤループに誘導電流が誘起され、すべての信
号の基準電位であるＧＮＤ電位が変動するため、制御回
路の誤動作を引き起こす可能性がある。特に、主回路配
線に流れる電流のスイッチング速度の高速化や大電流化
により、かかる誤動作が発生しやすい状況となる。な
お、主回路配線の電流方向２１は、絶縁基板３上に設け
られた主回路配線を電流が流れる方向をいい、特に、Ｉ
ＧＢＴ４とダイオード５との間を最短で接続する配線の
方向をいう。As shown in FIG. 14, when the direction of current 21 flowing through the main circuit wiring conductor inside the power semiconductor module and the GND pins existing at both ends of the control IC 14 are arranged in parallel, the current flows through the main circuit wiring. A magnetic field 22 generated by an electric current is linked to the GND loop. As a result, an induced current is induced in the GND loop, and the GND potential, which is the reference potential of all signals, fluctuates, which may cause a malfunction of the control circuit. In particular, such a malfunction is likely to occur due to an increase in the switching speed of the current flowing through the main circuit wiring and an increase in the current. Note that the current direction 21 of the main circuit wiring refers to the direction in which current flows through the main circuit wiring provided on the insulating substrate 3.
It refers to the direction of the wiring that connects between the GBT 4 and the diode 5 in the shortest way.
【００１０】そこで、本発明は、スイッチング時に発生
する磁界のＧＮＤループへの鎖交を回避することによ
り、ＧＮＤ電位の変動を無くし、制御回路の誤動作を防
止したパワーモジュールを提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a power module in which a magnetic field generated at the time of switching is prevented from interlinking with a GND loop, thereby eliminating a change in a GND potential and preventing a malfunction of a control circuit. I do.
【００１１】[0011]
【課題を解決するための手段】本発明は、絶縁基板と制
御基板とが筐体内に設けられたパワーモジュールであっ
て、パワー素子と該パワー素子に接続された主回路配線
とが設けられた絶縁基板と、該パワー素子を制御するＩ
Ｃと該ＩＣに接続された制御回路配線とが設けられた制
御基板であって、該ＩＣに含まれるＧＮＤラインと該制
御回路配線に含まれるＧＮＤラインとからＧＮＤループ
が形成された該制御基板とを含み、該主回路配線を流れ
る電流により発生する磁界が、該ＧＮＤループに誘導電
流を発生させないようにしたことを特徴とするパワーモ
ジュールである。このようにＧＮＤループに誘導電流を
発生させないことにより、制御回路のＧＮＤ電位の変動
を防止できる。この結果、制御回路の誤動作が防止で
き、動作の安定したパワーモジュールを得ることが可能
となる。SUMMARY OF THE INVENTION The present invention is a power module in which an insulating substrate and a control substrate are provided in a housing, wherein a power element and a main circuit wiring connected to the power element are provided. An insulating substrate and an I for controlling the power element.
A control board provided with C and control circuit wiring connected to the IC, wherein the control board has a GND loop formed from a GND line included in the IC and a GND line included in the control circuit wiring And a magnetic field generated by a current flowing through the main circuit wiring does not generate an induced current in the GND loop. By not generating an induced current in the GND loop in this way, it is possible to prevent a change in the GND potential of the control circuit. As a result, malfunction of the control circuit can be prevented, and a power module with stable operation can be obtained.
【００１２】また、本発明は、上記ＧＮＤループを含む
平面が、上記主回路配線の配線方向に対して略垂直であ
ることを特徴とするパワーモジュールでもある。このよ
うな配置とすることにより、ＧＮＤループへの誘導電流
の発生を防止することが可能となるからである。The present invention is also a power module, wherein a plane including the GND loop is substantially perpendicular to a wiring direction of the main circuit wiring. This is because such an arrangement makes it possible to prevent generation of an induced current in the GND loop.
【００１３】上記主回路配線の方向が、上記絶縁基板上
に設けられた上記パワー素子と該パワー素子と接続され
るダイオードとを接続する配線方向であることを特徴と
するパワーモジュールでもある。ＧＮＤループを含む平
面を、配線方向に対して略垂直に配置することにより、
ＧＮＤループへの誘導電流の発生を有効に防止できるか
らである。[0013] In the power module, the direction of the main circuit wiring may be a wiring direction for connecting the power element provided on the insulating substrate and a diode connected to the power element. By arranging the plane including the GND loop substantially perpendicular to the wiring direction,
This is because generation of an induced current to the GND loop can be effectively prevented.
【００１４】また、上記ＩＣが、そのパッケージの両側
に対向配置された２つのＧＮＤピンを有し、上記ＧＮＤ
ループを含む平面が、２つの該ＧＮＤピンを含む平面を
含むことを特徴とするパワーモジュールでもある。かか
る配置とすることにより、ＧＮＤループへの誘導電流の
発生を有効に防止できるからである。The IC has two GND pins disposed on both sides of the package so as to face each other.
The power module is also characterized in that the plane including the loop includes a plane including the two GND pins. This is because, by adopting such an arrangement, generation of an induced current to the GND loop can be effectively prevented.
【００１５】また、上記制御回路配線に含まれるＧＮＤ
ラインが、上記制御基板上に積層された板状配線からな
ることを特徴とするパワーモジュールでもある。かかる
構造を用いることにより、ＧＮＤループにより形成され
る面積を小さくでき、ＧＮＤループへの磁界の影響を低
減できるからである。Further, the GND included in the control circuit wiring
The power module is also characterized in that the line is formed of plate-shaped wiring laminated on the control board. By using such a structure, the area formed by the GND loop can be reduced, and the effect of the magnetic field on the GND loop can be reduced.
【００１６】更に、上記制御基板が、内部に板状の導電
層を含むことを特徴とするパワーモジュールでもある。
かかる板状の導電層は、磁界に対するシールドとして機
能し、鎖交磁束の低減が可能である。Further, the power module is characterized in that the control board includes a plate-shaped conductive layer inside.
Such a plate-shaped conductive layer functions as a shield against a magnetic field, and can reduce linkage magnetic flux.
【００１７】上記導電層は、上記板状配線と１のスルー
ホールで電気的に接続されたことが好ましい。導電層と
板状配線とを接続することにより、ＧＮＤ電位を更に安
定させることができる。また、１のスルーホールにより
両者が接続されるため、新たなＧＮＤループが形成され
ることもない。It is preferable that the conductive layer is electrically connected to the plate-shaped wiring through one through hole. By connecting the conductive layer and the plate-shaped wiring, the GND potential can be further stabilized. Further, since both are connected by one through hole, no new GND loop is formed.
【００１８】[0018]
【発明の実施の形態】実施の形態１．図１は、本実施の
形態にかかるパワーモジュールの制御基板７の上面図で
ある。かかる制御基板７が含まれるパワーモジュールの
断面は、図１０に示すパワーモジュール１００と同様で
ある。ただし、本実施の形態にかかるパワーモジュール
では、制御基板７において、ＩＣ１７の対向するＧＮＤ
ピン２０を結ぶ方向が、主回路配線の電流方向２１と略
垂直に配置されている点で、従来のパワーモジュール１
００とは異なっている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a top view of the control board 7 of the power module according to the present embodiment. The cross section of the power module including the control board 7 is the same as that of the power module 100 shown in FIG. However, in the power module according to the present embodiment, in the control board 7, the GND opposed to the IC 17 is used.
The conventional power module 1 has a point that the direction connecting the pins 20 is substantially perpendicular to the current direction 21 of the main circuit wiring.
00 is different.
【００１９】図２は、パワーモジュールに含まれる制御
基板７の断面図であり、図１３と同一符号は、同一又は
相当箇所を示す。図２に示すように、本実施の形態にか
かるパワーモジュールでは、ＩＣ１７のＧＮＤラインと
制御基板のＧＮＤラインから形成されるＧＮＤループを
含む平面（紙面に含まれる平面）が、主回路配線の電流
方向２１と略垂直となっている。FIG. 2 is a sectional view of the control board 7 included in the power module. The same reference numerals as those in FIG. 13 indicate the same or corresponding parts. As shown in FIG. 2, in the power module according to the present embodiment, a plane including a GND loop formed from the GND line of the IC 17 and the GND line of the control board (a plane included in the paper) is a current of the main circuit wiring. It is substantially perpendicular to the direction 21.
【００２０】主回路配線の電流方向２１がＧＮＤループ
を含む平面に略垂直に配置されるため、スイッチング時
に主回路配線の周囲に発生する磁界２２は、ＧＮＤルー
プを含む平面と鎖交しない。この結果、主回路配線の電
流がオン／オフされても、ＧＮＤループに誘導電流が発
生せず、ＧＮＤ電位の変動を防止できる。従って、制御
回路の誤動作が防止でき、動作の安定したパワーモジュ
ールを得ることができる。Since the current direction 21 of the main circuit wiring is arranged substantially perpendicular to the plane including the GND loop, the magnetic field 22 generated around the main circuit wiring during switching does not interlink with the plane including the GND loop. As a result, even if the current of the main circuit wiring is turned on / off, no induced current is generated in the GND loop, and the fluctuation of the GND potential can be prevented. Therefore, malfunction of the control circuit can be prevented, and a power module with stable operation can be obtained.
【００２１】制御回路に、ＩＣ１７が２つ載置されてい
る場合には、図１に示すように、それぞれのＩＣ１７の
ＧＮＤ端子２０を結ぶ方向が、主回路配線の電流方向２
１に対して略垂直になるように配置される。２つのＩＣ
１７の配置は、図１のように配置しても、図３のように
配置してもかまわない。When two ICs 17 are mounted on the control circuit, as shown in FIG. 1, the direction connecting the GND terminals 20 of each IC 17 is the current direction 2 of the main circuit wiring.
1 are arranged so as to be substantially perpendicular to the first. Two ICs
17 may be arranged as shown in FIG. 1 or as shown in FIG.
【００２２】図４は、例えば３相インバータを構成する
パワーモジュールの絶縁基板の上面図である。かかる絶
縁基板には、図１１の絶縁基板に設けられた回路と同じ
回路が３組並列に配置されている。図１１と同一符号
は、同一又は相当箇所を示す。図４において、主回路配
線の配線方向は、符号２１で示す方向となる。FIG. 4 is a top view of an insulating substrate of a power module constituting, for example, a three-phase inverter. On this insulating substrate, three sets of the same circuits as those provided on the insulating substrate of FIG. 11 are arranged in parallel. The same reference numerals as those in FIG. 11 indicate the same or corresponding parts. In FIG. 4, the wiring direction of the main circuit wiring is the direction indicated by reference numeral 21.
【００２３】図５は、図４の絶縁基板を備えたパワーモ
ジュールに使用される制御基板７の上面図である。図５
から明らかなように、図１に示す２つのＩＣ１７からな
る組が、３組並べて配置されている。それぞれのＩＣ１
７のＧＮＤピン２０を結ぶ方向は、主回路配線の配線方
向２１と略垂直となる。FIG. 5 is a top view of a control board 7 used in a power module having the insulating board of FIG. FIG.
As is clear from FIG. 1, three sets of two ICs 17 shown in FIG. 1 are arranged side by side. Each IC1
The direction connecting the 7 GND pins 20 is substantially perpendicular to the wiring direction 21 of the main circuit wiring.
【００２４】このように配置することにより、スイッチ
ング時に主回路配線の周囲に発生するそれぞれの磁界
は、それぞれの制御回路のＧＮＤループを含む平面と鎖
交しない。この結果、それぞれのＧＮＤループに誘導電
流が発生せず、ＧＮＤ電位の変動を防止できる。従っ
て、制御回路全体の誤動作が防止され、動作の安定した
パワーモジュールを得ることができる。なお、制御基板
７上のＩＣ１７は、図６のように配置しても構わない。With this arrangement, each magnetic field generated around the main circuit wiring at the time of switching does not interlink with the plane including the GND loop of each control circuit. As a result, no induced current is generated in each of the GND loops, and fluctuations in the GND potential can be prevented. Therefore, malfunction of the entire control circuit is prevented, and a power module with stable operation can be obtained. The IC 17 on the control board 7 may be arranged as shown in FIG.
【００２５】実施の形態２．図７は、本実施の形態にか
かるパワーモジュールに含まれる制御基板７の断面図で
ある。本実施の形態にかかるパワーモジュールでは、制
御基板７において、ＩＣ１７の対向するＧＮＤピン２０
を結ぶ方向が、主回路配線の電流方向２１と略垂直に配
置されている。また、制御基板７の内部に形成された板
状のＧＮＤパターン１８に代えて、制御基板７の表面に
板状のＧＮＤパターン２３が形成されている。ＧＮＤル
ープは、ＩＣ１７のＧＮＤラインとＧＮＤパターン２３
から形成される。他の構成部分は、図１３と同じであ
る。Embodiment 2 FIG. 7 is a sectional view of the control board 7 included in the power module according to the present embodiment. In the power module according to the present embodiment, on the control board 7, the opposite GND pin 20 of the IC 17 is used.
Are arranged substantially perpendicular to the current direction 21 of the main circuit wiring. Further, a plate-shaped GND pattern 23 is formed on the surface of the control substrate 7 instead of the plate-shaped GND pattern 18 formed inside the control substrate 7. The GND loop is composed of the GND line of the IC 17 and the GND pattern 23.
Formed from Other components are the same as those in FIG.
【００２６】このように、ＧＮＤループを含む平面が、
主回路配線の配線方向２１と略垂直となるように、ＩＣ
１７を配置することにより、スイッチング時に主回路配
線の周囲に発生する磁界２２は、それぞれの制御回路の
ＧＮＤループを含む平面と鎖交しない。この結果、ＧＮ
Ｄループに誘導電流が発生せず、制御回路の誤動作が防
止できる。As described above, the plane including the GND loop is
The IC is arranged so as to be substantially perpendicular to the wiring direction 21 of the main circuit wiring.
By arranging 17, the magnetic field 22 generated around the main circuit wiring at the time of switching does not interlink with the plane including the GND loop of each control circuit. As a result, GN
No induced current is generated in the D loop, and malfunction of the control circuit can be prevented.
【００２７】更に、ＧＮＤパターン２３を絶縁基板の表
面上に設けることにより、ＧＮＤループに囲まれる面積
を従来の構造より小さくできる。この結果、主回路配線
以外の部分で磁界が発生しても、ＧＮＤループはかかる
磁界の影響を受けにくくなる。従って、誘導電流の発生
を防止し、制御回路の誤動作を防止できる。Further, by providing the GND pattern 23 on the surface of the insulating substrate, the area surrounded by the GND loop can be made smaller than that of the conventional structure. As a result, even if a magnetic field is generated in a portion other than the main circuit wiring, the GND loop is less likely to be affected by the magnetic field. Therefore, generation of induced current can be prevented, and malfunction of the control circuit can be prevented.
【００２８】実施の形態３．図８は、本実施の形態にか
かるパワーモジュールに含まれる制御基板７の断面図で
ある。本実施の形態にかかるパワーモジュールでは、制
御基板７において、ＩＣ１７の対向するＧＮＤピン２０
を結ぶ方向が、主回路配線の電流方向２１と略垂直に配
置されている。また、制御基板７の内部に形成された板
状のＧＮＤパターン１８に加えて、制御基板７の表面に
板状のＧＮＤパターン２３が形成されている。ＧＮＤパ
ターン１８とＧＮＤパターン２３は、直接には接続され
ていない。ＧＮＤループは、ＩＣ１７のＧＮＤラインと
ＧＮＤパターン２３から形成される。他の構成部分は、
図１３と同じである。Embodiment 3 FIG. 8 is a sectional view of the control board 7 included in the power module according to the present embodiment. In the power module according to the present embodiment, on the control board 7, the opposite GND pin 20 of the IC 17 is used.
Are arranged substantially perpendicular to the current direction 21 of the main circuit wiring. In addition to the plate-shaped GND pattern 18 formed inside the control board 7, a plate-shaped GND pattern 23 is formed on the surface of the control board 7. The GND pattern 18 and the GND pattern 23 are not directly connected. The GND loop is formed from the GND line of the IC 17 and the GND pattern 23. The other components are
It is the same as FIG.
【００２９】かかる構造を用いることにより、実施の形
態２で得られる効果に加えて、ＧＮＤパターン１７が、
磁界に対するシールドとして機能する。従って、スイッ
チング時に主回路配線から発生する磁界の、ＧＮＤルー
プへの鎖交を更に低減し、制御回路の誤動作を防止でき
る。By using such a structure, in addition to the effects obtained in the second embodiment, the GND pattern 17
Functions as a shield against magnetic fields. Therefore, the linkage of the magnetic field generated from the main circuit wiring at the time of switching to the GND loop can be further reduced, and the malfunction of the control circuit can be prevented.
【００３０】実施の形態４．図９は、本実施の形態にか
かるパワーモジュールに含まれる制御基板７の断面図で
ある。本実施の形態にかかるパワーモジュールでは、制
御基板７において、ＩＣ１７の、対向するＧＮＤピン２
０を結ぶ方向が、主回路配線の電流方向２１と略垂直に
配置されている。また、制御基板７の内部に形成された
板状のＧＮＤパターン１８に加えて、制御基板７の表面
に板状のＧＮＤパターン２３が形成されている。ＧＮＤ
パターン１８とＧＮＤパターン２３とは、１のスルーホ
ール２４で接続されている。ＧＮＤループは、ＩＣ１７
のＧＮＤラインとＧＮＤパターン２３から形成される。
他の構成部分は、図１３と同じである。Embodiment 4 FIG. 9 is a sectional view of the control board 7 included in the power module according to the present embodiment. In the power module according to the present embodiment, in the control board 7, the opposing GND pin 2
The direction connecting 0 is arranged substantially perpendicular to the current direction 21 of the main circuit wiring. In addition to the plate-shaped GND pattern 18 formed inside the control board 7, a plate-shaped GND pattern 23 is formed on the surface of the control board 7. GND
The pattern 18 and the GND pattern 23 are connected by one through hole 24. GND loop is IC17
, And a GND pattern 23.
Other components are the same as those in FIG.
【００３１】このように、ＧＮＤパターン１８、２３の
間を電気的に接続することにより、実施の形態３の効果
に加えて、ＧＮＤ電位が安定するという効果を得ること
ができる。なお、ＧＮＤパターン１８、２３の間は、１
つのスルーホール２４で接続されているため、ＧＮＤパ
ターン１８、２３の間にＧＮＤループが新たに形成され
ることはない。As described above, by electrically connecting the GND patterns 18 and 23, the effect of stabilizing the GND potential can be obtained in addition to the effect of the third embodiment. The distance between the GND patterns 18 and 23 is 1
Since the connection is made through the two through holes 24, no new GND loop is formed between the GND patterns 18 and 23.
【００３２】[0032]
【発明の効果】以上の説明から明らかなように、本発明
にかかるパワーモジュールでは、ＧＮＤループを含む平
面が、主回路配線の配線方向に対して略垂直となるた
め、ＧＮＤループに誘導電流が発生せず、制御回路の誤
動作を防止できる。As is apparent from the above description, in the power module according to the present invention, since the plane including the GND loop is substantially perpendicular to the wiring direction of the main circuit wiring, the induced current flows through the GND loop. This does not occur, and malfunction of the control circuit can be prevented.
【００３３】また、ＧＮＤループに囲まれる面積を小さ
くすることにより、ＧＮＤループでの誘導電流の発生を
防止し、制御回路の誤動作を防止できる。Further, by reducing the area surrounded by the GND loop, generation of induced current in the GND loop can be prevented, and malfunction of the control circuit can be prevented.
【００３４】また、ＧＮＤパターンを設けて磁界の影響
を低減することにより、ＧＮＤループでの誘導電流の発
生を防止し、制御回路の誤動作を防止できる。Further, by providing the GND pattern to reduce the influence of the magnetic field, it is possible to prevent the induction current from being generated in the GND loop and to prevent the control circuit from malfunctioning.
【図１】 本発明の実施の形態１にかかるパワーモジュ
ールの制御基板の上面図である。FIG. 1 is a top view of a control board of a power module according to a first embodiment of the present invention.
【図２】 本発明の実施の形態１にかかるパワーモジュ
ールの制御基板の断面図である。FIG. 2 is a cross-sectional view of a control board of the power module according to the first embodiment of the present invention.
【図３】 本発明の実施の形態１にかかるパワーモジュ
ールの他の制御基板の上面図である。FIG. 3 is a top view of another control board of the power module according to the first embodiment of the present invention.
【図４】 本発明の実施の形態１にかかるパワーモジュ
ールの絶縁基板の上面図である。FIG. 4 is a top view of the insulating substrate of the power module according to the first embodiment of the present invention.
【図５】 本発明の実施の形態１にかかるパワーモジュ
ールの他の制御基板の上面図である。FIG. 5 is a top view of another control board of the power module according to the first embodiment of the present invention.
【図６】 本発明の実施の形態１にかかるパワーモジュ
ールの他の制御基板の上面図である。FIG. 6 is a top view of another control board of the power module according to the first embodiment of the present invention.
【図７】 本発明の実施の形態２にかかるパワーモジュ
ールの制御基板の断面図である。FIG. 7 is a sectional view of a control board of the power module according to the second embodiment of the present invention.
【図８】 本発明の実施の形態３にかかるパワーモジュ
ールの制御基板の断面図である。FIG. 8 is a sectional view of a control board of the power module according to the third embodiment of the present invention.
【図９】 本発明の実施の形態４にかかるパワーモジュ
ールの制御基板の断面図である。FIG. 9 is a sectional view of a control board of the power module according to the fourth embodiment of the present invention.
【図１０】 従来のパワーモジュールの断面図である。FIG. 10 is a sectional view of a conventional power module.
【図１１】 従来のパワーモジュールの絶縁基板の上面
図である。FIG. 11 is a top view of an insulating substrate of a conventional power module.
【図１２】 ３相インバータの１相分を構成するパワー
モジュールの簡略化した回路構成である。FIG. 12 is a simplified circuit configuration of a power module constituting one phase of a three-phase inverter.
【図１３】 従来のパワーモジュールの制御基板の断面
図である。FIG. 13 is a sectional view of a control board of a conventional power module.
【図１４】 従来のパワーモジュールの制御基板の上面
図である。FIG. 14 is a top view of a control board of a conventional power module.
１ 筐体、２ ベース板、３ 絶縁基板、４ ＩＧＢ
Ｔ、５ ダイオード、６主電極、７ 制御基板、８ 中
継端子、９ ボンディングワイヤ、１０ 正極側コレク
タパターン、１１ 負極側コレクタパターン、１２ 正
極側電極、１３負極側電極、１４ ボンディングワイ
ヤ、１５ 交流側電極、１６ ＧＮＤライン、１７ Ｉ
Ｃ、１８ ＧＮＤパターン、１９ スルーホール、２０
ＧＮＤピン、２１ 主回路配線の電流方向、２２ 磁
界、２３ ＧＮＤパターン、２４スルーホール、１００
パワーモジュール。1 housing, 2 base plate, 3 insulating substrate, 4 IGB
T, 5 diode, 6 main electrode, 7 control board, 8 relay terminal, 9 bonding wire, 10 positive collector pattern, 11 negative collector pattern, 12 positive electrode, 13 negative electrode, 14 bonding wire, 15 AC side Electrode, 16 GND line, 17 I
C, 18 GND pattern, 19 through hole, 20
GND pin, 21 current direction of main circuit wiring, 22 magnetic field, 23 GND pattern, 24 through hole, 100
Power module.
Claims (7)
れたパワーモジュールであって、 パワー素子と該パワー素子に接続された主回路配線とが
設けられた絶縁基板と、 該パワー素子を制御するＩＣと該ＩＣに接続された制御
回路配線とが設けられた制御基板であって、該ＩＣに含
まれるＧＮＤラインと該制御回路配線に含まれるＧＮＤ
ラインとからＧＮＤループが形成された該制御基板とを
含み、 該主回路配線を流れる電流により発生する磁界が、該Ｇ
ＮＤループに誘導電流を発生させないようにしたことを
特徴とするパワーモジュール。1. A power module having an insulating substrate and a control substrate provided in a housing, comprising: an insulating substrate provided with a power element and a main circuit wiring connected to the power element; A control board provided with an IC to be controlled and a control circuit wiring connected to the IC, wherein a GND line included in the IC and a GND included in the control circuit wiring
And a control board on which a GND loop is formed from the line, and a magnetic field generated by a current flowing through the main circuit wiring is formed by the G
A power module wherein an induced current is not generated in an ND loop.
回路配線の配線方向に対して略垂直であることを特徴と
する請求項１に記載のパワーモジュール。2. The power module according to claim 1, wherein a plane including the GND loop is substantially perpendicular to a wiring direction of the main circuit wiring.
上に設けられた上記パワー素子と、該パワー素子と接続
されるダイオードと、を接続する配線方向であることを
特徴とする請求項２に記載のパワーモジュール。3. The wiring direction for connecting the power element provided on the insulating substrate and a diode connected to the power element, wherein a direction of the main circuit wiring is a wiring direction. 3. The power module according to 2.
向配置された２つ又はそれ以上のＧＮＤピンを有し、上
記ＧＮＤループを含む平面が、２つ又はそれ以上の該Ｇ
ＮＤピンを含む平面を含むことを特徴とする請求項２に
記載のパワーモジュール。4. The IC has two or more GND pins opposed to each other on both sides of the package, and a plane including the GND loop has two or more GND pins.
The power module according to claim 2, comprising a plane including an ND pin.
ンが、上記制御基板上に積層された板状配線からなるこ
とを特徴とする請求項１に記載のパワーモジュール。5. The power module according to claim 1, wherein the GND line included in the control circuit wiring comprises a plate-like wiring laminated on the control board.
電層を含むことを特徴とする請求項５に記載のパワーモ
ジュール。6. The power module according to claim 5, wherein the control board further includes a plate-shaped conductive layer inside.
ーホールで電気的に接続されたことを特徴とする請求項
６に記載のパワーモジュール。7. The power module according to claim 6, wherein the conductive layer is electrically connected to the plate-shaped wiring through one through hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380202A JP4073621B2 (en) | 2000-12-14 | 2000-12-14 | Power module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000380202A JP4073621B2 (en) | 2000-12-14 | 2000-12-14 | Power module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184939A true JP2002184939A (en) | 2002-06-28 |
| JP4073621B2 JP4073621B2 (en) | 2008-04-09 |
Family
ID=18848434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000380202A Expired - Lifetime JP4073621B2 (en) | 2000-12-14 | 2000-12-14 | Power module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4073621B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011096164A1 (en) * | 2010-02-03 | 2011-08-11 | 本田技研工業株式会社 | Semiconductor device |
| EP3321959A1 (en) | 2016-11-10 | 2018-05-16 | ABB Schweiz AG | Power semiconductor module |
-
2000
- 2000-12-14 JP JP2000380202A patent/JP4073621B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011096164A1 (en) * | 2010-02-03 | 2011-08-11 | 本田技研工業株式会社 | Semiconductor device |
| CN102782843A (en) * | 2010-02-03 | 2012-11-14 | 本田技研工业株式会社 | Semiconductor device |
| JP5524986B2 (en) * | 2010-02-03 | 2014-06-18 | 本田技研工業株式会社 | Semiconductor device |
| US8917522B2 (en) | 2010-02-03 | 2014-12-23 | Honda Motor Co., Ltd. | Semiconductor device |
| EP3321959A1 (en) | 2016-11-10 | 2018-05-16 | ABB Schweiz AG | Power semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4073621B2 (en) | 2008-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725954B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101926854B1 (en) | Semiconductor device | |
| JP6160780B2 (en) | 3-level power converter | |
| JP2010088299A (en) | Semiconductor device | |
| JP6288769B2 (en) | Semiconductor power module, power conversion device, and moving body using the same | |
| US20190245433A1 (en) | Water-cooling power supply module | |
| JP2001274322A (en) | Power semiconductor module | |
| JP2004311685A (en) | Semiconductor device for power | |
| JP3941266B2 (en) | Semiconductor power module | |
| JP4513770B2 (en) | Semiconductor device | |
| JPH07122708A (en) | Package of power semiconductor device | |
| JPH07170723A (en) | Semiconductor stack | |
| JP2003018860A (en) | Power converter | |
| JP4073621B2 (en) | Power module | |
| EP1308071A2 (en) | Low inductance transistor module with distributed bus | |
| JP4246040B2 (en) | Semiconductor device package | |
| JP6766965B2 (en) | Power converter | |
| JP2004241734A (en) | Semiconductor module | |
| KR20210041426A (en) | Power Semiconductor Module and the Manufacturing Method thereof | |
| JPH11177021A (en) | Electrode structure for semiconductor switch | |
| WO2023002739A1 (en) | Power semiconductor module and electric power converter using same | |
| JP2000216331A (en) | Power semiconductor module and electric conversion device using the module | |
| JP7308139B2 (en) | Power semiconductor module and power converter | |
| WO2023140077A1 (en) | Semiconductor device and inverter provided with semiconductor device | |
| WO2023090072A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4073621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |