JP2002175985A - 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ - Google Patents
窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハInfo
- Publication number
- JP2002175985A JP2002175985A JP2000370391A JP2000370391A JP2002175985A JP 2002175985 A JP2002175985 A JP 2002175985A JP 2000370391 A JP2000370391 A JP 2000370391A JP 2000370391 A JP2000370391 A JP 2000370391A JP 2002175985 A JP2002175985 A JP 2002175985A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- epitaxial wafer
- layer
- semiconductor epitaxial
- sapphire substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 結晶欠陥や反りやクラックが少なく大面積の
窒化物半導体エピタキシャルが得られる窒化物半導体エ
ピタキシャルウェハの製造方法及び窒化物半導体エピタ
キシャルウェハを提供する。 【解決手段】 サファイア基板１の表面近傍若しくは異
種基板10上に形成された剥離用窒化物半導体層11に水素
や窒素、酸素等のイオンを打ち込むことにより得られる
中間層２、12は、アモルファス的な構造となるため、歪
みを吸収、緩和し、クラックや反り等が低減する。中間
層２、12は窒化物半導体層３、14の成長中に加熱される
ことによりボイドが生じる。ボイドは歪みの吸収、緩和
効果が高く、クラックや反り等が低減し、結晶緩和を減
少させる。基板表面が異種基板１若しくは窒化物半導体
層14のため、ボイドを有する中間層２、12の歪み吸収効
果が大きくなり、高品質で大口径の窒化物半導体エピタ
キシャルウェハが得られる。
窒化物半導体エピタキシャルが得られる窒化物半導体エ
ピタキシャルウェハの製造方法及び窒化物半導体エピタ
キシャルウェハを提供する。 【解決手段】 サファイア基板１の表面近傍若しくは異
種基板10上に形成された剥離用窒化物半導体層11に水素
や窒素、酸素等のイオンを打ち込むことにより得られる
中間層２、12は、アモルファス的な構造となるため、歪
みを吸収、緩和し、クラックや反り等が低減する。中間
層２、12は窒化物半導体層３、14の成長中に加熱される
ことによりボイドが生じる。ボイドは歪みの吸収、緩和
効果が高く、クラックや反り等が低減し、結晶緩和を減
少させる。基板表面が異種基板１若しくは窒化物半導体
層14のため、ボイドを有する中間層２、12の歪み吸収効
果が大きくなり、高品質で大口径の窒化物半導体エピタ
キシャルウェハが得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、窒化物半導体エピ
タキシャルウェハの製造方法及び窒化物半導体エピタキ
シャルウェハに関する。
タキシャルウェハの製造方法及び窒化物半導体エピタキ
シャルウェハに関する。
【０００２】
【従来の技術】近年、発光ダイオード（ＬＥＤ）やレー
ザダイオード（ＬＤ）等の高出力化、高効率化等を図る
ため、バンドギャップが大きく（３．４ｅＶ）、直接遷
移型であり、しかもバンドギャップを広範囲で制御でき
ることから窒化物半導体が用いられるようになってき
た。
ザダイオード（ＬＤ）等の高出力化、高効率化等を図る
ため、バンドギャップが大きく（３．４ｅＶ）、直接遷
移型であり、しかもバンドギャップを広範囲で制御でき
ることから窒化物半導体が用いられるようになってき
た。
【０００３】
【発明が解決しようとする課題】ところで、ＧａＮある
いはその混晶であるＡｌＧａＮやＩｎＧａＮ等は実用的
な同種の基板がないため、サファイアやＳｉＣ等の異種
基板上で結晶成長が行われる。これら異種基板は格子定
数が成長層と大きく異なるために成長層の結晶欠陥が多
い。また、膨張係数も大きく異なるために厚膜成長時や
成長後に反りやクラックが発生する。これらの反りやク
ラックは特に窒化物半導体厚膜を成長させるときに深刻
な問題となる。
いはその混晶であるＡｌＧａＮやＩｎＧａＮ等は実用的
な同種の基板がないため、サファイアやＳｉＣ等の異種
基板上で結晶成長が行われる。これら異種基板は格子定
数が成長層と大きく異なるために成長層の結晶欠陥が多
い。また、膨張係数も大きく異なるために厚膜成長時や
成長後に反りやクラックが発生する。これらの反りやク
ラックは特に窒化物半導体厚膜を成長させるときに深刻
な問題となる。
【０００４】そこでこのような問題を根本的に解決する
ためにＧａＮ基板の開発が進められており、高温高圧下
でＧａＮ単結晶を合成する高温高圧法（Ｓ．Ｐｏｒｏｗ
ｓｋｉ ｅｔ ａｌ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ
１７８（１９９７）ｐ１７４）やサファイヤ基板上にＨ
ＶＰＥ法で数百μｍ程度の厚膜を成長させた後、サファ
イア基板を取り除くことによってＧａＮの自立単結晶基
板を得る方法（Ｍｉｃｈａｅｌ Ｋ．Ｋｅｌｌｙ ｅｔ
ａｌ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８（１９
９９）Ｐｔ．２，Ｎｏ．３Ａ，ｐｐ．Ｌ２１７）等の方
法が代表的である。
ためにＧａＮ基板の開発が進められており、高温高圧下
でＧａＮ単結晶を合成する高温高圧法（Ｓ．Ｐｏｒｏｗ
ｓｋｉ ｅｔ ａｌ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ
１７８（１９９７）ｐ１７４）やサファイヤ基板上にＨ
ＶＰＥ法で数百μｍ程度の厚膜を成長させた後、サファ
イア基板を取り除くことによってＧａＮの自立単結晶基
板を得る方法（Ｍｉｃｈａｅｌ Ｋ．Ｋｅｌｌｙ ｅｔ
ａｌ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８（１９
９９）Ｐｔ．２，Ｎｏ．３Ａ，ｐｐ．Ｌ２１７）等の方
法が代表的である。
【０００５】しかし、高温高圧法は超高圧セル中で結晶
成長が行われるため、得られるＧａＮ単結晶のサイズを
あまり大きくすることができず、現在のところ直径１０
ｍｍ程度のものしか得られていない。そのうえ製造コス
トが非常に高く、実用的ではない。ＨＶＰＥ（ハイドラ
イド気相成長法：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ）でサファイア基板上に直接Ｇａ
Ｎ厚膜を成長させる方法はより現実的ではあるが、この
場合でも結晶欠陥はかなり多く、サファイア基板の実用
的な除去方法が無い。しかも、除去後もＧａＮ厚膜には
反りが残る等の問題がある。
成長が行われるため、得られるＧａＮ単結晶のサイズを
あまり大きくすることができず、現在のところ直径１０
ｍｍ程度のものしか得られていない。そのうえ製造コス
トが非常に高く、実用的ではない。ＨＶＰＥ（ハイドラ
イド気相成長法：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａ
ｓｅ Ｅｐｉｔａｘｙ）でサファイア基板上に直接Ｇａ
Ｎ厚膜を成長させる方法はより現実的ではあるが、この
場合でも結晶欠陥はかなり多く、サファイア基板の実用
的な除去方法が無い。しかも、除去後もＧａＮ厚膜には
反りが残る等の問題がある。
【０００６】窒化物半導体のエピタキシャル成長の時サ
ファイア基板の反りは、窒化物半導体のエピタキシャル
成長中に、例えばグラファイトのサセプタ等の加熱物体
との接触の不均一を生じ、成長層のキャリア濃度や組成
等の特性を不均一にする。特にＩｎＧａＮではこの濃度
不均一は致命的である。また、成長後のサファイア基板
の反りは、フォトリソグラフィにおける微細パターンの
露光で大きな問題となる。
ファイア基板の反りは、窒化物半導体のエピタキシャル
成長中に、例えばグラファイトのサセプタ等の加熱物体
との接触の不均一を生じ、成長層のキャリア濃度や組成
等の特性を不均一にする。特にＩｎＧａＮではこの濃度
不均一は致命的である。また、成長後のサファイア基板
の反りは、フォトリソグラフィにおける微細パターンの
露光で大きな問題となる。
【０００７】また、結晶欠陥は光素子の発光特性や信頼
性を悪化させ、電子デバイスのリーク電流や非線形性、
信頼性低下等の原因となる。
性を悪化させ、電子デバイスのリーク電流や非線形性、
信頼性低下等の原因となる。
【０００８】この対策として、選択成長によるラテラル
方向成長を利用したＥＬＯ法（Ｏ．Ｈ．Ｎａｍ ｅｔ
ａｌ，Ａｐｐｌ．ｐｈｙｓ．Ｌｅｔｔ．７１（１９９
７）２４７２）やＦＩＥＬＯ法（Ａ．Ｓａｋａｉ ｅｔ
ａｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１（１９９
７）２２５９）等が開発されているが、いまだに結晶欠
陥は１０6 〜１０7 ｃｍ-3ほど存在し、反りの問題はま
ったく改善されていないという問題があった。
方向成長を利用したＥＬＯ法（Ｏ．Ｈ．Ｎａｍ ｅｔ
ａｌ，Ａｐｐｌ．ｐｈｙｓ．Ｌｅｔｔ．７１（１９９
７）２４７２）やＦＩＥＬＯ法（Ａ．Ｓａｋａｉ ｅｔ
ａｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１（１９９
７）２２５９）等が開発されているが、いまだに結晶欠
陥は１０6 〜１０7 ｃｍ-3ほど存在し、反りの問題はま
ったく改善されていないという問題があった。
【０００９】一方、反りを軽減する方法に関しては例え
ば特開平９−２２３８１９号公報に開示されているよう
に、Ｓｉ基板の表面より下に酸素若しくは窒素のイオン
打ち込みによって緩和層兼剥離層を形成し、さらに表面
を炭化してＳｉＣとしたＳｉ基板上に窒化物半導体を成
長させ、その後のエッチングによってＳｉ基板を除去す
る方法がある。
ば特開平９−２２３８１９号公報に開示されているよう
に、Ｓｉ基板の表面より下に酸素若しくは窒素のイオン
打ち込みによって緩和層兼剥離層を形成し、さらに表面
を炭化してＳｉＣとしたＳｉ基板上に窒化物半導体を成
長させ、その後のエッチングによってＳｉ基板を除去す
る方法がある。
【００１０】しかし、この方法では窒化物半導体への応
力を軽減するためにＳｉ基板とそのＳｉ基板上に形成す
るＳｉＣ層、ＡｌＧａＮバッファ層及び窒化物半導体層
構造の厚さのバランスを精密に制御しなければならな
い。特に窒素打ち込みによって形成した窒化物半導体層
を歪み緩和層とした場合、Ｓｉ基板をエッチングによっ
て除去するためになＳｉＣ層と歪み緩和層との間にＳｉ
の層を残さなければならないので、表面炭化の条件が厳
しく、かつ歪み緩和層が窒化物半導体成長層から遠くな
るので、歪み緩和効果が小さくなってしまう。また、基
板表面を完全に覆うほどに表面炭化を行うのは量産を考
えた場合困難である。
力を軽減するためにＳｉ基板とそのＳｉ基板上に形成す
るＳｉＣ層、ＡｌＧａＮバッファ層及び窒化物半導体層
構造の厚さのバランスを精密に制御しなければならな
い。特に窒素打ち込みによって形成した窒化物半導体層
を歪み緩和層とした場合、Ｓｉ基板をエッチングによっ
て除去するためになＳｉＣ層と歪み緩和層との間にＳｉ
の層を残さなければならないので、表面炭化の条件が厳
しく、かつ歪み緩和層が窒化物半導体成長層から遠くな
るので、歪み緩和効果が小さくなってしまう。また、基
板表面を完全に覆うほどに表面炭化を行うのは量産を考
えた場合困難である。
【００１１】そこで、本発明の目的は、上記課題を解決
し、結晶欠陥が少なく、反りやクラックの少ない窒化物
半導体エピタキシャルウェハの製造方法及び窒化物半導
体エピタキシャルウェハを提供することにある。
し、結晶欠陥が少なく、反りやクラックの少ない窒化物
半導体エピタキシャルウェハの製造方法及び窒化物半導
体エピタキシャルウェハを提供することにある。
【００１２】さらに、本発明の目的は、上記課題を解決
し、結晶欠陥や反りやクラックが少なく大面積の窒化物
半導体エピタキシャルが得られる窒化物半導体エピタキ
シャルウェハの製造方法及び窒化物半導体エピタキシャ
ルウェハを提供することにある。
し、結晶欠陥や反りやクラックが少なく大面積の窒化物
半導体エピタキシャルが得られる窒化物半導体エピタキ
シャルウェハの製造方法及び窒化物半導体エピタキシャ
ルウェハを提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明の窒化物半導体エピタキシャルウェハの製造方
法は、サファイア基板の表面近傍にサファイア基板より
機械的強度の弱い中間層を形成し、中間層を形成したサ
ファイア基板の上にデバイス用窒化物半導体層をエピタ
キシャル成長させるものである。
に本発明の窒化物半導体エピタキシャルウェハの製造方
法は、サファイア基板の表面近傍にサファイア基板より
機械的強度の弱い中間層を形成し、中間層を形成したサ
ファイア基板の上にデバイス用窒化物半導体層をエピタ
キシャル成長させるものである。
【００１４】本発明の窒化物半導体エピタキシャルウェ
ハの製造方法は、サファイア基板の上に剥離用窒化物半
導体層を形成し、剥離用窒化物半導体層の表面近傍に機
械的強度が該剥離用窒化物半導体層より弱い中間層を形
成し、中間層を形成した剥離用窒化物半導体層の上にデ
バイス用窒化物半導体層をエピタキシャル成長させるも
のである。
ハの製造方法は、サファイア基板の上に剥離用窒化物半
導体層を形成し、剥離用窒化物半導体層の表面近傍に機
械的強度が該剥離用窒化物半導体層より弱い中間層を形
成し、中間層を形成した剥離用窒化物半導体層の上にデ
バイス用窒化物半導体層をエピタキシャル成長させるも
のである。
【００１５】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、デバイス用窒化物半導
体層の厚さを１０μｍ以下とするのが好ましい。
タキシャルウェハの製造方法は、デバイス用窒化物半導
体層の厚さを１０μｍ以下とするのが好ましい。
【００１６】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、剥離用窒化物半導体層
若しくはサファイア基板の表面から中間層を形成すべき
深さにイオンを打ち込むことによって中間層を形成する
のが好ましい。
タキシャルウェハの製造方法は、剥離用窒化物半導体層
若しくはサファイア基板の表面から中間層を形成すべき
深さにイオンを打ち込むことによって中間層を形成する
のが好ましい。
【００１７】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、イオンとして水素イオ
ン、窒素イオン及び酸素イオンのうち少なくとも１種類
を用いるのが好ましい。
タキシャルウェハの製造方法は、イオンとして水素イオ
ン、窒素イオン及び酸素イオンのうち少なくとも１種類
を用いるのが好ましい。
【００１８】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、イオンの打ち込みの加
速電圧を１ｋｅＶ以上１ＭｅＶ以下とし、かつ、イオン
のドーズ量を１×１０15ｃｍ-2以上１×１０19ｃｍ-2以
下とするのが好ましい。
タキシャルウェハの製造方法は、イオンの打ち込みの加
速電圧を１ｋｅＶ以上１ＭｅＶ以下とし、かつ、イオン
のドーズ量を１×１０15ｃｍ-2以上１×１０19ｃｍ-2以
下とするのが好ましい。
【００１９】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、イオンを打ち込んだ
後、熱処理を行ってサファイア基板の表面結晶層若しく
は剥離用窒化物半導体層のイオン打ち込みによるダメー
ジを回復させると共に、表面近傍に微細なボイド及びボ
イドの集合体を生じさせることにより中間層を形成して
もよい。
タキシャルウェハの製造方法は、イオンを打ち込んだ
後、熱処理を行ってサファイア基板の表面結晶層若しく
は剥離用窒化物半導体層のイオン打ち込みによるダメー
ジを回復させると共に、表面近傍に微細なボイド及びボ
イドの集合体を生じさせることにより中間層を形成して
もよい。
【００２０】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、ボイド及びボイドの集
合体の大きさ、数量、密度、分布等を熱処理によって制
御するのが好ましい。
タキシャルウェハの製造方法は、ボイド及びボイドの集
合体の大きさ、数量、密度、分布等を熱処理によって制
御するのが好ましい。
【００２１】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、熱処理をＨ2 若しくは
ＮＨ3 あるいは両者の混合雰囲気下で行うのが好まし
い。
タキシャルウェハの製造方法は、熱処理をＨ2 若しくは
ＮＨ3 あるいは両者の混合雰囲気下で行うのが好まし
い。
【００２２】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、中間層からサファイア
基板までの部分を記中間層を境に剥離させて除去するの
が好ましい。
タキシャルウェハの製造方法は、中間層からサファイア
基板までの部分を記中間層を境に剥離させて除去するの
が好ましい。
【００２３】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、デバイス用窒化物半導
体層の表面に他の基板を貼り付けた後中間層からサファ
イア基板までの部分を、中間層を境に剥離、除去しても
よい。
タキシャルウェハの製造方法は、デバイス用窒化物半導
体層の表面に他の基板を貼り付けた後中間層からサファ
イア基板までの部分を、中間層を境に剥離、除去しても
よい。
【００２４】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、他の基板としてＳｉ等
の半導体若しくはＡｌＮ等の高熱伝導性基板あるいはＣ
ｕ、Ａｌ等の金属を用いてもよい。
タキシャルウェハの製造方法は、他の基板としてＳｉ等
の半導体若しくはＡｌＮ等の高熱伝導性基板あるいはＣ
ｕ、Ａｌ等の金属を用いてもよい。
【００２５】上記構成に加え本発明の窒化物半導体エピ
タキシャルウェハの製造方法は、サファイア基板を除去
したデバイス用窒化物半導体層に残ったサファイア基板
の一部若しくは記サファイア基板を除去したデバイス用
窒化物半導体に残った剥離用窒化物半導体層の一部を研
磨等の方法によって除去してもよい。
タキシャルウェハの製造方法は、サファイア基板を除去
したデバイス用窒化物半導体層に残ったサファイア基板
の一部若しくは記サファイア基板を除去したデバイス用
窒化物半導体に残った剥離用窒化物半導体層の一部を研
磨等の方法によって除去してもよい。
【００２６】本発明の窒化物半導体エピタキシャルウェ
ハは上記いずれかに記載の方法で製造された、Ｉｎx Ａ
ｌy Ｇａ1-x-y Ｎ（ｘ，ｙ≧１、ｘ＋ｙ≦１）の組成を
有するものである。
ハは上記いずれかに記載の方法で製造された、Ｉｎx Ａ
ｌy Ｇａ1-x-y Ｎ（ｘ，ｙ≧１、ｘ＋ｙ≦１）の組成を
有するものである。
【００２７】本発明によれば、窒化物半導体と異なるサ
ファイア基板の表面近傍若しくはサファイア基板上に形
成された剥離用窒化物半導体層に水素や窒素、酸素等の
イオンを打ち込むことにより得られる中間層は、アモル
ファス的な構造となるため、歪みを吸収、緩和し、クラ
ックや反り等が低減する。水素が打ち込まれた中間層は
窒化物半導体層の成長中に加熱されることによりボイド
が生じる。ボイドは歪みの吸収、緩和効果が高く、クラ
ックや反り等が低減し、結晶欠陥を減少させる。基板表
面がサファイア基板若しくは窒化物半導体であり、ボイ
ドを有する中間層の歪み吸収効果、歪み緩和効果が大き
いので、面倒な表面炭化処理や複数の層の膜厚バランス
を精密に制御する必要もなく、高品質で大口径の窒化物
半導体エピタキシャルウェハが得られる。
ファイア基板の表面近傍若しくはサファイア基板上に形
成された剥離用窒化物半導体層に水素や窒素、酸素等の
イオンを打ち込むことにより得られる中間層は、アモル
ファス的な構造となるため、歪みを吸収、緩和し、クラ
ックや反り等が低減する。水素が打ち込まれた中間層は
窒化物半導体層の成長中に加熱されることによりボイド
が生じる。ボイドは歪みの吸収、緩和効果が高く、クラ
ックや反り等が低減し、結晶欠陥を減少させる。基板表
面がサファイア基板若しくは窒化物半導体であり、ボイ
ドを有する中間層の歪み吸収効果、歪み緩和効果が大き
いので、面倒な表面炭化処理や複数の層の膜厚バランス
を精密に制御する必要もなく、高品質で大口径の窒化物
半導体エピタキシャルウェハが得られる。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００２９】本発明の窒化物半導体エピタキシャルウェ
ハの製造方法は、サファイア基板の表面近傍にサファイ
ア基板より機械的強度の弱い中間層を形成し、この中間
層を形成したサファイア基板の上にデバイス用窒化物半
導体層をエピタキシャル成長させるものである。成長す
る層構造は１層以上のエピタキシャル構造であり、Ｐ／
Ｎ接合、ヘテロ接合等の半導体構造を有してもよい。発
光ダイオード、レーザ、受光素子、電界効果トランジス
タ、ＨＥＭＴ、ＨＢＴ等種々の半導体素子に適した層構
造、あるいはその一部を構成するエピタキシャル層構造
となる。
ハの製造方法は、サファイア基板の表面近傍にサファイ
ア基板より機械的強度の弱い中間層を形成し、この中間
層を形成したサファイア基板の上にデバイス用窒化物半
導体層をエピタキシャル成長させるものである。成長す
る層構造は１層以上のエピタキシャル構造であり、Ｐ／
Ｎ接合、ヘテロ接合等の半導体構造を有してもよい。発
光ダイオード、レーザ、受光素子、電界効果トランジス
タ、ＨＥＭＴ、ＨＢＴ等種々の半導体素子に適した層構
造、あるいはその一部を構成するエピタキシャル層構造
となる。
【００３０】中間層は、サファイア基板の表面近傍に水
素や窒素、酸素等のイオンを打ち込むことにより機械的
強度をサファイア基板よりも小さくした層である。イオ
ン打ち込み後のサファイア基板に熱処理を加えることに
より中間層に多数の微細なボイドを生じさせることがで
き、中間層の機械的強度をさらに小さくすることができ
る。
素や窒素、酸素等のイオンを打ち込むことにより機械的
強度をサファイア基板よりも小さくした層である。イオ
ン打ち込み後のサファイア基板に熱処理を加えることに
より中間層に多数の微細なボイドを生じさせることがで
き、中間層の機械的強度をさらに小さくすることができ
る。
【００３１】この中間層がデバイス用窒化物半導体結晶
とサファイア基板との熱膨張差を緩和するバッファ層と
して機能するため、従来問題となっていたクラックや反
りが解消し、高品質な窒化物半導体エピタキシャルウェ
ハが得られる。さらにこの中間層を境にしてサファイア
基板までの部分は容易に剥離、除去することができる。
とサファイア基板との熱膨張差を緩和するバッファ層と
して機能するため、従来問題となっていたクラックや反
りが解消し、高品質な窒化物半導体エピタキシャルウェ
ハが得られる。さらにこの中間層を境にしてサファイア
基板までの部分は容易に剥離、除去することができる。
【００３２】剥離の方法は、デバイス用窒化物半導体層
の結晶膜成長過程での加熱による自然剥離、あるいはそ
の後の熱処理による剥離、側面からの窒素ジェットによ
る剥離、ウォータジェットによる剥離、レーザ照射によ
る剥離等種々の方法が使用できる。
の結晶膜成長過程での加熱による自然剥離、あるいはそ
の後の熱処理による剥離、側面からの窒素ジェットによ
る剥離、ウォータジェットによる剥離、レーザ照射によ
る剥離等種々の方法が使用できる。
【００３３】剥離後にデバイス用窒化物半導体層の裏面
にわずかに残ったサファイア基板の一部を研磨等によっ
て除去することにより、大口径でフラットな自立窒化物
半導体エピタキシャルウェハを容易に得ることができ
る。
にわずかに残ったサファイア基板の一部を研磨等によっ
て除去することにより、大口径でフラットな自立窒化物
半導体エピタキシャルウェハを容易に得ることができ
る。
【００３４】また、本発明の窒化物半導体エピタキシャ
ルウェハの製造方法は、上記製造方法の他に、サファイ
ア基板の上に剥離用窒化物半導体層を形成し、剥離用窒
化物半導体層の表面近傍に機械的強度が剥離用窒化物半
導体層より弱い中間層を形成し、この中間層を形成した
剥離用窒化物半導体層の上にデバイス用窒化物半導体層
をエピタキシャル成長させてもよい。
ルウェハの製造方法は、上記製造方法の他に、サファイ
ア基板の上に剥離用窒化物半導体層を形成し、剥離用窒
化物半導体層の表面近傍に機械的強度が剥離用窒化物半
導体層より弱い中間層を形成し、この中間層を形成した
剥離用窒化物半導体層の上にデバイス用窒化物半導体層
をエピタキシャル成長させてもよい。
【００３５】デバイス用窒化物半導体層の膜厚は１０μ
ｍ以下が好ましい。これはサファイア基板の反りを防ぐ
ためであり、これ以上の厚さになると、窒化物半導体と
サファイアとの熱膨張差によって基板が反ってしまうた
めである。
ｍ以下が好ましい。これはサファイア基板の反りを防ぐ
ためであり、これ以上の厚さになると、窒化物半導体と
サファイアとの熱膨張差によって基板が反ってしまうた
めである。
【００３６】イオン打ち込みの加速電圧は１ｋｅＶ以上
１ＭｅＶ以下が好ましい。これは、中間層の形成深さを
適切にし、サファイア基板表面の結晶状態を良好に保つ
ためである。１ｋｅＶ以下では中間層の形成される位置
が浅すぎて、サファイア基板表面の結晶性に悪影響を与
える。これとは逆に１ＭｅＶ以上では打ち込んだイオン
が基板表面の結晶に与えるダメージが無視できなくな
る。また、中間層の形成される位置が深くなりすぎて中
間層による歪み緩衝効果が小さくなったり、サファイア
基板剥離後にデバイス用窒化物半導体結晶の裏面に残る
サファイア等が厚くなり、除去するための研磨に時間が
かかってしまうためである。
１ＭｅＶ以下が好ましい。これは、中間層の形成深さを
適切にし、サファイア基板表面の結晶状態を良好に保つ
ためである。１ｋｅＶ以下では中間層の形成される位置
が浅すぎて、サファイア基板表面の結晶性に悪影響を与
える。これとは逆に１ＭｅＶ以上では打ち込んだイオン
が基板表面の結晶に与えるダメージが無視できなくな
る。また、中間層の形成される位置が深くなりすぎて中
間層による歪み緩衝効果が小さくなったり、サファイア
基板剥離後にデバイス用窒化物半導体結晶の裏面に残る
サファイア等が厚くなり、除去するための研磨に時間が
かかってしまうためである。
【００３７】ドーズ量は１×１０15ｃｍ-2以上１×１０
19ｃｍ-2以下とするのが好ましい。これは、サファイア
基板表面の結晶のダメージを無視できる範囲に抑えつつ
反りを緩和し、歪み緩衝と基板の剥離に十分なほどのボ
イドを発生させるためである。ドーズ量が１×１０15ｃ
ｍ-2以下の場合にはボイドの発生密度が小さいため歪み
緩衝効果が小さくなり、基板を剥離するのに不十分であ
る。これとは逆にドーズ量が１×１０19ｃｍ-2以上にな
ると打ち込んだイオンがサファイア基板の表面の結晶に
与えるダメージが無視できなくなってしまうためであ
る。
19ｃｍ-2以下とするのが好ましい。これは、サファイア
基板表面の結晶のダメージを無視できる範囲に抑えつつ
反りを緩和し、歪み緩衝と基板の剥離に十分なほどのボ
イドを発生させるためである。ドーズ量が１×１０15ｃ
ｍ-2以下の場合にはボイドの発生密度が小さいため歪み
緩衝効果が小さくなり、基板を剥離するのに不十分であ
る。これとは逆にドーズ量が１×１０19ｃｍ-2以上にな
ると打ち込んだイオンがサファイア基板の表面の結晶に
与えるダメージが無視できなくなってしまうためであ
る。
【００３８】
【実施例】（実施例１）図１（ａ）〜（ｅ）は本発明の
窒化物半導体基板の製造方法の一実例を示す工程図であ
る。
窒化物半導体基板の製造方法の一実例を示す工程図であ
る。
【００３９】基板として、サファイア基板（直径約５０
ｍｍ、厚さ約０．３３ｍｍ）を準備する（図１
（ａ））。
ｍｍ、厚さ約０．３３ｍｍ）を準備する（図１
（ａ））。
【００４０】サファイア基板１に水素のイオン打ち込み
を行う。その条件はドーズ量を１×１０17ｃｍ-2とし、
加速電圧を１００ｋｅＶとして、サファイア基板１の表
面から０．５μｍの深さに厚さ０．１μｍの中間層２を
形成する。水素を打ち込んだサファイア基板１の表面近
傍１ａには単結晶層が維持されており、その単結晶層１
ａの下に水素の打ち込み層、すなわち中間層２が存在す
る（図１（ｂ））。
を行う。その条件はドーズ量を１×１０17ｃｍ-2とし、
加速電圧を１００ｋｅＶとして、サファイア基板１の表
面から０．５μｍの深さに厚さ０．１μｍの中間層２を
形成する。水素を打ち込んだサファイア基板１の表面近
傍１ａには単結晶層が維持されており、その単結晶層１
ａの下に水素の打ち込み層、すなわち中間層２が存在す
る（図１（ｂ））。
【００４１】サファイア基板１ａの表面に有機金属気相
成長法（ＭＯＶＰＥ法）を用いてデバイス用窒化物半導
体層３となるＧａＮ単結晶を２μｍエピタキシャル成長
させた。成長炉は、横型常圧ＭＯＶＰＥ炉を用い、原料
としてアンモニアガスとトリメチルガリウムを用い、キ
ャリアガスとして水素と窒素との混合ガスを用いた。
成長法（ＭＯＶＰＥ法）を用いてデバイス用窒化物半導
体層３となるＧａＮ単結晶を２μｍエピタキシャル成長
させた。成長炉は、横型常圧ＭＯＶＰＥ炉を用い、原料
としてアンモニアガスとトリメチルガリウムを用い、キ
ャリアガスとして水素と窒素との混合ガスを用いた。
【００４２】まず、基板を水素雰囲気で１１００℃に加
熱し、表面の酸化物等をクリーニングする。続いて基板
温度を５５０℃に下げてＧａＮを２０ｎｍ成長させ、さ
らに基板温度を１０５０℃に上げて、ＧａＮを２μｍ成
長させる。
熱し、表面の酸化物等をクリーニングする。続いて基板
温度を５５０℃に下げてＧａＮを２０ｎｍ成長させ、さ
らに基板温度を１０５０℃に上げて、ＧａＮを２μｍ成
長させる。
【００４３】ＭＯＶＰＥ炉から取り出したＧａＮエピタ
キシャル成長基板のうちの１枚を割ってその断面を走査
型電子顕微鏡で観察したところ、中間層に微細なボイド
が多数発生している様子が観測された。
キシャル成長基板のうちの１枚を割ってその断面を走査
型電子顕微鏡で観察したところ、中間層に微細なボイド
が多数発生している様子が観測された。
【００４４】作製したＧａＮエピタキシャル成長基板４
上に、ＨＶＰＥ法を用いてＧａＮ単結晶を３００μｍエ
ピタキシャル成長させる。装置は横型常圧ＨＶＰＥ炉を
用いる。原料としてアンモニアガス及び金属Ｇａと、Ｈ
Ｃｌガスとを８５０℃で反応させたＧａＣｌを用い、キ
ャリアガスとして水素ガスを用いる。成長温度を１０５
０℃とし、成長速度を８０μｍ／ｈとする（図１
（ｃ））。
上に、ＨＶＰＥ法を用いてＧａＮ単結晶を３００μｍエ
ピタキシャル成長させる。装置は横型常圧ＨＶＰＥ炉を
用いる。原料としてアンモニアガス及び金属Ｇａと、Ｈ
Ｃｌガスとを８５０℃で反応させたＧａＣｌを用い、キ
ャリアガスとして水素ガスを用いる。成長温度を１０５
０℃とし、成長速度を８０μｍ／ｈとする（図１
（ｃ））。
【００４５】エピタキシャル成長終了後、成長温度から
室温までの冷却過程において中間層（ボイド層）２を境
に中間層２からサファイア基板１ｂまでの部分が自然に
剥離する（図１（ｄ））。
室温までの冷却過程において中間層（ボイド層）２を境
に中間層２からサファイア基板１ｂまでの部分が自然に
剥離する（図１（ｄ））。
【００４６】得られたＧａＮ単結晶からなるデバイス用
窒化物半導体層３の裏面に残った薄いサファイア層１ａ
を研磨して除去することにより、直径約５０ｍｍ、厚さ
約３００μｍのＧａＮ自立単結晶基板が得られた。この
基板は無色透明であり、クラックや反りが全くなかった
（図１（ｅ））。 （実施例２）図２（ａ）〜（ｆ）は本発明の窒化物半導
体エピタキシャルウェハの製造方法の他の実施例を示す
工程図である。
窒化物半導体層３の裏面に残った薄いサファイア層１ａ
を研磨して除去することにより、直径約５０ｍｍ、厚さ
約３００μｍのＧａＮ自立単結晶基板が得られた。この
基板は無色透明であり、クラックや反りが全くなかった
（図１（ｅ））。 （実施例２）図２（ａ）〜（ｆ）は本発明の窒化物半導
体エピタキシャルウェハの製造方法の他の実施例を示す
工程図である。
【００４７】基板として、サファイア基板（直径約５０
ｍｍ、厚さ約０．３３ｍｍ）１０に有機金属気相成長法
（ＭＯＶＰＥ法）を用いて剥離用窒化物半導体層１１と
なるＧａＮ単結晶を２μｍエピタキシャル成長させる。
成長炉には横型常圧ＭＯＶＰＥ炉を用い、原料としてア
ンモニアガスとトリメチルガリウムを用い、キャリアガ
スとして水素と窒素との混合ガスを用いる。
ｍｍ、厚さ約０．３３ｍｍ）１０に有機金属気相成長法
（ＭＯＶＰＥ法）を用いて剥離用窒化物半導体層１１と
なるＧａＮ単結晶を２μｍエピタキシャル成長させる。
成長炉には横型常圧ＭＯＶＰＥ炉を用い、原料としてア
ンモニアガスとトリメチルガリウムを用い、キャリアガ
スとして水素と窒素との混合ガスを用いる。
【００４８】サファイア基板１０を水素雰囲気中で１１
００℃に加熱し、表面の酸化物等をクリーニングした。
続いて基板温度を５５０℃に下げてＧａＮを２０ｎｍ成
長させ、さらに基板温度を１０５０℃に上げて、ＧａＮ
を約２μｍ成長させる（図２（ａ））。
００℃に加熱し、表面の酸化物等をクリーニングした。
続いて基板温度を５５０℃に下げてＧａＮを２０ｎｍ成
長させ、さらに基板温度を１０５０℃に上げて、ＧａＮ
を約２μｍ成長させる（図２（ａ））。
【００４９】成長したＧａＮ単結晶層からなる剥離用窒
化物半導体層１１に水素をイオン打ち込みする。その条
件はドーズ量を１×１０17ｃｍ-2とし、加速電圧を１０
０ｋｅＶとし、剥離用窒化物半導体層１１の表面から約
０．５μｍの深さに厚さ約０．１μｍ程度の中間層１２
を形成する。水素が打ち込まれた剥離用窒化物半導体層
１１の表面には単結晶層が維持されており、その剥離用
窒化物半導体層１１の表面の下には水素の打ち込み層
（中間層）１２が存在する（図２（ｂ））。
化物半導体層１１に水素をイオン打ち込みする。その条
件はドーズ量を１×１０17ｃｍ-2とし、加速電圧を１０
０ｋｅＶとし、剥離用窒化物半導体層１１の表面から約
０．５μｍの深さに厚さ約０．１μｍ程度の中間層１２
を形成する。水素が打ち込まれた剥離用窒化物半導体層
１１の表面には単結晶層が維持されており、その剥離用
窒化物半導体層１１の表面の下には水素の打ち込み層
（中間層）１２が存在する（図２（ｂ））。
【００５０】水素を打ち込んだＧａＮエピタキシャル成
長基板１３をアンモニア雰囲気中、８００℃で３０分間
熱処理する。熱処理が終了したＧａＮエピタキシャル成
長基板１３と同様の試料の断面を走査型電子顕微鏡で観
察したところ、中間層は微細なボイドの多数発生したボ
イド層になった（図２（ｃ））。
長基板１３をアンモニア雰囲気中、８００℃で３０分間
熱処理する。熱処理が終了したＧａＮエピタキシャル成
長基板１３と同様の試料の断面を走査型電子顕微鏡で観
察したところ、中間層は微細なボイドの多数発生したボ
イド層になった（図２（ｃ））。
【００５１】熱処理の済んだＧａＮエピタキシャル成長
基板１３ａ上に、ＨＶＰＥ法を用いてデバイス用窒化物
半導体層１４となるＧａＮ単結晶を約３００μｍエピタ
キシャル成長させる。装置は横型常圧ＨＶＰＥ炉を用い
た。原料としてアンモニアガス及び金属ＧａとＨＣｌガ
スを８５０℃で反応させたＧａＣｌを用い、ｎ型の導電
型を得るためにＳｉＨ2 Ｃｌ2 を同時に流す。キャリア
ガスには水素ガスを用いる。成長温度を１０５０℃とし
たところ、成長速度は８０μｍ／ｈであった（図２
（ｄ））。
基板１３ａ上に、ＨＶＰＥ法を用いてデバイス用窒化物
半導体層１４となるＧａＮ単結晶を約３００μｍエピタ
キシャル成長させる。装置は横型常圧ＨＶＰＥ炉を用い
た。原料としてアンモニアガス及び金属ＧａとＨＣｌガ
スを８５０℃で反応させたＧａＣｌを用い、ｎ型の導電
型を得るためにＳｉＨ2 Ｃｌ2 を同時に流す。キャリア
ガスには水素ガスを用いる。成長温度を１０５０℃とし
たところ、成長速度は８０μｍ／ｈであった（図２
（ｄ））。
【００５２】エピタキシャル成長終了後、成長温度から
室温までの冷却過程においてボイドからなる中間層１２
を境に中間層１２からサファイア基板１０までの部分が
自然に剥離する（図２（ｅ））。
室温までの冷却過程においてボイドからなる中間層１２
を境に中間層１２からサファイア基板１０までの部分が
自然に剥離する（図２（ｅ））。
【００５３】得られたｎ型ＧａＮ単結晶からなるデバイ
ス用窒化物半導体層１４の裏面に残った剥離用窒化物半
導体層１１ａを研磨して除去することにより、直径約５
０ｍｍ、厚さ約３００μｍのｎ型ＧａＮ自立単結晶基板
が得られた。この基板は無色透明のものであり、クラッ
クや反りが全くなかった（図２（ｆ））。 （実施例３）図３は本発明の窒化物半導体エピタキシャ
ルウェハを用いたレーザダイオードの構造模式図であ
る。
ス用窒化物半導体層１４の裏面に残った剥離用窒化物半
導体層１１ａを研磨して除去することにより、直径約５
０ｍｍ、厚さ約３００μｍのｎ型ＧａＮ自立単結晶基板
が得られた。この基板は無色透明のものであり、クラッ
クや反りが全くなかった（図２（ｆ））。 （実施例３）図３は本発明の窒化物半導体エピタキシャ
ルウェハを用いたレーザダイオードの構造模式図であ
る。
【００５４】実施例２で得られたｎ型ＧａＮ自立単結晶
基板上にＭＯＶＰＥ法によって図３に示すような構造の
ＬＤ素子を形成する場合について説明する。
基板上にＭＯＶＰＥ法によって図３に示すような構造の
ＬＤ素子を形成する場合について説明する。
【００５５】このＬＤ構造は、ｎ型ＧａＮ自立単結晶基
板２１側から順にＳｉドープＧａＮバッファ層（厚さ約
２μｍ、ｎ＝５×１０17ｃｍ-3）２２、ＳｉドープＡｌ
0.07Ｇａ0.93Ｎクラッド層（厚さ約１．０μｍ、ｎ＝５
×１０17ｃｍ-3）２３、ＳｉドープＧａＮ ＳＣＨ層
（厚さ約０．１μｍ、ｎ＝１×１０17ｃｍ-3）２４、ア
ンドープＩｎ0.2 Ｇａ0.8 Ｎ／Ｉｎ0.05Ｇａ0.95Ｎ多重
量子井戸層（３ｎｍ／５ｎｍ×３）２５、ＭｇドープＡ
ｌ0.2 Ｇａ0.8 Ｎオーバーフロー防止層（厚さ約２０ｎ
ｍ、ｐ＝２×１０19ｃｍ-3）２６、ＭｇドープＧａＮ光
閉込層（厚さ約０．１μｍ、ｐ＝２×１０19ｃｍ-3）２
７、ＭｇドープＡｌ0.07Ｇａ0.93Ｎクラッド層（厚さ約
０．５μｍ、ｐ＝２×１０19ｃｍ-3）２８、Ｍｇドープ
ＧａＮコンタクト層（厚さ約５０ｎｍ、ｐ＝２×１０19
ｃｍ-3）２９を形成したものである。
板２１側から順にＳｉドープＧａＮバッファ層（厚さ約
２μｍ、ｎ＝５×１０17ｃｍ-3）２２、ＳｉドープＡｌ
0.07Ｇａ0.93Ｎクラッド層（厚さ約１．０μｍ、ｎ＝５
×１０17ｃｍ-3）２３、ＳｉドープＧａＮ ＳＣＨ層
（厚さ約０．１μｍ、ｎ＝１×１０17ｃｍ-3）２４、ア
ンドープＩｎ0.2 Ｇａ0.8 Ｎ／Ｉｎ0.05Ｇａ0.95Ｎ多重
量子井戸層（３ｎｍ／５ｎｍ×３）２５、ＭｇドープＡ
ｌ0.2 Ｇａ0.8 Ｎオーバーフロー防止層（厚さ約２０ｎ
ｍ、ｐ＝２×１０19ｃｍ-3）２６、ＭｇドープＧａＮ光
閉込層（厚さ約０．１μｍ、ｐ＝２×１０19ｃｍ-3）２
７、ＭｇドープＡｌ0.07Ｇａ0.93Ｎクラッド層（厚さ約
０．５μｍ、ｐ＝２×１０19ｃｍ-3）２８、Ｍｇドープ
ＧａＮコンタクト層（厚さ約５０ｎｍ、ｐ＝２×１０19
ｃｍ-3）２９を形成したものである。
【００５６】ｐ側にドライエッチングにより幅約４μ
ｍ、深さ約０．４μｍのリッジ構造を作製し、電流狭窄
を行った。リッジの上部にＮｉ／Ａｕ電極３０を形成
し、ｐ型オーミック電極とした。裏面の自立ＧａＮ基板
側にはＴｉ／Ａｌ電極２０を全面に形成し、ｎ型オーミ
ック電極とした。両端面にＴｉＯ2 ／ＳｉＯ2 からなる
高反射コーティング膜を形成した。素子の長さは約５０
０μｍとすることによりＬＤ素子が得られた。
ｍ、深さ約０．４μｍのリッジ構造を作製し、電流狭窄
を行った。リッジの上部にＮｉ／Ａｕ電極３０を形成
し、ｐ型オーミック電極とした。裏面の自立ＧａＮ基板
側にはＴｉ／Ａｌ電極２０を全面に形成し、ｎ型オーミ
ック電極とした。両端面にＴｉＯ2 ／ＳｉＯ2 からなる
高反射コーティング膜を形成した。素子の長さは約５０
０μｍとすることによりＬＤ素子が得られた。
【００５７】このようなＬＤ素子に通電すると、閾値電
流密度が約４．５ｋＡ／ｃｍ2 で、閾値電圧が約５．５
Ｖで、室温で連続発振した。また結晶欠陥が低減されて
いるため、ＬＤ素子の寿命は気温２５℃で、３０ｍＷ駆
動時において５０００時間と良好な特性を有していた。
流密度が約４．５ｋＡ／ｃｍ2 で、閾値電圧が約５．５
Ｖで、室温で連続発振した。また結晶欠陥が低減されて
いるため、ＬＤ素子の寿命は気温２５℃で、３０ｍＷ駆
動時において５０００時間と良好な特性を有していた。
【００５８】さらに本発明による自立基板は、反りが無
いうえにサファイア基板上にＬＤ構造を形成した場合に
比べて劈開が容易なため、プロセス時の歩留まりが大幅
に改善され、９０％以上の素子で良好な特性が得られ
た。 （実施例４）次に本発明の窒化物半導体エピタキシャル
ウェハを用いた発光ダイオードについて説明する。図４
は本発明の窒化物半導体エピタキシャルウェハを用いた
発光ダイオードの構造模式図である。この発光ダイオー
ドは、実施例２における図２（ａ）から図２（ｃ）まで
の工程で選ばれたＧａＮエピタキシャル成長基板上にＬ
ＥＤ構造を形成し、そのＬＥＤ構造の上にＮｉ／Ａｕ層
を真空蒸着し、そのＮｉ／Ａｕ層の上にＡｌ基板を電気
炉中の窒素雰囲気下で６６０℃で融着しその後にサファ
イア基板を中間層から剥離、除去し、その剥離、除去し
たサファイア基板のあった面にＴｉ／Ａｌ電極を形成す
ることによって製造した。
いうえにサファイア基板上にＬＤ構造を形成した場合に
比べて劈開が容易なため、プロセス時の歩留まりが大幅
に改善され、９０％以上の素子で良好な特性が得られ
た。 （実施例４）次に本発明の窒化物半導体エピタキシャル
ウェハを用いた発光ダイオードについて説明する。図４
は本発明の窒化物半導体エピタキシャルウェハを用いた
発光ダイオードの構造模式図である。この発光ダイオー
ドは、実施例２における図２（ａ）から図２（ｃ）まで
の工程で選ばれたＧａＮエピタキシャル成長基板上にＬ
ＥＤ構造を形成し、そのＬＥＤ構造の上にＮｉ／Ａｕ層
を真空蒸着し、そのＮｉ／Ａｕ層の上にＡｌ基板を電気
炉中の窒素雰囲気下で６６０℃で融着しその後にサファ
イア基板を中間層から剥離、除去し、その剥離、除去し
たサファイア基板のあった面にＴｉ／Ａｌ電極を形成す
ることによって製造した。
【００５９】こうして得られた発光ダイオードの構造
は、Ａｌ基板４０側から順に、Ｎｉ／Ａｕ層４１、Ｍｇ
ドープＧａＮ層（厚さ５０ｎｍ、ｐ＝２×１０19ｃ
ｍ-3）４２、ＭｇドープＡｌ0.2 Ｇａ0.8 Ｎ層（厚さ
０．５μｍ、ｐ＝２×１０19ｃｍ-3）４３、アンドープ
量子井戸層（Ｉｎ0.2Ｇａ0.8Ｎ）４４、ＳｉドープＧａ
Ｎクラッド層（厚さ３μｍ、ｎ＝５×１０17ｃｍ-3）４
５及びｎ型電極（Ｔｉ／Ａｌ電極）４６である。
は、Ａｌ基板４０側から順に、Ｎｉ／Ａｕ層４１、Ｍｇ
ドープＧａＮ層（厚さ５０ｎｍ、ｐ＝２×１０19ｃ
ｍ-3）４２、ＭｇドープＡｌ0.2 Ｇａ0.8 Ｎ層（厚さ
０．５μｍ、ｐ＝２×１０19ｃｍ-3）４３、アンドープ
量子井戸層（Ｉｎ0.2Ｇａ0.8Ｎ）４４、ＳｉドープＧａ
Ｎクラッド層（厚さ３μｍ、ｎ＝５×１０17ｃｍ-3）４
５及びｎ型電極（Ｔｉ／Ａｌ電極）４６である。
【００６０】このＬＥＤ素子に通電したところ、発光波
長は４５０ｎｍで、発光出力は２０ｍＡ通電時で約７ｍ
Ｗであった。中間層を形成しないサファイア基板上に成
長した発光ダイオードと違って結晶欠陥が少なく、放熱
特性も良いために素子の信頼性も高く、樹脂モールドし
た状態で４０℃、湿度１００％とした環境下で、２０ｍ
Ａで１０００時間の連続通電試験を行ったところ、１０
００時間通電後においても発光出力は初期状態とほぼ変
わらなかった。
長は４５０ｎｍで、発光出力は２０ｍＡ通電時で約７ｍ
Ｗであった。中間層を形成しないサファイア基板上に成
長した発光ダイオードと違って結晶欠陥が少なく、放熱
特性も良いために素子の信頼性も高く、樹脂モールドし
た状態で４０℃、湿度１００％とした環境下で、２０ｍ
Ａで１０００時間の連続通電試験を行ったところ、１０
００時間通電後においても発光出力は初期状態とほぼ変
わらなかった。
【００６１】上述した実施例では、基板としてサファイ
ア基板若しくは表面に窒化物半導体を形成したサファイ
ア基板を用い、打ち込むイオンとして水素を用いた場合
について説明したが、サファイア基板以外の基板や水素
イオン以外のイオンを用いてもよい。
ア基板若しくは表面に窒化物半導体を形成したサファイ
ア基板を用い、打ち込むイオンとして水素を用いた場合
について説明したが、サファイア基板以外の基板や水素
イオン以外のイオンを用いてもよい。
【００６２】窒化物半導体のエピタキシャル成長法とし
ては、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法等とすでに
公知の様々な方法があり、利用することができる。ま
た、窒化ガリウムや窒化アルミニウム等の低温バッファ
層を用いる２段階成長方法、直接高温で成長する方法、
成長の途中で微細加工と再成長を用いてラテラル成長に
よる転位低減を図るＥＬＯ法、ＦＩＥＬＯ法等公知の種
々の方法を用いることができる。
ては、ＭＯＶＰＥ法、ＨＶＰＥ法、ＭＢＥ法等とすでに
公知の様々な方法があり、利用することができる。ま
た、窒化ガリウムや窒化アルミニウム等の低温バッファ
層を用いる２段階成長方法、直接高温で成長する方法、
成長の途中で微細加工と再成長を用いてラテラル成長に
よる転位低減を図るＥＬＯ法、ＦＩＥＬＯ法等公知の種
々の方法を用いることができる。
【００６３】中間層をボイド層とするのは他の窒化物半
導体層の成長前の昇温中、冷却中、成長後のいずれか、
あるいは全ての過程あるいは幾つかの複数の過程で行う
ことができる。またはイオン打ち込み後、他の窒化物半
導体層の成長開始前に熱処理を行ってもよい。
導体層の成長前の昇温中、冷却中、成長後のいずれか、
あるいは全ての過程あるいは幾つかの複数の過程で行う
ことができる。またはイオン打ち込み後、他の窒化物半
導体層の成長開始前に熱処理を行ってもよい。
【００６４】中間層を境にサファイア基板を剥離する方
法は、成長後の熱処理による剥離、側面からの窒素ジェ
ットによる剥離、ウォータジェットによる剥離、レーザ
照射による剥離等の種々の方法でも実施できる。
法は、成長後の熱処理による剥離、側面からの窒素ジェ
ットによる剥離、ウォータジェットによる剥離、レーザ
照射による剥離等の種々の方法でも実施できる。
【００６５】また、実施例４ではＡｌ基板を貼り付けた
上で剥離を行ったが、その他、例えばＳｉ基板、ガラス
基板、Ｃｕ等金属基板、ＡｌＮ等の熱伝導性の良い薄膜
を積層した金属基板等、その後の素子作製プロセスに適
した基板を用いることができる。
上で剥離を行ったが、その他、例えばＳｉ基板、ガラス
基板、Ｃｕ等金属基板、ＡｌＮ等の熱伝導性の良い薄膜
を積層した金属基板等、その後の素子作製プロセスに適
した基板を用いることができる。
【００６６】ここで、従来、窒化物半導体のエピタキシ
ャル成長は、熱膨張係数が大きく異なるサファイア等の
基板上で行われていたので、結晶欠陥が多かったり、厚
膜を成長すると反りやクラックが発生するという問題が
あった。この問題を根本的に解決するために窒化物半導
体基板の開発も行われてきたが、窒化物半導体基板の作
製は超高圧下で行われていたのでコストが非常に高く、
１０ｍｍ程度のものしか得られなかった。また、ＨＶＰ
Ｅ法で数百μｍ程度のＧａＮ厚膜をサファイア基板上に
成長させた後でサファイア基板を取り除くことによって
ＧａＮの自立基板を得る方法より現実的であるが、サフ
ァイア基板と窒化物半導体との熱膨張率の差に起因する
反りやクラックが発生するうえ結晶欠陥がかなり多い、
サファイア基板の実用的な除去方法が無い、除去後も反
りが残る等の問題があった。
ャル成長は、熱膨張係数が大きく異なるサファイア等の
基板上で行われていたので、結晶欠陥が多かったり、厚
膜を成長すると反りやクラックが発生するという問題が
あった。この問題を根本的に解決するために窒化物半導
体基板の開発も行われてきたが、窒化物半導体基板の作
製は超高圧下で行われていたのでコストが非常に高く、
１０ｍｍ程度のものしか得られなかった。また、ＨＶＰ
Ｅ法で数百μｍ程度のＧａＮ厚膜をサファイア基板上に
成長させた後でサファイア基板を取り除くことによって
ＧａＮの自立基板を得る方法より現実的であるが、サフ
ァイア基板と窒化物半導体との熱膨張率の差に起因する
反りやクラックが発生するうえ結晶欠陥がかなり多い、
サファイア基板の実用的な除去方法が無い、除去後も反
りが残る等の問題があった。
【００６７】しかしながら、本発明によれば、水素打ち
込み及び熱処理によって基板中に形成された中間層が熱
膨張率の差を緩和するバッファ層として機能するので、
従来問題となっていた結晶欠陥が著しく減少し、反りや
クラックが解消された高品質な窒化物半導体エピタキシ
ャルウェハを容易に得ることができる。また、窒化物半
導体層を、この中間層を境にして基板から剥離して窒化
物半導体の大面積でフラットな自立エピタキシャルウェ
ハを容易に得ることができる。
込み及び熱処理によって基板中に形成された中間層が熱
膨張率の差を緩和するバッファ層として機能するので、
従来問題となっていた結晶欠陥が著しく減少し、反りや
クラックが解消された高品質な窒化物半導体エピタキシ
ャルウェハを容易に得ることができる。また、窒化物半
導体層を、この中間層を境にして基板から剥離して窒化
物半導体の大面積でフラットな自立エピタキシャルウェ
ハを容易に得ることができる。
【００６８】
【発明の効果】以上、要するに本発明によれば、次のよ
うな優れた効果を発揮する。
うな優れた効果を発揮する。
【００６９】結晶欠陥が少なく、反りやクラックのない
窒化物半導体エピタキシャルウェハの製造方法及び窒化
物半導体エピタキシャルウェハの提供を実現することが
できる。
窒化物半導体エピタキシャルウェハの製造方法及び窒化
物半導体エピタキシャルウェハの提供を実現することが
できる。
【図１】（ａ）〜（ｅ）は本発明の窒化物半導体エピタ
キシャルウェハの製造方法の一実例を示す工程図であ
る。
キシャルウェハの製造方法の一実例を示す工程図であ
る。
【図２】（ａ）〜（ｆ）は本発明の窒化物半導体エピタ
キシャルウェハの製造方法の他の実施例を示す工程図で
ある。
キシャルウェハの製造方法の他の実施例を示す工程図で
ある。
【図３】本発明の窒化物半導体エピタキシャルウェハを
用いたレーザダイオードの構造模式図である。
用いたレーザダイオードの構造模式図である。
【図４】本発明の窒化物半導体エピタキシャルウェハを
用いた発光ダイオードの構造模式図である。
用いた発光ダイオードの構造模式図である。
１、１ａ、１ｂ サファイア基板 ２ 中間層 ３ デバイス用窒化物半導体層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA03 AA11 AA13 AA17 AA18 BA02 BA08 BA11 BA38 CA01 DA03 DA08 FA10 JA01 JA06 LA11 5F041 AA40 CA05 CA34 CA40 CA46 CA57 CA65 CA67 CA71 CA73 CA82 CA92 5F045 AA04 AB14 AB18 AC08 AC12 AC13 AD09 AD14 AF03 AF09 BB12 BB16 CA10 CA12 DA53 HA05 5F073 AA45 AA74 CA07 CB05 CB07 DA05 DA14 DA35
Claims (14)
- 【請求項１】 サファイア基板の表面近傍に該サファイ
ア基板より機械的強度の弱い中間層を形成し、該中間層
を形成したサファイア基板の上にデバイス用窒化物半導
体層をエピタキシャル成長させることを特徴とする窒化
物半導体エピタキシャルウェハの製造方法。 - 【請求項２】 サファイア基板の上に剥離用窒化物半導
体層を形成し、該剥離用窒化物半導体層の表面近傍に機
械的強度が該剥離用窒化物半導体層より弱い中間層を形
成し、該中間層を形成した剥離用窒化物半導体層の上に
デバイス用窒化物半導体層をエピタキシャル成長させる
ことを特徴とする窒化物半導体エピタキシャルウェハの
製造方法。 - 【請求項３】 上記デバイス用窒化物半導体層の厚さを
１０μｍ以下とする請求項１又は２に記載の窒化物半導
体エピタキシャルウェハの製造方法。 - 【請求項４】 上記剥離用窒化物半導体層若しくは上記
サファイア基板の表面から上記中間層を形成すべき深さ
にイオンを打ち込むことによって上記中間層を形成する
請求項１から３のいずれかに記載の窒化物半導体エピタ
キシャルウェハの製造方法。 - 【請求項５】 上記イオンとして水素イオン、窒素イオ
ン及び酸素イオンのうち少なくとも１種類を用いる請求
項４に記載の窒化物半導体エピタキシャルウェハの製造
方法。 - 【請求項６】 上記イオンの打ち込みの加速電圧を１ｋ
ｅＶ以上１ＭｅＶ以下とし、かつ、上記イオンのドーズ
量を１×１０15ｃｍ-2以上１×１０19ｃｍ-2以下とする
請求項５に記載の窒化物半導体エピタキシャルウェハの
製造方法。 - 【請求項７】 上記イオンを打ち込んだ後、熱処理を行
って上記サファイア基板の表面結晶層若しくは上記剥離
用窒化物半導体層のイオン打ち込みによるダメージを回
復させると共に、表面近傍に微細なボイド及びボイドの
集合体を生じさせることにより上記中間層を形成する請
求項４から６のいずれかに記載の窒化物半導体エピタキ
シャルウェハの製造方法。 - 【請求項８】 上記ボイド及びボイドの集合体の大き
さ、数量、密度、分布等を熱処理によって制御する請求
項７に記載の窒化物半導体エピタキシャルウェハの製造
方法。 - 【請求項９】 上記熱処理をＨ2 若しくはＮＨ3 あるい
は両者の混合雰囲気下で行う請求項７または８に記載の
窒化物半導体エピタキシャルウェハの製造方法。 - 【請求項１０】 上記中間層から上記サファイア基板ま
での部分を上記中間層を境に剥離させて除去する請求項
１から９のいずれかに記載の窒化物半導体エピタキシャ
ルウェハの製造方法。 - 【請求項１１】 上記デバイス用窒化物半導体層の表面
に他の基板を貼り付けた後上記中間層から上記サファイ
ア基板までの部分を、上記中間層を境に剥離、除去する
請求項１０に記載の窒化物半導体エピタキシャルウェハ
の製造方法。 - 【請求項１２】 上記他の基板としてＳｉ等の半導体若
しくはＡｌＮ等の高熱伝導性基板あるいはＣｕ、Ａｌ等
の金属を用いる請求項１１に記載の窒化物半導体エピタ
キシャルウェハの製造方法。 - 【請求項１３】 上記サファイア基板を除去したデバイ
ス用窒化物半導体層に残ったサファイア基板の一部若し
くは上記サファイア基板を除去したデバイス用窒化物半
導体に残った剥離用窒化物半導体層の一部を研磨等の方
法によって除去する請求項１０から１２に記載の窒化物
半導体エピタキシャルウェハの製造方法。 - 【請求項１４】 請求項１から１３のいずれかに記載の
方法で製造された、Ｉｎx Ａｌy Ｇａ1-x-y Ｎ（ｘ，ｙ
≧１、ｘ＋ｙ≦１）の組成を有することを特徴とする窒
化物半導体エピタキシャルウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370391A JP3729065B2 (ja) | 2000-12-05 | 2000-12-05 | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370391A JP3729065B2 (ja) | 2000-12-05 | 2000-12-05 | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004187368A Division JP2005005723A (ja) | 2004-06-25 | 2004-06-25 | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002175985A true JP2002175985A (ja) | 2002-06-21 |
| JP3729065B2 JP3729065B2 (ja) | 2005-12-21 |
Family
ID=18840296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000370391A Expired - Fee Related JP3729065B2 (ja) | 2000-12-05 | 2000-12-05 | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3729065B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004079830A1 (ja) * | 2003-03-06 | 2004-09-16 | Matsushita Electric Industrial Co., Ltd. | 窒化物系ｉｉｉ－ｖ族化合物半導体発光素子およびその製造方法 |
| JP2006179922A (ja) * | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | 半導体チップを製作するための方法 |
| JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
| JP2006528593A (ja) * | 2003-07-24 | 2006-12-21 | エス オー イ テク シリコン オン インシュレータ テクノロジース | エピタキシャル成長層の形成方法 |
| JP2006528592A (ja) * | 2003-07-24 | 2006-12-21 | エス オー イ テク シリコン オン インシュレータ テクノロジース | エピタキシャル成長層の形成方法 |
| WO2007025497A1 (de) * | 2005-09-01 | 2007-03-08 | Osram Opto Semiconductors Gmbh | Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement |
| JP2007106666A (ja) * | 2005-10-12 | 2007-04-26 | Samsung Corning Co Ltd | フリースタンディング窒化ガリウム基板の製造方法 |
| KR100744933B1 (ko) * | 2003-10-13 | 2007-08-01 | 삼성전기주식회사 | 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법 |
| JP2008510298A (ja) * | 2004-08-15 | 2008-04-03 | インスティトゥト ヴィソキフ チシニエン ポルスキエイ アカデミイ ナウク | 窒化物を用いたレーザーダイオード、並びに該レーザーダイオードの製造方法 |
| JP2009503810A (ja) * | 2005-07-06 | 2009-01-29 | インターナショナル レクティファイアー コーポレイション | 第ｉｉｉ族窒化物エンハンスメント型デバイス |
| US7943484B2 (en) | 2005-09-01 | 2011-05-17 | Osram Opto Semiconductors Gmbh | Method for laterally cutting through a semiconductor wafer and optoelectronic component |
| WO2012147436A1 (ja) * | 2011-04-25 | 2012-11-01 | 住友電気工業株式会社 | ＧａＮ系半導体デバイスの製造方法 |
| US8796707B2 (en) | 2009-05-21 | 2014-08-05 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package having the same |
| JP2015008317A (ja) * | 2014-08-20 | 2015-01-15 | 学校法人早稲田大学 | Ｇａ２Ｏ３系半導体基板構造 |
| CN111326409A (zh) * | 2018-12-14 | 2020-06-23 | 云谷（固安）科技有限公司 | 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构 |
| CN113690263A (zh) * | 2020-05-18 | 2021-11-23 | 成都辰显光电有限公司 | 显示基板及显示基板的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222812A (ja) * | 1995-02-17 | 1996-08-30 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体の結晶成長方法 |
| JPH10135500A (ja) * | 1996-03-18 | 1998-05-22 | Sony Corp | 薄膜半導体、太陽電池および発光素子の製造方法 |
| JPH10200176A (ja) * | 1997-01-13 | 1998-07-31 | Mitsubishi Electric Corp | 共振器ミラー形成方法 |
| JPH11135889A (ja) * | 1997-10-30 | 1999-05-21 | Kyocera Corp | 結晶成長用基板及びそれを用いた発光装置 |
| JP2000101139A (ja) * | 1998-09-25 | 2000-04-07 | Toshiba Corp | 半導体発光素子及びその製造方法並びに半導体発光装置 |
| JP2000228563A (ja) * | 1999-02-05 | 2000-08-15 | Agilent Technol Inc | デバイス及びＡｌｘＧａｙＩｎｚＮ構造の組立方法 |
-
2000
- 2000-12-05 JP JP2000370391A patent/JP3729065B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222812A (ja) * | 1995-02-17 | 1996-08-30 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体の結晶成長方法 |
| JPH10135500A (ja) * | 1996-03-18 | 1998-05-22 | Sony Corp | 薄膜半導体、太陽電池および発光素子の製造方法 |
| JPH10200176A (ja) * | 1997-01-13 | 1998-07-31 | Mitsubishi Electric Corp | 共振器ミラー形成方法 |
| JPH11135889A (ja) * | 1997-10-30 | 1999-05-21 | Kyocera Corp | 結晶成長用基板及びそれを用いた発光装置 |
| JP2000101139A (ja) * | 1998-09-25 | 2000-04-07 | Toshiba Corp | 半導体発光素子及びその製造方法並びに半導体発光装置 |
| JP2000228563A (ja) * | 1999-02-05 | 2000-08-15 | Agilent Technol Inc | デバイス及びＡｌｘＧａｙＩｎｚＮ構造の組立方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004079830A1 (ja) * | 2003-03-06 | 2004-09-16 | Matsushita Electric Industrial Co., Ltd. | 窒化物系ｉｉｉ－ｖ族化合物半導体発光素子およびその製造方法 |
| JP2006528593A (ja) * | 2003-07-24 | 2006-12-21 | エス オー イ テク シリコン オン インシュレータ テクノロジース | エピタキシャル成長層の形成方法 |
| JP2006528592A (ja) * | 2003-07-24 | 2006-12-21 | エス オー イ テク シリコン オン インシュレータ テクノロジース | エピタキシャル成長層の形成方法 |
| US8216368B2 (en) | 2003-07-24 | 2012-07-10 | Soitec | Method of fabricating an epitaxially grown layer |
| KR100744933B1 (ko) * | 2003-10-13 | 2007-08-01 | 삼성전기주식회사 | 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법 |
| JP2008510298A (ja) * | 2004-08-15 | 2008-04-03 | インスティトゥト ヴィソキフ チシニエン ポルスキエイ アカデミイ ナウク | 窒化物を用いたレーザーダイオード、並びに該レーザーダイオードの製造方法 |
| JP2006179922A (ja) * | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | 半導体チップを製作するための方法 |
| JP2006210660A (ja) * | 2005-01-28 | 2006-08-10 | Hitachi Cable Ltd | 半導体基板の製造方法 |
| JP2009503810A (ja) * | 2005-07-06 | 2009-01-29 | インターナショナル レクティファイアー コーポレイション | 第ｉｉｉ族窒化物エンハンスメント型デバイス |
| US7943484B2 (en) | 2005-09-01 | 2011-05-17 | Osram Opto Semiconductors Gmbh | Method for laterally cutting through a semiconductor wafer and optoelectronic component |
| WO2007025497A1 (de) * | 2005-09-01 | 2007-03-08 | Osram Opto Semiconductors Gmbh | Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement |
| JP2007106666A (ja) * | 2005-10-12 | 2007-04-26 | Samsung Corning Co Ltd | フリースタンディング窒化ガリウム基板の製造方法 |
| US8796707B2 (en) | 2009-05-21 | 2014-08-05 | Lg Innotek Co., Ltd. | Light emitting device and light emitting device package having the same |
| WO2012147436A1 (ja) * | 2011-04-25 | 2012-11-01 | 住友電気工業株式会社 | ＧａＮ系半導体デバイスの製造方法 |
| US8633087B2 (en) | 2011-04-25 | 2014-01-21 | Sumitomo Electric Industries, Ltd. | Method of manufacturing GaN-based semiconductor device |
| JP2015008317A (ja) * | 2014-08-20 | 2015-01-15 | 学校法人早稲田大学 | Ｇａ２Ｏ３系半導体基板構造 |
| CN111326409A (zh) * | 2018-12-14 | 2020-06-23 | 云谷（固安）科技有限公司 | 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构 |
| CN111326409B (zh) * | 2018-12-14 | 2023-01-31 | 云谷（固安）科技有限公司 | 激光剥离方法和蓝宝石衬底上发光二极管器件外延结构 |
| CN113690263A (zh) * | 2020-05-18 | 2021-11-23 | 成都辰显光电有限公司 | 显示基板及显示基板的制备方法 |
| CN113690263B (zh) * | 2020-05-18 | 2024-02-06 | 成都辰显光电有限公司 | 显示基板及显示基板的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3729065B2 (ja) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| JP3352712B2 (ja) | 窒化ガリウム系半導体素子及びその製造方法 | |
| JP5277270B2 (ja) | 結晶成長方法および半導体素子 | |
| JP3866540B2 (ja) | 窒化物半導体素子およびその製造方法 | |
| JP3569807B2 (ja) | 窒化物半導体素子の製造方法 | |
| US8878189B2 (en) | Group III nitride semiconductor growth substrate, group III nitride semiconductor epitaxial substrate, group III nitride semiconductor element and group III nitride semiconductor free-standing substrate, and method of producing the same | |
| JP4907691B2 (ja) | イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子 | |
| KR100449074B1 (ko) | 반도체의 제조 방법 및 반도체 발광 소자 | |
| JP3729065B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
| JP2004193617A (ja) | 通常の低温核生成層なしでのミスマッチした基板上におけるｉｉｉ族窒化物フィルムの成長 | |
| JP2007070154A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| KR101020958B1 (ko) | 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법 | |
| KR100691159B1 (ko) | 질화갈륨계 반도체의 제조 방법 | |
| WO2005088687A1 (ja) | 窒化ガリウム系半導体基板の作製方法 | |
| KR101178505B1 (ko) | 반도체 기판과 이의 제조 방법 | |
| JPH11243253A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法、窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板および窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板の製造方法 | |
| KR101181182B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| JP2002053399A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JP4192430B2 (ja) | 窒化物半導体エピタキシャルウェハの製造方法 | |
| JP2005005723A (ja) | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ | |
| JP3900196B2 (ja) | Ｉｉｉ族窒化物半導体光素子 | |
| JP2999435B2 (ja) | 半導体の製造方法及び半導体発光素子 | |
| JP2002009003A (ja) | 半導体基板およびその作製方法および発光素子 | |
| JP2004307253A (ja) | 半導体基板の製造方法 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050926 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3729065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |