JP2002175984A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2002175984A
JP2002175984A JP2000375009A JP2000375009A JP2002175984A JP 2002175984 A JP2002175984 A JP 2002175984A JP 2000375009 A JP2000375009 A JP 2000375009A JP 2000375009 A JP2000375009 A JP 2000375009A JP 2002175984 A JP2002175984 A JP 2002175984A
Authority
JP
Japan
Prior art keywords
amorphous silicon
silicon layer
semiconductor device
heat treatment
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000375009A
Other languages
Japanese (ja)
Inventor
Takeshi Nakanishi
健 中西
Yasuhiro Mitani
康弘 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000375009A priority Critical patent/JP2002175984A/en
Publication of JP2002175984A publication Critical patent/JP2002175984A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To use an inexpensive glass substrate, form a crystalline silicon layer having proper semiconductor physical properties and further improve the throughput, in a method of manufacturing a semiconductor device which uses crystalline silicon layers. SOLUTION: An amorphous silicon layer on an insulating substrate 101 is subjected to ultraviolet-ray irradiation and heat treatment to allow crystal growth, and the crystal growth is stopped in a state with amorphous silicon remaining. The remaining amorphous silicon is further crystallized by laser beams or the like. Since the insulating substrate receives a small amount of heat by the heat treatment, an inexpensive glass substrate, having low heat resistance and high heat shrinkability, can be used as the insulating substrate. Since time required for heat treatment is shortened, the throughput is improved. Since the remaining amorphous silicon is crystallized after the crystal growth has temporarily stopped, a semiconductor device having proper characteristics can be manufactured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、結晶性シリコン層
を用いた半導体装置の製造方法に関する。さらに詳しく
は、アクティブマトリクス型液晶表示装置、密着型イメ
ージセンサ、三次元ＩＣ等に用いられる薄膜トランジス
タ（ＴＦＴ）等の半導体装置を製造する方法に関する。The present invention relates to a method for manufacturing a semiconductor device using a crystalline silicon layer. More specifically, the present invention relates to a method for manufacturing a semiconductor device such as an active matrix type liquid crystal display device, a contact type image sensor, and a thin film transistor (TFT) used for a three-dimensional IC.

【０００２】[0002]

【従来の技術】近年、大型もしくは高解像度のアクティ
ブマトリクス型液晶表示装置または高解像度のイメージ
センサ等に用いるために、ガラス板や石英板等の絶縁性
表面を有する基板（以下、絶縁基板ともいう。）上に高
性能な半導体装置を形成する技術が求められている。半
導体装置としては、薄膜トランジスタ（ＴＦＴ）が知ら
れており、素子材には薄膜状のシリコン半導体を用いる
のが一般的である。2. Description of the Related Art In recent years, a substrate having an insulating surface such as a glass plate or a quartz plate (hereinafter also referred to as an insulating substrate) has been developed for use in a large or high resolution active matrix type liquid crystal display device or a high resolution image sensor. )), There is a need for a technique for forming a high-performance semiconductor device. As a semiconductor device, a thin film transistor (TFT) is known, and a thin film silicon semiconductor is generally used as an element material.

【０００３】薄膜状のシリコン半導体としては、非晶質
シリコン半導体からなるものと、結晶性を有するシリコ
ン半導体からなるものとに大別される。非晶質シリコン
半導体は作製温度が低く、気相法で比較的容易に作製す
ることが可能であり、量産性に富むので、最も一般的に
用いられている。しかし、導電性等の物性が、結晶性を
有するシリコン半導体に比べて劣るので、半導体装置の
特性をさらに向上させるためには、結晶性を有するシリ
コン半導体を素子材とする半導体装置の製造方法を確立
する必要がある。[0003] Thin-film silicon semiconductors are broadly classified into those made of an amorphous silicon semiconductor and those made of a crystalline silicon semiconductor. Amorphous silicon semiconductors are most commonly used because they have a low manufacturing temperature, can be manufactured relatively easily by a gas phase method, and have high mass productivity. However, physical properties such as conductivity are inferior to crystalline silicon semiconductors. In order to further improve the characteristics of the semiconductor device, a method for manufacturing a semiconductor device using a crystalline silicon semiconductor as an element material is required. Need to be established.

【０００４】結晶性を有するシリコン半導体としては、
多結晶シリコン、微結晶シリコン、結晶成分を含む非晶
質シリコン、結晶性と非晶質性の中間の状態を有するセ
ミアモルファスシリコン等が知られている。これら結晶
性を有する薄膜状のシリコン半導体を得る方法として
は、成膜時に結晶性を有するシリコン層を直接基板上に
成膜する方法が知られている。[0004] Silicon semiconductors having crystallinity include:
Polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous are known. As a method for obtaining a thin film silicon semiconductor having such crystallinity, there is known a method in which a silicon layer having crystallinity is directly formed on a substrate during film formation.

【０００５】この方法では、成膜工程と同時に結晶化が
進行するので、大粒径の結晶性シリコン層を得るために
はシリコン層の厚膜化が不可欠であり、良好な半導体物
性を有する結晶性シリコン層を基板上に全面に亘って均
一に成膜することが困難である。また、成膜温度が６０
０℃以上の高温であるので、耐熱性が低く、熱収縮性が
高い安価なガラス基板を使用できないという問題があ
る。さらに、成膜に長時間を要するので、製造効率（以
下、スループットともいう。）が低いという問題があ
る。[0005] In this method, crystallization proceeds simultaneously with the film formation step. Therefore, in order to obtain a crystalline silicon layer having a large grain size, it is essential to increase the thickness of the silicon layer. It is difficult to uniformly form the conductive silicon layer on the entire surface of the substrate. When the film formation temperature is 60
Since the temperature is 0 ° C. or higher, there is a problem that an inexpensive glass substrate having low heat resistance and high heat shrinkage cannot be used. Further, since a long time is required for film formation, there is a problem that manufacturing efficiency (hereinafter, also referred to as throughput) is low.

【０００６】結晶性を有する薄膜状のシリコン半導体を
得る他の方法として、非晶質シリコン層を基板上に成膜
し、非晶質シリコン層に加熱処理を施して、非晶質シリ
コン層を固相結晶化させる方法がある（特開昭６２−１
２２１７２号公報、特開平３−２９０９２４号公報およ
び特開平４−１６５６１３号公報など）。この固相結晶
化方法は、結晶性を有するシリコン層を直接基板上に成
膜する上述の方法と比較して、大面積基板上に均一に薄
膜状の結晶性シリコン層を形成できるという利点があ
る。しかし、固相結晶化方法においては、結晶化に際し
て６００℃以上の高温で数十時間にわたる加熱処理が必
要である。したがって、安価なガラス基板を使用でき
ず、またスループットが低いという問題がある。As another method for obtaining a crystalline silicon semiconductor in the form of a thin film, an amorphous silicon layer is formed on a substrate, and the amorphous silicon layer is subjected to a heat treatment to form the amorphous silicon layer. There is a method of solid-phase crystallization (Japanese Patent Laid-Open No. 62-1).
22172, JP-A-3-290924 and JP-A-4-165613). This solid-phase crystallization method has an advantage that a thin-film crystalline silicon layer can be uniformly formed on a large-area substrate, as compared with the above-described method in which a crystalline silicon layer is directly formed on a substrate. is there. However, in the solid-phase crystallization method, heat treatment at a high temperature of 600 ° C. or more for several tens of hours is required for crystallization. Therefore, there is a problem that an inexpensive glass substrate cannot be used and the throughput is low.

【０００７】特開平７−５８３３８号公報には、ニッケ
ル等の金属元素の存在下、非晶質シリコン層を加熱処理
によって結晶化させる方法が開示されており、この方法
によれば、５５０℃以下の温度で結晶化できるので、安
価なガラス基板を使用できるという利点がある。しか
し、結晶化に４時間程度を要するので、スループットの
点でさらに改善が求められる。Japanese Patent Application Laid-Open No. 7-58338 discloses a method for crystallizing an amorphous silicon layer by heat treatment in the presence of a metal element such as nickel. The crystallization can be performed at such a temperature, so that there is an advantage that an inexpensive glass substrate can be used. However, since crystallization requires about 4 hours, further improvement is required in terms of throughput.

【０００８】[0008]

【発明が解決しようとする課題】本発明は、結晶性シリ
コン層を用いた半導体装置の製造方法において、安価な
ガラス基板を使用すること、良好な半導体物性を有する
結晶性シリコン層を形成すること、さらにスループット
を改善することを目的とする。SUMMARY OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device using a crystalline silicon layer, which uses an inexpensive glass substrate and forms a crystalline silicon layer having good semiconductor properties. And to further improve the throughput.

【０００９】[0009]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁性表面を有する基板上に非晶質シリコン
層を形成する工程と、前記非晶質シリコン層に、紫外線
照射処理および加熱処理を施して結晶成長を行わせ、非
晶質シリコンが残存する状態で結晶成長を停止させる第
１結晶化工程と、前記残存する非晶質シリコンを結晶化
させる第２結晶化工程と、を含む。According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming an amorphous silicon layer on a substrate having an insulating surface; A first crystallization step of performing a heat treatment to perform crystal growth and stopping the crystal growth in a state where the amorphous silicon remains, and a second crystallization step of crystallizing the remaining amorphous silicon. including.

【００１０】本発明の半導体装置の製造方法において、
前記第１結晶化工程における結晶成長の停止は、結晶化
度が９０〜９５％の状態で行われることが好ましい。ま
た、前記非晶質シリコン層を形成する工程は、プラズマ
ＣＶＤ法によって行われることが好ましい。In the method for manufacturing a semiconductor device according to the present invention,
It is preferable that the crystal growth is stopped in the first crystallization step in a state where the crystallinity is 90 to 95%. Preferably, the step of forming the amorphous silicon layer is performed by a plasma CVD method.

【００１１】本発明の半導体装置の製造方法において、
前記第２結晶化工程は、前記第１結晶化工程を経た前記
非晶質シリコン層に対する脱水素アニールを省略して、
前記残存する非晶質シリコンをレーザ処理によって結晶
化させる工程であってもよい。In the method for manufacturing a semiconductor device according to the present invention,
The second crystallization step omits dehydrogenation annealing on the amorphous silicon layer that has passed through the first crystallization step,
The method may be a step of crystallizing the remaining amorphous silicon by laser processing.

【００１２】本発明の半導体装置の製造方法において、
前記第２結晶化工程の前に、前記非晶質シリコン層の結
晶化を助長する金属元素を前記非晶質シリコン層に導入
する工程をさらに含むことが好ましい。また、前記金属
元素は、Ｎｉ、Ｃｏ、ＰｄおよびＰｔからなる群から選
ばれる少なくとも１の金属元素であることが好ましい。In the method for manufacturing a semiconductor device according to the present invention,
Preferably, before the second crystallization step, a step of introducing a metal element that promotes crystallization of the amorphous silicon layer into the amorphous silicon layer is further included. Further, it is preferable that the metal element is at least one metal element selected from the group consisting of Ni, Co, Pd, and Pt.

【００１３】本発明の液晶表示装置は、上記の半導体装
置の製造方法により製造された半導体装置を含む。A liquid crystal display device according to the present invention includes a semiconductor device manufactured by the above-described method for manufacturing a semiconductor device.

【００１４】[0014]

【発明の実施の形態】本発明の半導体装置の製造方法
は、絶縁基板上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層に、紫外線照射処理および加熱処
理を施して結晶成長を行わせ、非晶質シリコンが残存す
る状態で結晶成長を停止させる第１結晶化工程と、前記
残存する非晶質シリコンを結晶化させる第２結晶化工程
と、を含む。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to the present invention comprises the steps of: forming an amorphous silicon layer on an insulating substrate;
A first crystallization step of subjecting the amorphous silicon layer to ultraviolet irradiation and heating to cause crystal growth, and stopping crystal growth in a state where the amorphous silicon remains; A second crystallization step of crystallizing silicon.

【００１５】絶縁基板上に非晶質シリコン層を形成する
方法として、スパッタ法、プラズマＣＶＤ（Chemical V
apor Deposition ）法などを挙げることができる。本発
明においては、プラズマＣＶＤ法が好ましい。プラズマ
ＣＶＤ法によれば、低温でしかも高速に非晶質シリコン
層を成膜できる。絶縁基板上に形成する非晶質シリコン
層の膜厚は、５０〜１５０ｎｍ程度である。As a method for forming an amorphous silicon layer on an insulating substrate, there are a sputtering method and a plasma CVD (Chemical V) method.
apor Deposition) method. In the present invention, a plasma CVD method is preferable. According to the plasma CVD method, an amorphous silicon layer can be formed at a low temperature and at a high speed. The thickness of the amorphous silicon layer formed on the insulating substrate is about 50 to 150 nm.

【００１６】非晶質シリコン層に対する紫外線照射処理
は、キセノンランプなどを用いて、紫外線を絶縁基板上
の非晶質シリコン層に照射することによって行われる。
キセノンランプなどの紫外線ランプを用いることによっ
て、大面積基板に対する処理時間が短縮されるという利
点がある。紫外線照射処理の照射条件は、特に限定され
ず、例えば紫外線ランプを用いる場合、ランプパワーが
５〜２０ｋＷ、照射時間が１０〜３０秒間程度である。
非晶質シリコン層に対する加熱処理は、紫外線照射処理
の前および／または後に、窒素雰囲気中で赤外線ヒータ
などを用いて行う。好ましくは、紫外線照射処理の前お
よび後に加熱処理を行う。The irradiation of the amorphous silicon layer with ultraviolet rays is performed by irradiating the amorphous silicon layer on the insulating substrate with ultraviolet rays using a xenon lamp or the like.
By using an ultraviolet lamp such as a xenon lamp, there is an advantage that the processing time for a large-area substrate is reduced. The irradiation conditions for the ultraviolet irradiation treatment are not particularly limited. For example, when an ultraviolet lamp is used, the lamp power is 5 to 20 kW and the irradiation time is about 10 to 30 seconds.
The heat treatment for the amorphous silicon layer is performed using an infrared heater or the like in a nitrogen atmosphere before and / or after the ultraviolet irradiation treatment. Preferably, heat treatment is performed before and after the ultraviolet irradiation treatment.

【００１７】加熱処理の条件は、特に限定されず、例え
ば、５〜２０ｋＷのランプパワーで、１０〜３０秒間の
紫外線照射を行う場合には、紫外線照射前に５００〜７
５０℃で２０〜２００秒間、さらに紫外線照射後に５０
０〜７５０℃で２０〜２００秒間加熱処理を行う。な
お、加熱処理の上記温度は、基板の表面における温度で
あって、基板全体の温度ではない。したがって、加熱処
理の温度が６００℃以上であっても、短時間の加熱処理
であれば、基板全体の温度を６００℃よりも低くするこ
とができ、安価なガラス基板を使用することができる。The conditions of the heat treatment are not particularly limited. For example, when the ultraviolet irradiation is performed at a lamp power of 5 to 20 kW for 10 to 30 seconds, 500 to 7 seconds before the ultraviolet irradiation.
20 to 200 seconds at 50 ° C., 50
Heat treatment is performed at 0 to 750 ° C for 20 to 200 seconds. Note that the above temperature of the heat treatment is a temperature at the surface of the substrate, not a temperature of the entire substrate. Therefore, even when the temperature of the heat treatment is 600 ° C. or higher, if the heat treatment is performed for a short time, the temperature of the entire substrate can be lower than 600 ° C., and an inexpensive glass substrate can be used.

【００１８】本発明によれば、第１結晶化工程におい
て、紫外線照射処理および加熱処理を組み合わせること
によって、加熱処理に要する時間を数分間程度にするこ
とができる。したがって、加熱処理の温度が６００℃以
上であっても、絶縁基板が受ける熱量が少ないので、耐
熱性が低く、熱収縮性が高い安価なガラス基板を絶縁基
板として使用することができる。また、加熱処理に要す
る時間が短縮されるので、スループットが向上する。According to the present invention, the time required for the heat treatment can be reduced to about several minutes by combining the ultraviolet irradiation treatment and the heat treatment in the first crystallization step. Therefore, even when the temperature of the heat treatment is 600 ° C. or higher, an inexpensive glass substrate having low heat resistance and high heat shrinkage can be used as the insulating substrate because the amount of heat received by the insulating substrate is small. Further, since the time required for the heat treatment is reduced, the throughput is improved.

【００１９】前述のプラズマＣＶＤ法により成膜された
非晶質シリコン層は、水素を多量に含有しており、後述
のレーザ光によるレーザアニールを行う場合、シリコン
層中の水素をある程度以下まで低減しておく必要があ
る。水素の濃度が高過ぎると、レーザ照射時に水素がシ
リコン層中から急激に発生し、シリコン層を損なうおそ
れがあるからである。従来は、プラズマＣＶＤ法によっ
て非晶質シリコン層を成膜した後、レーザアニールの前
に、脱水素アニールの工程が必要となるので、半導体装
置の製造工程におけるスループットを低下させていた。The amorphous silicon layer formed by the above-mentioned plasma CVD method contains a large amount of hydrogen, and when performing laser annealing with a laser beam described later, the hydrogen in the silicon layer is reduced to a certain level or less. It is necessary to keep. This is because if the concentration of hydrogen is too high, hydrogen may be rapidly generated from within the silicon layer during laser irradiation, damaging the silicon layer. Conventionally, a dehydrogenation annealing step is required before the laser annealing after forming the amorphous silicon layer by the plasma CVD method, so that the throughput in the semiconductor device manufacturing process has been reduced.

【００２０】本発明者の検討によると、紫外線照射処理
によって、非晶質シリコン層中から水素を除去すること
ができる。したがって、プラズマＣＶＤ法によって絶縁
基板上に非晶質シリコン層を成膜した場合であっても、
脱水素アニール工程を別途実行する必要がないので、半
導体装置の製造プロセスの時間を短縮することができ
る。According to the study of the present inventors, hydrogen can be removed from the amorphous silicon layer by the ultraviolet irradiation treatment. Therefore, even when an amorphous silicon layer is formed on an insulating substrate by a plasma CVD method,
Since it is not necessary to separately execute the dehydrogenation annealing step, the time for the manufacturing process of the semiconductor device can be reduced.

【００２１】非晶質シリコン層に上記紫外線照射処理お
よび加熱処理を施すことによって、基板上の非晶質シリ
コン層が結晶成長する（第１結晶化工程）。但し、本発
明においては、上記紫外線照射処理および加熱処理によ
る結晶成長を、非晶質シリコンが残存する状態で停止さ
せる。By subjecting the amorphous silicon layer to the ultraviolet irradiation treatment and the heat treatment, the amorphous silicon layer on the substrate grows in crystal (first crystallization step). However, in the present invention, the crystal growth by the ultraviolet irradiation treatment and the heat treatment is stopped in a state where the amorphous silicon remains.

【００２２】本発明の半導体装置の製造方法において、
上記第１結晶化工程における結晶成長の停止は、結晶化
度が９０〜９５％の状態で行われるのが好ましい。言い
換えれば、シリコン層中に非晶質シリコンが５〜１０％
残存していることが好ましい。第１結晶化工程におい
て、結晶化度が９５％を越えると、例えばＴＦＴ特性な
どの半導体装置の特性が悪化し、特に電界効果移動度が
若干悪くなる。また、結晶化度が９０％未満であると、
後述する第２結晶化工程によっても完全には結晶化せ
ず、良好なＴＦＴ特性が得られないなどの不具合を生じ
させるおそれがある。In the method for manufacturing a semiconductor device according to the present invention,
It is preferable to stop the crystal growth in the first crystallization step in a state where the crystallinity is 90 to 95%. In other words, 5 to 10% of amorphous silicon is contained in the silicon layer.
Preferably, it remains. In the first crystallization step, if the degree of crystallinity exceeds 95%, characteristics of the semiconductor device such as TFT characteristics deteriorate, and in particular, the field effect mobility slightly deteriorates. When the crystallinity is less than 90%,
Even in the second crystallization step to be described later, the crystallization is not completely performed, and there is a possibility that problems such as failure to obtain good TFT characteristics may be caused.

【００２３】結晶化度は、第１結晶化工程後に得られる
結晶化領域のシリコン層全体に対する平面的な面積比で
あり、光学顕微鏡などを用いて結晶化領域の面積または
非晶質領域の面積を測定することによって求められ得
る。The degree of crystallinity is a planar area ratio of the crystallized region obtained after the first crystallization step to the entire silicon layer, and is obtained by using an optical microscope or the like to determine the area of the crystallized region or the area of the amorphous region. Can be determined by measuring

【００２４】上記第１結晶化工程の後、残存する非晶質
シリコンを結晶化させる（第２結晶化工程）。残存する
非晶質シリコンを結晶化させる方法としては、特に限定
されず、例えば、レーザ光、赤外光、フラッシュランプ
などを用いるＲＴＡ（RapidThermal Annealing ）など
の加熱処理方法が挙げられる。使用するレーザとして
は、ＫｒＦエキシマレーザなどのパルスレーザ、連続発
振Ａｒレーザなどが挙げられ、特に波長４００ｎｍ以下
のエキシマレーザが好ましい。例えば、波長２４８ｎｍ
のＫｒＦエキシマレーザ、波長３０８ｎｍのＸｅＣｌエ
キシマレーザ、波長１９８ｎｍのＡｒＦエキシマレーザ
である。After the first crystallization step, the remaining amorphous silicon is crystallized (second crystallization step). The method for crystallizing the remaining amorphous silicon is not particularly limited, and examples thereof include a heat treatment method such as RTA (Rapid Thermal Annealing) using laser light, infrared light, or a flash lamp. Examples of the laser used include a pulse laser such as a KrF excimer laser, a continuous wave Ar laser, and the like, and an excimer laser having a wavelength of 400 nm or less is particularly preferable. For example, a wavelength of 248 nm
KrF excimer laser, XeCl excimer laser having a wavelength of 308 nm, and ArF excimer laser having a wavelength of 198 nm.

【００２５】波長が４００ｎｍ以下のエキシマレーザで
あれば、ガラス基板などの絶縁基板に熱的ダメージを与
えることなく、絶縁基板上のシリコン層のみを短時間で
加熱することができる。また、エキシマレーザは、発振
出力が大きく、大面積基板を処理するのに適している。
レーザ光の表面エネルギー密度は、２００〜４００ｍＪ
／ｃｍ2 が好ましく、シリコン層表面の一か所につき２
〜１０ショットのレーザ照射を行う。レーザ光の照射時
に、絶縁基板を２００〜４５０℃程度に加熱することが
好ましい。With an excimer laser having a wavelength of 400 nm or less, only a silicon layer on an insulating substrate can be heated in a short time without thermally damaging an insulating substrate such as a glass substrate. An excimer laser has a large oscillation output and is suitable for processing a large-area substrate.
Surface energy density of laser light is 200-400mJ
/ Cm 2 is preferred, and 2 per one surface of the silicon layer.
Laser irradiation of 10 to 10 shots is performed. It is preferable to heat the insulating substrate to about 200 to 450 ° C. at the time of laser light irradiation.

【００２６】本発明によれば、第１結晶化工程において
結晶成長を一時的に停止させた後、第２結晶化工程にお
いて残存する非晶質シリコンを結晶化させるので、良好
な特性を有する半導体装置を製造することができる。According to the present invention, since the crystal growth is temporarily stopped in the first crystallization step and the remaining amorphous silicon is crystallized in the second crystallization step, a semiconductor having good characteristics The device can be manufactured.

【００２７】本発明において、第１結晶化工程の前に、
非晶質シリコン層の結晶化を助長する金属元素を非晶質
シリコン層に導入する工程をさらに含むことが好まし
い。非晶質シリコン層の結晶化を助長する金属元素とし
ては、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、ＡｌおよびＳｂなどが例示されるが、Ｎｉ、
Ｃｏ、ＰｄおよびＰｔからなる群から選ばれる少なくと
も１の金属元素が好適に用いられる。In the present invention, before the first crystallization step,
It is preferable that the method further includes a step of introducing a metal element which promotes crystallization of the amorphous silicon layer into the amorphous silicon layer. Metal elements that promote crystallization of the amorphous silicon layer include Ni, Co, Pd, Pt, Cu, Ag, Au, and I.
Examples include n, Sn, Al and Sb.
At least one metal element selected from the group consisting of Co, Pd and Pt is preferably used.

【００２８】金属元素の導入方法としては、スパッタ
法、蒸着法、メッキ法、イオンドーピング法、ＣＶＤ
法、スピンコート法などが挙げられる。スピンコート法
は、金属元素の溶液または分散液を絶縁基板上に塗布し
て乾燥させる方法であり、溶液または分散液中の金属元
素の濃度を調整することによって、非晶質シリコン層に
導入する金属元素の量を調整することができる利点があ
る。金属元素の導入量は、表面濃度で１×１０12〜１×
１０13atoms ／ｃｍ2 程度である。なお、金属元素の表
面濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法などに
よって測定することができる。As a method for introducing a metal element, there are a sputtering method, a vapor deposition method, a plating method, an ion doping method, and a CVD method.
And a spin coating method. Spin coating is a method in which a solution or dispersion of a metal element is applied to an insulating substrate and dried, and is introduced into an amorphous silicon layer by adjusting the concentration of the metal element in the solution or dispersion. There is an advantage that the amount of the metal element can be adjusted. The introduction amount of the metal element is 1 × 10 12 to 1 × in the surface concentration.
It is about 10 13 atoms / cm 2 . The surface concentration of the metal element can be measured by, for example, total reflection X-ray fluorescence (TRXRF).

【００２９】金属元素を非晶質シリコン層に導入する工
程は、第１結晶化工程の前であれば、絶縁基板上に非晶
質シリコン層を形成する前または後のいずれに行っても
よい。なお、通常は、絶縁基板上に非晶質シリコン層を
形成する前に、絶縁基板上に酸化シリコンからなる下地
層を形成して、絶縁基板中の不純物が非晶質シリコン層
に拡散するのを防ぐ。非晶質シリコン層の表面が疎水性
であるのに対して、下地層の表面は親水性であるので、
親水性の溶媒を用いてスピンコートする場合には、下地
層上に塗布する方が、非晶質シリコン層上に塗布するよ
りも安定に塗布することができる。The step of introducing the metal element into the amorphous silicon layer may be performed before or after the formation of the amorphous silicon layer on the insulating substrate, before the first crystallization step. . Note that usually, before forming an amorphous silicon layer on an insulating substrate, a base layer made of silicon oxide is formed on the insulating substrate so that impurities in the insulating substrate diffuse into the amorphous silicon layer. prevent. Since the surface of the amorphous silicon layer is hydrophobic while the surface of the underlayer is hydrophilic,
When spin-coating is performed using a hydrophilic solvent, coating on the underlayer can be performed more stably than coating on the amorphous silicon layer.

【００３０】本発明の製造方法によって製造された半導
体装置は、液晶表示装置における画素電極に印加する電
圧の制御を行うスイッチング装置、およびこのスイッチ
ング装置を駆動するために表示領域の周辺に設けられる
周辺駆動回路として利用され得る。例えば、本発明の製
造方法によって製造されるＴＦＴは、液晶表示装置の画
素駆動を行うスイッチング装置として利用され得る。液
晶表示装置用の半導体装置以外に、例えば、密着型イメ
ージセンサー、ドライバー内蔵型のサーマルヘッド、有
機系ＥＬ等を発光素子としたドライバー内蔵型の光書き
込み素子または表示素子、三次元ＩＣ等に、本発明によ
る半導体装置を利用することができる。A semiconductor device manufactured by the manufacturing method of the present invention includes a switching device for controlling a voltage applied to a pixel electrode in a liquid crystal display device, and a periphery provided around a display region for driving the switching device. It can be used as a driving circuit. For example, a TFT manufactured by the manufacturing method of the present invention can be used as a switching device for driving a pixel of a liquid crystal display device. In addition to a semiconductor device for a liquid crystal display device, for example, a contact-type image sensor, a thermal head with a built-in driver, an optical writing element or display element with a built-in driver using an organic EL or the like as a light emitting element, a three-dimensional IC, etc. The semiconductor device according to the present invention can be used.

【００３１】本発明の液晶表示装置は、本発明の製造方
法により製造された半導体装置を用いて製造される。例
えば、本発明により製造されたＴＦＴ基板とこれに対向
する基板とによって液晶材料を封止して、液晶表示装置
が作製される。The liquid crystal display device of the present invention is manufactured using a semiconductor device manufactured by the manufacturing method of the present invention. For example, a liquid crystal material is sealed by a TFT substrate manufactured according to the present invention and a substrate facing the TFT substrate to manufacture a liquid crystal display device.

【００３２】以下に、ＴＦＴを例に本発明による実施形
態を図面を参照にしながら説明する。なお、本発明の製
造方法は、本実施形態で説明するＭＯＳ型トランジスタ
に限らず、結晶性半導体を素子材とするバイポーラトラ
ンジスタ、静電誘導トランジスタをはじめとして幅広く
半導体プロセス全般に応用することができる。Hereinafter, embodiments of the present invention will be described with reference to the drawings, taking a TFT as an example. The manufacturing method of the present invention is not limited to the MOS transistor described in the present embodiment, but can be widely applied to all semiconductor processes including a bipolar transistor using a crystalline semiconductor as an element material and an electrostatic induction transistor. .

【００３３】〔実施形態１〕図１の（ａ）〜（ｄ）は、
Ｎ型ＴＦＴの製造工程を工程順に示したものである。ま
ず、ガラス基板等の絶縁基板１０１上に、プラズマＣＶ
Ｄ法によって膜厚２００ｎｍの酸化シリコンからなる下
地層１０２を形成する。次に、プラズマＣＶＤ法によっ
て、膜厚１００ｎｍの真性（Ｉ型）の非晶質シリコン層
を成膜する。ＣＶＤ装置としては、平行平板式のプラズ
マＣＶＤ装置を用い、ＳｉＨ4 ガスとＨ2 ガスを材料ガ
スに用いることができる。ＲＦパワーのパワー密度を１
０〜１００ｍＷ／ｃｍ2 （例えば８０ｍＷ／ｃｍ2 ）に
設定する。なお、非晶質シリコン層を成膜する際に、絶
縁基板を４００℃以下に加熱することが好ましい。[Embodiment 1] FIGS. 1 (a) to 1 (d)
4A to 4C show manufacturing steps of an N-type TFT in the order of steps. First, a plasma CV is placed on an insulating substrate 101 such as a glass substrate.
A 200-nm-thick silicon oxide base layer 102 is formed by Method D. Next, an intrinsic (I-type) amorphous silicon layer having a thickness of 100 nm is formed by a plasma CVD method. As the CVD apparatus, a parallel plate type plasma CVD apparatus is used, and SiH 4 gas and H 2 gas can be used as material gases. RF power density of 1
Set to 0~100mW / cm 2 (e.g., 80mW / cm 2). Note that the insulating substrate is preferably heated to 400 ° C. or less when the amorphous silicon layer is formed.

【００３４】不要な部分の非晶質シリコン層を除去して
素子間分離を行い、後にＴＦＴのソース領域、ドレイン
領域およびチャネル領域となる素子形成領域１０３を形
成し、多数の島領域を形成する。アクティブマトリクス
型液晶表示装置を製造する場合、マトリクス状に多数の
島領域を形成する。Unnecessary portions of the amorphous silicon layer are removed to perform element isolation, and thereafter, an element forming region 103 to be a source region, a drain region and a channel region of a TFT is formed, and a number of island regions are formed. . When manufacturing an active matrix liquid crystal display device, a large number of island regions are formed in a matrix.

【００３５】次に、紫外線照射処理および加熱処理を施
して、素子形成領域１０３の非晶質シリコン層を結晶化
させる（図１（ａ））。但し、完全には結晶化させず、
１０％程度の非晶質部分を残しておく。具体的には、６
００℃で９０秒間の予熱を行った後、キセノンランプを
用いて紫外線を発生させ、パワー８ｋＷで２０秒間の紫
外線照射を行う。その後、６００℃で６０秒間の加熱処
理を行う。Next, the amorphous silicon layer in the element forming region 103 is crystallized by performing an ultraviolet irradiation process and a heating process (FIG. 1A). However, it does not completely crystallize,
About 10% of an amorphous portion is left. Specifically, 6
After preheating at 00 ° C. for 90 seconds, ultraviolet rays are generated using a xenon lamp, and ultraviolet rays are irradiated at a power of 8 kW for 20 seconds. After that, heat treatment is performed at 600 ° C. for 60 seconds.

【００３６】素子形成領域１０３中に残存する非晶質シ
リコンをレーザ照射によって結晶化させる（図１
（ｂ））。レーザ光としては、波長２４８ｎｍ、パルス
幅２０ｎｓｅｃのＫｒＦエキシマレーザを用いることが
できる。レーザ光は、エネルギー密度を２５０ｍＪ／ｃ
ｍ2 とし、一か所につき２ショットの照射を行う。レー
ザ光の照射時に、絶縁基板１０１を２００〜４５０℃程
度に加熱することは有用である。The amorphous silicon remaining in the element forming region 103 is crystallized by laser irradiation (FIG. 1).
(B)). As the laser light, a KrF excimer laser having a wavelength of 248 nm and a pulse width of 20 nsec can be used. The laser light has an energy density of 250 mJ / c
m 2, and irradiation of two shots is performed per one place. It is useful to heat the insulating substrate 101 to about 200 to 450 ° C. during laser light irradiation.

【００３７】その後、プラズマＣＶＤ法によって膜厚１
００ｎｍの酸化シリコン層を成膜してゲート絶縁層１０
４を形成する。続いて、スパッタ法によって、膜厚４０
０〜８００ｎｍ、例えば６００ｎｍのアルミニウム層を
成膜する。アルミニウム層をパターニングして、ゲート
電極１０５を形成する。ゲート電極１０５の表面を陽極
酸化して、表面に膜厚２００ｎｍ程度の酸化物層１０６
を形成する。陽極酸化は、酒石酸が１〜５重量％含まれ
たエチレングリコール溶液中で行う。なお、酸化物層１
０６の膜厚を調整することによって、オフセットゲート
領域の長さを調整することができる。Thereafter, the film thickness of 1 was formed by plasma CVD.
Forming a 100 nm silicon oxide layer to form a gate insulating layer 10
4 is formed. Subsequently, a film thickness of 40
An aluminum layer having a thickness of 0 to 800 nm, for example, 600 nm is formed. The gate electrode 105 is formed by patterning the aluminum layer. The surface of the gate electrode 105 is anodized to form an oxide layer 106 having a thickness of about 200 nm on the surface.
To form The anodic oxidation is performed in an ethylene glycol solution containing tartaric acid at 1 to 5% by weight. The oxide layer 1
By adjusting the film thickness of No. 06, the length of the offset gate region can be adjusted.

【００３８】次に、イオンドーピング法によって、ゲー
ト電極１０５および酸化物層１０６をマスクとしてリン
またはホウ素等の不純物を活性領域に注入する。ドーピ
ングガスとして、フォスフィン（ＰＨ3 ）を用い、加速
電圧を６０〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量
は１×１０15〜８×１０15ｃｍ-2、例えば２×１０15ｃ
ｍ-2とする。この工程により不純物が注入された領域
は、後にソース領域１０７およびドレイン領域１０９と
なり、ゲート電極１０５および酸化物層１０６によって
マスクされて不純物が注入されない領域は、後にＴＦＴ
のチャネル領域１０８となる（図１（ｃ））。この際、
Ｎ型ＴＦＴとＰ型ＴＦＴとを相補型に構成した回路を作
製する場合には、不純物のドーピングが必要な領域をフ
ォトレジストで覆うことによって、それぞれの元素を選
択的にドーピングし、Ｎ型の不純物領域とＰ型の不純物
領域とを作り分ける。Then, impurities such as phosphorus or boron are implanted into the active region by ion doping using the gate electrode 105 and the oxide layer 106 as a mask. Phosphine (PH 3 ) is used as a doping gas, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and the dose is 1 × 10 15 to 8 × 10 15 cm −2 , for example, 2 × 10 15 c.
m -2 . The region into which impurities are implanted in this step becomes a source region 107 and a drain region 109 later, and the region which is masked by the gate electrode 105 and the oxide layer 106 and into which impurities are not implanted is later formed by a TFT.
(FIG. 1C). On this occasion,
In the case of manufacturing a circuit in which an N-type TFT and a P-type TFT are formed in a complementary manner, the respective regions are selectively doped by covering a region where impurity doping is required with a photoresist, thereby forming an N-type TFT. An impurity region and a P-type impurity region are separately formed.

【００３９】その後、不活性雰囲気中、例えば窒素雰囲
気中、５５０℃で４時間の加熱処理を行なうことによっ
て、イオン注入した不純物の活性化を行う。続いて、図
１（ｄ）に示すように、膜厚６００ｎｍの酸化シリコン
層１１０を層間絶縁膜としてプラズマＣＶＤ法によって
形成する。酸化シリコン層１１０にコンタクトホールを
形成して、金属材料、例えば、窒化チタンとアルミニウ
ムとの多層によってＴＦＴのソース電極（配線）１１１
およびドレイン電極（配線）１１２を形成する。なお、
このＴＦＴを液晶表示装置等の画素スイッチ素子として
用いる場合には、ドレイン電極（配線）１１２の代わり
にＩＴＯからなる画素電極を形成する。そして、１気圧
の水素雰囲気中で３５０℃、３０分間の加熱処理を行
い、ＴＦＴを製造する。Thereafter, by performing a heat treatment at 550 ° C. for 4 hours in an inert atmosphere, for example, a nitrogen atmosphere, the ion-implanted impurities are activated. Subsequently, as shown in FIG. 1D, a silicon oxide layer 110 having a thickness of 600 nm is formed as an interlayer insulating film by a plasma CVD method. A contact hole is formed in the silicon oxide layer 110, and a source electrode (wiring) 111 of the TFT is formed of a multilayer of a metal material, for example, titanium nitride and aluminum.
And a drain electrode (wiring) 112 is formed. In addition,
When this TFT is used as a pixel switch element of a liquid crystal display device or the like, a pixel electrode made of ITO is formed instead of the drain electrode (wiring) 112. Then, heat treatment is performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm to manufacture a TFT.

【００４０】〔実施形態２〕本発明の製造方法の他の実
施形態を図２を参照にしながら説明する。まず、実施形
態１と同様にして、ガラス基板等の絶縁基板２０１上に
膜厚２００ｎｍの酸化シリコンからなる下地層２０２を
形成し、膜厚５０〜１５０ｎｍ、例えば１００ｎｍの真
性（Ｉ型）の非晶質シリコン層を成膜する。不要な部分
の非晶質シリコン層を除去して素子間分離を行い、後に
ＴＦＴのソース領域、ドレイン領域およびチャネル領域
となる素子形成領域２０３を形成し、多数の島領域を形
成する。Embodiment 2 Another embodiment of the manufacturing method of the present invention will be described with reference to FIG. First, in the same manner as in the first embodiment, an underlayer 202 made of silicon oxide having a thickness of 200 nm is formed on an insulating substrate 201 such as a glass substrate, and an intrinsic (I-type) non-conductive layer having a thickness of 50 to 150 nm, for example, 100 nm is formed. A crystalline silicon layer is formed. Unnecessary portions of the amorphous silicon layer are removed to perform element isolation, and an element formation region 203 to be a source region, a drain region, and a channel region of a TFT is formed later, and a number of island regions are formed.

【００４１】その後、スパッタ法によって、膜厚０．５
〜２０ｎｍ、例えば２ｎｍのケイ化ニッケル層（不図
示）を成膜する（図２（ａ））。この絶縁基板２０１を
水素還元雰囲気中、好ましくは水素の分圧が０．１〜１
気圧の水素還元雰囲気中または不活性雰囲気中（大気
圧）に保持して、６００℃で５時間の加熱処理を行う。Thereafter, a film thickness of 0.5
A nickel silicide layer (not shown) having a thickness of ２０20 nm, for example, 2 nm is formed (FIG. 2A). The insulating substrate 201 is placed in a hydrogen reducing atmosphere, preferably with a partial pressure of hydrogen of 0.1 to 1.
A heat treatment is performed at 600 ° C. for 5 hours while maintaining the atmosphere in a hydrogen reducing atmosphere or an inert atmosphere (atmospheric pressure).

【００４２】次に、実施形態１と同様にして、紫外線照
射および加熱処理を施して素子形成領域２０３の非晶質
シリコン層の結晶成長を行う。但し、完全には結晶化さ
せず、１０％程度の非晶質部分を残しておく。具体的に
は、６００℃で７０秒間の予熱を行った後、キセノンラ
ンプを用いて紫外線を発生させ、パワー８ｋＷで１０秒
間の紫外線照射を行う。その後、６００℃で５０秒間の
加熱処理を行う。本実施形態によれば、非晶質シリコン
層上に、結晶化を助長するニッケルを含むケイ化ニッケ
ル層が形成されているので、紫外線照射および加熱処理
の処理時間が実施形態１の場合よりも短縮される。Next, in the same manner as in the first embodiment, the amorphous silicon layer in the element forming region 203 is crystal-grown by performing ultraviolet irradiation and heat treatment. However, it is not completely crystallized, and an amorphous portion of about 10% is left. Specifically, after preheating at 600 ° C. for 70 seconds, ultraviolet rays are generated using a xenon lamp, and ultraviolet rays are irradiated at a power of 8 kW for 10 seconds. After that, heat treatment is performed at 600 ° C. for 50 seconds. According to this embodiment, since the nickel silicide layer containing nickel for promoting crystallization is formed on the amorphous silicon layer, the processing time of the ultraviolet irradiation and the heat treatment is longer than that of the first embodiment. Be shortened.

【００４３】以降、実施形態１と同様に、レーザ照射に
よって結晶化を行う（図２（ｂ））。さらに、ゲート絶
縁層２０４、ゲート電極２０５、酸化物層２０６を形成
し、イオンドーピング法によって、ソース領域２０７、
チャネル領域２０８およびドレイン領域２０９を形成す
る（図２（ｃ））。不純物の活性化を行った後、図２
（ｄ）に示すように、酸化シリコン層２１０を形成し、
ＴＦＴのソース電極（配線）２１１およびドレイン電極
（配線）２１２を形成して、ＴＦＴを製造する。Thereafter, as in the first embodiment, crystallization is performed by laser irradiation (FIG. 2B). Further, a gate insulating layer 204, a gate electrode 205, and an oxide layer 206 are formed, and a source region 207,
A channel region 208 and a drain region 209 are formed (FIG. 2C). After activation of the impurities, FIG.
As shown in (d), a silicon oxide layer 210 is formed,
A TFT is manufactured by forming a source electrode (wiring) 211 and a drain electrode (wiring) 212 of the TFT.

【００４４】〔実施形態３〕実施形態２では、非晶質シ
リコン層の結晶化を助長する金属元素としてのニッケル
をスパッタ法によって導入する場合について説明した
が、金属元素の導入はスピンコート法によっても行うこ
とができる。具体的には、絶縁基板上に酸化シリコンか
らなる下地層を形成して、この下地層上に金属元素含有
溶液を保持し、スピナーによって溶液を均一に延ばし乾
燥させる。例えば、溶質として酢酸ニッケルを用い、溶
媒としてエタノールを用いて、ニッケル濃度が１〜１０
ｐｐｍ程度のニッケル含有溶液を調製し、この溶液をス
ピン塗布する。Third Embodiment In the second embodiment, a case has been described in which nickel as a metal element that promotes crystallization of an amorphous silicon layer is introduced by a sputtering method. However, the introduction of a metal element is performed by a spin coating method. Can also be done. Specifically, a base layer made of silicon oxide is formed on an insulating substrate, a metal element-containing solution is held on the base layer, and the solution is uniformly spread by a spinner and dried. For example, using nickel acetate as a solute and ethanol as a solvent, the nickel concentration is 1 to 10%.
A nickel-containing solution of about ppm is prepared, and this solution is spin-coated.

【００４５】上記実施形態２および３においては、絶縁
基板上に非晶質シリコン層を形成する前に、金属元素を
導入する場合について説明したが、金属元素の導入は絶
縁基板上に非晶質シリコン層を形成した後に行ってもよ
い。また、上記実施形態においては、素子間分離を行っ
た後に、非晶質シリコン層の結晶化を行う場合について
説明したが、素子間分離は、非晶質シリコン層の結晶化
が完了した後に行ってもよい。但し、非晶質シリコンを
レーザ照射によって結晶化させる場合には、レーザ照射
の前に素子間分離を行って、不要な部分のシリコン層を
除去することが好ましい。予め不要な部分のシリコン層
を除去することによって、必要な箇所のみにレーザ照射
を行うことができるので、レーザ照射に要する時間が短
縮され、スループットが向上する。In the second and third embodiments, the case where the metal element is introduced before the formation of the amorphous silicon layer on the insulating substrate has been described. It may be performed after forming the silicon layer. Further, in the above embodiment, the case where the crystallization of the amorphous silicon layer is performed after the isolation between the elements has been described. However, the isolation between the elements is performed after the crystallization of the amorphous silicon layer is completed. You may. However, in the case where amorphous silicon is crystallized by laser irradiation, it is preferable that separation between elements be performed before laser irradiation to remove unnecessary portions of the silicon layer. By removing unnecessary portions of the silicon layer in advance, laser irradiation can be performed only on necessary portions, so that the time required for laser irradiation is shortened, and throughput is improved.

【００４６】[0046]

【発明の効果】本発明によれば、非晶質シリコン層を結
晶化させるに際して、絶縁基板が加熱処理によって受け
る熱量が少ないので、耐熱性が低く、熱収縮性が高い安
価なガラス基板を絶縁基板として使用することができ
る。また、加熱処理に要する時間が短縮されるので、ス
ループットが向上する。According to the present invention, when an amorphous silicon layer is crystallized, an insulative substrate receives a small amount of heat by heat treatment, so that an inexpensive glass substrate having low heat resistance and high heat shrinkage is insulated. It can be used as a substrate. Further, since the time required for the heat treatment is reduced, the throughput is improved.

【００４７】プラズマＣＶＤ法によって非晶質シリコン
層を形成する場合において、非晶質シリコン層に対する
脱水素アニール工程を別途実行する必要がないので、ス
ループットが向上する。When the amorphous silicon layer is formed by the plasma CVD method, it is not necessary to separately perform a dehydrogenation annealing step on the amorphous silicon layer, so that the throughput is improved.

【００４８】本発明によれば、第１結晶化工程において
結晶成長を一時的に停止させた後、第２結晶化工程にお
いて残存する非晶質シリコンを結晶化させるので、良好
な特性を有する半導体装置を製造することができる。According to the present invention, after temporarily stopping the crystal growth in the first crystallization step and then crystallizing the remaining amorphous silicon in the second crystallization step, a semiconductor having good characteristics The device can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図１】実施形態１によるＮ型ＴＦＴの製造工程を模式
的に示す図である。FIG. 1 is a view schematically showing a manufacturing process of an N-type TFT according to a first embodiment.

【図２】実施形態２によるＮ型ＴＦＴの製造工程を模式
的に示す図である。FIG. 2 is a view schematically showing a manufacturing process of an N-type TFT according to a second embodiment.

【符号の説明】[Explanation of symbols]

１０１、２０１ 絶縁基板 １０２、２０２ 下地層 １０３、２０３ 素子形成領域 １０４、２０４ ゲート絶縁層 １０５、２０５ ゲート電極 １０６、２０６ 酸化物層 １０７、２０７ ソース領域 １０８、２０８ チャネル領域 １０９、２０９ ドレイン領域 １１０、２１０ 酸化シリコン層 １１１、２１１ ソース電極 １１２、２１２ ドレイン電極 101, 201 Insulating substrate 102, 202 Underlayer 103, 203 Element formation region 104, 204 Gate insulating layer 105, 205 Gate electrode 106, 206 Oxide layer 107, 207 Source region 108, 208 Channel region 109, 209 Drain region 110, 210 silicon oxide layer 111, 211 source electrode 112, 212 drain electrode

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA25 JA29 JA33 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 KA04 KA07 MA08 MA29 MA30 NA27 NA29 5C094 AA21 AA43 BA03 BA43 CA19 CA24 DA14 DA15 EA04 EA07 EB02 FB12 FB14 FB15 GB10 5F052 AA02 AA11 AA24 AA25 BB01 BB07 CA09 CA10 DA02 DB03 DB07 FA01 FA06 FA19 FA22 JA01 5F110 AA16 AA17 BB01 BB10 BB11 CC02 DD02 DD13 EE03 EE34 EE44 FF02 FF30 GG02 GG13 GG25 GG35 GG43 GG45 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL07 HL11 HM14 NN02 NN04 NN23 NN35 NN72 PP02 PP03 PP04 PP05 PP10 PP29 PP34 PP35 PP40 QQ11 QQ24  ──────────────────────────────────────────────────続 き Continued on front page F-term (reference) AA24 AA25 BB01 BB07 CA09 CA10 DA02 DB03 DB07 FA01 FA06 FA19 FA22 JA01 5F110 AA16 AA17 BB01 BB10 BB11 CC02 DD02 DD13 EE03 EE34 EE44 FF02 FF30 GG02 NN13 NN13 NN03 NN13 NN PP04 PP05 PP10 PP29 PP34 PP35 PP40 QQ11 QQ24

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 絶縁性表面を有する基板上に非晶質シリ
コン層を形成する工程と、 前記非晶質シリコン層に、紫外線照射処理および加熱処
理を施して結晶成長を行わせ、非晶質シリコンが残存す
る状態で結晶成長を停止させる第１結晶化工程と、 前記残存する非晶質シリコンを結晶化させる第２結晶化
工程と、を含む半導体装置の製造方法。A step of forming an amorphous silicon layer on a substrate having an insulating surface; and performing an ultraviolet irradiation treatment and a heat treatment on the amorphous silicon layer to cause crystal growth. A method of manufacturing a semiconductor device, comprising: a first crystallization step of stopping crystal growth in a state where silicon remains; and a second crystallization step of crystallizing the remaining amorphous silicon. 【請求項２】 前記第１結晶化工程における結晶成長の
停止が、結晶化度が９０〜９５％の状態で行われる請求
項１に記載の半導体装置の製造方法。2. The method according to claim 1, wherein the stopping of the crystal growth in the first crystallization step is performed with a degree of crystallinity of 90 to 95%. 【請求項３】 前記非晶質シリコン層を形成する工程
が、プラズマＣＶＤ法によって行われる請求項１または
２に記載の半導体装置の製造方法。3. The method according to claim 1, wherein the step of forming the amorphous silicon layer is performed by a plasma CVD method. 【請求項４】 前記第２結晶化工程が、前記第１結晶化
工程を経た前記非晶質シリコン層に対する脱水素アニー
ルを省略して、前記残存する非晶質シリコンをレーザ処
理によって結晶化させる工程である請求項３に記載の半
導体装置の製造方法。4. The second crystallization step omits dehydrogenation annealing on the amorphous silicon layer that has undergone the first crystallization step, and crystallizes the remaining amorphous silicon by laser processing. 4. The method for manufacturing a semiconductor device according to claim 3, which is a step. 【請求項５】 前記第２結晶化工程の前に、前記非晶質
シリコン層の結晶化を助長する金属元素を前記非晶質シ
リコン層に導入する工程をさらに含む請求項１から４の
いずれかに記載の半導体装置の製造方法。5. The method according to claim 1, further comprising, before the second crystallization step, introducing a metal element that promotes crystallization of the amorphous silicon layer into the amorphous silicon layer. 13. A method for manufacturing a semiconductor device according to 【請求項６】 前記金属元素が、Ｎｉ、Ｃｏ、Ｐｄおよ
びＰｔからなる群から選ばれる少なくとも１の金属元素
である請求項５に記載の半導体装置の製造方法。6. The method according to claim 5, wherein the metal element is at least one metal element selected from the group consisting of Ni, Co, Pd, and Pt. 【請求項７】 請求項１から６のいずれかに記載の半導
体装置の製造方法により製造された半導体装置を含む液
晶表示装置。7. A liquid crystal display device including a semiconductor device manufactured by the method of manufacturing a semiconductor device according to claim 1.
JP2000375009A 2000-12-08 2000-12-08 Method of manufacturing semiconductor device Pending JP2002175984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000375009A JP2002175984A (en) 2000-12-08 2000-12-08 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000375009A JP2002175984A (en) 2000-12-08 2000-12-08 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2002175984A true JP2002175984A (en) 2002-06-21

Family

ID=18844093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000375009A Pending JP2002175984A (en) 2000-12-08 2000-12-08 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2002175984A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465958B2 (en) 2004-03-12 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device, and method for manufacturing the same
KR100901343B1 (en) 2007-07-23 2009-06-05 (주)실리콘화일 Method of manufacturing crystalline semiconductor thin film
CN102456744A (en) * 2010-10-22 2012-05-16 三星移动显示器株式会社 Thin film transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465958B2 (en) 2004-03-12 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device, and method for manufacturing the same
US8884300B2 (en) 2004-03-12 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a transistor including an even number of channel formation regions
KR100901343B1 (en) 2007-07-23 2009-06-05 (주)실리콘화일 Method of manufacturing crystalline semiconductor thin film
CN102456744A (en) * 2010-10-22 2012-05-16 三星移动显示器株式会社 Thin film transistor

Similar Documents

Publication Publication Date Title
US6642073B1 (en) Semiconductor circuit and method of fabricating the same
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
US20010000154A1 (en) Thin film type monolithic semiconductor device
JP3432187B2 (en) Method for manufacturing semiconductor device
US6927107B1 (en) Method of producing semiconductor device
JP2003100629A (en) Semiconductor device and manufacturing method thereof
JP3981532B2 (en) Manufacturing method of semiconductor device
JP2002175984A (en) Method of manufacturing semiconductor device
JPH0832074A (en) Semiconductor device and manufacture thereof
JPH06318700A (en) Semiconductor circuit and its manufacture
JP2002280560A (en) Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device
JP2003007716A (en) Semiconductor device and its manufacturing method
JPH088181A (en) Semiconductor device, and its manufacture
JPH0831737A (en) Semiconductor device and manufacture thereof
JP3190518B2 (en) Semiconductor device manufacturing method
JP3859516B2 (en) Manufacturing method of semiconductor device
JP3330923B2 (en) Method for manufacturing semiconductor circuit
JP2003197529A (en) Semiconductor device
JP2002198312A (en) Method for manufacturing semiconductor device
JPH1197713A (en) Manufacture of semiconductor device
JP3330922B2 (en) Method for manufacturing semiconductor circuit
JPH11289096A (en) Thin film transistor
JP3393857B2 (en) Method for manufacturing semiconductor device
JP3393863B2 (en) Method for manufacturing semiconductor device
JP3886827B2 (en) Method for manufacturing semiconductor device