JP2002170771A - Method for manufacturing crystalline semiconductor film and its manufacturing system - Google Patents

Method for manufacturing crystalline semiconductor film and its manufacturing system

Info

Publication number
JP2002170771A
JP2002170771A JP2000366368A JP2000366368A JP2002170771A JP 2002170771 A JP2002170771 A JP 2002170771A JP 2000366368 A JP2000366368 A JP 2000366368A JP 2000366368 A JP2000366368 A JP 2000366368A JP 2002170771 A JP2002170771 A JP 2002170771A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor film
spin
crystalline semiconductor
solution containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000366368A
Other languages
Japanese (ja)
Other versions
JP4112798B2 (en
Inventor
Chiho Kokubo
千穂 小久保
Hiromi Sakamoto
弘美 坂本
Naoki Makita
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000366368A priority Critical patent/JP4112798B2/en
Publication of JP2002170771A publication Critical patent/JP2002170771A/en
Application granted granted Critical
Publication of JP4112798B2 publication Critical patent/JP4112798B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem of a crystalline silicon film that the domain diameter of the crystalline silicon film considerably differs between a contact area and a non-contact area between a substrate and a spin chuck, and the nonuniformity of the fine domain occurs both in a radial pattern and in the form of a band near the four corners of the substrate. SOLUTION: It has become clear that the problem of the difference in the domain diameter is caused by the temperature distribution at the time of the spin coating with a catalytic element. Accordingly, the problem is solved by maintaining the uniformity of the temperature distribution of the substrate. It has also become clear that the problem of the non-uniformity of the fine domain is caused by foreign substances in the catalytic element solution. Accordingly, the problem is solved by performing the spin coating with the catalytic element solution after filtration.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、結晶質半導体膜の
作製方法及びその作製で使用される作製装置に関するも
ので、特に結晶質シリコン半導体膜の作製方法及びその
作製で使用される作製装置に関するものある。尚、結晶
質半導体膜は、液晶ディスプレイ等の半導体表示装置の
構成素子である薄膜トランジスタに一般に適用されてい
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a crystalline semiconductor film and an apparatus used for manufacturing the same, and more particularly to a method for manufacturing a crystalline silicon semiconductor film and an apparatus used for manufacturing the same. There is something. Incidentally, the crystalline semiconductor film is generally applied to a thin film transistor which is a constituent element of a semiconductor display device such as a liquid crystal display.

【０００２】[0002]

【従来の技術】近年、薄膜トランジスタ（以下、ＴＦＴ
と略記）を利用したアクティブマトリクス型の液晶ディ
スプレイ技術が注目されている。アクティブマトリクス
表示はパッシブマトリクス表示に比べ、応答速度と視野
角とコントラストの点で有利な為、現在のノートパソコ
ン及び液晶テレビ等の主流になっている。2. Description of the Related Art In recent years, thin film transistors (hereinafter referred to as TFTs) have been developed.
Active matrix type liquid crystal display technology utilizing the abbreviated name) has attracted attention. Active matrix displays are more popular than passive matrix displays in terms of response speed, viewing angle, and contrast, and are currently used mainly in notebook computers and liquid crystal televisions.

【０００３】アクティブマトリクス型液晶ディスプレイ
の構成素子であるＴＦＴには、薄膜状のシリコン半導体
を用いるのが一般的である。薄膜状のシリコン半導体
は、非晶質シリコン膜と結晶性を有する多結晶シリコン
膜の２つに大別される。非晶質シリコン膜は作製温度が
低く、気相法で比較的容易に作成することが可能で量産
性に富む為、最も一般的に適用されている。しかし、電
子または正孔の電界移動度等の物性が結晶性を有する多
結晶シリコン膜に比べて劣る為、高速動作のＴＦＴには
結晶性を有する多結晶シリコン膜の適用が求められてい
る。多結晶シリコン膜で形成したＴＦＴは、電子または
正孔が大きな電界移動度を有する為、液晶ディスプレイ
に用いた場合、画素用トランジスタだけでなく周辺回路
であるドライバー回路の一体化が達成できる特徴があ
り、各液晶ディスプレイメーカーで開発が進められてき
た。In general, a thin film silicon semiconductor is used for a TFT which is a constituent element of an active matrix type liquid crystal display. Thin-film silicon semiconductors are roughly classified into two types: an amorphous silicon film and a polycrystalline silicon film having crystallinity. Amorphous silicon films are most commonly used because they have a low fabrication temperature, can be relatively easily formed by a vapor phase method, and have high mass productivity. However, since physical properties such as electric field mobility of electrons or holes are inferior to crystalline polycrystalline silicon films, application of crystalline polycrystalline silicon films to high-speed TFTs is required. Since a TFT formed of a polycrystalline silicon film has a large electric field mobility of electrons or holes, when used for a liquid crystal display, it has a feature that not only a pixel transistor but also a driver circuit as a peripheral circuit can be integrated. Yes, each LCD manufacturer has been developing it.

【０００４】多結晶シリコンＴＦＴに適用される多結晶
シリコン膜は、非晶質シリコン膜を熱処理することによ
り結晶化して成膜するが、結晶化温度が６００℃以上と
高い為、石英基板以外のガラス基板に適用するのが困難
であるという問題があった。例えば、アクイティブマト
リクス型の液晶表示装置に適用されるコーニング製７０
５９ガラスのガラス歪点は５９３℃であり、基板の大面
積化を考慮した場合、６００℃以上の熱処理には問題が
ある。従って、熱処理温度の低温下が求められており、
その解決手段として、触媒元素の添加による非晶質シリ
コン膜の結晶化技術が特開平７−２１１６３６号公報に
開示されている。A polycrystalline silicon film applied to a polycrystalline silicon TFT is crystallized by heat-treating an amorphous silicon film. However, since the crystallization temperature is as high as 600 ° C. or more, a polycrystalline silicon film other than a quartz substrate is used. There is a problem that it is difficult to apply to a glass substrate. For example, a Corning 70 liquid crystal display device applied to an active matrix type liquid crystal display device.
The glass strain point of 59 glass is 593 ° C., and there is a problem in the heat treatment at 600 ° C. or more when the area of the substrate is increased. Therefore, a low heat treatment temperature is required,
As a solution to this problem, Japanese Patent Application Laid-Open No. Hei 7-2111636 discloses a technique for crystallizing an amorphous silicon film by adding a catalyst element.

【０００５】特開平７−２１１６３６号公報に於いて
は、結晶化を助長する為の触媒元素の添加方法としてプ
ラズマ処理法または蒸着法またはイオン注入法について
も触れているが、非晶質シリコン膜の表面近傍のみに極
微量の触媒元素を制御性良く添加する方法として、スピ
ン塗布による触媒元素の添加方法が開示されている。ス
ピン塗布による触媒元素の添加処理を利用した非晶質シ
リコン膜の結晶化技術は、非晶質シリコン膜上に触媒元
素を含んだ溶液をスピン塗布法により添加し、所定量の
触媒元素を非晶質シリコン膜の表面に吸着させ、しかる
後に熱処理を行い、結晶質シリコン膜を成膜する技術で
あり、以下の特徴を有している。・溶液中に含有させる
触媒元素の濃度と、溶液を非晶質シリコン膜に接触させ
る時間によ り、非晶質シリコン膜への触媒元素の添加
量を厳密に制御することができる。半導体装 置の信頼
性及び電気的安定性の為には、結晶化した結晶質シリコ
ン膜内の触媒元素の量 を極力少なくする必要がある。
塗布法による触媒元素の添加の場合、触媒元素の添加量
の精密制御により必要最低限の量で結晶化を行うこと
ができる為、半導体装置の信頼性 及び電気的安定性の
点で有利である。・結晶化を行う為の熱処理の低温下が
可能となり、石英基板以外の一般のガラス基板を適 用
する際に有利である。例えば、ガラス歪点以下の４５０
℃程度以上の温度で、ガラス 基板の熱処理をすること
が可能となった。In Japanese Patent Application Laid-Open No. 7-216636, a plasma treatment method, a vapor deposition method, or an ion implantation method is mentioned as a method for adding a catalyst element for promoting crystallization. As a method for adding a very small amount of a catalytic element to only the vicinity of the surface with good controllability, a method of adding the catalytic element by spin coating is disclosed. A crystallization technique for an amorphous silicon film using a treatment for adding a catalyst element by spin coating is to add a solution containing the catalyst element to the amorphous silicon film by a spin coating method and to remove a predetermined amount of the catalyst element from the amorphous silicon film. This is a technique in which a crystalline silicon film is deposited on a surface of a crystalline silicon film and then heat-treated to form a crystalline silicon film, and has the following features. -The amount of the catalyst element added to the amorphous silicon film can be strictly controlled by the concentration of the catalyst element contained in the solution and the time during which the solution is brought into contact with the amorphous silicon film. For the reliability and electrical stability of the semiconductor device, it is necessary to minimize the amount of the catalytic element in the crystallized crystalline silicon film.
In the case of adding a catalyst element by a coating method, crystallization can be performed with a minimum amount by precisely controlling the addition amount of the catalyst element, which is advantageous in terms of reliability and electrical stability of a semiconductor device. . -The heat treatment for crystallization can be performed at a low temperature, which is advantageous when a general glass substrate other than a quartz substrate is applied. For example, 450 below the glass strain point
It became possible to heat-treat a glass substrate at a temperature of about ° C or higher.

【０００６】上記の非晶質シリコン膜の結晶化技術は、
非晶質シリコン膜の全面に触媒元素を添加して結晶化す
るもので、多数の結晶が非晶質シリコン膜の全面で、点
中心から放射状に成長し、結晶格子が連続的に連なって
棒状に成長している。この結晶化技術を本発明者らは縦
成長法と呼称している。この縦成長法に対し、横成長法
による結晶化技術が、同一の出願人により特開平１０−
２４７７３５号公報に開示されている。The crystallization technique of the above amorphous silicon film is as follows.
A crystal is formed by adding a catalytic element to the entire surface of the amorphous silicon film, and a large number of crystals grow radially from the center of the point on the entire surface of the amorphous silicon film, and the crystal lattice is continuously connected to form a rod. Growing up. The present inventors call this crystallization technique a vertical growth method. In contrast to this vertical growth method, a crystallization technique by a lateral growth method is disclosed in
247735.

【０００７】特開平１０−２４７７３５号公報に記載さ
れた横成長法の技術は、非晶質シリコン膜を堆積した
後、シリコン酸化膜等の絶縁膜を選択的に形成し、前記
絶縁膜をマスクに触媒元素を選択的に添加し、熱処理を
行う。この熱処理により、触媒元素の選択的添加領域が
最初に結晶化し、当該結晶化領域は周辺の非晶質領域へ
と横方向（基板面に平行な方向）に結晶成長する。前記
横方向結晶成長領域では、基板と平行に針状または柱状
の結晶が成長方向に沿って伸びるという特徴が認められ
ている。In the lateral growth technique described in Japanese Patent Application Laid-Open No. Hei 10-247735, after an amorphous silicon film is deposited, an insulating film such as a silicon oxide film is selectively formed, and the insulating film is masked. And a heat treatment is performed by selectively adding a catalyst element to the catalyst. By this heat treatment, the selectively added region of the catalyst element is first crystallized, and the crystallized region grows laterally (in a direction parallel to the substrate surface) into a peripheral amorphous region. In the lateral crystal growth region, it is recognized that a needle-like or columnar crystal extends in the growth direction in parallel with the substrate.

【０００８】また、同公報に於いては、触媒元素のゲッ
タリング技術についても記載されている。非晶質シリコ
ン膜の結晶化の為に添加された触媒元素は、Ｎｉ元素等
の金属元素である為、結晶質シリコン膜内に多量に存在
すると、深い準位を形成してキャリアを補角することが
知られており、ＴＦＴの電気特性や信頼性に悪影響を及
ぼすことが考えられる。この対策として、触媒元素の選
択的添加領域と同一の領域にＰ元素等の１５族元素を添
加し、熱処理を行う。以上の処理により、横方向成長領
域に残留した触媒元素を前記１５族元素の選択的添加領
域まで移動させることができ、触媒元素のゲッタリング
処理を可能としている。[0008] The publication also describes a gettering technique for a catalytic element. Since the catalytic element added for crystallization of the amorphous silicon film is a metal element such as a Ni element, if it exists in a large amount in the crystalline silicon film, a deep level is formed to complement the carrier. It is known that the electrical characteristics and reliability of the TFT are adversely affected. As a countermeasure, a heat treatment is performed by adding a group 15 element such as P element to the same region as the selective addition region of the catalyst element. By the above processing, the catalyst element remaining in the lateral growth region can be moved to the selective addition region of the Group 15 element, and the gettering treatment of the catalyst element can be performed.

【０００９】[0009]

【発明が解決しようとする課題】特開平７−２１１６３
６号公報に開示されている従来技術では、触媒元素を含
んだ溶液をスピン塗布する際、レジスト塗布等で使用さ
れる汎用の塗布装置を使用していた。触媒元素としてＮ
ｉ元素を含んだ溶液をスピン塗布し、所定量のＮｉ元素
を非晶質シリコン膜の表面に吸着させ、しかる後に熱処
理を行い、結晶質シリコン膜を成膜した。成膜した結晶
質シリコン膜のドメイン（定義：単一の初期核から結晶
成長した複数の棒状または偏平状結晶の集合体で、且つ
結晶粒界では殆どの結晶格子に連続性を有しているも
の）を光学顕微鏡で観察した結果、スピン塗布の際の丸
形スピンチャックと接触している領域のドメインが非接
触領域のドメインより小さく、緻密であることが判明し
た。よって、塗布装置に装備されている丸形スピンチャ
ックとガラス基板との接触領域と非接触領域に於いて、
結晶質シリコン膜のドメイン分布の不均一性が存在する
という問題が認められている。Problems to be Solved by the Invention
In the prior art disclosed in Japanese Patent Application Laid-Open No. 6-64, when spin-coating a solution containing a catalyst element, a general-purpose coating apparatus used for resist coating or the like is used. N as catalyst element
A solution containing the i element was spin-coated, a predetermined amount of the Ni element was adsorbed on the surface of the amorphous silicon film, and then heat treatment was performed to form a crystalline silicon film. Domain of crystalline silicon film formed (Definition: An aggregate of a plurality of rod-shaped or flat crystals grown from a single initial nucleus, and continuity in most crystal lattices at grain boundaries As a result of observation with an optical microscope, it was found that the domain of the region in contact with the round spin chuck at the time of spin coating was smaller than the domain of the non-contact region and was denser. Therefore, in the contact area and the non-contact area between the round spin chuck and the glass substrate provided in the coating apparatus,
The problem of non-uniformity in the domain distribution of the crystalline silicon film has been recognized.

【００１０】また、結晶質シリコン膜には、微細ドメイ
ンの局所的な不均一性が存在する場合も認められてい
る。この微細ドメインの局所的な不均一性は、ドメイン
径が他の領域に比べ局所的且つ帯状に小さくなる結晶成
長に関する欠陥であり、大きな問題である。Further, it has been recognized that a crystalline silicon film has a local nonuniformity of fine domains. The local non-uniformity of the fine domains is a defect related to crystal growth in which the domain diameter becomes smaller locally and in a strip shape than other regions, and is a serious problem.

【００１１】本発明は、結晶質半導体膜について、結晶
成長関連の上記従来技術の問題を解決することを課題と
する。より特定すれば、本発明は結晶質シリコン膜につ
いて、結晶成長関連の上記従来技術の問題を解決するこ
とのできる結晶質半導体膜の作製方法及びその作製装置
を提供することを課題とする。An object of the present invention is to solve the above-mentioned problems of the prior art relating to crystal growth in a crystalline semiconductor film. More specifically, an object of the present invention is to provide a method for manufacturing a crystalline semiconductor film and an apparatus for manufacturing the same, which can solve the above-described problems of the related art related to crystal growth for a crystalline silicon film.

【００１２】[0012]

【課題を解決する為の手段】最初に、触媒元素を含んだ
溶液をスピン塗布する為の塗布装置である結晶質シリコ
ン膜の作製装置について、装置構成上の観点から上記課
題の解決手段を記載する。Means for Solving the Problems First, the means for solving the above-mentioned problems is described from the viewpoint of the apparatus configuration, regarding an apparatus for producing a crystalline silicon film which is a coating apparatus for spin-coating a solution containing a catalytic element. I do.

【００１３】ガラス基板の裏面に吸着した丸形スピンチ
ャックの接触領域と非接触領域について、結晶質シリコ
ン膜のドメインを光学顕微鏡で観察した結果、接触領域
のドメイン径が非接触領域と比較し小さくなっており、
ドメイン分布の不均一性の存在が明らかとなった。よっ
て、ドメイン分布の不均一性が生じる原因について考察
する。As a result of observing the domain of the crystalline silicon film with an optical microscope for the contact region and the non-contact region of the round spin chuck adsorbed on the back surface of the glass substrate, the domain diameter of the contact region is smaller than that of the non-contact region. Has become
The existence of heterogeneity of domain distribution became clear. Therefore, the cause of the non-uniformity of the domain distribution will be considered.

【００１４】丸形スピンチャックの吸着の有無によるガ
ラス基板への影響を考慮した場合、前記ドメイン分布の
不均一性の原因として、接触領域と非接触領域との間で
ガラス基板に温度分布の生じることが推定される。そし
て、ガラス基板内の温度分布と結晶質シリコン膜のドメ
イン径の分布との間には、以下の因果関係が推定（仮
説）される。In consideration of the influence on the glass substrate due to the presence or absence of the adsorption of the round spin chuck, as a cause of the non-uniformity of the domain distribution, a temperature distribution is generated on the glass substrate between the contact region and the non-contact region. It is estimated that The following causal relationship is estimated (hypothesis) between the temperature distribution in the glass substrate and the distribution of the domain diameter of the crystalline silicon film.

【００１５】（仮説）Ｎｉ溶液をスピン塗布する際、ガ
ラス基板に於けるスピンチャックの接触領域と非接触領
域に於いて温度分布が存在すると、非晶質シリコン膜表
面へのＮｉ元素吸着量の差が発生する。このＮｉ元素吸
着量の差は、初期核発生数の差に影響する。結晶の初期
核は結晶成長の過程でドメインに成長し、ドメイン同士
が衝突するまで結晶成長が進行する。よって、初期核発
生数の差はドメイン発生数の差に影響し、最終的にはド
メイン径の分布に影響することが推定される。(Hypothesis) When a Ni solution is spin-coated, if the temperature distribution exists in the contact region and the non-contact region of the spin chuck on the glass substrate, the Ni element adsorption amount on the surface of the amorphous silicon film is reduced. A difference occurs. This difference in the amount of Ni element adsorbed affects the difference in the initial number of generated nuclei. The initial nuclei of the crystal grow into domains during the crystal growth process, and the crystal growth proceeds until the domains collide with each other. Therefore, it is estimated that the difference in the number of initial nuclei generated affects the difference in the number of generated domains, and ultimately affects the distribution of the domain diameter.

【００１６】上記仮説を検証する為、塗布装置の２つの
スピンチャック構造について比較実験を行った。本実験
では、温度分布の小さいと予想されるガラス基板の裏面
に吸着接触しない構造のスピンチャック、即ちガラス基
板端部のみで接触する構造のスピンチャック（以下、基
板端部接触型スピンチャックと略記）と従来の丸形スピ
ンチャックを各々適用して、Ｎｉ溶液のスピン塗布を行
い、生成した結晶質シリコン膜のドメイン径の分布に違
いがあるか、比較実験を行った。尚、結晶質シリコン膜
のドメイン界面は、そのままでは光学顕微鏡による観察
が困難である為、ドメイン界面に存在する偏析状態のＮ
ｉＳｉ2（ニッケルシリサイド）をフッ酸過水溶液（Ｈ
Ｆ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：９８）でエッチング処理
（３時間程度）した後に、ドメイン界面の観察を行っ
た。In order to verify the above hypothesis, a comparative experiment was performed on two spin chuck structures of a coating apparatus. In this experiment, a spin chuck having a structure in which the back surface of a glass substrate expected to have a small temperature distribution is not attracted and brought into contact with the back surface of the glass substrate, that is, a spin chuck having a structure in which the glass substrate comes into contact only at the edge of the glass substrate (hereinafter, abbreviated as substrate edge contact type spin chuck) ) And a conventional round spin chuck were applied, respectively, and a Ni solution was spin-coated, and a comparative experiment was performed to determine whether there was a difference in the distribution of the domain diameters of the generated crystalline silicon film. Since the domain interface of the crystalline silicon film is difficult to observe with an optical microscope as it is, the segregated N
i Si 2 (nickel silicide) hydrofluoric acid peroxide mixture (H
After etching (for about 3 hours) with F: H 2 O 2 : H 2 O = 1: 1: 98), the domain interface was observed.

【００１７】図１はその実験結果で、丸形スピンチャッ
クの場合は接触領域と非接触領域とで結晶質シリコン膜
のドメイン径の分布に大きな差が認められるが、基板端
部接触型スピンチャックの場合はガラス基板面内に於い
て、均一なドメイン径の分布を得ることができた。即
ち、スピンチャック構造をガラス基板の裏面に吸着接触
しない構造に変更することにより、ガラス基板内の温度
分布を均一にし、結晶質シリコン膜に於けるドメイン径
の分布の均一化を達成できることを確認できた。尚、図
１で示したドメイン分布図は、ドメイン界面のみを表示
する様に、パーソナルコンピューターの画像ソフトでド
メイン写真データーを画像処理したもので、写真データ
ーに比べ不正確である。この為、ドメイン分布図データ
ーの正確さを期して、図２（丸形スピンチャック適用の
場合）と図３（基板端部接触型スピンチャック適用の場
合）に画像処理データーと写真データーとの比較データ
ーを各々示す（図１〜３参照）。FIG. 1 shows the experimental results. In the case of a round spin chuck, a large difference is observed in the distribution of the domain diameter of the crystalline silicon film between the contact region and the non-contact region. In the case of (1), a uniform distribution of the domain diameter could be obtained in the surface of the glass substrate. In other words, it was confirmed that by changing the spin chuck structure to a structure that does not make suction contact with the back surface of the glass substrate, the temperature distribution in the glass substrate can be made uniform and the distribution of the domain diameter in the crystalline silicon film can be made uniform. did it. The domain distribution diagram shown in FIG. 1 is obtained by subjecting domain photograph data to image processing by a personal computer image software so as to display only the domain interface, and is inaccurate as compared with the photograph data. Therefore, in order to ensure the accuracy of the domain distribution map data, a comparison between the image processing data and the photographic data in FIG. 2 (in the case of applying a round spin chuck) and in FIG. 3 (in the case of applying a substrate end contact type spin chuck) is shown. Data are shown (see FIGS. 1 to 3).

【００１８】また、図１の結果は間接的ではあるが、前
記仮説の正当性を認めるものであり、ガラス基板内の温
度分布と結晶質シリコン膜のドメイン径の分布との間の
因果関係について、まとめたものを図４に示す。同図に
は、ガラス基板内の温度分布が非晶質シリコン膜表面へ
のＮｉ元素吸着量の多少に影響し、Ｎｉ元素吸着量の多
少が初期核発生数の多少に影響し、初期核発生数の多少
が結晶成長したドメイン発生数の多少に影響し、最終的
にドメイン径の大小（正確には小大）に連鎖的に影響し
ている様子が明瞭に示されている（図４参照）。Although the result of FIG. 1 is indirect, it confirms the validity of the above hypothesis. The causal relationship between the temperature distribution in the glass substrate and the distribution of the domain diameter of the crystalline silicon film is considered. FIG. 4 shows the summary. In the figure, the temperature distribution in the glass substrate affects the amount of Ni element adsorption on the surface of the amorphous silicon film, and the amount of Ni element adsorption affects the number of initial nuclei generated. It is clearly shown that the number slightly affects the number of domains generated by crystal growth, and finally has a chain effect on the size of the domain diameter (accurately, small and large) (see FIG. 4). ).

【００１９】以上の実験結果より、結晶質シリコン膜に
於けるドメイン径の分布の均一性を確保するには、Ｎｉ
溶液のスピン塗布工程に於けるガラス基板の温度分布の
均一化が必要であることが確認された。本実験に於いて
は、ガラス基板内の温度分布の均一性を確保する為、ガ
ラス基板端部のみで接触する構造のスピンチャックにつ
いて検討したが、ガラス基板の温度分布の均一性が確保
できれば、他のスピンチャック構造でも構わない。また
ガラス基板全面の温度分布の均一性を確保するのが最善
であるが、デバイス有効領域の結晶質シリコン膜のドメ
イン径に悪影響がなければ、デバイス有効領域のみの温
度分布の均一性を確保するスピンチャック構造でも特に
問題はない。この場合のスピンチャック構造としては、
ガラス基板端部から所定の領域分だけ内側に位置するデ
バイス有効領域について、全面に吸着接触する構造のス
ピンチャック（以下、デバイス有効領域接触型スピンチ
ャックと略記）を挙げることができる。From the above experimental results, in order to ensure the uniformity of the distribution of the domain diameter in the crystalline silicon film, it is necessary to use Ni
It was confirmed that it was necessary to make the temperature distribution of the glass substrate uniform in the spin coating process of the solution. In this experiment, in order to ensure the uniformity of the temperature distribution in the glass substrate, we examined a spin chuck with a structure that makes contact only at the end of the glass substrate, but if the uniformity of the temperature distribution of the glass substrate could be ensured, Other spin chuck structures may be used. It is best to ensure the uniformity of the temperature distribution over the entire surface of the glass substrate, but if there is no adverse effect on the domain diameter of the crystalline silicon film in the effective region of the device, the uniformity of the temperature distribution only in the effective region of the device is ensured. There is no particular problem with the spin chuck structure. As a spin chuck structure in this case,
A spin chuck having a structure in which a device effective region located inside a glass substrate end by a predetermined region and in contact with the entire surface of the device effective region (hereinafter abbreviated as a device effective region contact type spin chuck) can be given.

【００２０】次に、結晶質シリコン膜に於ける微細ドメ
インの局所的な不均一性について、その発生原因を考察
する。この微細ドメインの局所的不均一性は図５に示す
様に、微視的には帯状に発生しており、巨視的には、ガ
ラス基板（５インチ角型基板を使用）の四隅近傍の領域
に放射状に発生している。この様な発生形態を有する微
細ドメインの局所的不均一性の原因としては、Ｎｉ溶液
中の固形状の異物が考えられる。Ｎｉ溶液を作製する場
合、ここでは粉末状のメタルソースを純水に溶解して作
製している為、Ｎｉ水溶液中には固形状の異物、例えば
水酸化物等の不溶性副生成物が存在しており、微細ドメ
インの局所的不均一性と何らかの因果関係が推定される
（図５参照）。Next, the cause of the local nonuniformity of the fine domains in the crystalline silicon film will be considered. As shown in FIG. 5, the local nonuniformity of the fine domain is microscopically generated in a band shape, and macroscopically, a region near four corners of a glass substrate (using a 5-inch square substrate). It occurs radially. As a cause of the local non-uniformity of the fine domain having such a generation form, a solid foreign matter in the Ni solution can be considered. In the case of producing a Ni solution, a powdery metal source is dissolved in pure water, so that a solid foreign matter, for example, an insoluble by-product such as a hydroxide is present in the Ni aqueous solution. Therefore, it is estimated that the local inhomogeneity of the fine domain and some causal relationship are obtained (see FIG. 5).

【００２１】そこで、Ｎｉ水溶液中の固形状の異物（不
溶性副生成物）と微細ドメインの局所的不均一性との間
の因果関係を明確にする為、以下の実験を行った。本実
験では、Ｎｉ水溶液中の固形状の異物（不溶性副生成
物）を除去する為の濾過処理の有無とＮｉ水溶液の濃度
（５ｐｐｍと１０ｐｐｍ）について、各々条件を振って
実験を行った。尚、結晶質シリコン膜のドメイン界面に
ついては、光学顕微鏡による観察を可能にする為、フッ
酸過水溶液（ＨＦ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：９８）で
エッチング処理して観察した。Therefore, the following experiment was conducted to clarify the causal relationship between the solid foreign matter (insoluble by-product) in the Ni aqueous solution and the local heterogeneity of the fine domains. In this experiment, the experiment was performed while varying the conditions for the presence or absence of a filtration treatment for removing solid foreign substances (insoluble by-products) in the Ni aqueous solution and the concentrations (5 ppm and 10 ppm) of the Ni aqueous solution. The domain interface of the crystalline silicon film was observed by etching with a hydrofluoric acid aqueous solution (HF: H 2 O 2 : H 2 O = 1: 1: 98) to enable observation by an optical microscope. did.

【００２２】本実験の結果を表１に示す。表１より、以
下のことが明確になった。 １）Ｎｉ水溶液の濃度が５ｐｐｍの場合は、濾過処理の
有無に関係なく、微細ドメインの局所的な不均一性が認
められない。 ２）一方、Ｎｉ水溶液の濃度が１０ｐｐｍの場合は、濾
過処理有りの場合に限り、微細ドメインの局所的不均一
性の発生を対策できることが判明した。即ち、Ｎｉ水溶
液に於ける固形状の異物の濾過処理は、ガラス基板（５
インチ角基板を使用）の四隅近傍の領域に放射状に発生
する微細ドメインの局所的不均一性を対策するのに効果
のあることが認められた。Table 1 shows the results of this experiment. From Table 1, the following became clear. 1) When the concentration of the Ni aqueous solution is 5 ppm, no local non-uniformity of the fine domain is recognized regardless of the presence or absence of the filtration treatment. 2) On the other hand, when the concentration of the Ni aqueous solution is 10 ppm, it has been found that the occurrence of local non-uniformity of the fine domains can be prevented only when the filtering treatment is performed. That is, the filtration treatment of solid foreign matter in the Ni aqueous solution is performed on a glass substrate (5).
(In the case of using an inch-square substrate), it was confirmed that the method was effective in preventing local nonuniformity of fine domains radially generated in the area near the four corners.

【００２３】[0023]

【表１】 [Table 1]

【００２４】本実験により、結晶質シリコン膜に於ける
微細ドメインの局所的不均一性の発生を対策するには、
Ｎｉ水溶液の濃度として５ｐｐｍ程度の濃度が好適であ
ること、及びＮｉ水溶液中の固形状の異物を除去する為
の濾過処理が必要であることを明確にできた。According to the present experiment, in order to prevent the occurrence of local nonuniformity of fine domains in a crystalline silicon film,
It was clarified that the concentration of the Ni aqueous solution was preferably about 5 ppm, and that a filtration treatment for removing solid foreign matter in the Ni aqueous solution was necessary.

【００２５】ここで、以上の２つの実験結果に基づき、
従来技術に於ける課題を解決する為の結晶質シリコン膜
の作製装置について、具備すべき装置上の構成をまとめ
ると以下の様になる。 １）結晶質シリコン膜に於けるドメイン径分布の均一化
の為には、ガラス基板の温度分布を均一に保持する為の
スピンチャック（例えば基板端部接触型スピンチャック
またはデバイス有効領域接触型スピンチャック）が必要
である。 ２）結晶質シリコン膜に於ける微細ドメインの局所的な
不均一性の発生を対策する為には、濾過機構が必要であ
る。Here, based on the above two experimental results,
An apparatus for preparing a crystalline silicon film for solving the problem in the prior art is summarized as follows. 1) In order to make the domain diameter distribution uniform in the crystalline silicon film, a spin chuck (for example, a substrate edge contact type spin chuck or a device effective area contact type spin chuck) for keeping the temperature distribution of the glass substrate uniform. Chuck) is required. 2) In order to prevent local nonuniformity of fine domains in the crystalline silicon film, a filtering mechanism is required.

【００２６】次に、課題を解決する為の結晶質シリコン
半導体薄膜の作製方法について記載する。本作製方法
は、基板上に非晶質シリコン膜を堆積する工程と非晶質
シリコン膜の表面の前処理工程と非晶質シリコン膜への
触媒元素の添加工程と非晶質シリコン膜の熱結晶化工程
に大別される為、工程毎に記載する。Next, a method for manufacturing a crystalline silicon semiconductor thin film for solving the problem will be described. This manufacturing method includes a step of depositing an amorphous silicon film on a substrate, a step of pretreating the surface of the amorphous silicon film, a step of adding a catalytic element to the amorphous silicon film, and a step of heating the amorphous silicon film. Since it is roughly classified into a crystallization step, it is described for each step.

【００２７】（非晶質シリコン膜の堆積工程と前処理工
程）まず、ガラス基板上に減圧ＣＶＤ法またはプラズマ
ＣＶＤ法により所定膜厚の非晶質シリコン膜を堆積す
る。非晶質シリコン膜を堆積した後、当該基板を希釈フ
ッ酸溶液で洗浄することにより、非晶質シリコン膜の表
面を汚染している自然酸化膜（ＳｉＯ2）を除去する。
この自然酸化膜（ＳｉＯ2）は空気中の酸素に起因して
成膜されたものであり、汚染の可能性が考えられる為、
自然酸化膜（ＳｉＯ2）の除去を行っている。除去した
後、非晶質シリコン膜を酸化することにより、数原子層
の極薄いシリコン酸化膜（ＳｉＯ2）を成膜する。この
シリコン酸化膜（ＳｉＯ2）の成膜は、後工程であるＮ
ｉ水溶液のスピン塗布工程に於いて、非晶質シリコン膜
に対するＮｉ水溶液（Ｎｉ溶液として水溶液を使用して
いる為、非晶質シリコン膜に対する濡れ性の改善が必
要）の濡れ性を改善し、Ｎｉ元素を均一に吸着させる為
のものである。(Amorphous Silicon Film Deposition Step and Pretreatment Step) First, an amorphous silicon film having a predetermined thickness is deposited on a glass substrate by a low pressure CVD method or a plasma CVD method. After depositing the amorphous silicon film, by cleaning the substrate with a dilute hydrofluoric acid solution, to remove the natural oxide film to contaminate the surface of the amorphous silicon film (SiO 2).
Since this natural oxide film (SiO 2 ) is formed due to oxygen in the air, and there is a possibility of contamination,
The natural oxide film (SiO 2 ) is removed. After the removal, the amorphous silicon film is oxidized to form an extremely thin silicon oxide film (SiO 2 ) of several atomic layers. This silicon oxide film (SiO 2 ) is formed in a later step by N
In the spin coating process of the i aqueous solution, the wettability of the Ni aqueous solution to the amorphous silicon film (the wettability to the amorphous silicon film needs to be improved because the aqueous solution is used as the Ni solution) is improved, This is for uniformly adsorbing the Ni element.

【００２８】（非晶質シリコン膜への触媒元素添加工
程）次に、非晶質シリコン膜の結晶化を助長する為、非
晶質シリコン膜に触媒元素の添加処理を行う。当該処理
に於いては、非晶質シリコン膜の結晶化を助長する為の
触媒元素として、Ｎｉ元素を適用する。尚、適用する触
媒元素はＮｉ元素に限らず、結晶化を助長する触媒元素
なら、他の元素でも勿論構わない。Ｎｉ元素の添加処理
は、スピン塗布法により処理する。スピン塗布法による
Ｎｉ元素の添加処理に於いては、結晶質シリコン膜のド
メイン径の分布を均一に確保する為、基板の温度分布を
均一に保持した状態で、スピン塗布することが重要であ
る。また、結晶質シリコン膜に於ける微細ドメインの局
所的不均一性を対策する為には、Ｎｉ水溶液中の固形状
の異物（例えば、水酸化物等の不溶性副生成物）の除去
が必要で、この為にＮｉ水溶液は濾過処理した後に適用
される。(Step of Adding Catalyst Element to Amorphous Silicon Film) Next, in order to promote crystallization of the amorphous silicon film, a treatment for adding a catalyst element to the amorphous silicon film is performed. In the treatment, Ni element is applied as a catalyst element for promoting crystallization of the amorphous silicon film. The catalyst element to be applied is not limited to the Ni element, but may be any other element as long as it promotes crystallization. The addition of the Ni element is performed by a spin coating method. In the process of adding the Ni element by the spin coating method, it is important to perform the spin coating while keeping the temperature distribution of the substrate uniform in order to ensure a uniform distribution of the domain diameter of the crystalline silicon film. . Further, in order to take measures against local non-uniformity of fine domains in the crystalline silicon film, it is necessary to remove solid foreign substances (for example, insoluble by-products such as hydroxides) in the Ni aqueous solution. For this purpose, the Ni aqueous solution is applied after a filtration treatment.

【００２９】（非晶質シリコン膜の熱結晶化工程）次
に、専用の熱処理炉を使用して、窒素雰囲気中で当該基
板を熱処理することにより、非晶質シリコン膜を結晶化
し、結晶質シリコン膜を成膜する。この結晶化の為の熱
処理は、結晶化を助長する触媒元素の作用により、４５
０〜７５０℃の温度範囲で処理可能であるが、温度が低
いと熱処理時間を長くしなければならず、生産効率が低
下する。また、６００℃以上とすると、基板として適用
するガラス基板の耐熱性の問題が表面化してしまう。従
って、ガラス基板を使用した場合には、上記熱処理工程
の温度は４５０〜６００℃の範囲で熱処理可能である。(Step of Thermally Crystallizing the Amorphous Silicon Film) Next, the amorphous silicon film is crystallized by heat-treating the substrate in a nitrogen atmosphere using a dedicated heat treatment furnace. A silicon film is formed. The heat treatment for crystallization is performed by the action of a catalytic element that promotes crystallization.
Although the treatment can be performed in a temperature range of 0 to 750 ° C., if the temperature is low, the heat treatment time must be lengthened, and the production efficiency is reduced. If the temperature is 600 ° C. or higher, the problem of heat resistance of the glass substrate used as the substrate will surface. Therefore, when a glass substrate is used, the heat treatment can be performed at a temperature in the range of 450 to 600 ° C.

【００３０】以上の工程による結晶質シリコン膜の作製
方法は、非晶質シリコン膜の全面に触媒元素を添加し、
多数の初期核を点中心として放射状に結晶が成長する縦
成長法を前提に記載したものであるが、本発明は横成長
法の場合にも適用可能である。何故なら、本発明の発明
特定事項は触媒元素を含んだ溶液のスピン塗布法自体に
ある為、結晶の成長方法に無関係だからである。According to the method for producing a crystalline silicon film by the above steps, a catalytic element is added to the entire surface of an amorphous silicon film,
Although the description is based on the vertical growth method in which crystals grow radially around a number of initial nuclei as point centers, the present invention is also applicable to the horizontal growth method. This is because the invention-specific matter of the present invention lies in the spin coating method itself of the solution containing the catalyst element, and is irrelevant to the crystal growth method.

【００３１】本発明は、触媒元素（例えばＮｉ元素等の
金属元素）を利用した結晶質半導体膜の作製方法及びそ
の作製装置、特に結晶質シリコン膜の作製方法及びその
作製装置に関するもので、主な特徴を以下に記載する。The present invention relates to a method and an apparatus for manufacturing a crystalline semiconductor film using a catalytic element (for example, a metal element such as a Ni element), and more particularly to a method for manufacturing a crystalline silicon film and an apparatus for manufacturing the same. The important features are described below.

【００３２】基板上に非晶質シリコン膜を堆積する第１
の工程と、非晶質シリコン膜上に触媒元素を含んだ溶液
をスピン塗布することにより、非晶質シリコン膜の表面
に触媒元素を添加する第２の工程と、非晶質シリコン膜
を熱結晶化する第３の工程とを有する結晶質半導体膜の
作製方法に於いて、前記第２の工程を処理する際に、基
板の温度分布を均一に保持すること、及び触媒元素を含
んだ溶液を濾過することで、結晶質シリコン膜のドメイ
ンの均一性を改善することを特徴としている。First, an amorphous silicon film is deposited on a substrate.
A step of adding a catalyst element to the surface of the amorphous silicon film by spin-coating a solution containing the catalyst element on the amorphous silicon film; In the method for producing a crystalline semiconductor film having a third step of crystallizing, the temperature distribution of the substrate is kept uniform during the processing of the second step, and a solution containing a catalyst element is provided. Is characterized by improving the uniformity of the domains of the crystalline silicon film.

【００３３】また結晶質半導体膜の作製方法で使用する
作製装置、即ち基板を搬送する為の搬送手段と触媒元素
を含んだ溶液をスピン塗布する為のスピン塗布手段とで
構成される触媒元素を含んだ溶液の添加装置である結晶
質半導体膜の作製装置に於いて、前記スピン塗布手段
は、基板の温度分布を均一に保持する為のスピンチャッ
ク（例えば、基板端部接触型スピンチャックまたはデバ
イス有効領域接触型スピンチャック）と触媒元素を含ん
だ溶液を濾過する為の濾過機構とを備えたことを特徴と
している。Further, a catalyst element constituted by a manufacturing apparatus used in the method of manufacturing a crystalline semiconductor film, that is, a transport means for transporting a substrate and a spin coating means for spin-coating a solution containing the catalyst element is used. In an apparatus for producing a crystalline semiconductor film, which is an apparatus for adding a solution containing the spin-coating liquid, the spin coating means may be a spin chuck (for example, a substrate end contact spin chuck or a device) for maintaining a uniform temperature distribution of the substrate. (An effective area contact type spin chuck) and a filtration mechanism for filtering a solution containing a catalyst element.

【００３４】[0034]

【発明の実施の形態】（実施形態１）実施形態１は、触
媒元素（例えばＮｉ元素等の金属）を利用した結晶質シ
リコン半導体薄膜の作製方法に於いて、非晶質シリコン
膜の全面に触媒元素を添加する縦成長法の例について、
図６に基づき記載する。また、ここでは触媒元素を含ん
だ溶液の例についても記載する。(Embodiment 1) Embodiment 1 is directed to a method of manufacturing a crystalline silicon semiconductor thin film using a catalytic element (for example, a metal such as Ni element). About the example of the vertical growth method to add a catalyst element,
It is described based on FIG. Here, an example of a solution containing a catalyst element is also described.

【００３５】まず、減圧ＣＶＤ法またはプラズマＣＶＤ
法により、ガラス基板２０１上に非晶質シリコン膜２０
２を１０〜１５０ｎｍの膜厚で堆積する。本実施形態で
は、減圧ＣＶＤ法により、１００ｎｍの非晶質シリコン
膜２０２を堆積する。減圧ＣＶＤ装置から当該基板を取
り出す際、非晶質シリコン膜２０２の表面は、空気中の
酸素（Ｏ2）の影響で極薄の自然酸化膜（ＳｉＯ2）２０
３で汚染されている（図６−Ａ参照）。First, low pressure CVD or plasma CVD
The amorphous silicon film 20 on the glass substrate 201
2 is deposited to a thickness of 10 to 150 nm. In this embodiment, an amorphous silicon film 202 of 100 nm is deposited by a low pressure CVD method. When the substrate is taken out from the low pressure CVD apparatus, the surface of the amorphous silicon film 202 has an extremely thin natural oxide film (SiO 2 ) 20 under the influence of oxygen (O 2 ) in the air.
No. 3 (see FIG. 6-A).

【００３６】次に、枚様式のスピン処理方式により、当
該基板を希釈フッ酸で洗浄する。当該処理により、非晶
質シリコン膜２０２の表面を汚染している自然酸化膜
（ＳｉＯ2）２０３の除去を行い、続けて水洗処理を行
った後に当該基板を乾燥する。尚、この自然酸化膜（Ｓ
ｉＯ2）２０３の除去する為の洗浄処理は、洗浄槽を利
用したバッチ処理方式で行っても構わない（図６−Ｂ参
照）。Next, the substrate is washed with dilute hydrofluoric acid by a single-plate spin processing method. By the treatment, the natural oxide film (SiO 2 ) 203 contaminating the surface of the amorphous silicon film 202 is removed, and the substrate is dried after performing a water washing treatment. The natural oxide film (S
The cleaning process for removing iO 2 ) 203 may be performed by a batch processing method using a cleaning tank (see FIG. 6B).

【００３７】次に、枚様式のスピン処理方式で所定時間
のオゾン（Ｏ3）水処理を行うことにより、非晶質シリ
コン膜２０２を酸化する。当該酸化処理により、非晶質
シリコン膜２０２上に０．５〜５ｎｍ程度の清浄な極薄
のシリコン酸化膜（ＳｉＯ2）２０４を成膜し、続けて
当該基板を乾燥する。前記オゾン（Ｏ3）水処理は、洗
浄槽を利用したバッチ処理方式で行っても構わない。ま
た、シリコン酸化膜（ＳｉＯ2）２０４は、過酸化水素
水（Ｈ2Ｏ2）処理により成膜しても良いし、酸素
（Ｏ2）雰囲気中での紫外線（ＵＶ）照射によりオゾン
（Ｏ3）を発生させて成膜しても構わない。尚、極薄の
シリコン酸化膜（ＳｉＯ2）２０４の成膜は、後にＮｉ
水溶液をスピン塗布する際に、非晶質シリコン膜２０２
に対する濡れ性を改善し、Ｎｉ元素を均一に吸着させる
目的で行われる（図６−Ｃ参照）。Next, the amorphous silicon film 202 is oxidized by performing an ozone (O 3 ) water treatment for a predetermined time by a single-plate spin treatment method. By the oxidation treatment, silicon oxide film of clean ultrathin about 0.5~5nm on the amorphous silicon film 202 (SiO 2) 204 was deposited, drying the substrate continues. The ozone (O 3 ) water treatment may be performed by a batch treatment method using a cleaning tank. Further, the silicon oxide film (SiO 2 ) 204 may be formed by a hydrogen peroxide solution (H 2 O 2 ) treatment, or ozone (O 2 ) may be irradiated by ultraviolet (UV) irradiation in an oxygen (O 2 ) atmosphere. 3 ) may be generated to form a film. The ultra-thin silicon oxide film (SiO 2 ) 204 was formed later by Ni
When spin-coating the aqueous solution, the amorphous silicon film 202
This is performed for the purpose of improving the wettability with respect to water and uniformly adsorbing the Ni element (see FIG. 6C).

【００３８】次に、Ｎｉ水溶液のスピン塗布処理によ
り、非晶質シリコン膜２０２の全面にＮｉ元素を添加す
る。具体的には、基板の温度分布を均一に保持した状態
で、低速スピンしながら当該基板の上部に位置するノズ
ル２０５から当該基板上にＮｉ水溶液２０６を液盛りす
る。その後、低速スピンを停止した状態で所定時間保持
し、Ｎｉ元素を非晶質シリコン膜２０２上に成膜された
極薄のシリコン酸化膜２０４の表面に吸着させる。この
液盛り状態の間、Ｎｉ水溶液の撹拌の為、ガラス基板上
に液盛りしたＮｉ水溶液２０６が基板端部から落下しな
い程度の超低速スピンの状態で、所定時間保持しても構
わない。尚、基板の温度分布を均一に保持する目的で、
ここでは基板端部接触型スピンチャック本体２０７と基
板端部支持部２０８とで構成される基板端部接触型スピ
ンチャックが適用されているが、基板の温度分布が均一
に確保できれば、他の構造のスピンチャックを適用して
も構わない。また、液盛りされるＮｉ水溶液２０６は重
量換算で５ｐｐｍの酢酸ニッケル水溶液で、塗布装置の
フィルタリング機構により、異物または水酸化物等の不
溶性副生成物を濾過した状態で適用されている（図６−
Ｄ参照）。Next, a Ni element is added to the entire surface of the amorphous silicon film 202 by spin coating of a Ni aqueous solution. Specifically, while the temperature distribution of the substrate is kept uniform, a Ni aqueous solution 206 is loaded on the substrate from the nozzle 205 located above the substrate while spinning at a low speed. Thereafter, the low-speed spin is stopped for a predetermined time, and the Ni element is adsorbed on the surface of the ultra-thin silicon oxide film 204 formed on the amorphous silicon film 202. During this liquid-filled state, the Ni aqueous solution 206 held on the glass substrate may be held for a predetermined time in a state of ultra-slow spin such that the Ni aqueous solution 206 does not drop from the edge of the substrate in order to stir the Ni aqueous solution. In order to keep the temperature distribution of the substrate uniform,
Here, a substrate end contact type spin chuck composed of a substrate end contact type spin chuck body 207 and a substrate end support portion 208 is applied. However, if a uniform temperature distribution of the substrate can be ensured, other structures will be used. May be applied. Further, the Ni aqueous solution 206 to be liquid-packed is a 5 ppm nickel acetate aqueous solution in terms of weight, and is applied in a state where foreign substances or insoluble by-products such as hydroxides are filtered by a filtering mechanism of a coating apparatus (FIG. 6). −
D).

【００３９】Ｎｉ水溶液を所定時間保持した後、液盛り
状態で存在するＮｉ水溶液２０６を当該基板の低速スピ
ンにより振り切り、連続的に高速スピン状態に移行し、
当該基板をスピン乾燥する。以上のスピン塗布処理によ
り、非晶質シリコン膜２０２上の極薄のシリコン酸化膜
２０４にＮｉ元素を均一に吸着させる（図６−Ｅ参
照）。After holding the Ni aqueous solution for a predetermined time, the Ni aqueous solution 206 existing in the liquid state is shaken off by the low-speed spin of the substrate, and continuously shifted to the high-speed spin state.
The substrate is spin-dried. By the spin coating process described above, the Ni element is uniformly adsorbed on the extremely thin silicon oxide film 204 on the amorphous silicon film 202 (see FIG. 6E).

【００４０】上記のＮｉ水溶液のスピン塗布工程に於い
て、Ｎｉ水溶液の濃度及び保持時間を変化させることに
より、吸着したＮｉ元素の濃度を任意の範囲で制御可能
である。非晶質シリコン膜２０２に於けるＮｉ元素の濃
度は、１Ｅ１６atoms/cm3〜５Ｅ１９atoms/cm3の範囲と
することが好ましい。これは、１Ｅ１６atoms/cm3以下
の濃度であると、結晶化を助長する効果を得ることがで
きず、５Ｅ１９atoms/cm3以上の濃度であると、Ｎｉ元
素の影響により、半導体特性が阻害されてしまうからで
ある。In the above-mentioned spin coating process of the Ni aqueous solution, the concentration of the adsorbed Ni element can be controlled in an arbitrary range by changing the concentration and the holding time of the Ni aqueous solution. The concentration of in Ni element in the amorphous silicon film 202 is preferably in a range of 1E16atoms / cm 3 ~5E19atoms / cm 3 . If the concentration is 1E16 atoms / cm 3 or less, the effect of promoting crystallization cannot be obtained. If the concentration is 5E19 atoms / cm 3 or more, the semiconductor characteristics are hindered due to the influence of the Ni element. It is because.

【００４１】次に、専用の熱処理炉を使用して、窒素雰
囲気中で非晶質シリコン膜の結晶化を目的に熱処理を行
う。前記熱処理は、結晶化を助長する触媒元素の作用に
より、４５０〜７５０℃の温度範囲で処理することによ
り、結晶化が達成されるが、熱処理温度が低いと処理時
間を長くしなければならず、生産効率が低下する。ま
た、６００℃以上の熱処理は、基板として適用するガラ
ス基板の耐熱性の問題が表面化してしまう。従って、ガ
ラス基板を使用する場合には、上記熱処理工程の温度は
４５０〜６００℃の範囲が妥当である。また、実際の熱
処理は、非晶質シリコン膜２０２の堆積方法によって
も、好適な熱処理条件が異なっており、例えば減圧ＣＶ
Ｄ法で堆積した場合は６００℃−１２時間程度の熱処理
が好適であり、プラズマＣＶＤ法で堆積した場合は５５
０℃−４時間程度の熱処理で十分なことが判っている。
前記熱処理により、非晶質シリコン膜２０２は結晶化さ
れ、均一なドメイン径を有する結晶質シリコン膜２０９
が成膜される（図６−Ｆ参照）。Next, using a dedicated heat treatment furnace, heat treatment is performed in a nitrogen atmosphere for the purpose of crystallization of the amorphous silicon film. In the heat treatment, crystallization is achieved by performing the treatment in a temperature range of 450 to 750 ° C. by the action of a catalytic element that promotes crystallization, but if the heat treatment temperature is low, the treatment time must be extended. , The production efficiency decreases. In addition, heat treatment at 600 ° C. or higher causes a problem of heat resistance of a glass substrate used as a substrate. Therefore, when a glass substrate is used, it is appropriate that the temperature of the heat treatment step is in the range of 450 to 600 ° C. In the actual heat treatment, suitable heat treatment conditions are different depending on the deposition method of the amorphous silicon film 202.
When deposited by the D method, a heat treatment of about 600 ° C. for about 12 hours is preferable, and when deposited by the plasma CVD method,
It has been found that heat treatment at about 0 ° C. for about 4 hours is sufficient.
By the heat treatment, the amorphous silicon film 202 is crystallized, and the crystalline silicon film 209 having a uniform domain diameter is formed.
Is formed (see FIG. 6F).

【００４２】次に、触媒元素を含んだ溶液について、具
体的に記載する。溶液としては、水溶液または有機溶媒
を使用することが可能で、触媒元素の溶解性の点で純
水，アルコール，酸，アンモニア等の極性溶媒が好適で
ある。また、触媒元素を含有する溶媒としては、無極性
の有機溶媒であるベンゼン，トルエン，キシレン，四塩
化炭素，クロロホルム，エーテル，トリクロロエチレ
ン，フロン等も適用可能である。溶液中の触媒元素の状
態としては、化合物として溶解している場合と単体元素
として溶解している場合がある。Next, the solution containing the catalyst element will be specifically described. As the solution, an aqueous solution or an organic solvent can be used, and a polar solvent such as pure water, an alcohol, an acid, or ammonia is preferable in view of the solubility of the catalyst element. Further, as the solvent containing the catalyst element, benzene, toluene, xylene, carbon tetrachloride, chloroform, ether, trichloroethylene, chlorofluorocarbon, and the like, which are nonpolar organic solvents, can also be used. As the state of the catalyst element in the solution, there are a case where it is dissolved as a compound and a case where it is dissolved as a single element.

【００４３】触媒元素としてＮｉ元素を適用する場合
は、通常はＮｉ化合物として溶液中に導入される。代表
的なＮｉ化合物としては、臭化ニッケル，酢酸ニッケ
ル，シュウ酸ニッケル，炭酸ニッケル，塩化ニッケル，
ヨウ化ニッケル，硝酸ニッケル，硫酸ニッケル，蟻酸ニ
ッケル，ニッケルアセチルアセテート，２−エチルヘキ
サンニッケル，４−シクロヘキシル酪酸ニッケル，酸化
ニッケル，水酸化ニッケル等が挙げられる。またＮｉ化
合物ではなく、Ｎｉ元素単体として溶液中に溶解する場
合は、酸に溶解する方法が好適である。尚、溶液中に於
けるＮｉ元素の存在状態としては、通常は完全に溶解し
ている状態が好適であるが、Ｎｉ元素が均一に分散した
乳濁液（エマルジョン）の状態でも構わない。When a Ni element is used as a catalyst element, it is usually introduced into a solution as a Ni compound. Representative Ni compounds include nickel bromide, nickel acetate, nickel oxalate, nickel carbonate, nickel chloride,
Examples thereof include nickel iodide, nickel nitrate, nickel sulfate, nickel formate, nickel acetyl acetate, 2-ethylhexane nickel, nickel 4-cyclohexylbutyrate, nickel oxide, nickel hydroxide and the like. In the case of dissolving in a solution not as a Ni compound but as a Ni element alone, a method of dissolving in an acid is preferable. The Ni element in the solution is usually preferably in a completely dissolved state, but may be in an emulsion state in which the Ni element is uniformly dispersed.

【００４４】上記Ｎｉ元素以外の触媒元素としては、Ｆ
ｅ，Ｃｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃ
ｕ，Ａｕ等の金属類も適用可能である。触媒元素の適用
法としては、単一の触媒元素を溶液中に溶解する方法が
一般的であるが、複数種類の触媒元素を混合溶解して使
用しても構わない。また、これらの触媒元素は、Ｎｉ元
素の場合と同様に、化合物の状態で溶液中に溶解しても
良いし、触媒元素単体を酸類に溶解しても特に問題はな
い。上記触媒元素の代表的な化合物を以下に記載する。 ・Ｆｅ元素の場合：臭化第１鉄，臭化第２鉄，酢酸第２
鉄，塩化第１鉄，フッ化第２鉄，硝酸第２鉄，リン酸第
１鉄，リン酸第２鉄等 ・Ｃｏ元素の場合：臭化コバルト，酢酸コバルト，塩化
コバルト，フッ化コバルト，硝酸コバルト等 ・Ｒｕ元素の場合：塩化ルテニウム等 ・Ｒｈ元素の場合：塩化ロジウム等 ・Ｐｄ元素の場合：塩化パラジウム等 ・Ｏｓ元素の場合：塩化オスミウム等 ・Ｉｒ元素の場合：３塩化イリジウム，４塩化イリジウ
ム等 ・Ｐｔ元素の場合：塩化第２白金等 ・Ｃｕ元素の場合：酢酸第２銅，塩化第２銅，硝酸第２
銅等 ・Ａｕ元素の場合：３塩化金，塩化金塩，テトラクロロ
金ナトリウム等As a catalyst element other than the Ni element, F
e, Co, Ru, Rh, Pd, Os, Ir, Pt, C
Metals such as u and Au are also applicable. As a method of applying the catalyst element, a method of dissolving a single catalyst element in a solution is generally used, but a plurality of types of catalyst elements may be mixed and used. These catalyst elements may be dissolved in a solution in the form of a compound as in the case of the Ni element, or there is no particular problem even if the catalyst element alone is dissolved in acids. Representative compounds of the above catalyst elements are described below.・ In the case of Fe element: ferrous bromide, ferric bromide, ferric acetate
Iron, ferrous chloride, ferric fluoride, ferric nitrate, ferrous phosphate, ferric phosphate, etc. In the case of Co element: cobalt bromide, cobalt acetate, cobalt chloride, cobalt fluoride, Cobalt nitrate, etc. ・ Ru element: ruthenium chloride, etc. ・ Rh element: rhodium chloride, etc. ・ Pd element: palladium chloride, etc. ・ Os element: osmium chloride, etc. ・ Ir element: iridium trichloride, 4 Iridium chloride, etc.-For Pt element: Platinum chloride, etc.-For Cu element: Cupric acetate, cupric chloride, nitric acid second
Copper, etc. Au element: gold trichloride, gold chloride, sodium tetrachloroaurate, etc.

【００４５】（実施形態２）実施形態２は、非晶質シリ
コン膜に選択的に触媒元素を添加する横成長法に本発明
を適用した例であり、その場合の結晶質シリコン半導体
薄膜の作製方法について、図７に基づき記載する。(Embodiment 2) Embodiment 2 is an example in which the present invention is applied to a lateral growth method in which a catalytic element is selectively added to an amorphous silicon film. In this case, a crystalline silicon semiconductor thin film is produced. The method is described based on FIG.

【００４６】まず、減圧ＣＶＤ法またはプラズマＣＶＤ
法によって、ガラス基板３０１上に非晶質シリコン膜３
０２を１０〜１５０ｎｍの膜厚で堆積する。本実施形態
では、減圧ＣＶＤ法により、１００ｎｍの非晶質シリコ
ン膜３０２を堆積する。この後、マスクとなるシリコン
酸化膜３０３をプラズマＣＶＤ法や減圧ＣＶＤ法によっ
て、１００ｎｍ以上、本実施例では１２０ｎｍの膜厚で
堆積する。そして、通常のフォトリソグラフィ工程とエ
ッチング工程（通常はウェットエッチング）により、シ
リコン酸化膜３０３に開口領域３０４を形成する。この
際、形成されたシリコン酸化膜３０３の開口領域３０４
に於いては、非晶質シリコン膜３０２が露出した状態に
なっている（図７−Ａ参照）。First, low pressure CVD or plasma CVD
The amorphous silicon film 3 on the glass substrate 301
02 is deposited in a thickness of 10 to 150 nm. In this embodiment, an amorphous silicon film 302 having a thickness of 100 nm is deposited by a low pressure CVD method. Thereafter, a silicon oxide film 303 serving as a mask is deposited to a thickness of 100 nm or more, in this embodiment, 120 nm by a plasma CVD method or a low pressure CVD method. Then, an opening region 304 is formed in the silicon oxide film 303 by a normal photolithography process and an etching process (usually wet etching). At this time, the opening region 304 of the formed silicon oxide film 303 is formed.
In this case, the amorphous silicon film 302 is exposed (see FIG. 7A).

【００４７】次に、当該基板を酸化することにより、シ
リコン酸化膜３０３の開口領域３０４、即ち非晶質シリ
コン膜３０２の露出領域に０．５〜５ｎｍ程度の極薄の
シリコン酸化膜（ＳｉＯ2）３０５を成膜する。当該酸
化処理は、枚様式のスピン処理方式による所定時間のオ
ゾン（Ｏ3）水処理で行う。このオゾン（Ｏ3）水処理
は、洗浄槽を利用したバッチ処理方式で行っても構わな
い。また、シリコン酸化膜（ＳｉＯ2）３０５の成膜
は、過酸化水素水（Ｈ2Ｏ2）処理による酸化で成膜して
も良いし、酸素（Ｏ2）雰囲気中での紫外線（ＵＶ）照
射によりオゾン（Ｏ3）を発生させて成膜しても構わな
い。尚、開口領域３０４に於けるシリコン酸化膜（Ｓｉ
Ｏ2）３０５の成膜は、非晶質シリコン膜３０２の濡れ
性改善の為に行われるもので、Ｎｉ水溶液の表面張力と
開口領域３０４のサイズが合致した場合には、シリコン
酸化膜（ＳｉＯ2）３０５の成膜なしでも、開口領域３
０４にＮｉ水溶液を行き渡らせることが可能である。し
かし、この様な場合は例外であり、通常は開口領域３０
４の非晶質シリコン膜３０２の表面でＮｉ水溶液が弾く
為、極薄のシリコン酸化膜（ＳｉＯ2）３０５の成膜が
必要となっている（図７−Ｂ参照）。Next, by oxidizing the substrate, an ultra-thin silicon oxide film (SiO 2) of about 0.5 to 5 nm is formed in the opening region 304 of the silicon oxide film 303, that is, in the exposed region of the amorphous silicon film 302. ) 305 is formed. The oxidation treatment is performed by ozone (O 3 ) water treatment for a predetermined time by a spin treatment method of a sheet type. This ozone (O 3 ) water treatment may be performed by a batch treatment method using a cleaning tank. In addition, the silicon oxide film (SiO 2 ) 305 may be formed by oxidation using a hydrogen peroxide solution (H 2 O 2 ) treatment or ultraviolet (UV) in an oxygen (O 2 ) atmosphere. Ozone (O 3 ) may be generated by irradiation to form a film. Note that a silicon oxide film (Si
O 2 ) 305 is formed to improve the wettability of the amorphous silicon film 302. If the surface tension of the Ni aqueous solution matches the size of the opening region 304, a silicon oxide film (SiO 2) is formed. 2 ) Even if the film 305 is not formed, the opening area 3
It is possible to spread the Ni aqueous solution over the 04. However, such a case is an exception.
Since the Ni aqueous solution is repelled on the surface of the amorphous silicon film 302, an extremely thin silicon oxide film (SiO 2 ) 305 needs to be formed (see FIG. 7B).

【００４８】次に、Ｎｉ水溶液のスピン塗布処理によ
り、結晶化を助長する為のＮｉ元素を添加する。具体的
には、５ｐｐｍのＮｉ元素を含有した酢酸ニッケル水溶
液から成るＮｉ水溶液３０７を低速スピンの状態で、当
該基板の上部に位置するノズル３０６から当該基板上に
液盛りする。液盛りした後、スピンを停止した状態で所
定時間保持することにより、マスクとなるシリコン酸化
膜３０３の開口領域３０４にＮｉ元素を選択的に導入す
る。また、液盛り状態の間、Ｎｉ水溶液３０７の撹拌の
為、液盛りしたＮｉ水溶液３０７が基板端部から落下し
ない程度の超低速スピンの状態で、所定時間保持する様
にしても良い。尚、実施形態１と同様に、当該処理は、
基板の温度分布を均一に保持する目的で、基板端部接触
型スピンチャック本体３０８と基板端部支持部３０９と
から成る基板端部接触型スピンチャックが適用されてい
るが、基板の温度分布が均一に確保できれば、他の構造
のスピンチャックを適用しても構わない。また、基板の
４隅近傍に帯状に発生する微細ドメインの局所的不均一
性を対策する目的で、当該処理に於いては、Ｎｉ水溶液
３０７は濾過処理された状態で用いられている（図７−
Ｃ参照）。Next, an Ni element for promoting crystallization is added by spin coating of an Ni aqueous solution. Specifically, a Ni aqueous solution 307 composed of a nickel acetate aqueous solution containing 5 ppm of Ni element is liquid-filled on the substrate from a nozzle 306 located above the substrate in a low-speed spin state. After the liquid is filled, the spin is stopped and held for a predetermined time to selectively introduce the Ni element into the opening region 304 of the silicon oxide film 303 serving as a mask. In addition, during the liquid-filled state, the Ni aqueous solution 307 may be stirred for a predetermined time in an ultra-low spin state such that the liquid Ni aqueous solution 307 does not fall from the edge of the substrate for stirring. Note that, as in the first embodiment, the processing is
A substrate end contact type spin chuck composed of a substrate end contact type spin chuck main body 308 and a substrate end support portion 309 is applied for the purpose of maintaining a uniform temperature distribution of the substrate. As long as uniformity can be secured, a spin chuck having another structure may be applied. In addition, in order to prevent local non-uniformity of fine domains generated in a band shape in the vicinity of four corners of the substrate, the Ni aqueous solution 307 is used in a filtered state in the processing (FIG. 7). −
C).

【００４９】次に、液盛り状態で存在するＮｉ水溶液３
０７を当該基板の低速スピンにより振り切り、連続的に
高速スピン状態に移行し、当該基板をスピン乾燥する。
以上のスピン塗布処理により、マスクとなるシリコン酸
化膜３０３の開口領域３０４に存在する非晶質シリコン
膜３０２にＮｉ元素を選択的に導入する（図７−Ｄ参
照）。Next, the Ni aqueous solution 3 existing in a liquid state
07 is shaken off by the low-speed spin of the substrate, the state is continuously shifted to the high-speed spin state, and the substrate is spin-dried.
By the spin coating process described above, Ni element is selectively introduced into the amorphous silicon film 302 existing in the opening region 304 of the silicon oxide film 303 serving as a mask (see FIG. 7D).

【００５０】次に、専用の熱処理炉を使用して、窒素雰
囲気中で当該基板に熱処理を加えることにより、非晶質
シリコン膜３０２の結晶化を行う。実際の熱処理は、Ｃ
ＶＤ法により好適な熱処理条件が異なっており、減圧Ｃ
ＶＤ法で非晶質シリコン膜３０２を堆積した場合は６０
０℃−１２時間程度で処理し、プラズマＣＶＤ法で堆積
した場合は５５０℃−４時間程度で熱処理する。熱処理
の際、Ｎｉ元素が選択的に導入された開口領域３０４を
起点にして、Ｎｉ元素の非導入領域へと横方向（図の矢
印の方向）に結晶成長が行われる。横方向結晶成長の特
徴として、マスクとなるシリコン酸化膜３０３の開口領
域３０４のみに選択的にＮｉ元素を導入する為、それ以
外の領域である横方向結晶成長領域のＮｉ元素の濃度を
低く抑えることができる点と、結晶性が良好である点を
挙げることができる。この為、横方向結晶成長の結晶質
シリコン膜３１０をＴＦＴに適用した場合、良好な半導
体特性を得ることができる（図７−Ｅ参照）。Next, the amorphous silicon film 302 is crystallized by applying heat treatment to the substrate in a nitrogen atmosphere using a dedicated heat treatment furnace. The actual heat treatment is C
Suitable heat treatment conditions differ depending on the VD method,
60 when the amorphous silicon film 302 is deposited by the VD method.
The treatment is performed at about 0 ° C. for about 12 hours, and when deposited by the plasma CVD method, the heat treatment is performed at about 550 ° C. for about 4 hours. At the time of the heat treatment, crystal growth is performed in the lateral direction (in the direction of the arrow in the drawing) from the opening region 304 into which the Ni element is selectively introduced as a starting point to the region into which the Ni element is not introduced. As a feature of the lateral crystal growth, since the Ni element is selectively introduced only into the opening region 304 of the silicon oxide film 303 serving as a mask, the concentration of the Ni element in the other lateral crystal growth region is suppressed to be low. And good crystallinity. Therefore, when the laterally grown crystalline silicon film 310 is applied to a TFT, good semiconductor characteristics can be obtained (see FIG. 7-E).

【００５１】（実施形態３）実施形態３では、結晶質シ
リコン膜の作製方法（実施形態１〜２で記載）で使用す
る作製装置、即ち触媒元素を含んだ溶液の塗布装置の例
について、図８に基づき記載する。Embodiment 3 In Embodiment 3, an example of a manufacturing apparatus used in a method for manufacturing a crystalline silicon film (described in Embodiments 1 and 2), that is, an apparatus for applying a solution containing a catalytic element will be described. Described based on 8.

【００５２】触媒元素（Ｎｉ元素等の金属類）を含んだ
溶液の塗布装置について、図８に塗布装置の全体概略図
と、基板の温度分布を均一に保持する為のスピンチャッ
ク及びデバイス有効領域の温度分布を均一に保持する為
のスピンチャックの例を各々示す。この図８から判る様
に、塗布装置全体は複数の処理ユニットで構成されてお
り、各処理ユニットは塗布装置本体４０１の周辺領域に
配置されている。複数の処理用の基板４０４がロード及
びアンロード兼用のキャリア４０３に収納（通常：２０
枚程度収納）されており、塗布装置本体４０１の中央領
域に配置されているロボットアーム４０２により、当該
基板４０４が１枚ずつ各処理ユニットに搬送される構成
となっている。前記処理ユニットは、位置決めユニット
４０５と洗浄ユニット４０６と乾燥ユニット４０７，４
０８と冷却ユニット４０９，４１０と酸化ユニット４１
１と塗布ユニット４１２で構成されており、各処理ユニ
ットに基板４０４が搬送されることで、触媒作用を有す
るＮｉ元素の添加処理が行われる（図８−Ａ参照）。FIG. 8 shows a schematic view of a coating apparatus for applying a solution containing a catalytic element (metals such as Ni element), a spin chuck for maintaining a uniform temperature distribution of a substrate, and a device effective area. An example of a spin chuck for maintaining the temperature distribution of the sample uniformly is shown below. As can be seen from FIG. 8, the entire coating apparatus is composed of a plurality of processing units, and each processing unit is arranged in a peripheral area of the main body 401 of the coating apparatus. A plurality of substrates 404 for processing are stored in a load / unload carrier 403 (normal: 20).
The substrate 404 is transported to each processing unit one by one by a robot arm 402 disposed in a central region of the coating apparatus main body 401. The processing unit includes a positioning unit 405, a cleaning unit 406, and drying units 407 and 4
08, cooling units 409, 410 and oxidation unit 41
1 and a coating unit 412, and the substrate 404 is transported to each processing unit, so that a Ni element having a catalytic action is added (see FIG. 8A).

【００５３】ここで、処理用の基板４０４の基板構造に
ついて記載する。基板４０４はガラス基板４０４ａ上に
非晶質シリコン膜４０４ｂを堆積したもので、非晶質シ
リコン膜４０４ｂの表面は極薄の自然酸化膜４０４ｃで
汚染された基板構造となっている。尚、前記基板４０４
の基板構造は、非晶質シリコン膜４０４ｂの全面に触媒
元素を添加する縦成長法の基板構造を前提に記載してい
る（図８−Ｂ参照）。Here, the substrate structure of the processing substrate 404 will be described. The substrate 404 is formed by depositing an amorphous silicon film 404b on a glass substrate 404a, and the surface of the amorphous silicon film 404b has a substrate structure contaminated with a very thin natural oxide film 404c. The substrate 404
The substrate structure is described on the premise of a substrate structure of a vertical growth method in which a catalytic element is added to the entire surface of the amorphous silicon film 404b (see FIG. 8B).

【００５４】次に、塗布装置の各処理ユニットについ
て、その詳細を記載する。位置決めユニット４０５は、
基板４０４の位置を正確に位置決めする為の処理ユニッ
トで、ロボットアーム４０２で搬送された基板４０４
は、この位置決めユニット４０５で位置ズレが補正さ
れ、正確に位置決めされる構成になっている。この位置
決めユニット４０５を経由することにより、各基板４０
４は各処理ユニットに正確に位置決めされた状態で搬送
される（図８−Ａ参照）。Next, each processing unit of the coating apparatus will be described in detail. The positioning unit 405 is
A processing unit for accurately positioning the position of the substrate 404, the substrate 404 being transported by the robot arm 402
In this configuration, the positional deviation is corrected by the positioning unit 405, and the positioning is performed accurately. By passing through the positioning unit 405, each substrate 40
4 is transported in a state where it is accurately positioned in each processing unit (see FIG. 8A).

【００５５】洗浄ユニット４０６は、非晶質シリコン膜
４０４ｂの表面を汚染している自然酸化膜４０４ｃを除
去する為の処理ユニットで、希釈フッ酸供給用ノズルと
純水供給用ノズルと通常の丸形スピンチャックで構成さ
れている。基板４０４はロボットアーム４０２により、
丸形スピンチャック上に搬送された後、希釈フッ酸供給
用ノズルから希釈フッ酸が基板４０４上に供給され、非
晶質シリコン膜４０４ｂ上に付着している自然酸化膜４
０４ｃがスピン除去される。自然酸化膜４０４ｃの除去
後、当該基板４０４は、純水供給ノズルからの純水によ
りスピン水洗され、その後にスピン乾燥される構成にな
っている。尚、洗浄ユニット４０６に於けるスピンチャ
ックは、基板４０４の温度分布に留意する必要がない
為、通常の丸形スピンチャックが適用されているが、後
述の塗布ユニット４１２に適用されている基板端部接触
型スピンチャックまたはデバイス有効領域接触型スピン
チャックでも勿論構わない（図８−Ａ参照）。The cleaning unit 406 is a processing unit for removing the natural oxide film 404c contaminating the surface of the amorphous silicon film 404b. The cleaning unit 406 includes a diluted hydrofluoric acid supply nozzle, a pure water supply nozzle, and an ordinary round nozzle. It consists of a spin chuck. The substrate 404 is moved by the robot arm 402
After being transported onto the round spin chuck, the diluted hydrofluoric acid is supplied from the diluted hydrofluoric acid supply nozzle onto the substrate 404, and the natural oxide film 4 attached on the amorphous silicon film 404b
04c is spin removed. After removing the natural oxide film 404c, the substrate 404 is configured to be spin-washed with pure water from a pure water supply nozzle, and then spin-dried. The spin chuck in the cleaning unit 406 does not need to pay attention to the temperature distribution of the substrate 404. Therefore, a normal round spin chuck is applied. A part contact type spin chuck or a device effective area contact type spin chuck may of course be used (see FIG. 8A).

【００５６】乾燥ユニット４０７，４０８は基板４０４
を乾燥する為の処理ユニットで、ベークする為のホット
プレートで構成されている。ホットプレートは乾燥ベー
クに適切な温度、例えば６０〜１００℃程度の温度に制
御されており、当該基板４０４はホットプレート上での
ベーク処理により乾燥される構成になっている（図８−
Ａ参照）。The drying units 407, 408 are
Is a processing unit for drying and is composed of a hot plate for baking. The hot plate is controlled at a temperature suitable for drying and baking, for example, at a temperature of about 60 to 100 ° C., and the substrate 404 is configured to be dried by baking on the hot plate (FIG. 8-).
A).

【００５７】冷却ユニット４０９，４１０は、乾燥ユニ
ット基板４０７，４０８でベーク処理された基板４０４
を室温（通常２３℃程度）まで冷却する為の処理ユニッ
トで、熱伝導率の大きいメタルプレートで構成されてい
る。基板４０４はメタルプレート上で室温（通常：２３
℃程度）まで冷却される構成になっている（図８−Ａ参
照）。The cooling units 409 and 410 are substrates 404 baked by the drying unit substrates 407 and 408.
Is a processing unit for cooling to room temperature (usually about 23 ° C.), and is constituted by a metal plate having a high thermal conductivity. The substrate 404 is placed on a metal plate at room temperature (normal: 23
(Approx. ° C.) (see FIG. 8A).

【００５８】酸化ユニット４１１は、基板４０４の非晶
質シリコン膜４０４ｂに対するＮｉ水溶液の濡れ性を改
善する目的で、非晶質シリコン膜４０４ｂの表面を酸化
することにより、極薄のシリコン酸化膜を成膜する為の
処理ユニットで、オゾン（Ｏ 3）水供給用ノズルと通常
の丸形スピンチャックで構成されている。基板４０４は
ロボットアーム４０２により、丸形スピンチャック上に
搬送された後、オゾン（Ｏ3）水供給用ノズルからオゾ
ン（Ｏ3）水が基板４０４上に供給され、非晶質シリコ
ン膜４０４ｂ上にシリコン酸化膜が成膜される。シリコ
ン酸化膜の成膜後、当該基板４０４はスピン乾燥される
構成になっている。酸化ユニット４１１に於けるスピン
チャックは、基板４０４の温度分布に留意する必要がな
い為、通常の丸形スピンチャックが適用されているが、
後述の塗布ユニット４１２に適用されている基板端部接
触型スピンチャックまたはデバイス有効領域接触型スピ
ンチャックでも勿論構わない。尚、本実施形態では、シ
リコン酸化膜がオゾン（Ｏ3）水処理により成膜される
構成となっているが、熱酸化処理を行う構成としても良
いし、酸素（Ｏ2）雰囲気中での紫外線（ＵＶ）照射に
よりオゾン（Ｏ3）を発生させる構成としても構わな
い。但し、熱酸化処理を行う構成とする場合は、他の処
理ユニットへの温度への影響がない様に工夫する必要が
ある（図８−Ａ参照）。The oxidizing unit 411 is formed of an amorphous material on the substrate 404.
The wettability of the Ni aqueous solution to the porous silicon film 404b
The surface of the amorphous silicon film 404b is oxidized to improve
To form an ultra-thin silicon oxide film
In the processing unit, ozone (O Three) Water supply nozzle and normal
Is constituted by a round spin chuck. The substrate 404
Robot arm 402 on round spin chuck
After being transported, ozone (OThree) Ozo from water supply nozzle
(OThreeA) water is provided on the substrate 404 and the amorphous silicon
A silicon oxide film is formed on the oxide film 404b. Silico
After the formation of the oxide film, the substrate 404 is spin-dried.
It has a configuration. Spin in oxidation unit 411
The chuck does not need to pay attention to the temperature distribution of the substrate 404.
Therefore, the usual round spin chuck is applied,
Substrate edge contact applied to coating unit 412 described later
Contact spin chuck or device effective area contact spin
Of course, it does not matter. Note that, in this embodiment,
Recon oxide film is ozone (OThree) Formed by water treatment
Although it has a configuration, a configuration that performs thermal oxidation
Ishi, oxygen (OTwo) For ultraviolet (UV) irradiation in atmosphere
More ozone (OThree) May be generated.
No. However, in the case of performing the thermal oxidation treatment, other treatments are required.
It is necessary to take measures to prevent the temperature from affecting the processing unit.
(See FIG. 8A).

【００５９】塗布ユニット４１２は、基板４０４の非晶
質シリコン膜４０４ｂに触媒作用を有するＮｉ元素を添
加する為の処理ユニットで、Ｎｉ水溶液供給用ノズル
と、Ｎｉ水溶液を濾過する為の濾過機構と、基板の温度
分布を均一に保持する為のスピンチャックまたはデバイ
ス有効領域の温度分布を均一に保持する為のスピンチャ
ックで構成されている。基板４０４はロボットアーム４
０２により、前記スピンチャック上に搬送された後、濾
過されたＮｉ水溶液がＮｉ水溶液供給用ノズルから超低
速スピンの状態で基板４０４上に供給され、液盛りされ
る構成になっている。所定時間の液盛り状態の後、Ｎｉ
水溶液は当該基板４０４の低速スピンにより振り切ら
れ、連続的に高速スピン状態に移行することにより、当
該基板４０４はスピン乾燥される構成になっている（図
８−Ａ参照）。The coating unit 412 is a processing unit for adding a Ni element having a catalytic action to the amorphous silicon film 404b of the substrate 404. The coating unit 412 includes a nozzle for supplying an aqueous Ni solution and a filtering mechanism for filtering the Ni aqueous solution. And a spin chuck for maintaining the temperature distribution of the substrate uniformly or a spin chuck for maintaining the temperature distribution of the device effective area uniformly. The substrate 404 is the robot arm 4
02, after being conveyed onto the spin chuck, the filtered Ni aqueous solution is supplied from the Ni aqueous solution supply nozzle to the substrate 404 in an ultra-slow spin state, and is liquid-filled. After the puddle state for a predetermined time, Ni
The aqueous solution is shaken off by the low-speed spin of the substrate 404, and continuously shifts to the high-speed spin state, whereby the substrate 404 is spin-dried (see FIG. 8A).

【００６０】尚、基板の温度分布を均一に保持する為の
スピンチャックの例としては、基板の端部のみで接触す
る構造のスピンチャックである基板端部接触型スピンチ
ャックがあり、吸着孔の全くない基板端部接触型スピン
チャック本体４１３と基板端部支持部４１４で構成され
ている。またデバイス有効領域の温度分布を均一に保持
する為のスピンチャックの例として、ガラス基板端部か
ら所定の領域分だけ内側に位置するデバイス有効領域に
ついて、全面に吸着接触する構造のスピンチャックであ
るデバイス有効領域接触型スピンチャックがあり、複数
の吸着孔を有するデバイス有効領域接触型スピンチャッ
ク本体４１５で構成されている。このデバイス有効領域
スピンチャックの場合は、結晶質シリコン膜のドメイン
径の均一性が、少なくともデバイス有効領域内で確保さ
れる構成となっている（図８−Ｂ参照）。As an example of the spin chuck for maintaining the temperature distribution of the substrate uniformly, there is a substrate end contact type spin chuck which is a spin chuck having a structure of contacting only at the end of the substrate. It is composed of a substrate edge contact type spin chuck body 413 and a substrate edge support portion 414 which are not provided at all. Further, as an example of a spin chuck for maintaining a uniform temperature distribution in a device effective region, a spin chuck having a structure in which a device effective region located inside a glass substrate end by a predetermined region inside by a predetermined area is suction-contacted to the entire surface. There is a device effective area contact type spin chuck, which is constituted by a device effective area contact type spin chuck body 415 having a plurality of suction holes. In the case of this device effective region spin chuck, the uniformity of the domain diameter of the crystalline silicon film is ensured at least in the device effective region (see FIG. 8B).

【００６１】上記構成の各処理ユニットへ基板４０４を
搬送する経路としては、ロード及びアンロード兼用のキ
ャリア４０３からスタートし、位置決めユニット４０５
→洗浄ユニット４０６→酸化ユニット４１１→位置決め
ユニット４０５→塗布ユニット４１２（→乾燥ユニット
４０７，４０８→冷却ユニット４０９，４１０）の経路
が一般的である。尚、上記の搬送経路のなかで、（ ）
内で示した処理ユニットへの搬送経路は、省略可能な搬
送経路を示したものである。以上の経路で各処理ユニッ
トに各基板４０４を搬送することにより、非晶質シリコ
ン膜４０４ｂに付着した自然酸化膜（ＳｉＯ2）の除去
処理と非晶質シリコン膜４０４ｂへのシリコン酸化膜
（ＳｉＯ2）の成膜処理と非晶質シリコン膜４０４ｂへ
のＮｉ水溶液の添加処理を連続的に行うことができる
（図８−Ａ参照）。The path for transporting the substrate 404 to each processing unit having the above configuration starts from the load / unload carrier 403 and moves to the positioning unit 405.
The route of the washing unit 406 → oxidation unit 411 → positioning unit 405 → coating unit 412 (→ drying units 407, 408 → cooling units 409, 410) is common. In the above transport route, ()
The transfer route to the processing unit shown in the parentheses indicates a transfer route that can be omitted. By transporting each substrate 404 to each processing unit along the above route, the natural oxide film (SiO 2 ) attached to the amorphous silicon film 404b is removed, and the silicon oxide film (SiO 2 The film formation process 2 ) and the process of adding the Ni aqueous solution to the amorphous silicon film 404b can be continuously performed (see FIG. 8A).

【００６２】[0062]

【実施例】（実施例１）実施例１は、非晶質シリコン膜
の全域に触媒元素（例えばＮｉ元素等の金属）を添加す
る縦成長による結晶質シリコン膜の作製法を液晶ディス
プレイの製造工程に適用した例であり、図９〜１４に基
づき具体的に記載する。Embodiment 1 Embodiment 1 is directed to a method of manufacturing a crystalline silicon film by vertical growth in which a catalytic element (for example, a metal such as Ni element) is added to the entire region of an amorphous silicon film for manufacturing a liquid crystal display. This is an example applied to a process, and is specifically described based on FIGS.

【００６３】最初に、ガラス基板５０１上にプラズマＣ
ＶＤ法により、各々組成比の異なる第１層目の酸化窒化
シリコン膜５０２ａを５０ｎｍと第２層目の酸化窒化シ
リコン膜５０２ｂを１００ｎｍの膜厚で堆積し、下地膜
５０２を成膜する。尚、ここで用いるガラス基板５０１
としては、石英ガラスまたはバリウムホウケイ酸ガラス
またはアルミノホウケイ酸ガラス等が有る。次に前記下
地膜５０２（５０２ａと５０２ｂ）上に、減圧ＣＶＤ法
により、非晶質シリコン膜５０３ａを５５ｎｍの膜厚で
堆積する。尚、本実施例では減圧ＣＶＤ法で非晶質シリ
コン膜５０３ａを堆積しているが、プラズマＣＶＤ法で
堆積しても構わない（図９−Ａ参照）。First, the plasma C is placed on the glass substrate 501.
By a VD method, a first-layer silicon oxynitride film 502a having a different composition ratio is deposited to a thickness of 50 nm and a second-layer silicon oxynitride film 502b is deposited to a thickness of 100 nm to form a base film 502. The glass substrate 501 used here
Examples thereof include quartz glass, barium borosilicate glass, and aluminoborosilicate glass. Next, an amorphous silicon film 503a is deposited to a thickness of 55 nm on the base film 502 (502a and 502b) by a low pressure CVD method. In this embodiment, the amorphous silicon film 503a is deposited by the low pressure CVD method, but may be deposited by the plasma CVD method (see FIG. 9A).

【００６４】また、非晶質シリコン膜５０３ａの堆積に
於いては、空気中に存在する炭素または酸素または窒素
が混入する可能性がある。これらの不純物ガスの混入
は、最終的に得られるＴＦＴ特性の劣化を引き起こすこ
とが経験的に知られており、このことから前記不純物ガ
スの混入は結晶化の阻害要因として作用すると本発明者
らは認識している。従って、前記不純物ガスの混入は徹
底的に低減することが望ましく、具体的な濃度範囲とし
ては、炭素及び窒素の場合は共に５Ｅ１７atoms/cm3以
下とし、酸素の場合は１Ｅ１８atoms/cm3以下とするの
が望ましい（図９−Ａ参照）。In depositing the amorphous silicon film 503a, there is a possibility that carbon, oxygen or nitrogen existing in the air is mixed. It has been empirically known that the incorporation of these impurity gases causes deterioration of the TFT characteristics finally obtained. Therefore, the inventors of the present invention believe that the incorporation of the impurity gas acts as a factor inhibiting crystallization. Is aware. Accordingly, incorporation of the impurity gas, it is desirable to thoroughly reduce, as a specific concentration range, both in the case of carbon and nitrogen and 5E17atoms / cm 3 or less, in the case of oxygen and 1E18 atoms / cm 3 or less (See FIG. 9-A).

【００６５】次に、非晶質シリコン膜５０３ａの結晶化
の前処理工程を行う。減圧ＣＶＤ装置から当該基板を取
り出す際に、空気中の酸素（Ｏ2）の影響で非晶質シリ
コン膜５０３ａの表面は自然酸化膜（ＳｉＯ2）で汚染
される。この為、自然酸化膜（ＳｉＯ2）で汚染された
非晶質シリコン膜５０３ａの表面を希釈フッ酸で洗浄す
ることにより、汚染された自然酸化膜（ＳｉＯ2）を除
去する。更に非晶質シリコン膜５０３ａの表面をオゾン
（Ｏ3）水で処理することにより、非晶質シリコン膜５
０３ａの表面を酸化し、０．５〜５ｎｍ程度の清浄な極
薄のシリコン酸化膜を成膜する。尚、極薄のシリコン酸
化膜（ＳｉＯ2）の成膜は、後工程でＮｉ水溶液をスピ
ン塗布する際に、非晶質シリコン膜５０３ａに対する濡
れ性を改善し、Ｎｉ元素を均一に吸着させる目的で処理
するものである（図９−Ａ参照）。Next, a pretreatment step for crystallization of the amorphous silicon film 503a is performed. When the substrate is taken out from the low-pressure CVD apparatus, the surface of the amorphous silicon film 503a is contaminated with a natural oxide film (SiO 2 ) due to oxygen (O 2 ) in the air. Therefore, by washing the natural oxide film surface of the amorphous silicon film 503a that has been contaminated with (SiO 2) with dilute hydrofluoric acid to remove contaminated natural oxide film (SiO 2). Further, the surface of the amorphous silicon film 503a is treated with ozone (O 3 ) water to thereby form the amorphous silicon film 5a.
The surface of the substrate 03a is oxidized to form a clean ultra-thin silicon oxide film of about 0.5 to 5 nm. The formation of the ultra-thin silicon oxide film (SiO 2 ) is intended to improve the wettability to the amorphous silicon film 503a and uniformly adsorb the Ni element when spin-coating a Ni aqueous solution in a later step. (See FIG. 9A).

【００６６】次に、触媒作用を有するＮｉ元素の添加工
程と非晶質シリコン膜５０３ａの結晶化工程を行う。本
実施例では非晶質シリコン膜５０３ａの結晶化を助長す
る触媒元素として、Ｎｉ元素を適用する。Ｎｉ元素の添
加は、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解
し、５ｐｐｍの濃度に調整したＮｉ水溶液をスピン塗布
することにより行う。尚、Ｎｉ水溶液のスピン塗布処理
の際、最終的に得られる結晶質シリコン膜のドメイン径
の均一性を確保する為、基板の温度分布を均一に保持し
た状態で当該処理を行っている。また、基板（本実施例
では５インチ角形基板を使用）の４隅近傍に帯状に発生
する微細ドメインの局所的不均一性を対策する為、スピ
ン塗布処理に用いるＮｉ水溶液は濾過処理したものを適
用している（図９−Ａ参照）。Next, a step of adding a Ni element having a catalytic action and a step of crystallizing the amorphous silicon film 503a are performed. In this embodiment, a Ni element is used as a catalyst element for promoting crystallization of the amorphous silicon film 503a. The addition of the Ni element is performed by dissolving a nickel acetate, which is a Ni compound, in pure water, and spin-coating a Ni aqueous solution adjusted to a concentration of 5 ppm. Note that, during the spin coating of the Ni aqueous solution, in order to ensure the uniformity of the domain diameter of the crystalline silicon film finally obtained, the processing is performed while keeping the temperature distribution of the substrate uniform. In addition, in order to prevent local non-uniformity of fine domains generated in a band shape in the vicinity of four corners of a substrate (a 5-inch square substrate is used in this embodiment), a Ni aqueous solution used for spin coating is filtered. (See FIG. 9-A).

【００６７】次に、非晶質シリコン膜５０３ａ中の含有
水素量を５atom％以下に制御する為、当該基板を窒素雰
囲気中で４５０℃−１時間の条件で熱処理し、非晶質シ
リコン膜５０３ａ中の含有水素の脱水素化処理を行う。
脱水素化処理の後、更に連続して６００℃−１２時間の
条件で熱処理することにより、非晶質シリコン膜５０３
ａの結晶化を行い、均一なドメイン径を有する結晶質シ
リコン膜５０３ｂを成膜する（図９−Ｂ参照）。Next, in order to control the amount of hydrogen contained in the amorphous silicon film 503a to 5 atom% or less, the substrate is heat-treated at 450 ° C. for 1 hour in a nitrogen atmosphere. The dehydrogenation of the contained hydrogen is performed.
After the dehydrogenation treatment, the amorphous silicon film 503 is continuously heat-treated at 600 ° C. for 12 hours.
A is crystallized to form a crystalline silicon film 503b having a uniform domain diameter (see FIG. 9B).

【００６８】次に、結晶質シリコン膜５０３ｂ中に多量
に含まれているＮｉ元素を除去する為、１５族元素であ
るＰ（リン）イオン添加によるゲッタリング処理を行
う。具体的には、結晶質シリコン膜５０３ｂ上にプラズ
マＣＶＤ法または減圧ＣＶＤ法によりマスクとなるシリ
コン酸化膜５０４を堆積し、前記シリコン酸化膜５０４
に開口領域５０９〜５１０を形成する。尚、開口領域５
０９〜５１０は、通常のフォトリソグラフィ工程により
レジストパターン５０５〜５０８を形成し、前記レジス
トパターンをマスクに、希釈フッ酸でエッチング処理す
ることにより形成している。その後、開口領域５０９〜
５１０内の結晶質シリコン膜５０３ｂに、第１のイオン
注入処理であるゲッタリング用のＰイオン注入を行う。
尚、この際のＰイオン注入は、加速電圧１０ｋｅＶで２
Ｅ１５atoms/cm2の条件で行っている（図１０−Ａ参
照）。Next, in order to remove a large amount of Ni element contained in the crystalline silicon film 503b, a gettering process is performed by adding P (phosphorus) ion which is a Group 15 element. Specifically, a silicon oxide film 504 serving as a mask is deposited on the crystalline silicon film 503b by a plasma CVD method or a low pressure CVD method, and the silicon oxide film 504 is formed.
The opening regions 509 to 510 are formed on the substrate. The opening area 5
The resist patterns 09 to 510 are formed by forming resist patterns 505 to 508 by a normal photolithography process and etching the resist patterns with diluted hydrofluoric acid using the resist patterns as masks. After that, the opening regions 509 to
P ion implantation for gettering, which is a first ion implantation process, is performed on the crystalline silicon film 503b in 510.
At this time, P ion implantation was performed at an acceleration voltage of 10 keV for 2 hours.
It is performed under the condition of E15 atoms / cm 2 (see FIG. 10-A).

【００６９】ここで、イオン注入という用語の定義につ
いて明確にする。一般的には、質量分離した不純物イオ
ンを注入する場合にイオン注入と称し、質量未分離の不
純物イオンを注入する場合はイオンドープの用語が適用
されている。しかし、本明細書に於いては、質量分離の
有無に関係なく、結晶質シリコン膜に不純物イオンを電
気的に加速して注入する工程を広い意味でイオン注入と
定義している。Here, the definition of the term “ion implantation” will be clarified. Generally, when implanting impurity ions separated by mass, the term is referred to as ion implantation, and when impurity ions not separated by mass are implanted, the term of ion doping is applied. However, in the present specification, a step of electrically accelerating and implanting impurity ions into a crystalline silicon film is defined as ion implantation regardless of the presence or absence of mass separation.

【００７０】次に、レジストパターン５０５〜５０８を
除去し、窒素雰囲気中で６００℃−１２時間の処理条件
でゲッタリング用の熱処理を行う。この熱処理により、
結晶質シリコン膜５０３ｂ中に多量に含まれているＮｉ
元素は、開口領域５０９〜５１０に注入されたＰイオン
でゲッタリングされる。その結果、開口領域５０９〜５
１０の結晶質シリコン膜５０３ｂにはゲッタリングされ
たＮｉ元素が多量に集積される様になり、それ以外の領
域の結晶質シリコン膜はＮｉ濃度の低い状態の結晶質シ
リコン膜５０３ｃに膜質の変性が行われる。ゲッタリン
グ処理の後、開口領域５０９〜５１０の結晶質シリコン
膜５０３ｂをドライエッチングで除去することにより、
膜中に含まれている多量のＮｉ元素を同時に除去する。
更に、希釈フッ酸で処理することにより、結晶質シリコ
ン膜５０３ｃ上のシリコン酸化膜５０４を除去する（図
１０−Ｂ参照）。Next, the resist patterns 505 to 508 are removed, and a heat treatment for gettering is performed in a nitrogen atmosphere at 600 ° C. for 12 hours. By this heat treatment,
Ni contained in a large amount in the crystalline silicon film 503b
The elements are gettered by the P ions implanted into the opening regions 509 to 510. As a result, the opening regions 509 to 5
A large amount of gettered Ni element is accumulated in the crystalline silicon film 503b of No. 10, and the crystalline silicon film in the other region is changed into a crystalline silicon film 503c having a low Ni concentration. Is performed. After the gettering process, the crystalline silicon film 503b in the opening regions 509 to 510 is removed by dry etching,
A large amount of Ni element contained in the film is simultaneously removed.
Further, the silicon oxide film 504 on the crystalline silicon film 503c is removed by treatment with diluted hydrofluoric acid (see FIG. 10B).

【００７１】次に、フォトリソグラフィ工程及びエッチ
ング工程により、ゲッタリングした結晶質シリコン膜５
０３ｃをパターニングし、ＴＦＴのチャネル領域及びソ
ースドレイン領域と成る半導体層５１１〜５１５を形成
する。半導体層５１１〜５１５の形成後、ＴＦＴのＶｔ
ｈを制御する為に、不純物元素（ボロンまたはリン）の
イオン注入であるチャネルドープを実施しても構わない
（図１１−Ａ参照）。Next, the gettered crystalline silicon film 5 is formed by a photolithography process and an etching process.
03c is patterned to form semiconductor layers 511 to 515 to be a channel region and a source / drain region of the TFT. After the formation of the semiconductor layers 511 to 515, the Vt of the TFT
In order to control h, channel doping, which is ion implantation of an impurity element (boron or phosphorus), may be performed (see FIG. 11A).

【００７２】次に、前記半導体層５１１〜５１５を覆う
様に、プラズマＣＶＤ法により１１０ｎｍ厚の酸化窒化
シリコン膜から成るゲート絶縁膜５１６を堆積する。更
に、ゲート絶縁膜５１６上にスパッタ法により４００ｎ
ｍ厚のＴａＮ膜から成るゲート電極膜５１７を堆積する
（図１１−Ｂ参照）。Next, a gate insulating film 516 made of a silicon oxynitride film having a thickness of 110 nm is deposited by a plasma CVD method so as to cover the semiconductor layers 511 to 515. Further, 400 n is formed on the gate insulating film 516 by a sputtering method.
A gate electrode film 517 made of a TaN film having a thickness of m is deposited (see FIG. 11-B).

【００７３】上記構造の基板上に、ゲート電極形成用の
フォトリソグラフィ工程とドライエッチング工程を行う
ことにより、４００ｎｍ厚のＴａＮ膜から成るゲート電
極５２４〜５２７と保持容量用電極５２８とソース配線
として機能する電極５２９を形成する。ドライエッチン
グの後、ゲート電極５２４〜５２７上にはドライエッチ
ングのマスクであるレジストパターン５１８〜５２１が
残膜し、同様に保持容量用電極５２８上にレジストパタ
ーン５２２とソース配線として機能する電極５２９上に
レジストパターン５２３が残膜している。尚、ドライエ
ッチングに伴い、下地の酸化窒化シリコン膜から成るゲ
ート絶縁膜５１６は膜減りにより、ゲート絶縁膜５３０
の形状に変形している（図１２−Ａ参照）。By performing a photolithography process for forming a gate electrode and a dry etching process on the substrate having the above structure, gate electrodes 524 to 527 made of a TaN film having a thickness of 400 nm, a storage capacitor electrode 528, and a source wiring function. The electrode 529 to be formed is formed. After the dry etching, resist patterns 518 to 521 serving as dry etching masks remain on the gate electrodes 524 to 527, and the resist pattern 522 and an electrode 529 functioning as a source wiring are similarly formed on the storage capacitor electrode 528. The remaining resist pattern 523 remains. Note that the gate insulating film 516 made of the underlying silicon oxynitride film is reduced with the dry etching, so that the gate insulating film 530 is formed.
(See FIG. 12-A).

【００７４】次に、レジストパターン５１８〜５２３を
残した状態で、ゲート電極５２４〜５２７と保持容量用
電極５２８をマスクに、第２のイオン注入処理であるｎ
型不純物の低濃度イオン注入を行う。イオン注入条件と
しては、ｎ型不純物であるＰイオンを用い、加速電圧が
６０〜１００ｋｅＶでドーズ量が３Ｅ１２〜３Ｅ１３io
ns/cm2のイオン注入条件で処理する。この第２のイオン
注入処理により、ゲート電極５２４〜５２７と保持容量
用電極５２８の外側に対応する半導体層５１１〜５１５
に、ｎ型不純物の低濃度不純物領域（ｎ−領域）５３１
〜５３５が形成される。同時に、ゲート電極５２４〜５
２７の真下には、ＴＦＴのチャネルとして機能するチャ
ネル領域５３６〜５３９が形成される。尚、保持容量用
電極５２８の真下の半導体層５１５には、当該領域がＴ
ＦＴ形成領域でなく、保持容量６０５の形成領域である
為、チャネル領域ではなく、片方の容量形成用電極５４
０となっている（図１２−Ａ参照）。Next, while the resist patterns 518 to 523 are left, the gate electrodes 524 to 527 and the electrode 528 for the storage capacitor are used as a mask to perform the second ion implantation n.
Low-concentration ion implantation of type impurities is performed. As ion implantation conditions, P ions which are n-type impurities are used, the acceleration voltage is 60 to 100 keV, and the dose is 3E12 to 3E13io.
treatment with ion implantation conditions ns / cm 2. By this second ion implantation, the semiconductor layers 511 to 515 corresponding to the outside of the gate electrodes 524 to 527 and the storage capacitor electrode 528 are formed.
A low-concentration impurity region (n-region) 531 of n-type impurity
To 535 are formed. At the same time, the gate electrodes 524-5
Channel regions 536 to 539 functioning as TFT channels are formed immediately below 27. In the semiconductor layer 515 immediately below the storage capacitor electrode 528, the region is
Since the storage capacitor 605 is not formed in the FT formation region, it is not the channel region but one of the capacitance formation electrodes 54.
0 (see FIG. 12-A).

【００７５】次に、ドライエッチングのマスクとなった
レジストパターン５１８〜５２３を除去する。除去した
後、駆動回路６０６に於けるｎチャネル型ＴＦＴ６０
１，６０３と画素領域６０７に於ける画素ＴＦＴ６０４
をＬＤＤ構造にする為、当該領域に存在するゲート電極
５２４，５２６〜５２７を覆う様に、第３のイオン注入
処理のマスクとなるｎ＋領域形成用のレジストパターン
５４１〜５４３を形成する。そして、第３のイオン注入
処理である、ｎ型不純物の高濃度イオン注入を行う。イ
オン注入条件としては、ｎ型不純物であるＰイオンを用
い、加速電圧が６０〜１００ｋｅＶでドーズ量が５Ｅ１
４〜５Ｅ１５ions/cm2のイオン注入条件で処理する。当
該イオン注入処理により、前記レジストパターン５４１
〜５４３の外側領域に対応する半導体層５１１，５１３
〜５１４にソースドレイン領域となる高濃度不純物領域
（ｎ＋領域）５４４，５４６〜５４７が形成される。こ
の高濃度不純物領域（ｎ＋領域）５４４，５４６〜５４
７の形成に伴い、既に形成した低濃度不純物領域（ｎ−
領域）５３１，５３３〜５３４は、高濃度不純物領域
（ｎ＋領域）５４４，５４６〜５４７と低濃度不純物領
域（ｎ−領域）５４９〜５５１に分離され、ＬＤＤ構造
の当該ＴＦＴが形成される（図１２−Ｂ参照）。Next, the resist patterns 518 to 523 used as a dry etching mask are removed. After removal, the n-channel TFT 60 in the drive circuit 606 is removed.
1, 603 and the pixel TFT 604 in the pixel area 607
In order to form an LDD structure, resist patterns 541 to 543 for forming an n + region serving as a mask for the third ion implantation process are formed so as to cover the gate electrodes 524 and 526 to 527 existing in the region. Then, high-concentration ion implantation of n-type impurities, which is a third ion implantation process, is performed. As ion implantation conditions, P ions, which are n-type impurities, are used, the acceleration voltage is 60 to 100 keV, and the dose is 5E1.
The treatment is performed under ion implantation conditions of 4 to 5E15 ions / cm 2 . The resist pattern 541 is formed by the ion implantation.
Semiconductor layers 511 and 513 corresponding to regions outside
To 514, high-concentration impurity regions (n + regions) 544, 546 to 547 serving as source / drain regions are formed. These high-concentration impurity regions (n + regions) 544, 546 to 54
7, the low-concentration impurity regions (n-
The regions 531 and 533 to 534 are separated into high-concentration impurity regions (n + regions) 544 and 546 to 547 and low-concentration impurity regions (n- regions) 549 to 551, and the TFT having the LDD structure is formed (FIG. 12-B).

【００７６】この際、ＬＤＤ構造形成領域以外の領域で
ある駆動回路６０６のｐチャネル型ＴＦＴ６０２の領域
と画素領域６０７の保持容量６０５の領域に於いては、
ゲート電極５２５と保持容量用電極５２８をマスクに各
々イオン注入される為、ゲート電極５２５の外側領域に
対応する半導体層５１２に高濃度不純物領域（ｎ＋領
域）５４５が形成され、保持容量用電極５２８の外側領
域に対応する半導体層５１５にも高濃度不純物領域（ｎ
＋領域）５４８が形成されている。尚、前記高濃度不純
物領域（ｎ＋領域）５４４〜５４８の不純物濃度は、１
Ｅ２０〜１Ｅ２２atoms/cm3程度となっている（図１２
−Ｂ参照）。At this time, in the region other than the LDD structure forming region, the region of the p-channel TFT 602 of the driving circuit 606 and the region of the storage capacitor 605 of the pixel region 607,
Since ions are respectively implanted using the gate electrode 525 and the storage capacitor electrode 528 as masks, a high-concentration impurity region (n + region) 545 is formed in the semiconductor layer 512 corresponding to a region outside the gate electrode 525, and the storage capacitor electrode 528 is formed. The high concentration impurity region (n
+ Region 548 is formed. The impurity concentration of the high concentration impurity regions (n + regions) 544 to 548 is 1
E20 to 1E22 atoms / cm 3 (FIG. 12
-B).

【００７７】次に、駆動回路６０６のｐチャネル型ＴＦ
Ｔ６０２の領域と画素領域６０７の保持容量６０５の領
域をレジスト開口させる為、フォトリソグラフィ処理に
より、レジストパターン５５２〜５５４を形成する。こ
の後、前記レジストパターン５５２〜５５４をマスク
に、第４のイオン注入処理であるｐ型不純物の高濃度イ
オン注入を行う。当該イオン注入処理により、ｐチャネ
ル型ＴＦＴ６０２の形成領域である半導体層５１２に
は、ゲート電極５２５をマスクにｐ型不純物、具体的に
はＢ（ボロン）イオンがイオン注入される。この結果、
ゲート電極５２５の外側領域に対応する半導体層５１２
に、ソースドレイン領域となる高濃度不純物領域（ｐ＋
領域）５５５が形成される。前記高濃度不純物領域（ｐ
＋領域）５５５には、既にｎ型不純物であるＰ（リン）
がイオン注入されているが、Ｂ（ボロン）の濃度が２Ｅ
２０〜２Ｅ２１atoms/cm3となる様に高濃度にイオン注
入される為、導電型の反転したｐ型不純物の高濃度不純
物領域（ｐ＋領域）５５５が形成されている。また、保
持容量６０５の形成領域に於いても、保持容量用電極５
２８の外側領域に対応する半導体層５１５にｐ型不純物
の高濃度不純物領域（ｐ＋領域）５５６が同様に形成さ
れる（図１３−Ａ参照）。Next, the p-channel type TF of the driving circuit 606
In order to form resist openings in the region of T602 and the region of the storage capacitor 605 in the pixel region 607, resist patterns 552 to 554 are formed by photolithography. Thereafter, using the resist patterns 552 to 554 as masks, high-concentration ion implantation of p-type impurities, which is a fourth ion implantation process, is performed. By the ion implantation treatment, a p-type impurity, specifically, B (boron) ion is ion-implanted into the semiconductor layer 512 which is a formation region of the p-channel TFT 602 using the gate electrode 525 as a mask. As a result,
Semiconductor layer 512 corresponding to a region outside gate electrode 525
A high-concentration impurity region (p +
Region 555 is formed. The high-concentration impurity region (p
+ Region) 555 has P (phosphorus) which is already an n-type impurity.
Is implanted, but the concentration of B (boron) is 2E
Since ions are implanted at a high concentration so as to be 20 to 2E21 atoms / cm 3 , a high-concentration impurity region (p + region) 555 of a p-type impurity whose conductivity type is inverted is formed. Also, in the region where the storage capacitor 605 is formed, the storage capacitor electrode 5
Similarly, a high-concentration impurity region (p + region) 556 of a p-type impurity is formed in the semiconductor layer 515 corresponding to the outer region 28 (see FIG. 13A).

【００７８】次に、前記レジストパターン５５２〜５５
４を除去した後、１５０ｎｍ厚の酸化窒化シリコン膜か
ら成る第１の層間絶縁膜５５７をプラズマＣＶＤ法によ
り堆積する。この後、半導体層５１１〜５１５に注入さ
れた不純物元素（ｎ型不純物とｐ型不純物）の熱活性化
の為、６００℃−１２時間の熱処理を行う。当該熱処理
は不純物元素の熱活性化処理の為に行うものであるが、
半導体層５１１〜５１５には多量のＰ（リン）がイオン
注入されている為、結晶化を助長する為に添加された触
媒元素である残留Ｎｉ元素の更なるゲッタリング処理の
効果も兼ねている。従って、当該熱処理により、半導体
層５１１〜５１５に於けるチャネル領域５３６〜５３９
と（保持容量６０５の）容量形成用電極５４０でのＮｉ
濃度の更なる低減を実現している。この方法で製造され
た結晶質シリコンＴＦＴは高い電界効果移動度を有して
おり、オフ電流値の低下等の良好な電気特性を有してい
る。尚、前記熱活性化処理を第１の層間絶縁膜５５７の
堆積前に行っても良いが、ゲート電極等の配線材料の耐
熱性が弱い場合は、第１の層間絶縁膜５５７の堆積後に
行う方が好ましい。この後、半導体層５１１〜５１５の
ダングリングボンドを終端させる為、４１０℃−１時間
の水素化処理を水素３％含有の窒素雰囲気中で行う（図
１３−Ｂ参照）。Next, the resist patterns 552 to 55
After removing 4, a first interlayer insulating film 557 made of a 150-nm-thick silicon oxynitride film is deposited by a plasma CVD method. Thereafter, heat treatment is performed at 600 ° C. for 12 hours to thermally activate the impurity elements (n-type impurities and p-type impurities) implanted into the semiconductor layers 511 to 515. The heat treatment is performed for thermal activation of the impurity element,
Since a large amount of P (phosphorus) is ion-implanted into the semiconductor layers 511 to 515, the effect of further gettering treatment of the residual Ni element, which is a catalytic element added to promote crystallization, is also provided. . Therefore, by the heat treatment, channel regions 536 to 539 in semiconductor layers 511 to 515 are formed.
And Ni at the capacitor forming electrode 540 (of the storage capacitor 605)
The density has been further reduced. The crystalline silicon TFT manufactured by this method has a high field-effect mobility and has good electric characteristics such as a decrease in an off-current value. Note that the thermal activation treatment may be performed before the deposition of the first interlayer insulating film 557. However, when the heat resistance of a wiring material such as a gate electrode is weak, the thermal activation process is performed after the deposition of the first interlayer insulating film 557. Is more preferred. Thereafter, in order to terminate dangling bonds in the semiconductor layers 511 to 515, hydrogenation treatment is performed at 410 ° C. for 1 hour in a nitrogen atmosphere containing 3% of hydrogen (see FIG. 13B).

【００７９】次に、前記第１の層間絶縁膜５５７の上
に、１．６μm厚のアクリル樹脂膜から成る第２の層間
絶縁膜５５８を成膜する。この後、フォトリソグラフィ
工程とドライエッチング工程により、第２の層間絶縁膜
５５８にコンタクトホールを形成する。この際、このコ
ンタクトホールは、ソース配線として機能する電極５２
９と高濃度不純物領域５４４，５４６〜５４７，５５５
〜５５６を接続する様に形成される（図１４−Ａ参
照）。Next, a second interlayer insulating film 558 made of an acrylic resin film having a thickness of 1.6 μm is formed on the first interlayer insulating film 557. Thereafter, a contact hole is formed in the second interlayer insulating film 558 by a photolithography step and a dry etching step. At this time, the contact hole is used for the electrode 52 functioning as a source wiring.
9 and high concentration impurity regions 544, 546-547, 555
To 556 (see FIG. 14-A).

【００８０】次に、駆動回路６０６の高濃度不純物領域
５４４，５４６，５５５と電気的に接続する為、金属配
線５５９〜５６４を形成する。同時に、画素領域６０７
の接続電極５６５，５６７〜６５８とゲート配線５６６
を形成する。この際、金属配線材料は、５０ｎｍ厚のＴ
ｉ膜と５００ｎｍ厚のＡｌ−Ｔｉ合金膜の積層膜で構成
されている。接続電極５６５は、不純物領域５４７を介
して、ソース配線として機能する電極５２９と画素ＴＦ
Ｔ６０４を電気的に接続する為に形成されている。接続
電極５６７は、画素ＴＦＴ６０４の不純物領域５４７と
電気的に接続されており、接続電極５６８は保持容量６
０５の不純物領域５５６と電気的に接続されている。ま
た、ゲート配線５６６は、画素ＴＦＴ６０４の複数のゲ
ート電極５２７を電気的に接続する為に形成されてい
る。その後、ＩＴＯ（Indium-Ti-Oxide）等の透明導電
膜を８０〜１２０ｎｍの厚さで堆積した後、フォトリソ
グラフィ工程とエッチング工程により、画素電極５６９
を形成する。画素電極５６９は、接続電極５６７を介し
て、画素ＴＦＴ６０４のソースドレイン領域である不純
物領域５４７と電気的に接続されており、更に接続電極
５６８を介して、保持容量６０５の不純物領域５５６と
も電気的に接続されている（図１４−Ｂ参照）。Next, metal wirings 559 to 564 are formed to be electrically connected to the high-concentration impurity regions 544, 546, and 555 of the driving circuit 606. At the same time, the pixel area 607
Connection electrodes 565, 567-658 and gate wiring 566
To form At this time, the metal wiring material is a 50 nm thick T
It is composed of a laminated film of an i film and a 500 nm thick Al-Ti alloy film. The connection electrode 565 is connected to the electrode 529 functioning as a source wiring and the pixel TF via the impurity region 547.
It is formed to electrically connect T604. The connection electrode 567 is electrically connected to the impurity region 547 of the pixel TFT 604, and the connection electrode 568 is connected to the storage capacitor 6
05 is electrically connected to the impurity region 556. The gate wiring 566 is formed to electrically connect the plurality of gate electrodes 527 of the pixel TFT 604. After that, a transparent conductive film such as ITO (Indium-Ti-Oxide) is deposited to a thickness of 80 to 120 nm, and then the pixel electrode 569 is formed by a photolithography process and an etching process.
To form The pixel electrode 569 is electrically connected to the impurity region 547 which is the source / drain region of the pixel TFT 604 via the connection electrode 567, and is also electrically connected to the impurity region 556 of the storage capacitor 605 via the connection electrode 568. (See FIG. 14-B).

【００８１】本実施例では、以上の製造工程により、ア
クティブマトリクス型液晶ディスプレイの製造を行って
いる。本発明の発明特定事項は、結晶質シリコン膜の製
造工程に於いて、非晶質シリコン膜に触媒作用を有する
Ｎｉ元素をスピン塗布法により添加する際、基板の温度
分布を均一に保持した状態で処理すること、及びＮｉ水
溶液を濾過処理して用いることである。これにより、結
晶質シリコン膜のドメイン径の均一化を達成している。In this embodiment, an active matrix type liquid crystal display is manufactured through the above manufacturing steps. The invention-specific matter of the present invention relates to a state in which a temperature distribution of a substrate is kept uniform when a Ni element having a catalytic action is added to an amorphous silicon film by a spin coating method in a manufacturing process of a crystalline silicon film. And filtering an Ni aqueous solution. Thereby, the domain diameter of the crystalline silicon film is made uniform.

【００８２】（実施例２）本発明は、様々な半導体表示
装置（アクティブマトリクス型液晶表示装置，アクティ
ブマトリクス型ＥＬ表示装置，アクティブマトリクス型
ＥＣ表示装置）に適用することができる。従って、本発
明は、前記半導体表示装置を表示媒体として組み込んだ
電子機器全般に適用可能である。Embodiment 2 The present invention can be applied to various semiconductor display devices (active matrix liquid crystal display device, active matrix EL display device, active matrix EC display device). Therefore, the present invention is applicable to all electronic devices incorporating the semiconductor display device as a display medium.

【００８３】前記電子機器としては、ビデオカメラとデ
ジタルカメラとプロジェクター（リア型またはフロント
型）とヘッドマウントディスプレイ（ゴーグル型ディス
プレイ）とゲーム機とカーナビゲーションとパーソナル
コンピュータと携帯情報端末（モバイルコンピュータ，
携帯電話，電子書籍等）等が挙げられ、それらの具体例
を図１５〜１７に示す。The electronic devices include a video camera, a digital camera, a projector (rear or front type), a head mounted display (goggle type display), a game machine, a car navigation, a personal computer, and a portable information terminal (mobile computer,
Mobile phones, electronic books, etc.), and specific examples thereof are shown in FIGS.

【００８４】図１５−Ａは、本体１００１と映像入力部
１００２と表示装置１００３とキーボード１００４で構
成されたパーソナルコンピューターである。本発明を表
示装置１００３及び他の回路に適用することができる。FIG. 15A shows a personal computer including a main body 1001, an image input unit 1002, a display device 1003, and a keyboard 1004. The present invention can be applied to the display device 1003 and other circuits.

【００８５】図１５−Ｂはビデオカメラであり、本体１
１０１と表示装置１１０２と音声入力部１１０３と操作
スイッチ１１０４とバッテリー１１０５と受像部１１０
６で構成される。本発明を表示装置１１０２及び他の回
路に適用することができる。FIG. 15B shows a video camera,
101, a display device 1102, an audio input unit 1103, an operation switch 1104, a battery 1105, and an image receiving unit 110
6. The present invention can be applied to the display device 1102 and other circuits.

【００８６】図１５−Ｃはモバイルコンピュータ（モー
ビルコンピュータ）であり、本体１２０１とカメラ部１
２０２と受像部１２０３と操作スイッチ１２０４と表示
装置１２０５で構成される。本発明を表示装置１２０５
及び他の回路に適用することができる。FIG. 15C shows a mobile computer (mobile computer), which includes a main body 1201 and a camera unit 1.
202, an image receiving unit 1203, operation switches 1204, and a display device 1205. Display device 1205
And other circuits.

【００８７】図１５−Ｄはゴーグル型ディスプレイであ
り、本体１３０１と表示装置１３０２とアーム部１３０
３で構成される。本発明を表示装置１３０２及び他の回
路に適用することができる。FIG. 15D shows a goggle type display, which comprises a main body 1301, a display device 1302, and an arm portion 130.
3 The present invention can be applied to the display device 1302 and other circuits.

【００８８】図１５−Ｅはプログラムを記録した記録媒
体（以下、記録媒体と略記）に用いるプレーヤーであ
り、本体１４０１と表示装置１４０２とスピーカー部１
４０３と記録媒体１４０４と操作スイッチ１４０５で構
成される。尚、この装置は記録媒体としてＤＶＤ及びＣ
Ｄ等が用いられ、音楽鑑賞またはゲームまたはインター
ネットに利用可能である。本発明を表示装置１４０２及
び他の回路に適用することができる。FIG. 15-E shows a player used for a recording medium (hereinafter, abbreviated as a recording medium) on which a program is recorded.
403, a recording medium 1404, and operation switches 1405. This device uses DVD and C as recording media.
D or the like is used and can be used for music appreciation, games, or the Internet. The present invention can be applied to the display device 1402 and other circuits.

【００８９】図１５−Ｆは携帯電話であり、表示用パネ
ル１５０１と操作用パネル１５０２と接続部１５０３と
表示部１５０４と音声出力部１５０５と操作キー１５０
６と電源スイッチ１５０７と音声入力部１５０８とアン
テナ１５０９で構成される。表示用パネル１５０１と操
作用パネル１５０２は、接続部１５０３で接続されてい
る。表示用パネル１５０１の表示部１５０４が設置され
ている面と操作用パネル１５０２の操作キー１５０６が
設置されている面との角度θは、接続部１５０３に於い
て任意に変えることができる。本発明を表示部１５０４
に適用することができる。FIG. 15F shows a mobile phone, which includes a display panel 1501, an operation panel 1502, a connection section 1503, a display section 1504, a voice output section 1505, and operation keys 150.
6, a power switch 1507, an audio input unit 1508, and an antenna 1509. The display panel 1501 and the operation panel 1502 are connected by a connection portion 1503. The angle θ between the surface of the display panel 1501 where the display unit 1504 is installed and the surface of the operation panel 1502 where the operation keys 1506 are installed can be arbitrarily changed at the connection unit 1503. Display unit 1504
Can be applied to

【００９０】図１６−Ａはフロント型プロジェクターで
あり、光源光学系及び表示装置１６０１とスクリーン１
６０２で構成される。本発明を表示装置１６０１及び他
の回路に適用することができる。FIG. 16A shows a front type projector, which includes a light source optical system and display device 1601 and a screen 1.
602. The present invention can be applied to the display device 1601 and other circuits.

【００９１】図１６−Ｂはリア型プロジェクターであ
り、本体１７０１と光源光学系及び表示装置１７０２と
ミラー１７０３〜１７０４とスクリーン１７０５で構成
される。本発明を表示装置１７０２及び他の回路に適用
することができる。FIG. 16B shows a rear type projector, which comprises a main body 1701, a light source optical system, a display device 1702, mirrors 1703 to 1704, and a screen 1705. The present invention can be applied to the display device 1702 and other circuits.

【００９２】尚、図１６−Ｃは、図１６−Ａの光源光学
系及び表示装置１６０１と図１６−Ｂの光源光学系及び
表示装置１７０２に於ける構造の一例を示した図であ
る。光源光学系及び表示装置１６０１，１７０２は、光
源光学系１８０１とミラー１８０２，１８０４〜１８０
６とダイクロイックミラー１８０３と光学系１８０７と
表示装置１８０８と位相差板１８０９と投射光学系１８
１０で構成される。投射光学系１８１０は、投射レンズ
を備えた複数の光学レンズで構成される。この構成は、
表示装置１８０８を３個使用している為、三板式と呼ば
れている。また同図の矢印で示した光路に於いて、実施
者は光学レンズ及び偏光機能を有するフィルムまたは位
相差を調整する為のフィルムまたはＩＲフィルム等を適
宜に設けても良い。FIG. 16C is a diagram showing an example of the structure of the light source optical system and display device 1601 in FIG. 16A and the light source optical system and display device 1702 in FIG. 16B. The light source optical system and display devices 1601 and 1702 are composed of a light source optical system 1801 and mirrors 1802 and 1804 to 180.
6, dichroic mirror 1803, optical system 1807, display device 1808, phase difference plate 1809, and projection optical system 18
It consists of ten. The projection optical system 1810 includes a plurality of optical lenses provided with a projection lens. This configuration,
Since three display devices 1808 are used, the display device is called a three-panel type. In the optical path indicated by the arrow in the figure, the practitioner may appropriately provide an optical lens and a film having a polarizing function, a film for adjusting a phase difference, an IR film, or the like.

【００９３】また図１６−Ｄは、図１６−Ｃに於ける光
源光学系１８０１の構造の一例を示した図である。本実
施例に於いては、光源光学系１８０１はリフレクター１
８１１と光源１８１２とレンズアレイ１８１３〜１７１
４と偏光変換素子１８１５と集光レンズ１８１６で構成
される。尚、同図に示した光源光学系は一例であり、こ
の構成に限定されない。例えば、実施者は光源光学系に
光学レンズ及び偏光機能を有するフィルムまたは位相差
を調整するフィルムまたはＩＲフィルム等を適宜に設け
ても良い。FIG. 16D is a diagram showing an example of the structure of the light source optical system 1801 in FIG. 16C. In this embodiment, the light source optical system 1801 is the reflector 1
811, light source 1812 and lens arrays 1813 to 171
4, a polarization conversion element 1815, and a condenser lens 1816. Note that the light source optical system shown in the figure is an example, and is not limited to this configuration. For example, the practitioner may appropriately provide an optical lens and a film having a polarizing function, a film for adjusting a phase difference, an IR film, or the like in the light source optical system.

【００９４】次の図１７−Ａは、単板式の例を示したも
のである。同図に示した光源光学系及び表示装置は、光
源光学系１９０１と表示装置１９０２と投射光学系１９
０３と位相差板１９０４で構成される。投射光学系１９
０３は、投射レンズを備えた複数の光学レンズで構成さ
れる。同図に示した光源光学系及び表示装置は図１６−
Ａと図１６−Ｂに於ける光源光学系及び表示装置１６０
１，１７０２に適用できる。また光源光学系１９０１は
図１６−Ｄに示した光源光学系を用いれば良い。尚、表
示装置１９０２にはカラーフィルター（図示しない）が
設けられており、表示映像をカラー化している。FIG. 17A shows an example of a single plate type. The light source optical system and the display device shown in FIG.
03 and a phase difference plate 1904. Projection optical system 19
Reference numeral 03 denotes a plurality of optical lenses provided with a projection lens. The light source optical system and the display device shown in FIG.
A and the light source optical system and display device 160 in FIG.
1,1702. The light source optical system 1901 may use the light source optical system shown in FIG. Note that the display device 1902 is provided with a color filter (not shown) to color the displayed image.

【００９５】また図１７−Ｂに示した光源光学系及び表
示装置は図１７−Ａの応用例であり、カラーフィルター
を設ける代わりに、ＲＧＢの回転カラーフィルター円板
１９０５を用いて表示映像をカラー化している。同図に
示した光源光学系及び表示装置は図１６−Ａと図１６−
Ｂに於ける光源光学系及び表示装置１６０１，１７０２
に適用できる。The light source optical system and the display device shown in FIG. 17-B are an application example of FIG. 17-A. Instead of providing a color filter, a display image is colored by using an RGB rotating color filter disk 1905. Is becoming The light source optical system and the display device shown in FIG.
Light source optical system and display devices 1601 and 1702 in B
Applicable to

【００９６】また図１７−Ｃに示した光源光学系及び表
示装置は、カラーフィルターレス単板式と呼ばれてい
る。この方式は、表示装置１９１６にマイクロレンズア
レイ１９１５を設け、ダイクロイックミラー（緑）１９
１２とダイクロイックミラー（赤）１９１３とダイクロ
イックミラー（青）１９１４を用いて表示映像をカラー
化している。投射光学系１９１７は、投射レンズを備え
た複数の光学レンズで構成される。同図に示した光源光
学系及び表示装置は、図１６−Ａと図１６−Ｂに於ける
光源光学系及び表示装置１６０１，１７０２に適用でき
る。また光源光学系１９１１としては、光源の他に結合
レンズ及びコリメーターレンズを用いた光学系を用いれ
ば良い。The light source optical system and the display device shown in FIG. 17-C are called a color filterless single plate type. In this method, a display device 1916 is provided with a microlens array 1915, and a dichroic mirror (green) 1919 is provided.
12, a dichroic mirror (red) 1913 and a dichroic mirror (blue) 1914 are used to colorize the displayed image. The projection optical system 1917 includes a plurality of optical lenses provided with a projection lens. The light source optical system and the display device shown in the figure can be applied to the light source optical system and the display devices 1601 and 1702 in FIGS. 16A and 16B. As the light source optical system 1911, an optical system using a coupling lens and a collimator lens in addition to the light source may be used.

【００９７】上記に記載した様に、本発明の結晶質シリ
コン膜の作製方法は、その適用範囲が極めて広く、本発
明は様々な分野の半導体表示装置を組み込んだ電子機器
に適用可能である。As described above, the method for producing a crystalline silicon film of the present invention has an extremely wide range of application, and the present invention is applicable to electronic equipment incorporating semiconductor display devices in various fields.

【００９８】[0098]

【発明の効果】本発明は、結晶化を助長する為の触媒元
素を添加して熱結晶化する結晶質半導体膜の作製方法及
びその作製装置に関するもので、以下の効果を有してい
る。The present invention relates to a method for manufacturing a crystalline semiconductor film which is thermally crystallized by adding a catalytic element for promoting crystallization, and an apparatus for manufacturing the same, and has the following effects.

【００９９】触媒元素を含んだ溶液をスピン塗布する
際、基板の温度分布を均一に保持し、且つ触媒元素を含
んだ溶液を濾過処理して使用することにより、結晶質シ
リコン膜のドメイン径の不均一性を対策することができ
る。従って、本発明は結晶質シリコン膜の膜質改善に伴
い、ＴＦＴに於ける電界効果移動度等の半導体特性のば
らつき低減に有効である。When spin-coating the solution containing the catalyst element, the temperature distribution of the substrate is kept uniform, and the solution containing the catalyst element is filtered and used to reduce the domain diameter of the crystalline silicon film. Non-uniformity can be prevented. Therefore, the present invention is effective in reducing variations in semiconductor characteristics such as field-effect mobility in a TFT as the quality of a crystalline silicon film is improved.

【０１００】また、結晶質シリコン膜の膜質改善に伴
い、ＴＦＴの半導体特性のばらつき低減を図ることがで
きる為、複数のＴＦＴで構成される半導体表示装置の品
質向上にも有効である。Further, since the variation in the semiconductor characteristics of the TFT can be reduced with the improvement in the quality of the crystalline silicon film, it is effective for improving the quality of a semiconductor display device including a plurality of TFTs.

【図面の簡単な説明】[Brief description of the drawings]

【図１】スピンチャック構造と結晶質シリコン膜のドメ
イン径の分布との関係。FIG. 1 shows a relationship between a spin chuck structure and a distribution of a domain diameter of a crystalline silicon film.

【図２】丸形スピンチャック適用時の基板中央部と周辺
部のドメイン分布比較。FIG. 2 is a comparison of domain distribution between a central portion and a peripheral portion of a substrate when a round spin chuck is applied.

【図３】基板端部接触型スピンチャック適用時の基板中
央部と周辺部のドメイン分布比較。FIG. 3 is a comparison of domain distribution between a central portion and a peripheral portion of the substrate when a substrate edge contact type spin chuck is applied.

【図４】基板内温度分布と結晶質シリコン膜のドメイン
径の分布との因果関係。FIG. 4 is a causal relationship between a temperature distribution in a substrate and a distribution of a domain diameter of a crystalline silicon film.

【図５】微細ドメインの局所的な不均一性の発生形態。FIG. 5 is a diagram showing a mode of occurrence of local non-uniformity in a fine domain.

【図６】触媒元素を利用した結晶質シリコン膜の作製工
程（縦成長法の場合）。FIG. 6 shows a step of manufacturing a crystalline silicon film using a catalytic element (in the case of a vertical growth method).

【図７】触媒元素を利用した結晶質シリコン膜の作製工
程（横成長法の場合）。FIG. 7 illustrates a step of manufacturing a crystalline silicon film using a catalytic element (in the case of a lateral growth method).

【図８】触媒元素の添加装置、即ち結晶性半導体膜の作
製装置の例。FIG. 8 illustrates an example of an apparatus for adding a catalyst element, that is, an apparatus for manufacturing a crystalline semiconductor film.

【図９】液晶ディスプレイの製造工程。FIG. 9 shows a manufacturing process of a liquid crystal display.

【図１０】液晶ディスプレイの製造工程。FIG. 10 shows a manufacturing process of a liquid crystal display.

【図１１】液晶ディスプレイの製造工程。FIG. 11 shows a manufacturing process of a liquid crystal display.

【図１２】液晶ディスプレイの製造工程。FIG. 12 illustrates a manufacturing process of a liquid crystal display.

【図１３】液晶ディスプレイの製造工程。FIG. 13 shows a manufacturing process of a liquid crystal display.

【図１４】液晶ディスプレイの製造工程。FIG. 14 shows a manufacturing process of a liquid crystal display.

【図１５】半導体表示装置への適用例。FIG. 15 illustrates an example of application to a semiconductor display device.

【図１６】半導体表示装置への適用例。FIG. 16 illustrates an example of application to a semiconductor display device.

【図１７】半導体表示装置への適用例。FIG. 17 illustrates an example of application to a semiconductor display device.

【符号の説明】[Explanation of symbols]

101 ：丸形スピンチャック本体 102 ：基板端部接触型スピンチャック本体 103 ：基板端部支持部 104 ：ガラス基板 105 ：非晶質シリコン膜 106 ：シリコン酸化膜 107 ：触媒元素を含んだ溶液 201 ：ガラス基板 202 ：非晶質シリコン膜 203 ：自然酸化膜 204 ：シリコン酸化膜 205 ：ノズル 206 ：Ｎｉ水溶液 207 ：基板端部接触型スピンチャック本体 208 ：基板端部支持部 209 ：結晶質シリコン膜 301 ：ガラス基板 302 ：非晶質シリコン膜 303 ：シリコン酸化膜 304 ：開口領域 305 ：シリコン酸化膜 306 ：ノズル 307 ：Ｎｉ水溶液 308 ：基板端部接触型スピンチャック本体 309 ：基板端部支持部 310 ：結晶質シリコン膜 401 ：塗布装置本体 402 ：ロボットアーム 403 ：キャリア 404 ：基板 404a：ガラス基板 404b：非晶質シリコン膜 404c：自然酸化膜 405 ：位置決めユニット 406 ：洗浄ユニット 407 ：乾燥ユニット 408 ：乾燥ユニット 409 ：冷却ユニット 410 ：冷却ユニット 411 ：酸化ユニット 412 ：塗布ユニット 413 ：基板端部接触型スピンチャック本体 414 ：基板端部支持部 415 ：デバイス有効領域接触型スピンチャック本体 501 ：ガラス基板 502 ：下地膜 502a：第１層目の酸化窒化シリコン膜 502b：第２層目の酸化窒化シリコン膜 503a：非晶質シリコン膜 503b：結晶質シリコン膜 503c：結晶質シリコン膜 504 ：シリコン酸化膜 505 〜 508：レジストパターン 509 〜 510：開口領域 511 〜 515：半導体層 516 ：ゲート絶縁膜 517 ：ゲート電極膜 518 〜 523：レジストパターン 524 〜 527：ゲート電極 528 ：保持容量用電極 529 ：電極 530 ：ゲート絶縁膜（ドライエッチング後） 531 〜 535：低濃度不純物領域（ｎ−領域） 536 〜 539：チャネル領域 540 ：容量形成用電極 541 〜 543：レジストパターン 544 〜 548：高濃度不純物領域（ｎ＋領域） 549 〜 551：低濃度不純物領域（ｎ−領域） 552 〜 554：レジストパターン 555 〜 556：高濃度不純物領域（ｐ＋領域） 557 ：第１の層間絶縁膜（酸化窒化シリコン膜） 558 ：第２の層間絶縁膜（アクリル樹脂膜） 559 〜564 ：金属配線 565 ：接続電極 566 ：ゲート配線 567 〜 568：接続電極 569 ：画素電極（ＩＴＯ等） 601 ：ｎチャネル型ＴＦＴ 602 ：ｐチャネル型ＴＦＴ 603 ：ｎチャネル型ＴＦＴ 604 ：画素ＴＦＴ 605 ：保持容量 606 ：駆動回路 607 ：画素領域 101: Round spin chuck body 102: Substrate edge contact type spin chuck body 103: Substrate edge support 104: Glass substrate 105: Amorphous silicon film 106: Silicon oxide film 107: Solution containing catalytic element 201: Glass substrate 202: Amorphous silicon film 203: Natural oxide film 204: Silicon oxide film 205: Nozzle 206: Ni aqueous solution 207: Substrate edge contact type spin chuck body 208: Substrate edge support 209: Crystalline silicon film 301 : Glass substrate 302: Amorphous silicon film 303: Silicon oxide film 304: Open area 305: Silicon oxide film 306: Nozzle 307: Ni aqueous solution 308: Substrate end contact type spin chuck body 309: Substrate end support 310: Crystalline silicon film 401: coating device body 402: robot arm 403: carrier 404: substrate 404a: glass substrate 404b: amorphous silicon film 404c: natural oxide film 405: positioning unit 406: Cleaning unit 407: Drying unit 408: Drying unit 409: Cooling unit 410: Cooling unit 411: Oxidation unit 412: Coating unit 413: Substrate edge contact type spin chuck body 414: Substrate edge support 415: Device effective area Contact type spin chuck body 501: glass substrate 502: base film 502a: first layer of silicon oxynitride film 502b: second layer of silicon oxynitride film 503a: amorphous silicon film 503b: crystalline silicon film 503c: Crystalline silicon film 504: Silicon oxide film 505-508: Resist pattern 509-510: Open area 511-515: Semiconductor layer 516: Gate insulating film 517: Gate electrode film 518-523: Resist pattern 524-527: Gate electrode 528 : Electrode for storage capacitor 529: electrode 530: gate insulating film (after dry etching) 531 to 535: low concentration impurity region (n-region) 536 to 539: channel Region 540: Electrode for forming capacitance 541 to 543: Resist pattern 544 to 548: High concentration impurity region (n + region) 549 to 551: Low concentration impurity region (n− region) 552 to 554: Resist pattern 555 to 556: High concentration Impurity region (p + region) 557: first interlayer insulating film (silicon oxynitride film) 558: second interlayer insulating film (acrylic resin film) 559 to 564: metal wiring 565: connection electrode 566: gate wiring 567 to 568 : Connection electrode 569: Pixel electrode (ITO etc.) 601: n-channel TFT 602: p-channel TFT 603: n-channel TFT 604: pixel TFT 605: storage capacitor 606: drive circuit 607: pixel area

───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧田 直樹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H092 GA59 JA25 KA04 MA28 MA29 NA24 RA01 RA05 5F052 AA11 AA17 CA04 DA02 DB02 DB03 FA06 JA01 5F110 DD02 DD03 DD15 DD17 EE01 EE44 FF04 FF12 FF30 GG02 GG13 GG24 GG25 GG45 GG47 HJ01 HJ04 HJ13 HJ23 HL04 HL06 HL11 HM15 NN03 NN04 NN22 NN27 NN35 NN72 NN73 PP10 PP13 PP23 PP34 PP35 QQ08 QQ24 QQ28  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Naoki Makita 22-22, Nagaikecho, Abeno-ku, Osaka-shi, Osaka F-term (reference) 2H092 GA59 JA25 KA04 MA28 MA29 NA24 RA01 RA05 5F052 AA11 AA17 CA04 DA02 DB02 DB03 FA06 JA01 5F110 DD02 DD03 DD15 DD17 EE01 EE44 FF04 FF12 FF30 GG02 GG13 GG24 GG25 GG45 GG47 HJ01 HJ04 HJ13 HJ23 HL04 HL06 HL11 HM15 NN03 NN04 NN22 NN27 NN35 NN72 NN73 PP34

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】基板上に非晶質半導体膜を堆積する第１の
工程と、結晶化を助長する為の触媒元素をスピン塗布法
により非晶質半導体膜に添加する第２の工程と、熱処理
により非晶質半導体膜を結晶化し、結晶質半導体膜を作
製する第３の工程とを備えた結晶質半導体膜の作製方法
に於いて、前記第２の工程は、基板の温度分布を均一に
保持した状態で処理し、且つ触媒元素を含んだ溶液を濾
過してから使用することを特徴とする結晶質半導体膜の
作製方法。A first step of depositing an amorphous semiconductor film on a substrate; and a second step of adding a catalytic element for promoting crystallization to the amorphous semiconductor film by a spin coating method. A third step of crystallizing the amorphous semiconductor film by heat treatment to produce a crystalline semiconductor film. In the method for producing a crystalline semiconductor film, the second step comprises uniformizing the temperature distribution of the substrate. A method for producing a crystalline semiconductor film, comprising treating a solution containing a catalytic element and filtering the solution containing a catalytic element before use. 【請求項２】基板上に非晶質半導体膜を堆積する第１の
工程と、結晶化を助長する為の触媒元素をスピン塗布法
により非晶質半導体膜に添加する第２の工程と、熱処理
により非晶質半導体膜を結晶化し、結晶質半導体膜を作
製する第３の工程とを備えた結晶質半導体膜の作製方法
に於いて、前記第２の工程は、基板の温度分布を均一に
保持した状態で処理することを特徴とする結晶質半導体
膜の作製方法。2. A first step of depositing an amorphous semiconductor film on a substrate, and a second step of adding a catalytic element for promoting crystallization to the amorphous semiconductor film by a spin coating method. A third step of crystallizing the amorphous semiconductor film by heat treatment to produce a crystalline semiconductor film. In the method for producing a crystalline semiconductor film, the second step comprises uniformizing the temperature distribution of the substrate. A method for producing a crystalline semiconductor film, characterized in that the treatment is carried out in a state in which the film is held. 【請求項３】基板上に非晶質半導体膜を堆積する第１の
工程と、結晶化を助長する為の触媒元素をスピン塗布法
により非晶質半導体膜に添加する第２の工程と、熱処理
により非晶質半導体膜を結晶化し、結晶質半導体膜を作
製する第３の工程とを備えた結晶質半導体膜の作製方法
に於いて、前記第２の工程は、触媒元素を含んだ溶液を
濾過してから使用することを特徴とする結晶質半導体膜
の作製方法。3. A first step of depositing an amorphous semiconductor film on a substrate, and a second step of adding a catalytic element for promoting crystallization to the amorphous semiconductor film by a spin coating method. A third step of crystallizing the amorphous semiconductor film by heat treatment to produce a crystalline semiconductor film, wherein the second step comprises the step of: A method for producing a crystalline semiconductor film, which is used after filtering. 【請求項４】請求項１乃至３に於いて、前記触媒元素
は、Ｆｅ，Ｃｏ，Ｎｉ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉ
ｒ，Ｐｔ，Ｃｕ，Ａｕから選択された一種または複数種
類の元素を含んだ溶液を使用して添加することを特徴と
する結晶質半導体膜の作製方法。4. The method according to claim 1, wherein said catalyst element is Fe, Co, Ni, Ru, Rh, Pd, Os, I
A method for manufacturing a crystalline semiconductor film, characterized by adding using a solution containing one or more kinds of elements selected from r, Pt, Cu, and Au. 【請求項５】基板を搬送する為の搬送手段と、触媒元素
を含んだ溶液をスピン塗布する為のスピン塗布手段とで
構成される触媒元素を含んだ溶液を添加する為の結晶質
半導体膜の作製装置に於いて、前記スピン塗布手段は、
基板の温度分布を均一に保持する為のスピンチャックと
触媒元素を含んだ溶液を濾過する為の濾過機構を備えて
いることを特徴とする結晶質半導体膜の作製装置。5. A crystalline semiconductor film for adding a solution containing a catalytic element, comprising a transporting means for transporting a substrate and a spin coating means for spin-coating a solution containing the catalytic element. In the manufacturing apparatus of the above, the spin coating means,
An apparatus for manufacturing a crystalline semiconductor film, comprising: a spin chuck for maintaining a uniform temperature distribution of a substrate; and a filtration mechanism for filtering a solution containing a catalyst element. 【請求項６】基板を搬送する為の搬送手段と、触媒元素
を含んだ溶液をスピン塗布する為のスピン塗布手段とで
構成される触媒元素を含んだ溶液を添加する為の結晶質
半導体膜の作製装置に於いて、前記スピン塗布手段は、
基板の温度分布を均一に保持する為のスピンチャックを
備えていることを特徴とする結晶質半導体膜の作製装
置。6. A crystalline semiconductor film for adding a solution containing a catalytic element, comprising a transporting means for transporting a substrate and a spin coating means for spin-coating a solution containing the catalytic element. In the manufacturing apparatus of the above, the spin coating means,
An apparatus for manufacturing a crystalline semiconductor film, comprising: a spin chuck for maintaining a uniform temperature distribution of a substrate. 【請求項７】基板を搬送する為の搬送手段と、触媒元素
を含んだ溶液をスピン塗布する為のスピン塗布手段とで
構成される触媒元素を含んだ溶液を添加する為の結晶質
半導体膜の作製装置に於いて、前記スピン塗布手段は、
触媒元素を含んだ溶液を濾過する為の濾過機構を備えて
いることを特徴とする結晶質半導体膜の作製装置。7. A crystalline semiconductor film for adding a solution containing a catalyst element, comprising a transport means for transporting a substrate and a spin coating means for spin-coating a solution containing the catalyst element. In the manufacturing apparatus of the above, the spin coating means,
An apparatus for manufacturing a crystalline semiconductor film, comprising: a filtration mechanism for filtering a solution containing a catalyst element. 【請求項８】基板を搬送する為の搬送手段と、基板表面
を洗浄する為の洗浄手段と、基板表面を酸化する為の酸
化手段と、触媒元素を含んだ溶液をスピン塗布する為の
スピン塗布手段とで構成される触媒元素を含んだ溶液を
添加する為の結晶質半導体膜の作製装置に於いて、前記
スピン塗布手段は、基板の温度分布を均一に保持する為
のスピンチャックと触媒元素を含んだ溶液を濾過する為
の濾過機構を備えていることを特徴とする結晶質半導体
膜の作製装置。8. A transport means for transporting a substrate, a cleaning means for cleaning a substrate surface, an oxidizing means for oxidizing a substrate surface, and a spin means for spin-coating a solution containing a catalytic element. In the apparatus for producing a crystalline semiconductor film for adding a solution containing a catalytic element, comprising: a coating means; and a spin chuck and a catalyst for maintaining a uniform temperature distribution of the substrate. An apparatus for manufacturing a crystalline semiconductor film, comprising a filtration mechanism for filtering a solution containing an element. 【請求項９】基板を搬送する為の搬送手段と、基板表面
を洗浄する為の洗浄手段と、基板表面を酸化する為の酸
化手段と、触媒元素を含んだ溶液をスピン塗布する為の
スピン塗布手段とで構成される触媒元素を含んだ溶液を
添加する為の結晶質半導体膜の作製装置に於いて、前記
スピン塗布手段は、基板の温度分布を均一に保持する為
のスピンチャックを備えていることを特徴とする結晶質
半導体膜の作製装置。9. A transfer means for transferring a substrate, a cleaning means for cleaning a substrate surface, an oxidizing means for oxidizing a substrate surface, and a spin means for spin-coating a solution containing a catalytic element. In the apparatus for producing a crystalline semiconductor film for adding a solution containing a catalytic element, comprising a coating device, the spin coating device includes a spin chuck for uniformly maintaining a temperature distribution of the substrate. An apparatus for manufacturing a crystalline semiconductor film, comprising: 【請求項１０】基板を搬送する為の搬送手段と、基板表
面を洗浄する為の洗浄手段と、基板表面を酸化する為の
酸化手段と、触媒元素を含んだ溶液をスピン塗布する為
のスピン塗布手段とで構成される触媒元素を含んだ溶液
を添加する為の結晶質半導体膜の作製装置に於いて、前
記スピン塗布手段は、触媒元素を含んだ溶液を濾過する
為の濾過機構を備えていることを特徴とする結晶質半導
体膜の作製装置。10. A transport means for transporting a substrate, a cleaning means for cleaning a substrate surface, an oxidizing means for oxidizing a substrate surface, and a spin means for spin-coating a solution containing a catalytic element. In the apparatus for producing a crystalline semiconductor film for adding a solution containing a catalyst element, comprising a coating means, the spin coating means includes a filtration mechanism for filtering the solution containing the catalyst element. An apparatus for manufacturing a crystalline semiconductor film, comprising: 【請求項１１】請求項５または６または８または９に於
いて、基板の温度分布を均一に保持する為の前記スピン
チャックは、基板の端部のみで接触する構造のスピンチ
ャックであることを特徴とする結晶質半導体膜の作製装
置。11. The spin chuck according to claim 5, wherein said spin chuck for maintaining a uniform temperature distribution of the substrate is a spin chuck having a structure of contacting only at the edge of the substrate. Characteristic apparatus for manufacturing a crystalline semiconductor film. 【請求項１２】請求項５または６または８または９に於
いて、基板の温度分布を均一に保持する為の前記スピン
チャックは、基板の端部から所定領域内側のデバイス有
効領域を吸着する構造のスピンチャックであることを特
徴とする結晶質半導体膜の作製装置。12. The spin chuck according to claim 5, wherein said spin chuck for maintaining a uniform temperature distribution of the substrate adsorbs a device effective area inside a predetermined area from an edge of the substrate. An apparatus for producing a crystalline semiconductor film, characterized in that the apparatus is a spin chuck. 【請求項１３】請求項５乃至１０に於いて、前記触媒元
素を含んだ溶液は、触媒元素として、Ｆｅ，Ｃｏ，Ｎ
ｉ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ
から選択された一種または複数種類の元素を含んだ溶液
であることを特徴とする結晶質半導体膜の作製装置。13. The method according to claim 5, wherein the solution containing the catalyst element is Fe, Co, N
i, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au
An apparatus for manufacturing a crystalline semiconductor film, which is a solution containing one or more elements selected from the group consisting of:
JP2000366368A 2000-11-30 2000-11-30 Method for manufacturing crystalline semiconductor film Expired - Fee Related JP4112798B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000366368A JP4112798B2 (en) 2000-11-30 2000-11-30 Method for manufacturing crystalline semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000366368A JP4112798B2 (en) 2000-11-30 2000-11-30 Method for manufacturing crystalline semiconductor film

Publications (2)

Publication Number Publication Date
JP2002170771A true JP2002170771A (en) 2002-06-14
JP4112798B2 JP4112798B2 (en) 2008-07-02

Family

ID=18837009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000366368A Expired - Fee Related JP4112798B2 (en) 2000-11-30 2000-11-30 Method for manufacturing crystalline semiconductor film

Country Status (1)

Country Link
JP (1) JP4112798B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003881A (en) * 2008-06-20 2010-01-07 Toppan Printing Co Ltd Substrate treatment apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003881A (en) * 2008-06-20 2010-01-07 Toppan Printing Co Ltd Substrate treatment apparatus

Also Published As

Publication number Publication date
JP4112798B2 (en) 2008-07-02

Similar Documents

Publication Publication Date Title
JP3961240B2 (en) Method for manufacturing semiconductor device
US7960296B2 (en) Crystalline semiconductor film, method of manufacturing the same, and semiconductor device
US7821008B2 (en) Semiconductor device and manufacturing method thereof
US7361577B2 (en) Method of manufacturing semiconductor device
JPH08139019A (en) Manufacture of semiconductor device
JP4115153B2 (en) Manufacturing method of semiconductor device
US6756608B2 (en) Semiconductor device and method of manufacturing the same
JP3998930B2 (en) Method and apparatus for manufacturing crystalline semiconductor film
JP2004327677A (en) Semiconductor film and its manufacturing method
JP4112798B2 (en) Method for manufacturing crystalline semiconductor film
JP4514862B2 (en) Method for manufacturing semiconductor device
JP2002237453A (en) Manufacturing method of crystalline semiconductor film
JP4940058B2 (en) Method for manufacturing semiconductor device
JP4703862B2 (en) Method for manufacturing semiconductor device
JP2003297750A (en) Semiconductor device and its forming method
JP3942902B2 (en) Method for manufacturing semiconductor device
JP4137555B2 (en) Method for manufacturing semiconductor device
JP2005229000A (en) Crystalline semiconductor film and its manufacturing method, semiconductor element, liquid crystal display, logic circuit, electronic equipment, and spraying device
JP2002203787A (en) Method of manufacturing semiconductor device
JP2002124468A (en) Method for fabricating semiconductor device and semiconductor device
JP2002203788A (en) Method of manufacturing semiconductor device
JP2004077524A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080410

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees