JP2002164387A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JP2002164387A JP2002164387A JP2000362669A JP2000362669A JP2002164387A JP 2002164387 A JP2002164387 A JP 2002164387A JP 2000362669 A JP2000362669 A JP 2000362669A JP 2000362669 A JP2000362669 A JP 2000362669A JP 2002164387 A JP2002164387 A JP 2002164387A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- amount
- outer pad
- lead frame
- contaminant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
- H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
- H01L2224/85011—Chemical cleaning, e.g. etching, flux
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 耐熱性粘着テープにシリコーン系粘着剤を使
用した場合でも、半導体装置を実装する際に、はんだ付
けの濡れ性が良好となる半導体装置の実装方法、並びに
それに用いる半導体装置を提供する。 【解決手段】 シリコーン系粘着剤に由来する汚染物質
がアウターパッドに付着し、その汚染物質の付着量が蛍
光X線分析によるケイ素原子の付着量で20mg/m2
以下である半導体装置を用いて、配線基板へのはんだ付
けを行う工程を含む半導体装置の実装方法。
用した場合でも、半導体装置を実装する際に、はんだ付
けの濡れ性が良好となる半導体装置の実装方法、並びに
それに用いる半導体装置を提供する。 【解決手段】 シリコーン系粘着剤に由来する汚染物質
がアウターパッドに付着し、その汚染物質の付着量が蛍
光X線分析によるケイ素原子の付着量で20mg/m2
以下である半導体装置を用いて、配線基板へのはんだ付
けを行う工程を含む半導体装置の実装方法。
Description
【0001】
【発明の属する技術分野】本発明は、製造時に使用した
耐熱性粘着テープのシリコーン系粘着剤に由来する汚染
物質が、アウターパッドに付着した半導体装置(LSI
等)を用いて、配線基板へのはんだ付けを行う半導体装
置の実装方法、並びにそれに用いる半導体装置に関す
る。
耐熱性粘着テープのシリコーン系粘着剤に由来する汚染
物質が、アウターパッドに付着した半導体装置(LSI
等)を用いて、配線基板へのはんだ付けを行う半導体装
置の実装方法、並びにそれに用いる半導体装置に関す
る。
【0002】
【従来の技術】近年、LSIの実装技術において、CS
P(Chip Size/ScalePackage)
技術が注目されている。この技術のうち、QFN(Qu
adFlat Non−leaded packag
e)に代表されるリード端子がパッケージ内部に取り込
まれた形態のパッケージについては、小型化と高集積の
面で特に注目されるパッケージ形態のひとつである。こ
のようなQFNの製造方法のなかでも、近年では複数の
QFN用チップをリードフレームのパッケージパターン
領域のダイパッド上に整然と配列し、金型のキャビティ
内で、封止樹脂にて一括封止したのち、切断によって個
別のQFN構造物に切り分けることにより、リードフレ
ーム面積あたりの生産性を飛躍的に向上させる製造方法
が、特に注目されている。
P(Chip Size/ScalePackage)
技術が注目されている。この技術のうち、QFN(Qu
adFlat Non−leaded packag
e)に代表されるリード端子がパッケージ内部に取り込
まれた形態のパッケージについては、小型化と高集積の
面で特に注目されるパッケージ形態のひとつである。こ
のようなQFNの製造方法のなかでも、近年では複数の
QFN用チップをリードフレームのパッケージパターン
領域のダイパッド上に整然と配列し、金型のキャビティ
内で、封止樹脂にて一括封止したのち、切断によって個
別のQFN構造物に切り分けることにより、リードフレ
ーム面積あたりの生産性を飛躍的に向上させる製造方法
が、特に注目されている。
【0003】このような、複数の半導体チップを一括封
止するQFNの製造方法においては、樹脂封止時のモー
ルド金型によってクランプされる領域はパッケージパタ
ーン領域より更に外側に広がった樹脂封止領域の外側だ
けである。従って、パッケージパターン領域、特にその
中央部においては、アウターリード面をモールド金型に
十分な圧力で押さえることができず、封止樹脂がアウタ
ーリード側に漏れ出すことを抑えることが非常に難し
く、QFNの端子等が樹脂で被覆されるという問題が生
じ易い。
止するQFNの製造方法においては、樹脂封止時のモー
ルド金型によってクランプされる領域はパッケージパタ
ーン領域より更に外側に広がった樹脂封止領域の外側だ
けである。従って、パッケージパターン領域、特にその
中央部においては、アウターリード面をモールド金型に
十分な圧力で押さえることができず、封止樹脂がアウタ
ーリード側に漏れ出すことを抑えることが非常に難し
く、QFNの端子等が樹脂で被覆されるという問題が生
じ易い。
【0004】このため、上記の如きQFNの製造方法に
対しては、リードフレームのアウターリード側に粘着テ
ープを貼り付け、この粘着テープの自着力(マスキン
グ)を利用したシール効果により、樹脂封止時のアウタ
ーリード側への樹脂漏れを防ぐ製造方法が特に効果的と
考えられる。
対しては、リードフレームのアウターリード側に粘着テ
ープを貼り付け、この粘着テープの自着力(マスキン
グ)を利用したシール効果により、樹脂封止時のアウタ
ーリード側への樹脂漏れを防ぐ製造方法が特に効果的と
考えられる。
【0005】このような製造方法において、耐熱性粘着
テープは最初の段階でリードフレームのアウターパット
面に貼り合わせられ、その後、半導体チップの搭載工程
やワイヤボンディングの工程を経て、封止樹脂による封
止工程まで貼り合わせられることが望ましい。したがっ
て、耐熱性粘着テープとしては、単に封止樹脂の漏れ出
しを防止するだけでなく、半導体チップの搭載工程に耐
える高度な耐熱性や、ワイヤボンデイング工程における
繊細な操作性に支障をきたさないなど、これらのすべて
の工程を満足する特性が要求される。
テープは最初の段階でリードフレームのアウターパット
面に貼り合わせられ、その後、半導体チップの搭載工程
やワイヤボンディングの工程を経て、封止樹脂による封
止工程まで貼り合わせられることが望ましい。したがっ
て、耐熱性粘着テープとしては、単に封止樹脂の漏れ出
しを防止するだけでなく、半導体チップの搭載工程に耐
える高度な耐熱性や、ワイヤボンデイング工程における
繊細な操作性に支障をきたさないなど、これらのすべて
の工程を満足する特性が要求される。
【0006】このような特性を有する耐熱性粘着テープ
としては、粘着剤が優れた耐熱性と適度な弾性率および
粘着力を有することが好ましいため、シリコーン系粘着
剤の使用が適切と考えられる。
としては、粘着剤が優れた耐熱性と適度な弾性率および
粘着力を有することが好ましいため、シリコーン系粘着
剤の使用が適切と考えられる。
【0007】
【発明が解決しようとする課題】しかしながら、シリコ
ーン系粘着剤を耐熱性粘着テープに使用すると、次によ
うな問題が生じることが判明した。即ち、耐熱性粘着テ
ープのシリコーン系粘着剤が、上記一連の工程後の剥離
の際に、アウターパッド部へ移行してその表面を汚染
し、その結果、半導体装置を実装基板にはんだ付けする
際に濡れ性不良が生じ、実装の歩留りが低下するという
問題が生じた。
ーン系粘着剤を耐熱性粘着テープに使用すると、次によ
うな問題が生じることが判明した。即ち、耐熱性粘着テ
ープのシリコーン系粘着剤が、上記一連の工程後の剥離
の際に、アウターパッド部へ移行してその表面を汚染
し、その結果、半導体装置を実装基板にはんだ付けする
際に濡れ性不良が生じ、実装の歩留りが低下するという
問題が生じた。
【0008】一方、上記のリードフレームとしては、単
層構造の銅リードフレーム(以下Cu−L/Fという)
と、銅リードフレーム上にNi(1.0μm),Pd
(0.1μm),Au(0.01μm)が順次めっきさ
れた積層構造のNi/Pd/フラッシュAuめっきリー
ドフレーム(以下Ni/Pd−L/Fという)とが代表
的であるが、Cu−L/Fでは耐熱性粘着テープを剥離
後、その剥離面を前処理してから電解はんだめっきし
て、実装基板にはんだ付けするのに対し、Ni/Pd−
L/Fでは耐熱性粘着テープを剥離後、そのまま実装基
板にはんだ付けするため、リードフレームの種類により
半導体装置の実装工程に違いがある。このため、リード
フレームの種類により、濡れ性不良を防止するためのア
ウターパッド部の清浄度が異なることが判明した。
層構造の銅リードフレーム(以下Cu−L/Fという)
と、銅リードフレーム上にNi(1.0μm),Pd
(0.1μm),Au(0.01μm)が順次めっきさ
れた積層構造のNi/Pd/フラッシュAuめっきリー
ドフレーム(以下Ni/Pd−L/Fという)とが代表
的であるが、Cu−L/Fでは耐熱性粘着テープを剥離
後、その剥離面を前処理してから電解はんだめっきし
て、実装基板にはんだ付けするのに対し、Ni/Pd−
L/Fでは耐熱性粘着テープを剥離後、そのまま実装基
板にはんだ付けするため、リードフレームの種類により
半導体装置の実装工程に違いがある。このため、リード
フレームの種類により、濡れ性不良を防止するためのア
ウターパッド部の清浄度が異なることが判明した。
【0009】そこで、本発明の目的は、耐熱性粘着テー
プにシリコーン系粘着剤を使用した場合でも、半導体装
置を実装する際に、はんだ付けの濡れ性が良好となる半
導体装置の実装方法、並びにそれに用いる半導体装置を
提供することにある。
プにシリコーン系粘着剤を使用した場合でも、半導体装
置を実装する際に、はんだ付けの濡れ性が良好となる半
導体装置の実装方法、並びにそれに用いる半導体装置を
提供することにある。
【0010】
【課題を解決するための手段】本発明者らは、上記目的
を達成すべく、はんだ付けの濡れ性低下の原因やその対
策について鋭意研究したところ、実装プロセスに応じ
て、アウターパッドに付着する汚染物質の量を一定値以
下とすることにより、上記目的を達成できることを見出
し、本発明を完成するに至った。
を達成すべく、はんだ付けの濡れ性低下の原因やその対
策について鋭意研究したところ、実装プロセスに応じ
て、アウターパッドに付着する汚染物質の量を一定値以
下とすることにより、上記目的を達成できることを見出
し、本発明を完成するに至った。
【0011】即ち、本発明の半導体装置の実装方法は、
シリコーン系粘着剤に由来する汚染物質がアウターパッ
ドに付着し、その汚染物質の付着量が蛍光X線分析によ
るケイ素原子の付着量で20mg/m2 以下である半導
体装置を用いて、配線基板へのはんだ付けを行う工程を
含むことを特徴とする。ここで、蛍光X線分析によるケ
イ素原子の付着量は、実施例の測定方法により測定され
る値である。
シリコーン系粘着剤に由来する汚染物質がアウターパッ
ドに付着し、その汚染物質の付着量が蛍光X線分析によ
るケイ素原子の付着量で20mg/m2 以下である半導
体装置を用いて、配線基板へのはんだ付けを行う工程を
含むことを特徴とする。ここで、蛍光X線分析によるケ
イ素原子の付着量は、実施例の測定方法により測定され
る値である。
【0012】また、本発明の半導体装置の別の実装方法
は、シリコーン系粘着剤に由来する銅製のアウターパッ
ドに付着し、その汚染物質の付着量が蛍光X線分析によ
るケイ素原子の付着量で100mg/m2 以下である半
導体装置を用いて、そのアウターパッドを酸洗浄する工
程と、酸洗浄したアウターパッドをはんだメッキする工
程と、はんだメッキした半導体装置を配線基板へはんだ
付けする工程とを含むことを特徴とする。
は、シリコーン系粘着剤に由来する銅製のアウターパッ
ドに付着し、その汚染物質の付着量が蛍光X線分析によ
るケイ素原子の付着量で100mg/m2 以下である半
導体装置を用いて、そのアウターパッドを酸洗浄する工
程と、酸洗浄したアウターパッドをはんだメッキする工
程と、はんだメッキした半導体装置を配線基板へはんだ
付けする工程とを含むことを特徴とする。
【0013】上記において、前記半導体装置が、プラズ
マエッチング処理又はアルカリ電解処理により前記汚染
物質が洗浄されたものであることが好ましい。
マエッチング処理又はアルカリ電解処理により前記汚染
物質が洗浄されたものであることが好ましい。
【0014】また、前記半導体装置が、耐熱性粘着テー
プを貼り合わせた金属製のリードフレームのダイパッド
上に半導体チップをボンディングする搭載工程と、前記
リードフレームの端子部先端と前記半導体チップ上の電
極パッドとをボンディングワイヤで電気的に接続する結
線工程と、封止樹脂により半導体チップ側を片面封止す
る封止工程とを含み、前記リードフレームの温度を常に
200℃以下に制御する製造方法によって製造されたも
のであることが好ましい。
プを貼り合わせた金属製のリードフレームのダイパッド
上に半導体チップをボンディングする搭載工程と、前記
リードフレームの端子部先端と前記半導体チップ上の電
極パッドとをボンディングワイヤで電気的に接続する結
線工程と、封止樹脂により半導体チップ側を片面封止す
る封止工程とを含み、前記リードフレームの温度を常に
200℃以下に制御する製造方法によって製造されたも
のであることが好ましい。
【0015】一方、本発明の半導体装置は、シリコーン
系粘着剤に由来する汚染物質がアウターパッドに付着
し、その汚染物質の付着量が蛍光X線分析によるケイ素
原子の付着量で20mg/m2 以下であることを特徴と
する。
系粘着剤に由来する汚染物質がアウターパッドに付着
し、その汚染物質の付着量が蛍光X線分析によるケイ素
原子の付着量で20mg/m2 以下であることを特徴と
する。
【0016】また、本発明の別の半導体装置は、シリコ
ーン系粘着剤に由来する汚染物質が銅製のアウターパッ
ドに付着し、その汚染物質の付着量が蛍光X線分析によ
るケイ素原子の付着量で100mg/m2 以下であるこ
とを特徴とする。
ーン系粘着剤に由来する汚染物質が銅製のアウターパッ
ドに付着し、その汚染物質の付着量が蛍光X線分析によ
るケイ素原子の付着量で100mg/m2 以下であるこ
とを特徴とする。
【0017】[作用効果]本発明の半導体装置の実装方
法によると、シリコーン系粘着剤に由来するアウターパ
ッドに付着した汚染物質の付着量が蛍光X線分析による
ケイ素原子の付着量で20mg/m2 以下である半導体
装置を用いて配線基板へのはんだ付けを行うため、実施
例の結果が示すように、はんだ付けの濡れ性が良好とな
り、実装の歩留りを高めることができる。
法によると、シリコーン系粘着剤に由来するアウターパ
ッドに付着した汚染物質の付着量が蛍光X線分析による
ケイ素原子の付着量で20mg/m2 以下である半導体
装置を用いて配線基板へのはんだ付けを行うため、実施
例の結果が示すように、はんだ付けの濡れ性が良好とな
り、実装の歩留りを高めることができる。
【0018】また、アウターパッドを酸洗浄する工程を
含む場合では、汚染物質の付着量が蛍光X線分析による
ケイ素原子の付着量で100mg/m2 以下である半導
体装置を用いるため、実施例の結果が示すように、はん
だ付けの濡れ性が良好となり、実装の歩留りを高めるこ
とができる。
含む場合では、汚染物質の付着量が蛍光X線分析による
ケイ素原子の付着量で100mg/m2 以下である半導
体装置を用いるため、実施例の結果が示すように、はん
だ付けの濡れ性が良好となり、実装の歩留りを高めるこ
とができる。
【0019】前記半導体装置が、プラズマエッチング処
理又はアルカリ電解処理により前記汚染物質が洗浄され
たものである場合、比較的短時間で目的とする汚染物質
の付着量まで、アウターパッド表面を清浄化することが
でき、工業生産にも容易に適用できるようになる。
理又はアルカリ電解処理により前記汚染物質が洗浄され
たものである場合、比較的短時間で目的とする汚染物質
の付着量まで、アウターパッド表面を清浄化することが
でき、工業生産にも容易に適用できるようになる。
【0020】また、前記半導体装置が、上記のような搭
載工程と結線工程と封止工程とを含み、前記リードフレ
ームの温度を常に200℃以下に制御する製造方法によ
って製造されたものである場合、リードフレームの温度
が200℃を超えないため、実施例の結果が示すよう
に、汚染物質の付着量を低減することで、はんだ付けの
濡れ性が良好となり、実装の歩留りを高めることができ
る。
載工程と結線工程と封止工程とを含み、前記リードフレ
ームの温度を常に200℃以下に制御する製造方法によ
って製造されたものである場合、リードフレームの温度
が200℃を超えないため、実施例の結果が示すよう
に、汚染物質の付着量を低減することで、はんだ付けの
濡れ性が良好となり、実装の歩留りを高めることができ
る。
【0021】一方、本発明の半導体装置によると、シリ
コーン系粘着剤に由来する汚染物質の付着量が蛍光X線
分析によるケイ素原子の付着量で20mg/m2 以下で
あるため、そのままはんだ付けを行う場合でも、上述の
ようにはんだ付けの濡れ性が良好となり、実装の歩留り
を高めることができる。
コーン系粘着剤に由来する汚染物質の付着量が蛍光X線
分析によるケイ素原子の付着量で20mg/m2 以下で
あるため、そのままはんだ付けを行う場合でも、上述の
ようにはんだ付けの濡れ性が良好となり、実装の歩留り
を高めることができる。
【0022】また、別の半導体装置によると、シリコー
ン系粘着剤に由来する汚染物質の付着量が蛍光X線分析
によるケイ素原子の付着量で100mg/m2 以下であ
り、銅製のアウターパッドでは酸化物除去のため酸洗浄
を行うのが通常のため、後のはんだメッキやハンダ付け
の際に、上述のようにはんだ付けの濡れ性が良好とな
り、実装の歩留りを高めることができる。
ン系粘着剤に由来する汚染物質の付着量が蛍光X線分析
によるケイ素原子の付着量で100mg/m2 以下であ
り、銅製のアウターパッドでは酸化物除去のため酸洗浄
を行うのが通常のため、後のはんだメッキやハンダ付け
の際に、上述のようにはんだ付けの濡れ性が良好とな
り、実装の歩留りを高めることができる。
【0023】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。まず、本発明に用い
られる半導体装置の製造方法について説明する。図1
は、当該半導体装置の製造方法の一例を示す工程図であ
る。
て、図面を参照しながら説明する。まず、本発明に用い
られる半導体装置の製造方法について説明する。図1
は、当該半導体装置の製造方法の一例を示す工程図であ
る。
【0024】本発明に用いられる半導体装置の製造方法
は、図1(a)〜(e)に示すように、半導体チップ1
5の搭載工程と、ボンディングワイヤ16による結線工
程と、封止樹脂17による封止工程と、封止された構造
物21を切断する切断工程とを少なくとも含むものであ
る。
は、図1(a)〜(e)に示すように、半導体チップ1
5の搭載工程と、ボンディングワイヤ16による結線工
程と、封止樹脂17による封止工程と、封止された構造
物21を切断する切断工程とを少なくとも含むものであ
る。
【0025】搭載工程は、図1(a)〜(b)に示すよ
うに、アウターパッド側(図の下側)に耐熱性粘着テー
プ20を貼り合わせた金属製のリードフレーム10のダ
イパッド11c上に半導体チップ15をボンディングす
る工程である。
うに、アウターパッド側(図の下側)に耐熱性粘着テー
プ20を貼り合わせた金属製のリードフレーム10のダ
イパッド11c上に半導体チップ15をボンディングす
る工程である。
【0026】リードフレーム10とは、例えば銅などの
金属を素材としてQFNの端子パターンが刻まれたもの
であり、その電気接点部分には、銀,ニッケル,パラジ
ウム,金などのなどの素材で被覆(めっき)されている
場合もある。リードフレーム10の厚みは、100〜3
00μmが一般的である。
金属を素材としてQFNの端子パターンが刻まれたもの
であり、その電気接点部分には、銀,ニッケル,パラジ
ウム,金などのなどの素材で被覆(めっき)されている
場合もある。リードフレーム10の厚みは、100〜3
00μmが一般的である。
【0027】リードフレーム10は、後の切断工程にて
切り分けやすいよう、個々のQFNの配置パターンが整
然と並べられているものが好ましい。例えば図2に示す
ように、リードフレーム10上に縦横のマトリックス状
に配列された形状などは、マトリックスQFNあるいは
MAP−QFNなどと呼ばれ、もっとも好ましいリード
フレーム形状のひとつである。
切り分けやすいよう、個々のQFNの配置パターンが整
然と並べられているものが好ましい。例えば図2に示す
ように、リードフレーム10上に縦横のマトリックス状
に配列された形状などは、マトリックスQFNあるいは
MAP−QFNなどと呼ばれ、もっとも好ましいリード
フレーム形状のひとつである。
【0028】図2(a)〜(b)に示すように、リード
フレーム10のパッケージパターン領域11には、隣接
した複数の開口11aに端子部11bを複数配列した、
QFNの基板デザインが整然と配列されている。一般的
なQFNの場合、各々の基板デザイン(図2(a)の格
子で区分された領域)は、開口11aの周囲に配列れさ
た、アウターリード面を下側に有する端子部11bと、
開口11aの中央に配置されるダイパッド11cと、ダ
イパッド11cを開口11aの4角に支持させるダイバ
ー11dとで構成される。
フレーム10のパッケージパターン領域11には、隣接
した複数の開口11aに端子部11bを複数配列した、
QFNの基板デザインが整然と配列されている。一般的
なQFNの場合、各々の基板デザイン(図2(a)の格
子で区分された領域)は、開口11aの周囲に配列れさ
た、アウターリード面を下側に有する端子部11bと、
開口11aの中央に配置されるダイパッド11cと、ダ
イパッド11cを開口11aの4角に支持させるダイバ
ー11dとで構成される。
【0029】耐熱性粘着テープ20は、少なくともパッ
ケージパターン領域11より外側に貼着され、樹脂封止
される樹脂封止領域の外側の全周を含む領域に貼着する
のが好ましい。リードフレーム10は、通常、樹脂封止
時の位置決めを行うための、ガイドピン用孔13を端辺
近傍に有しており、それを塞がない領域に貼着するのが
好ましい。また、樹脂封止領域はリードフレーム10の
長手方向に複数配置されるため、それらの複数領域を渡
るように連続して粘着テープ20を貼着するのが好まし
い。
ケージパターン領域11より外側に貼着され、樹脂封止
される樹脂封止領域の外側の全周を含む領域に貼着する
のが好ましい。リードフレーム10は、通常、樹脂封止
時の位置決めを行うための、ガイドピン用孔13を端辺
近傍に有しており、それを塞がない領域に貼着するのが
好ましい。また、樹脂封止領域はリードフレーム10の
長手方向に複数配置されるため、それらの複数領域を渡
るように連続して粘着テープ20を貼着するのが好まし
い。
【0030】上記のようなリードフレーム10上に、半
導体チップ15、すなわち半導体集積回路部分であるシ
リコンウエハ・チップが搭載される。リードフレーム1
0上にはこの半導体チップ15を固定するためダイパッ
ド11cと呼ばれる固定エリアが設けられており、この
ダイパッド11cヘのボンディング(固定)の方法は導
電性ペースト19を使用したり、接着テープ、接着剤な
ど各種の方法が用いられる。導電性ペーストや熱硬化性
の接着剤等を用いてダイボンドする場合、一般的に15
0〜200℃程度の温度で30分〜90分程度加熱キュ
アする。
導体チップ15、すなわち半導体集積回路部分であるシ
リコンウエハ・チップが搭載される。リードフレーム1
0上にはこの半導体チップ15を固定するためダイパッ
ド11cと呼ばれる固定エリアが設けられており、この
ダイパッド11cヘのボンディング(固定)の方法は導
電性ペースト19を使用したり、接着テープ、接着剤な
ど各種の方法が用いられる。導電性ペーストや熱硬化性
の接着剤等を用いてダイボンドする場合、一般的に15
0〜200℃程度の温度で30分〜90分程度加熱キュ
アする。
【0031】結線工程は、図1(c)に示すように、リ
ードフレーム10の端子部11b(インナーリード)の
先端と半導体チップ15上の電極パッド15aとをボン
ディングワイヤ16で電気的に接続する工程である。ボ
ンディングワイヤ16としては、例えば金線あるいはア
ルミ線などが用いられる。一般的には160〜230℃
に加熱された状態で、超音波による振動エネルギーと印
加加圧による圧着エネルギーの併用により結線される。
その際、リードフレーム10に貼着した耐熱性粘着テー
プ20面を真空吸引することで、ヒートブロックに確実
に固定することができる。
ードフレーム10の端子部11b(インナーリード)の
先端と半導体チップ15上の電極パッド15aとをボン
ディングワイヤ16で電気的に接続する工程である。ボ
ンディングワイヤ16としては、例えば金線あるいはア
ルミ線などが用いられる。一般的には160〜230℃
に加熱された状態で、超音波による振動エネルギーと印
加加圧による圧着エネルギーの併用により結線される。
その際、リードフレーム10に貼着した耐熱性粘着テー
プ20面を真空吸引することで、ヒートブロックに確実
に固定することができる。
【0032】封止工程は、図1(d)に示すように、封
止樹脂17により半導体チップ側を片面封止する工程で
ある。封止工程は、リードフレーム10に搭載された半
導体チップ15やボンディングワイヤ16を保護するた
めに行われ、とくにエポキシ系の樹脂をはじめとした封
止樹脂17を用いて金型中で成型されるのが代表的であ
る。その際、図3に示すように、複数のキャビティを有
する上金型18aと下金型18bからなる金型18を用
いて、複数の封止樹脂17にて同時に封止工程が行われ
るのが一般的である。具体的には、例えば樹脂封止時の
加熱温度は170〜180℃であり、この温度で数分間
キュアされた後、更に、ポストモールドキュアが数時間
行われる。なお、耐熱性粘着テープ20はポストモール
ドキュアの前に剥離するのが好ましい。
止樹脂17により半導体チップ側を片面封止する工程で
ある。封止工程は、リードフレーム10に搭載された半
導体チップ15やボンディングワイヤ16を保護するた
めに行われ、とくにエポキシ系の樹脂をはじめとした封
止樹脂17を用いて金型中で成型されるのが代表的であ
る。その際、図3に示すように、複数のキャビティを有
する上金型18aと下金型18bからなる金型18を用
いて、複数の封止樹脂17にて同時に封止工程が行われ
るのが一般的である。具体的には、例えば樹脂封止時の
加熱温度は170〜180℃であり、この温度で数分間
キュアされた後、更に、ポストモールドキュアが数時間
行われる。なお、耐熱性粘着テープ20はポストモール
ドキュアの前に剥離するのが好ましい。
【0033】切断工程は、図1(e)に示すように、封
止された構造物21を個別の半導体装置21aに切断す
る工程である。一般的にはダイサーなどの回転切断刃を
用いて封止樹脂17の切断部17aをカットする切断工
程が挙げられる。なお、1つの半導体チップ15に対し
て、1つのキャビティを複数有する上金型18aを使用
する場合、切断工程は不要となる。
止された構造物21を個別の半導体装置21aに切断す
る工程である。一般的にはダイサーなどの回転切断刃を
用いて封止樹脂17の切断部17aをカットする切断工
程が挙げられる。なお、1つの半導体チップ15に対し
て、1つのキャビティを複数有する上金型18aを使用
する場合、切断工程は不要となる。
【0034】上述のような製造工程に用いられる耐熱性
粘着テープ20は基材層と粘着剤層とから通常構成され
るが、前述の製造工程における加熱条件に対して、これ
らの耐熱性を満足する耐熱性粘着テープであることが好
ましい。
粘着テープ20は基材層と粘着剤層とから通常構成され
るが、前述の製造工程における加熱条件に対して、これ
らの耐熱性を満足する耐熱性粘着テープであることが好
ましい。
【0035】上記の基材層としては、アルミなどの金属
箔や各種の耐熱性樹脂シート等が挙げられるが、ポリイ
ミドが加工性やハンドリング性も高く、もっとも好まし
い素材のひとつである。耐熱性粘着テープ20の基材層
の厚みは、折れや裂けを防止し、好適なハンドリング性
に鑑みて5〜250μmが好ましい。
箔や各種の耐熱性樹脂シート等が挙げられるが、ポリイ
ミドが加工性やハンドリング性も高く、もっとも好まし
い素材のひとつである。耐熱性粘着テープ20の基材層
の厚みは、折れや裂けを防止し、好適なハンドリング性
に鑑みて5〜250μmが好ましい。
【0036】また、粘着テープ20を構成する粘着剤層
としては、優れた耐熱性と適度な弾性率および粘着力を
有するシリコーン系粘着剤を用いるのが好ましい。ま
た、粘着剤層が更に酸化防止剤を含有してよもい。当該
酸化防止剤としては、例えばヒンダートフェノール系酸
化防止剤、燐系酸化防止剤、ラクトン系酸化防止剤等が
挙げられ、これらは単体または組み合わせて使用でき
る。
としては、優れた耐熱性と適度な弾性率および粘着力を
有するシリコーン系粘着剤を用いるのが好ましい。ま
た、粘着剤層が更に酸化防止剤を含有してよもい。当該
酸化防止剤としては、例えばヒンダートフェノール系酸
化防止剤、燐系酸化防止剤、ラクトン系酸化防止剤等が
挙げられ、これらは単体または組み合わせて使用でき
る。
【0037】シリコーン系粘着剤としては、ジメチルシ
ロキサン、あるいはそのメチル基の一部をフェニル基で
置換したものなどを主体とする公知のシリコーン系粘着
剤を用いることができる。粘着層は架橋構造とすること
が一般的でありその場合、過酸化物等による適宜な架橋
方式を採ることができるが、シリコーン系粘着剤中に予
めSi −CH=CH2 基やSi −H基を導入しておいて
白金系触媒で付加反応させる架橋方式が好ましい。ま
た、接着性を調整するために、カーボニッケル等のフィ
ラー類等を添加してもよい。
ロキサン、あるいはそのメチル基の一部をフェニル基で
置換したものなどを主体とする公知のシリコーン系粘着
剤を用いることができる。粘着層は架橋構造とすること
が一般的でありその場合、過酸化物等による適宜な架橋
方式を採ることができるが、シリコーン系粘着剤中に予
めSi −CH=CH2 基やSi −H基を導入しておいて
白金系触媒で付加反応させる架橋方式が好ましい。ま
た、接着性を調整するために、カーボニッケル等のフィ
ラー類等を添加してもよい。
【0038】以上のような半導体装置の製造方法におい
ては、その加熱履歴にもよるが、耐熱性粘着テープのシ
リコーン系粘着剤が、上記一連の工程後の剥離の際に、
アウターパッド部へ移行してその表面を汚染し、その結
果、半導体装置を実装基板にはんだ付けする際に濡れ性
不良が生じ易い。本発明では、これを解消すべく、アウ
ターパッド部の粘着剤移行汚染によるはんだ付け濡れ性
不良を防ぐための判定基準を明確にし、その判定基準を
クリアーする方法として、付着した汚染物の除去方法お
よび改善された半導体製造方法(工程条件)を例示す
る。
ては、その加熱履歴にもよるが、耐熱性粘着テープのシ
リコーン系粘着剤が、上記一連の工程後の剥離の際に、
アウターパッド部へ移行してその表面を汚染し、その結
果、半導体装置を実装基板にはんだ付けする際に濡れ性
不良が生じ易い。本発明では、これを解消すべく、アウ
ターパッド部の粘着剤移行汚染によるはんだ付け濡れ性
不良を防ぐための判定基準を明確にし、その判定基準を
クリアーする方法として、付着した汚染物の除去方法お
よび改善された半導体製造方法(工程条件)を例示す
る。
【0039】はんだ濡れ性不良の判定基準としては、蛍
光X線分析法(XRF)を用いたSi付着量を採用す
る。即ち、モールド樹脂により半導体チップ側を片面封
止後、耐熱性粘着テープをリードフレームから剥離後、
リードフレームの表面上に残った(付着した)シリコー
ン系粘着剤は、Si原子の付着量(mg/m2 )として
蛍光X線分析装置(XRF;X−ray Fluore
scence Spectrometer)を用いて測
定できる。
光X線分析法(XRF)を用いたSi付着量を採用す
る。即ち、モールド樹脂により半導体チップ側を片面封
止後、耐熱性粘着テープをリードフレームから剥離後、
リードフレームの表面上に残った(付着した)シリコー
ン系粘着剤は、Si原子の付着量(mg/m2 )として
蛍光X線分析装置(XRF;X−ray Fluore
scence Spectrometer)を用いて測
定できる。
【0040】銅リードフレーム(Cu−L/F)に対し
ては、リードフレームアウターパッド上のSi付着量が
100mg/m2 以下の場合に良好なはんだ濡れ性を得
ることができる。100mg/m2 を超える場合は、酸
洗いによる電解はんだめっき前処理にてCu−L/F上
に付着したシリコーン粘着剤(Si)を除去できず、シ
リコーン粘着剤とCu酸化皮膜がともにリードフレーム
アウターパッド上に残存するため、はんだ濡れ性を阻害
する。
ては、リードフレームアウターパッド上のSi付着量が
100mg/m2 以下の場合に良好なはんだ濡れ性を得
ることができる。100mg/m2 を超える場合は、酸
洗いによる電解はんだめっき前処理にてCu−L/F上
に付着したシリコーン粘着剤(Si)を除去できず、シ
リコーン粘着剤とCu酸化皮膜がともにリードフレーム
アウターパッド上に残存するため、はんだ濡れ性を阻害
する。
【0041】一方、銅リードフレーム上にNi,Pd,
Auが順次めっきされた積層構造のNi/Pd/フラッ
シュAuめっきリードフレーム(Ni/Pd−L/F)
に対しては、リードフレームアウターパッド上のSi検
出量が20mg/m2 以下の場合に良好なはんだ濡れ性
を得ることができる。20mg/m2 を超える場合は、
リードフレームアウターパッド上に付着したシリコーン
粘着剤が、はんだ濡れ性を阻害する。
Auが順次めっきされた積層構造のNi/Pd/フラッ
シュAuめっきリードフレーム(Ni/Pd−L/F)
に対しては、リードフレームアウターパッド上のSi検
出量が20mg/m2 以下の場合に良好なはんだ濡れ性
を得ることができる。20mg/m2 を超える場合は、
リードフレームアウターパッド上に付着したシリコーン
粘着剤が、はんだ濡れ性を阻害する。
【0042】Cu−L/Fでは耐熱性粘着テープを剥離
後、その剥離面を前処理〜電解はんだめっきして、実装
基板に付けするのに対し、Ni/Pd−L/F では耐
熱性粘着テープを剥離後、そのまま実装基板にはんだ付
けされるため、判定基準となるSi付着量にも違いが生
じる。
後、その剥離面を前処理〜電解はんだめっきして、実装
基板に付けするのに対し、Ni/Pd−L/F では耐
熱性粘着テープを剥離後、そのまま実装基板にはんだ付
けされるため、判定基準となるSi付着量にも違いが生
じる。
【0043】従って、本発明の半導体装置の実装方法
は、シリコーン系粘着剤に由来する汚染物質がアウター
パッドに付着し、その汚染物質の付着量が蛍光X線分析
によるケイ素原子の付着量で20mg/m2 以下である
半導体装置を用いて、配線基板へのはんだ付けを行う工
程を含むものである。また、シリコーン系粘着剤に由来
する汚染物質が銅製のアウターパッドに付着し、その汚
染物質の付着量が蛍光X線分析によるケイ素原子の付着
量で100mg/m2 以下である半導体装置を用いて、
そのアウターパッドを酸洗浄する工程と、酸洗浄したア
ウターパッドをはんだメッキする工程と、はんだメッキ
した半導体装置を配線基板へはんだ付けする工程とを含
むものである。更に、本発明の半導体装置は、上記の如
きケイ素原子の付着量を有する半導体装置である。
は、シリコーン系粘着剤に由来する汚染物質がアウター
パッドに付着し、その汚染物質の付着量が蛍光X線分析
によるケイ素原子の付着量で20mg/m2 以下である
半導体装置を用いて、配線基板へのはんだ付けを行う工
程を含むものである。また、シリコーン系粘着剤に由来
する汚染物質が銅製のアウターパッドに付着し、その汚
染物質の付着量が蛍光X線分析によるケイ素原子の付着
量で100mg/m2 以下である半導体装置を用いて、
そのアウターパッドを酸洗浄する工程と、酸洗浄したア
ウターパッドをはんだメッキする工程と、はんだメッキ
した半導体装置を配線基板へはんだ付けする工程とを含
むものである。更に、本発明の半導体装置は、上記の如
きケイ素原子の付着量を有する半導体装置である。
【0044】上記のような半導体装置を得るには、その
製造後にアウターパッドに付着した汚染物質を上記の判
定基準以下まで洗浄するか、或いは製造工程において付
着する汚染物質を上記の判定基準以下とする必要があ
る。
製造後にアウターパッドに付着した汚染物質を上記の判
定基準以下まで洗浄するか、或いは製造工程において付
着する汚染物質を上記の判定基準以下とする必要があ
る。
【0045】製造後にアウターパッドに付着した汚染物
質を洗浄する方法としては、乾式処理方法でも湿式処理
方法でもよく、例えばプラズマエッチング処理、スパッ
タエッチング処理、アルカリ洗浄、溶剤による洗浄、酸
による洗浄、又はアルカリ電解処理等が挙げられる。な
かでも、プラズマエッチング処理、又はアルカリ電解処
理が好ましい。
質を洗浄する方法としては、乾式処理方法でも湿式処理
方法でもよく、例えばプラズマエッチング処理、スパッ
タエッチング処理、アルカリ洗浄、溶剤による洗浄、酸
による洗浄、又はアルカリ電解処理等が挙げられる。な
かでも、プラズマエッチング処理、又はアルカリ電解処
理が好ましい。
【0046】乾式処理方法としては、酸素やアルゴンガ
ス又は水素ガスあるいはその混合ガスを用いたプラズマ
エッチング処理が有効である。一般的にArプラズマは
電子衝突による熱エネルギーとイオン衝突による物理エ
ネルギーにより対象物表面の有機物を除去できる。本法
は対象材質の限定が少ないため、乾式クリーニング法と
して広く用いられている。また、一般的にO2 プラズマ
は酸化ラジカルによる酸化反応エネルギーにより対象物
表面の有機物を除去できる。本法は特に酸化されない材
質で、はんだを含む場合などに適用される。
ス又は水素ガスあるいはその混合ガスを用いたプラズマ
エッチング処理が有効である。一般的にArプラズマは
電子衝突による熱エネルギーとイオン衝突による物理エ
ネルギーにより対象物表面の有機物を除去できる。本法
は対象材質の限定が少ないため、乾式クリーニング法と
して広く用いられている。また、一般的にO2 プラズマ
は酸化ラジカルによる酸化反応エネルギーにより対象物
表面の有機物を除去できる。本法は特に酸化されない材
質で、はんだを含む場合などに適用される。
【0047】湿式処理としては、リードフレームアウタ
ーパッド上に移行したシリコーン系粘着剤は、アルカリ
溶液に溶けやすいので、アルカリ溶液への浸漬で除去可
能であるが、浸漬時間を1時間程度必要とし、工業生産
には適用できにくい。それに対して、アルカリ電解処理
は、電解時に発生する水素ガスを利用して、リードフレ
ームアウターパッド表面の粘着剤層を除去するので、1
〜5分程度の短時間で除去可能なので、工業生産に容易
に適用することができる。アルカリ電解処理では、アウ
ターパッドを一方の電極とするため、ダイシング前のリ
ードフレームが接続された状態でアルカリ電解処理を行
うのが好ましい。
ーパッド上に移行したシリコーン系粘着剤は、アルカリ
溶液に溶けやすいので、アルカリ溶液への浸漬で除去可
能であるが、浸漬時間を1時間程度必要とし、工業生産
には適用できにくい。それに対して、アルカリ電解処理
は、電解時に発生する水素ガスを利用して、リードフレ
ームアウターパッド表面の粘着剤層を除去するので、1
〜5分程度の短時間で除去可能なので、工業生産に容易
に適用することができる。アルカリ電解処理では、アウ
ターパッドを一方の電極とするため、ダイシング前のリ
ードフレームが接続された状態でアルカリ電解処理を行
うのが好ましい。
【0048】製造工程において付着する汚染物質を上記
の判定基準以下とするための製造方法としては、Cu−
L/F、Ni/Pd−L/Fともに製造履歴における量
大加熱温度を200℃以下とすることによって、実現す
ることができる。200℃を越えた最大加熱温度履歴を
受けると、リードフレームアウターパッド上のSi付着
量を、CuL/Fでは100mg/m2 以下、Ni/P
d L/Fでは20mg/m2 以下とすることができ
ず、はんだ濡れ性不良をきたす。
の判定基準以下とするための製造方法としては、Cu−
L/F、Ni/Pd−L/Fともに製造履歴における量
大加熱温度を200℃以下とすることによって、実現す
ることができる。200℃を越えた最大加熱温度履歴を
受けると、リードフレームアウターパッド上のSi付着
量を、CuL/Fでは100mg/m2 以下、Ni/P
d L/Fでは20mg/m2 以下とすることができ
ず、はんだ濡れ性不良をきたす。
【0049】本発明において、銅製のリードフレーム
(アウターパッド)を使用する場合のアウターパッドを
酸洗浄する工程としては、はんだメッキ前に行われる一
般的な酸洗浄を想定している。例えば、下記の表1の順
序1〜4のような工程や、表2の順序1〜4のような工
程等が例示される。
(アウターパッド)を使用する場合のアウターパッドを
酸洗浄する工程としては、はんだメッキ前に行われる一
般的な酸洗浄を想定している。例えば、下記の表1の順
序1〜4のような工程や、表2の順序1〜4のような工
程等が例示される。
【0050】また、酸洗浄したアウターパッドをはんだ
メッキする工程としては、一般的な電解はんだメッキを
想定している。例えば、下記の表1の順序5〜6のよう
な工程や、表2の順序5〜6のような工程等が例示され
る。
メッキする工程としては、一般的な電解はんだメッキを
想定している。例えば、下記の表1の順序5〜6のよう
な工程や、表2の順序5〜6のような工程等が例示され
る。
【0051】
【表1】 表中の試薬類は全て日本マクダーミッド(株)製のもの
である。
である。
【0052】
【表2】 表中の試薬類は全て奥野製薬(株)製のものである。
【0053】本発明において、直接、又ははんだメッキ
した後に、半導体装置を配線基板へはんだ付けする工程
としては、リフローソルダリング等による各種の表面実
装方法が何れも採用できる。例えば、配線基板へソルダ
ーペーストを印刷後、接着剤等を介して半導体装置を配
線基板へ装着し、加熱によるリフローソルダリングにて
はんだ付けを行う工程が一般的である。
した後に、半導体装置を配線基板へはんだ付けする工程
としては、リフローソルダリング等による各種の表面実
装方法が何れも採用できる。例えば、配線基板へソルダ
ーペーストを印刷後、接着剤等を介して半導体装置を配
線基板へ装着し、加熱によるリフローソルダリングにて
はんだ付けを行う工程が一般的である。
【0054】使用されるはんだとしては、Sn−Pb
系、Sn−Ag系、Sn−Cu系、Sn−Bi系、Sn
−Zn系の2元素あるいは上記元素の3元素が挙げられ
る。
系、Sn−Ag系、Sn−Cu系、Sn−Bi系、Sn
−Zn系の2元素あるいは上記元素の3元素が挙げられ
る。
【0055】
【実施例】以下、本発明の構成と効果を具体的に示す実
施例等について説明する。なお、実施例等におけるケイ
素原子の付着量や評価データ等は、次のようにして測定
したものである。
施例等について説明する。なお、実施例等におけるケイ
素原子の付着量や評価データ等は、次のようにして測定
したものである。
【0056】(1)ケイ素原子の付着量 蛍光X線強度は目的元素の含有率に比例するが、発生し
たX線は共存元素の吸収または励起(マトリックス)に
より影響をうける。目的元素の含有率を精度良く分析す
るためには、マトリックスの影響を補正する必要があ
る。
たX線は共存元素の吸収または励起(マトリックス)に
より影響をうける。目的元素の含有率を精度良く分析す
るためには、マトリックスの影響を補正する必要があ
る。
【0057】ファンダメンタルパラメーター法は、マト
リックスの影響を理論的に補正して目的元素の蛍光X線
強度を自動算出する方法である。ファンダメンタルパラ
メーター法では質量吸収係数・蛍光収率・X線源のスペ
クトル分布などの物理定数(ファンダメンタルパラメー
ター)を用いて、蛍光X線強度の理論式から理論X線強
度を求め、測定X線強度との対比を行って含有率が算出
される。そのため検量線法と異なり、標準試料は分析試
料マトリックスが同じである必要はなく、各成分含有率
の正しくわかった標準試料(一種類で良い)を用いて理
論強度と測定強度から装置定数(装置感度)を求め、目
的元素の含有率およびX線強度を算出できる。標準試料
にはSiO2 (理学製Standard Sample
No,3590)を用いた。
リックスの影響を理論的に補正して目的元素の蛍光X線
強度を自動算出する方法である。ファンダメンタルパラ
メーター法では質量吸収係数・蛍光収率・X線源のスペ
クトル分布などの物理定数(ファンダメンタルパラメー
ター)を用いて、蛍光X線強度の理論式から理論X線強
度を求め、測定X線強度との対比を行って含有率が算出
される。そのため検量線法と異なり、標準試料は分析試
料マトリックスが同じである必要はなく、各成分含有率
の正しくわかった標準試料(一種類で良い)を用いて理
論強度と測定強度から装置定数(装置感度)を求め、目
的元素の含有率およびX線強度を算出できる。標準試料
にはSiO2 (理学製Standard Sample
No,3590)を用いた。
【0058】分析する試料がバルク試料である場合、得
られる定量分析値は含有率であるが、ある基板上に形成
された薄膜である場合には薄膜の付着量(mg/m2 )
も求まる。リードフレーム上に付着したシリコーン粘着
剤を薄膜とみなし、理学電機工業(株)製RIX200
0を用い下記条件にてSi−Kαスペクトルのピーク高
さよりリードフレーム上に付着したSi原子の量を測定
した。
られる定量分析値は含有率であるが、ある基板上に形成
された薄膜である場合には薄膜の付着量(mg/m2 )
も求まる。リードフレーム上に付着したシリコーン粘着
剤を薄膜とみなし、理学電機工業(株)製RIX200
0を用い下記条件にてSi−Kαスペクトルのピーク高
さよりリードフレーム上に付着したSi原子の量を測定
した。
【0059】 ・装置 :理学電機工業(株)製、RIX2000 ・X線源 :Rh ・測定スペクトル :Si−Kα ・管電圧 :50kV ・管電流 :50mA ・スリット :COARSE ・分光結晶 :RX4 ・測定面積 :5mmφ ・ピーク位置(2θ):144.7deg ・ピーク位置(2θ):146.7deg ・積算時間 :40秒/サンプル (2)メニスコグラフ法を用いたはんだ濡れ性評価 メニスコグラフ法(別名:はんだ槽平衡法:日本電子機
械工業会規格EIAJET−7401,「平衡法による
表面実装部品のはんだ付け性試験方法」)ははんだの濡
れ過程を定量的に測定でき、またはんだ付け性試験のみ
ならず濡れ現象の解析にも応用できるため、各種部品の
はんだ濡れ性やフラックスの性能評価等に広く用いられ
ている。
械工業会規格EIAJET−7401,「平衡法による
表面実装部品のはんだ付け性試験方法」)ははんだの濡
れ過程を定量的に測定でき、またはんだ付け性試験のみ
ならず濡れ現象の解析にも応用できるため、各種部品の
はんだ濡れ性やフラックスの性能評価等に広く用いられ
ている。
【0060】その原理は、溶融はんだ中へ濡れ性を評価
したい試験片を垂直に浸漬し、試験片に作用する力の時
間変化(濡れ曲線)をエレクトロバランスセンサ(電子
天秤)により連続的に検出する。この際、はんだ濡れ性
指標には濡れ力および濡れ時間がある。濡れ力は、浸漬
開始から引き上げ直前までに基板に作用した力の最大値
(最大濡れ力:Fmax)とし、濡れ時間は浸漬開始か
ら(2/3)Fmaxに達するまでの時間とした。図4
にメニスコグラフ法濡れ曲線の代表例を示す。このとき
濡れ力は値が大きいほど、濡れ時間は短いほどはんだ濡
れ性は良いと判断される。(株)マルコム製SP−2を
用い、下記条件にてメニスコグラフ法評価を行い、得ら
れる濡れ力、濡れ時間の値にてはんだ濡れ性を評価す
る。
したい試験片を垂直に浸漬し、試験片に作用する力の時
間変化(濡れ曲線)をエレクトロバランスセンサ(電子
天秤)により連続的に検出する。この際、はんだ濡れ性
指標には濡れ力および濡れ時間がある。濡れ力は、浸漬
開始から引き上げ直前までに基板に作用した力の最大値
(最大濡れ力:Fmax)とし、濡れ時間は浸漬開始か
ら(2/3)Fmaxに達するまでの時間とした。図4
にメニスコグラフ法濡れ曲線の代表例を示す。このとき
濡れ力は値が大きいほど、濡れ時間は短いほどはんだ濡
れ性は良いと判断される。(株)マルコム製SP−2を
用い、下記条件にてメニスコグラフ法評価を行い、得ら
れる濡れ力、濡れ時間の値にてはんだ濡れ性を評価す
る。
【0061】この試験法を用いて求めた単位長さあたり
の濡れ力Fmaxが0.7mN/mm以上で、かつ2/
3F maxまでの濡れ時間Tが1.0S以下の場合に
良好なはんだ濡れ性を得ることができる。濡れ力Fma
xが0.7mN/mm以下で、かつ2/3Fmaxまで
の濡れ時間T1が1.0S以上の場合は、転写・移行し
たSiがはんだ濡れ性を阻害する。
の濡れ力Fmaxが0.7mN/mm以上で、かつ2/
3F maxまでの濡れ時間Tが1.0S以下の場合に
良好なはんだ濡れ性を得ることができる。濡れ力Fma
xが0.7mN/mm以下で、かつ2/3Fmaxまで
の濡れ時間T1が1.0S以上の場合は、転写・移行し
たSiがはんだ濡れ性を阻害する。
【0062】 ・装置 :(株)マルコム製、型式SP−2 ・はんだ浴組成 :Sn60wt%/Pb40wt%共晶はんだ ・フラックス :RMAタイプ ・浸漬速度 :5[mm/min] ・引き離し速度 :5[mm/min] ・浸漬深さ :0.5[mm] ・浸漬時間 :10[s] ・はんだ浴温度 :235[℃] ・試験片寸法 :5mm幅×8mm長さ (参考製造例1)25μm厚のポリイミドフィルム(東
レデュポン製カプトン100H)を基材として、シリコ
ーン系粘着剤(東レダウコーニング製SD−4587
L)を用いた厚さ5μmの粘着剤層を設けた耐熱性粘着
テープを作成した。この耐熱性粘着テープを、端子部に
一辺16PinタイプのQFNが4個×4個に配列され
た銅製のリードフレーム(Cu−L/F)のアウターパ
ット側に貼り合わせた。このリードフレームのダイパッ
ド部分に半導体チップをエポキシフェノール系の銀ぺー
ストを用いて接着し、180℃にて1時間ほどキュアす
ることで固定した。
レデュポン製カプトン100H)を基材として、シリコ
ーン系粘着剤(東レダウコーニング製SD−4587
L)を用いた厚さ5μmの粘着剤層を設けた耐熱性粘着
テープを作成した。この耐熱性粘着テープを、端子部に
一辺16PinタイプのQFNが4個×4個に配列され
た銅製のリードフレーム(Cu−L/F)のアウターパ
ット側に貼り合わせた。このリードフレームのダイパッ
ド部分に半導体チップをエポキシフェノール系の銀ぺー
ストを用いて接着し、180℃にて1時間ほどキュアす
ることで固定した。
【0063】つぎに、リードフレームは耐熱性粘着テー
プ側から真空吸引する形で250℃に加熱したヒートブ
ロックに固定し、さらにリードフレームの周辺部分をウ
インドクランパーにて押さえて固定した。これらを、6
0KHzワイヤボンダー(日本アビオニクス製)を用い
てφ25μmの金線(田中貴金属製GLD−25)にて
下記の条件でワイヤボンディングを行った。なお、すべ
てのボンディングを完了するのに約1時間を要した。
プ側から真空吸引する形で250℃に加熱したヒートブ
ロックに固定し、さらにリードフレームの周辺部分をウ
インドクランパーにて押さえて固定した。これらを、6
0KHzワイヤボンダー(日本アビオニクス製)を用い
てφ25μmの金線(田中貴金属製GLD−25)にて
下記の条件でワイヤボンディングを行った。なお、すべ
てのボンディングを完了するのに約1時間を要した。
【0064】ファーストボンディング加圧:30g ファーストボンディング超音波強度:25mW ファーストボンディング印加時間:100msec セカンドボンディング加圧:200g セカンドボンディング超音波強度:50mW セカンドボンディング印加時間:50msec さらにエポキシ系封止樹脂(日東電工製HC−300)
により、これらをモールドマシン(TOWA製Mode
l−Y−serise)を用いて、175℃で、プレヒ
ート40秒、インジェクション時間11.5秒、キュア
時間120秒にてモールドした後、耐熱性テープを剥離
した。なお、さらに175℃にて3時間ほどポストモー
ルドキュアを行って樹脂を十分に硬化させた後、ダイサ
ーによって切断して、個々のQFNタイプ半導体装置を
得た。
により、これらをモールドマシン(TOWA製Mode
l−Y−serise)を用いて、175℃で、プレヒ
ート40秒、インジェクション時間11.5秒、キュア
時間120秒にてモールドした後、耐熱性テープを剥離
した。なお、さらに175℃にて3時間ほどポストモー
ルドキュアを行って樹脂を十分に硬化させた後、ダイサ
ーによって切断して、個々のQFNタイプ半導体装置を
得た。
【0065】このようにして得られたQFNは、樹脂の
はみ出しもなく、またワイヤボンディングなどの各工程
も阻害なく実施することができた。但し、上記一連工程
においては、ワイヤボンディング工程でリードフレーム
の温度が約250℃となり、その結果、アウターパッド
に付着した汚染物質のSi付着量が、1598mg/m
2 となった。
はみ出しもなく、またワイヤボンディングなどの各工程
も阻害なく実施することができた。但し、上記一連工程
においては、ワイヤボンディング工程でリードフレーム
の温度が約250℃となり、その結果、アウターパッド
に付着した汚染物質のSi付着量が、1598mg/m
2 となった。
【0066】(参考製造例2)参考製造例1において、
銅製のリードフレーム(Cu−L/F)の代わりに、銅
リードフレーム上にNi(1.0μm),Pd(0.1
μm),Au(0.01μm)が順次めっきされたリー
ドフレーム(Ni/Pd−L/Fという)を用いること
以外は、参考製造例1と同様にしてQFNタイプ半導体
装置を製造した。このようにして得られたQFNは、樹
脂のはみ出しもなく、またワイヤボンディングなどの各
工程も阻害なく実施することができた。但し、上記一連
工程においては、ワイヤボンディング工程でリードフレ
ームの温度が約250℃となり、その結果、アウターパ
ッドに付着した汚染物質のSi付着量が、32mg/m
2となった。
銅製のリードフレーム(Cu−L/F)の代わりに、銅
リードフレーム上にNi(1.0μm),Pd(0.1
μm),Au(0.01μm)が順次めっきされたリー
ドフレーム(Ni/Pd−L/Fという)を用いること
以外は、参考製造例1と同様にしてQFNタイプ半導体
装置を製造した。このようにして得られたQFNは、樹
脂のはみ出しもなく、またワイヤボンディングなどの各
工程も阻害なく実施することができた。但し、上記一連
工程においては、ワイヤボンディング工程でリードフレ
ームの温度が約250℃となり、その結果、アウターパ
ッドに付着した汚染物質のSi付着量が、32mg/m
2となった。
【0067】(参考試験例) (1)熱処理温度とリードフレーム上のSi付着量との
関係 Cu−L/FおよびNi/Pd−L/Fの各L/F両面
に耐熱性粘着テープ(シリコーン系粘着テープ)を貼り
付け、所定温度で2時間大気中で熱処理後、シリコーン
粘着テープを剥離し、蛍光X線装置によりL/F上に付
着したSi付着量(mg/m2 )を分析した。得られた
分析結果を図5に示す。なお、Si付着量(mg/m
2 )は測定n数4の平均値を採用した。
関係 Cu−L/FおよびNi/Pd−L/Fの各L/F両面
に耐熱性粘着テープ(シリコーン系粘着テープ)を貼り
付け、所定温度で2時間大気中で熱処理後、シリコーン
粘着テープを剥離し、蛍光X線装置によりL/F上に付
着したSi付着量(mg/m2 )を分析した。得られた
分析結果を図5に示す。なお、Si付着量(mg/m
2 )は測定n数4の平均値を採用した。
【0068】その結果、Cu−L/Fでは200℃以上
で急激にSi付着量が増加した。なお、熱処理温度21
0℃以上のものではL/F表面を指で触るとタックがあ
った。また、Ni/PdL/F では200℃以上でS
i付着量が増加し始めた。
で急激にSi付着量が増加した。なお、熱処理温度21
0℃以上のものではL/F表面を指で触るとタックがあ
った。また、Ni/PdL/F では200℃以上でS
i付着量が増加し始めた。
【0069】(2)熱処理温度とメニスコグラフ法はん
だ濡れ性との関係 Cu−L/FおよびNi/Pd−L/Fの各L/F両面
に耐熱性粘着テープ(シリコーン系粘着テープ)を貼り
付け、所定温度で2時間大気中で熱処理後シリコーン粘
着テープを剥離し、所定の寸法(5mm幅×8mm長
さ)の試料片に切断後メニスコグラフ法評価を行った。
この際、Cu−L/Fは性質として酸化しやすくそのま
まの状態ではメニスコグラフ法評価が不可能であるた
め、メニスコグラフ法評価前に酸洗いによる前処理を行
った。一方、Ni/Pd−L/Fについてはシリコーン
粘着テープ剥離後そのままの状態でメニスコグラフ法評
価を行った。
だ濡れ性との関係 Cu−L/FおよびNi/Pd−L/Fの各L/F両面
に耐熱性粘着テープ(シリコーン系粘着テープ)を貼り
付け、所定温度で2時間大気中で熱処理後シリコーン粘
着テープを剥離し、所定の寸法(5mm幅×8mm長
さ)の試料片に切断後メニスコグラフ法評価を行った。
この際、Cu−L/Fは性質として酸化しやすくそのま
まの状態ではメニスコグラフ法評価が不可能であるた
め、メニスコグラフ法評価前に酸洗いによる前処理を行
った。一方、Ni/Pd−L/Fについてはシリコーン
粘着テープ剥離後そのままの状態でメニスコグラフ法評
価を行った。
【0070】前記の表1に示す電解はんだめっき工程の
うち順序1〜4を今回のメニスコグラフ法の前処理とし
て行った。各評価L/Fで得られた濡れ力・濡れ時間を
図6に示す((a)はCu−L/F、(b)はNi/P
d−L/F)。なお、濡れ力・濡れ時間の値には測定n
数4の平均値を採用した。
うち順序1〜4を今回のメニスコグラフ法の前処理とし
て行った。各評価L/Fで得られた濡れ力・濡れ時間を
図6に示す((a)はCu−L/F、(b)はNi/P
d−L/F)。なお、濡れ力・濡れ時間の値には測定n
数4の平均値を採用した。
【0071】Cu−L/FおよびNi/Pd−L/F
ともに熱処理温度200℃までは濡れ力3.5mN以上
および濡れ時間1.0s以下の値が得られた。以下この
条件をはんだ濡れ性良好レベルと判断する。Cu−L/
Fでは210℃でははんだが全く濡れなくなった(はん
だ未着:濡れ力0)。このとき、210℃以上酸洗いに
よる前処理でシリコーン粘着剤が残存していた。Ni/
Pd−L/Fでは200℃以上ではんだ濡れ性が低下し
始め、300℃ではんだ未着となる。
ともに熱処理温度200℃までは濡れ力3.5mN以上
および濡れ時間1.0s以下の値が得られた。以下この
条件をはんだ濡れ性良好レベルと判断する。Cu−L/
Fでは210℃でははんだが全く濡れなくなった(はん
だ未着:濡れ力0)。このとき、210℃以上酸洗いに
よる前処理でシリコーン粘着剤が残存していた。Ni/
Pd−L/Fでは200℃以上ではんだ濡れ性が低下し
始め、300℃ではんだ未着となる。
【0072】(3)Si付着量とはんだ濡れ性との関係 上記(1)項で求めた熱処理温度とSi付着量との関
係、および(2)項で求めた熱処理温度とはんだ濡れ性
との関係から、粘着剤(Si)付着量とはんだ濡れ性
(濡れ力,濡れ時間)の対応を図7にプロットした
((a)はCu−L/F、(b)はNi/Pd−L/
F)。
係、および(2)項で求めた熱処理温度とはんだ濡れ性
との関係から、粘着剤(Si)付着量とはんだ濡れ性
(濡れ力,濡れ時間)の対応を図7にプロットした
((a)はCu−L/F、(b)はNi/Pd−L/
F)。
【0073】良好なはんだ濡れ性(濡れ力3.5mN以
上、濡れ時間1.0s以下)を得るための許容Si付着
量は、Ni/Pd−L/Fについては20mg/m2 以
下であった。このSi付着量条件を満たす最大加熱温度
は200℃であった。一方Cu−L/FについてはSi
付着量100mg/m2 以下であり、このSi付着量条
件を満たす最大加熱温度はNi/Pd−L/Fと同様に
200℃であった。
上、濡れ時間1.0s以下)を得るための許容Si付着
量は、Ni/Pd−L/Fについては20mg/m2 以
下であった。このSi付着量条件を満たす最大加熱温度
は200℃であった。一方Cu−L/FについてはSi
付着量100mg/m2 以下であり、このSi付着量条
件を満たす最大加熱温度はNi/Pd−L/Fと同様に
200℃であった。
【0074】(実施例1)参考製造例2で得られた半導
体装置(Ni/Pd−L/Fタイプ)を用いて、下記条
件にてL/F面にArプラズマ処理を8分間施した。そ
の結果、アウターパッドに付着した汚染物質のSi付着
量が、10mg/m2 になった。その後、直ちにメニス
コグラフ法評価を行ったところ、何れについても、はん
だ濡れ性を大幅に改善できた。
体装置(Ni/Pd−L/Fタイプ)を用いて、下記条
件にてL/F面にArプラズマ処理を8分間施した。そ
の結果、アウターパッドに付着した汚染物質のSi付着
量が、10mg/m2 になった。その後、直ちにメニス
コグラフ法評価を行ったところ、何れについても、はん
だ濡れ性を大幅に改善できた。
【0075】 ・装置 :九州松下電器(株)製、型式PC32P−M ・Arガス流量 :5ml/min ・プラズマ出力 :500W ・モード :RIE(Reactive ion etching) (実施例2)参考製造例1〜2で得られた半導体装置
(Cu−L/FタイプおよびNi/Pd−L/Fタイ
プ)を用いる一方で、アルカリ液(メテックスS‐17
07,日本マクダミッド(株)製:液体状)を濃度10
vol%で調製し、浴温度60℃で1時間、各々の半導
体装置を浸漬処理してシリコーン粘着剤を除去した。そ
の結果、アウターパッドに付着した汚染物質のSi付着
量が、それぞれ88mg/m2 と4mg/m2 になっ
た。その後、直ちにメニスコグラフ法評価を行ったとこ
ろ、何れについても、はんだ濡れ性を大幅に改善でき
た。
(Cu−L/FタイプおよびNi/Pd−L/Fタイ
プ)を用いる一方で、アルカリ液(メテックスS‐17
07,日本マクダミッド(株)製:液体状)を濃度10
vol%で調製し、浴温度60℃で1時間、各々の半導
体装置を浸漬処理してシリコーン粘着剤を除去した。そ
の結果、アウターパッドに付着した汚染物質のSi付着
量が、それぞれ88mg/m2 と4mg/m2 になっ
た。その後、直ちにメニスコグラフ法評価を行ったとこ
ろ、何れについても、はんだ濡れ性を大幅に改善でき
た。
【0076】また、Cu−L/Fタイプについては、前
記の表1に示す酸性クリーナ、ソフトエッチング、酸洗
い工程にて前処理後、ホウフッ化物浴での光沢系電解は
んだめっき工程にて良好なはんだめっき性が得られた。
記の表1に示す酸性クリーナ、ソフトエッチング、酸洗
い工程にて前処理後、ホウフッ化物浴での光沢系電解は
んだめっき工程にて良好なはんだめっき性が得られた。
【0077】(実施例3)参考製造例1〜2において、
ダイサーによる切断前のL/Fが付いた半導体装置(C
u−L/FタイプおよびNi/Pd−L/Fタイプ)を
用いる一方で、アルカリ液(パクナエレクターN−1,
ユケン工業(株)製:粉末状)を濃度100g/lで調
製し、陰極に各々の半導体装置のL/Fを、陽極にカー
ボン電極をつなげ、浴温度60℃,電流密度5A/dm
2 で5秒間電解脱脂処理を施して、シリコーン粘着剤を
除去した。その結果、アウターパッドに付着した汚染物
質のSi付着量が、それぞれ5mg/m2 と2mg/m
2 になった。その後、直ちにメニスコグラフ法評価を行
ったところ、何れについても、はんだ濡れ性を大幅に改
善できた。
ダイサーによる切断前のL/Fが付いた半導体装置(C
u−L/FタイプおよびNi/Pd−L/Fタイプ)を
用いる一方で、アルカリ液(パクナエレクターN−1,
ユケン工業(株)製:粉末状)を濃度100g/lで調
製し、陰極に各々の半導体装置のL/Fを、陽極にカー
ボン電極をつなげ、浴温度60℃,電流密度5A/dm
2 で5秒間電解脱脂処理を施して、シリコーン粘着剤を
除去した。その結果、アウターパッドに付着した汚染物
質のSi付着量が、それぞれ5mg/m2 と2mg/m
2 になった。その後、直ちにメニスコグラフ法評価を行
ったところ、何れについても、はんだ濡れ性を大幅に改
善できた。
【0078】また、Cu−L/Fタイプについては、前
記の表1に示す酸性クリーナ、ソフトエッチング、酸洗
い工程にて前処理後、ホウフッ化物浴での光沢系電解は
んだめっき工程にて良好なはんだめっき性が得られた。
記の表1に示す酸性クリーナ、ソフトエッチング、酸洗
い工程にて前処理後、ホウフッ化物浴での光沢系電解は
んだめっき工程にて良好なはんだめっき性が得られた。
【0079】(実施例4〜5)参考製造例1〜2におい
て、ワイヤボンディング工程の設定温度を180℃に代
える以外は、参考製造例1〜2と同様にしてQFNタイ
プ半導体装置を製造した。このようにして得られたQF
Nは、樹脂のはみ出しもなく、またワイヤボンディング
などの各工程も阻害なく実施することができた。その
際、何れの工程においてもリードフレームが200℃を
超えることがなく、その結果、アウターパッドに付着し
た汚染物質のSi付着量が、それぞれ95mg/m2 と
20mg/m2 となった。
て、ワイヤボンディング工程の設定温度を180℃に代
える以外は、参考製造例1〜2と同様にしてQFNタイ
プ半導体装置を製造した。このようにして得られたQF
Nは、樹脂のはみ出しもなく、またワイヤボンディング
などの各工程も阻害なく実施することができた。その
際、何れの工程においてもリードフレームが200℃を
超えることがなく、その結果、アウターパッドに付着し
た汚染物質のSi付着量が、それぞれ95mg/m2 と
20mg/m2 となった。
【0080】このようにして得られた半導体装置につい
て、メニスコグラフ法評価を行ったところ、何れについ
ても、はんだ濡れ性を大幅に改善できた。
て、メニスコグラフ法評価を行ったところ、何れについ
ても、はんだ濡れ性を大幅に改善できた。
【図1】本発明に用いられる半導体装置の製造方法の一
例を示す工程図
例を示す工程図
【図2】本発明におけるリードフレームの一例を示す図
であり、(a)は正面図、(b)は要部拡大図、(c)
は樹脂封止後の状態を示す底面図
であり、(a)は正面図、(b)は要部拡大図、(c)
は樹脂封止後の状態を示す底面図
【図3】本発明における樹脂封止工程の一例を示す縦断
面図
面図
【図4】メニスコグラフ法を用いたはんだ濡れ性評価を
説明するための説明図
説明するための説明図
【図5】実施例における熱処理温度とケイ素原子付着量
との関係を示すグラフ
との関係を示すグラフ
【図6】実施例における熱処理温度と濡れ性との関係を
示すグラフ
示すグラフ
【図7】実施例におけるケイ素原子付着量と濡れ性との
関係を示すグラフ
関係を示すグラフ
10 リードフレーム 11a 開口 11b 端子部 11c ダイパッド 15 半導体チップ 15a 電極パッド 16 ボンディングワイヤ 17 封止樹脂 20 粘着テープ 21 封止された構造物 21a 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 名畑 憲兼 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 高野 均 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 古田 喜久 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 種ヶ嶋 貞利 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 Fターム(参考) 5F044 KK01 LL01 QQ06
Claims (6)
- 【請求項1】 シリコーン系粘着剤に由来する汚染物質
がアウターパッドに付着し、その汚染物質の付着量が蛍
光X線分析によるケイ素原子の付着量で20mg/m2
以下である半導体装置を用いて、配線基板へのはんだ付
けを行う工程を含む半導体装置の実装方法。 - 【請求項2】 シリコーン系粘着剤に由来する汚染物質
が銅製のアウターパッドに付着し、その汚染物質の付着
量が蛍光X線分析によるケイ素原子の付着量で100m
g/m2 以下である半導体装置を用いて、そのアウター
パッドを酸洗浄する工程と、酸洗浄したアウターパッド
をはんだメッキする工程と、はんだメッキした半導体装
置を配線基板へはんだ付けする工程とを含む半導体装置
の実装方法。 - 【請求項3】 前記半導体装置が、プラズマエッチング
処理又はアルカリ電解処理により前記汚染物質が洗浄さ
れたものである請求項1又は2に記載の半導体装置の実
装方法。 - 【請求項4】 前記半導体装置が、耐熱性粘着テープを
貼り合わせた金属製のリードフレームのダイパッド上に
半導体チップをボンディングする搭載工程と、前記リー
ドフレームの端子部先端と前記半導体チップ上の電極パ
ッドとをボンディングワイヤで電気的に接続する結線工
程と、封止樹脂により半導体チップ側を片面封止する封
止工程とを含み、前記リードフレームの温度を常に20
0℃以下に制御する製造方法によって製造されたもので
ある請求項1又は2に記載の半導体装置の実装方法。 - 【請求項5】 シリコーン系粘着剤に由来する汚染物質
がアウターパッドに付着し、その汚染物質の付着量が蛍
光X線分析によるケイ素原子の付着量で20mg/m2
以下である半導体装置。 - 【請求項6】 シリコーン系粘着剤に由来する銅製のア
ウターパッドに付着し、その汚染物質の付着量が蛍光X
線分析によるケイ素原子の付着量で100mg/m2 以
下である半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000362669A JP2002164387A (ja) | 2000-11-29 | 2000-11-29 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000362669A JP2002164387A (ja) | 2000-11-29 | 2000-11-29 | 半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002164387A true JP2002164387A (ja) | 2002-06-07 |
Family
ID=18833905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000362669A Pending JP2002164387A (ja) | 2000-11-29 | 2000-11-29 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002164387A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004224857A (ja) * | 2003-01-21 | 2004-08-12 | Lintec Corp | 電子デバイス用粘着テープ |
JP2012109529A (ja) * | 2010-09-16 | 2012-06-07 | Hitachi Cable Ltd | 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置 |
-
2000
- 2000-11-29 JP JP2000362669A patent/JP2002164387A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004224857A (ja) * | 2003-01-21 | 2004-08-12 | Lintec Corp | 電子デバイス用粘着テープ |
JP4553553B2 (ja) * | 2003-01-21 | 2010-09-29 | リンテック株式会社 | 電子デバイス用粘着テープ |
JP2012109529A (ja) * | 2010-09-16 | 2012-06-07 | Hitachi Cable Ltd | 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0135609B1 (ko) | 반도체 장치 및 그 제조방법 | |
US7235888B2 (en) | Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device | |
TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
JP6494802B2 (ja) | 電力用半導体装置および電力用半導体装置を製造する方法 | |
US20060001132A1 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
JP2000031365A (ja) | 選択的なパラジウムめっきを有するリ―ドフレ―ム | |
US20080012101A1 (en) | Semiconductor Package Having Improved Adhesion and Solderability | |
JP2005072343A (ja) | 半導体装置製造用接着シート | |
US6995042B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
JPH0846116A (ja) | リードフレーム及びその製造方法 | |
US9806006B2 (en) | Etch isolation LPCC/QFN strip | |
JP2002164387A (ja) | 半導体装置の実装方法 | |
CN104282609B (zh) | 用于装配电路载体的方法 | |
JP3618316B2 (ja) | 半導体装置の製造方法 | |
CN113937000A (zh) | 半导体装置的制造方法 | |
JP2003179092A (ja) | 半導体装置の製造方法及びそれに用いるワイヤボンディング装置 | |
JP2012182392A (ja) | 半導体装置の製造方法 | |
JP4698080B2 (ja) | 回路装置の製造方法 | |
EP2636712A1 (en) | Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device | |
JP4206410B2 (ja) | 半導体装置の製造方法 | |
JP2002226794A (ja) | 耐熱性粘着テープおよび半導体装置の製造方法 | |
JP4570190B2 (ja) | 配線基板 | |
JP3600130B2 (ja) | 回路装置の製造方法 | |
JPS634710B2 (ja) |