JP2002164387A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法

Info

Publication number
JP2002164387A
JP2002164387A JP2000362669A JP2000362669A JP2002164387A JP 2002164387 A JP2002164387 A JP 2002164387A JP 2000362669 A JP2000362669 A JP 2000362669A JP 2000362669 A JP2000362669 A JP 2000362669A JP 2002164387 A JP2002164387 A JP 2002164387A
Authority
JP
Japan
Prior art keywords
semiconductor device
amount
outer pad
lead frame
contaminant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000362669A
Other languages
English (en)
Inventor
Nobuaki Maruoka
伸明 丸岡
Yasuo Nakatsuka
康雄 中塚
Norikane Nahata
憲兼 名畑
Hitoshi Takano
均 高野
Yoshihisa Furuta
喜久 古田
Sadatoshi Tanegajima
貞利 種ヶ嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2000362669A priority Critical patent/JP2002164387A/ja
Publication of JP2002164387A publication Critical patent/JP2002164387A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 耐熱性粘着テープにシリコーン系粘着剤を使
用した場合でも、半導体装置を実装する際に、はんだ付
けの濡れ性が良好となる半導体装置の実装方法、並びに
それに用いる半導体装置を提供する。 【解決手段】 シリコーン系粘着剤に由来する汚染物質
がアウターパッドに付着し、その汚染物質の付着量が蛍
光Ｘ線分析によるケイ素原子の付着量で２０ｍｇ／ｍ2
以下である半導体装置を用いて、配線基板へのはんだ付
けを行う工程を含む半導体装置の実装方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、製造時に使用した
耐熱性粘着テープのシリコーン系粘着剤に由来する汚染
物質が、アウターパッドに付着した半導体装置（ＬＳＩ
等）を用いて、配線基板へのはんだ付けを行う半導体装
置の実装方法、並びにそれに用いる半導体装置に関す
る。
【０００２】
【従来の技術】近年、ＬＳＩの実装技術において、ＣＳ
Ｐ（Ｃｈｉｐ Ｓｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）
技術が注目されている。この技術のうち、ＱＦＮ（Ｑｕ
ａｄＦｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇ
ｅ）に代表されるリード端子がパッケージ内部に取り込
まれた形態のパッケージについては、小型化と高集積の
面で特に注目されるパッケージ形態のひとつである。こ
のようなＱＦＮの製造方法のなかでも、近年では複数の
ＱＦＮ用チップをリードフレームのパッケージパターン
領域のダイパッド上に整然と配列し、金型のキャビティ
内で、封止樹脂にて一括封止したのち、切断によって個
別のＱＦＮ構造物に切り分けることにより、リードフレ
ーム面積あたりの生産性を飛躍的に向上させる製造方法
が、特に注目されている。
【０００３】このような、複数の半導体チップを一括封
止するＱＦＮの製造方法においては、樹脂封止時のモー
ルド金型によってクランプされる領域はパッケージパタ
ーン領域より更に外側に広がった樹脂封止領域の外側だ
けである。従って、パッケージパターン領域、特にその
中央部においては、アウターリード面をモールド金型に
十分な圧力で押さえることができず、封止樹脂がアウタ
ーリード側に漏れ出すことを抑えることが非常に難し
く、ＱＦＮの端子等が樹脂で被覆されるという問題が生
じ易い。
【０００４】このため、上記の如きＱＦＮの製造方法に
対しては、リードフレームのアウターリード側に粘着テ
ープを貼り付け、この粘着テープの自着力（マスキン
グ）を利用したシール効果により、樹脂封止時のアウタ
ーリード側への樹脂漏れを防ぐ製造方法が特に効果的と
考えられる。
【０００５】このような製造方法において、耐熱性粘着
テープは最初の段階でリードフレームのアウターパット
面に貼り合わせられ、その後、半導体チップの搭載工程
やワイヤボンディングの工程を経て、封止樹脂による封
止工程まで貼り合わせられることが望ましい。したがっ
て、耐熱性粘着テープとしては、単に封止樹脂の漏れ出
しを防止するだけでなく、半導体チップの搭載工程に耐
える高度な耐熱性や、ワイヤボンデイング工程における
繊細な操作性に支障をきたさないなど、これらのすべて
の工程を満足する特性が要求される。
【０００６】このような特性を有する耐熱性粘着テープ
としては、粘着剤が優れた耐熱性と適度な弾性率および
粘着力を有することが好ましいため、シリコーン系粘着
剤の使用が適切と考えられる。
【０００７】
【発明が解決しようとする課題】しかしながら、シリコ
ーン系粘着剤を耐熱性粘着テープに使用すると、次によ
うな問題が生じることが判明した。即ち、耐熱性粘着テ
ープのシリコーン系粘着剤が、上記一連の工程後の剥離
の際に、アウターパッド部へ移行してその表面を汚染
し、その結果、半導体装置を実装基板にはんだ付けする
際に濡れ性不良が生じ、実装の歩留りが低下するという
問題が生じた。
【０００８】一方、上記のリードフレームとしては、単
層構造の銅リードフレーム（以下Ｃｕ−Ｌ／Ｆという）
と、銅リードフレーム上にＮｉ（１．０μｍ），Ｐｄ
（０．１μｍ），Ａｕ（０．０１μｍ）が順次めっきさ
れた積層構造のＮｉ／Ｐｄ／フラッシュＡｕめっきリー
ドフレーム（以下Ｎｉ／Ｐｄ−Ｌ／Ｆという）とが代表
的であるが、Ｃｕ−Ｌ／Ｆでは耐熱性粘着テープを剥離
後、その剥離面を前処理してから電解はんだめっきし
て、実装基板にはんだ付けするのに対し、Ｎｉ／Ｐｄ−
Ｌ／Ｆでは耐熱性粘着テープを剥離後、そのまま実装基
板にはんだ付けするため、リードフレームの種類により
半導体装置の実装工程に違いがある。このため、リード
フレームの種類により、濡れ性不良を防止するためのア
ウターパッド部の清浄度が異なることが判明した。
【０００９】そこで、本発明の目的は、耐熱性粘着テー
プにシリコーン系粘着剤を使用した場合でも、半導体装
置を実装する際に、はんだ付けの濡れ性が良好となる半
導体装置の実装方法、並びにそれに用いる半導体装置を
提供することにある。
【００１０】
【課題を解決するための手段】本発明者らは、上記目的
を達成すべく、はんだ付けの濡れ性低下の原因やその対
策について鋭意研究したところ、実装プロセスに応じ
て、アウターパッドに付着する汚染物質の量を一定値以
下とすることにより、上記目的を達成できることを見出
し、本発明を完成するに至った。
【００１１】即ち、本発明の半導体装置の実装方法は、
シリコーン系粘着剤に由来する汚染物質がアウターパッ
ドに付着し、その汚染物質の付着量が蛍光Ｘ線分析によ
るケイ素原子の付着量で２０ｍｇ／ｍ2 以下である半導
体装置を用いて、配線基板へのはんだ付けを行う工程を
含むことを特徴とする。ここで、蛍光Ｘ線分析によるケ
イ素原子の付着量は、実施例の測定方法により測定され
る値である。
【００１２】また、本発明の半導体装置の別の実装方法
は、シリコーン系粘着剤に由来する銅製のアウターパッ
ドに付着し、その汚染物質の付着量が蛍光Ｘ線分析によ
るケイ素原子の付着量で１００ｍｇ／ｍ2 以下である半
導体装置を用いて、そのアウターパッドを酸洗浄する工
程と、酸洗浄したアウターパッドをはんだメッキする工
程と、はんだメッキした半導体装置を配線基板へはんだ
付けする工程とを含むことを特徴とする。
【００１３】上記において、前記半導体装置が、プラズ
マエッチング処理又はアルカリ電解処理により前記汚染
物質が洗浄されたものであることが好ましい。
【００１４】また、前記半導体装置が、耐熱性粘着テー
プを貼り合わせた金属製のリードフレームのダイパッド
上に半導体チップをボンディングする搭載工程と、前記
リードフレームの端子部先端と前記半導体チップ上の電
極パッドとをボンディングワイヤで電気的に接続する結
線工程と、封止樹脂により半導体チップ側を片面封止す
る封止工程とを含み、前記リードフレームの温度を常に
２００℃以下に制御する製造方法によって製造されたも
のであることが好ましい。
【００１５】一方、本発明の半導体装置は、シリコーン
系粘着剤に由来する汚染物質がアウターパッドに付着
し、その汚染物質の付着量が蛍光Ｘ線分析によるケイ素
原子の付着量で２０ｍｇ／ｍ2 以下であることを特徴と
する。
【００１６】また、本発明の別の半導体装置は、シリコ
ーン系粘着剤に由来する汚染物質が銅製のアウターパッ
ドに付着し、その汚染物質の付着量が蛍光Ｘ線分析によ
るケイ素原子の付着量で１００ｍｇ／ｍ2 以下であるこ
とを特徴とする。
【００１７】［作用効果］本発明の半導体装置の実装方
法によると、シリコーン系粘着剤に由来するアウターパ
ッドに付着した汚染物質の付着量が蛍光Ｘ線分析による
ケイ素原子の付着量で２０ｍｇ／ｍ2 以下である半導体
装置を用いて配線基板へのはんだ付けを行うため、実施
例の結果が示すように、はんだ付けの濡れ性が良好とな
り、実装の歩留りを高めることができる。
【００１８】また、アウターパッドを酸洗浄する工程を
含む場合では、汚染物質の付着量が蛍光Ｘ線分析による
ケイ素原子の付着量で１００ｍｇ／ｍ2 以下である半導
体装置を用いるため、実施例の結果が示すように、はん
だ付けの濡れ性が良好となり、実装の歩留りを高めるこ
とができる。
【００１９】前記半導体装置が、プラズマエッチング処
理又はアルカリ電解処理により前記汚染物質が洗浄され
たものである場合、比較的短時間で目的とする汚染物質
の付着量まで、アウターパッド表面を清浄化することが
でき、工業生産にも容易に適用できるようになる。
【００２０】また、前記半導体装置が、上記のような搭
載工程と結線工程と封止工程とを含み、前記リードフレ
ームの温度を常に２００℃以下に制御する製造方法によ
って製造されたものである場合、リードフレームの温度
が２００℃を超えないため、実施例の結果が示すよう
に、汚染物質の付着量を低減することで、はんだ付けの
濡れ性が良好となり、実装の歩留りを高めることができ
る。
【００２１】一方、本発明の半導体装置によると、シリ
コーン系粘着剤に由来する汚染物質の付着量が蛍光Ｘ線
分析によるケイ素原子の付着量で２０ｍｇ／ｍ2 以下で
あるため、そのままはんだ付けを行う場合でも、上述の
ようにはんだ付けの濡れ性が良好となり、実装の歩留り
を高めることができる。
【００２２】また、別の半導体装置によると、シリコー
ン系粘着剤に由来する汚染物質の付着量が蛍光Ｘ線分析
によるケイ素原子の付着量で１００ｍｇ／ｍ2 以下であ
り、銅製のアウターパッドでは酸化物除去のため酸洗浄
を行うのが通常のため、後のはんだメッキやハンダ付け
の際に、上述のようにはんだ付けの濡れ性が良好とな
り、実装の歩留りを高めることができる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。まず、本発明に用い
られる半導体装置の製造方法について説明する。図１
は、当該半導体装置の製造方法の一例を示す工程図であ
る。
【００２４】本発明に用いられる半導体装置の製造方法
は、図１（ａ）〜（ｅ）に示すように、半導体チップ１
５の搭載工程と、ボンディングワイヤ１６による結線工
程と、封止樹脂１７による封止工程と、封止された構造
物２１を切断する切断工程とを少なくとも含むものであ
る。
【００２５】搭載工程は、図１（ａ）〜（ｂ）に示すよ
うに、アウターパッド側（図の下側）に耐熱性粘着テー
プ２０を貼り合わせた金属製のリードフレーム１０のダ
イパッド１１ｃ上に半導体チップ１５をボンディングす
る工程である。
【００２６】リードフレーム１０とは、例えば銅などの
金属を素材としてＱＦＮの端子パターンが刻まれたもの
であり、その電気接点部分には、銀，ニッケル，パラジ
ウム，金などのなどの素材で被覆（めっき）されている
場合もある。リードフレーム１０の厚みは、１００〜３
００μｍが一般的である。
【００２７】リードフレーム１０は、後の切断工程にて
切り分けやすいよう、個々のＱＦＮの配置パターンが整
然と並べられているものが好ましい。例えば図２に示す
ように、リードフレーム１０上に縦横のマトリックス状
に配列された形状などは、マトリックスＱＦＮあるいは
ＭＡＰ−ＱＦＮなどと呼ばれ、もっとも好ましいリード
フレーム形状のひとつである。
【００２８】図２（ａ）〜（ｂ）に示すように、リード
フレーム１０のパッケージパターン領域１１には、隣接
した複数の開口１１ａに端子部１１ｂを複数配列した、
ＱＦＮの基板デザインが整然と配列されている。一般的
なＱＦＮの場合、各々の基板デザイン（図２（ａ）の格
子で区分された領域）は、開口１１ａの周囲に配列れさ
た、アウターリード面を下側に有する端子部１１ｂと、
開口１１ａの中央に配置されるダイパッド１１ｃと、ダ
イパッド１１ｃを開口１１ａの４角に支持させるダイバ
ー１１ｄとで構成される。
【００２９】耐熱性粘着テープ２０は、少なくともパッ
ケージパターン領域１１より外側に貼着され、樹脂封止
される樹脂封止領域の外側の全周を含む領域に貼着する
のが好ましい。リードフレーム１０は、通常、樹脂封止
時の位置決めを行うための、ガイドピン用孔１３を端辺
近傍に有しており、それを塞がない領域に貼着するのが
好ましい。また、樹脂封止領域はリードフレーム１０の
長手方向に複数配置されるため、それらの複数領域を渡
るように連続して粘着テープ２０を貼着するのが好まし
い。
【００３０】上記のようなリードフレーム１０上に、半
導体チップ１５、すなわち半導体集積回路部分であるシ
リコンウエハ・チップが搭載される。リードフレーム１
０上にはこの半導体チップ１５を固定するためダイパッ
ド１１ｃと呼ばれる固定エリアが設けられており、この
ダイパッド１１ｃヘのボンディング（固定）の方法は導
電性ペースト１９を使用したり、接着テープ、接着剤な
ど各種の方法が用いられる。導電性ペーストや熱硬化性
の接着剤等を用いてダイボンドする場合、一般的に１５
０〜２００℃程度の温度で３０分〜９０分程度加熱キュ
アする。
【００３１】結線工程は、図１（ｃ）に示すように、リ
ードフレーム１０の端子部１１ｂ（インナーリード）の
先端と半導体チップ１５上の電極パッド１５ａとをボン
ディングワイヤ１６で電気的に接続する工程である。ボ
ンディングワイヤ１６としては、例えば金線あるいはア
ルミ線などが用いられる。一般的には１６０〜２３０℃
に加熱された状態で、超音波による振動エネルギーと印
加加圧による圧着エネルギーの併用により結線される。
その際、リードフレーム１０に貼着した耐熱性粘着テー
プ２０面を真空吸引することで、ヒートブロックに確実
に固定することができる。
【００３２】封止工程は、図１（ｄ）に示すように、封
止樹脂１７により半導体チップ側を片面封止する工程で
ある。封止工程は、リードフレーム１０に搭載された半
導体チップ１５やボンディングワイヤ１６を保護するた
めに行われ、とくにエポキシ系の樹脂をはじめとした封
止樹脂１７を用いて金型中で成型されるのが代表的であ
る。その際、図３に示すように、複数のキャビティを有
する上金型１８ａと下金型１８ｂからなる金型１８を用
いて、複数の封止樹脂１７にて同時に封止工程が行われ
るのが一般的である。具体的には、例えば樹脂封止時の
加熱温度は１７０〜１８０℃であり、この温度で数分間
キュアされた後、更に、ポストモールドキュアが数時間
行われる。なお、耐熱性粘着テープ２０はポストモール
ドキュアの前に剥離するのが好ましい。
【００３３】切断工程は、図１（ｅ）に示すように、封
止された構造物２１を個別の半導体装置２１ａに切断す
る工程である。一般的にはダイサーなどの回転切断刃を
用いて封止樹脂１７の切断部１７ａをカットする切断工
程が挙げられる。なお、１つの半導体チップ１５に対し
て、１つのキャビティを複数有する上金型１８ａを使用
する場合、切断工程は不要となる。
【００３４】上述のような製造工程に用いられる耐熱性
粘着テープ２０は基材層と粘着剤層とから通常構成され
るが、前述の製造工程における加熱条件に対して、これ
らの耐熱性を満足する耐熱性粘着テープであることが好
ましい。
【００３５】上記の基材層としては、アルミなどの金属
箔や各種の耐熱性樹脂シート等が挙げられるが、ポリイ
ミドが加工性やハンドリング性も高く、もっとも好まし
い素材のひとつである。耐熱性粘着テープ２０の基材層
の厚みは、折れや裂けを防止し、好適なハンドリング性
に鑑みて５〜２５０μｍが好ましい。
【００３６】また、粘着テープ２０を構成する粘着剤層
としては、優れた耐熱性と適度な弾性率および粘着力を
有するシリコーン系粘着剤を用いるのが好ましい。ま
た、粘着剤層が更に酸化防止剤を含有してよもい。当該
酸化防止剤としては、例えばヒンダートフェノール系酸
化防止剤、燐系酸化防止剤、ラクトン系酸化防止剤等が
挙げられ、これらは単体または組み合わせて使用でき
る。
【００３７】シリコーン系粘着剤としては、ジメチルシ
ロキサン、あるいはそのメチル基の一部をフェニル基で
置換したものなどを主体とする公知のシリコーン系粘着
剤を用いることができる。粘着層は架橋構造とすること
が一般的でありその場合、過酸化物等による適宜な架橋
方式を採ることができるが、シリコーン系粘着剤中に予
めＳi −ＣＨ＝ＣＨ2 基やＳi −Ｈ基を導入しておいて
白金系触媒で付加反応させる架橋方式が好ましい。ま
た、接着性を調整するために、カーボニッケル等のフィ
ラー類等を添加してもよい。
【００３８】以上のような半導体装置の製造方法におい
ては、その加熱履歴にもよるが、耐熱性粘着テープのシ
リコーン系粘着剤が、上記一連の工程後の剥離の際に、
アウターパッド部へ移行してその表面を汚染し、その結
果、半導体装置を実装基板にはんだ付けする際に濡れ性
不良が生じ易い。本発明では、これを解消すべく、アウ
ターパッド部の粘着剤移行汚染によるはんだ付け濡れ性
不良を防ぐための判定基準を明確にし、その判定基準を
クリアーする方法として、付着した汚染物の除去方法お
よび改善された半導体製造方法（工程条件）を例示す
る。
【００３９】はんだ濡れ性不良の判定基準としては、蛍
光Ｘ線分析法（ＸＲＦ）を用いたＳｉ付着量を採用す
る。即ち、モールド樹脂により半導体チップ側を片面封
止後、耐熱性粘着テープをリードフレームから剥離後、
リードフレームの表面上に残った（付着した）シリコー
ン系粘着剤は、Ｓｉ原子の付着量（ｍｇ／ｍ2 ）として
蛍光Ｘ線分析装置（ＸＲＦ；Ｘ−ｒａｙ Ｆｌｕｏｒｅ
ｓｃｅｎｃｅ Ｓｐｅｃｔｒｏｍｅｔｅｒ）を用いて測
定できる。
【００４０】銅リードフレーム（Ｃｕ−Ｌ／Ｆ）に対し
ては、リードフレームアウターパッド上のＳｉ付着量が
１００ｍｇ／ｍ2 以下の場合に良好なはんだ濡れ性を得
ることができる。１００ｍｇ／ｍ2 を超える場合は、酸
洗いによる電解はんだめっき前処理にてＣｕ−Ｌ／Ｆ上
に付着したシリコーン粘着剤（Ｓｉ）を除去できず、シ
リコーン粘着剤とＣｕ酸化皮膜がともにリードフレーム
アウターパッド上に残存するため、はんだ濡れ性を阻害
する。
【００４１】一方、銅リードフレーム上にＮｉ，Ｐｄ，
Ａｕが順次めっきされた積層構造のＮｉ／Ｐｄ／フラッ
シュＡｕめっきリードフレーム（Ｎｉ／Ｐｄ−Ｌ／Ｆ）
に対しては、リードフレームアウターパッド上のＳｉ検
出量が２０ｍｇ／ｍ2 以下の場合に良好なはんだ濡れ性
を得ることができる。２０ｍｇ／ｍ2 を超える場合は、
リードフレームアウターパッド上に付着したシリコーン
粘着剤が、はんだ濡れ性を阻害する。
【００４２】Ｃｕ−Ｌ／Ｆでは耐熱性粘着テープを剥離
後、その剥離面を前処理〜電解はんだめっきして、実装
基板に付けするのに対し、Ｎｉ／Ｐｄ−Ｌ／Ｆ では耐
熱性粘着テープを剥離後、そのまま実装基板にはんだ付
けされるため、判定基準となるＳｉ付着量にも違いが生
じる。
【００４３】従って、本発明の半導体装置の実装方法
は、シリコーン系粘着剤に由来する汚染物質がアウター
パッドに付着し、その汚染物質の付着量が蛍光Ｘ線分析
によるケイ素原子の付着量で２０ｍｇ／ｍ2 以下である
半導体装置を用いて、配線基板へのはんだ付けを行う工
程を含むものである。また、シリコーン系粘着剤に由来
する汚染物質が銅製のアウターパッドに付着し、その汚
染物質の付着量が蛍光Ｘ線分析によるケイ素原子の付着
量で１００ｍｇ／ｍ2 以下である半導体装置を用いて、
そのアウターパッドを酸洗浄する工程と、酸洗浄したア
ウターパッドをはんだメッキする工程と、はんだメッキ
した半導体装置を配線基板へはんだ付けする工程とを含
むものである。更に、本発明の半導体装置は、上記の如
きケイ素原子の付着量を有する半導体装置である。
【００４４】上記のような半導体装置を得るには、その
製造後にアウターパッドに付着した汚染物質を上記の判
定基準以下まで洗浄するか、或いは製造工程において付
着する汚染物質を上記の判定基準以下とする必要があ
る。
【００４５】製造後にアウターパッドに付着した汚染物
質を洗浄する方法としては、乾式処理方法でも湿式処理
方法でもよく、例えばプラズマエッチング処理、スパッ
タエッチング処理、アルカリ洗浄、溶剤による洗浄、酸
による洗浄、又はアルカリ電解処理等が挙げられる。な
かでも、プラズマエッチング処理、又はアルカリ電解処
理が好ましい。
【００４６】乾式処理方法としては、酸素やアルゴンガ
ス又は水素ガスあるいはその混合ガスを用いたプラズマ
エッチング処理が有効である。一般的にＡｒプラズマは
電子衝突による熱エネルギーとイオン衝突による物理エ
ネルギーにより対象物表面の有機物を除去できる。本法
は対象材質の限定が少ないため、乾式クリーニング法と
して広く用いられている。また、一般的にＯ2 プラズマ
は酸化ラジカルによる酸化反応エネルギーにより対象物
表面の有機物を除去できる。本法は特に酸化されない材
質で、はんだを含む場合などに適用される。
【００４７】湿式処理としては、リードフレームアウタ
ーパッド上に移行したシリコーン系粘着剤は、アルカリ
溶液に溶けやすいので、アルカリ溶液への浸漬で除去可
能であるが、浸漬時間を１時間程度必要とし、工業生産
には適用できにくい。それに対して、アルカリ電解処理
は、電解時に発生する水素ガスを利用して、リードフレ
ームアウターパッド表面の粘着剤層を除去するので、１
〜５分程度の短時間で除去可能なので、工業生産に容易
に適用することができる。アルカリ電解処理では、アウ
ターパッドを一方の電極とするため、ダイシング前のリ
ードフレームが接続された状態でアルカリ電解処理を行
うのが好ましい。
【００４８】製造工程において付着する汚染物質を上記
の判定基準以下とするための製造方法としては、Ｃｕ−
Ｌ／Ｆ、Ｎｉ／Ｐｄ−Ｌ／Ｆともに製造履歴における量
大加熱温度を２００℃以下とすることによって、実現す
ることができる。２００℃を越えた最大加熱温度履歴を
受けると、リードフレームアウターパッド上のＳｉ付着
量を、ＣｕＬ／Ｆでは１００ｍｇ／ｍ2 以下、Ｎｉ／Ｐ
ｄ Ｌ／Ｆでは２０ｍｇ／ｍ2 以下とすることができ
ず、はんだ濡れ性不良をきたす。
【００４９】本発明において、銅製のリードフレーム
（アウターパッド）を使用する場合のアウターパッドを
酸洗浄する工程としては、はんだメッキ前に行われる一
般的な酸洗浄を想定している。例えば、下記の表１の順
序１〜４のような工程や、表２の順序１〜４のような工
程等が例示される。
【００５０】また、酸洗浄したアウターパッドをはんだ
メッキする工程としては、一般的な電解はんだメッキを
想定している。例えば、下記の表１の順序５〜６のよう
な工程や、表２の順序５〜６のような工程等が例示され
る。
【００５１】
【表１】 表中の試薬類は全て日本マクダーミッド（株）製のもの
である。
【００５２】
【表２】 表中の試薬類は全て奥野製薬（株）製のものである。
【００５３】本発明において、直接、又ははんだメッキ
した後に、半導体装置を配線基板へはんだ付けする工程
としては、リフローソルダリング等による各種の表面実
装方法が何れも採用できる。例えば、配線基板へソルダ
ーペーストを印刷後、接着剤等を介して半導体装置を配
線基板へ装着し、加熱によるリフローソルダリングにて
はんだ付けを行う工程が一般的である。
【００５４】使用されるはんだとしては、Ｓｎ−Ｐｂ
系、Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｂｉ系、Ｓｎ
−Ｚｎ系の２元素あるいは上記元素の３元素が挙げられ
る。
【００５５】
【実施例】以下、本発明の構成と効果を具体的に示す実
施例等について説明する。なお、実施例等におけるケイ
素原子の付着量や評価データ等は、次のようにして測定
したものである。
【００５６】（１）ケイ素原子の付着量 蛍光Ｘ線強度は目的元素の含有率に比例するが、発生し
たＸ線は共存元素の吸収または励起（マトリックス）に
より影響をうける。目的元素の含有率を精度良く分析す
るためには、マトリックスの影響を補正する必要があ
る。
【００５７】ファンダメンタルパラメーター法は、マト
リックスの影響を理論的に補正して目的元素の蛍光Ｘ線
強度を自動算出する方法である。ファンダメンタルパラ
メーター法では質量吸収係数・蛍光収率・Ｘ線源のスペ
クトル分布などの物理定数（ファンダメンタルパラメー
ター）を用いて、蛍光Ｘ線強度の理論式から理論Ｘ線強
度を求め、測定Ｘ線強度との対比を行って含有率が算出
される。そのため検量線法と異なり、標準試料は分析試
料マトリックスが同じである必要はなく、各成分含有率
の正しくわかった標準試料（一種類で良い）を用いて理
論強度と測定強度から装置定数（装置感度）を求め、目
的元素の含有率およびＸ線強度を算出できる。標準試料
にはＳｉＯ2 （理学製Ｓｔａｎｄａｒｄ Ｓａｍｐｌｅ
Ｎｏ，３５９０）を用いた。
【００５８】分析する試料がバルク試料である場合、得
られる定量分析値は含有率であるが、ある基板上に形成
された薄膜である場合には薄膜の付着量（ｍｇ／ｍ2 ）
も求まる。リードフレーム上に付着したシリコーン粘着
剤を薄膜とみなし、理学電機工業（株）製ＲＩＸ２００
０を用い下記条件にてＳｉ−Ｋαスペクトルのピーク高
さよりリードフレーム上に付着したＳｉ原子の量を測定
した。
【００５９】 ・装置 ：理学電機工業（株）製、ＲＩＸ２０００ ・Ｘ線源 ：Ｒｈ ・測定スペクトル ：Ｓｉ−Ｋα ・管電圧 ：５０ｋＶ ・管電流 ：５０ｍＡ ・スリット ：ＣＯＡＲＳＥ ・分光結晶 ：ＲＸ４ ・測定面積 ：５ｍｍφ ・ピーク位置（２θ）：１４４．７ｄｅｇ ・ピーク位置（２θ）：１４６．７ｄｅｇ ・積算時間 ：４０秒／サンプル （２）メニスコグラフ法を用いたはんだ濡れ性評価 メニスコグラフ法（別名：はんだ槽平衡法：日本電子機
械工業会規格ＥＩＡＪＥＴ−７４０１，「平衡法による
表面実装部品のはんだ付け性試験方法」）ははんだの濡
れ過程を定量的に測定でき、またはんだ付け性試験のみ
ならず濡れ現象の解析にも応用できるため、各種部品の
はんだ濡れ性やフラックスの性能評価等に広く用いられ
ている。
【００６０】その原理は、溶融はんだ中へ濡れ性を評価
したい試験片を垂直に浸漬し、試験片に作用する力の時
間変化（濡れ曲線）をエレクトロバランスセンサ（電子
天秤）により連続的に検出する。この際、はんだ濡れ性
指標には濡れ力および濡れ時間がある。濡れ力は、浸漬
開始から引き上げ直前までに基板に作用した力の最大値
（最大濡れ力：Ｆｍａｘ）とし、濡れ時間は浸漬開始か
ら（２／３）Ｆｍａｘに達するまでの時間とした。図４
にメニスコグラフ法濡れ曲線の代表例を示す。このとき
濡れ力は値が大きいほど、濡れ時間は短いほどはんだ濡
れ性は良いと判断される。（株）マルコム製ＳＰ−２を
用い、下記条件にてメニスコグラフ法評価を行い、得ら
れる濡れ力、濡れ時間の値にてはんだ濡れ性を評価す
る。
【００６１】この試験法を用いて求めた単位長さあたり
の濡れ力Ｆｍａｘが０．７ｍＮ／ｍｍ以上で、かつ２／
３Ｆ ｍａｘまでの濡れ時間Ｔが１．０Ｓ以下の場合に
良好なはんだ濡れ性を得ることができる。濡れ力Ｆｍａ
ｘが０．７ｍＮ／ｍｍ以下で、かつ２／３Ｆｍａｘまで
の濡れ時間Ｔ１が１．０Ｓ以上の場合は、転写・移行し
たＳｉがはんだ濡れ性を阻害する。
【００６２】 ・装置 ：（株）マルコム製、型式ＳＰ−２ ・はんだ浴組成 ：Ｓｎ６０ｗｔ％／Ｐｂ４０ｗｔ％共晶はんだ ・フラックス ：ＲＭＡタイプ ・浸漬速度 ：５［ｍｍ／ｍｉｎ］ ・引き離し速度 ：５［ｍｍ／ｍｉｎ］ ・浸漬深さ ：０．５［ｍｍ］ ・浸漬時間 ：１０［ｓ］ ・はんだ浴温度 ：２３５［℃］ ・試験片寸法 ：５ｍｍ幅×８ｍｍ長さ （参考製造例１）２５μｍ厚のポリイミドフィルム（東
レデュポン製カプトン１００Ｈ）を基材として、シリコ
ーン系粘着剤（東レダウコーニング製ＳＤ−４５８７
Ｌ）を用いた厚さ５μｍの粘着剤層を設けた耐熱性粘着
テープを作成した。この耐熱性粘着テープを、端子部に
一辺１６ＰｉｎタイプのＱＦＮが４個×４個に配列され
た銅製のリードフレーム（Ｃｕ−Ｌ／Ｆ）のアウターパ
ット側に貼り合わせた。このリードフレームのダイパッ
ド部分に半導体チップをエポキシフェノール系の銀ぺー
ストを用いて接着し、１８０℃にて１時間ほどキュアす
ることで固定した。
【００６３】つぎに、リードフレームは耐熱性粘着テー
プ側から真空吸引する形で２５０℃に加熱したヒートブ
ロックに固定し、さらにリードフレームの周辺部分をウ
インドクランパーにて押さえて固定した。これらを、６
０ＫＨｚワイヤボンダー（日本アビオニクス製）を用い
てφ２５μｍの金線（田中貴金属製ＧＬＤ−２５）にて
下記の条件でワイヤボンディングを行った。なお、すべ
てのボンディングを完了するのに約１時間を要した。
【００６４】ファーストボンディング加圧：３０ｇ ファーストボンディング超音波強度：２５ｍＷ ファーストボンディング印加時間：１００ｍｓｅｃ セカンドボンディング加圧：２００ｇ セカンドボンディング超音波強度：５０ｍＷ セカンドボンディング印加時間：５０ｍｓｅｃ さらにエポキシ系封止樹脂（日東電工製ＨＣ−３００）
により、これらをモールドマシン（ＴＯＷＡ製Ｍｏｄｅ
ｌ−Ｙ−ｓｅｒｉｓｅ）を用いて、１７５℃で、プレヒ
ート４０秒、インジェクション時間１１．５秒、キュア
時間１２０秒にてモールドした後、耐熱性テープを剥離
した。なお、さらに１７５℃にて３時間ほどポストモー
ルドキュアを行って樹脂を十分に硬化させた後、ダイサ
ーによって切断して、個々のＱＦＮタイプ半導体装置を
得た。
【００６５】このようにして得られたＱＦＮは、樹脂の
はみ出しもなく、またワイヤボンディングなどの各工程
も阻害なく実施することができた。但し、上記一連工程
においては、ワイヤボンディング工程でリードフレーム
の温度が約２５０℃となり、その結果、アウターパッド
に付着した汚染物質のＳｉ付着量が、１５９８ｍｇ／ｍ
2 となった。
【００６６】（参考製造例２）参考製造例１において、
銅製のリードフレーム（Ｃｕ−Ｌ／Ｆ）の代わりに、銅
リードフレーム上にＮｉ（１．０μｍ），Ｐｄ（０．１
μｍ），Ａｕ（０．０１μｍ）が順次めっきされたリー
ドフレーム（Ｎｉ／Ｐｄ−Ｌ／Ｆという）を用いること
以外は、参考製造例１と同様にしてＱＦＮタイプ半導体
装置を製造した。このようにして得られたＱＦＮは、樹
脂のはみ出しもなく、またワイヤボンディングなどの各
工程も阻害なく実施することができた。但し、上記一連
工程においては、ワイヤボンディング工程でリードフレ
ームの温度が約２５０℃となり、その結果、アウターパ
ッドに付着した汚染物質のＳｉ付着量が、３２ｍｇ／ｍ
2となった。
【００６７】（参考試験例） （１）熱処理温度とリードフレーム上のＳｉ付着量との
関係 Ｃｕ−Ｌ／ＦおよびＮｉ／Ｐｄ−Ｌ／Ｆの各Ｌ／Ｆ両面
に耐熱性粘着テープ（シリコーン系粘着テープ）を貼り
付け、所定温度で２時間大気中で熱処理後、シリコーン
粘着テープを剥離し、蛍光Ｘ線装置によりＬ／Ｆ上に付
着したＳｉ付着量（ｍｇ／ｍ2 ）を分析した。得られた
分析結果を図５に示す。なお、Ｓｉ付着量（ｍｇ／ｍ
2 ）は測定ｎ数４の平均値を採用した。
【００６８】その結果、Ｃｕ−Ｌ／Ｆでは２００℃以上
で急激にＳｉ付着量が増加した。なお、熱処理温度２１
０℃以上のものではＬ／Ｆ表面を指で触るとタックがあ
った。また、Ｎｉ／ＰｄＬ／Ｆ では２００℃以上でＳ
ｉ付着量が増加し始めた。
【００６９】（２）熱処理温度とメニスコグラフ法はん
だ濡れ性との関係 Ｃｕ−Ｌ／ＦおよびＮｉ／Ｐｄ−Ｌ／Ｆの各Ｌ／Ｆ両面
に耐熱性粘着テープ（シリコーン系粘着テープ）を貼り
付け、所定温度で２時間大気中で熱処理後シリコーン粘
着テープを剥離し、所定の寸法（５ｍｍ幅×８ｍｍ長
さ）の試料片に切断後メニスコグラフ法評価を行った。
この際、Ｃｕ−Ｌ／Ｆは性質として酸化しやすくそのま
まの状態ではメニスコグラフ法評価が不可能であるた
め、メニスコグラフ法評価前に酸洗いによる前処理を行
った。一方、Ｎｉ／Ｐｄ−Ｌ／Ｆについてはシリコーン
粘着テープ剥離後そのままの状態でメニスコグラフ法評
価を行った。
【００７０】前記の表１に示す電解はんだめっき工程の
うち順序１〜４を今回のメニスコグラフ法の前処理とし
て行った。各評価Ｌ／Ｆで得られた濡れ力・濡れ時間を
図６に示す（（ａ）はＣｕ−Ｌ／Ｆ、（ｂ）はＮｉ／Ｐ
ｄ−Ｌ／Ｆ）。なお、濡れ力・濡れ時間の値には測定ｎ
数４の平均値を採用した。
【００７１】Ｃｕ−Ｌ／ＦおよびＮｉ／Ｐｄ−Ｌ／Ｆ
ともに熱処理温度２００℃までは濡れ力３．５ｍＮ以上
および濡れ時間１．０ｓ以下の値が得られた。以下この
条件をはんだ濡れ性良好レベルと判断する。Ｃｕ−Ｌ／
Ｆでは２１０℃でははんだが全く濡れなくなった（はん
だ未着：濡れ力０）。このとき、２１０℃以上酸洗いに
よる前処理でシリコーン粘着剤が残存していた。Ｎｉ／
Ｐｄ−Ｌ／Ｆでは２００℃以上ではんだ濡れ性が低下し
始め、３００℃ではんだ未着となる。
【００７２】（３）Ｓｉ付着量とはんだ濡れ性との関係 上記（１）項で求めた熱処理温度とＳｉ付着量との関
係、および（２）項で求めた熱処理温度とはんだ濡れ性
との関係から、粘着剤（Ｓｉ）付着量とはんだ濡れ性
（濡れ力，濡れ時間）の対応を図７にプロットした
（（ａ）はＣｕ−Ｌ／Ｆ、（ｂ）はＮｉ／Ｐｄ−Ｌ／
Ｆ）。
【００７３】良好なはんだ濡れ性（濡れ力３．５ｍＮ以
上、濡れ時間１．０ｓ以下）を得るための許容Ｓｉ付着
量は、Ｎｉ／Ｐｄ−Ｌ／Ｆについては２０ｍｇ／ｍ2 以
下であった。このＳｉ付着量条件を満たす最大加熱温度
は２００℃であった。一方Ｃｕ−Ｌ／ＦについてはＳｉ
付着量１００ｍｇ／ｍ2 以下であり、このＳｉ付着量条
件を満たす最大加熱温度はＮｉ／Ｐｄ−Ｌ／Ｆと同様に
２００℃であった。
【００７４】（実施例１）参考製造例２で得られた半導
体装置（Ｎｉ／Ｐｄ−Ｌ／Ｆタイプ）を用いて、下記条
件にてＬ／Ｆ面にＡｒプラズマ処理を８分間施した。そ
の結果、アウターパッドに付着した汚染物質のＳｉ付着
量が、１０ｍｇ／ｍ2 になった。その後、直ちにメニス
コグラフ法評価を行ったところ、何れについても、はん
だ濡れ性を大幅に改善できた。
【００７５】 ・装置 ：九州松下電器（株）製、型式ＰＣ３２Ｐ−Ｍ ・Ａｒガス流量 ：５ｍｌ／ｍｉｎ ・プラズマ出力 ：５００Ｗ ・モード ：ＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ） （実施例２）参考製造例１〜２で得られた半導体装置
（Ｃｕ−Ｌ／ＦタイプおよびＮｉ／Ｐｄ−Ｌ／Ｆタイ
プ）を用いる一方で、アルカリ液（メテックスＳ‐１７
０７，日本マクダミッド（株）製：液体状）を濃度１０
ｖｏｌ％で調製し、浴温度６０℃で１時間、各々の半導
体装置を浸漬処理してシリコーン粘着剤を除去した。そ
の結果、アウターパッドに付着した汚染物質のＳｉ付着
量が、それぞれ８８ｍｇ／ｍ2 と４ｍｇ／ｍ2 になっ
た。その後、直ちにメニスコグラフ法評価を行ったとこ
ろ、何れについても、はんだ濡れ性を大幅に改善でき
た。
【００７６】また、Ｃｕ−Ｌ／Ｆタイプについては、前
記の表１に示す酸性クリーナ、ソフトエッチング、酸洗
い工程にて前処理後、ホウフッ化物浴での光沢系電解は
んだめっき工程にて良好なはんだめっき性が得られた。
【００７７】（実施例３）参考製造例１〜２において、
ダイサーによる切断前のＬ／Ｆが付いた半導体装置（Ｃ
ｕ−Ｌ／ＦタイプおよびＮｉ／Ｐｄ−Ｌ／Ｆタイプ）を
用いる一方で、アルカリ液（パクナエレクターＮ−１，
ユケン工業（株）製：粉末状）を濃度１００ｇ／ｌで調
製し、陰極に各々の半導体装置のＬ／Ｆを、陽極にカー
ボン電極をつなげ、浴温度６０℃，電流密度５Ａ／ｄｍ
2 で５秒間電解脱脂処理を施して、シリコーン粘着剤を
除去した。その結果、アウターパッドに付着した汚染物
質のＳｉ付着量が、それぞれ５ｍｇ／ｍ2 と２ｍｇ／ｍ
2 になった。その後、直ちにメニスコグラフ法評価を行
ったところ、何れについても、はんだ濡れ性を大幅に改
善できた。
【００７８】また、Ｃｕ−Ｌ／Ｆタイプについては、前
記の表１に示す酸性クリーナ、ソフトエッチング、酸洗
い工程にて前処理後、ホウフッ化物浴での光沢系電解は
んだめっき工程にて良好なはんだめっき性が得られた。
【００７９】（実施例４〜５）参考製造例１〜２におい
て、ワイヤボンディング工程の設定温度を１８０℃に代
える以外は、参考製造例１〜２と同様にしてＱＦＮタイ
プ半導体装置を製造した。このようにして得られたＱＦ
Ｎは、樹脂のはみ出しもなく、またワイヤボンディング
などの各工程も阻害なく実施することができた。その
際、何れの工程においてもリードフレームが２００℃を
超えることがなく、その結果、アウターパッドに付着し
た汚染物質のＳｉ付着量が、それぞれ９５ｍｇ／ｍ2 と
２０ｍｇ／ｍ2 となった。
【００８０】このようにして得られた半導体装置につい
て、メニスコグラフ法評価を行ったところ、何れについ
ても、はんだ濡れ性を大幅に改善できた。
【図面の簡単な説明】
【図１】本発明に用いられる半導体装置の製造方法の一
例を示す工程図
【図２】本発明におけるリードフレームの一例を示す図
であり、（ａ）は正面図、（ｂ）は要部拡大図、（ｃ）
は樹脂封止後の状態を示す底面図
【図３】本発明における樹脂封止工程の一例を示す縦断
面図
【図４】メニスコグラフ法を用いたはんだ濡れ性評価を
説明するための説明図
【図５】実施例における熱処理温度とケイ素原子付着量
との関係を示すグラフ
【図６】実施例における熱処理温度と濡れ性との関係を
示すグラフ
【図７】実施例におけるケイ素原子付着量と濡れ性との
関係を示すグラフ
【符号の説明】
１０ リードフレーム １１ａ 開口 １１ｂ 端子部 １１ｃ ダイパッド １５ 半導体チップ １５ａ 電極パッド １６ ボンディングワイヤ １７ 封止樹脂 ２０ 粘着テープ ２１ 封止された構造物 ２１ａ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 名畑 憲兼 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 高野 均 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 古田 喜久 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 種ヶ嶋 貞利 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5F044 KK01 LL01 QQ06

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 シリコーン系粘着剤に由来する汚染物質
    がアウターパッドに付着し、その汚染物質の付着量が蛍
    光Ｘ線分析によるケイ素原子の付着量で２０ｍｇ／ｍ2
    以下である半導体装置を用いて、配線基板へのはんだ付
    けを行う工程を含む半導体装置の実装方法。
  2. 【請求項２】 シリコーン系粘着剤に由来する汚染物質
    が銅製のアウターパッドに付着し、その汚染物質の付着
    量が蛍光Ｘ線分析によるケイ素原子の付着量で１００ｍ
    ｇ／ｍ2 以下である半導体装置を用いて、そのアウター
    パッドを酸洗浄する工程と、酸洗浄したアウターパッド
    をはんだメッキする工程と、はんだメッキした半導体装
    置を配線基板へはんだ付けする工程とを含む半導体装置
    の実装方法。
  3. 【請求項３】 前記半導体装置が、プラズマエッチング
    処理又はアルカリ電解処理により前記汚染物質が洗浄さ
    れたものである請求項１又は２に記載の半導体装置の実
    装方法。
  4. 【請求項４】 前記半導体装置が、耐熱性粘着テープを
    貼り合わせた金属製のリードフレームのダイパッド上に
    半導体チップをボンディングする搭載工程と、前記リー
    ドフレームの端子部先端と前記半導体チップ上の電極パ
    ッドとをボンディングワイヤで電気的に接続する結線工
    程と、封止樹脂により半導体チップ側を片面封止する封
    止工程とを含み、前記リードフレームの温度を常に２０
    ０℃以下に制御する製造方法によって製造されたもので
    ある請求項１又は２に記載の半導体装置の実装方法。
  5. 【請求項５】 シリコーン系粘着剤に由来する汚染物質
    がアウターパッドに付着し、その汚染物質の付着量が蛍
    光Ｘ線分析によるケイ素原子の付着量で２０ｍｇ／ｍ2
    以下である半導体装置。
  6. 【請求項６】 シリコーン系粘着剤に由来する銅製のア
    ウターパッドに付着し、その汚染物質の付着量が蛍光Ｘ
    線分析によるケイ素原子の付着量で１００ｍｇ／ｍ2 以
    下である半導体装置。
JP2000362669A 2000-11-29 2000-11-29 半導体装置の実装方法 Pending JP2002164387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000362669A JP2002164387A (ja) 2000-11-29 2000-11-29 半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000362669A JP2002164387A (ja) 2000-11-29 2000-11-29 半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JP2002164387A true JP2002164387A (ja) 2002-06-07

Family

ID=18833905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000362669A Pending JP2002164387A (ja) 2000-11-29 2000-11-29 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2002164387A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004224857A (ja) * 2003-01-21 2004-08-12 Lintec Corp 電子デバイス用粘着テープ
JP2012109529A (ja) * 2010-09-16 2012-06-07 Hitachi Cable Ltd 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004224857A (ja) * 2003-01-21 2004-08-12 Lintec Corp 電子デバイス用粘着テープ
JP4553553B2 (ja) * 2003-01-21 2010-09-29 リンテック株式会社 電子デバイス用粘着テープ
JP2012109529A (ja) * 2010-09-16 2012-06-07 Hitachi Cable Ltd 半導体発光素子搭載用基板、及びそれを用いた半導体発光装置

Similar Documents

Publication Publication Date Title
KR0135609B1 (ko) 반도체 장치 및 그 제조방법
US7235888B2 (en) Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
JP6494802B2 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
US20060001132A1 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP2000031365A (ja) 選択的なパラジウムめっきを有するリ―ドフレ―ム
US20080012101A1 (en) Semiconductor Package Having Improved Adhesion and Solderability
JP2005072343A (ja) 半導体装置製造用接着シート
US6995042B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
JPH0846116A (ja) リードフレーム及びその製造方法
US9806006B2 (en) Etch isolation LPCC/QFN strip
JP2002164387A (ja) 半導体装置の実装方法
CN104282609B (zh) 用于装配电路载体的方法
JP3618316B2 (ja) 半導体装置の製造方法
CN113937000A (zh) 半导体装置的制造方法
JP2003179092A (ja) 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
JP2012182392A (ja) 半導体装置の製造方法
JP4698080B2 (ja) 回路装置の製造方法
EP2636712A1 (en) Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device
JP4206410B2 (ja) 半導体装置の製造方法
JP2002226794A (ja) 耐熱性粘着テープおよび半導体装置の製造方法
JP4570190B2 (ja) 配線基板
JP3600130B2 (ja) 回路装置の製造方法
JPS634710B2 (ja)