JP2002164292A - Compound semiconductor substrate and method of manufacturing the same - Google Patents
Compound semiconductor substrate and method of manufacturing the sameInfo
- Publication number
- JP2002164292A JP2002164292A JP2000362495A JP2000362495A JP2002164292A JP 2002164292 A JP2002164292 A JP 2002164292A JP 2000362495 A JP2000362495 A JP 2000362495A JP 2000362495 A JP2000362495 A JP 2000362495A JP 2002164292 A JP2002164292 A JP 2002164292A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- intermediate layer
- substrate
- semiconductor substrate
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、一般式ＩｎxＧａy
ＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）で表される化合物半導体基板とそ
の製造方法に関する。BACKGROUND OF THE INVENTION The present invention relates to compounds of the general formula an In x Ga y
Al z N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦
The present invention relates to a compound semiconductor substrate represented by y ≦ 1, 0 ≦ z ≦ 1) and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ
＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）
で表される化合物半導体は、３族元素の組成により紫外
から赤色に対応する直接型のバンドギャップが調節可能
であるため、紫外から可視領域にわたる高効率の発光素
子用材料として利用可能である。また、これまで一般に
用いられているＳｉまたはＧａＡｓなどの半導体に比べ
て大きなバンドギャップを持つために、従来の半導体で
は動作できないような高温においても半導体としての特
性を有することを利用して、耐環境性に優れた電子素子
の作製が原理的に可能になる。BACKGROUND OF THE INVENTION In general formula In x Ga y Al z N (here, x
+ Y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1)
Since the direct type band gap corresponding to ultraviolet to red can be adjusted by the composition of the group 3 element, the compound semiconductor represented by formula (1) can be used as a material for a highly efficient light emitting element in the ultraviolet to visible region. Further, since it has a larger band gap than a semiconductor such as Si or GaAs which has been generally used so far, it has a property as a semiconductor even at a high temperature at which a conventional semiconductor cannot operate. In principle, it is possible to manufacture an electronic element having excellent environmental properties.
【０００３】ところで、該化合物半導体は、融点付近で
の蒸気圧が非常に高いため、大きな結晶を成長すること
が困難で、半導体素子作製のための基板として用いるこ
とができるような実用的な大きさの結晶が得られていな
い。このため、該化合物半導体は、サファイア、Ｓｉ
Ｃ、Ｓｉ等の該化合物半導体と類似の結晶構造をもち、
大きな結晶が作製可能な材料を基板として、この上にエ
ピタキシャル成長させることが一般的である。現在、こ
のような方法を用いることにより、比較的良質な該化合
物半導体が得られている。しかしながら、この場合で
も、基板材料と該化合物半導体との格子定数差、または
熱膨張係数差に由来する結晶欠陥を低減することが難し
く、該化合物半導体は、１０8ｃｍ-2程度またはそれ以
上の欠陥密度を有することが一般的である。The compound semiconductor has a very high vapor pressure near the melting point, so that it is difficult to grow a large crystal, and the compound semiconductor has a practical size that can be used as a substrate for manufacturing a semiconductor element. No crystals were obtained. Therefore, the compound semiconductor is sapphire, Si
It has a crystal structure similar to that of the compound semiconductor such as C or Si,
It is general to epitaxially grow a material on which a large crystal can be produced as a substrate. At present, by using such a method, a relatively high-quality compound semiconductor is obtained. However, even in this case, it is difficult to reduce a crystal defect derived from a lattice constant difference between a substrate material and the compound semiconductor or a difference in thermal expansion coefficient, and the compound semiconductor has a density of about 10 8 cm −2 or more. It is common to have a defect density.
【０００４】ところで近年、高密度に結晶欠陥を有する
該化合物半導体をもとにして、欠陥密度を低減した該化
合物半導体を製造する方法が、広く研究されている（た
とえば、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３６巻、Ｌ
８９９ページ、１９９７年）。具体的には、欠陥密度が
高い該化合物半導体上を微細な開口部を残してＳｉＯ2
マスクパターンで覆い、この上にさらに２回目の結晶成
長を行なうという方法などが挙げられる。この方法で
は、２回目の結晶成長では開口部から結晶成長が起こ
り、やがてマスク上にも結晶が広がり、一面において平
坦な該化合物半導体が得られる。２回目の結晶成長では
下地結晶よりも欠陥密度の低減した結晶が得られる。In recent years, a method of manufacturing a compound semiconductor having a reduced defect density based on the compound semiconductor having a high-density crystal defect has been widely studied (for example, Jpn. J. Appl. Phys.36, L
899, 1997). Specifically, SiO 2 is formed on the compound semiconductor having a high defect density while leaving a fine opening.
For example, there is a method of covering with a mask pattern and further performing a second crystal growth thereon. According to this method, in the second crystal growth, crystal growth occurs from the opening, and eventually the crystal spreads on the mask, and the compound semiconductor which is flat on one surface is obtained. In the second crystal growth, a crystal having a lower defect density than the base crystal is obtained.
【０００５】ただし、このような方法で該化合物半導体
中の欠陥密度は低減できるものの、基板材料と該化合物
半導体の熱膨張係数の差により、該化合物半導体の結晶
成長後、結晶にクラックが入る、または結晶に反りが生
じることにより、通常の半導体加工プロセスが困難であ
るなどの問題があった。[0005] However, although the defect density in the compound semiconductor can be reduced by such a method, cracks occur in the crystal after the crystal growth of the compound semiconductor due to the difference in thermal expansion coefficient between the substrate material and the compound semiconductor. Or, there has been a problem that a normal semiconductor processing process is difficult due to warpage of the crystal.
【０００６】一方、これらの問題は、該化合物半導体が
異なる材料よりなる基板上に成長することによるもので
あるため、該化合物半導体を結晶成長後に基板から分離
し、自立している該化合物半導体結晶を得る試みも行な
われている。たとえば、ＧａＡｓ基板を用いて、該化合
物半導体を成長した後、ＧａＡｓ基板をエッチングによ
り取り除き、該化合物半導体の単独基板を作製する方法
が提案されている（特開２０００−１２９００号公
報）。具体的にはＧａＡｓ（１１１）基板に点状の開口
部を有するＳｉ3Ｎ4マスクパターンを施し、この上にハ
イドライド気相成長法（以下、ＨＶＰＥ法と記すことが
ある）にてＧａＮを成長させた後、ＧａＡｓ基板を王水
にてエッチングして除去し、さらに研磨してＧａＮ基板
を得る。ただし、ＧａＡｓは、高品質の該化合物半導体
を成長するのに必要な高温の条件では熱的に不安定であ
るので、ＧａＡｓの熱分解を避けるためには該化合物半
導体の成長を行なう温度を十分に高くできない。したが
って、高品質な結晶を得られないという問題がある。On the other hand, these problems are due to the fact that the compound semiconductor grows on a substrate made of a different material. Attempts have also been made to obtain For example, a method has been proposed in which, after a compound semiconductor is grown using a GaAs substrate, the GaAs substrate is removed by etching to produce a single substrate of the compound semiconductor (JP-A-2000-12900). Specifically, a GaAs (111) substrate is provided with a Si 3 N 4 mask pattern having a point-like opening, and GaN is grown thereon by hydride vapor phase epitaxy (hereinafter sometimes referred to as HVPE). After that, the GaAs substrate is removed by etching with aqua regia and further polished to obtain a GaN substrate. However, GaAs is thermally unstable under the high temperature conditions required to grow a high-quality compound semiconductor, so that the temperature at which the compound semiconductor is grown must be sufficiently high to avoid thermal decomposition of GaAs. Cannot be high. Therefore, there is a problem that high quality crystals cannot be obtained.
【０００７】[0007]
【発明が解決しようとする課題】本発明の目的は、欠陥
が低減された、自立しているＩｎxＧａyＡｌzＮ（ただ
し、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１）で表される化合物半導体基板とその製造方法を提
供することにある。The object of the present invention is to solve the above, the defects are reduced, free standing In x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1 , 0 ≦ z
≦ 1) and a method for manufacturing the same.
【０００８】[0008]
【課題を解決するための手段】本発明者らは、このよう
な状況をみて鋭意検討の結果、中間層を形成した基板上
に特定の構造の化合物半導体を成長した後に中間層を取
り去ることにより、大面積かつ自立している該化合物半
導体が得られること、およびこのようにして得られた該
化合物半導体をもとに、欠陥の低減された該化合物半導
体が成長可能なことを見出し、本発明に至った。Means for Solving the Problems The present inventors have made intensive studies in view of such a situation, and as a result, after growing a compound semiconductor having a specific structure on a substrate on which an intermediate layer is formed, the intermediate layer is removed. The present invention has found that the compound semiconductor having a large area and being independent can be obtained, and that the compound semiconductor with reduced defects can be grown based on the compound semiconductor thus obtained. Reached.
【０００９】すなわち、本発明は、〔１〕一般式Ｉｎx
ＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、
０≦ｙ≦１、０≦ｚ≦１）で表され、網目状構造を有
し、自立している化合物半導体基板に係るものである。
さらに、本発明は、〔２〕前記〔１〕に記載の化合物半
導体基板上に形成されてなる、網目状構造を持たない一
般式ＩｎuＧａvＡｌwＮ（ただし、ｕ＋ｖ＋ｗ＝１、０
≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で表される化合物
半導体基板に係るものである。That is, the present invention relates to [1] the general formula In x
Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,
0 ≦ y ≦ 1, 0 ≦ z ≦ 1) The present invention relates to a self-supporting compound semiconductor substrate having a network structure.
Furthermore, the present invention provides [2] the composed formed on a compound semiconductor substrate according to [1], the general formula does not have a network structure In u Ga v Al w N (provided that, u + v + w = 1,0
≦ u ≦ 1, 0 ≦ v ≦ 1, 0 ≦ w ≦ 1).
【００１０】また、本発明は、〔３〕基板の上に中間層
を積層する工程、該中間層の上に一般式ＩｎxＧａyＡｌ
zＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦
１、０≦ｚ≦１）で表される化合物半導体を積層する工
程、該中間層を取り除く工程、をこの順に有することを
特徴とする一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ
＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表
され、網目状構造を有し、自立している化合物半導体基
板の製造方法に係るものである。Further, the present invention is (3) a step of laminating an intermediate layer on a substrate, the formula on the intermediate layer an In x Ga y Al
z N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦
1, 0 ≦ z ≦ 1 laminating a compound semiconductor represented by), the general formula In x Ga y Al z N (but which is characterized by having the step of removing the intermediate layer, in this order, x + y
+ Z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and relates to a method for manufacturing a self-supporting compound semiconductor substrate having a network structure.
【００１１】さらに、本発明は、〔４〕基板の上に中間
層を積層する工程、該中間層の上に、離散的構造を有す
るマスクパターンを積層する工程、該マスクパターンの
上に一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝
１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される
化合物半導体を積層する工程、該マスクパターンと該中
間層を取り除く工程、をこの順に有することを特徴とす
る一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝
１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表され、
網目状構造を有し、自立している化合物半導体基板の製
造方法に係るものである。[0011] The present invention further provides: [4] a step of laminating an intermediate layer on a substrate, a step of laminating a mask pattern having a discrete structure on the intermediate layer, and a general formula on the mask pattern. In x Ga y Al z N (provided that, x + y + z =
1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and a step of removing the mask pattern and the intermediate layer. formula for In x Ga y Al z N (provided that, x + y + z =
1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1),
The present invention relates to a method for manufacturing a self-supporting compound semiconductor substrate having a network structure.
【００１２】さらに、本発明は、〔５〕基板の上に中間
層を積層する工程、該中間層の上に一般式ＩｎxＧａyＡ
ｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ
≦１、０≦ｚ≦１）で表される化合物半導体を積層する
工程、該化合物半導体の上に網目状構造を有するマスク
パターンを積層する工程、該中間層が露出するまで該化
合物半導体をエッチングする工程、該中間層を取り除く
工程、をこの順に有することを特徴とする一般式Ｉｎx
ＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、
０≦ｙ≦１、０≦ｚ≦１）で表され、網目状構造を有
し、自立している化合物半導体基板の製造方法に係るも
のである。Furthermore, the present invention includes the steps of laminating the intermediate layer on the [5] substrate, the formula on the intermediate layer an In x Ga y A
l z N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y
≦ 1, 0 ≦ z ≦ 1), a step of stacking a mask pattern having a network structure on the compound semiconductor, and etching the compound semiconductor until the intermediate layer is exposed. formula in x, characterized in that it comprises the step of step of removing the layer between intermediate, in this order
Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,
0 ≦ y ≦ 1, 0 ≦ z ≦ 1) The present invention relates to a method for manufacturing a self-supporting compound semiconductor substrate having a network structure.
【００１３】[0013]
【発明の実施の形態】本発明の化合物半導体基板の製造
方法は、中間層を形成した基板上に該化合物半導体を形
成する際に、該化合物半導体を網目状の構造とすること
を特徴とする。このような構造とすることで、大面積の
基板を用いても効率よく中間層を取り去ることが可能で
あり、高品質の該化合物半導体を得ることが可能であ
る。さらに、このようにして得られた該化合物半導体を
基板として結晶成長を行なうことにより、欠陥が低減さ
れた自立している該化合物半導体を得ることができる。BEST MODE FOR CARRYING OUT THE INVENTION The method of manufacturing a compound semiconductor substrate according to the present invention is characterized in that, when the compound semiconductor is formed on a substrate on which an intermediate layer is formed, the compound semiconductor has a network structure. . With such a structure, the intermediate layer can be efficiently removed even when a large-area substrate is used, and a high-quality compound semiconductor can be obtained. Further, by performing crystal growth using the thus obtained compound semiconductor as a substrate, a freestanding compound semiconductor with reduced defects can be obtained.
【００１４】本発明の化合物半導体基板の製造方法は、
基板の上に中間層を積層する工程、該中間層の上に一般
式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦
ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される化合物半
導体を積層する工程、該中間層を取り除く工程、をこの
順に有することを特徴とする。また、本発明の化合物半
導体基板の製造方法は、基板の上に中間層を積層する工
程、該中間層の上に、離散的構造を有するマスクパター
ンを積層する工程、該マスクパターンの上に一般式Ｉｎ
xＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１）で表される化合物半導体
を積層する工程、該マスクパターンと該中間層を取り除
く工程、をこの順に有することを特徴とする。このよう
にして得られる本発明の化合物半導体基板は、一般式Ｉ
ｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦
１、０≦ｙ≦１、０≦ｚ≦１）で表され、網目状構造を
有し、自立していることを特徴とする。さらに、本発明
の化合物半導体基板は、前記の化合物半導体基板上に形
成されてなる、網目状構造を持たない一般式ＩｎuＧａv
ＡｌwＮ（ただし、ｕ＋ｖ＋ｗ＝１、０≦ｕ≦１、０≦
ｖ≦１、０≦ｗ≦１）で表される化合物半導体基板であ
る。The method for producing a compound semiconductor substrate according to the present invention comprises:
Laminating an intermediate layer on a substrate, the formula on the intermediate layer In x Ga y Al z N (provided that, x + y + z = 1,0 ≦
(x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1). A step of stacking compound semiconductors and a step of removing the intermediate layer are provided in this order. Further, the method for manufacturing a compound semiconductor substrate of the present invention includes a step of laminating an intermediate layer on the substrate, a step of laminating a mask pattern having a discrete structure on the intermediate layer, Formula In
x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦
1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and a step of removing the mask pattern and the intermediate layer. The compound semiconductor substrate of the present invention thus obtained has the general formula I
n x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦
1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), has a network structure, and is self-supporting. Further, a compound semiconductor substrate of the present invention is formed by forming in said compound semiconductor substrate, no network structure formula an In u Ga v
Al w N (however, u + v + w = 1, 0 ≦ u ≦ 1, 0 ≦
It is a compound semiconductor substrate represented by v ≦ 1, 0 ≦ w ≦ 1).
【００１５】本発明の化合物半導体基板の製造方法に用
いることができる基板は、高品質な該化合物半導体を得
るための成長条件で安定であることが好ましい。具体的
には、サファイア、ＳｉＣ、Ｓｉ等を用いることができ
る。特にサファイアは、ＳｉＣやＳｉに比較して、該化
合物半導体の結晶成長後の応力によるクラックの発生が
少なく、本発明に好適に用いることができる。本発明の
化合物半導体基板の製造方法に用いることができる中間
層は、基板と同様に高品質な該化合物半導体を得るため
の成長条件で安定であることが必要であるとともに、さ
らに該化合物半導体成長後、該化合物半導体に損傷を与
えることなく取り去ることができることが必要である。
該中間層としては、Ｓｉ、ＳｉＣ、ＺｎＯ、ＧａＡｓ、
ＬｉＧａＯ2、またはＬｉＡｌＯ2のいずれかの単体また
は複数の材料の混合物もしくは積層が挙げられ、Ｓｉ
Ｃ、Ｓｉ、ＺｎＯ等が好ましい。中間層を形成した後、
該化合物半導体を成長し、引き続き中間層をエッチング
により取り除き、該化合物半導体基板を得ることができ
る。この場合、中間層の膜厚が薄すぎるとエッチングの
進行速度が遅く、また、中間層の膜厚が厚すぎると、基
板として用いたサファイア等の特性が失われるため、中
間層の膜厚としては０．０１μｍ以上１００μｍ以下が
好ましく、０．０５μｍ以上１０μｍ以下がさらに好ま
しい。It is preferable that a substrate that can be used in the method for producing a compound semiconductor substrate of the present invention be stable under growth conditions for obtaining a high-quality compound semiconductor. Specifically, sapphire, SiC, Si, or the like can be used. In particular, sapphire has less occurrence of cracks due to stress after crystal growth of the compound semiconductor than SiC or Si, and can be suitably used in the present invention. The intermediate layer that can be used in the method of manufacturing a compound semiconductor substrate of the present invention needs to be stable under the growth conditions for obtaining a high-quality compound semiconductor as in the case of the substrate, and furthermore, needs to be capable of growing the compound semiconductor. It is necessary that the compound semiconductor can be removed later without damaging the compound semiconductor.
As the intermediate layer, Si, SiC, ZnO, GaAs,
LiGaO 2 , or LiAlO 2 , either alone or as a mixture or stack of a plurality of materials;
C, Si, ZnO and the like are preferable. After forming the intermediate layer,
By growing the compound semiconductor and subsequently removing the intermediate layer by etching, the compound semiconductor substrate can be obtained. In this case, if the thickness of the intermediate layer is too small, the progress of the etching is slow, and if the thickness of the intermediate layer is too large, the properties of sapphire and the like used as the substrate are lost. Is preferably from 0.01 μm to 100 μm, more preferably from 0.05 μm to 10 μm.
【００１６】ところで、該化合物半導体を成長した後、
中間層をエッチングする場合、該化合物半導体が従来の
ように基板に一様に形成されていると、エッチングは基
板の全面で一様には進まずに周辺部から進行し、中間層
のエッチングには長い時間を要するか、または不完全と
なり、基板からの剥離が不十分となるため、良好な結晶
を得ることができない。By the way, after growing the compound semiconductor,
When the intermediate layer is etched, if the compound semiconductor is uniformly formed on the substrate as in the related art, the etching does not proceed uniformly on the entire surface of the substrate, but proceeds from the peripheral portion, and the etching of the intermediate layer proceeds. Takes a long time or becomes incomplete, resulting in insufficient peeling from the substrate, so that good crystals cannot be obtained.
【００１７】一方、本発明では、エッチングの起こる領
域を多数設けることにより、エッチングを迅速かつ基板
全面で均一に行なうことができる。エッチングの起こる
領域を多数設ける手段として、選択成長技術を用いるこ
とができる。まず、基板上に中間層を形成した後、選択
成長用のマスクパターンを作製する。パターンの形状と
しては開口部が一方向のストライプ、点状などの場合、
開口部より成長した結晶は離散的になる。これに対し、
少なくとも異なる二方向以上のストライプの開口部を有
する、または、マスクパターンが島状となっている場合
では、成長した結晶が面内において連続的なものとな
る。On the other hand, in the present invention, by providing a large number of regions where etching occurs, etching can be performed quickly and uniformly over the entire surface of the substrate. As a means for providing a large number of regions where etching occurs, a selective growth technique can be used. First, after forming an intermediate layer on a substrate, a mask pattern for selective growth is prepared. As for the shape of the pattern, when the opening is a stripe in one direction, point-like, etc.,
Crystals grown from the openings are discrete. In contrast,
In the case where at least two different directions of stripe openings are present or the mask pattern has an island shape, the grown crystal becomes continuous in the plane.
【００１８】選択成長では、成長温度、成長圧力、原料
濃度等の成長条件を変化させることにより膜厚方向（垂
直方向）および面内方向（横方向）の成長速度を制御す
ることが可能である。すでに述べた選択成長を利用し
て、該化合物半導体の欠陥密度を低減する場合には、平
坦な表面を得るために面内方向の成長速度が大きい成長
条件を選ぶ必要がある。これに対し、本発明では膜厚方
向に成長速度が大きくなる成長条件を選ぶことにより、
マスクパターンを覆うことなく厚い該化合物半導体を得
ることができる。In the selective growth, the growth rate in the film thickness direction (vertical direction) and the in-plane direction (lateral direction) can be controlled by changing the growth conditions such as the growth temperature, the growth pressure, and the raw material concentration. . In the case where the defect density of the compound semiconductor is reduced by utilizing the selective growth described above, it is necessary to select a growth condition in which the growth rate in the in-plane direction is high in order to obtain a flat surface. On the other hand, in the present invention, by selecting a growth condition in which the growth rate increases in the film thickness direction,
A thick compound semiconductor can be obtained without covering the mask pattern.
【００１９】エッチングによりマスクおよび中間層を取
り除くことにより、サファイア等の基板を分離でき、自
立している該化合物半導体が得られる。得られた該化合
物半導体には空洞はあるが、面積は用いたサファイア基
板と同程度である。さらに、得られた自立している該化
合物半導体を用いて、面内方向に成長速度の大きい成長
条件で成長を行なうことにより、空洞のない該化合物半
導体結晶が容易に得られる。得られた結晶は、該化合物
半導体用の基板として用いることができる。By removing the mask and the intermediate layer by etching, the substrate such as sapphire can be separated, and the self-supporting compound semiconductor can be obtained. Although the obtained compound semiconductor has a cavity, the area is almost the same as that of the sapphire substrate used. Furthermore, by using the obtained self-supporting compound semiconductor and growing under a growth condition with a high growth rate in the in-plane direction, the compound semiconductor crystal without a cavity can be easily obtained. The obtained crystal can be used as a substrate for the compound semiconductor.
【００２０】マスクパターンの材質としては、Ｓｉ
Ｏ2、Ｗ、Ｎｉ、Ｃｒなど該化合物の成長雰囲気におい
て安定な材料が挙げられる。これらの材料を単独または
複数の材料の混合物または積層として用いることができ
る。マスクパターンは、薄すぎると強度が弱く、厚すぎ
ると基板材料との熱膨張差により剥がれることがあるた
め、マスクパターンの厚さとしては、０．００１μｍ以
上１００μｍ以下が好ましく、０．０１μｍ以上１０μ
ｍ以下がさらに好ましい。The material of the mask pattern is Si
Materials that are stable in the growth atmosphere of the compound, such as O 2 , W, Ni, and Cr, may be used. These materials can be used alone or as a mixture or a laminate of a plurality of materials. If the mask pattern is too thin, the strength is weak, and if it is too thick, the mask pattern may be peeled off due to a difference in thermal expansion with the substrate material. Therefore, the thickness of the mask pattern is preferably 0.001 μm to 100 μm, and 0.01 μm to 10 μm.
m or less is more preferable.
【００２１】Ｓｉ上にＳｉＯ2でマスクパターンを形成
し、該化合物半導体の選択成長を行なった例は、Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３７巻、Ｌ９６６ペー
ジ、１９９８年などに報告されている。An example in which a mask pattern is formed on Si from SiO 2 and the compound semiconductor is selectively grown is described in Jp.
n. J. Appl. Phys. 37, L966, 1998.
【００２２】また、本発明の化合物半導体基板の製造方
法の別の実施態様として、基板の上に中間層を積層する
工程、該中間層の上に一般式ＩｎxＧａyＡｌzＮ（ただ
し、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１）で表される化合物半導体を積層する工程、該化合
物半導体の上に網目状構造を有するマスクパターンを積
層する工程、該中間層が露出するまで該化合物半導体を
エッチングする工程、該中間層を取り除く工程、をこの
順に有することを特徴とする。このようにして得られる
化合物半導体基板は、一般式ＩｎxＧａyＡｌzＮ（ただ
し、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１）で表され、網目状構造を有し、自立していること
を特徴とする。選択成長技術を用いない場合において
も、中間層上に成長させた該化合物半導体に、成長後中
間層が露出するまで穴を空け、中間層のエッチングが起
こる場所を多数設ける方法を用いることができる。Further, as another embodiment of the compound semiconductor substrate manufacturing method of the present invention, the step of laminating the intermediate layer on the substrate, the formula on the intermediate layer In x Ga y Al z N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z
≦ 1) laminating a compound semiconductor represented by ≦ 1), laminating a mask pattern having a network structure on the compound semiconductor, etching the compound semiconductor until the intermediate layer is exposed, the intermediate layer , In this order. A compound semiconductor substrate thus obtained has the general formula In x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z
.Ltoreq.1), has a network structure, and is self-supporting. Even when the selective growth technique is not used, a method may be used in which a hole is formed in the compound semiconductor grown on the intermediate layer until the intermediate layer is exposed after growth, and a large number of places where the etching of the intermediate layer occurs are provided. .
【００２３】[0023]
【実施例】次に、実施例を挙げて本発明をさらに詳細に
説明するが、本発明はこれに限定されるものではない。 実施例１ サファイア（０００１）基板上に中間層としてＳｉを
０．１μｍ成膜する。この上にＳｉＯ2によりマスクパ
ターンを形成する。マスクパターンの形状としては図１
に示す正六角形の島状のＳｉＯ2が規則正しく並んだも
のを用いる。この上に有機金属気相成長法（以下、ＭＯ
ＶＰＥ法と記すことがある）により、該化合物半導体の
成長を行なう。Next, the present invention will be described in more detail with reference to examples, but the present invention is not limited to these examples. Example 1 A 0.1 μm-thick Si film is formed as an intermediate layer on a sapphire (0001) substrate. On this, a mask pattern is formed by SiO 2 . Figure 1 shows the shape of the mask pattern.
A regular hexagonal island-shaped SiO 2 shown in FIG. On top of this, metal organic chemical vapor deposition (hereinafter referred to as MO
The compound semiconductor is grown by a VPE method).
【００２４】まず、水素雰囲気中で中間層上にマスクパ
ターンを形成した基板を加熱し、成長温度である１０５
０℃にてアンモニアを供給し、引き続きトリメチルガリ
ウム（Ｇａ（ＣＨ3）3、以下、ＴＭＧと記すことがあ
る）およびトリメチルアルミニウム（Ａｌ（ＣＨ3）3、
以下、ＴＭＡと記すことがある）を供給し、ＡｌＧａＮ
を成長させる。引き続き、１０５０℃にて、再びトリメ
チルガリウムを供給し、ＧａＮの成長を行なう。このと
き、成長条件は、基板に垂直方向の成長速度が大きくな
る条件を選ぶ。First, a substrate having a mask pattern formed on an intermediate layer in a hydrogen atmosphere is heated to a growth temperature of 105 ° C.
Ammonia was supplied at 0 ° C., followed by trimethylgallium (Ga (CH 3 ) 3 , hereinafter sometimes referred to as TMG) and trimethylaluminum (Al (CH 3 ) 3 ,
Hereinafter, it may be referred to as TMA).
Grow. Subsequently, at 1050 ° C., trimethylgallium is supplied again to grow GaN. At this time, as the growth condition, a condition for increasing the growth rate in the direction perpendicular to the substrate is selected.
【００２５】図１に示すパターン上に、上記の成長を行
なった後のＡ−Ａ’の断面図を図２に示す。ＧａＮは、
Ｓｉ上に成長し、ＳｉＯ2の表面は露出している。Ｇａ
Ｎの成長後、基板をフッ酸に浸すことにより、ＳｉＯ2
マスクパターンおよびＳｉ中間層を取り除くことがで
き、ＧａＮ結晶よりサファイア基板を分離することがで
きる。FIG. 2 is a cross-sectional view taken along the line AA 'after the above-mentioned growth is performed on the pattern shown in FIG. GaN is
It grows on Si, and the surface of SiO 2 is exposed. Ga
After the growth of N, the substrate is immersed in hydrofluoric acid to produce SiO 2
The mask pattern and the Si intermediate layer can be removed, and the sapphire substrate can be separated from the GaN crystal.
【００２６】得られたＧａＮは、自立しており、網目状
構造を有している。網目状構造を有した自立しているＧ
ａＮにおいて、ハイドライド気相成長法または有機金属
気相成長法によりＧａＮの成長を行なうことにより、連
続した平坦平面を有する自立している基板を得ることが
できる。The obtained GaN is self-supporting and has a network structure. Free standing G with mesh structure
By growing GaN by hydride vapor phase epitaxy or metal organic vapor phase epitaxy in aN, a freestanding substrate having a continuous flat plane can be obtained.
【００２７】本実施例で述べた一連のプロセスを図３に
示す。図３（ａ）に示すサファイア基板上にＳｉ中間層
を形成すると図３（ｂ）となる。さらにＳｉＯ2で島状
のマスクパターンを形成すると図３（ｃ）となる。この
上にＧａＮの成長を行なうと、Ｓｉ上にはＧａＮが成長
し、ＳｉＯ2上にはＧａＮは成長せず、図３（ｄ）に示
すような成長が起こる。ＧａＮ成長後、基板をフッ酸に
浸すことにより、ＳｉＯ2マスク、Ｓｉ中間層を除去で
き、ＧａＮ結晶からサファイア基板を分離することがで
き、自立したＧａＮ結晶を得ることができる（図３
（ｅ））。得られたＧａＮ結晶は、網目状構造を有して
いるが、さらにＧａＮの成長を行なうことにより、平坦
なＧａＮ結晶が得られ、該化合物半導体の成長用基板と
して用いることができる。FIG. 3 shows a series of processes described in this embodiment. FIG. 3B shows a state in which a Si intermediate layer is formed on the sapphire substrate shown in FIG. Further, when an island-shaped mask pattern is formed by SiO 2 , the result is as shown in FIG. When GaN is grown on this, GaN grows on Si, and GaN does not grow on SiO 2 , and growth as shown in FIG. 3D occurs. After the GaN growth, the substrate can be immersed in hydrofluoric acid to remove the SiO 2 mask and the Si intermediate layer, to separate the sapphire substrate from the GaN crystal, and to obtain a freestanding GaN crystal (FIG. 3).
(E)). Although the obtained GaN crystal has a network structure, a flat GaN crystal is obtained by further growing GaN, and can be used as a substrate for growing the compound semiconductor.
【００２８】図３（ｅ）で得られる網目状構造を有する
自立しているＧａＮ結晶は、Ｓｉ中間層上に成長してお
り、基板材料とＧａＮの格子定数差、または熱膨張係数
差に由来する結晶欠陥が発生する。網目状構造を有する
自立しているＧａＮ結晶にさらにＧａＮを成長した場
合、図３（ｆ）に示すような平坦なＧａＮ結晶になる
が、空洞が存在していた部分に成長したＧａＮは基板結
晶上に成長したものではないため、欠陥密度の低減され
た結晶が得られ、図３（ｆ）に示す自立している平坦な
ＧａＮ結晶は、該化合物半導体成長用基板に適してい
る。また、図３（ｅ）で分離したサファイア基板は、再
利用が可能であり、本発明は経済的にも有効である。The free-standing GaN crystal having a network structure obtained in FIG. 3E is grown on the Si intermediate layer, and is derived from a difference in lattice constant between the substrate material and GaN or a difference in thermal expansion coefficient. Crystal defects occur. When GaN is further grown on a self-supporting GaN crystal having a network structure, a flat GaN crystal as shown in FIG. 3F is obtained. Since the crystal is not grown on the substrate, a crystal with a reduced defect density is obtained. The freestanding flat GaN crystal shown in FIG. 3F is suitable for the compound semiconductor growth substrate. Further, the sapphire substrate separated in FIG. 3E can be reused, and the present invention is economically effective.
【００２９】実施例２ サファイア（０００１）基板上に中間層としてＳｉを
０．１μｍ成膜する。この上に有機金属気相成長法によ
り、実施例１と同様にして１０５０℃にてＡｌＧａＮを
成長し、引き続きＧａＮの成長を行なう。平坦なＧａＮ
が得られ、この上にフォトレジストまたはＳｉＯ2など
により図４に示す開口部が離散的なマスクパターンを形
成する。Example 2 A 0.1 μm thick Si film is formed as an intermediate layer on a sapphire (0001) substrate. On this, AlGaN is grown at 1050 ° C. in the same manner as in Example 1 by metal organic chemical vapor deposition, and GaN is subsequently grown. Flat GaN
Is formed thereon, and an opening shown in FIG. 4 forms a discrete mask pattern using photoresist or SiO 2 or the like.
【００３０】マスクパターン形成後、ドライエッチング
にてＳｉ中間層が露出するまでＧａＮおよびＡｌＧａＮ
のエッチングを行なう。ドライエッチングを行なった
後、基板をフッ酸に浸すことにより、Ｓｉ中間層を取り
除くことができ、ＧａＮ結晶よりサファイア基板を分離
することができる。After forming the mask pattern, GaN and AlGaN are used until the Si intermediate layer is exposed by dry etching.
Is etched. After the dry etching, the substrate is immersed in hydrofluoric acid, whereby the Si intermediate layer can be removed, and the sapphire substrate can be separated from the GaN crystal.
【００３１】得られたＧａＮは、自立しており、網目状
構造を有している。網目状構造を有した自立しているＧ
ａＮにおいて、ハイドライド気相成長法または有機金属
気相成長法によりＧｎＮの成長を行なうことにより、連
続した平坦平面を有する自立している基板を得ることが
できる。The obtained GaN is self-supporting and has a network structure. Free standing G with mesh structure
In aN, by growing GnN by hydride vapor phase epitaxy or metalorganic vapor phase epitaxy, a freestanding substrate having a continuous flat surface can be obtained.
【００３２】本実施例で述べた一連のプロセスを図５に
示す。図５（ａ）に示すサファイア基板上にＳｉ中間層
を形成すると図５（ｂ）となる。この上にＧａＮの成長
を行なうと、図５（ｃ）に示すような平坦なＧａＮ結晶
が得られる。しかし、図５（ｃ）に示す状態ではフッ酸
によるＳｉ中間層をエッチングしようとすると、エッチ
ングは周囲からのみ進行し、Ｓｉ中間層を除去するのに
長時間を要する。そこで、図５（ｄ）に示す開口部が離
散的なマスクパターンをＳｉＯ2により形成する。マス
クパターン形成後、ドライエッチングによりＳｉ中間層
が露出するまでＧａＮのエッチングを行なう。Ｓｉ中間
層が露出させたものをフッ酸に浸すと、Ｓｉ中間層の除
去は速やかに進行し、図５（ｅ）に示すＧａＮ結晶から
のサファイア基板の分離が容易となる。得られた自立し
ているＧａＮ結晶は網目状構造を有しているが、さらに
ＧａＮの成長を行なうことにより、図５（ｆ）に示すよ
うな平坦なＧａＮ結晶が得られ、該化合物半導体の成長
用基板として用いることができる。FIG. 5 shows a series of processes described in this embodiment. FIG. 5B shows a state in which an Si intermediate layer is formed on the sapphire substrate shown in FIG. When GaN is grown thereon, a flat GaN crystal as shown in FIG. 5C is obtained. However, in the state shown in FIG. 5C, if an attempt is made to etch the Si intermediate layer with hydrofluoric acid, the etching proceeds only from the surroundings, and it takes a long time to remove the Si intermediate layer. Therefore, a mask pattern in which the openings shown in FIG. 5D are discrete is formed of SiO 2 . After forming the mask pattern, GaN is etched until the Si intermediate layer is exposed by dry etching. When the exposed portion of the Si intermediate layer is immersed in hydrofluoric acid, the removal of the Si intermediate layer proceeds quickly, and the sapphire substrate can be easily separated from the GaN crystal shown in FIG. Although the obtained self-standing GaN crystal has a network structure, by further growing GaN, a flat GaN crystal as shown in FIG. It can be used as a growth substrate.
【００３３】図５（ｅ）で得られる網目状構造を有する
自立しているＧａＮ結晶はＳｉ中間層上に成長してお
り、基板材料とＧａＮの格子定数差、または熱膨張係数
差に由来する結晶欠陥が発生する。網目状構造を有する
自立しているＧａＮ結晶にさらにＧａＮを成長した場
合、図５（ｆ）に示すような平坦なＧａＮ結晶になる
が、空洞が存在していた部分に成長したＧａＮは基板結
晶上に成長したものではないため、欠陥密度の低減され
た結晶が得られ、図５（ｆ）に示す自立している平坦な
ＧａＮ結晶は該化合物半導体成長用基板に適している。
また、図５（ｅ）で分離したサファイア基板は再利用が
可能であり、本発明は経済的にも有効である。The free-standing GaN crystal having a network structure obtained in FIG. 5E is grown on the Si intermediate layer and is derived from a difference in lattice constant between the substrate material and GaN or a difference in thermal expansion coefficient. Crystal defects occur. When GaN is further grown on a free-standing GaN crystal having a network structure, a flat GaN crystal as shown in FIG. 5 (f) is obtained. Since the crystal is not grown above, a crystal with a reduced defect density is obtained, and a freestanding flat GaN crystal shown in FIG. 5F is suitable for the compound semiconductor growth substrate.
Further, the sapphire substrate separated in FIG. 5E can be reused, and the present invention is economically effective.
【００３４】[0034]
【発明の効果】本発明のＩｎxＧａyＡｌzＮ（ただし、
ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）で表される化合物半導体基板は、従来容易に得られ
なかった、欠陥が低減された、自立している基板であ
り、工業的価値が大きい。[Effect of the Invention] The present invention In x Ga y Al z N (where
x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦
The compound semiconductor substrate represented by 1) is a self-supporting substrate with reduced defects, which has not been easily obtained conventionally, and has great industrial value.
【図１】実施例１で用いるＳｉ中間層上に形成したＳｉ
Ｏ2マスクパターンFIG. 1 shows a Si formed on a Si intermediate layer used in Example 1.
O 2 mask pattern
【図２】図１に示すマスクパターン上にＧａＮを成長し
た場合のＡ−Ａ’の断面図FIG. 2 is a sectional view of AA ′ when GaN is grown on the mask pattern shown in FIG. 1;
【図３】実施例１における一連のプロセスの流れを示す
図FIG. 3 is a diagram showing a flow of a series of processes in Embodiment 1.
【図４】実施例２で用いるＧａＮ上に形成したＳｉＯ2
マスクパターンFIG. 4 shows SiO 2 formed on GaN used in Example 2.
Mask pattern
【図５】実施例２における一連のプロセスの流れを示す
図FIG. 5 is a diagram showing a flow of a series of processes in a second embodiment.
１・・・基板（サファイア） ２・・・中間層（Ｓｉ） ３・・・マスクパターン（ＳｉＯ2） ４・・・化合物半導体（ＧａＮ等）1 ... substrate (sapphire) 2 intermediate layer (Si) 3 ... mask pattern (SiO 2) 4 ... compound semiconductor (GaN, etc.)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 前田 尚良 茨城県つくば市北原６ 住友化学工業株式 会社内 Ｆターム(参考） 4K030 AA11 BA38 BB12 CA05 DA05 DA08 5F041 AA40 CA34 CA46 CA65 CA67 5F045 AA02 AA04 AB14 AB18 AC08 AC12 AD14 AF02 AF03 AF09 BB12 CA09 DB02 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Naoyoshi Maeda 6 Kitahara, Tsukuba, Ibaraki Sumitomo Chemical Co., Ltd. F-term (reference) 4K030 AA11 BA38 BB12 CA05 DA05 DA08 5F041 AA40 CA34 CA46 CA65 CA67 5F045 AA02 AA04 AB14 AB18 AC08 AC12 AD14 AF02 AF03 AF09 BB12 CA09 DB02
Claims (7)
ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で
表され、網目状構造を有し、自立していることを特徴と
する化合物半導体基板。1. A general formula In x Ga y Al z N (provided that, x +
(y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), having a network structure and being self-supporting.
成されてなる、網目状構造を持たない一般式ＩｎuＧａv
ＡｌwＮ（ただし、ｕ＋ｖ＋ｗ＝１、０≦ｕ≦１、０≦
ｖ≦１、０≦ｗ≦１）で表される化合物半導体基板。2. A becomes formed on a compound semiconductor substrate according to claim 1, no network structure formula an In u Ga v
Al w N (however, u + v + w = 1, 0 ≦ u ≦ 1, 0 ≦
v ≦ 1, 0 ≦ w ≦ 1) A compound semiconductor substrate represented by the following formula:
層の上に一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋
ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表さ
れる化合物半導体を積層する工程、該中間層を取り除く
工程、をこの順に有することを特徴とする一般式Ｉｎx
ＧａyＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、
０≦ｙ≦１、０≦ｚ≦１）で表され、網目状構造を有
し、自立している化合物半導体基板の製造方法。3. A step of laminating the intermediate layer on the substrate, the formula on the intermediate layer In x Ga y Al z N (provided that, x + y +
a step of stacking compound semiconductors represented by z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and a step of removing the intermediate layer in this order. Formula In x
Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦ 1,
0 ≦ y ≦ 1, 0 ≦ z ≦ 1), a method for producing a self-supporting compound semiconductor substrate having a network structure.
層の上に、離散的構造を有するマスクパターンを積層す
る工程、該マスクパターンの上に一般式ＩｎxＧａyＡｌ
zＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦
１、０≦ｚ≦１）で表される化合物半導体を積層する工
程、該マスクパターンと該中間層を取り除く工程、をこ
の順に有することを特徴とする一般式ＩｎxＧａyＡｌz
Ｎ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦
１、０≦ｚ≦１）で表され、網目状構造を有し、自立し
ている化合物半導体基板の製造方法。4. A process for laminating the intermediate layer on the substrate, on the intermediate layer, laminating a mask pattern having a discrete structure, the general formula In x Ga y Al over the mask pattern
z N (where x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦
1,0 ≦ z ≦ 1) laminating a compound semiconductor represented by, the mask pattern and the step of removing the intermediate layer, the general formula In x Ga y Al z, characterized in that it comprises, in this order
N (however, x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦
1, 0 ≦ z ≦ 1), a method for manufacturing a self-supporting compound semiconductor substrate having a network structure.
層の上に一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ＋ｙ＋
ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表さ
れる化合物半導体を積層する工程、該化合物半導体の上
に網目状構造を有するマスクパターンを積層する工程、
該中間層が露出するまで該化合物半導体をエッチングす
る工程、該中間層を取り除く工程、をこの順に有するこ
とを特徴とする一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ
＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）
で表され、網目状構造を有し、自立している化合物半導
体基板の製造方法。5. A step of laminating the intermediate layer on the substrate, the formula on the intermediate layer In x Ga y Al z N (provided that, x + y +
laminating a compound semiconductor represented by z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1), and laminating a mask pattern having a network structure on the compound semiconductor ,
Step intermediate layer etching the compound semiconductor to expose the general formula and having the step of removing the intermediate layer, in that order In x Ga y Al z N (here, x
+ Y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1)
A method for producing a self-supporting compound semiconductor substrate having a network structure and represented by:
のいずれかであることを特徴とする請求項３〜５のいず
れかに記載の化合物半導体基板の製造方法。6. The method according to claim 1, wherein the substrate is sapphire, SiC, or Si.
The method for manufacturing a compound semiconductor substrate according to any one of claims 3 to 5, wherein:
ｓ、ＬｉＧａＯ2、またはＬｉＡｌＯ2のいずれかの単体
または複数の材料の混合物もしくは積層であることを特
徴とする請求項３〜５のいずれかに記載の化合物半導体
基板の製造方法。7. The intermediate layer is made of Si, SiC, ZnO, GaAs.
s, LiGaO 2, or a compound semiconductor substrate manufacturing method according to any one of claims 3 to 5 that wherein LiAlO is any single or a mixture or a laminate of a plurality of material 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362495A JP2002164292A (en) | 2000-11-29 | 2000-11-29 | Compound semiconductor substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362495A JP2002164292A (en) | 2000-11-29 | 2000-11-29 | Compound semiconductor substrate and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002164292A true JP2002164292A (en) | 2002-06-07 |
Family
ID=18833759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362495A Pending JP2002164292A (en) | 2000-11-29 | 2000-11-29 | Compound semiconductor substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002164292A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004153102A (en) * | 2002-10-31 | 2004-05-27 | Furukawa Electric Co Ltd:The | Multilayer structure of semiconductor material and its producing process |
| US7399687B2 (en) | 2003-03-07 | 2008-07-15 | Sumitomo Chemical Company, Limited | Substrate of gallium nitride single crystal and process for producing the same |
| WO2009072631A1 (en) * | 2007-12-05 | 2009-06-11 | Rohm Co., Ltd. | Method for manufacturing nitride semiconductor element, and nitride semiconductor element |
-
2000
- 2000-11-29 JP JP2000362495A patent/JP2002164292A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004153102A (en) * | 2002-10-31 | 2004-05-27 | Furukawa Electric Co Ltd:The | Multilayer structure of semiconductor material and its producing process |
| JP4593067B2 (en) * | 2002-10-31 | 2010-12-08 | 古河電気工業株式会社 | Manufacturing method of laminated structure of semiconductor material |
| US7399687B2 (en) | 2003-03-07 | 2008-07-15 | Sumitomo Chemical Company, Limited | Substrate of gallium nitride single crystal and process for producing the same |
| WO2009072631A1 (en) * | 2007-12-05 | 2009-06-11 | Rohm Co., Ltd. | Method for manufacturing nitride semiconductor element, and nitride semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5371430B2 (en) | Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor | |
| US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
| JP4783288B2 (en) | Realization of III-nitride free-standing substrate by heteroepitaxy on sacrificial layer | |
| JP4740903B2 (en) | Nitride single crystal growth method on silicon substrate, nitride semiconductor light emitting device using the same, and manufacturing method thereof | |
| CN102714145B (en) | Substrate for growing group-III nitride semiconductors, epitaxial substrate for group- III nitride semiconductors, group- III nitride semiconductor element, stand-alone substrate for group- III nitride semiconductors, and methods for manufacturing the preceding | |
| US20050218416A1 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| WO2004079802A1 (en) | Substrate of gallium nitride single crystal and process for producing the same | |
| US8216869B2 (en) | Group III nitride semiconductor and a manufacturing method thereof | |
| EP2333817B1 (en) | Method for preparing compound semiconductor substrate | |
| JP2008034834A6 (en) | Nitride single crystal growth method on silicon substrate, nitride semiconductor light emitting device using the same, and manufacturing method thereof | |
| US8795431B2 (en) | Method for producing gallium nitride layer and seed crystal substrate used in same | |
| TW201246599A (en) | Semiconductor substrate and fabricating method thereof | |
| CN106299065B (en) | Substrate, its manufacturing method and the light emitting diode using it | |
| JP3441415B2 (en) | Manufacturing method of semiconductor crystal | |
| KR20080100706A (en) | Method of manufacturing semiconductor substrate having gan layer | |
| JP2007246289A (en) | Method for manufacturing gallium nitride semiconductor substrate | |
| KR101157426B1 (en) | Base substrate for gallium nitride, fabrication method of base substrate, and fabrication method of gallium nitride | |
| JP2017226584A (en) | Production method of self-standing substrate | |
| JP2002274997A (en) | METHOD FOR MANUFACTURING GaN SEMICONDUCTOR CRYSTAL | |
| JP2001274093A (en) | Semiconductor base and its manufacturing method | |
| JP2002164292A (en) | Compound semiconductor substrate and method of manufacturing the same | |
| JP7221302B2 (en) | Semiconductor element manufacturing method, semiconductor element and semiconductor device | |
| JP5614314B2 (en) | GaN free-standing substrate manufacturing method | |
| JP4236122B2 (en) | Manufacturing method of semiconductor substrate | |
| JP2008273792A (en) | Method for manufacturing metal nitride layer, group iii nitride semiconductor, method of manufacturing the same, and substrate for manufacturing group iii nitride semiconductor |