JP2002158939A - Television receiver dealing with digital broadcasting - Google Patents
Television receiver dealing with digital broadcastingInfo
- Publication number
- JP2002158939A JP2002158939A JP2000352270A JP2000352270A JP2002158939A JP 2002158939 A JP2002158939 A JP 2002158939A JP 2000352270 A JP2000352270 A JP 2000352270A JP 2000352270 A JP2000352270 A JP 2000352270A JP 2002158939 A JP2002158939 A JP 2002158939A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- digital broadcast
- circuit
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はテレビジョン受信機
に関し、特にデジタル放送を受信可能なデジタル放送受
信回路を搭載して、デジタル放送番組とアナログ放送番
組、外部入力端子から入力したビデオ信号に、適宜オン
・スクリーン・ディスプレイ（Ｏｎ・Ｓｃｒｅｅｎ・Ｄ
ｉｓｐｌａｙ：ＯＳＤ）信号等の所定信号を選択或いは
重畳して表示する事が可能なデジタル放送対応テレビジ
ョン受信機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver, and more particularly, to a television receiver having a digital broadcast receiving circuit capable of receiving a digital broadcast, for converting a digital broadcast program, an analog broadcast program, and a video signal input from an external input terminal into a digital signal. Appropriate on-screen display (On-Screen-D
The present invention relates to a digital broadcast compatible television receiver capable of selecting or superimposing and displaying a predetermined signal such as a display (OSD) signal.
【０００２】[0002]
【従来の技術】デジタル放送を受信可能なデジタル放送
受信回路を搭載し、デジタル放送番組とアナログ放送番
組とを適宜表示可能なデジタル放送対応テレビジョン受
信機の一例が特開平１１−４１４８９号公報に記載され
ている。2. Description of the Related Art Japanese Patent Application Laid-Open No. H11-41489 discloses an example of a digital broadcast compatible television receiver which is equipped with a digital broadcast receiving circuit capable of receiving a digital broadcast and can appropriately display a digital broadcast program and an analog broadcast program. Has been described.
【０００３】この公報において、ＯＳＤ情報を表示する
場合、デジタル放送受信時にはデジタル放送の受信，復
調，圧縮データの復号等を行うデジタル放送受信回路に
おいて、ＯＳＤ信号の生成及び重畳処理も同時に行うよ
うにしている。一方、アナログ放送受信時には、受信し
たアナログ映像信号を一旦デジタル信号に変換して上記
デジタル放送受信回路に入力し、上記デジタル放送受信
回路にてフォーマット変換処理及びＯＳＤ信号の重畳処
理を行っている。また、上記公報に詳細な記載はない
が、外部ビデオ入力端子から入力したビデオ信号にＯＳ
Ｄ信号を重畳する場合も、上記説明のアナログ放送受信
時と同様の処理、即ち入力したビデオ信号を一旦デジタ
ル信号に変換して上記デジタル放送受信回路に入力し、
上記デジタル放送受信回路にてフォーマット変換処理及
びＯＳＤ信号の重畳処理を行っている。In this publication, when displaying OSD information, a digital broadcast receiving circuit for receiving, demodulating, decoding compressed data, and the like for digital broadcasting when receiving digital broadcasting is configured to simultaneously generate and superimpose an OSD signal. ing. On the other hand, when receiving an analog broadcast, the received analog video signal is once converted into a digital signal and input to the digital broadcast receiving circuit, and the digital broadcast receiving circuit performs format conversion processing and OSD signal superimposition processing. Although there is no detailed description in the above publication, the video signal input from the external video input terminal is
Even when the D signal is superimposed, the same processing as that of the above-described analog broadcast reception, that is, the input video signal is temporarily converted to a digital signal and input to the digital broadcast receiving circuit,
The format conversion processing and the OSD signal superimposition processing are performed in the digital broadcast receiving circuit.
【０００４】このように、アナログ放送の受信信号や外
部ビデオ入力端子から入力したビデオ信号の場合、テレ
ビジョン受信機では、デジタル放送受信回路にてフォー
マット変換処理及びＯＳＤ信号の重畳処理を行ってい
る。As described above, in the case of a received signal of an analog broadcast or a video signal input from an external video input terminal, the television receiver performs format conversion processing and OSD signal superimposition processing in a digital broadcast receiving circuit. .
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、外部ビ
デオ入力端子から入力したビデオ信号を、上記デジタル
放送受信回路で信号処理を行いたくない場合がある。例
えば、外部ビデオ入力端子から入力したビデオ信号が高
精細フォーマットのビデオ信号である場合には、上記デ
ジタル放送受信回路で信号処理を行うことで、Ａ／Ｄ変
換、Ｄ／Ａ変換等に伴う画質劣化が発生してしまうた
め、入力した高精細フォーマットのビデオ信号はデジタ
ル放送受信回路を通過させないことが望ましい。しかし
ながらこの場合、高精細フォーマットのビデオ信号は上
記デジタル放送受信回路を通過しないため、ＯＳＤ信号
の重畳処理を行うことができない。したがって、ＯＳＤ
信号の表示ができなない。However, there are cases where it is not desirable to process the video signal input from the external video input terminal by the digital broadcast receiving circuit. For example, when the video signal input from the external video input terminal is a video signal of a high definition format, the signal processing is performed by the digital broadcast receiving circuit so that the image quality associated with A / D conversion, D / A conversion, and the like is obtained. Since the deterioration occurs, it is desirable that the input high-definition format video signal is not passed through the digital broadcast receiving circuit. However, in this case, since the video signal of the high definition format does not pass through the digital broadcast receiving circuit, the OSD signal cannot be superimposed. Therefore, OSD
The signal cannot be displayed.
【０００６】本発明の目的は、外部ビデオ入力端子から
入力したビデオ信号が、デジタル放送受信回路における
信号処理を必要とせず、それでいて、ＯＳＤ情報の表示
を可能とするデジタル放送対応テレビジョン受信機を提
供することにある。It is an object of the present invention to provide a digital broadcast compatible television receiver which can display a video signal input from an external video input terminal without requiring signal processing in a digital broadcast receiving circuit and which can display OSD information. To provide.
【０００７】[0007]
【課題を解決するための手段】本発明は、デジタル放送
受信端子と、前記デジタル放送受信端子からデジタル放
送波を入力して圧縮データの復号処理を行う事が可能な
デジタル放送受信回路と、外部ビデオ信号入力端子と、
制御回路とを有するデジタル放送対応テレビジョン受信
機において、前記デジタル放送受信回路から出力された
映像信号と前記外部ビデオ信号入力端子から入力した映
像信号とを入力し、入力した映像信号の一方を選択して
出力するか或いは重畳処理を施した映像信号を出力する
映像切換回路と、前記映像切換回路の映像信号切換処理
を制御する切換制御回路とを備え、前記デジタル放送受
信端子で受信した映像信号に所定信号を重畳して表示す
る場合には、前記デジタル放送受信回路において所定信
号の生成及び前記生成した所定信号と前記受信した映像
信号との重畳処理を行い、また前記外部ビデオ信号入力
端子から入力した映像信号に所定信号を重畳或いは選択
して表示する場合には、前記デジタル放送受信回路にお
いて所定信号の生成を行い、前記映像切換回路において
前記生成した所定信号と前記入力した映像信号との重畳
処理或いは選択処理を行うことを特徴とするデジタル放
送対応テレビジョン受信機である。According to the present invention, there is provided a digital broadcast receiving terminal, a digital broadcast receiving circuit capable of inputting a digital broadcast wave from the digital broadcast receiving terminal and decoding compressed data, and an external circuit. A video signal input terminal,
In a digital broadcast compatible television receiver having a control circuit, a video signal output from the digital broadcast reception circuit and a video signal input from the external video signal input terminal are input, and one of the input video signals is selected. A video switching circuit that outputs a video signal that has been output or superimposed, and a switching control circuit that controls a video signal switching process of the video switching circuit, wherein the video signal received at the digital broadcast receiving terminal is provided. When superimposing and displaying a predetermined signal, the digital broadcast receiving circuit performs generation of a predetermined signal and superimposition processing of the generated predetermined signal and the received video signal, and from the external video signal input terminal. When a predetermined signal is superimposed on or selected from an input video signal and displayed, the digital broadcast receiving circuit generates the predetermined signal. It was carried out, a digital broadcasting television receiver and performs a superimposing process or selection process of the video signal the input a predetermined signal said generated in the video switching circuit.
【０００８】本発明で、前記デジタル放送受信回路は、
出力する映像信号に生成した所定信号が含まれている場
合には更にフラグ信号を出力する機能を有し、前記映像
切換回路は、前記デジタル放送受信回路から出力された
映像信号と前記外部ビデオ信号入力端子から入力した映
像信号の一方を選択して出力するスイッチからなり、前
記切換制御回路は、前記制御回路から出力される制御信
号と前記デジタル放送受信回路から出力されるフラグ信
号とに応じて、前記制御回路から出力される制御信号が
前記外部ビデオ信号入力端子から入力した映像信号を選
択するように指示し、且つ前記デジタル放送受信回路か
ら出力されるフラグ信号が前記デジタル放送受信回路か
ら出力される映像信号に所定信号が含まれていないこと
を示している場合にのみ、前記外部ビデオ信号入力端子
から入力した映像信号を選択するように前記映像切換回
路の映像信号切換処理を制御し、それ以外の場合には、
前記デジタル放送受信回路から出力される映像信号を選
択するように前記映像切換回路の映像信号切換処理を制
御することを特徴とするデジタル放送対応テレビジョン
受信機である。In the present invention, the digital broadcast receiving circuit comprises:
When the generated video signal contains the generated predetermined signal, the video switching circuit further has a function of outputting a flag signal, and the video switching circuit includes a video signal output from the digital broadcast receiving circuit and the external video signal. A switch for selecting and outputting one of the video signals input from the input terminal, wherein the switching control circuit responds to a control signal output from the control circuit and a flag signal output from the digital broadcast receiving circuit. A control signal output from the control circuit instructs to select a video signal input from the external video signal input terminal, and a flag signal output from the digital broadcast receiving circuit is output from the digital broadcast receiving circuit. The video input from the external video signal input terminal only when the video signal to be output indicates that the predetermined signal is not included. If the controls the video signal switching processing of the video switching circuit so as to select, otherwise No.,
A digital broadcast compatible television receiver characterized by controlling a video signal switching process of the video switching circuit so as to select a video signal output from the digital broadcast receiving circuit.
【０００９】本発明で、前記デジタル放送受信回路は、
出力する映像信号に生成した所定信号が含まれている場
合には更にフラグ信号を出力する機能を有し、前記映像
切換回路は、前記デジタル放送受信回路から出力された
映像信号をｍ倍する第１の係数器と、前記外部ビデオ信
号入力端子から入力した映像信号をｎ倍する第２の係数
器と、前記第１の係数器の出力と前記第２の係数器の出
力とを加算する加算器とを備えた構成からなり、前記切
換制御回路は、前記制御回路から出力される制御信号と
前記デジタル放送受信回路から出力されるフラグ信号と
に応じて、前記制御回路から出力される制御信号が前記
デジタル放送受信回路から出力された映像信号を選択す
るように指示している場合には、前記デジタル放送受信
回路から出力された映像信号と前記外部ビデオ信号入力
端子から入力される映像信号とを１：０で加算するよう
にｍ及びｎを制御し（但し、ｍ及びｎはｍ＋ｎ＝１とな
る自然数である）、また前記制御回路から出力される制
御信号が前記外部ビデオ信号入力端子から入力した映像
信号を選択するように指示し、且つ前記デジタル放送受
信回路から出力されるフラグ信号が前記デジタル放送受
信回路から出力される映像信号に所定信号が含まれてい
ないことを示している場合には、前記デジタル放送受信
回路から出力される映像信号と前記外部ビデオ信号入力
端子から入力される映像信号とを０：１で加算するよう
にｍ及びｎを制御し、更にそれ以外の場合には、前記デ
ジタル放送受信回路から出力される映像信号と前記外部
ビデオ信号入力端子から入力される映像信号とを予め設
定しておいた比率で加算するようにｍ及びｎを制御する
ことを特徴とするデジタル放送対応テレビジョン受信機
である。In the present invention, the digital broadcast receiving circuit comprises:
When the video signal to be output includes the generated predetermined signal, the video signal further has a function of outputting a flag signal, and the video switching circuit multiplies the video signal output from the digital broadcast receiving circuit by m times. 1 coefficient unit, a second coefficient unit for multiplying the video signal input from the external video signal input terminal by n, and an addition for adding the output of the first coefficient unit and the output of the second coefficient unit. A control signal output from the control circuit according to a control signal output from the control circuit and a flag signal output from the digital broadcast receiving circuit. Is instructed to select the video signal output from the digital broadcast receiving circuit, the video signal output from the digital broadcast receiving circuit and the input from the external video signal input terminal M and n are controlled so as to add the video signal by 1: 0 (where m and n are natural numbers satisfying m + n = 1), and the control signal output from the control circuit is the external video signal. An instruction to select a video signal input from an input terminal, and a flag signal output from the digital broadcast receiving circuit indicates that a predetermined signal is not included in the video signal output from the digital broadcast receiving circuit. In this case, m and n are controlled so that the video signal output from the digital broadcast receiving circuit and the video signal input from the external video signal input terminal are added at 0: 1. In this case, the video signal output from the digital broadcast receiving circuit and the video signal input from the external video signal input terminal are added at a preset ratio. And a digital broadcasting television receiver and controlling the n.
【００１０】本発明は、前記映像切換回路から出力され
た映像信号を表示装置に供給して表示することを特徴と
するデジタル放送対応テレビジョン受信機である。According to the present invention, there is provided a television receiver compatible with digital broadcasting, wherein the video signal output from the video switching circuit is supplied to a display device for display.
【００１１】[0011]
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１２】図１は、本発明におけるデジタル放送対応
テレビジョン受信機の第１の実施の形態を示す構成図で
ある。本実施の形態のデジタル放送対応テレビジョン受
信機では、データ圧縮を施されて送信されたデジタル放
送波を受信してデジタルデータのデコード等の信号処理
を施された映像信号、また現行の例えばＮＴＳＣ方式の
アナログ放送波を受信して信号処理を施された映像信号
及び外部ビデオ入力端子から入力した映像信号等を適宜
選択或いは重畳して表示可能なプロジェクションテレビ
（Ｐｒｏｊｅｃｔｉｏｎ・ＴＶ：ＰＴＶ）である。FIG. 1 is a block diagram showing a digital broadcast compatible television receiver according to a first embodiment of the present invention. The digital broadcast compatible television receiver according to the present embodiment receives a digital broadcast wave transmitted after being subjected to data compression and performs signal processing such as decoding of digital data. This is a projection television (Projection TV: PTV) that can appropriately select or superimpose and display a video signal that has been subjected to signal processing after receiving an analog broadcast wave of a system and a video signal input from an external video input terminal.
【００１３】図１において、１００はデジタル放送対応
テレビジョン受信機であり、１０１はデジタル放送波の
受信端子、１０２は現行のＮＴＳＣ方式アナログ放送波
の受信端子、１０３はＶＴＲ等の映像出力機器から出力
される一般的なコンポジット映像信号を入力する外部コ
ンポジット映像信号入力端子、１０４はＤＶＤプレーヤ
等の映像出力機器から出力されるコンポーネント映像信
号を入力する外部コンポーネント映像信号入力端子、１
０５はデジタル放送対応テレビジョン受信機のデジタル
放送受信状況を通信する通信端子である。In FIG. 1, reference numeral 100 denotes a digital broadcast compatible television receiver, 101 denotes a digital broadcast wave receiving terminal, 102 denotes a current NTSC analog broadcast wave receiving terminal, and 103 denotes a video output device such as a VTR. An external composite video signal input terminal for inputting a general composite video signal to be output, an external component video signal input terminal 104 for inputting a component video signal output from a video output device such as a DVD player,
Reference numeral 05 denotes a communication terminal for communicating the digital broadcast reception status of the digital broadcast compatible television receiver.
【００１４】また、１１０はデジタル放送受信回路であ
り、１１１はデジタル放送波の選局，復調，エラー訂正
等の信号処理を行うデジタルチューナ、１１２はアナロ
グ映像信号をデジタル映像データに変換するＡ／Ｄ変換
回路、１１３はデジタルチューナ１１１から出力された
データ列とＡ／Ｄ変換回路１１２から出力されたデジタ
ル映像データとを選択出力する選択器、１１４は入力し
たデジタルデータに対して、入力データがデジタルチュ
ーナ１１１から出力されたデータ列である場合には主に
圧縮データの復号処理を行い、入力データがＡ／Ｄ変換
回路１１２から出力されたデジタル映像データである場
合には主にフォーマット変換処理を行うデコーダ／コン
バータ、１１５は調整用メニュー等のＯＳＤ情報を生成
するＯＳＤ生成回路、１１６は出力段にＤ／Ａ変換回路
を有するビデオメモリ、１１７はビデオメモリ１１６の
信号出力タイミングを制御し、同時に水平同期信号Ｈ
Ｄ、及び垂直同期信号ＶＤを生成するタイミング制御回
路、１１８は主にデジタル放送受信回路１１０の制御を
行うメイン制御回路である。Reference numeral 110 denotes a digital broadcast receiving circuit; 111, a digital tuner that performs signal processing such as channel selection, demodulation, and error correction of digital broadcast waves; and 112, an A / A that converts an analog video signal into digital video data. A D conversion circuit 113 is a selector for selecting and outputting the data sequence output from the digital tuner 111 and the digital video data output from the A / D conversion circuit 112. 114 is a selector for input data corresponding to the input digital data. When the data stream is output from the digital tuner 111, decoding processing of compressed data is mainly performed. When input data is digital video data output from the A / D conversion circuit 112, format conversion processing is mainly performed. A decoder / converter 115 performs OSD generation for generating OSD information such as an adjustment menu. , Video memory 116 has a D / A converter to the output stage, 117 controls the signal output timing of the video memory 116, at the same time the horizontal synchronizing signal H
D and a timing control circuit for generating the vertical synchronization signal VD, and 118 is a main control circuit for mainly controlling the digital broadcast receiving circuit 110.
【００１５】また、１２１はアナログ放送波の選局、復
調等の信号処理を行うアナログチューナ、１２２はアナ
ログチューナ１２１から出力された映像信号と外部コン
ポジット映像信号入力端子１０３から入力した映像信号
とを選択するビデオセレクタ、１２３はビデオセレクタ
１２２から出力された映像信号にＹ／Ｃ分離処理，色復
調処理等の信号処理を施すアナログ信号処理回路、１２
４はアナログ信号処理回路１２３から出力された映像信
号の輝度信号から垂直同期信号ＶＤを検出する第１の同
期分離回路、１２５は外部コンポーネント映像信号入力
端子１０４から入力された映像信号の輝度信号から水平
同期信号ＨＤ及び垂直同期信号ＶＤを検出する第２の同
期分離回路である。Reference numeral 121 denotes an analog tuner for performing signal processing such as channel selection and demodulation of analog broadcast waves, and 122 denotes a video signal output from the analog tuner 121 and a video signal input from the external composite video signal input terminal 103. A video selector 123 to be selected; an analog signal processing circuit 123 for performing signal processing such as Y / C separation processing and color demodulation processing on the video signal output from the video selector 122;
Reference numeral 4 denotes a first synchronization separation circuit for detecting a vertical synchronization signal VD from a luminance signal of a video signal output from the analog signal processing circuit 123. This is a second synchronization separation circuit that detects the horizontal synchronization signal HD and the vertical synchronization signal VD.
【００１６】また、１２６は後述のサブ制御回路の命令
に従ってアナログ信号処理回路１２３から出力される映
像信号と外部コンポーネント映像信号入力端子１０４か
ら入力される映像信号と第２の同期分離回路１２５から
出力される水平同期信号ＨＤとを選択する第１の切換回
路、１２７はサブ制御回路の命令に従って第１の同期分
離回路１２４から出力される垂直同期信号ＶＤと第２の
同期分離回路１２５から出力される垂直同期信号ＶＤと
を選択する第２の切換回路、１３１はＯＳＤ生成回路１
１５から出力されるＯＳＤイネーブル信号と後述のサブ
制御回路から出力される制御命令とに応じて後述の映像
切換回路の切換制御を行う切換制御回路、１３２は切換
制御回路１３１の出力に応じてデジタル放送受信回路１
１０から出力される映像信号，水平同期信号ＨＤ，垂直
同期信号ＶＤと、外部コンポーネント映像信号入力端子
１０４から入力される映像信号，第２の同期分離回路１
２５から出力される水平同期信号ＨＤ，垂直同期信号Ｖ
Ｄとを選択出力する映像切換回路である。Reference numeral 126 denotes a video signal output from the analog signal processing circuit 123, a video signal input from the external component video signal input terminal 104, and a video signal output from the second sync separation circuit 125 in accordance with a command from a sub-control circuit described later. A first switching circuit 127 for selecting the horizontal synchronization signal HD to be output is output from the vertical synchronization signal VD output from the first synchronization separation circuit 124 and the second synchronization separation circuit 125 in accordance with a command from the sub-control circuit. A second switching circuit 131 for selecting the vertical synchronization signal VD to be supplied to the OSD generation circuit 1
A switching control circuit 132 performs switching control of a video switching circuit described below in accordance with an OSD enable signal output from the sub-control circuit 15 and a control command output from a sub-control circuit described later. Broadcast receiving circuit 1
10, a horizontal synchronizing signal HD, a vertical synchronizing signal VD, a video signal input from an external component video signal input terminal 104, and a second sync separation circuit 1.
25, the horizontal synchronizing signal HD and the vertical synchronizing signal V
D is a video switching circuit for selectively outputting D and D.
【００１７】また、１４１は映像切換回路１３２から出
力される映像信号を入力し、ＲＧＢの各原色信号への変
換処理、後述の投写管をドライブするための信号処理等
を行うＲＧＢプロセッサ、１４２は水平同期信号ＨＤ及
び垂直同期信号ＶＤを入力し、水平偏向波形及び垂直偏
向波形を生成する偏向回路、１４３は水平同期信号ＨＤ
及び垂直同期信号ＶＤを入力し、コンバーゼンス補正波
形を生成するコンバーゼンス回路、１４４，１４５，１
４６はそれぞれＲ投写管用，Ｇ投写管用，Ｂ投写管用の
偏向ヨーク及びコンバーゼンスヨークを搭載したＤＹ／
ＣＹユニット、１４７，１４８，１４９はそれぞれＲ信
号用投写管，Ｇ信号用投写管，Ｂ信号用投写管であり、
１５１はメイン制御回路１１８の指示に従い、主に本デ
ジタル放送対応テレビジョン受信機１００のデジタル放
送受信回路１１０以外の部分を制御するサブ制御回路で
ある。Reference numeral 141 denotes an RGB processor which receives a video signal output from the video switching circuit 132 and performs conversion processing into RGB primary color signals, signal processing for driving a projection tube described later, and the like. A deflection circuit which receives a horizontal synchronization signal HD and a vertical synchronization signal VD and generates a horizontal deflection waveform and a vertical deflection waveform.
And a convergence circuit for receiving a vertical synchronization signal VD and generating a convergence correction waveform.
Reference numeral 46 denotes a DY / D mounted with a deflection yoke and a convergence yoke for the R projection tube, the G projection tube, and the B projection tube, respectively.
CY units 147, 148, and 149 are an R signal projection tube, a G signal projection tube, and a B signal projection tube, respectively.
Reference numeral 151 denotes a sub-control circuit which mainly controls parts other than the digital broadcast receiving circuit 110 of the digital broadcast compatible television receiver 100 in accordance with an instruction from the main control circuit 118.
【００１８】まずデジタル放送を受信する場合、受信し
たデジタル放送映像にＯＳＤ信号を重畳する場合に関し
て説明する。First, a case where a digital broadcast is received and a case where an OSD signal is superimposed on a received digital broadcast video will be described.
【００１９】デジタル放送受信用アンテナ（図示してい
ない）を介してデジタル放送受信端子１０１に入力され
たデジタル放送波は、デジタル放送受信回路１１０内の
デジタルチューナ１１１に入力される。デジタルチュー
ナ１１１ではメイン制御回路１１８の命令に従い、選局
及び復調処理，エラー訂正処理等が施される。デジタル
チューナ１１１から出力されるデータは、一般的にトラ
ンスポートストリーム（Ｔｒａｎｓｐｏｒｔ・Ｓｔｒｅ
ａｍ：以下ＴＳという）と呼ばれるデジタルデータ列で
あり、パケット化された音声データ，映像データ，制御
データ等で構成される。デジタルチューナ１１１から出
力されたＴＳは選択器１１３を介してデコーダ／コンバ
ータ１１４に入力される。デコーダ／コンバータ１１４
は圧縮データの復号機能，デジタル映像データのフォー
マット変換機能等を有するデジタル信号処理回路であ
る。A digital broadcast wave input to a digital broadcast receiving terminal 101 via a digital broadcast receiving antenna (not shown) is input to a digital tuner 111 in a digital broadcast receiving circuit 110. In the digital tuner 111, channel selection and demodulation processing, error correction processing, and the like are performed in accordance with instructions from the main control circuit 118. The data output from the digital tuner 111 generally includes a transport stream (Transport / Stream).
am: hereinafter referred to as TS), and is composed of packetized audio data, video data, control data, and the like. The TS output from the digital tuner 111 is input to the decoder / converter 114 via the selector 113. Decoder / converter 114
Is a digital signal processing circuit having a function of decoding compressed data, a function of converting the format of digital video data, and the like.
【００２０】デジタル放送受信時、受信及び選局した映
像信号が高精細フォーマットである場合には圧縮データ
の復号処理のみを行い、また受信及び選局した映像信号
が標準フォーマットである場合には圧縮データの復号処
理及びフォーマット変換処理を行う。なお、本実施の形
態で行う圧縮データの復号処理は一般的なＭＰＥＧ２方
式圧縮データの復号処理と同様とし、また圧縮データの
復号処理は本発明の特徴をなす主要機能ではないため、
本実施の形態では詳細な説明は省略する。At the time of receiving a digital broadcast, if the received and selected video signal is in a high-definition format, only decoding of the compressed data is performed, and if the received and selected video signal is in a standard format, the compressed data is compressed. It performs data decryption processing and format conversion processing. Note that the decoding process of compressed data performed in the present embodiment is the same as the decoding process of general MPEG2 format compressed data, and the decoding process of compressed data is not a main function that is a feature of the present invention.
Detailed description is omitted in the present embodiment.
【００２１】図２は、図１のデコーダ／コンバータ１１
４におけるフォーマット変換処理を説明する図である。
本実施の形態のデジタル放送対応テレビジョン受信機
は、画面のアスペクト比が１６：９であるものとし、デ
ジタルチューナ１１１にて選局し、デコーダ／コンバー
タ１１４にて復号した映像データが、同図（Ａ）に示し
たような高精細フォーマット，アスペクト比１６：９、
有効走査線１０８０本のインタレース信号の場合には、
フォーマット変換を行わずにそのまま出力する。一方、
同図（Ｂ）に示したような標準フォーマット，アスペク
ト比４：３、有効走査線４８０本のインタレース信号の
場合には、フォーマット変換処理を行う。即ち、アスペ
クト比が１６：９となるように表示画面の左右にサイド
パネル部を付加し、更に有効走査線が５４０本のプログ
レッシブ信号となるようにデジタル信号処理による補間
演算を行う等である。FIG. 2 shows the decoder / converter 11 of FIG.
FIG. 4 is a diagram for explaining a format conversion process in FIG.
The digital broadcast compatible television receiver according to the present embodiment has an aspect ratio of a screen of 16: 9, and the video data selected by the digital tuner 111 and decoded by the decoder / converter 114 is shown in FIG. (A) High-definition format as shown in FIG.
In the case of an interlaced signal of 1080 effective scanning lines,
Output as it is without performing format conversion. on the other hand,
In the case of an interlace signal having a standard format, an aspect ratio of 4: 3, and 480 effective scanning lines as shown in FIG. That is, side panels are added to the left and right sides of the display screen so that the aspect ratio becomes 16: 9, and interpolation calculation by digital signal processing is performed so that the number of effective scanning lines becomes 540 progressive signals.
【００２２】上記のように有効走査線４８０本のインタ
レース信号を有効走査線５４０本のプログレッシブ信号
に変換する処理は、複雑なデジタル信号処理回路を必要
とする。しかし、上記処理により高精細フォーマットの
映像データを画面表示する場合も、標準フォーマットの
映像データを画面表示する場合も、その水平偏向周波数
は同一となり、したがって複雑なマルチスキャン水平偏
向回路を必要とせず、シングルスキャンの水平偏向回路
で実現できる。As described above, the process of converting an interlaced signal of 480 effective scanning lines into a progressive signal of 540 effective scanning lines requires a complicated digital signal processing circuit. However, the horizontal deflection frequency is the same in both the case where the video data of the high definition format is displayed on the screen and the case where the video data of the standard format is displayed on the screen by the above processing, so that a complicated multi-scan horizontal deflection circuit is not required. And can be realized by a single scan horizontal deflection circuit.
【００２３】また、デジタルチューナ１１１にて選局
し、デコーダ／コンバータ１１４にて復号した映像デー
タが上記説明とは異なる別のフォーマットを有する信号
の場合も、フォーマット変換によりアスペクト比１６：
９、有効走査線１０８０本のインタレース信号、或いは
アスペクト比１６：９、有効走査線５４０本のプログレ
ッシブ信号に変換すると良い。なお、マルチスキャン水
平偏向回路を使用すれば、上記フォーマット変換処理が
不要となることはいうまでもない。Also, in the case where the video data selected by the digital tuner 111 and decoded by the decoder / converter 114 is a signal having another format different from that described above, the aspect ratio of 16:
9, it is preferable to convert to an interlaced signal of 1080 effective scanning lines or a progressive signal of 540 effective scanning lines with an aspect ratio of 16: 9. It is needless to say that the use of the multi-scan horizontal deflection circuit makes the format conversion process unnecessary.
【００２４】デコーダ／コンバータ１１４は圧縮データ
の復号処理を行うと同時に、メイン制御回路１１８と通
信を行う。メイン制御回路１１８はデコーダ／コンバー
タ１１４からの情報に基づき、デジタル放送の受信状況
を、通信端子１０５を通じてデジタル放送供給者に知ら
せるようにする。受信したデジタル放送波が有料放送の
場合には上記受信状況に基づいて受信料が課金される。The decoder / converter 114 communicates with the main control circuit 118 at the same time as decoding the compressed data. The main control circuit 118 informs the digital broadcast supplier of the reception status of the digital broadcast through the communication terminal 105 based on the information from the decoder / converter 114. If the received digital broadcast wave is a pay broadcast, a reception fee is charged based on the reception status.
【００２５】ビデオメモリ１１６では、デコーダ／コン
バータ１１４から出力された映像データを順次書き込ん
でいき、１フィールド分のデータが揃い次第、Ｄ／Ａ変
換回路でアナログ信号に変換した映像信号、をタイミン
グ制御回路１１７で生成する水平同期信号ＨＤ及び垂直
同期信号ＶＤの出力タイミングにあわせて、出力してい
く。In the video memory 116, video data output from the decoder / converter 114 is sequentially written, and as soon as data for one field is prepared, the video signal converted into an analog signal by the D / A conversion circuit is subjected to timing control. The output is performed in accordance with the output timing of the horizontal synchronization signal HD and the vertical synchronization signal VD generated by the circuit 117.
【００２６】なお、デコーダ／コンバータ１１４におけ
る圧縮データの復号処理とタイミング制御回路１１７に
おける同期信号生成処理とは、一般的に非同期の動作と
なる場合が多い。したがって本実施の形態では、ビデオ
メモリ１１６は少なくとも１フィールド分以上の映像デ
ータを蓄積可能な読み書き兼用メモリ（Ｒａｎｄｏｍ・
Ａｃｃｅｓｓ・Ｍｅｍｏｒｙ：以下ＲＡＭという）を有
する構成とし、フィールド単位で映像データの間引き、
繰り返しを行うことにより、デコーダ／コンバータ１１
４の動作タイミングとタイミング制御回路１１７の動作
タイミングとのずれを補正するようにしている。The decoding process of the compressed data in the decoder / converter 114 and the synchronizing signal generation process in the timing control circuit 117 generally have asynchronous operations in many cases. Therefore, in the present embodiment, the video memory 116 is a read / write memory (Random-access memory) capable of storing video data of at least one field.
Access Memory (hereinafter referred to as RAM), thinning out video data in units of fields,
By performing the repetition, the decoder / converter 11
4 and the operation timing of the timing control circuit 117 are corrected.
【００２７】図３は、図１のデコーダ／コンバータ１１
４における圧縮データの復号処理が、タイミング制御回
路１１７における同期信号生成処理と比較して遅い場合
の、ビデオメモリ１１６の映像信号出力動作のタイミン
グを示す図である。同図において、３０１はデコーダ／
コンバータ１１４から出力される映像データ、３０２は
タイミング制御回路１１７から出力される垂直同期信号
ＶＤ、３０３はビデオメモリ１１６から出力される、ア
ナログ信号に変換された映像信号である。FIG. 3 shows the decoder / converter 11 of FIG.
4 is a diagram showing the timing of the video signal output operation of the video memory when the decoding processing of the compressed data in FIG. 4 is slower than the synchronization signal generation processing in the timing control circuit 117. In the figure, reference numeral 301 denotes a decoder /
The video data output from the converter 114, the vertical synchronization signal VD output from the timing control circuit 117, and the video signal 303 output from the video memory 116 and converted into an analog signal are output from the video memory 116.
【００２８】同図では、途中フィールド３の映像信号を
繰り返し出力することにより、デコーダ／コンバータ１
１４の動作タイミングとタイミング制御回路１１７の動
作タイミングとのずれを補正している。また、本実施の
形態ではデコーダ／コンバータ１１４から出力される映
像データが輝度信号及び色差信号のＹＰｂＰｒ形式のデ
ータであるものとし、したがって、ビデオメモリ１１６
内のＲＡＭはＹ信号用，Ｐｂ信号用，Ｐｒ信号用の合計
３フィールド分のデータ容量を持つものとする。なお、
デコーダ／コンバータ１１４の動作タイミングとタイミ
ング制御回路１１７の動作タイミングとのずれの補正
を、ライン単位での映像データの間引き、繰り返しによ
り行うこととすれば、ビデオメモリ１１６内のＲＡＭの
データ容量は合計３ライン分で良い。In the figure, the decoder / converter 1 outputs the video signal of the field 3 repeatedly in the middle.
The shift between the operation timing of the timing control circuit 117 and the operation timing of the timing control circuit 117 is corrected. In the present embodiment, the video data output from the decoder / converter 114 is assumed to be YPbPr format data of a luminance signal and a color difference signal.
RAMs have a data capacity of a total of three fields for the Y signal, the Pb signal, and the Pr signal. In addition,
If the difference between the operation timing of the decoder / converter 114 and the operation timing of the timing control circuit 117 is corrected by thinning out and repeating video data in units of lines, the data capacity of the RAM in the video memory 116 becomes a total. Three lines are sufficient.
【００２９】デジタル放送受信時、映像信号に重畳して
ＯＳＤ情報を表示させる場合には、映像信号とＯＳＤ信
号との重畳処理をビデオメモリ１１６にて行う。ＯＳＤ
情報を画面に表示させる場合には、まずＯＳＤ生成回路
１１５にてＯＳＤ信号を生成する。生成したＯＳＤ信号
はビデオメモリ１１６に書き込まれることにより映像信
号上に重畳される事になる。なお、ＯＳＤ信号のビデオ
メモリ１１６への書き込みは、ＯＳＤデータをビデオメ
モリ１１６に書き込まれている映像データと画素ごとに
置き換えることにより実現できる。なお上記データの置
き換え処理は垂直同期期間等に行うようにする良い。In the case of displaying OSD information superimposed on a video signal at the time of receiving a digital broadcast, the video memory 116 superimposes the OSD signal on the video signal. OSD
When displaying information on a screen, first, the OSD generation circuit 115 generates an OSD signal. The generated OSD signal is superimposed on the video signal by being written into the video memory 116. The writing of the OSD signal to the video memory 116 can be realized by replacing the OSD data with the video data written in the video memory 116 for each pixel. The data replacement process may be performed during a vertical synchronization period or the like.
【００３０】図４は、図１のビデオメモリ１１６におけ
るＯＳＤ信号重畳処理手順の例を示す図である。同図に
おいて、４０１はタイミング制御回路１１７で生成する
水平同期信号ＨＤ、４０２はデコーダ／コンバータ１１
４から出力される映像データ、４０３はＯＳＤ生成回路
１１５から出力されるＯＳＤ信号、４０４はビデオメモ
リ１１６から出力されるところの、ＯＳＤ信号が重畳さ
れ且つアナログ信号に変換された映像信号である。FIG. 4 is a diagram showing an example of an OSD signal superposition processing procedure in the video memory 116 of FIG. In the figure, reference numeral 401 denotes a horizontal synchronization signal HD generated by the timing control circuit 117, and 402 denotes a decoder / converter 11
4, 403 is an OSD signal output from the OSD generation circuit 115, and 404 is a video signal output from the video memory 116 where the OSD signal is superimposed and converted into an analog signal.
【００３１】同図に示したように、ＯＳＤ情報を表示す
る場合、デジタル放送受信時には、デジタル放送受信回
路１１０から出力される映像信号に既にＯＳＤ信号が重
畳された状態で映像信号が出力される。なお、同図では
説明を簡単にするために、デコーダ／コンバータ１１４
の動作タイミングとタイミング制御回路１１７の動作タ
イミングのずれはないものとしている。As shown in FIG. 3, when displaying the OSD information, when receiving the digital broadcast, the video signal is output in a state where the OSD signal is already superimposed on the video signal output from the digital broadcast receiving circuit 110. . It should be noted that the decoder / converter 114 is shown in FIG.
And the operation timing of the timing control circuit 117.
【００３２】デジタル放送受信回路１１０から出力され
た映像信号及び水平同期信号ＨＤならびに垂直同期信号
ＶＤは、映像切換回路１３２に入力される。デジタル放
送受信時には、映像切換回路１３２はサブ制御回路１５
１から出力される制御信号にのみ応じて、デジタル放送
受信回路１１０から出力された映像信号及び水平同期信
号ＨＤならびに垂直同期信号ＶＤを選択出力する。The video signal, the horizontal synchronizing signal HD, and the vertical synchronizing signal VD output from the digital broadcast receiving circuit 110 are input to the video switching circuit 132. At the time of digital broadcast reception, the video switching circuit 132
The video signal, the horizontal synchronizing signal HD, and the vertical synchronizing signal VD output from the digital broadcast receiving circuit 110 are selectively output only in response to the control signal output from 1.
【００３３】ＲＧＢプロセッサ１４１では入力した映像
信号（本実施の形態ではＹＰｂＰｒ形式）をＲＧＢの各
原色信号に変換する処理，入力信号電圧を、投写管１４
７，１４８，１４９をドライブするための電圧に増幅す
る処理，直流再生，色相調整，輪郭補正等の処理を行
う。また、偏向回路１４２では入力した水平同期信号Ｈ
Ｄ及び垂直同期信号ＶＤに同期させて偏向波形を生成
し、ＤＹ／ＣＹユニット１４４，１４５，１４６に搭載
された偏向ヨークを介して投射管１４７，１４８，１４
９の電子ビームの偏向を制御する。コンバーゼンス回路
１４３では各色のコンバーゼンス調整を行うためのコン
バーゼンス補正波形を生成する。The RGB processor 141 converts the input video signal (YPbPr format in the present embodiment) into RGB primary color signals, and converts the input signal voltage into the projection tube 14.
7, 148 and 149 are amplified to drive voltages, DC reproduction, hue adjustment, contour correction and other processing are performed. In the deflection circuit 142, the input horizontal synchronization signal H
D and a vertical synchronizing signal VD to generate a deflection waveform, and projecting tubes 147, 148, and 14 via deflection yokes mounted on DY / CY units 144, 145, and 146.
9 controls the deflection of the electron beam. The convergence circuit 143 generates a convergence correction waveform for performing convergence adjustment of each color.
【００３４】以上の処理により、デジタル放送受信時に
は、必要に応じてＯＳＤ情報を適宜表示させつつ受信し
たデジタル放送番組を映出することができる。According to the above-described processing, at the time of receiving a digital broadcast, the received digital broadcast program can be displayed while appropriately displaying the OSD information as needed.
【００３５】次にアナログ放送を受信する場合及びＶＴ
Ｒ等の映像出力機器から出力される一般的なコンポジッ
ト映像信号を、外部コンポジット映像信号入力端子から
入力する場合、上記映像信号にＯＳＤ信号を重畳する場
合について説明する。Next, when analog broadcasting is received and when VT
A case where a general composite video signal output from a video output device such as R is input from an external composite video signal input terminal and a case where an OSD signal is superimposed on the video signal will be described.
【００３６】アナログ放送を受信する場合、アナログ放
送受信用アンテナ（図示していない）を介してアナログ
放送受信端子１０２に入力されたアナログ放送波は、ア
ナログチューナ１２１に入力される。アナログチューナ
１２１ではサブ制御回路１５１の命令に従い、選局，復
調処理等を施され、ビデオセレクタ１２２に出力され
る。一方、外部コンポジット映像信号入力端子１０３か
ら入力されたところの、ＶＴＲ等の映像出力機器から出
力された一般的なコンポジット映像信号は、そのままビ
デオセレクタ１２２に入力される。When an analog broadcast is received, an analog broadcast wave input to an analog broadcast receiving terminal 102 via an analog broadcast receiving antenna (not shown) is input to an analog tuner 121. The analog tuner 121 performs channel selection, demodulation processing, and the like in accordance with a command from the sub-control circuit 151, and outputs the result to the video selector 122. On the other hand, a general composite video signal output from a video output device such as a VTR, which has been input from the external composite video signal input terminal 103, is directly input to the video selector 122.
【００３７】ビデオセレクタ１２２では、サブ制御回路
１５１の命令に従い映像信号の選択を行う。ビデオセレ
クタ１２２から出力される映像信号はアナログのコンポ
ジット信号であり、アナログ信号処理回路１２３におい
て、Ｙ／Ｃ分離処理，色復調処理等の信号処理を施され
る。なお、このアナログ信号処理回路１２３では必要に
応じて信号形式の変換処理も行う。即ち、例えばＹ／Ｃ
分離処理及び色復調処理を終えた映像信号がＹＩＱの形
式であり、後段の信号処理回路（本実施の形態ではデジ
タル放送受信回路１１０内のデコーダ／コンバータ１１
４）が必要とする信号形式が、ＹＰｂＰｒの形式である
場合には、ＹＩＱ形式からＹＰｂＰｒ形式への信号処理
による形式変換を行う。The video selector 122 selects a video signal in accordance with a command from the sub-control circuit 151. The video signal output from the video selector 122 is an analog composite signal, and the analog signal processing circuit 123 performs signal processing such as Y / C separation processing and color demodulation processing. The analog signal processing circuit 123 also performs signal format conversion processing as needed. That is, for example, Y / C
The video signal that has been subjected to the separation processing and the color demodulation processing is in the YIQ format, and a signal processing circuit (a decoder / converter 11 in the digital broadcast receiving circuit 110 in the present embodiment)
If the signal format required in 4) is the YPbPr format, format conversion is performed by signal processing from the YIQ format to the YPbPr format.
【００３８】アナログ信号処理回路１２３から出力され
た映像信号は、第１の切換回路１２６を介してデジタル
放送受信回路１１０内のＡ／Ｄ変換回路１１２に入力さ
れる。Ａ／Ｄ変換回路１１２でデジタルデータに変換さ
れた映像データは、選択器１１３を介してデコーダ／コ
ンバータ１１４に入力され、フォーマット変換処理を施
される。The video signal output from the analog signal processing circuit 123 is input to the A / D conversion circuit 112 in the digital broadcast receiving circuit 110 via the first switching circuit 126. The video data converted into digital data by the A / D conversion circuit 112 is input to a decoder / converter 114 via a selector 113 and subjected to a format conversion process.
【００３９】アナログ放送を受信する場合及び外部コン
ポジット映像信号入力端子１０３からコンポジット映像
信号を入力する場合には、デコーダ／コンバータ１１４
はデジタルデコーダとしては機能せず、フォーマット変
換回路として機能する。即ち、アナログ放送の受信映像
及び外部コンポジット映像信号入力端子１０３から入力
したコンポジット映像信号は、一般的に図２（Ｂ）に示
したものと同様にアスペクト比４：３，有効走査線４８
０本のインタレース信号である。したがって、上記説明
と同様にシングルスキャンの水平偏向回路の使用を可能
とするために、本実施の形態ではフォーマット変換を行
っている。When receiving an analog broadcast or when inputting a composite video signal from the external composite video signal input terminal 103, the decoder / converter 114
Does not function as a digital decoder, but functions as a format conversion circuit. That is, the received video of the analog broadcast and the composite video signal input from the external composite video signal input terminal 103 generally have an aspect ratio of 4: 3 and an effective scanning line 48 as shown in FIG.
There are zero interlaced signals. Therefore, in order to enable use of a single scan horizontal deflection circuit as in the above description, format conversion is performed in the present embodiment.
【００４０】デコーダ／コンバータ１１４でフォーマッ
ト変換処理を施された映像データは、ビデオメモリ１１
６に入力され、以後デジタル放送受信時と同様の処理を
施される。ＯＳＤ情報の表示を行う場合も同様であり、
したがって、アナログ放送受信時及び外部コンポジット
信号入力端子からコンポジット映像信号を入力した場合
に、必要に応じてＯＳＤ情報を適宜表示させつつ上記映
像信号を映出する事ができる。The video data subjected to the format conversion processing by the decoder / converter 114 is stored in the video memory 11
6 and thereafter, the same processing as when receiving a digital broadcast is performed. The same applies when displaying OSD information.
Therefore, at the time of analog broadcast reception and when a composite video signal is input from an external composite signal input terminal, the video signal can be projected while appropriately displaying OSD information as needed.
【００４１】次に、外部コンポーネント映像信号入力端
子１０４からコンポーネント映像信号を入力する場合、
入力したコンポーネント映像信号にＯＳＤ信号を重畳す
る場合について説明する。Next, when a component video signal is input from the external component video signal input terminal 104,
A case where the OSD signal is superimposed on the input component video signal will be described.
【００４２】ＤＶＤプレーヤ，デジタル放送受信用セッ
ト・トップ・ボックス（Ｓｅｔ・Ｔｏｐ・Ｂｏｘ：ＳＴ
Ｂ）等の映像出力機器のコンポーネント映像出力端子或
いはＤ端子から出力された映像信号を、外部コンポーネ
ント映像信号入力端子１０４を介して入力した場合、特
に入力した映像信号が高精細フォーマットのコンポーネ
ント映像信号である場合には、上記説明のデジタル放送
受信時やアナログ放送受信時、外部コンポジット映像信
号入力端子から映像信号を入力した場合のように、圧縮
データの復号処理や、Ｙ／Ｃ分離処理，色復調処理，フ
ォーマット変換処理、等の信号処理が一切不要となる。DVD player, set top box for digital broadcast reception (Set Top Box: ST)
When a video signal output from a component video output terminal or a D terminal of a video output device such as B) is input via the external component video signal input terminal 104, the input video signal is particularly a high definition format component video signal. , The compressed data decoding process, the Y / C separation process, and the color conversion are performed as in the case of receiving a digital broadcast or an analog broadcast described above, or when a video signal is input from an external composite video signal input terminal. No signal processing such as demodulation processing, format conversion processing, etc. is required at all.
【００４３】したがって、外部コンポーネント映像信号
入力端子１０４から高精細フォーマットのコンポーネン
ト映像信号を入力した場合、入力した映像信号は直接映
像信号切換回路１３２に入力される。ただし、本実施の
形態では外部コンポーネント映像信号入力端子１０４か
ら高精細フォーマットのコンポーネント映像信号を入力
した場合にもＯＳＤ情報の表示を行うために、以下の処
理を行うことによりデジタル放送受信回路１１０をＯＳ
Ｄ情報発生回路として機能させる。Accordingly, when a high definition format component video signal is input from the external component video signal input terminal 104, the input video signal is directly input to the video signal switching circuit 132. However, in the present embodiment, in order to display OSD information even when a high definition format component video signal is input from the external component video signal input terminal 104, the digital broadcast receiving circuit 110 is executed by performing the following processing. OS
It functions as a D information generation circuit.
【００４４】デジタル放送受信回路１１０をＯＳＤ情報
発生回路として機能させるに、まずデコーダ／コンバー
タ１１４から出力される映像データのビデオメモリ１１
６への書き込みを停止する。次にＯＳＤ生成回路１１５
で生成したＯＳＤ信号のみをビデオメモリ１１６に書き
込んでいき、書き込まれたＯＳＤ信号をビデオメモリ１
１６内部のＤ／Ａ変換回路でアナログ映像信号に変換し
て出力する。同時にＯＳＤ生成回路１１５からはＯＳＤ
イネーブル信号を出力する。このＯＳＤイネーブル信号
はビデオメモリ１１６から出力された映像信号にＯＳＤ
信号が存在しているか否かを示すフラグ信号であり、本
実施の形態ではＯＳＤイネーブル信号が‘Ｈ’の場合、
映像信号にＯＳＤ信号が存在していることを示してい
る。To make the digital broadcast receiving circuit 110 function as an OSD information generating circuit, first, the video memory 11 of the video data output from the decoder / converter 114 is used.
The writing to 6 is stopped. Next, the OSD generation circuit 115
Is written into the video memory 116, and the written OSD signal is stored in the video memory 1
The D / A conversion circuit 16 converts the analog video signal into an analog video signal and outputs the analog video signal. At the same time, the OSD generation circuit 115
Outputs an enable signal. This OSD enable signal is added to the video signal output from the video memory 116 by the OSD enable signal.
A flag signal indicating whether or not a signal is present. In the present embodiment, when the OSD enable signal is 'H',
This indicates that the OSD signal exists in the video signal.
【００４５】なお上記説明の、デジタル放送受信回路１
１０から出力されるＯＳＤ信号及びＯＳＤイネーブル信
号は、高精細フォーマットのコンポーネント映像信号
に、水平タイミング及び垂直タイミングで同期している
必要がある。したがって、外部コンポーネント映像信号
入力端子１０４から入力した高精細フォーマットのコン
ポーネント映像信号は、映像切換回路１３２に入力され
ると同時に、第２の同期分離回路１２５に入力され、水
平同期信号ＨＤ及び垂直同期信号ＶＤの検出処理を施さ
れる。The digital broadcast receiving circuit 1 described above
The OSD signal and the OSD enable signal output from 10 need to be synchronized with the component video signal of the high definition format at horizontal timing and vertical timing. Therefore, the high definition format component video signal input from the external component video signal input terminal 104 is input to the video switching circuit 132 and simultaneously to the second sync separation circuit 125, where the horizontal sync signal HD and the vertical sync signal are output. The signal VD is detected.
【００４６】検出した水平同期信号ＨＤ及び垂直同期信
号ＶＤは、それぞれ第１の切換回路１２６及び第２の切
換回路１２７を介してデジタル放送受信回路１１０内の
タイミング制御回路１１７に入力される。また、第２の
同期分離回路１２５における水平同期信号ＨＤ及び垂直
同期信号ＶＤの検出処理は、外部コンポーネント映像信
号入力端子１０４から高精細フォーマットのコンポーネ
ント映像信号を入力した場合にのみ動作させるようにす
ると良い。このようにすることにより、デジタル放送を
受信した場合や、アナログ放送を受信した場合、ＶＴＲ
等の映像出力機器から一般的なコンポジット映像信号を
入力した場合等に、表示画像に同期妨害を生じる事を防
止することが可能となる。The detected horizontal synchronizing signal HD and vertical synchronizing signal VD are input to the timing control circuit 117 in the digital broadcast receiving circuit 110 via the first switching circuit 126 and the second switching circuit 127, respectively. Further, the detection processing of the horizontal synchronization signal HD and the vertical synchronization signal VD in the second synchronization separation circuit 125 may be performed only when a high definition format component video signal is input from the external component video signal input terminal 104. good. By doing so, when a digital broadcast is received or an analog broadcast is received, the VTR
It is possible to prevent the occurrence of synchronization disturbance in a displayed image when a general composite video signal is input from a video output device such as the above.
【００４７】タイミング制御回路１１７では、高精細フ
ォーマットのコンポーネント映像信号から検出した水平
同期信号ＨＤ及び垂直同期信号ＶＤを基準として、ビデ
オメモリ１１６の信号出力タイミングを制御するための
制御信号を生成する。具体的には一般的なＰＬＬ（Ｐｈ
ａｓｅ・Ｌｏｃｋｅｄ・Ｌｏｏｐ）回路等を用いて水平
同期信号ＨＤに同期した基本クロックを生成し、垂直同
期信号ＶＤでリセットする少なくともフィールド周期の
カウントアップが可能なカウンタを駆動する。このカウ
ンタで生成した制御信号により、ビデオメモリ１１６の
出力タイミングを制御する。The timing control circuit 117 generates a control signal for controlling the signal output timing of the video memory 116 based on the horizontal synchronizing signal HD and the vertical synchronizing signal VD detected from the high definition format component video signal. Specifically, a general PLL (Ph
A base clock synchronized with the horizontal synchronizing signal HD is generated by using an as-locked-loop circuit and the like, and a counter capable of counting up at least a field cycle reset by the vertical synchronizing signal VD is driven. The output timing of the video memory 116 is controlled by the control signal generated by the counter.
【００４８】外部コンポーネント映像信号入力端子１０
４から入力した高精細フォーマットのコンポーネント映
像信号と、デジタル放送受信回路１１０で生成したＯＳ
Ｄ信号のみで構成された映像信号との重畳処理は、切換
制御回路１３１及び映像切換回路１３２にて行う。External component video signal input terminal 10
4 and the OS generated by the digital broadcast receiving circuit 110.
The switching control circuit 131 and the video switching circuit 132 perform the superimposition process with the video signal composed only of the D signal.
【００４９】図５は、図１の切換制御回路１３１及び映
像切換回路１３２の内部構成の一例を示す図である。図
６は、図５の動作タイミングを示す図である。FIG. 5 is a diagram showing an example of the internal configuration of the switching control circuit 131 and the video switching circuit 132 of FIG. FIG. 6 is a diagram showing the operation timing of FIG.
【００５０】図５において、１３１及び１３２は図１に
示した切換制御回路１３１及び映像切換回路１３２であ
り、更に５０１は図１のデジタル放送受信回路１１０内
のＯＳＤ生成回路１１５から出力されるＯＳＤイネーブ
ル信号を入力する入力端子、５０２はサブ制御回路１５
１からの制御信号を入力する入力端子、５０３はデジタ
ル放送受信回路１１０内のビデオメモリ１１６から出力
される映像信号を入力する入力端子、５０４は外部コン
ポーネント映像信号入力端子１０４から入力した高精細
フォーマットのコンポーネント映像信号を入力する入力
端子、５０５はＯＳＤ信号との重畳処理を終えた映像信
号を出力する出力端子である。In FIG. 5, 131 and 132 are the switching control circuit 131 and the video switching circuit 132 shown in FIG. 1, and 501 is the OSD output from the OSD generating circuit 115 in the digital broadcast receiving circuit 110 in FIG. An input terminal for inputting an enable signal, 502 is a sub-control circuit 15
503, an input terminal for inputting a video signal output from the video memory 116 in the digital broadcast receiving circuit 110, and 504, a high definition format input from the external component video signal input terminal 104. Is an input terminal for inputting the component video signal, and 505 is an output terminal for outputting a video signal that has been subjected to the superimposition processing with the OSD signal.
【００５１】また、５１３は切換制御回路１３１を構成
するＯＲ回路、５１４は映像切換回路１３２を構成する
回路であって、入力した映像信号の一方を選択出力する
スイッチである。なお、映像切換回路１３２は、本来水
平同期信号ＨＤ及び垂直同期信号ＶＤの選択出力回路も
有しているが、上記選択出力回路は単純な２対１のマル
チプレクサでよいため、同図では記載を省略している。Reference numeral 513 denotes an OR circuit constituting the switching control circuit 131, and reference numeral 514 denotes a circuit constituting the video switching circuit 132, which is a switch for selecting and outputting one of the input video signals. Although the video switching circuit 132 originally has a selection output circuit for the horizontal synchronization signal HD and the vertical synchronization signal VD, the selection output circuit may be a simple two-to-one multiplexer. Omitted.
【００５２】また、図６において、６０１は水平同期信
号ＨＤ、６０２は外部コンポーネント映像信号入力端子
１０４から図５の入力端子５０４に入力される高精細フ
ォーマットのコンポーネント映像信号、６０３はデジタ
ル放送受信回路１１０内のビデオメモリ１１６から出力
されて図５の入力端子５０３に入力されるＯＳＤ信号、
６０４はＯＳＤイネーブル信号、６０５は映像切換回路
１３２の出力端子５０５から出力されるＯＳＤ信号の重
畳処理を終えた映像信号である。In FIG. 6, reference numeral 601 denotes a horizontal synchronizing signal HD; 602, a high definition format component video signal input from the external component video signal input terminal 104 to the input terminal 504 of FIG. 5; An OSD signal output from the video memory 116 in the input terminal 110 and input to the input terminal 503 in FIG.
Reference numeral 604 denotes an OSD enable signal, and 605 denotes a video signal that has been subjected to superimposition processing of the OSD signal output from the output terminal 505 of the video switching circuit 132.
【００５３】本実施の形態では、切換制御回路１３１は
単純なＯＲ回路である。また、サブ制御回路１５１から
出力されて制御信号入力端子５０２に入力される制御信
号は、外部コンポーネント映像信号入力端子１０４から
入力した高精細フォーマットの映像信号を表示する場合
には‘Ｌ’、上記以外の場合には‘Ｈ’となる信号であ
る。したがって、スイッチ５１４は、外部コンポーネン
ト映像信号入力端子１０４から入力した高精細フォーマ
ットの映像信号を表示する場合、基本的には入力端子５
０４から入力した映像信号を選択出力する。In this embodiment, the switching control circuit 131 is a simple OR circuit. The control signal output from the sub-control circuit 151 and input to the control signal input terminal 502 is “L” when displaying a high-definition format video signal input from the external component video signal input terminal 104. In other cases, the signal becomes “H”. Therefore, the switch 514 is basically connected to the input terminal 5 when displaying a high definition format video signal input from the external component video signal input terminal 104.
The video signal input from the terminal 04 is selectively output.
【００５４】一方、ＯＳＤ情報発生回路として機能して
いるデジタル放送受信回路１１０から出力された映像信
号にＯＳＤ信号が存在する場合には、ＯＳＤイネーブル
信号が‘Ｈ’となるので、その期間のみ入力端子５０３
から入力したＯＳＤ信号を選択出力する。その結果、映
像信号６０５のような、ＯＳＤ信号の重畳された映像信
号が出力端子５０５から出力されることになる。On the other hand, when the OSD signal is present in the video signal output from the digital broadcast receiving circuit 110 functioning as the OSD information generating circuit, the OSD enable signal becomes “H”, so that the input is performed only during that period. Terminal 503
And selectively outputs the OSD signal input from. As a result, a video signal on which the OSD signal is superimposed, such as the video signal 605, is output from the output terminal 505.
【００５５】図７は、図１の切換制御回路１３１及び映
像切換回路１３２の内部構成の別の例を示す図である。
また、図８は、図７の動作タイミングを示す図である。FIG. 7 is a diagram showing another example of the internal configuration of the switching control circuit 131 and the video switching circuit 132 of FIG.
FIG. 8 is a diagram showing the operation timing of FIG.
【００５６】図７において、１３１及び１３２は図１に
示した切換制御回路１３１及び映像切換回路１３２であ
り、更に７０１は図１のデジタル放送受信回路１１０内
のＯＳＤ生成回路１１５から出力されるＯＳＤイネーブ
ル信号を入力する入力端子、７０２はサブ制御回路１５
１からの制御信号を入力する入力端子、７０３はデジタ
ル放送受信回路１１０内のビデオメモリ１１６から出力
される映像信号を入力する入力端子、７０４は外部コン
ポーネント映像信号入力端子１０４から入力した高精細
フォーマットのコンポーネント映像信号を入力する入力
端子、７０５はＯＳＤ信号との重畳処理を終えた映像信
号を出力する出力端子である。In FIG. 7, 131 and 132 are the switching control circuit 131 and the video switching circuit 132 shown in FIG. 1, and 701 is an OSD output from the OSD generating circuit 115 in the digital broadcast receiving circuit 110 in FIG. 702 is an input terminal for inputting an enable signal;
703 is an input terminal for inputting a video signal output from the video memory 116 in the digital broadcast receiving circuit 110, and 704 is a high definition format input from the external component video signal input terminal 104. Is an input terminal for inputting the component video signal, and 705 is an output terminal for outputting a video signal that has been superimposed on the OSD signal.
【００５７】また、７１３は加算制御回路であって、切
換制御回路１３１を構成する。７１４は入力した映像信
号をｍ倍する第１の係数器、７１５は入力した映像信号
をｎ倍する第２の係数器、７１６は第１の係数器７１４
と第２の係数器加算器７１６を加算する加算器であっ
て、映像切換回路１３２を構成する。なお、係数値ｍ及
びｎはｍ＋ｎ＝１となる自然数であり、加算制御回路７
１３により制御される。また、映像切換回路１３２が水
平同期信号ＨＤ及び垂直同期信号ＶＤの選択出力回路の
記載を省略しているのは、本実施の形態でも同様であ
る。Reference numeral 713 denotes an addition control circuit, which constitutes the switching control circuit 131. 714 is a first coefficient unit for multiplying the input video signal by m, 715 is a second coefficient unit for multiplying the input video signal by n, and 716 is a first coefficient unit 714
And a second coefficient adder 716, and constitute the video switching circuit 132. The coefficient values m and n are natural numbers that satisfy m + n = 1, and the addition control circuit 7
13. Further, the video switching circuit 132 omits the description of the selection output circuit of the horizontal synchronization signal HD and the vertical synchronization signal VD in the same manner in the present embodiment.
【００５８】また、図８において、８０１は水平同期信
号ＨＤ、８０２は外部コンポーネント映像信号入力端子
１０４から図７の入力端子７０４に入力される高精細フ
ォーマットのコンポーネント映像信号、８０３はデジタ
ル放送受信回路１１０内のビデオメモリ１１６から出力
されて図７の入力端子７０３に入力されるＯＳＤ信号、
８０４はＯＳＤイネーブル信号、８０５及び８０６は出
力端子７０５から出力されるＯＳＤ信号の重畳処理を終
えた映像信号である図７に示した回路を用いることによ
り、外部コンポーネント映像信号入力端子１０４から入
力した高精細フォーマットのコンポーネント映像信号に
ＯＳＤ情報を重畳して表示する場合、ＯＳＤイネーブル
信号とサブ制御回路１５１からの制御信号に応じて、Ｏ
ＳＤ信号と高精細フォーマットの映像信号とを、ｍ：ｎ
で加算することになり、ＯＳＤ信号を表示している部分
においても元の映像信号が透過するため、映像信号の内
容確認が容易になる。例えば、ｍ：ｎ＝２：２であれ
ば、ＯＳＤ信号と高精細フォーマットの映像信号との加
算信号は図８の映像信号８０５のようになり、またｍ：
ｎ＝３：１とすれば図８の映像信号８０６のような映像
信号が出力端子７０５から出力されることになる。In FIG. 8, reference numeral 801 denotes a horizontal synchronizing signal HD; 802, a high definition format component video signal input from the external component video signal input terminal 104 to the input terminal 704 of FIG. 7; An OSD signal output from the video memory 116 in the input terminal 110 and input to the input terminal 703 in FIG.
804 is an OSD enable signal, and 805 and 806 are video signals which have been subjected to the superimposition processing of the OSD signal output from the output terminal 705, and are input from the external component video signal input terminal 104 by using the circuit shown in FIG. When OSD information is superimposed and displayed on a component video signal of a high definition format, an OS
The SD signal and the high-definition format video signal are converted into m: n
, And the original video signal is transmitted through the portion where the OSD signal is displayed, so that the content of the video signal can be easily confirmed. For example, if m: n = 2: 2, the added signal of the OSD signal and the video signal of the high definition format becomes a video signal 805 in FIG.
If n = 3: 1, a video signal such as the video signal 806 in FIG. 8 is output from the output terminal 705.
【００５９】なお、本実施の形態では、外部コンポーネ
ント映像信号入力端子１０４から入力した高精細フォー
マットのコンポーネント映像信号を、ＯＳＤ信号を重畳
せずに表示する場合には、ｍ：ｎ＝０：４となり、逆に
デジタル放送受信回路１１０から出力された映像信号を
表示する場合にはｍ：ｎ＝４：０となる。In this embodiment, when a component video signal of a high definition format input from the external component video signal input terminal 104 is displayed without superimposing an OSD signal, m: n = 0: 4. Conversely, when the video signal output from the digital broadcast receiving circuit 110 is displayed, m: n = 4: 0.
【００６０】以上の処理により、外部コンポーネント入
力端子１０４から入力した高精細フォーマットのコンポ
ーネント映像信号に、デジタル放送受信回路を通過させ
ること無くＯＳＤ信号の重畳処理が可能となる。With the above processing, it is possible to superimpose the OSD signal on the high definition format component video signal input from the external component input terminal 104 without passing through the digital broadcast receiving circuit.
【００６１】図９は、本発明におけるデジタル放送対応
テレビジョン受信機の第２の実施の形態を示す構成図で
ある。図９において、図１と同一の番号を有するものは
図１と同様に機能するものであり、詳細な説明を省略す
る。FIG. 9 is a block diagram showing a second embodiment of the digital broadcast compatible television receiver according to the present invention. In FIG. 9, components having the same numbers as those in FIG. 1 function in the same manner as in FIG. 1, and detailed description will be omitted.
【００６２】９００は本実施の形態におけるデジタル放
送対応テレビジョン受信機、９１０はデジタル放送受信
回路、９１１はデジタル放送波の選局，復調，エラー訂
正等の信号処理を行うデジタルチューナ、９１４は入力
したデジタルデータに対して、圧縮データの復号処理を
行うデジタルデコーダ、９１５は調整用メニュー等のＯ
ＳＤ情報を生成するＯＳＤ生成回路、９１６は出力段に
Ｄ／Ａ変換回路を有するビデオメモリ、９１７はビデオ
メモリ９１６の信号出力タイミングを制御し、同時に水
平同期信号ＨＤ及び垂直同期信号ＶＤを生成するタイミ
ング制御回路、９１８は主にデジタル放送受信回路９１
０の制御を行うメイン制御回路である。Reference numeral 900 denotes a digital broadcast compatible television receiver in this embodiment, 910 denotes a digital broadcast receiving circuit, 911 denotes a digital tuner that performs signal processing such as channel selection, demodulation, and error correction of digital broadcast waves, and 914 denotes an input. The digital decoder 915 performs a decoding process on the compressed digital data for the compressed data.
An OSD generation circuit for generating SD information, 916 is a video memory having a D / A conversion circuit in an output stage, 917 controls the signal output timing of the video memory 916, and simultaneously generates a horizontal synchronization signal HD and a vertical synchronization signal VD. The timing control circuit 918 is mainly a digital broadcast receiving circuit 91.
This is a main control circuit for controlling the value of 0.
【００６３】また、９２４はアナログ信号処理回路１２
３から出力された映像信号の輝度信号から水平同期信号
ＨＤ及び垂直同期信号ＶＤを検出する第１の同期分離回
路、９２６は後述のサブ制御回路の命令に従って第１の
同期分離回路９２４から出力される水平同期信号ＨＤと
第２の同期分離回路１２５から出力される水平同期信号
ＨＤとを選択する第１の切換回路、９２７は後述のサブ
制御回路の命令に従って第１の同期分離回路９２４から
出力される垂直同期信号ＶＤと第２の同期分離回路１２
５から出力される垂直同期信号ＶＤとを選択する第２の
切換回路、９２８はフォーマット変換回路、９２９は外
部コンポーネント映像信号入力端子１０４から入力した
高精細フォーマットのコンポーネント映像信号とフォー
マット変換回路９２８から出力された映像信号とを選択
する第３の切換回路、９５１はメイン制御回路９１８の
指示に従い、主に本デジタル放送対応テレビジョン受信
機のデジタル放送受信回路９１０以外の部分を制御する
サブ制御回路である。Reference numeral 924 denotes the analog signal processing circuit 12
The first sync separation circuit 926 for detecting the horizontal synchronizing signal HD and the vertical synchronizing signal VD from the luminance signal of the video signal output from the third synchronizing signal 926 is output from the first sync separating circuit 924 according to a command of a sub-control circuit described later. A first switching circuit 927 for selecting the horizontal synchronization signal HD output from the second synchronization separation circuit 125 and the horizontal synchronization signal HD output from the second synchronization separation circuit 125 outputs an output from the first synchronization separation circuit 924 according to a command from a sub-control circuit described later. Vertical synchronization signal VD and the second synchronization separation circuit 12
5, a second switching circuit for selecting the vertical synchronizing signal VD output from 5; 928, a format conversion circuit; 929, a high definition format component video signal input from the external component video signal input terminal 104 and the format conversion circuit 928; A third switching circuit 951 for selecting the output video signal is a sub-control circuit that mainly controls a portion other than the digital broadcast receiving circuit 910 of the digital broadcast compatible television receiver in accordance with an instruction of the main control circuit 918. It is.
【００６４】本実施の形態のデジタル放送対応テレビジ
ョン受信機では、デジタル放送を受信する場合は、図１
に示した実施例と同様の処理を施される。また、アナロ
グ放送を受信する場合及び外部コンポジット映像信号入
力端子１０３から一般的なコンポジット映像信号を入力
する場合も、アナログ信号処理回路１２３で信号処理を
終えるまでは、図１の実施の形態と同様である。更に、
アナログ信号処理回路１２３から出力されたＹ／Ｃ分離
処理，色復調処理等を施された映像信号は、第１の同期
分離回路９２４に入力されると共にフォーマット変換回
路９２８に入力される。In the digital broadcast-compatible television receiver of the present embodiment, when receiving a digital broadcast, FIG.
The same processing as in the embodiment shown in FIG. Also, in the case of receiving an analog broadcast and the case of inputting a general composite video signal from the external composite video signal input terminal 103, the same as in the embodiment of FIG. 1 until the analog signal processing circuit 123 finishes the signal processing. It is. Furthermore,
The video signal subjected to the Y / C separation processing, the color demodulation processing, and the like output from the analog signal processing circuit 123 is input to the first synchronization separation circuit 924 and also to the format conversion circuit 928.
【００６５】本実施の形態では、アナログ放送波の受信
映像信号や、外部コンポジット映像信号入力端子１０３
から入力したコンポジット映像信号は、デジタル放送受
信回路９１０での信号処理を行わない。したがって、専
用のフォーマット変換回路９２８が必要となる。フォー
マット変換回路９２８におけるフォーマット変換処理
は、図２（Ｂ）に示した処理と同様である。いうまでも
なく、フォーマット変換処理を行わずに、偏向回路部に
おいてマルチスキャン水平偏向回路を使用してもよい。In this embodiment, a received video signal of an analog broadcast wave or an external composite video signal input terminal 103
Does not perform signal processing in the digital broadcast receiving circuit 910. Therefore, a dedicated format conversion circuit 928 is required. The format conversion processing in the format conversion circuit 928 is similar to the processing shown in FIG. Needless to say, a multi-scan horizontal deflection circuit may be used in the deflection circuit unit without performing the format conversion process.
【００６６】ＯＳＤ情報表示時のＯＳＤ信号の重畳処理
は、図１の実施の形態の外部コンポーネント映像信号入
力端子１０４からコンポーネント映像信号を入力する場
合の処理と同様に行う。したがって、デジタル放送受信
回路９１０への水平同期信号ＨＤ及び垂直同期信号ＶＤ
の供給が必要であり、したがって本実施の形態では、第
１の同期分離回路９２４にて水平同期信号ＨＤ及び垂直
同期信号ＶＤの検出を行うようにしている。The process of superimposing the OSD signal at the time of displaying the OSD information is performed in the same manner as the process of inputting the component video signal from the external component video signal input terminal 104 in the embodiment of FIG. Therefore, the horizontal synchronization signal HD and the vertical synchronization signal VD to the digital broadcast receiving circuit 910 are transmitted.
Therefore, in the present embodiment, the first synchronization separation circuit 924 detects the horizontal synchronization signal HD and the vertical synchronization signal VD.
【００６７】外部コンポーネント映像信号入力端子１０
４からコンポーネント映像信号を入力する場合、入力し
たコンポーネント映像信号にＯＳＤ信号を重畳する場合
については、図１の実施の形態と同様であり、したがっ
て図１の実施の形態と同様に、外部コンポーネント入力
端子１０４から入力した高精細フォーマットのコンポー
ネント映像信号に、デジタル放送受信回路を通過させる
こと無くＯＳＤ信号の重畳処理が可能となる。External component video signal input terminal 10
1 and the case where the OSD signal is superimposed on the input component video signal is the same as that of the embodiment of FIG. 1, and therefore, similarly to the embodiment of FIG. The OSD signal can be superimposed on the high definition format component video signal input from the terminal 104 without passing through the digital broadcast receiving circuit.
【００６８】以上説明の実施の形態では、本装置を、デ
ータ圧縮を施されて送信されたデジタル放送波を受信し
てデジタルデータのデコード等の信号処理を施された映
像信号、また現行の例えばＮＴＳＣ方式のアナログ放送
波を受信して信号処理を施された映像信号及び外部ビデ
オ入力端子から入力した映像信号等を適宜選択或いは重
畳して表示可能なデジタル放送対応ＰＴＶとして説明し
たが、本発明の効果はＰＴＶに限らず、例えば直視型の
ブラウン管テレビ，液晶テレビ，フロント投写型プロジ
ェクタ等でも適用可能である。In the embodiment described above, the present apparatus is used to receive a digital broadcast wave transmitted after being subjected to data compression and to perform a signal processing such as decoding of digital data. The present invention has been described as a digital broadcast-compatible PTV that can select and superimpose and display a video signal that has been subjected to signal processing after receiving an analog broadcast wave of the NTSC system and a video signal input from an external video input terminal. The effect is not limited to the PTV, but can be applied to, for example, a direct-view CRT television, a liquid crystal television, a front projection type projector, and the like.
【００６９】[0069]
【発明の効果】本発明によれば、外部ビデオ入力端子か
ら入力したビデオ信号が、デジタル放送受信回路におけ
る信号処理を必要とせず、それでいて、ＯＳＤ情報の表
示を可能とするデジタル放送対応テレビジョン受信機を
提供することができる。According to the present invention, a video signal input from an external video input terminal does not require signal processing in a digital broadcast receiving circuit, but is capable of displaying OSD information. Machine can be provided.
【図１】本発明におけるデジタル放送対応テレビジョン
受信機の第１の実施の形態を示す構成図である。FIG. 1 is a configuration diagram illustrating a digital broadcast compatible television receiver according to a first embodiment of the present invention.
【図２】図１のデコーダ／コンバータ１１４におけるフ
ォーマット変換処理を説明する図である。FIG. 2 is a diagram illustrating a format conversion process in a decoder / converter 114 in FIG.
【図３】図１のデコーダ／コンバータにおける圧縮デー
タの復号処理が、タイミング制御回路における同期信号
生成処理と比較して遅い場合の、ビデオメモリの映像信
号出力動作のタイミングを示す図である。FIG. 3 is a diagram showing the timing of the video signal output operation of the video memory when the decoding process of the compressed data in the decoder / converter in FIG. 1 is slower than the synchronization signal generation process in the timing control circuit.
【図４】図１のビデオメモリにおけるＯＳＤ信号重畳処
理手順の例を示す図である。FIG. 4 is a diagram showing an example of an OSD signal superposition processing procedure in the video memory of FIG. 1;
【図５】図１の切換制御回路及び映像切換回路の内部構
成の一例を示す図である。FIG. 5 is a diagram illustrating an example of an internal configuration of a switching control circuit and a video switching circuit of FIG. 1;
【図６】図５の動作タイミングを示す図である。FIG. 6 is a diagram showing the operation timing of FIG.
【図７】図１の切換制御回路及び映像切換回路の内部構
成の別の例を示す図である。FIG. 7 is a diagram showing another example of the internal configuration of the switching control circuit and the video switching circuit of FIG. 1;
【図８】図７の動作タイミングを示す図である。FIG. 8 is a diagram showing the operation timing of FIG. 7;
【図９】本発明におけるデジタル放送対応テレビジョン
受信機の第２の実施の形態を示す構成図である。FIG. 9 is a configuration diagram illustrating a second embodiment of a digital broadcast compatible television receiver according to the present invention.
１００…デジタル放送対応テレビジョン受信機、１０１
…デジタル放送波の受信端子、１０２…アナログ放送波
の受信端子、１０３…外部コンポジット映像信号入力端
子、１０４…外部コンポーネント映像信号入力端子、１
０５…通信端子、１１０…デジタル放送受信回路、１１
１…デジタルチューナ、１１２…Ａ／Ｄ変換回路、１１
３…選択器、１１４…デコーダ／コンバータ、１１５…
ＯＳＤ生成回路、１１６…ビデオメモリ、１１７…タイ
ミング制御回路、１１８…メイン制御回路、１２１…ア
ナログチューナ、１２２…ビデオセレクタ、１２３…ア
ナログ信号処理回路、１２４…第１の同期分離回路、１
２５…第２の同期分離回路、１２６…第１の切換回路、
１２７…第２の切換回路、１３１…切換制御回路、１３
２…映像切換回路、１４１…ＲＧＢプロセッサ、１４２
…偏向回路、１４３…コンバーゼンス回路、１４４，１
４５，１４６…ＤＹ／ＣＹユニット、１４７、１４８，
１４９…投写管、１５１…サブ制御回路、５１３…ＯＲ
回路、５１４…スイッチ、７１３…加算制御回路、７１
４…第１の係数器、７１５…第２の係数器、７１６…加
算器。100 ... Digital broadcasting compatible television receiver, 101
... Reception terminal of digital broadcast wave, 102 ... Reception terminal of analog broadcast wave, 103 ... External composite video signal input terminal, 104 ... External component video signal input terminal, 1
05: communication terminal, 110: digital broadcast receiving circuit, 11
1: Digital tuner, 112: A / D conversion circuit, 11
3 ... selector, 114 ... decoder / converter, 115 ...
OSD generation circuit, 116 video memory, 117 timing control circuit, 118 main control circuit, 121 analog tuner, 122 video selector, 123 analog signal processing circuit, 124 first sync separation circuit, 1
25 ... second synchronization separation circuit, 126 ... first switching circuit,
127: second switching circuit, 131: switching control circuit, 13
2. Video switching circuit 141: RGB processor 142
... deflection circuit, 143 ... convergence circuit, 144,1
45, 146... DY / CY unit, 147, 148,
149: Projection tube, 151: Sub-control circuit, 513: OR
Circuit, 514 switch, 713 addition control circuit, 71
4 ... first coefficient unit, 715 ... second coefficient unit, 716 ... adder.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 敏光 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所デジタルメディア開発本 部内 (72)発明者 野中 保志 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 中村 慎一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 Ｆターム(参考） 5C023 AA02 AA11 AA21 BA01 BA12 BA15 CA03 CA08 DA04 DA08 EA02 EA03 5C025 AA30 BA28 CA03 CA09 CB10 DA01 DA05 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Toshimitsu Watanabe 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Digital Media Development Division, Hitachi, Ltd. Address: Hitachi Image Information System Co., Ltd. (72) Inventor Shinichi Nakamura 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa F-term (reference) 5C023 AA02 AA11 AA21 BA01 BA12 BA15 CA03 CA08 DA04 DA08 EA02 EA03 5C025 AA30 BA28 CA03 CA09 CB10 DA01 DA05
Claims (6)
送受信端子からデジタル放送波を入力して圧縮データの
復号処理を行う事が可能なデジタル放送受信回路と、外
部ビデオ信号入力端子と、制御回路とを有するデジタル
放送対応テレビジョン受信機において、 前記デジタル放送受信回路から出力された映像信号と前
記外部ビデオ信号入力端子から入力した映像信号とを入
力し、入力した映像信号の一方を選択して出力するか或
いは重畳処理を施した映像信号を出力する映像切換回路
と、前記映像切換回路の映像信号切換処理を制御する切
換制御回路とを備え、 前記デジタル放送受信端子で受信した映像信号に所定信
号を重畳して表示する場合には、前記デジタル放送受信
回路において所定信号の生成及び前記生成した所定信号
と前記受信した映像信号との重畳処理を行い、また前記
外部ビデオ信号入力端子から入力した映像信号に所定信
号を重畳或いは選択して表示する場合には、前記デジタ
ル放送受信回路において所定信号の生成を行い、前記映
像切換回路において前記生成した所定信号と前記入力し
た映像信号との重畳処理或いは選択処理を行うことを特
徴とするデジタル放送対応テレビジョン受信機。1. A digital broadcast receiving terminal, a digital broadcast receiving circuit capable of inputting a digital broadcast wave from the digital broadcast receiving terminal and decoding compressed data, an external video signal input terminal, and a control circuit In a digital broadcast-compatible television receiver having: a video signal output from the digital broadcast receiving circuit and a video signal input from the external video signal input terminal, and selecting one of the input video signals A video switching circuit that outputs a video signal subjected to output or superimposition processing; and a switching control circuit that controls a video signal switching process of the video switching circuit. When a signal is superimposed and displayed, the digital broadcast receiving circuit generates a predetermined signal and the generated predetermined signal and the received signal. Performing the superimposition process with the video signal, and, when superimposing or selecting a predetermined signal on the video signal input from the external video signal input terminal and displaying the signal, perform generation of the predetermined signal in the digital broadcast receiving circuit, A digital broadcast compatible television receiver, wherein the video switching circuit performs a superposition process or a selection process on the generated predetermined signal and the input video signal.
ョン受信機において、 前記デジタル放送受信回路は、出力する映像信号に生成
した所定信号が含まれている場合には更にフラグ信号を
出力する機能を有し、 前記映像切換回路は、前記デジタル放送受信回路から出
力された映像信号と前記外部ビデオ信号入力端子から入
力した映像信号の一方を選択して出力するスイッチから
なり、 前記切換制御回路は、前記制御回路から出力される制御
信号と前記デジタル放送受信回路から出力されるフラグ
信号とに応じて、前記制御回路から出力される制御信号
が前記外部ビデオ信号入力端子から入力した映像信号を
選択するように指示し、且つ前記デジタル放送受信回路
から出力されるフラグ信号が前記デジタル放送受信回路
から出力される映像信号に所定信号が含まれていないこ
とを示している場合にのみ、前記外部ビデオ信号入力端
子から入力した映像信号を選択するように前記映像切換
回路の映像信号切換処理を制御し、それ以外の場合に
は、前記デジタル放送受信回路から出力される映像信号
を選択するように前記映像切換回路の映像信号切換処理
を制御することを特徴とするデジタル放送対応テレビジ
ョン受信機。2. The digital television receiver according to claim 1, wherein the digital broadcast receiving circuit further outputs a flag signal when the output video signal includes a generated predetermined signal. The video switching circuit comprises a switch that selects and outputs one of a video signal output from the digital broadcast receiving circuit and a video signal input from the external video signal input terminal, and the switching control circuit includes A control signal output from the control circuit selects a video signal input from the external video signal input terminal according to a control signal output from the control circuit and a flag signal output from the digital broadcast receiving circuit. And a flag signal output from the digital broadcast receiving circuit is output from the digital broadcast receiving circuit. Only when the signal indicates that a predetermined signal is not included, the video signal switching process of the video switching circuit is controlled so as to select the video signal input from the external video signal input terminal. In such a case, a video signal switching process of the video switching circuit is controlled so as to select a video signal output from the digital broadcast receiving circuit.
ョン受信機において、 前記デジタル放送受信回路は、出力する映像信号に生成
した所定信号が含まれている場合には更にフラグ信号を
出力する機能を有し、 前記映像切換回路は、前記デジタル放送受信回路から出
力された映像信号をｍ倍する第１の係数器と、前記外部
ビデオ信号入力端子から入力した映像信号をｎ倍する第
２の係数器と、前記第１の係数器の出力と前記第２の係
数器の出力とを加算する加算器とを備えた構成からな
り、 前記切換制御回路は、前記制御回路から出力される制御
信号と前記デジタル放送受信回路から出力されるフラグ
信号とに応じて、前記制御回路から出力される制御信号
が前記デジタル放送受信回路から出力された映像信号を
選択するように指示している場合には、前記デジタル放
送受信回路から出力された映像信号と前記外部ビデオ信
号入力端子から入力される映像信号とを１：０で加算す
るようにｍ及びｎを制御し（但し、ｍ及びｎはｍ＋ｎ＝
１となる自然数である）、また前記制御回路から出力さ
れる制御信号が前記外部ビデオ信号入力端子から入力し
た映像信号を選択するように指示し、且つ前記デジタル
放送受信回路から出力されるフラグ信号が前記デジタル
放送受信回路から出力される映像信号に所定信号が含ま
れていないことを示している場合には、前記デジタル放
送受信回路から出力される映像信号と前記外部ビデオ信
号入力端子から入力される映像信号とを０：１で加算す
るようにｍ及びｎを制御し、更にそれ以外の場合には、
前記デジタル放送受信回路から出力される映像信号と前
記外部ビデオ信号入力端子から入力される映像信号とを
予め設定しておいた比率で加算するようにｍ及びｎを制
御することを特徴とするデジタル放送対応テレビジョン
受信機。3. The digital broadcast compatible television receiver according to claim 1, wherein the digital broadcast receiving circuit further outputs a flag signal when the output video signal includes a generated predetermined signal. The video switching circuit has a first coefficient unit that multiplies the video signal output from the digital broadcast receiving circuit by m, and a second coefficient unit that multiplies the video signal input from the external video signal input terminal by n. The switch control circuit comprises: a coefficient unit; and an adder for adding an output of the first coefficient unit and an output of the second coefficient unit. The switching control circuit includes a control signal output from the control circuit. And according to the flag signal output from the digital broadcast receiving circuit, the control signal output from the control circuit instructs to select the video signal output from the digital broadcast receiving circuit In this case, m and n are controlled so that the video signal output from the digital broadcast receiving circuit and the video signal input from the external video signal input terminal are added at 1: 0 (where m and n are added). n is m + n =
A control signal output from the control circuit instructs to select a video signal input from the external video signal input terminal, and a flag signal output from the digital broadcast receiving circuit. Indicates that the predetermined signal is not included in the video signal output from the digital broadcast receiving circuit, the video signal output from the digital broadcast receiving circuit and the video signal input from the external video signal input terminal. M and n are controlled so as to add the video signal at 0: 1, and in other cases,
M and n are controlled so that a video signal output from the digital broadcast receiving circuit and a video signal input from the external video signal input terminal are added at a preset ratio. Broadcast compatible television receiver.
対応テレビジョン受信機において、 前記外部ビデオ信号入力端子から入力した映像信号を入
力して水平同期信号及び垂直同期信号を検出する同期分
離回路を更に備え、 前記外部ビデオ信号入力端子から入力した映像信号に所
定信号を重畳して表示する場合には、前記デジタル放送
受信回路は前記検出した水平同期信号及び垂直同期信号
を入力して、前記入力した水平同期信号及び垂直同期信
号に同期した所定信号の生成を行うことを特徴とするデ
ジタル放送対応テレビジョン受信機。4. The digital television receiver according to claim 1, 2 or 3, wherein a video signal input from the external video signal input terminal is inputted to detect a horizontal synchronizing signal and a vertical synchronizing signal. Further comprising a circuit, when a predetermined signal is superimposed on a video signal input from the external video signal input terminal and displayed, the digital broadcast receiving circuit inputs the detected horizontal synchronization signal and vertical synchronization signal, A television receiver compatible with digital broadcasting, wherein a predetermined signal synchronized with the input horizontal synchronization signal and vertical synchronization signal is generated.
ョン受信機において、 前記同期分離回路は、前記外部ビデオ信号入力端子から
入力した映像信号に所定信号を重畳して表示する場合に
のみ、前記外部ビデオ信号入力端子から入力した映像信
号からの水平同期信号及び垂直同期信号の検出動作を行
うことを特徴とするデジタル放送対応テレビジョン受信
機。5. The digital broadcast compatible television receiver according to claim 4, wherein the synchronization separation circuit is configured to superimpose a predetermined signal on a video signal input from the external video signal input terminal and display the superimposed signal only when a predetermined signal is displayed. A digital broadcast compatible television receiver, which detects a horizontal synchronization signal and a vertical synchronization signal from a video signal input from an external video signal input terminal.
のデジタル放送対応テレビジョン受信機において、 前記映像切換回路から出力された映像信号を表示装置に
供給して表示することを特徴とするデジタル放送対応テ
レビジョン受信機。6. The digital broadcast compatible television receiver according to claim 1, wherein a video signal output from said video switching circuit is supplied to a display device for display. Digital broadcasting compatible television receiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000352270A JP2002158939A (en) | 2000-11-20 | 2000-11-20 | Television receiver dealing with digital broadcasting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000352270A JP2002158939A (en) | 2000-11-20 | 2000-11-20 | Television receiver dealing with digital broadcasting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158939A true JP2002158939A (en) | 2002-05-31 |
Family
ID=18825194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000352270A Pending JP2002158939A (en) | 2000-11-20 | 2000-11-20 | Television receiver dealing with digital broadcasting |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002158939A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171453A (en) * | 2000-12-01 | 2002-06-14 | Sanyo Electric Co Ltd | Digital/analog broadcast receiver |
| JP2003348485A (en) * | 2002-05-24 | 2003-12-05 | Sanyo Electric Co Ltd | Broadcast receiver |
-
2000
- 2000-11-20 JP JP2000352270A patent/JP2002158939A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171453A (en) * | 2000-12-01 | 2002-06-14 | Sanyo Electric Co Ltd | Digital/analog broadcast receiver |
| US7322039B2 (en) | 2000-12-01 | 2008-01-22 | Sanyo Electric Co., Ltd. | Digital and analog broadcasting receiver |
| JP2003348485A (en) * | 2002-05-24 | 2003-12-05 | Sanyo Electric Co Ltd | Broadcast receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373527B1 (en) | High definition television for simultaneously displaying plural images contained in broadcasting signals of mutually different broadcasting systems | |
| US6310654B1 (en) | Decoder device and receiver using the same | |
| US20040085480A1 (en) | Method and video processing unit for processing a video signal | |
| JPH10191191A (en) | Video display device | |
| KR100487396B1 (en) | Digital TV system for supporting of film mode and method for the same | |
| JP4928666B2 (en) | Format and frame rate conversion for 24Hz source video display | |
| JPH09284671A (en) | Main scanning line converter | |
| JP2002158939A (en) | Television receiver dealing with digital broadcasting | |
| JP3166594B2 (en) | Television receiver | |
| JP2004040696A (en) | Video image format converting apparatus and digital broadcasting receiving apparatus | |
| JPH07131734A (en) | Television receiver and on-screen signal generator | |
| JP3884874B2 (en) | Receiver | |
| JPH06133240A (en) | Osd display device | |
| JP2000324419A (en) | Device and method for processing picture | |
| JPH11313269A (en) | Video signal processor | |
| JPH0638649B2 (en) | High-definition television receiver with dual-screen display function | |
| KR100404218B1 (en) | Video Processing Apparatus for DTV | |
| JP3731304B2 (en) | Video signal processing device and video display device | |
| JP2001223917A (en) | Reciprocating deflection type video display device provided with osd display function | |
| JPH06225269A (en) | Television set | |
| JP2002271713A (en) | Television receiver | |
| JPH08331470A (en) | Multi-picture television receiver | |
| JPH1056649A (en) | Double screen television receiver | |
| JPH04306980A (en) | Video signal processing unit | |
| JPH0376493A (en) | Time compressor for high vision receiver |