JP2002150979A

JP2002150979A - 電子線発生装置及び画像形成装置

Info

Publication number: JP2002150979A
Application number: JP2001250571A
Authority: JP
Inventors: Shinsuke Kojima; 伸介小島; Tomoya Onishi; 智也大西
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-09-04
Filing date: 2001-08-21
Publication date: 2002-05-24
Anticipated expiration: 2021-08-21
Also published as: US20020047574A1; US6486610B2; JP4046959B2

Abstract

(57)【要約】【課題】画像表示時の画像領域外に起因する放電を防
止し、良好な表示画像を得る為の電子線発生装置及び画
像形成装置を提供する。【解決手段】電子放出素子を有するリアプレート１０
１５と対向して配置されて真空容器を構成する、放出さ
れた電子が照射される蛍光膜１０１８と、この蛍光膜１
０１８に向けて放出された電子を加速させるためのメタ
ルバック１０１９と、メタルバック１０１９の周囲に、
メタルバック１０１９と所定の間隔で配置された導電性
部材と、メタルバック１０１９と導電性部材との間に配
置された、導電性部材から放出された電子による多重散
乱を抑制するための凸型構造体と、メタルバックと導電
性部材の双方に接する抵抗膜とを有するフェースプレー
ト１０１７を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子線発生装置及び
この電子線発生装置を用いた表示装置等の画像形成装置
に関するものである。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、例えば表面伝導型放出素子や、電界放出型
素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放
出素子（以下ＭＩＭ型と記す）、などが知られている。

【０００３】表面伝導型放出素子としては、例えばＭ．
Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃｔｒ
ｏｎＰｈｙｓ．，１０，１２９０，（１９６５）や、後
述する他の例が知られている。

【０００４】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ₂薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄＦｉｌｍ
ｓ”，９，３１７（１９７２）］や、Ｉｎ₂Ｏ₃／ＳｎＯ
₂薄膜によるもの［Ｍ．ＨａｒｔｗｅｌｌａｎｄＣ．
Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎｓ．ＥＤＣｏ
ｎｆ．”，５１９（１９７５）］や、カーボン薄膜によ
るもの［荒木久他：真空、第２６巻、第１号、２２（１
９８３）］等が報告されている。

【０００５】これらの表面伝導型放出素子の素子構成の
典型的な例として、図１８に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。

【０００６】同図において、３００１は基板で、３００
４はスパッタで形成された金属酸化物よりなる導電性薄
膜である。

【０００７】導電性薄膜３００４は図示のようにＨ字形
の平面形状に形成されている。この導電性薄膜３００４
に、後述の通電フォーミングと呼ばれる通電処理を施す
ことにより、電子放出部３００５が形成される。図中の
間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍ
ｍ］に設定されている。

【０００８】尚、図示の便宜から、電子放出部３００５
は導電性薄膜３００４の中央に矩形の形状で示したが、
これは模式的なものであり、実際の電子放出部の位置や
形状を忠実に表現しているわけではない。

【０００９】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。

【００１０】即ち、通電フォーミングとは、導電性薄膜
３００４の両端に一定の直流電圧、もしくは、例えば１
Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直
流電圧を印加して通電し、導電性薄膜３００４を局所的
に破壊もしくは変形もしくは変質せしめ、電気的に高抵
抗な状態の電子放出部３００５を形成することである。

【００１１】尚、局所的に破壊もしくは変形もしくは変
質した導電性薄膜３００４の一部には亀裂が発生する。

【００１２】この通電フォーミング後に導電性薄膜３０
０４に適宜の電圧を印加した場合には、亀裂付近におい
て電子放出が行われる。

【００１３】ＦＥ型の例としては、例えばＷ．Ｐ．Ｄｙ
ｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉｓｓｉ
ｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈｙｓ
ｉｃｓ，８，８９（１９５６）や、或は、Ｃ．Ａ．Ｓｐ
ｉｎｄｔ，“Ｐｈｙｓｉｃａｌｐｒｏｐｅｒｔｉｅｓｏ
ｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍｉｓｓｉｏｎｃａ
ｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂｄｅｎｕｍｃｏｎｅ
ｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１
９７６）などが知られている。

【００１４】このＦＥ型の素子構成の典型的な例とし
て、図１９に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子
の断面図を示す。

【００１５】同図において、３０１０は基板で、３０１
１は導電材料よりなるエミッタ配線、３０１２はエミッ
タコーン、３０１３は絶縁層、３０１４はゲート電極で
ある。

【００１６】本素子は、エミッタコーン３０１２とゲー
ト電極３０１４の間に適宜の電圧を印加することによ
り、エミッタコーン３０１２の先端部より電界放出を起
こさせるものである。

【００１７】また、ＦＥ型の他の素子構成として、図１
９のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。

【００１８】また、ＭＩＭ型の例としては、例えば、
Ｃ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎｏｆｔｕｎｎ
ｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが知ら
れている。

【００１９】ＭＩＭ型の素子構成の典型的な例を図２０
に示す。同図は断面図であり、図において、３０２０は
基板で、３０２１は金属よりなる下電極、３０２２は厚
さ１００オングストローム程度の薄い絶縁層、３０２３
は厚さ８０〜３００オングストローム程度の金属よりな
る上電極である。ＭＩＭ型においては、上電極３０２３
と下電極３０２１の間に適宜の電圧を印加することによ
り、上電極３０２３の表面より電子放出を起こさせるも
のである。

【００２０】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。

【００２１】従って、熱陰極素子よりも構造が単純であ
り、微細な素子を作成可能である。また、基板上に多数
の素子を高い密度で配置しても、基板の熱溶融などの問
題が発生しにくい。また、熱陰極素子がヒータの加熱に
より動作するため応答速度が遅いのとは異なり、冷陰極
素子の場合には応答速度が速いという利点もある。

【００２２】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。例えば、表面伝導型放出
素子は、冷陰極素子の中でも特に構造が単純で製造も容
易であることから、大面積にわたり多数の素子を形成で
きる利点がある。

【００２３】そこで、例えば本願出願人による特開昭６
４−３１３３２号公報において開示されるように、多数
の素子を配列して駆動するための方法が研究されてい
る。

【００２４】また、表面伝導型放出素子の応用について
は、例えば画像形成装置、画像記録装置などの画像形成
装置や、荷電ビーム源等が研究されている。

【００２５】特に、画像形成装置への応用としては、例
えば本願出願人による米国特許５，０６６，８８３号や
特開平２−２５７５５１号公報や特開平４−２８１３７
号公報において開示されているように、表面伝導型放出
素子と電子との衝突により発光する蛍光体とを組み合わ
せて用いた画像形成装置が研究されている。

【００２６】表面伝導型放出素子と蛍光体とを組み合わ
せて用いた画像形成装置は、従来の他の方式の画像形成
装置よりも優れた特性が期待されている。

【００２７】例えば、近年普及してきた液晶表示装置と
比較しても自発光型であるためバックライトを必要とし
ない点や、視野角が広い点が優れているといえる。

【００２８】また、ＦＥ型を多数個ならべて駆動する方
法は、例えば本願出願人による米国特許４，９０４，８
９５号に開示されている。

【００２９】また、ＦＥ型を画像形成装置に応用した例
として、例えば、Ｒ．Ｍａｙｅｒらにより報告された平
板型の表示装置が知られている［Ｒ．Ｍｅｙｅｒ：“Ｒ
ｅｃｅｎｔＤｅｖｅｌｏｐｍｅｎｔｏｎＭｉｃｒｏｔｉ
ｐｓＤｉｓｐｌａｙａｔＬＥＴＩ”，Ｔｅｃｈ．Ｄｉｇ
ｅｓｔｏｆ４ｔｈＩｎｔ．ＶａｃｕｕｍＭｉｃｒｏｅｌ
ｅｃｔｒｏｎｉｃｓＣｏｎｆ．，Ｎａｇａｈａｍａ，ｐ
ｐ．６〜９（１９９１）］。

【００３０】また、ＭＩＭ型を多数個並べて画像形成装
置に応用した例は、例えば本願出願人による特開平３−
５５７３８号公報に開示されている。

【００３１】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き換わるものとして注目されている。

【００３２】このような電子放出素子をマトリクス状に
配設した電子源基板を気密容器内に収容した平面型の表
示パネル部が提案されており、この気密容器の内部は１
０のマイナス４乗［Ｐａ］程度、もしくはそれ以上の真
空に保持されている。

【００３３】また、特開平５-６７４８号には、平板型
陰極線管の軽量化を計るために収納容器の一部を金属と
し、該金属部にアース電位を与える構成が開示されてい
る。さらに、スクリーンガラスの内面に沿面放電を防止
するために凹凸を形成して沿面距離を長くした構成や、
二次電子放出防止膜を形成する構成が開示されている。

【００３４】

【発明が解決しようとする課題】図２１は、表示パネル
を、画像表示面の水平方向から見た模式図である。

【００３５】上述のように、この気密容器の内部は１０
のマイナス４乗［Ｐａ］程度、もしくはそれ以上の真空
に保持されなければならないため、真空度保持用の手段
が必要となる。

【００３６】そこで従来は、図２１に示すようにＢａ蒸
発型のゲッター部材７０をゲッター支持体７１と共に画
像領域外に配置し、真空容器を封じ切った後に高周波加
熱等でＢａを飛散させ、ゲッター膜を形成することで真
空度を保持していた。

【００３７】図中、１は電子源基板を兼ねるリアプレー
ト、２は電子源領域、１０は支持枠、２０はフェースプ
レート、３は蛍光膜とメタルバックと呼ばれる金属膜
（例えばＡｌ）からなる画像形成部材である。

【００３８】一方、電子源から放出された電子を加速す
るために、電子源領域２と画像形成部材３との間には数
百Ｖから数ｋＶ以上程度の高電圧（Ｖａ）が印加され
る。

【００３９】画像形成装置の輝度は、このＶａ電圧に大
きく依存し、更なる高輝度化を目的として、Ｖａ電圧を
高くしていく必要があった。

【００４０】ところが、高Ｖａ化するに従い、画像領域
外である前述のゲッター部材７０やゲッター支持体７１
の周辺の電界も上昇し、ゲッター部材７０やゲッター支
持体７１のエッジ部、あるいはゲッター支持体７１とリ
アプレート１との界面など、形状的に電界集中しやすい
部位の放電が問題となってきた。

【００４１】また大気圧支持を目的として、図２２のよ
うに比較的薄いガラス板からなる構造支持体（スペーサ
１３）を、画像領域外に配設されたスペーサ固定部材１
４とともに、前述のリアプレート１とフェースプレート
２０との間に設ける場合がある。図２２は、従来の電子
線発生装置のスペーサ支持部の模式図である。

【００４２】このスペーサ表面は高電界中にさらされる
ため、従来この沿面での放電が問題となっていた。

【００４３】この問題点を解決するために、スペーサに
微小電流が流れるようにして帯電を除去する提案がなさ
れている（特開昭５７−１１８３５５号公報、特開昭６
１−１２４０３１号公報）。そこでは絶縁性のスペーサ
の表面に高抵抗薄膜を形成することによりスペーサ表面
に微小電流が流れるようにして、表面での帯電を減ら
し、沿面耐圧の向上を図っている。

【００４４】しかしながら、我々が検討した結果、この
帯電防止膜を付与する方法をスペーサ固定部材にまで拡
大しても、高圧印加条件によっては、スペーサ固定部材
での放電は完全になくすまでには至らなかった。

【００４５】これは、板状のスペーサに対して、スペー
サ固定部材の形状の複雑さに起因する電位分布の乱れ、
形状効果（エッジ、突起）、スペーサとスペーサ固定部
材接続部などにおける電界集中が原因と考えられる。

【００４６】そこで、図２３のように、画像領域外に構
造物を有する場合、フェースプレート２０に垂直な方向
より見た正射影において、一部が構造物より画像領域１
２に近い場所になるようにフェースプレート２０の内面
上に低抵抗導体８０を形成し、それをＧＮＤ電位に規定
する構造とすることにより、構造物での放電を防止し
た。図２３は、従来の電子線発生装置のゲッター部分の
模式図である。

【００４７】しかし、画像形成装置の小型化を目的とし
て、カソード電位に規定された導電性部材と画像領域と
の距離を小さくしていくと、その間での沿面放電が問題
となる場合もあった。

【００４８】さらには、画像領域の外側の辺において、
前述のようなゲッター支持体、スペーサ支持体などの構
造物が画像領域外に存在しない辺であっても、支持枠１
０と画像領域との距離を小さくしていった場合、支持枠
１０の内面部分の沿面放電が問題となることがあった。

【００４９】以上のような放電は、画像表示中に突発的
に起こり、画像を乱すだけでなく、放電個所近傍の電子
源を著しく劣化させ、その後の表示が正常にできなくな
るという問題があった。

【００５０】本発明は望ましくない放電を抑制し、良好
な表示画像を得る為の電子線発生装置及び画像形成装置
を提供するものである。

【００５１】

【課題を解決するための手段】本願に係る電子線発生装
置の発明の一つは以下のように構成される。電子線発生
装置であって、電子放出素子を有する電子源基板と、該
電子源基板と対向して配置される対向基板と、を有して
おり、該対向基板には、前記電子放出素子が放出する電
子を加速する電位が与えられるアノード電位規定領域
と、該アノード電位規定領域の周囲に該アノード電位規
定領域と所定の間隔を空けて配置され所定の電位が与え
られる導電性部材と、前記アノード電位規定領域及び前
記導電性部材に接する抵抗膜と、前記アノード電位規定
領域と前記導電性部材との間に位置し前記電子源基板に
向かって凸である凸部と、が設けられていることを特徴
とする電子線発生装置。

【００５２】ここで、前記凸部の高さが１μｍ以上であ
ると特に好適である。

【００５３】また、前記凸部が前記アノード電位規定領
域の少なくとも周囲３辺を取り囲むように配置される構
成が特に好適である。

【００５４】また、前記電子源基板と前記対向基板との
間にそれらの間隔を維持するスペーサを有しており、該
スペーサの少なくとも一部もしくはスペーサを固定する
ための部材の少なくとも一方が前記アノード電位規定領
域の領域外に存在し、前記凸部は、前記スペーサの少な
くとも一部もしくはスペーサを固定するための部材が形
成されている場所以外の場所に形成される構成が好適で
ある。

【００５５】また本願に係る電子線発生装置の発明の一
つは以下のように構成される。電子線発生装置であっ
て、電子放出素子を有する電子源基板と、該電子源基板
と対向して配置される対向基板と、を有しており、該対
向基板には、前記電子放出素子が放出する電子を加速す
る電位が与えられるアノード電位規定領域と、該アノー
ド電位規定領域の周囲に該アノード電位規定領域と所定
の間隔を空けて配置され所定の電位が与えられる導電性
部材と、前記アノード電位規定領域及び前記導電性部材
に接する抵抗膜と、前記アノード電位規定領域と前記導
電性部材との間に位置し前記電子源基板に向かって凹で
ある凹部と、が設けられていることを特徴とする電子線
発生装置。

【００５６】この発明において、前記凹部が前記アノー
ド電位規定領域の少なくとも周囲３辺を取り囲むように
配置される構成が好適である。

【００５７】また、前記電子源基板と前記対向基板との
間にそれらの間隔を維持するスペーサを有しており、該
スペーサの少なくとも一部もしくはスペーサを固定する
ための部材の少なくとも一方が前記アノード電位規定領
域の領域外に存在し、前記凹部は、前記スペーサの少な
くとも一部もしくはスペーサを固定するための部材が形
成されている場所以外の場所に形成される構成を好適に
採用できる。

【００５８】また本願に係る電子線発生装置の発明の一
つは以下のように構成される。電子線発生装置であっ
て、電子放出素子を有する電子源基板と、該電子源基板
と対向して配置される対向基板と、を有しており、該対
向基板には、前記電子放出素子が放出する電子を加速す
る電位が与えられるアノード電位規定領域と、該アノー
ド電位規定領域の周囲に該アノード電位規定領域と所定
の間隔を空けて配置され所定の電位が与えられる導電性
部材と、前記アノード電位規定領域及び前記導電性部材
に接する抵抗膜と、前記アノード電位規定領域と前記導
電性部材との間に位置する凹凸部と、が設けられている
ことを特徴とする電子線発生装置。

【００５９】この発明において、前記凹凸部が前記アノ
ード電位規定領域の少なくとも周囲３辺を取り囲むよう
に配置されると好適である。

【００６０】また、前記電子源基板と前記対向基板との
間にそれらの間隔を維持するスペーサを有しており、該
スペーサの少なくとも一部もしくはスペーサを固定する
ための部材の少なくとも一方が前記アノード電位規定領
域の領域外に存在し、前記凹凸部は、前記スペーサの少
なくとも一部もしくはスペーサを固定するための部材が
形成されている場所以外の場所に形成される形成される
構成を好適に採用できる。

【００６１】また本願に係る電子線発生装置の発明の一
つは以下のように構成される。電子線発生装置であっ
て、電子放出素子を有する電子源基板と、該電子源基板
と対向して配置される対向基板と、を有しており、該対
向基板の前記電子源基板に向いた同一平面上に、前記電
子放出素子が放出する電子を加速する電位が与えられる
アノード電位規定領域と、該アノード電位規定領域の周
囲に該アノード電位規定領域と所定の間隔を空けて配置
され所定の電位が与えられる導電性部材とを有してお
り、更に該同一平面上の前記アノード電位規定領域と前
記導電性部材との間に、前記導電性部材から放出された
電子によって発生する二次電子の多重散乱を抑制するた
めの多重散乱抑制構造が配置されていることを特徴とす
る電子線発生装置。

【００６２】以上述べた各発明において、前記導電性部
材は、前記アノード電位規定領域を完全に取り囲むよう
に配置される構成が特に好適である。

【００６３】また以上述べた各発明において、前記抵抗
膜はアノード電位規定領域と導電性部材の間で微小電流
を流すものであると良く、特にはそのシート抵抗範囲が
１×１０⁷Ω／□以上、１×１０¹⁴Ω／□以下であると
好適である。

【００６４】また以上述べた各発明において、前記電子
放出素子は、冷陰極素子である構成、前記電子放出素子
は、電極間に電子放出部を含む導電性膜を有する電子放
出素子である構成、前記電子放出素子は、表面伝導型電
子放出素子である構成が特に好適である。

【００６５】また以上述べた各発明は、前記アノード電
位規定領域と、前記電子放出素子を有するリアプレート
側の電極との間の印加電圧が３ｋＶ以上である構成にお
いて特に有効な発明である。

【００６６】また以上述べた各発明において、前記導電
性部材には、前記アノード電位よりも低い電位が与えら
れるとよい。また以上述べた各発明は、前記導電性部材
に与えられる電位がカソード電位になるような構成にお
いて特に好適に適用できる。また、以上述べた各発明に
おいて、前記導電性部材には、グランド電位を与える構
成を好適に採用できる。

【００６７】また本願は、以上述べた各発明の構成の電
子線発生装置に前記電子放出素子が放出する電子によっ
て発光する蛍光体を設けたことを特徴とする画像形成装
置の発明を含んでいる。

【００６８】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。

【００６９】また、以下の図面において、前述の従来技
術の説明で用いた図面に記載された部材、及び既述の図
面に記載された部材と同様の部材には同じ番号を付す。

【００７０】（電子線発生装置の実施形態）本発明に係
る電子線発生装置の一実施形態を適用した、画像形成装
置の表示パネルの構成と製造方法について、具体的な例
を示して説明する。

【００７１】まず、パネル全体の構成を説明し、次に、
各実施形態で本発明の特徴部分について詳細に説明す
る。

【００７２】図１は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの一部を切り
欠いて示している。図１は、本発明に係る電子線発生装
置の一実施形態の斜視断面図である。

【００７３】図中、１０１５はリアプレート、１０１６
は側壁、１０１７はフェースプレートであり、１０１５
〜１０１７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。なお、図１ではアノード
電位規定領域を囲む導電性部材や、多重散乱抑制のため
の凸構造等は省略している。

【００７４】電子源基板であるリアプレート１０１５お
よび、対向基板であるフェースプレート１０１７は、い
ずれも絶縁性基板であり、青板ガラスや、表面にＳｉＯ₂
被膜を形成した青板ガラス、Ｎａの含有量を少なくした
ガラス、石英ガラス、あるいはセラミックスなど、条件
に応じて各種材料を用いる。

【００７５】気密容器を組み立てるにあたっては、各部
材の接合部に十分な強度と気密性を保持させるため封着
する必要があるが、たとえばフリットガラスを接合部に
塗布し、大気中あるいは窒素雰囲気中で、摂氏４００〜
５００度で１０分以上焼成することにより封着を達成し
た。気密容器内部を真空に排気する方法については後述
する。

【００７６】また、上記気密容器の内部は１０のマイナ
ス４乗［Ｐａ］程度、もしくはそれ以上の真空に保持さ
れるので、大気圧や不意の衝撃などによる気密容器の破
壊を防止する目的で、耐大気圧構造体として、スペーサ
１０２０が設けられている。

【００７７】次に、本発明の画像形成装置に用いること
ができる電子放出素子基板について説明する。

【００７８】本発明の画像形成装置に用いられる電子源
基板は複数の冷陰極素子を基板上に配列することにより
形成される。

【００７９】冷陰極素子の配列の方式には、冷陰極素子
を並列に配置し、個々の素子の両端を配線で接続するは
しご型配置（以下、はしご型配置電子源基板と称する）
や、冷陰極素子の一対の素子電極のそれぞれＸ方向配
線、Ｙ方向配線を接続した単純マトリクス配置（以下、
マトリクス型配置電子源基板と称する）が挙げられる。

【００８０】なお、はしご型配置電子源基板を有する画
像形成装置には、電子放出素子からの電子の飛翔を制御
する電極である制御電極（グリッド電極）を必要とす
る。

【００８１】リアプレート１０１５には、基板１０１１
が固定されているが、該基板上には冷陰極素子１０１２
がＮ×Ｍ個形成されている（Ｎ，Ｍは２以上の正の整数
であり、目的とする表示画素数に応じて適宜設定され
る。

【００８２】たとえば、高品位テレビジョンの表示を目
的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０
００以上の数を設定することが望ましい。）。

【００８３】Ｎ×Ｍ個の冷陰極素子は、Ｍ本の行方向配
線１０１３とＮ本の列方向配線１０１４により単純マト
リクス配線されている。前記、１０１１〜１０１４によ
って構成される部分をマルチ電子ビ−ム源と呼ぶ。

【００８４】本発明の画像形成装置に用いるマルチ電子
ビ−ム源は、冷陰極素子を単純マトリクス配線もしく
は、はしご型配置した電子源であれば、冷陰極素子の材
料や形状あるいは製法に制限はない。

【００８５】したがって、たとえば表面伝導型放出素子
やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いる
ことができる。

【００８６】次に、冷陰極素子として表面伝導型放出素
子（後述）を基板上に配列して単純マトリクス配線した
マルチ電子ビ−ム源の構造について述べる。

【００８７】図２に示すのは、図１の表示パネルに用い
たマルチ電子ビ−ム源の平面図である。

【００８８】基板１０１１上には、後述の図６で示すも
のと同様な表面伝導型放出素子が配列され、これらの素
子は行方向配線１０１３と列方向配線１０１４により単
純マトリクス状に配線されている。

【００８９】行方向配線１０１３と列方向配線１０１４
の交差する部分には、電極間に絶縁層（不図示）が形成
されており、電気的な絶縁が保たれている。

【００９０】図２のＢ−Ｂ’に沿った断面を、図３に示
す。なお、このような構造のマルチ電子源は、あらかじ
め基板上に行方向配線１０１３、列方向配線１０１４、
電極間絶縁層（不図示）、および表面伝導型放出素子の
素子電極と導電性薄膜を形成した後、行方向配線１０１
３および列方向配線１０１４を介して各素子に給電して
通電フォーミング処理（後述）と通電活性化処理（後
述）を行うことにより製造した。

【００９１】本実施形態においては、気密容器のリアプ
レート１０１５にマルチ電子ビ−ム源の基板１０１１を
固定する構成としたが、マルチ電子ビ−ム源の基板１０
１１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビ−ム源の基板１０
１１自体を用いてもよい。

【００９２】また、フェースプレート１０１７の下面に
は、蛍光膜１０１８が形成されている。本実施形態はカ
ラ−表示装置であるため、蛍光膜１０１８の部分にはＣ
ＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体
が塗り分けられている。

【００９３】図４に示すように各色の蛍光体の間には黒
色の導電体１０１０が設けてある。図４は、図１に示さ
れる電子線発生装置に用いられる表示パネルのフェース
プレートの蛍光体配列を例示した平面図である。

【００９４】黒色の導電体１０１０を設ける目的は、電
子ビ−ムの照射位置に多少のずれがあっても表示色にず
れが生じないようにする事や、外光の反射を防止して表
示コントラストの低下を防ぐ事、電子ビ−ムによる蛍光
膜のチャ−ジアップを防止する事などである。

【００９５】黒色の導電体１０１０には、黒鉛を主成分
として用いたが、上記の目的に適するものであればこれ
以外の材料を用いても良い。

【００９６】また、蛍光膜１０１８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１０１９
を設けてある。

【００９７】メタルバック１０１９を設けた目的は、蛍
光膜１０１８が発する光の一部を鏡面反射して光利用率
を向上させる事や、負イオンの衝突から蛍光膜１０１８
を保護する事や、電子ビ−ム加速電圧を印加するための
電極として作用させる事や、蛍光膜１０１８を励起した
電子の導電路として作用させる事などである。

【００９８】メタルバック１０１９は、蛍光膜１０１８
をフェースプレート１０１７上に形成した後、蛍光膜表
面を平滑化処理し、その上にＡｌを真空蒸着する方法に
より形成した。このメタルバックにアノード電位が供給
される。メタルバックが形成された領域がアノード電位
規定領域となる。

【００９９】図５は図１のＡ−Ａ’の断面模式図であ
り、各部の番号は図１に対応している。ここでもアノー
ド電位規定領域を囲む導電性部材や凸部などは省略して
いる。

【０１００】スペーサ１０２０は絶縁性部材１００の表
面に帯電防止を目的とした高抵抗膜１１１を成膜し、か
つフェースプレート１０１７の内側（メタルバック１０
１９等）及び基板１０１１の表面（行方向配線１０１３
または列方向配線１０１４）に面したスペーサの当接面
及び接する側面部に低抵抗膜１２１を成膜した部材から
なるもので、上記目的を達成するのに必要な数だけ、か
つ必要な間隔をおいて配置され、フェースプレートの内
側および基板１０１１の表面に固定される。

【０１０１】また、高抵抗膜は、絶縁性部材１００の表
面のうち、少なくとも気密容器内の真空中に露出してい
る面に成膜されており、スペーサ１０２０上の低抵抗膜
１２１を介して、フェースプレート１０１７の内側（メ
タルバック１０１９等）及び基板１０１１の表面（行方
向配線１０１３または列方向配線１０１４）に電気的に
接続される。

【０１０２】ここで説明される態様においては、スペー
サ１０２０の形状は薄板状とし、行方向配線１０１３に
平行に配置され、行方向配線１０１３に電気的に接続さ
れている。

【０１０３】スペーサ１０２０としては、基板１０１１
上の行方向配線１０１３および列方向配線１０１４とフ
ェースプレート１０１７内面のメタルバック１０１９と
の間に印加される高電圧に耐えるだけの絶縁性を有し、
かつスペーサ１０２０の表面への帯電を防止する程度の
導電性を有する必要がある。

【０１０４】スペーサ１０２０の絶縁性部材１００とし
ては、例えば石英ガラス、Ｎａ等の不純物含有量を減少
したガラス、ソーダライムガラス、アルミナ等のセラミ
ックス部材等が挙げられる。

【０１０５】なお、絶縁性部材１００はその熱膨張率が
気密容器および基板１０１１を成す部材と近いものが好
ましい。

【０１０６】スペーサ１０２０を構成する高抵抗膜１１
１には、高電位側のフェースプレート１０１７（メタル
バック１０１９等）に印加される加速電圧Ｖａを帯電防
止膜である高抵抗膜１１１の抵抗値Ｒｓで除した電流が
流される。

【０１０７】そこで、スペーサの抵抗値Ｒｓは帯電防止
および消費電力からその望ましい範囲に設定される。

【０１０８】帯電防止の観点から表面抵抗Ｒ／□は１０
の１４乗Ω以下であることが好ましい。

【０１０９】十分な帯電防止効果を得るためには１０の
１１乗Ω以下がさらに好ましい。表面抵抗の下限はスペ
ーサ形状とスペーサ間に印加される電圧により左右され
るが、１０の７乗Ω以上であることが好ましい。

【０１１０】絶縁材料上に形成された帯電防止膜の厚み
ｔは１０ｎｍ〜１μｍの範囲が望ましい。

【０１１１】材料の表面エネルギーおよび基板との密着
性や基板温度によっても異なるが、一般的に１０ｎｍ以
下の薄膜は島状に形成され、抵抗が不安定で再現性に乏
しい。

【０１１２】スペーサは上述したようにその上に形成し
た帯電防止膜を電流が流れることにより、あるいはディ
スプレイ全体が動作中に発熱することによりその温度が
上昇する。

【０１１３】帯電防止膜の抵抗温度係数が大きな負の値
であると温度が上昇した時に抵抗値が減少し、スペーサ
に流れる電流が増加し、さらに温度上昇をもたらす。

【０１１４】そして電流は電源の限界を越えるまで増加
しつづける。このような電流の暴走が発生する抵抗温度
係数の値は経験的に負の値で絶対値が１％／℃以下であ
る。

【０１１５】すなわち、帯電防止膜の抵抗温度係数は負
でありかつ−１％／℃より大であることが望ましい。

【０１１６】帯電防止特性を有する高抵抗膜１１１の材
料としては、例えば金属酸化物を用いることが出来る。

【０１１７】金属酸化物の中でも、クロム、ニッケル、
銅の酸化物が好ましい材料である。

【０１１８】その理由はこれらの酸化物は二次電子放出
効率が比較的小さく、冷陰極素子１０１２から放出され
た電子がスペーサ１０２０に当たった場合においても帯
電しにくいためと考えられる。

【０１１９】金属酸化物以外にも炭素は二次電子放出効
率が小さく好ましい材料である。特に、非晶質カーボン
は高抵抗であるため、スペーサ抵抗を所望の値に制御し
やすい。

【０１２０】帯電防止特性を有する高抵抗膜１１１の他
の材料として、アルミと遷移金属合金の窒化物は遷移金
属の組成を調整することにより、良伝導体から絶縁体ま
で広い範囲に抵抗値を制御できるので好適な材料であ
る。

【０１２１】さらには後述する表示装置の作製工程にお
いて抵抗値の変化が少なく安定な材料である。

【０１２２】かつ、その抵抗温度係数が−１％／℃より
大であり、実用的に使いやすい材料である。

【０１２３】遷移金属元素としてはＴｉ，Ｃｒ，Ｔａ、
Ｗ等があげられる。窒化膜はスパッタ、窒素ガス雰囲気
中での反応性スパッタ、電子ビーム蒸着、イオンプレー
ティング、イオンアシスト蒸着法等の薄膜形成手段によ
り絶縁性部材上に形成される。金属酸化膜も同様の薄膜
形成法で作製することができるが、この場合窒素ガスに
代えて酸素ガスを使用する。その他、ＣＶＤ法、アルコ
キシド塗布法でも金属酸化膜を形成できる。

【０１２４】カーボン膜は蒸着法、スパッタ法、ＣＶＤ
法、プラズマＣＶＤ法で作製され、特に非晶質カーボン
を作製する場合には、成膜中の雰囲気に水素が含まれる
ようにするか、成膜ガスに炭化水素ガスを使用する。

【０１２５】その他の高抵抗膜１１１の材料としては、
炭素、珪素、ゲルマニウムを有した、窒化物、酸化物、
炭化物、ホウ化物なども用いることが出来る。

【０１２６】スペーサ１０２０を構成する低抵抗膜１２
１は、高抵抗膜１１１を高電位側のフェースプレート１
０１７（メタルバック１０１９等）及び低電位側の基板
１０１１（配線１０１３、１０１４等）と電気的に接続
する為に設けられたものであり、以下では、スペーサ電
極１２１という名称も用いる。スペーサ電極１２１）は
以下に列挙する複数の機能を有することが出来る。

【０１２７】高抵抗膜１１１をフェースプレート１０１
７及び基板１０１１と電気的に接続する。

【０１２８】既に記載したように、高抵抗膜１１１はス
ペーサ１０２０表面での帯電を防止する目的で設けられ
たものであるが、高抵抗膜１１１をフェースプレート１
０１７（メタルバック１０１９等）及び基板１０１１
（配線１０１３、１０１４等）と直接或いは当接材１０
４１を介して接続した場合、接続部界面に大きな接触抵
抗が発生し、スペーサ表面に発生した電荷を速やかに除
去できなくなる可能性がある。

【０１２９】これを避ける為に、フェースプレート１０
１７、基板１０１１及び当接材１０４１と接触するスペ
ーサ１０２０の当接面或いは側面部に低抵抗のスペーサ
電極１２１を設けた。

【０１３０】高抵抗膜１１１の電位分布を均一化する。
冷陰極素子１０１２より放出された電子は、フェースプ
レート１０１７と基板１０１１の間に形成された電位分
布に従って電子軌道を成す。スペーサ１０２０の近傍で
電子軌道に乱れが生じないようにする為には、高抵抗膜
１１１の電位分布を全域にわたって制御する必要があ
る。

【０１３１】高抵抗膜１１１をフェースプレート１０１
７（メタルバック１０１９等）及び基板１０１１（配線
１０１３、１０１４等）と直接或いは当接材１０４１を
介して接続した場合、接続部界面の接触抵抗の為に、接
続状態のむらが発生し、高抵抗膜１１１の電位分布が所
望の値からずれてしまう可能性がある。

【０１３２】これを避ける為に、スペーサ１０２０がフ
ェースプレート１０１７及び基板１０１１と当接するス
ペーサ端部（当接面３或いは側面部５）の全長域に低抵
抗のスペーサ電極１２１を設け、このスペーサ電極１２
１に所望の電位を印加することによって、高抵抗膜１１
１全体の電位を制御可能とした。

【０１３３】放出電子の軌道を制御する。冷陰極素子１
０１２より放出された電子は、フェースプレート１０１
７と基板１０１１の間に形成された電位分布に従って電
子軌道を成す。

【０１３４】スペーサ近傍の冷陰極素子から放出された
電子に関しては、スペーサを設置することに伴う制約
（配線、素子位置の変更等）が生じる場合がある。

【０１３５】このような場合、歪みやむらの無い画像を
形成する為には、放出された電子の軌道を制御してフェ
ースプレート１０１７上の所望の位置に電子を照射する
必要がある。

【０１３６】フェースプレート１０１７及び基板１０１
１と当接する面の側面部に低抵抗のスペーサ電極１２１
を設けることにより、スペーサ１０２０近傍の電位分布
に所望の特性を持たせ、放出された電子の軌道を制御す
ることが出来る。

【０１３７】低抵抗膜１２１は、高抵抗膜１１１に比べ
十分に低いシート抵抗値（少なくとも一桁以上）を有す
る材料を選択すればよく、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，
Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、あるいは
合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ₂，Ｐｄ−Ａｇ等
の金属や金属酸化物とガラス等から構成される印刷導
体、あるいはＩｎ₂Ｏ₃−ＳｎＯ₂等の透明導体及びポリ
シリコン等の半導体材料等より適宜選択される。

【０１３８】また、Ｄｘ１〜ＤｘｍおよびＤｙ１〜Ｄｙ
ｎおよびＨｖは、当該表示パネルと不図示の気回路とを
電気的に接続するために設けた気密構造の電気接続用端
子である。

【０１３９】Ｄｘ１〜Ｄｘｍはマルチ電子ビ−ム源の行
方向配線１０１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビ−
ム源の列方向配線１０１４と、Ｈｖはフェースプレート
のメタルバック１０１９と電気的に接続している。

【０１４０】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス５乗［Ｐ
ａ］程度の真空度まで排気する。

【０１４１】その後、排気管を封止するが、気密容器内
の真空度を維持するために、封止の直前あるいは封止後
に気密容器内の所定の位置にゲッター膜（不図示）を形
成する。

【０１４２】ゲッター膜とは、たとえばＢａを主成分と
するゲッター材料をヒーターもしくは高周波加熱により
加熱し蒸着して形成した膜であり、該ゲッター膜の吸着
作用により気密容器内は１×１０マイナス５乗［Ｐａ］
ないしは１×１０マイナス７乗［Ｐａ］、もしくはそれ
以上の真空度に維持される。

【０１４３】以上説明した表示パネルを用いた画像形成
装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないし
Ｄｙｎを通じて各冷陰極素子１０１２に電圧を印加する
と、各冷陰極素子１０１２から電子が放出される。

【０１４４】それと同時にメタルバック１０１９に容器
外端子Ｈｖを通じて３［ｋＶ］を超える高電位を印加す
る。冷陰極素子に印加される電位はいずれもグランド電
位近傍なので、電子放出素子とメタルバックの間には３
［ｋＶ］以上の電圧が印加され、上記放出された電子を
加速し、フェースプレート１０１７の内面に衝突させ
る。

【０１４５】これにより、蛍光膜１０１８をなす各色の
蛍光体が励起されて発光し、画像が表示される。

【０１４６】通常、冷陰極素子である本発明の表面伝導
型放出素子への１０１２への印加電圧は１２〜１６
［Ｖ］程度、メタルバック１０１９と冷陰極素子１０１
２との距離ｄは０．１［ｍｍ］から８［ｍｍ］程度、メ
タルバック１０１９と冷陰極素子１０１２間の電圧は３
［ｋＶ］から１０［ｋＶ］程度である。

【０１４７】以上、本発明の実施形態の表示パネルの基
本構成と製法、および画像形成装置の概要を説明した。

【０１４８】次に、前記実施形態の表示パネルに用いた
マルチ電子ビ−ム源の製造方法について説明する。

【０１４９】本発明の画像形成装置に用いるマルチ電子
ビ−ム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状あるいは製法に制
限はない。

【０１５０】したがって、たとえば表面伝導型放出素子
やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いる
ことができる。

【０１５１】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。

【０１５２】表面伝導型放出素子は、比較的製造方法が
単純なため、大面積化や製造コストの低減が容易であ
る。

【０１５３】また、発明者らは、表面伝導型放出素子の
中でも、電子放出部もしくはその周辺部を微粒子膜から
形成したものがとりわけ電子放出特性に優れ、しかも製
造が容易に行えることを見いだしている。

【０１５４】したがって、高輝度で大画面の画像形成装
置のマルチ電子ビ−ム源に用いるには、最も好適である
と言える。

【０１５５】そこで、上記実施形態の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビ−ム源の構造について述べる。

【０１５６】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。ここでは実際、作製に
用いた平面型の説明をのみを行う。

【０１５７】（平面型の表面伝導型放出素子）平面型の
表面伝導型放出素子の素子構成と製法について説明す
る。図６に示すのは、図１に示される電子線発生装置に
用いられる、平面型の表面伝導型放出素子の構成を説明
するための平面図（ａ）および断面図（ｂ）である。

【０１５８】図中、１１０１は基板、１１０２と１１０
３は素子電極、１１０４は導電性薄膜、１１０５は通電
フォーミング処理により形成した電子放出部、１１１３
は通電活性化処理により形成した薄膜である。

【０１５９】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ₂を材料とする絶縁層
を積層した基板、などを用いることができる。

【０１６０】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。

【０１６１】たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，
Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、
あるいはこれらの金属の合金、あるいはＩｎ₂Ｏ₃−Ｓｎ
Ｏ₂をはじめとする金属酸化物、ポリシリコンなどの半
導体、などの中から適宜材料を選択して用いればよい。

【０１６２】電極を形成するには、たとえば真空蒸着な
どの製膜技術とフォトリソグラフィー、エッチングなど
のパターニング技術を組み合わせて用いれば容易に形成
できるが、それ以外の方法（たとえば印刷技術）を用い
て形成してもさしつかえない。

【０１６３】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。

【０１６４】一般的には、電極間隔Ｌは通常は数百Åか
ら数百μｍの範囲から適当な数値を選んで設計される
が、なかでも表示装置に応用するために好ましいのは数
μｍより数十μｍの範囲である。

【０１６５】また、素子電極の厚さｄについては、通常
は数百Åから数μｍの範囲から適当な数値が選ばれる。

【０１６６】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。

【０１６７】微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。

【０１６８】微粒子膜に用いた微粒子の粒径は、数Åか
ら数千Åの範囲に含まれるものであるが、なかでも好ま
しいのは１０Åから２００Åの範囲のものである。

【０１６９】また、微粒子膜の膜厚は、以下に述べるよ
うな諸条件を考慮して適宜設定される。すなわち、素子
電極１１０２あるいは１１０３と電気的に良好に接続す
るのに必要な条件、後述する通電フォーミングを良好に
行うのに必要な条件、微粒子膜自身の電気抵抗を後述す
る適宜の値にするために必要な条件、などである。具体
的には、数Åから数千Åの範囲のなかで設定するが、な
かでも好ましいのは１０Åから５００Åの間である。

【０１７０】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃，などをはじめと
する酸化物や、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆，
ＹＢ₄，ＧｄＢ₄，などをはじめとする硼化物や、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などを
はじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとす
る半導体や、カ−ボン、などがあげられ、これらの中か
ら適宜選択される。

【０１７１】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシ−ト抵抗値については、
１０の３乗から１０の７乗［Ω／ｓｑ］の範囲に含まれ
るよう設定した。

【０１７２】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。

【０１７３】その重なり方は、図６の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【０１７４】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。

【０１７５】亀裂内には、数Åから数百Åの粒径の微粒
子を配置する場合がある。なお、実際の電子放出部の位
置や形状を精密かつ正確に図示するのは困難なため、図
６においては模式的に示した。

【０１７６】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【０１７７】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カ−ボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［Å］以下とす
るが、３００［Å］以下とするのがさらに好ましい。

【０１７８】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図６においては模式的
に示した。また、平面図（ａ）においては、薄膜１１１
３の一部を除去した素子を図示した。

【０１７９】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【０１８０】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［Å］、電極間隔Ｌは
２［μｍ］とした。微粒子膜の主要材料としてＰｄもし
くはＰｄＯを用い、微粒子膜の厚さは約１００［Å］、
幅Ｗは１００［μｍ］とした。

【０１８１】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図７の（ａ）〜（ｅ）
は、図１に示される電子線発生装置に用いられる表面伝
導型放出素子の製造工程を説明するための断面図で、各
部材の表記は前記図６と同一である。

【０１８２】１）まず、図７（ａ）に示すように、基板
１１０１上に素子電極１１０２および１１０３を形成す
る。

【０１８３】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる（堆積する方法としては、
たとえば、蒸着法やスパッタ法などの真空成膜技術を用
ればよい。）。

【０１８４】その後、堆積した電極材料を、フォトリソ
グラフィー・エッチング技術を用いてパターニングし、
（ａ）に示した一対の素子電極（１１０２と１１０３）
を形成する。

【０１８５】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。形成するにあたっては、ま
ず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、
加熱焼成処理して微粒子膜を成膜した後、フォトリソグ
ラフィー・エッチングにより所定の形状にパターニング
する。

【０１８６】ここで、有機金属溶液とは、導電性薄膜に
用いる微粒子の材料を主要元素とする有機金属化合物の
溶液である（具体的には、本実施形態では主要元素とし
てＰｄを用いた。また、実施形態では塗布方法として、
ディッピング法を用いたが、それ以外のたとえばスピン
ナー法やスプレー法を用いてもよい。）。

【０１８７】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０１８８】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【０１８９】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。

【０１９０】微粒子膜で作られた導電性薄膜のうち電子
放出を行うのに好適な構造に変化した部分（すなわち電
子放出部１１０５）においては、薄膜に適当な亀裂が形
成されている。

【０１９１】なお、電子放出部１１０５が形成される前
と比較すると、形成された後は素子電極１１０２と１１
０３の間で計測される電気抵抗は大幅に増加する。

【０１９２】通電方法をより詳しく説明するために、図
８に、図１に示される電子線発生装置に適用されるフォ
ーミング用電源１１１０から印加する適宜の電圧波形の
一例を示す。

【０１９３】微粒子膜で作られた導電性薄膜をフォーミ
ングする場合には、パルス状の電圧が好ましく、本実施
形態の場合には同図に示したようにパルス幅Ｔ１の三角
波パルスをパルス間隔Ｔ２で連続的に印加した。その際
には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。

【０１９４】また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。

【０１９５】実施形態においては、たとえば１０のマイ
ナス３乗［Ｐａ］程度の真空雰囲気下において、たとえ
ばパルス幅Ｔ１を１［ｍｓｅｃ］、パルス間隔Ｔ２を１
０［ｍｓｅｃ］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。

【０１９６】そして、三角波を５パルス印加するたびに
１回の割りで、モニターパルスＰｍを挿入した。

【０１９７】フォーミング処理に悪影響を及ぼすことが
ないように、モニターパルスの電圧Ｖｐｍは０．１
［Ｖ］に設定した。

【０１９８】そして、素子電極１１０２と１１０３の間
の電気抵抗が１×１０の６乗［Ω］になった段階、すな
わちモニターパルス印加時に電流計１１１１で計測され
る電流が１×１０のマイナス７乗［Ａ］以下になった段
階で、フォーミング処理にかかわる通電を終了した。

【０１９９】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【０２００】４）次に、図７の（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。

【０２０１】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである（図においては、炭素
もしくは炭素化合物よりなる堆積物を部材１１１３とし
て模式的に示した。）。

【０２０２】なお、通電活性化処理を行うことにより、
行う前と比較して、同じ印加電圧における放出電流を典
型的には１００倍以上に増加させることができる。

【０２０３】具体的には、１０のマイナス４乗ないし１
０のマイナス３乗［Ｐａ］の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。

【０２０４】堆積物１１１３は、単結晶グラファイト、
多結晶グラファイト、非晶質カーボン、のいずれか、も
しくはその混合物であり、膜厚は５００［Å］以下、よ
り好ましくは３００［Å］以下である。

【０２０５】通電方法をより詳しく説明するために、図
９の（ａ）に、図１に示される電子線発生装置に適用さ
れる活性化用電源１１１２から印加する適宜の電圧波形
の一例を示す。

【０２０６】本実施形態においては、一定電圧の矩形波
を定期的に印加して通電活性化処理を行ったが、具体的
には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス幅Ｔ３
は１［ｍｓｅｃ］，パルス間隔Ｔ４は１０［ｍｓｅｃ］
とした。

【０２０７】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【０２０８】図７の（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉｅを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている（なお、基板１１０１を、
表示パネルの中に組み込んでから活性化処理を行う場合
には、表示パネルの蛍光面をアノード電極１１１４とし
て用いる。）。

【０２０９】活性化用電源１１１２から電圧を印加する
間、電流計１１１６で放出電流Ｉｅを計測して通電活性
化処理の進行状況をモニターし、活性化用電源１１１２
の動作を制御する。

【０２１０】電流計１１１６で計測された放出電流Ｉｅ
の一例を図９（ｂ）に示すが、活性化電源１１１２から
パルス電圧を印加しはじめると、時間の経過とともに放
出電流Ｉｅは増加するが、やがて飽和してほとんど増加
しなくなる。

【０２１１】このように、放出電流Ｉｅがほぼ飽和した
時点で活性化用電源１１１２からの電圧印加を停止し、
通電活性化処理を終了する。

【０２１２】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【０２１３】以上のようにして、図７（ｅ）に示す平面
型の表面伝導型放出素子を製造した。

【０２１４】

【実施例】以下、本発明の具体的な実施例について図面
を用いて説明する。

【０２１５】（実施例１）本発明の実施例１について説
明する。図１０は、本発明に係る電子線発生装置の実施
例１を示すパネルの模式的平面図で、フェースプレート
上方から見た場合の構成を示す。

【０２１６】図１０は、便宜上フェースプレートの右半
面を取り除いた図となっている。図１１は図１０中符号
ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。図１
２は、実施例１の電子線発生装置の一部を破断した斜視
図である。

【０２１７】図１０、図１１、図１２においてリアプレ
ート２４にはマトリクス状に複数配列された表面伝導型
電子放出素子４０が設けられた基板３２が固定されてい
る。

【０２１８】表面伝導型電子放出素子４０は行方向配線
３１と列方向配線３３により結線されている。

【０２１９】フェースプレート２０とリアプレート２４
は支持枠１０を用いて気密接合され、気密容器を形成し
ている。

【０２２０】フェースプレート２０にはブラックマトリ
クス（不図示）、蛍光体２２、メタルバック２３、およ
びメタルバック２３の電位を規定するための電極（不図
示）等が設けられる。

【０２２１】メタルバック２３が設けられた領域である
アノード電位規定領域とアノード電位規定領域を対向す
るリアプレート２４側に正射影した領域との間の領域を
画像領域１２とする。

【０２２２】フェースプレート２０とリアプレート２４
の間には大気圧支持部材としてスペーサ１３が行方向配
線３１上に挿入されている。スペーサ１３には表面に各
種成膜がされていてもよい。

【０２２３】本実施例では、スペーサ１３に帯電防止を
目的とした高抵抗膜を成膜し、かつメタルバック２３及
び行方向配線３１に面したスペーサの当接面及び接する
側面部に電気的接続を良好にするための低抵抗膜を成膜
してある。

【０２２４】図１０、図１２に示されるように、スペー
サ１３は画像領域１２の内に配置されており、接着剤に
より行方向配線３１上に固定されている。固定する場所
はブラックマトリクス上であってもよい。

【０２２５】図１０、図１１において、画像領域１２の
外側の一部には、ゲッター部材７０とそれを支持するた
めのゲッター支持体７１が形成されている。

【０２２６】ゲッター支持体７１は接着剤１５により、
リアプレート２４に固定されている。

【０２２７】なお、ゲッター支持体７１はフェースプレ
ート２０に固定してもよい。フェースプレート２０内面
のメタルバック形成領域であるアノード電位規定領域の
外側には、ゲッター部材７０およびゲッター支持体７１
の放電を抑制するために、アノード電位規定領域の周り
を取り囲むように、本発明の構成要素たる導電性部材と
しての低抵抗導体８０が形成されている。

【０２２８】低抵抗導体８０の一部は、フェースプレー
ト２０に垂直な方向より見た正射影において、ゲッター
部材７０およびゲッター支持体７１よりアノード電位規
定領域に近い場所に位置する。

【０２２９】低抵抗導体８０は接続端子（不図示）によ
りＧＮＤ接続されている。また、ＧＮＤ接続配線をフェ
ースプレート２０側に取り出すような構成であってもよ
い。

【０２３０】そして、画像領域１２と、低抵抗導体８０
の間（図１０の８１が示す領域）には、真空容器の内側
に対して凸形状となる構造体８２（以下、凸型構造体８
２と記す）が形成されている。

【０２３１】以下、本実施例の特徴部分である凸型構造
体８２、およびそれに深く関係する部分について説明す
る。

【０２３２】本実施例では図１１に示すように、アノー
ドとなるメタルバック２３と、カソードとなる低抵抗導
体８０の間には、カソードに接続するように凸型構造体
８２が形成されている。なお、メタルバックよりカソー
ドに近い場所にアノード電位となる部材が存在する構造
の場合、そのアノード電位となる部材と低抵抗導体の間
に凸型構造体を設ける。

【０２３３】ここで、凸型構造体８２を設けることによ
る、メタルバック２３と低抵抗導体８０間の放電抑制の
要因を説明する。

【０２３４】一つ目に、沿面距離を長くすることによ
り、沿面耐圧が上がるということがあげられる。ここ
で、沿面距離とは、表面に沿って測った距離のことであ
る。

【０２３５】これによって、画像形成装置を小型化する
ために、メタルバック２３と低抵抗導体８０の間の実質
的な距離を短くすることができる。

【０２３６】二つ目には、低抵抗導体８０からの電界放
出電子の再入射時の入射エネルギーを抑制することによ
る、二次電子放出確率の抑制ということがあげられる。

【０２３７】画像形成装置の表示輝度を高くするため
に、電子加速電圧Ｖａの高電圧化が必要となると、低抵
抗導体８０からの電界放出電子による放電が問題となっ
てくる。

【０２３８】そこで、電界放出電子が電界により加速さ
れ、エネルギーが増加し、再入射時の二次電子放出係数
が大きく増大する前に凸型構造体８２に放出電子を衝突
させることで、再放出時の二次電子の放出数を減少さ
せ、多重散乱二次電子の発生を防いだ。

【０２３９】凸型構造体８２の位置は、放出電子のエネ
ルギーが低い低抵抗導体８０近傍にあることが望まし
い。

【０２４０】さらに、凸型構造体８２の高さは、放出電
子が凸型構造体８２に衝突せずに飛び越す確率が低くな
るために、放出二次電子の再放出最大高さ（ＦＰからの
距離）と同程度か、もしくは高い凸部の高さを有するこ
とが望ましい。なお、凸型構造体８２の高さは構成によ
って適切な値は異なる。

【０２４１】本実施例では、低抵抗導体８０の高さを
０．１μｍ、凸型構造体８２の高さを１μｍとした。こ
の凸型構造体８２の高さ１μｍ以上が好ましい。特に本
実施例ではアノード電位規定領域を構成するメタルバッ
クとそれを囲む導電性部材とが同一平面上に形成されて
おり、凸構造が無いと導電性部材からメタルバックが見
通せる構造となっている。この構造においては凸部を同
一平面上に設けることによって好ましくない放電を好適
に抑制することができる。

【０２４２】低抵抗導体８０はＰｔとＴｉを用いて、ス
パッタ法により形成した。凸型構造体８２はポリベンゾ
イミダゾール（ＰＢＩ）を、スプレー法により塗布し、
３００℃の熱処理を行い形成した。

【０２４３】低抵抗導体８０は、抵抗が十分に低い材料
を選択すればよく、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐ
ｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、あるいはこれら
の合金等より適宜選択される。

【０２４４】低抵抗導体８０を形成する方法としては、
スパッタ、電子ビーム蒸着、イオンプレーティング、イ
オンアシスト蒸着法等を用いることが出来る。

【０２４５】凸型構造体８２の材質としては、ＰＢＩ以
外にも様々な材料を用いる事ができるが、高い絶縁性を
有するもの、かつ、表示パネルを作製する際の熱工程で
その熱に耐え得るだけの耐熱性を有することが必要であ
る。

【０２４６】（実施例２）また、前述の実施例１の変形
例である実施例２として、図１３に示すように、メタル
バック２３と低抵抗導体８０の間の表面に高抵抗膜６１
を形成しても良い。図１３は、本発明に係る電子線発生
装置の実施例２における、図１０中の符号ＩＩ−ＩＩ'
のゲッター支持体近傍断面図である。

【０２４７】低抵抗導体８０から放出された電子、ある
いは放出電子の作用でイオン化したイオンにより引き起
こされる帯電を、高抵抗膜６１で微小電流が流れるよう
にすることにより防止することができる。

【０２４８】以上の説明より、実施例１及び実施例２で
は、メタルバック２３と低抵抗導体８０のギャップにお
いて、図１１のような構成にすることにより、沿面距離
を長くとること、および、低抵抗導体８０からの放出電
子を抑制することで、放電を押さえると考えられる。

【０２４９】メタルバック２３と低抵抗導体８０のギャ
ップを２ｍｍとして電子加速電圧を印加したところ、１
４ｋＶの放電耐圧を確認した。

【０２５０】以上のようにして製造された電子線発生装
置を用いた画像形成装置は、輝度の高く、かつ放電の無
い、表示品位の良好な画像を表示することができた。

【０２５１】（実施例３）次に、本発明に係る電子線発
生装置の実施例３について説明する。図１４は、本発明
に係る電子線発生装置の実施例３における、実施例１の
図１０中符号ＩＩ−ＩＩ’のゲッター支持体近傍断面図
である。ここでは実施例１と異なる部分のみを記述す
る。

【０２５２】本実施例では、図１４に示すように、アノ
ードとなるメタルバック２３と、カソードとなる低抵抗
導体８０の間（図１０の８１が示す領域）は、真空容器
の内側に対して凹形状となるような構造８３（以下、凹
型構造８３と記す）となっている。

【０２５３】凹型構造８３を設けることにより、実施例
１と同様に沿面距離を長くすることで、沿面耐圧を上げ
ることができる。

【０２５４】本実施例では、フェースプレート２０を深
さ２０μｍ切削することによって凹型構造８３を形成し
た。凹型構造８３の形成法としては、他にエッチングな
どを用いてもよい。

【０２５５】以上の説明より、メタルバック２３と低抵
抗導体８０のギャップにおいて、図１４のような構成に
することにより、沿面距離を長くとることで、放電を押
さえると考えられる。

【０２５６】メタルバック２３と低抵抗導体８０のギャ
ップを２ｍｍとして電子加速電圧を印加したところ、１
４ｋＶの放電耐圧を確認した。

【０２５７】以上のようにして製造された電子線発生装
置を用いた画像形成装置は、輝度の高く、かつ放電の無
い表示品位の良好な画像を表示することができた。

【０２５８】またこの実施例においてもメタルバックと
低抵抗導体の間を電気的に接続する抵抗膜を設けると特
に好適である。

【０２５９】（実施例４）図１５は、本発明に係る電子
線発生装置の実施例４における、図１０中符号ＩＩ−Ｉ
Ｉ'のゲッター支持体近傍断面図である。ここでは実施
例１と異なる部分のみを記述する。

【０２６０】本実施例では、図１５に示すように、アノ
ードとなるメタルバック２３とカソードとなる低抵抗導
体８０の間（図１０の８１が示す領域）は、凹形状と凸
形状とが少なくとも１以上連なる、凹凸形状となるよう
な構造８４（以下、凹凸型構造８４と記す）となってい
る。凹部と凸部からなる凹凸が複数連なるようにすると
好適である。

【０２６１】ここで、凹凸型構造８４を設けることによ
る、メタルバック２３と低抵抗導体８０間の放電抑制の
要因を説明する。

【０２６２】一つ目は、実施例１、２と同様に沿面距離
を長くすることで、沿面耐圧が上がるということがあげ
られる。

【０２６３】二つ目は、低抵抗導体８０からの電界放出
電子のフェースプレート表面への入射角依存性を緩和す
ることによる、二次電子放出の抑制ということがあげら
れる。

【０２６４】まず、低抵抗導体８０（陰極）の接点付近
の電界集中点から電界放出された電子のフェースプレー
ト表面への入射が考えられる。この経路の入射角は分布
をもち、通常、加速電圧として沿面方向に数〜数十ｋＶ
／ｃｍ程度の高電界が印加されているため高入射角とな
る電子がある。

【０２６５】したがって、高入射角の入射電子により固
体内部に形成した正電荷により実効的な電荷注入が行わ
れる。ここで電子が斜め入射すると、二次電子の生成部
位が表面に近い浅いところに分布が移動するため、再結
合により消失されずに真空中に放出される割合が増加
し、正の帯電が拡大し、フェースプレートの正帯電の大
きな原因となっている。

【０２６６】そこで、表面と見なす界面の法線の方向に
分布を持たせると、局所的に定義された入射角はマクロ
に定義された角度に対して分布をもつことになり、二次
電子放出係数の入射角依存性が緩和する。入射角の依存
性は９０度入射近傍で急激に増大する特性を示す為、入
射角を分散させ緩和する効果は大きい。

【０２６７】したがって、フェースプレートの表面に凹
凸の構造を持たせることにより、上記多重散乱を防ぐこ
とが出来るので、フェースプレート上の陽極陰極間での
放電を抑止することが出来る。

【０２６８】本実施例では、フェースプレート２０にサ
ンドブラスト処理を施し、表面の平均粗さが、１００オ
ングストロームとなるような凹凸型構造８４を形成し
た。凹凸型構造８４の形成法としては、他にサンドペー
パーによる処理を行ってもよい。

【０２６９】以上の説明より、メタルバック２３と低抵
抗導体８０のギャップにおいて、図１５のような構成に
することにより、沿面距離を長くとること、および、二
次電子放出を抑制することで、放電を押さえると考えら
れる。

【０２７０】メタルバック２３と低抵抗導体８０のギャ
ップを２ｍｍとして電子加速電圧を印加したところ、１
４ｋＶの放電耐圧を確認した。

【０２７１】以上のようにして製造された電子線発生装
置を用いた画像形成装置は、輝度の高く、かつ放電の無
い表示品位の良好な画像を表示することができた。

【０２７２】この実施例においてもメタルバックと低抵
抗導体の間を抵抗膜によって電気的に接続し、抵抗膜に
微小な電流が流れるようにして帯電を除去するようにし
た構成が好適である。

【０２７３】（実施例５）次に、本発明に係る電子線発
生装置の実施例５について説明する。図１６は実施例５
を示すパネルの模式的平面図で、フェースプレート上方
から見た場合の構成を示す。図１７は、図１６中符号Ｉ
−Ｉ'のスペーサ固定部材近傍断面図である。

【０２７４】図１６は、便宜上フェースプレートの下半
面を取り除いた図となっている。ここでは実施例１と異
なる部分のみを記述する。

【０２７５】図１６、図１７に示されるように、スペー
サ１３は画像領域１２の外側まで両端部が延在して、支
持枠１０内の所定の位置にスペーサ固定部材１４により
固定されている。

【０２７６】スペーサ固定部材１４はスペーサを垂直に
自立させるための溝が形成されており、スペーサ１３の
両端部に固定され、接着剤１５によりリアプレート２４
もしくは、ブラックマトリクス２１及び蛍光体２２が形
成されたフェースプレート２０に固定される。

【０２７７】本実施例では、図１６に示されるように，
画像領域外周のスペーサ１３の配置される場所のみにお
いて、実施例１に示したような凸型構造体を形成しない
構成とした。

【０２７８】これにより、凸型構造体とスペーサ１３と
の干渉を防ぎつつ、干渉しない場所では実施例１と同じ
構成とし、メタルバック２３と低抵抗導体８０のギャッ
プでの放電を押さえた。

【０２７９】メタルバック２３と低抵抗導体８０のギャ
ップを２ｍｍとして電子加速電圧を印加したところ、１
４ｋＶの放電耐圧を確認した。

【０２８０】以上のようにして製造された電子線発生装
置を用いた画像形成装置は、輝度の高く、かつ放電の無
い表示品位の良好な画像を表示することができた。この
実施例においても、メタルバックと低抵抗導体の間を電
気的に接続する抵抗膜を設ける構成とすると好適であ
る。

【０２８１】以上述べた各実施例の構成よれば、フェー
スプレートに形成されたメタルバック（アノード）と、
画像領域外に形成される導電性部材（カソード）との間
に、多重散乱抑制手段を有することにより、二次電子放
出の抑制をはかり、放電を抑制することができる。ま
た、抵抗膜をアノード電位規定領域と導電性部材とのそ
れぞれに接触させて設けることにより、特に好適に放電
を抑制することができる。放電を抑制することにより、
高輝度で表示品位の良好な画像の表示が可能な電子線発
生装置及び画像形成装置を提供することができる。

【０２８２】

【発明の効果】以上実施例を挙げて説明してきたよう
に、本願発明によれば望ましくない放電を抑制した電子
線発生装置及び画像形成装置が実現できる。

【図面の簡単な説明】

【図１】本発明に係る電子線発生装置の一実施形態の斜
視断面図である。

【図２】図１の表示パネルに用いたマルチ電子ビ−ム源
の平面図である。

【図３】図２に示されるＢ−Ｂ’の断面図である。

【図４】図１に示される電子線発生装置に用いられる表
示パネルのフェースプレートの蛍光体配列を例示した平
面図である。

【図５】図１に示される電子線発生装置のＡ−Ａ’断面
図である。

【図６】図１に示される電子線発生装置に用いられる平
面型の表面伝導型放出素子の平面図（ａ）、断面図
（ｂ）である。

【図７】図１に示される電子線発生装置に用いられる平
面型の表面伝導型放出素子の製造工程を示す断面図であ
る。

【図８】図１に示される電子線発生装置に適用される通
電フォーミング処理の際の印加電圧波形である。

【図９】図１に示される電子線発生装置に適用される通
電活性化処理の際の印加電圧波形（ａ）、放出電流Ｉｅ
の変化（ｂ）である。

【図１０】本発明に係る電子線発生装置の実施例１に用
いられるパネルの模式的平面図である。

【図１１】図１０中の符号ＩＩ−ＩＩ'のゲッター支持
体近傍断面図である。

【図１２】図１０に示される電子線発生装置に用いられ
るパネルの一部を切り欠いて示した斜視図である。

【図１３】本発明に係る電子線発生装置の実施例２にお
ける、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近
傍断面図である。

【図１４】本発明に係る電子線発生装置の実施例３にお
ける、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近
傍断面図である。

【図１５】本発明に係る電子線発生装置の実施例４にお
ける、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近
傍断面図である。

【図１６】本発明に係る電子線発生装置の実施例５にお
ける、パネルの一部を切り欠いて示した模式的平面図で
ある。

【図１７】図１６中の符号Ｉ−Ｉ'のスペーサ固定部材
近傍断面図である。

【図１８】従来の表面伝導型放出素子の一例を示した模
式的平面図である。

【図１９】従来のＦＥ型素子の一例を示した模式的断面
図である。

【図２０】従来のＭＩＭ型素子の一例を示した模式的断
面図である。

【図２１】従来の電子線発生装置のゲッター部分の模式
図である。

【図２２】従来の電子線発生装置のスペーサ支持部の模
式図である。

【図２３】従来の電子線発生装置のゲッター部分の模式
図である。

【符号の説明】

１リアプレート２電子源領域３画像形成部材５側面部１０支持枠１２画像領域１３スペーサ１４スペーサ固定部材１５接着剤２０フェースプレート２１ブラックマトリクス２２蛍光体２３メタルバック２４リアプレート３１行方向配線３２基板３３列方向配線４０表面伝導型電子放出素子６１高抵抗膜７０ゲッター部材７１ゲッター支持体８０低抵抗導体８２凸型構造体８３凹型構造８４凹凸型構造１００絶縁性部材１１１高抵抗膜１２１スペーサ電極１２１低抵抗膜１０１０導電体１０１１基板１０１２冷陰極素子１０１３行方向配線１０１４列方向配線１０１５リアプレート１０１６側壁１０１７フェースプレート１０１８蛍光膜１０１９メタルバック１０２０スペーサ１０４１当接材１１０１基板１１０２，１１０３素子電極１１０４導電性薄膜１１０５電子放出部１１１０フォーミング用電源１１１１電流計１１１２活性化用電源１１１３薄膜１１１４アノード電極１１１５直流高電圧電源１１１６電流計３００４導電性薄膜３００５電子放出部３０１２エミッタコーン３０１４ゲート電極３０２０基板３０２１下電極３０２２絶縁層３０２３上電極

フロントページの続きＦターム(参考） 5C032 AA01 GG02 GG11 5C036 BB04 BB10 EE08 EE09 EF01 EF06 EF09 EG24 EG28 EH04 EH08 EH21

Claims

【特許請求の範囲】

【請求項１】電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有し
ており、該対向基板には、前記電子放出素子が放出する電子を加
速する電位が与えられるアノード電位規定領域と、該ア
ノード電位規定領域の周囲に該アノード電位規定領域と
所定の間隔を空けて配置され所定の電位が与えられる導
電性部材と、前記アノード電位規定領域及び前記導電性
部材に接する抵抗膜と、前記アノード電位規定領域と前
記導電性部材との間に位置し前記電子源基板に向かって
凸である凸部と、が設けられていることを特徴とする電
子線発生装置。
【請求項２】前記凸部の高さが１μｍ以上である請求
項１に記載の電子線発生装置。
【請求項３】前記凸部が前記アノード電位規定領域の
少なくとも周囲３辺を取り囲むように配置される請求項
１もしくは２に記載の電子線発生装置。
【請求項４】前記電子源基板と前記対向基板との間に
それらの間隔を維持するスペーサを有しており、該スペ
ーサの少なくとも一部もしくはスペーサを固定するため
の部材の少なくとも一方が前記アノード電位規定領域の
領域外に存在し、前記凸部は、前記スペーサの少なくとも一部もしくはス
ペーサを固定するための部材が形成されている場所以外
の場所に形成される請求項１乃至３のいずれかに記載の
電子線発生装置。
【請求項５】電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有し
ており、該対向基板には、前記電子放出素子が放出する電子を加
速する電位が与えられるアノード電位規定領域と、該ア
ノード電位規定領域の周囲に該アノード電位規定領域と
所定の間隔を空けて配置され所定の電位が与えられる導
電性部材と、前記アノード電位規定領域及び前記導電性
部材に接する抵抗膜と、前記アノード電位規定領域と前
記導電性部材との間に位置し前記電子源基板に向かって
凹である凹部と、が設けられていることを特徴とする電
子線発生装置。
【請求項６】前記凹部が前記アノード電位規定領域の
少なくとも周囲３辺を取り囲むように配置される請求項
５に記載の電子線発生装置。
【請求項７】前記電子源基板と前記対向基板との間に
それらの間隔を維持するスペーサを有しており、該スペ
ーサの少なくとも一部もしくはスペーサを固定するため
の部材の少なくとも一方が前記アノード電位規定領域の
領域外に存在し、前記凹部は、前記スペーサの少なくとも一部もしくはス
ペーサを固定するための部材が形成されている場所以外
の場所に形成される請求項５もしくは６に記載の電子線
発生装置。
【請求項８】電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有し
ており、該対向基板には、前記電子放出素子が放出する電子を加
速する電位が与えられるアノード電位規定領域と、該ア
ノード電位規定領域の周囲に該アノード電位規定領域と
所定の間隔を空けて配置され所定の電位が与えられる導
電性部材と、前記アノード電位規定領域及び前記導電性
部材に接する抵抗膜と、前記アノード電位規定領域と前
記導電性部材との間に位置する凹凸部と、が設けられて
いることを特徴とする電子線発生装置。
【請求項９】前記凹凸部が前記アノード電位規定領域
の少なくとも周囲３辺を取り囲むように配置される請求
項８に記載の電子線発生装置。
【請求項１０】前記電子源基板と前記対向基板との間
にそれらの間隔を維持するスペーサを有しており、該ス
ペーサの少なくとも一部もしくはスペーサを固定するた
めの部材の少なくとも一方が前記アノード電位規定領域
の領域外に存在し、前記凹凸部は、前記スペーサの少なくとも一部もしくは
スペーサを固定するための部材が形成されている場所以
外の場所に形成される請求項８もしくは９に記載の電子
線発生装置。
【請求項１１】電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有し
ており、該対向基板の前記電子源基板に向いた同一平面上に、前
記電子放出素子が放出する電子を加速する電位が与えら
れるアノード電位規定領域と、該アノード電位規定領域
の周囲に該アノード電位規定領域と所定の間隔を空けて
配置され所定の電位が与えられる導電性部材とを有して
おり、更に該同一平面上の前記アノード電位規定領域と
前記導電性部材との間に、前記導電性部材から放出され
た電子によって発生する二次電子の多重散乱を抑制する
ための多重散乱抑制構造が配置されていることを特徴と
する電子線発生装置。
【請求項１２】前記導電性部材は、前記アノード電位
規定領域を完全に取り囲むように配置される請求項１乃
至１１いずれかに記載の電子線発生装置。
【請求項１３】前記抵抗膜のシート抵抗範囲が１×１
０⁷Ω／□以上、１×１０¹⁴Ω／□以下である請求項１
乃至１２いずれかに記載の電子線発生装置。
【請求項１４】前記電子放出素子は、冷陰極素子であ
る請求項１から１３のいずれか１項に記載の電子線発生
装置。
【請求項１５】前記電子放出素子は、電極間に電子放
出部を含む導電性膜を有する電子放出素子である請求項
１４に記載の電子線発生装置。
【請求項１６】前記電子放出素子は、表面伝導型電子
放出素子である請求項１４又は１５に記載の電子線発生
装置。
【請求項１７】前記アノード電位規定領域と、前記電
子放出素子を有するリアプレート側の電極との間の印加
電圧が３ｋＶ以上である請求項１から１６のいずれか１
項に記載の電子線発生装置。
【請求項１８】前記導電性部材には、前記アノード電
位よりも低い電位が与えられる請求項１乃至１７いずれ
かに記載の電子線発生装置。
【請求項１９】前記導電性部材には、カソード電位が
与えられる請求項１乃至１８いずれかに記載の電子線発
生装置。
【請求項２０】前記導電性部材には、グランド電位が
与えられる請求項１乃至１８いずれかに記載の電子線発
生装置。
【請求項２１】上記請求項１から２０のいずれか１項
に記載の電子線発生装置に前記電子放出素子が放出する
電子によって発光する蛍光体を設けたことを特徴とする
画像形成装置。