JP2002149492A - キャッシュメモリの制御方法および記憶サブシステム - Google Patents

キャッシュメモリの制御方法および記憶サブシステム

Info

Publication number
JP2002149492A
JP2002149492A JP2000341054A JP2000341054A JP2002149492A JP 2002149492 A JP2002149492 A JP 2002149492A JP 2000341054 A JP2000341054 A JP 2000341054A JP 2000341054 A JP2000341054 A JP 2000341054A JP 2002149492 A JP2002149492 A JP 2002149492A
Authority
JP
Japan
Prior art keywords
data
management information
cache memory
priority
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000341054A
Other languages
English (en)
Inventor
Masaru Tsukada
大 塚田
Toshinori Sakaki
豪紀 榊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000341054A priority Critical patent/JP2002149492A/ja
Publication of JP2002149492A publication Critical patent/JP2002149492A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【課題】 キャッシュメモリ容量と記憶装置全体のデー
タ容量との比率に関係なく、特定の優先データのヒット
率を高く維持する。 【解決手段】 中央処理装置101とディスクドライブ
103との間に介在するディスクサブシステム102に
おいて、キャッシュメモリ105の管理を行うキャッシ
ュ制御部106のキュー管理テーブル107に、上限値
111に設定にて容量が可変の優先キューエリア108
と、一般キューエリア109を設定し、優先度の高い優
先データのキャッシュメモリ105における管理は優先
キューエリア108で行い、その他の一般データの管理
は一般キューエリア109にて行うことで優先データの
キャッシュメモリ105における滞在時間を一般データ
よりも長くして、キャッシュメモリ105と、ディスク
ドライブ103の記憶容量の割合に関係なく、優先デー
タのヒット率を高く維持する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、キャッシュメモリ
の制御技術および記憶サブシステムに関し、特に、キャ
ッシュメモリを備えた記憶サブシステムやデータ処理シ
ステム等に適用して有効な技術に関する。
【0002】
【従来の技術】たとえば、中央処理装置の配下で稼働す
る外部記憶装置の一種であるディスクサブシステムに於
いては、データ転送性能の向上のためにキャッシュメモ
リを備えることが一般的になっており、データ処理性能
はキャッシュ・ミスによるディスクドライブへのアクセ
スが発生することにより大きく低下する。データ処理性
能向上には、キャッシュ・ヒット率向上が一手段として
挙げられる。また、キャッシュ・ヒット率向上を実現す
るための手段として、キャッシュメモリの増設が挙げら
れる。しかし、近年、データ処理システムの記憶容量が
飛躍的に増加しているのに比べ、システムに実装出来る
キャッシュメモリ容量の増加率は低く、システム容量に
対するキャッシュメモリ容量の割合は低下してきてい
る。また今後もこの割合は低下していくものと思われ
る。
【0003】現在、キャッシュメモリ上のデータは一般
的には、LRU(Least Recently Us
ed)方式を用いた一つの管理テーブルによって管理さ
れている。
【0004】
【発明が解決しようとする課題】しかし、この一つの管
理テーブルによるLRU管理方式での中央処理装置から
アクセス要求されたデータのキャッシュ・ヒット率は、
アクセス頻度に比例した値にしかならない。しかも、前
述した様なシステム全体の大容量化による処理データ量
の増加に伴い、データ間でのキャッシュメモリの使用競
争率が高くなることにより、アクセス頻度の高いデータ
でも容易にキャッシュメモリ上から消えてしまい、キャ
ッシュ・ミスによるデータ処理性能の低下を招く恐れが
ある。
【0005】また特開平6−168075号公報の様
に、ディスクアレイ装置の記憶領域の一部に、いわゆる
ライトペナルティなしで高速なデータ書き込みが可能な
単純二重書きのための特定領域を確保するとともに、指
定された高速処理を必要とする当該特定領域のデータ容
量と同サイズの特定領域をキャッシュメモリ上に確保
し、その領域を指定データ専用とすることで、指定デー
タを常に100%のキャッシュ・ヒット率で処理するこ
とを目的とした制御方式の提案がされている。
【0006】しかし、この方式ではキャッシュメモリ上
の特定領域容量と高速処理を必要とするデータ容量は、
1:1に限定されるため、100%のキャッシュ・ヒッ
ト率が得られるものの、指定出来るデータ容量は実装キ
ャッシュメモリサイズにより制限されてしまう。
【0007】本発明の目的は、データ総量に対するキャ
ッシュメモリ容量の相対的な減少に影響されることな
く、優先度の高いデータの高いキャッシュ・ヒット率を
維持することで、キャッシュメモリを備えたシステムの
データ処理性能を向上させることにある。
【0008】本発明の他の目的は、処理の優先度の異な
るデータ毎に優先度に応じた最適なキャッシュ・ヒット
率を実現することにある。
【0009】本発明の他の目的は、高速データ処理を必
要とするデータを長期間キャッシュメモリ上に保持する
様にキャッシュメモリを管理することでキャッシュ・ヒ
ット率の向上を図り、キャッシュ・ミスに因るデータ処
理性能の低下を最小限に抑えることにより高速データ処
理を実現することにある。
【0010】本発明の他の目的は、キャッシュメモリ上
の優先データ容量と高速データ処理を必要とするデータ
容量を1:1〜1:Nの間で可変に実現することによ
り、可用性の高い大容量データ処理システムの構築を実
現することにある。
【0011】
【課題を解決するための手段】本発明は、第1装置と第
2装置との間に介在し、第1装置と第2装置との間で授
受されるデータが一時的に格納されるキャッシュメモリ
の制御方法において、キャッシュメモリを管理するキャ
ッシュ管理情報を少なくとも二つの第1および第2管理
情報に区分し、データの優先度の高低に応じて、複数の
第1および第2管理情報を使い分けることで、より優先
度の高いデータのキャッシュメモリ内における滞在時間
をより長くするものである。
【0012】また、本発明は、記憶装置と、記憶装置と
上位装置との間におけるデータの授受を制御するととも
に、データが一時的に格納されるキャッシュメモリを備
えた記憶制御装置と、を含む記憶サブシステムにおい
て、キャッシュメモリを管理するキャッシュ管理情報を
少なくとも二つの第1および第2管理情報に区分し、デ
ータの優先度の高低に応じて、複数の第1および第2管
理情報を使い分けることで、より優先度の高いデータの
キャッシュメモリ内における滞在時間をより長くする制
御論理を備えたものである。
【0013】より具体的には、一例として、本発明で
は、システム利用者によって設定された優先データに対
し中央処理装置からディスクサブシステム等の記憶サブ
システムにアクセス要求があると、ディスクサブシステ
ムのキャッシュ制御部内にあるキュー管理テーブル全体
を対象としてアクセス要求された優先データのキャッシ
ュ・ヒット/ミス判定をした後、判定に基づいたデータ
転送処理を行い、また同時に優先データのセグメント位
置情報をキャッシュ制御部内の優先キューエリアへLR
U方式により登録する。一方、一般データへのアクセス
要求に対しては、キャッシュ制御部内のキュー管理テー
ブル内の一般キューエリアのみを対象としてキャッシュ
・ヒット/ミス判定をした後、判定に基づいたデータ転
送処理を行い、また同時に一般データのセグメント位置
情報をキャッシュ制御部内のキュー管理テーブル内の一
般キューエリアへLRU方式により登録する。
【0014】また、システム利用者により優先基準が設
定された場合においては、ディスクサブシステム内のキ
ャッシュ制御部により、キャッシュ・ヒットした優先基
準を満たすデータのアクセス周期を元に中央処理装置か
ら要求されるデータの中からアクセス頻度の高いデータ
を抽出し、優先データとして当該データのセグメント位
置情報を優先キューエリアにLRU方式により登録する
ことでキャッシュ・ヒット率の向上を図り、高速データ
処理可能なデータ処理システムを実現する。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
【0016】図1は、本発明の一実施の形態であるキャ
ッシュメモリの制御方法を実施する記憶サブシステムの
一例であるディスクサブシステムを含むデータ処理シス
テムの構成の一例を示す概念図である。
【0017】本実施の形態のデータ処理システムは、デ
ータ処理を行うとともに入出力インタフェース制御部1
01aを介して外部装置とのデータ入出力を行う中央処
理装置(CPU)101、このCPU101と配下のデ
ィスクドライブ103との間におけるデータ転送処理の
制御を行うディスクサブシステム102とを含んでい
る。
【0018】ディスクサブシステム102は、入出力イ
ンタフェース制御部101a、チャネルI/F制御部1
04aを介したCPU101からディスクドライブ10
3へのデータ転送要求を処理するデータ処理制御部10
4、ディスクドライブ103とCPU101との間で授
受されるデータを一時的に保持するキャッシュメモリ1
05、及び、キャッシュメモリ105へのデータ入出力
を制御するキャッシュ制御部106で構成されている。
【0019】また、キャッシュ制御部106には、キャ
ッシュメモリ105に格納されるデータを管理するため
のキュー管理テーブル107とスロット情報管理テーブ
ル110が含まれている。
【0020】本実施の形態の場合、キュー管理テーブル
107内には優先キューエリア108と一般キューエリ
ア109が設けられており、各エリアは別々にキュー管
理され、LRU方式により、キャッシュメモリ105へ
のデータの入出力を制御している。また、システム利用
者により優先データ容量の上限値111が設定されるま
では、キャッシュメモリ105は一般キューエリア10
9で管理される。
【0021】すなわち、図5のフローチャートに例示さ
れるように、ディスクサブシステム102を外部から制
御する図示しないサービスプロセッサや、CPU101
から発行される優先使用指定コマンドを当該ディスクサ
ブシステム102が受領すると(ステップ501)、当
該コマンドに優先データ容量の上限値111を指定する
データが含まれているか否かを判別し(ステップ50
2)、含まれている場合には、優先データ容量の上限値
111を設定あるいは更新する(ステップ503)。こ
の時、優先データ容量の上限値111をゼロにすれば、
優先キューエリア108の容量はゼロとなり、一般キュ
ーエリア109のみによる通常のキャッシュ制御が行わ
れることとなり、ゼロ以外であれば、優先キューエリア
108が有効となって、後述のような優先データのキャ
ッシュメモリ105での滞在時間を長くしてヒット率を
より高く維持する制御が行われることになる。
【0022】さらに、当該コマンドに優先データの指定
情報が含まれているか否か判別し(ステップ504)、
含まれている場合には、優先データとして扱うべきデー
タが格納されているディスクドライブ103の特定のド
ライブ番号、論理アドレス範囲、等の指定情報を、キャ
ッシュ制御部106の図示しない制御メモリに記憶し
(ステップ505)、CPU101からのアクセス要求
のデータが当該条件に合致するか否かで、後述のような
優先データか一般データかを判別する処理が行われる。
【0023】まず初めに、システム利用者が優先データ
を設定した場合のデータ転送処理の概略を図1を用いて
説明する。
【0024】CPU101からの優先データ要求に対し
てデータ処理制御部104はキャッシュ制御部106内
のキュー管理テーブル107内を検索し、キャッシュ・
ヒットの場合においては、データ処理制御部104はキ
ャッシュメモリ105上のデータを用いてデータ転送処
理を行い、同時にキュー管理テーブル107の優先キュ
ーエリア108へセグメント位置情報をLRU方式によ
り登録する。キャッシュ・ミスの場合においては、要求
のあった優先データをディスクドライブ103からロー
ディングして、キャッシュメモリ105に書き込み、優
先キューエリア108へセグメント位置情報をLRU方
式により登録する。
【0025】CPU101からの一般データ要求に対し
てデータ処理制御部104はキャッシュ制御部106内
のキュー管理テーブル107内の一般キューエリア10
9を検索し、キャッシュ・ヒットの場合においては、デ
ータ処理制御部104はキャッシュメモリ105上のデ
ータを用いてデータ転送処理を行い、同時にセグメント
位置情報を一般キューエリア109へLRU方式により
登録する。キャッシュ・ミスにおいては、キャッシュメ
モリ105に空きセグメントがあるかチェックし、空き
セグメントがある場合に於いては、一般キューエリア1
09へセグメント位置情報をLRU方式により登録し、
空きセグメントがない場合に於いては、キャッシュメモ
リ105上から破棄するデータのセグメント位置情報を
一般キューエリアからLRU方式により選別・破棄し、
その後、要求された一般データをディスクドライブ10
3からキャッシュメモリ105上にローディング(複
写)し、セグメント位置情報を一般キューエリア109
へLRU方式により登録する。
【0026】本実施の形態における、優先データ要求時
のキャッシュ・ヒット/ミス時の処理の流れ及び、キュ
ー遷移を、図3のフローチャートを用いて説明する。な
お、この場合、優先データか否かの判別は、予めシステ
ム利用者が設定した条件(たとえば、そのデータのディ
スクドライブ103における格納論理アドレスが指定の
アドレス範囲か否か、特定のディスクドライブに格納さ
れているデータか否か等)に当該データが合致するか否
かによって判別される。
【0027】CPU101からの優先データ要求(ステ
ップ301)を受けて、キャッシュ・ヒット/ミス判定
(ステップ302)が行われ、キャッシュ・ヒットの場
合に於いては、一般キューエリア109または優先キュ
ーエリア108のどちらでのキャッシュ・ヒットかの判
定が行われ(ステップ310)、優先キューエリア10
8でのキャッシュ・ヒットの場合に於いては、優先キュ
ーエリア108に要求された優先データのセグメント位
置情報をLRU方式により登録し(ステップ311)、
一般キューエリア109でのキャッシュ・ヒットの場合
においては、さらに優先キューエリア108に空きがあ
るかの判定を行い(ステップ307)、空きがある場合
においては、優先キューエリア108に要求された優先
データのセグメント位置情報をLRU方式により登録し
(ステップ311)、優先キューエリア108に空きが
ない場合においては、一般キューエリア109へ移動す
るデータのセグメント位置情報を優先キューエリア10
8からLRU方式により選別し(ステップ308)、一
般キューエリア109の先頭へ登録し(ステップ30
9)、優先キューエリア108に、要求された優先デー
タのセグメント位置情報をLRU方式により登録し(ス
テップ311)、データ転送処理(ステップ312)を
行って処理終了となる。
【0028】キャッシュ・ミスの場合においては、キャ
ッシュメモリ105に空きセグメントがあるかを判定し
(ステップ303)、空きセグメントがある場合におい
ては、要求された優先データをディスクドライブ103
からローディングし、キャッシュメモリ105に書き込
む(ステップ306)。しかし、キャッシュメモリ10
5に空きセグメントがない場合においては、キャッシュ
メモリ105上から破棄するデータを一般キューエリア
109からLRU方式により選別し(ステップ30
4)、選別したデータのセグメント位置情報を一般キュ
ーエリア109から削除し(ステップ305)、要求さ
れた優先データをディスクドライブ103からローディ
ングし、キャッシュメモリ105上に書き込む(ステッ
プ306)。同時に、優先キューエリア108に空きが
あるかの判定を行い(ステップ307)、空きがある場
合においては、優先キューエリア108に要求された優
先データのセグメント位置情報をLRU方式により登録
し(ステップ311)、優先キューエリア108に空き
がない場合においては、一般キューエリア109へ移動
するデータのセグメント位置情報を優先キューエリア1
08からLRU方式により選別(ステップ308)し
て、一般キューエリア109の先頭に移動し(ステップ
309)、優先キューエリア108に要求された優先デ
ータのセグメント位置情報をLRU方式により登録し
(ステップ311)、データ転送処理(ステップ31
2)を行って処理終了となる。
【0029】次に、本実施の形態のディスクサブシステ
ムが、優先データを自動的に判断する場合についてのデ
ータ処理の概略を図1、及び図2を用いて説明する。図
2は、キャッシュ制御部106内のスロット情報管理テ
ーブル201のデータ構造の一例を示しており、スロッ
ト(セグメント)に対応した数のスロット情報202を
持つ。また、スロット情報202は、タイムエリア20
3とカウントエリア204の情報を持つ。
【0030】優先キューエリア108が優先データ容量
の上限値111に達していない場合においては、CPU
101からアクセス要求のあったデータ(以下、要求デ
ータ)のセグメント位置情報は、キャッシュ・ヒット/
ミスに関わらず、優先キューエリア108の先頭に登録
され、優先データとして扱われる。さらに登録されたセ
グメント位置に対応するスロット情報管理テーブル20
1内のスロット情報202のタイムエリア203に現在
時刻を表す値を入れ、カウントエリア204の値(カウ
ント値204a)をゼロクリアする。上記処理は、優先
キューエリア108が優先データ容量の上限値111に
達するまで繰り返される。
【0031】優先キューエリア108が優先データ容量
の上限値111に達している場合に於いて、要求データ
が一般キューエリア109でキャッシュ・ヒットした場
合においては、要求データに対応するスロット情報20
2内のカウントエリア204のカウント値204aをイ
ンクリメントし、このカウント値204aと優先データ
閾値N(以下、閾値)とを比較する。
【0032】カウント値204aが閾値を超える場合に
おいては、スロット情報202内のタイムエリア203
の値と現在時刻、カウント値204aからアクセス周期
(T)を求め、さらに優先キューエリア108から一般
キューエリア109に移動する予定の優先データをLR
U方式により選別し、この優先データに対応するスロッ
ト情報202から前述処理同様にアクセス周期(t)を
求めて比較し、要求データのアクセス周期(T)が優先
データのアクセス周期(t)よりも短い場合において
は、要求データのセグメント位置情報を優先キューエリ
ア108にLRU方式により登録し、先程選別された優
先データのセグメント位置情報を一般キューエリア10
9へLRU方式により登録する。また、一般キューエリ
ア109に登録したセグメント位置情報に対応するスロ
ット情報202のタイムエリア203には現在時刻を表
す値を入れ、カウント値204aをゼロクリアする。逆
に、要求データのアクセス周期(T)が優先データのア
クセス周期(t)よりも長い場合においては、要求デー
タのセグメント位置情報を一般キューエリア109へL
RU方式により登録し、対応するスロット情報のタイム
エリア203に現在時刻を表す値を入れ、カウント値2
04aをゼロクリアする。
【0033】カウント値204aが閾値以下である場合
においては、要求データのセグメント位置情報を一般キ
ューエリア109へLRU方式により登録する。
【0034】要求データが優先キューエリア108でキ
ャッシュ・ヒットした場合においては、スロット情報2
02のカウント値204aをインクリメントし、セグメ
ント位置情報を優先キューエリア108へLRU方式に
より登録する。
【0035】キャッシュ・ミスの場合においては、セグ
メント位置情報を一般キューエリア109へLRU方式
により登録し、対応するスロット情報202のタイムエ
リア203に現在時刻を表す値を入れ、カウント値20
4aをゼロクリアする。
【0036】また、優先キューエリア108のセグメン
ト位置情報に対応したスロット情報202は、周期Tで
タイムエリア203を更新しカウント値204aをゼロ
クリアすることにより、優先データのアクセス周期情報
をアクセス状況の変化に対応させることが出来る。
【0037】上述のような優先データの自動判別処理の
詳細例を、図4のフローチャートに示す。以下、図4の
フローチャートについて簡単に説明をする。
【0038】要求データを受領した時、優先データ容量
の上限値111がゼロ以外で優先キューエリア108が
存在し、優先データの自動判別処理をすべきか否かを判
定し(ステップ401)、優先データを自動判別処理し
ない場合においては一般キューエリア109へセグメン
ト位置情報を格納し(ステップ402)、データ転送処
理(ステップ428)を行い処理終了となる。
【0039】優先データ容量の上限値111がゼロ以外
で優先キューエリア108が有効に設定され、優先デー
タを自動判別して処理すべき場合において、要求データ
のキャッシュ・ヒット/ミス判定(ステップ403)に
よりキャッシュ・ミスとなった場合においては、要求デ
ータは一般データであると判断し、要求データをキャッ
シュメモリ105にローディング(ステップ404)し
た後、スロット情報202のタイムエリア203に現在
時刻を表す値を入れ(ステップ405)、カウントエリ
ア204のカウント値204aをクリアし(ステップ4
06)、優先キューエリア108の空き状態により(ス
テップ407)、優先キューエリア108または一般キ
ューエリア109にセグメント位置情報を登録し(ステ
ップ408、ステップ409)、データ転送処理を行う
(ステップ428)。
【0040】キャッシュ・ヒットした場合においては、
キャッシュ・ヒットしたキューエリアを判定し(ステッ
プ410)、優先キューエリア108でキャッシュ・ヒ
ットした場合においては、スロット情報202のカウン
トエリア204のカウント値204aをインクリメント
し(ステップ426)、優先キューエリア108をLR
U方式により更新した後(ステップ427)、データ転
送処理を行う(ステップ428)。
【0041】一般キューエリア109でキャッシュ・ヒ
ットした場合においては、スロット情報202のカウン
ト値204aをインクリメントし(ステップ415)、
このカウント値(a)が閾値を超えるかの判定を行い
(ステップ416)、超えない場合は一般キューエリア
109にセグメント位置情報を登録し(ステップ42
5)、データ転送処理を行う(ステップ428)。
【0042】超えた場合は、更にタイムエリアの値と現
在時刻とカウント値204aからアクセス周期(T)を
求め(ステップ417)、さらに優先キューエリア10
8からLRU方式により破棄予定の優先データ(b)を
選別し(ステップ418)、選別した優先データ(b)
のアクセス周期(t)を上記と同様に求める(ステップ
419)。求めたこの二つのアクセス周期を比較し(ス
テップ420)、優先データ(b)のアクセス周期
(t)の方が短かった場合は、要求データのスロット情
報202のタイムエリア203に現在時刻を表す値を入
れ(ステップ423)、カウントエリア204のカウン
ト値204aをゼロクリアし(ステップ424)、セグ
メント位置情報を一般キューエリア109に登録し(ス
テップ425)、データ転送処理を行う(ステップ42
8)。
【0043】要求データのアクセス周期(T)の方が短
かった場合は、優先キューエリア108に要求データの
セグメント位置情報を登録し(ステップ421)、先程
選別した優先データ(b)のセグメント位置情報を一般
キューエリア109に登録し(ステップ422)、デー
タ転送処理を行う(ステップ428)。
【0044】以上説明したように、本実施の形態によれ
ば、キャッシュメモリ105の管理を行うキュー管理テ
ーブル107に、優先キューエリア108と、一般キュ
ーエリア109を区別して設定し、より高速処理が必要
とされる優先データは優先キューエリア108にて管理
することで滞在時間がより長くなるので、たとえば、デ
ィスクドライブ103の全体のデータ記憶容量と、キャ
ッシュメモリ105の容量との比率に影響されることな
く、特定の優先データのキャッシュメモリ105におけ
るヒット率を、他の一般データよりも高く維持できる。
換言すれば、データの優先度に応じて多様なヒット率の
維持管理を実現できる。
【0045】この結果、ディスクサブシステムにおける
ディスクドライブ103の全体の記憶容量に対しキャッ
シュメモリ105の記憶容量が少ない場合や、大量のデ
ータ処理を行うシステムにおいても、システム利用者が
望むデータや、アクセス頻度の高いデータに対してのキ
ャッシュ・ヒット率を高めることが可能になる。
【0046】また、キャッシュメモリ105上の優先デ
ータ容量と高速データ処理を必要とするデータ容量比を
1:1〜1:Nの間で自由に設定することができ、可用
性の高い高性能大容量のディスクサブシステムを構築す
ることが可能となる。
【0047】本願の特許請求の範囲に記載された発明を
見方を変えて表現すれば以下の通りである。
【0048】<1> 中央処理装置とディスクサブシス
テムから構成されるデータ処理システムに於いて、中央
処理装置と接続され、中央処理装置からのアクセス要求
のあるデータを一時的に保持するキャッシュメモリとそ
れを制御するキャッシュ制御部と、データを格納するデ
ィスクドライブとで構成されるディスクサブシステムに
於いて、中央処理装置からアクセス要求されたデータの
中で、高速データ処理が求められるデータ(優先デー
タ)とその他のデータ(一般データ)のキャッシュメモ
リ上での管理をキャッシュ制御部で別々に行うことで、
優先データのキャッシュメモリ上での長期間保持を実現
することによりキャッシュ・ヒット率向上を図り、キャ
ッシュ・ミスによるディスクドライブへのアクセスを減
らすことで、高速データ処理を行なう機能を有すること
を特徴とするデータ処理システム。
【0049】<2> システム利用者により優先データ
が設定され、その設定された優先データが格納されてい
るキャッシュメモリ内の位置(セグメント位置)情報
を、キュー管理テーブル内の優先データのキュー管理エ
リア(優先キューエリア)で管理することを特徴とする
項目<1>に記載のデータ処理システム。
【0050】<3> 中央処理装置から要求されるデー
タの中から、システム利用者の指定する優先基準に従い
要求頻度の高いデータをディスクサブシステムが自動的
に判断し、そのセグメント位置情報を優先キューエリア
に登録することを特徴とする項目<1>に記載のデータ
処理システム。
【0051】<4> キャッシュメモリ容量に占める優
先データ容量の上限値をシステム利用者が決定すること
を特徴とする項目<1>に記載のデータ処理システム。
【0052】<5> 設定された優先データ容量が優先
データ容量の上限値を超える場合に於いて、LRU方式
により優先キューから破棄される優先データのセグメン
ト位置情報を一般データのキュー管理エリア(一般キュ
ーエリア)の先頭に登録することを特徴とする項目<1
>に記載のデータ処理システム。
【0053】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【0054】たとえば、上述の説明では、キャッシュメ
モリにおけるデータの優先度を優先キューエリアと一般
キューエリアの2段階で管理する場合を例示したが、3
段階以上のキューエリアの設定および管理も本発明に含
まれる。
【0055】
【発明の効果】本発明によれば、データ総量に対するキ
ャッシュメモリ容量の相対的な減少に影響されることな
く、優先度の高いデータの高いキャッシュ・ヒット率を
維持することで、キャッシュメモリを備えたシステムの
データ処理性能を向上させることができる、という効果
が得られる。
【0056】本発明によれば、処理の優先度の異なるデ
ータ毎に優先度に応じた最適なキャッシュ・ヒット率を
実現することができる、という効果が得られる。
【0057】本発明によれば、高速データ処理を必要と
するデータを長期間キャッシュメモリ上に保持する様に
キャッシュメモリを管理することでキャッシュ・ヒット
率の向上を図り、キャッシュ・ミスに因るデータ処理性
能の低下を最小限に抑えることにより高速データ処理を
実現することができる、という効果が得られる。
【0058】本発明によれば、キャッシュメモリ上の優
先データ容量と高速データ処理を必要とするデータ容量
を1:1〜1:Nの間で可変に実現することにより、可
用性の高い大容量データ処理システムの構築を実現する
ことができる、という効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるキャッシュメモリ
の制御方法を実施する記憶サブシステムの一例であるデ
ィスクサブシステムを含むデータ処理システムの構成の
一例を示す概念図である。
【図2】本発明の一実施の形態であるキャッシュメモリ
の制御方法を実施する記憶サブシステムにて持つ制御情
報の一例を示す概念図である。
【図3】本発明の一実施の形態であるキャッシュメモリ
の制御方法を実施する記憶サブシステムの作用の一例を
示すフローチャートである。
【図4】本発明の一実施の形態であるキャッシュメモリ
の制御方法を実施する記憶サブシステムの作用の一例を
示すフローチャートである。
【図5】本発明の一実施の形態であるキャッシュメモリ
の制御方法を実施する記憶サブシステムの作用の一例を
示すフローチャートである。
【符号の説明】
101…中央処理装置(CPU)(第1装置)、102
…ディスクサブシステム(記憶サブシステム)、103
…ディスクドライブ(第2装置)、104…データ処理
制御部、105…キャッシュメモリ、106…キャッシ
ュ制御部、107…キュー管理テーブル、108…優先
キューエリア(第1管理情報)、109…一般キューエ
リア(第2管理情報)、110…スロット情報管理テー
ブル、111…優先データ容量上限値、201…スロッ
ト情報管理テーブル、202…スロット情報、203…
スロット情報内タイムエリア、204…スロット情報内
カウントエリア。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1装置と第2装置との間に介在し、前
    記第1装置と前記第2装置との間で授受されるデータが
    一時的に格納されるキャッシュメモリの制御方法であっ
    て、 前記キャッシュメモリを管理するキャッシュ管理情報を
    少なくとも二つの第1および第2管理情報に区分し、前
    記データの優先度の高低に応じて、複数の前記第1およ
    び第2管理情報を使い分けることで、より優先度の高い
    前記データの前記キャッシュメモリ内における滞在時間
    をより長くすることを特徴とするキャッシュメモリの制
    御方法。
  2. 【請求項2】 請求項1記載のキャッシュメモリの制御
    方法において、 より前記優先度の高い第1データを前記第1管理情報に
    て管理し、より前記優先度の低い第2データを前記第2
    管理情報にて管理し、前記キャッシュ管理情報における
    前記第1管理情報と前記第2管理情報との比率を変化さ
    せることで、前記キャッシュメモリに占める前記第1デ
    ータの量を変化させることを特徴とするキャッシュメモ
    リの制御方法。
  3. 【請求項3】 請求項1または2記載のキャッシュメモ
    リの制御方法において、 外部からの指示にて、前記キャッシュ管理情報における
    前記第1管理情報と前記第2管理情報との比率を設定す
    る第1の操作、 外部から指示された判別方法にて、前記優先度のより高
    い前記第1データを識別する第2の操作、 要求頻度のより高い前記データを自動的に判別し、当該
    データを前記優先度のより高い前記第1データとして取
    り扱う第3の操作、 前記第1管理情報にて管理される特定の前記第1データ
    が前記キャッシュメモリから追い出される時、前記第1
    管理情報の当該第1データに関するキャッシュ管理情報
    を前記第2管理情報の最も優先度の高い位置に引き継が
    せることで、当該第1データを前記第2データとして前
    記キャッシュメモリ内に滞在させる第4の操作、 の少なくとも一つの操作を行うことを特徴とするキャッ
    シュメモリの制御方法。
  4. 【請求項4】 記憶装置と、前記記憶装置と上位装置と
    の間におけるデータの授受を制御するとともに、前記デ
    ータが一時的に格納されるキャッシュメモリを備えた記
    憶制御装置と、を含む記憶サブシステムであって、 前記キャッシュメモリを管理するキャッシュ管理情報を
    少なくとも二つの第1および第2管理情報に区分し、前
    記データの優先度の高低に応じて、複数の前記第1およ
    び第2管理情報を使い分けることで、より優先度の高い
    前記データの前記キャッシュメモリ内における滞在時間
    をより長くする制御論理を備えたことを特徴とする記憶
    サブシステム。
  5. 【請求項5】 請求項4記載の記憶サブシステムにおい
    て、 前記制御論理は、 より前記優先度の高い第1データを前記第1管理情報に
    て管理し、より前記優先度の低い第2データを前記第2
    管理情報にて管理し、前記キャッシュ管理情報における
    前記第1管理情報と前記第2管理情報との比率を変化さ
    せることで、前記キャッシュメモリに占める前記第1デ
    ータの量を変化させる第1の機能、 外部からの指示にて、前記キャッシュ管理情報における
    前記第1管理情報と前記第2管理情報との比率を設定す
    る第2の機能、 外部から指示された判別方法にて、前記優先度のより高
    い前記第1データを識別する第3の機能、 要求頻度のより高い前記データを自動的に判別し、当該
    データを前記優先度のより高い前記第1データとして取
    り扱う第4の機能、 前記第1管理情報にて管理される特定の前記第1データ
    が前記キャッシュメモリから追い出される時、前記第1
    管理情報の当該第1データに関するキャッシュ管理情報
    を前記第2管理情報の最も優先度の高い位置に引き継が
    せることで、当該第1データを前記第2データとして前
    記キャッシュメモリ内に滞在させる第5の機能、 の少なくとも一つ機能を備えたことを特徴とする記憶サ
    ブシステム。
JP2000341054A 2000-11-08 2000-11-08 キャッシュメモリの制御方法および記憶サブシステム Withdrawn JP2002149492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000341054A JP2002149492A (ja) 2000-11-08 2000-11-08 キャッシュメモリの制御方法および記憶サブシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000341054A JP2002149492A (ja) 2000-11-08 2000-11-08 キャッシュメモリの制御方法および記憶サブシステム

Publications (1)

Publication Number Publication Date
JP2002149492A true JP2002149492A (ja) 2002-05-24

Family

ID=18815854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000341054A Withdrawn JP2002149492A (ja) 2000-11-08 2000-11-08 キャッシュメモリの制御方法および記憶サブシステム

Country Status (1)

Country Link
JP (1) JP2002149492A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039785B2 (en) 2004-02-24 2006-05-02 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
WO2014125559A1 (ja) * 2013-02-12 2014-08-21 株式会社日立製作所 記憶制御装置および記憶制御装置の制御方法
CN106598495A (zh) * 2016-12-07 2017-04-26 深圳市深信服电子科技有限公司 一种混合存储服务质量的控制方法及控制装置
JP2017146919A (ja) * 2016-02-19 2017-08-24 日本電気株式会社 制御装置、ストレージシステム、制御方法及びプログラム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7039785B2 (en) 2004-02-24 2006-05-02 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
US7136983B2 (en) 2004-02-24 2006-11-14 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
US7278007B2 (en) 2004-02-24 2007-10-02 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
US7555622B2 (en) 2004-02-24 2009-06-30 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
US7725676B2 (en) 2004-02-24 2010-05-25 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
US7917721B2 (en) 2004-02-24 2011-03-29 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
US8112599B2 (en) 2004-02-24 2012-02-07 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
US8392688B2 (en) 2004-02-24 2013-03-05 Hitachi, Ltd. Method and apparatus for increasing an amount of memory on demand when monitoring remote mirroring performance
WO2014125559A1 (ja) * 2013-02-12 2014-08-21 株式会社日立製作所 記憶制御装置および記憶制御装置の制御方法
US9563574B2 (en) 2013-02-12 2017-02-07 Hitachi, Ltd. Storage control device and method of controlling storage control device
JP2017146919A (ja) * 2016-02-19 2017-08-24 日本電気株式会社 制御装置、ストレージシステム、制御方法及びプログラム
CN106598495A (zh) * 2016-12-07 2017-04-26 深圳市深信服电子科技有限公司 一种混合存储服务质量的控制方法及控制装置

Similar Documents

Publication Publication Date Title
US4571674A (en) Peripheral storage system having multiple data transfer rates
US8225044B2 (en) Storage system which utilizes two kinds of memory devices as its cache memory and method of controlling the storage system
US5958040A (en) Adaptive stream buffers
US6948033B2 (en) Control method of the cache hierarchy
US5829025A (en) Computer system and method of allocating cache memories in a multilevel cache hierarchy utilizing a locality hint within an instruction
KR101443231B1 (ko) 라이트-백 동작시 라이트-백 데이터의 버스트 길이를조절할 수 있는 캐시 메모리와 이를 포함하는 시스템
EP0568231A1 (en) Methods and apparatus for providing multiple outstanding operations in a cache consistent multiple processor computer system
JPH0241054B2 (ja)
JP2003131946A (ja) キャッシュメモリ制御装置及び方法
JP2000090009A (ja) キャッシュメモリにおいてキャッシュラインを置き換えるための方法および装置
JPS5873085A (ja) 記憶階層制御方法
JP2003330792A (ja) ディスクシステムとそのキャッシュ制御方法
US6748494B1 (en) Device for controlling access to units of a storage device
KR101472967B1 (ko) 라이트 백 동작을 수행하는 캐시 메모리, 이의 동작 방법, 및 이를 포함하는 시스템
JP2002149492A (ja) キャッシュメモリの制御方法および記憶サブシステム
JP2005339299A (ja) ストレージ装置のキャッシュ制御方法
JPH06202951A (ja) キャッシュ・メモリ・システム
JP2021135538A (ja) ストレージ制御装置及びストレージ制御プログラム
JPH05189316A (ja) ディスクキャッシュ制御方法
JPH07129464A (ja) 情報処理装置
US7805572B2 (en) Cache pollution avoidance
JPH11224164A (ja) 磁気ディスクサブシステム
JP2636470B2 (ja) データ転送パス選択方法
JP2854668B2 (ja) ディスク・キャッシュ制御方式
JP3083530B2 (ja) キャッシュメモリのデータ管理方法およびキャッシュ制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090601