JP2002135595A - Image decompression apparatus - Google Patents
Image decompression apparatusInfo
- Publication number
- JP2002135595A JP2002135595A JP2000318708A JP2000318708A JP2002135595A JP 2002135595 A JP2002135595 A JP 2002135595A JP 2000318708 A JP2000318708 A JP 2000318708A JP 2000318708 A JP2000318708 A JP 2000318708A JP 2002135595 A JP2002135595 A JP 2002135595A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- block
- output
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
- Studio Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はブロック符号を用い
た画像圧縮データ、特にＪＰＥＧ画像圧縮データの伸張
を行なうＬＳＩの技術分野に属する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of LSI for decompressing compressed image data using block codes, particularly JPEG compressed image data.
【０００２】[0002]
【従来技術】ＪＰＥＧ画像ファイルは、縦８画素×横８
画素のブロック単位で圧縮処理がされており、出力画像
も８画素×８画素のブロック単位で出力されている。2. Description of the Related Art A JPEG image file has a length of 8 pixels × width of 8 pixels.
The compression processing is performed in units of blocks of pixels, and the output image is also output in units of blocks of 8 pixels × 8 pixels.
【０００３】[0003]
【発明が解決しようとする課題】画像伸張ＬＳＩからの
出力が縦８画素×横８画素等のブロック単位で出力され
ると、それを受け取るＣＰＵがＤＭＡなどの高速転送手
段を使用できなくなる。また、データ取得後の処理が複
雑になり低速のＣＰＵを使用している組込み機器などで
は、高速処理が困難となる。If the output from the image decompression LSI is output in blocks of 8 pixels by 8 pixels, the CPU receiving the data cannot use high-speed transfer means such as DMA. Further, processing after data acquisition becomes complicated, and high-speed processing becomes difficult in an embedded device using a low-speed CPU.
【０００４】本発明はこのような問題を解決するために
なされたものであり、その目的は、ＤＭＡなどの高速転
送手段を使用でき、データ取得後の処理が簡潔で低速の
ＣＰＵでも高速処理が可能となる画像伸張装置（ＬＳ
Ｉ）を提供することにある。The present invention has been made in order to solve such a problem, and an object of the present invention is to use a high-speed transfer means such as a DMA, which is simple in processing after data acquisition and that high-speed processing can be performed by a low-speed CPU. Image expansion device (LS
I).
【０００５】[0005]
【課題を解決するための手段】上記の課題は下記の本発
明によって解決される。すなわち、本発明の請求項１に
係る画像伸張装置は、ブロック符号を用いた画像圧縮デ
ータファイルの復号化を行なう画像伸張装置であって、
ブロック符号化されたファイルを復号しブロック復号デ
ータを生成する復号手段と、前記ブロック復号データの
複数を記憶する記憶手段と、前記ブロック復号データの
集合体としての画像復号データファイルにおける画像サ
イズを演算する画像サイズ演算手段と、前記復号手段か
ら出力されるブロック復号データを前記復号データ記憶
手段において前記画像復号データファイルの走査線方向
に並べ替る並替手段と、前記復号データ記憶手段に記憶
されている画像復号データを走査線方向に連続的に読み
出す読出手段とを有するようにしたものである。本発明
によれば、ＤＭＡなどの高速転送手段を使用でき、デー
タ取得後の処理が簡潔で低速のＣＰＵでも高速処理が可
能となる画像伸張装置（ＬＳＩ）が提供される。The above object is achieved by the present invention described below. That is, an image decompression device according to claim 1 of the present invention is an image decompression device that decodes an image compression data file using a block code,
Decoding means for decoding a block-encoded file to generate block decoded data, storage means for storing a plurality of the block decoded data, and calculating an image size in an image decoded data file as an aggregate of the block decoded data Image size calculating means for performing the decoding, block decoding data output from the decoding means in the decoded data storage means in the scanning line direction of the image decoded data file, and rearranging means for rearranging the block decoded data; Reading means for continuously reading the decoded image data in the scanning line direction. According to the present invention, there is provided an image decompression device (LSI) that can use a high-speed transfer unit such as a DMA, performs simple processing after data acquisition, and enables high-speed processing even with a low-speed CPU.
【０００６】また本発明の請求項２に係る画像伸張装置
は、請求項１に係る画像伸張装置において、前記ブロッ
ク符号化されたファイルはＪＰＥＧ方式のファイルであ
って、前記復号手段は縦８画素×横８画素のブロック復
号データを生成し、前記記憶手段は走査線方向に少なく
とも８ラインのデータを記憶するようにしたものであ
る。本発明によれば、ＪＰＥＧファイルにおいて、画像
伸張、高速転送、高速処理が可能となる。According to a second aspect of the present invention, there is provided the image decompression apparatus according to the first aspect, wherein the block-encoded file is a JPEG file, and the decoding means comprises eight vertical pixels. × The block decoding data of 8 pixels in the horizontal direction is generated, and the storage means stores at least 8 lines of data in the scanning line direction. According to the present invention, image expansion, high-speed transfer, and high-speed processing can be performed on a JPEG file.
【０００７】また本発明の請求項３に係る画像伸張装置
は、請求項１または２に係る画像伸張装置において、出
力画像データの原画像に対する倍率を指定する倍率指定
手段と、前記復号手段から出力されるブロック復号デー
タを指定された倍率に、既に出力されたブロック復号デ
ータにおける必要とされるデータを取得しながら、画像
サイズを変更する画像サイズ変更手段と、前記サイズ変
更した画像データを前記記憶手段において走査線方向に
並べ替える並替手段とを有するようにしたものである。
本発明によれば、画像伸張、画像変倍、高速転送、高速
処理が可能となる。According to a third aspect of the present invention, there is provided the image decompression apparatus according to the first or second aspect, wherein a magnification designating means for designating a magnification of the output image data with respect to the original image, and an output from the decoding means. Image-size changing means for changing the image size while obtaining the required data in the already-decoded block decoded data at a specified magnification of the block-decoded data to be output, and storing the resized image data in the block-decoded data. And means for rearranging in the scanning line direction.
According to the present invention, image expansion, image scaling, high-speed transfer, and high-speed processing can be performed.
【０００８】また本発明の請求項４に係る画像伸張装置
は、請求項１〜３のいずれかに係る画像伸張装置におい
て、出力画像データの原画像に対する倍率Ｋを指定する
手段と、指定された倍率Ｋと出力画素位置Ｍｘより、Ｍ
ｘをＫで割った値Ｓｘを求める手段と、Ｓｘの整数部Ｓ
ｘaと、現在まで処理済みのブロック数Ｂｘと、ブロッ
クサイズ（Ｌｘ画素×Ｌｙ画素）より、ＳｘaがＢｘ×
Ｌｘ＜＝Ｓｘa＜（Ｂｘ＋１）×Ｌｘを判定する手段
と、前記復号手段から出力されるブロック復号データの
Ｓｘa−（Ｂｘ×Ｌｘ）番目のデータＤSBとＳｘa−（Ｂ
ｘ×Ｌｘ）＋１番目のデータＤSB+1をを取得する手段
と、Ｓｘの小数部Ｓｘbより、ＤSB×（１−Ｓｘb）＋Ｄ
SB+1Ｓｘbを算出し出力画像データとする手段と、前記
操作をブロック内のライン数Ｌｙ回繰り返し行なう手段
と、前記復号手段から出力されるブロック画像データの
走査線方向におけるラインデータの各最終データを保存
し、次のブロック出力時においてＳｘa＝（Ｂｘ＋１）
×Ｌｘとなった場合に書くラインのＤSBデータとして使
用する手段と、前記走査線方向だけサイズ変更された画
像データを前記記憶手段に出力画像の走査線方向にデー
タを並べ替える手段と、前記記憶手段に保存されたデー
タから、Ｙ方向のラインデータを取得する手段と、現在
処理中のライン位置ＭｙとＭｙをＫで割った値Ｓｙを求
める手段と、Ｓｙの整数部Ｓｙaと、現在まで処理済み
のＹ方向ブロック数Ｂｙと、ブロックサイズ（Ｌｘ画素
×Ｌｙ画素）より、ＳｙaがＢｙ×Ｌｙ＜＝Ｓｙa＜（Ｂ
ｙ＋１）×Ｌｙを判断する手段と、取得したＹ方向デー
タのＳｙa−（Ｂｙ×Ｌｙ）番目のデータＤSBとＳｙa−
（Ｂｙ×Ｌｙ）＋１番目のデータＤSB+1を取得する手段
と、Ｓｙの小数部Ｓｙbより、ＤS×（１−Ｓｙb）＋Ｄ
S+1×Ｓｙbを算出し出力画像データとする手段と、前記
操作を前記記憶手段に記憶されているすべてのラインデ
ータについて繰り返し行なう手段と、各Ｙ方向ラインデ
ータの最終データを保存する手段と、次回のＹ方向サイ
ズ変更処理のとき、Ｓｙa＝（Ｂｙ＋１）×Ｌｙとなっ
た場合に各ラインのＤSBデータとして使用する手段と、
サイズ変更した画像データを前記記憶手段に出力画像の
走査線方向に並ぶように再度書き戻す手段とを有するよ
うにしたものである。本発明によれば、ＤＭＡなどの高
速転送手段を使用でき、データ取得後の処理が簡潔で低
速のＣＰＵでも高速処理が可能となる画像伸張装置（Ｌ
ＳＩ）が提供される。According to a fourth aspect of the present invention, in the image decompression apparatus according to any one of the first to third aspects, means for designating a magnification K of the output image data with respect to the original image is provided. From the magnification K and the output pixel position Mx, M
means for obtaining a value Sx obtained by dividing x by K, and an integer part S of Sx
and x a, and the number of blocks Bx processed to date than the block size (Lx pixels × Ly pixels), Sx a is Bx ×
Means for determining Lx <= Sx a <(Bx + 1) × Lx, and Sx a − (Bx × Lx) -th data D SB and Sx a − (B
x × Lx) means for obtaining the + 1st data D SB + 1, from the fractional part Sx b of Sx, D SB × (1- Sx b) + D
Means to calculate the SB + 1 Sx b output image data, and means for performing the operation is repeated the number of lines Ly times in the block, each of the line data in the scanning line direction of the block image data output from said decoding means The final data is saved, and Sx a = (Bx + 1) at the time of the next block output
× Lx means for using as the DSB data of the line to be written, and means for rearranging the image data whose size has been changed only in the scanning line direction to the storage means in the scanning line direction of the output image; from the storage unit stored in the data, and means for obtaining the line data in the Y direction, means for determining a value Sy divided by a line position My and My currently treated with K, an integer part Sy a of Sy, the current and treated Y-direction block count By far, than the block size (Lx pixels × Ly pixels), Sy a is By × Ly <= Sy a < (B
y + 1) means for determining × Ly, the obtained Y-direction data Sy a - (By × Ly) th data D SB and Sy a -
(By × Ly) and + 1st means for acquiring data D SB + 1, from the fractional part Sy b of Sy, D S × (1- Sy b) + D
Means for calculating S + 1 × Sy b as output image data; means for repeating the operation for all line data stored in the storage means; means for storing final data of each Y-direction line data If, when the next Y-resize processing, and means for use as D SB data of each line when a Sy a = (By + 1) × Ly,
Means for rewriting the resized image data in the storage means so as to be arranged in the scanning line direction of the output image. According to the present invention, it is possible to use a high-speed transfer means such as a DMA or the like.
SI) is provided.
【０００９】また本発明の請求項５に係る画像伸張装置
は、請求項４に係る画像伸張装置において、倍率として
１／Ｋを設定することにより、ＳをＭ×（１／Ｋ）によ
り得るようにしたものである。本発明によればＭ×（１
／Ｋ）の掛け算によりＳが求められるから簡潔で精度が
よい。According to a fifth aspect of the present invention, in the image decompression apparatus according to the fourth aspect, by setting 1 / K as a magnification, S is obtained by M × (1 / K). It was made. According to the present invention, M × (1
/ K) is simple and accurate because S is obtained by multiplication.
【００１０】また本発明の請求項６に係る画像伸張装置
は、請求項４に係る画像伸張装置において、Ｙ方向ライ
ンデータのＳｙa−（Ｂｙ×Ｌｙ）を計算した後、必要
なデータＤSBとデータＤSB+1を記憶装置から取得するよ
うにしたものである。本発明によれば演算過程が簡素化
される。Further image decompression apparatus according to claim 6 of the present invention, in the image decompression apparatus according to claim 4, Sy a Y-direction line data - after calculating (By × Ly), necessary data D SB And the data DSB + 1 are obtained from the storage device. According to the present invention, the calculation process is simplified.
【００１１】また本発明の請求項７に係る画像伸張装置
は、請求項４に係る画像伸張装置において、画像変倍手
法がバイリニア方式であるようにしたものである。本発
明によれば、バイリニアによる画像変倍が行なわれる。According to a seventh aspect of the present invention, in the image decompression apparatus according to the fourth aspect, the image scaling method is a bilinear method. According to the present invention, image scaling by bilinear is performed.
【００１２】[0012]
【発明の実施の形態】次に、本発明について実施の形態
を説明する。本発明における画像伸張装置の構成の一例
を図１に示し、それを参照しながら説明する。図１に示
す一例は、データ並べ替えを行なうとき、画像サイズの
変更を行なわない構成となっている。データ並べ替えを
行なうときに画像サイズの変更も行なう構成の一例は図
２に示し、それについては後述する。図１において、１
０１は画像伸張装置、１０２はＣＰＵ（central proces
sor unit）、１１１はＪＰＥＧ（joint photographic e
xpert group）デコーダ、１１２はラインデータメモ
リ、１１３はステータレジスタ、１１４はリードライト
コントローラ、１１５はＤＭＡ(direct memory access)
コントローラである。Next, an embodiment of the present invention will be described. An example of the configuration of the image decompression device according to the present invention is shown in FIG. 1 and will be described with reference to FIG. The example shown in FIG. 1 has a configuration in which the image size is not changed when the data is rearranged. FIG. 2 shows an example of a configuration in which the image size is changed when the data is rearranged, which will be described later. In FIG. 1, 1
01 is an image decompression device, 102 is a CPU (central process)
sor unit), 111 is JPEG (joint photographic e)
xpert group) decoder, 112 is a line data memory, 113 is a status register, 114 is a read / write controller, 115 is a DMA (direct memory access)
It is a controller.
【００１３】画像伸張装置１０１は、圧縮された画像フ
ァイルの伸張（デコード：復号）を行なう装置である。
図１における画像伸張装置１０１の部分が本発明の部分
である。この画像伸張装置１０１は、たとえばＬＳＩ
（large scale integrated circuit）として実現され
る。The image decompression device 101 is a device that decompresses (decodes) a compressed image file.
The part of the image decompression device 101 in FIG. 1 is the part of the present invention. This image decompression device 101 is, for example, an LSI
(Large scale integrated circuit).
【００１４】ＣＰＵ１２は、その画像ファイルを使用す
るシステムのＣＰＵである。図１にはＣＰＵ１２を介し
てそのシステムのメモリ（図示せず）に復号が行なわれ
た画像データの書き込みが行なわれる構成として一例を
示してある。ＣＰＵを介せず、直接メモリに書き込みが
行なわれる構成とすることもできる。The CPU 12 is a CPU of a system that uses the image file. FIG. 1 shows an example of a configuration in which decoded image data is written to a memory (not shown) of the system via the CPU 12. A configuration in which writing is performed directly on the memory without using the CPU may be adopted.
【００１５】ＪＰＥＧデコーダ１１１はＪＰＥＧ圧縮さ
れた画像ファイルを順次入力して縦８画素×横８画素の
ブロック復号データ（画像データ）を出力する。図１に
おいては、ＪＰＥＧデコーダ１１１におけるデータ入力
部分は図示されていない。The JPEG decoder 111 sequentially inputs JPEG-compressed image files and outputs block-decoded data (image data) of 8 pixels × 8 pixels. In FIG. 1, the data input part in the JPEG decoder 111 is not shown.
【００１６】ラインデータメモリ１１２はそのブロック
復号データを記憶する。このブロック復号データを記憶
するとき、ラインデータメモリ１１２はリード・ライト
コントローラの制御下において動作する。そして、原画
像のラインデータが得られるような所定のデータ配列で
記憶する。The line data memory 112 stores the block decoded data. When storing the block decoded data, the line data memory 112 operates under the control of the read / write controller. Then, the image data is stored in a predetermined data array such that line data of the original image can be obtained.
【００１７】ステータスレジスタ１１３は、画像サイ
ズ、サンプリングファクタ等のＪＰＥＧファイルの情報
（ステータス）を一時記憶する。このステータスはＪＰ
ＥＧデコーダから直接読み込みを行なう構成とすること
ができる。また、ＣＰＵ１０２等から書き込みを行なう
構成とすることができる。The status register 113 temporarily stores information (status) of a JPEG file such as an image size and a sampling factor. This status is JP
It is possible to adopt a configuration in which reading is performed directly from the EG decoder. Further, the writing can be performed from the CPU 102 or the like.
【００１８】リード・ライトコントローラ１１４は、Ｊ
ＰＥＧデコーダ１１１におけるブロック復号データの読
み出し制御と、ラインデータメモリ１１２への書き込み
制御とを行なう。この制御の様式はステータスレジスタ
１１３が記憶するステータスによる。The read / write controller 114
The read control of the block decoded data in the PEG decoder 111 and the write control to the line data memory 112 are performed. This control mode depends on the status stored in the status register 113.
【００１９】ＤＭＡコントローラ１１５は、ラインデー
タメモリ１１２におけるラインデータの読み出し制御
と、ＣＰＵ１０２への書き込み制御とを行なう。すなわ
ち、ＣＰＵを介した転送、ＤＭＡ転送、等のデータ転送
の制御を行なう。データ転送は８ライン分のデータを単
位として行なわれる（ＪＰＥＧデータのサンプリングフ
ァクターによっては１６ラインの場合もある）。ライン
データメモリ１１２に、８ライン分のデータが書き込ま
れると、ＤＭＡコントローラ１１５によって、連続的か
つ高速のデータ転送が行なわれる。The DMA controller 115 controls reading of line data in the line data memory 112 and control of writing to the CPU 102. That is, it controls data transfer such as transfer via the CPU, DMA transfer, and the like. Data transfer is performed in units of 8 lines of data (16 lines in some cases depending on the sampling factor of JPEG data). When eight lines of data are written to the line data memory 112, the DMA controller 115 performs continuous and high-speed data transfer.
【００２０】以上の構成において、次に、動作の詳細に
ついて説明を行なう。ＪＰＥＧデコーダ１１１が出力す
るデータは、前述のように、縦８画素×横８画素のブロ
ック復号データである。そのデータ出力の順序を図３に
説明図として示す。図３に示すように、縦８画素×横８
画素のブロック復号データの１つについて、１行の中で
は左側の画素から右側の画素へと、また上の行から下の
行へと１行づつ走査を行ないデータを出力する。Next, the operation of the above configuration will be described in detail. The data output from the JPEG decoder 111 is, as described above, block-decoded data of 8 × 8 pixels. The order of the data output is shown in FIG. As shown in FIG. 3, 8 vertical pixels × 8 horizontal pixels
With respect to one of the block decoded data of the pixels, the scanning is performed one row at a time from the left pixel to the right pixel in one row, and from the upper row to the lower row, and data is output.
【００２１】そして、その走査を完了すると、次のブロ
ック復号データへと移行して走査を行なう。この走査に
おけるブロック復号データ間の移動は、１行の中では左
側のブロック復号データから右側のブロック復号データ
へと、また上の行から下の行へと１行づつ走査を行ない
データを出力する。このＪＰＥＧデコーダ１１１が出力
するブロック復号データは、リードライトコントローラ
１１４からのデータ読み出し要求によって１画素のデー
タを１単位として出力が行なわれる。When the scanning is completed, the process proceeds to the next block decoded data and scanning is performed. The movement between the block decoded data in this scanning is performed by scanning one row at a time from the left block decoded data to the right block decoded data, and from the upper row to the lower row, one row at a time. . The block decoded data output by the JPEG decoder 111 is output in units of one pixel data in response to a data read request from the read / write controller 114.
【００２２】リードライトコントローラ１１４は、ＪＰ
ＥＧファイルのステータス情報であるＸレジスタから出
力画像のＸ方向の画素数（または、Ｘ方向の縦８画素×
横８画素のブロック数）を読み出し、ＪＰＥＧデコード
回路から出力されるデータのＸ方向の画素数を認識す
る。リードライトコントローラ１１４は、ＪＰＥＧデコ
ーダ１１１にデータ読み出し要求を出し、ラインデータ
メモリ１１２の先頭アドレスを出力する。The read / write controller 114 has a function of JP
From the X register, which is the status information of the EG file, the number of pixels in the X direction of the output image (or 8 pixels in the vertical direction in the X direction)
The number of pixels in the X direction of the data output from the JPEG decoding circuit is recognized. The read / write controller 114 issues a data read request to the JPEG decoder 111 and outputs the head address of the line data memory 112.
【００２３】データは３色分同時に出力される場合と、
各色ごとに出力される場合とがあるが、ここに説明する
一例では、１画素のデータが３色分、３回に分けて連続
で出力されるものとする。また、ラインデータメモリ１
１２の先頭アドレスはここでは０とする。なお、３色同
時に出力される場合には、以下に説明する処理におい
て、ラインデータメモリ１１２のデータを３倍にする
か、３回に分けて各メモリに書き込めばよい。The data is output simultaneously for three colors,
Although output may be performed for each color, in the example described here, it is assumed that data of one pixel is continuously output in three times for three colors. Also, the line data memory 1
Here, the start address of Twelve is set to 0. In the case where three colors are simultaneously output, in the processing described below, the data in the line data memory 112 may be tripled, or may be written into each memory three times.
【００２４】リードライトコントローラ１１４における
処理の過程をフロー図として図４、図５に示す。図４、
図５に示す一例では、メモリ書き込み時にデータの並べ
替えを行なっているが、ＤＭＡ読み出し時にデータの並
びを変更しつつ出力するようにしてもよい。また、リー
ドライトコントローラ１１４のカウンタレジスタ、等の
構成の一例を図６に示す。図４〜図６を参照しながら、
リードライトコントローラ１１４における処理の過程を
説明する。FIGS. 4 and 5 show flowcharts of the processing steps in the read / write controller 114. FIG. FIG.
In the example shown in FIG. 5, the data is rearranged at the time of writing to the memory. However, the data may be rearranged and output at the time of DMA reading. FIG. 6 shows an example of a configuration of the read / write controller 114 such as a counter register. Referring to FIG. 4 to FIG.
A process in the read / write controller 114 will be described.
【００２５】まず、図４のステップＳ１（回路初期化）
において、各カウンター等の初期化を行なう。また、各
色（ＹＣｂＣｒ，ＲＧＢ，ＣＹＭ等ＪＰＥＧデコーダの
出力形態による）のデータを保存するメモリのバンクを
指定するバンクレジスタ値を設定する。また、出力画像
のＸ方向のブロックを設定するＸレジスタと、出力画像
のＹ方向のブロックを設定する。その他の初期設定も行
なう。First, step S1 in FIG. 4 (circuit initialization)
, Initialization of each counter and the like is performed. Also, a bank register value for designating a bank of a memory for storing data of each color (depending on the output form of a JPEG decoder such as YCbCr, RGB, CYM, etc.) is set. Further, an X register for setting an X-direction block of the output image and a Y-direction block of the output image are set. Other initial settings are also performed.
【００２６】メモリバンクについては、１つのメモリを
３つのバンクに分ける方法、３つのメモリを各色に分け
る方法、３色連続で保存する方法、３色同時に保存する
方法等がある。いずれの方法とするかは、メモリ構成、
使用条件、等に依存する。ここでは、１つのメモリを３
バンクに分けて各バンクに各色を保存する一例により説
明する。As for the memory bank, there are a method of dividing one memory into three banks, a method of dividing three memories into respective colors, a method of continuously storing three colors, a method of simultaneously storing three colors, and the like. Which method to use depends on the memory configuration,
It depends on the conditions of use. Here, one memory is 3
An example in which each color is stored in each bank by dividing into banks will be described.
【００２７】次に、ステップＳ２（デコードデータ出力
待ち）において、ＪＰＥＧデコーダ１１１からのデータ
出力可能状態になるまで待つ。次に、ステップＳ３（ラ
インデータメモリ書込みアドレス出力）において、出力
状態になると、ラインデータメモリ１１２への書き込み
アドレスを出力する。次に、ステップＳ４（デコードデ
ータ出力要求）において、ＪＰＥＧデコーダ１１１への
データ読み出し要求を出力する。Next, in step S2 (waiting for decoding data output), the process waits until data can be output from the JPEG decoder 111. Next, in step S3 (line data memory write address output), when an output state is set, a write address to the line data memory 112 is output. Next, in step S4 (decode data output request), a data read request to the JPEG decoder 111 is output.
【００２８】次に、ステップＳ５（ラインメモリデータ
書込）において、書込み信号を出力する。そして、読み
出したデータをラインデータメモリ１１２へ書き込む。
ここで説明する一例では、３色分のデータが順次出力さ
れる。したがって、次に、ステップＳ６（３色完？）か
らステップＳ７（バンク切替）に進み、バンクを切り替
えて、２色目、３色目を同様の手順で書き込む。すなわ
ち、ステップＳ４に戻り以降のステップを繰り返す。ア
ドレスに関しては、バンクを切り替えることで、バンク
内のアドレスは同一画素データでは同一とする。Next, in step S5 (line memory data writing), a write signal is output. Then, the read data is written to the line data memory 112.
In the example described here, data for three colors is sequentially output. Accordingly, next, the process proceeds from step S6 (complete three colors?) To step S7 (bank switching), switches the bank, and writes the second color and the third color in the same procedure. That is, the process returns to step S4 and repeats the subsequent steps. As for the address, by switching the bank, the address in the bank is the same for the same pixel data.
【００２９】３色分のデータをラインデータメモリ１１
２へ書き込むと、次に、ステップＳ６（３色完？）から
ステップＳ８（次データ出力アドレス作成）に進み、次
データ出力アドレスを計算する。このステップＳ８の処
理は、書き込みアドレス出力時に行なってもよいが、こ
の一例では、書き込み後に行なっている。このステップ
Ｓ８の処理は、図５に詳細が示されている。The data for three colors is stored in the line data memory 11.
After writing to 2, the process proceeds from step S6 (3 colors completed?) To step S8 (create next data output address) to calculate the next data output address. The process of step S8 may be performed at the time of output of the write address, but in this example, is performed after the write. FIG. 5 shows the details of the processing in step S8.
【００３０】スタートアドレスレジスタには、ブロック
の先頭データの書き込みを行なったアドレスが常に保管
されている。１データ（３色分）の書き込みが終了する
と、図５のステップＳ８０１において、ドットカウンタ
をカウントアップし、８画素分のデータ書き込みをカウ
ントする。次に、８画素分のデータ書き込み以前におい
ては、ステップＳ８０２からステップＳ８０３に進み、
アドレスデータは単純にカウントアップされる。一方、
８画素分のデータ書き込みが行なわれると、ステップＳ
８０２からステップＳ８０４に進み、ラインカウンタを
カウントアップし、ドットカウンタをリセットする。The start address register always stores the address at which the head data of the block has been written. When the writing of one data (for three colors) is completed, in step S801 in FIG. 5, the dot counter is counted up, and data writing for eight pixels is counted. Next, before writing data for eight pixels, the process proceeds from step S802 to step S803.
The address data is simply counted up. on the other hand,
When data writing for eight pixels is performed, step S
The process advances from step 802 to step S804 to count up the line counter and reset the dot counter.
【００３１】次に、８ライン分のデータ書き込み以前に
は、ステップＳ８０５からステップＳ８０６に進み、現
在のアドレスレジスタ値に（（Ｘレジスタ値）×８−
７）を加算して、次ラインの先頭アドレスを算出し、ア
ドレスレジスタに格納する。一方、８ライン分のデータ
書き込みが行なわれると、ステップＳ８０５からステッ
プＳ８０７に進み、Ｘブロックカウンタをカウントアッ
プし、ラインカウンタをリセットする。Next, before writing data for eight lines, the process proceeds from step S805 to step S806, where the current address register value is ((X register value) × 8−
7) is added to calculate the start address of the next line and store it in the address register. On the other hand, when data for eight lines is written, the process proceeds from step S805 to step S807, where the X block counter is counted up and the line counter is reset.
【００３２】次に、Ｘブロックカウンタが（Ｘブロック
カウンタ値）がＸレジスタ値（ブロック数）となる以前
には、ステップＳ８０８からステップＳ８０９に進み、
スタートアドレスレジスタ値に８を加算する。一方、処
理ブロック数がＸレジスタ値と等しくなると、ステップ
Ｓ８０８からステップＳ８１０に進み、アドレスレジス
タ、スタートアドレスレジスタにそれぞれ書き込みを行
い、カウンタを初期化する。Next, before the X block counter becomes (X block counter value) equal to the X register value (the number of blocks), the process proceeds from step S808 to step S809.
Add 8 to the start address register value. On the other hand, when the number of processing blocks becomes equal to the value of the X register, the process proceeds from step S808 to step S810, where writing is performed to the address register and the start address register, respectively, and the counter is initialized.
【００３３】このような操作を繰り返す。すなわちステ
ップＳ９（データ出力？）からステップＳ２に戻って以
降のステップを繰り返す。そして、Ｘ方向のデータを出
力することが可能となると、図４のステップＳ９（デー
タ出力？）からステップＳ１０（ＤＭＡデータ出力待
ち）に進み、データ出力状態となる。すなわち、ＤＭＡ
コントローラ１１５に処理を渡し、出力終了まで待ち状
態となる。この操作をＹ方向ブロック数に等しい回数行
う。すなわちステップＳ１１からステップＳ２に戻って
以降のステップを繰り返す。そして、全データの出力が
終了するとステップＳ１１（全データ出力完了？）にお
いて、すべての処理を終了する。Such an operation is repeated. That is, the process returns from step S9 (data output?) To step S2 and repeats the subsequent steps. Then, when it becomes possible to output data in the X direction, the process proceeds from step S9 (data output?) To step S10 (waiting for DMA data output) in FIG. 4 to enter a data output state. That is, DMA
The process is passed to the controller 115, and the controller 115 waits until the output is completed. This operation is performed a number of times equal to the number of blocks in the Y direction. That is, the process returns from step S11 to step S2, and the subsequent steps are repeated. Then, when the output of all data is completed, in step S11 (complete output of all data?), All processing is ended.
【００３４】ラインデータメモリ１１２は画像全体を保
存できるほど大きければ、全データの並べ替えを終了し
てから全データを転送してもよいが、最小のメモリで受
け側が処理し易いように、ここに示す一例では、８ライ
ン（１６ライン）分のメモリで処理を行なっている。さ
らにメモリの容量を確保できない場合には、適当なブロ
ック数で出力を行ってもよい。ＪＰＥＧ以外のブロック
符号化を用いて画像圧縮を行なう場合においても、ブロ
ックサイズ等を、対象とする符号に合わせて構成すれ
ば、同様の処理でデータの並べ替え、出力を行なうこと
ができる。If the line data memory 112 is large enough to store the entire image, all the data may be transferred after the rearrangement of all the data is completed. In the example shown in (1), processing is performed in a memory for 8 lines (16 lines). If the memory capacity cannot be secured, the output may be performed with an appropriate number of blocks. Even in the case of performing image compression using block encoding other than JPEG, if the block size and the like are configured according to the target code, data can be rearranged and output by the same processing.
【００３５】図６に示し上述した、ドットカウンタ、ラ
インカウンタ、Ｘブロックカウンタは、ブロックのＸ、
Ｙ画素数がＪＰＥＧのように２の累乗である場合は、１
つのカウンタで実現してもよい。ラインデータメモリに
データ書き込みが完了すると、外部データ出力を行なう
ためにＤＭＡコントローラ部に処理が渡される。データ
の読み出しはＣＰＵ等の外部装置から特定アドレスを指
定して読み出す方法や、ラインデータメモリのアドレス
を直接アクセスして読み出す方法、等が考えられるが、
ここに示す一例では、一般的なＤＭＡによるシングルア
クセスモードによる読み出しを示している。The dot counter, line counter, and X block counter shown in FIG.
When the number of Y pixels is a power of 2 like JPEG, 1
It may be realized by one counter. When the data writing to the line data memory is completed, the processing is passed to the DMA controller for performing external data output. Data can be read by a method of specifying a specific address from an external device such as a CPU and reading the data, a method of directly accessing and reading an address of a line data memory, and the like.
In the example shown here, a read in a single access mode by a general DMA is shown.
【００３６】次に、ＤＭＡコントローラ１１５について
説明する。ＤＭＡコントローラ１１５における処理過程
を図７にフロー図として示す。ラインデータメモリ１１
２に書き込みが終了し、出力が可能な状態になると、ま
ず、図７のステップＳ１０１において、ＤＭＡコントロ
ーラ１１５を初期化する。次に、ステップＳ１０２にお
いて、ラインデータメモリ１１２へのデータ読み出しア
ドレスを出力し、データの出力が可能な状態とする。次
に、ステップＳ１０３において、外部に対して、データ
読み出し要求を出力しデータ出力要求を待つ。ここで外
部とは、図１に示すようにＣＰＵ１０２のことである。Next, the DMA controller 115 will be described. FIG. 7 is a flowchart showing a processing procedure in the DMA controller 115. Line data memory 11
When the writing to 2 is completed and the output becomes possible, first, in step S101 in FIG. 7, the DMA controller 115 is initialized. Next, in step S102, the data read address to the line data memory 112 is output, and the data output is enabled. Next, in step S103, a data read request is output to the outside, and the data output request is awaited. Here, the outside refers to the CPU 102 as shown in FIG.
【００３７】データ出力要求を受けると、次に、ステッ
プＳ１０４において、ラインデータメモリ１１２からＣ
ＰＵ１０２にデータを出力する。１色分のデータを出力
し終えない内はステップＳ１０５からステップＳ１０２
に戻り、以降のステップを繰り返す。１色分のデータを
出力し終えるとステップＳ１０５からステップＳ１０６
に進み、３色分のデータを出力し終えない内はステップ
Ｓ１０７に進んでラインデータメモリ１１２のバンク切
り替えを行なって、ステップＳ１０２に戻り、以降のス
テップを繰り返す。３色分のデータを出力し終えると、
コントロールブロックにデータ出力の終了を伝え、処理
を終了する（ＥＮＤ）。When the data output request is received, next, in step S104, the C
The data is output to the PU 102. Until the output of the data for one color is not completed, steps S105 to S102
And repeat the subsequent steps. When the output of the data for one color is completed, steps S105 to S106 are performed.
If the process has not finished outputting the data for three colors, the process proceeds to step S107, the bank of the line data memory 112 is switched, the process returns to step S102, and the subsequent steps are repeated. When you have finished outputting data for three colors,
The end of the data output is notified to the control block, and the processing ends (END).
【００３８】上述の一例では、１色ごとにラインデータ
を出力しているが、各画素ごとに、３色分のデータを連
続的に、もしくは一度に出力してもよい。その場合に
は、ラインデータメモリ１１２の読み出しアドレスを出
力後、順次バンクを切り替えることでデータ出力を行な
うことができる。このとき、ラインデータメモリ１１２
内のデータが、ＪＰＥＧデコーダ１１１からデータをそ
のまま書き込んだ場合、ＤＭＡコントローラ１１５で走
査線方向のデータ順となるようにアドレスを発生し、読
み出すようにすることもできる。In the above example, line data is output for each color. However, data for three colors may be output continuously or at once for each pixel. In this case, after outputting the read address of the line data memory 112, data can be output by sequentially switching banks. At this time, the line data memory 112
In the case where data is written as it is from the JPEG decoder 111, an address can be generated and read by the DMA controller 115 in the order of data in the scanning line direction.
【００３９】次に、データ並べ替えを行なうとき、画像
サイズの変更も行なう本発明について説明する。その本
発明における画像伸張装置の構成の一例を図２に示し、
それを参照しながら説明する。図２において、２０１は
画像伸張装置、２０２はＣＰＵ（central processor un
it）、２１１はＪＰＥＧ（joint photographic expert
group）デコーダ、２１２はラインデータメモリ、２１
３はステータレジスタ、２１４は補間演算付リードライ
トコントローラ、２１５はＤＭＡ(direct memory acces
s)コントローラである。Next, a description will be given of the present invention in which the image size is changed when the data is rearranged. FIG. 2 shows an example of the configuration of the image decompression device according to the present invention,
The description will be given with reference to this. 2, reference numeral 201 denotes an image decompression device, and 202 denotes a CPU (central processor union).
it) and 211 are JPEG (joint photographic expert)
group) decoder, 212 is a line data memory, 21
3 is a stator register, 214 is a read / write controller with interpolation operation, and 215 is a DMA (direct memory acces
s) Controller.
【００４０】図１と図２における構成上の相違点は、図
１におけるリードライトコントローラ１１４に代って図
２においては補間演算付リードライトコントローラとな
っている部分である。その他の部分については、図１と
同様であり重複するから説明を省略する。補間演算付リ
ード・ライトコントローラ１１４は、ＪＰＥＧデコーダ
１１１におけるブロック復号データの読み出し制御と、
画像サイズの変更と、ラインデータメモリ１１２への書
き込み制御とを行なう。この制御の様式はステータスレ
ジスタ１１３が記憶するステータスによる。The difference between the configuration in FIGS. 1 and 2 is that the read / write controller 114 in FIG. 1 is replaced by a read / write controller with interpolation calculation in FIG. The other parts are the same as those in FIG. The read / write controller with interpolation operation 114 controls reading of block decoded data in the JPEG decoder 111,
The image size is changed and writing to the line data memory 112 is controlled. This control mode depends on the status stored in the status register 113.
【００４１】ステータスレジスタ１１３において、以下
の設定を行なう。すなわち、ＪＰＥＧデコーダ２１１か
らの出力画像Ｘ，Ｙブロック数（Ｘｂ，Ｙｂ）、元画像
のサイズから出力画像への倍率の逆数（１／Ｋ：以降単
に倍率）、バンクレジスタ、スタートアドレスレジスタ
（ＳＡ）、ラインメモリアドレスレジスタ（ＭＡ）、画
像サイズ変更後の出力画像サイズ（Ｘｄ，Ｙｄ）、の設
定を行なう。これは、ＪＰＥＧデコーダ２１１から必要
なファイル情報を取得するように構成してもよいし、外
部から直接的に値を書き込むように構成してもよい。こ
こに示す一例では、サイズ変更処理を制御し易いよう
に、外部からデータを書き込むように構成している。ま
た、出力画像サイズは、倍率と出力画像ブロック数、ま
たは画素数から計算できるように構成可能である。しか
し、ここに示す一例では、不完全ＭＣＵ等のブロック等
のコントロールがし易いように、外部から指定可能とし
ている。The following settings are made in the status register 113. That is, the number of X and Y blocks (Xb, Yb) of the output image from the JPEG decoder 211, the reciprocal of the magnification from the size of the original image to the output image (1 / K: hereinafter simply referred to as the magnification), the bank register, the start address register (SA) ), The line memory address register (MA), and the output image size (Xd, Yd) after changing the image size. This may be configured to acquire necessary file information from the JPEG decoder 211, or may be configured to directly write a value from outside. In the example shown here, data is externally written so that the size change process can be easily controlled. The output image size can be configured to be calculated from the magnification and the number of output image blocks or the number of pixels. However, in the example shown here, it is possible to specify from the outside so as to easily control blocks such as incomplete MCUs.
【００４２】補間演算付リード・ライトコントローラ１
１４における画像サイズ変更処理部の構成の一例を図８
に示す。また、補間演算付リード・ライトコントローラ
１１４におけるにおける処理手順を図９、図１０に示
す。また、補間方法の説明図を図１１に示す。以下、図
８、図９、図１０、および図１１を参照しながら本発明
について説明する。Read / write controller 1 with interpolation operation
FIG. 8 shows an example of the configuration of the image size change processing unit in FIG.
Shown in 9 and 10 show a processing procedure in the read / write controller 114 with interpolation calculation. FIG. 11 shows an explanatory diagram of the interpolation method. Hereinafter, the present invention will be described with reference to FIGS. 8, 9, 10, and 11. FIG.
【００４３】補間演算は、図１１に示すように、現在の
出力ドット位置（Ｍｘ）に倍率１／Ｋを乗算し、乗算結
果（ＳＸ）の整数部より、原画像（ＪＰＥＧデコーダ２
１１の出力画像）の補間演算に使用するドットデータと
してＤSB，ＤSB+1を決定し、ＳＸの小数部（position）
を用いて補間演算を行なう。この一例では、（１−posi
tion）×ＤSB＋（position×ＤSB+1）により補間演算を
行なっている。倍率１／Ｋおよび乗算結果ＳＸの精度
は、画像精度、外部機器の精度、必要な倍率に応じて適
当に選択すればよいが、一般的な高精細ＪＰＥＧ画像で
も、乗算結果ＳＸの小数以下は２進数で８ビット以上は
不要である。乗算結果ＳＸの整数部については、出力す
る画像サイズに応じてビット長を決定すればよい。In the interpolation operation, as shown in FIG. 11, the current output dot position (Mx) is multiplied by a magnification 1 / K, and the original image (JPEG decoder 2) is obtained from the integer part of the multiplication result (SX).
Eleven (11 output images), DSB and DSB + 1 are determined as dot data to be used in the interpolation calculation, and the decimal part (position) of SX is determined.
Is used to perform an interpolation operation. In this example, (1-posi
and performing interpolation calculation with tion) × D SB + (position × D SB + 1). The precision of the magnification 1 / K and the precision of the multiplication result SX may be appropriately selected according to the precision of the image, the precision of the external device, and the required magnification. No more than 8 bits in binary are unnecessary. The bit length of the integer part of the multiplication result SX may be determined according to the size of the output image.
【００４４】補間演算付リード・ライトコントローラ１
１４における補間演算処理を行なう部分の構成は、この
一例では図８に示す構成となっている。図８に示すよう
に、補間演算を行なう２画素分のデータを保持しておく
レジスタＤSB，ＤSB+1とブロック間のデータ補間を行な
うためのレジスタ（ＴＲＥＧ）を有し、元画像の画素位
置を算出するための乗算器と補間演算ブロック、コント
ローラから構成されている。Read / write controller 1 with interpolation operation
In this example, the configuration of the portion that performs the interpolation calculation process in 14 is the configuration shown in FIG. As shown in FIG. 8, the register D SB to hold the data of two pixels for performing an interpolation operation, has a register (TREG) for performing data interpolation between D SB + 1 and the block, the original image It is composed of a multiplier for calculating a pixel position, an interpolation operation block, and a controller.
【００４５】ここに示す一例では、ＪＰＥＧファイルを
対象としているため、ＴＲＥＧは８ビット×８ワードで
構成している（対象とするＪＰＥＧファイルによっては
１６ワードのこともある）。また、この一例では、Ｙ方
向の画像サイズ変更処理を行なう場合、Ｙ方向のライン
データを一時的に取込むためにも使用している。この一
例では、Ｘ方向の変倍処理を行い、一度、ラインデータ
メモリ２１２に書き込み、ライン処理が終了した後、Ｙ
方向変倍処理を行なうように構成している。別の一例と
して、補間処理後のデータをブロック単位で２ライン分
またはそれ以上を、一時的にレジスタ等に取り込み、所
定のＹ方向の変倍処理を行なった後、ラインメモリに書
き込んでもよい。In the example shown here, since the JPEG file is targeted, the TREG is composed of 8 bits × 8 words (depending on the target JPEG file, the word may be 16 words). Further, in this example, when performing the image size changing process in the Y direction, it is also used to temporarily capture line data in the Y direction. In this example, a scaling process in the X direction is performed, written once in the line data memory 212, and after the line process is completed,
It is configured to perform directional scaling processing. As another example, two or more lines of data after the interpolation processing for each block may be temporarily fetched into a register or the like, and may be written in a line memory after performing a predetermined scaling process in the Y direction.
【００４６】次に、変倍処理の過程について図９、図１
０を参照して説明する。図９はＸ方向の変倍処理、図１
０はＹ方向の変倍処理を示している。Ｘ方向の変倍処理
から説明する。ＪＰＥＧデーコーダ２１１においてデー
タ出力が可能となると、まず、図９のステップＳ２０１
において、補間演算処理を行なう部分（図８参照）の回
路初期化を行なう。次に、ステップＳ２０２において、
出力画素の位置（Ｍｘ）から出力データの補間演算に必
要な画素位置を算出する。その演算は、Ｍｘ×（１／
Ｋ）＝ＳＸを算出し、ＳＸの整数部より補間に必要な画
素位置ＳＸを決定する。Next, FIG. 9 and FIG.
0 will be described. FIG. 9 shows a scaling process in the X direction, and FIG.
0 indicates a scaling process in the Y direction. The scaling process in the X direction will be described. When data can be output in the JPEG decoder 211, first, step S201 in FIG.
, The circuit initialization of the portion for performing the interpolation calculation processing (see FIG. 8) is performed. Next, in step S202,
From the position (Mx) of the output pixel, the pixel position required for the output data interpolation calculation is calculated. The calculation is Mx × (1 /
K) = SX is calculated, and a pixel position SX necessary for interpolation is determined from an integer part of SX.
【００４７】その画素位置ＳＸが現ブロック内であれ
ば、ステップＳ２０３からステップＳ２０４に進み、Ｄ
SB，ＤSB+1にデータをＪＰＥＧデコーダ２１１よりロー
ドする。次に、ステップＳ２０５において、そのデータ
に対してＳＸの小数部（position）を用いて補間演算を
行なう。次に、ステップＳ２０６において、演算により
得られた結果を、並べ替えを行なうだけのときと同様
に、最終データが、画像の走査線方向に並ぶようにライ
ンメモリ上に書き込んで行く。１画素分の処理を終了す
ると、ステップＳ２０７において、Ｍｘをインクリメン
トし、ステップＳ２０２に戻って、次の元画像データ位
置を算出し、以降のステップを繰り返す。If the pixel position SX is within the current block, the process proceeds from step S203 to step S204, where D
Data is loaded from the JPEG decoder 211 into SB and DSB + 1 . Next, in step S205, an interpolation operation is performed on the data using the decimal part (position) of SX. Next, in step S206, the result obtained by the calculation is written on the line memory so that the final data is arranged in the scanning line direction of the image, as in the case where only the rearrangement is performed. When the process for one pixel is completed, Mx is incremented in step S207, the process returns to step S202, the next original image data position is calculated, and the subsequent steps are repeated.
【００４８】ＳＸの整数部が変わらないときには、
ＤSB，ＤSB+1のデータはそのままで、positionデータの
み、新たな演算結果に変更し、次ドットの補間演算を行
なう。ＳＸの整数部が変化した場合には、対応する
ＤSB，ＤSB+1データをロードし、演算を繰り返す。When the integer part of SX does not change,
While the data of DSB and DSB + 1 remain unchanged, only the position data is changed to a new calculation result, and interpolation calculation of the next dot is performed. When the integer part of SX has changed, the corresponding DSB and DSB + 1 data are loaded and the operation is repeated.
【００４９】ＳＸの整数部がブロックの最終データを超
えたときには（ＪＰＥＧデータでは８の倍数）、ステッ
プＳ２０３からステップＳ２０８に進み、Ｍｘをブロッ
クの処理開始値に戻し、次のライン処理を行なう。ま
た、ブロック内のラインデータの最終データはＴＲＥＧ
に保存する。そして、ブロックの処理が終了しない内
は、ステップＳ２０９からステップＳ２０２に戻り、以
降のステップを繰り返す。その結果、ブロック内では同
様の処理をブロックのライン数分だけ行なうこととな
る。When the integer part of SX exceeds the final data of the block (a multiple of 8 in JPEG data), the process proceeds from step S203 to step S208, where Mx is returned to the processing start value of the block, and the next line processing is performed. The final data of the line data in the block is TREG.
To save. If the processing of the block is not completed, the process returns from step S209 to step S202, and the subsequent steps are repeated. As a result, the same processing is performed within the block for the number of lines of the block.
【００５０】そして、ブロックの処理が終了すると、ス
テップＳ２０９からステップＳ２１０に進み、引き続き
次のブロック処理を行なう。ここで、Ｍｘがブロックの
Ｘ方向の処理済みブロック数（Ｂｘ）とＭｘ＝ｋ×Ｂｘ
（ｋはブロックのＸ方向画素数：ＪＰＥＧにおいては
８）の関係になったとき、ＤSBにＴＲＥＧに保存された
前ブロックのラインの最終データを、ＤSB+1にブロック
のラインの先頭データをロードし補間演算を行なう。こ
こに示す一例では、ＴＲＥＧは、ブロックのライン数と
同じ数のシフトレジスタで構成されている。そして、前
ブロックのライン最終データを全て取り込むと、対応す
るデータが出力される。その後、ラインの最終データを
ＴＲＥＧに保存するごとに、次のラインの最終データが
読み出されるように構成されている。When the processing of the block is completed, the process proceeds from step S209 to step S210, and the next block processing is performed. Here, Mx is the number of processed blocks (Bx) in the X direction of the block and Mx = k × Bx
(K is the number of X-direction pixels of the block: 8 in JPEG) when they become relationship, D the final data of the previous block line stored in TREG the SB, the first data line of the block to the D SB + 1 And perform an interpolation operation. In the example shown here, the TREG is configured by the same number of shift registers as the number of lines in the block. Then, when all the line final data of the previous block is fetched, the corresponding data is output. Thereafter, every time the last data of the line is stored in the TREG, the last data of the next line is read.
【００５１】このようにしてブロック単位の変倍処理
を、原画像の走査線方向におけるブロックの全てについ
て終了すると、ステップＳ２１１において終了（ＥＮ
Ｄ）となり、次のＹ方向の変倍処理へと移行する。な
お、ラインメモリの容量を多くとれれば、Ｙ方向２ブロ
ック以上の処理を行なってもかまわないが、この一例で
は、Ｙ方向１ブロック分としている。Ｘ方向の終了は、
処理ブロック数がＸｂになるか、出力画素数がＸｄにな
った場合に終了する。出力画素数がＸｄになり処理ブロ
ック数Ｘｂに満たない場合にはＸｂになるまでブロック
データを読み捨てるようにしている。When the scaling process for each block is completed for all the blocks in the scanning line direction of the original image in this way, the process ends in step S211 (EN
D), and the processing shifts to the next scaling process in the Y direction. If the capacity of the line memory is large, the processing in two or more blocks in the Y direction may be performed, but in this example, the processing is performed for one block in the Y direction. The end in the X direction
The process ends when the number of processing blocks reaches Xb or the number of output pixels reaches Xd. If the number of output pixels becomes Xd and does not reach the number of processing blocks Xb, block data is read and discarded until Xb is reached.
【００５２】次に、Ｙ方向の変倍処理について説明す
る。Ｙ方向の変倍処理の手順を図１０に示す。図１０に
示すフローは前述の図９との類似点が多いから、特徴点
についてだけ説明する。Ｙ方向の変倍処理を行なう場
合、Ｙ方向の出力画素（Ｍｙ）より必要な原画像（前述
のＸ方向変倍処理終了後のデータ）位置を算出して、必
要なデータだけを読み出す方法もある。しかし、ここに
示す一例では、Ｙ方向のラインデータをラインデータメ
モリ２１２からＴＲＥＧに読み込む。このとき、ライン
メモリ上に前原画像データの最終ラインのデータをメモ
リ上に保存しておき、Ｙ方向のブロック間のデータ補間
を行なう場合、そのデータを使用して補間処理を行な
う。Next, the scaling process in the Y direction will be described. FIG. 10 shows the procedure of the scaling process in the Y direction. Since the flow shown in FIG. 10 has many similarities to FIG. 9 described above, only the feature points will be described. When performing scaling processing in the Y direction, a method of calculating a necessary original image (data after completion of the above-described scaling processing in the X direction) from output pixels (My) in the Y direction and reading only necessary data is also available. is there. However, in the example shown here, the line data in the Y direction is read from the line data memory 212 into the TREG. At this time, when the data of the last line of the previous original image data is stored in the memory on the line memory and the data interpolation between the blocks in the Y direction is performed, the interpolation processing is performed using the data.
【００５３】Ｙ方向における補間処理の方法は、前述し
たＸ方向の変倍処理における補間方法と同様な方法であ
る。その補間処理で得られるデータを出力画像の走査線
方向にデータが並ぶようにラインデータメモリ２１２上
にデータを書き戻す。原画像ブロックのＹ方向における
ドット分の処理が終了すると、原画像の最終データをメ
モリ上の前最終ラインデータを補完する領域に保管し、
次のＹ方向のラインデータを読み出し、同様の処理を行
なう。The interpolation method in the Y direction is the same as the interpolation method in the scaling process in the X direction described above. The data obtained by the interpolation processing is written back to the line data memory 212 so that the data is arranged in the scanning line direction of the output image. When the processing for the dots in the Y direction of the original image block is completed, the final data of the original image is stored in an area that complements the previous last line data in the memory,
The next line data in the Y direction is read, and the same processing is performed.
【００５４】すべてのデータに関して変倍処理が終了す
ると、外部機器へのデータ転送部へ処理が渡されＤＭＡ
等によりデータを出力する。このときの出力は、並べ替
えを行なうときと同じようにして行なわれるが、変倍処
理のため、倍率によっては、各出力ごとに出力ライン数
が異なるため、ここでは、Ｙ変倍時に、処理ライン数を
カウントし、ラインデータを転送コントロール部に与え
ることにより、出力ライン数を外部に知らせると共に、
転送データ数をコントロールするように構成されてい
る。When the scaling process is completed for all the data, the process is passed to the data transfer unit to the external device and the data is transferred to the DMA.
And the like to output data. The output at this time is performed in the same manner as when the rearrangement is performed. However, since the number of output lines is different for each output depending on the magnification because of the scaling processing, the processing is performed at the time of Y scaling. By counting the number of lines and giving the line data to the transfer control unit, the number of output lines is notified to the outside,
It is configured to control the number of transfer data.
【００５５】[0055]
【発明の効果】本発明の請求項１に係る画像伸張装置に
よれば、ＤＭＡなどの高速転送手段を使用でき、データ
取得後の処理が簡潔で低速のＣＰＵでも高速処理が可能
となる画像伸張装置（ＬＳＩ）が提供される。また本発
明の請求項２に係る画像伸張装置によれば、ＪＰＥＧフ
ァイルにおいて、画像伸張、高速転送、高速処理が可能
となる。また本発明の請求項３に係る画像伸張装置によ
れば、画像伸張、画像変倍、高速転送、高速処理が可能
となる。また本発明の請求項４に係る画像伸張装置によ
れば、ＤＭＡなどの高速転送手段を使用でき、データ取
得後の処理が簡潔で低速のＣＰＵでも高速処理が可能と
なる画像伸張装置（ＬＳＩ）が提供される。また本発明
の請求項５に係る画像伸張装置によればＭ×（１／Ｋ）
の掛け算によりＳが求められるから簡潔で精度を良くす
ることができる。また本発明の請求項６に係る画像伸張
装置によれば演算過程が簡素化される。また本発明の請
求項７に係る画像伸張装置によれば、バイリニアによる
画像変倍を行なうことができる。According to the image decompression apparatus according to the first aspect of the present invention, high-speed transfer means such as DMA can be used, the processing after data acquisition is simple, and high-speed processing can be performed even with a low-speed CPU. An apparatus (LSI) is provided. According to the image decompression device of the second aspect of the present invention, image decompression, high-speed transfer, and high-speed processing can be performed on a JPEG file. According to the image decompression device of the third aspect of the present invention, image decompression, image scaling, high-speed transfer, and high-speed processing can be performed. Further, according to the image decompression device according to the fourth aspect of the present invention, a high-speed transfer means such as a DMA can be used, the processing after data acquisition is simple, and a high-speed processing can be performed even with a low-speed CPU. Is provided. Further, according to the image decompression device according to claim 5 of the present invention, M × (1 / K)
S can be obtained by multiplying by .times..times..times. According to the image decompression device of the sixth aspect of the present invention, the operation process is simplified. Further, according to the image decompression device according to the seventh aspect of the present invention, it is possible to perform bilinear image magnification.
【図１】本発明における画像伸張装置の構成の一例を示
す図である。FIG. 1 is a diagram illustrating an example of the configuration of an image decompression device according to the present invention.
【図２】画像サイズの変更も行なう本発明における画像
伸張装置の構成の一例を示す図である。FIG. 2 is a diagram illustrating an example of a configuration of an image decompression device according to the present invention that also changes an image size.
【図３】ＪＰＥＧデコーダが出力するデータの出力順序
を示す説明図である。FIG. 3 is an explanatory diagram showing an output order of data output by a JPEG decoder.
【図４】リードライトコントローラにおける処理の過程
を示すフロー図（その１）である。FIG. 4 is a flowchart (part 1) illustrating a process in a read / write controller;
【図５】リードライトコントローラにおける処理の過程
を示すフロー図（その２）である。FIG. 5 is a flowchart (part 2) showing a process in the read / write controller;
【図６】リードライトコントローラのカウンタレジス
タ、等の構成の一例を示す図である。FIG. 6 is a diagram showing an example of a configuration of a counter register and the like of a read / write controller.
【図７】ＤＭＡコントローラにおける処理過程を示すフ
ロー図である。FIG. 7 is a flowchart showing a processing procedure in a DMA controller.
【図８】補間演算付リード・ライトコントローラ１１４
における画像サイズ変更処理部の構成の一例を示す図で
ある。FIG. 8 is a read / write controller 114 with interpolation operation.
FIG. 4 is a diagram illustrating an example of the configuration of an image size change processing unit in FIG.
【図９】補間演算付リード・ライトコントローラにおけ
る処理手順を示すフロー図（その１）である。FIG. 9 is a flowchart (part 1) illustrating a processing procedure in a read / write controller with interpolation calculation;
【図１０】補間演算付リード・ライトコントローラにお
ける処理手順を示すフロー図（その２）である。FIG. 10 is a flowchart (part 2) illustrating a processing procedure in the read / write controller with interpolation calculation;
【図１１】補間方法の説明図である。FIG. 11 is an explanatory diagram of an interpolation method.
１０１，２０１ 画像伸張装置 １０２，２０２ ＣＰＵ １１１，２１１ ＪＰＥＧデコーダ １１２，２１２ ラインデータメモリ １１３，２１３ ステータスレジスタ １１４ リードライトコントローラ ２１４ 補間演算付リードライトコントローラ 101, 201 Image decompression device 102, 202 CPU 111, 211 JPEG decoder 112, 212 Line data memory 113, 213 Status register 114 Read / write controller 214 Read / write controller with interpolation operation
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/30 Ｈ０４Ｎ 7/133 Ｚ (72)発明者 五十嵐 美帆 東京都新宿区市谷加賀町一丁目１番１号 大日本印刷株式会社内 Ｆターム(参考） 5B061 BA03 DD06 5C023 AA02 AA27 AA40 CA02 DA04 DA08 EA06 5C059 KK08 KK12 KK33 LA09 LC09 MA00 MA27 PP14 UA05 UA30 UA36 5C078 AA09 BA21 DA01 DA02 5J064 BC01 BC02 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court ゛ (Reference) H04N 7/30 H04N 7/133 Z (72) Inventor Miho Igarashi 1-1-1 Ichigaya-Kagacho, Shinjuku-ku, Tokyo No. 1 Dai Nippon Printing Co., Ltd. F term (reference) 5B061 BA03 DD06 5C023 AA02 AA27 AA40 CA02 DA04 DA08 EA06 5C059 KK08 KK12 KK33 LA09 LC09 MA00 MA27 PP14 UA05 UA30 UA36 5C078 AA09 BA21 DA01 DA02 5J064 BC01 BC02
Claims (7)
イルの復号化を行なう画像伸張装置であって、 ブロック符号化されたファイルを復号しブロック復号デ
ータを生成する復号手段と、 前記ブロック復号データの複数を記憶する記憶手段と、 前記ブロック復号データの集合体としての画像復号デー
タファイルにおける画像サイズを演算する画像サイズ演
算手段と、 前記復号手段から出力されるブロック復号データを前記
復号データ記憶手段において前記画像復号データファイ
ルの走査線方向に並べ替る並替手段と、 前記復号データ記憶手段に記憶されている画像復号デー
タを走査線方向に連続的に読み出す読出手段とを有する
ことを特徴とする画像伸張装置。An image decompression device for decoding a compressed image data file using a block code, comprising: decoding means for decoding a block-encoded file to generate block decoded data; A storage unit for storing a plurality of blocks; an image size calculation unit for calculating an image size in an image decoding data file as an aggregate of the block decoding data; and a block decoding data output from the decoding unit in the decoding data storage unit. An image, comprising: a reordering unit that rearranges the decoded image data file in the scanning line direction; and a reading unit that continuously reads out the decoded image data stored in the decoded data storage unit in the scanning line direction. Stretching device.
記ブロック符号化されたファイルはＪＰＥＧ方式のファ
イルであって、前記復号手段は縦８画素×横８画素のブ
ロック復号データを生成し、前記記憶手段は走査線方向
に少なくとも８ラインのデータを記憶することを特徴と
する画像伸張装置。2. An image decompression apparatus according to claim 1, wherein said block-encoded file is a JPEG file, and said decoding means generates block-decoded data of 8 × 8 pixels. An image decompressing apparatus, wherein the storage means stores at least eight lines of data in a scanning line direction.
いて、 出力画像データの原画像に対する倍率を指定する倍率指
定手段と、 前記復号手段から出力されるブロック復号データを指定
された倍率に、既に出力されたブロック復号データにお
ける必要とされるデータを取得しながら、画像サイズを
変更する画像サイズ変更手段と、 前記サイズ変更した画像データを前記記憶手段において
走査線方向に並べ替える並替手段と、 を有することを特徴とする画像伸張装置。3. The image decompression device according to claim 1, wherein a magnification designating means for designating a magnification of the output image data with respect to the original image; Image size changing means for changing the image size while obtaining required data in the already output block decoded data; and reordering means for rearranging the resized image data in the scanning line direction in the storage means. An image decompression device, comprising:
装置において、 出力画像データの原画像に対する倍率Ｋを指定する手段
と、 指定された倍率Ｋと出力画素位置Ｍｘより、ＭｘをＫで
割った値Ｓｘを求める手段と、 Ｓｘの整数部Ｓｘaと、現在まで処理済みのブロック数
Ｂｘと、ブロックサイズ（Ｌｘ画素×Ｌｙ画素）より、
ＳｘaがＢｘ×Ｌｘ＜＝Ｓｘa＜（Ｂｘ＋１）×Ｌｘを判
定する手段と、 前記復号手段から出力されるブロック復号データのＳｘ
a−（Ｂｘ×Ｌｘ）番目のデータＤSBとＳｘa−（Ｂｘ×
Ｌｘ）＋１番目のデータＤSB+1をを取得する手段と、 Ｓｘの小数部Ｓｘbより、ＤSB×（１−Ｓｘb）＋ＤSB+1
Ｓｘbを算出し出力画像データとする手段と、 前記操作をブロック内のライン数Ｌｙ回繰り返し行なう
手段と、 前記復号手段から出力されるブロック画像データの走査
線方向におけるラインデータの各最終データを保存し、
次のブロック出力時においてＳｘa＝（Ｂｘ＋１）×Ｌ
ｘとなった場合に各ラインのＤSBデータとして使用する
手段と、 前記走査線方向だけサイズ変更された画像データを前記
記憶手段に出力画像の走査線方向にデータを並べ替える
手段と、 前記記憶手段に保存されたデータから、Ｙ方向のライン
データを取得する手段と、 現在処理中のライン位置ＭｙとＭｙをＫで割った値Ｓｙ
を求める手段と、 Ｓｙの整数部Ｓｙaと、現在まで処理済みのＹ方向ブロ
ック数Ｂｙと、ブロックサイズ（Ｌｘ画素×Ｌｙ画素）
より、ＳｙaがＢｙ×Ｌｙ＜＝Ｓｙa＜（Ｂｙ＋１）×Ｌ
ｙを判断する手段と、 取得したＹ方向データのＳｙa−（Ｂｙ×Ｌｙ）番目の
データＤSBとＳｙa−（Ｂｙ×Ｌｙ）＋１番目のデータ
ＤSB+1を取得する手段と、 Ｓｙの小数部Ｓｙbより、ＤS×（１−Ｓｙb）＋ＤS+1×
Ｓｙbを算出し出力画像データとする手段と、 前記操作を前記記憶手段に記憶されているすべてのライ
ンデータについて繰り返し行なう手段と、 各Ｙ方向ラインデータの最終データを保存する手段と、 次回のＹ方向サイズ変更処理のとき、Ｓｙa＝（Ｂｙ＋
１）×Ｌｙとなった場合に各ラインのＤSBデータとして
使用する手段と、 サイズ変更した画像データを前記記憶手段に出力画像の
走査線方向に並ぶように再度書き戻す手段と、 を有することを特徴とする画像伸張装置。4. An image decompression apparatus according to claim 1, wherein: a unit for designating a magnification K of the output image data with respect to the original image; means for determining a value obtained by dividing Sx in K, an integer part Sx a of Sx, the number of blocks Bx processed to date than the block size (Lx pixels × Ly pixels),
Sx a determines Bx × Lx <= Sx a <(Bx + 1) × Lx, and Sx of the block decoded data output from the decoding unit
a− (Bx × Lx) -th data DSB and Sx a− (Bxx ×
Lx) means for obtaining the + 1st data D SB + 1, from the fractional part Sx b of Sx, D SB × (1- Sx b) + D SB + 1
Means to calculate the sx b output image data, and means to repeat the line number Ly times in the block the operation, each last data line data in the scanning line direction of the block image data output from said decoding means Save and
Sx a = (Bx + 1) × L at the time of the next block output
means for using the data as the DSB data of each line when x is reached; means for rearranging the data in the scanning line direction of the output image into the storage means with the image data resized in the scanning line direction; Means for acquiring line data in the Y direction from the data stored in the means, and the line positions My and My which are currently being processed, and a value Sy obtained by dividing My by K
Means for determining, and an integer portion Sy a of Sy, and processed in the Y-direction block count By far, the block size (Lx pixels × Ly pixels)
More, Sy a is By × Ly <= Sy a < (By + 1) × L
means for determining y, the obtained Y-direction data Sy a - (By × Ly) th data D SB and Sy a - (By × Ly) +1 th and means for acquiring data D SB + 1 of, Sy from the fraction Sy b, D S × (1 -Sy b) + D S + 1 ×
Means for calculating Sy b to be output image data; means for repeating the operation for all line data stored in the storage means; means for storing final data of each Y-direction line data; when Y-resize processing, Sy a = (By +
1) means for using as the DSB data of each line when x Ly is obtained, and means for rewriting the resized image data in the storage means so as to be arranged in the scanning line direction of the output image. An image decompression device characterized by the above-mentioned.
率として１／Ｋを設定することにより、ＳをＭ×（１／
Ｋ）により得ることを特徴とする画像伸張装置。5. The image decompression device according to claim 4, wherein S is set to M × (1/1) by setting 1 / K as a magnification.
An image decompression device obtained by K).
方向ラインデータのＳｙa−（Ｂｙ×Ｌｙ）を計算した
後、必要なデータＤSBとデータＤSB+1を記憶装置から取
得することを特徴とする画像伸張回路。6. The image decompression device according to claim 4, wherein Y
Sy a direction line data - (By × Ly) After the calculation, the image extension circuit and acquires the data D SB and the data D SB + 1 needed from the storage device.
像変倍手法がバイリニア方式であることを特徴とする画
像伸張装置。7. The image decompression device according to claim 4, wherein the image scaling method is a bilinear method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000318708A JP2002135595A (en) | 2000-10-19 | 2000-10-19 | Image decompression apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000318708A JP2002135595A (en) | 2000-10-19 | 2000-10-19 | Image decompression apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002135595A true JP2002135595A (en) | 2002-05-10 |
Family
ID=18797291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000318708A Withdrawn JP2002135595A (en) | 2000-10-19 | 2000-10-19 | Image decompression apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002135595A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109173A (en) * | 2004-10-06 | 2006-04-20 | Sony Corp | Image filter circuit and interpolation processing method |
-
2000
- 2000-10-19 JP JP2000318708A patent/JP2002135595A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109173A (en) * | 2004-10-06 | 2006-04-20 | Sony Corp | Image filter circuit and interpolation processing method |
| JP4677755B2 (en) * | 2004-10-06 | 2011-04-27 | ソニー株式会社 | Image filter circuit and interpolation processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3931577B2 (en) | Method of using memory and arithmetic processing device | |
| WO2012082029A1 (en) | Method and device for storing a compression ratio indication in a pixel value buffer in tile encoding | |
| JP2002135595A (en) | Image decompression apparatus | |
| JP2006333496A (en) | Programmable logic circuit device and information processing system | |
| JP2000311241A (en) | Image processor | |
| TW452708B (en) | Architecture for fast compression of 2-dimensional image data | |
| JP2000069478A (en) | Picture processor, picture processing method and storage medium | |
| JP4109151B2 (en) | Image processing device | |
| CN114648444A (en) | Vector up-sampling calculation method and device applied to neural network data processing | |
| JP4713957B2 (en) | Image processing device | |
| JP3242788B2 (en) | Signal processing device and signal processing method | |
| JPH09245164A (en) | Picture storage device and picture output device | |
| US20070040842A1 (en) | Buffer memory system and method | |
| JP2960328B2 (en) | Apparatus for providing operands to "n + 1" operators located in a systolic architecture | |
| JPS62195979A (en) | Facsimile code converter | |
| JP2839392B2 (en) | Image data restoration method and apparatus | |
| JP2005244844A (en) | Moving image coding device | |
| JPH07184063A (en) | Binary image compression system | |
| JP2790911B2 (en) | Orthogonal transform operation unit | |
| JP2004302647A (en) | Vector processor and address designation method for register | |
| JPH07234863A (en) | Two-dimensional orthogonal transformation device | |
| JP4330920B2 (en) | Memory circuit for image processing | |
| WO2001006461A1 (en) | Drawing method and drawing device | |
| JPH06324935A (en) | Address generator and address generation system | |
| JP3563235B2 (en) | Data interpolation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |