JP2002132710A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2002132710A JP2002132710A JP2000324909A JP2000324909A JP2002132710A JP 2002132710 A JP2002132710 A JP 2002132710A JP 2000324909 A JP2000324909 A JP 2000324909A JP 2000324909 A JP2000324909 A JP 2000324909A JP 2002132710 A JP2002132710 A JP 2002132710A
- Authority
- JP
- Japan
- Prior art keywords
- chip select
- microcomputer
- select signal
- register
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 アクセスタイムとサイクルタイムの規定時間
が異なる周辺デバイスに対して効率良くデータ転送を行
い、データ転送を高速化することができるマイクロコン
ピュータを提供する。 【解決手段】 ＰＣ、モバイルＰＣ、ＰＤＡなどに使用
されるマイクロコンピュータであって、バスステートコ
ントローラＢＳＣには可変チップセレクト制御回路２が
追加され、この可変チップセレクト制御回路２は、サイ
クルタイム分のカウント値を設定するコンスタントレジ
スタ２１と、チップセレクト信号を立ち下げたと同時に
コンスタントレジスタ２１の値をロードしてデクリメン
トを開始するカウンタレジスタ２２と、チップセレクト
信号を立ち下げたと同時にセットされ、カウンタレジス
タ２２の値が“０”になったと同時にクリアされる可変
チップセレクトフラグ２３などから構成されている。
が異なる周辺デバイスに対して効率良くデータ転送を行
い、データ転送を高速化することができるマイクロコン
ピュータを提供する。 【解決手段】 ＰＣ、モバイルＰＣ、ＰＤＡなどに使用
されるマイクロコンピュータであって、バスステートコ
ントローラＢＳＣには可変チップセレクト制御回路２が
追加され、この可変チップセレクト制御回路２は、サイ
クルタイム分のカウント値を設定するコンスタントレジ
スタ２１と、チップセレクト信号を立ち下げたと同時に
コンスタントレジスタ２１の値をロードしてデクリメン
トを開始するカウンタレジスタ２２と、チップセレクト
信号を立ち下げたと同時にセットされ、カウンタレジス
タ２２の値が“０”になったと同時にクリアされる可変
チップセレクトフラグ２３などから構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータ（マイコン）に関し、たとえばパーソナルコンピュ
ータ（ＰＣ）、モバイルＰＣ、ＰＤＡなどのマイコン使
用機器に適用して有効な技術に関する。
ータ（マイコン）に関し、たとえばパーソナルコンピュ
ータ（ＰＣ）、モバイルＰＣ、ＰＤＡなどのマイコン使
用機器に適用して有効な技術に関する。
【０００２】
【従来の技術】本発明者が検討した技術として、従来の
マイコン使用機器については、以下のような技術が考え
られる。たとえば、ＰＣ、モバイルＰＣ、ＰＤＡなどで
は、処理速度の高速化が急速に進んでいる。これらマイ
コン使用機器では、高速に処理を行うため、メモリなど
の周辺デバイスとのデータ転送を高速に行う必要があ
る。データ転送を高速に行うため、マイコンは各周辺デ
バイスのデータ転送速度に合わせた制御を行う必要があ
る。各周辺デバイスのデータ転送速度に合わせた制御を
行うため、マイコンは、低速のデバイスのアクセスタイ
ムに合わせて、待ちタイム（ウェイト）を挿入する必要
がある。
マイコン使用機器については、以下のような技術が考え
られる。たとえば、ＰＣ、モバイルＰＣ、ＰＤＡなどで
は、処理速度の高速化が急速に進んでいる。これらマイ
コン使用機器では、高速に処理を行うため、メモリなど
の周辺デバイスとのデータ転送を高速に行う必要があ
る。データ転送を高速に行うため、マイコンは各周辺デ
バイスのデータ転送速度に合わせた制御を行う必要があ
る。各周辺デバイスのデータ転送速度に合わせた制御を
行うため、マイコンは、低速のデバイスのアクセスタイ
ムに合わせて、待ちタイム（ウェイト）を挿入する必要
がある。
【０００３】なお、このようなマイコン使用機器に関す
る技術としては、たとえば１９９９年９月２７日、日経
ＢＰ社発行の「情報・通信新語辞典 ２０００年版」Ｐ
５２２，５２３（ＰＤＡ）に記載される技術などが挙げ
られる。
る技術としては、たとえば１９９９年９月２７日、日経
ＢＰ社発行の「情報・通信新語辞典 ２０００年版」Ｐ
５２２，５２３（ＰＤＡ）に記載される技術などが挙げ
られる。
【０００４】
【発明が解決しようとする課題】ところで、前記のよう
なマイコン使用機器について、本発明者が検討した結
果、以下のようなことが明らかとなった。たとえば、前
記のようなマイコン使用機器においては、周辺デバイス
によってアクセスタイムとサイクルタイムの規定時間が
異なるため、マイコンは、連続アクセスを考慮してサイ
クルタイムの規定時間に合わせて待ちタイムを挿入す
る。このため、マイコンは、連続アクセスの最後のアク
セス、または１回のみのアクセスタイムの規定時間以上
の必要ではない待ちタイムを挿入するため、データ転送
速度が遅くなることが考えられる。
なマイコン使用機器について、本発明者が検討した結
果、以下のようなことが明らかとなった。たとえば、前
記のようなマイコン使用機器においては、周辺デバイス
によってアクセスタイムとサイクルタイムの規定時間が
異なるため、マイコンは、連続アクセスを考慮してサイ
クルタイムの規定時間に合わせて待ちタイムを挿入す
る。このため、マイコンは、連続アクセスの最後のアク
セス、または１回のみのアクセスタイムの規定時間以上
の必要ではない待ちタイムを挿入するため、データ転送
速度が遅くなることが考えられる。
【０００５】そこで、本発明の目的は、アクセスタイム
とサイクルタイムの規定時間が異なる周辺デバイスに対
して効率良くデータ転送を行い、データ転送を高速化す
ることができるマイコンを提供するものである。
とサイクルタイムの規定時間が異なる周辺デバイスに対
して効率良くデータ転送を行い、データ転送を高速化す
ることができるマイコンを提供するものである。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００８】すなわち、本発明によるマイコンは、チッ
プセレクト信号を入力として周辺デバイスのアクセス処
理に合わせた可変チップセレクト信号を生成する可変チ
ップセレクト制御回路を備えたバスステートコントロー
ラを含み、可変チップセレクト制御回路が、サイクルタ
イム分のカウント値を設定する第１のレジスタと、チッ
プセレクト信号の非活性化と同時に第１のレジスタのカ
ウント値からのデクリメント、または０からのインクリ
メントを開始する第２のレジスタとを有し、第２のレジ
スタの値が０、またはカウント値になると同時に可変チ
ップセレクト信号を非活性化するものである。
プセレクト信号を入力として周辺デバイスのアクセス処
理に合わせた可変チップセレクト信号を生成する可変チ
ップセレクト制御回路を備えたバスステートコントロー
ラを含み、可変チップセレクト制御回路が、サイクルタ
イム分のカウント値を設定する第１のレジスタと、チッ
プセレクト信号の非活性化と同時に第１のレジスタのカ
ウント値からのデクリメント、または０からのインクリ
メントを開始する第２のレジスタとを有し、第２のレジ
スタの値が０、またはカウント値になると同時に可変チ
ップセレクト信号を非活性化するものである。
【０００９】よって、前記マイコンによれば、周辺デバ
イスのアクセス処理に合わせた可変チップセレクト信号
を生成することにより、アクセスタイムとサイクルタイ
ムの規定時間が異なる周辺デバイスに対して効率良くデ
ータ転送が行えるので、システム全体としてデータ転送
を高速化することができる。また、このようなバスステ
ートコントローラをマイコンに組み込むので、周辺デバ
イスとのインタフェース回路を不要にすることができ
る。
イスのアクセス処理に合わせた可変チップセレクト信号
を生成することにより、アクセスタイムとサイクルタイ
ムの規定時間が異なる周辺デバイスに対して効率良くデ
ータ転送が行えるので、システム全体としてデータ転送
を高速化することができる。また、このようなバスステ
ートコントローラをマイコンに組み込むので、周辺デバ
イスとのインタフェース回路を不要にすることができ
る。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は本発明の一実施の形
態のマイコンを示すブロック図、図２は本実施の形態の
マイコンにおいて、バスステートコントローラを示すブ
ロック図、図３および図４は周辺デバイスとデータ転送
を行う場合の動作を示すタイミングチャート、図５は本
実施の形態のマイコンに対する比較例において、周辺デ
バイスとデータ転送を行う場合の動作を示すタイミング
チャートである。
に基づいて詳細に説明する。図１は本発明の一実施の形
態のマイコンを示すブロック図、図２は本実施の形態の
マイコンにおいて、バスステートコントローラを示すブ
ロック図、図３および図４は周辺デバイスとデータ転送
を行う場合の動作を示すタイミングチャート、図５は本
実施の形態のマイコンに対する比較例において、周辺デ
バイスとデータ転送を行う場合の動作を示すタイミング
チャートである。
【００１１】まず、図１により、本実施の形態のマイコ
ンの一例の構成を説明する。本実施の形態のマイコン
は、たとえばＰＣ、モバイルＰＣ、ＰＤＡなどに使用さ
れ、中央演算処理装置ＣＰＵ、デジタルシグナルプロセ
ッサＤＳＰ、ユーザブレークコントローラＵＢＣ、アド
バンストユーザデバッガＡＵＤ、Ｘ／Ｙメモリコントロ
ーラＸＹＣＮＴ、Ｘ／ＹメモリＸＹＭＥＭ、メモリマネ
ージメントユニットＭＭＵ、アドレス変換バッファＴＬ
Ｂ、キャッシュメモリコントローラＣＣＮ、キャッシュ
メモリＣＡＣＨＥ、ＡＳＥメモリＡＳＥＲＡＭ、ユーザ
デバッグインタフェースＵＤＩ、割り込みコントローラ
ＩＮＴＣ、クロック発振器／ウォッチドッグタイマＣＰ
Ｇ／ＷＤＴ、バスステートコントローラＢＳＣ、ダイレ
クトメモリアクセスコントローラＤＭＡＣ、コンペアマ
ッチタイマＣＭＴ、シリアルコミュニケーションインタ
フェースＳＣＩ、タイマユニットＴＭＵ、リアルタイム
クロックＲＴＣ、ＩｒＤＡ付きシリアルコミュニケーシ
ョンインタフェースＩｒＤＡ、ＦＩＦＯ付きシリアルコ
ミュニケーションインタフェースＳＣＩＦ、Ａ／Ｄ変換
器ＡＤＣ、Ｄ／Ａ変換器ＤＡＣ、外部バスインタフェー
ス、Ｉ／Ｏポートなどから構成されている。
ンの一例の構成を説明する。本実施の形態のマイコン
は、たとえばＰＣ、モバイルＰＣ、ＰＤＡなどに使用さ
れ、中央演算処理装置ＣＰＵ、デジタルシグナルプロセ
ッサＤＳＰ、ユーザブレークコントローラＵＢＣ、アド
バンストユーザデバッガＡＵＤ、Ｘ／Ｙメモリコントロ
ーラＸＹＣＮＴ、Ｘ／ＹメモリＸＹＭＥＭ、メモリマネ
ージメントユニットＭＭＵ、アドレス変換バッファＴＬ
Ｂ、キャッシュメモリコントローラＣＣＮ、キャッシュ
メモリＣＡＣＨＥ、ＡＳＥメモリＡＳＥＲＡＭ、ユーザ
デバッグインタフェースＵＤＩ、割り込みコントローラ
ＩＮＴＣ、クロック発振器／ウォッチドッグタイマＣＰ
Ｇ／ＷＤＴ、バスステートコントローラＢＳＣ、ダイレ
クトメモリアクセスコントローラＤＭＡＣ、コンペアマ
ッチタイマＣＭＴ、シリアルコミュニケーションインタ
フェースＳＣＩ、タイマユニットＴＭＵ、リアルタイム
クロックＲＴＣ、ＩｒＤＡ付きシリアルコミュニケーシ
ョンインタフェースＩｒＤＡ、ＦＩＦＯ付きシリアルコ
ミュニケーションインタフェースＳＣＩＦ、Ａ／Ｄ変換
器ＡＤＣ、Ｄ／Ａ変換器ＤＡＣ、外部バスインタフェー
ス、Ｉ／Ｏポートなどから構成されている。
【００１２】この構成において、中央演算処理装置ＣＰ
Ｕ、デジタルシグナルプロセッサＤＳＰ、ユーザブレー
クコントローラＵＢＣ、アドバンストユーザデバッガＡ
ＵＤ、Ｘ／ＹメモリコントローラＸＹＣＮＴ、Ｘ／Ｙメ
モリＸＹＭＥＭ、メモリマネージメントユニットＭＭ
Ｕ、アドレス変換バッファＴＬＢ、キャッシュメモリコ
ントローラＣＣＮ、キャッシュメモリＣＡＣＨＥはＬバ
スに接続されている。
Ｕ、デジタルシグナルプロセッサＤＳＰ、ユーザブレー
クコントローラＵＢＣ、アドバンストユーザデバッガＡ
ＵＤ、Ｘ／ＹメモリコントローラＸＹＣＮＴ、Ｘ／Ｙメ
モリＸＹＭＥＭ、メモリマネージメントユニットＭＭ
Ｕ、アドレス変換バッファＴＬＢ、キャッシュメモリコ
ントローラＣＣＮ、キャッシュメモリＣＡＣＨＥはＬバ
スに接続されている。
【００１３】また、中央演算処理装置ＣＰＵ、デジタル
シグナルプロセッサＤＳＰ、Ｘ／Ｙメモリコントローラ
ＸＹＣＮＴ、Ｘ／ＹメモリＸＹＭＥＭはＸバスおよびＹ
バスに接続されている。
シグナルプロセッサＤＳＰ、Ｘ／Ｙメモリコントローラ
ＸＹＣＮＴ、Ｘ／ＹメモリＸＹＭＥＭはＸバスおよびＹ
バスに接続されている。
【００１４】さらに、Ｘ／ＹメモリコントローラＸＹＣ
ＮＴ、Ｘ／ＹメモリＸＹＭＥＭ、メモリマネージメント
ユニットＭＭＵ、アドレス変換バッファＴＬＢ、キャッ
シュメモリコントローラＣＣＮ、キャッシュメモリＣＡ
ＣＨＥ、ＡＳＥメモリＡＳＥＲＡＭ、ユーザデバッグイ
ンタフェースＵＤＩ、割り込みコントローラＩＮＴＣ、
クロック発振器／ウォッチドッグタイマＣＰＧ／ＷＤ
Ｔ、バスステートコントローラＢＳＣ、ダイレクトメモ
リアクセスコントローラＤＭＡＣ、外部バスインタフェ
ースはＩバスに接続され、外部バスインタフェースを介
して外部バスとのデータ転送が行われる。
ＮＴ、Ｘ／ＹメモリＸＹＭＥＭ、メモリマネージメント
ユニットＭＭＵ、アドレス変換バッファＴＬＢ、キャッ
シュメモリコントローラＣＣＮ、キャッシュメモリＣＡ
ＣＨＥ、ＡＳＥメモリＡＳＥＲＡＭ、ユーザデバッグイ
ンタフェースＵＤＩ、割り込みコントローラＩＮＴＣ、
クロック発振器／ウォッチドッグタイマＣＰＧ／ＷＤ
Ｔ、バスステートコントローラＢＳＣ、ダイレクトメモ
リアクセスコントローラＤＭＡＣ、外部バスインタフェ
ースはＩバスに接続され、外部バスインタフェースを介
して外部バスとのデータ転送が行われる。
【００１５】また、バスステートコントローラＢＳＣ、
シリアルコミュニケーションインタフェースＳＣＩ、タ
イマユニットＴＭＵ、リアルタイムクロックＲＴＣは周
辺バス（１）に接続されている。
シリアルコミュニケーションインタフェースＳＣＩ、タ
イマユニットＴＭＵ、リアルタイムクロックＲＴＣは周
辺バス（１）に接続されている。
【００１６】さらに、バスステートコントローラＢＳ
Ｃ、ダイレクトメモリアクセスコントローラＤＭＡＣ、
コンペアマッチタイマＣＭＴ、ＩｒＤＡ付きシリアルコ
ミュニケーションインタフェースＩｒＤＡ、ＦＩＦＯ付
きシリアルコミュニケーションインタフェースＳＣＩ
Ｆ、Ａ／Ｄ変換器ＡＤＣ、Ｄ／Ａ変換器ＤＡＣ、Ｉ／Ｏ
ポートは周辺バス（２）に接続されている。
Ｃ、ダイレクトメモリアクセスコントローラＤＭＡＣ、
コンペアマッチタイマＣＭＴ、ＩｒＤＡ付きシリアルコ
ミュニケーションインタフェースＩｒＤＡ、ＦＩＦＯ付
きシリアルコミュニケーションインタフェースＳＣＩ
Ｆ、Ａ／Ｄ変換器ＡＤＣ、Ｄ／Ａ変換器ＤＡＣ、Ｉ／Ｏ
ポートは周辺バス（２）に接続されている。
【００１７】以上のようなマイコンの構成において、各
モジュールはＬバス、Ｘバス、Ｙバス、Ｉバス、周辺バ
ス（１）、周辺バス（２）を通じて任意に接続され、各
コントローラモジュールの制御により相互にデータ転送
が可能となっている。さらに、このマイコンは、ＰＣ、
モバイルＰＣ、ＰＤＡなどに内蔵されて、このマイコン
のバスステートコントローラＢＳＣの制御により、メモ
リ（たとえばＲＡＭ）などの各周辺デバイスに対して効
率良くデータ転送が可能となっている。
モジュールはＬバス、Ｘバス、Ｙバス、Ｉバス、周辺バ
ス（１）、周辺バス（２）を通じて任意に接続され、各
コントローラモジュールの制御により相互にデータ転送
が可能となっている。さらに、このマイコンは、ＰＣ、
モバイルＰＣ、ＰＤＡなどに内蔵されて、このマイコン
のバスステートコントローラＢＳＣの制御により、メモ
リ（たとえばＲＡＭ）などの各周辺デバイスに対して効
率良くデータ転送が可能となっている。
【００１８】次に、図２により、本実施の形態のマイコ
ンに設けられているバスステートコントローラＢＳＣの
一例の構成を説明する。このバスステートコントローラ
ＢＳＣは、各周辺デバイスに対応した最適な可変チップ
セレクト信号を生成するモジュールとされ、内部バスに
接続されるバス制御回路１と、このバス制御回路１に接
続される可変チップセレクト制御回路２などから構成さ
れ、通常のバス制御回路１に可変チップセレクト制御回
路２が追加された構成となっている。
ンに設けられているバスステートコントローラＢＳＣの
一例の構成を説明する。このバスステートコントローラ
ＢＳＣは、各周辺デバイスに対応した最適な可変チップ
セレクト信号を生成するモジュールとされ、内部バスに
接続されるバス制御回路１と、このバス制御回路１に接
続される可変チップセレクト制御回路２などから構成さ
れ、通常のバス制御回路１に可変チップセレクト制御回
路２が追加された構成となっている。
【００１９】バス制御回路１は、内部バスとの間でデー
タ転送が可能となっており、さらに可変チップセレクト
制御回路２に対してチップセレクト信号を出力し、また
可変チップセレクト制御回路２からウェイト信号が入力
される。また、バス制御回路１は、データ信号が入出力
可能となっている。
タ転送が可能となっており、さらに可変チップセレクト
制御回路２に対してチップセレクト信号を出力し、また
可変チップセレクト制御回路２からウェイト信号が入力
される。また、バス制御回路１は、データ信号が入出力
可能となっている。
【００２０】可変チップセレクト制御回路２は、チップ
セレクト信号を入力として周辺デバイスのアクセス処理
に合わせた可変チップセレクト信号を生成する回路であ
り、サイクルタイム分のカウント値を設定するコンスタ
ントレジスタ２１と、チップセレクト信号を立ち下げた
と同時にコンスタントレジスタ２１の値をロードしてデ
クリメントを開始するカウンタレジスタ２２と、チップ
セレクト信号を立ち下げたと同時にセットされ、カウン
タレジスタ２２の値が“０”になったと同時にクリアさ
れる可変チップセレクトフラグ２３などから構成され、
バス制御回路１から入力されたチップセレクト信号に基
づいて可変チップセレクト信号が生成されて出力され
る。
セレクト信号を入力として周辺デバイスのアクセス処理
に合わせた可変チップセレクト信号を生成する回路であ
り、サイクルタイム分のカウント値を設定するコンスタ
ントレジスタ２１と、チップセレクト信号を立ち下げた
と同時にコンスタントレジスタ２１の値をロードしてデ
クリメントを開始するカウンタレジスタ２２と、チップ
セレクト信号を立ち下げたと同時にセットされ、カウン
タレジスタ２２の値が“０”になったと同時にクリアさ
れる可変チップセレクトフラグ２３などから構成され、
バス制御回路１から入力されたチップセレクト信号に基
づいて可変チップセレクト信号が生成されて出力され
る。
【００２１】このバスステートコントローラＢＳＣにお
いて、可変チップセレクト信号を生成するには、予めコ
ンスタントレジスタ２１にサイクルタイム分のカウント
値を設定する。さらに、マイコンが、周辺デバイスのサ
イクルタイムより遅いタイムで再びアクセスするため
に、チップセレクト信号を立ち下げたと同時に、可変チ
ップセレクト信号を立ち下げ、かつコンスタントレジス
タ２１の値をカウンタレジスタ２２にロードしてデクリ
メントを開始し、なおかつ可変チップセレクトフラグ２
３をセットする。この可変チップセレクトフラグ２３
は、カウンタレジスタ２２の値が“０”になったと同時
にクリアされる。このように、マイコンが周辺デバイス
にアクセスするためにチップセレクト信号を立ち下げた
ときに可変チップセレクトフラグ２３がセットされてい
た場合、可変チップセレクト信号は可変チップセレクト
フラグ２３がクリアされたと同時に立ち下がる。
いて、可変チップセレクト信号を生成するには、予めコ
ンスタントレジスタ２１にサイクルタイム分のカウント
値を設定する。さらに、マイコンが、周辺デバイスのサ
イクルタイムより遅いタイムで再びアクセスするため
に、チップセレクト信号を立ち下げたと同時に、可変チ
ップセレクト信号を立ち下げ、かつコンスタントレジス
タ２１の値をカウンタレジスタ２２にロードしてデクリ
メントを開始し、なおかつ可変チップセレクトフラグ２
３をセットする。この可変チップセレクトフラグ２３
は、カウンタレジスタ２２の値が“０”になったと同時
にクリアされる。このように、マイコンが周辺デバイス
にアクセスするためにチップセレクト信号を立ち下げた
ときに可変チップセレクトフラグ２３がセットされてい
た場合、可変チップセレクト信号は可変チップセレクト
フラグ２３がクリアされたと同時に立ち下がる。
【００２２】次に、図３〜図５により、周辺デバイスと
データ転送を行う場合の一例の動作を説明する。図３は
周辺デバイスと連続してデータ転送を行う場合、図４は
周辺デバイスと不連続でデータ転送を行う場合、図５は
本実施の形態に対する比較例における周辺デバイスとデ
ータ転送を行う場合をそれぞれ示す。
データ転送を行う場合の一例の動作を説明する。図３は
周辺デバイスと連続してデータ転送を行う場合、図４は
周辺デバイスと不連続でデータ転送を行う場合、図５は
本実施の形態に対する比較例における周辺デバイスとデ
ータ転送を行う場合をそれぞれ示す。
【００２３】図３のように、サイクルタイム以内に連続
して周辺デバイスにデータ転送を行う場合、可変チップ
セレクト信号は、可変チップセレクトフラグ２３が
“１”の状態であるので、“１”の状態を保持して次の
データ転送を行わない。また、可変チップセレクト信号
は、遅延タイム後、可変チップセレクトフラグ２３が
“０”の状態にあるので、“０”の状態にして次のデー
タ転送を行う。すなわち、可変チップセレクト信号は、
マイコンが周辺デバイスに１度アクセスした後、規定さ
れたサイクルタイムより速いタイムでマイコンがアクセ
スした場合、チップセレクト信号に遅延タイムを追加し
てサイクルタイムで立ち下がる。
して周辺デバイスにデータ転送を行う場合、可変チップ
セレクト信号は、可変チップセレクトフラグ２３が
“１”の状態であるので、“１”の状態を保持して次の
データ転送を行わない。また、可変チップセレクト信号
は、遅延タイム後、可変チップセレクトフラグ２３が
“０”の状態にあるので、“０”の状態にして次のデー
タ転送を行う。すなわち、可変チップセレクト信号は、
マイコンが周辺デバイスに１度アクセスした後、規定さ
れたサイクルタイムより速いタイムでマイコンがアクセ
スした場合、チップセレクト信号に遅延タイムを追加し
てサイクルタイムで立ち下がる。
【００２４】図４のように、サイクルタイム以上で周辺
デバイスにデータ転送を行う場合、可変チップセレクト
信号は、可変チップセレクトフラグ２３が“０”の状態
にあるので、“０”の状態にして次のデータ転送を行
う。すなわち、可変チップセレクト信号は、マイコンが
周辺デバイスに１度アクセスした後、規定されたサイク
ルタイムより遅いタイムでマイコンがアクセスした場
合、チップセレクト信号と同期して立ち下がる。
デバイスにデータ転送を行う場合、可変チップセレクト
信号は、可変チップセレクトフラグ２３が“０”の状態
にあるので、“０”の状態にして次のデータ転送を行
う。すなわち、可変チップセレクト信号は、マイコンが
周辺デバイスに１度アクセスした後、規定されたサイク
ルタイムより遅いタイムでマイコンがアクセスした場
合、チップセレクト信号と同期して立ち下がる。
【００２５】よって、可変チップセレクト信号により、
マイコンはアクセスタイムの処理時間を終えた後、別の
処理に移行することができる。このように、本発明は、
周辺デバイスのアクセスタイムとサイクルタイムのタイ
ム差が大きいほど、多くの処理が可能になり、処理速度
が速くなる。これに対して、本実施の形態に対する比較
例においては、図５のように、ソフトウェアで待ちタイ
ムを挿入してチップセレクト信号をサイクルタイムに合
わせるため、周辺デバイスとデータ転送を行う毎にサイ
クルタイム時間が必要になり、処理速度が遅くなってい
た。
マイコンはアクセスタイムの処理時間を終えた後、別の
処理に移行することができる。このように、本発明は、
周辺デバイスのアクセスタイムとサイクルタイムのタイ
ム差が大きいほど、多くの処理が可能になり、処理速度
が速くなる。これに対して、本実施の形態に対する比較
例においては、図５のように、ソフトウェアで待ちタイ
ムを挿入してチップセレクト信号をサイクルタイムに合
わせるため、周辺デバイスとデータ転送を行う毎にサイ
クルタイム時間が必要になり、処理速度が遅くなってい
た。
【００２６】従って、本実施の形態のマイコンによれ
ば、バスステートコントローラＢＳＣに、周辺デバイス
のアクセス処理に合わせた可変チップセレクト信号を生
成する可変チップセレクト制御回路２が備えられること
により、アクセスタイムとサイクルタイムの規定時間が
異なる周辺デバイスに対して効率良くデータ転送が行え
るため、システム全体としてデータ転送が高速になる。
また、このようなバスステートコントローラＢＳＣをマ
イコンに組み込むため、周辺デバイスとのインタフェー
ス回路が不要になる。
ば、バスステートコントローラＢＳＣに、周辺デバイス
のアクセス処理に合わせた可変チップセレクト信号を生
成する可変チップセレクト制御回路２が備えられること
により、アクセスタイムとサイクルタイムの規定時間が
異なる周辺デバイスに対して効率良くデータ転送が行え
るため、システム全体としてデータ転送が高速になる。
また、このようなバスステートコントローラＢＳＣをマ
イコンに組み込むため、周辺デバイスとのインタフェー
ス回路が不要になる。
【００２７】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【００２８】たとえば、前記実施の形態においては、チ
ップセレクト信号を立ち下げたと同時に、コンスタント
レジスタの値をカウンタレジスタにロードしてデクリメ
ントを開始し、カウンタレジスタの値が“０”になった
と同時にクリアされる場合を説明したが、逆にカウンタ
レジスタで“０”からのインクリメントを開始し、カウ
ンタレジスタの値がコンスタントレジスタの値になった
と同時にクリアされる場合にも同様に適用することがで
きる。
ップセレクト信号を立ち下げたと同時に、コンスタント
レジスタの値をカウンタレジスタにロードしてデクリメ
ントを開始し、カウンタレジスタの値が“０”になった
と同時にクリアされる場合を説明したが、逆にカウンタ
レジスタで“０”からのインクリメントを開始し、カウ
ンタレジスタの値がコンスタントレジスタの値になった
と同時にクリアされる場合にも同様に適用することがで
きる。
【００２９】また、マイコンが周辺デバイスにアクセス
するときに、可変チップセレクトフラグを参照し、可変
チップセレクトフラグがセットされている場合、アクセ
ス処理を中止して他の処理に移行することも可能であ
る。
するときに、可変チップセレクトフラグを参照し、可変
チップセレクトフラグがセットされている場合、アクセ
ス処理を中止して他の処理に移行することも可能であ
る。
【００３０】以上の説明では、主として本発明者によっ
てなされた発明をその属する技術分野であるマイコンを
使用したＰＣ、モバイルＰＣ、ＰＤＡに適用した場合に
ついて説明したが、これに限定されるものではなく、他
のマイコン使用機器全般に広く適用することが可能であ
る。
てなされた発明をその属する技術分野であるマイコンを
使用したＰＣ、モバイルＰＣ、ＰＤＡに適用した場合に
ついて説明したが、これに限定されるものではなく、他
のマイコン使用機器全般に広く適用することが可能であ
る。
【００３１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３２】（１）周辺デバイスのアクセス処理に合わ
せた可変チップセレクト信号を生成する可変チップセレ
クト制御回路を有することで、アクセスタイムとサイク
ルタイムの規定時間が異なる周辺デバイスに対して効率
良くデータ転送を行うことができるので、システム全体
としてデータ転送を高速化することが可能となる。
せた可変チップセレクト信号を生成する可変チップセレ
クト制御回路を有することで、アクセスタイムとサイク
ルタイムの規定時間が異なる周辺デバイスに対して効率
良くデータ転送を行うことができるので、システム全体
としてデータ転送を高速化することが可能となる。
【００３３】（２）可変チップセレクト制御回路を有す
るバスステートコントローラをマイコンに組み込むこと
で、周辺デバイスとのインタフェース回路を不要にする
ことが可能となる。
るバスステートコントローラをマイコンに組み込むこと
で、周辺デバイスとのインタフェース回路を不要にする
ことが可能となる。
【図１】本発明の一実施の形態のマイコンを示すブロッ
ク図である。
ク図である。
【図２】本発明の一実施の形態のマイコンにおいて、バ
スステートコントローラを示すブロック図である。
スステートコントローラを示すブロック図である。
【図３】本発明の一実施の形態のマイコンにおいて、周
辺デバイスとデータ転送を行う場合（連続）の動作を示
すタイミングチャートである。
辺デバイスとデータ転送を行う場合（連続）の動作を示
すタイミングチャートである。
【図４】本発明の一実施の形態のマイコンにおいて、周
辺デバイスとデータ転送を行う場合（不連続）の動作を
示すタイミングチャートである。
辺デバイスとデータ転送を行う場合（不連続）の動作を
示すタイミングチャートである。
【図５】本発明の一実施の形態のマイコンに対する比較
例において、周辺デバイスとデータ転送を行う場合の動
作を示すタイミングチャートである。
例において、周辺デバイスとデータ転送を行う場合の動
作を示すタイミングチャートである。
１ バス制御回路 ２ 可変チップセレクト制御回路 ２１ コンスタントレジスタ ２２ カウンタレジスタ ２３ 可変チップセレクトフラグ ＣＰＵ 中央演算処理装置 ＤＳＰ デジタルシグナルプロセッサ ＵＢＣ ユーザブレークコントローラ ＡＵＤ アドバンストユーザデバッガ ＸＹＣＮＴ Ｘ／Ｙメモリコントローラ ＸＹＭＥＭ Ｘ／Ｙメモリ ＭＭＵ メモリマネージメントユニット ＴＬＢ アドレス変換バッファ ＣＣＮ キャッシュメモリコントローラ ＣＡＣＨＥ キャッシュメモリ ＡＳＥＲＡＭ ＡＳＥメモリ ＵＤＩ ユーザデバッグインタフェース ＩＮＴＣ 割り込みコントローラ ＣＰＧ／ＷＤＴ クロック発振器／ウォッチドッグタイ
マ ＢＳＣ バスステートコントローラ ＤＭＡＣ ダイレクトメモリアクセスコントローラ ＣＭＴ コンペアマッチタイマ ＳＣＩ シリアルコミュニケーションインタフェース ＴＭＵ タイマユニット ＲＴＣ リアルタイムクロック ＩｒＤＡ ＩｒＤＡ付きシリアルコミュニケーションイ
ンタフェース ＳＣＩＦ ＦＩＦＯ付きシリアルコミュニケーションイ
ンタフェース ＡＤＣ Ａ／Ｄ変換器 ＤＡＣ Ｄ／Ａ変換器
マ ＢＳＣ バスステートコントローラ ＤＭＡＣ ダイレクトメモリアクセスコントローラ ＣＭＴ コンペアマッチタイマ ＳＣＩ シリアルコミュニケーションインタフェース ＴＭＵ タイマユニット ＲＴＣ リアルタイムクロック ＩｒＤＡ ＩｒＤＡ付きシリアルコミュニケーションイ
ンタフェース ＳＣＩＦ ＦＩＦＯ付きシリアルコミュニケーションイ
ンタフェース ＡＤＣ Ａ／Ｄ変換器 ＤＡＣ Ｄ／Ａ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井戸 慎一 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5B062 AA03 EE08 5B077 GG05 GG24 MM02
Claims (1)
- 【請求項１】 チップセレクト信号を入力として周辺デ
バイスのアクセス処理に合わせた可変チップセレクト信
号を生成する可変チップセレクト制御回路を備え、前記
可変チップセレクト信号により所望の周辺デバイスを選
択してバスとの間のデータ転送を制御するバスステート
コントローラを含み、 前記可変チップセレクト制御回路は、サイクルタイム分
のカウント値を設定する第１のレジスタと、前記チップ
セレクト信号の非活性化と同時に前記第１のレジスタの
カウント値からのデクリメント、または０からのインク
リメントを開始する第２のレジスタとを有し、前記第２
のレジスタの値が０、または前記カウント値になると同
時に前記可変チップセレクト信号を非活性化することを
特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324909A JP2002132710A (ja) | 2000-10-25 | 2000-10-25 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324909A JP2002132710A (ja) | 2000-10-25 | 2000-10-25 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002132710A true JP2002132710A (ja) | 2002-05-10 |
Family
ID=18802362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000324909A Withdrawn JP2002132710A (ja) | 2000-10-25 | 2000-10-25 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002132710A (ja) |
-
2000
- 2000-10-25 JP JP2000324909A patent/JP2002132710A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4265195B2 (ja) | 半導体装置 | |
| US6591294B2 (en) | Processing system with microcomputers each operable in master and slave modes using configurable bus access control terminals and bus use priority signals | |
| WO1996000940A1 (en) | Pci to isa interrupt protocol converter and selection mechanism | |
| US6944686B2 (en) | Data transfer control circuit with terminal sharing | |
| US5210858A (en) | Clock division chip for computer system which interfaces a slower cache memory controller to be used with a faster processor | |
| JPH076151A (ja) | オンチップメモリデバイスのアクセスのために最適化されたｃｐｕコアバス | |
| JP3467631B2 (ja) | ロジックｌｓｉ | |
| JPH05324348A (ja) | シングルチップマイクロコンピュータ | |
| JP2704113B2 (ja) | データ処理装置 | |
| US5567900A (en) | Electronic tone generator system with CPU and DSP | |
| US6954869B2 (en) | Methods and apparatus for clock domain conversion in digital processing systems | |
| JP2002132710A (ja) | マイクロコンピュータ | |
| JP4176920B2 (ja) | データ処理装置 | |
| JPH05173930A (ja) | Ｄｍａ制御回路 | |
| US9658857B2 (en) | Method and apparatus for processor to operate at its natural clock frequency in the system | |
| JP3103174B2 (ja) | メモリアクセス装置 | |
| US7325085B2 (en) | Motherboard and control method thereof | |
| JPH0652517B2 (ja) | データ処理装置 | |
| JPH01209556A (ja) | データ処理システム | |
| CN115729863A (zh) | 数据传输方法、装置、电子设备及介质 | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JPH027140A (ja) | メモリ・アクセス方式 | |
| Huang | Systems-on-a-chip: the case of the disappearing modem | |
| JPH1165987A (ja) | データ転送装置 | |
| JPH10154124A (ja) | マイクロプロセッサ及びマルチプロセッサシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |